[go: up one dir, main page]

DE10324055B4 - Verfahren zur Herstellung eines integrierten Stapelkondensators - Google Patents

Verfahren zur Herstellung eines integrierten Stapelkondensators Download PDF

Info

Publication number
DE10324055B4
DE10324055B4 DE10324055A DE10324055A DE10324055B4 DE 10324055 B4 DE10324055 B4 DE 10324055B4 DE 10324055 A DE10324055 A DE 10324055A DE 10324055 A DE10324055 A DE 10324055A DE 10324055 B4 DE10324055 B4 DE 10324055B4
Authority
DE
Germany
Prior art keywords
capacitor
dielectric
layer
capacitor pad
polysilicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10324055A
Other languages
English (en)
Other versions
DE10324055A1 (de
Inventor
Christoph Dirnecker
Jeffrey A. Babcock
Scott Balster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE10324055A priority Critical patent/DE10324055B4/de
Priority to US10/850,797 priority patent/US7227241B2/en
Publication of DE10324055A1 publication Critical patent/DE10324055A1/de
Application granted granted Critical
Publication of DE10324055B4 publication Critical patent/DE10324055B4/de
Priority to US11/531,840 priority patent/US20070018225A1/en
Priority to US11/740,467 priority patent/US7736986B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines integrierten Stapelkondensators mit einem ersten Kondensatorbelag (46) aus polykristallinem Silizid, einem zweiten Kondensatorbelag (48) und einem zwischen dem ersten Kondensatorbelag (46) und dem zweiten Kondensatorbelag (48) angeordneten ersten Dielektrikum (26), einem dritten Kondensatorbelag (50) und einem zweiten Dielektrikum (34) zwischen dem zweiten Kondensatorbelag (48) und dem dritten Kondensatorbelag (50), wobei das Verfahren folgende, aufeinanderfolgende Schritte umfaßt:
Aufbringen einer Polysilizidschicht (20) zur Bildung des ersten Kondensatorbelags (46);
Aufbringen eines ersten Dielektrikums (26);
Aufbringen einer ersten Metallschicht (28) zur Bildung des zweiten Kondensatorbelags (48); danach
Aufbringen eines Pre-Metal-Dielektrikums (32);
Planarisieren des Pre-Metal-Dielektrikums (32), wobei durch das Planarisieren die erste Metalllschicht (28) wieder freigelegt wird;
Aufbringen eines zweiten Dielektrikums (34); und
Aufbringen einer zweiten Metallschicht (44) zur Bildung des dritten Kondensatorbelags (50).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Stapelkondensators.
  • Stapelkondensatoren werden häufig in integrierten Schaltungen eingesetzt, deren Minimierung weiter vorangetrieben wird. Der Forderung nach immer kleineren Chipgrößen kann aber aufgrund der erforderlichen Abmessungen der passiven Bauelemente der Schaltungen nicht ohne weiteres nachgekommen werden. Zur Steigerung der Leistungsfähigkeit von Stapelkondensatoren pro Bauelement-Volumeneinheit wurden bisher insbesondere folgende Ansätze verfolgt:
    • 1. Verringerung der Dicke herkömmlicher Dielektrika wie Siliziumoxid oder Siliziumnitrid. Eine solche Verringerung erfordert jedoch eine bessere Kontrolle über die Abscheidung der Dielektrika, insbesondere bezüglich deren Dicke und Defekte. Darüber hinaus wird eine bessere Materialqualität benötigt, um die Anforderungen an die Lebensdauer der Bauelemente zu erfüllen. Es ist bekannt, daß Hochtemperatur-LPCVD-Prozesse Niedertemperatur-PECVD-Prozessen überlegen sind. Wenn aber Kondensatoren mit Platten vorgesehen sind, die in Metallisierungsebenen (Aluminium) integriert sind, darf die Temperatur aufgrund von Materialstabilitätsvorgaben der Metallisierungsebenen einen bestimmten Grenzwert nicht überschreiten. Außerdem sind Niedertemperaturprozesse dann vorzuziehen, wenn diffusionsbedingte Veränderungen bei Siliziumdotierungsprofilen vermieden werden sollen. Aus Gründen der Zuverlässigkeit ist die Kapazitätsdichte bei Dielektrika, die in einem PECVD-Prozess abgeschieden werden, typischerweise auf 1,5 fF/μm2 (Oxid) bzw. 3 fF/μm2 (Nitrid) begrenzt.
    • 2. Verwendung von Dielektrika mit hoher Dielektrizitätskonstante. Der Einsatz von Materialien wie Titandioxid (TiO2), Ditantalpentoxid (Ta2O5) oder Barium-Strontium-Titanat (BaxSr1–xTiO3) erscheint aufgrund der vergleichsweise hohen dielektrischen Konstanten sehr vielversprechend, ist aber noch nicht etabliert. Die meisten dieser Materialien haben eine hohe Leckstromrate, und es bestehen große Schwierigkeiten bei der Bauelementherstellung. Akzeptable Durchschlags- und Leckeigenschaften können bisher nur mit verhältnismäßig dicken Schichten erreicht werden, so daß die überlegenen dielektrischen Eigenschaften dieser Materialien nicht vorteilhaft genutzt werden können. Außerdem erfordert die Einführung dieser neuen Materialien zusätzlichen Platz in den Reinräumen für neue Geräte und neue Chemikalien sowie einen erheblichen Fertigungsplanungsaufwand, was unmittelbar zu einer Erhöhung der Herstellungskosten führt. Auch bei einer Integration in eine existierende Prozeßlinie müssen Änderungen in der Technologiearchitektur vorgenommen werden.
    • 3. Ausnutzung der vertikalen Chipdimension zur Steigerung der effektiven Fläche eines Kondensators. Zur Bereitstellung einer geeigneten Topographie, die die vertikale Dimension eines Bauelements besser ausnutzt, müssen neue Strukturierungsprozesse entwickelt und/oder zusätzliche Maskierungsebenen eingeführt werden. Ferner müssen zusätzliche Prozeßanforderungen, wie CD (Critical Dimension) Control, Ätzselektivität, Stufenüberdeckung und Planarität erfüllt werden. Der Einsatz dieser Art von Strukturen ist oft durch die Anforderungen der Anwendungen begrenzt. Als Folge der veränderten vertikalen Geometrie erhöht sich der Reihenwiderstand der Kondensatorbeläge, was zu einem geringeren Gütefaktor des Kondensators führt, so daß er für bestimmte Hochfrequenzanwendungen ungeeignet ist. Die Präzision und die Anpassungseigenschaften sind durch die Lithographie und die Ätzmöglichkeiten begrenzt, ebenso wie die Variationen der vertikalen Dicke.
    • 4. Bei integrierten Schaltungen mit mehreren, miteinander verknüpften Ebenen, kann die Kapazitätsdichte durch Aufeinanderstapeln von zwei (oder mehr) herkömmlichen Kondensatoren vergrößert werden, indem die gleiche Struktur auf verschiedenen Metallisierungsebenen einfach reproduziert wird. Die Kosten für die Einführung einer weiteren Maskierungsebene und verschiedener anderer Strukturierungsschritte in eine Prozeßlinie sind jedoch solange nicht gerechtfertigt, bis sich die Investition für die Reduktion der Chipgröße durch einen höheren Ausstoß und eine angemessene Tauglichkeitsrate der integrierten Schaltungen auszahlt.
  • Bei der fortschreitenden Integration vieler Komponenten in eine einzige integrierte Schaltung ist es wünschenswert, denselben Kondensatortyp für verschiedene Anwendungen einsetzen zu können, z. B. für Hochfrequenz- oder hochpräzise analoge Anwendungen. Bei Sperrkondensatoren mit einer sehr hohen Kapazität wird aufgrund seiner hohen Dielektrizitätskonstante vorzugsweise Siliziumnitrid als Dielektrikumsmaterial verwendet. Kondensatoren, die in hochpräzisen analogen Anwendungen eingesetzt werden, erfordern jedoch eine viel bessere Linearität und Frequenzunabhängigkeit, so daß Siliziumoxid, das eine geringere Dielektrizitätskonstante hat, die beste Wahl ist. Bei solch gegensätzlichen Voraussetzungen kann die Prozeßlinie nur für die eine oder für die andere Anwendung optimiert werden, was zu einem Kompromiß bezüglich der Gesamtproduktleistung führt. Alternativ können, um den Wünschen des Kunden entgegenzukommen, zwei verschiedene Kondensatortypen mit gleicher Technologie angeboten werden, was aber die Kosten und die Komplexität der Prozeßlinie erhöht.
  • Ein integrierter Stapelkondensator mit einem ersten Kondensatorbelag aus polykristallinem Silizid und einem zweiten Kondensatorbelag, zwischen denen ein erstes Dielektrikum angeordnet ist, sowie einem dritten Kondensatorbelag, wobei zwischen dem zweiten und dritten Kondensatorbelag ein zweites Dielektrikum angeordnet ist, ist aus der US 6 387 753 B1 bekannt. Ein ähnlich aufgebauter integrierter Stapelkondensator ist auch in der US 4 731 696 gezeigt.
  • Ein Verfahren zur Herstellung eines integrierten Stapelkondensators, bei dem Kondensatorbeläge aus Metall vorgesehen sind, ist z.B. aus der US 6 066 537 A bekannt.
  • Aus der EP 1 205 976 A2 ist es bekannt, daß es zur Verringerung der Spannungsabhängigkeit eines Dreischicht-Kondensators günstig ist, zwei verschiedene dielektrische Materialien für die beiden dielektrischen Schichten des Kondensators zu wählen.
  • Aufgabe der Erfindung ist es, mit möglichst geringen Produktionskosten einen integrierten Stapelkondensator herzustellen, der bei gegebenem Platzbedarf eine erhöhte Leistung bringt und flexibel einsetzbar ist.
  • Das erfindungsgemäße Verfahren zur Herstellung eines integrierten Stapelkondensators umfaßt folgende, aufeinanderfolgende Schritte:
    Aufbringen eine Polysilizidschicht zur Bildung des ersten Kondensatorbelags;
    Aufbringen eines ersten Dielektrikums;
    Aufbringen einer ersten Metallschicht zur Bildung des zweiten Kondensatorbelags;
    Aufbringen eines Pre-Metal-Dielektrikums;
    Planarisieren des Pre-Metal-Dielektrikums, wobei durch das Planarisieren die zweite Metallschicht wieder freigelegt wird;
    Aufbringen eines zweiten Dielektrikums; und
    Aufbringen einer zweiten Metallschicht zur Bildung des dritten Kondensatorbelags.
  • Das erfindungsgemäße Verfahren kann ohne großen zusätzlichen Aufwand und daher sehr kostengünstig in einen bestehenden BiCMOS-Prozeß zur Herstellung einer bekannten integrierten Schaltung integriert werden. Das erfindungsgemäße Verfahren erfordert nur einen zusätzlichen Prozeßschritt, nämlich die Abscheidung des zweiten Dielektrikums. Alle anderen Prozeßschritte können vom bekannten Verfahren übernommen werden und unterscheiden sich nur geringfügig in der Strukturierung der einzelnen Schichten.
  • Vorzugsweise erfolgt das Aufbringen der Polysilizidschicht auf einer Oxid-Nitrid-Oxid-Schichtfolge, die auf einer unteren Polysilizidschicht angeordnet ist. Die Oxid-Nitrid-Oxid-Schichtfolge und die untere Polysilizidschicht, die beim bekannten Verfahren zur Herstellung der bekannten integrierten Schaltung standardmäßig vorgesehen sind, können genutzt werden, um den ersten Belag des erfindungsgemäßen Kondensators topographisch nach oben zu verlegen.
  • Beim erfindungsgemäßen Verfahren kann auch vorgesehen sein, daß eine ätzbare Stopschicht für chemisch-mechanisches Polieren auf das zweite Dielektrikum aufgebracht wird. Eine solche Stopschicht schützt das zweite Dielektrikum vor Beschädigungen beim chemisch-mechanischen Polieren in einem späteren Prozeßschritt.
  • Der mit dem erfindungsgemäßen Verfahren hergestellte Kondensator ist ein MIMIM (metal insulator metal insulator metal) Parallelplatten-Kondensator, bei dem der zweite Kondensatorbelag keine Deckplatte, sondern eine mittlerer Belag ist, der zwischen zwei äußeren Kondensatorbelägen eingebettet ist, wobei zwischen den Belägen jeweils ein Dielektrikum angeordnet ist. Der Kondensator zeichnet sich durch eine hohe Kapazitätsdichte aus und kann je nach Verschaltung der einzelnen Kondensatorbeläge für verschiedene Anwendungen eingesetzt werden.
  • Der zweite (mittlere) Belag des Kondensators besteht vorzugsweise aus Titannitrid oder einer Titanlegierung.
  • Für bestimmte Anwendungen erweist es sich als vorteilhaft, daß das erste Dielektrikum aus einem Nitrid und das zweite Dielektrikum aus einem Oxid besteht, oder daß das erste Dielektrikum und das zweite Dielektrikum jeweils aus einem Nitrid bestehen, oder daß das erste Dielektrikum und das zweite Dielektrikum jeweils aus einem Oxid bestehen.
  • Bei der erfindungsgemäßen Herstellung eines Kondensators, bei dem der erste Belag auf einer auf einem Substrat vorhandenen Schichtfolge angeordnet wird, vorzugsweise auf einer Oxid-Nitrid-Oxid-Schichtfolge, welche wiederum auf einer unteren Polysilizidschicht angeordnet wird, bringt die dadurch bedingte topographisch höhere Position des ersten Belags und der darauf aufgebrachten weiteren Schichten Vorteile bei der Durchführung späterer Strukturierungsprozeßschritte.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung und aus den beigefügten Zeichnungen, auf die Bezug genommen wird. In den Zeichnungen zeigen:
  • 1a, 2a ... 12 aschematische Schnittansichten, die die Herstellung eines integrierten Stapelkondensators gemäß dem Stand der Technik verdeutlichen;
  • 1b, 2b ... 12b schematische Schnittansichten, die die Herstellung eines erfindungsgemäßen integrierten Stapelkondensators verdeutlichen;
  • 13a eine Draufsicht eines erfindungsgemäßen Kondensators gemäß einer ersten Designvariante;
  • 13b eine Schnittansicht entlang der Linie A in 13a;
  • 13c eine Schnittansicht entlang der Linie B in 13a;
  • 14a eine Draufsicht eines erfindungsgemäß hergestellten Kondensators gemäß einer zweiten Designvariante;
  • 14b eine Schnittansicht entlang der Linie C in 14a; und
  • 14c eine Schnittansicht entlang D in 14a.
  • Im folgenden werden die Herstellung eines integrierten Stapelkondensators nach dem Stand der Technik und die erfindungsgemäße Herstellung eines Kondensators parallel beschrieben, um durch die Gegenüberstellung der einzelnen Arbeitsschritte die Unterschiede zum bekannten Herstellungsverfahren und den dadurch erzielten neuartigen Aufbau des erfindungsgemäßen Kondensators zu verdeutlichen. Die 1 bis 12 mit dem Zusatz „a" zeigen den bekannten Kondensator nach bestimmten Prozeßschritten, die entsprechenden Figuren mit dem Zusatz „b" zeigen einen Kondensator jeweils nach einem vergleichbaren Schritt des erfindungsgemäßen Verfahrens.
  • Für beide Kondensatoren wird standardmäßig ein Siliziumsubstrat 10 mit einer sogenannten „shallow trench isolation" (STI) 12, d. h. einer flach geätzten, mit einem Isolator aufgefüllten Grabenstruktur verwendet. Alternativ kann auch eine Isolierung durch Feldoxidation hergestellt werden. Auf das Siliziumsubstrat 10, auf dem aufgrund von vorherigen, für die Herstellung der Kondensatoren nicht relevanten und daher nicht dargestellten Prozeßschritten bereits eine Schicht 14 aus polykristallinem Silizid vorhanden ist, wird eine weitere Polysilizidschicht 16 abgeschieden, gefolgt von einer Oxid-Nitrid-Oxid-Schichtfolge 18. Auf der Oxid-Nitrid-Oxid-Schichtfolge wird wiederum eine Emitterschicht 20 aus polykristallinem Silizid abgeschieden. Bei der darauf folgenden Maskierung mit Fotolack 22 ist beim bekannten Herstellungsverfahren der gesamte Kondensatorbereich freigelegt (1a), während beim erfindungsgemäßen Herstellungsverfahren ein mittlerer Bereich mit Fotolack 22 bedeckt bleibt (1b). Dementsprechend werden beim anschließenden Ätzen der Emitterschicht 20 und der Oxid-Nitrid-Oxid-Schichtfolge 18 beim bekannten Herstellungsverfahren sowohl die Emitterschicht 20 als auch die Oxid-Nitrid-Oxid-Schichtfolge 18 im gesamten Kondensatorbereich weggeätzt (2a), während beim erfindungsgemäßen Herstellungsverfahren die entsprechenden Schichten in dem zuvor mit Fotolack 22 abgedeckten, mittleren Bereich bestehen bleiben. Somit ergibt sich nach dem Entfernen des Fotolacks 22 die in 2b gezeigte Struktur mit einer erhabenen Emitterschicht 20, die später den unteren Belag 46 des erfindungsgemäß hergestellten Kondensators bildet (siehe 12b). Durch die „Anhebung" des unteren Belags 46 nimmt dieser Kondensator später eine topographisch höhere Position ein als der bekannte Kondensator.
  • Wie in den 3a und 3b gezeigt, erfolgt eine Strukturierung der Polysilizidschicht 16 bzw. der Polysilizidschicht 16 und der darüber liegenden Schichten durch Maskierung und anschließendes Ätzen. Beim bekannten Her stellungsverfahren wird durch diesen Arbeitsschritt der untere Belag 46 des Kondensators definiert (3a, 12a), während beim erfindungsgemäßen Herstellungsverfahren eine Stufenstruktur gebildet wird, bei der die untere Polysilizidschicht 16 seitlich über die obere Emitterschicht 20 hinausragt (3b).
  • Nach dem Entfernen des Fotolacks 23 erfolgen bei beiden Herstellungsverfahren eine Nitridabscheidung, ein Ätzvorgang zur „Abstandshafter"-Bildung an bestimmten Stellen und eine Titanabscheidung. Daraufhin wird an den Silizium/Titan-Grenzflächen eine Titansilizidbildung angeregt. Anschließend wird das verbleibende Titan entfernt und das gebildete Titansilizid 24 einem Annealprozeß unterzogen, so daß sich die in den 4a bzw. 4b gezeigten Strukturen ergeben. Auf diese Strukturen wird zunächst eine Schicht eines ersten Dielektrikums 26, vorzugsweise ein Oxid oder Nitrid, und anschließend eine Titannitridschicht 28 abgeschieden. Danach erfolgt eine Maskierung (5a bzw. 5b), um durch einen Titannitridätzschritt und anschließendes Entfernen des Fotolacks 30 die in den 6a bzw. 6b gezeigten Strukturen mit einem Titannitridbelag zu erhalten, der später den mittleren Belag 48 des erfindungsgemäß hergestellten Kondensators bildet (siehe 12b). Anstelle von Titannitrid kann auch ein anderes geeignetes Material, z. B. Titanwolfram für den mittleren Belag 48 verwendet werden.
  • Nächster Schritt bei beiden Herstellungsverfahren ist die Abscheidung eines Pre-Metal-Dielektrikums (PMD) 32, das anschließend durch chemisch-mechanisches Polieren (CMP) planarisiert wird. Beim bekannten Herstellungsverfahren wird eine Dicke der PMD-Schicht 32 von 1 μm über der shallow trench isolation 12 und von 0,4 μm über der Titannitridschicht 28 angestrebt (7a). Beim erfindungsgemäßen Herstellungsverfahren beträgt die Dicke des Pre-Metal-Dielektrikums 32 über der shallow trench isolation 12 0,8 bis 0,9 μm. Die Titannitridschicht 28 ist, aufgrund ihrer erhöhten Lagen, nach dem chemisch-mechanischen Polieren freigelegt. Das erfindungsgemäße Herstellungsverfahren sieht nun eine Abscheidung eines zweiten Dielektrikums 34, vorzugsweise ein Oxid oder Nitrid, vor, auf das gemäß einer ersten Variante des Herstellungsverfahrens wiederum eine Titannitridschicht abgeschieden wird (7b). Die Titannitridschicht dient später als CMP-Stopschicht 36, d.h. als Stopschicht für das chemisch-mechanische Polieren in einem späteren Prozeßschritt. Bei einer zweiten, nicht gezeigten Variante des erfindungsgemäßen Herstellungsverfahrens wird auf die CMP-Stopschicht 36 verzichtet. (Die Abscheidung des zweiten Dielektrikums 34 und der CMP-Stopschicht 36 gemäß der ersten Herstellungsvariante sind beim bekannten Herstellungsverfahren nicht vorgesehen.)
  • Bei beiden Herstellungsverfahren erfolgt nun ein selektives PMD-Ätzen, um an vorbestimmten Stellen Freiräume 38 für Kontakte zu schaffen (8a und 9a bzw. 8b und 9b), wobei bei der ersten Variante des erfindungsgemäßen Herstellungsverfahrens zuvor die CMP-Stopschicht 36 an den entsprechenden Stellen weggeätzt wird. Nach der Abscheidung einer Metallbarrierenschicht 40 werden die Freiräume 38 mit Wolfram zur Bildung von Kontakten 42 aufgefüllt. Beim anschließenden chemisch-mechanischen Polieren zur Entfernung der Überstände wird die Wolframfüllung beim bekannten Herstellungsverfahren wie auch beim erfindungsgemäßen Herstellungsverfahren gemäß der zweiten Variante bis auf Höhe der Barrierenschicht 40 (10a), beim erfindungsgemäßen Herstellungsverfahren gemäß der ersten Variante bis auf Höhe der CMP-Stopschicht 36 abgetragen (10b). Gemäß der ersten Variante des erfindungsgemäßen Herstellungsverfahrens schützt die CMP-Stopschicht 36 das zweite Dielektrikum 34 vor Beschädigungen. Bei der zweiten erfindungsgemäßen Herstellungsvariante, bei der keine CMP-Stopschicht vorgesehen ist, muß entweder die Barrierenschicht 40 dick genug sein, um eine Beschädigung des zweiten Dielektrikums 34 durch das chemisch-mechanische Polieren auszuschließen, oder die Wolframüberstände werden nicht durch chemisch-mechanisches Polieren, sondern durch Zurückätzen (W-etchback) entfernt.
  • Es folgt nun sowohl beim bekannten als auch beim erfindungsgemäßen Herstellungsverfahren eine Abscheidung einer Metallschicht 44, z. B. Titannitrid oder Titanwolfram, die auf bekannte Weise zusammen mit der Barrierenschicht 40 (und gemäß der ersten Variante des erfindungsgemäßen Herstellungsverfahrens auch einschließlich der CMP-Stopschicht 36) und dem zweiten Dielektrikum 34, wie in den 11a und 12a bzw. 11b und 12b dargestellt, strukturiert wird. Nach diesen Prozeßschritten ist das Herstellungsverfahren des bekannten bzw. des erfindungsgemäßen Kondensators abgeschlossen. Der erfindungsgemäße Kondensator hat somit einen unteren Kondensatorbelag 46, einen mittleren Kondensatorbelag 48 und einen oberen Kondensatorbelag 50 mit einem ersten Dielektrikum 26 zwischen dem unteren und dem mittleren Belag 46 bzw. 48 und einem zweiten Dielektrikum 34 zwischen dem mittleren und dem oberen Belag 48 bzw. 50.
  • Im Vergleich zum bekannten Herstellungsverfahren ist die Abscheidung des zweiten Dielektrikums 34 der einzige zusätzliche Arbeitsschritt, der für die erfindungsgemäße Herstellung des Kondensators zwingend erforderlich ist. Wie bereits erwähnt kann auf die Abscheidung der als CMP-Stopschicht 36 dienenden Titannitridschicht (7b) verzichtet werden, wenn anstelle des chemisch-mechanischen Polierens der Wolframfüllung ein Zurückätzen der Wolframüberstände durchgeführt wird oder wenn die später gebildete Metallbarrierenschicht 40 dick genug ist, um ein Stoppen des chemisch-mechanischen Polierens vor Erreichen des zweiten Dielektrikums 34 zu gewährleisten. Der Aufbau des erfindungsgemäß hergestellten Kondensators ergibt sich ansonsten alleine aus der unterschiedlichen Strukturierung der einzelnen Schichten.
  • Die 13a, 13b, 13c und 14a, 14b, 14c zeigen zwei mögliche Designvarianten des erfindungsgemäß hergestellten Kondensators. Bei der ersten Designvariante ist der mittlere Belag 48 mit einem Kontakt 52 verbunden (siehe 13c), der mit der Metallschicht 44 in Verbindung steht. Bei der zweiten Designvariante ist der mittlere Belag 48 mit einem Kontakt 54 (Via) verbunden, der sich durch ein Zwischenlagedielektrikum 56 erstreckt und in Verbindung mit einer Metallschicht 58 eines anderen Bauelements auf einer höheren Ebene steht.
  • Abhängig von den verwendeten Dielektrikumsmaterialien und der Verschaltung der Kondensatorbeläge 46, 48, 50 ergeben sich unterschiedliche Eigenschaf ten des erfindungsgemäß hergestellten Kondensators, die in der nachfolgenden Tabelle zusammengefaßt sind. Innerhalb jeder Zeile der Tabelle bedeuten gleiche Vorzeichen (+ oder -), daß die entsprechenden Kondensatorbeläge 46, 48, 50 auf das gleiche Potential gesetzt, das heißt „kurzgeschlossen" sind.
  • Figure 00110001

Claims (4)

  1. Verfahren zur Herstellung eines integrierten Stapelkondensators mit einem ersten Kondensatorbelag (46) aus polykristallinem Silizid, einem zweiten Kondensatorbelag (48) und einem zwischen dem ersten Kondensatorbelag (46) und dem zweiten Kondensatorbelag (48) angeordneten ersten Dielektrikum (26), einem dritten Kondensatorbelag (50) und einem zweiten Dielektrikum (34) zwischen dem zweiten Kondensatorbelag (48) und dem dritten Kondensatorbelag (50), wobei das Verfahren folgende, aufeinanderfolgende Schritte umfaßt: Aufbringen einer Polysilizidschicht (20) zur Bildung des ersten Kondensatorbelags (46); Aufbringen eines ersten Dielektrikums (26); Aufbringen einer ersten Metallschicht (28) zur Bildung des zweiten Kondensatorbelags (48); danach Aufbringen eines Pre-Metal-Dielektrikums (32); Planarisieren des Pre-Metal-Dielektrikums (32), wobei durch das Planarisieren die erste Metalllschicht (28) wieder freigelegt wird; Aufbringen eines zweiten Dielektrikums (34); und Aufbringen einer zweiten Metallschicht (44) zur Bildung des dritten Kondensatorbelags (50).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Aufbringen der Polysilizidschicht (20) auf einer Oxid-Nitrid-Oxid-Schichtfolge (18) erfolgt, die auf einer unteren Polysilizidschicht (16) angeordnet ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach dem Aufbringen der Polysilizidschicht (20) folgender Schritt vorgesehen ist: Strukturierung der Polysilizidschicht (20) und der unteren Polysilizidschicht (16), so daß die untere Polysilizidschicht (16) über die Polysilizidschicht (20) hinausragt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß folgender Schritt vorgesehen ist: Aufbringen einer ätzbaren Stopschicht (36) für chemisch-mechanisches Polieren auf das zweite Dielektrikum (34).
DE10324055A 2003-05-27 2003-05-27 Verfahren zur Herstellung eines integrierten Stapelkondensators Expired - Fee Related DE10324055B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10324055A DE10324055B4 (de) 2003-05-27 2003-05-27 Verfahren zur Herstellung eines integrierten Stapelkondensators
US10/850,797 US7227241B2 (en) 2003-05-27 2004-05-20 Integrated stacked capacitor and method of fabricating same
US11/531,840 US20070018225A1 (en) 2003-05-27 2006-09-14 Integrated Stacked Capacitor and Method of Fabricating Same
US11/740,467 US7736986B2 (en) 2003-05-27 2007-04-26 Integrated stacked capacitor and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324055A DE10324055B4 (de) 2003-05-27 2003-05-27 Verfahren zur Herstellung eines integrierten Stapelkondensators

Publications (2)

Publication Number Publication Date
DE10324055A1 DE10324055A1 (de) 2004-12-30
DE10324055B4 true DE10324055B4 (de) 2005-10-13

Family

ID=33482211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324055A Expired - Fee Related DE10324055B4 (de) 2003-05-27 2003-05-27 Verfahren zur Herstellung eines integrierten Stapelkondensators

Country Status (2)

Country Link
US (3) US7227241B2 (de)
DE (1) DE10324055B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324055B4 (de) * 2003-05-27 2005-10-13 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Stapelkondensators
US8207568B2 (en) * 2005-09-19 2012-06-26 International Business Machines Corporation Process for single and multiple level metal-insulator-metal integration with a single mask
EP1863090A1 (de) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US7721016B2 (en) * 2007-02-12 2010-05-18 Seagate Technology Llc Method for using host controller to solicit a command failure from target device in order to initiate re-enumeration of the target device
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US8191217B2 (en) 2009-08-05 2012-06-05 International Business Machines Corporation Complimentary metal-insulator-metal (MIM) capacitors and method of manufacture
US8389374B1 (en) * 2010-08-20 2013-03-05 Rockwell Collins, Inc. Method for producing a microfabricated in-plane radio frequency (RF) capacitor
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731696A (en) * 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US6066537A (en) * 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6387753B1 (en) * 1997-12-30 2002-05-14 Texas Instruments Incorporated Low loss capacitor structure
EP1205976A2 (de) * 2000-11-13 2002-05-15 Sharp Kabushiki Kaisha Halbleiter-Kondensator-Bauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589416A (en) * 1995-12-06 1996-12-31 Lucent Technologies Inc. Process for forming integrated capacitors
US6065537A (en) * 1998-02-13 2000-05-23 Flow Control Equipment, Inc. Rod guide with both high erodible wear volume and by-pass area
EP0936678B1 (de) * 1998-02-16 2007-03-21 Infineon Technologies AG Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
US6359298B1 (en) * 2000-07-20 2002-03-19 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI for multiple devices
DE10324055B4 (de) * 2003-05-27 2005-10-13 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Stapelkondensators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731696A (en) * 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US6387753B1 (en) * 1997-12-30 2002-05-14 Texas Instruments Incorporated Low loss capacitor structure
US6066537A (en) * 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
EP1205976A2 (de) * 2000-11-13 2002-05-15 Sharp Kabushiki Kaisha Halbleiter-Kondensator-Bauelement

Also Published As

Publication number Publication date
US20050006687A1 (en) 2005-01-13
US7736986B2 (en) 2010-06-15
US7227241B2 (en) 2007-06-05
US20080265368A1 (en) 2008-10-30
DE10324055A1 (de) 2004-12-30
US20070018225A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
EP1573819B1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE10324055B4 (de) Verfahren zur Herstellung eines integrierten Stapelkondensators
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10347458B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach dem Verfahren hergestellte Halbleitervorrichtung
EP1132973A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung
DE10248704B4 (de) Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4430963B4 (de) Kondensator für einen dynamischen Direktzugriffspeicher sowie Verfahren zur Herstellung desselben
DE69609418T2 (de) Ein effizientes und ökonomisches verfahren zum planarisieren von mehrschichtmetallstrukturen in integrierten schaltungen unter anwendung chemisch mechanischen polierens
EP0471243B1 (de) Verfahren zur Herstellung einer Kondensatoranordnung mit grosser Kapazität
DE69934975T2 (de) Verfahren zur Herstellung von Kondensatorelementen auf einem Halbleitersubstrat
DE19547811C2 (de) Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von Halbleitervorrichtungen
DE10034020A1 (de) Metallisierungsanordnung für Halbleiterstruktur und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee