DE10324055A1 - Integrierter Stapelkondensator und Verfahren zu dessen Herstellung - Google Patents
Integrierter Stapelkondensator und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE10324055A1 DE10324055A1 DE10324055A DE10324055A DE10324055A1 DE 10324055 A1 DE10324055 A1 DE 10324055A1 DE 10324055 A DE10324055 A DE 10324055A DE 10324055 A DE10324055 A DE 10324055A DE 10324055 A1 DE10324055 A1 DE 10324055A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- layer
- dielectric
- coating
- polysilicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 35
- 238000000576 coating method Methods 0.000 claims abstract description 34
- 239000011248 coating agent Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 90
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000006228 supernatant Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 229910015846 BaxSr1-xTiO3 Inorganic materials 0.000 description 1
- 240000003517 Elaeocarpus dentatus Species 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Ein integrierter Stapelkondensator umfaßt einen ersten Kondensatorbelag (46) aus polykristallinem Silizid, einen zweiten Kondensatorbelag (48) und ein zwischen dem ersten Kondensatorbelag (46) und dem zweiten Kondensatorbelag (48) angeordnetes erstes Dielektrikum (26). Es sind ein zweites Dielektrikum (34) und ein dritter Kondensatorbelag (50) vorgesehen. Das zweite Dielektrikum (34) ist zwischen dem zweiten Kondensatorbelag (48) und dem dritten Kondensatorbelag (50) angeordnet. Ein Verfahren zur Herstellung eines integrierten Stapelkondensators umfaßt folgende, aufeinanderfolgende Schritte: Aufbringen einer Polysilizidschicht (20) zur Bildung des ersten Kondensatorbelags (46); Aufbringen eines ersten Dielektrikums (26); Aufbringen einer ersten Metallschicht (28) zur Bildung des zweiten Kondensatorbelags (48); Aufbringen eines zweiten Dielektrikums (34); und Aufbringen einer zweiten Metallschicht (44) zur Bildung des dritten Kondensatorbelags (50).
Description
- Die Erfindung betrifft einen integrierten Stapelkondensator mit einem ersten Kondensatorbelag aus polykristallinem Silizid, einem zweiten Kondensatorbelag und einem zwischen dem ersten Kondensatorbelag und dem zweiten Kondensatorbelag angeordneten ersten Dielektrikum. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines integrierten Stapelkondensators.
- Stapelkondensatoren werden häufig in integrierten Schaltungen eingesetzt, deren Minimierung weiter vorangetrieben wird. Der Forderung nach immer kleineren Chipgrößen kann aber aufgrund der erforderlichen Abmessungen der passiven Bauelemente der Schaltungen nicht ohne weiteres nachgekommen werden. Zur Steigerung der Leistungsfähigkeit von Stapelkondensatoren pro Bauelement-Volumeneinheit wurden bisher insbesondere folgende Ansätze verfolgt:
- 1. Verringerung der Dicke herkömmlicher Dielektrika wie Siliziumoxid oder Siliziumnitrid. Eine solche Verringerung erfordert jedoch eine bessere Kontrolle über die Abscheidung der Dielektrika, insbesondere bezüglich deren Dicke und Defekte. Darüber hinaus wird eine bessere Materialqualität benötigt, um die Anforderungen an die Lebensdauer der Bauelemente zu erfüllen. Es ist bekannt, daß Hochtemperatur-LPCVD-Prozesse Niedertemperatur-PECVD-Prozessen überlegen sind. Wenn aber Kondensatoren mit Platten vorgesehen sind, die in Metallisierungsebenen (Aluminium) integriert sind, darf die Temperatur aufgrund von Materialstabilitätsvorgaben der Metallisierungsebenen einen bestimmten Grenzwert nicht überschreiten. Außerdem sind Niedertemperaturprozesse dann vorzuziehen, wenn diffusionsbedingte Veränderungen bei Siliziumdotierungsprofilen vermieden werden sollen. Aus Gründen der Zuverlässigkeit ist die Kapazitätsdichte bei Dielektrika, die in einem PECVD-Prozess abgeschieden werden, typischerweise auf 1,5 fF/μm2 (Oxid) bzw. 3 fF/μm2 (Nitrid) begrenzt.
- 2. Verwendung von Dielektrika mit hoher Dielektrizitätskonstante. Der Einsatz von Materialien wie Titandioxid (TiO2), Ditantalpentoxid (Ta2O5) oder Barium-Strontium-Titanat (BaxSr1-xTiO3) erscheint aufgrund der vergleichsweise hohen dielektrischen Konstanten sehr vielversprechend, ist aber noch nicht etabliert. Die meisten dieser Materialien haben eine hohe Leckstromrate, und es bestehen große Schwierigkeiten bei der Bauelementherstellung. Akzeptable Durchschlags- und Leckeigenschaften können bisher nur mit verhältnismäßig dicken Schichten erreicht werden, so daß die überlegenen dielektrischen Eigenschaften dieser Materialien nicht vorteilhaft genutzt werden können. Außerdem erfordert die Einführung dieser neuen Materialien zusätzlichen Platz in den Reinräumen für neue Geräte und neue Chemikalien sowie einen erheblichen Fertigungsplanungsaufwand, was unmittelbar zu einer Erhöhung der Herstellungskosten führt. Auch bei einer Integration in eine existierende Prozeßlinie müssen Änderungen in der Technologiearchitektur vorgenommen werden.
- 3. Ausnutzung der vertikalen Chipdimension zur Steigerung der effektiven Fläche eines Kondensators. Zur Bereitstellung einer geeigneten Topographie, die die vertikale Dimension eines Bauelements besser ausnutzt, müssen neue Strukturierungsprozesse entwickelt und/oder zusätzliche Maskierungsebenen eingeführt werden. Ferner müssen zusätzliche Prozeßanforderungen, wie CD (Critical Dimension) Control, Ätzselektivität, Stufenüberdeckung und Planarität erfüllt werden. Der Einsatz dieser Art von Strukturen ist oft durch die Anforderungen der Anwendungen begrenzt. Als Folge der veränderten vertikalen Geometrie erhöht sich der Reihenwiderstand der Kondensatorbeläge, was zu einem geringeren Gütefaktor des Kondensators führt, so daß er für bestimmte Hochfrequenzanwen dungen ungeeignet ist. Die Präzision und die Anpassungseigenschaften sind durch die Lithographie und die Ätzmöglichkeiten begrenzt, ebenso wie die Variationen der vertikalen Dicke.
- 4. Bei integrierten Schaltungen mit mehreren, miteinander verknüpften Ebenen, kann die Kapazitätsdichte durch Aufeinanderstapeln von zwei (oder mehr) herkömmlichen Kondensatoren vergrößert werden, indem die gleiche Struktur auf verschiedenen Metallisierungsebenen einfach reproduziert wird. Die Kosten für die Einführung einer weiteren Maskierungsebene und verschiedener anderer Strukturierungsschritte in eine Prozeßlinie sind jedoch solange nicht gerechtfertigt, bis sich die Investition für die Reduktion der Chipgröße durch einen höheren Ausstoß und eine angemessene Tauglichkeitsrate der integrierten Schaltungen auszahlt.
- Bei der fortschreitenden Integration vieler Komponenten in eine einzige integrierte Schaltung ist es wünschenswert, denselben Kondensatortyp für verschiedene Anwendungen einsetzen zu können, z. B. für Hochfrequenz- oder hochpräzise analoge Anwendungen. Bei Sperrkondensatoren mit einer sehr hohen Kapazität wird aufgrund seiner hohen Dielektrizitätskonstante vorzugsweise Siliziumnitrid als Dielektrikumsmaterial verwendet. Kondensatoren, die in hochpräzisen analogen Anwendungen eingesetzt werden, erfordern jedoch eine viel bessere Linearität und Frequenzunabhängigkeit, so daß Siliziumoxid, das eine geringere Dielektrizitätskonstante hat, die beste Wahl ist. Bei solch gegensätzlichen Voraussetzungen kann die Prozeßlinie nur für die eine oder für die andere Anwendung optimiert werden, was zu einem Kompromiß bezüglich der Gesamtproduktleistung führt. Alternativ können, um den Wünschen des Kunden entgegenzukommen, zwei verschiedene Kondensatortypen mit gleicher Technologie angeboten werden, was aber die Kosten und die Komplexität der Prozeßlinie erhöht.
- Aufgabe der Erfindung ist es, einen integrierten Stapelkondensator zu schaffen, der bei gegebenem Platzbedarf eine erhöhte Leistung bringt und flexibel einsetzbar ist.
- Bei einem Kondensator der eingangs genannten Art wird dies dadurch erreicht, daß ein zweites Dielektrikum und ein dritter Kondensatorbelag vorgesehen sind, wobei das zweite Dielektrikum zwischen dem zweiten Kondensatorbelag und dem dritten Kondensatorbelag angeordnet ist. Die Erfindung schafft somit einen MIMIM (metal insulator metal insulator metal) Parallelplatten-Kondensator, bei dem der zweite Kondensatorbelag keine Deckplatte, sondern eine mittlerer Belag ist, der zwischen zwei äußeren Kondensatorbelägen eingebettet ist, wobei zwischen den Belägen jeweils ein Dielektrikum angeordnet ist. Der erfindungsgemäße Kondensator zeichnet sich durch eine hohe Kapazitätsdichte aus und kann je nach Verschaltung der einzelnen Kondensatorbeläge für verschiedene Anwendungen eingesetzt werden.
- Der zweite (mittlere) Belag besteht vorzugsweise aus Titannitrid oder einer Titanlegierung.
- Für bestimmte Anwendungen erweist es sich als vorteilhaft, daß das erste Dielektrikum aus einem Nitrid und das zweite Dielektrikum aus einem Oxid besteht, oder daß das erste Dielektrikum und das zweite Dielektrikum jeweils aus einem Nitrid bestehen, oder daß das erste Dielektrikum und das zweite Dielektrikum jeweils aus einem Oxid bestehen.
- Ein erfindungsgemäßer Kondensator, bei dem der erste Belag auf einer auf einem Substrat vorhandenen Schichtfolge angeordnet ist, vorzugsweise auf einer Oxid-Nitrid-Oxid-Schichtfolge, welche wiederum auf einer unteren Polysilizidschicht angeordnet ist, kann ohne großen zusätzlichen Aufwand in einer bestehenden BiCMOS-Prozeßlinie hergestellt werden, in der die Abscheidung dieser Schichten standardmäßig vorgesehen ist. Außerdem bringt die dadurch bedingte topographisch höhere Position des ersten Belags und der darauf aufgebrachten weiteren Schichten Vorteile bei der Durchführung späterer Strukturierungsprozeßschritte.
- Die Erfindung schafft auch ein Verfahren zur Herstellung eines erfindungsgemäßen Kondensators, wobei das Verfahren folgende, aufeinanderfolgende Schritte umfaßt:
Aufbringen eine Polysilizidschicht zur Bildung des ersten Kondensatorbelags;
Ausbringen eines ersten Dielektrikums;
Aufbringen einer ersten Metallschicht zur Bildung des zweiten Kondensatorbelags;
Aufbringen eines zweiten Dielektrikums; und
Aufbringen einer zweiten Metallschicht zur Bildung des dritten Kondensatorbelags. - Das erfindungsgemäße Verfahren kann ohne großen zusätzlichen Aufwand und daher sehr kostengünstig in einen bestehenden BiCMOS-Prozeß zur Herstellung einer bekannten integrierten Schaltung integriert werden. Das erfindungsgemäße Verfahren erfordert nur einen zusätzlichen Prozeßschritt, nämlich die Abscheidung des zweiten Dielektrikums. Alle anderen Prozeßschritte können vom bekannten Verfahren übernommen werden und unterscheiden sich nur geringfügig in der Strukturierung der einzelnen Schichten.
- Vorzugsweise erfolgt das Ausbringen der Polysilizidschicht auf einer Oxid-Nitrid-Oxid-Schichtfolge, die auf einer unteren Polysilizidschicht angeordnet ist. Die Oxid-Nitrid-Oxid-Schichtfolge und die untere Polysilizidschicht, die beim bekannten Verfahren zur Herstellung der bekannten integrierten Schaltung standardmäßig vorgesehen sind, können genutzt werden, um den ersten Belag des erfindungsgemäßen Kondensators topographisch nach oben zu verlegen.
- Es erweist sich ferner als vorteilhaft, nach dem Ausbringen der ersten Metallschicht folgende Schritte vorzusehen: Ausbringen eines Pre-Metal-Dielektrikums und Planarisieren des Pre-Metal-Dielektrikums, wobei durch das Planarisieren die zweite Metallschicht wieder freigelegt wird.
- Beim erfindungsgemäßen Verfahren kann auch vorgesehen sein, daß eine ätzbare Stopschicht für chemisch-mechanisches Polieren auf das erste Dielektrikum aufgebracht wird. Eine solche Stopschicht schützt das zweite Dielektrikum vor Beschädigungen beim chemisch-mechanischen Polieren in einem späteren Prozeßschritt.
- Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung und aus den beigefügten Zeichnungen, auf die Bezug genommen wird. In den Zeichnungen zeigen:
-
1a ,2a ...12a schematische Schnittansichten, die die Herstellung eines integrierten Stapelkondensators gemäß dem Stand der Technik verdeutlichen; -
1b ,2b ...12b schematische Schnittansichten, die die Herstellung eines erfindungsgemäßen integrierten Stapelkondensators verdeutlichen; -
13a eine Draufsicht eines erfindungsgemäßen Kondensators gemäß einer ersten Designvariante; -
13b eine Schnittansicht entlang der Linie A in13a ; -
13c eine Schnittansicht entlang der Linie B in13a ; -
14a eine Draufsicht eines erfindungsgemäßen Kondensators gemäß einer zweiten Designvariante; -
14b eine Schnittansicht entlang der Linie C in14a ; und -
14c eine Schnittansicht entlang D in14a . - Im folgenden werden die Herstellung eines integrierten Stapelkondensators nach dem Stand der Technik und die eines erfindungsgemäßen Kondensators parallel beschrieben, um durch die Gegenüberstellung der einzelnen Arbeitsschritte die Unterschiede zum bekannten Herstellungsverfahren und den dadurch erzielten neuartigen Aufbau des erfindungsgemäßen Kondensators zu verdeut lichen. Die
1 bis12 mit dem Zusatz „a" zeigen den bekannten Kondensator nach bestimmten Prozeßschritten, die entsprechenden Figuren mit dem Zusatz „b" zeigen den erfindungsgemäßen Kondensator jeweils nach einem vergleichbaren Schritt. - Für beide Kondensatoren wird standardmäßig ein Siliziumsubstrat
10 mit einer sogenannten „shallow trench isolation" (STI) 12, d. h. einer flach geätzten, mit einem Isolator aufgefüllten Grabenstruktur verwendet. Alternativ kann auch eine Isolierung durch Feldoxidation hergestellt werden. Auf das Siliziumsubstrat10 , auf dem aufgrund von vorherigen, für die Herstellung der Kondensatoren nicht relevanten und daher nicht dargestellten Prozeßschritten bereits eine Schicht14 aus polykristallinem Silizid vorhanden ist, wird eine weitere Polysilizidschicht16 abgeschieden, gefolgt von einer Oxid-Nitrid-Oxid-Schichtfolge18 . Auf der Oxid-Nitrid-Oxid-Schichtfolge wird wiederum eine Emitterschicht20 aus polykristallinem Silizid abgeschieden. Bei der darauf folgenden Maskierung mit Fotolack22 ist beim bekannten Herstellungsverfahren der gesamte Kondensatorbereich freigelegt (1a ), während beim erfindungsgemäßen Herstellungsverfahren ein mittlerer Bereich mit Fotolack22 bedeckt bleibt (1b ). Dementsprechend werden beim anschließenden Ätzen der Emitterschicht20 und der Oxid-Nitrid-Oxid-Schichtfolge18 beim bekannten Herstellungsverfahren sowohl die Emitterschicht20 als auch die Oxid-Nitrid-Oxid-Schichtfolge18 im gesamten Kondensatorbereich weggeätzt (2a ), während beim erfindungsgemäßen Herstellungsverfahren die entsprechenden Schichten in dem zuvor mit Fotolack22 abgedeckten, mittleren Bereich bestehen bleiben. Somit ergibt sich nach dem Entfernen des Fotolacks22 die in2b gezeigte Struktur mit einer erhabenen Emitterschicht20 , die später den unteren Belag46 des erfindungsgemäßen Kondensators bildet (siehe12b ). Durch die „Anhebung" des unteren Belags46 nimmt der erfindungsgemäße Kondensator später eine topographisch höhere Position ein als der bekannte Kondensator. - Wie in den
3a und3b gezeigt, erfolgt eine Strukturierung der Po1ysilizidschicht16 bzw. der Polysilizidschicht16 und der darüber liegenden Schichten durch Maskierung und anschließendes Ätzen. Beim bekannten Herstellungsverfahren wird durch diesen Arbeitsschritt der untere Belag46 des Kondensators definiert (3a ,12a ), während beim erfindungsgemäßen Herstellungsverfahren eine Stufenstruktur gebildet wird, bei der die untere Polysilizidschicht16 seitlich über die obere Emitterschicht20 hinausragt (3b ). - Nach dem Entfernen des Fotolacks
23 erfolgen bei beiden Herstellungsverfahren eine Nitridabscheidung, ein Ätzvorgang zur „Abstandshalter"-Bildung an bestimmten Stellen und eine Titanabscheidung. Daraufhin wird an den Silizium/Titan-Grenzflächen eine Titansilizidbildung angeregt. Anschließend wird das verbleibende Titan entfernt und das gebildete Titansilizid24 einem Annealprozeß unterzogen, so daß sich die in den4a bzw.4b gezeigten Strukturen ergeben. Auf diese Strukturen wird zunächst eine Schicht eines ersten Dielektrikums26 , vorzugsweise ein Oxid oder Nitrid, und anschließend eine Titannitridschicht28 abgeschieden. Danach erfolgt eine Maskierung (5a bzw.5b ), um durch einen Titannitridätzschritt und anschließendes Entfernen des Fotolacks30 die in den6a bzw.6b gezeigten Strukturen mit einem Titannitridbelag zu erhalten, der später den mittleren Belag48 des erfindungsgemäßen Kondensators bildet (siehe12b ). Anstelle von Titannitrid kann auch ein anderes geeignetes Material, z. B. Titanwolfram für den mittleren Belag48 verwendet werden. - Nächster Schritt bei beiden Herstellungsverfahren ist die Abscheidung eines Pre-Metal-Dielektrikums (PMD)
32 , das anschließend durch chemisch-mechanisches Polieren (CMP) planarisiert wird. Beim bekannten Herstellungsverfahren wird eine Dicke der PMD-Schicht32 von 10 kÅ über der shallow trench isolation 12 und von 4 kÅ über der Titannitridschicht28 angestrebt (7a ). Beim erfindungsgemäßen Herstellungsverfahren beträgt die Dicke des Pre-Metal-Dielektrikums32 über der shallow trench isolation 12 8 bis 9 kÅ. Die Titannitridschicht28 ist, aufgrund ihrer erhöhten Lagen, nach dem chemisch-mechanischen Polieren freigelegt. Das erfindungsgemäße Herstellungsverfahren sieht nun eine Abscheidung eines zweiten Dielektrikums34 , vorzugsweise ein Oxid oder Nitrid, vor, auf das gemäß einer ersten Variante des Herstellungsverfahrens wiederum eine Titannitridschicht abgeschieden wird (7b ). Die Titannitridschicht dient später als CMP-Stopschicht36 , d.h. als Stopschicht für das chemisch-mechanische Polieren in einem späteren Prozeßschritt. Bei einer zweiten, nicht gezeigten Variante des erfindungsgemäßen Herstellungsverfahrens wird auf die CMP-Stopschicht36 verzichtet. (Die Abscheidung des zweiten Dielektrikums34 und der CMP-Stopschicht36 gemäß der ersten Herstellungsvariante sind beim bekannten Herstellungsverfahren nicht vorgesehen.) - Bei beiden Herstellungsverfahren erfolgt nun ein selektives PMD-Ätzen, um an vorbestimmten Stellen Freiräume
38 für Kontakte zu schaffen (8a und9a bzw.8b und9b ), wobei bei der ersten Variante des erfindungsgemäßen Herstellungsverfahrens zuvor die CMP-Stopschicht36 an den entsprechenden Stellen weggeätzt wird. Nach der Abscheidung einer Metallbarrierenschicht40 werden die Freiräume38 mit Wolfram zur Bildung von Kontakten42 aufgefüllt. Beim anschließenden chemisch-mechanischen Polieren zur Entfernung der Überstände wird die Wolframfüllung beim bekannten Herstellungsverfahren wie auch beim erfindungsgemäßen Herstellungsverfahren gemäß der zweiten Variante bis auf Höhe der Barrierenschicht40 (10a ), beim erfindungsgemäßen Herstellungsverfahren gemäß der ersten Variante bis auf Höhe der CMP-Stopschicht36 abgetragen (10b ). Gemäß der ersten Variante des erfindungsgemäßen Herstellungsverfahrens schützt die CMP-Stopschicht36 das zweite Dielektrikum34 vor Beschädigungen. Bei der zweiten erfindungsgemäßen Herstellungsvariante, bei der keine CMP-Stopschicht vorgesehen ist, muß entweder die Barrierenschicht40 dick genug sein, um eine Beschädigung des zweiten Dielektrikums34 durch das chemisch-mechanische Polieren auszuschließen, oder die Wolframüberstände werden nicht durch chemisch-mechanisches Polieren, sondern durch Zurückätzen (W-etchback) entfernt. - Es folgt nun sowohl beim bekannten als auch beim erfindungsgemäßen Herstellungsverfahren eine Abscheidung einer Metallschicht
44 , z. B. Titannitrid oder Titanwolfram, die auf bekannte Weise zusammen mit der Barrierenschicht40 (und gemäß der ersten Variante des erfindungsgemäßen Herstellungsverfahrens auch einschließlich der CMP-Stopschicht36 ) und dem zweiten Dielektrikum34 , wie in den11a und12a bzw.11b und12b dargestellt, strukturiert wird. Nach diesen Prozeßschritten ist das Herstellungsverfahren des bekannten bzw. des erfindungsgemäßen Kondensators abgeschlossen. Der erfindungsgemäße Kondensator hat somit einen unteren Kondensatorbelag46 , einen mittleren Kondensatorbelag48 und einen oberen Kondensatorbelag50 mit einem ersten Dielektrikum26 zwischen dem unteren und dem mittleren Belag46 bzw. 48 und einem zweiten Dielektrikum34 zwischen dem mittleren und dem oberen Belag48 bzw.50 . - Im Vergleich zum bekannten Herstellungsverfahren ist die Abscheidung des zweiten Dielektrikums
34 der einzige zusätzliche Arbeitsschritt, der für die Herstellung des erfindungsgemäßen Kondensators zwingend erforderlich ist. Wie bereits erwähnt kann auf die Abscheidung der als CMP-Stopschicht36 dienenden Titannitridschicht (7b ) verzichtet werden, wenn anstelle des chemischmechanischen Polierens der Wolframfüllung ein Zurückätzen der Wolframüberstände durchgeführt wird oder wenn die später gebildete Metallbarrierenschicht40 dick genug ist, um ein Stoppen des chemisch-mechanischen Polierens vor Erreichen des zweiten Dielektrikums34 zu gewährleisten. Der neuartige Aufbau des erfindungsgemäßen Kondensators ergibt sich ansonsten alleine aus der unterschiedlichen Strukturierung der einzelnen Schichten. - Die
13a ,13b ,13c und14a ,14b ,14c zeigen zwei mögliche Designvarianten des erfindungsgemäßen Kondensators. Bei der ersten Designvariante ist der mittlere Belag48 mit einem Kontakt52 verbunden (siehe13c ), der mit der Metallschicht44 in Verbindung steht. Bei der zweiten Designvariante ist der mittlere Belag48 mit einem Kontakt54 (Via) verbunden, der sich durch ein Zwischenlagedielektrikum56 erstreckt und in Verbindung mit einer Metallschicht58 eines anderen Bauelements auf einer höheren Ebene steht. - Abhängig von den verwendeten Dielektrikumsmaterialien und der Verschaltung der Kondensatorbeläge
46 ,48 ,50 ergeben sich unterschiedliche Eigenschaf ten des erfindungsgemäßen Kondensators, die in der nachfolgenden Tabelle zusammengefaßt sind. Innerhalb jeder Zeile der Tabelle bedeuten gleiche Vorzeichen (+ oder –), daß die entsprechenden Kondensatorbeläge46 ,48 ,50 auf das gleiche Potential gesetzt, das heißt „kurzgeschlossen" sind.
Claims (14)
- Integrierter Stapelkondensator mit einem ersten Kondensatorbelag (
46 ) aus polykristallinem Silizid, einem zweiten Kondensatorbelag (48 ) und einem zwischen dem ersten Kondensatorbelag (46 ) und dem zweiten Kondensatorbelag (48 ) angeordneten ersten Dielektrikum (26 ), dadurch gekennzeichnet, daß ein zweites Dielektrikum (34 ) und ein dritter Kondensatorbelag (50 ) vorgesehen sind, wobei das zweite Dielektrikum (34 ) zwischen dem zweiten Kondensatorbelag (48 ) und dem dritten Kondensatorbelag (50 ) angeordnet ist. - Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Kondensatorbelag (
48 ) aus Titannitrid oder einer Titanlegierung besteht. - Kondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dritte Kondensatorbelag aus Titannitrid oder einer Titanlegierung besteht.
- Kondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste Dielektrikum (
26 ) aus einem Nitrid und das zweite Dielektrikum (34 ) aus einem Oxid besteht. - Kondensator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das erste Dielektrikum (
26 ) und das zweite Dielektrikum (34 ) jeweils aus einem Nitrid bestehen. - Kondensator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das erste Dielektrikum (
26 ) und das zweite Dielektrikum (34 ) jeweils aus einem Oxid bestehen. - Kondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Kondensatorbelag (
46 ) auf einer auf einem Substrat (10 ) vorhandenen Schichtfolge angeordnet ist, vorzugsweise auf einer Oxid-Nitrid-Oxid-Schichtfolge (18 ), welche wiederum auf einer unteren Polysilizidschicht (16 ) angeordnet ist. - Kondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Kondensatorbelag (
48 ) mit einem Kontakt (52 ) verbunden ist, der mit einer Metallschicht (44 ) in Verbindung steht, aus der auch der dritte Kondensatorbelag (50 ) gebildet ist. - Kondensator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der zweite Kondensatorbelag (
48 ) mit einem Kontakt (54 ) verbunden ist, der sich durch ein Zwischenlagedielektrikum (56 ) erstreckt und in Verbindung mit einer Metallschicht (58 ) auf einer Ebene oberhalb des Kondensators steht. - Verfahren zur Herstellung eines Kondensators nach einem der vorhergehenden Ansprüche, wobei das Verfahren folgende, aufeinanderfolgende Schritte umfaßt: Aufbringen einer Polysilizidschicht (
20 ) zur Bildung des ersten Kondensatorbelags (46 ); Aufbringen eines ersten Dielektrikums (26 ); Aufbringen einer ersten Metallschicht (28 ) zur Bildung des zweiten Kondensatorbelags (48 ); Aufbringen eines zweiten Dielektrikums (34 ); und Aufbringen einer zweiten Metallschicht (44 ) zur Bildung des dritten Kondensatorbelags (50 ). - Verfahren nach Anspruch (10), dadurch gekennzeichnet, daß das Aufbringen der Polysilizidschicht (
20 ) auf einer Oxid-Nitrid-Oxid-Schichtfolge (18 ) erfolgt, die auf einer unteren Polysilizidschicht (16 ) angeordnet ist. - Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß nach dem Aufbringen der Polysilizidschicht (
20 ) folgender Schritt vorgesehen ist: Strukturierung der Polysilizidschicht (20 ) und der unteren Polysilizidschicht (16 ), so daß die untere Polysilizidschicht (16 ) über die Polysilizidschicht (20 ) hinausragt. - Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß nach dem Aufbringen der ersten Metallschicht (
28 ) folgende Schritte vorgesehen sind: Aufbringen eines Pre-Metal-Dielektrikums (32 ); und Planarisieren des Pre-Metal-Dielektrikums (32 ), wobei durch das Planarisieren die erste Metallschicht (28 ) wieder freigelegt wird. - Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß folgender Schritt vorgesehen ist: Ausbringen einer ätzbaren Stopschicht (
36 ) für chemisch-mechanisches Polieren auf das erste Dielektrikum (26 ).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10324055A DE10324055B4 (de) | 2003-05-27 | 2003-05-27 | Verfahren zur Herstellung eines integrierten Stapelkondensators |
US10/850,797 US7227241B2 (en) | 2003-05-27 | 2004-05-20 | Integrated stacked capacitor and method of fabricating same |
US11/531,840 US20070018225A1 (en) | 2003-05-27 | 2006-09-14 | Integrated Stacked Capacitor and Method of Fabricating Same |
US11/740,467 US7736986B2 (en) | 2003-05-27 | 2007-04-26 | Integrated stacked capacitor and method of fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10324055A DE10324055B4 (de) | 2003-05-27 | 2003-05-27 | Verfahren zur Herstellung eines integrierten Stapelkondensators |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10324055A1 true DE10324055A1 (de) | 2004-12-30 |
DE10324055B4 DE10324055B4 (de) | 2005-10-13 |
Family
ID=33482211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10324055A Expired - Fee Related DE10324055B4 (de) | 2003-05-27 | 2003-05-27 | Verfahren zur Herstellung eines integrierten Stapelkondensators |
Country Status (2)
Country | Link |
---|---|
US (3) | US7227241B2 (de) |
DE (1) | DE10324055B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10324055B4 (de) * | 2003-05-27 | 2005-10-13 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung eines integrierten Stapelkondensators |
US8207568B2 (en) | 2005-09-19 | 2012-06-26 | International Business Machines Corporation | Process for single and multiple level metal-insulator-metal integration with a single mask |
EP1863090A1 (de) | 2006-06-01 | 2007-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
US7721016B2 (en) * | 2007-02-12 | 2010-05-18 | Seagate Technology Llc | Method for using host controller to solicit a command failure from target device in order to initiate re-enumeration of the target device |
US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
US8191217B2 (en) * | 2009-08-05 | 2012-06-05 | International Business Machines Corporation | Complimentary metal-insulator-metal (MIM) capacitors and method of manufacture |
US8389374B1 (en) * | 2010-08-20 | 2013-03-05 | Rockwell Collins, Inc. | Method for producing a microfabricated in-plane radio frequency (RF) capacitor |
TWI691092B (zh) * | 2018-11-05 | 2020-04-11 | 力晶積成電子製造股份有限公司 | 電容單元及其製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4731696A (en) * | 1987-05-26 | 1988-03-15 | National Semiconductor Corporation | Three plate integrated circuit capacitor |
US6066537A (en) * | 1998-02-02 | 2000-05-23 | Tritech Microelectronics, Ltd. | Method for fabricating a shielded multilevel integrated circuit capacitor |
US6387753B1 (en) * | 1997-12-30 | 2002-05-14 | Texas Instruments Incorporated | Low loss capacitor structure |
EP1205976A2 (de) * | 2000-11-13 | 2002-05-15 | Sharp Kabushiki Kaisha | Halbleiter-Kondensator-Bauelement |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589416A (en) * | 1995-12-06 | 1996-12-31 | Lucent Technologies Inc. | Process for forming integrated capacitors |
US6065537A (en) * | 1998-02-13 | 2000-05-23 | Flow Control Equipment, Inc. | Rod guide with both high erodible wear volume and by-pass area |
DE59813949D1 (de) * | 1998-02-16 | 2007-05-03 | Infineon Technologies Ag | Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung |
US6359298B1 (en) * | 2000-07-20 | 2002-03-19 | Advanced Micro Devices, Inc. | Capacitively coupled DTMOS on SOI for multiple devices |
DE10324055B4 (de) * | 2003-05-27 | 2005-10-13 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung eines integrierten Stapelkondensators |
-
2003
- 2003-05-27 DE DE10324055A patent/DE10324055B4/de not_active Expired - Fee Related
-
2004
- 2004-05-20 US US10/850,797 patent/US7227241B2/en not_active Expired - Lifetime
-
2006
- 2006-09-14 US US11/531,840 patent/US20070018225A1/en not_active Abandoned
-
2007
- 2007-04-26 US US11/740,467 patent/US7736986B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4731696A (en) * | 1987-05-26 | 1988-03-15 | National Semiconductor Corporation | Three plate integrated circuit capacitor |
US6387753B1 (en) * | 1997-12-30 | 2002-05-14 | Texas Instruments Incorporated | Low loss capacitor structure |
US6066537A (en) * | 1998-02-02 | 2000-05-23 | Tritech Microelectronics, Ltd. | Method for fabricating a shielded multilevel integrated circuit capacitor |
EP1205976A2 (de) * | 2000-11-13 | 2002-05-15 | Sharp Kabushiki Kaisha | Halbleiter-Kondensator-Bauelement |
Also Published As
Publication number | Publication date |
---|---|
US20050006687A1 (en) | 2005-01-13 |
US20080265368A1 (en) | 2008-10-30 |
US7227241B2 (en) | 2007-06-05 |
US20070018225A1 (en) | 2007-01-25 |
US7736986B2 (en) | 2010-06-15 |
DE10324055B4 (de) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
EP1454344B1 (de) | Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator | |
DE10260352A1 (de) | Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung | |
DE4224946A1 (de) | Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung | |
DE10247454A1 (de) | Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps | |
DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
DE4442432A1 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE10324055B4 (de) | Verfahren zur Herstellung eines integrierten Stapelkondensators | |
DE19822048A1 (de) | Verfahren zum Ätzen von Tantaloxidschichten | |
DE102005038219B4 (de) | Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben | |
DE10256713B4 (de) | Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators | |
EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
EP1132973A1 (de) | Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung | |
DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE10248704B4 (de) | Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs | |
DE10161286A1 (de) | Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator | |
DE19716791A1 (de) | Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur | |
DE19950540A1 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
DE19620833C2 (de) | Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung | |
DE10347458A1 (de) | Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben | |
WO2001084605A1 (de) | Verfahren zur herstellung von kondensatorstrukturen | |
DE4430963B4 (de) | Kondensator für einen dynamischen Direktzugriffspeicher sowie Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |