[go: up one dir, main page]

KR20050075316A - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR20050075316A
KR20050075316A KR1020050047810A KR20050047810A KR20050075316A KR 20050075316 A KR20050075316 A KR 20050075316A KR 1020050047810 A KR1020050047810 A KR 1020050047810A KR 20050047810 A KR20050047810 A KR 20050047810A KR 20050075316 A KR20050075316 A KR 20050075316A
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating film
film
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020050047810A
Other languages
English (en)
Other versions
KR100733900B1 (ko
Inventor
순페이 야마자키
준 고야마
쿠니타카 야마모토
토시미츠 고누마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050075316A publication Critical patent/KR20050075316A/ko
Application granted granted Critical
Publication of KR100733900B1 publication Critical patent/KR100733900B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/346—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising platinum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 동작 성능 및 신뢰성이 높은 EL 표시장치를 제공하는 데 있다. 화소 전극(양극)(46), EL 층(47) 및 음극(48)으로 이루어진 EL 소자(203) 아래에는 제2 패시베이션 막(45)이 배치되어, 잉크젯 방법에 의해 형성된 EL 소자(203)로부터 TFT로 알칼리 금속이 확산하는 것을 방지한다. 또한, 제2 패시베이션 막(45)은 TFT로부터의 수분 및 산소가 침입하는 것을 방지하고, EL 소자(203)에서 발생한 열을 분산시켜 EL 소자(203)의 열화(劣化)를 억제한다.

Description

발광장치{A light emitting device}
본 발명은 기판상에 제공된 반도체 소자(반도체 박막을 사용하는 소자)에 의해 형성된 EL(전계발광) 표시장치로 대표되는 전기광학 장치, 및 그러한 전기광학 장치를 표시장치(표시부라고도 칭함)로서 구비한 전자 기기(전자 장치)에 관한 것이다. 특히, 본 발명은 그러한 전기광학 장치의 제작방법에 관한 것이다.
최근, 기판상에 박막트랜지스터(TFT)를 형성하는 기술이 대폭 진보하고 있고, 액티브 매트릭스형 표시장치에의 응용개발이 진행되고 있다. 특히, 폴리실리콘 막을 사용한 TFT는 종래의 비정질 규소막을 사용한 TFT보다 높은 전계효과 이동도(이동도라고도 칭함)를 가지므로, 고속 동작이 가능하다. 그 결과, 종래에는 기판 외부의 구동회로에 의해 행해졌던 화소 제어를 화소와 동일한 기판상에 형성된 구동회로에 의해 행하는 것이 가능하게 된다.
이러한 액티브 매트릭스형 표시장치는, 동일 기판상에 각종 회로 및 소자를 짜넣음으로써 제조비용의 절감, 표시장치의 소형화, 생산수율의 향상 및 높은 스루풋(throughput)과 같은 많은 이점(利點)이 얻어지기 때문에 주목되고 있다.
액티브 매트릭스형 표시장치에서는, 각각의 화소에 TFT로 된 스위칭 소자를 형성하고, 그 스위칭 소자를 사용한 구동소자에 의해 전류 제어를 행하여 EL 층(발광층)을 발광시킨다. 이 경우의 대표적인 화소 구조가, 예를 들어, 미국 특허 제5,684,365호(일본 공개특허공고 평8-234683호) 및 일본 공개특허공고 평10-189252호 공보에 개시되어 있다.
이들 EL 표시장치의 컬러 표시를 행하는데 있어서, 적색(R), 녹색(G) 및 청색(B)의 3원색을 발광하는 EL 층을 화소마다 배치하는 시도가 행해져 왔다. 그러나, EL 층으로서 일반적으로 사용되는 재료의 대부분은 유기 재료이고, 그의 패터닝은 극히 어려웠다. 이것은 EL 재료 자체가 수분에 매우 약하고, 현상액에도 쉽게 용해되어 취급하는 것이 어렵기 때문이다.
그러한 문제점을 해결하기 위한 기술로서, 잉크젯 방법에 의해 EL 층을 형성하는 기술이 제안되어 있다. 예를 들어, 잉크젯 방법에 의해 EL 층을 형성한 액티브 매트릭스형 EL 표시장치가 일본 공개특허공고 평10-012377호 공보에 개시되어 있다. 또한, 유사한 기술이 Shimada, T. et al., SID 99 DIGEST, P376-9 " Multicolor Pixel Patterning of Light-Emitting Polymer by Ink-jet Printing"에도 개시되어 있다.
그러나, 잉크젯 방법은 상압(常壓)에서 행해지기 때문에, 외부 분위기의 오염물이 EL 층에 유입되기 쉽다는 점에서 불리하다. 즉, 알칼리 금속과 같은 가동(可動) 이온을 함유하기 쉬운 상태에서 EL 층이 형성되기 때문에, 알칼리 금속의 확산이 TFT에 치명적인 타격을 준다는 문제를 가진다. 본 명세서에서는, 알칼리 금속과 알칼리토류 금속을 포함하여 "알칼리 금속"이라 부른다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 동작 성능이 우수하고 신뢰성이 높은 전기광학 장치를 제작하는 방법, 특히 EL 표시장치를 제작하는 방법을 제공하는 것을 목적으로 한다. 본 발명의 또 다른 목적은 전기광학 장치의 화질을 향상시킴으로써 그 전기광학 장치를 표시장치로서 구비한 전자 기기(전자 장치)의 품질을 향상시키는데 있다.
그러한 목적을 달성하기 위해, 본 발명에서는, 잉크젯 방법에 의해 형성된 EL 소자로부터의 알칼리 금속의 확산을, EL 소자와 TFT 사이에 배치되는 절연막(패시베이션 막)에 의해 방지한다. 구체적으로는, TFT를 덮는 평탄화 막 위에, 알칼리 금속의 투과를 방지할 수 있는 절연막을 배치한다. 즉, 그 절연막으로는, EL 표시장치의 동작 온도(전형적으로는, 0∼100℃)에서의 알칼리 금속 확산 속도가 충분히 작은 것을 사용할 수 있다.
보다 바람직하게는, 수분 및 알칼리 금속을 투과하지 않고 열전도율이 높은(방열(放熱) 효과가 높은) 절연막을 선정하여, EL 소자에 접하는 상태로 배치하거나, 그러한 절연막에 의해 EL 소자를 둘러싸는 상태로 한다. 즉, 수분 및 알칼리 금속을 차단하는데 효과적이고 방열 효과가 있는 절연막을 EL 소자에 가능한 한 가장 가까운 위치에 배치하여, 그 절연막에 의해 EL 소자의 열화(劣化)를 하는 것이다.
또한, 그러한 절연막을 단일 층으로 사용할 수 없는 경우에는, 수분 및 알칼리 금속에 대하여 차단 효과를 가지는 절연막과 방열 효과가 있는 절연막과의 적층을 사용할 수 있다.
여하튼, 잉크젯 방법에 의해 EL 층을 형성하는 경우에는, EL 소자를 구동하는 TFT를 알칼리 금속으로부터 철저히 보호하는 대책이 필요하고, 또한, EL 층 자체의 열화(劣化)(EL 소자의 열화라고도 불릴 수 있음)를 억제하기 위해서는, 수분 및 열 모두에 대한 대책을 동시에 강구하여야 한다.
[실시형태]
도 1∼도 2를 사용하여 본 발명의 바람직한 실시형태를 설명한다. 도 1에 도시된 것은 본 발명의 EL 표시장치의 화소의 단면도이고, 도 2(A)는 그이 상면도이고, 도 2(B)는 그의 회로 구성을 나타낸다. 실제로는, 이러한 화소가 매트릭스 형태로 다수 배치되어, 화소부(화상 표시부)가 형성된다.
도 1의 단면도는 도 2(A)에 도시된 상면도의 A-A'선에 따른 단면을 나타낸다. 도 1, 도 2(A) 및 도 2(B)에서는 공통 부호가 사용되고 있으므로, 이들 3개의 도면이 적절히 참조될 수 있다. 또한, 도 2(A)의 상면도에는 2개의 화소가 도시되어 있고, 그들 모두는 동일한 구조를 가진다.
도 1에서, 부호 11은 기판을 나타내고, 부호 12는 하지막이 되는 절연막(이후, 하지막이라 칭함)을 나타낸다. 기판(11)으로서는, 유리 기판, 유리 세라믹 기판, 석영 기판, 규소 기판, 세라믹 기판, 금속 기판 또는 플라스틱 기판(플라스틱막을 포함)이 사용될 수 있다.
또한, 하지막(12)은 가동 이온을 함유한 기판 또는 도전성을 가진 기판을 사용하는 경우에 특히 효과적이지만, 석영 기판에는 형성되지 않아도 상관없다. 하지막(12)으로서는, 규소를 함유한 절연막이 형성될 수 있다. 본 명세서에서, "규소를 함유한 절연막"이란, 구체적으로는 산화규소막, 질화규소막 또는 질화산화규소막(SiOxNy로 표시됨)과 같은, 규소, 산소 및 질소를 소정의 비율로 함유하는 절연막을 가리킨다.
또한, 하지막(12)에 방열 효과를 부여함으로써 TFT에서 발생한 열을 발산시키는 것이 TFT 및 EL 소자의 열화(劣化)를 방지하는데 효과적이다. 방열 효과의 부여를 위해 모든 공지의 재료가 사용될 수 있다.
본 실시형태에서는 화소 내에 2개의 TFT가 형성되어 있다. 부호 201은 스위칭 소자로서 기능하는 TFT(이후, 스위칭용 TFT라 칭함)를 나타내고, 부호 202는 EL 소자로 흐르는 전류량을 제어하는 전류제어 소자로서 기능하는 TFT(이후, 전류제어용 TFT라 칭함)를 나타내며, 양자는 모두 n채널형 TFT로 형성되어 있다.
n채널형 TFT의 전계효과 이동도는 p채널형 TFT의 전계효과 이동도보다 크므로, 동작 속도가 빠르고, 큰 전류가 쉽게 흐를 수 있다. 또한, 동일한 전류량에서도, n채널형 TFT가 보다 더 소형으로 될 수 있다. 따라서, n채널형 TFT를 전류제어용 TFT로서 사용하는 경우에 표시부의 유효 면적이 보다 더 크게 되므로, n채널형 TFT가 바람직하다.
p채널형 TFT는, 핫 캐리어 주입이 거의 문제로 되지 않고 오프(off) 전류 값이 낮다는 이점(利點)을 가지고 있어, 스위칭용 TFT와 전류제어용 TFT로서 p채널형 TFT를 사용하는 예들이 이미 보고되어 있다. 그러나, 본 발명에서는, LDD 영역의 위치가 상이한 구조를 사용함으로써, n채널형 TFT에서도 핫 캐리어 주입 및 오프 전류 값의 문제가 해결된다. 본 발명은 모든 화소 내의 모든 TFT에 n채널형 TFT를 사용하는 것에도 특징이 있다.
본 발명에서 스위칭용 TFT 및 전류제어용 TFT를 n채널형 TFT로 한정할 필요는 없고, 스위칭용 TFT 또는 전류제어용 TFT 또는 그들 모두에 p채널형 TFT를 사용하는 것도 가능하다.
스위칭용 TFT(201)는 소스 영역(13), 드레인 영역(14), LDD 영역(15a∼15d), 고농도 불순물 영역(16) 및 채널 형성 영역(17a, 17b)을 포함하는 활성층; 게이트 절연막(18); 게이트 전극(19a, 19b); 제1 층간절연막(20); 소스 배선(21); 및 드레인 배선(22)을 가지도록 형성된다.
도 2(A)에 도시된 바와 같이, 본 발명에서는, 게이트 전극(19a, 19b)이 상이한 재료(게이트 전극(19a, 19b)보다 낮은 저항을 가지는 재료)로 형성된 게이트 배선(211)에 의해 전기적으로 접속된 이중 게이트 구조로 되어 있는 것도 특징이다. 물론, 이중 게이트 구조뿐만 아니라, 삼중 게이트 구조와 같은 소위 멀티게이트 구조(직렬 접속된 2개 이상의 채널 형성 영역을 가진 활성층을 포함하는 구조)도 사용될 수 있다. 멀티게이트 구조는 오프 전류 값을 낮추는데 매우 효과적이고, 본 발명에서는 화소의 스위칭용 TFT(201)를 멀티게이트 구조로 함으로써 오프 전류 값이 낮은 스위칭용 TFT를 실현하고 있다.
활성층은 결정 구조를 가진 반도체막에 의해 형성된다. 즉, 단결정 반도체막이 사용될 수 있고, 다결정 반도체막 또는 미(微)결정 반도체막도 사용될 수 있다. 또한, 게이트 절연막(18)은 규소를 함유한 절연막으로 형성될 수 있다. 또한, 게이트 전극, 소스 배선 및 드레인 배선에 임의의 도전막이 사용될 수 있다.
또한, 스위칭용 TFT의 LDD 영역(15a∼15d)은 게이트 절연막(18)을 사이에 두고 게이트 전극(19a, 19b)과 겹치지 않도록 형성된다. 이러한 구조는 오프 전류 값을 낮추는데 매우 효과적이다.
채널 형성 영역과 LDD 영역 사이에 오프셋 영역(채널 형성 영역과 동일한 조성을 가지는 반도체 층으로 이루어지고, 게이트 전압이 인가되지 않는 영역)을 형성하는 것이 오프 전류 값을 낮추는데 보다 바람직하다. 또한, 2개 이상의 게이트 전극을 가지는 멀티게이트가 사용되는 경우에는, 채널 형성 영역들 사이에 형성된 고농도 불순물 영역이 오프 전류 값을 낮추는데 효과적이다.
위와 같이, 본 발명에 의해, 스위칭용 TFT(201)로서 멀티게이트 구조의 TFT를 사용함으로써, 오프 전류 값이 충분히 낮은 스위칭 소자를 실현할 수 있다. 따라서, 일본 공개특허공고 평10-189252호의 도 2에 도시된 것과 같은 용량을 배치하지 않고도 충분한 시간(하나의 선택으로부터 다음 선택까지의 기간) 동안 전류제어 소자의 게이트 전압이 유지될 수 있다.
즉, 종래, 유효 발광 면적을 좁히는 요인이 되었던 용량을 배제하는 것이 가능하게 되고, 유효 발광 면적을 증대시키는 것이 가능하게 된다. 이것은 EL 표시장치의 화질을 더욱 밝게 할 수 있다는 것을 의미한다.
다음에, 전류제어용 TFT(202)는 소스 영역(31), 드레인 영역(32), LDD 영역(33) 및 채널 형성 영역(34)을 포함하는 활성층; 게이트 절연막(18); 게이트 전극(35); 제1 층간절연막(20); 소스 배선(36); 및 드레인 배선(37)을 가지도록 형성된다. 게이트 전극(35)은 단일 게이트 구조이지만, 멀티게이트 구조이어도 좋다.
도 2(A) 및 도 2(B)에 도시된 바와 같이, 스위칭용 TFT의 드레인은 전류제어용 TFT의 게이트에 전기적으로 접속되어 있다. 구체적으로는, 전류제어용 TFT(202)의 게이트 전극(36)이 드레인 배선(접속 배선이라고도 불림)(22)을 통해 스위칭용 TFT(201)의 드레인 영역(14)에 전기적으로 접속되어 있다. 또한, 소스 배선(36)은 전류 공급선(212)에 접속되어 있다.
이 전류제어용 TFT의 특징은 그의 채널 폭이 스위칭용 TFT(201)의 채널 폭보다 더 크다는데 있다. 즉, 도 8에 도시된 바와 같이, 스위칭용 TFT의 채널 길이를 "L1", 채널 폭을 "W1"이라 하고, 전류제어용 TFT의 채널 길이를 "L2", 채널 폭을 "W2"라 할 때, W2/L2 5×W1/L1(바람직하게는 W2/L2 10×W1/L2)의 관계식이 얻어진다. 따라서, 스위칭용 TFT에서보다 전류제어용 TFT에서 더 많은 전류가 용이하게 흐를 수 있다.
멀티게이트 구조의 스위칭용 TFT의 채널 길이(L1)는 형성된 2개 이상의 채널 형성 영역의 채널 길이의 합이다. 도 8의 경우에는, 이중 게이트 구조이기 때문에, 2개의 채널 형성 영역 각각의 채널 길이 L1a와 L1b의 합이 스위칭용 TFT의 채널 길이(L1)가 된다. 즉, L1 = L1a + L1b이다.
본 발명에서는, 채널 길이(L1, L2) 및 채널 폭(W1, W2)이 특정의 수치범위로 한정되는 것은 아니지만, W1은 O.1∼5 ㎛(대표적으로, 1∼3 ㎛), W2는 0.5∼30 ㎛(대표적으로, 2∼10 ㎛)인 것이 바람직하다. 이때, L1은 0.2∼18 ㎛(대표적으로, 2∼15 ㎛), L2는 0.1∼50 ㎛(대표적으로, 1∼20 ㎛)인 것이 바람직하다.
전류가 과잉으로 흐르는 것을 방지하기 위해 전류제어용 TFT의 채널 길이(L)를 길게 설정하는 것이 바람직하다. 바람직하게는, W2/L2 3 (더욱 바람직하게는 W2/L2 5)이다. 또한, 1화소 당 전류 흐름은 0.5∼2 ㎂(더욱 바람직하게는 1∼1.5 ㎂)인 것이 바람직하다.
이들 수치범위로 함으로써, VGA급 화소수(640×480)를 가지는 EL 표시장치로부터 하이비젼(high vision)급 화소수(1920×1080)를 가지는 EL 표시장치에 이르는 모든 규격이 포함될 수 있다.
또한, 스위칭용 TFT의 LDD 영역의 길이(폭)는 0.5∼3.5 ㎛, 대표적으로는 2.0∼2.5 ㎛로 하면 좋다.
도 1에 도시된 EL 표시장치는 전류제어용 TFT(202)에서 드레인 영역(32)과 채널 형성 영역(34) 사이에 LDD 영역(33)이 형성되고, 또한, LDD 영역(33)은 게이트 절연막(18)을 사이에 두고 게이트 전극(35)과 겹치는 영역과 겹치지 않는 영역 모두를 가지는 것도 특징으로 한다.
전류제어용 TFT(202)는 EL 소자(203)를 발광시키기 위한 전류를 공급하는 동시에, 그 공급량을 제어하여 계조 표시를 가능하게 한다. 따라서, 대전류가 흘러도 열화가 없고, 핫 캐리어 주입으로 인한 열화에 대한 대책을 강구하여 둘 필요가 있다. 또한, 검은색을 표시할 때는, 전류제어용 TFT(202)를 오프 상태로 하여 두지만, 그때 오프 전류 값이 높으면 선명한 검은색 표시가 불가능하게 되고, 이것은 콘트라스트 감소와 같은 문제를 초래한다. 따라서, 오프 전류 값도 억제하는 것이 필요하다.
핫 캐리어 주입으로 인한 열화에 관해서는, LDD 영역이 게이트 전극과 겹치는 구조가 매우 효과적이라는 것이 알려져 있으나, 전체 LDD 영역이 게이트 전극과 겹치도록 되면 오프 전류 값이 증가하므로, 본 발명자들은 게이트 전극과 겹치지 않는 LDD 영역을 직렬로 형성한 신규한 구조에 의해 핫 캐리어 주입 대책과 오프 전류 값 대책 모두를 동시에 해결하였다.
이때, 게이트 전극과 겹치는 LDD 영역의 길이는 0.1∼3 ㎛(바람직하게는 0.3∼1.5 ㎛)로 될 수 있다. 그 길이가 너무 길면 기생 용량이 커지고, 그 길이가 너무 짧으면 핫 캐리어를 방지하는 효과가 약화된다. 또한, 게이트 전극과 겹치지 않는 LDD 영역의 길이는 1.0∼3.5 ㎛(바람직하게는 1.5∼2.0 ㎛로 될 수 있다. 그 길이가 너무 길면 충분한 전류가 흐를 수 없게 되고, 그 길이가 너무 짧으면 오프 전류 값을 감소시키는 효과가 약화된다.
상기 구조에서, 게이트 전극과 LDD 영역이 겹치는 영역에 기생 용량이 형성되므로, 이 영역이 소스 영역(31)과 채널 형성 영역(34)과의 사이에 형성되지 않는 것이 바람직하다. 전류제어용 TFT는 캐리어(여기서는, 전자) 흐름 방향이 항상 동일하므로, 드레인 영역 측에만 LDD 영역을 형성하여도 충분하다.
또한, 흐를 수 있는 전류량을 증대시킨다는 관점에서 보면, 전류제어용 TFT(202)의 활성층(특히, 채널 형성 영역)의 막 두께를 두껍게(바람직하게는 50∼100 nm, 더욱 바람직하게는 60∼80 nm) 하는 것도 효과적이다. 역으로, 스위칭용 TFT(201)의 경우는, 오프 전류 값을 작게 한다는 관점에서 보면, 활성층(특히, 채널 형성 영역)의 막 두께를 얇게(바람직하게는 20∼50 nm, 더욱 바람직하게는 25∼40 nm) 하는 것도 효과적이다.
다음에, 부호 41은 제1 패시베이션 막을 나타내고, 그의 막 두께는 10 ㎚∼1 ㎛(바람직하게는 200∼500 ㎚)로 설정될 수 있다. 패시베이션 막의 재료로서는, 규소를 함유한 절연막(특히, 바람직하게는 질화산화규소막 또는 질화규소막)이 사용될 수 있다. 이 제1 패시베이션 막(41)은 제조된 TFT를 오염 물질 및 수분으로부터 보호하는 역할을 한다. 최종의 TFT 상에 형성된 EL 층에는 나트륨과 같은 알칼리 금속이 함유되어 있다. 즉, 제1 패시베이션 막(41)은 이들 알칼리 금속(가동(可動) 이온)이 TFT 속으로 침입하지 못하도록 하는 보호 층으로도 작용한다. 본 명세서에서, "알칼리 금속"이란 용어에는 알칼리 금속과 알칼리토류 금속이 포함된다.
또한, 제1 패시베이션 막(41)이 방열 효과를 가지게 함으로써, EL 층의 열적 열화(劣化)를 방지하는데에도 효과적이다. 도 1의 구조의 EL 표시장치에서는 기판(11)측으로 광이 방사(放射)되므로, 제1 패시베이션 막(41)이 투광성을 가질 필요가 있다. 또한, EL 층에 유기재료를 사용하는 경우, 그것이 산소와 결합하여 열화되므로, 산소를 쉽게 방출하는 절연막을 사용하지 않는 것이 좋다.
알칼리 금속의 침투를 방지하고 방열 특성을 가지는 투광성 재료로서는, B(붕소), C(탄소) 및 N(질소)로 이루어진 군에서 선택된 적어도 하나의 원소와, Al(알루미늄), Si(규소) 및 P(인)으로 이루어진 군에서 선택된 적어도 하나의 원소를 함유하는 절연막을 들 수 있다. 예를 들어, 질화 알루미늄(AlxNy)으로 대표되는 알루미늄 질화물; 탄화규소(SixCy)로 대표되는 규소 탄화물; 질화규소(SixNy)로 대표되는 규소 질화물; 질화붕소(BxNy)로 대표되는 붕소 질화물; 또는 인화붕소(BxPy)로 대표되는 붕소 인화물을 사용할 수 있다. 또한, 산화 알루미늄(AlxOy)으로 대표되는 알루미늄 산화물은 투광성이 우수하고, 20 Wm-1K-1의 열전도율을 가지므로, 바람직한 재료라 할 수 있다. 이들 재료는 방열 특성을 가질 뿐만 아니라, 수분 및 알칼리 금속과 같은 물질의 침입을 방지하는데 효과적이다. 상기한 투광성 재료에서의 x 및 y는 임의의 정수이다.
상기한 화합물들은 다른 원소와 조합될 수도 있다. 예를 들어, 산화 알루미늄에 질소가 첨가된 AlNxOy로 표시되는 질화산화 알루미늄을 사용하는 것도 가능하다. 이 재료는 방열 특성을 가질 뿐만 아니라, 수분 및 알칼리 금속과 같은 물질의 침입을 방지하는데 효과적이다. 상기 질화산화 알루미늄에서의 x 및 y는 임의의 정수이다.
또한, 일본 공개특허공고 소62-90260호 공보에 기재된 재료도 사용될 수 있다. 즉, Si, Al, N, O 및 M을 함유하는 절연막도 사용될 수 있다(M은 희토류 원소, 바람직하게는 Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란탄), Gd(가돌리륨), Dy(디스프로슘) 및 Nd(네오디뮴)로 이루어진 군에서 선택된 원소이다). 이들 재료도 방열 특성을 가질 뿐만 아니라, 수분 및 알칼리 금속과 같은 물질의 침입을 방지하는데 효과적이다.
또한, 다이아몬드 박막 또는 비정질 탄소막(특히, 다이아몬드의 것에 가까운 특성을 가지는 것; 다이아몬드와 닮은 탄소(diamond-like carbon)라 칭함)과 같은 탄소막도 사용될 수 있다. 이들 탄소막은 열전도율이 매우 높아, 방열 층으로서 매우 효과적이다. 막 두께가 두껍게 되면, 갈색대가 존재하고 투과율이 감소되므로, 가능한 한 얇은 막 두께(바람직하게는 5∼100 ㎚)를 사용하는 것이 좋다.
제1 패시베이션 막(41)의 목적은 알칼리 금속 및 수분으로부터 TFT를 보호하는데 있으므로, 이러한 효과를 상실하지 않도록 해야 한다. 따라서, 상기한 방열 효과를 가지는 재료로 된 박막이 단독으로 사용될 수 있지만, 이 박막과 알칼리 금속 및 수분의 투과를 방지할 수 있는 절연막(대표적으로는, 질화규소막(SixNy) 또는 질화산화규소막(SiOxNy))을 적층시키는 것이 효과적이다. 상기 질화규소막 및 질화산화규소막에서의 x 및 y는 임의의 정수이다.
EL 표시장치에는 크게 나누어 4가지 타입의 컬러화 표시방식, 즉, R, G, B에 대응한 3종류의 EL 소자를 형성하는 방식; 백색 발광 EL 소자를 컬러 필터와 조합시키는 방식; 청색 또는 청녹색 발광 EL 소자와 형광체(형광성 색 변환 층, CCM)를 조합시키는 방식; 및 음극(대향 전극)으로서 투명 전극을 사용하고 R, G, B에 대응하는 EL 소자를 중첩시키는 방식이 있다.
도 1의 구조는 R, G, B에 대응한 3종류의 EL 소자를 형성하는 방식을 사용한 경우의 예이다. 도 1에는 1개의 화소만이 도시되어 있지만, 적색, 녹색 또는 청색의 각 색에 대응하여 동일한 구조의 화소들이 형성되어, 컬러 표시를 행할 수 있다. 각각의 색의 EL 층에는 공지의 재료가 채용될 수 있다.
발광 방식에 관계 없이 본 발명을 실시하는 것이 가능하고, 상기한 4가지 방식 모두가 본 발명에 사용될 수 있다.
또한, 제1 패시베이션 막(41)을 형성한 후에, 각 TFT를 덮도록 제2 층간절연막(평탄화 막으로도 불릴 수 있다)(44)을 형성하고, TFT로 인해 있을 수 있는 단차의 평탄화를 행한다. 제2 층간절연막(44)에는 유기수지 막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등을 사용하면 좋다. 물론, 충분한 평탄화가 가능하다면 무기 막을 사용할 수도 있다.
제2 층간절연막(44)에 의해 TFT로 인한 단차를 평탄화하는 것은 매우 중요하다. 후에 형성되는 EL 층은 매우 얇기 때문에, 단차의 존재에 의해 발광 불량이 일어나는 경우가 있다. 따라서, 화소 전극을 형성하기 전에 평탄화를 행하여 가능한 한 평탄한 표면 상에 EL 층을 형성할 수 있도록 하는 것이 바람직하다.
또한, 부호 45는 제2 패시베이션 막을 나타내고, 이 제2 패시베이션 막은 EL 소자로부터 확산되는 알칼리 금속을 차단하는 중요한 역할을 한다. 막 두께는 5 ㎚∼1 ㎛(대표적으로는, 20∼300 ㎚)일 수 있다. 이 제2 패시베이션 막(45)으로서는, 알칼리 금속의 침투를 방지할 수 있는 절연막이 사용된다. 그 재료로서는, 제1 패시베이션 막(41)에 사용된 재료가 사용될 수 있다.
또한, 이 제2 패시베이션 막(45)은 EL 소자에서 발생한 열을 방출하켜 EL 소자에 열이 축적하지 않도록 기능하는 방열 층으로도 작용한다. 또한, 제2 층간절연막(44)이 유기수지 막인 경우, 그것이 열에 약하기 때문에, EL 소자에서 발생한 열이 제2 층간절연막(44)에 악영향을 주지 않도록 하는 조치가 취해진다.
상기한 바와 같이 EL 표시장치의 제조 시에 유기수지 막에 의해 TFT의 평탄화를 행하는 것이 효과적이지만, EL 소자에서 발생한 열로 인한 수지 막의 열화를 고려한 구조는 종래에는 없었다. 본 발명의 특징들 중의 하나는 제2 패시베이션 막(45)을 배치함으로써 그러한 점을 해결하는 것이라고 할 수 있다.
또한, 제2 패시베이션 막(45)은 열로 인한 상기한 열화를 방지하는 동시에, EL 층 내의 알칼리 금속이 TFT쪽으로 확산하지 못하도록 하기 위한 보호 층으로도 기능할 수 있고, 또한, 수분 및 산소가 TFT로부터 EL 층으로 침입하지 못하도록 하는 보호 층으로도 기능한다.
이와 같이, 방열 효과를 가지고 수분 및 알칼리 금속의 침입을 방지할 수 있는 절연막에 의해 TFT 측과 EL 소자가 분리되어 있는 점이 본 발명의 중요한 특징들 중의 하나이고, 그것은 종래의 EL 표시장치에는 존재하지 않는 구조라고 말할 수 있다.
부호 46은 투명 도전막으로 된 화소 전극(EL 소자의 양극)을 나타내고, 그것은 제2 패시베이션 막(45), 제2 층간절연막(44) 및 제1 패시베이션 막(41)에 콘택트 홀을 뚫은 후에 개방부에서 전류제어용 TFT(202)의 드레인 배선(37)에 접속되도록 형성된다.
화소 전극(48)이 형성된 후에, 유기수지 막으로 이루어진 뱅크(bank)(101a, 101b)가 제2 패시베이션 막(45)상에 형성된다. 본 실시예에서는 스핀 코팅법에 의해 감광성 폴리이미드 막을 형성하고, 패터닝에 의해 뱅크(101a, 101b)를 형성한다. 이들 뱅크(101a, 101b)는 잉크젯 방법에 의해 EL 층을 형성하는데 있어서의 형(型)이고, 이들 뱅크의 배치에 의해, EL 소자가 형성되는 장소가 획정된다.
뱅크(101a, 101b)가 형성된 후, EL 층(47)이 형성된다(유기 재료가 바람직하다). EL 층에는 단층이나 적층이 사용될 수 있지만, 적층 구조가 사용되는 경우가 더 많다. 발광층, 전자 수송층, 전자 주입층, 정공 주입층 또는 정공 수송층을 조합한 각종 적층 구조가 제안되어 있지만, 본 발명에서는 어떠한 구조라도 허용 가능하다. 또한, EL 층에는 형광성 색소 등이 첨가될 수도 있다.
이미 알려진 모든 재료가 본 발명에 사용될 수 있다. 그러한 재료로서 유기 재료가 널리 알려져 있고, 구동 전압을 고려하면 유기 재료를 사용하는 것이 바람직하다. 유기 EL 재료로서는, 예를 들어, 다음의 미국 특허 및 일본 공개특허공보에 개시된 재료들이 사용될 수 있다.
미국 특허 제4,356,429호; 미국 특허 제4,539,507호; 미국 특허 제4,720,432호; 미국 특허 제4,769,292호; 미국 특허 제4,885,211호; 미국 특허 제4,950,950호; 미국 특허 제5,059,861호; 미국 특허 제5,047,687호; 미국 특허 제 5,073,446호; 미국 특허 제5,059,862호; 미국 특허 제5,061,617호; 미국 특허 제5,151,629호; 미국 특허 제5,294,869호; 미국 특허 제5,294,870호; 일본 공개특허공고 평10-189525호; 일본 공개특허공고 평8-241048호; 일본 공개특허공고 평8-78159호.
구체적으로는, 다음의 일반식으로 나타내어지는 것과 같은 유기 재료가 정공 주입층으로서 사용될 수 있다.
상기 화학식 1에서, Q는 N 또는 C-R(탄소 체인)이고; M은 금속, 금속 산화물 또는 금속 할로겐화물이며; R은 수소, 알킬, 아르알킬, 아릴 또는 알칼릴이고; T1 및 T2는 수소, 알킬 또는 할로겐과 같은 치환기를 포함하는 불포화 6원(員) 고리이다.
또한, 바람직하게는, 다음의 일반식으로 나타내어지는 테트라아릴디아민을 포함한 방향족 3차 아민이 유기 재료 정공 수송층으로서 사용될 수 있다.
상기 화학식 2에서, Are는 아릴렌 군이고, n은 1∼4의 정수이며, Ar, R7, R8, R9는 각각 선택된 아릴 군이다.
또한, 유기 재료 EL 층, 전자 수송층 또는 전자 주입층으로서, 금속 옥시노이드 화합물이 사용될 수 있다. 금속 옥시노이드 화합물로서는, 다음의 일반식으로 나타내어지는 것과 같은 재료가 사용될 수 있다.
여기서, R2 내지 R7은 치환될 수 있고, 다음과 같은 금속 옥시노이드 화합물도 사용될 수 있다.
상기 화학식 4에서, R2 내지 R7은 상기한 바와 같이 정의되고; L1 내지 L5는 1∼12개의 탄소 원소를 함유하는 탄수화물 군이며; L1과 L2 또는 L2와 L3는 함께 벤조 고리를 형성할 수 있다. 또한, 다음과 같은 금속 옥시노이드 화합물도 사용될 수 있다.
상기 화학식 5에서, R2 내지 R6은 치환될 수 있다. 따라서, 유기 EL 재료로서는, 유기 리간드(ligand)를 가진 배위 화합물이 포함될 수 있다. 상기 예들은 본 발명의 EL 재료로서 사용될 수 있는 유기 EL 재료의 몇몇 예일 뿐이고, EL 재료를 이들에 한정할 필요는 전혀 없다.
본 발명에서는, EL 층의 형성방법으로서 잉크젯 방법이 사용되기 때문에, 바람직한 EL 재료로서 많은 중합체 재료가 사용될 수 있다. 대표적인 중합체 재료로서는, 폴리파라페닐렌 비닐렌(PPV), 폴리플루오렌 또는 폴리비닐카아바졸(PVK)과 같은 중합체 재료를 들 수 있다. 컬러화를 위해서는, 예를 들어, 적색 발광 재료로서는 시아노폴리페닐렌 비닐렌을 사용하고, 녹색 발광 재료로서는 폴리페닐렌 비닐렌을 사용하고, 청색 발광 재료로서는 폴리페닐렌 비닐렌 및 폴리알킬페닐렌을 사용하는 것이 바람직하다.
한편, PPV 유기 EL 재료로서는 여러가지 타입이 있고, 다음과 같은 분자식이 예로서 보고되어 있다(H. Shenk, H. Becker, O. Gelsen, E. Kluge, E. Kreuder. and H. Spreitzer, Euro Display, Proceeding, 1999, p. 33-37, "Polymers for Light Emitting Diodes").
일본 공개특허공고 평10-92576호 공보에 개시된 분자식을 가지는 폴리페닐비닐을 사용할 수도 있다. 그 분자식은 다음과 같다:
PVK 유기 EL 재료로서는, 다음과 같은 분자식의 것이 있다:
중합체 유기 EL 재료는 중합체 상태로 용매 중에 용해된 후에 도포되거나, 또는 모노머 상태로 용매 중에 용해되고 도포가 이루어진 후에 중합될 수도 있다. 모노머 상태에서 도포가 이루어지는 경우, 우선 중합체 전구물질이 형성되고, 진공에서의 가열에 의해 중합되어 중합체가 된다.
특정의 발광층으로서, 적색 광을 방출하는 발광층에는 시아노폴리페닐렌 비닐렌이, 녹색 광을 방출하는 발광층에는 폴리페닐렌 비닐렌이, 청색 광을 방출하는 발광층에는 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌이 사용되는 것이 좋다. 그의 막 두께는 30∼150 ㎚(바람직하게는 40∼100 ㎚)인 것이 좋다.
대표적인 용매로서는, 톨루엔, 크실렌, 사이멘(cymene), 클로로폼, 디클로로메탄, γ-부틸 락톤, 부틸 셀로솔브 및 NMP(N-메틸-2-피롤리돈)를 들 수 있다. 도포액의 점도를 높이기 위해 첨가제를 첨가하는 것도 효과적이다.
그러나, 상기한 예들은 본 발명의 EL 재료에 사용될 수 있는 유기 EL 재료의 예일 뿐이고, 본 발명이 이것에 한정될 필요는 전혀 없다. 잉크젯 방법에 사용될 수 있는 유기 EL 재료에 관해서는, 일본 공개특허공고 평10-012377호 공보에 개시된 모든 재료가 인용될 수 있다.
한편, 잉크젯 방법은 버블젯 방법(열적 잉크젯 방법으로도 불림)과 피에조(piezo) 방법으로 대략 분류되지만, 본 발명을 실시하는데는 피에조 방법이 바람직하다. 2가기 방법의 차이에 대하여 도 19(A) 및 도 19(B)를 참조하여 설명한다.
도 19(A)는 피에조 방법의 예를 나타내고, 부호 1901은 피에조 소자(압전 소자)를 나타내고, 부호 1902는 금속 파이프를 나타내고, 부호 1903은 잉크 재료와 EL 재료와의 혼합 용액(이후, EL 형성 용액이라 칭함)을 나타낸다. 전압이 인가된 때, 피에조 소자가 변형되고, 금속 파이프(1902)도 변형된다. 그 결과, 내부의 EL 형성 용액(1903)이 액적(液滴)(1904)으로서 분출된다. 이와 같이, 피에조 소자에 인가되는 전압을 제어함으로써, EL 형성 용액의 도포가 행해진다. 이 경우, EL 형성 용액(1903)이 물리적 외압에 의해 밀려나오기 때문에, 그의 조성 등이 전혀 영향을 받지 않는다.
도 19(B)는 버블젯 방법의 예를 나타내고, 부호 1905는 발열체를 나타내고, 부호 1906은 금속 파이프를 나타내고, 부호 1907은 EL 형성 용액을 나타낸다. 전류가 흐르게 되면, 발열체(1905)가 열을 발생하고, EL 형성 용액(1907)에 기포(1908)가 생성된다. 그 결과, EL 형성 용액(1907)이 기포에 의해 밀려나와 액적(1909)으로서 분출된다. 이와 같이, 발열체로 흐르는 전류를 제어함으로써 EL 형성 용액의 도포가 행해진다. 이 경우, EL 형성 용액(1907)이 발열체에 의해 가열되기 때문에, EL 재료의 조성에 따라는 악영향이 미쳐질 가능성이 있다.
실제로 잉크젯 방법을 사용하여 EL 재료를 장치상에 도포하여 형성할 때에는 도 20에 도시된 바와 같은 형태로 EL 층이 형성된다. 도 20에서, 부호 91은 화소부를 나타내고, 부호 92, 93은 구동회로를 나타낸다. 화소부(91)에는 다수의 화소 전극(94)이 형성되어 있다. 도시되지 않았지만, 각 화소 전극은 전류제어용 TFT에 접속되어 있다. 실제로는, 화소 전극(94)을 개개로 분리하기 위한 뱅크(도 1을 참조)가 제공되어 있지만, 도 20에는 도시되지 않았다.
잉크젯 방법에 의해, 적색 발광 EL 층(95), 녹색 발광 EL 층(96) 및 청색 발광 EL 층(97)이 형성된다. 이때, 모든 적색 발광 EL 층(95)이 먼저 형성된 후에, 녹색 발광 EL 층(96) 및 청색 발광 EL 층(97)이 차례로 형성될 수 있다. EL 형성 용액에 함유된 용매를 제거하기 위해, 베이킹(소성(燒成)) 처리가 필요하다. 이 베이킹 처리는 모든 EL 층이 형성된 후에 행해지거나, 또는 각 색의 EL 층의 형성이 종료된 시점에 별도로 행해질 수도 있다.
EL 층을 형성할 때, 도 20에 도시된 바와 같이, 적색 발광 EL 층(95)이 형성된 화소(적색에 대응하는 화소), 녹색 발광 EL 층(96)이 형성된 화소(녹색에 대응하는 화소) 및 청색 발광 EL 층(97)이 형성된 화소(청색에 대응하는 화소)가, 각각의 색이 항상 서로 접촉하여 있는 상태가 되도록 한다.
그러한 배치는 델타 배치라 불리는 것이고, 그것은 우수한 컬러 표시를 행하는데 효과적이다. 잉크젯 방법의 이점은 각 색의 EL 층이 개개로 나누어질 수 있는 점에 있기 때문에, 델타 배치의 화소부를 가지는 EL 표시장치에 잉크젯 방법을 사용하는 것이 최선의 실시형태라 말할 수 있다.
EL 층(47)을 형성할 때, 처리 분위기는 수분이 최대한으로 적은 건조한 분위기로 되도록 하고, 불활성 가스 중에서 형성하는 것이 바람직하다. EL 층은 수분 또는 산소의 존재에 의해 쉽게 열화되기 때문에, 층을 형성할 때 그러한 요인을 최대한 배제하는 것이 필요하다. 예를 들어, 건조한 질소 분위기, 건조한 아르곤 분위기 등이 바람직하다.
상기한 방식으로 잉크젯 방법에 의해 EL 층(47)을 형성한 다음, 음극(48) 및 보호 전극(49)을 형성한다. 본 명세서에서, 화소 전극(양극), EL 층 및 음극으로 형성된 발광 소자를 EL 소자라 칭한다.
음극(48)으로서는, 일 함수가 작고, 마그네슘(Mg), 리튬(Li), 세슘(Cs), 바륨(Ba), 칼륨(K), 베릴륨(Be) 또는 칼슘(Ca)을 함유하는 재료가 사용된다. 바람직하게는, MgAg(Mg와 Ag가 Mg : Ag = 10 : 1의 비율로 혼합된 재료)로 된 전극이 사용될 수 있다. 그 외에도, MgAgAl 전극, LiAl 전극 및 LiFAl 전극을 들 수 있다. 보호 전극(49)은 음극(48)을 외부 수분 등으로부터 보호하기 위해 제공되는 전극이고, 알루미늄(Al) 또는 은(Ag)을 함유한 재료가 사용된다. 이 보호 전극(49)도 방열 효과를 가진다.
한편, EL 층(47)과 음극(48)은 대기에 개방됨이 없이 건조한 불활성 분위기 중에서 연속적으로 형성되는 것이 바람직하다. EL 층에 유기 재료가 사용되는 경우, 그것이 수분에 매우 약하기 때문에, 이 방법은 대기에의 노출 시의 흡분을 피하도록 채택된다. 또한, EL 층(47)과 음극(48)뿐만 아니라 그 위에 있는 보호 전극(49)도 연속적으로 형성하는 것이 더욱 바람직하다.
부호 50은 제3 패시베이션 막을 나타내고, 그의 막 두께는 10 ㎚∼1 ㎛(바람직하게는 200∼500 ㎚)인 것이 좋다. 제3 패시베이션 막(50)을 마련하는 주 목적은 EL 층(47)을 수분으로부터 보호하기 위한 것이지만, 제2 패시베이션 막(45)과 마찬가지로 방열 효과도 제공할 수 있다. 따라서, 형성 재료로서는, 제1 패시베이션 막(41)의 재료와 유사한 것이 사용될 수 있다. 그러나, EL 층(47)에 유기 재료가 사용되는 경우, 그 층이 산소와의 결합을 통해 열화될 가능성이 있기 때문에, 산소를 방출하기 쉬운 절연막을 사용하지 않는 것이 바람직하다.
또한, 상기한 바와 같이, EL 층은 열에 약하기 때문에, 가능한 한 낮은 온도(바람직하게는 실온으로부터 120℃까지의 온도 범위)에서 막을 형성하는 것이 바람직하다. 따라서, 플라즈마 CVD법, 스퍼터링법, 진공 증착법, 이온 도금법 또는 용액 도포법(스핀 코팅법)이 바람직한 성막방법이라 할 수 있다.
이와 같이, 단지 제2 패시베이션 막(45)을 마련하는 것만으로도 EL 소자의 열화가 충분히 억제될 수 있지만, EL 소자의 양측에 놓여지도록 형성된 제2 패시베이션 막 및 제3 패시베이션 막과 같은 2층의 절연막으로 EL 소자를 둘러싸, EL 층으로의 수분 및 산소의 침입, EL 층으로부터의 알칼리 금속의 확산, 및 EL 층에의 열의 축적을 방지하는 것이 바람직하다. 그 결과, EL 층의 열화가 추가로 억제되고, 신뢰성이 높은 EL 표시장치가 얻어질 수 있다.
본 발명의 EL 표시장치는 도 1에서와 같은 구조를 가지는 화소로 이루어진 화소부를 포함하고, 그 화소 내에는 기능에 따라 상이한 구조를 가지는 TFT가 배치되어 있다. 이것에 의해, 오프 전류 값이 충분히 낮은 스위칭용 TFT와 핫 캐리어 주입에 강한 전류제어용 TFT를 동일 화소 내에 형성하는 것이 가능하고, 신뢰성이 높고 우수한 화상 표시가 가능한(동작 성능이 높은) EL 표시장치를 얻을 수 있다.
한편, 도 1의 화소 구조에서는, 멀티게이트 구조의 TFT가 스위칭용 TFT로서 사용되고 있지만, LDD 영역의 배치 등의 구성에 관해서는 도 1의 구성에 한정할 필요는 없다.
이하, 상기한 구성으로 이루어진 본 발명을 실시예에 의거하여 더 상세히 설명한다.
[실시예 1]
본 실시예를 도 3∼도 5를 사용하여 설명한다. 본 실시예에서는, 화소부 및 그 화소부의 주변에 형성되는 구동회로부의 TFT를 동시에 제조하는 방법에 관하여 설명한다. 설명을 간단하게 하기 위해, 구동회로에 관해서는 기본 회로인 CMOS 회로를 도시하는 것으로 한다.
먼저, 도 3(A)에 도시된 바와 같이, 유리 기판(300)상에 하지막(301)을 300 ㎚의 두께로 형성한다. 본 실시예에서는 하지막(301)으로서 질화산화규소막을 적층한다. 이때, 유리 기판(300)과 접촉하는 쪽의 질소 농도를 10∼25 중량%로 하는 것이 좋다.
또한, 도 1에 도시된 제1 패시베이션 막(41)의 재료와 동일한 재료로 이루어진 절연막을 하지막(301)의 일부로서 형성하는 것이 효과적이다. 전류제어용 TFT에서는 큰 전류가 흘러 열이 쉽게 발생되므로, 방열 효과가 있는 절연막을 가능한 한 전류제어용 TFT에 가깝게 형성하는 것이 효과적이다.
다음에, 공지의 성막 방법에 의해 하지막(301)상에 비정질 규소막(도시되지 않음)을 50 ㎚의 두께로 형성한다. 이 막을 비정질 규소막으로 한정할 필요는 없고, 비정질 구조를 가진 반도체막(미(微)결정 반도체막을 포함)이라면 다른 막을 형성할 수도 있다. 또한, 비정질 규소 게르마늄 막과 같은, 비정질 구조를 가진 화합물 반도체막도 사용될 수 있다. 또한, 막 두께는 20∼100 ㎚로 될 할 수 있다.
이어서, 공지의 방법에 의해 비정질 규소막을 결정화하여 결정성 규소막(다결정 규소막 또는 폴리실리콘 막으로도 불림)(302)을 형성한다. 공지의 결정화 방법으로서는, 전기로를 사용한 열 결정화법, 레이저를 사용한 레이저 어닐 결정화법 및 적외선 램프를 사용한 램프 어닐 결정화법이 있다. 본 실시예에서는 XeCl 가스를 이용한 엑시머 레이저로부터의 광을 사용하여 결정화를 행하였다.
본 실시예에서는 선 형상으로 가공된 펄스 발진형 엑시머 레이저광을 사용하지만, 직사각형 형상도 사용될 수 있고, 연속 발진형 아르곤 레이저광이나 연속 발진형 엑시머 레이저광도 사용될 수 있다.
본 실시예에서는 TFT의 활성층으로서 결정성 규소막을 사용하지만, 비정질 규소막을 사용하는 것도 가능하다. 그러나, 전류제어용 TFT은 큰 전류가 흐르는 것이 필요하므로, 전류가 쉽게 흐를 수 있는 결정성 규소막을 사용하는 것이 더욱 유리하다.
오프 전류를 감소시킬 필요가 있는 스위칭용 TFT의 활성층을 비정질 규소막으로 형성하고, 전류제어용 TFT의 활성층을 결정성 규소막으로 형성하는 것이 효과적이다. 비정질 규소막에서는 캐리어 이동도가 낮기 때문에 전류가 흐르기 어렵고, 오프 전류가 쉽게 흐르지 않는다. 즉, 전류가 쉽게 흐르지 않는 비정질 규소막과 전류가 쉽게 흐르는 결정성 규소막 모두의 이점이 최대한으로 발휘될 수 있다.
다음에, 도 3(B)에 도시된 바와 같이, 결정성 규소막(302)상에 산화규소막으로 된 보호막(303)을 130 ㎚의 두께로 형성한다. 이 두께는 100∼200 ㎚(바람직하게는 130∼170 ㎚)의 범위 내에서 선택될 수 있다. 또한, 규소를 함유한 절연막이라면 다른 막도 형성될 수 있다. 이 보호막(303)은 불순물의 첨가 중에 결정성 규소막이 플라즈마에 직접 노출되지 않도록 하고 섬세한 불순물 농도 제어를 가능하게 하도록 형성된다.
이어서, 보호막(303)상에 레지스트 마스크(304a, 304b)를 형성하고, n형 도전성을 부여하는 불순물 원소(이후, n형 불순물 원소라 칭함)를 첨가한다. n형 불순물 원소로서는, 일반적으로 주기율표 15족에 속하는 원소가 사용되고, 대표적으로 인 또는 비소가 사용될 수 있다. 본 실시예에서는, 질량 분리 없이 포스핀(PH3)이 플라즈마 활성화되는 플라즈마 도핑법을 사용하고, 인을 1×1018 원자/㎤의 농도로 첨가한다. 물론, 질량 분리를 행하는 이온 주입법도 사용될 수 있다.
이 공정에 의해 형성되는 n형 불순물 영역(304, 306)에는 n형 불순물 원소가 2×1016∼5×1019 원자/㎤(대표적으로는, 5×1017∼5×1018 원자/㎤)의 농도로 함유되도록 도즈량을 조절한다.
다음에, 도 3(C)에 도시된 바와 같이, 보호막(303)을 제거하고, 첨가된 주기율표 15족 원소의 활성화를 행한다. 활성화 수단으로서는, 공지의 활성화 기술을 사용할 수 있고, 본 실시예에서는 엑시머 레이저광의 조사에 의해 활성화를 행하였다. 펄스 발진형 레이저와 연속 발진형 레이저 모두 사용될 수 있고, 엑시머 레이저광의 사용에 한정될 필요는 없다. 첨가된 불순물 원소의 활성화기 목적이므로, 결정성 규소막이 용융하지 않는 정도의 에너지로 조사를 행하는 것이 바람직하다. 보호막(303)을 그대로 둔 채 레이저광 조사를 행할 수도 있다.
레이저광에 의한 불순물 원소의 활성화와 함께 열처리에 의한 활성화를 행할 수도 있다. 열처리에 의해 활성화를 행하는 경우는, 기판의 내열성을 고려하여 450∼550℃ 정도로 열처리를 행하는 것이 좋다.
이 공정에 의해, n형 불순물 영역(305, 306)의 가장자리 영역, 즉, n형 불순물 영역(305, 306)의 주위에 존재하는 n형 불순물 원소가 첨가되지 않은 영역과의 경계부(접합부)가 명확하게 된다. 이것은 후에 TFT가 완성된 시점에서 LDD 영역과 채널 형성 영역 사이에 매우 양호한 접합부가 형성될 수 있다는 것을 의미한다.
다음에, 도 3(D)에 도시된 바와 같이, 결정성 규소막의 불필요한 부분을 제거하여, 섬 형상 반도체막(이후, 활성층이라 칭함)(307∼310)을 형성한다.
이어서, 도 3(E)에 도시된 바와 같이, 활성층(307∼310)을 덮도록 게이트 절연막(311)을 형성한다. 게이트 절연막(311)으로서는, 10∼200 ㎚, 바람직하게는 50∼150 ㎚ 두께의 규소 함유 절연막이 사용될 수 있다. 단층 구조 또는 적층 구조가 사용될 수 있다. 본 실시예에서는, 두께 110 ㎚의 질화규소막이 사용되었다.
다음에, 두께 200∼400 ㎚의 도전층을 형성하고 패터닝하여 게이트 전극(312∼316)을 형성한다. 본 실시예에서는 게이트 전극과 그 게이트 전극에 전기적으로 접속된 리드 배선(이후, 게이트 배선이라 칭함)을 상이한 재료로 형성한다. 구체적으로는, 게이트 전극의 것보다 낮은 저항을 가지는 재료를 게이트 배선에 사용한다. 이것은, 게이트 전극에는 미세 가공이 가능한 재료가 사용되고, 게이트 배선에는 미세 가공이 가능하지 않아도 배선 저항이 낮은 재료를 사용하기 때문이다. 물론, 게이트 전극과 게이트 배선을 동일한 재료로 형성할 수도 있다.
또한, 게이트 전극을 단층 도전막으로 형성할 수도 있고, 필요한 경우, 2층 또는 3층 적층 막을 사용하는 것이 바람직하다. 게이트 전극 재료로서는, 공지의 모든 도전막이 사용될 수 있다. 그러나, 상기한 바와 같이, 미세 가공이 가능한 재료, 구체적으로는 2 ㎛ 이하의 선 폭으로 패터닝될 수 있는 재료를 사용하는 것이 바람직하다.
대표적으로는, 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W) 및 크롬(Cr)으로 이루어진 군에서 선택된 재료의 막, 또는 그들 원소의 질화물 막(대표적으로는, 질화 탄탈 막, 질화 텅스텐 막 또는 질화 티탄 막), 또는 그들 원소를 조합한 합금 막(대표적으로는, Mo-W 합금 또는 Mo-Ta 합금), 또는 그들 원소의 규화물 막(대표적으로는, 규화 텅스텐 막 또는 규화 티탄 막), 또는 도전성을 가지도록 만들어진 규소막이 사용될 수 있다. 물론, 단층 막 또는 적층 막이 사용될 수 있다.
본 실시예에서는 두께 50 ㎚의 질화 탄탈(TaN)과 두께 350 ㎚의 Ta 막으로 된 적층 막이 사용되었다. 이 막은 스퍼터링법에 의해 형성하는 것이 좋다. 또한, 스퍼터링 가스로서 Xe 또는 Ne와 같은 불활성 가스를 첨가하면, 응력으로 인한 막 벗겨짐이 방지될 수 있다.
이때, 게이트 절연막(311)을 사이에 두고 n형 불순물 영역(305, 306) 각각의 일부와 겹쳐지도록 게이트 전극(313, 316)을 형성한다. 이 겹침 부분은 후에 게이트 전극과 겹치는 LDD 영역이 된다.
다음에, 도 4(A)에 도시된 바와 같이, 게이트 전극(312∼316)을 마스크로 하여 자기정합적으로 n형 불순물 원소(본 실시예에서는 인)를 첨가한다. 이렇게 하여 형성되는 불순물 영역(317∼323)에는 불순물 영역(305, 306)의 것의 1/10∼1/2(대표적으로는, 1/4∼1/3)의 농도로 인이 첨가되도록 그 첨가를 조절한다. 구체적으로는, 1×1016∼5×1018 원자/㎤(대표적으로는, 3×1017∼3×1018 원자/㎤)의 농도가 바람직하다.
다음에, 도 4(B)에 도시된 바와 같이, 게이트 전극을 덮도록 레지스트 마스크(324a∼324d)를 형성하고, n형 불순물 원소(본 실시예에서는 인)를 첨가하여 고농도로 인을 함유한 불순물 영역(325∼331)을 형성한다. 여기서는, 포스핀(PH3)을 사용한 이온 도핑법을 행하고, 이들 영역의 인 농도가 1×1020∼1×1021 원자/㎤(대표적으로는, 2×1020∼5×1020 원자/㎤)로 되도록 조절한다.
이 공정에 의해 n채널형 TFT의 소스 영역 및 드레인 영역이 형성되고, 스위칭용 TFT에서는, 도 4(A)의 공정에 의해 형성된 n형 불순물 영역(320∼322)의 일부가 잔존한다. 이들 잔존 영역은 도 1의 스위칭용 TFT의 LDD 영역(15a∼15d)에 대응한다.
다음에, 도 4(C)에 도시된 바와 같이, 레지스트 마스크(324a∼324d)를 제거하고, 새로운 레지스트 마스크(332)를 형성한다. 이어서, p형 불순물 원소(본 실시예에서는 붕소)를 첨가하여, 고농도로 붕소를 함유한 불순물 영역(333, 334)을 형성한다. 여기서는, 디보란(B2H6)을 사용한 이온 도핑법에 의해 붕소를 3×1020∼3×1021 원자/㎤(대표적으로는, 5×1020∼1×1021 원자/㎤)의 농도로 첨가한다.
불순물 영역(333, 334)에는 이미 인이 1×1016∼5×1018 원자/㎤의 농도로 첨가되어 있지만, 여기서 첨가되는 붕소는 그 인의 농도의 적어도 3배의 농도로 첨가되기 때문에, 이미 형성된 n형 불순물 영역이 완전히 p형으로 반전되어, p형 불순물 영역으로서 기능한다.
다음에, 레지스트 마스크(332)를 제거한 후, 각각의 농도로 첨가된 n형 및 p형 불순물 원소를 활성화한다. 활성화 수단으로서는, 노 어닐, 레이저 어닐 또는 램프 어닐을 행할 수 있다. 본 실시예에서는 전기로에서 질소 분위기에서 550℃로 4시간 열처리를 행하였다.
이때 분위기 중의 산소를 가능한 한 많이 배제하는 것이 중요하다. 이것은 산소가 조금이라도 존재하면 전극의 노출된 표면이 산화되어 저항의 증가를 초래하는 동시에 후에 옴 접촉(ohmic contact)을 이루기가 더욱 어렵게 되기 때문이다. 따라서, 상기한 활성화 공정에서의 분위기 중의 산소 농도는 1 ppm 이하, 바람직하는, 0.1 ppm 이하인 것이 바람직하다.
활성화 공정이 종료된 후, 두께 300 ㎚의 게이트 배선(335)을 형성한다. 게이트 배선(335)의 재료로서는, 알루미늄(Al) 또는 구리(Cu)를 주성분(조성의 50∼100%를 차지함)으로 하는 금속막이 사용될 수 있다. 도 2의 게이트 배선(211)과 같이, 스위칭용 TFT의 게이트 전극(314, 315)(도 2의 게이트 전극(19A, 19)에 대응)이 전기적으로 접속되도록 하는 배치로 게이트 배선(335)을 형성한다.(도 4(D))
이러한 구조로 함으로써 게이트 배선의 배선 저항이 매우 작게 될 수 있으므로, 면적이 큰 화소 표시 영역(화소부)을 형성할 수 있다. 즉, 본 실시예의 화소 구조는 대각선 10인치 이상(또한, 대각선 30인치 이상)의 화면 크기를 가지는 EL 표시장치를 실현할 수 있기 때문에 매우 효과적이다.
다음에, 도 5(A)에 도시된 바와 같이, 제1 층간절연막(336)을 형성한다. 제1 층간절연막(336)으로서는, 규소를 함유한 절연막이 단층으로 사용되지만, 이들에 적층 막이 조합될 수도 있다. 또한, 400 ㎚∼1.5 ㎛의 막 두께가 사용될 수 있다. 본 실시예에서는 두께 800 ㎚의 산화규소막과 두께 200 ㎚의 질화산화규소막의 적층 구조가 사용되었다.
또한, 3∼100%의 수소를 함유한 분위기에서 300∼400℃로 1∼12시간 열처리를 하여 수소화 처리를 행한다. 이 공정은 열적으로 활성화된 수소에 의해 반도체막 중의 댕글링 본드(dangling bond)를 수소 종단하는 공정이다. 다른 수소화 수단으로서, 플라즈마 수소화(플라즈마에 의해 활성화된 수소를 사용)를 행할 수도 있다.
수소화 처리는 제1 층간절연막(336)을 형성하는 사이에 개재될 수도 있다. 즉, 두께 200 ㎚의 질화산화규소막을 형성한 후에 상기한 바와 같이 수소화 처리를 행하고, 이어서 두께 800 ㎚의 산화규소막을 형성할 수도 있다.
다음에, 제1 층간절연막(336)에 콘택트 홀을 형성하고, 소스 배선(337∼340) 및 드레인 배선(341∼343)을 형성한다. 본 실시예에서는 이들 배선으로서, 스퍼터링법에 의해 연속적으로 형성한 100 ㎚의 티탄 막, 300 ㎚의 티탄 함유 알루미늄 막 및 150 ㎚의 티탄 막의 3층 구조의 적층 막을 사용하였다. 물론, 다른 도전막도 사용될 수 있고, 은, 팔라듐 및 구리를 함유한 합금 막도 사용될 수 있다.
다음에, 제1 패시베이션 막(344)을 50∼500 ㎚(대표적으로는, 200∼300 ㎚)의 두께로 형성한다. 본 실시예에서는 제1 패시베이션 막(344)으로서 두께 300 ㎚의 질화산화규소를 사용하였다. 이것은 질화규소막으로 대체될 수도 있다. 물론, 도 1의 제1 패시베이션 막(41)과 동일한 재료를 사용하는 것도 가능하다.
질화산화규소막을 형성하기 전에 H2 또는 NH3과 같은 수소 함유 가스를 사용한 플라즈마 처리를 행하는 것이 효과적이다. 이러한 전(前)처리에 의해 활성화된 수소가 제1 층간절연막(336)에 공급되고, 열처리를 행함으로써 제1 패시베이션 막(344)의 막질이 개선된다. 동시에, 제1 층간절연막(336)에 첨가된 수소가 하부 측으로 확산하므로, 활성층이 효과적으로 수소화될 수 있다.
다음에, 유기 수지로 된 제2 층간절연막(347)을 형성한다. 유기 수지로서는 폴리이미드, 폴리아미드, 아크릴 및 BCB(벤조시클로부텐)과 같은 재료가 사용될 수 있다. 특히, 제2 층간절연막(347)은 평탄화 막의 목적이 강하므로, 평탄성이 우수한 아크릴이 바람직하다. 본 실시예에서는 TTF로 인한 단차를 충분히 평탄화할 수 있는 두께로 아크릴 막을 형성하였다. 이 두께는 1∼5 ㎛(보다 바람직하게는 2∼4 ㎛)인 것이 바람직하다.
다음에, 제2 층간절연막(347)상에 두께 100 ㎚의 제2 패시베이션 막(348)을 형성한다. 본 실시예에서는 Si, Al, N, O 및 La를 함유한 절연막을 사용하기 때문에, 그 위에 마련되는 EL 층으로부터의 알칼리 금속의 확산을 방지하는 것이 가능하다. 동시에, EL 층으로의 수분 침입이 차단되고, EL 층에서 발생한 열이 소산되어, 열로 인한 EL 층의 열화 및 평탄화 막(제2 층간절연막)의 열화를 억제할 수 있다.
이어서, 드레인 배선(343)에 이르는 콘택트 홀을 제2 패시베이션 막(348), 제2 층간절연막(347) 및 제1 패시베이션 막(344)에 형성하고, 화소 전극(349)을 형성한다. 본 실시예에서는 산화인듐과 산화주석의 화합물(ITO)막을 110 ㎚의 두께로 형성하고, 패터닝을 행하여 화소 전극을 형성하였다. 이 화소 전극(349)은 EL 소자의 양극이 된다. 다른 재료로서는, 산화인듐과 산화아연의 화합물 막 또는 산화갈륨을 함유한 산화아연 막을 사용할 수도 있다.
한편, 본 실시예에서는 화소 전극(349)이 드레인 배선(343)을 통해 전류제어용 TFT의 드레인 영역(331)에 전기적으로 접속된 구조로 되어 있다. 이러한 구조는 다음과 같은 이점을 가진다.
화소 전극(349)이 EL 층(발광층) 또는 전하 수송층의 유기 재료와 직접 접촉하기 때문에, EL 층에 함유된 가동 이온 등이 화소 전극으로 확산할 가능성이 있다. 즉, 본 실시예의 구조에서는, 화소 전극(349)이 활성층의 일부인 드레인 영역(331)에 직접 접속되지 않고, 게이트 배선(343)이 개재됨으로써 활성층으로의 가동 이온의 침투가 방지될 수 있다.
다음에, 도 5(C)에 도시된 바와 같이, 잉크젯 방법에 의해 EL 층(350)을 형성하고, 또한, 대기에의 노출 없이 음극(MgAg 전극)(351) 및 보호 전극(352)을 형성한다. 이때, EL 층(350) 및 음극(351)의 형성 전에 화소 전극(349)에 열처리를 행하여 수분을 완전히 제거하는 것이 바람직하다. 한편, 본 실시예에서는 EL 소자의 음극으로서 MgAg 전극을 사용하지만, 공지의 다른 재료를 사용할 수도 있다.
또한, EL 층(350)에는 앞에서 기재한 재료를 사용하는 것이 가능하다. 본 실시예에서는, 도 21에 도시된 바와 같이, 정공 주입층(5002), 정공 수송층(5003), 발광층(5004) 및 전자 수송층(5005)의 4층 구조가 EL 층을 형성하지만, 전자 수송층이 마련되지 않는 경우도 있고, 또는 전자 주입층이 마련되는 경우도 있다. 또한, 정공 주입층이 생략되는 경우도 있다. 이와 같이, 각종의 조합 예가 이미 보고되어 있고, 그들 중 어느 구조라도 사용될 수 있다. 또한, 도 21에서 부호 5001은 양극을 나타내고, 부호 5006은 음극을 나타낸다.
정공 주입층 또는 정공 수송층으로서는, 아민계 TPD(트리페닐아민 유도체)를 사용하는 것이 좋고, 또한, 히드라존(대표적으로는, DEH), 스틸벤(대표적으로는, STB), 스타버스트(대표적으로는, m-MTDATA) 등이 사용될 수도 있다. 특히, 유리 전이 온도가 높고 결정화가 어려운 스타버스트 재료가 바람직하다. 또한, 폴리아닐린(PAni), 폴리티오펜(PEDOT) 또는 구리 프탈로시아닌(CuPc)도 사용될 수 있다.
또한, 본 실시예에서 사용되는 발광층으로서는, 적색 발광층에 시아노폴리페닐렌 비닐렌을, 녹색 발광층에 폴리페닐렌 비닐렌을, 청색 발광층에 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌을 사용하는 것이 좋다. 그의 막 두께는 30∼150 ㎚(바람직하게는 40∼100 ㎚)인 것이 좋다. 또한, 본 실시예에서는 용매로서 톨루엔을 사용하였다.
보호 전극(352)으로도 수분 또는 산소로부터 EL 층(350)을 보호할 수 있지만, 더 바람직하게는 제3 패시베이션 막(353)이 제공될 수도 있다. 본 실시예에서는 제3 패시베이션 막(353)으로서 두께 300 ㎚의 질화규소막이 제공되었다. 이 제3 패시베이션 막은 보호 전극(352)을 형성한 후에 대기에의 노출 없이 연속적으로 형성될 수도 있다. 물론, 제3 패시베이션 막(353)으로서 도 1의 제3 패시베이션 막(50)과 동일한 재료가 사용될 수 있다.
또한, 보호 전극(352)은 MgAg 전극(351)의 열화를 방지하기 위해 마련되고, 알루미늄을 주성분으로 하는 금속막이 대표적이다. 물론, 다른 재료도 사용될 수 있다. EL 층(350) 및 MgAg 전극(351)은 수분에 매우 약하기 때문에, 보호 전극(352)까지를 대기에의 노출 없이 연속적으로 형성하여 외기로부터 EL 층을 보호하는 것이 바람직하다.
또한, EL 층(350)의 두께를 10∼400 ㎚(대표적으로는, 60∼160 ㎚)로 하고, MgAg 전극(351)의 두께를 180∼300 ㎚(대표적으로는, 200∼250 ㎚)로 하는 것이 좋다. EL 층(350)을 적층 구조로 하는 경우에는, 각 층의 두께를 10∼100 ㎚의 범위 내로 하는 것이 좋다.
이렇게 하여, 도 5(C)에 도시된 바와 같은 구조를 가지는 액티브 매트릭스형 EL 표시장치가 완성된다. 본 실시예의 액티브 매트릭스형 EL 표시장치에서는, 화소부뿐만 아니라 구동회로부에도 최적의 구조를 가지는 TFT가 배치되어, 매우 높은 신뢰성이 얻어지고 동작 특성도 향상될 수 있다.
먼저, 구동회로를 구성하는 CMOS 회로의 n채널형 TFT로서, 동작 속도의 감소 없이 핫 캐리어 주입을 최대한으로 감소시키는 구조를 가지는 TFT가 사용된다. 한편, 여기서의 구동회로는 시프트 레지스터, 버퍼, 레벨 시프터, 샘플링 회로(전달 게이트) 등을 포함한다. 디지털 구동을 행하는 경우에는, D/A 변환기와 같은 신호 변환 회로도 포함될 수 있다.
본 실시예의 경우, 도 5(C)에 도시된 바와 같이, n채널형 TFT(205)의 활성층은 소스 영역(355), 드레인 영역(356), LDD 영역(357) 및 채널 형성 영역(358)을 포함하고, 그 LDD 영역(357)은 게이트 절연막(311)을 사이에 두고 게이트 전극(313)과 겹쳐 있다.
드레인 영역 측에만 LDD 영역을 형성하고 있는 것은 동작 속도를 떨어뜨리지 않기 위한 배려이다. 이 n채널형 TFT(205)에서는, 오프 전류 값에 그다지 주목할 필요가 없고, 오히려 동작 속도를 중시하는 것이 좋다. 따라서, LDD 영역(357)을 게이트 전극과 완전히 겹치게 하여 저항 성분을 최소로 감소시키는 것이 바람직하다. 즉, 소위 오프셋을 없게 하는 것이 바람직하다.
CMOS 회로의 p채널형 TFT(206)에서는, 핫 캐리어 주입으로 인한 열화가 거의 무시될 수 있기 때문에, LDD 영역이 특별히 마련될 필요는 없다. 물론, n채널형 TFT(205)와 마찬가지로, LDD 영역을 마련하여 핫 캐리어에 대한 대책을 취할 수도 있다.
또한, 구동회로 중에서도 샘플링 회로는 다른 회로에 비하여 특수한 것이고, 채널 형성 영역을 통하여 양 방향으로 큰 전류가 흐른다. 즉, 소스 영역과 드레인 영역의 역할이 서로 바뀐다. 또한, 오프 전류 값을 최대한으로 낮은 값으로 억제할 필요가 있고, 그러한 의미에서, 스위칭용 TFT와 전류제어용 TFT의 대략 중간 정도의 기능을 가지는 TFT를 배치하는 것이 바람직하다.
따라서, 샘플링 회로를 형성하는 n채널형 TFT로서는, 도 9에 도시된 바와 같은 구조를 가지는 TFT를 배치하는 것이 바람직하다. 도 9에 도시된 바와 같이, LDD 영역(901a, 901b)의 일부가 게이트 절연막(902)을 사이에 두고 게이트 전극(903)과 겹쳐 있다. 이것의 효과에 대해서는 전류제어용 TFT(202)의 설명에 기재된 바와 같고, 차이점은, 샘플링 회로에서는 LDD 영역(901a, 901b)이 채널 형성 영역(904)의 양측에 놓이도록 제공된다는 점이다.
또한, 도 1에 도시된 바와 같은 구조를 가지는 화소를 형성하여 화소부를 형성한다. 화소에 형성되는 스위칭용 TFT 및 전류제어용 TFT의 구조에 대해서는 이미 도 1에서 설명되었기 때문에, 여기서는 그 설명을 생략한다.
도 5(C)의 상태가 완성된 때, 기밀성이 높은 보호 필름(적층 필름, 자외선 경화 수지 필름 등) 또는 세라믹 밀봉 캔과 같은 하우징 부재에 의해 패키징(봉입(封入))하여 외기에의 노출을 방지하는 것이 바람직하다. 이때, 하우징 부재의 내부를 불활성 가스 분위기로 하거나 흡습제(예를 들어, 산화바륨) 또는 산화방지제를 내부에 배치하면, EL 층의 신뢰성(수명)이 향상된다.
패키징과 같은 처리에 의해 기밀성을 높인 후에, 기판 상에 형성된 소자 또는 회로로부터 연장한 단자를 외부 신호 단자에 접속하기 위한 커넥터(가요성 인쇄 회로: FPC)를 부착하여 제품을 완성시킨다. 본 명세서에서는, 출하될 수 있는 상태로 된 EL 표시장치를 EL 모듈이라 부른다.
여기서, 본 실시예의 액티브 매트릭스형 EL 표시장치의 구성을 도 6의 사시도를 사용하여 설명한다. 본 실시예의 액티브 매트릭스형 EL 표시장치는 유리 기판(601)상에 형성된 화소부(602), 게이트측 구동회로(603) 및 소스측 구동회로(604)로 구성되어 있다. 화소부의 스위칭용 TFT(605)는 n채널형 TFT이고, 게이트측 구동회로(603)에 접속된 게이트 배선(606)과 소스측 구동회로(604)에 접속된 소스 배선(607)과의 교차점에 배치되어 있다. 스위칭용 TFT(605)의 드레인은 전류제어용 TFT(608)의 게이트에 접속되어 있다.
또한, 전류제어용 TFT(608)의 소스는 전류 공급선(609)에 접속되고, EL 소자(610)는 전류제어용 TFT(608)의 드레인에 전기적으로 접속되어 있다. 이때, 전류제어용 TFT(608)가 n채널형 TFT인 경우, EL 소자(610)의 음극이 드레인에 접속되는 것이 바람직하다. 전류제어용 TFT(608)가 p채널형 TFT인 경우에는, EL 소자(610)의 양극이 드레인에 접속되는 것이 바람직하다.
구동회로에 신호를 전달하기 위한 입출력 배선(접속 배선)(612, 613) 및 전류 공급선(609)에 접속된 입출력 배선(614)이 외부 입출력 단자로서 FPC(611)에 마련되어 있다.
도 6에 도시된 EL 표시장치의 회로 구성의 일 예가 도 7에 도시되어 있다. 본 실시예의 EL 표시장치는 소스측 구동회로(701), 게이트측 구동회로(A)(707), 게이트측 구동회로(B)(711) 및 화소부(706)를 포함한다. 또한, 본 명세서에서, "구동회로"란 소스측 구동회로와 게이트측 구동회로를 포함하는 포괄적인 용어이다.
소스측 구동회로(701)는 시프트 레지스터(702), 레벨 시프터(703), 버퍼(704) 및 샘플링 회로(전달 게이트)(705)를 구비하고 있다. 게이트측 구동회로(A)(707)는 시프트 레지스터(708), 레벨 시프터(709) 및 버퍼(710)를 구비하고 있고, 게이트측 회로(B)(711)도 유사한 구성을 가진다.
여기서, 시프트 레지스터(702, 708)는 각각 5∼16 V(대표적으로는, 10 V)의 구동 전압을 가지고, 그 회로를 형성하는 CMOS 회로에 사용되는 n형 TFT에는 도 5(C)에서 부호 205로 나타낸 구조가 적합하다.
레벨 시프터(703, 709) 및 버퍼(704, 710) 각각의 구동 전압은 시프트 레지스터와 마찬가지로 14∼16 V로 높게 되지만, 도 5(C)의 n채널형 TFT를 포함하는 CMOS 회로가 적합하다. 또한, 각 회로의 신뢰성의 향상에 있어서는, 게이트 배선을 이중 게이트 구조 또는 3중 게이트 구조와 같은 멀티게이트 구조로 하는 것이 효과적이다.
샘플링 회로(705)는 14∼16 V의 구동 전압를 가지지만, 소스 영역과 드레인 영역이 반전되고 오프 전류 값을 감소시키는 것이 필요하기 때문에, 도 9의 n채널형 TFT를 포함하는 CMOS 회로가 적합하다.
화소부(706)는 14∼16 V의 구동 전압를 가지고, 도 1에 도시된 구조를 가지는 화소가 배치된다.
상기한 구성은 도 3∼도 5에 나타낸 제작공정에 따라 TFT를 제작함으로써 쉽게 실현될 수 있다. 본 실시예에서는, 화소부와 구동회로의 구성만을 나타내었지만, 본 실시예의 제작공정이 사용되면, 구동회로 이외에도, 신호 분할 회로, D/A 변환 회로, 연산 증폭기, γ보정 회로 등과 같은 논리 회로를 동일 기판 상에 형성하는 것이 가능하고, 또한 메모리부, 마이크로프로세서 등도 형성할 수 있는 것으로 믿어진다.
또한, 하우징 부재도 포함하는 본 실시예의 EL 모듈을 도 17(A) 및 도 17(B)를 이용하여 설명한다. 또한, 필요에 따라서는, 도 6 및 도 7에 사용된 부호를 인용한다. 구동회로 및 화소부의 TFT의 상세한 구성에 대해서는 이미 설명되었기 때문에 도 17(B)에서는 생략한다.
화소부(1701), 소스측 구동회로(1702) 및 게이트측 구동회로(1703)가 기판(TFT 아래에 있는 하지막을 포함)(1700)상에 형성되어 있다. 각각의 구동회로로부터의 여러가지 배선이 입출력 배선(612∼614)을 통해 FPC(611)로 인도되어 외부 장치에 접속된다.
이때, 적어도 화소부, 바람직하게는 구동회로 및 화소부를 둘러싸도록 하우징 부재(1704)가 마련된다. 이 하우징 부재(1704)는 내부 크기가 EL 소자의 외부 크기보다 더 큰 오묵부를 가지는 형상 또는 시트(sheet) 형상을 가지고, 접착제(1705)에 의해 기판(1700)에 고착되어, 기판(1700)과 협동하여 밀폐 공간을 형성한다. 이때, EL 소자는 상기 밀폐 공간 내에 완전히 봉입되어 외기로부터 완전히 차단되는 상태에 놓이게 된다. 또한, 다수의 하우징 부재(1704)가 마련될 수도 있다.
하우징 부재(1704)의 재료로서는, 유리 또는 중합체와 같은 절연성 물질이 바람직하다. 예를 들어, 비정질 유리(붕규산염 유리, 석영 등), 결정화된 유리, 세라믹 유리, 유기 수지(아크릴 수지, 스틸렌 수지, 폴리카보네이트 수지, 에폭시 수지 등) 및 실리콘 수지를 들 수 있다. 또한, 세라믹이 사용될 수도 있다. 접착제(1705)가 절연성 물질인 경우, 스테인리스 합금과 같은 금속 재료도 사용될 수 있다.
접착제(1705)의 재료로서는, 에폭시 수지, 아크릴레이트 수지 등의 접착제가 사용될 수 있다. 또한, 열 경화성 수지 또는 광 경화성 수지도 접착제로서 사용될 수 있다. 그러나, 산소 및 수분의 침입을 최대한으로 차단하는 재료를 사용할 필요가 있다.
또한, 하우징 부재와 기판(1700) 사이의 공간(1706)을 불활성 가스(아르곤, 헬륨, 질소 등)로 충전하는 것이 바람직하다. 그러한 가스 이외에, 불활성 액체(퍼플루오로알칸으로 대표되는 액체 불화 탄소 등)도 사용될 수 있다. 불활성 액체에 대해서는, 일본 공개특허공고 평8-78519호에서 사용된 것과 같은 재료가 사용될 수 있다. 또한, 수지가 충전될 수도 있다.
공간(1706)내에 건조제를 마련하는 것도 효과적이다. 건조제로서는, 일본 공개특허공고 평9-148066호 공보에 개시된 것과 같은 재료가 사용될 수 있다. 대표적으로는, 산화 바륨이 사용될 수 있다. 또한, 건조제뿐만 아니라 산화방지제도 마련되는 것이 효과적이다.
또한, 도 17(B)에 도시된 바와 같이, 화소부에는 개개로 격리된 EL 소자를 각각 포함하는 다수의 화소가 마련되어 있고, 그들 모두는 공통 전극으로서 보호 전극(1707)을 가지고 있다. 본 실시예에서는, EL 층, 음극(MgAg 전극) 및 보호 전극을 대기에의 노출 없이 연속적으로 형성하는 것이 바람직한 것으로 설명하였지만, 동일한 마스크 부재를 사용하여 EL 층 및 음극을 형성하고, 다른 마스크 부재에 의해 보호 전극만을 형성하는 경우에도, 도 17(B)의 구조가 실현될 수 있다.
이때, EL 층 및 음극은 화소부에만 형성될 수 있고, 구동회로에는 이들을 마련할 필요가 없다. 물론, 그 EL 층 및 음극이 구동회로에 마련될 경우에도 문제가 일어나는 것은 아니지만, EL 층에 알칼리 금속이 함유되어 있음을 고려하면 구동회로에는 마련하지 않는 것이 바람직하다.
또한, 보호 전극(1707)은 부호 1708로 나타낸 영역에서 입출력 배선(1709)에 접속되어 있다. 입출력 배선(1709)은 보호 전극(1707)에 소정의 전압을 인가하는 배선이고, 도전성 페이스트 재료(이방성 도전막)(1710)를 통해 FPC(611)에 접속된다.
여기서, 영역(1708)에서의 콘택트 구조를 실현하기 위한 제작공정을 도 18을 이용하여 설명한다.
먼저, 본 실시예의 공정에 따라, 도 5(A)의 상태를 얻는다. 이때, 기판의 엣지부(도 17(B)에서 부호 1708로 나타낸 영역)에서, 제1 층간절연막(336) 및 게이트 절연막(311)을 제거하고, 그 위에 입출력 배선(1709)을 형성한다. 물론, 그 입출력 배선(1709)은 도 5(A)의 소스 배선 및 드레인 배선과 동시에 형성된다.(도 18(A))
다음에, 도 5(B)에서, 제2 패시베이션 막(348), 제2 층간절연막(347) 및 제1 패시베이션 막(344)이 에칭될 때, 부호 1801로 나타낸 영역이 제거되고, 개방부(1802)가 형성된다.(도 18(B))
이 상태에서, 화소부에서는 EL 소자의 형성 공정(화소 전극, EL 층 및 음극의 형성 공정)이 행해진다. 이때, 도 18에 도시된 영역에는, 마스크 부재를 사용하여 EL 소자가 형성되지 않도록 한다. 음극(351)이 형성된 후, 다른 마스크 부재를 사용하여 보호 전극(352)을 형성한다. 이것에 의해, 보호 전극(352)과 입출력 배선(1709)이 전기적으로 접속된다. 또한, 제3 패시베이션 막(353)이 마련되어 도 18(C)의 상태를 얻는다.
상기한 공정들을 통해, 도 17(B)의 부호 1708로 나타낸 영역의 콘택트 구조가 실현된다. 입출력 배선(1709)은 하우징 부재(1704)와 기판(1700) 사이의 간극을 통해 FPC(611)에 접속된다(그러나, 그 간극은 접착제(1705)로 충전되어 있다. 즉, 접착제(1705)는 입출력 배선에 기인한 단차를 충분히 평탄화시킬 수 있는 두께를 가지는 것이 필요하다). 또한, 여기서는 입출력 배선(1709)에 대해 설명하였지만, 다른 출력 배선(612∼614)도 동일한 방식으로 하우징 부재(1704) 아래의 부분을 통해 FPC(611)에 접속된다.
[실시예 2]
본 실시예에서는 화소의 구성이 도 2(B)에 도시된 구성과 다른 것으로 한 경우의 예를 도 10을 참조하여 설명한다.
본 실시예에서는, 도 2(B)에 도시된 2개의 화소가 전류 공급선을 중심으로 대칭이 되도록 배치된다. 즉, 도 10에 도시된 바와 같이, 전류 공급선(213)이 인접한 2개의 화소에 공통으로 되어, 필요로 하는 배선의 수를 감소시킬 수 있다. 또한, 화소 내에 배치되는 TFT의 구조 등은 동일하게 유지될 수 있다.
그러한 구성으로 하면, 보다 고정세(高精細)한 화소부를 제조하는 것이 가능하게 되고, 회질이 향상된다. 또한, 본 실시예의 구성은 실시예 1의 제작공정에 따라 용이하게 실현될 수 있고, TFT의 구조 등에 관해서는, 실시예 1 또는 도 1의 설명이 참조될 수 있다.
[실시예 3]
본 실시예에서는, 화소부가 도 1와 다른 구조를 가지는 경우를 도 11을 참조하여 설명한다. 또한, 제2 층간절연막(44)을 형성하는 공정까지의 제작공정은 실시예 1에 따라 실행될 수 있다. 제2 층간절연막(44)으로 덮인 스위칭용 TFT(201) 및 전류제어용 TFT(202)는 도 1에서와 동일한 구조를 가지기 때문에, 여기서 그에 관한 설명을 생략한다.
본 실시예의 경우, 제2 패시베이션 막(45), 제2 층간절연막(44) 및 제1 패시베이션 막(45)을 관통하여 콘택트 홀을 형성한 후에, 화소 전극(51) 및 뱅크(103a, 103b)를 형성하고, 이어서 음극(52) 및 EL 층(53)을 형성한다. 본 실시예에서는 진공 증착법에 의해 음극(52)을 형성한 후에, 대기에의 노출 없이 건조한 불활성 분위기를 유지한 채 잉크젯 방법에 의해 EL 층(53)을 형성한다. 이때, 뱅크(103a, 103b)에 의해 선택적으로 적색 발광 EL 층, 녹색 발광 EL 층 및 청색 발광 EL 층이 개개의 화소에 형성된다. 또한, 도 11에는 하나의 화소만이 도시되어 있지만, 동일한 구조를 가지는 화소들이 적색, 녹색 및 청색의 각각의 색에 대응하여 형성되므로, 컬러 표시가 이루어질 수 있다. 각각의 색의 EL 층에 대해 공지의 재료가 채용될 수 있다.
본 실시예에서는 화소 전극(51)으로서 두께 150 ㎚의 알루미늄 합금 막(1 중량%의 티탄을 함유한 알루미늄 막)이 제공된다. 화소 전극의 재료로서는, 금속 재료인 한 어떠한 재료라도 사용할 수 있지만, 반사율이 높은 재료인 것이 바람직하다. 음극(52)으로서는 두께 230 ㎚의 MgAg 전극을 사용하고, EL 층(53)의 두께는 90 ㎚로 된다(바닥으로부터, 두께 20 ㎚의 전자 수송층, 두께 40 ㎚의 발광층 및 두께 30 ㎚의 정공 수송층).
다음에, 투명 도전막(본 실시예에서는 ITO 막)으로 된 양극(54)을 110 ㎚의 두께로 형성한다. 이렇게 하여, EL 소자(209)가 형성되고, 실시예 1에서 너터낸 재료로 제3 패시베이션 막(55)을 형성하면, 도 11에 도시된 바와 같은 구조를 가지는 화소가 완성된다.
본 실시예의 구조로 하면, 각각의 화소에서 생성된 적색 광, 녹색 광 또는 청색 광은 TFT가 형성되어 있는 기판의 반대측으로 방사된다. 따라서, 화소 내의 거의 모든 영역, 즉, TFT가 형성되어 있는 영역까지도 유효한 발광 영역으로서 사용될 수 있다. 그 결과, 화소의 유효 발광 면적이 대폭적으로 향상되고, 화상의 밝기 및 콘트라스트 비(명암비)가 향상된다.
본 실시예의 구성은 실시예 1 및 2 중 어느 구성과도 자유롭게 조합될 수 있다.
[실시예 4]
본 실시예에서는, 실시예 1의 도 2의 것과 다른 구조를 가지는 화소를 형성하는 경우을 도 12(A) 및 도 12(B)를 사용하여 설명한다.
도 12(A)에서, 부호 1201은 활성층(56), 게이트 전극(57a), 게이트 배선(57b), 소스 배선(58) 및 드레인 배선(59)을 포함하는 스위칭용 TFT를 나타낸다. 또한, 부호 1202는 활성층(60), 게이트 전극(61), 소스 배선(62) 및 드레인 배선(63)을 포함하는 전류제어용 TFT를 나타낸다. 전류제어용 TFT(1202)의 소스 배선(62)은 전류 공급선(64)에 접속되고, 드레인 배선(63)은 EL 소자(65)에 접속되어 있다. 도 12(B)는 이 화소의 회로 배치를 나타낸다.
도 12(A)와 도 2(A)의 차이점은 스위칭용 TFT의 구조에 있다. 본 실시예에서는, 게이트 전극(57a)이 0.1∼5 ㎛의 미세한 선폭으로 형성되고, 그 부분을 횡단하도록 활성층(56)이 형성되어 있다. 각 화소의 게이트 전극(57a)을 전기적으로 접속하도록 게이트 배선(57b)이 형성되어 있다. 이렇게 하여, 많은 면적을 차지하지 않는 3중 게이트 구조가 실현된다.
다른 부분은 도 2(A)의 것과 동일하고, 본 실시예의 구조가 이용되면 스위칭용 TFT에 의해 전용되는 면적이 보다 작게 되기 때문에 유효 발광 면적이 보다 커지게 된다. 즉, 화상 밝기가 향상된다. 또한, 오프 전류 값을 감소시키도록 용장성이 증가된 게이트 구조가 실현될 수 있으므로, 화질이 더욱 향상될 수 있다.
본 실시예의 구성에서는, 실시예 2에서와 같이 전류 공급선(64)이 인접한 화소에서 공통으로 될 수 있고, 실시예 3의 것과 같은 구조도 사용될 수 있다. 또한, 제작공정은 실시예 1에 따라 행해질 수 있다.
[실시예 5]
실시예 1∼4에서는 탑 게이트형 TFT가 사용되는 경우를 설명하였지만, 본 발명은 보텀 게이트형 TFT를 사용하여서도 실시될 수 있다. 본 실시예에서는 역스태거형 TFT를 사용하여 본 발명을 실시하는 경우에 관하여 도 13을 사용하여 설명한다. TFT의 구조를 제외하고는 그 구조가 도 1의 것과 동일하므로, 필요한 경우에는 도 1의 것과 동일한 부호를 사용한다.
도 13에서, 기판(11) 및 하지막(12)에 도 1의 것과 유사한 재료가 사용될 수 있다. 그 다음, 하지막(12)상에 스위칭용 TFT(1301) 및 전류제어용 TFT(1202)가 형성된다.
스위칭용 TFT(1301)는 게이트 전극(70a, 70b); 게이트 배선(71); 게이트 절연막(72); 소스 영역(73); 드레인 영역(74); LDD 영역(75a∼75d); 고농도 불순물 영역(76); 채널 형성 영역(77a, 77b); 채널 보호 막(78a, 78b); 제1 층간절연막(79); 소스 배선(80); 및 드레인 배선(81)을 포함한다.
또한, 전류제어용 TFT(1302)는 게이트 전극(82); 게이트 절연막(72); 소스 영역(83); 드레인 영역(84); LDD 영역(85); 채널 형성 영역(86); 채널 보호 막(87); 제1 층간절연막(79); 소스 배선(88); 및 드레인 배선(89)을 포함한다. 이때, 게이트 전극(82)은 스위칭용 TFT(1301)의 드레인 배선(81)에 전기적으로 접속된다.
상기한 스위칭용 TFT(1301) 및 전류제어용 TFT(1302)는 역스태거형 TFT를 제작하는 공지의 방법에 따라 형성될 수 있다. 또한, 실시예 1의 탑 게이트형 TFT의 대응하는 부분에 사용된 유사한 재료가 상기한 TFT들에 형성되는 각 부분(배선, 절연막 및 활성층과 같은)의 재료로 사용될 수 있다. 탑 게이트형 TFT의 구조에는 없는 채널 보호 막(78a, 78b, 87)은 규소를 함유한 절연막에 의해 형성될 수 있다. 또한, 소스 영역, 드레인 영역 및 LDD 영역과 같은 불순물 영역의 형성에 관해서는, 그들 영역이, 포토리소그래피 기술을 사용하고 불순물 농도를 개별적으로 변경함으로써 형성될 수 있다.
TFT들이 완성된 후, 제1 패시베이션 막(41), 제2 층간절연막(평탄화 막)(44), 제2 패시베이션 막(45), 화소 전극(양극)(46), 뱅크(101a, 101b), EL 층(47), MgAg 전극(음극)(48), 알루미늄 전극(보호 막)(49) 및 제3 패시베이션 막(50)을 순차로 형성하여 EL 소자(1303)를 구비한 화소가 완성된다. 상기에 대한 제작공정 및 재료에 관해서는 실시예 1이 참조될 수 있다.
본 실시예의 구성은 실시예 2∼4의 어느 구성과도 자유롭게 조합될 수 있다.
[실시예 6]
실시예 1의 도 5(C) 또는 도 1의 구조에서 활성층과 기판 사이에 형성되는 하지막으로서, 제2 패시베이션 막(45)의 것과 유사한, 방열 효과가 높은 재료를 사용하는 것이 효과적이다. 특히, 전류제어용 TFT에서는 다량의 전류가 흐르기 때문에 열이 발생하기 쉽고, 자기 발열로 인한 열화가 문제로 될 수 있다. 이러한 경우에는, 방열 효과를 가지는 본 실시예의 하지막을 사용함으로써 TFT의 열적 열화를 방지할 수 있다.
물론, 기판으로부터의 가동 이온의 확산에 대한 보호 효과도 매우 중요하므로, Si, Al, N, O 및 M을 포함하는 화합물과 제1 패시베이션 막(41)과 유사한 규소 함유 절연막과의 적층 구조를 사용하는 것이 바람직하다.
본 실시예의 구성은 실시예 1∼5의 어느 구성과도 자유롭게 조합될 수 있다.
[실시예 7]
실시예 3에 나타낸 화소 구조가 사용되는 경우, EL 층으로부터 방출된 광이 기판의 반대측 방향으로 방사되므로, 기판과 화소 전극 사이에 존재하는 절연막과 같은 재료의 투과율에 주목할 필요가 없다. 즉, 투과율이 다소 낮은 재료도 사용될 수 있다.
따라서, 다이아몬드 박막, 다이아몬드와 닮은 탄소(DLC) 막 또는 비정질 탄소막과 같은 탄소막을 하지막(12), 제1 패시베이션 막(41) 또는 제2 패시베이션 막(45)으로서 사용하는 것이 유리하다. 즉, 투과율을 낮추는 것에 신경을 쓸 필요가 없기 때문에, 막 두께를 100∼500 ㎚로 두껍게 할 수 있고, 매우 높은 방열 효과를 가지는 것이 가능하다.
제3 패시베이션 막(50)에 상기한 탄소막을 사용하는 것에 관해서는, 투과율의 저하를 피해야 하기 때문에, 막 두께를 5∼100 ㎚로 하는 것이 바람직하다.
본 실시예에서는, 하지막(12), 제1 패시베이션 막(41), 제2 패시베이션 막(49) 또는 제3 패시베이션 막(50)의 어느 것에 탄소막이 사용되는 경우 다른 절연막과 적층시키는 것이 효과적이다.
또한, 본 실시예는 실시예 3에 나타낸 화소 구조를 사용하는 경우에 효과적이고, 다른 구조에 대해서는, 본 실시예의 구성이 실시예 1∼6의 어느 구성과도 자유롭게 조합될 수 있다.
[실시예 8]
본 발명에서는, EL 표시장치의 화소에서 스위칭용 TFT를 멀티게이트 구조로 함으로써 스위칭용 TFT의 오프 전류 값을 감소시키고, 보유 용량의 필요성을 배제하고 있다. 이것은 보유 용량이 전용하는 면적을 발광 영역으로서 유효하게 활용할 수 있는 구조이다.
그러나, 보유 용량이 완전히 생략되지 않은 경우에도, 전용 면적을 보다 작게 하는 양만큼 유효 발광 면적을 증대시키는 효과가 얻어질 수 있다. 즉, 스위칭용 TFT를 멀티게이트 구조로 하여 오프 전류 값을 감소시키고 보유 용량의 전용 면적을 축소시키는 것만으로 본 발명의 목적이 충분히 달성될 수 있다.
따라서, 도 14에 나타낸 것과 같은 화소 구조를 사용하는 것이 가능하다. 도 14에서는 필요한 경우에 도 1에서와 동일한 부호가 사용된다.
도 14와 도 1의 차이점은 스위칭용 TFT에 접속되는 보유 용량(1401)의 존재 유무에 있다. 보유 용량(1401)은 스위칭용 TFT(201)의 드레인 영역(14)으로부터 연장하는 반도체 영역(하부 전극), 게이트 절연막(18) 및 용량 전극(상부 전극)(1403)에 의해 형성된다. 용량 전극(1403)은 TFT의 게이트 전극(19a, 19b, 35)과 동시에 형성된다.
이것의 상면도가 도 15(A)에 도시되어 있고, 도 15(A)의 상면도에서 A-A'선을 따라 취한 단면도가 도 14에 대응한다. 도 15(A)에 도시된 바와 같이, 용량 전극(1403)은 그 용량 전극(1403)에 전기적으로 접속된 접속 배선(1404)을 통해 전류제어용 TFT의 소스 영역(31)에 전기적으로 접속되어 있다. 접속 배선(1404)은 소스 배선(21, 36) 및 드레인 배선(22, 37)과 동시에 형성된다. 또한, 도 15(B)는 도 15(A)의 상면도의 회로 구성을 나타낸다.
본 실시예의 구성은 실시예 1∼7의 어느 구성과도 자유롭게 조합될 수 있다. 즉, 화소 내에는 보유 용량만이 형성되고, TFT 구조 또는 EL 층 재료에 관해서는 제한이 가해지지 않는다.
[실시예 9]
실시예 1에서는 결정성 규소막(302)을 형성하는 수단으로서 레이저 결정화가 사용되었지만, 본 실시예에서는 다른 결정화 수단을 사용하는 경우에 관하여 설명한다.
본 실시예에서는, 비정질 규소막을 형성한 후에, 일본 공개특허공고 평7-130652호 공보에 개시된 기술을 사용하여 결정화를 행한다. 이 공보에 개시된 기술은 결정화를 촉진하는 촉매로서 니켈과 같은 원소를 사용함으로써 결정성이 우수한 결정성 규소막을 얻는 기술이다.
또한, 결정화 공정이 완료된 후에는, 결정화에 사용된 촉매를 제거하는 공정이 행해질 수 있다. 이 경우, 일본 공개특허공고 평10-270363호 또는 일본 공개특허공고 평8-330602호 공보에 개시된 기술을 사용하여 촉매를 게터링(gettering)할 수 있다.
또한, 본 출원인의 일본 특허출원 평11-076967호의 명세서에 기재된 기술을 사용하여 TFT를 형성할 수도 있다.
실시예 1에 나타낸 제작공정은 본 발명의 일 실시예이고, 도 1 또는 실시예 1의 도 5(C)의 구조가 실현될 수 있다면, 상기한 바와 같이 아무런 문제 없이 다른 제작공정이 사용될 수도 있다.
본 실시예의 구성은 실시예 1∼8의 어느 구성과도 자유롭게 조합될 수 있다.
[실시예 10]
본 발명의 EL 표시장치를 구동하는데 있어서는, 화상 신호로서 아날로그 신호를 사용하여 아날로그 구동을 행할 수 있고, 디지털 신호를 사용하여 디지털 구동을 행할 수도 있다.
아날로그 구동을 행하는 경우, 아날로그 신호가 스위칭용 TFT의 소스 배선에 보내지고, 계조 정보를 함유한 아날로그 신호가 전류제어용 TFT의 게이트 전압이 된다. 그 다음, EL 소자에서 흐르는 전류가 전류제어용 TFT에 의해 제어되고, EL 소자의 발광 강도가 제어되어, 계조 표시가 행해진다. 이 경우, 전류제어용 TFT를 포화 영역에서 동작시키는 것이 바람직하다. 즉, ｜Vds｜ ＞ ｜Vgs - Vth｜의 조건 내에서 TFT를 동작시키는 것이 바람직하다. Vds는 소스 영역과 드레인 영역 사이의 전압차이고, Vgs는 소스 영역과 게이트 전극 사이의 전압차이고, Vth는 TFT의 스레시홀드 전압이다.
한편, 디지털 구동을 행하는 경우에는, 아날로그형 계조 표시와는 상이하고, 계조 표시가 시분할 구동(시간비 계조 구동) 또는 면적비 계조 구동에 의해 행해진다. 즉, 발광 시간의 길이 또는 발광 면적의 비를 조절함으로써, 색 계조가 시각적으로 변화하고 있는 것처럼 보일 수 있다. 이 경우, 전류제어용 TFT를 선형 영역에서 동작시키는 것이 바람직하다. 즉, ｜Vds｜ ＜ ｜Vgs - Vth｜의 조건 내에서 TFT를 동작시키는 것이 바람직하다.
EL 소자는 액정 소자에 비해 매우 빠른 응답 속도를 가지므로, 고속 구동을 행하는 것이 가능하다. 따라서, EL 소자는, 1 프레임을 다수의 서브프레임(subframe)으로 분할하여 계조 표시를 행하는 시분할 구동에 적합한 것이다. 또한, 그것은 1 프레임의 기간이 짧다는 이점을 가지기 때문에, 전류제어용 TFT의 게이트 전압을 유지하는 시간도 짧고, 보유 용량이 보다 작게 되거나 배제될 수 있다.
본 발명은 소자 구조에 관한 기술이므로, 구동 방법은 어떠한 것이라도 사용될 수 있다.
[실시예 11]
본 실시예에서는, 본 발명의 EL 표시장치의 화소 구조의 예를 도 23(A) 및 도 23(B)에 나타내고 있다. 본 실시예에서, 부호 4701은 스위칭용 TFT(4702)의 소스 배선을 나타내고, 부호 4703은 스위칭용 TFT(4702)의 게이트 배선을 나타내고, 부호 4704는 전류제어용 TFT를 나타내고, 부호 4705는 전류 공급선을 나타내고, 부호 4706은 전원제어용 TFT를 나타내고, 부호 4707은 전원제어용 게이트 배선을 나타내고, 부호 4708은 EL 소자를 나타낸다. 전원제어용 TFT(4706)의 동작에 관해서는 일본 특허출원 평11-341272호를 참조할 수 있다.
또한, 본 실시예에서는, 전원 제어 TFT(4706)가 전류제어용 TFT(4704)와 EL 소자(4708) 사이에 형성되지만, 전류제어용 TFT(4704)가 전원제어용 TFT(4706)와 EL 소자(4708) 사이에 형성되는 구조도 사용될 수 있다. 또한, 전원제어용 TFT(4706)가 전류제어용 TFT(4704)와 동일한 구조를 가지거나, 또는 양자가 동일한 활성층에 의해 직렬로 형성되는 것이 바람직하다.
도 23(A)는 전류 공급선(4705)이 2개의 화소에 공통인 경우의 예이다. 즉, 이것은 2개의 화소가 전류 공급선(4705)을 중심으로 선대칭으로 형성되는 것을 특징으로 한다. 이 경우, 전류 공급선의 수가 감소될 수 있으므로, 화소부가 더욱 높은 정밀도로 만들어질 수 있다.
또한, 도 23(B)는, 전류 공급선(4710)이 게이트 배선(4703)에 평행하게 형성되고, 전원 제어용 게이트 배선(4711)이 소스 배선(4701)에 평행하게 형성되어 있는 경우의 예이다. 도 23(B)에서는, 전류 공급선(4710)과 게이트 배선(4703)이 겹치지 않도록 형성되는 구조이지만, 양자가 상이한 층 상에 형성된 배선이라면 그들이 절연막을 사이에 두고 겹치도록 형성될 수도 있다. 이 경우, 전류 공급선(4710) 및 게이트 배선(4703)의 전유 면적이 공유될 수 있으므로, 화소부가 더욱 높은 정밀도로 만들어질 수 있다.
[실시예 12]
본 실시예에서는, 본 발명의 EL 표시장치의 화소 구조의 예를 도 24(A) 및 도 24(B)에 나타내고 있다. 본 실시예에서, 부호 4801은 스위칭용 TFT(4802)의 소스 배선을 나타내고, 부호 4803은 스위칭용 TFT(4802)의 게이트 배선을 나타내고, 부호 4804는 전류제어용 TFT를 나타내고, 부호 4805는 전류 공급선을 나타내고, 부호 4806은 소거용 TFT를 나타내고, 부호 4807은 소거용 게이트 배선을 나타내고, 부호 4808은 EL 소자를 나타낸다. 소거용 TFT(4806)의 동작에 관해서는 일본 특허출원 평11-338786호를 참조할 수 있다.
소거용 TFT(4806)의 드레인은 전류제어용 TFT(4804)의 게이트에 접속되어 있고, 전류제어용 TFT(4804)의 게이트 전압을 강제적으로 변경하는 것이 가능하게 된다. 소거용 TFT(4806)에는 n채널형 TFT 또는 p채널형 TFT가 사용될 수 있지만, 오프 전류 값이 작게 될 수 있도록 스위칭용 TFT(4802)와 동일한 구조로 하는 것이 바람직하다.
도 24(A)는 전류 공급선(4805)이 2개의 화소에 공통인 경우의 예이다. 즉, 이것은 2개의 화소가 전류 공급선(4805)을 중심으로 선대칭으로 형성되는 것을 특징으로 한다. 이 경우, 전류 공급선의 수가 감소될 수 있으므로, 화소부가 더욱 높은 정밀도로 만들어질 수 있다.
또한, 도 24(B)는 전류 공급선(4810)이 게이트 배선(4803)에 평행하게 형성되고, 소거용 게이트 배선(4811)이 소스 배선(4801)에 평행하게 형성되어 있는 경우의 예이다. 도 24(B)에서는, 전류 공급선(4810)과 게이트 배선(4803)이 겹치지 않도록 형성되는 구조이지만, 양자가 상이한 층 상에 형성된 배선이면, 절연막을 사이에 두고 겹치도록 형성될 수도 있다. 이 경우, 전류 공급선(4810) 및 게이트 배선(4803)의 전유 면적이 공유될 수 있으므로, 화소부가 더욱 높은 정밀도로 만들어질 수 있다.
[실시예 13]
본 발명의 EL 표시장치는 하나의 화소 내에 여러 개의 TFT가 형성되어 있는 구조를 가질 수도 있다. 실시예 11 및 12에서는 3개의 TFT를 형성하는 예를 나타내지만, 4∼6개의 TFT가 형성될 수도 있다. EL 표시장치의 화소의 구조에 제한을 두지 않고 본 발명을 실시하는 것이 가능하다.
[실시예 14]
본 실시예에서는, 도 1의 전류제어용 TFT(202)로서 p채널형 TFT를 사용하는 예를 설명한다. 다른 부분은 도 1의 것과 동일하므로, 그 다른 부분에 관한 상세한 설명을 생략한다.
도 25에는 본 실시예의 화소의 단면 구조가 도시되어 있다. 본 실시예에서 사용되는 p채널형 TFT의 제작방법에 관해서는 실시예 1를 참조할 수 있다. p채널형 TFT의 활성층이 소스 영역(2801), 드레인 영역(2802) 및 채널 형성 영역(2803)을 포함하고, 소스 영역(2801)은 소스 배선(36)에 접속되고, 드레인 영역(2802)은 드레인 배선(37)에 접속되어 있다.
EL 소자의 양극이 전류제어용 TFT에 접속되는 경우, 전류제어용 TFT로서 p채널형 TFT를 사용하는 것이 바람직하다.
본 실시예의 구성을 실시예 1∼13의 어느 구성과도 조합함으로써 본 실시예의 구성을 실시하는 것이 가능하다.
[실시예 15]
본 실시예에서는, 3중항 여기자로부터의 인광을 발광에 이용할 수 있는 EL 재료를 사용함으로써, 외부 발광 양자 효율을 크게 증대시킬 수 있다. 그렇게 함으로써, EL 소자를 저소비전력화, 수명연장, 경량화하는 것이 가능하다.
3중항 여기자를 사용하여 외부 발광 양자 효율을 증대시키는 것에 관한 보고가 다음의 논문들에 나타나 있다.
Tsutsui, T., Adachi, C., and Saito, S., Photochemical Processes in Organized Molecular Systems, Ed. Honda, K., (Elsevier Sci. Pub., Tokyo, 1991), p. 437.
이 논문에 보고된 EL 재료(쿠마린 안료)의 분자식을 아래에 나타낸다.
Baldo, M. A., O'Brien, D. F., You, Y., Shoustikov, A., Sibley, S., Thompson, M. E., and Forrest, S. R., Nature 395 (1998) p. 151.
이 논문에 보고된 EL 재료(Pt 착체)의 분자식을 아래에 나타낸다.
Baldo, M. A., Lamansky, S., Burrows, P. E., Thompson, M. E., and Forrest, S. R., Appl. Phys. Lett., 75 (1999) p.4.
Tsutui, T., Yang, M. J., Yashiro, M., Nakamura, K., Watanabe, T., Tsuji, T., Fukuda, Y., Wakimoto, T., Mayagichi, S., Jpn. Appl. Phys., 38 (1999) L1502.
이 논문에 보고된 EL 재료(Ir 착체)의 분자식을 아래에 나타낸다.
3중항 여기자로부터의 인광 발광이 이용될 수 있다면, 원칙적으로 단일항 여기자로부터의 형광 발광을 사용하는 경우보다 3∼4배 더 높은 외부 발광 양자 효율을 실현하는 것이 가능하다.
본 실시예의 구성을 실시예 1∼13의 어느 한 구성과 조합함으로써 본 실시예를 실시하는 것이 가능하다.
[실시예 16]
실시예 1에서는 EL 층으로서 유기 EL 재료를 사용하는 것이 바람직하지만, 본 발명은 무기 EL 재료를 사용하여 실시될 수도 있다. 그러나, 현재의 무기 EL 재료는 매우 높은 구동 전압을 가지기 때문에, 아날로그 구동을 행하는 경우에는, 구동 전압에 견딜 수 있는 내압 특성을 가지는 TFT를 사용하여야 한다.
또는, 종래의 무기 EL 재료보다 낮은 구동 전압을 가지는 무기 EL 재료가 개발된다면, 그것을 본 발명에 적용하는 것이 가능하다.
본 실시예의 구성은 실시예 1∼14의 어느 구성과도 자유롭게 조합될 수 있다.
[실시예 17]
본 발명을 실시하여 형성되는 액티브 매트릭스형 EL 표시장치(EL 모듈)는 자기 발광형 장치이기 때문에 액정 표시장치에 비하여 밝은 곳에서의 시인성(視認性)이 우수하다. 따라서, 직시(直視)형 EL 표시장치(EL 모듈을 구비한 표시장치를 나타냄)로서 광범위한 용도를 가진다.
EL 표시장치가 액정 표시장치에 비해 우수한 한가지 이점으로서 넓은 시야각을 들 수 있다. 따라서, 본 발명의 EL 표시장치는 넓은 화면에 의한 TV 방송의 시청을 위한 대각선 30인치 이상(대표적으로는, 40인치 이상)의 표시장치(디스플레이 모니터)로서 사용될 수 있다.
또한, 본 발명의 EL 표시장치는 퍼스널 컴퓨터 모니터, TV 방송 수신 모니터 또는 광고 디스플레이 모니터와 같은 EL 표시장치로서 사용될 수 있을 뿐만 아니라, 각종 전자 장치용의 표시장치로도 사용될 수 있다.
그러한 전자 장치의 예로서는, 비디오 카메라; 디지털 카메라; 고글형 표시장치(헤드 장착형 표시장치); 자동차 내비게이션 시스템; 퍼스널 컴퓨터; 휴대형 정보 단말기(예를 들어, 모바일 컴퓨터, 휴대 전화기 또는 전자 책); 및 기록 매체를 사용하는 화상 재생 장치(구체적으로는, 기록 매체의 재생을 행하고, 컴팩트 디스크(CD), 레이저 디스크(LD) 또는 디지털 비디오 디스크(DVD)와 같은 것의 화상을 표시할 수 있는 표시장치를 구비한 장치)를 들 수 있다. 이들 전자 장치의 예가 도 16(A)∼도 16(F)에 도시되어 있다.
도 16(A)는 본체(2001), 케이싱(2002), 표시부(2003) 및 키보드(2004)를 포함하는 퍼스널 컴퓨터(PC)이다. 본 발명은 표시부(2003)에 사용될 수 있다.
도 16(B)는 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105) 및 수상(受像)부(2106)를 포함하는 비디오 카메라이다. 본 발명은 표시부(2102)에 사용될 수 있다.
도 16(C)는 본체(2201), 표시부(2202) 및 암(arm)부(2203)를 포함하는 고글형 표시장치이다. 본 발명은 표시부(2202)에 사용될 수 있다.
도 16(D)는 본체(2301), 카메라부(2302), 수상부(2303), 조작 스위치(2304) 및 표시부(2305)를 포함하는 모바일 컴퓨터이다. 본 발명은 표시부(2305)에 사용될 수 있다.
도 16(E)는 본체(2401), 기록 매체(예를 들어, CD, LD 또는 DVD)(2402), 조작 스위치(2403), 표시부(a)(2404) 및 표시부(b)(2405)를 포함하는, 기록 매체를 구비한 화상 재생 장치(구체적으로는, DVD 재생 장치)이다. 표시부(a)는 주로 화상 정보를 표시하는데 사용되고, 표시부(b)는 주로 문자 정보를 표시하는데 사용되며, 본 발명은 표시부(a)(2404) 및 표시부(b)(2405)에 사용될 수 있다. 본 발명은 CO 재생 장치 및 게임기와 같이 기록 매체가 내장된 화상 재생 장치로서 사용될 수도 있다.
도 16(F)는 본체(2501), 지지대(2502) 및 표시부(2503)를 포함하는 EL 디스플레이 장치이다. 본 발명은 표시부(2503)에 사용될 수 있다. 본 발명의 EL 다스플레이 장치는 화면이 큰 경우에 특히 유리하고, 대각선 10인치 이상(특히, 대각선 30인치 이상)인 디스플레이 장치에 바람직하다.
또한, 장래에 EL 재료의 발광 휘도가 보다 더 높게 되면, 프론트형 또는 리어형 프로젝터에 본 발명을 사용하는 것이 가능하게 될 것이다.
상기한 전자 장치는 인터넷 또는 CATV(케이블 TV)와 같은 전자 전송 회로를 통해 제공되는 정보를 표시하는데 점점 더 빈번하게 사용되고 있고, 특히 애니메이션 정보를 표시할 기회가 늘고 있다. EL 재료의 응답 속도가 매우 높기 때문에, EL 표시장치는 이러한 표시를 행하는데 적합하다.
EL 표시장치의 발광부는 전력을 소비하므로, 발광부가 가능한 한 작게 되도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대형 정보 단말기, 특히 휴대 전화기, 차량 오디오 시스템과 같이 주로 문자 정보를 표시하는 표시부에 EL 표시장치를 사용할 때에는, 비발광부를 배경으로 하고 발광부에서 문자 정보를 표시함으로써 그 EL 표시장치를 구동시키는 것이 바람직하다.
도 22(A)는 본체(2601), 음성 출력부(2602), 음성 입력부(2603), 표시부(2604), 조작 스위치(2605) 및 안테나(2606)를 포함하는 휴대 전화기이다. 본 발명의 EL 표시장치는 표시부(2604)에 사용될 수 있다. 표시부(2604)에서 흑색 배경에 백색 문자를 표시함으로써, 휴대 전화기의 전력소비를 감소시킬 수 있다.
도 22(B)는 본체(2701), 표시부(2702) 및 조작 스위치(2703, 2704)를 포함하는 탑재형(on-board) 오디오 시스템(차량 오디오 시스템)이다. 본 발명의 EL 표시장치는 표시부(2702)에 사용될 수 있다. 또한, 본 실시예에서는 탑재형 오디오 시스템을 나타내지만, 데스크탑(desktop)형 오디오 시스템도 사용될 수 있다. 표시부(2702)에서 흑색 배경에 백색 문자를 표시함으로써, 전력소비가 감소될 수 있다.
따라서, 본 발명의 적용 범위는 매우 넓고, 본 발명을 모든 분야의 전자 장치에 적용하는 것이 가능하다. 또한, 본 실시예의 전자 장치는 실시예 1∼16의 어느 조합으로 된 구성을 사용함으로써 실현될 수도 있다.
본 발명을 사용함으로써, 수분 및 열로 인한 EL 소자의 열화를 억제하는 것이 가능하게 된다. 또한, 본 발명은 EL 층으로부터의 알칼리 금속의 확산에 의해 TFT의 성능에 악영향이 미치는 것을 방지할 수 있다. 그 결과, 동작 성능 및 신뢰성이 대폭적으로 향상될 수 있다.
또한, 그러한 EL 표시장치를 디스플레이 장치로서 구비함으로써 화질이 우수하고 내구성이 있는(신뢰성이 높은) 응용 제품(전자 장치)을 생산하는 것이 가능하게 된다.
도 1은 본 발명의 EL 표시장치의 화소부의 단면 구조를 나타내는 도면.
도 2(A) 및 도 2(B)는 본 발명의 EL 표시장치의 화소부의 상면 구조 및 회로 배치를 나타내는 도면.
도 3(A)∼도 3(E)는 실시예 1의 액티브 매트릭스형 EL 표시장치의 제작공정을 나타내는 도면.
도 4(A)∼도 4(D)는 실시예 1의 액티브 매트릭스형 EL 표시장치의 제작공정을 나타내는 도면.
도 5(A)∼도 5(C)는 실시예 1의 액티브 매트릭스형 EL 표시장치의 제작공정을 나타내는 도면.
도 6은 실시예 1의 EL 모듈의 외관을 나타내는 도면.
도 7은 실시예 1의 EL 표시장치의 회로 블록 구성을 나타내는 도면.
도 8은 본 발명의 EL 표시장치의 화소부를 확대한 도면.
도 9는 실시예 1의 EL 표시장치의 샘플링 회로의 소자 구조를 나타내는 도면.
도 10은 실시예 2의 EL 표시장치의 화소부의 회로 배치를 나타내는 도면.
도 11은 실시예 3의 EL 표시장치의 단면 구조를 나타내는 도면.
도 12(A) 및 도 12(B)는 실시예 4의 EL 표시장치의 화소부의 상면 구조 및 회로 배치를 나타내는 도면.
도 13은 실시예 5의 EL 표시장치의 화소부의 단면 구조를 나타내는 도면.
도 14는 실시예 8의 EL 표시장치의 화소부의 단면 구조를 나타내는 도면.
도 15(A) 및 도 15(B)는 실시예 8의 EL 표시장치의 화소부의 상면 구조 및 회로 배치를 나타내는 도면.
도 16(A)∼도 16(F)는 실시예 17의 전자 기기의 구체 예를 나타내는 도면.
도 17(A) 및 도 17(B)는 실시예 1의 EL 모듈의 외관을 나타내는 도면.
도 18(A)∼도 18(C)는 실시예 1의 콘택트 구조의 제작공정을 나타내는 도면.
도 19(A)∼도 19(D)는 본 발명의 잉크젯 방법을 설명하기 위한 도면.
도 20은 본 발명의 잉크젯 방법에 의한 EL 층 형성을 나타내는 도면.
도 21은 실시예 1의 EL 층의 적층 구조를 나타내는 도면.
도 22(A) 및 도 22(B)는 실시예 17의 전자 기기의 구체 예를 나타내는 도면.
도 23(A) 및 도 23(B)는 실시예 11의 EL 표시장치의 화소부의 회로 배치를 나타내는 도면.
도 24(A) 및 도 24(B)는 실시예 12의 EL 표시장치의 화소부의 회로 배치를 나타내는 도면.
도 25는 실시예 14의 EL 표시장치의 화소부의 단면 구조를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: 하지막 20: 제1 층간절연막
41: 제1 패시베이션 막 44: 제2 층간절연막 45: 제2 패시베이션 막
46: 화소 전극 47: EL 층 48: 음극
49: 보호 전극 50: 제3 패시베이션 막 201: 스위칭용 TFT
202: 전류제어용 TFT 203: EL 소자

Claims (8)

  1. 기판;
    상기 기판 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 층간절연막;
    상기 층간절연막 위의, 상기 박막트랜지스터에 전기적으로 접속된 제1 전극;
    상기 층간절연막 위의, 상기 제1 전극의 엣지(edge)를 덮는 뱅크(bank);
    상기 제1 전극 위에서 상기 뱅크의 측부 엣지에 인접하여 배치된 EL 층; 및
    상기 뱅크 및 상기 EL 층을 덮는 제2 전극을 포함하고;
    상기 EL 층이 상기 뱅크의 측부 엣지를 넘어 연장하지 않는 것을 특징으로 하는 발광장치.
  2. 기판;
    상기 기판 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 층간절연막;
    상기 층간절연막 위의, 상기 박막트랜지스터에 전기적으로 접속된 제1 전극;
    상기 층간절연막 위의, 상기 제1 전극의 엣지를 덮는 뱅크;
    상기 제1 전극 위에서 상기 뱅크의 측부 엣지에 인접하여 배치된 EL 층; 및
    상기 뱅크 및 상기 EL 층을 덮는 제2 전극을 포함하고;
    상기 뱅크의 측면이 상기 EL 층의 측부 엣지와 접촉하여 있는 것을 특징으로 하는 발광장치.
  3. 기판;
    상기 기판 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 층간절연막;
    상기 층간절연막 위의, 상기 박막트랜지스터에 전기적으로 접속된 제1 전극;
    상기 층간절연막 위의, 상기 제1 전극의 엣지를 덮는 뱅크;
    상기 제1 전극 위에서 상기 뱅크의 측부 엣지에 인접하여 배치된 EL 층;
    상기 뱅크 및 상기 EL 층을 덮는 제2 전극; 및
    상기 제2 전극을 덮는 절연막을 포함하고;
    상기 EL 층이 상기 뱅크의 측부 엣지를 넘어 연장하지 않는 것을 특징으로 하는 발광장치.
  4. 기판;
    상기 기판 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 층간절연막;
    상기 층간절연막 위의, 상기 박막트랜지스터에 전기적으로 접속된 제1 전극;
    상기 층간절연막 위의, 상기 제1 전극의 엣지를 덮는 뱅크;
    상기 제1 전극 위에서 상기 뱅크의 측부 엣지에 인접하여 배치된 EL 층; 및
    상기 뱅크 및 상기 EL 층을 덮는 제2 전극을 포함하고;
    상기 EL 층이, 발광층, 정공 주입층, 정공 수송층, 전자 주입층, 전자 수송층으로 이루어진 군에서 선택된 적어도 하나의 층을 포함하고,
    상기 EL 층이 상기 뱅크의 측부 엣지를 넘어 연장하지 않는 것을 특징으로 하는 발광장치.
  5. 기판;
    상기 기판 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 층간절연막;
    상기 층간절연막 위의, 상기 박막트랜지스터에 전기적으로 접속된 제1 전극;
    상기 층간절연막 위의, 상기 제1 전극의 엣지를 덮는 뱅크;
    상기 제1 전극 위에서 상기 뱅크의 측부 엣지에 인접하여 배치된 EL 층; 및
    상기 뱅크 및 상기 EL 층을 덮는 제2 전극을 포함하고;
    상기 EL 층이, 발광층, 정공 주입층, 정공 수송층, 전자 주입층, 전자 수송층으로 이루어진 군에서 선택된 적어도 하나의 층을 포함하고,
    상기 뱅크의 측면이 상기 EL 층의 측부 엣지와 접촉하여 있는 것을 특징으로 하는 발광장치.
  6. 기판;
    상기 기판 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 층간절연막;
    상기 층간절연막 위의, 상기 박막트랜지스터에 전기적으로 접속된 제1 전극;
    상기 층간절연막 위의, 상기 제1 전극의 엣지를 덮는 뱅크;
    상기 제1 전극 위에서 상기 뱅크의 측부 엣지에 인접하여 배치된 EL 층;
    상기 뱅크 및 상기 EL 층을 덮는 제2 전극; 및
    상기 제2 전극을 덮는 절연막을 포함하고;
    상기 EL 층이, 발광층, 정공 주입층, 정공 수송층, 전자 주입층, 전자 수송층으로 이루어진 군에서 선택된 적어도 하나의 층을 포함하고,
    상기 EL 층이 상기 뱅크의 측부 엣지를 넘어 연장하지 않는 것을 특징으로 하는 발광장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 발광장치가, 비디오 카메라, 디지털 카메라, 고글형 표시장치, 자동차 내비게이션 시스템, 퍼스널 컴퓨터, 모바일 컴퓨터, 휴대 전화기, 전자 책, 화상 재생 장치, 및 차량 오디오 시스템으로 이루어진 군에서 선택된 전자 장치에 설치되는 것을 특징으로 하는 발광장치.
  8. 제 3 항 또는 제 6 항에 있어서, 상기 절연막이 질화산화규소막과 질화규소막 중 어느 하나인 것을 특징으로 하는 발광장치.
KR1020050047810A 1999-06-04 2005-06-03 발광장치 Expired - Lifetime KR100733900B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00158813 1999-06-04
JP15881399 1999-06-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030753A Division KR100733893B1 (ko) 1999-06-04 2000-06-05 전기광학 장치의 제작방법

Publications (2)

Publication Number Publication Date
KR20050075316A true KR20050075316A (ko) 2005-07-20
KR100733900B1 KR100733900B1 (ko) 2007-07-02

Family

ID=15679932

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020000030753A Expired - Fee Related KR100733893B1 (ko) 1999-06-04 2000-06-05 전기광학 장치의 제작방법
KR1020050047809A Expired - Fee Related KR100733898B1 (ko) 1999-06-04 2005-06-03 전기광학 장치의 제작방법
KR1020050047811A Expired - Fee Related KR100733903B1 (ko) 1999-06-04 2005-06-03 발광장치 제작방법
KR1020050047810A Expired - Lifetime KR100733900B1 (ko) 1999-06-04 2005-06-03 발광장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020000030753A Expired - Fee Related KR100733893B1 (ko) 1999-06-04 2000-06-05 전기광학 장치의 제작방법
KR1020050047809A Expired - Fee Related KR100733898B1 (ko) 1999-06-04 2005-06-03 전기광학 장치의 제작방법
KR1020050047811A Expired - Fee Related KR100733903B1 (ko) 1999-06-04 2005-06-03 발광장치 제작방법

Country Status (5)

Country Link
US (6) US7288420B1 (ko)
EP (1) EP1058314B1 (ko)
KR (4) KR100733893B1 (ko)
CN (4) CN1201275C (ko)
TW (1) TW447145B (ko)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
TW522453B (en) 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
JP2001092413A (ja) * 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100720066B1 (ko) 1999-11-09 2007-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US7339317B2 (en) 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4014831B2 (ja) 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
US6924594B2 (en) 2000-10-03 2005-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
JP4011292B2 (ja) * 2001-01-15 2007-11-21 株式会社日立製作所 発光素子、及び表示装置
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
JP4801278B2 (ja) 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3969698B2 (ja) 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
US20020197393A1 (en) 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
TW588570B (en) 2001-06-18 2004-05-21 Semiconductor Energy Lab Light emitting device and method of fabricating the same
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP2003022892A (ja) * 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 発光装置の製造方法
JP2003077655A (ja) * 2001-09-04 2003-03-14 Canon Inc 有機エレクトロルミネッセンス素子およびその製造方法
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4166455B2 (ja) 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US20030214042A1 (en) * 2002-02-01 2003-11-20 Seiko Epson Corporation Circuit substrate, electro-optical device and electronic appliances
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
US7148508B2 (en) 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
GB0215309D0 (en) 2002-07-03 2002-08-14 Cambridge Display Tech Ltd Combined information display and information input device
JP2004152563A (ja) * 2002-10-30 2004-05-27 Canon Inc 表示装置
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
US7112113B2 (en) 2002-12-25 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
JP4519652B2 (ja) 2002-12-26 2010-08-04 株式会社半導体エネルギー研究所 有機発光素子
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
CN100358169C (zh) * 2003-02-11 2007-12-26 统宝光电股份有限公司 一种主动式有机电激发光显示器的制作方法
CN102709478B (zh) 2003-03-26 2016-08-17 株式会社半导体能源研究所 发光装置
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN100483632C (zh) 2003-10-28 2009-04-29 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2005041311A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
KR100542771B1 (ko) * 2003-12-30 2006-01-20 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그 제조방법
CN1328936C (zh) * 2004-01-05 2007-07-25 统宝光电股份有限公司 形成封装保护结构的方法
US7202504B2 (en) 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US8294166B2 (en) 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4193805B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 発光装置および画像形成装置
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US20080130888A1 (en) * 2004-09-10 2008-06-05 Magio Technologies, Inc. A Coporation Method And Apparatus For Generating Optical Pulses For Qkd
KR101084588B1 (ko) * 2004-09-24 2011-11-17 캐논 가부시끼가이샤 유기 ｅｌ 발광 소자, 그 제조 방법 및 표시 장치
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP4450207B2 (ja) * 2005-01-14 2010-04-14 セイコーエプソン株式会社 発光素子の製造方法
JP4539518B2 (ja) * 2005-03-31 2010-09-08 セイコーエプソン株式会社 電気光学装置及び電気光学装置の製造方法
US7635947B2 (en) * 2005-08-29 2009-12-22 Chunghwa Picture Tubes, Ltd. Organic electro-luminescence device comprising uniform thickness light-emitting layer
CN100477324C (zh) * 2005-09-05 2009-04-08 中华映管股份有限公司 像素结构
US7675078B2 (en) 2005-09-14 2010-03-09 Chunghwa Picture Tubes, Ltd. Pixel structure
EP1770676B1 (en) * 2005-09-30 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4490372B2 (ja) * 2006-01-06 2010-06-23 株式会社巴川製紙所 光学接続部品の製造方法
KR101240649B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101404582B1 (ko) 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US20080074034A1 (en) * 2006-09-22 2008-03-27 Jou Jwo-Huei Organic Light Emitting Diode Device and Light Emitting Layer Manufacture Method Thereof
JP2009231277A (ja) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd 製造装置
JP5416987B2 (ja) 2008-02-29 2014-02-12 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
JP5079722B2 (ja) 2008-03-07 2012-11-21 株式会社半導体エネルギー研究所 発光装置の作製方法
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
JP2010055864A (ja) * 2008-08-27 2010-03-11 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
KR101156434B1 (ko) * 2010-01-05 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084190B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102939593B (zh) 2010-03-05 2015-10-21 艾菲股份有限公司 无限存储器
KR101223722B1 (ko) * 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
TW202414842A (zh) * 2011-05-05 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9152038B2 (en) * 2012-05-29 2015-10-06 Apple Inc. Photomasks and methods for using same
KR101484022B1 (ko) * 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9876064B2 (en) * 2013-08-30 2018-01-23 Lg Display Co., Ltd. Flexible organic electroluminescent device and method for fabricating the same
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN107745588B (zh) * 2013-12-12 2020-04-14 科迪华公司 制造电子设备的方法
KR102324764B1 (ko) * 2014-11-21 2021-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
JP6304445B2 (ja) * 2015-03-16 2018-04-04 富士電機株式会社 半導体装置の製造方法
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104882414B (zh) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104779302A (zh) 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
KR101747268B1 (ko) * 2015-11-30 2017-06-14 엘지디스플레이 주식회사 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이
KR20170085157A (ko) * 2016-01-13 2017-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
US9929217B2 (en) 2016-01-27 2018-03-27 Au Optronics Corporation Array substrate of display and method of manufacturing the same
KR102534578B1 (ko) * 2016-10-31 2023-05-19 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 발광 표시 장치
CN107275515B (zh) * 2017-06-20 2019-12-03 深圳市华星光电技术有限公司 Oled器件封装方法、结构、oled器件及显示屏
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
DE112019002407T5 (de) * 2018-05-11 2021-01-21 Semiconductor Energy Laboratory Co., Ltd. Licht emittierendes Element, Anzeigevorrichtung, elektronisches Gerät, organische Verbindung und Beleuchtungsvorrichtung
CN109300918A (zh) * 2018-10-08 2019-02-01 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
WO2020208774A1 (ja) * 2019-04-11 2020-10-15 シャープ株式会社 発光素子および表示装置
CN110208977A (zh) * 2019-06-13 2019-09-06 京东方科技集团股份有限公司 一种显示装置及显示装置的制备方法
CN110808339A (zh) * 2019-11-13 2020-02-18 杭州追猎科技有限公司 一种有机发光面板
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
CN111834294A (zh) * 2020-07-29 2020-10-27 山东傲晟智能科技有限公司 一种有机发光显示面板及其制备方法
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN113644216B (zh) * 2021-06-16 2023-12-08 纳晶科技股份有限公司 顶发射电致发光器件及其制备方法、显示面板

Family Cites Families (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US781075A (en) * 1904-09-03 1905-01-31 Paul A Jurgensen Automatic regulator for windmills.
US878159A (en) * 1905-01-18 1908-02-04 John C Smith Pumping-engine.
US1092576A (en) * 1912-10-08 1914-04-07 William E Kawalle Miter-box.
JPS52122092U (ko) 1976-03-10 1977-09-16
JPS52122092A (en) * 1976-04-06 1977-10-13 Sharp Corp Thin film el panel
JPS5613184A (en) 1979-07-13 1981-02-09 Seiko Epson Corp Ink type dot printer
US4356429A (en) 1980-07-17 1982-10-26 Eastman Kodak Company Organic electroluminescent cell
US4530750A (en) * 1981-03-20 1985-07-23 A. S. Laboratories, Inc. Apparatus for coating optical fibers
US4539507A (en) 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4937651A (en) * 1985-08-24 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from the current leakage through a semiconductor layer and method for manufacturing same
JPH0714678B2 (ja) 1985-08-31 1995-02-22 カシオ計算機株式会社 装飾用パネルの製造方法
JPS6290260A (ja) 1985-10-16 1987-04-24 Tdk Corp サ−マルヘツド用耐摩耗性保護膜
JPS6290260U (ko) 1985-11-27 1987-06-09
JPS62180988A (ja) 1986-02-04 1987-08-08 オリンパス光学工業株式会社 薄膜ｅｌ素子
JPS62180988U (ko) 1986-05-06 1987-11-17
JPS63168999A (ja) 1987-01-06 1988-07-12 アルプス電気株式会社 薄膜ｅｌ素子
US4720432A (en) 1987-02-11 1988-01-19 Eastman Kodak Company Electroluminescent device with organic luminescent medium
US4885211A (en) 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
BR8800315A (pt) * 1987-02-18 1988-09-06 Xerox Corp Transistor de pelicula fina e dispositivo eletronico de estado solido
US4769292A (en) 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
JPS63168999U (ko) 1987-04-24 1988-11-02
US5003221A (en) 1987-08-29 1991-03-26 Hoya Corporation Electroluminescence element
KR900009055Y1 (ko) * 1987-11-19 1990-09-29 기아자동차 주식회사 유압실린더의 안전밸브장치
JPH01186589A (ja) 1988-01-13 1989-07-26 Nippon Sheet Glass Co Ltd エレクトロルミネッセンス素子
JPH02167751A (ja) 1988-04-06 1990-06-28 Matsushima Kogyo Co Ltd インクジェットヘッド
US4975338A (en) 1988-04-12 1990-12-04 Ricoh Company, Ltd. Thin film electroluminescence device
JPH01320796A (ja) 1988-06-22 1989-12-26 Nippon Sheet Glass Co Ltd エレクトロルミネッセンス素子
JPH01320769A (ja) 1988-06-22 1989-12-26 Seiko Electronic Components Ltd 有機電解質電池の製造方法
JP2742057B2 (ja) 1988-07-14 1998-04-22 シャープ株式会社 薄膜ｅｌパネル
JPH0714678Y2 (ja) 1988-08-12 1995-04-10 バンドー化学株式会社 高負荷伝動用平ベルト及び該ベルトを用いたベルト伝動機構
US5189405A (en) 1989-01-26 1993-02-23 Sharp Kabushiki Kaisha Thin film electroluminescent panel
JPH02265194A (ja) 1989-04-04 1990-10-29 Ricoh Co Ltd カラー薄膜ｅｌパネル
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US4950950A (en) 1989-05-18 1990-08-21 Eastman Kodak Company Electroluminescent device with silazane-containing luminescent zone
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JPH0329291A (ja) 1989-06-27 1991-02-07 Sumitomo Bakelite Co Ltd 有機分散型ｅｌランプ用捕水フィルム
JP2793271B2 (ja) 1989-07-21 1998-09-03 日本製紙株式会社 食味の改善された低カロリー低う蝕性キヤンデイ及びその製造方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
JP3053848B2 (ja) * 1990-07-09 2000-06-19 シャープ株式会社 アクティブマトリクス基板
US5047687A (en) 1990-07-26 1991-09-10 Eastman Kodak Company Organic electroluminescent device with stabilized cathode
US5059861A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Organic electroluminescent device with stabilizing cathode capping layer
US5073446A (en) 1990-07-26 1991-12-17 Eastman Kodak Company Organic electroluminescent device with stabilizing fused metal particle cathode
US5059862A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Electroluminescent device with improved cathode
US5680185A (en) * 1990-11-26 1997-10-21 Seiko Epson Corporation Polymer dispersed liquid crystal (PDLC) display apparatus
US5061617A (en) 1990-12-07 1991-10-29 Eastman Kodak Company Process for the preparation of high chloride tabular grain emulsions
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
EP0491521B1 (en) 1990-12-15 1997-03-12 Fujitsu Limited Process for producing diamond film
JPH04241466A (ja) 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
JP3236332B2 (ja) 1991-01-29 2001-12-10 パイオニア株式会社 有機エレクトロルミネッセンス素子
KR960004150B1 (ko) 1991-02-16 1996-03-27 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 표시장치
US5151629A (en) 1991-08-01 1992-09-29 Eastman Kodak Company Blue emitting internal junction organic electroluminescent device (I)
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2813499B2 (ja) 1991-09-30 1998-10-22 出光興産株式会社 有機ｅｌ素子
JP3197305B2 (ja) 1991-10-08 2001-08-13 ティーディーケイ株式会社 電界発光素子の保護
JPH05116297A (ja) 1991-10-25 1993-05-14 Canon Inc 噴射記録方法
US5680165A (en) 1991-10-25 1997-10-21 Canon Kabushiki Kaisha Jet recording method
JP2968106B2 (ja) 1991-11-29 1999-10-25 富士通株式会社 バイアホール検査装置
US5276380A (en) 1991-12-30 1994-01-04 Eastman Kodak Company Organic electroluminescent image display device
US5294869A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294870A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5429884A (en) * 1992-01-17 1995-07-04 Pioneer Electronic Corporation Organic electroluminescent element
JPH06102534A (ja) 1992-09-21 1994-04-15 Hitachi Ltd 薄膜トランジスタアレイ
JP3201029B2 (ja) 1992-12-04 2001-08-20 富士ゼロックス株式会社 薄膜トランジスタ
JP3253740B2 (ja) 1993-04-05 2002-02-04 パイオニア株式会社 有機エレクトロルミネッセンス素子
JPH06310279A (ja) 1993-04-27 1994-11-04 Tonen Chem Corp エレクトロルミネセンスランプ
JP2793102B2 (ja) * 1993-06-23 1998-09-03 シャープ株式会社 Ｅｌ素子
FI92897C (fi) 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5552668A (en) 1993-10-15 1996-09-03 Seiko Precision Inc. Self-waterproofing electroluminescent device
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5482896A (en) 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
JP3170542B2 (ja) 1993-12-08 2001-05-28 出光興産株式会社 有機ｅｌ素子
EP0702075A4 (en) 1994-03-16 1996-08-21 Sumitomo Electric Industries Organic electroluminescent element
US5821003A (en) 1994-03-16 1998-10-13 Sumitomo Electric Industries, Ltd. Organic electroluminescent device
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2701738B2 (ja) 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
TW321731B (ko) 1994-07-27 1997-12-01 Hitachi Ltd
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
JP3254335B2 (ja) 1994-09-08 2002-02-04 出光興産株式会社 有機ｅｌ素子の封止方法および有機ｅｌ素子
US5962962A (en) 1994-09-08 1999-10-05 Idemitsu Kosan Co., Ltd. Method of encapsulating organic electroluminescence device and organic electroluminescence device
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
JPH08118662A (ja) 1994-10-26 1996-05-14 Mita Ind Co Ltd インクジェットプリンタ用印字ヘッド及びその製造方法
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
DE69535970D1 (de) 1994-12-14 2009-08-06 Eastman Kodak Co Elektrolumineszente Vorrichtung mit einer organischen elektrolumineszenten Schicht
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1996030915A1 (fr) * 1995-03-28 1996-10-03 Matsushita Electric Industrial Co., Ltd. Resistance a films d'oxydes metalliques
US5650640A (en) 1995-04-05 1997-07-22 Motorola Integrated electro-optic package
JPH08290647A (ja) 1995-04-20 1996-11-05 Seiko Epson Corp カラーインクジェット記録方法
US5771562A (en) 1995-05-02 1998-06-30 Motorola, Inc. Passivation of organic devices
JPH0917572A (ja) 1995-06-26 1997-01-17 Hewlett Packard Co <Hp> 薄膜エレクトロルミネセンス素子のシール形成方法及びエレクトロルミネセンス素子
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3253589B2 (ja) 1995-08-11 2002-02-04 シャープ株式会社 液晶表示装置
US5688551A (en) * 1995-11-13 1997-11-18 Eastman Kodak Company Method of forming an organic electroluminescent display panel
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
US5811177A (en) 1995-11-30 1998-09-22 Motorola, Inc. Passivation of electroluminescent organic devices
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
JPH09162415A (ja) 1995-12-09 1997-06-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3383535B2 (ja) 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 半導体装置
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3188167B2 (ja) 1995-12-15 2001-07-16 三洋電機株式会社 薄膜トランジスタ
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
KR100516316B1 (ko) 1996-05-15 2005-09-23 세이코 엡슨 가부시키가이샤 디바이스 제조 방법 및 전자 디바이스 제조 방법
US5838338A (en) 1996-05-30 1998-11-17 Hewlett-Packard Company Adaptive media handling system for printing mechanisms
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3036436B2 (ja) 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機ｅｌ表示体の製造方法
US6283578B1 (en) * 1996-06-28 2001-09-04 Pelikan Produktions Ag Hydrophobic coating for ink jet printing heads
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JPH1020342A (ja) 1996-07-09 1998-01-23 Toshiba Corp アクティブマトリクス基板の製造方法
TW556263B (en) 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US5824374A (en) * 1996-07-22 1998-10-20 Optical Coating Laboratory, Inc. In-situ laser patterning of thin film layers during sequential depositing
US5693956A (en) 1996-07-29 1997-12-02 Motorola Inverted oleds on hard plastic substrate
US20020075422A1 (en) 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
EP1367431B1 (en) 1996-09-19 2005-12-28 Seiko Epson Corporation Manufacturing method of a matrix type display device
JPH10134961A (ja) 1996-11-01 1998-05-22 Toshiba Corp 発光素子
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
US6359384B1 (en) 1996-11-27 2002-03-19 Tdk Corporation Organic electroluminescent device with electron injecting electrode containing ALLi alloy
JP3392672B2 (ja) 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JPH10172762A (ja) 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
US5885498A (en) * 1996-12-11 1999-03-23 Matsushita Electric Industrial Co., Ltd. Organic light emitting device and method for producing the same
JP3377160B2 (ja) 1996-12-13 2003-02-17 シャープ株式会社 半導体装置およびその製造方法
KR100226548B1 (ko) 1996-12-24 1999-10-15 김영환 웨이퍼 습식 처리 장치
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JPH10319872A (ja) 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
KR100266532B1 (ko) 1997-02-03 2000-09-15 가네꼬 히사시 유기 el 소자
JPH10275682A (ja) 1997-02-03 1998-10-13 Nec Corp 有機ｅｌ素子
JP3833327B2 (ja) 1997-02-03 2006-10-11 三洋電機株式会社 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ
KR100586715B1 (ko) * 1997-02-17 2006-06-08 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JPH10253989A (ja) 1997-03-12 1998-09-25 Toshiba Corp 表示装置
JP3524711B2 (ja) 1997-03-18 2004-05-10 三洋電機株式会社 有機エレクトロルミネッセンス素子及びその製造方法
US6291837B1 (en) 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US5952778A (en) 1997-03-18 1999-09-14 International Business Machines Corporation Encapsulated organic light emitting device
JPH10303427A (ja) 1997-04-24 1998-11-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置用基板の作製方法
US6927826B2 (en) 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW418590B (en) * 1997-04-25 2001-01-11 Tdk Corp Organic electroluminescent device
JP3290375B2 (ja) 1997-05-12 2002-06-10 松下電器産業株式会社 有機電界発光素子
JPH1126155A (ja) 1997-06-30 1999-01-29 Mitsui Chem Inc エレクトロルミネッセンス素子用保護フィルム
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
US6198220B1 (en) 1997-07-11 2001-03-06 Emagin Corporation Sealing structure for organic light emitting devices
US6337492B1 (en) * 1997-07-11 2002-01-08 Emagin Corporation Serially-connected organic light emitting diode stack having conductors sandwiching each light emitting layer
JPH1187068A (ja) 1997-07-15 1999-03-30 Tdk Corp 有機ｅｌ素子およびその製造方法
US6072278A (en) 1997-08-06 2000-06-06 Alliedsignal Inc. High capacitance pixel for electronic displays
EP0940797B1 (en) 1997-08-21 2005-03-23 Seiko Epson Corporation Active matrix display
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JPH11143379A (ja) 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US5853905A (en) 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
JP3753845B2 (ja) 1997-09-10 2006-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3374717B2 (ja) 1997-09-11 2003-02-10 セイコーエプソン株式会社 液晶表示パネルの製造方法
JP4070271B2 (ja) 1997-09-16 2008-04-02 三井化学株式会社 有機電界発光素子
JPH1195687A (ja) 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH11111993A (ja) 1997-09-30 1999-04-23 Toshiba Corp 半導体装置の製造方法
JPH11112002A (ja) 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP4183786B2 (ja) 1997-10-17 2008-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4044187B2 (ja) 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JPH11135264A (ja) 1997-10-24 1999-05-21 Tdk Corp 有機ｅｌ素子
JPH11133405A (ja) 1997-10-30 1999-05-21 Casio Comput Co Ltd 表示装置
KR100249784B1 (ko) 1997-11-20 2000-04-01 정선종 고분자복합막을이용한유기물혹은고분자전기발광소자의패키징방법
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3634138B2 (ja) 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP3543170B2 (ja) * 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
US6268842B1 (en) 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6146225A (en) 1998-07-30 2000-11-14 Agilent Technologies, Inc. Transparent, flexible permeability barrier for organic electroluminescent devices
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6074621A (en) 1998-12-04 2000-06-13 Air Products And Chemicals, Inc. Purification of gases
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4578609B2 (ja) 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
TW480722B (en) 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
US6413645B1 (en) 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP4831862B2 (ja) 1999-11-30 2011-12-07 株式会社半導体エネルギー研究所 電子装置
US6426590B1 (en) * 2000-01-13 2002-07-30 Industrial Technology Research Institute Planar color lamp with nanotube emitters and method for fabricating
TW484238B (en) 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
US20050174045A1 (en) * 2002-04-04 2005-08-11 Dielectric Systems, Inc. Organic light-emitting device display having a plurality of passive polymer layers
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4886162B2 (ja) * 2003-06-18 2012-02-29 キヤノン株式会社 撮像装置付き表示装置
US8269924B2 (en) * 2007-12-26 2012-09-18 Nlt Technologies, Ltd. Color filter substrate and liquid crystal display unit
JP5659708B2 (ja) * 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
KR20190000900U (ko) * 2019-03-07 2019-04-10 문병승 주름 노루발

Also Published As

Publication number Publication date
CN1333379C (zh) 2007-08-22
CN1825565A (zh) 2006-08-30
CN100576558C (zh) 2009-12-30
US7393707B2 (en) 2008-07-01
KR100733900B1 (ko) 2007-07-02
US7288420B1 (en) 2007-10-30
CN1661651A (zh) 2005-08-31
KR100733893B1 (ko) 2007-07-02
CN1284694A (zh) 2001-02-21
CN1201275C (zh) 2005-05-11
US8890172B2 (en) 2014-11-18
KR100733903B1 (ko) 2007-07-02
US20050206313A1 (en) 2005-09-22
EP1058314B1 (en) 2011-08-17
US20050197031A1 (en) 2005-09-08
KR100733898B1 (ko) 2007-07-02
KR20010039644A (ko) 2001-05-15
US20150069371A1 (en) 2015-03-12
US9293726B2 (en) 2016-03-22
TW447145B (en) 2001-07-21
KR20050062506A (ko) 2005-06-23
US7462501B2 (en) 2008-12-09
EP1058314A2 (en) 2000-12-06
US20110108863A1 (en) 2011-05-12
EP1058314A3 (en) 2005-09-14
CN1825620A (zh) 2006-08-30
US7880167B2 (en) 2011-02-01
US20050208863A1 (en) 2005-09-22
KR20050062507A (ko) 2005-06-23
CN1825565B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
KR100733903B1 (ko) 발광장치 제작방법
KR100766905B1 (ko) 발광장치
JP2001052864A (ja) 電気光学装置の作製方法
KR20010007247A (ko) 전기 광학 장치, 전자 장치, 및 전기 광학 장치 제조방법
JP4094437B2 (ja) 電気光学装置の作製方法
JP4265818B2 (ja) 電気光学装置
KR100786550B1 (ko) 디스플레이 장치 및 그 제조 방법
JP2006228744A (ja) カーオーディオ、表示装置及び携帯情報端末
JP4515349B2 (ja) 電気光学装置
JP4532452B2 (ja) 電気光学装置
KR100786992B1 (ko) 전자 장치
JP4532453B2 (ja) 電気光学装置の作製方法
JP4515469B2 (ja) 電気光学装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20050603

Patent event code: PA01071R01D

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061031

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070419

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070625

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070626

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100610

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110607

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120517

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130520

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140516

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150518

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160519

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170601

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180529

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20201205

Termination category: Expiration of duration