JP4166455B2 - 偏光フィルム及び発光装置 - Google Patents
偏光フィルム及び発光装置 Download PDFInfo
- Publication number
- JP4166455B2 JP4166455B2 JP2001305862A JP2001305862A JP4166455B2 JP 4166455 B2 JP4166455 B2 JP 4166455B2 JP 2001305862 A JP2001305862 A JP 2001305862A JP 2001305862 A JP2001305862 A JP 2001305862A JP 4166455 B2 JP4166455 B2 JP 4166455B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- light emitting
- aln
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Polarising Elements (AREA)
- Surface Treatment Of Optical Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
発光装置、特に、プラスチック基板上に形成された有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を有する発光装置および電子機器に関する。また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置と総称する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
【０００４】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光素子は実現されていない。
【０００５】
【発明が解決しようとする課題】
近年、自発光型素子としてＯＬＥＤを有したアクティブマトリクス型発光装置（以下、単に発光装置と呼ぶ）の研究が活発化している。発光装置は有機発光装置（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００６】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００７】
もし、プラスチックフィルム等の可撓性を有する基板の上に有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）が形成された発光装置を作製することができれば、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は非常に広い。
【０００８】
しかし、プラスチックからなる基板は、一般的に水分や酸素を透過しやすく、有機発光層はこれらのものによって劣化が促進されるので、特に発光装置の寿命が短くなりやすい。そこで従来では、プラスチック基板とＯＬＥＤの間に窒化珪素や窒化酸化珪素などからなる絶縁膜を設け、水分や酸素の有機発光層への混入を防いでいた。しかしながら、窒化珪素や窒化酸化珪素などからなる絶縁膜では水分や酸素の有機発光層への混入を十分防止することは困難であった。
【０００９】
加えて、プラスチックフィルム等の基板は一般的に熱に弱く、窒化珪素や窒化酸化珪素などの絶縁膜の成膜温度を高くしすぎると、基板が変形しやすくなる。また、成膜温度が低すぎると膜質の低下につながり、水分や酸素の透過を十分防ぐことが難しくなる。
【００１０】
また、プラスチックフィルム等の基板上に設けた素子を駆動する際、局所的に発熱が生じて基板の一部が変形、変質してしまうことも問題になっている。
【００１１】
さらに、水分や酸素の透過を防ぐために、窒化珪素や窒化酸化珪素などの絶縁膜の膜厚を厚くすると、応力が大きくなり、クラック（亀裂）が入りやすくなる。また、膜厚を厚くすると、基板が曲げられたときに膜にクラックが入りやすくなる。また、基板を剥離する際、被剥離層が曲げられ、被剥離層にクラックが入ることもある。
【００１２】
また、ＴＦＴは、水分や酸素に加え、アルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素の不純物が活性層に拡散すると特性が変化しやすい。
【００１３】
また、最終製品とした後においても、他の不純物、例えば人の汗や接続部品からの不純物が拡散し、有機発光層やＴＦＴの活性層に混入すると、変質や劣化が促進される恐れがある。
【００１４】
本発明は上記問題に鑑み、水分や酸素やアルカリ金属やアルカリ土類金属などの不純物の拡散による劣化を抑えることが可能な発光装置、具体的には、プラスチック基板上に形成されたＯＬＥＤを有する発光装置の提供を課題とする。
【００１５】
【課題を解決するための手段】
一般に、ＯＬＥＤを有する発光装置には、背景が映り込むことを防止する反射防止手段として円偏光板と呼ばれる偏光手段が設けられている。特開平９−１２７８８５号には光出射面に円偏光手段が設けられている発光素子が開示されている。
【００１６】
本発明は、発光素子と観察者の間に設けられる円偏光板の一方の面または双方の面に、酸素や水分がＯＬＥＤの有機発光層に入り込むのを防ぎ、且つアルカリ金属およびアルカリ土類金属などの不純物がＴＦＴの活性層に入り込むのを防ぐことの可能なＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層から選ばれた単層またはこれらの積層（これらの層を以下、バリア膜とも呼ぶ）を設けることを特徴としている。好ましくは、複数のバリア膜で挟んで酸素や水分がＯＬＥＤの有機発光層に入り込むのを防ぐ構成とする。
【００１７】
本明細書において、円偏向板とは、ＯＬＥＤを有する発光装置で背景が映り込むことを防止する反射防止手段を指しており、具体的には位相差板（λ／４板）、位相差フィルム、或いは位相差膜と、偏光板、偏光フィルム、或いは直線偏光膜との組み合わせからなる円偏光板（楕円偏光板を含む）を指している。なお、陰極などによる反射によって観測者の顔や天井などの背景が発光装置の表示部に映ることを背景の映り込みと呼んでいる。具体的には、偏光板の偏光軸と、位相差フィルムの偏光軸とのなす角が４５°になるように設置したものを円偏光板と呼んでいる。こうして設置されると、外部から入射された偏光板を通過した光は直線偏光となり、位相差フィルムで４５°ねじられ、楕円偏光となり、さらにこの楕円偏光が陰極で反射し、位相差フィルムで直線偏光となり。この直線偏光と偏光板の偏光軸のなす角が９０°になるので、反射光は偏光板に吸収される。よって、観測者には映り込みが見えないように、発光装置に位相差フィルムと偏光板が設置されている。このように、円偏光板を用いることによって発光装置の外部から入射して陰極で反射された光が、再び外部に出ないようにしている。なお、本明細書において、円偏向板とは、円偏向フィルムをも含むものとする。
【００１８】
また、本発明は、パッシブマトリクス型とアクティブマトリクス型の両方に適用することができ、さらに駆動方法も特に限定されない。
【００１９】
本明細書で開示する発明の構成は、
陰極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を有する発光装置であって、
前記発光装置に、ＡｌＮXＯYで示される層の単層または積層を有する円偏光板が設けられていることを特徴とする発光装置である。
【００２０】
上記構成において、前記円偏光板の一方の面または双方の面にＡｌＮXＯYで示される層の単層または積層を有していることを特徴としている。また、一方の面または双方の面にＡｌＮXＯYで示される層の単層または積層を有している円偏光板を封止材、支持体、またはカバー材として用いてさらなる軽量化を図ってもよい。
【００２１】
また、上記構成において、前記円偏光板の一方の面にはＡｌＮXＯYで示される層の単層または積層を有し、もう一方の面には接着材を有していることを特徴としている。また、上記各構成において、前記円偏光板は、前記発光素子と観察者の間に設けられ、前記発光素子からの発光が観察者に届くまでの光路間に配置することを特徴としている。
【００２２】
なお、上記各構成において、前記ＡｌＮXＯYで示される層は、窒素を２．５atm％〜４７．５atm％含ませることによって、水分や酸素をブロッキングすることができる効果に加え、熱伝導性が高く放熱効果を有するという特徴を有している。加えて、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴの活性層に入り込むのを防ぐことができる。また、上記各構成において、前記ＡｌＮXＯYで示される層の膜厚は、５０ｎｍ〜５００ｎｍであることを特徴としている。
【００２３】
また、一対の基板の間に挟んだ発光装置であってもよく、本発明の他の構成は、
陰極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を第１の基板と第２の基板との間に挟んだ発光装置であって、
前記第１の基板または前記第２の基板の一方に、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を有する円偏光板が設けられていることを特徴とする発光装置である。
【００２４】
上記構成においては、前記円偏光板は、前記第１の基板または前記第２の基板の一方に接着材で固定されていることを特徴としている。
【００２５】
また、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層が設けられた円偏光板が設けられた側（光出射面側）に設け、もう一方の基板としてプラスチック基板を用いる場合、具体的には、プラスチック基板にＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層からなるバリア膜を２層以上設けて、さらに該２層のバリア膜の間に樹脂を含む応力緩和膜（以下、応力緩和膜と呼ぶ）を設けることが望ましい。そして、該３層以上の絶縁膜上にＯＬＥＤを形成して密封することにより、発光装置を形成する。
【００２６】
また、円偏光板にＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層からなるバリア膜を２層以上設けて、さらに該２層のバリア膜の間に樹脂を含む応力緩和膜（以下、応力緩和膜と呼ぶ）を設けてもよい。
【００２７】
上記構成、即ち、円偏光板またはプラスチック基板に設けたバリア膜と応力緩和膜の積層により、よりフレキシブルになり、曲げたときのクラックを防ぐことができる。
【００２８】
円偏光板またはプラスチック基板に、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層からなる複数のバリア膜を積層することで、バリア膜にクラックが生じても、他のバリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができ、アルカリ金属などの不純物がＴＦＴの活性層に入り込むのを効果的に防ぐことができる。
【００２９】
また、バリア膜に比べて応力が小さい応力緩和膜を、応力緩和膜の間に挟むことで、全体の応力を緩和することができる。よって、トータルのバリア膜の厚さは同じであっても、１層のみのバリア膜に比べて、応力緩和膜を間に挟んだバリア膜は、応力によるクラックが入りにくい。
【００３０】
また、バリア膜と応力緩和膜の積層の組み合わせは、ＡｌＮXＯYで示される層（第１バリア膜）と、該層に接して有機樹脂からなる層と、該層に接してＡｌＮXＯYで示される層（第２バリア膜）との積層でもよいし、有機樹脂からなる層（第１応力緩和膜）と、該層に接してＡｌＮXＯYで示される層と、該層に接して有機樹脂からなる層（第２応力緩和膜）との積層でもよいし、ＡｌＮXＯYで示される層（第１バリア膜）と、該層に接して有機樹脂からなる層と、該層に接してＡｌ2Ｏ3で示される層（第２バリア膜）との積層でもよい。
【００３１】
また、円偏光板またはプラスチック基板に設けるＡｌＮXＯYで示される層として前記発光素子との距離が近い側に窒素を多く含ませ、遠ざかるにつれて窒素が少なくなるような濃度勾配を持たせてもよい。このようにバリア膜をＡｌＮXＯYで示される層に窒素の濃度勾配を持たせた場合、トータルの膜厚を薄くすることができ、トータルの透光性を向上させることができる。
【００３２】
また、本発明において、前記発光素子からの発光をどちらか一方に通過させて出射させる場合には、円偏光板が設けられている基板を通過させて使用者に認識させることが好ましい。
【００３３】
また、２枚の基板で挟む際には接着層で基板同士を接着することになるが、両基板にバリア膜を設けても、接着層を通過して水分や酸素などの不純物が侵入してくる恐れがある。そこで、上記発光素子を覆うパッシベーション膜（保護膜とも呼ぶ）としてＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層またはそれらの積層を用い、上記発光素子をバリア膜とパッシベーション膜とで包む構造とすることが好ましい。加えて、上記発光素子を覆って、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層からなるパッシベーション膜を２層以上設けて、さらに該２層のパッシベーション膜の間に樹脂を含む応力緩和膜（以下、応力緩和膜と呼ぶ）を設けてもよい。パッシベーション膜に比べて応力が小さい応力緩和膜を、応力緩和膜の間に挟むことで、全体の応力を緩和することができる。
【００３４】
また、上記各構成において、前記有機樹脂からなる層は、ＡｌXＮYで示される層よりも応力が小さい材料、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはエポキシ樹脂から選ばれた単層、またはそれらの積層からなることを特徴としている。また、上記各構成において、前記有機樹脂からなる層は、前記基板を接着する接着層を含むことを特徴としている。
【００３５】
また、上記各構成における上記ＡｌＮXＯYで示される層、ＡｌXＮYで示される層により、素子の発熱を拡散させて素子の劣化を抑える効果とともに、プラスチック基板の変形や変質を保護する効果を有する。
【００３６】
また、上記各構成において、前記プラスチック基板は、可撓性を有するプラスチック基板であれば特に限定されないが、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドから選ばれたプラスチック基板である。
【００３７】
また、本発明の他の構成は、
フィルム表面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層またはそれらの積層を有する有機偏光フィルムである。
【００３８】
また、上記構成において、前記ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層またはそれらの積層の合計膜厚は、５０ｎｍ〜５００ｎｍである。
【００３９】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【００４０】
また、ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００４１】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００４２】
（実施の形態１）
図１は、本発明の発光装置の一例を簡略に示した図である。
【００４３】
まず、基板１０を用意し、基板１０上にＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１を形成する。基板１０としては、特に限定されず、ガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いても良い。ここでは簡略化のため、詳細なＯＬＥＤの構成やＴＦＴの構成は図示しない。
【００４４】
次いで、ＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１を覆う保護膜（パッシベーション膜とも呼ばれる）を形成する。保護膜としては、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を用いればよく、ここではＡｌＮXＯY膜を用いる。
【００４５】
そして、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層が一方の面または双方の面に設けられた円偏光板１５を用意する。ここでは双方の面にＡｌＮXＯY膜１４ａ、１４ｂが設けられた円偏光板１５を図示している。
【００４６】
次いで、ＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１が形成された基板１０と、双方の面にＡｌＮXＯY膜１４ａ、１４ｂが設けられた円偏光板１５とを接着材１３で貼り合わせ、封止する。接着材１３としては透光性の高いもの、例えばエポキシ樹脂などを用いればよい。
【００４７】
こうして、図１に示す発光装置が形成される。図１に示す発光装置は、図１中に示した矢印方向に発光するものであり、円偏光板１５により背景が映り込むことを防止している。なお、本発明は、図１中に示した矢印方向に発光するものに限定されず、図１とは逆方向に発光するものにも適用できる。図１とは逆方向に発光する場合、基板１０には透光性を有する基板を用い、ＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１が設けられていない基板１０の面側にＡｌＮXＯY膜が設けられた円偏光板を接着すればよい。
【００４８】
また、膜厚１００ｎｍにおけるＡｌＮXＯY膜の透過率を図１２に示す。図１２に示すように、ＡｌＮXＯY膜は透光性が非常に高く（可視光領域で透過率８０％〜９０％）、発光素子からの発光の妨げにならない。
【００４９】
本発明において、ＡｌＮXＯY膜は、スパッタ法を用い、例えば、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜する。ＡｌＮXＯY膜は、窒素を数atm％以上、好ましくは２．５atm％〜４７．５atm％含む範囲であればよく、スパッタ条件（基板温度、原料ガスおよびその流量、成膜圧力など）を適宜調節することによって窒素濃度を調節することができる。なお、得られたＡｌＮXＯY膜のＥＳＣＡ（Electron Spectroscopy for Analysis）での分析による組成を図１３に示す。また、アルミニウム（Ａｌ）ターゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。なお、スパッタ法に限定されず、蒸着法やその他の公知技術を用いてもよい。
【００５０】
また、ＡｌＮXＯY膜による水分や酸素のブロッキング効果を確認するため、膜厚２００ｎｍのＡｌＮXＯY膜が設けられたフィルム基板でＯＬＥＤを封止したサンプルと、膜厚２００ｎｍのＳｉＮ膜が設けられたフィルム基板でＯＬＥＤを封止したサンプルとを用意して、８５度に加熱した水蒸気雰囲気中での経時変化を調べる実験を行ったところ、ＳｉＮ膜のサンプルに比べ、ＡｌＮXＯY膜のサンプルのほうがＯＬＥＤの寿命が長く、長時間の発光が可能であった。この実験結果から、ＡｌＮXＯY膜は、ＳｉＮ膜よりも装置外から水分や酸素などの不純物といった有機化合物層の劣化を促す物質が侵入することを防げる材料膜であることが読み取れる。
【００５１】
また、ＡｌＮXＯY膜によるアルカリ金属のブロッキング効果を確認するため、シリコン基板上に膜厚５０ｎｍの熱酸化膜を設け、その上に膜厚４０ｎｍのＡｌＮXＯY膜を設け、その上にＬｉを含むアルミニウム電極を設け、これらの膜が設けられた面とは反対側のシリコン基板面にＳｉを含むアルミニウム電極を設けて３００℃、１時間の熱処理を行った後、ＢＴストレス試験（±１．７ＭＶ／ｃｍ、１５０℃、１時間）を行いＭＯＳ特性（Ｃ−Ｖ特性）を測定した。得られたＣ―Ｖ特性は、プラスの電圧を印加した時、即ち＋ＢＴの時、プラス側にシフトしていることから、シフトした原因はＬｉではなく、ＡｌＮXＯY膜によるアルカリ金属のブロッキング効果が有ることが確認できた。比較のため、ＭＯＳの上方に絶縁膜（膜厚１００ｎｍの窒化シリコン膜）を介してＡｌＬｉ合金を形成し、同様にそのＭＯＳの特性変動を調べた。プラスの電圧を印加した時、即ち＋ＢＴの時、Ｃ−Ｖ特性変動は大きくマイナス側にシフトしており、その原因は、主にＬｉが活性層へ混入したことであると考えられる。
【００５２】
（実施の形態２）
図２（Ａ）および図２（Ｂ）は、本発明の有機偏光フィルムの一例を簡略に示した図である。
【００５３】
本発明は、一方の面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を有する有機偏光フィルムも発明の一つであり、図２（Ａ）では、ＡｌＮXＯY膜２２が一方の面に設けられた有機偏光フィルム２１を示す図である。
【００５４】
また、本発明は、双方の面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を有する有機偏光フィルムも発明の一つであり、図２（Ｂ）では、ＡｌＮXＯY膜２４ａ、２４ｂが双方の面に設けられた有機偏光フィルム２３を示す図である。
【００５５】
ここでの有機偏光フィルムとは、偏光フィルム、位相差フィルム、またはこれらのフィルムを組み合わせたものを指しており、具体的にはポリマーフィルムの単層または積層を指している。本発明に用いられる有機偏光フィルムとしては、ポリビニルアルコール系フィルム、エチレンビニルアルコール系フィルム、セルロース系フィルム、ポリカーボネート系フィルムなどが挙げられる。
【００５６】
有機偏光フィルムの一方の面または双方の面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を設けることによって、アルカリ金属やアルカリ土類金属などの不純物の混入を効果的に防ぐ機能を備えたフィルムとすることができる。中でも、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層を用いた場合、発熱を拡散させる効果とともに、有機偏光フィルムの変形や変質を保護する効果を有する。
【００５７】
図１２に示したように、ＡｌＮXＯY膜は透光性が非常に高く（可視光領域で透過率８０％〜９０％）、有機偏光フィルムの偏光機能の妨げにならない。
【００５８】
こうして得られる有機偏光フィルムは、電子卓上計算機、電子時計、ワープロ、自動車や機械類の計器類等の液晶表示装置、サングラス、防目メガネ、立体メガネ、表示素子（ＣＲＴ、ＬＣＤ等）の反射防止フィルムとして用いることができる。
【００５９】
特に、ＯＬＥＤを有する発光装置に対して、背景が映り込むことを防止する反射防止手段として用いれば、酸素や水分がＯＬＥＤの有機発光層に入り込むのを防ぐこともできるため、非常に有用である。
【００６０】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００６１】
（実施例）
［実施例１］
本発明の実施例を図３及び図４を用いて説明する。ここでは、まず、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を同時に作製する方法について詳細に説明する。
【００６２】
まず、基板１００上に第１の材料層１０１、第２の材料層１０２、下地絶縁膜１０３を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層１０４、１０５を形成する。
【００６３】
基板１００としては、ガラス基板（＃１７３７）を用いる。
【００６４】
また、第１の材料層１０１としては、成膜後或いは剥離直前において、１〜１×１０10（Dyne/cm2）の範囲で引張応力を有することを特徴としている。前記第１の材料層としては、上記範囲の引張応力を有する材料であれば、特に限定されず、金属材料（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔなど）、半導体材料（例えばＳｉ、Ｇｅなど）、絶縁体材料、有機材料のいずれか一層、またはこれらの積層を用いることができる。なかでも、タングステン膜、窒化タングステン膜、窒化チタン膜が好ましい。なお、１〜１×１０10（Dyne/cm2）よりも大きな引張応力を有する膜は、熱処理を加えた場合、ピーリングを起しやすい。ここではスパッタ法で膜厚１００ｎｍの窒化チタン膜を用いる。なお、基板１００と密着性が悪い場合にはバッファ層を設ければよい。
【００６５】
また、第２の材料層１０２としては、−１〜−１×１０10（Dyne/cm2）の範囲で圧縮応力を有することを特徴としている。前記第２の材料層としては、上記範囲の圧縮応力を有する材料であれば、特に限定されず、金属材料（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔなど）、半導体材料（例えばＳｉ、Ｇｅなど）、絶縁体材料、有機材料のいずれか一層、またはこれらの積層を用いることができる。なお、−１×１０10（Dyne/cm2）よりも大きな圧縮応力を有する膜は、熱処理を加えた場合、ピーリングを起しやすい。中でも、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層が好ましい。ここではスパッタ法で膜厚２００ｎｍの酸化シリコン膜を用いる。この第１の材料層１０１と第２の材料層１０２の結合力は熱処理には強く、膜剥がれ（ピーリングとも呼ばれる）などが生じないが、物理的手段で簡単に第２の材料層の層内、あるいは界面において剥離することができる。
【００６６】
また、下地絶縁膜１０３としては、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００６７】
本実施例では下地膜１０３を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【００６８】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。
【００６９】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【００７０】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【００７１】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するための第１のレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザやＹＶＯ4レーザの第２高調波、第３高調波を用いる。第１のレーザー光は、パルス発振であってもよいし、連続発振でもよい。パルス発振の場合、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度３９３mJ/cm2で第１のレーザー光の照射を大気中で行なう。なお、大気中、または酸素雰囲気中で行うため、第１のレーザー光の照射により表面に酸化膜が形成される。
【００７２】
次いで、第１のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４５３mJ/cm2で第２のレーザー光の照射を行ない、半導体膜表面における凹凸のＰ―Ｖ値（Peak to Valley、高さの最大値と最小値の差分）が５０ｎｍ以下となる。このＰ−Ｖ値は、ＡＦＭ（原子間力顕微鏡）により得られる。
【００７３】
また、本実施例では第２のレーザー光の照射を全面に行ったが、オフ電流の低減は、画素部のＴＦＴに特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。
【００７４】
次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。
【００７５】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍで形成する。本実施例のスパッタ法による成膜条件は、成膜圧力を０．３Ｐａとし、ガス（Ａｒ）流量を５０（sccm）とし、成膜パワーを３ｋＷとし、基板温度を１５０℃とする。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、３×１０20／ｃｍ3〜６×１０20／ｃｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行いゲッタリングする。
【００７６】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。ここではゲッタリングを行った例を示したが、特に限定されず、他のゲッタリング方法でもよい。
【００７７】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層１０４、１０５を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【００７８】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜１０６となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００７９】
次いで、図３（Ｂ）に示すように、ゲート絶縁膜１０６上に膜厚２０〜１００ｎｍの第１の導電膜１０７と、膜厚１００〜４００ｎｍの第２の導電膜１０８とを積層形成する。本実施例では、ゲート絶縁膜１０６上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層する。
【００８０】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【００８１】
次に、図３（Ｃ）に示すように光露光工程によりレジストからなるマスク１０９を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【００８２】
第１のエッチング処理では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層１１０、１１１（第１の導電層１１０ａ、１１１ａと第２導電層１１０ｂ、１１１ｂ）を形成する。１１２はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
【００８３】
そして、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。（図３（Ｄ））その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14／ｃｍ2として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１形状の導電層１１０、１１１はドーピングする元素に対してマスクとなり、加速電圧を適宣調節（例えば、２０〜６０ｋｅＶ）して、ゲート絶縁膜１１２を通過した不純物元素により不純物領域（ｎ＋領域）１１３、１１４を形成する。例えば、不純物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０20〜１×１０21／ｃｍ3の範囲となるようにする。
【００８４】
次いで、図４（Ａ）に示すように第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、図３（Ｄ）で半導体層に形成された第１の不純物領域の内側に不純物領域を形成する。ドーピングは、第２の導電膜１１０ｂ、１１１ｂを不純物元素に対するマスクとして用い、第１の導電膜１１０ａ、１１１ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜１１０ａ、１１１ａと重なる不純物領域（ｎ−領域）１１５、１１６が形成される。この不純物領域は、第２の導電層１１０ａ、１１１ａがほぼ同じ膜厚で残存していることから、第２の導電層に沿った方向における濃度差は小さく、１×１０17〜１×１０19／ｃｍ3の濃度で形成する。
【００８５】
次いで、図４（Ｂ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層１１７、１１８（第１の導電膜１１７ａ、１１８ａと第２の導電膜１１７ｂ、１１８ｂ）を形成する。１１９はゲート絶縁膜であり、第２の形状の導電層１１７、１１８で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされて膜厚が薄くなる。
【００８６】
そして、図４（Ｃ）に示すように、レジストによるマスク１２０を形成し、ｐチャネル型ＴＦＴを形成する半導体層にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。不純物領域（ｐ＋領域）１２１、１２２の不純物濃度は２×１０20〜２×１０21／ｃｍ3となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【００８７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。第２形状の導電層１１７、１１８はゲート電極となる。その後、図４（Ｄ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜１２３をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの半導体層に添加された不純物元素を活性化する工程を行う。
【００８８】
さらに、窒化シリコン膜１２４を形成し、水素化処理を行う。その結果、窒化シリコン膜１２４中の水素が半導体層中に拡散させることで水素化を達成することができる。
【００８９】
次いで、層間絶縁膜１２５を形成する。層間絶縁膜１２５は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【００９０】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソース配線またはドレイン配線１２６〜１２８を形成する。
【００９１】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を得ることができる。
【００９２】
ｐチャネル型ＴＦＴにはチャネル形成領域１３０、ソース領域またはドレイン領域として機能する不純物領域１２１、１２２を有している。
【００９３】
ｎチャネル型ＴＦＴにはチャネル形成領域１３１、第２形状の導電層から成るゲート電極１１８と重なる不純物領域１１６ａ（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域１１６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域１１９を有している。
【００９４】
このようなＣＭＯＳ回路は、アクティブマトリクス型の発光装置やアクティブマトリクス型の液晶表示装置における駆動回路の一部を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部のトランジスタに応用することができる。
【００９５】
このようなＣＭＯＳ回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【００９６】
［実施例２］
ここでは、上記実施例１で得られるＴＦＴを用いてＯＬＥＤを有する発光装置を作製した例について図５を用い、以下に説明する。
【００９７】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図５に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。このＣＭＯＳ回路は実施例１に従えば得ることができる。
【００９８】
図５において、２００は基板、２０１は第１の材料層、２０２は第２の材料層であり、その素子形成基板上に設けられた下地絶縁層２０３上にはｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなる駆動回路２０４、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴおよびｎチャネル型ＴＦＴからなる電流制御ＴＦＴとが形成されている。また、本実施例では、ＴＦＴはすべてトップゲート型ＴＦＴで形成されている。
【００９９】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの説明は実施例１を参照すれば良いので省略する。また、スイッチングＴＦＴはソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているｐチャネル型ＴＦＴである。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１００】
また、電流制御ＴＦＴのドレイン領域２０６の上には第２層間絶縁膜２０８が設けられる前に、第１層間絶縁膜２０７にコンタクトホールが設けられている。これは第２層間絶縁膜２０８にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第２層間絶縁膜２０８にはドレイン領域２０６に到達するようにコンタクトホールが形成され、ドレイン領域２０６に接続された画素電極２０９が設けられている。画素電極２０９はＯＬＥＤの陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１０１】
次に、２１３は画素電極２０９の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク２１３は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【０１０２】
また、ＯＬＥＤ２１０は画素電極（陰極）２０９、有機化合物層２１１および陽極２１２からなる。陽極２１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。
【０１０３】
なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層した層の総称を有機化合物層と定義する。但し、有機化合物層には有機化合物膜を単層で用いた場合も含むものとする。
【０１０４】
また、発光層としては、有機化合物材料であれば特に限定されないが、高分子材料や低分子材料を用いてもよく、例えばニ重項励起により発光する発光材料からなる薄膜、あるいは三重項励起により発光する発光材料からなる薄膜を用いることができる。
【０１０５】
なお、ここでは図示しないが陽極２１２を形成した後、ＯＬＥＤ２１０を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、熱伝導性を有する膜、例えば、ＡｌＮXＯYで示される層が適している。また、他のパッシベーション膜としては、さらにＤＬＣ膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜を積層してもよく、これらを組み合わせた積層を用いてもよい。
【０１０６】
次いで、ＯＬＥＤ２１０を保護するため、実施の形態１に示したようにＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を表面に有する円偏光板を貼りつけて封止（または封入）工程まで行った後、第１の材料層２０１が設けられた基板２００を引き剥がす。そして第２の材料層にフィルム基板を接着層で貼り合わせる。貼り合わせるフィルム基板上には複数のバリア膜と、前記バリア膜どうしの間に前記バリア膜よりも応力の小さい層（応力緩和膜）とを設けることが好ましい。
【０１０７】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１０８】
［実施例３］
ここでは、実施例２に示した工程とは異なる例を示し、具体的には剥離工程及び貼り合わせ工程についてさらに詳細な説明を図６、図７を用いて説明する。
【０１０９】
図６（Ａ）中、３００は基板、３０１は窒化物層、３０２は酸化物層、３０３は下地絶縁層、３０４a〜３０４ｃは素子、３０５はＯＬＥＤ、３０６は層間絶縁膜である。
【０１１０】
図６（Ａ）において、基板３００はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
【０１１１】
まず、図６（Ａ）に示すように、実施の形態に従って、基板３００上に第１の材料層３０１と第２の材料層３０２とを形成する。この第１の材料層３０１の膜応力と、第２の材料層３０２の膜応力とを異ならせることが重要である。各々の膜厚は、１ｎｍ〜１０００ｎｍの範囲で適宜設定し、各々の膜応力を調節すればよい。
【０１１２】
次いで、第２の材料層３０２上に被剥離層を形成する。被剥離層は、ＴＦＴを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素子）を含む層とすればよい。また、基板３００の耐え得る範囲の熱処理を行うことができる。なお、本発明において、第２の材料層３０２の膜応力と、第１の材料層３０１の膜応力が異なっていても、被剥離層の作製工程における熱処理によって膜剥がれなどが生じない。ここでは、被剥離層として、下地絶縁層３０３上に、駆動回路３１３の素子３０４ａ、３０４ｂ、および画素部３０４の素子３０４ｃを形成し、画素部３０４の素子３０４ｃと電気的に接続するＯＬＥＤ３０５を形成し、ＯＬＥＤを覆うように膜厚１０ｎｍ〜１０００ｎｍである層間絶縁膜（透光性を有する有機樹脂）３０６を形成する。（図６（Ａ））
【０１１３】
また、第１の材料層３０１や第２の材料層３０２によって表面に凹凸が形成された場合、下地絶縁層を形成する前後に表面を平坦化してもよい。平坦化を行った方が、被剥離層においてカバレッジが良好となり、素子を含む被剥離層を形成する場合、素子特性が安定しやすいため好ましい。なお、この平坦化処理として、塗布膜（レジスト膜等）を形成した後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法（ＣＭＰ法）等を用いればよい。
【０１１４】
次いで、層間絶縁膜３０６上に膜厚１０ｎｍ〜１０００ｎｍであるＡｌＮXＯY膜で示されるアルミニウムを含む窒化酸化物膜３０７を形成する。（図６（Ｂ））このＡｌＮXＯY膜３０７は保護膜として機能する。ここでは、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガス（２０ｓｃｃｍ）と窒素ガス（１５ｓｃｃｍ）と酸素ガス（５ｓｃｃｍ）を混合した雰囲気下にて成膜する。また、アルミニウム（Ａｌ）ターゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。また、ＡｌＮXＯY膜３０７は、装置外から水分や酸素などの不純物といったＯＬＥＤの劣化を促す物質が侵入することを防ぐ効果も有している。
【０１１５】
次いで、ＦＰＣ３１０やＩＣチップ（図示しない）をＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で貼り付ける。また、各ＴＦＴ素子の各配線と入出力端子３１１は、配線（接続配線）で繋がれており、入出力端子３１１にはＦＰＣ３１０を異方性導電材で接着する。異方性導電材は樹脂と表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子から成り、導電性粒子により入出力端子とＦＰＣに形成された配線とが電気的に接続される。メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップも同様に異方性導電材で基板に接着し、樹脂中に混入された導電性粒子により、ＩＣチップに設けられた入出力端子と引出線または接続配線及び入出力端子と電気的に接続する。
【０１１６】
次いで、基板３００を物理的手段により引き剥がすために被剥離層を固定する支持体（ＡｌＮXＯY膜３０９ｂが設けられた円偏光板３０９ａ）３０９をエポキシ樹脂などの接着層３０８で貼りつける。（図６（Ｃ））また、円偏光板３０９ａは、バリア膜として機能するＡｌＮXＯY膜を設けられて、水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができる。
【０１１７】
ＦＰＣ３１０やＩＣチップを覆って支持体３０９を貼り付けるため、支持体３０９の接着により、入出力端子３１１とＦＰＣとの接続をさらに固定することができる。また、ここではＦＰＣやＩＣチップを接着した後に支持体を接着した例を示したが、支持体を接着した後、ＦＰＣやＩＣチップを装着してもよい。
【０１１８】
次いで、第１の材料層３０１が設けられている基板３００を物理的手段により引き剥がす。第２の材料層３０２の膜応力と、第１の材料層３０１の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。第１の材料層３０１と第２の材料層３０２との結合力は、熱エネルギーには耐え得る強さを有している一方、互いの膜応力は異なり、第１の材料層３０１と第２の材料層３０２との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離するには最適である。こうして、第２の材料層３０２上に形成された被剥離層を基板３００から分離することができる。剥離後の状態を図７（Ａ）に示す。なお、この剥離方法は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。
【０１１９】
次いで、第２の材料層３０２をエポキシ樹脂などの接着層３０８により転写体３０９ａに貼り付ける。本実施例では保護膜３０７に接着層を接着した例を示す。
【０１２０】
また、ここでは、転写体３０９ａをプラスチックフィルム基板とすることで、軽量化を図っている。また、転写体３１２ａ上にバリア膜として機能するＡｌＮXＯYで示される層（ＡｌＮXＯY膜とも呼ぶ）３１２ｂと、応力緩和膜（有機樹脂）３１２ｃと、ＡｌＮXＯY膜３１２ｄとの積層を設けて、バリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐとともに、複数のバリア膜の間に応力緩和膜を設けることによって、よりフレキシブルな発光装置になり、曲げたときのクラックを防ぐことができる。
【０１２１】
このようにしてフレキシブルなプラスチック基板上に形成されたＯＬＥＤを有する発光装置が完成する。
【０１２２】
なお、本明細書中において、転写体とは、剥離された後、被剥離層と接着させるものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、転写体の形状は特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。また、軽量化を最優先するのであれば、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）などのプラスチック基板が好ましい。
【０１２３】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１２４】
［実施例４］
実施例３では、保護膜に接着層を接着して円偏光板を密着させる例を示したが、本実施例では、円偏光板と保護膜との間に空隙を有する例を図８に示す。
【０１２５】
図８（Ａ）は、ＥＬモジュールを示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切断した断面図である。図８（Ｂ）において、表面にバリア膜として機能するＡｌＮXＯYで示される層（ＡｌＮXＯY膜とも呼ぶ）８１０ｂと、応力緩和膜（有機樹脂）８１０ｃと、ＡｌＮXＯY膜８１０ｄとの積層が設けられた可撓性を有するフィルム基板８１０ａ（例えば、プラスチック基板等）が接着層８３３で絶縁膜８１１と接着されている。なお、接着層８３３もバリア膜よりも応力の小さい材料を用いて応力緩和膜として機能させてもよい。このように、複数のバリア膜８１０ｂ、８１０ｄを積層することで、バリア膜にクラックが生じても、他のバリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができる。加えて、複数のバリア膜の間に応力緩和膜を設けることによって、よりフレキシブルな発光装置になり、曲げたときのクラックを防ぐことができる。
【０１２６】
なお、ここでは耐熱性を有する基板上に絶縁膜８１１、絶縁膜８２０を設け、その上に画素部８１２、ソース側駆動回路８１４、及びゲート側駆動回路８１３を設けた後、カバー材、ここでは円偏光板８３０ａを接着して固定し、耐熱性を有する基板を剥離した後、上記フィルム基板を貼りつけているが、特に限定されず、画素部８２２、ソース側駆動回路８１４、及びゲート側駆動回路８１３の形成温度に耐え得るフィルム基板であれば、フィルム基板上に画素部８１２、ソース側駆動回路８１４、及びゲート側駆動回路８１３を形成すればよく、その場合、接着層を設ける必要はない。
【０１２７】
耐熱性を有する基板（ガラス基板や石英基板）を剥離する技術は特に限定されず、ここでは、膜の内部応力を利用して剥離を行う剥離方法、具体的には、耐熱性を有する基板上に熱処理によって膜剥がれ（ピーリング）などのプロセス上の異常は生じない第１の材料層と第２の材料層との積層を設け、該積層上に素子（ＴＦＴや発光素子）を形成した後、物理的手段、代表的には機械的な力を加えること、例えば人間の手で引き剥がすことで容易に第２の材料層の層内または界面において、きれいに分離できる方法を用いる。第１の材料層と第２の材料層との結合力は、熱エネルギーには耐え得る強さを有している一方、剥離する直前において、引張応力を有する第１の材料層と圧縮応力を有する第２の材料層との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離する。ここでは、第１の材料層としてタングステン膜を用い、第２の材料層としてスパッタ法による酸化珪素膜を用いて剥離させたため、絶縁膜８１１が第２の材料層に相当している。
【０１２８】
また、耐熱性を有する基板を剥離する他の技術として、分離層を介して存在する被剥離層を前記基板から剥離する剥離方法（特開平１０−１２５９２９号公報、特開平１０−１２５９３１号公報）を用いてもよい。上記公報に記載の技術は、非晶質シリコン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。
【０１２９】
図８（Ｂ）において、絶縁膜８２０上には画素部８１２、ゲート側駆動回路８１３が形成されており、画素部８１２は電流制御用ＴＦＴ８２１とそのドレインに電気的に接続された画素電極（陰極）８２２を含む複数の画素により形成される。電流制御用ＴＦＴ８２１としてはｐチャネル型ＴＦＴを用いることも可能であるが、ｎチャネル型ＴＦＴを用いることが好ましい。また、ゲート側駆動回路８１３はｎチャネル型ＴＦＴ８２３とｐチャネル型ＴＦＴ８２４とを組み合わせたＣＭＯＳ回路を用いて形成される。各ＴＦＴの活性層としては、結晶構造を有する半導体膜（ポリシリコン膜）や非晶質構造を有する半導体膜（アモルファスシリコン膜など）を用いる。
【０１３０】
また、画素電極８２２は発光素子（ＯＬＥＤ）の陰極として機能する。また、画素電極８２２の両端にはバンク８２５が形成され、画素電極８２２上には有機化合物層８２６および発光素子の陽極２７が形成される。
【０１３１】
有機化合物層２６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機化合物材料や高分子系有機化合物材料を用いればよい。また、有機化合物層８２６として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機材料や無機材料は公知の材料を用いることができる。
【０１３２】
陽極８２７は全画素に共通の配線としても機能し、接続配線８１８を経由してＦＰＣ８１９に電気的に接続されている。さらに、画素部８１２及びゲート側駆動回路８１３に含まれる素子は全て陽極８２７、有機樹脂８２８、及び保護膜８２９で覆われている。
【０１３３】
また、図８（Ａ）において、８２８は有機樹脂、８２９は保護膜であり、画素部８１２および駆動回路８１３、８１４は有機樹脂８２８で覆われ、その有機樹脂は保護膜（ＡｌＮXＯY膜）８２９で覆われている。なお、有機樹脂８２８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、有機樹脂８２８はできるだけ水分や酸素などの不純物を透過しない材料であることが望ましい。
【０１３４】
さらに、画素部８１２および駆動回路８１３、８１４は、接着剤を用いて円偏光板８３０ａで封止されている。円偏光板８３０ａは、支持体として剥離前に接着される。なお、支持体となる円偏光板８３０ａを接着した後、剥離する際には配線引き出し端子の部分（接続部分）が絶縁膜８２０、８１１のみとなり機械強度が弱くなるため、剥離前にＦＰＣ８１９を貼りつけ、さらに有機樹脂８３２で固定している。
【０１３５】
ここで、熱や外力などによる変形に耐えるため円偏光板８３０ａはフィルム基板８１０ａと同じ材質のもの、例えばプラスチック材料を用いることが望ましい。なお、水分や酸素などの不純物の侵入を防ぐため、円偏光板８３０ａには予めＡｌＮXＯY膜８３０ｂを形成する。ここでは円偏光板中を通して発光を通過させるため、単層のバリア層（ＡｌＮXＯY膜８３０ｂ）としたが、フィルム基板８１０ａと同様に、複数のバリア膜と、該バリア膜どうしの間に前記バリア膜よりも応力の小さい層（応力緩和膜）を設けてもよい。その場合、応力緩和膜としては透光性の高いものを用いる。
【０１３６】
なお、８１８はソース側駆動回路８１４及びゲート側駆動回路８１３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）８１９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書におけるＥＬモジュールには、発光素子が設けられた基板本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１３７】
以上のような構造で発光素子をＡｌＮXＯYで示されるバリア膜８１０ｂ、８１０ｄ及びＡｌＮXＯYで示される保護膜８２９で封入することにより、発光素子を外気から完全に遮断することができ、装置外から水分や酸素等による有機化合物層の酸化が主原因である劣化を促す物質が侵入することを防ぐことができる。加えて、熱伝導性を有するＡｌＮXＯY膜により発熱を発散することができる。従って、信頼性の高い発光装置を得ることができる。
【０１３８】
加えて、複数のバリア膜の間に応力緩和膜を設けることによって、外力が与えられても破壊することなく、フレキシブルな発光装置になる。
【０１３９】
なお、フィルム基板８１０ａ上に画素部８１２や駆動回路や発光素子が設けられている。これらの画素部や駆動回路と同一基板上に複雑な集積回路（メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等）を形成しても可能であるが、少ないマスク数での作製は困難である。従って、メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で実装することが好ましい。フィルム基板８１０ａと円偏光板８３０ａとを接着した後、ＩＣチップを装着してもよいし、フィルム基板８１０ａにＩＣチップを装着した後で円偏光板８３０ａで封止してもよい。
【０１４０】
なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【０１４１】
また、画素電極を陽極とし、有機化合物層と陰極を積層して図８とは逆方向に発光する構成としてもよい。その場合には電流制御用ＴＦＴとしてｐチャネル型ＴＦＴを用いることが好ましい。
【０１４２】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１４３】
［実施例５］
本実施例では、画素電極を陽極とし、有機化合物層と陰極を積層して実施例４（図８）とは逆方向に発光する構成の一例を図９に示す。なお、上面図は図８と同一であるので省略する。
【０１４４】
図９に示した断面構造について以下に説明する。ＡｌＮXＯY膜１０００ｂと応力緩和膜１０００ｃと、ＡｌＮXＯY膜１０００ｄとの積層が設けられた円偏光板１０００ａが絶縁膜１００１と接着層１０２３で貼り合わせられている。絶縁膜１００１上には絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのドレインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。電流制御用ＴＦＴ１０１１は、ｎチャネル型ＴＦＴを用いることも可能であるが、ｐチャネル型ＴＦＴを用いることが好ましい。また、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１４５】
これらのＴＦＴ（１０１１、１０１３、１０１４を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。
【０１４６】
画素電極１０１２は発光素子（ＯＬＥＤ）の陽極として機能する。また、画素電極１０１２の両端にはバンク１０１５が形成され、画素電極１０１２上には有機化合物層１０１６および発光素子の陰極１０１７が形成される。
【０１４７】
陰極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰＣ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１００３に含まれる素子は全て陰極１０１７、有機樹脂１０１８、及び保護膜１０１９で覆われている。保護膜１０１９として、１０００ｂと同じＡｌＮXＯY膜を用いてもよい。また、カバー材１０２０と接着層で貼り合わせている。また、カバー材には凹部を設け、乾燥剤１０２１を設置する。
【０１４８】
また、カバー材１０２０を図９に示す凹部形状とした場合、支持体となるカバー材１０２０を接着した後、剥離する際には配線引き出し端子の部分が絶縁膜１０１０のみとなり機械強度が弱くなるため、剥離前にＦＰＣ１００９を貼りつけ、さらに有機樹脂１０２２で固定することが望ましい。
【０１４９】
また、図９では、画素電極を陽極とし、有機化合物層と陰極を積層したため、発光方向は図９に示す矢印の方向となっている。
【０１５０】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【０１５１】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１５２】
［実施例６］
本発明を実施して形成されたＥＬモジュールは様々な電子機器に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１５３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０、図１１に示す。
【０１５４】
図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１５５】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１５６】
図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１５７】
図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１５８】
図１０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１５９】
図１０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１６０】
図１１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１６１】
図１１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１６２】
図１１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１６３】
ちなみに図１１（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１６４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【０１６５】
【発明の効果】
本発明により、水分や酸素やアルカリ金属やアルカリ土類金属などの不純物の拡散による劣化を抑えることが可能な発光装置を提供することができる。また、円偏光板に熱伝導性の高いバリア膜（ＡｌＮXＯY膜またはＡｌXＮYで示される層）を設けた場合、円偏光手段の機能を持たせたまま、発熱を拡散させて素子の劣化を抑える効果とともに、円偏光フィルムの変形や変質を保護する効果を有する。
【図面の簡単な説明】
【図１】 本発明の発光装置を説明する簡略断面図。
【図２】 本発明の有機偏光フィルムを説明する簡略断面図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 ＴＦＴの作製工程を示す図。
【図５】 ＯＬＥＤが設けられたアクティブマトリクス基板の断面図。
【図６】 実施例３を説明する工程断面図。
【図７】 実施例３を説明する工程断面図。
【図８】 実施例４を説明するＥＬモジュールの断面図。
【図９】 実施例５を説明するＥＬモジュールの断面図。
【図１０】 電子機器の一例を示す図。
【図１１】 電子機器の一例を示す図。
【図１２】 本発明のＡｌＮXＯY膜の透過率を示すグラフである。
【図１３】 本発明のＡｌＮXＯY膜のＥＳＣＡ分析結果である。
【発明の属する技術分野】
発光装置、特に、プラスチック基板上に形成された有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を有する発光装置および電子機器に関する。また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置と総称する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
【０００４】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光素子は実現されていない。
【０００５】
【発明が解決しようとする課題】
近年、自発光型素子としてＯＬＥＤを有したアクティブマトリクス型発光装置（以下、単に発光装置と呼ぶ）の研究が活発化している。発光装置は有機発光装置（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００６】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００７】
もし、プラスチックフィルム等の可撓性を有する基板の上に有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）が形成された発光装置を作製することができれば、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は非常に広い。
【０００８】
しかし、プラスチックからなる基板は、一般的に水分や酸素を透過しやすく、有機発光層はこれらのものによって劣化が促進されるので、特に発光装置の寿命が短くなりやすい。そこで従来では、プラスチック基板とＯＬＥＤの間に窒化珪素や窒化酸化珪素などからなる絶縁膜を設け、水分や酸素の有機発光層への混入を防いでいた。しかしながら、窒化珪素や窒化酸化珪素などからなる絶縁膜では水分や酸素の有機発光層への混入を十分防止することは困難であった。
【０００９】
加えて、プラスチックフィルム等の基板は一般的に熱に弱く、窒化珪素や窒化酸化珪素などの絶縁膜の成膜温度を高くしすぎると、基板が変形しやすくなる。また、成膜温度が低すぎると膜質の低下につながり、水分や酸素の透過を十分防ぐことが難しくなる。
【００１０】
また、プラスチックフィルム等の基板上に設けた素子を駆動する際、局所的に発熱が生じて基板の一部が変形、変質してしまうことも問題になっている。
【００１１】
さらに、水分や酸素の透過を防ぐために、窒化珪素や窒化酸化珪素などの絶縁膜の膜厚を厚くすると、応力が大きくなり、クラック（亀裂）が入りやすくなる。また、膜厚を厚くすると、基板が曲げられたときに膜にクラックが入りやすくなる。また、基板を剥離する際、被剥離層が曲げられ、被剥離層にクラックが入ることもある。
【００１２】
また、ＴＦＴは、水分や酸素に加え、アルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素の不純物が活性層に拡散すると特性が変化しやすい。
【００１３】
また、最終製品とした後においても、他の不純物、例えば人の汗や接続部品からの不純物が拡散し、有機発光層やＴＦＴの活性層に混入すると、変質や劣化が促進される恐れがある。
【００１４】
本発明は上記問題に鑑み、水分や酸素やアルカリ金属やアルカリ土類金属などの不純物の拡散による劣化を抑えることが可能な発光装置、具体的には、プラスチック基板上に形成されたＯＬＥＤを有する発光装置の提供を課題とする。
【００１５】
【課題を解決するための手段】
一般に、ＯＬＥＤを有する発光装置には、背景が映り込むことを防止する反射防止手段として円偏光板と呼ばれる偏光手段が設けられている。特開平９−１２７８８５号には光出射面に円偏光手段が設けられている発光素子が開示されている。
【００１６】
本発明は、発光素子と観察者の間に設けられる円偏光板の一方の面または双方の面に、酸素や水分がＯＬＥＤの有機発光層に入り込むのを防ぎ、且つアルカリ金属およびアルカリ土類金属などの不純物がＴＦＴの活性層に入り込むのを防ぐことの可能なＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層から選ばれた単層またはこれらの積層（これらの層を以下、バリア膜とも呼ぶ）を設けることを特徴としている。好ましくは、複数のバリア膜で挟んで酸素や水分がＯＬＥＤの有機発光層に入り込むのを防ぐ構成とする。
【００１７】
本明細書において、円偏向板とは、ＯＬＥＤを有する発光装置で背景が映り込むことを防止する反射防止手段を指しており、具体的には位相差板（λ／４板）、位相差フィルム、或いは位相差膜と、偏光板、偏光フィルム、或いは直線偏光膜との組み合わせからなる円偏光板（楕円偏光板を含む）を指している。なお、陰極などによる反射によって観測者の顔や天井などの背景が発光装置の表示部に映ることを背景の映り込みと呼んでいる。具体的には、偏光板の偏光軸と、位相差フィルムの偏光軸とのなす角が４５°になるように設置したものを円偏光板と呼んでいる。こうして設置されると、外部から入射された偏光板を通過した光は直線偏光となり、位相差フィルムで４５°ねじられ、楕円偏光となり、さらにこの楕円偏光が陰極で反射し、位相差フィルムで直線偏光となり。この直線偏光と偏光板の偏光軸のなす角が９０°になるので、反射光は偏光板に吸収される。よって、観測者には映り込みが見えないように、発光装置に位相差フィルムと偏光板が設置されている。このように、円偏光板を用いることによって発光装置の外部から入射して陰極で反射された光が、再び外部に出ないようにしている。なお、本明細書において、円偏向板とは、円偏向フィルムをも含むものとする。
【００１８】
また、本発明は、パッシブマトリクス型とアクティブマトリクス型の両方に適用することができ、さらに駆動方法も特に限定されない。
【００１９】
本明細書で開示する発明の構成は、
陰極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を有する発光装置であって、
前記発光装置に、ＡｌＮXＯYで示される層の単層または積層を有する円偏光板が設けられていることを特徴とする発光装置である。
【００２０】
上記構成において、前記円偏光板の一方の面または双方の面にＡｌＮXＯYで示される層の単層または積層を有していることを特徴としている。また、一方の面または双方の面にＡｌＮXＯYで示される層の単層または積層を有している円偏光板を封止材、支持体、またはカバー材として用いてさらなる軽量化を図ってもよい。
【００２１】
また、上記構成において、前記円偏光板の一方の面にはＡｌＮXＯYで示される層の単層または積層を有し、もう一方の面には接着材を有していることを特徴としている。また、上記各構成において、前記円偏光板は、前記発光素子と観察者の間に設けられ、前記発光素子からの発光が観察者に届くまでの光路間に配置することを特徴としている。
【００２２】
なお、上記各構成において、前記ＡｌＮXＯYで示される層は、窒素を２．５atm％〜４７．５atm％含ませることによって、水分や酸素をブロッキングすることができる効果に加え、熱伝導性が高く放熱効果を有するという特徴を有している。加えて、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴの活性層に入り込むのを防ぐことができる。また、上記各構成において、前記ＡｌＮXＯYで示される層の膜厚は、５０ｎｍ〜５００ｎｍであることを特徴としている。
【００２３】
また、一対の基板の間に挟んだ発光装置であってもよく、本発明の他の構成は、
陰極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を第１の基板と第２の基板との間に挟んだ発光装置であって、
前記第１の基板または前記第２の基板の一方に、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を有する円偏光板が設けられていることを特徴とする発光装置である。
【００２４】
上記構成においては、前記円偏光板は、前記第１の基板または前記第２の基板の一方に接着材で固定されていることを特徴としている。
【００２５】
また、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層が設けられた円偏光板が設けられた側（光出射面側）に設け、もう一方の基板としてプラスチック基板を用いる場合、具体的には、プラスチック基板にＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層からなるバリア膜を２層以上設けて、さらに該２層のバリア膜の間に樹脂を含む応力緩和膜（以下、応力緩和膜と呼ぶ）を設けることが望ましい。そして、該３層以上の絶縁膜上にＯＬＥＤを形成して密封することにより、発光装置を形成する。
【００２６】
また、円偏光板にＡｌＮXＯYで示される層、ＡｌXＮYで示される層またはＡｌ2Ｏ3で示される層からなるバリア膜を２層以上設けて、さらに該２層のバリア膜の間に樹脂を含む応力緩和膜（以下、応力緩和膜と呼ぶ）を設けてもよい。
【００２７】
上記構成、即ち、円偏光板またはプラスチック基板に設けたバリア膜と応力緩和膜の積層により、よりフレキシブルになり、曲げたときのクラックを防ぐことができる。
【００２８】
円偏光板またはプラスチック基板に、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層からなる複数のバリア膜を積層することで、バリア膜にクラックが生じても、他のバリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができ、アルカリ金属などの不純物がＴＦＴの活性層に入り込むのを効果的に防ぐことができる。
【００２９】
また、バリア膜に比べて応力が小さい応力緩和膜を、応力緩和膜の間に挟むことで、全体の応力を緩和することができる。よって、トータルのバリア膜の厚さは同じであっても、１層のみのバリア膜に比べて、応力緩和膜を間に挟んだバリア膜は、応力によるクラックが入りにくい。
【００３０】
また、バリア膜と応力緩和膜の積層の組み合わせは、ＡｌＮXＯYで示される層（第１バリア膜）と、該層に接して有機樹脂からなる層と、該層に接してＡｌＮXＯYで示される層（第２バリア膜）との積層でもよいし、有機樹脂からなる層（第１応力緩和膜）と、該層に接してＡｌＮXＯYで示される層と、該層に接して有機樹脂からなる層（第２応力緩和膜）との積層でもよいし、ＡｌＮXＯYで示される層（第１バリア膜）と、該層に接して有機樹脂からなる層と、該層に接してＡｌ2Ｏ3で示される層（第２バリア膜）との積層でもよい。
【００３１】
また、円偏光板またはプラスチック基板に設けるＡｌＮXＯYで示される層として前記発光素子との距離が近い側に窒素を多く含ませ、遠ざかるにつれて窒素が少なくなるような濃度勾配を持たせてもよい。このようにバリア膜をＡｌＮXＯYで示される層に窒素の濃度勾配を持たせた場合、トータルの膜厚を薄くすることができ、トータルの透光性を向上させることができる。
【００３２】
また、本発明において、前記発光素子からの発光をどちらか一方に通過させて出射させる場合には、円偏光板が設けられている基板を通過させて使用者に認識させることが好ましい。
【００３３】
また、２枚の基板で挟む際には接着層で基板同士を接着することになるが、両基板にバリア膜を設けても、接着層を通過して水分や酸素などの不純物が侵入してくる恐れがある。そこで、上記発光素子を覆うパッシベーション膜（保護膜とも呼ぶ）としてＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層またはそれらの積層を用い、上記発光素子をバリア膜とパッシベーション膜とで包む構造とすることが好ましい。加えて、上記発光素子を覆って、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層からなるパッシベーション膜を２層以上設けて、さらに該２層のパッシベーション膜の間に樹脂を含む応力緩和膜（以下、応力緩和膜と呼ぶ）を設けてもよい。パッシベーション膜に比べて応力が小さい応力緩和膜を、応力緩和膜の間に挟むことで、全体の応力を緩和することができる。
【００３４】
また、上記各構成において、前記有機樹脂からなる層は、ＡｌXＮYで示される層よりも応力が小さい材料、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはエポキシ樹脂から選ばれた単層、またはそれらの積層からなることを特徴としている。また、上記各構成において、前記有機樹脂からなる層は、前記基板を接着する接着層を含むことを特徴としている。
【００３５】
また、上記各構成における上記ＡｌＮXＯYで示される層、ＡｌXＮYで示される層により、素子の発熱を拡散させて素子の劣化を抑える効果とともに、プラスチック基板の変形や変質を保護する効果を有する。
【００３６】
また、上記各構成において、前記プラスチック基板は、可撓性を有するプラスチック基板であれば特に限定されないが、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドから選ばれたプラスチック基板である。
【００３７】
また、本発明の他の構成は、
フィルム表面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層またはそれらの積層を有する有機偏光フィルムである。
【００３８】
また、上記構成において、前記ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層またはそれらの積層の合計膜厚は、５０ｎｍ〜５００ｎｍである。
【００３９】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【００４０】
また、ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００４１】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００４２】
（実施の形態１）
図１は、本発明の発光装置の一例を簡略に示した図である。
【００４３】
まず、基板１０を用意し、基板１０上にＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１を形成する。基板１０としては、特に限定されず、ガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いても良い。ここでは簡略化のため、詳細なＯＬＥＤの構成やＴＦＴの構成は図示しない。
【００４４】
次いで、ＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１を覆う保護膜（パッシベーション膜とも呼ばれる）を形成する。保護膜としては、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を用いればよく、ここではＡｌＮXＯY膜を用いる。
【００４５】
そして、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層が一方の面または双方の面に設けられた円偏光板１５を用意する。ここでは双方の面にＡｌＮXＯY膜１４ａ、１４ｂが設けられた円偏光板１５を図示している。
【００４６】
次いで、ＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１が形成された基板１０と、双方の面にＡｌＮXＯY膜１４ａ、１４ｂが設けられた円偏光板１５とを接着材１３で貼り合わせ、封止する。接着材１３としては透光性の高いもの、例えばエポキシ樹脂などを用いればよい。
【００４７】
こうして、図１に示す発光装置が形成される。図１に示す発光装置は、図１中に示した矢印方向に発光するものであり、円偏光板１５により背景が映り込むことを防止している。なお、本発明は、図１中に示した矢印方向に発光するものに限定されず、図１とは逆方向に発光するものにも適用できる。図１とは逆方向に発光する場合、基板１０には透光性を有する基板を用い、ＯＬＥＤを含む層またはＯＬＥＤとＴＦＴを含む層１１が設けられていない基板１０の面側にＡｌＮXＯY膜が設けられた円偏光板を接着すればよい。
【００４８】
また、膜厚１００ｎｍにおけるＡｌＮXＯY膜の透過率を図１２に示す。図１２に示すように、ＡｌＮXＯY膜は透光性が非常に高く（可視光領域で透過率８０％〜９０％）、発光素子からの発光の妨げにならない。
【００４９】
本発明において、ＡｌＮXＯY膜は、スパッタ法を用い、例えば、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜する。ＡｌＮXＯY膜は、窒素を数atm％以上、好ましくは２．５atm％〜４７．５atm％含む範囲であればよく、スパッタ条件（基板温度、原料ガスおよびその流量、成膜圧力など）を適宜調節することによって窒素濃度を調節することができる。なお、得られたＡｌＮXＯY膜のＥＳＣＡ（Electron Spectroscopy for Analysis）での分析による組成を図１３に示す。また、アルミニウム（Ａｌ）ターゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。なお、スパッタ法に限定されず、蒸着法やその他の公知技術を用いてもよい。
【００５０】
また、ＡｌＮXＯY膜による水分や酸素のブロッキング効果を確認するため、膜厚２００ｎｍのＡｌＮXＯY膜が設けられたフィルム基板でＯＬＥＤを封止したサンプルと、膜厚２００ｎｍのＳｉＮ膜が設けられたフィルム基板でＯＬＥＤを封止したサンプルとを用意して、８５度に加熱した水蒸気雰囲気中での経時変化を調べる実験を行ったところ、ＳｉＮ膜のサンプルに比べ、ＡｌＮXＯY膜のサンプルのほうがＯＬＥＤの寿命が長く、長時間の発光が可能であった。この実験結果から、ＡｌＮXＯY膜は、ＳｉＮ膜よりも装置外から水分や酸素などの不純物といった有機化合物層の劣化を促す物質が侵入することを防げる材料膜であることが読み取れる。
【００５１】
また、ＡｌＮXＯY膜によるアルカリ金属のブロッキング効果を確認するため、シリコン基板上に膜厚５０ｎｍの熱酸化膜を設け、その上に膜厚４０ｎｍのＡｌＮXＯY膜を設け、その上にＬｉを含むアルミニウム電極を設け、これらの膜が設けられた面とは反対側のシリコン基板面にＳｉを含むアルミニウム電極を設けて３００℃、１時間の熱処理を行った後、ＢＴストレス試験（±１．７ＭＶ／ｃｍ、１５０℃、１時間）を行いＭＯＳ特性（Ｃ−Ｖ特性）を測定した。得られたＣ―Ｖ特性は、プラスの電圧を印加した時、即ち＋ＢＴの時、プラス側にシフトしていることから、シフトした原因はＬｉではなく、ＡｌＮXＯY膜によるアルカリ金属のブロッキング効果が有ることが確認できた。比較のため、ＭＯＳの上方に絶縁膜（膜厚１００ｎｍの窒化シリコン膜）を介してＡｌＬｉ合金を形成し、同様にそのＭＯＳの特性変動を調べた。プラスの電圧を印加した時、即ち＋ＢＴの時、Ｃ−Ｖ特性変動は大きくマイナス側にシフトしており、その原因は、主にＬｉが活性層へ混入したことであると考えられる。
【００５２】
（実施の形態２）
図２（Ａ）および図２（Ｂ）は、本発明の有機偏光フィルムの一例を簡略に示した図である。
【００５３】
本発明は、一方の面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を有する有機偏光フィルムも発明の一つであり、図２（Ａ）では、ＡｌＮXＯY膜２２が一方の面に設けられた有機偏光フィルム２１を示す図である。
【００５４】
また、本発明は、双方の面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を有する有機偏光フィルムも発明の一つであり、図２（Ｂ）では、ＡｌＮXＯY膜２４ａ、２４ｂが双方の面に設けられた有機偏光フィルム２３を示す図である。
【００５５】
ここでの有機偏光フィルムとは、偏光フィルム、位相差フィルム、またはこれらのフィルムを組み合わせたものを指しており、具体的にはポリマーフィルムの単層または積層を指している。本発明に用いられる有機偏光フィルムとしては、ポリビニルアルコール系フィルム、エチレンビニルアルコール系フィルム、セルロース系フィルム、ポリカーボネート系フィルムなどが挙げられる。
【００５６】
有機偏光フィルムの一方の面または双方の面にＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を設けることによって、アルカリ金属やアルカリ土類金属などの不純物の混入を効果的に防ぐ機能を備えたフィルムとすることができる。中でも、ＡｌＮXＯYで示される層、ＡｌXＮYで示される層を用いた場合、発熱を拡散させる効果とともに、有機偏光フィルムの変形や変質を保護する効果を有する。
【００５７】
図１２に示したように、ＡｌＮXＯY膜は透光性が非常に高く（可視光領域で透過率８０％〜９０％）、有機偏光フィルムの偏光機能の妨げにならない。
【００５８】
こうして得られる有機偏光フィルムは、電子卓上計算機、電子時計、ワープロ、自動車や機械類の計器類等の液晶表示装置、サングラス、防目メガネ、立体メガネ、表示素子（ＣＲＴ、ＬＣＤ等）の反射防止フィルムとして用いることができる。
【００５９】
特に、ＯＬＥＤを有する発光装置に対して、背景が映り込むことを防止する反射防止手段として用いれば、酸素や水分がＯＬＥＤの有機発光層に入り込むのを防ぐこともできるため、非常に有用である。
【００６０】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００６１】
（実施例）
［実施例１］
本発明の実施例を図３及び図４を用いて説明する。ここでは、まず、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を同時に作製する方法について詳細に説明する。
【００６２】
まず、基板１００上に第１の材料層１０１、第２の材料層１０２、下地絶縁膜１０３を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層１０４、１０５を形成する。
【００６３】
基板１００としては、ガラス基板（＃１７３７）を用いる。
【００６４】
また、第１の材料層１０１としては、成膜後或いは剥離直前において、１〜１×１０10（Dyne/cm2）の範囲で引張応力を有することを特徴としている。前記第１の材料層としては、上記範囲の引張応力を有する材料であれば、特に限定されず、金属材料（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔなど）、半導体材料（例えばＳｉ、Ｇｅなど）、絶縁体材料、有機材料のいずれか一層、またはこれらの積層を用いることができる。なかでも、タングステン膜、窒化タングステン膜、窒化チタン膜が好ましい。なお、１〜１×１０10（Dyne/cm2）よりも大きな引張応力を有する膜は、熱処理を加えた場合、ピーリングを起しやすい。ここではスパッタ法で膜厚１００ｎｍの窒化チタン膜を用いる。なお、基板１００と密着性が悪い場合にはバッファ層を設ければよい。
【００６５】
また、第２の材料層１０２としては、−１〜−１×１０10（Dyne/cm2）の範囲で圧縮応力を有することを特徴としている。前記第２の材料層としては、上記範囲の圧縮応力を有する材料であれば、特に限定されず、金属材料（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔなど）、半導体材料（例えばＳｉ、Ｇｅなど）、絶縁体材料、有機材料のいずれか一層、またはこれらの積層を用いることができる。なお、−１×１０10（Dyne/cm2）よりも大きな圧縮応力を有する膜は、熱処理を加えた場合、ピーリングを起しやすい。中でも、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層が好ましい。ここではスパッタ法で膜厚２００ｎｍの酸化シリコン膜を用いる。この第１の材料層１０１と第２の材料層１０２の結合力は熱処理には強く、膜剥がれ（ピーリングとも呼ばれる）などが生じないが、物理的手段で簡単に第２の材料層の層内、あるいは界面において剥離することができる。
【００６６】
また、下地絶縁膜１０３としては、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００６７】
本実施例では下地膜１０３を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【００６８】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。
【００６９】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【００７０】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【００７１】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するための第１のレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザやＹＶＯ4レーザの第２高調波、第３高調波を用いる。第１のレーザー光は、パルス発振であってもよいし、連続発振でもよい。パルス発振の場合、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度３９３mJ/cm2で第１のレーザー光の照射を大気中で行なう。なお、大気中、または酸素雰囲気中で行うため、第１のレーザー光の照射により表面に酸化膜が形成される。
【００７２】
次いで、第１のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４５３mJ/cm2で第２のレーザー光の照射を行ない、半導体膜表面における凹凸のＰ―Ｖ値（Peak to Valley、高さの最大値と最小値の差分）が５０ｎｍ以下となる。このＰ−Ｖ値は、ＡＦＭ（原子間力顕微鏡）により得られる。
【００７３】
また、本実施例では第２のレーザー光の照射を全面に行ったが、オフ電流の低減は、画素部のＴＦＴに特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。
【００７４】
次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。
【００７５】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍで形成する。本実施例のスパッタ法による成膜条件は、成膜圧力を０．３Ｐａとし、ガス（Ａｒ）流量を５０（sccm）とし、成膜パワーを３ｋＷとし、基板温度を１５０℃とする。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、３×１０20／ｃｍ3〜６×１０20／ｃｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行いゲッタリングする。
【００７６】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。ここではゲッタリングを行った例を示したが、特に限定されず、他のゲッタリング方法でもよい。
【００７７】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層１０４、１０５を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【００７８】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜１０６となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００７９】
次いで、図３（Ｂ）に示すように、ゲート絶縁膜１０６上に膜厚２０〜１００ｎｍの第１の導電膜１０７と、膜厚１００〜４００ｎｍの第２の導電膜１０８とを積層形成する。本実施例では、ゲート絶縁膜１０６上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層する。
【００８０】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【００８１】
次に、図３（Ｃ）に示すように光露光工程によりレジストからなるマスク１０９を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【００８２】
第１のエッチング処理では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層１１０、１１１（第１の導電層１１０ａ、１１１ａと第２導電層１１０ｂ、１１１ｂ）を形成する。１１２はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
【００８３】
そして、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。（図３（Ｄ））その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14／ｃｍ2として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１形状の導電層１１０、１１１はドーピングする元素に対してマスクとなり、加速電圧を適宣調節（例えば、２０〜６０ｋｅＶ）して、ゲート絶縁膜１１２を通過した不純物元素により不純物領域（ｎ＋領域）１１３、１１４を形成する。例えば、不純物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０20〜１×１０21／ｃｍ3の範囲となるようにする。
【００８４】
次いで、図４（Ａ）に示すように第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、図３（Ｄ）で半導体層に形成された第１の不純物領域の内側に不純物領域を形成する。ドーピングは、第２の導電膜１１０ｂ、１１１ｂを不純物元素に対するマスクとして用い、第１の導電膜１１０ａ、１１１ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜１１０ａ、１１１ａと重なる不純物領域（ｎ−領域）１１５、１１６が形成される。この不純物領域は、第２の導電層１１０ａ、１１１ａがほぼ同じ膜厚で残存していることから、第２の導電層に沿った方向における濃度差は小さく、１×１０17〜１×１０19／ｃｍ3の濃度で形成する。
【００８５】
次いで、図４（Ｂ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層１１７、１１８（第１の導電膜１１７ａ、１１８ａと第２の導電膜１１７ｂ、１１８ｂ）を形成する。１１９はゲート絶縁膜であり、第２の形状の導電層１１７、１１８で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされて膜厚が薄くなる。
【００８６】
そして、図４（Ｃ）に示すように、レジストによるマスク１２０を形成し、ｐチャネル型ＴＦＴを形成する半導体層にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。不純物領域（ｐ＋領域）１２１、１２２の不純物濃度は２×１０20〜２×１０21／ｃｍ3となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【００８７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。第２形状の導電層１１７、１１８はゲート電極となる。その後、図４（Ｄ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜１２３をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの半導体層に添加された不純物元素を活性化する工程を行う。
【００８８】
さらに、窒化シリコン膜１２４を形成し、水素化処理を行う。その結果、窒化シリコン膜１２４中の水素が半導体層中に拡散させることで水素化を達成することができる。
【００８９】
次いで、層間絶縁膜１２５を形成する。層間絶縁膜１２５は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【００９０】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソース配線またはドレイン配線１２６〜１２８を形成する。
【００９１】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を得ることができる。
【００９２】
ｐチャネル型ＴＦＴにはチャネル形成領域１３０、ソース領域またはドレイン領域として機能する不純物領域１２１、１２２を有している。
【００９３】
ｎチャネル型ＴＦＴにはチャネル形成領域１３１、第２形状の導電層から成るゲート電極１１８と重なる不純物領域１１６ａ（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域１１６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域１１９を有している。
【００９４】
このようなＣＭＯＳ回路は、アクティブマトリクス型の発光装置やアクティブマトリクス型の液晶表示装置における駆動回路の一部を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部のトランジスタに応用することができる。
【００９５】
このようなＣＭＯＳ回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【００９６】
［実施例２］
ここでは、上記実施例１で得られるＴＦＴを用いてＯＬＥＤを有する発光装置を作製した例について図５を用い、以下に説明する。
【００９７】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図５に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。このＣＭＯＳ回路は実施例１に従えば得ることができる。
【００９８】
図５において、２００は基板、２０１は第１の材料層、２０２は第２の材料層であり、その素子形成基板上に設けられた下地絶縁層２０３上にはｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなる駆動回路２０４、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴおよびｎチャネル型ＴＦＴからなる電流制御ＴＦＴとが形成されている。また、本実施例では、ＴＦＴはすべてトップゲート型ＴＦＴで形成されている。
【００９９】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの説明は実施例１を参照すれば良いので省略する。また、スイッチングＴＦＴはソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているｐチャネル型ＴＦＴである。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１００】
また、電流制御ＴＦＴのドレイン領域２０６の上には第２層間絶縁膜２０８が設けられる前に、第１層間絶縁膜２０７にコンタクトホールが設けられている。これは第２層間絶縁膜２０８にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第２層間絶縁膜２０８にはドレイン領域２０６に到達するようにコンタクトホールが形成され、ドレイン領域２０６に接続された画素電極２０９が設けられている。画素電極２０９はＯＬＥＤの陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１０１】
次に、２１３は画素電極２０９の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク２１３は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【０１０２】
また、ＯＬＥＤ２１０は画素電極（陰極）２０９、有機化合物層２１１および陽極２１２からなる。陽極２１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。
【０１０３】
なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層した層の総称を有機化合物層と定義する。但し、有機化合物層には有機化合物膜を単層で用いた場合も含むものとする。
【０１０４】
また、発光層としては、有機化合物材料であれば特に限定されないが、高分子材料や低分子材料を用いてもよく、例えばニ重項励起により発光する発光材料からなる薄膜、あるいは三重項励起により発光する発光材料からなる薄膜を用いることができる。
【０１０５】
なお、ここでは図示しないが陽極２１２を形成した後、ＯＬＥＤ２１０を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、熱伝導性を有する膜、例えば、ＡｌＮXＯYで示される層が適している。また、他のパッシベーション膜としては、さらにＤＬＣ膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜を積層してもよく、これらを組み合わせた積層を用いてもよい。
【０１０６】
次いで、ＯＬＥＤ２１０を保護するため、実施の形態１に示したようにＡｌＮXＯYで示される層、ＡｌXＮYで示される層、またはＡｌ2Ｏ3で示される層から選ばれた単層または積層を表面に有する円偏光板を貼りつけて封止（または封入）工程まで行った後、第１の材料層２０１が設けられた基板２００を引き剥がす。そして第２の材料層にフィルム基板を接着層で貼り合わせる。貼り合わせるフィルム基板上には複数のバリア膜と、前記バリア膜どうしの間に前記バリア膜よりも応力の小さい層（応力緩和膜）とを設けることが好ましい。
【０１０７】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１０８】
［実施例３］
ここでは、実施例２に示した工程とは異なる例を示し、具体的には剥離工程及び貼り合わせ工程についてさらに詳細な説明を図６、図７を用いて説明する。
【０１０９】
図６（Ａ）中、３００は基板、３０１は窒化物層、３０２は酸化物層、３０３は下地絶縁層、３０４a〜３０４ｃは素子、３０５はＯＬＥＤ、３０６は層間絶縁膜である。
【０１１０】
図６（Ａ）において、基板３００はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
【０１１１】
まず、図６（Ａ）に示すように、実施の形態に従って、基板３００上に第１の材料層３０１と第２の材料層３０２とを形成する。この第１の材料層３０１の膜応力と、第２の材料層３０２の膜応力とを異ならせることが重要である。各々の膜厚は、１ｎｍ〜１０００ｎｍの範囲で適宜設定し、各々の膜応力を調節すればよい。
【０１１２】
次いで、第２の材料層３０２上に被剥離層を形成する。被剥離層は、ＴＦＴを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素子）を含む層とすればよい。また、基板３００の耐え得る範囲の熱処理を行うことができる。なお、本発明において、第２の材料層３０２の膜応力と、第１の材料層３０１の膜応力が異なっていても、被剥離層の作製工程における熱処理によって膜剥がれなどが生じない。ここでは、被剥離層として、下地絶縁層３０３上に、駆動回路３１３の素子３０４ａ、３０４ｂ、および画素部３０４の素子３０４ｃを形成し、画素部３０４の素子３０４ｃと電気的に接続するＯＬＥＤ３０５を形成し、ＯＬＥＤを覆うように膜厚１０ｎｍ〜１０００ｎｍである層間絶縁膜（透光性を有する有機樹脂）３０６を形成する。（図６（Ａ））
【０１１３】
また、第１の材料層３０１や第２の材料層３０２によって表面に凹凸が形成された場合、下地絶縁層を形成する前後に表面を平坦化してもよい。平坦化を行った方が、被剥離層においてカバレッジが良好となり、素子を含む被剥離層を形成する場合、素子特性が安定しやすいため好ましい。なお、この平坦化処理として、塗布膜（レジスト膜等）を形成した後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法（ＣＭＰ法）等を用いればよい。
【０１１４】
次いで、層間絶縁膜３０６上に膜厚１０ｎｍ〜１０００ｎｍであるＡｌＮXＯY膜で示されるアルミニウムを含む窒化酸化物膜３０７を形成する。（図６（Ｂ））このＡｌＮXＯY膜３０７は保護膜として機能する。ここでは、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガス（２０ｓｃｃｍ）と窒素ガス（１５ｓｃｃｍ）と酸素ガス（５ｓｃｃｍ）を混合した雰囲気下にて成膜する。また、アルミニウム（Ａｌ）ターゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。また、ＡｌＮXＯY膜３０７は、装置外から水分や酸素などの不純物といったＯＬＥＤの劣化を促す物質が侵入することを防ぐ効果も有している。
【０１１５】
次いで、ＦＰＣ３１０やＩＣチップ（図示しない）をＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で貼り付ける。また、各ＴＦＴ素子の各配線と入出力端子３１１は、配線（接続配線）で繋がれており、入出力端子３１１にはＦＰＣ３１０を異方性導電材で接着する。異方性導電材は樹脂と表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子から成り、導電性粒子により入出力端子とＦＰＣに形成された配線とが電気的に接続される。メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップも同様に異方性導電材で基板に接着し、樹脂中に混入された導電性粒子により、ＩＣチップに設けられた入出力端子と引出線または接続配線及び入出力端子と電気的に接続する。
【０１１６】
次いで、基板３００を物理的手段により引き剥がすために被剥離層を固定する支持体（ＡｌＮXＯY膜３０９ｂが設けられた円偏光板３０９ａ）３０９をエポキシ樹脂などの接着層３０８で貼りつける。（図６（Ｃ））また、円偏光板３０９ａは、バリア膜として機能するＡｌＮXＯY膜を設けられて、水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができる。
【０１１７】
ＦＰＣ３１０やＩＣチップを覆って支持体３０９を貼り付けるため、支持体３０９の接着により、入出力端子３１１とＦＰＣとの接続をさらに固定することができる。また、ここではＦＰＣやＩＣチップを接着した後に支持体を接着した例を示したが、支持体を接着した後、ＦＰＣやＩＣチップを装着してもよい。
【０１１８】
次いで、第１の材料層３０１が設けられている基板３００を物理的手段により引き剥がす。第２の材料層３０２の膜応力と、第１の材料層３０１の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。第１の材料層３０１と第２の材料層３０２との結合力は、熱エネルギーには耐え得る強さを有している一方、互いの膜応力は異なり、第１の材料層３０１と第２の材料層３０２との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離するには最適である。こうして、第２の材料層３０２上に形成された被剥離層を基板３００から分離することができる。剥離後の状態を図７（Ａ）に示す。なお、この剥離方法は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。
【０１１９】
次いで、第２の材料層３０２をエポキシ樹脂などの接着層３０８により転写体３０９ａに貼り付ける。本実施例では保護膜３０７に接着層を接着した例を示す。
【０１２０】
また、ここでは、転写体３０９ａをプラスチックフィルム基板とすることで、軽量化を図っている。また、転写体３１２ａ上にバリア膜として機能するＡｌＮXＯYで示される層（ＡｌＮXＯY膜とも呼ぶ）３１２ｂと、応力緩和膜（有機樹脂）３１２ｃと、ＡｌＮXＯY膜３１２ｄとの積層を設けて、バリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐとともに、複数のバリア膜の間に応力緩和膜を設けることによって、よりフレキシブルな発光装置になり、曲げたときのクラックを防ぐことができる。
【０１２１】
このようにしてフレキシブルなプラスチック基板上に形成されたＯＬＥＤを有する発光装置が完成する。
【０１２２】
なお、本明細書中において、転写体とは、剥離された後、被剥離層と接着させるものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、転写体の形状は特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。また、軽量化を最優先するのであれば、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）などのプラスチック基板が好ましい。
【０１２３】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１２４】
［実施例４］
実施例３では、保護膜に接着層を接着して円偏光板を密着させる例を示したが、本実施例では、円偏光板と保護膜との間に空隙を有する例を図８に示す。
【０１２５】
図８（Ａ）は、ＥＬモジュールを示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切断した断面図である。図８（Ｂ）において、表面にバリア膜として機能するＡｌＮXＯYで示される層（ＡｌＮXＯY膜とも呼ぶ）８１０ｂと、応力緩和膜（有機樹脂）８１０ｃと、ＡｌＮXＯY膜８１０ｄとの積層が設けられた可撓性を有するフィルム基板８１０ａ（例えば、プラスチック基板等）が接着層８３３で絶縁膜８１１と接着されている。なお、接着層８３３もバリア膜よりも応力の小さい材料を用いて応力緩和膜として機能させてもよい。このように、複数のバリア膜８１０ｂ、８１０ｄを積層することで、バリア膜にクラックが生じても、他のバリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができる。加えて、複数のバリア膜の間に応力緩和膜を設けることによって、よりフレキシブルな発光装置になり、曲げたときのクラックを防ぐことができる。
【０１２６】
なお、ここでは耐熱性を有する基板上に絶縁膜８１１、絶縁膜８２０を設け、その上に画素部８１２、ソース側駆動回路８１４、及びゲート側駆動回路８１３を設けた後、カバー材、ここでは円偏光板８３０ａを接着して固定し、耐熱性を有する基板を剥離した後、上記フィルム基板を貼りつけているが、特に限定されず、画素部８２２、ソース側駆動回路８１４、及びゲート側駆動回路８１３の形成温度に耐え得るフィルム基板であれば、フィルム基板上に画素部８１２、ソース側駆動回路８１４、及びゲート側駆動回路８１３を形成すればよく、その場合、接着層を設ける必要はない。
【０１２７】
耐熱性を有する基板（ガラス基板や石英基板）を剥離する技術は特に限定されず、ここでは、膜の内部応力を利用して剥離を行う剥離方法、具体的には、耐熱性を有する基板上に熱処理によって膜剥がれ（ピーリング）などのプロセス上の異常は生じない第１の材料層と第２の材料層との積層を設け、該積層上に素子（ＴＦＴや発光素子）を形成した後、物理的手段、代表的には機械的な力を加えること、例えば人間の手で引き剥がすことで容易に第２の材料層の層内または界面において、きれいに分離できる方法を用いる。第１の材料層と第２の材料層との結合力は、熱エネルギーには耐え得る強さを有している一方、剥離する直前において、引張応力を有する第１の材料層と圧縮応力を有する第２の材料層との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離する。ここでは、第１の材料層としてタングステン膜を用い、第２の材料層としてスパッタ法による酸化珪素膜を用いて剥離させたため、絶縁膜８１１が第２の材料層に相当している。
【０１２８】
また、耐熱性を有する基板を剥離する他の技術として、分離層を介して存在する被剥離層を前記基板から剥離する剥離方法（特開平１０−１２５９２９号公報、特開平１０−１２５９３１号公報）を用いてもよい。上記公報に記載の技術は、非晶質シリコン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。
【０１２９】
図８（Ｂ）において、絶縁膜８２０上には画素部８１２、ゲート側駆動回路８１３が形成されており、画素部８１２は電流制御用ＴＦＴ８２１とそのドレインに電気的に接続された画素電極（陰極）８２２を含む複数の画素により形成される。電流制御用ＴＦＴ８２１としてはｐチャネル型ＴＦＴを用いることも可能であるが、ｎチャネル型ＴＦＴを用いることが好ましい。また、ゲート側駆動回路８１３はｎチャネル型ＴＦＴ８２３とｐチャネル型ＴＦＴ８２４とを組み合わせたＣＭＯＳ回路を用いて形成される。各ＴＦＴの活性層としては、結晶構造を有する半導体膜（ポリシリコン膜）や非晶質構造を有する半導体膜（アモルファスシリコン膜など）を用いる。
【０１３０】
また、画素電極８２２は発光素子（ＯＬＥＤ）の陰極として機能する。また、画素電極８２２の両端にはバンク８２５が形成され、画素電極８２２上には有機化合物層８２６および発光素子の陽極２７が形成される。
【０１３１】
有機化合物層２６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機化合物材料や高分子系有機化合物材料を用いればよい。また、有機化合物層８２６として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機材料や無機材料は公知の材料を用いることができる。
【０１３２】
陽極８２７は全画素に共通の配線としても機能し、接続配線８１８を経由してＦＰＣ８１９に電気的に接続されている。さらに、画素部８１２及びゲート側駆動回路８１３に含まれる素子は全て陽極８２７、有機樹脂８２８、及び保護膜８２９で覆われている。
【０１３３】
また、図８（Ａ）において、８２８は有機樹脂、８２９は保護膜であり、画素部８１２および駆動回路８１３、８１４は有機樹脂８２８で覆われ、その有機樹脂は保護膜（ＡｌＮXＯY膜）８２９で覆われている。なお、有機樹脂８２８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、有機樹脂８２８はできるだけ水分や酸素などの不純物を透過しない材料であることが望ましい。
【０１３４】
さらに、画素部８１２および駆動回路８１３、８１４は、接着剤を用いて円偏光板８３０ａで封止されている。円偏光板８３０ａは、支持体として剥離前に接着される。なお、支持体となる円偏光板８３０ａを接着した後、剥離する際には配線引き出し端子の部分（接続部分）が絶縁膜８２０、８１１のみとなり機械強度が弱くなるため、剥離前にＦＰＣ８１９を貼りつけ、さらに有機樹脂８３２で固定している。
【０１３５】
ここで、熱や外力などによる変形に耐えるため円偏光板８３０ａはフィルム基板８１０ａと同じ材質のもの、例えばプラスチック材料を用いることが望ましい。なお、水分や酸素などの不純物の侵入を防ぐため、円偏光板８３０ａには予めＡｌＮXＯY膜８３０ｂを形成する。ここでは円偏光板中を通して発光を通過させるため、単層のバリア層（ＡｌＮXＯY膜８３０ｂ）としたが、フィルム基板８１０ａと同様に、複数のバリア膜と、該バリア膜どうしの間に前記バリア膜よりも応力の小さい層（応力緩和膜）を設けてもよい。その場合、応力緩和膜としては透光性の高いものを用いる。
【０１３６】
なお、８１８はソース側駆動回路８１４及びゲート側駆動回路８１３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）８１９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書におけるＥＬモジュールには、発光素子が設けられた基板本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１３７】
以上のような構造で発光素子をＡｌＮXＯYで示されるバリア膜８１０ｂ、８１０ｄ及びＡｌＮXＯYで示される保護膜８２９で封入することにより、発光素子を外気から完全に遮断することができ、装置外から水分や酸素等による有機化合物層の酸化が主原因である劣化を促す物質が侵入することを防ぐことができる。加えて、熱伝導性を有するＡｌＮXＯY膜により発熱を発散することができる。従って、信頼性の高い発光装置を得ることができる。
【０１３８】
加えて、複数のバリア膜の間に応力緩和膜を設けることによって、外力が与えられても破壊することなく、フレキシブルな発光装置になる。
【０１３９】
なお、フィルム基板８１０ａ上に画素部８１２や駆動回路や発光素子が設けられている。これらの画素部や駆動回路と同一基板上に複雑な集積回路（メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等）を形成しても可能であるが、少ないマスク数での作製は困難である。従って、メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で実装することが好ましい。フィルム基板８１０ａと円偏光板８３０ａとを接着した後、ＩＣチップを装着してもよいし、フィルム基板８１０ａにＩＣチップを装着した後で円偏光板８３０ａで封止してもよい。
【０１４０】
なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【０１４１】
また、画素電極を陽極とし、有機化合物層と陰極を積層して図８とは逆方向に発光する構成としてもよい。その場合には電流制御用ＴＦＴとしてｐチャネル型ＴＦＴを用いることが好ましい。
【０１４２】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１４３】
［実施例５］
本実施例では、画素電極を陽極とし、有機化合物層と陰極を積層して実施例４（図８）とは逆方向に発光する構成の一例を図９に示す。なお、上面図は図８と同一であるので省略する。
【０１４４】
図９に示した断面構造について以下に説明する。ＡｌＮXＯY膜１０００ｂと応力緩和膜１０００ｃと、ＡｌＮXＯY膜１０００ｄとの積層が設けられた円偏光板１０００ａが絶縁膜１００１と接着層１０２３で貼り合わせられている。絶縁膜１００１上には絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのドレインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。電流制御用ＴＦＴ１０１１は、ｎチャネル型ＴＦＴを用いることも可能であるが、ｐチャネル型ＴＦＴを用いることが好ましい。また、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１４５】
これらのＴＦＴ（１０１１、１０１３、１０１４を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。
【０１４６】
画素電極１０１２は発光素子（ＯＬＥＤ）の陽極として機能する。また、画素電極１０１２の両端にはバンク１０１５が形成され、画素電極１０１２上には有機化合物層１０１６および発光素子の陰極１０１７が形成される。
【０１４７】
陰極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰＣ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１００３に含まれる素子は全て陰極１０１７、有機樹脂１０１８、及び保護膜１０１９で覆われている。保護膜１０１９として、１０００ｂと同じＡｌＮXＯY膜を用いてもよい。また、カバー材１０２０と接着層で貼り合わせている。また、カバー材には凹部を設け、乾燥剤１０２１を設置する。
【０１４８】
また、カバー材１０２０を図９に示す凹部形状とした場合、支持体となるカバー材１０２０を接着した後、剥離する際には配線引き出し端子の部分が絶縁膜１０１０のみとなり機械強度が弱くなるため、剥離前にＦＰＣ１００９を貼りつけ、さらに有機樹脂１０２２で固定することが望ましい。
【０１４９】
また、図９では、画素電極を陽極とし、有機化合物層と陰極を積層したため、発光方向は図９に示す矢印の方向となっている。
【０１５０】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【０１５１】
また、本実施例は、実施の形態２と組み合わせることができる。
【０１５２】
［実施例６］
本発明を実施して形成されたＥＬモジュールは様々な電子機器に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１５３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０、図１１に示す。
【０１５４】
図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１５５】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１５６】
図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１５７】
図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１５８】
図１０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１５９】
図１０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１６０】
図１１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１６１】
図１１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１６２】
図１１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１６３】
ちなみに図１１（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１６４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【０１６５】
【発明の効果】
本発明により、水分や酸素やアルカリ金属やアルカリ土類金属などの不純物の拡散による劣化を抑えることが可能な発光装置を提供することができる。また、円偏光板に熱伝導性の高いバリア膜（ＡｌＮXＯY膜またはＡｌXＮYで示される層）を設けた場合、円偏光手段の機能を持たせたまま、発熱を拡散させて素子の劣化を抑える効果とともに、円偏光フィルムの変形や変質を保護する効果を有する。
【図面の簡単な説明】
【図１】 本発明の発光装置を説明する簡略断面図。
【図２】 本発明の有機偏光フィルムを説明する簡略断面図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 ＴＦＴの作製工程を示す図。
【図５】 ＯＬＥＤが設けられたアクティブマトリクス基板の断面図。
【図６】 実施例３を説明する工程断面図。
【図７】 実施例３を説明する工程断面図。
【図８】 実施例４を説明するＥＬモジュールの断面図。
【図９】 実施例５を説明するＥＬモジュールの断面図。
【図１０】 電子機器の一例を示す図。
【図１１】 電子機器の一例を示す図。
【図１２】 本発明のＡｌＮXＯY膜の透過率を示すグラフである。
【図１３】 本発明のＡｌＮXＯY膜のＥＳＣＡ分析結果である。
Claims (15)
- 基板上に、陰極と、前記陰極に接する有機化合物を含む層と、前記有機化合物を含む層に接する陽極とを有する発光素子を有する発光装置であって、
前記基板は可撓性を有し、
ＡｌＮｘＯｙで示される材料でなる第１の層と、前記第１の層に接する有機樹脂からなる層と、前記有機樹脂からなる層に接するＡｌＮｘＯｙでなる第２の層との積層膜が前記基板と前記発光素子との間に設けられ、
ＡｌＮＸＯＹで示される材料でなる第３の層を有する円偏光板が、前記発光素子の光出射面側に設けられ、
前記第１の層、前記第２の層および前記第３の層はそれぞれ、前記発光素子との距離が近い側に窒素が多く含まれ、遠ざかるにつれ窒素の濃度が減少していることを特徴とする発光装置。 - 基板上に、接着層と、前記接着層上にトランジスタを含む層と、前記トランジスタを含む層上に、陰極と、前記陰極に接する有機化合物を含む層と、前記有機化合物を含む層に接する陽極とを有する発光素子とを有する発光装置であって、
前記基板は可撓性を有し、
ＡｌＮｘＯｙで示される材料でなる第１の層と、前記第１の層に接する有機樹脂からなる層と、前記有機樹脂からなる層に接するＡｌＮｘＯｙでなる第２の層との積層膜が前記基板と前記接着層との間に設けられ、
ＡｌＮＸＯＹで示される材料でなる第３の層を有する円偏光板が、前記発光素子の光出射面側に設けられ、
前記第１の層、前記第２の層および前記第３の層はそれぞれ、前記発光素子との距離が近い側に窒素が多く含まれ、遠ざかるにつれ窒素の濃度が減少していることを特徴とする発光装置。 - 請求項１または請求項２において、前記発光素子上に、ＡｌＮＸＯＹで示される材料でなる第４の層が設けられていることを特徴とする発光装置。
- 請求項１乃至３のいずれか一において、前記円偏光板の一方の面または双方の面に前記第３の層を有していることを特徴とする発光装置。
- 請求項１乃至３のいずれか一において、前記円偏光板の一方の面に前記第３の層を有し、前記円偏光板の他方の面にて前記発光素子の光出射面側に接着されていることを特徴とする発光装置。
- 可撓性を有する基板上にＡｌＮｘＯｙで示される材料でなる第１の層と、前記第１の層に接する有機樹脂からなる層と、前記有機樹脂からなる層に接するＡｌＮｘＯｙでなる第２の層との積層膜が設けられ、
前記積層膜上に、陰極と、前記陰極に接する有機化合物を含む層と、前記有機化合物を含む層に接する陽極とを有する発光素子が設けられ、
前記発光素子上に、ＡｌＮＸＯＹで示される材料でなる第３の層を有する円偏光板が設けられ、
前記第１の層、前記第２の層および前記第３の層はそれぞれ、前記発光素子との距離が近い側に窒素が多く含まれ、遠ざかるにつれ窒素の濃度が減少していることを特徴とする発光装置。 - 可撓性を有する基板上にＡｌＮｘＯｙで示される材料でなる第１の層と、前記第１の層に接する有機樹脂からなる層と、前記有機樹脂からなる層に接するＡｌＮｘＯｙでなる第２の層との積層膜が設けられ、
前記積層膜上に、接着層と、前記接着層上にトランジスタを含む層と、前記トランジスタを含む層上に、陰極と、前記陰極に接する有機化合物を含む層と、前記有機化合物を含む層に接する陽極とを有する発光素子とが設けられ、
前記発光素子上に、ＡｌＮＸＯＹで示される材料でなる第３の層を有する円偏光板が設けられ、
前記第１の層、前記第２の層および前記第３の層はそれぞれ、前記発光素子との距離が近い側に窒素が多く含まれ、遠ざかるにつれ窒素の濃度が減少していることを特徴とする発光装置。 - 請求項６または請求項７において、ＡｌＮＸＯＹで示される材料でなる第４の層が、前記発光素子と前記円偏光板との間に設けられていることを特徴とする発光装置。
- 請求項１乃至８のいずれか一において、前記有機樹脂からなる層は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂から選ばれた単層またはそれらの積層からなることを特徴とする発光装置。
- 請求項１乃至９のいずれか一において、前記ＡｌＮＸＯＹで示される材料は、窒素を２．５〜４７．５ａｔｍ％含んでいることを特徴とする発光装置。
- 請求項１乃至１０のいずれか一において、前記ＡｌＮＸＯＹで示される材料でなる第３の層の膜厚は、５０〜５００ｎｍであることを特徴とする発光装置。
- 請求項１乃至１１のいずれか一において、前記ＡｌＮＸＯＹで示される材料でなる第１および第２の層の合計膜厚は、５０〜５００ｎｍであることを特徴とする発光装置。
- 請求項１乃至１２のいずれか一において、前記可撓性を有する基板はプラスチック基板であることを特徴とする発光装置。
- 請求項１乃至１３のいずれか一において、前記円偏光板にプラスチック材料を用いることを特徴とする発光装置。
- 請求項１乃至１４のいずれか一に記載の発光装置を組み込んだカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末、モバイルコンピュータ、携帯電話または電子書籍。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305862A JP4166455B2 (ja) | 2001-10-01 | 2001-10-01 | 偏光フィルム及び発光装置 |
| US10/260,398 US7005671B2 (en) | 2001-10-01 | 2002-10-01 | Light emitting device, electronic equipment, and organic polarizing film |
| US11/203,406 US7800099B2 (en) | 2001-10-01 | 2005-08-15 | Light emitting device, electronic equipment, and organic polarizing film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305862A JP4166455B2 (ja) | 2001-10-01 | 2001-10-01 | 偏光フィルム及び発光装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003115388A JP2003115388A (ja) | 2003-04-18 |
| JP2003115388A5 JP2003115388A5 (ja) | 2005-06-02 |
| JP4166455B2 true JP4166455B2 (ja) | 2008-10-15 |
Family
ID=19125587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001305862A Expired - Fee Related JP4166455B2 (ja) | 2001-10-01 | 2001-10-01 | 偏光フィルム及び発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7005671B2 (ja) |
| JP (1) | JP4166455B2 (ja) |
Families Citing this family (348)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4101511B2 (ja) * | 2001-12-27 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US20070258085A1 (en) * | 2006-05-02 | 2007-11-08 | Robbins Michael D | Substrate illumination and inspection system |
| US7161291B2 (en) * | 2002-09-24 | 2007-01-09 | Dai Nippon Printing Co., Ltd | Display element and method for producing the same |
| JP4748986B2 (ja) | 2002-11-01 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6881975B2 (en) * | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7652359B2 (en) * | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
| TW579610B (en) * | 2003-01-30 | 2004-03-11 | Epistar Corp | Nitride light-emitting device having adhered reflective layer |
| US7973313B2 (en) * | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
| US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
| JP4131838B2 (ja) * | 2003-05-16 | 2008-08-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4417027B2 (ja) * | 2003-05-21 | 2010-02-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP4531475B2 (ja) * | 2003-08-15 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE10339941A1 (de) * | 2003-08-29 | 2005-03-24 | BSH Bosch und Siemens Hausgeräte GmbH | Kältegerät mit OLED-Display |
| CN100433377C (zh) * | 2003-09-05 | 2008-11-12 | 晶元光电股份有限公司 | 具有粘贴反射层的氮化物发光元件 |
| US20050093437A1 (en) * | 2003-10-31 | 2005-05-05 | Ouyang Michael X. | OLED structures with strain relief, antireflection and barrier layers |
| KR100565636B1 (ko) | 2003-12-02 | 2006-03-30 | 엘지전자 주식회사 | 유기 ｅｌ 소자 및 그의 제조방법 |
| US7768405B2 (en) * | 2003-12-12 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| KR100656497B1 (ko) * | 2004-02-09 | 2006-12-11 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR100581903B1 (ko) | 2004-03-09 | 2006-05-22 | 삼성에스디아이 주식회사 | 전계 발광 디스플레이 장치 |
| KR100699988B1 (ko) * | 2004-03-19 | 2007-03-26 | 삼성에스디아이 주식회사 | 평판표시장치 |
| DE102004016627A1 (de) | 2004-03-29 | 2005-11-24 | Gottlieb Binder Gmbh & Co. Kg | Anzeigevorrichtung |
| US7764012B2 (en) * | 2004-04-16 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus |
| JP4637513B2 (ja) * | 2004-06-25 | 2011-02-23 | 株式会社 日立ディスプレイズ | 表示装置およびその駆動方法 |
| TWI238020B (en) * | 2004-08-26 | 2005-08-11 | Ind Tech Res Inst | Fabrication and structure for pixels of top-emitting organic light emitting diode |
| JP2006100140A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Matsushita Display Technology Co Ltd | 有機ｅｌ表示装置の製造方法 |
| US7753751B2 (en) | 2004-09-29 | 2010-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating the display device |
| US7733448B2 (en) * | 2004-10-29 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2006138983A (ja) * | 2004-11-11 | 2006-06-01 | Sony Corp | 微粒子構造体、微粒子構造体の形成方法及びスクリーン |
| KR100669778B1 (ko) * | 2004-11-20 | 2007-01-16 | 삼성에스디아이 주식회사 | 기판 및 박막 트랜지스터를 구비한 기판 |
| US20070188506A1 (en) * | 2005-02-14 | 2007-08-16 | Lieven Hollevoet | Methods and systems for power optimized display |
| JP2007026970A (ja) * | 2005-07-20 | 2007-02-01 | Hitachi Displays Ltd | 有機発光表示装置 |
| KR100696200B1 (ko) * | 2005-10-14 | 2007-03-20 | 한국전자통신연구원 | 능동 구동 표시 장치 및 그 제조방법 |
| TWI398705B (zh) * | 2005-11-04 | 2013-06-11 | Semiconductor Energy Lab | 顯示裝置 |
| WO2007063782A1 (en) * | 2005-11-30 | 2007-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1793264A1 (en) * | 2005-12-05 | 2007-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100714016B1 (ko) * | 2005-12-13 | 2007-05-04 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 |
| WO2007072766A1 (en) * | 2005-12-22 | 2007-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007173084A (ja) * | 2005-12-22 | 2007-07-05 | Canon Inc | 発光素子 |
| EP1804114B1 (en) * | 2005-12-28 | 2014-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1804115A1 (en) * | 2005-12-28 | 2007-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1826604B1 (en) * | 2006-01-31 | 2015-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1832915B1 (en) | 2006-01-31 | 2012-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device with improved contrast |
| KR20080092466A (ko) * | 2006-02-02 | 2008-10-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| EP1816508A1 (en) * | 2006-02-02 | 2007-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1826605A1 (en) | 2006-02-24 | 2007-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1826606B1 (en) * | 2006-02-24 | 2012-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7232969B1 (en) * | 2006-04-06 | 2007-06-19 | Speed Tech Corp. | Keypad |
| US20090116727A1 (en) * | 2006-05-02 | 2009-05-07 | Accretech Usa, Inc. | Apparatus and Method for Wafer Edge Defects Detection |
| US20090122304A1 (en) * | 2006-05-02 | 2009-05-14 | Accretech Usa, Inc. | Apparatus and Method for Wafer Edge Exclusion Measurement |
| US7508504B2 (en) * | 2006-05-02 | 2009-03-24 | Accretech Usa, Inc. | Automatic wafer edge inspection and review system |
| TW200809739A (en) * | 2006-08-08 | 2008-02-16 | Ritdisplay Corp | Method for fabricating active matrix organic electro-luminescence display panel |
| KR20080023380A (ko) * | 2006-09-11 | 2008-03-14 | 삼성전자주식회사 | 표시 패널 및 표시 기판의 제조 방법 |
| JP2008270172A (ja) * | 2007-03-26 | 2008-11-06 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子の製造方法 |
| JP5094250B2 (ja) * | 2007-07-10 | 2012-12-12 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| US20090162667A1 (en) * | 2007-12-20 | 2009-06-25 | Lumination Llc | Lighting device having backlighting, illumination and display applications |
| KR101811782B1 (ko) | 2008-07-10 | 2018-01-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
| JP5216716B2 (ja) * | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| KR101002659B1 (ko) | 2008-12-23 | 2010-12-20 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| JP2010181777A (ja) * | 2009-02-09 | 2010-08-19 | Hitachi Displays Ltd | 表示装置 |
| JP5604505B2 (ja) | 2009-04-06 | 2014-10-08 | アリゾナ ボード オブ リージェンツ アクティング フォー アンド オン ビハーフ オブ アリゾナ ステイト ユニバーシティ | 四配位白金錯体の合成およびそれらの発光デバイスへの応用 |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| KR101155907B1 (ko) * | 2009-06-04 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| KR101084230B1 (ko) * | 2009-11-16 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| EP2506303A4 (en) * | 2009-11-27 | 2017-11-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US20130203996A1 (en) | 2010-04-30 | 2013-08-08 | Jian Li | Synthesis of Four Coordinated Palladium Complexes and Their Applications in Light Emitting Devices Thereof |
| KR101701978B1 (ko) * | 2010-06-03 | 2017-02-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조 방법 |
| KR20120004862A (ko) * | 2010-07-07 | 2012-01-13 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US12362219B2 (en) | 2010-11-18 | 2025-07-15 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8163581B1 (en) * | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US12360310B2 (en) | 2010-10-13 | 2025-07-15 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US20130284946A1 (en) * | 2010-11-02 | 2013-10-31 | Kba-Notasys Sa | Device for irradiating substrate material in the form of a sheet or web and uses thereof |
| US12125737B1 (en) | 2010-11-18 | 2024-10-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US12243765B2 (en) | 2010-11-18 | 2025-03-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US12272586B2 (en) | 2010-11-18 | 2025-04-08 | Monolithic 3D Inc. | 3D semiconductor memory device and structure with memory and metal layers |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US12154817B1 (en) | 2010-11-18 | 2024-11-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US12136562B2 (en) | 2010-11-18 | 2024-11-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US12100611B2 (en) | 2010-11-18 | 2024-09-24 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US12144190B2 (en) | 2010-11-18 | 2024-11-12 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and memory cells preliminary class |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US12463076B2 (en) | 2010-12-16 | 2025-11-04 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| TWI541247B (zh) | 2011-02-18 | 2016-07-11 | 美國亞利桑那州立大學董事會 | 具有幾何失真電荷轉移態之四配位鉑及鈀錯合物及彼等於發光裝置中之應用 |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| JP5881966B2 (ja) * | 2011-04-01 | 2016-03-09 | 山本光学株式会社 | レンズおよび眼鏡 |
| CN103262663B (zh) | 2011-04-28 | 2016-12-14 | 住友理工株式会社 | 微波等离子体生成装置和采用该装置的磁控溅射成膜装置 |
| US9238668B2 (en) | 2011-05-26 | 2016-01-19 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University | Synthesis of platinum and palladium complexes as narrow-band phosphorescent emitters for full color displays |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| JP5907701B2 (ja) * | 2011-11-18 | 2016-04-26 | 住友理工株式会社 | フィルム部材の製造方法 |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| KR102079188B1 (ko) * | 2012-05-09 | 2020-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
| US9711741B2 (en) | 2012-08-24 | 2017-07-18 | Arizona Board Of Regents On Behalf Of Arizona State University | Metal compounds and methods and uses thereof |
| KR102124227B1 (ko) | 2012-09-24 | 2020-06-17 | 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 | 금속 화합물, 방법, 및 이의 용도 |
| WO2014109814A2 (en) | 2012-10-26 | 2014-07-17 | Arizona Board Of Regents Acting For And On Behalf Of Arizona State University | Metal complexes, methods, and uses thereof |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US12249538B2 (en) | 2012-12-29 | 2025-03-11 | Monolithic 3D Inc. | 3D semiconductor device and structure including power distribution grids |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12100646B2 (en) | 2013-03-12 | 2024-09-24 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9673409B2 (en) | 2013-06-10 | 2017-06-06 | Arizona Board Of Regents On Behalf Of Arizona State University | Phosphorescent tetradentate metal complexes having modified emission spectra |
| KR102080752B1 (ko) * | 2013-07-23 | 2020-02-25 | 삼성디스플레이 주식회사 | 봉지 구조물, 봉지 구조물을 포함하는 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법 |
| JP6804823B2 (ja) | 2013-10-14 | 2020-12-23 | アリゾナ・ボード・オブ・リージェンツ・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティーＡｒｉｚｏｎａ Ｂｏａｒｄ ｏｆ Ｒｅｇｅｎｔｓ ｏｎ ｂｅｈａｌｆ ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ | 白金錯体およびデバイス |
| CN103682155A (zh) * | 2013-12-10 | 2014-03-26 | 京东方科技集团股份有限公司 | 有机电致发光显示器件、其光学薄膜层叠体及制备方法 |
| US10020455B2 (en) | 2014-01-07 | 2018-07-10 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate platinum and palladium complex emitters containing phenyl-pyrazole and its analogues |
| US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| WO2015131158A1 (en) | 2014-02-28 | 2015-09-03 | Arizona Board Of Regents On Behalf Of Arizona State University | Chiral metal complexes as emitters for organic polarized electroluminescent devices |
| JP2015195104A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| US9941479B2 (en) | 2014-06-02 | 2018-04-10 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate cyclometalated platinum complexes containing 9,10-dihydroacridine and its analogues |
| US9923155B2 (en) | 2014-07-24 | 2018-03-20 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate platinum (II) complexes cyclometalated with functionalized phenyl carbene ligands and their analogues |
| US9502671B2 (en) | 2014-07-28 | 2016-11-22 | Arizona Board Of Regents On Behalf Of Arizona State University | Tridentate cyclometalated metal complexes with six-membered coordination rings |
| US9818959B2 (en) | 2014-07-29 | 2017-11-14 | Arizona Board of Regents on behlaf of Arizona State University | Metal-assisted delayed fluorescent emitters containing tridentate ligands |
| US10793546B2 (en) | 2014-08-15 | 2020-10-06 | Arizona Board Of Regents On Behalf Of Arizona State University | Non-platinum metal complexes for excimer based single dopant white organic light emitting diodes |
| WO2016029137A1 (en) | 2014-08-22 | 2016-02-25 | Arizona Board Of Regents On Behalf Of Arizona State University | Organic light-emitting diodes with fluorescent and phosphorescent emitters |
| US9920242B2 (en) | 2014-08-22 | 2018-03-20 | Arizona Board Of Regents On Behalf Of Arizona State University | Metal-assisted delayed fluorescent materials as co-host materials for fluorescent OLEDs |
| KR102603895B1 (ko) * | 2014-10-17 | 2023-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법 |
| US10033003B2 (en) | 2014-11-10 | 2018-07-24 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate metal complexes with carbon group bridging ligands |
| US9865825B2 (en) | 2014-11-10 | 2018-01-09 | Arizona Board Of Regents On Behalf Of Arizona State University | Emitters based on octahedral metal complexes |
| KR102479019B1 (ko) * | 2015-03-05 | 2022-12-19 | 삼성디스플레이 주식회사 | 플렉서블 표시장치 |
| US12477752B2 (en) | 2015-09-21 | 2025-11-18 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| KR102387038B1 (ko) * | 2015-05-19 | 2022-04-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| US9711739B2 (en) | 2015-06-02 | 2017-07-18 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate metal complexes containing indoloacridine and its analogues |
| US9879039B2 (en) | 2015-06-03 | 2018-01-30 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate and octahedral metal complexes containing naphthyridinocarbazole and its analogues |
| WO2016197019A1 (en) | 2015-06-04 | 2016-12-08 | Jian Li | Transparent electroluminescent devices with controlled one-side emissive displays |
| US10978489B2 (en) * | 2015-07-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device |
| US10158091B2 (en) | 2015-08-04 | 2018-12-18 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate platinum (II) and palladium (II) complexes, devices, and uses thereof |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US12100658B2 (en) | 2015-09-21 | 2024-09-24 | Monolithic 3D Inc. | Method to produce a 3D multilayer semiconductor device and structure |
| US12178055B2 (en) | 2015-09-21 | 2024-12-24 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| CN115942752A (zh) | 2015-09-21 | 2023-04-07 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
| US12250830B2 (en) | 2015-09-21 | 2025-03-11 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US12120880B1 (en) | 2015-10-24 | 2024-10-15 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US12219769B2 (en) | 2015-10-24 | 2025-02-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US9786790B2 (en) | 2015-12-10 | 2017-10-10 | Industrial Technology Research Institute | Flexible device |
| US11335865B2 (en) | 2016-04-15 | 2022-05-17 | Arizona Board Of Regents On Behalf Of Arizona State University | OLED with multi-emissive material layer |
| US10475847B2 (en) | 2016-04-28 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having stress-neutralized film stack and method of fabricating same |
| US10177323B2 (en) | 2016-08-22 | 2019-01-08 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate platinum (II) and palladium (II) complexes and octahedral iridium complexes employing azepine functional groups and their analogues |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US12225704B2 (en) | 2016-10-10 | 2025-02-11 | Monolithic 3D Inc. | 3D memory devices and structures with memory arrays and metal layers |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| KR20250164885A (ko) | 2016-10-12 | 2025-11-25 | 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 | 협대역 적색 인광성 4좌 백금(ii) 착물 |
| KR102717588B1 (ko) * | 2016-11-28 | 2024-10-17 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치 제조방법 |
| US11183670B2 (en) | 2016-12-16 | 2021-11-23 | Arizona Board Of Regents On Behalf Of Arizona State University | Organic light emitting diode with split emissive layer |
| US11708385B2 (en) | 2017-01-27 | 2023-07-25 | Arizona Board Of Regents On Behalf Of Arizona State University | Metal-assisted delayed fluorescent emitters employing pyrido-pyrrolo-acridine and analogues |
| US10516117B2 (en) | 2017-05-19 | 2019-12-24 | Arizona Board Of Regents On Behalf Of Arizona State University | Metal-assisted delayed fluorescent emttters employing benzo-imidazo-phenanthridine and analogues |
| US11101435B2 (en) | 2017-05-19 | 2021-08-24 | Arizona Board Of Regents On Behalf Of Arizona State University | Tetradentate platinum and palladium complexes based on biscarbazole and analogues |
| KR102343573B1 (ko) * | 2017-05-26 | 2021-12-28 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치 |
| JP6907032B2 (ja) * | 2017-06-06 | 2021-07-21 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| WO2019079508A2 (en) | 2017-10-17 | 2019-04-25 | Jian Li | PREFERRED MOLECULAR ORIENTATED PHOSPHORESCENT EXCIMERS AS MONOCHROMATIC TRANSMITTERS FOR DISPLAY AND LIGHTING APPLICATIONS |
| WO2019079505A1 (en) | 2017-10-17 | 2019-04-25 | Jian Li | HOLES LOCKING MATERIAL FOR ORGANIC ELECTROLUMINESCENT DIODES |
| JP2019125423A (ja) | 2018-01-12 | 2019-07-25 | 株式会社Ｊｏｌｅｄ | 表示装置 |
| US12037348B2 (en) | 2018-03-09 | 2024-07-16 | Arizona Board Of Regents On Behalf Of Arizona State University | Blue and narrow band green and red emitting metal complexes |
| WO2019175704A1 (ja) | 2018-03-16 | 2019-09-19 | 株式会社半導体エネルギー研究所 | 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法 |
| US12091429B2 (en) | 2018-07-16 | 2024-09-17 | Arizona Board Of Regents On Behalf Of Arizona State University | Fluorinated porphyrin derivatives for optoelectronic applications |
| CN111277732A (zh) * | 2018-12-04 | 2020-06-12 | 三赢科技（深圳）有限公司 | 车载摄像头及交通工具 |
| US11878988B2 (en) | 2019-01-24 | 2024-01-23 | Arizona Board Of Regents On Behalf Of Arizona State University | Blue phosphorescent emitters employing functionalized imidazophenthridine and analogues |
| US11594691B2 (en) | 2019-01-25 | 2023-02-28 | Arizona Board Of Regents On Behalf Of Arizona State University | Light outcoupling efficiency of phosphorescent OLEDs by mixing horizontally aligned fluorescent emitters |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US11785838B2 (en) | 2019-10-02 | 2023-10-10 | Arizona Board Of Regents On Behalf Of Arizona State University | Green and red organic light-emitting diodes employing excimer emitters |
| CN111129329A (zh) * | 2019-12-26 | 2020-05-08 | Tcl华星光电技术有限公司 | 发光电化学池及电致发光显示装置 |
| KR102811895B1 (ko) * | 2020-04-27 | 2025-05-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| US11945985B2 (en) | 2020-05-19 | 2024-04-02 | Arizona Board Of Regents On Behalf Of Arizona State University | Metal assisted delayed fluorescent emitters for organic light-emitting diodes |
| CN113683625B (zh) | 2020-05-19 | 2025-06-10 | 亚利桑那州立大学董事会 | 用于有机发光二极管的金属辅助延迟荧光发射体 |
| KR102839164B1 (ko) * | 2021-10-28 | 2025-07-25 | 엘지디스플레이 주식회사 | 표시 장치 |
Family Cites Families (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3939834A (en) * | 1974-09-24 | 1976-02-24 | Mcmahon Patrick J | Metal coated articles |
| US4489481A (en) * | 1982-09-20 | 1984-12-25 | Texas Instruments Incorporated | Insulator and metallization method for VLSI devices with anisotropically-etched contact holes |
| JPS59121876A (ja) | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| JPS61256663A (ja) | 1985-05-09 | 1986-11-14 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS6435961A (en) | 1987-07-30 | 1989-02-07 | Ricoh Kk | Thin film transistor |
| JPS6435961U (ja) | 1987-08-31 | 1989-03-03 | ||
| JPH0270059A (ja) | 1987-12-02 | 1990-03-08 | Idemitsu Petrochem Co Ltd | 器具およびその製造方法 |
| US4911814A (en) * | 1988-02-08 | 1990-03-27 | Nippon Telegraph And Telephone Corporation | Thin film forming apparatus and ion source utilizing sputtering with microwave plasma |
| JP2742057B2 (ja) * | 1988-07-14 | 1998-04-22 | シャープ株式会社 | 薄膜ｅｌパネル |
| US5189405A (en) * | 1989-01-26 | 1993-02-23 | Sharp Kabushiki Kaisha | Thin film electroluminescent panel |
| JPH02225346A (ja) * | 1989-02-27 | 1990-09-07 | Central Glass Co Ltd | 熱線反射ガラス |
| JPH0329291A (ja) * | 1989-06-27 | 1991-02-07 | Sumitomo Bakelite Co Ltd | 有機分散型ｅｌランプ用捕水フィルム |
| JP2915015B2 (ja) | 1989-09-20 | 1999-07-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3071818B2 (ja) | 1990-11-26 | 2000-07-31 | 松下電器産業株式会社 | 半導体基板の製造方法 |
| US5946561A (en) * | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3175219B2 (ja) | 1991-08-21 | 2001-06-11 | スズキ株式会社 | スクーターの車体前部構造 |
| JPH05203809A (ja) * | 1992-01-24 | 1993-08-13 | Nippon Synthetic Chem Ind Co Ltd:The | 位相差板 |
| JP2975766B2 (ja) | 1992-05-13 | 1999-11-10 | 三洋電機株式会社 | 可撓性のある薄膜太陽電池の製造方法 |
| KR970010652B1 (ko) * | 1992-07-06 | 1997-06-30 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 박막형 반도체 장치 및 그 제작방법 |
| JPH06296023A (ja) * | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| US5326968A (en) * | 1993-03-12 | 1994-07-05 | Honeywell Inc. | Photoelectric sensor with a circular polarizing lens attached to its housing |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| US5455625A (en) * | 1993-09-23 | 1995-10-03 | Rosco Inc. | Video camera unit, protective enclosure and power circuit for same, particularly for use in vehicles |
| JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| JPH07169567A (ja) * | 1993-12-16 | 1995-07-04 | Idemitsu Kosan Co Ltd | 有機ｅｌ素子 |
| JP3145574B2 (ja) | 1994-08-09 | 2001-03-12 | 京セラ株式会社 | セラミック抵抗体 |
| US5668524A (en) * | 1994-02-09 | 1997-09-16 | Kyocera Corporation | Ceramic resistor and electrostatic chuck having an aluminum nitride crystal phase |
| JP3273110B2 (ja) | 1994-11-30 | 2002-04-08 | 京セラ株式会社 | セラミック抵抗体 |
| JP3181006B2 (ja) | 1994-08-11 | 2001-07-03 | 京セラ株式会社 | 静電チャック |
| JP3254072B2 (ja) * | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3176219B2 (ja) | 1994-05-31 | 2001-06-11 | 京セラ株式会社 | 静電チャック |
| JPH0853116A (ja) | 1994-08-11 | 1996-02-27 | Kirin Brewery Co Ltd | 炭素膜コーティングプラスチック容器 |
| JPH0862590A (ja) * | 1994-08-25 | 1996-03-08 | Mitsui Toatsu Chem Inc | 透明電極用基板 |
| JP3637078B2 (ja) | 1994-08-29 | 2005-04-06 | 三井化学株式会社 | ガスバリヤー性低透湿性絶縁性透明電極用基板およびその用途 |
| US5627364A (en) * | 1994-10-11 | 1997-05-06 | Tdk Corporation | Linear array image sensor with thin-film light emission element light source |
| US6083628A (en) * | 1994-11-04 | 2000-07-04 | Sigma Laboratories Of Arizona, Inc. | Hybrid polymer film |
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3152857B2 (ja) | 1995-02-28 | 2001-04-03 | 京セラ株式会社 | 静電チャック |
| JPH08286180A (ja) * | 1995-04-13 | 1996-11-01 | Nippon Kayaku Co Ltd | 液晶表示素子 |
| US5771562A (en) * | 1995-05-02 | 1998-06-30 | Motorola, Inc. | Passivation of organic devices |
| JP3107743B2 (ja) * | 1995-07-31 | 2000-11-13 | カシオ計算機株式会社 | 電子放出性電極およびその製造方法、並びにそれを用いた冷陰極蛍光管およびプラズマディスプレイ |
| JPH09127885A (ja) * | 1995-10-30 | 1997-05-16 | Sony Corp | 表示素子 |
| US5686360A (en) * | 1995-11-30 | 1997-11-11 | Motorola | Passivation of organic devices |
| US5811177A (en) * | 1995-11-30 | 1998-09-22 | Motorola, Inc. | Passivation of electroluminescent organic devices |
| JPH09232475A (ja) * | 1996-02-22 | 1997-09-05 | Nitto Denko Corp | 半導体装置及びその製造方法 |
| DE19627071A1 (de) * | 1996-07-05 | 1998-01-08 | Bayer Ag | Elektrolumineszierende Anordnungen |
| US5693956A (en) * | 1996-07-29 | 1997-12-02 | Motorola | Inverted oleds on hard plastic substrate |
| JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
| JP4619462B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| JP4619461B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法、及びデバイスの製造方法 |
| US6372608B1 (en) * | 1996-08-27 | 2002-04-16 | Seiko Epson Corporation | Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method |
| JP3979688B2 (ja) * | 1996-11-07 | 2007-09-19 | 日本合成化学工業株式会社 | 偏光フィルムの製造方法 |
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US5952778A (en) * | 1997-03-18 | 1999-09-14 | International Business Machines Corporation | Encapsulated organic light emitting device |
| JP3290375B2 (ja) * | 1997-05-12 | 2002-06-10 | 松下電器産業株式会社 | 有機電界発光素子 |
| US6064521A (en) * | 1997-05-14 | 2000-05-16 | Burke; Douglas | Polarizing resonant scattering three dimensional image screen and display systems |
| US6198220B1 (en) * | 1997-07-11 | 2001-03-06 | Emagin Corporation | Sealing structure for organic light emitting devices |
| JPH1177885A (ja) * | 1997-09-17 | 1999-03-23 | Osaka Prefecture | 表面改質プラスチック材料 |
| JPH11168263A (ja) * | 1997-09-30 | 1999-06-22 | Canon Inc | 光デバイス装置及びその製造方法 |
| KR100249784B1 (ko) * | 1997-11-20 | 2000-04-01 | 정선종 | 고분자복합막을이용한유기물혹은고분자전기발광소자의패키징방법 |
| JPH11259007A (ja) * | 1998-03-10 | 1999-09-24 | Sony Corp | 反射型表示装置 |
| US6252253B1 (en) * | 1998-06-10 | 2001-06-26 | Agere Systems Optoelectronics Guardian Corp. | Patterned light emitting diode devices |
| JP3215822B2 (ja) | 1998-07-13 | 2001-10-09 | 住友特殊金属株式会社 | 磁気ヘッド用ウエハ及び磁気ヘッド |
| US6146225A (en) * | 1998-07-30 | 2000-11-14 | Agilent Technologies, Inc. | Transparent, flexible permeability barrier for organic electroluminescent devices |
| US6165598A (en) * | 1998-08-14 | 2000-12-26 | Libbey-Owens-Ford Co. | Color suppressed anti-reflective glass |
| JP2000085054A (ja) * | 1998-09-14 | 2000-03-28 | Daicel Chem Ind Ltd | 崩壊性積層体およびその製造方法 |
| JP2000113437A (ja) * | 1998-10-08 | 2000-04-21 | Read Rite Smi Kk | 磁気ヘッド装置の製造方法、磁気ヘッド装置、並びに、磁気ヘッド装置の中間製造物 |
| US6274887B1 (en) * | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6449239B1 (en) * | 1998-11-25 | 2002-09-10 | Matsushita Electric Industrial Co., Ltd. | Optical information recording medium with thermal diffusion layer |
| US6268695B1 (en) * | 1998-12-16 | 2001-07-31 | Battelle Memorial Institute | Environmental barrier material for organic light emitting device and method of making |
| TW439308B (en) * | 1998-12-16 | 2001-06-07 | Battelle Memorial Institute | Environmental barrier material for organic light emitting device and method of making |
| EP1145336A1 (en) * | 1998-12-17 | 2001-10-17 | Cambridge Display Technology Limited | Organic light-emitting devices |
| JP2000194286A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | カラ―表示装置 |
| JP4393617B2 (ja) * | 1999-03-25 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶パネルおよび液晶表示装置 |
| JP2002543563A (ja) | 1999-04-28 | 2002-12-17 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 酸素および水分による劣化に対する改善された耐性を有する可撓性有機電子デバイス |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP2001052864A (ja) * | 1999-06-04 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
| US6770975B2 (en) * | 1999-06-09 | 2004-08-03 | Alliedsignal Inc. | Integrated circuits with multiple low dielectric-constant inter-metal dielectrics |
| US6541294B1 (en) * | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP3942770B2 (ja) * | 1999-09-22 | 2007-07-11 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置及び電子装置 |
| JP2001118674A (ja) | 1999-10-19 | 2001-04-27 | Auto Network Gijutsu Kenkyusho:Kk | 有機ｅｌ表示装置 |
| US6548912B1 (en) | 1999-10-25 | 2003-04-15 | Battelle Memorial Institute | Semicoductor passivation using barrier coatings |
| US6623861B2 (en) | 2001-04-16 | 2003-09-23 | Battelle Memorial Institute | Multilayer plastic substrates |
| US6573652B1 (en) * | 1999-10-25 | 2003-06-03 | Battelle Memorial Institute | Encapsulated display devices |
| US6413645B1 (en) * | 2000-04-20 | 2002-07-02 | Battelle Memorial Institute | Ultrabarrier substrates |
| EP1096568A3 (en) * | 1999-10-28 | 2007-10-24 | Sony Corporation | Display apparatus and method for fabricating the same |
| JP4748859B2 (ja) | 2000-01-17 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| TW494447B (en) * | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP2001217423A (ja) * | 2000-02-01 | 2001-08-10 | Sony Corp | 薄膜半導体装置及び表示装置とその製造方法 |
| JP4682390B2 (ja) * | 2000-02-25 | 2011-05-11 | 凸版印刷株式会社 | 高分子ｅｌ素子 |
| JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| US6872607B2 (en) * | 2000-03-21 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| TWI226205B (en) * | 2000-03-27 | 2005-01-01 | Semiconductor Energy Lab | Self-light emitting device and method of manufacturing the same |
| TW521226B (en) * | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| JP2001284592A (ja) * | 2000-03-29 | 2001-10-12 | Sony Corp | 薄膜半導体装置及びその駆動方法 |
| TW531901B (en) * | 2000-04-27 | 2003-05-11 | Semiconductor Energy Lab | Light emitting device |
| TW483038B (en) * | 2000-05-26 | 2002-04-11 | Koninkl Philips Electronics Nv | Display device |
| JP3840926B2 (ja) | 2000-07-07 | 2006-11-01 | セイコーエプソン株式会社 | 有機ｅｌ表示体及びその製造方法、並びに電子機器 |
| EP1176434B1 (en) * | 2000-07-27 | 2006-09-06 | Asahi Glass Company Ltd. | Substrate provided with antireflection films and its production method |
| US6549335B1 (en) * | 2000-07-28 | 2003-04-15 | 3M Innovative Properties Company | High durability circular polarizer for use with emissive displays |
| US6828950B2 (en) * | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| US6639360B2 (en) * | 2001-01-31 | 2003-10-28 | Gentex Corporation | High power radiation emitter device and heat dissipating package for electronic components |
| US7211828B2 (en) * | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| TW546857B (en) * | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
| JP4024510B2 (ja) * | 2001-10-10 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 記録媒体、および基材 |
-
2001
- 2001-10-01 JP JP2001305862A patent/JP4166455B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-01 US US10/260,398 patent/US7005671B2/en not_active Expired - Lifetime
-
2005
- 2005-08-15 US US11/203,406 patent/US7800099B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7005671B2 (en) | 2006-02-28 |
| JP2003115388A (ja) | 2003-04-18 |
| US20060055847A1 (en) | 2006-03-16 |
| US7800099B2 (en) | 2010-09-21 |
| US20030062519A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166455B2 (ja) | 偏光フィルム及び発光装置 | |
| JP6549272B2 (ja) | 半導体装置の作製方法 | |
| JP4027740B2 (ja) | 半導体装置の作製方法 | |
| JP4413478B2 (ja) | 半導体装置の作製方法 | |
| JP5504221B2 (ja) | 発光装置及びその作製方法 | |
| JP5127103B2 (ja) | 発光装置及び電子機器 | |
| JP2003086356A (ja) | 発光装置及び電子機器 | |
| JP4567282B2 (ja) | 発光装置の作製方法 | |
| JP4527068B2 (ja) | 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法 | |
| JP6266038B2 (ja) | 発光装置 | |
| JP5728599B2 (ja) | 発光装置 | |
| JP6034897B2 (ja) | 発光装置 | |
| JP5634536B2 (ja) | 発光装置 | |
| JP4602261B2 (ja) | 剥離方法および半導体装置の作製方法 | |
| JP5202673B2 (ja) | 半導体装置の作製方法 | |
| JP2019149385A (ja) | 発光装置 | |
| JP2019149384A (ja) | 発光装置 | |
| JP2017188478A (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4166455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |