[go: up one dir, main page]

KR101484022B1 - 액정표시장치용 어레이 기판 및 이의 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101484022B1
KR101484022B1 KR20120057966A KR20120057966A KR101484022B1 KR 101484022 B1 KR101484022 B1 KR 101484022B1 KR 20120057966 A KR20120057966 A KR 20120057966A KR 20120057966 A KR20120057966 A KR 20120057966A KR 101484022 B1 KR101484022 B1 KR 101484022B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
passivation layer
contact hole
gate pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20120057966A
Other languages
English (en)
Other versions
KR20130134448A (ko
Inventor
우윤환
이선정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20120057966A priority Critical patent/KR101484022B1/ko
Priority to CN201210562533.XA priority patent/CN103454819B/zh
Priority to US13/728,164 priority patent/US8927998B2/en
Publication of KR20130134448A publication Critical patent/KR20130134448A/ko
Priority to US14/520,603 priority patent/US9678400B2/en
Application granted granted Critical
Publication of KR101484022B1 publication Critical patent/KR101484022B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 측면에 따른 액정표시장치용 어레이 기판은 게이트 전극, 픽셀 전극 및 공통 전극이 형성된 기판; 상기 기판 상에 형성되며, 상기 게이트 전극과 연결된 게이트 패드; 상기 게이트 패드 상에 형성되는 게이트 절연막 및 제1 보호층; 상기 제1 보호층 상에 형성되는 제2 보호층; 상기 제2 보호층 상에 형성되며 상기 게이트 패드를 노출시키는 제1 콘택홀을 통해 상기 게이트 패드와 연결되는 제1 금속층; 상기 제1 금속층 및 상기 제2 보호층 상에 형성되는 제3 보호층; 상기 제3 보호층 상에 형성되며, 상기 제1 금속층을 노출시키는 제2 콘택홀을 통해 상기 제1 금속층과 연결되는 제2 금속층을 포함한다.

Description

액정표시장치용 어레이 기판 및 이의 제조 방법{Array Substrate for Liquid Crystal Display and Method for Fabricating The Same}
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 액정표시장치에 사용되는 어레이 기판에 관한 것이다.
최근 액정표시장치에는 상하 기판 중 하나의 기판에 전극들이 교대로 배치되고 기판들 사이에 액정이 배치되어 영상을 표시하는 횡전계 방식 액정표시장치가 개발되고 있다.
통상적으로 횡전계 방식 액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광 투과율을 조절함으로써 화상을 표시하고, 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다.
박막 트랜지스터 어레이 기판은 기판 상에 게이트라인과 데이터라인의 교차로 정의된 셀 영역마다 형성된 박막 트랜지스터와 화소 전극, 공통 전극을 구비한다. 박막 트랜지스터(thin film transistor: 이하는 TFT라 지칭함)는 게이트 라인으로부터의 게이트 신호에 응답하여 데이터라인으로부터의 데이터 신호를 화소 전극으로 공급한다. 화소 전극은 TFT로부터의 데이터신호를 공급하여 액정이 구동되게 하고, 공통 전극은 액정구동 시 기준이 되는 공통 전압이 공급된다. 액정은 화소 전극의 데이터 신호와 공통 전극의 공통 전압에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현된다.
이러한 횡전계 액정표시장치용 박막 트랜지스터 어레이 기판은 TFT 영역, 픽셀 영역, 데이터 배선 영역, 게이트 패드 영역, 데이터 패드 영역 등을 포함하고 있으며, 어레이 기판 상에서 서로 다른 층과의 전기적인 연결을 위해 콘택홀을 포함하는 경우가 있다. 하지만, 종래의 횡전계 액정표시장치용 어레이 기판에서는 콘택홀을 통해 서로 다른 층과의 전기적인 연결을 할 때, 하부 층의 손상 및 각 층간의 단락 이슈가 발생할 수 있으며, 특히 게이트 패드 영역에서 이런 문제의 발생 빈도가 높다.
이하에서는 종래의 액정표시장치용 어레이 기판의 게이트 패드 영역에 생길수 있는 문제점에 대해 대해서 도 1 내지 도 6을 참조하여 설명하기로 한다.
도 1 내지 도 5는 종래의 액정표시장치용 어레이 기판의 게이트 패드 영역의 제조방법을 보여주는 단면도이다.
먼저, 도 1에 도시된 바와 같이, 기판(100) 상에 게이트 패드(110), 게이트절연막(120), 제1 패시베이션층(130), 및 포토아크릴층(140)을 순차적으로 형성한다.
다음으로, 도 2 및 도 3에 도시된 바와 같이 포토아크릴층(140) 상에 제1 금속층(150)을 형성하고 제1 금속층(150) 상에 제2 패시베이션층(160)을 형성한다.
다음으로, 도 4에 도시된 바와 같이 제2 패시베이션층(160), 제1 패시베이션층(130) 및 게이트 절연막(120)을 패터닝하여 게이트 패드(110)를 노출시키는 콘택홀(180)을 형성한다.
다음으로, 도 5에 도시된 바와 같이 콘택홀(180)을 통해 게이트 패드(110)와 연결되는 제2 금속층(170)을 형성한다.
하지만, 종래의 액정표시장치용 어레이 기판의 게이트 패드 영역을 형성하는 공정에서 콘택홀이 깊거나 적층된 층들의 단차가 큰 경우 몇가지 문제점들이 발생할 수 있다.
이와 같은 종래의 문제점들은 도 6a 및 도 6b를 통해 상세하게 살펴보기로 한다.
도 6a은 도 5의 A 부분을 확대한 단면도이며 도 6b는 도 5의 B 부분을 확대한 단면도이다.
도 6a는 제2 패시베이션층(160), 제1 패시베이션층(130) 및 게이트 절연막(120)을 패터닝하여 게이트 패드(110)를 노출시키는 콘택홀(180)을 형성한 후, 게이트 패드(110)에 연결되는 제2 금속층(170)을 형성하는 공정에서, 제2 금속층의 단선을 보여주는 도면이다. 도 6a에서 도시된 바와 같이, 게이트 패드(110) 및 제2 금속층(170) 간의 단차가 큰 경우, 콘택홀(180)의 깊이가 깊어져 제2 금속층(170)이 콘택홀 표면에 고르게 형성되지 못해 제2 금속층(170)의 단락 문제가 발생할 수 있다.
도 6b는 제2 패시베이션층(160), 제1 패시베이션층(130) 및 게이트 절연막(120)을 패터닝하여 콘택홀(180)을 형성한 후, 게이트 패드(110)에 연결되는 제2 금속층(170)을 형성하는 공정에서, 게이트 패드(110) 및 제2 금속층(170)의 콘택 불량을 보여주는 도면이다. 도 6b에 도시된 바와 같이, 콘택홀(180)을 형성하는 식각 공정에서 식각 될 층들의 두께가 두꺼워 최하부의 식각 대상 층인 게이트 절연막(120)이 완전히 식각되지 않고 잔막으로 남는 경우, 게이트 절연막(120)의 잔막으로 인해 게이트 패드(110)와 제2 금속층(170)간의 콘택이 이루어지지 않는 등의 문제가 발생할 수 있다.
상술한 종래의 액정표시장치용 어레이 기판의 문제점을 정리하면 다음과 같다.
첫째, 게이트 패드 및 제2 금속층의 단차가 큰 경우, 게이트 패드 및 제2 금속층의 전기적 연결을 위해 형성되는 콘택홀의 깊이가 깊어져 제2 금속층이 콘택홀 표면에 고르지 않게 형성될 수 있으며, 이로 인해 제2 금속층의 단락 문제가 발생할 수 있다.
둘째, 게이트 패드 및 제2 금속층 사이에 적층된 층이 많거나 혹은 적층된 층들의 두께가 두꺼워 콘택홀(180)을 형성하는 식각 공정에서 최하부의 식각 대상 층인 게이트 절연막(120)이 완전히 식각되지 않고 잔막으로 남을 수 있으며, 이런 게이트 절연막(120)의 잔막으로 인해 게이트 패드(110)와 제2 금속층(170)간의 콘택이 이루어지지 않는 문제가 발생할 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 콘택홀 표면에서 제2 금속층의 단선 문제를 개선하고, 게이트 절연막의 잔막으로 인해 발생할 수 있는 제2 금속층 및 게이트 패드의 콘택이 이루어지지 않는 문제를 방지할 수 있는 액정표시장치용 어레이 기판을 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 액정표시장치용 어레이 기판은, 게이트 전극, 픽셀 전극 및 공통 전극이 형성된 기판; 상기 기판 상에 형성되며, 상기 게이트 전극과 연결된 게이트 패드; 상기 게이트 패드 상에 형성되는 게이트 절연막 및 제1 보호층; 상기 제1 보호층 상에 형성되는 제2 보호층; 상기 제2 보호층 상에 형성되며 상기 게이트 패드를 노출시키는 제1 콘택홀을 통해 상기 게이트 패드와 연결되는 제1 금속층; 상기 제1 금속층 및 상기 제2 보호층 상에 형성되는 제3 보호층; 상기 제3 보호층 상에 형성되며, 상기 제1 금속층을 노출시키는 제2 콘택홀을 통해 상기 제1 금속층과 연결되는 제2 금속층을 포함한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 액정표시장치용 어레이 기판의 제조방법은, 기판 상에 게이트 패드를 형성하는 단계; 상기 게이트 패드 상에 게이트 절연막 및 제1 보호층 형성하는 단계; 상기 제1 보호층 상에 상기 게이트 패드에 대응되는 위치에 형성된 제1 보호층을 노출시키는 형태로 제2 보호층을 형성하는 단계; 상기 게이트 절연막 및 제1 보호층을 패터닝하여 상기 게이트 패드를 노출시키는 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀 및 제2 보호층 상에 제1 금속층을 형성하는 단계; 상기 제1 금속층 및 상기 제2 보호층 상에 제3 보호층을 형성하는 단계; 상기 제3 보호층 상에 제1 금속층을 노출시키는 제2 콘택홀을 형성하는 단계; 및 상기 제2 콘택홀을 통해 상기 제1 금속층과 연결되는 제2 금속층을 형성하는 단계를 포함한다.
본 발명에 따르면, 액정표시장치용 어레이 기판 및 이의 제조 방법에서 제1금속층을 게이트 패드 및 제2 금속층 사이에 추가로 형성하여 게이트 패드 및 제2 금속층을 단차를 줄여 제2 금속층의 단선 문제를 해결할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 액정표시장치용 어레이 기판 및 이의 제조방법에서, 콘택홀이 깊을 경우 콘택홀을 두번에 나눠 뚫어줌으로써 한번의 공정으로 식각되지 않아 남을 수 있는 하부 잔막에 관한 이슈를 해결할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 액정표시장치용 어레이 기판 및 이의 제조방법에서, 제1 금속층을 제1 콘택홀 내부 영역에도 형성하여, 제1 금속층이 게이트 패드 및 제2 금속층의 사이에서 연결 배선으로 활용될 수 있는 효과가 있다.
도 1 내지 도 5는 종래의 액정표시장치용 어레이 기판의 게이트 패드 영역의 제조방법을 보여주는 단면도;
도 6a 및 도 6b는 도 5의 A 부분 및 B 부분을 확대한 단면도;
도 7 및 도 8은 본 발명에 따른 액정표시장치용 어레이 기판을 보여주는 단면도; 및
도 9 내지 14는 본 발명에 따른 액정표시장치용 어레이 기판의 게이트 패드 영역에 대한 제조방법을 보여주는 단면도.
이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
본 발명의 실시예를 설명함에 있어서 어떤 구조물이 다른 구조물의 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제 3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
이하에서는 도 7 및 도 8를 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 대해 상세히 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판의 단면도이다.
본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은 도 7에 도시된 바와 같이, 스위칭 소자인 박막 트랜지스터가 매트릭스 형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하는 게이트 배선(미도시)과 데이터 배선(미도시)이 형성된다. 게이트 배선의 일끝단에는 게이트 패드(210)가 형성되고, 데이터 배선의 일끝단에는 데이터 패드(214)가 형성된다.
게이트 패드(210)와 데이터 패드(214)는 각각 외부의 신호를 직접 인가 받는수단인 제2 금속층과 접촉하여 구성된다.
우선, 게이트 배선과 데이터 배선이 교차하여 정의되는 픽셀영역(P)은 기판(200), 박막 트랜지스터, 제1 보호층(230), 제2 보호층(240), 픽셀 전극(251), 제3 보호층(260), 공통 전극(271)을 포함한다.
박막 트랜지스터는 기판(200) 상의 픽셀 영역(P)에서 스위칭 소자로써 형성되어 있으며, 게이트 전극(211), 소스 전극(212) 및 드레인 전극(213), 액티브층(214) 및 게이트 절연막(220)을 포함한다. 여기서. 기판은 유리 또는 투명한 플라스틱으로 이루어 질 수 있다.
본 발명의 박막 트랜지스터는 도 7에 도시된 바와 같이, 게이트 전극(211)이 액티브층(214) 아래로 형성된 바텀 게이트 구조이지만, 게이트 전극(211)이 액티브층(214) 상에 위치에 있는 탑 게이트 구조로 이루어질 수 있다
제1 보호층(230)은 박막 트랜지스터 상에 형성되어 박막 트랜지스터를 보호하는 기능을 하며, 패시베이션층으로 형성될 수 있다. 제2 보호층(240)은 제1 보호층(230) 상에 형성되어 있으며, 포토 아크릴로 형성될 수 있다.
픽셀 전극(251)은 제2 보호층(240) 상에 형성되며, 드레인 전극(213)을 노출시키는 콘택홀을 통해 드레인 전극(213)과 연결된다. 여기서 픽셀 전극(251)은 ITO(Indium Tin Oxide)와 같은 투명 도전체로 형성될 수 있다.
제3 보호층(260)은 픽셀 전극(251) 및 제2 보호층(240)상에 형성되며 패시베이션층으로 형성될 수 있다.
공통 전극(271)은 제3 보호층(260) 상에 형성되며, ITO(Indium Tin Oxide)와 같은 투명 도전체로 형성될 수 있다.
다음으로, 게이트 패드 영역(GP)은 기판(200), 게이트 패드(210), 게이트 절연막(220), 제1 보호층(230), 제2 보호층(240), 제1 금속층(250), 제3 보호층(260), 제2 금속층(270)을 포함한다.
게이트 패드(210)는 기판(200) 상에 형성되어 있으며, 게이트 전극(211)과 동일한 공정을 통해 동일한 물질로 형성한다. 게이트 패드(210) 상에는 게이트 절연막(220), 제1 보호층(230) 및 제2 보호층(240)이 형성된다. 여기서, 제1 보호층(230)은 패시베이션층으로 형성될 수 있으며, 제2 보호층(240)은 포토 아크릴로 형성될 수 있다. 제2 보호층(240)은 게이트 패드(210)에 대응되는 부분이 오픈된 형태로 제1 보호층(230) 상에 형성된다.
제1 금속층(250)은 제2 보호층(240) 상에 형성되며, 게이트 패드(210)를 노출시키는 콘택홀을 통해 게이트 패드(210)와 연결된다. 여기서, 제1 금속층(250)은 픽셀 전극(251)과 동일한 공정을 통해 동일한 물질로 형성된다.
제3 보호층(260)은 제1 금속층(250) 및 제2 보호층(240)상에 형성되며 패시베이션층으로 형성될 수 있다.
제2 금속층(270)은 제3 보호층(260) 상에 형성되며, 제1 금속층(250)을 노출시키는 콘택홀을 통해 제1 금속층과 연결된다. 뿐만 아니라, 제2 금속층은 제1 금속층(250)과 연결되어 있으며, 제1 금속층(250)은 게이트 패드(210)와 연결되어 있으므로, 제2 금속층(270)은 게이트 패드(210)와도 전기적으로 연결되어 있다. 여기서, 제2 금속층(270)은 공통 전극(271)과 동일한 공정을 통해 동일한 물질로 형성된다.
이처럼, 제1 금속층(250)을 제1 콘택홀(280) 내부 영역에 형성함으로써, 제1 금속층(250)이 게이트 패드(210) 및 제2 금속층(270)의 사이에서 연결 배선으로 활용될 수 있으며, 게이트 패드(210) 상에 제1 금속층(250)이 형성되어 있지 않아 게이트 패드(210) 표면으로 콘택홀을 형성해야 하는 경우에 과식각으로 인해 게이트 패드(210)가 손상될 수 있는 문제를 방지할 수 있다.
또한, 제1 금속층을 게이트 패드 및 제2 금속층 사이에 추가로 형성하여 게이트 패드 및 제2 금속층을 단차를 줄여 제2 금속층의 단선 문제를 해결할 수 있는 효과가 있다.
끝으로, 데이터 패드 영역(DP)은 기판(200), 게이트 절연막(220), 데이터 패드(215), 제1 보호층(230), 제2 보호층(240), 제3 보호층(260), 제3 금속층(270)을 포함한다.
데이터 패드(215)는 기판(200) 및 게이트 절연막(220) 상에 형성되어 있으며, 데이터 패드(215) 상에는 제1 보호층(230), 제2 보호층(240) 및 제3 보호층(260)이 형성된다. 여기서, 제1 보호층(230) 및 제3 보호층(260)은 패시베이션층으로 형성될 수 있으며, 제2 보호층(240)은 포토 아크릴로 형성될 수 있다. 제2 보호층(240)은 게이트 패드(210)에 대응되는 부분이 오픈된 형태로 제1 보호층(230) 상에 형성된다.
제2 금속층(270)은 제3 보호층(240) 상에 형성되며, 데이터 패드(215)를 노출시키는 콘택홀을 통해 데이터 패드(215)와 연결된다. 여기서, 제2 금속층(270)은 공통 전극(271)과 동일한 공정을 통해 동일한 물질로 형성된다.
도 8은 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판의 단면도이다.
도 8의 실시예는 도 8에 도시된 바와 같이 픽셀영역(P)의 픽셀 전극(251) 및공통전극(271)의 적층 순서가 도 7과는 다르게 형성되어 있다. 즉, 도 8의 실시예는 따르면 공통 전극(271)이 제2 보호층(240) 상에 형성되어 있으며, 픽셀 전극(251)은 제3 보호층 상에 형성되어 있다. 이처럼 픽셀 전극(251)은 공통 전극(271)보다 상부에 형성되어, 콘택홀을 통해 드레인 전극(213)과 연결되는 형태이다.
이와 같은 부분을 제외하고는 도 8에 따른 실시예는 도 7에 도시된 실시예와 같으므로 게이트 패드 영역(GP) 및 데이터 패드 영역(DP) 등에 대한 중복된 설명은 생략하기로 한다.
이하에서는 도 9 내지 도 14를 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 게이트 패드 영역에 대해 상세히 설명하기로 한다. 또한, 이하에서 언급되는 픽셀 전극 및 공통 전극에 관한 도면은 도 7 및 도 8을 참조하기로 한다.
도 9 내지 도 14는 본 발명에 따른 액정표시장치용 어레이 기판의 게이트 패드 영역에 대한 제조방법을 보여주는 단면도이다.
먼저, 도 9에 도시된 바와 같이, 기판(200) 상에 게이트 패드(210)를 형성한 후 게이트 패드(210) 상에 게이트 절연막(220), 제1 보호층(230), 제2 보호층(240)을 순차적으로 형성한다. 여기서 제1 보호층(230)은 패시베이션층으로 형성될 수 있고, 제2 보호층(240)은 포토 아크릴(PAC)로 형성될 수 있다. 특히 제2 보호층은 게이트 패드(210)에 대응되는 위치에 형성된 제1 보호층(230)을 노출시키는 형태로 제1 보호층(230) 상에 형성된다.
다음으로, 도 10에 도시된 바와 같이, 게이트 절연막(220) 및 제1 보호층(230)을 패터닝하여 게이트 패드(210)를 노출시키는 제1 콘택홀(280)을 형성한다. 예를 들어, 제2 보호층(240) 상에 감광막을 도포하고 노광 및 현상 공정으로 감광막을 패턴을 형성한 후, 감광막 패턴을 통해 게이트 절연막(220) 및 제1 보호층을 에칭하여 게이트 패드(210)를 노출시키는 제1 콘택홀(280)을 형성한다.
다음으로, 도 11에 도시된 바와 같이, 제1 콘택홀(280) 및 제2 보호층(240) 상에 제1 금속층(250)을 형성한다. 제1 금속층(250)은 제1 콘택홀(280) 영역을 제외한 제2 보호층(240) 상부 및 제1 콘택홀(280) 내부 영역에 형성되며, 제1 콘택홀(280) 영역을 제외한 제2 보호층(240) 상에 형성되는 제1 금속층(250)과 제1 콘택홀(280) 내부 영역에 형성되는 제1 금속층(250)은 동일한 공정을 통해 동일한 물질로 형성된다.
여기서, 제1 콘택홀(280) 영역을 제외한 제2 보호층(240) 상에 형성된 제1 금속층(250)은 전극의 역할을 하며, 제1 콘택홀(280) 내부 영역에 형성된 제1 금속층(252)은 게이트 패드(210)와 다른 금속층 사이에서 연결 패드의 역할을 한다.
다시 말해, 제1 콘택홀(280) 영역을 제외한 제2 보호층 상에 형성된 제1 금속층(250)은 픽셀 전극 또는 공통 전극으로 활용될 수 있으며, 제1 콘택홀 내부에 형성된 제1 금속층(250)는 게이트 패드(210) 상에 형성되어 제1 금속층(250) 상에 추가로 형성되는 다른 금속층과 게이트 패드(210)의 연결 시켜주는 연결 패드의 역할을 한다.
다음으로, 도 12에 도시된 바와 같이, 제1 금속층(250) 및 제2 보호층(240)상에 제3 보호층(260)을 형성한다. 여기서 제3 보호층(260)은 패시베이션층으로 형성될 수 있다.
다음으로, 도 13에 도시된 바와 같이, 제3 보호층(260)을 패터닝하여 제1 콘택홀(280) 내부 영역에 형성된 제1 금속층(250)을 노출시키는 제2 콘택홀(290)을 형성한다. 예를 들어, 제3 보호층(260) 상에 감광막을 도포하고 노광 및 현상 공정으로 감광막을 패턴을 형성한 후, 감광막 패턴을 통해 제3 보호층(260)을 에칭하여 제1 콘택홀(280) 내부 영역에 형성된 제1 금속층(250)을 노출시키는 제2 콘택홀(290)을 형성한다.
다음으로, 도 14에 도시된 바와 같이, 제2 콘택홀(290) 및 제3 보호층(260) 상에 제2 금속층(270)을 형성한다. 제2 금속층(270)은 픽셀 전극 또는 공통 전극의 역할을 한다.
다시 말해, 제1 콘택홀(280) 영역을 제외한 제2 보호층 상에 형성된 제1 금속층(250)이 픽셀 전극으로 활용되면 제2 금속층은 공통 전극으로 활용되고, 제1 콘택홀(280) 영역을 제외한 제2 보호층 상에 형성된 제1 금속층(251)이 공통 전극으로 활용되면 제2 금속층은 픽셀 전극으로 활용된다.
이처럼, 도 11 내지 도 14에 도시된 바와 같이, 제1 금속층(250)을 제1 콘택홀(280) 내부 영역에도 형성하여, 제1 금속층(250)이 게이트 패드(210) 및 제2 금속층(270)의 사이에서 연결 배선으로 활용될 수 있으며, 게이트 패드(210) 상에 제1 금속층(250)이 형성되어 있지 않아 게이트 패드(210) 표면으로 콘택홀을 형성해야 하는 경우에 과식각으로 인해 게이트 패드(210)가 손상될 수 있는 문제를 방지할 수 있다.
또한, 콘택홀을 두번에 나눠 뚫어줌으로써 콘택홀이 깊을 경우 한번의 공정으로 식각되지 않아 남을 수 있는 하부 잔막에 관한 이슈를 해결할 수 있다.
또한, 제1 금속층을 게이트 패드 및 제2 금속층 사이에 추가로 형성하여 게이트 패드 및 제2 금속층의 단차를 줄여 제2 금속층의 단선 문제를 해결할 수 있는 효과가 있다.
본 명세서에서는 액정표시장치용 어레이 기판의 제조방법에서 제2 전극층을 형성하는 공정까지만 설명하였으나, 본 발명의 사상은 이에 제한되지 아니하며, 공통 전극 형성 공정 후 터치 스크린 일체형 표시장치의 제조를 위한 추가적인 공정을 더 수행할 수도 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200 : 기판 210 : 게이트 전극
220 : 게이트 절연막 230 : 제1 보호층
240 : 제2 보호층 250 : 제1 금속층
260 : 제3 보호층 270 : 제2 금속층
280 : 제1 콘택홀 290 : 제2 콘택홀

Claims (12)

  1. 기판 상에 형성된 게이트 패드;
    상기 게이트 패드 상에 형성되는 게이트 절연막 및 제1 보호층;
    상기 게이트 패드에 대응되는 위치에 형성된 제1 보호층을 노출시키는 형태로 상기 제1 보호층 상에 형성되는 제2 보호층;
    상기 게이트 절연막과 제1 보호층에 패터닝되어 상기 게이트 패드를 노출시키는 제1 콘택홀;
    상기 제2 보호층 상에 형성되어 상기 제1 콘택홀을 통해 상기 게이트 패드와 연결되는 제1 금속층;
    상기 제1 금속층 및 상기 제2 보호층 상에 형성되는 제3 보호층;
    상기 제3 보호층에 형성되어 상기 제1 금속층을 노출시키는 제2 콘택홀; 및
    상기 제3 보호층 상에 형성되어 상기 제2 콘택홀을 통해 상기 제1 금속층과 연결되는 제2 금속층을 포함하며,
    상기 제1 및 제2 금속층은 서로 동일한 재질로 형성된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  2. 제 1항에 있어서,
    상기 게이트 패드와 연결되는 게이트 전극;
    상기 제1 금속층과 동일층에 형성된 픽셀 전극; 및
    상기 제2 금속층과 동일층에 형성된 공통 전극을 더 포함하며,
    상기 게이트 전극과 픽셀 전극 및 공통 전극은 상기 기판에 정의된 픽셀영역에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  3. 제 1항에 있어서,
    상기 게이트 패드와 연결되는 게이트 전극;
    상기 제1 금속층과 동일층에 형성된 공통 전극; 및
    상기 제2 금속층과 동일층에 형성된 픽셀 전극을 더 포함하며,
    상기 게이트 전극과 상기 픽셀 전극 및 공통 전극은 상기 기판에 정의된 픽셀영역에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  4. 제 2항에 있어서,
    상기 제1 금속층은 상기 픽셀 전극과 동일한 물질로 형성되며,
    상기 제2 금속층은 상기 공통 전극과 동일한 물질로 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  5. 제 3항에 있어서,
    상기 제1 금속층은 상기 공통 전극과 동일한 물질로 형성되며,
    상기 제2 금속층은 상기 픽셀 전극과 동일한 물질로 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제2 콘택홀은 상기 제1 콘택홀 영역에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  7. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제1 및 제3 보호층은 패시베이션층인 것을 특징으로 하는 액정표시장치용 어레이 기판.
  8. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제2 보호층은 포토 아크릴(PAC)로 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  9. 기판 상에 게이트 패드를 형성하는 단계;
    상기 게이트 패드 상에 게이트 절연막 및 제1 보호층을 형성하는 단계;
    상기 제1 보호층 상에 상기 게이트 패드에 대응되는 위치에 형성된 제1 보호층을 노출시키는 형태로 제2 보호층을 형성하는 단계;
    상기 게이트 절연막 및 제1 보호층을 패터닝하여 상기 게이트 패드를 노출시키는 제1 콘택홀을 형성하는 단계;
    상기 제1 콘택홀 및 제2 보호층 상에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 및 상기 제2 보호층 상에 제3 보호층을 형성하는 단계;
    상기 제3 보호층에 제1 금속층을 노출시키는 제2 콘택홀을 형성하는 단계; 및
    상기 제3 보호층 상에 상기 제2 콘택홀을 통해 상기 제1 금속층과 연결되는 제2 금속층을 형성하는 단계를 포함하며,
    상기 제1 및 제2 금속층은 서로 동일한 재질로 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  10. 제 9항에 있어서,
    상기 제2 콘택홀을 형성하는 단계는,
    상기 제2 콘택홀을 상기 제1 콘택홀 영역에 형성하는 단계인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  11. 제 9항 또는 제 10항에 있어서,
    상기 제1 및 제3 보호층은 패시베이션층인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  12. 제 9항 또는 제 10항에 있어서,
    상기 제2 보호층은 포토 아크릴(PAC)로 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
KR20120057966A 2012-05-31 2012-05-31 액정표시장치용 어레이 기판 및 이의 제조 방법 Active KR101484022B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20120057966A KR101484022B1 (ko) 2012-05-31 2012-05-31 액정표시장치용 어레이 기판 및 이의 제조 방법
CN201210562533.XA CN103454819B (zh) 2012-05-31 2012-12-21 用于液晶显示器的阵列基板及其制造方法
US13/728,164 US8927998B2 (en) 2012-05-31 2012-12-27 Array substrate for liquid crystal display and manufacturing method thereof
US14/520,603 US9678400B2 (en) 2012-05-31 2014-10-22 Array substrate for liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120057966A KR101484022B1 (ko) 2012-05-31 2012-05-31 액정표시장치용 어레이 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130134448A KR20130134448A (ko) 2013-12-10
KR101484022B1 true KR101484022B1 (ko) 2015-01-19

Family

ID=49669130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120057966A Active KR101484022B1 (ko) 2012-05-31 2012-05-31 액정표시장치용 어레이 기판 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US8927998B2 (ko)
KR (1) KR101484022B1 (ko)
CN (1) CN103454819B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5909201B2 (ja) * 2013-01-30 2016-04-26 株式会社ジャパンディスプレイ タッチ検出装置、これを備えるタッチ検出機能付き表示装置及び電子機器
KR102159969B1 (ko) * 2013-12-26 2020-09-25 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 제조방법
CN103676382B (zh) 2013-12-26 2017-03-08 京东方科技集团股份有限公司 阵列基板及显示装置
KR101725893B1 (ko) 2014-06-24 2017-04-12 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 제조방법
CN104216129B (zh) * 2014-09-12 2017-08-11 上海天马微电子有限公司 一种显示面板和显示装置
KR101727108B1 (ko) * 2014-12-31 2017-04-17 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
KR101728793B1 (ko) * 2014-12-31 2017-04-21 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
CN104597677B (zh) * 2015-02-09 2017-05-31 合肥京东方光电科技有限公司 一种集成电路、第一电路结构及其制备方法
CN105116655B (zh) * 2015-09-22 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法
CN107134496B (zh) * 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
KR102454998B1 (ko) * 2017-07-31 2022-10-13 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN107728364B (zh) * 2017-10-27 2020-06-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
KR102422091B1 (ko) * 2017-12-07 2022-07-18 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
KR20190083027A (ko) * 2018-01-02 2019-07-11 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN108761933B (zh) * 2018-05-28 2021-07-27 武汉华星光电技术有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN108735763A (zh) * 2018-05-29 2018-11-02 深圳市华星光电技术有限公司 一种tft阵列基板、显示面板
CN111142703B (zh) * 2019-12-09 2023-03-28 武汉华星光电半导体显示技术有限公司 触控面板及其制作方法
CN212135113U (zh) * 2020-05-15 2020-12-11 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
US20230238341A1 (en) * 2022-01-25 2023-07-27 Stmicroelectronics Pte Ltd Thick bonding pad structure for wire bond stress reduction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075626A (ko) * 2001-03-26 2002-10-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20120030695A (ko) * 2010-09-20 2012-03-29 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3767305B2 (ja) * 2000-03-01 2006-04-19 ソニー株式会社 表示装置およびその製造方法
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101347846B1 (ko) * 2006-12-27 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
KR101473839B1 (ko) 2007-10-17 2014-12-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP2009122376A (ja) * 2007-11-14 2009-06-04 Hitachi Displays Ltd 表示装置
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075626A (ko) * 2001-03-26 2002-10-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20120030695A (ko) * 2010-09-20 2012-03-29 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법

Also Published As

Publication number Publication date
KR20130134448A (ko) 2013-12-10
CN103454819A (zh) 2013-12-18
US8927998B2 (en) 2015-01-06
US20130320346A1 (en) 2013-12-05
CN103454819B (zh) 2016-12-28
US9678400B2 (en) 2017-06-13
US20150034956A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
JP6192823B2 (ja) 接続配線
JP5392670B2 (ja) 液晶表示装置及びその製造方法
US8023088B2 (en) Liquid crystal display device and manufacturing method of the liquid crystal display device
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
CN102200665B (zh) 高透光度平面内转换液晶显示器及其制造方法
CN103904087B (zh) 薄膜晶体管阵列基板及其制造方法
CN104238207A (zh) 阵列基板及其制备方法、显示装置
TWI420208B (zh) 液晶顯示裝置
TWI512582B (zh) 觸控面板與觸控顯示面板
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN100386866C (zh) 像素阵列基板的制造方法
CN104090402A (zh) 一种阵列基板及其制作方法、显示装置
US7538399B2 (en) Thin film transistor substrate and manufacturing method thereof
KR101784445B1 (ko) 액정표시장치용 어레이 기판
KR101818453B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20080086062A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20130020067A (ko) 표시장치 및 그 제조방법
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102098012B1 (ko) 액정표시장치
JP2006301505A (ja) 表示装置
KR101385244B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101697272B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20090099301A (ko) 박막 트랜지스터 기판과 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120531

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131015

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141202

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 11

End annual number: 11