JP3539821B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3539821B2 JP3539821B2 JP09747896A JP9747896A JP3539821B2 JP 3539821 B2 JP3539821 B2 JP 3539821B2 JP 09747896 A JP09747896 A JP 09747896A JP 9747896 A JP9747896 A JP 9747896A JP 3539821 B2 JP3539821 B2 JP 3539821B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- silicon
- phosphorus
- shaped silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非単結晶の結晶性シリコン膜を有する薄膜トランジスタ（ＴＦＴ）等の絶縁ゲイト型半導体素子やその他の半導体装置の作製過程において、結晶性シリコン膜が含んでいる不純物（ Ni 等）の該素子に対する悪影響を極力抑えるためのドーピング技術に関するものである。特に、本発明は、該結晶性シリコン膜が結晶化触媒元素（ Ni 等）の助けを借りて形成されている場合に、特に有用である。
【０００２】
【従来の技術】
最近、絶縁基板上に、薄膜状の活性層（活性領域ともいう）を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイト型のトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されている。薄膜トランジスタは利用する半導体の材料・結晶状態によって、アモルファスシリコンＴＦＴや結晶性シリコンＴＦＴと言うように区別されている。しかしながら、結晶性シリコンとは言っても、単結晶ではない非単結晶のものである。したがって、これらは非単結晶シリコンＴＦＴと総称される。
【０００３】
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるＴＦＴには利用できない。また、アモルファスシリコンでは、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができない。したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦＴ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）を形成することができない。
【０００４】
一方、結晶性半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回路を形成することが可能である。
【０００５】
非単結晶の結晶性シリコン膜は、気相成長法によって得られたアモルファスシリコン膜を長時間適切な温度（通常は６００℃以上）で熱アニールするか、レーザー等の強光を照射すること（光アニール）によって得ることができる。
【０００６】
熱アニールによる方法に関しては、特開平６ー２４４１０４に記述されるように、ニッケル、鉄、コバルト、白金、パラジュウム等の元素（以下、結晶化触媒元素、または、単に、触媒元素という）がアモルファスシリコンの結晶化を促進する効果を利用することにより、通常の場合よりも低温・短時間の熱アニールにより結晶性シリコン膜を得ることができる。
【０００７】
同様な技術は、他に、特開平６ー３１８７０１、同６ー３３３９５１等に開示されている。なお、このような結晶化触媒元素を有するシリコン膜においては、その後にイオンドーピング法等の手段によってＮ型やＰ型の不純物イオンを照射・注入することによるソース・ドレイン等の不純物領域を形成した後の不純物元素の活性化も、従来に比較して低温の熱アニールによって行うことができることが明らかになっている。（特開平６ー２６７９８０、同６ー２６７９８９）
【０００８】
このような目的には、結晶化触媒元素の濃度は１×１０15〜１×１０19原子／ｃｍ3 とすることが望ましい。この範囲に達しない低濃度では、結晶化が促進されず、また、この範囲を越える高濃度ではシリコン半導体特性に悪影響をもたらしてしまう。なお、この場合の触媒元素の濃度は、２次イオン質量分析法（ＳＩＭＳ）によって、分析された最大値として定義される。多くの場合、触媒元素は膜中において分布を示す。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記結晶化を助長する触媒元素を含む結晶性シリコンを用いて作製された半導体装置においては、電界移動度は大きいものの、OFF 電流の高い特性の悪いものが多く観察される。特に、同一基板上に多数の該半導体装置を形成した場合、OFF 電流が高いだけでなく、OFF 電流の値が該半導体装置間で大きくばらつくものが目立ってしまう。
【００１０】
OFF 電流が高くなったり、上述のようなばらつきが生じる原因は、該結晶化を助長する触媒元素にあると考えられる。即ち、該結晶化を助長する触媒元素がジャンクションにかかっているのが主な原因ではないかと推測される。
【００１１】
これらのような特性は、特に液晶ディスプレイの画素部分を構成するＴＦＴには致命的な欠陥である。
【００１２】
【課題を解決するための手段】
上記結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコンを用いて作製された半導体装置のうち、ソース・ドレイン等の不純物領域を燐で形成したものは、OFF 電流が比較的低く（１０ｐＡ程度もしくはそれ以下）、かつ上述のようなばらつきもほとんどみられなかった。この事実を踏まえ、燐の持つ特性をよく検討した結果、燐は不純物をゲッタリングする特性を備えていることが報告されていることを知るに至った。
【００１３】
その報告によると、燐はニッケルに対して特に高いゲッタリングの機能を示す。その他、銅や鉄といった半導体装置に悪影響をもたらすと考えられている元素も、燐でゲッタリングすることが可能である。これらのことから、上述の半導体装置中で燐がニッケルのもつ特性を何らかの形で中和し、ニッケルのOFF 電流特性に対する悪影響を抑えていることが推測できる。
【００１４】
本発明の第１は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により注入した後に、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｎ型半導体装置を得ることを特徴とする。
【００１５】
本発明の第２は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入した後に、さらに燐によってＮ型化したシリコンにＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｐ型半導体装置を得ることを特徴とする。
【００１６】
本発明の第３は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）、もしくはイオン注入法により注入したのち、さらに燐によってＮ型化したシリコンの所望の部分にＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、同一基板上に選択的にＮ型半導体装置とＰ型半導体装置とを得ることを特徴とする。
【００１７】
本発明の第４は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のＬＤＤ領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｎ型半導体装置を得ることを特徴とする。
【００１８】
本発明の第５は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のＬＤＤ領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、さらにそのＬＤＤ領域とソース・ドレイン領域とにＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｐ型半導体装置を得ることを特徴とする。
【００１９】
本発明の第６は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のＬＤＤ領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、さらに燐によってＮ型化したシリコンにＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｐ型半導体装置を得ることを特徴とする。
【００２０】
本発明の第７は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層において、そのＬＤＤ領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、さらに燐によってＮ型化したシリコンの所望の部分にＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、同一基板上にＮ型半導体装置とＰ型半導体装置とを得ることを特徴とする。
【００２１】
上記の本発明の第１乃至第７において、結晶化を助長する触媒元素にはニッケ、白金、コバルト、鉄、パラジウム等の金属元素を用いればよい。とくに、シリコンの結晶化を促進する効果が優れている。
【００２２】
触媒元素の濃度は、１×１０15〜１×１０19原子／ｃｍ3 の範囲内とすることが好ましい。１×１０15原子／ｃｍ3 よりも濃度が低い場合には、結晶化を助長する効果を得ることができない。また、１×１０19原子／ｃｍ3 以上の高濃度ではシリコンに金属的性質が表れて、半導体特性が消滅してしまうためである。本明細書では、シリコン膜中の触媒元素の濃度は２次イオン質量分析法（ＳＩＭＳ）により分析、測定した値の最大値として定義される。
【００２３】
【実施例】
〔実施例１〕本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜に製作途中のトランジスタを形成し、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＮ型半導体装置を得る方法を示す。以下、高特性の半導体装置とはＯＦＦ電流が１０ｐＡ程度もしくはそれ以下で、素子間の特性のばらつきの小さいものを指す。図１に、本実施例の薄膜トランジスタの作製工程を示す。
【００２４】
まず、ガラス基板（本実施例ではコーニング７０５９を用いる）１０１上に厚さ２０００Åの下地酸化珪素膜１０２と、そのさらに上に厚さ５００Åのアモルファスシリコン膜１０３をプラズマＣＶＤ法により連続的に成膜する。そして、１０ｐｐｍの酢酸ニッケル水溶液をシリコン表面に塗布し、スピンコート法により図示しない酢酸ニッケル層を形成する。酢酸ニッケル水溶液には界面活性剤を添加するとよりよい。（図１（Ａ））
【００２５】
そして、５５０℃で４時間の条件で熱アニールすることにより、アモルファスシリコン膜１０３を結晶化させて、結晶性シリコン膜１０４を得る。このとき、ニッケルが結晶の核の役割を果たし、アモルファスシリコン膜１０３の結晶化が促進される。
【００２６】
５５０℃、４時間という低温（コーニング７０５９の歪み点温度以下）、短時間で処理できるのはニッケルの作用による。詳細については特開平６ー２４４１０４に記されている。
【００２７】
触媒元素の濃度は、１×１０15〜１×１０19原子／ｃｍ3 の範囲内とすることが好ましい。本実施例記載のシリコン膜中の触媒元素の濃度は、膜中における最小値で１×１０17〜５×１０18原子／ｃｍ3 であり、この値は２次イオン質量分析法（ＳＩＭＳ）により分析、測定値の最大値で定義されたものである。
【００２８】
このようにして得られた結晶性シリコン膜１０４の結晶性をさらに高めるために、大出力パルスレーザーであるエキシマレーザーを該膜に照射する。本実施例ではＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅３０ｎｓｅｃ）を使用する。レーザーのエネルギー密度は１００ｍＪ／ｃｍ2 〜５００ｍＪ／ｃｍ2 の範囲で該結晶性シリコン膜１０４の結晶性ができるだけ高くなる値を選択し、照射を行なう。本実施例では、３７０ｍＪ／ｃｍ2 でレーザー照射を行なう。照射対象の面積が、上記エキシマレーザーのビームサイズを越える場合、レーザービームを非照射物に対し相対的にずらしながら照射を行う。このとき、非照射物の１点に注目すると、２〜２０ショットのレーザー光が照射されるようにする。また、レーザー照射時の基板温度は２００℃とする。（図１（Ｂ））
【００２９】
次に、結晶性シリコン膜１０４を島状にエッチングして、島状シリコン領域１０５を形成する。さらに、プラズマＣＶＤ法によって厚さ１２００Åの酸化珪素膜１０６をゲイト絶縁膜として堆積した。プラズマＣＶＤの原料ガスとしては、ＴＥＯＳと酸素を用いた。成膜時の基板温度は２５０〜３８０℃、例えば、３００℃とした。（図１（Ｃ））
【００３０】
引き続いて、スパッタ法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム膜（０. １〜２％のシリコンを含む）を堆積して、エッチングして、ゲイト電極１０７を形成する。（図１（Ｃ））
【００３１】
次に、イオンドーピング法によって、島状シリコン領域１０５にゲイト電極１０７をマスクとして燐イオンを注入する。ドーピングガスとして、水素で１〜１０％に希釈されたフォスフィン（ＰＨ3 ）を用いる。加速電圧は６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3 : 例えば、２×１０14原子／ｃｍ3 とする。この条件において、燐イオンは３×１０19原子／ｃｍ3 の濃度で島状シリコン領域１０５に添加される。この結果、Ｎ型の不純物領域１０８（ソース）、１０９（ドレイン）が形成される。（図１（Ｄ））
【００３２】
本発明人の経験によるとＮ型もしくはＰ型の導電性を付与する不純物のシリコン領域中の濃度は３×１０19〜１×１０21原子／ｃｍ3 の範囲に入っているとよい。イオンドーピング時の基板温度は室温とする。
【００３３】
そして、ドーピングされた燐を活性化し、かつ燐にニッケルのゲッタリングを行わせるために、ＫｒＦエキシマレーザーを用いて光アニールを行なう。レーザーのエネルギー密度は１００〜３５０ｍＪ／ｃｍ3 、例えば、２５０ｍＪ／ｃｍ3 とする。照射対象の面積が、上記エキシマレーザーのビームサイズを越える場合、レーザービームを非照射物に対し相対的にずらしながら照射を行う。このとき、非照射物の１点に注目すると、２〜２０ショットのレーザー光が照射されるようにする。また、レーザー照射時の基板温度は２００℃とする。その後、窒素雰囲気中で２時間、３５０℃の熱アニールを行う。本工程では、光アニールと熱アニールとの両方を行うが、どちらか片方だけ行ってもよい。（図１（Ｅ））
【００３４】
続いて、厚さ６０００Åの酸化珪素膜１１０を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを開孔する。そして、金属材料、例えば、チタンとアルミニウムの多層膜を成膜し、パターニングして、ＴＦＴのソース、ドレインの電極・配線１１１、１１２を形成する。最後に、１気圧の水素雰囲気で２００〜３５０℃の熱アニールを行う。（図１（Ｆ））
【００３５】
〔実施例２〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を利用したトランジスタの製作工程において、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入し、さらにＰ型の不純物イオン（本実施例では硼素を含むイオン）を注入した後、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＰ型半導体装置を得る方法を示す。
【００３６】
本実施例は実施例１の工程にＰ型の不純物イオン（本実施例では硼素を含むイオン）をソース・ドレイン領域に注入する工程を加えればよい。この工程は図１（Ｃ）に示す燐イオンをドーピングした後に、又は燐イオンをドーピングする前に実施すればよい。以下、追加されるＰ型の不純物イオンのドーピング工程に関してのみ記述する。
【００３７】
本実施例では、シリコン領域にゲイト電極をマスクとしてＰ型の不純物イオンとして硼素を注入する。ドーピングガスとして、水素で５％に希釈されたジボラン（Ｂ２Ｈ６）を用いる。加速電圧は６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3 、例えば、４×１０14原子／ｃｍ3 とする。
【００３８】
なお、本工程によりソース・ドレイン領域に注入された硼素の該領域中の密度の最大値から、燐の該領域中のそれを引いた密度が３×１０19〜１×１０21原子／ｃｍ3 となるようにドーズ量を調節する。イオンドーピング時の基板温度は室温とする。この結果、Ｐ型の不純物領域１０８（ソース）、１０９（ドレイン）が形成される。
【００３９】
本実施例では、Ｐ型のＴＦＴを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなＰ型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐により不要となったニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないＴＦＴを作製することができる。
【００４０】
〔実施例３〕本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜に製作途中のトランジスタを複数個形成し、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入し、さらにＰ型の不純物イオン（本実施例では硼素を含むイオン）を選択的に注入して、同一基板上に高特性のＮ型半導体装置とＰ型半導体装置と作り分ける方法を示す。
【００４１】
図２は本実施のＴＦＴの作製工程図であり、ＣＭＯＳ型のＴＦＴの作製工程を示す。まず、図２（Ａ）に示すように、ガラス基板（コーニング１７３７）２０１上に、モノシランと一酸化二窒素を原料とするプラズマＣＶＤ法によって、下地膜となる酸化珪素膜２０２を１０００〜５０００Å、例えば、２０００Åの厚さに成膜する。さらに、モノシランを原料とするプラズマＣＶＤ法によって厚さ１０００Åのアモルファスシリコン膜２０３を成膜する。
【００４２】
次に、非晶質珪素膜２０３の表面に過酸化水素水によって図示しない酸化珪素膜をごく薄く形成する。次に、１〜３０ｐｐｍ、例えば、１０ｐｐｍのニッケルを含有した酢酸塩溶液をスピンコート法により塗布して、乾燥して、ニッケルを含有する触媒層２０４を形成する。（図２（Ａ））
【００４３】
その後、窒素雰囲気で５５０℃、４時間のアニールを施すことにより、非晶質珪素膜２０３の結晶化をおこなった。この際には、ニッケルは非晶質珪素膜２０３から下地の酸化珪素膜２０２へ移動し、上から下へと結晶化が進行する。
【００４４】
上記アニールによる結晶化工程の後、ＸｅＣｌレーザー（波長３０８ｎｍ）を照射して、結晶化されたシリコン膜の結晶性をさらに向上させる。
【００４５】
次に、図２（Ｂ）に示すように、結晶化されたシリコン膜を島状にエッチングして、島状のシリコン領域２０５、２０６をそれぞれ形成する。その後、モノシランと一酸化二窒素を原料とするプラズマＣＶＤ法によって、厚さ１０００Åの酸化珪素膜２０７をゲイト絶縁膜として成膜する。
【００４６】
引き続いて、スパッタ法によって、厚さ３０００〜８０００Å、例えば４０００Åのアルミニウム膜（０．１〜２％のスカンジウムを含む）を成膜して、エッチングして、ゲイト電極２０８、２０９を形成した。
【００４７】次に、図２（Ｃ）に示すように、イオンドーピング法によって、島状シリコン領域２０５、２０６それぞれにゲイト電極２０８、２０９をマスクとして、自己整合的に燐イオンをドーピングする。ドーピングガスとして、水素で１〜１０％に希釈されたフォスフィン（ＰＨ3）を用いる。加速電圧は６０〜９０ｋＶとし、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3とすればよい。本実施例では、加速電圧を８０ｋＶとし、２×１０14原子／ｃｍ3とする。この条件において、燐イオンが３×１０19原子／ｃｍ3の濃度で島状シリコン領域２０５、２０６それぞれに添加されて、Ｎ型の不純物領域２１０〜２１３が形成される。
【００４８】
次に、図２（Ｄ）に示すように、公知のフォトレジスト法により、Ｎ型のＴＦＴとなる領域をレジストのマスク２１４で被覆する。この状態で、イオンドーピング法により、ゲイト電極２０９をマスクにして、島状シリコン領域２０６にＰ型の不純物イオンを添加する。本実施例では、硼素を添加する。ドーピングガスとして、水素で５％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用いる。加速電圧は６０〜９０ｋＶとし、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3 とすればよい。本実施例では、加速電圧は８０ｋＶとし、ドーズ量を４×１０14原子／ｃｍ3 とする。この結果、島状シリコン領域２０６において、Ｎ型の不純物領域２１２、２１３の導電型が反転して、Ｐ型の不純物領域２１５（ソース）、２１６（ドレイン）が形成される。他方、レジストのマスク２１４で被覆された不純物領域２１０、２１１の導電型はＮ型のまま保存される。
【００４９】
なお、この工程において、ソース・ドレイン領域２１５、２１６中の硼素の密度の最大値から、燐の該領域中のそれを引いた密度が３×１０19〜１×１０21原子／ｃｍ3 となるようにドーズ量を調節する。また、イオンドーピング時の基板温度は室温とする。
【００５０】
また、本実施例では、燐イオンを添加した後に、硼素を添加するようにしたが、先に、硼素を添加してから、燐イオンを添加するようにしてもよい。この場合は、先ず、図２（Ｄ）に示すように、Ｎ型ＴＦＴの領域をレジストのマスク２１４で被覆して、硼素イオンを添加する。そして、レジストのマスク２１４を除去した後に、燐イオンを添加すればよい。
【００５１】
次に、レジストのマスク２１４を除去した後に、図２（Ｅ）に示すように、レーザーアニールにより、添加された不純物の活性化させると共に、ドーピング工程により損傷された島状シリコン領域２０５、２０６の結晶性を回復させる。本実施例では、Ｎ型の不純物領域２１０、２１１及びＰ型の不純物領域２１５、２１６に燐が３×１０19原子／ｃｍ3 の濃度添加されているため、レーザーを照射することにより、燐によりニッケルがゲッタリングされる。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いる。ニッケルを効果的にゲッタリングするためには、レーザー光の照射条件はエネルギー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とするとよい。また、一か所につき２〜２０ショットのレーザー光が照射されるようにするとよい。レーザー光の照射時の基板温度は２００℃する。
【００５２】
レーザーアニールの後に、窒素雰囲気中で２時間、３５０℃の温度で熱アニールする。なお、本実施例では、レーザーアニール、熱アニール双方を行うようにしたが、レーザーアニール、熱アニールのいずれか一方を行うようにすればよい。
【００５３】
続いて、図２（Ｆ）に示すように、厚さ６０００Åの酸化珪素膜２１６を層間絶縁物としてプラズマＣＶＤ法によって形成する。そして、層間絶縁物２１６にコンタクトホールを形成して、金属材料、例えば、チタン膜とアルミニウム膜の積層膜によってＮ型ＴＦＴ、Ｐ型ＴＦＴの電極・配線２１７〜２２１を形成する。最後に、３５０℃の水素雰囲気中で、２時間熱処理を行う。（図２（Ｆ））
【００５４】
以上の工程を経て、Ｎ型ＴＦＴ、Ｐ型ＴＦＴを相補的に組み合わせされたＣＭＯＳ型のＴＦＴが完成する。
【００５５】
〔実施例４〕 本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜を利用して、ＬＤＤ構造の薄膜トランジスタを作製する場合において、ソース・ドレイン領域と、ＬＤＤ領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＮ型半導体装置を得る方法を示す。
【００５６】
結晶性シリコン膜の形成までは、実施例１で示した方法で行う。その後、公知のＬＤＤ構造をもつ薄膜トランジスタを公知の方法にて形成する。ソース・ドレイン領域およびＬＤＤ領域の活性化は実施例１記載の方法に従う。図３にサイドウォールを有するＬＤＤ構造のＴＦＴを示す。
【００５７】
図３に示すように、ソース／ドレイン領域３０１とチャネル領域の間には、ソース／ドレイン領域よりも不純物濃度が低い低濃度不純物領域３０２が形成されている。とくに、ドレイン側の低濃度不純物領域３０２をＬＤＤ領域という。
【００５８】
本実施例では、ソース／ドレイン領域３０１には、燐が１×１０20〜１×１０21原子／ｃｍ3 ほど注入されている。また、低濃度不純物領域３０２には、燐が４×１０16〜７×１０17原子／ｃｍ3 ほど注入されている。これらの値でドーピングを行うと、燐により不要となったニッケルを効果的にゲッタリングすることができるため、素子間で特性のばらつきが少なく、ＯＦＦ電流の低いＴＦＴを得ることができる。
【００５９】
〔実施例５〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を使用して、ＬＤＤ構造の薄膜トランジスタを作製する場合に、そのＬＤＤ領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、さらにソース・ドレイン領域とＬＤＤ領域とにＰ型の不純物イオンを注入し、その後、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＰ型半導体装置を得る方法を示す。
【００６０】
工程は実施例４とほぼ同様である。異なる点は、ＬＤＤ領域（２１５・２１６）には、燐と共に、燐の濃度を越える濃度で、３×１０17〜３×１０18原子／ｃｍ3 硼素が添加されて、ＬＤＤ領域がＮ型からＰ型に反転している。なお、ＬＤＤ領域中の硼素の濃度は３×１０17〜３×１０18原子／ｃｍ3 とする。また、ソース（３１２）・ドレイン（３１３）領域には、燐の代わりに、硼素が３×１０19〜１×１０21原子／ｃｍ3 ほど注入されて、Ｎ型の導電性を示す。
【００６１】
ＬＤＤ領域添加される燐の濃度はゾース／ドレイン領域に添加される燐の濃度よりも２〜４桁程度小さいため、ＬＤＤ領域をＮ型からＰ型に反転させる際には、硼素のドーズ量をゾース／ドレイン領域の導電性を反転させるよりも小さくすることができる。なお、ＬＤＤ領域をＮ型からＰ型に反転させるためには、ＬＤＤ領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が３×１０17〜３×１０18原子／ｃｍ3 となるように調節する。
【００６２】
本実施例では、Ｐ型のＴＦＴを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなＰ型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐により不要となったニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないＴＦＴを作製することができる。
【００６３】
〔実施例６〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を使用してＬＤＤ構造の薄膜トランジスタを形成する際に、ソース・ドレイン領域とＬＤＤ領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、さらにソース・ドレイン領域とＬＤＤ領域とにＰ型の不純物イオンを注入し、その後、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＰ型半導体装置を得る方法を示す。
【００６４】
工程は実施例５とほぼ同様である。異なる点はソース（２１２）・ドレイン（２１３）領域に、燐を越える濃度で硼素が３×１０19〜１×１０21原子／ｃｍ3 ほど注入されている。また、ＬＤＤ領域（２１５・２１６）にも、燐を越える濃度で硼素が３×１０17〜４×１０18原子／ｃｍ3 ほど注入されている。このため、ソース・ドレイン領域、ＬＤＤ領域とがＮ型からＰ型に移行する。
【００６５】
このためには、ソース・ドレイン領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が３×１０19〜１×１０21原子／ｃｍ3 となるように、また、ＬＤＤ領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が３×１０17〜３×１０18原子／ｃｍ3 となるように、硼素のドーピング条件を決定する。
【００６６】
本実施例では、Ｐ型のＴＦＴを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなＰ型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐によりニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないＴＦＴを作製することができる。
【００６７】
〔実施例７〕本実施例では、Ｎ型薄膜トランジスタとＰ型薄膜トランジスタとを相補的に組み合わせたＣＭＯＳ型薄膜トランジスタを形成する例を示す。図４に本実施例を示す。まず、上面に下地膜を形成したガラス基板（コ−ニング７０５９又は１７３７）４０１上に、プラズマＣＶＤ法により真性（Ｉ型）のアモルファスシリコン膜を５００Åの厚さに成膜して、下地膜として酸化珪素膜４０２を例えば２０００Åの厚さに成膜する。
【００６８】
次に、アモルファスシリコン膜４０３の表面をＵＶ酸化法により、酸化して、図示しない酸化膜をごく薄く形成する。この酸化膜より、アモルファスシリコン膜４０３の表面特性が改善される。次に、スピンコート法により、１〜３０ｐｐｍ、例えば、１０ｐｐｍのニッケルを含有した酢酸塩溶液を塗布して、乾燥して、酢酸ニッケル層４０４を形成する。なお、酢酸ニッケル層４０４は完全な層を成しているとは限らない。（図４（Ａ））
【００６９】
その後、窒素雰囲気で５５０℃、４時間の熱アニールを施して、アモルファスシリコン膜４０３を結晶化する。加熱処理により、酢酸ニッケル層４０４が分解されて、ニッケル元素が図示しない酸化膜を経て、アモルファスシリコン膜４０３の表面から下地の酸化珪素膜４０２へ拡散するに伴って、アモルファスシリコン膜４０３の結晶成長が進行する。結晶化工程の終了後、レーザー光を照射して、結晶化されたシリコン膜の結晶性をさらに向上さてもよい。
【００７０】
なお、ニッケル等の金属元素が１×１０19原子／ｃｍ 以上の高濃度で結晶化されたシリコン膜中に存在していると、シリコンに金属的性質が表れて、半導体特性が消滅してしまい、また、この濃度が１×１０15原子／ｃｍ3 以下であると、結晶化の効果を得ることができない。このため結晶化されたシリコン膜中のニッケルの濃度は、１×１０15〜１×１０19原子／ｃｍ3 の範囲内とする必要がある。そのため、酢酸塩溶液中のニッケル濃度、酢酸塩溶液の塗布条件等を予め決定しておく。
【００７１】
結晶化されたシリコン膜をエッチングして、図４（Ｂ）に示すように、島状シリコン領域４０５、４０６を形成する。島状シリコン領域４０５はＮ型ＴＦＴの活性層を構成し、他方島状シリコン領域４０６はＰ型ＴＦＴの活性層を構成する。
【００７２】
さらに、プラズマＣＶＤ法により厚さ１５００Åの酸化珪素膜４０７を堆積する。次に、スパッタ法によりアルミニウム膜を４０００Åの厚さに堆積する。このアルミニウム膜はゲイト電極４０８、４０９を構成するものである。このアルミニウム膜には、予めスカンジウムを０．２ｗｔ含有させて、ヒロックやウィスカ−が発生するのを抑制する。
【００７３】
次に、アルミニウム膜を電解液中で陽極酸化して、表面に図示しない緻密な陽極酸化膜を１００Å程度の厚さに形成し、その緻密な陽極酸化膜上に、フォトレジストのマスク４１０を形成して、アルミニウム膜をパタ−ニングして、ゲイト電極４０８、４０９を形成する。
【００７４】
図４（Ｃ）に示すように、フォトレジストのマスク４１０を着けたままで、ゲイト電極４０８、４０９を再度陽極酸化する。電解溶液には、クエン酸、シュウ酸、クロム酸又は硫酸を３〜２０％含有した酸性溶液、例えば３％シュウ酸水溶液を使用する。この場合には、ゲイト電極４０８、４０９の表面にフォトレジストのマスク４１０と図示しない緻密な陽極酸化膜が存在するため、ゲイト電極４０８、４０９の側面のみに多孔質の陽極酸化物４１１、４１２が形成される。この多孔質の陽極酸化物４１１、４１２の成長距離で低濃度不純物領域（ＬＤＤ領域）の長さを決定される。この成長距離は陽極酸化の処理時間で制御することができる。本実施例では、多孔質の陽極酸化物４１１、４１２を７０００Åの長さに成長させる。
【００７５】
フォトレジストのマスク４１０を除去した後に、再びゲイト電極４１１、４１２を陽極酸化して、緻密で強固な陽極酸化膜４０９、４１０を形成する。本実施例では、電解溶液として３％酒石酸のエチレングリコ−ル溶液を、アンモニア水でＰＨ６．９に中和して使用する。（図４（Ｄ））
【００７６】
次に、多孔質の陽極酸化物４１１、４１２、及び緻密な陽極酸化物４１３、４１４をマスクにして、酸化珪素膜４０７をエッチングして、ゲイト絶縁膜４１５、４１６をそれぞれする。エッチング方法はこれらの陽極酸化物４１１〜４１４をエッチングせず、酸化珪素膜４０７のみをエッチング可能であれば、ウェットエッチング法でも、ドライエッチング法のいずれを採用してもよい。本実施例では、ＣｌＦ3 ガスを用いたドライエッチングによって、酸化珪素膜４０７をエッチングする。
【００７７】
図４（Ｅ）に示すように、図示しない緻密な陽極酸化物、多孔質な陽極酸化物４１１、４１２を順次に除去する。図示しない緻密な陽極酸化物はバッファ−フッ酸で除去し、多孔質の陽極酸化物４１１、４１２は燐酸、酢酸及び硝酸を混合した混酸を用いて除去する。多孔質の陽極酸化物４１１、４１２は容易に除去できるため、緻密で強固な陽極酸化物４１３、４１４がエッチングされることはない。
【００７８】
次に、ゲイト電極４０８、４０９をマスクにして、イオンド−ピング法により、島状シリコン４０５、４０６に不純物を注入する。本実施例では、まず燐を注入するために、ド−ピングガスに水素で１〜１０％に希釈したフォスフィン（ＰＨ３）を用いる。また、ド−ピング時の基板温度は室温とする。この場合、ゲイト絶縁膜４１５、４１６が半透過なマスクとして機能するように、加速電圧、ドーズ量、ドーピング回数等のドーピング条件を適宜に設定する。
【００７９】
ドーピングにより、島状シリコン領域４０５、４０６において、表面が露出されている領域は高濃度に燐イオンが注入されて、Ｎ型の高濃度不純物領域４１７〜４２０が形成される。これらＮ型の高濃度不純物領域４１７〜４２０はＴＦＴのソース／ドレイン領域となる。また、ゲイト電極４０５、４０６の直下の領域は燐イオンが注入されないため、チャネル形成領域４２１、４２２が形成される。更に、ゲイト絶縁膜４１５、４１６のみに覆われている領域は、燐イオンがゲイト絶縁膜４１５、４１６に遮られるために、燐の注入量が小さく、Ｎ型の低濃度不純物領域４２３〜４２６が形成される。（図４（Ｅ））
【００８０】
なお、上記のドーピング工程において、燐イオンの濃度が、Ｎ型の高濃度不純物領域４１７〜４２９において３×１０19〜１×１０21原子／ｃｍ3 となるように、更に、低濃度不純物領域４２３〜４２６において４×１０16〜７×１０17原子／ｃｍ3 となるように、ドーピング工程の条件を設定する。
【００８１】
次に、図４（Ｆ）レジスト４２７で被覆して、パタ−ニングして、Ｐ型ＴＦＴとなる部分のレジストを除去する。続いて、Ｐ型の導電性を付与するための不純物として、硼素をイオンド−ピング法により注入する。ドーピングガスとして、水素で５％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用いる。イオンドーピング時の基板温度は室温とする。この結果、島状シリコン領域４０６において、Ｎ型の高濃度不純物領域４１９、４２０、及びＮ型の低濃度不純物領域４２５、４２６はそれぞれ導電型が反転して、Ｐ型の高濃度不純物領域４２８（ソース）、４２９（ドレイン）、及びＰ型の低濃度不純物領域４３０、４３１となる。他方、レジスト４２７で被覆された高濃度不純物領域４１７（ソース）、４１８（ドレイン）、及び低濃度不純物領域４２３、４２４の導電型はＮ型のまま保存される。
【００８２】
なお、 ソース・ドレイン領域となるＰ型の高濃度不純物領域４２８、４２９において、硼素の濃度が当該領域中の燐の濃度よりも３×１０19〜１×１０21原子／ｃｍ3 高く、Ｐ型の低濃度不純物領域４３０、４３１において、硼素の濃度が燐の濃度より３×１０17〜４×１０18原子／ｃｍ3 高くなるように、ドーピング工程の条件を決定する。
【００８３】
次に、レジストのマスク２１４を除去した後に、図４（Ｇ）に示すように、レーザーアニールにより、添加された不純物の活性化させると共に、ドーピング工程により損傷された島状シリコン領域４０５、４０６の結晶性を回復させる。
【００８４】
本実施例では、Ｎ型及びＰ型のソース／ドレイン４１７、４１８、４２８、４２９には燐が１×１０20〜１×１０21原子／ｃｍ3 の濃度で注入され、更に、Ｎ型及びＰ型の低濃度不純物領域４２３、４２４、４３０、４３２には燐が４×１０16〜７×１０17原子／ｃｍ3 濃度で注入されているため、レーザーを照射することにより、燐によりニッケルが効果的にゲッタリングされる。
【００８５】
レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた場合には、ニッケルを効果的にゲッタリングするためには、レーザー光の照射条件はエネルギー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とするとよい。また、一か所につき２〜２０ショットのレーザー光が照射されるようにするとよい。レーザー光の照射時の基板温度は２００℃とする。
【００８６】
レーザーアニールの後に、窒素雰囲気中で２時間、３５０℃の温度で熱アニールする。なお、本実施例では、レーザーアニール、熱アニール双方を行うようにしたが、レーザーアニール、熱アニールのいずれか一方を行うようにすればよい。
【００８７】
図４（Ｈ）に示すように、厚さ１μｍの酸化珪素膜を層間絶縁膜４３２としてプラズマＣＶＤ法により形成し、これにコンタクトホ−ルを形成する。そして、このコンタクトホ−ルに、金属材料、例えばチタンとアルミニウムの多層膜により、ソ−ス／ドレインの電極、配線４３３、４３４、４３５を形成する。最後に、３５０℃の水素雰囲気中において、２時間の加熱処理を行う。以上の工程を経て、ＣＭＯＳ薄膜トランジスタが完成される。（図４（Ｈ））
【００８８】
また、本実施例では、燐イオンを添加した後に、硼素を添加するようにしたが、先に、硼素を添加してから、燐イオンを添加するようにしてもよい。この場合は、先ず、図２（Ｄ）に示すように、Ｎ型ＴＦＴの領域をレジスト４２７で被覆して、硼素イオンを添加する。そして、レジスト４２７を除去した後に、燐イオンを添加すればよい。
【００８９】
【発明の効果】
本発明により、結晶化の触媒元素を導入した結晶性シリコン膜を用いても、ＯＦＦ電流が低く、特性にばらつきの少ない薄膜ＴＦＴを作成することが可能となった。
【００９０】
特に、結晶化を助長する触媒元素としてニッケルを用いた場合、その効果は著しかった。この効果は、同一基板上に複数の同一機能を有する素子を形成する場合に特に有効である。というのは、ＯＦＦ電流が素子間で大きくばらついた場合、素子間で特性の不均一が生じるからである。このような不均一は特にＴＦＴ液晶ディスプレイ装置中に形成される画素に対して有害なものである。よって、本発明は工業上有益な物であると思われる。
【図面の簡単な説明】
【図１】実施例１、２の薄膜トランジスタの作製工程図である。
【図２】実施例３の薄膜トランジスタの作製工程図である。
【図３】実施例４の薄膜トランジスタの構成図である。
【図４】実施例７の薄膜トランジスタの作製工程図である。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜
１０３ 非晶質珪素膜
１０５ 活性層
１０６ ゲイト絶縁膜
１０７ ゲイト電極
１０８、２１２ ソース領域
１０９、２１３ ドレイン領域
１１０、２１７ 層間絶縁膜
１１１、２１８ ソース電極
１１２、２１９ ドレイン電極
【発明の属する技術分野】
本発明は、非単結晶の結晶性シリコン膜を有する薄膜トランジスタ（ＴＦＴ）等の絶縁ゲイト型半導体素子やその他の半導体装置の作製過程において、結晶性シリコン膜が含んでいる不純物（ Ni 等）の該素子に対する悪影響を極力抑えるためのドーピング技術に関するものである。特に、本発明は、該結晶性シリコン膜が結晶化触媒元素（ Ni 等）の助けを借りて形成されている場合に、特に有用である。
【０００２】
【従来の技術】
最近、絶縁基板上に、薄膜状の活性層（活性領域ともいう）を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイト型のトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されている。薄膜トランジスタは利用する半導体の材料・結晶状態によって、アモルファスシリコンＴＦＴや結晶性シリコンＴＦＴと言うように区別されている。しかしながら、結晶性シリコンとは言っても、単結晶ではない非単結晶のものである。したがって、これらは非単結晶シリコンＴＦＴと総称される。
【０００３】
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるＴＦＴには利用できない。また、アモルファスシリコンでは、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができない。したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦＴ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）を形成することができない。
【０００４】
一方、結晶性半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回路を形成することが可能である。
【０００５】
非単結晶の結晶性シリコン膜は、気相成長法によって得られたアモルファスシリコン膜を長時間適切な温度（通常は６００℃以上）で熱アニールするか、レーザー等の強光を照射すること（光アニール）によって得ることができる。
【０００６】
熱アニールによる方法に関しては、特開平６ー２４４１０４に記述されるように、ニッケル、鉄、コバルト、白金、パラジュウム等の元素（以下、結晶化触媒元素、または、単に、触媒元素という）がアモルファスシリコンの結晶化を促進する効果を利用することにより、通常の場合よりも低温・短時間の熱アニールにより結晶性シリコン膜を得ることができる。
【０００７】
同様な技術は、他に、特開平６ー３１８７０１、同６ー３３３９５１等に開示されている。なお、このような結晶化触媒元素を有するシリコン膜においては、その後にイオンドーピング法等の手段によってＮ型やＰ型の不純物イオンを照射・注入することによるソース・ドレイン等の不純物領域を形成した後の不純物元素の活性化も、従来に比較して低温の熱アニールによって行うことができることが明らかになっている。（特開平６ー２６７９８０、同６ー２６７９８９）
【０００８】
このような目的には、結晶化触媒元素の濃度は１×１０15〜１×１０19原子／ｃｍ3 とすることが望ましい。この範囲に達しない低濃度では、結晶化が促進されず、また、この範囲を越える高濃度ではシリコン半導体特性に悪影響をもたらしてしまう。なお、この場合の触媒元素の濃度は、２次イオン質量分析法（ＳＩＭＳ）によって、分析された最大値として定義される。多くの場合、触媒元素は膜中において分布を示す。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記結晶化を助長する触媒元素を含む結晶性シリコンを用いて作製された半導体装置においては、電界移動度は大きいものの、OFF 電流の高い特性の悪いものが多く観察される。特に、同一基板上に多数の該半導体装置を形成した場合、OFF 電流が高いだけでなく、OFF 電流の値が該半導体装置間で大きくばらつくものが目立ってしまう。
【００１０】
OFF 電流が高くなったり、上述のようなばらつきが生じる原因は、該結晶化を助長する触媒元素にあると考えられる。即ち、該結晶化を助長する触媒元素がジャンクションにかかっているのが主な原因ではないかと推測される。
【００１１】
これらのような特性は、特に液晶ディスプレイの画素部分を構成するＴＦＴには致命的な欠陥である。
【００１２】
【課題を解決するための手段】
上記結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコンを用いて作製された半導体装置のうち、ソース・ドレイン等の不純物領域を燐で形成したものは、OFF 電流が比較的低く（１０ｐＡ程度もしくはそれ以下）、かつ上述のようなばらつきもほとんどみられなかった。この事実を踏まえ、燐の持つ特性をよく検討した結果、燐は不純物をゲッタリングする特性を備えていることが報告されていることを知るに至った。
【００１３】
その報告によると、燐はニッケルに対して特に高いゲッタリングの機能を示す。その他、銅や鉄といった半導体装置に悪影響をもたらすと考えられている元素も、燐でゲッタリングすることが可能である。これらのことから、上述の半導体装置中で燐がニッケルのもつ特性を何らかの形で中和し、ニッケルのOFF 電流特性に対する悪影響を抑えていることが推測できる。
【００１４】
本発明の第１は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により注入した後に、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｎ型半導体装置を得ることを特徴とする。
【００１５】
本発明の第２は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入した後に、さらに燐によってＮ型化したシリコンにＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｐ型半導体装置を得ることを特徴とする。
【００１６】
本発明の第３は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）、もしくはイオン注入法により注入したのち、さらに燐によってＮ型化したシリコンの所望の部分にＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、同一基板上に選択的にＮ型半導体装置とＰ型半導体装置とを得ることを特徴とする。
【００１７】
本発明の第４は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のＬＤＤ領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｎ型半導体装置を得ることを特徴とする。
【００１８】
本発明の第５は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のＬＤＤ領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、さらにそのＬＤＤ領域とソース・ドレイン領域とにＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｐ型半導体装置を得ることを特徴とする。
【００１９】
本発明の第６は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層のＬＤＤ領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、さらに燐によってＮ型化したシリコンにＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、Ｐ型半導体装置を得ることを特徴とする。
【００２０】
本発明の第７は、結晶化を助長する触媒元素を導入した結晶性シリコン膜から成る活性層において、そのＬＤＤ領域とソース・ドレイン領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）もしくはイオン注入法により、注入したのち、さらに燐によってＮ型化したシリコンの所望の部分にＰ型の不純物を燐と同様の方法で注入し、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、同一基板上にＮ型半導体装置とＰ型半導体装置とを得ることを特徴とする。
【００２１】
上記の本発明の第１乃至第７において、結晶化を助長する触媒元素にはニッケ、白金、コバルト、鉄、パラジウム等の金属元素を用いればよい。とくに、シリコンの結晶化を促進する効果が優れている。
【００２２】
触媒元素の濃度は、１×１０15〜１×１０19原子／ｃｍ3 の範囲内とすることが好ましい。１×１０15原子／ｃｍ3 よりも濃度が低い場合には、結晶化を助長する効果を得ることができない。また、１×１０19原子／ｃｍ3 以上の高濃度ではシリコンに金属的性質が表れて、半導体特性が消滅してしまうためである。本明細書では、シリコン膜中の触媒元素の濃度は２次イオン質量分析法（ＳＩＭＳ）により分析、測定した値の最大値として定義される。
【００２３】
【実施例】
〔実施例１〕本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜に製作途中のトランジスタを形成し、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＮ型半導体装置を得る方法を示す。以下、高特性の半導体装置とはＯＦＦ電流が１０ｐＡ程度もしくはそれ以下で、素子間の特性のばらつきの小さいものを指す。図１に、本実施例の薄膜トランジスタの作製工程を示す。
【００２４】
まず、ガラス基板（本実施例ではコーニング７０５９を用いる）１０１上に厚さ２０００Åの下地酸化珪素膜１０２と、そのさらに上に厚さ５００Åのアモルファスシリコン膜１０３をプラズマＣＶＤ法により連続的に成膜する。そして、１０ｐｐｍの酢酸ニッケル水溶液をシリコン表面に塗布し、スピンコート法により図示しない酢酸ニッケル層を形成する。酢酸ニッケル水溶液には界面活性剤を添加するとよりよい。（図１（Ａ））
【００２５】
そして、５５０℃で４時間の条件で熱アニールすることにより、アモルファスシリコン膜１０３を結晶化させて、結晶性シリコン膜１０４を得る。このとき、ニッケルが結晶の核の役割を果たし、アモルファスシリコン膜１０３の結晶化が促進される。
【００２６】
５５０℃、４時間という低温（コーニング７０５９の歪み点温度以下）、短時間で処理できるのはニッケルの作用による。詳細については特開平６ー２４４１０４に記されている。
【００２７】
触媒元素の濃度は、１×１０15〜１×１０19原子／ｃｍ3 の範囲内とすることが好ましい。本実施例記載のシリコン膜中の触媒元素の濃度は、膜中における最小値で１×１０17〜５×１０18原子／ｃｍ3 であり、この値は２次イオン質量分析法（ＳＩＭＳ）により分析、測定値の最大値で定義されたものである。
【００２８】
このようにして得られた結晶性シリコン膜１０４の結晶性をさらに高めるために、大出力パルスレーザーであるエキシマレーザーを該膜に照射する。本実施例ではＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅３０ｎｓｅｃ）を使用する。レーザーのエネルギー密度は１００ｍＪ／ｃｍ2 〜５００ｍＪ／ｃｍ2 の範囲で該結晶性シリコン膜１０４の結晶性ができるだけ高くなる値を選択し、照射を行なう。本実施例では、３７０ｍＪ／ｃｍ2 でレーザー照射を行なう。照射対象の面積が、上記エキシマレーザーのビームサイズを越える場合、レーザービームを非照射物に対し相対的にずらしながら照射を行う。このとき、非照射物の１点に注目すると、２〜２０ショットのレーザー光が照射されるようにする。また、レーザー照射時の基板温度は２００℃とする。（図１（Ｂ））
【００２９】
次に、結晶性シリコン膜１０４を島状にエッチングして、島状シリコン領域１０５を形成する。さらに、プラズマＣＶＤ法によって厚さ１２００Åの酸化珪素膜１０６をゲイト絶縁膜として堆積した。プラズマＣＶＤの原料ガスとしては、ＴＥＯＳと酸素を用いた。成膜時の基板温度は２５０〜３８０℃、例えば、３００℃とした。（図１（Ｃ））
【００３０】
引き続いて、スパッタ法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム膜（０. １〜２％のシリコンを含む）を堆積して、エッチングして、ゲイト電極１０７を形成する。（図１（Ｃ））
【００３１】
次に、イオンドーピング法によって、島状シリコン領域１０５にゲイト電極１０７をマスクとして燐イオンを注入する。ドーピングガスとして、水素で１〜１０％に希釈されたフォスフィン（ＰＨ3 ）を用いる。加速電圧は６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3 : 例えば、２×１０14原子／ｃｍ3 とする。この条件において、燐イオンは３×１０19原子／ｃｍ3 の濃度で島状シリコン領域１０５に添加される。この結果、Ｎ型の不純物領域１０８（ソース）、１０９（ドレイン）が形成される。（図１（Ｄ））
【００３２】
本発明人の経験によるとＮ型もしくはＰ型の導電性を付与する不純物のシリコン領域中の濃度は３×１０19〜１×１０21原子／ｃｍ3 の範囲に入っているとよい。イオンドーピング時の基板温度は室温とする。
【００３３】
そして、ドーピングされた燐を活性化し、かつ燐にニッケルのゲッタリングを行わせるために、ＫｒＦエキシマレーザーを用いて光アニールを行なう。レーザーのエネルギー密度は１００〜３５０ｍＪ／ｃｍ3 、例えば、２５０ｍＪ／ｃｍ3 とする。照射対象の面積が、上記エキシマレーザーのビームサイズを越える場合、レーザービームを非照射物に対し相対的にずらしながら照射を行う。このとき、非照射物の１点に注目すると、２〜２０ショットのレーザー光が照射されるようにする。また、レーザー照射時の基板温度は２００℃とする。その後、窒素雰囲気中で２時間、３５０℃の熱アニールを行う。本工程では、光アニールと熱アニールとの両方を行うが、どちらか片方だけ行ってもよい。（図１（Ｅ））
【００３４】
続いて、厚さ６０００Åの酸化珪素膜１１０を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを開孔する。そして、金属材料、例えば、チタンとアルミニウムの多層膜を成膜し、パターニングして、ＴＦＴのソース、ドレインの電極・配線１１１、１１２を形成する。最後に、１気圧の水素雰囲気で２００〜３５０℃の熱アニールを行う。（図１（Ｆ））
【００３５】
〔実施例２〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を利用したトランジスタの製作工程において、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入し、さらにＰ型の不純物イオン（本実施例では硼素を含むイオン）を注入した後、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＰ型半導体装置を得る方法を示す。
【００３６】
本実施例は実施例１の工程にＰ型の不純物イオン（本実施例では硼素を含むイオン）をソース・ドレイン領域に注入する工程を加えればよい。この工程は図１（Ｃ）に示す燐イオンをドーピングした後に、又は燐イオンをドーピングする前に実施すればよい。以下、追加されるＰ型の不純物イオンのドーピング工程に関してのみ記述する。
【００３７】
本実施例では、シリコン領域にゲイト電極をマスクとしてＰ型の不純物イオンとして硼素を注入する。ドーピングガスとして、水素で５％に希釈されたジボラン（Ｂ２Ｈ６）を用いる。加速電圧は６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3 、例えば、４×１０14原子／ｃｍ3 とする。
【００３８】
なお、本工程によりソース・ドレイン領域に注入された硼素の該領域中の密度の最大値から、燐の該領域中のそれを引いた密度が３×１０19〜１×１０21原子／ｃｍ3 となるようにドーズ量を調節する。イオンドーピング時の基板温度は室温とする。この結果、Ｐ型の不純物領域１０８（ソース）、１０９（ドレイン）が形成される。
【００３９】
本実施例では、Ｐ型のＴＦＴを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなＰ型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐により不要となったニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないＴＦＴを作製することができる。
【００４０】
〔実施例３〕本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜に製作途中のトランジスタを複数個形成し、そのソース・ドレイン領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入し、さらにＰ型の不純物イオン（本実施例では硼素を含むイオン）を選択的に注入して、同一基板上に高特性のＮ型半導体装置とＰ型半導体装置と作り分ける方法を示す。
【００４１】
図２は本実施のＴＦＴの作製工程図であり、ＣＭＯＳ型のＴＦＴの作製工程を示す。まず、図２（Ａ）に示すように、ガラス基板（コーニング１７３７）２０１上に、モノシランと一酸化二窒素を原料とするプラズマＣＶＤ法によって、下地膜となる酸化珪素膜２０２を１０００〜５０００Å、例えば、２０００Åの厚さに成膜する。さらに、モノシランを原料とするプラズマＣＶＤ法によって厚さ１０００Åのアモルファスシリコン膜２０３を成膜する。
【００４２】
次に、非晶質珪素膜２０３の表面に過酸化水素水によって図示しない酸化珪素膜をごく薄く形成する。次に、１〜３０ｐｐｍ、例えば、１０ｐｐｍのニッケルを含有した酢酸塩溶液をスピンコート法により塗布して、乾燥して、ニッケルを含有する触媒層２０４を形成する。（図２（Ａ））
【００４３】
その後、窒素雰囲気で５５０℃、４時間のアニールを施すことにより、非晶質珪素膜２０３の結晶化をおこなった。この際には、ニッケルは非晶質珪素膜２０３から下地の酸化珪素膜２０２へ移動し、上から下へと結晶化が進行する。
【００４４】
上記アニールによる結晶化工程の後、ＸｅＣｌレーザー（波長３０８ｎｍ）を照射して、結晶化されたシリコン膜の結晶性をさらに向上させる。
【００４５】
次に、図２（Ｂ）に示すように、結晶化されたシリコン膜を島状にエッチングして、島状のシリコン領域２０５、２０６をそれぞれ形成する。その後、モノシランと一酸化二窒素を原料とするプラズマＣＶＤ法によって、厚さ１０００Åの酸化珪素膜２０７をゲイト絶縁膜として成膜する。
【００４６】
引き続いて、スパッタ法によって、厚さ３０００〜８０００Å、例えば４０００Åのアルミニウム膜（０．１〜２％のスカンジウムを含む）を成膜して、エッチングして、ゲイト電極２０８、２０９を形成した。
【００４７】次に、図２（Ｃ）に示すように、イオンドーピング法によって、島状シリコン領域２０５、２０６それぞれにゲイト電極２０８、２０９をマスクとして、自己整合的に燐イオンをドーピングする。ドーピングガスとして、水素で１〜１０％に希釈されたフォスフィン（ＰＨ3）を用いる。加速電圧は６０〜９０ｋＶとし、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3とすればよい。本実施例では、加速電圧を８０ｋＶとし、２×１０14原子／ｃｍ3とする。この条件において、燐イオンが３×１０19原子／ｃｍ3の濃度で島状シリコン領域２０５、２０６それぞれに添加されて、Ｎ型の不純物領域２１０〜２１３が形成される。
【００４８】
次に、図２（Ｄ）に示すように、公知のフォトレジスト法により、Ｎ型のＴＦＴとなる領域をレジストのマスク２１４で被覆する。この状態で、イオンドーピング法により、ゲイト電極２０９をマスクにして、島状シリコン領域２０６にＰ型の不純物イオンを添加する。本実施例では、硼素を添加する。ドーピングガスとして、水素で５％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用いる。加速電圧は６０〜９０ｋＶとし、ドーズ量は１×１０13〜８×１０15原子／ｃｍ3 とすればよい。本実施例では、加速電圧は８０ｋＶとし、ドーズ量を４×１０14原子／ｃｍ3 とする。この結果、島状シリコン領域２０６において、Ｎ型の不純物領域２１２、２１３の導電型が反転して、Ｐ型の不純物領域２１５（ソース）、２１６（ドレイン）が形成される。他方、レジストのマスク２１４で被覆された不純物領域２１０、２１１の導電型はＮ型のまま保存される。
【００４９】
なお、この工程において、ソース・ドレイン領域２１５、２１６中の硼素の密度の最大値から、燐の該領域中のそれを引いた密度が３×１０19〜１×１０21原子／ｃｍ3 となるようにドーズ量を調節する。また、イオンドーピング時の基板温度は室温とする。
【００５０】
また、本実施例では、燐イオンを添加した後に、硼素を添加するようにしたが、先に、硼素を添加してから、燐イオンを添加するようにしてもよい。この場合は、先ず、図２（Ｄ）に示すように、Ｎ型ＴＦＴの領域をレジストのマスク２１４で被覆して、硼素イオンを添加する。そして、レジストのマスク２１４を除去した後に、燐イオンを添加すればよい。
【００５１】
次に、レジストのマスク２１４を除去した後に、図２（Ｅ）に示すように、レーザーアニールにより、添加された不純物の活性化させると共に、ドーピング工程により損傷された島状シリコン領域２０５、２０６の結晶性を回復させる。本実施例では、Ｎ型の不純物領域２１０、２１１及びＰ型の不純物領域２１５、２１６に燐が３×１０19原子／ｃｍ3 の濃度添加されているため、レーザーを照射することにより、燐によりニッケルがゲッタリングされる。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いる。ニッケルを効果的にゲッタリングするためには、レーザー光の照射条件はエネルギー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とするとよい。また、一か所につき２〜２０ショットのレーザー光が照射されるようにするとよい。レーザー光の照射時の基板温度は２００℃する。
【００５２】
レーザーアニールの後に、窒素雰囲気中で２時間、３５０℃の温度で熱アニールする。なお、本実施例では、レーザーアニール、熱アニール双方を行うようにしたが、レーザーアニール、熱アニールのいずれか一方を行うようにすればよい。
【００５３】
続いて、図２（Ｆ）に示すように、厚さ６０００Åの酸化珪素膜２１６を層間絶縁物としてプラズマＣＶＤ法によって形成する。そして、層間絶縁物２１６にコンタクトホールを形成して、金属材料、例えば、チタン膜とアルミニウム膜の積層膜によってＮ型ＴＦＴ、Ｐ型ＴＦＴの電極・配線２１７〜２２１を形成する。最後に、３５０℃の水素雰囲気中で、２時間熱処理を行う。（図２（Ｆ））
【００５４】
以上の工程を経て、Ｎ型ＴＦＴ、Ｐ型ＴＦＴを相補的に組み合わせされたＣＭＯＳ型のＴＦＴが完成する。
【００５５】
〔実施例４〕 本実施例では、結晶化を助長する触媒元素としてニッケルを導入した結晶性シリコン膜を利用して、ＬＤＤ構造の薄膜トランジスタを作製する場合において、ソース・ドレイン領域と、ＬＤＤ領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＮ型半導体装置を得る方法を示す。
【００５６】
結晶性シリコン膜の形成までは、実施例１で示した方法で行う。その後、公知のＬＤＤ構造をもつ薄膜トランジスタを公知の方法にて形成する。ソース・ドレイン領域およびＬＤＤ領域の活性化は実施例１記載の方法に従う。図３にサイドウォールを有するＬＤＤ構造のＴＦＴを示す。
【００５７】
図３に示すように、ソース／ドレイン領域３０１とチャネル領域の間には、ソース／ドレイン領域よりも不純物濃度が低い低濃度不純物領域３０２が形成されている。とくに、ドレイン側の低濃度不純物領域３０２をＬＤＤ領域という。
【００５８】
本実施例では、ソース／ドレイン領域３０１には、燐が１×１０20〜１×１０21原子／ｃｍ3 ほど注入されている。また、低濃度不純物領域３０２には、燐が４×１０16〜７×１０17原子／ｃｍ3 ほど注入されている。これらの値でドーピングを行うと、燐により不要となったニッケルを効果的にゲッタリングすることができるため、素子間で特性のばらつきが少なく、ＯＦＦ電流の低いＴＦＴを得ることができる。
【００５９】
〔実施例５〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を使用して、ＬＤＤ構造の薄膜トランジスタを作製する場合に、そのＬＤＤ領域に燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、さらにソース・ドレイン領域とＬＤＤ領域とにＰ型の不純物イオンを注入し、その後、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＰ型半導体装置を得る方法を示す。
【００６０】
工程は実施例４とほぼ同様である。異なる点は、ＬＤＤ領域（２１５・２１６）には、燐と共に、燐の濃度を越える濃度で、３×１０17〜３×１０18原子／ｃｍ3 硼素が添加されて、ＬＤＤ領域がＮ型からＰ型に反転している。なお、ＬＤＤ領域中の硼素の濃度は３×１０17〜３×１０18原子／ｃｍ3 とする。また、ソース（３１２）・ドレイン（３１３）領域には、燐の代わりに、硼素が３×１０19〜１×１０21原子／ｃｍ3 ほど注入されて、Ｎ型の導電性を示す。
【００６１】
ＬＤＤ領域添加される燐の濃度はゾース／ドレイン領域に添加される燐の濃度よりも２〜４桁程度小さいため、ＬＤＤ領域をＮ型からＰ型に反転させる際には、硼素のドーズ量をゾース／ドレイン領域の導電性を反転させるよりも小さくすることができる。なお、ＬＤＤ領域をＮ型からＰ型に反転させるためには、ＬＤＤ領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が３×１０17〜３×１０18原子／ｃｍ3 となるように調節する。
【００６２】
本実施例では、Ｐ型のＴＦＴを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなＰ型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐により不要となったニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないＴＦＴを作製することができる。
【００６３】
〔実施例６〕本実施例では、結晶化の触媒元素としてニッケルを導入した結晶性シリコン膜を使用してＬＤＤ構造の薄膜トランジスタを形成する際に、ソース・ドレイン領域とＬＤＤ領域とに燐を含むイオンを、公知のイオンドーピング法（プラズマドーピング法ともいう）により、注入したのち、さらにソース・ドレイン領域とＬＤＤ領域とにＰ型の不純物イオンを注入し、その後、熱アニールもしくは光アニール（もしくはそれら両方）でシリコン膜の結晶性の改善と不純物の活性化を行うことによって、高特性のＰ型半導体装置を得る方法を示す。
【００６４】
工程は実施例５とほぼ同様である。異なる点はソース（２１２）・ドレイン（２１３）領域に、燐を越える濃度で硼素が３×１０19〜１×１０21原子／ｃｍ3 ほど注入されている。また、ＬＤＤ領域（２１５・２１６）にも、燐を越える濃度で硼素が３×１０17〜４×１０18原子／ｃｍ3 ほど注入されている。このため、ソース・ドレイン領域、ＬＤＤ領域とがＮ型からＰ型に移行する。
【００６５】
このためには、ソース・ドレイン領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が３×１０19〜１×１０21原子／ｃｍ3 となるように、また、ＬＤＤ領域に注入された硼素の該領域中の密度の最大値から燐の該領域中のそれを引いた密度が３×１０17〜３×１０18原子／ｃｍ3 となるように、硼素のドーピング条件を決定する。
【００６６】
本実施例では、Ｐ型のＴＦＴを作製する際に、結晶性シリコン膜から成る活性層に、硼素のようなＰ型の導電性を付与する不純物のみでなく、ニッケル及び燐を添加するようにしたため、ニッケルの触媒作用により、低温・短時間で結晶性の優れたシリコン膜を得ることができると共に、燐によりニッケルをゲッタリングすることができるため、電気的な特性が優れ、かつ素子ごとに特性のばらつきの少ないＴＦＴを作製することができる。
【００６７】
〔実施例７〕本実施例では、Ｎ型薄膜トランジスタとＰ型薄膜トランジスタとを相補的に組み合わせたＣＭＯＳ型薄膜トランジスタを形成する例を示す。図４に本実施例を示す。まず、上面に下地膜を形成したガラス基板（コ−ニング７０５９又は１７３７）４０１上に、プラズマＣＶＤ法により真性（Ｉ型）のアモルファスシリコン膜を５００Åの厚さに成膜して、下地膜として酸化珪素膜４０２を例えば２０００Åの厚さに成膜する。
【００６８】
次に、アモルファスシリコン膜４０３の表面をＵＶ酸化法により、酸化して、図示しない酸化膜をごく薄く形成する。この酸化膜より、アモルファスシリコン膜４０３の表面特性が改善される。次に、スピンコート法により、１〜３０ｐｐｍ、例えば、１０ｐｐｍのニッケルを含有した酢酸塩溶液を塗布して、乾燥して、酢酸ニッケル層４０４を形成する。なお、酢酸ニッケル層４０４は完全な層を成しているとは限らない。（図４（Ａ））
【００６９】
その後、窒素雰囲気で５５０℃、４時間の熱アニールを施して、アモルファスシリコン膜４０３を結晶化する。加熱処理により、酢酸ニッケル層４０４が分解されて、ニッケル元素が図示しない酸化膜を経て、アモルファスシリコン膜４０３の表面から下地の酸化珪素膜４０２へ拡散するに伴って、アモルファスシリコン膜４０３の結晶成長が進行する。結晶化工程の終了後、レーザー光を照射して、結晶化されたシリコン膜の結晶性をさらに向上さてもよい。
【００７０】
なお、ニッケル等の金属元素が１×１０19原子／ｃｍ 以上の高濃度で結晶化されたシリコン膜中に存在していると、シリコンに金属的性質が表れて、半導体特性が消滅してしまい、また、この濃度が１×１０15原子／ｃｍ3 以下であると、結晶化の効果を得ることができない。このため結晶化されたシリコン膜中のニッケルの濃度は、１×１０15〜１×１０19原子／ｃｍ3 の範囲内とする必要がある。そのため、酢酸塩溶液中のニッケル濃度、酢酸塩溶液の塗布条件等を予め決定しておく。
【００７１】
結晶化されたシリコン膜をエッチングして、図４（Ｂ）に示すように、島状シリコン領域４０５、４０６を形成する。島状シリコン領域４０５はＮ型ＴＦＴの活性層を構成し、他方島状シリコン領域４０６はＰ型ＴＦＴの活性層を構成する。
【００７２】
さらに、プラズマＣＶＤ法により厚さ１５００Åの酸化珪素膜４０７を堆積する。次に、スパッタ法によりアルミニウム膜を４０００Åの厚さに堆積する。このアルミニウム膜はゲイト電極４０８、４０９を構成するものである。このアルミニウム膜には、予めスカンジウムを０．２ｗｔ含有させて、ヒロックやウィスカ−が発生するのを抑制する。
【００７３】
次に、アルミニウム膜を電解液中で陽極酸化して、表面に図示しない緻密な陽極酸化膜を１００Å程度の厚さに形成し、その緻密な陽極酸化膜上に、フォトレジストのマスク４１０を形成して、アルミニウム膜をパタ−ニングして、ゲイト電極４０８、４０９を形成する。
【００７４】
図４（Ｃ）に示すように、フォトレジストのマスク４１０を着けたままで、ゲイト電極４０８、４０９を再度陽極酸化する。電解溶液には、クエン酸、シュウ酸、クロム酸又は硫酸を３〜２０％含有した酸性溶液、例えば３％シュウ酸水溶液を使用する。この場合には、ゲイト電極４０８、４０９の表面にフォトレジストのマスク４１０と図示しない緻密な陽極酸化膜が存在するため、ゲイト電極４０８、４０９の側面のみに多孔質の陽極酸化物４１１、４１２が形成される。この多孔質の陽極酸化物４１１、４１２の成長距離で低濃度不純物領域（ＬＤＤ領域）の長さを決定される。この成長距離は陽極酸化の処理時間で制御することができる。本実施例では、多孔質の陽極酸化物４１１、４１２を７０００Åの長さに成長させる。
【００７５】
フォトレジストのマスク４１０を除去した後に、再びゲイト電極４１１、４１２を陽極酸化して、緻密で強固な陽極酸化膜４０９、４１０を形成する。本実施例では、電解溶液として３％酒石酸のエチレングリコ−ル溶液を、アンモニア水でＰＨ６．９に中和して使用する。（図４（Ｄ））
【００７６】
次に、多孔質の陽極酸化物４１１、４１２、及び緻密な陽極酸化物４１３、４１４をマスクにして、酸化珪素膜４０７をエッチングして、ゲイト絶縁膜４１５、４１６をそれぞれする。エッチング方法はこれらの陽極酸化物４１１〜４１４をエッチングせず、酸化珪素膜４０７のみをエッチング可能であれば、ウェットエッチング法でも、ドライエッチング法のいずれを採用してもよい。本実施例では、ＣｌＦ3 ガスを用いたドライエッチングによって、酸化珪素膜４０７をエッチングする。
【００７７】
図４（Ｅ）に示すように、図示しない緻密な陽極酸化物、多孔質な陽極酸化物４１１、４１２を順次に除去する。図示しない緻密な陽極酸化物はバッファ−フッ酸で除去し、多孔質の陽極酸化物４１１、４１２は燐酸、酢酸及び硝酸を混合した混酸を用いて除去する。多孔質の陽極酸化物４１１、４１２は容易に除去できるため、緻密で強固な陽極酸化物４１３、４１４がエッチングされることはない。
【００７８】
次に、ゲイト電極４０８、４０９をマスクにして、イオンド−ピング法により、島状シリコン４０５、４０６に不純物を注入する。本実施例では、まず燐を注入するために、ド−ピングガスに水素で１〜１０％に希釈したフォスフィン（ＰＨ３）を用いる。また、ド−ピング時の基板温度は室温とする。この場合、ゲイト絶縁膜４１５、４１６が半透過なマスクとして機能するように、加速電圧、ドーズ量、ドーピング回数等のドーピング条件を適宜に設定する。
【００７９】
ドーピングにより、島状シリコン領域４０５、４０６において、表面が露出されている領域は高濃度に燐イオンが注入されて、Ｎ型の高濃度不純物領域４１７〜４２０が形成される。これらＮ型の高濃度不純物領域４１７〜４２０はＴＦＴのソース／ドレイン領域となる。また、ゲイト電極４０５、４０６の直下の領域は燐イオンが注入されないため、チャネル形成領域４２１、４２２が形成される。更に、ゲイト絶縁膜４１５、４１６のみに覆われている領域は、燐イオンがゲイト絶縁膜４１５、４１６に遮られるために、燐の注入量が小さく、Ｎ型の低濃度不純物領域４２３〜４２６が形成される。（図４（Ｅ））
【００８０】
なお、上記のドーピング工程において、燐イオンの濃度が、Ｎ型の高濃度不純物領域４１７〜４２９において３×１０19〜１×１０21原子／ｃｍ3 となるように、更に、低濃度不純物領域４２３〜４２６において４×１０16〜７×１０17原子／ｃｍ3 となるように、ドーピング工程の条件を設定する。
【００８１】
次に、図４（Ｆ）レジスト４２７で被覆して、パタ−ニングして、Ｐ型ＴＦＴとなる部分のレジストを除去する。続いて、Ｐ型の導電性を付与するための不純物として、硼素をイオンド−ピング法により注入する。ドーピングガスとして、水素で５％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用いる。イオンドーピング時の基板温度は室温とする。この結果、島状シリコン領域４０６において、Ｎ型の高濃度不純物領域４１９、４２０、及びＮ型の低濃度不純物領域４２５、４２６はそれぞれ導電型が反転して、Ｐ型の高濃度不純物領域４２８（ソース）、４２９（ドレイン）、及びＰ型の低濃度不純物領域４３０、４３１となる。他方、レジスト４２７で被覆された高濃度不純物領域４１７（ソース）、４１８（ドレイン）、及び低濃度不純物領域４２３、４２４の導電型はＮ型のまま保存される。
【００８２】
なお、 ソース・ドレイン領域となるＰ型の高濃度不純物領域４２８、４２９において、硼素の濃度が当該領域中の燐の濃度よりも３×１０19〜１×１０21原子／ｃｍ3 高く、Ｐ型の低濃度不純物領域４３０、４３１において、硼素の濃度が燐の濃度より３×１０17〜４×１０18原子／ｃｍ3 高くなるように、ドーピング工程の条件を決定する。
【００８３】
次に、レジストのマスク２１４を除去した後に、図４（Ｇ）に示すように、レーザーアニールにより、添加された不純物の活性化させると共に、ドーピング工程により損傷された島状シリコン領域４０５、４０６の結晶性を回復させる。
【００８４】
本実施例では、Ｎ型及びＰ型のソース／ドレイン４１７、４１８、４２８、４２９には燐が１×１０20〜１×１０21原子／ｃｍ3 の濃度で注入され、更に、Ｎ型及びＰ型の低濃度不純物領域４２３、４２４、４３０、４３２には燐が４×１０16〜７×１０17原子／ｃｍ3 濃度で注入されているため、レーザーを照射することにより、燐によりニッケルが効果的にゲッタリングされる。
【００８５】
レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた場合には、ニッケルを効果的にゲッタリングするためには、レーザー光の照射条件はエネルギー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とするとよい。また、一か所につき２〜２０ショットのレーザー光が照射されるようにするとよい。レーザー光の照射時の基板温度は２００℃とする。
【００８６】
レーザーアニールの後に、窒素雰囲気中で２時間、３５０℃の温度で熱アニールする。なお、本実施例では、レーザーアニール、熱アニール双方を行うようにしたが、レーザーアニール、熱アニールのいずれか一方を行うようにすればよい。
【００８７】
図４（Ｈ）に示すように、厚さ１μｍの酸化珪素膜を層間絶縁膜４３２としてプラズマＣＶＤ法により形成し、これにコンタクトホ−ルを形成する。そして、このコンタクトホ−ルに、金属材料、例えばチタンとアルミニウムの多層膜により、ソ−ス／ドレインの電極、配線４３３、４３４、４３５を形成する。最後に、３５０℃の水素雰囲気中において、２時間の加熱処理を行う。以上の工程を経て、ＣＭＯＳ薄膜トランジスタが完成される。（図４（Ｈ））
【００８８】
また、本実施例では、燐イオンを添加した後に、硼素を添加するようにしたが、先に、硼素を添加してから、燐イオンを添加するようにしてもよい。この場合は、先ず、図２（Ｄ）に示すように、Ｎ型ＴＦＴの領域をレジスト４２７で被覆して、硼素イオンを添加する。そして、レジスト４２７を除去した後に、燐イオンを添加すればよい。
【００８９】
【発明の効果】
本発明により、結晶化の触媒元素を導入した結晶性シリコン膜を用いても、ＯＦＦ電流が低く、特性にばらつきの少ない薄膜ＴＦＴを作成することが可能となった。
【００９０】
特に、結晶化を助長する触媒元素としてニッケルを用いた場合、その効果は著しかった。この効果は、同一基板上に複数の同一機能を有する素子を形成する場合に特に有効である。というのは、ＯＦＦ電流が素子間で大きくばらついた場合、素子間で特性の不均一が生じるからである。このような不均一は特にＴＦＴ液晶ディスプレイ装置中に形成される画素に対して有害なものである。よって、本発明は工業上有益な物であると思われる。
【図面の簡単な説明】
【図１】実施例１、２の薄膜トランジスタの作製工程図である。
【図２】実施例３の薄膜トランジスタの作製工程図である。
【図３】実施例４の薄膜トランジスタの構成図である。
【図４】実施例７の薄膜トランジスタの作製工程図である。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜
１０３ 非晶質珪素膜
１０５ 活性層
１０６ ゲイト絶縁膜
１０７ ゲイト電極
１０８、２１２ ソース領域
１０９、２１３ ドレイン領域
１１０、２１７ 層間絶縁膜
１１１、２１８ ソース電極
１１２、２１９ ドレイン電極
Claims (6)
- シリコンの結晶化を助長する触媒元素が導入された結晶性シリコン膜を島状にエッチングして島状シリコンを形成し、
前記島状シリコン上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極をマスクとして前記島状シリコンに燐を添加することによって前記島状シリコンに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、
前記ソース領域及び前記ドレイン領域には前記燐が１×１０ 20 〜１×１０ 21 原子／ｃｍ 3 含まれるように添加され、前記低濃度不純物領域には前記燐が４×１０ 16 〜７×１０ 17 原子／ｃｍ 3 含まれるように添加され、
前記シリコンの結晶化を助長する前記触媒元素を前記島状シリコンに添加された前記燐にゲッタリングさせることを特徴とする半導体装置の作製方法。 - ニッケルが導入された結晶性シリコン膜を島状にエッチングして島状シリコンを形成し、
前記島状シリコン上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極をマスクとして前記島状シリコンに燐を添加することによって前記島状シリコンに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、
前記ソース領域及び前記ドレイン領域には前記燐が１×１０ 20 〜１×１０ 21 原子／ｃｍ 3 含まれるように添加され、前記低濃度不純物領域には前記燐が４×１０ 16 〜７×１０ 17 原子／ｃｍ 3 含まれるように添加され、
前記ニッケルを前記島状シリコンに添加された前記燐にゲッタリングさせることを特徴とする半導体装置の作製方法。 - アモルファスシリコン膜上に酢酸ニッケル層を形成した後、熱アニールすることにより前記アモルファスシリコン膜を結晶化させてニッケルが導入された結晶性シリコン膜を形成し、
前記ニッケルが導入された結晶性シリコン膜を島状にエッチングして島状シリコンを形成し、
前記島状シリコン上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極をマスクとして前記島状シリコンに燐を添加することによって前記島状シリコンに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、
前記ソース領域及び前記ドレイン領域には前記燐が１×１０ 20 〜１×１０ 21 原子／ｃｍ 3 含まれるように添加され、前記低濃度不純物領域には前記燐が４×１０ 16 〜７×１０ 17 原子／ｃｍ 3 含まれるように添加され、
前記ニッケルを前記島状シリコンに添加された前記燐にゲッタリングさせること特徴とする半導体装置の作製方法。 - シリコンの結晶化を助長する触媒元素が導入された結晶性シリコン膜を島状にエッチングして第１の島状シリコン及び第２の島状シリコンを形成し、
前記第１の島状シリコン及び第２の島状シリコン上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上であって、前記第１の島状シリコン及び前記第２の島状シリコン上にそれぞれ第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして前記第１の島状シリコン及び前記第２の島状シリコンに燐を添加することによって前記第１の島状シリコン及び前記第２の島状シリコンそれぞれに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、
前記第１のゲイト電極及び前記第１の島状シリコンをレジストマスクで被覆した状態で、前記第２のゲイト電極をマスクとして前記第２の島状シリコンのソース領域、ドレイン領域、及び低濃度不純物領域に硼素を添加し、
前記レジストマスクを除去し、
前記第１の島状シリコン及び前記第２の島状シリコンそれぞれのソース領域及びドレイン領域には前記燐が１×１０ 20 〜１×１０ 21 原子／ｃｍ 3 含まれるように添加され、前記第１の島状シリコン及び前記第２の島状シリコンそれぞれの前記低濃度不純物領域には前記燐が４×１０ 16 〜７×１０ 17 原子／ｃｍ 3 含まれるように添加され、
前記シリコンの結晶化を助長する触媒元素を前記第１の島状シリコン及び前記第２の島状シリコンに添加された前記燐にゲッタリングさせることを特徴とする半導体装置の作製方法。 - ニッケルが導入された結晶性シリコン膜を島状にエッチングして第１の島状シリコン及び第２の島状シリコンを形成し、
前記第１の島状シリコン及び第２の島状シリコン上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上であって、前記第１の島状シリコン上及び第２の島状シリコン上にそれぞれ第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして前記第１の島状シリコン及び前記第２の島状シリコンに燐を添加することによって前記第１の島状シリコン及び前記第２の島状シリコンそれぞれに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、
前記第１のゲイト電極及び前記第１の島状シリコンをレジストマスクで被覆した状態で、前記第２のゲイト電極をマスクとして前記第２の島状シリコンのソース領域、ドレイン領域、及び低濃度不純物領域に硼素を添加し、
前記レジストマスクを除去し、
前記第１の島状シリコン及び前記第２の島状シリコンそれぞれのソース領域及びドレイン領域には前記燐が１×１０ 20 〜１×１０ 21 原子／ｃｍ 3 含まれるように添加され、前記第１の島状シリコン及び前記第２の島状シリコンそれぞれの前記低濃度不純物領域には前記燐が４×１０ 16 〜７×１０ 17 原子／ｃｍ 3 含まれるように添加され、
前記ニッケルを前記第１の島状シリコン及び前記第２の島状シリコンに添加された前記燐にゲッタリングさせること特徴とする半導体装置の作製方法。 - アモルファスシリコン膜上にニッケルを含有する層を形成した後、熱アニールすることにより前記アモルファスシリコン膜を結晶化させてニッケルが導入された結晶性シリコン膜を形成し、
前記ニッケルが導入された結晶性シリコン膜を島状にエッチングして第１の島状シリコン及び第２の島状シリコンを形成し、
前記第１の島状シリコン及び前記第２の島状シリコン上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上であって、前記第１の島状シリコン上及び前記第２の島状シリコン上にそれぞれ第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして前記第１の島状シリコン及び前記第２の島状シリコンに燐を添加することによって前記第１の島状シリコン及び前記第２の島状シリコンそれぞれに、ソース領域、ドレイン領域、及び低濃度不純物領域を形成すると共に、前記低濃度不純物領域に隣接して燐が添加されないチャネル形成領域を形成し、
前記第１のゲイト電極及び前記第１の島状シリコンをレジストマスクで被覆した状態で、前記第２のゲイト電極をマスクとして前記第２の島状シリコンのソース領域、ドレイン領域、及び低濃度不純物領域に硼素を添加し、
前記レジストマスクを除去し、
前記第１の島状シリコン及び前記第２の島状シリコンそれぞれのソース領域及びドレイン領域には前記燐が１×１０ 20 〜１×１０ 21 原子／ｃｍ 3 含まれるように添加され、前記 第１の島状シリコン及び前記第２の島状シリコンそれぞれの前記低濃度不純物領域には前記燐が４×１０ 16 〜７×１０ 17 原子／ｃｍ 3 含まれるように添加され、
前記ニッケルを前記第１の島状シリコン及び前記第２の島状シリコンに添加された前記燐にゲッタリングさせること特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09747896A JP3539821B2 (ja) | 1995-03-27 | 1996-03-27 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-94410 | 1995-03-27 | ||
| JP9441095 | 1995-03-27 | ||
| JP09747896A JP3539821B2 (ja) | 1995-03-27 | 1996-03-27 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330602A JPH08330602A (ja) | 1996-12-13 |
| JP3539821B2 true JP3539821B2 (ja) | 2004-07-07 |
Family
ID=26435686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09747896A Expired - Lifetime JP3539821B2 (ja) | 1995-03-27 | 1996-03-27 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539821B2 (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3942683B2 (ja) | 1997-02-12 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3976828B2 (ja) | 1997-02-17 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| JP3544280B2 (ja) | 1997-03-27 | 2004-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4024341B2 (ja) * | 1997-04-25 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4090533B2 (ja) * | 1997-04-25 | 2008-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6541793B2 (en) | 1997-05-30 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and semiconductor device using thin-film transistors |
| JP3844561B2 (ja) | 1997-06-10 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3939399B2 (ja) * | 1997-07-22 | 2007-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6369410B1 (en) | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP5106564B2 (ja) * | 1998-05-16 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体表示装置の作製方法 |
| US6396147B1 (en) | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
| US6362027B1 (en) | 1998-07-08 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate |
| JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4030193B2 (ja) | 1998-07-16 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6656779B1 (en) | 1998-10-06 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof |
| US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6891236B1 (en) | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP3112163B2 (ja) * | 1999-03-19 | 2000-11-27 | 日本電気株式会社 | 結晶成長方法およびその結晶体 |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| JP4712156B2 (ja) * | 1999-05-10 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3425392B2 (ja) * | 1999-05-27 | 2003-07-14 | シャープ株式会社 | 半導体装置の製造方法 |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| TW527735B (en) | 1999-06-04 | 2003-04-11 | Semiconductor Energy Lab | Electro-optical device |
| TW512543B (en) | 1999-06-28 | 2002-12-01 | Semiconductor Energy Lab | Method of manufacturing an electro-optical device |
| TW556357B (en) | 1999-06-28 | 2003-10-01 | Semiconductor Energy Lab | Method of manufacturing an electro-optical device |
| JP4472073B2 (ja) | 1999-09-03 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| TW522453B (en) | 1999-09-17 | 2003-03-01 | Semiconductor Energy Lab | Display device |
| JP2001092413A (ja) | 1999-09-24 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置および電子装置 |
| TW468283B (en) | 1999-10-12 | 2001-12-11 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
| US6384427B1 (en) | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| TW511298B (en) | 1999-12-15 | 2002-11-21 | Semiconductor Energy Lab | EL display device |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| JP4677546B2 (ja) * | 2000-10-06 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002176001A (ja) | 2000-12-05 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 熱処理装置 |
| US6759313B2 (en) | 2000-12-05 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd | Method of fabricating a semiconductor device |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP4939690B2 (ja) * | 2001-01-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100525435B1 (ko) * | 2001-05-21 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| JP3961240B2 (ja) | 2001-06-28 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100487426B1 (ko) | 2001-07-11 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법 |
| US6756608B2 (en) | 2001-08-27 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6737302B2 (en) | 2001-10-31 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
| US7745803B2 (en) | 2004-02-03 | 2010-06-29 | Sharp Kabushiki Kaisha | Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device |
| JP4754918B2 (ja) * | 2004-09-30 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4801406B2 (ja) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4801407B2 (ja) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR100770269B1 (ko) | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100770268B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100770266B1 (ko) | 2006-11-10 | 2007-10-25 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR101645680B1 (ko) | 2009-11-06 | 2016-08-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5520911B2 (ja) * | 2011-10-12 | 2014-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2014033212A (ja) * | 2013-09-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1996
- 1996-03-27 JP JP09747896A patent/JP3539821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330602A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3539821B2 (ja) | 半導体装置の作製方法 | |
| US6251712B1 (en) | Method of using phosphorous to getter crystallization catalyst in a p-type device | |
| KR100352366B1 (ko) | 반도체장치 제작방법 | |
| JP3747360B2 (ja) | アクティブマトリクス電気光学装置 | |
| JPH06232069A (ja) | 半導体装置の作製方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0832081A (ja) | 薄膜半導体装置 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3630593B2 (ja) | 半導体装置、半導体装置の作製方法、及び液晶表示装置 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06275640A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JP3134910B2 (ja) | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 | |
| KR100265180B1 (ko) | 박막트랜지스터제작방법 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3767727B2 (ja) | 半導体装置の作製方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3842072B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3765975B2 (ja) | 半導体装置 | |
| JPH0832069A (ja) | 薄膜半導体装置 | |
| JP2001250960A (ja) | 半導体装置の作製方法 | |
| JPH08288521A (ja) | 半導体装置の作製方法 | |
| JP3316203B2 (ja) | 半導体素子の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |