[go: up one dir, main page]

JP3747360B2 - アクティブマトリクス電気光学装置 - Google Patents

アクティブマトリクス電気光学装置 Download PDF

Info

Publication number
JP3747360B2
JP3747360B2 JP2000019281A JP2000019281A JP3747360B2 JP 3747360 B2 JP3747360 B2 JP 3747360B2 JP 2000019281 A JP2000019281 A JP 2000019281A JP 2000019281 A JP2000019281 A JP 2000019281A JP 3747360 B2 JP3747360 B2 JP 3747360B2
Authority
JP
Japan
Prior art keywords
active matrix
plane
film
region
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000019281A
Other languages
English (en)
Other versions
JP2000174289A (ja
Inventor
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2000174289A publication Critical patent/JP2000174289A/ja
Application granted granted Critical
Publication of JP3747360B2 publication Critical patent/JP3747360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ（ＴＦＴ）を複数個有するアクティブマトリクス電気光学装置に関するものである。本発明によって作製されるアクティブマトリクス電気光学装置は、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。特に本発明は、モノリシック型アクティブマトリクス回路（液晶ディスプレー等に使用される）のように、低いオフ電流とオフ電流のバラツキの小さいことが要求されるマトリクス回路と、それを駆動する高速動作とオン電流のバラツキの小さいことが要求される周辺回路を有するアクティブマトリクス電気光学装置において効果を発揮する。
【０００２】
【従来の技術】
最近、絶縁基板上に、薄膜状の活性層（活性領域ともいう）を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されている。これらは、透明な絶縁基板上に形成され、マトリクス構造を有する液晶等の表示装置において、各画素の制御用に利用することや、駆動回路に利用することが目的であり、利用する半導体の材料・結晶状態によって、アモルファスシリコンＴＦＴや結晶性シリコンＴＦＴというように区別されている。
【０００３】
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるＴＦＴには利用できない。そこで、最近では、より高性能な回路を作製するため結晶性シリコンＴＦＴの研究・開発が進められている。結晶性のシリコン膜を得るには、アモルファスシリコンを６００℃前後もしくはそれ以上の高温で長時間熱アニールする方法、もしくは、レーザー光等の強光を照射する方法（光アニール）が知られている。
【０００４】
結晶半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでなく、ＰＭＯＳのＴＦＴも同様に作製することができるので、ＣＭＯＳ回路を作製することが可能である。例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路（ドライバー等）をもＣＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシック構造を有する回路（モノリシック型アクティブマトリクス回路）が知られている。
【０００５】
【発明が解決しようとする課題】
図１には、液晶ディスプレーに用いられるモノリシック型アクティブマトリクス回路のブロック図を示す。周辺ドライバー回路として、ソースドライバー（列ドライバー）、ゲイトドライバー（行ドライバー）が設けられ、また、アクティブマトリクス回路（画素）領域にはスイッチング用のトランジスタとキャパシタからなる多くの画素回路が形成され、マトリクス回路の画素トランジスタと周辺ドライバー回路とは、行数、列数と同じだけのソース線、ゲイト線によって接続される。周辺回路に用いるＴＦＴ、特にシフトレジスタ等の周辺論理回路は高速動作が要求され、そのため選択時の電流（オン電流）が大きく、かつ、バラツキが小さいことが要求される。
【０００６】
一方、画素回路に用いるＴＦＴはキャパシタに蓄積された電荷が長時間保持されるよう、非選択時、すなわち、ゲイト電極に逆バイアス電圧が印加されているときのリーク電流（オフ電流ともいう）が十分に低く、かつ、バラツキが小さいことが要求される。具体的にはオフ電流は１ｐＡ以下、バラツキは１桁以内が要求される。逆にオン電流はそれほど大きなものは必要でない。
【０００７】
このように物理的に矛盾する特性を有するＴＦＴを同一基板上に同時に形成することが求められていた。即ち、高いオン電流と低いリーク電流、および、それらのバラツキの小さいという特性がが全てのＴＦＴに求められるている。しかしながら、このようなことは技術的に非常に難しいことは容易に察せられる。
【０００８】
例えば、高いオン電流（すなわち、高い電界効果移動度）を有するＴＦＴを得るには、レーザーアニール法のような光アニール法によって、非晶質珪素膜を結晶化させる方法が有効であることが知られている。しかしながら、経験的には、高い電界効果移動度とオフ電流のバラツキを小さくすることを同時に達成することは不可能であることが明らかになっている。
【０００９】
また、熱アニール法によって非晶質珪素を結晶化せしめる方法も知られている。この方法ではオフ電流のバラツキを小さくすることが可能であるが、高い電界効果移動度は望めなかった。本発明はこのような困難な課題に対して解答を与えんとするものである。
【００１０】
【課題を解決するための手段】
本発明者は、ニッケル（Ｎｉ）や白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、銀（Ａｇ）、鉄（Ｆｅ）等の元素単体やその化合物を微量に非晶質珪素膜表面に実質的に密着させ、しかる後に熱アニールもしくは光アニール（レーザーアニールやラピッド・サーマル・アニール（ＲＴＡ）等）の処理を施せば、従来の熱アニールや光アニールよりも結晶化が容易に進行して、結晶性も向上することを見出した。例えば、熱アニール法による場合には、従来よりも結晶化に要する時間が短縮し、かつ、結晶化温度も低くすることができる。
【００１１】
これは、ニッケルや白金、パラジウム、銅、銀、鉄が非晶質珪素膜の結晶化を助長する触媒元素として機能するためであることが確かめられた。すなわち、これらの触媒元素は、非晶質珪素の結晶化エネルギーよりも低いエネルギーで、非晶質珪素と結晶性の珪化物を形成する。次にこの珪化物の触媒元素がその先の非晶質珪素に移動することによって、珪化物の触媒元素のサイトに珪素が入ることにより、結晶性の珪素が形成される。即ち、触媒元素が非晶質珪素の中を移動するのに伴って、珪素膜が結晶化されていく。
【００１２】
また、この触媒元素を利用した非晶質珪素膜の結晶化は以下の２通りの形態があることが確認されている。
（１）触媒元素が導入された領域において生じる結晶化であり、特に結晶化の方向としては特定できないが、敢えて表現すれば基板に垂直な方向に結晶成長が進行するモード
（２）触媒元素が導入された領域から触媒元素が導入されなかった領域へと触媒元素が移動するにしたがって、結晶成長領域が拡大し、基板に平行な方向に結晶成長が進行するモード。
【００１３】
特に（２）の結晶成長モードは、基板に平行な方向に柱状の結晶が成長している形態がＴＥＭ（透過型電子顕微鏡）を用いた観察によって確認されている。以下においては、（１）の結晶成長モードを縦成長、そのモードにより結晶化した領域を縦成長領域と称し、（２）の結晶成長モードを横成長、そのモードにより結晶化した領域を横成長領域と称することとする。
【００１４】
例えば、何らかの手段により非晶質珪素膜に実質的に触媒元素もしくはそれを有する化合物等の薄い被膜を形成し、熱アニールを施せば、初期においては主として縦成長によって、被膜の形成された部分の珪素が結晶化して、その後、横成長によってその周囲の領域に結晶化領域が拡大する。
このように熱アニールによって結晶成長させた後に適切な光アニールをおこなうとより結晶性を高めることができる。この場合の光アニールの主たる効果は、電界効果移動度を高め、しきい値電圧を低下させることである。
【００１５】
縦成長と横成長では結晶の配向性についても差が認められる。一般的に縦成長では結晶の配向性はそれほど高くはなく、基板面に対して（１１１）面の配向がやや多い程度である。これに対し、横成長では顕著に配向することが観察される。例えば、珪素膜表面に酸化珪素膜や窒化珪素膜で被覆して熱アニール法によって結晶化させた場合には、（１１１）面が主として配向する。具体的には、Ｘ線回折法による（１１１）面の反射強度の（１１１）面、（２２０）面、（３１１）面の反射強度の和に対する比率は８０％以上となる。
これは上記のように熱アニール法による結晶化の後に光アニールを追加しておこなうことによって一層、顕著になり、上記の面の反射強度の和に対する比率は９０％以上となる。
【００１６】
一方、珪素膜表面を被覆しないで熱アニール法により結晶化させた場合には（２２０）面の配向も強くなり、（１１１）面と（２２０）面の反射強度が９０％以上となる。
【００１７】
横成長をおこなうには、触媒元素を選択的に導入することが必要であり、これは通常は非晶質珪素膜上に形成した酸化珪素、窒化珪素、酸化窒化珪素を主成分とする材料の被膜にフォトリソグラフィー法によって導入用の孔を形成し、スパッタ法、ＣＶＤ法、スピンコーティング法等の手段によって、触媒元素単体もしくはその化合物の薄い被膜、クラスタ等を形成することによってなされるが、本発明人の研究の結果、７μｍ以下の径では、結晶成長の不良が発生する確率が著しく高くなることが明らかになった。
【００１８】
このことは周辺論理回路のように集積度の高い部分においては有利ではない。特に５μｍ以下のデザインルールの場合には全く採用できない。一方、アクティブマトリクス回路においてはＴＦＴ間の距離が十分であるので、横成長であっても何ら問題はない。
【００１９】
しかしながら、周辺論理回路には横成長を採用しなくてもよいことが明らかになった。本発明人の検討結果、横成長、縦成長とも電界効果移動度にはさしたる違いは認められないことが明らかになったが、熱アニール後に光アニールをおこなうことによって、電界効果移動度を２倍程度にまで向上できることが明らかになった。典型的な電界効果移動度は、熱アニールのみでは５０〜８０ｃｍ2 ／Ｖｓであるが、例えば、これにレーザーアニールを追加すると、１００〜２００ｃｍ2 ／Ｖｓまで向上させることができた。いずれにしても周辺論理回路のＴＦＴに用いるには十分な値である。
【００２０】
なお、上記の光アニールの際には、縦成長領域と横成長領域で条件を変える必要はなく、したがって、同一基板上であれば、いずれの部分でも実質的に同じ条件（非意図的な条件変動を除き、同じ条件）で光アニールをおこなうと、量産性の面で効果的である。
縦成長と横成長の顕著な違いは、オフ電流の大きさとバラツキに認められる。すなわち、横成長ではオフ電流が小さく、かつ、バラツキも小さいのに比較して、縦成長では、オフ電流もそのバラツキも大きい傾向がある。
【００２１】
本発明はこのような縦成長と横成長の特徴を利用し、アクティブマトリクス回路には横成長によって、周辺論理回路には縦成長によって結晶化をおこない、ＴＦＴを作製することを特徴とする。ここで、周辺論理回路とはソースドライバー、ゲイトドライバーに含まれる回路であるが、アナログスイッチ等の回路は縦成長でも横成長でもよい。
【００２２】
本発明においては、横成長によって結晶化した領域をアクティブマトリクス回路のＴＦＴに用いることを特徴とするが、その場合、ＴＦＴの配置に関して、いくつかのバリエーションがある。その１つを図４に示す。図４において４０１は触媒元素が添加された部分であり、すなわち、縦成長により結晶化した領域である。そして、この部分を中心としてその周囲に横成長により結晶化した領域４０２が拡がる。
【００２３】
この場合、触媒元素の添加領域４０１が長方形であると図のように楕円形の横成長領域が形成される。その場合にはＴＦＴ１のようにゲイト電極４０４を領域４０１と概略平行にし、ドレイン４０５からソース４０３の方向、もしくはその逆方向から結晶成長するようにする場合がある。
また、図のＴＦＴ２のように、領域４０１とゲイト電極４０７を概略垂直に配置し、ソース４０６、ドレイン４０８ともほぼ同時に結晶成長するようにする場合がある。ＴＦＴの特性としては、いずれの方法でも大差無いことが確認されている。
【００２４】
さらに、アクティブマトリクス回路に関しては、ソース線もしくはゲイト線と概略平行に線状に触媒元素を添加してもよい。図５にはゲイト線５０２、５０７と平行に触媒元素添加領域５０１、５０６を設けた例を示す。図５（Ａ）は図４のＴＦＴ２に対応するもので、ＴＦＴ５０３〜５０５のゲイト電極に概略垂直に触媒元素を添加する場合である。図５（Ｂ）は図４のＴＦＴ１に対応するもので、ＴＦＴ５０８〜５１０のゲイト電極に概略平行に触媒元素を添加する場合である。ソース線に概略平行に触媒元素添加領域を設ける場合も同様である。
【００２５】
先に述べたように、横成長領域では、主として（１１１）面もしくは（２２０）面の配向性が顕著であり、縦成長領域では、これらの配向性は低下する。したがって、本発明においては、アクティブマトリクス回路のＴＦＴ、抵抗、キャパシタ等の素子に用いられる結晶性珪素半導体（横成長領域）は主として（１１１）面もしくは（２２０）面に配向し、一方、周辺論理回路に用いられる結晶性珪素半導体は、アクティブマトリクス回路に用いられる結晶性珪素半導体に比較して配向の度合いが低いことが特徴である。
【００２６】
また、結晶化のための熱アニールを非晶質珪素薄膜の結晶化温度以上の温度で行うと、レーザーアニールを併用した場合と同等の結晶性を得ることができる。非晶質珪素薄膜の結晶化温度は、成膜方法や成膜条件によって異なるものであるが、概ね５８０℃〜６２０℃である。即ち、この温度よりも高い温度（許容できるなるべく高い温度が好ましい）で加熱処理を行うことで、高い結晶性を有する結晶性珪素膜を得ることができる。なお、この加熱処理温度の上限は、１１００℃程度とすることが好ましい。また、この高温での加熱処理を用いる場合には、基板を石英基板か高温にも耐えるガラス基板とする必要がある。
【００２７】
【作用】
本発明のアクティブマトリクス回路においては、触媒元素を利用した横成長による結晶成長をおこなう。この結果、オフ電流が小さく、かつ、バラツキも小さいＴＦＴを得ることができる。一方、集積度の高い周辺論理回路の結晶性珪素半導体を得るために当該部分で触媒元素を利用した縦成長による結晶成長をおこなう。この結果、集積度の如何にかかわりなく、電界効果移動度の高いＴＦＴを得ることができる。
【００２８】
【実施例】
〔実施例１〕 本実施例は、同一ガラス基板上に同時に液晶表示装置に使用するアクティブマトリクス回路（画素回路）と周辺論理回路とを同時に作製する工程に関する。すなわち、アクティブマトリクス回路のＴＦＴを構成する結晶性珪素膜は、結晶化せしめる領域の近傍に結晶化を助長する触媒元素を添加し、加熱処理することによって該元素が添加された領域から基板に平行な方向に結晶成長させることによって得るものである。
【００２９】
また周辺論理回路のＴＦＴを構成する結晶性珪素膜は、該ＴＦＴを得る領域を含む領域に結晶化を助長する触媒元素を添加し、加熱処理することによって当該部分の全面を結晶化させることによって得るものである。
図２に周辺論理回路とアクティブマトリクス回路のＴＦＴの作製工程の概念的な断面図を示す。図においては、左側に周辺論理回路を形成する領域（周辺回路領域）を示し、右側には画素を形成する領域（画素領域）を示す。図では周辺回路領域と画素領域が隣接しているように示されているが、現実には図に示されているように隣接していることはない。
【００３０】
また、画素領域のＴＦＴは、図２では図４のＴＦＴ１のように触媒元素添加領域とゲイト電極が概略平行に配置された様子を示しているが、図４のＴＦＴ２のように、触媒元素添加領域とゲイト電極が概略垂直となるように配置してもよい。 以下に作製工程を示す。
【００３１】
まず、基板２０１（コーニング７０５９番、もしくは他の硼珪酸ガラスでもよい）を洗浄し、ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を原料ガスにしてプラズマＣＶＤ法によって厚さ２０００Åの酸化珪素の下地膜２０２を形成する。
【００３２】
そして、プラズマＣＶＤ法またはＬＰＣＶＤ法によって、厚さ３００〜１５００Å、例えば、５００Åの導電性不純物（燐、硼素等）のほとんど添加されていない非晶質珪素膜２０３を成膜する。次に連続的に厚さ１００〜２０００Å、例えば、２００Åの酸化珪素膜２０４をプラズマＣＶＤ法によって成膜する。そして、この酸化珪素膜２０４を選択的にエッチングして、非晶質珪素膜２０３の露出した領域を形成する。この工程において、図の左側の周辺回路領域においては、酸化珪素膜２０４が全面的に取り除かれて、非晶質珪素膜２０３の表面を露出せしめた。他方、図の右側の画素領域においては、酸化珪素膜２０４が選択的に除去される。
【００３３】
そして、上記工程により露出せしめた非晶質珪素膜２０３の表面に極薄い酸化膜（厚さ数十Å）を形成する。これは、後の溶液塗布工程において、非晶質珪素膜２０３の表面で溶液がはじかれないようにするためである。この酸化膜の形成は、熱酸化法や酸素雰囲気中での紫外光の照射、あるいは、過酸化水素水等の酸化性の強い溶液で処理すればよい。
【００３４】
その後、結晶化を助長する触媒元素であるニッケル元素を含んだ酢酸ニッケル溶液を塗布し、非晶質珪素膜２０３の表面に酢酸ニッケルの極めて薄い膜２０５を形成する。この膜２０５は極めて薄く、したがって、完全な膜状にはなっていない可能性もある。この工程はスピンコーティング法、スピンドライ法を用いておこなった。酢酸溶液中におけるニッケルの濃度（重量換算）は１〜１００ｐｐｍが適当であった。本実施例では１０ｐｐｍとする。（図２（Ａ））
【００３５】
その後、４００〜５８０℃、ここでは５５０℃で４時間の熱アニール処理をおこない、非晶質珪素膜２０３を結晶化せしめた。この結果、周辺回路領域では、ほぼ全領域が縦成長して、結晶性珪素領域２０６に変化する。また、画素領域では、ニッケルの添加された領域を起点にして横成長して、結晶性珪素領域２０８に変化し、ニッケルの添加された領域から遠い部分では非晶質珪素領域２０７のまま残る。（図２（Ｂ））
【００３６】
次に酸化珪素膜２０４を取り除き、結晶性を改善するために全面にＫｒＦエキシマレーザー光（波長２４８ｎｍ）を照射する。レーザー光は１か所につき２〜２０ショット照射する。エネルギー密度は２５０〜３５０ｍＪ／ｃｍ2 が適当であったが、最適なエネルギー密度はシリコン膜によって変化するので、事前に条件だしをおこなって、最適なエネルギー密度を決定する。レーザーの照射条件は基板全面において同じように設定する。もちろん、レーザー照射の際にエネルギー密度の時間的な変動（ゆらぎ）が生じ、また、非常にミクロな観察では、場所によってレーザーの照射されたショット数や累積照射エネルギーは変動するが、そのような変動は当初から意図されたものではない。本実施例では、任意の１ｃｍ2 における累積照射エネルギーの変動が１０％以内に収まるような条件でレーザー照射をおこなった。
【００３７】
レーザーとしては、他にＸｅＣｌエキシマレーザー（波長３０８ｎｍ）やＡｒＦエキシマレーザー（波長１９３ｎｍ）、ＸｅＦエキシマレーザー（波長３５３ｎｍ）等のエキシマレーザーや、その他のパルス発振レーザーを用いてもよかった。また、この工程はラピッド・サーマル・アニール（ＲＴＡ）法を用いておこなってもよい。
【００３８】
このようにして結晶化された結晶珪素膜中のニッケル濃度は、２次イオン質量分析法（ＳＩＭＳ）によると、典型的には縦成長した結晶性領域２０６では、１×１０18〜１×１０19原子／ｃｍ3 、横成長した結晶性領域２０８では１×１０17〜５×１０18原子／ｃｍ3 であった。
【００３９】
以上の工程が終了した後、珪素膜をドライエッチングして、島状の活性層領域２０９、２１０、２１１を形成する。ここで、活性層２１０には一部に非晶質珪素領域２０７が含まれているが、その部分はＴＦＴのチャネル形成領域とはならないので、何ら問題はない。
【００４０】
なお活性層２１１においては、ニッケルが直接導入された領域（酢酸ニッケル塗布の際に酸化珪素膜２０４で覆われていなかった領域）はＴＦＴのチャネル形成領域に重ならないように配置する。これは、ニッケルが直接導入された領域（縦成長領域）では、ニッケルが横成長領域よりも高濃度に存在することが確認されており、特にオフ電流が低く、かつ、そのバラツキが小さいことを要求される画素領域のＴＦＴでは、そのチャネル形成領域の一部にも縦成長の領域が含まれていることは好ましくないからである。（図２（Ｃ））
【００４１】
その後、プラズマＣＶＤ法を用いて、ゲイト絶縁膜として機能する酸化珪素膜３０３を１５００Åの厚さに形成する。プラズマＣＶＤ法の原料としては、モノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）を用いる。本実施例では、モノシラン１０ＳＣＣＭ、一酸化二窒素１００ＳＣＣＭで反応室に導入し、基板温度４３０℃、反応圧力０．３Ｔｏｒｒ、投入電力（１３．５６ＭＨｚ）２５０Ｗとする。これらの条件は使用する反応装置によって変動する。上記の条件で作製した酸化珪素膜の成膜速度は約１０００Å／分であり、フッ酸１、酢酸５０、フッ化アンモニウム５０の混合溶液（２０℃）におけるエッチング速度は約１０００Å／分である。
【００４２】
引き続いて、減圧ＣＶＤ法によって、厚さ２０００〜８０００Å、例えば４０００Åの多結晶珪素膜（導電性を改善するため０．１〜２％の燐を含む）を成膜し、これをエッチングしてゲイト電極２１３、２１４、２１５を形成する。
次に、イオンドーピング法（プラズマドーピング法とも言う）によって、活性層２０９〜２１１にゲイト電極２１３〜２１５をマスクとして、自己整合的にＮ導電型およびＰ導電型を付与する不純物をドーピングする。ここでは、画素領域のＴＦＴはＰチャネル型となるようにする。すなわち、図の活性層２１０と２１１にはＰ型不純物を、活性層２０９にはＮ型不純物をドーピングする。このように導電型の異なる不純物をドーピングするには、公知のＣＭＯＳ技術を用いればよい。
【００４３】
本実施例では、ドーピングガスとして、Ｎ型のドーピングにはフォスフィン（ＰＨ3 ）、Ｐ型のドーピングにはジボラン（Ｂ2 Ｈ6 ）を用い、加速電圧は前者の場合には６０〜１００ｋＶ、例えば９０ｋＶ、後者の場合には４０〜８０ｋＶ、例えば、７０ｋＶとする。ドーズ量は１×１０14〜８×１０15原子／ｃｍ2 、例えば、Ｎ型不純物は４×１０14原子／ｃｍ2 、Ｐ型不純物は１×１０15原子／ｃｍ2 とする。この結果、Ｎ型の不純物領域２１６とＰ型の不純物領域２１７、２１８を形成することができる。
【００４４】
その後、４００〜５５０℃で１〜１２時間、代表的には、４５０℃、２時間の熱アニールをおこない、ドーピングされた不純物の活性化をおこなう。本発明に共通のことであるが、非晶質珪素の結晶化を助長する触媒元素が活性層に含まれていることからこのような低温、短時間の熱アニールでも活性化に十分で、不純物領域の抵抗を１ｋΩ／□程度もしくがそれ以下に下げることができる。（図２（Ｄ））
【００４５】
続いて、厚さ５００Åの窒化珪素膜（これは外部より水分や可動イオンがＴＦＴに侵入するのを防止するパッシベーション効果を有する）と厚さ４０００Åの酸化珪素膜の２層よりなる絶縁膜２１９を第１の層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、チタンとアルミニウムの多層膜（本実施例では、チタン５００Å、アルミニウム４０００Åとした）によってＴＦＴの電極・配線２２０〜２２３を形成する。（図２（Ｅ））
【００４６】
その後、さらに、厚さ２０００Åの酸化珪素膜２２４をプラズマＣＶＤ法によって形成し、これを第２の層間絶縁物とする。そして、その画素領域のＴＦＴの画素電極を構成する方の不純物領域にコンタクトホールを形成し、さらに、厚さ８００ÅのＩＴＯ（インディウム錫酸化物）膜をスパッタ法により形成し、これをエッチングして画素電極２２５を形成する。（図２（Ｆ））
こうしてアクティブマトリクス液晶表示装置のおける画素領域と周辺回路領域とを同時に同一ガラス基板上に形成することができる。
【００４７】
〔実施例２〕 図３に本実施例の作製工程の断面図を示す。図の左側が論理回路領域、右側が画素領域を示す。実際の回路では論理回路はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴからなるＣＭＯＳ回路であるが、図では簡略化のために論理回路のＴＦＴもＮチャネル型のみを示す。画素領域のＴＦＴにはＮチャネル型ＴＦＴを用いた。本実施例ではＴＦＴとしては、ソース／ドレイン以外に低濃度の不純物領域をそれらに隣接して設けた構造のものを採用したが、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴの差は、ソース／ドレインおよび低濃度不純物領域のドーピング不純物の種類と濃度が異なる他は同じであった。
【００４８】
まず、基板（コーニング７０５９）３０１上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜３０２を形成する。さらに、プラズマＣＶＤ法によって、厚さ３００〜１０００Å、例えば５００Åの真性（Ｉ型）の非晶質珪素膜３０２を堆積する。さらに、厚さ２００Åの酸化珪素膜３０３をスパッタ法によって形成し、実施例１と同様にこれをエッチングして、触媒元素（ニッケル）の導入領域を形成し、スピンコーティング法によって、図示しない酢酸ニッケルの薄膜を形成する。
【００４９】
そして、非晶質珪素膜３０２を窒素雰囲気中、５５０℃、４時間熱アニールして、結晶化させて、縦成長領域３０４、横成長領域３０６を形成する。領域３０５は非晶質のまま残った。
そして、レーザー光を照射して結晶性を向上させた。本実施例では、ＫｒＦエキシマレーザーを用いた。そのエネルギー密度は、２５０〜３５０ｍＪ／ｃｍ2 が適当であった。レーザー照射後、レーザーアニールによる歪みを緩和する目的で、再び、５５０℃、１時間の熱アニールをおこなった。（図３（Ａ））
【００５０】
このようにして結晶化させた珪素膜をエッチングして、島状活性層領域３０７（論理回路用ＴＦＴに用いる）と同じく３０８（画素用ＴＦＴに用いる）を形成する。
さらに、モノシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）を原料とする熱ＣＶＤ法によって、厚さ１２００Åの酸化珪素膜３０９を堆積する。さらに、成膜後、１気圧４００〜５００℃の一酸化二窒素（Ｎ2 Ｏ）雰囲気で１〜１２時間の熱アニールをおこなった。
【００５１】
引き続いて、スパッタリング法によって、厚さ２０００〜８０００Å、例えば４０００Åのアルミニウム膜を堆積する。フォトレジストとの密着性を良くするため、この表面に極めて薄い（５０〜２００Å）陽極酸化膜（図示せず）を形成する。そして、フォトレジストを塗布し、公知のフォトリソグラフィー法によって、フォトレジストのマスク３１０、３１１を形成し、アルミニウム膜をエッチングしてゲイト電極３１２、３１３を形成する。アルミニウムには加熱や後の陽極酸化工程における結晶の異常成長（ヒロック）の発生を抑制するために０．１〜０．５重量％のスカンジウム（Ｓｃ）あるいはイットリウム（Ｙ）を混入させた。ゲイト電極３１２、３１３上にはエッチングのマスクに用いたフォトレジストのマスク３１０、３１１をそのまま残する。（図３（Ｂ））
【００５２】
さらに、電解液中で、ゲイト電極３１２、３１３に電流を通じて陽極酸化し、厚さ１〜５μｍ、例えば、厚さ２μｍの陽極酸化物３１４、３１５を形成する。電解液には、３〜２０％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いて、１０〜３０Ｖの一定電流をする。本実施例では、ｐＨ＝０．９〜１．０のシュウ酸溶液（３０℃）中で電圧を１０Ｖとし陽極酸化する。陽極酸化物の厚さは陽極酸化時間によって制御する。
【００５３】
このようにして得られた陽極酸化物３１４、３１５は多孔質のものであった。この陽極酸化工程においては、ゲイト電極３１２、３１３とフォトレジストのマスク３１０、３１１の間に存在する薄い陽極酸化膜によって、フォトレジストのマスク３１０、３１１からの電流がリークすることを抑制することができ、ゲイト電極３１２、３１３の側面のみに陽極酸化を進行させることができる。（図３（Ｃ））
【００５４】
次に、フォトレジストのマスク３１０、３１１を剥離し、再び電解溶液中において、ゲイト電極３１２、３１３に電流を印加する。今回は、３〜１０％の酒石液、硼酸、硝酸の少なくとも１つが含まれたｐＨ＝６．９〜７．１のエチレングルコールアンモニア溶液を用いる。溶液の温度は１０℃前後の室温より低い方が良好な酸化膜が得られる。このため、ゲイト電極３１２、３１３の上面および側面に陽極酸化物３１６、３１７が形成される。陽極酸化物３１６、３１７の厚さは印加電圧にほぼ比例し、印加電圧が１５０Ｖで２０００Åの陽極酸化物３１６、３１７が形成される。陽極酸化物３１６、３１７は緻密で硬く、その後の加熱工程においてゲイト電極３１２、３１３を保護する上で効果的であった。（図３（Ｄ））
【００５５】
その後、ドライエッチング法によって酸化珪素膜３０９をエッチングする。このエッチングにおいては多孔質陽極酸化物３１４、３１５はエッチングされないので、その下の酸化珪素膜はエッチングされずにゲイト絶縁膜３１８、３１９として残すことができる。（図３（Ｅ））
【００５６】
その後、燐酸、酢酸、硝酸の混酸を用いて、多孔質の陽極酸化物３１４、３１５をエッチングする。このエッチングでは陽極酸化物３１４、３１５のみがエッチングされ、エッチングレートは約６００Å／分であった。その下のゲイト絶縁膜３１８、３１９はそのまま残存する。
【００５７】
次に、イオンドーピング法によって、活性層領域３０７、３０８にゲイト電極３１２、３１３やゲイト絶縁膜３１８、３１９をマスクにして、不純物（燐）を注入する。ドーピングガスとして、フォスフィン（ＰＨ3 ）を用い、２段階のドーピングをおこなう。
第１段目は加速電圧を８０ｋＶ、ドーズ量は５×１０12原子／ｃｍ2 とする。このドーピングでは、燐イオンはゲイト絶縁膜３１８、３１９を透過して、その下の領域にも注入される。この際のドーズ量は小さいので、低濃度不純物領域３２２、３２３が形成される。
【００５８】
第２段目は加速電圧を３０ｋＶ、ドーズ量は５×１０14原子／ｃｍ2 とする。このドーピングでは、燐イオンはゲイト絶縁膜３１８、３１９を透過できず、主として活性層の珪素が露出した部分に注入される。この際のドーズ量は大きいので、高濃度不純物領域（ソース／ドレイン）３２０、３２１が形成される。実施の回路においてはＰ型不純物も同様にドーピングされる。
【００５９】
ドーピング後、レーザーアニールによって、不純物の活性化をおこなう。本実施例ではレーザーとして、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いる。レーザーのエネルギー密度は２００〜３００ｍＪ／ｃｍ2 が適当である。レーザーアニールの代わりに実施例１のような熱アニールによる活性化をおこなってもよい。また、レーザーアニール後に熱アニールをおこなってもよい。（図３（Ｆ））
【００６０】
続いて、層間絶縁物として厚さ５００Åの窒化珪素膜と厚さ４０００Åの酸化珪素膜の２層の絶縁膜から第１の層間絶縁物３２４をプラズマＣＶＤ法によって堆積し、これにコンタクトホールを形成する。そして、チタンとアルミニウムの多層膜によってソース電極・配線を形成する。
続いて、プラズマＣＶＤ法によって厚さ２０００Åの酸化珪素膜（第２の層間絶縁物）３２５を堆積し、画素ＴＦＴにコンタクトホールを形成し、透明導電膜の画素電極３２６をここに接続する。以上の工程によってモノリシック型アクティブマトリクス回路が作製された。（図３（Ｇ））
【００６１】
〔実施例３〕 本実施例は、実施例１または実施例２に示す構成において、基板として特にコーニング１７３７ガラス基板を用いる例である。コーニング１７３７ガラス基板は、歪点が６６７℃であるので、この温度以下の温度での加熱処理に耐えることができる。
【００６２】
実験によれば、プラズマＣＶＤ法によって成膜された非晶質珪素膜の結晶化温度は約５９０℃である。本実施例では６５０℃の温度で４時間の加熱処理を行うことにより、結晶性珪素膜を得ることを特徴とする。
【００６３】
このような非晶質珪素膜の結晶化温度以上の温度で加熱処理を行った場合、導入されたニッケル元素の作用によって高い結晶性を有した結晶性珪素膜を得ることができる。
【００６４】
【発明の効果】
本発明において、珪素の結晶化を助長する金属元素を利用しているため、優れた結晶性有する珪素膜を得ることができる。本発明のアクティブマトリクス回路においては、触媒元素を利用した横成長による結晶成長をおこなう。この結果、オフ電流が小さく、かつ、バラツキも小さいＴＦＴを得ることができる。更に、この触媒元素の作用により、周辺論理回路領域の珪素膜と、アクティブマトリクス回路領域の珪素膜とを異なる結晶成長させるようにしたため、周辺論理回路に好適な薄膜トランジスタと、アクティブマトリクス回路に好適な薄膜トランジスタとを同一基板に作製することが可能になる。
【図面の簡単な説明】
【図１】 モノリシック型のアクティブマトリクス回路の概要を示す。
【図２】 実施例１のＴＦＴの作製工程を示す。
【図３】 実施例２のＴＦＴの作製工程を示す。
【図４】 アクティブマトリクス回路のＴＦＴと横成長領域の配置例を示す。
【図５】 アクティブマトリクス回路のＴＦＴと触媒元素添加領域の配置例を示す。
【符号の説明】
２０１・・・ガラス基板
２０２・・・下地膜（酸化珪素膜）
２０３・・・珪素膜
２０４・・・酸化珪素膜
２０５・・・酢酸ニッケル膜
２０６・・・縦成長領域
２０７・・・非晶質領域
２０８・・・横成長領域
２０９〜２１１・・・島状珪素領域（活性層）
２１２・・・ゲイト絶縁膜
２１３〜２１５・・・ゲイト電極
２１６・・・Ｎ型不純物領域
２１７、２１８・・・Ｐ型不純物領域
２１９・・・第１の層間絶縁物
２２０〜２２３・・・配線・電極
２２４・・・第２の層間絶縁物
２２５・・・画素電極

Claims (5)

  1. 基板上に複数の薄膜トランジスタが配列されたアクティブマトリクス回路を有するアクティブマトリクス電気光学装置において、
    前記アクティブマトリクス回路の複数の薄膜トランジスタは、それぞれ、
    ソース、ドレイン及びチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域に接するゲイト絶縁膜と、前記ゲイト絶縁膜に接するゲイト電極とを有し、
    前記結晶性珪素膜は、珪素の結晶化を助長する触媒元素を非晶質珪素膜の一部の領域に選択的に導入することにより前記基板と平行な方向に結晶成長させた膜であり、（１１１）面、（２２０）面と（３１１）面に配向を有し、かつ、（１１１）面、（２２０）面及び（３１１）面の反射強度の和に対する（１１１）面の反射強度の比率が９０％より大きいことを特徴とするアクティブマトリクス電気光学装置。
  2. 基板上に複数の薄膜トランジスタが配列されたアクティブマトリクス回路を有するアクティブマトリクス電気光学装置において、
    前記アクティブマトリクス回路は複数のゲイト線と、前記ゲイト線に交差する複数のソース線とを有し、
    前記アクティブマトリクス回路の複数の薄膜トランジスタは、それぞれ、
    ソース、ドレイン及びチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域に接するゲイト絶縁膜と、前記ゲイト絶縁膜に接するゲイト電極とを有し、
    前記ゲイト電極は前記ゲイト線に接続され、前記ソース又はドレインの一方は前記ソース線に接続され、
    前記結晶性珪素膜は、珪素の結晶化を助長する触媒元素を非晶質珪素膜の一部の領域に選択的に導入することにより前記基板と平行な方向に結晶成長させた膜であり、（１１１）面、（２２０）面と（３１１）面に配向を有し、かつ、（１１１）面、（２２０）面及び（３１１）面の反射強度の和に対する（１１１）面の反射強度の比率が９０％より大きく、
    前記結晶性珪素膜の結晶成長方向は前記ゲイト線の方向と平行であることを特徴とするアクティブマトリクス電気光学装置。
  3. 基板上に複数の薄膜トランジスタが配列されたアクティブマトリクス回路を有するアクティブマトリクス電気光学装置において、
    前記アクティブマトリクス回路は複数のゲイト線と、前記ゲイト線に交差する複数のソース線とを有し、
    前記アクティブマトリクス回路の複数の薄膜トランジスタは、それぞれ、
    ソース、ドレイン及びチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域に接するゲイト絶縁膜と、前記ゲイト絶縁膜に接するゲイト電極とを有し、
    前記ゲイト電極は前記ゲイト線に接続され、前記ソース又はドレインの一方は前記ソース線に接続され、
    前記結晶性珪素膜は、珪素の結晶化を助長する触媒元素を非晶質珪素膜の一部の領域に選択的に導入することにより前記基板と平行な方向に結晶成長させた膜であり、（１１１）面、（２２０）面と（３１１）面に配向を有し、かつ、（１１１）面、（２２０）面及び（３１１）面の反射強度の和に対する（１１１）面の反射強度の比率は９０％より大きく、
    前記結晶性珪素膜の結晶成長方向は前記ソース線の方向と平行であることを特徴とするアクティブマトリクス電気光学装置。
  4. 請求項１〜３のいずれか１項に記載のアクティブマトリクス電気光学装置において、
    前記基板上に複数の薄膜トランジスタを用いた周辺論理回路を有し、
    前記周辺論理回路の複数の薄膜トランジスタは、それぞれ、
    ソース、ドレイン及びチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域に接するゲイト絶縁膜と、前記ゲイト絶縁膜に接するゲイト電極とを有し、
    前記周辺論理回路の薄膜トランジスタの結晶性珪素膜は、珪素の結晶化を助長する触媒元素を非晶質珪素膜の全面に導入することにより前記基板と垂直な方向に結晶成長させた膜であり、前記アクティブマトリクス回路の薄膜トランジスタの結晶性珪素膜よりも配向の度合が低いことを特徴とするアクティブマトリクス電気光学装置。
  5. 請求項１〜４のいずれか１項に記載のアクティブマトリクス電気光学装置において、
    前記珪素の結晶化を助長する触媒元素はＮｉであることを特徴とするアクティブマトリクス電気光学装置。
JP2000019281A 1994-10-07 2000-01-27 アクティブマトリクス電気光学装置 Expired - Fee Related JP3747360B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27056294 1994-10-07
JP6-270562 1994-10-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28449695A Division JP3514891B2 (ja) 1994-10-07 1995-10-05 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2000174289A JP2000174289A (ja) 2000-06-23
JP3747360B2 true JP3747360B2 (ja) 2006-02-22

Family

ID=17487897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000019281A Expired - Fee Related JP3747360B2 (ja) 1994-10-07 2000-01-27 アクティブマトリクス電気光学装置

Country Status (2)

Country Link
US (3) US5942768A (ja)
JP (1) JP3747360B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto, Calif. Optische Vorrichtung
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6495405B2 (en) * 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7381600B2 (en) 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
JP5608694B2 (ja) * 2012-03-02 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103777793B (zh) * 2012-10-17 2017-05-31 宸鸿光电科技股份有限公司 触控面板及其制备方法
JP2018142721A (ja) * 2018-04-27 2018-09-13 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928327A (ja) * 1982-08-09 1984-02-15 Nippon Telegr & Teleph Corp <Ntt> 単結晶半導体膜形成法
JPS5868923A (ja) * 1981-10-19 1983-04-25 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPS58206121A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS60136304A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体単結晶膜の製造方法
JPH0614540B2 (ja) * 1984-09-04 1994-02-23 工業技術院長 半導体薄膜結晶層の製造方法
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JPH01132116A (ja) * 1987-08-08 1989-05-24 Canon Inc 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH0232527A (ja) * 1988-07-22 1990-02-02 Nec Corp 単結晶薄膜形成法
JPH02143415A (ja) * 1988-11-24 1990-06-01 Nippon Sheet Glass Co Ltd 単結晶シリコン膜の形成方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2840434B2 (ja) * 1990-11-15 1998-12-24 キヤノン株式会社 結晶の形成方法
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH0582442A (ja) * 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
EP0603461A3 (en) * 1992-10-30 1996-09-25 Ibm Formation of 3D-structures comprising silicon silicides.
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3359689B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3359690B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation

Also Published As

Publication number Publication date
JP2000174289A (ja) 2000-06-23
US20010018224A1 (en) 2001-08-30
US6627487B2 (en) 2003-09-30
US5942768A (en) 1999-08-24
US6211536B1 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
JP3747360B2 (ja) アクティブマトリクス電気光学装置
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
US7585715B2 (en) Semiconductor device and process for fabricating the same
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
JP2762215B2 (ja) 薄膜トランジスタおよび半導体装置の作製方法
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3359689B2 (ja) 半導体回路およびその作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP3266861B2 (ja) アクティブマトリクス装置
JP4197270B2 (ja) 半導体集積回路の作製方法
KR100493804B1 (ko) 결정성 규소막 형성 방법
JP3316201B2 (ja) 半導体回路
JP3181901B2 (ja) 薄膜トランジスタ
JPH11330488A (ja) 半導体装置およびその作製方法
JP3195584B2 (ja) アクティブマトリクス回路
KR20030057655A (ko) 다결정 실리콘 박막트랜지스터 제조방법
JPH08125192A (ja) アクティブマトリクス回路およびその作製方法
JP3330923B2 (ja) 半導体回路の作製方法
JP3181817B2 (ja) 薄膜トランジスタ
JP3330922B2 (ja) 半導体回路の作製方法
JP4001965B2 (ja) 結晶性珪素膜の作製方法
JPH11160737A (ja) アクティブマトリクス装置
JPH11153813A (ja) アクティブマトリクス装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040528

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees