JPS5928327A - 単結晶半導体膜形成法 - Google Patents
単結晶半導体膜形成法Info
- Publication number
- JPS5928327A JPS5928327A JP57137392A JP13739282A JPS5928327A JP S5928327 A JPS5928327 A JP S5928327A JP 57137392 A JP57137392 A JP 57137392A JP 13739282 A JP13739282 A JP 13739282A JP S5928327 A JPS5928327 A JP S5928327A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- semiconductor film
- substrate
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
- C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
- C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
- C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、単結晶半導体膜形成法、特にガラスなどの非
晶質基板上にシリコンなどの半導体材料の単結晶膜を成
長させる方法に関するものである。
晶質基板上にシリコンなどの半導体材料の単結晶膜を成
長させる方法に関するものである。
従来、非晶質基板上にシリコン単結晶を成長させる方法
としてはグラフオエピタキシ法が知られている（Ｍ、Ｗ
、Ｇ＠Ｉｓ、Ｄ、Ｃ，ＦＪａｎｄｅｒｓ ａｎｄ Ｈ，
Ｉ 。
としてはグラフオエピタキシ法が知られている（Ｍ、Ｗ
、Ｇ＠Ｉｓ、Ｄ、Ｃ，ＦＪａｎｄｅｒｓ ａｎｄ Ｈ，
Ｉ 。
８ｍ１ｔｈ、ＡｐｐＩＩｉ＠ｄ Ｐｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒ第３３巻第７７頁（１９７？年））。この方法
では、非晶質絶縁基板上にピッチ３μｍで深さ１１００
ｎ程度の溝企グレーティング状に刻み、その土に化学気
相堆積（ＣＶＤ’Ｉ法により非晶質シリコンを堆積した
後にレーザアニール法により非晶質シリコンを結晶化さ
せる。ここでＳ基板上に切刻した溝により結晶化する際
の結晶方位を制御している。
ｔｔｅｒ第３３巻第７７頁（１９７？年））。この方法
では、非晶質絶縁基板上にピッチ３μｍで深さ１１００
ｎ程度の溝企グレーティング状に刻み、その土に化学気
相堆積（ＣＶＤ’Ｉ法により非晶質シリコンを堆積した
後にレーザアニール法により非晶質シリコンを結晶化さ
せる。ここでＳ基板上に切刻した溝により結晶化する際
の結晶方位を制御している。
しかしながら、かかる方法では、結晶性を向上させるた
めにアニールのレーザ出力を増加させると為上述した溝
の断面形状が熱により矩形がら変点があった。また、結
晶化の際に保設置１ｕ（ｓｌｏ２や５１３Ｎ４）が必要
なので工程上複雑であるという欠点もあった。
めにアニールのレーザ出力を増加させると為上述した溝
の断面形状が熱により矩形がら変点があった。また、結
晶化の際に保設置１ｕ（ｓｌｏ２や５１３Ｎ４）が必要
なので工程上複雑であるという欠点もあった。
以上の欠点を解決するため％ ＊ 、 Ｊａｐａｎｅｓ
ｅＪｏｕｒｎａＡ’ ｏｆ ＡｐｐＨｅｄ ＰｈＡｃ５
第２０巻Ｌ９ｏ３〜Ｌデｏｚ頁（１９１１年）や特開昭
＆？ −１０，２，２’１号には、第１図に示すように
、Ａｕなどシリコンと低温で共晶反応を起す金属を溝λ
を刻んだ石英基板ｌの全面上に堆積して金属膜３を形成
した後、この金属膜３上に低温でシリコン単結晶を成長
させる方法が示されている。
ｅＪｏｕｒｎａＡ’ ｏｆ ＡｐｐＨｅｄ ＰｈＡｃ５
第２０巻Ｌ９ｏ３〜Ｌデｏｚ頁（１９１１年）や特開昭
＆？ −１０，２，２’１号には、第１図に示すように
、Ａｕなどシリコンと低温で共晶反応を起す金属を溝λ
を刻んだ石英基板ｌの全面上に堆積して金属膜３を形成
した後、この金属膜３上に低温でシリコン単結晶を成長
させる方法が示されている。
しかしながら、森らの方法では、＜／／／＞が基板に垂
直な方向に配向する性質を持つため、単結晶膜を得るた
めには第１図に示すように、基板ｌ上の溝λを１０９．
、ｔ°の角度を持つように精密に加工する必要があり、
また溝同士が４００で交差するように溝コを形成する必
要がり、このためプロセスが複雑になる欠点があった。
直な方向に配向する性質を持つため、単結晶膜を得るた
めには第１図に示すように、基板ｌ上の溝λを１０９．
、ｔ°の角度を持つように精密に加工する必要があり、
また溝同士が４００で交差するように溝コを形成する必
要がり、このためプロセスが複雑になる欠点があった。
また、溝コの加工には、リアクティブスパッタエツチン
グ等が使用されるが、理想的な断面形状をもつ溝を形成
するのは非常に困難であるため、結晶性の向上には限界
があった。
グ等が使用されるが、理想的な断面形状をもつ溝を形成
するのは非常に困難であるため、結晶性の向上には限界
があった。
そこで、本発明の目的は、結晶性のよい単結晶半導体薄
膜を形成する方法を提供することにある。
膜を形成する方法を提供することにある。
本発明の他の目的は、製造が容易な単結晶半導体薄膜を
形成する方法を提供することにある。
形成する方法を提供することにある。
本発明の更に他の目的は、低温で製造できる単結晶半導
体薄膜を形成する方法を提供することにあるＯ かかる目的を達成するために、本発明の第１の形態では
、平面非晶質基板上に結晶成長すべき半導体と共晶また
は化合物となる金属をｔｏｏの整数倍の角度の頂角をも
つ多角形の繰返し図形に形成し、その図形成金Ｍ’に有
する基板の上に半導体材料を堆積させて単結晶半導体薄
膜を形成する。
体薄膜を形成する方法を提供することにあるＯ かかる目的を達成するために、本発明の第１の形態では
、平面非晶質基板上に結晶成長すべき半導体と共晶また
は化合物となる金属をｔｏｏの整数倍の角度の頂角をも
つ多角形の繰返し図形に形成し、その図形成金Ｍ’に有
する基板の上に半導体材料を堆積させて単結晶半導体薄
膜を形成する。
本発明の第２の形態では、平面非晶質基板上に結晶成長
すべき半導体と共晶または化合物となる金属を６００の
整数倍の角度の頂角をもつ多角形の繰返し図形に形成し
、その図形状金属を有する基板の上に半導体材料を堆積
させてｊ’ｆ＝、結晶半導体膜を成長させ、次いで金属
を除去してから、単結晶半導体膜上に新たな単結晶半導
体膜をエピタキシャル成長させる。
すべき半導体と共晶または化合物となる金属を６００の
整数倍の角度の頂角をもつ多角形の繰返し図形に形成し
、その図形状金属を有する基板の上に半導体材料を堆積
させてｊ’ｆ＝、結晶半導体膜を成長させ、次いで金属
を除去してから、単結晶半導体膜上に新たな単結晶半導
体膜をエピタキシャル成長させる。
ここで、半導体としてはシリコンを用いることができる
。繰返し図形としては、例えば正三角形あるいは４０
と／Ｊの頂角を有する平行四辺形とすることができる。
。繰返し図形としては、例えば正三角形あるいは４０
と／Ｊの頂角を有する平行四辺形とすることができる。
本発明の好ＩＪ例では、半導体材料の堆積を半導体と金
属との共晶温度以下で行う。
属との共晶温度以下で行う。
以下に図面を参照して本発明の詳細な説明する。
第−Ａ図〜第−Ｆ図は本発明方法の順次の工程の一実施
例を示し、第一五図に示すような基板、例えば石英ガラ
ス基板ｌｌ上に単結晶を成長させるべき半導体と共晶ま
たは化合物となる金属膜／２、例えば半導・体がシリコ
ンの場合には例えば金膜／２を蒸着法等で厚さ、例えば
１０００ Ａに形成して第、２Ｂ図に示す構造を得る。
例を示し、第一五図に示すような基板、例えば石英ガラ
ス基板ｌｌ上に単結晶を成長させるべき半導体と共晶ま
たは化合物となる金属膜／２、例えば半導・体がシリコ
ンの場合には例えば金膜／２を蒸着法等で厚さ、例えば
１０００ Ａに形成して第、２Ｂ図に示す構造を得る。
この構造の上に所定形状のレジストパターン１３を形成
して第１０図に示す構造を得た彼、このしシストパター
ン１３をマスクとして金膜ｌコをスパッタエッチ法等で
エツチングして約６０の整数倍の角度を頂角に持つ多角
形の繰返し図形の金属（ここでは金）パターン／ｌＩを
形成して第、２１）図の構造を得る。
して第１０図に示す構造を得た彼、このしシストパター
ン１３をマスクとして金膜ｌコをスパッタエッチ法等で
エツチングして約６０の整数倍の角度を頂角に持つ多角
形の繰返し図形の金属（ここでは金）パターン／ｌＩを
形成して第、２１）図の構造を得る。
ここでは金パターン／４１の形状は、第３図に示す、ｌ
： ５ Ｌ 、ｔ＝ｏ０と／、２／７°の頂角を有し、
対向する辺の間の距離が１μｍのひし形とし、かかるひ
し彫金パターン／＆のピッチは１．−μｍとした。
： ５ Ｌ 、ｔ＝ｏ０と／、２／７°の頂角を有し、
対向する辺の間の距離が１μｍのひし形とし、かかるひ
し彫金パターン／＆のピッチは１．−μｍとした。
ところで１第一２Ｄ図の構造を得るためには、第２８図
および第、２Ｃ図の処理の他に、リフトオフを利用する
方法を用いてもよい。すなわち九基板ｌｌ上に、例えば
厚さＯ，７μｍのレジストパターン／３を所定形状に形
成して第４１Ａ図の構造を得る。次いで、この構造の上
にレジストパターン／３より薄い厚さに金膜／６を蒸着
法等で堆積して第９８図の構造を得る。その後、アセト
ン等によりレジストパターン／＆と共にレジストパター
ン／３上の金膜／６をリフトオフ処理により除去して第
２Ｄ図のような金パターン／ｌＩ−を有する構造を得る
。
および第、２Ｃ図の処理の他に、リフトオフを利用する
方法を用いてもよい。すなわち九基板ｌｌ上に、例えば
厚さＯ，７μｍのレジストパターン／３を所定形状に形
成して第４１Ａ図の構造を得る。次いで、この構造の上
にレジストパターン／３より薄い厚さに金膜／６を蒸着
法等で堆積して第９８図の構造を得る。その後、アセト
ン等によりレジストパターン／＆と共にレジストパター
ン／３上の金膜／６をリフトオフ処理により除去して第
２Ｄ図のような金パターン／ｌＩ−を有する構造を得る
。
第コＤ図示の金パターン構造を得る際のレジストパター
ン／３または／３を形成するにあたっては次のような方
法を用いることができる。まず、石英ガラス基板ｌｌ上
にレジスト（たとえばシブレー社し 製ＡＺ ／３３０ Ｊ ）を塗布し、次にたとえばＨ，
−Ｃｄ′／−ザ等からのレーザ光を重畳干渉させた状態
で上記レジストをグレーティング状に露光する。次に基
板／／をｔｏ０回転し、同様に重畳干渉させたレーザ光
を照射し、前記グレーティング状の露光に重ねて他のグ
レーティグ状の露光を行う。次に、現像処理を行うと、
重なって露光した部分のレジストがひし形状に除去され
、所定形状のレジストパターン１３または１３が形成さ
れる。
ン／３または／３を形成するにあたっては次のような方
法を用いることができる。まず、石英ガラス基板ｌｌ上
にレジスト（たとえばシブレー社し 製ＡＺ ／３３０ Ｊ ）を塗布し、次にたとえばＨ，
−Ｃｄ′／−ザ等からのレーザ光を重畳干渉させた状態
で上記レジストをグレーティング状に露光する。次に基
板／／をｔｏ０回転し、同様に重畳干渉させたレーザ光
を照射し、前記グレーティング状の露光に重ねて他のグ
レーティグ状の露光を行う。次に、現像処理を行うと、
重なって露光した部分のレジストがひし形状に除去され
、所定形状のレジストパターン１３または１３が形成さ
れる。
次に、第コＤ図示の金パターンを珊する基板をシリコン
と金との共晶点温度よりも高い温度、たとえば３１０℃
に加熱した状態で、第２Ｅ図のように半導体材料として
シリコンＳ１を数Ａ／ｓｅｃ 、例えばＪ Ａ／ｓ ｅ
ｅの蒸着速度でかかる基板／／の全表面に蒸着する。
と金との共晶点温度よりも高い温度、たとえば３１０℃
に加熱した状態で、第２Ｅ図のように半導体材料として
シリコンＳ１を数Ａ／ｓｅｃ 、例えばＪ Ａ／ｓ ｅ
ｅの蒸着速度でかかる基板／／の全表面に蒸着する。
蒸着されたシリコンは順次に金と反応し、ある濃度で金
膜に溶融して５ｌ−Ａｕ共晶合金／γを形成する。蒸着
が進行すると、過剰のシリコンは基板ｌｌ上に符号／ｇ
で示すように析出し始める。この析出において、析出シ
リコン／Ｓの結晶は基板／／に対して垂直方向に（／／
／ ：＞に配向し、金、＜ターン／ｌＩの形状により基
板／／に対して水平方向の結晶方位が揃うので、単結晶
シリコン膜１９が基板／／上に形成される。金はこの単
結晶シリコン股／９上に移送されてＳ １−Ａｕ共晶合
金の薄膜〃となり、第、２Ｆ図の層構造が得られる。こ
のときの単結晶シリコン膜１９の膜厚はＸ）００ Ａで
あった。
膜に溶融して５ｌ−Ａｕ共晶合金／γを形成する。蒸着
が進行すると、過剰のシリコンは基板ｌｌ上に符号／ｇ
で示すように析出し始める。この析出において、析出シ
リコン／Ｓの結晶は基板／／に対して垂直方向に（／／
／ ：＞に配向し、金、＜ターン／ｌＩの形状により基
板／／に対して水平方向の結晶方位が揃うので、単結晶
シリコン膜１９が基板／／上に形成される。金はこの単
結晶シリコン股／９上に移送されてＳ １−Ａｕ共晶合
金の薄膜〃となり、第、２Ｆ図の層構造が得られる。こ
のときの単結晶シリコン膜１９の膜厚はＸ）００ Ａで
あった。
このようにして得られた第２Ｆ図の層構造をエレクトロ
ンマイクロプローブ分析法により深さ方向に元素分析を
行ってみると、基板ｌ／の側から上方に向ってシリコン
ｗＩ／９があり、そのシリコン層／９の上にＳ １−Ａ
ｕ共晶合金層〃のあることが確認された。また、単結晶
シリコン膜１９に対して、透過電子回折法によりその結
晶性を調べた結果、第３図に示すように基板に対して垂
直方向に＜ ＩＩ／ ＞軸の単結晶が形成されているこ
とが確認された。
ンマイクロプローブ分析法により深さ方向に元素分析を
行ってみると、基板ｌ／の側から上方に向ってシリコン
ｗＩ／９があり、そのシリコン層／９の上にＳ １−Ａ
ｕ共晶合金層〃のあることが確認された。また、単結晶
シリコン膜１９に対して、透過電子回折法によりその結
晶性を調べた結果、第３図に示すように基板に対して垂
直方向に＜ ＩＩ／ ＞軸の単結晶が形成されているこ
とが確認された。
なお、第２２図の構造において、５ｌ−Ａ、共晶合金層
〃は必要に応じて除去すればよい。
〃は必要に応じて除去すればよい。
ところで、金パターン／ｌＩの平面形状を、約６００の
整数倍の角度を頂角に持つ多角形とすると、単結晶シリ
コンが成長できるのは次のような理由によるものと推察
される。すなわち、蒸着されたシリコンは金と反応して
合金を作るが、共晶温度以上に基板／／が保たれている
ため、かかる５ｌ−Ａ、合金は溶融状態となる。シリコ
ン蒸着の進行により、遂には、５ｌ−Ａｕ合金中にシリ
コン結晶が析出する。
整数倍の角度を頂角に持つ多角形とすると、単結晶シリ
コンが成長できるのは次のような理由によるものと推察
される。すなわち、蒸着されたシリコンは金と反応して
合金を作るが、共晶温度以上に基板／／が保たれている
ため、かかる５ｌ−Ａ、合金は溶融状態となる。シリコ
ン蒸着の進行により、遂には、５ｌ−Ａｕ合金中にシリ
コン結晶が析出する。
析出した結晶は、基板面に平行に＜ ｉｉｉ ＞面が配
向するため、正三角形となり、その基板面内での方位は
結晶がＪ−に、１溶融合金から受ける表面張力を最小と
するように配向する。
向するため、正三角形となり、その基板面内での方位は
結晶がＪ−に、１溶融合金から受ける表面張力を最小と
するように配向する。
従って、金パターン／ｌＩの形状は必ずしも上述した実
施例にのみ限定されるものではなく、最も単純なパター
ンは第６図に示すような正三角形の繰返しパターンであ
る。その他にも、第７図に示すパターンなど種々の変形
例があり、また、多角形の頂角についても、その角度を
６００またはその整数倍に正確に定めなくてもよい。
施例にのみ限定されるものではなく、最も単純なパター
ンは第６図に示すような正三角形の繰返しパターンであ
る。その他にも、第７図に示すパターンなど種々の変形
例があり、また、多角形の頂角についても、その角度を
６００またはその整数倍に正確に定めなくてもよい。
以上の実施例では、金属膜として、金を用いたが、その
他、アルミニウム、銀５ｆａｚ銅）白金１ニツケル、パ
ラジウム、ガリウム、インジウノ＼などのようにシリコ
ンと共晶または化合物を作るものであればいかなるもの
でもよい。
他、アルミニウム、銀５ｆａｚ銅）白金１ニツケル、パ
ラジウム、ガリウム、インジウノ＼などのようにシリコ
ンと共晶または化合物を作るものであればいかなるもの
でもよい。
基板加熱の温度は、半導体を基板上に析出させるため、
共晶温度または化合物生成温度程度またはそれ以上の温
度であることが必要である。
共晶温度または化合物生成温度程度またはそれ以上の温
度であることが必要である。
また、本実施例では、シリコンを供給するために蒸着法
を用いたが、その他、化学気相堆積法（ＣＶＤ）、スパ
ッタリング法、プラズマＣＶＤ法等を用いてもよい。
を用いたが、その他、化学気相堆積法（ＣＶＤ）、スパ
ッタリング法、プラズマＣＶＤ法等を用いてもよい。
更に、シリコン供給時に不純物をも同時に供給すれば、
不純物を含む結晶を成長させることもできるθ 結晶性のよいシリコンを成長させるためには、金属膜の
厚さは数百２以上であればよい。さらに加えて、繰り返
し形状の金属パターンを形成した後、その全面に上述の
金属パターンが転写される程度の厚さ、たとえば！００
Ａ程度以下の厚さで同種の金属を均一に付着させ、し
かる後にシリコンを付着させてもよい。
不純物を含む結晶を成長させることもできるθ 結晶性のよいシリコンを成長させるためには、金属膜の
厚さは数百２以上であればよい。さらに加えて、繰り返
し形状の金属パターンを形成した後、その全面に上述の
金属パターンが転写される程度の厚さ、たとえば！００
Ａ程度以下の厚さで同種の金属を均一に付着させ、し
かる後にシリコンを付着させてもよい。
さらに今まで述べた方法で成長させた結晶膜上に通常の
シリコンエピタキシ１′ル法により高純度シリコン結晶
膜を成長させることができるのはいうまでもない。
シリコンエピタキシ１′ル法により高純度シリコン結晶
膜を成長させることができるのはいうまでもない。
金属膜パターンの繰り返しピッチについては数＋μｍ以
下であればよく、好ましくは／〜３μｍ程度とする。
下であればよく、好ましくは／〜３μｍ程度とする。
また、基板としては、石英ガラスの他に、通常めガラス
、Ｓｉ３Ｎ４やステンレスなどの金属丸板を用いてもよ
い。
、Ｓｉ３Ｎ４やステンレスなどの金属丸板を用いてもよ
い。
以上説明したように、本発明では、金属とシリコンとの
合金より結晶を析出させ、その結晶の配向を金閲膜の繰
返し、パターンの形状により制御して単結晶シリコン膜
Ｐ形戊するので、平面基板上でも単結晶膜が得られる。
合金より結晶を析出させ、その結晶の配向を金閲膜の繰
返し、パターンの形状により制御して単結晶シリコン膜
Ｐ形戊するので、平面基板上でも単結晶膜が得られる。
さらに、また、本発明では、共晶温度が低いので低温で
結晶を成長させることができ、従って、ソーダガラスや
パイレックスなど安価なガラスを使用できる。
結晶を成長させることができ、従って、ソーダガラスや
パイレックスなど安価なガラスを使用できる。
以上より、本発明は、低価格の太陽電池をはじめとして
、薄膜ト、ランジスタや三次元ＬＳＩ等の製造に有効で
ある。
、薄膜ト、ランジスタや三次元ＬＳＩ等の製造に有効で
ある。
第１図は従来の単結晶膜の形成法の説明図、第、２ｉ図
〜第２Ｆ図は本発明における順次の工程の一実施例を示
すそれぞれ断面図、第３図はその繰返し金属パターンを
示す線図、第１ＩＡ図および第９８図はリフトオフ法で
金属パターンを形成する工程を説明するためのそれぞれ
断面図、第５図は本発明により成長した結晶の構造を示
す電子回折写真、第６図および第７図は繰返し金属パタ
ーンの他の一例を示す線図である。 ／・・・石英基板、 λ・・・溝、 ３・・・金属膜、 ／／・・・非晶質基板、 ７．２・・・金膜、 ／３・・・レジストパターン、 ／ｌＩ・・・繰返し金属パターン、 Ｂ・・・レジストパターン１、 ／６・・・金膜、 ／７・−６Ｌ−Ａｕ共晶合金１ ７１ｉ′・・・析出シリコン結晶、 ／ｑ・・・単結晶シリコン＋ｂ、 〃・・・５ｉ−Ａｕ共共晶合金ルウ 特許出願人 日本電信電話Ｉｌモ社
〜第２Ｆ図は本発明における順次の工程の一実施例を示
すそれぞれ断面図、第３図はその繰返し金属パターンを
示す線図、第１ＩＡ図および第９８図はリフトオフ法で
金属パターンを形成する工程を説明するためのそれぞれ
断面図、第５図は本発明により成長した結晶の構造を示
す電子回折写真、第６図および第７図は繰返し金属パタ
ーンの他の一例を示す線図である。 ／・・・石英基板、 λ・・・溝、 ３・・・金属膜、 ／／・・・非晶質基板、 ７．２・・・金膜、 ／３・・・レジストパターン、 ／ｌＩ・・・繰返し金属パターン、 Ｂ・・・レジストパターン１、 ／６・・・金膜、 ／７・−６Ｌ−Ａｕ共晶合金１ ７１ｉ′・・・析出シリコン結晶、 ／ｑ・・・単結晶シリコン＋ｂ、 〃・・・５ｉ−Ａｕ共共晶合金ルウ 特許出願人 日本電信電話Ｉｌモ社
Claims (1)
- 【特許請求の範囲】 ｌ）非晶質基板上に結晶成長する半導体と共晶または化
合物となる金属を約ｔｏ０の倍数の角度の頂角をもつ多
角形の繰返し図形状に形成する工程と、しかる後に、前
記図形状の金属を有する基板上に半導体材料を堆積させ
て単結晶半導体膜を成長させる工程とを具えたことを特
徴とする単結晶半導体膜形成法。 コ）非晶質基板上に結晶成長する半導体と共晶または化
合物となる金属を約ｂｄ’の倍数の角度の頂角をもつ多
角形の繰返し図形状に形成する工程と、しかる後に、前
記図形状の金属を有する基板上に半導体材料を堆積させ
て単結晶半導体膜を成長させる工程と、その後、金属を
除去する工程と、前記単結晶半導体膜上に一新たな単結
晶半導体膜をエピタキシャル成長させる工程とを具えた
ことを特徴とする単結晶半導体膜形成法。 ３）特許請求の範囲第１項または第一項に記載の単結晶
半導体膜形成法において、前記半導体はシリコンである
ことを特徴とする単結晶半導体膜形成法。 ｌｌ）特許請求の範囲第１項ないし第３項のいずれかの
項に記載の単結晶半導体膜形成法において、前記繰返し
形状は正三角形であることを特徴とする単結晶半導体膜
形成法。 ３）特許請求の範囲第１項ないし第３項のいずれかの項
に記載の単結晶半導体膜形成法において、前記繰返し形
状は６０ とｌ〃０の頂角を有する平行四辺形であるこ
とを特徴とする単結晶半導体膜形成法。 乙）特許請求の範囲第１項ないし第５項のいずれかの項
に記載の単結晶半導体膜形成法において、前記半導体材
料の堆積は前記半導体と前記金属との共晶温度以上で行
うことを特徴とする単結晶半導体膜形成法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137392A JPS5928327A (ja) | 1982-08-09 | 1982-08-09 | 単結晶半導体膜形成法 |
| US06/434,536 US4534820A (en) | 1981-10-19 | 1982-10-15 | Method for manufacturing crystalline film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137392A JPS5928327A (ja) | 1982-08-09 | 1982-08-09 | 単結晶半導体膜形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5928327A true JPS5928327A (ja) | 1984-02-15 |
| JPS6256651B2 JPS6256651B2 (ja) | 1987-11-26 |
Family
ID=15197599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57137392A Granted JPS5928327A (ja) | 1981-10-19 | 1982-08-09 | 単結晶半導体膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928327A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4977096A (en) * | 1987-06-30 | 1990-12-11 | Canon Kabushiki Kaisha | Method of making a photosensor using selective epitaxial growth |
| US5008206A (en) * | 1986-07-11 | 1991-04-16 | Canon Kabushiki Kaisha | Method for making a photoelectric conversion device using an amorphous nucleation site |
| US5010033A (en) * | 1987-03-27 | 1991-04-23 | Canon Kabushiki Kaisha | Process for producing compound semiconductor using an amorphous nucleation site |
| US5013670A (en) * | 1986-09-18 | 1991-05-07 | Canon Kabushiki Kaisha | Photoelectric converter |
| US5070034A (en) * | 1986-09-18 | 1991-12-03 | Canon Kabushiki Kaisha | Process for producing a semiconductor memory device |
| US5304820A (en) * | 1987-03-27 | 1994-04-19 | Canon Kabushiki Kaisha | Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same |
| US5363799A (en) * | 1987-08-08 | 1994-11-15 | Canon Kabushiki Kaisha | Method for growth of crystal |
| US5425808A (en) * | 1987-03-26 | 1995-06-20 | Canon Kabushiki Kaisha | Process for selective formation of III-IV group compound film |
| US5882960A (en) * | 1993-06-25 | 1999-03-16 | Semiconductor Energy Laboratory Co., Ltd | Method of preparing a semiconductor having a controlled crystal orientation |
| US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6601308B2 (en) | 2002-01-02 | 2003-08-05 | Bahram Khoshnood | Ambient light collecting bow sight |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
-
1982
- 1982-08-09 JP JP57137392A patent/JPS5928327A/ja active Granted
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008206A (en) * | 1986-07-11 | 1991-04-16 | Canon Kabushiki Kaisha | Method for making a photoelectric conversion device using an amorphous nucleation site |
| US5013670A (en) * | 1986-09-18 | 1991-05-07 | Canon Kabushiki Kaisha | Photoelectric converter |
| US5070034A (en) * | 1986-09-18 | 1991-12-03 | Canon Kabushiki Kaisha | Process for producing a semiconductor memory device |
| US5425808A (en) * | 1987-03-26 | 1995-06-20 | Canon Kabushiki Kaisha | Process for selective formation of III-IV group compound film |
| US5010033A (en) * | 1987-03-27 | 1991-04-23 | Canon Kabushiki Kaisha | Process for producing compound semiconductor using an amorphous nucleation site |
| US5304820A (en) * | 1987-03-27 | 1994-04-19 | Canon Kabushiki Kaisha | Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same |
| US4977096A (en) * | 1987-06-30 | 1990-12-11 | Canon Kabushiki Kaisha | Method of making a photosensor using selective epitaxial growth |
| US5363799A (en) * | 1987-08-08 | 1994-11-15 | Canon Kabushiki Kaisha | Method for growth of crystal |
| US5882960A (en) * | 1993-06-25 | 1999-03-16 | Semiconductor Energy Laboratory Co., Ltd | Method of preparing a semiconductor having a controlled crystal orientation |
| US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| US6627487B2 (en) | 1994-10-07 | 2003-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6211536B1 (en) | 1994-10-07 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US6601308B2 (en) | 2002-01-02 | 2003-08-05 | Bahram Khoshnood | Ambient light collecting bow sight |
| USRE39686E1 (en) * | 2002-01-02 | 2007-06-12 | Bahram Khoshnood | Ambient light collecting bow sight |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6256651B2 (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4534820A (en) | Method for manufacturing crystalline film | |
| JPS5928327A (ja) | 単結晶半導体膜形成法 | |
| WO1999025908B1 (en) | Thin films having a rock-salt-like structure deposited on amorphous surfaces | |
| JPH0210120B2 (ja) | ||
| US4042447A (en) | Crystallizing a layer of silicon on a sodium thallium type crystalline alloy substrate | |
| JPH0297485A (ja) | 三次元物質上への二次元物質のヘテロエピタキシャル成長法 | |
| EP0020134A1 (en) | Method of enhancing epitaxy and preferred orientation in films deposited on solid substrates | |
| JPH04180219A (ja) | 結晶の形成方法 | |
| US3758387A (en) | Ion displacement crystal growth | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPS58132919A (ja) | 半導体装置の製造方法 | |
| JPH01149483A (ja) | 太陽電池 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| US4632723A (en) | Orientation filtering for crystalline films | |
| JPH0453902A (ja) | 半導体レンズの形成方法 | |
| JPS61203630A (ja) | 半導体ウェーハとその製造方法 | |
| JPS58176921A (ja) | 半導体基体およびその製法 | |
| JPS63103888A (ja) | 単結晶薄膜の製造方法 | |
| JPH01149418A (ja) | 電子素子用基板及びその製造方法 | |
| JPH0524113B2 (ja) | ||
| JPH02184594A (ja) | 単結晶薄膜の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPH0348431A (ja) | 液相エピタキシャル結晶成長装置 | |
| JPH01132117A (ja) | 結晶の成長方法 | |
| JPH01294336A (ja) | 電子放出素子の製造方法 |