[go: up one dir, main page]

JP4803884B2 - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法 Download PDF

Info

Publication number
JP4803884B2
JP4803884B2 JP2001023847A JP2001023847A JP4803884B2 JP 4803884 B2 JP4803884 B2 JP 4803884B2 JP 2001023847 A JP2001023847 A JP 2001023847A JP 2001023847 A JP2001023847 A JP 2001023847A JP 4803884 B2 JP4803884 B2 JP 4803884B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
separation
porous
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001023847A
Other languages
English (en)
Other versions
JP2002231909A (ja
Inventor
隆夫 米原
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001023847A priority Critical patent/JP4803884B2/ja
Priority to EP02002259A priority patent/EP1229582A3/en
Priority to US10/059,144 priority patent/US20020100941A1/en
Publication of JP2002231909A publication Critical patent/JP2002231909A/ja
Priority to US11/100,605 priority patent/US7029950B2/en
Application granted granted Critical
Publication of JP4803884B2 publication Critical patent/JP4803884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜半導体装置、及びその製造方法の関わる。
【０００２】
【従来の技術】
LSIチップを薄層化するため、シリコン基板に集積回路等を形成した後、基板裏面側からグラインダーにより薄層化する技術が知られている。
【０００３】
しかし、集積回路等が形成される層はシリコン基板の表面のみであり、大部分の領域が研削され捨てられてしまう。これでは限りある資源の有効活用とはいえない。一方では、半導体装置の微細化・高集積化に伴いチップ発熱密度が飛躍的に大きくなることが懸念され、早急にLSIチップを薄層化する技術の確立が求められている。
【０００４】
また、通常の半導体チップ自体にはフレキシブル性が無く、ICカードなど薄型デバイスに搭載する際には、曲げ強度を高める必要がある。これは、ICカードのように携帯される場合には、収容時に曲げの力が加わる場合があるからである。従って、薄型デバイスに搭載されるLSIチップ等にもその放熱性及び機械的柔軟性の点から薄層化が求められる。
【０００５】
特開平9−312349号公報には、LSIチップのフレキシブル化の為ために多孔質層による分離を利用した技術が記載されている。
【０００６】
具体的には図6(a)示すように半導体基体11上に多孔質層12を介してデバイス形成層10を設け、該デバイス形成層と保持基板16とを接着剤17を介して貼り合せる。その後、半導体基体11と保持基板16との間に両者を引き離す方向の外力を与える。すると、機会的強度の弱い多孔質層12で分離が生じ、半導体基体11から保持基板16とともにデバイス形成層12が剥離する（図6(b)）。
【０００７】
次に剛性を有する保持基板16側に面方向の引っ張りによって延伸するダイシング用フィルム18を接合する。そして、ダイシング装置によってデバイス形成層側から切り込み溝19を形成するダイシング作業を行う（図6(c)）。その後、ダイシング用フィルムを面方向にのばして各チップに分断する。こうして、薄層化されたLSIチップが出来上がる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記LSIチップの薄層化技術では、分離工程が引っ張り力という外力により行われるので、予め形成されている半導体素子及び／又は半導体集積回路の一部に局所的に歪み等が加わりデバイス特性に影響を及ぼす場合が懸念される。
【０００９】
本発明の目的は上記点に鑑み、分離の際のデバイス形成層への影響を少なくした薄膜半導体装置、及びその製造方法を提供することにある。更に、デバイス形成層を薄膜化して、デバイス特性、とりわけ素子分離特性を向上することをも目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る薄膜半導体装置の製造方法は、半導体領域上に分離層、前記分離層上に複数の半導体素子及び／又は複数の半導体集積回路を備えた半導体膜を有する部材を用意する工程と、前記部材を流体の圧力により前記分離層で分離する分離工程と、前記分離工程の後前記半導体膜をチップ化するチップ化工程と、を有することを特徴とする。
【００１１】
流体の圧力により分離することで、分離の際に半導体素子等へ加わる局所的な応力を回避することができる。
【００１２】
ここで、前記部材は、半導体基板表面に多孔質層を形成し、且つ該多孔質層表面に前記半導体膜を形成した後、前記半導体素子及び／又は半導体集積回路を形成して得られたり、半導体基板表面に前記半導体素子及び／又は半導体集積回路を形成した後、該表面側から所定深さにイオンを注入して前記分離層を形成して得られる。
【００１３】
また、前記分離工程後、前記半導体膜側に残留する分離層を除去してから前記チップ化工程を行なったり、あるいは前記分離工程後であって、且つ前記チップ化工程後に、前記半導体膜側に残留する分離層を除去する工程を行なうこともできる。
【００１４】
また、本発明に係る薄膜半導体装置の製造方法は、半導体領域上に分離層、前記分離層上に半導体素子及び／又は半導体集積回路を備えた半導体膜を有する部材を用意する工程と、前記部材を所望の領域にチップ化するチップ化工程と、前記チップ化工程の後前記分離層で分離する工程と、前記分離したチップを他の基板に接着する工程と、を有することを特徴とする。
【００１５】
チップ化工程後に分離することで、良品チップについてのみ分離層による分離により薄層化することができる。ウエハ面積に依存することなく効率よく分離することができる。
【００１６】
【発明の実施の形態】
（第1の実施形態）
本発明の第1の実施形態につき図1を用いて説明する。
【００１７】
まず、図1(a)に示すように、半導体領域130上に分離層100を介して半導体素子及び／又は半導体集積回路140を備えた半導体膜110を有する部材120を用意する。上記半導体膜110に半導体素子及び／又は半導体集積回路140を形成する方法に関しては後述する。
【００１８】
そして、該部材120を分離層100で分離する。具体的には、分離層100側面に流体による圧力を印加する。印加の仕方としては、液体、あるいは気体からなる流体を高圧のジェットとして分離層100の側面に噴きつけたり、分離層に静圧を印加する。
【００１９】
分離に際し、部材120を支持部材300と接着層310を介して貼り合わせておいても良い（図1（ｂ））。勿論、支持部材300に貼り合わせる工程は省略してもよい。接着層としては、エポキシ系接着剤や他の接着剤を用いることができる。
【００２０】
こうして、部材120は分離層100で分離される（図１（ｃ））。
【００２１】
次に、半導体膜110を所望の半導体素子及び／又は半導体集積回路毎にチップ化することで（図１（ｄ））、単数あるいは複数の薄膜半導体装置350が得られる。なお、図１（d）における切り込み溝の先端は、接着層310まで達しなくても良い。例えば、支持部材300を伸縮可能な材質にすることにより、110が完全に切れていなくても300を伸ばすことにより取り出すことができる。
【００２２】
薄膜半導体装置350に分離層100の一部111が残留する場合がある。分離工程後、チップ化工程の前に当該残留部分111を研磨、研削あるいはエッチング等により除去してもよい。研磨等行わず、水素を含む雰囲気中で熱処理してもよい。また、チップ化工程の後に、薄膜半導体装置350の底面の残留部111を個々に除去してもよい。
【００２３】
チップ化後には、他の回路との接続、あるいはパッケージングを行うことができる。勿論、当該残留部分を残したまま、パッケージングを行ってもよい。即ち、図１(ｆ)のように残留分離層111を介して支持基体170上に薄膜半導体装置350を載置したり、図１(ｇ)のように、プラスチックカード上に移設することもできる。なお、180は封入用樹脂、190はワイヤ、200は封止樹脂／フィルム、210はプラスチックカードである。また、残留分離層はゲッタリングサイトになり得るので、プロセス中の金属汚染耐性が増す。
【００２４】
なお、図１（ｂ）における領域500を拡大した図を図4に示す。
【００２５】
図４（ａ）はデバイス層140と支持部材300とを接着層310を介して貼り合わせた様子を示す。図4（ｂ）は分離層100で分離が行われた場合の様子を示す。図4（ｃ）は、支持基体300とデバイス層140が貼り合わされた状態でパーケージ台510に載置された様子を示す。515は接着層である。図4（ｄ）はデバイス層140と支持部材300とを分離する様子を示す。このように、図１（ｄ）でのチップ化の際に切り込み溝を支持部材300まで到達させておけば、図4（ｃ）→（ｄ）のように支持部材に貼り合せたまま薄膜半導体装置をパッケージ台に載せ、その後支持部材を取り除くということも可能である。図4（ｅ）は具体的にパッケージ台510とデバイス層とを配線520で接続した場合の例を示す。図4（ｆ）はＩＣカード530に載置した場合の例である。なお、図4（ｅ）、（ｆ）ではデバイス層140をパッケージ台に対して上面に配置する場合を示したが、図4（ｇ）、（ｈ）のようにデバイス層140側を貼り合わせ面にしてもよい。
【００２６】
（部材、分離層）
部材120の作製は主として、陽極化成による多孔質層を利用する方法、あるいは水素、窒素、若しくはヘリウム等の希ガスをイオン注入したイオン注入層を利用する方法がある。
【００２７】
前者による場合は、まずシリコン基板を陽極化成し、表面に分離層として機能する多孔質層を形成する。その後多孔質層上にＣＶＤ法等により半導体膜を形成した後、該半導体膜に通常の半導体製造プロセスを経て半導体素子及び／又は半導体集積回路を作製する。こうして部材120が得られる。
【００２８】
後者による場合は、シリコン基板（あるいはエピタキシャルウエハ）表面に、半導体素子及び／又は半導体集積回路を作製する。その後、当該素子等表面上に必要に応じて保護膜を形成した後、所望の深さに水素イオン注入し分離層として機能するイオン注入層を形成する。こうして部材120が得られる。なお、シリコン基板表面から所定の深さにイオン注入層を形成した後、基板表面側の領域にデバイスを形成しても良い。イオン注入量が多い場合には、デバイス形成プロセスにおいて、剥離現象が生じることも考えられるので、注入量を少なくして（その後必要に応じてアニールすることにより）、デバイス形成プロセス中に剥離が生じないように設計する。
【００２９】
（分離層）
なお、陽極化成を用いて多孔質層を形成する場合には、当該多孔質層を多孔度の異なる複数の層で構成することもできる。例えば、半導体領域130側から高多孔度層、その上に低多孔度層と2層構成にしても良いし、あるいは半導体領域130側から第1の低多孔度層、高多孔度層、第2の低多孔度層と3層構成にすることもできる。高多孔度層の場合の多孔度は、１0％から90％、低多孔度層の場合の多孔度は、0％から70％の範囲で利用可能である。多孔度の異なる複数の層の形成は、陽極化成の際の電流密度を変えたり、化成溶液の種類あるいは濃度を変えることで実現できる。
【００３０】
陽極化成により多孔質層を形成した場合には、該多孔質層上へ半導体膜110を成長させるに先だって、多孔質の孔の内壁に窒化膜あるいは酸化膜などの保護膜を設ける保護膜形成工程、や水素を含む雰囲気中での熱処理工程を行うのがよい。勿論、上記保護膜形成工程後、前記熱処理工程を行うことも好ましい。
【００３１】
更に、CVD法により半導体膜110を成長させる場合には、所定の厚み（例えば10nm）までは、20nm／min．以下の低成長速度で行うのがよい。
【００３２】
（半導体膜）
また、半導体膜110としては、非多孔質単結晶シリコン薄膜や、GaAs、InP、GaN等の化合物半導体膜を用いることができる。半導体膜が単結晶シリコンの場合に原料ガスとして、SiH2Cl2、SiHCl3、SiCl4、SiH4、あるいはHClガスを添加しても良い。形成方法はCVD法に限らず、MBE法、スパッター法等も可能である。
【００３３】
なお、多孔質層を水素を含む雰囲気中で第1の熱処理した後、薄膜を成長させるに先だって当該第1の熱処理温度よりも高い温度で第2の熱処理することも好ましいものである。第1の熱処理温度としては、800℃〜1000℃、第2の熱処理温度として、９００℃〜融点の範囲で利用できる。これにより多孔質層表面の孔の封止が十分行われるのである。例えば、第1の熱処理温度を950℃で行い、第2の熱処理を1100℃で行うことができる。
【００３４】
（部材）
また、部材120としては、CZ法、MCZ法、あるいはFZ法などで作製された単結晶シリコンウエハのみならず、基板表面が水素アニール処理されたウエハ、あるいはエピタキシャルシリコンウエハなどを用いることができる。勿論、シリコンに限らずGaAs基板やInP基板等の化合物半導体基板も用いることができる。
【００３５】
（半導体素子及び／又は半導体集積回路）
また、半導体素子及び／又は半導体集積回路140としては、CMOS、バイポーラトランジスタ、ダイオード、コイル、キャパシタ等の素子、DRAM、マイクロプロセッサー、ロジックIC、メモリ等の半導体集積回路を作製することができる。素子や回路の用途としては、電子回路、発振回路、受・発光素子、光導波路、各種センサーなどを含む。
【００３６】
素子分離として用いるトレンチあるいはLOCOS（局所酸化）を多孔質層まで達するように行うことも好ましいものである。
【００３７】
なお、個々のチップになる当該チップ間を、LOCOSあるいはメサエッチングし、チップ間には半導体膜が存在しないようにしておいてもよい。
【００３８】
（分離）
分離方法としては、分離層側面に液体や気体等の流体を噴きつける、即ち高圧の流体ジェットを噴きつけることにより行うことができる。
【００３９】
流体としては、液体であれば水、エッチング液、アルコールなど、気体であれば空気、窒素ガス、アルゴンガス等を用いることができる。分離の際に超音波振動を印加してもよい。
【００４０】
分離に際して、分離層である多孔質層やイオン注入層が部材の側面に表出していない場合には、当該多孔質層を表出させてもよい。
【００４１】
静圧下（実質的に静止した流体による圧力下）で分離するには、例えば次のような圧力印加機構が必要になる。
【００４２】
即ち、部材の周辺部の少なくとも一部を取り囲んで密閉空間を構成するための密閉空間構成部材、及び前記密閉空間内に外部の空間よりも高い圧力が印加できる圧力印加機構である。
【００４３】
とりわけ分離層を水素、窒素、He、希ガス等のイオン注入により作製した場合には、400℃から600℃程度の熱処理を施すことで、イオン注入により形成される微小気泡層（マイクロバブル層、マイクロキャビティ層）が凝集するので流体による圧力に加えて斯かる現象を利用して分離することもできる。CO2レーザー等により加熱することもできる。
【００４４】
分離層側から行なうチップ化は、通常用いられるダイシング装置を用いることができる他、エッチングやレーザーアブレーション、超音波カッター、高圧ジェット（例えば、ウォータージェット）なども用いることができる。エッチングにより行う場合は、HF+H2O2、HF+HNO3、アルカリ溶液などのエッチング液を用いることができる。レーザーとしては、YAGレーザー、CO2レーザー、エキシマレーザー等である。
【００４５】
（第2の実施形態）
次に、本発明の第２の実施形態につき図２を用いて説明する。
【００４６】
第1の実施形態と同様にして、半導体領域130上に分離層100を介して半導体素子及び／又は半導体集積回路140を備えた半導体膜110を有する部材120を用意する（図2（ａ））。
【００４７】
必要に応じて部材120を接着層310を介して支持部材300に貼り合わせる（図2（ｂ））。
【００４８】
次に、部材120に半導体領域130側から切り込み溝400を入れチップ化工程を行なう。切り込み溝の先端が半導体膜110と支持部材300の界面付近あるいは、接着層310付近まで到達していることが望ましい。そして、部材120からチップ化された微小半導体領域500を分離層115で分離する。こうして薄膜半導体装置が製造される。
【００４９】
なお、図2（ｄ）〜（ｆ）は薄膜半導体装置350をパッケージングする方法の一例を示したものである。図2（ｄ）に示すように、微小半導体領域500をプラスチックカード上に載置する。そして、分離層115で分離した後、樹脂200で封止する。勿論この方法に限ることなく、チップ化工程の後、図3（ａ）の様に微小半導体領域500を取り出し、分離層115で分離した後（図3（ｂ））、基板215に載置することも可能である。この場合、図３（ｃ）の様に半導体素子側を上面にすることも、また図3（ｄ）の様に張り合わせ面側にすることも可能である。
【００５０】
分離化工程は、既にチップ化した後すなわち、シリコンウエハに比べて、分離面積を非常に小さくした後行われるので、引っ張り、圧縮、剪断等の外力を用いても構わないが、好ましくは記述の流体を用いて分離するのがよい。分離層115に熱を加えることで分離することも可能である。特に分離層が水素等のイオン注入層により形成されている場合には、レーザー等により局所的な加熱を行なうことも好ましい。
【００５１】
分離層、半導体膜、部材、半導体素子及び／又は半導体集積回路に関しては、上記実施形態１で説明したことをそのまま適用できる。
【００５２】
本実施形態のように、チップ化工程後に分離工程を行なうことで、大面積を一度に分離する場合に比べて、半導体素子への局所的な応力集中を低減することができる。更には、良品のチップについてのみ分離を行なうことで、歩留まりの向上にもつながる。
【００５３】
（実施例１）
比抵抗０．０１Ω・ｃｍのＰ型の単結晶Ｓｉ基板を用意し、ＨＦ溶液中において基板表面の陽極化成を行った。陽極化成条件は以下の通りであった。
電流密度 ：７（ｍＡ・ｃｍ−２）
陽極化成溶液 ：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間 ：１１（分）
多孔質Ｓｉ層の厚み ：１２（μｍ）
多孔質Ｓｉ層は、当該多孔質Si層上に高品質エピタキシャルＳｉ層を形成させることができ、さらに分離層として用いることができるよう多孔度を調整した。具体的には、20％であった。なお、多孔質Ｓｉ層の厚さは、上記厚さに限らず、数百μｍから０．１μｍ程度まで使用できる。
【００５４】
この単結晶Si基板を400℃の酸素雰囲気中で１時間酸化した。これにより多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。その後、この多孔質Ｓｉ層の表面をフッ酸に浸漬し、孔の内壁の酸化膜を残して、多孔質Ｓｉ層の表面の酸化膜のみ除去した。次に多孔質Ｓｉ層上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉ層を3μｍエピタキシャル成長した。成長条件は以下の通りである。
ソースガス ：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量 ：０．５／１８０ ｌ／ｍｉｎ
ガス圧力 ：８０Ｔｏｒｒ
温度 ：９５０℃
成長速度 ：０．３μｍ／ｍｉｎ
エピタキシャル成長に先立って、水素含有雰囲気中の熱処理を行った。これは、表面孔を封止するためである。この熱処理に加えて、微小なSi原子を原料ガスなどにより添加し、その表面孔封止用の原子を補っても良い。
【００５５】
こうして得られる部材は、通常用いられているエピウエハと同一のウエハとして扱うことが出来る。異なるのは、エピ層の下に多孔質Si層が形成されていることのみである。このエピ層に、マイクロプロセッサー、ロジックIC、メモリ、等の回路を作製した。LSIの作製は、通常と全く同じ工程を通すことにより、従来と同一の性能を持つLSIを作製できた。なお、エピタキシャル成長後、デバイス領域形成に先だって、水素雰囲気中で熱処理することも好ましいものである。
【００５６】
多孔質Siの残留Si領域は空乏化しており、高抵抗化されている。これにより一種SOI的なデバイスの高速化、低消費電力化が実現される。
【００５７】
なお、素子分離としてトレンチを用いることにより、チップ面積の縮小が達成されウエハ内の取れ数も増大する。また、トレンチあるいはLOCOSを多孔質Si層まで達するようにすることにより、多孔質Si層の高抵抗性と合わせて、素子間絶縁性を達成することが出来た。
【００５８】
こうして出来たLSIを通常は裏面研削およびダイシングによるチップ化を行うのであるが、ここでは、前もって作製してあった多孔質Si層でウエハ全面を、基板側とLSI側に分離する。
【００５９】
分離は流体の圧力を利用した。具体的には、多孔質Si層側面に高圧のウォータージェットを噴きつけて分離を行なった。
【００６０】
なお流体としては以下のものを用いることができる。気体、液体、あるいは、それらに固体の粒体・粉体を含有したものがある。この実施例では、ウォータージェット（以下「WJ」と記述する）用いたが、エアージェット、窒素ガスジェット、その他気体ジェット、水以外の液体ジェット、氷やプラスチック片、研磨材の混ざった流体ジェット、あるいはこれらの静圧をかけることも可能である。流体は非常に微小な隙間へも流入し内部の圧力を上げることが可能で、外圧を分散して印加できることが特徴である。また、一部に極端に圧力がかからないことから、もっとも分離しやすい個所を選択的に分離させるという特徴がある。本発明のように、半導体デバイスがすでに作製されている薄層全面を分離するには、最適の手段である。
【００６１】
なお、分離の際には表面側を他の支持部材で支えた方が好ましい。たとえば、フレキシブルなシート、ガラス基板、プラスチック基板、金属基板、他の半導体基板がある。これらの支持部材を接着剤でデバイス形成した基板の表面側と貼りあわせる。
【００６２】
支持部材で支えた第1の基板のエッジ付近に流体を印加し、多孔質Si層を全面で分離する。流体を印加する際には、第1の基板エッジに多孔質Siを表出させておいた方が好ましい。さらには、多孔質Si部が凹状になるように表出させておくと、より流体の圧力を多孔質Si層に効率よく印加することができる。
【００６３】
デバイス層側に残留した多孔質Siは、除去してもしなくても良い。
【００６４】
その後、デバイス層側をダイシングによってチップサイズに切り、それぞれのチップのパッケージングを行なった。分離面をパッケージ台に乗せて、表面側からワイアーボンディングしても良いし、表面を伏せてパッケージしてもよい。図４（ａ）にその模式図を示す。510はパッケージ台、520は配線、141はトレンチ分離、142はバイポーラトランジスタ、143はウエル分離、144はｐＭＯＳトランジスタ、145はｎＭＯＳトランジスタである。141のトレンチ分離を分離層100まで達するように行なっても良い。
【００６５】
プラスチックカードに直接設置することで、ICカードを作製できる。
【００６６】
図４（ｂ）はＩＣカード530にデバイス層側を上面に設置した例を、図4（ｃ）はデバイス層側を下面にした例を示している。
【００６７】
パッケージ台をヒートシンクとして用いれば、従来のバックグラインダー方式に比較して格段の熱放散性を有する。バックグラインダーによる裏面の薄層化は、通常数百ミクロンであるが、本発明では、［表面のエピ層の厚さ+多孔質Siの一部の厚さ（合計〜＜１０ミクロン）］しか残留しないため、デバイスの熱発生源とヒートシンクの距離が狭まり、熱放散性が格段に向上する。なお、OEIC（Optoelectronic Integrated Circuits）をエピ層に作製して、光透過性基板あるいは光導波路にパッケージすることもできる。なお、チップ化する際には、10ｃｍ×10ｃｍ以下、好ましくは5ｃｍ×5ｃｍ以下、更に好ましくは2ｃｍ×2ｃｍ以下であることが好ましい。
【００６８】
なお、分離して残った単結晶Ｓｉ基板は、必要に応じて表面再研磨、エッチング、水素を含む雰囲気下での熱処理等を行い、再度同じ工程に投入できた。あるいは、別目的の基板として利用することもできる。
【００６９】
（実施例２）
実施例１においては、多孔質層は1層であったが、本実施例においては、多孔度の異なる2層構成の多孔質層とした。
【００７０】
まず、シリコン基板表面の陽極化成を以下の条件で行った。
電流密度 ：8（ｍＡ・ｃｍ−２）
陽極化成溶液 ：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間 ：5（分）
多孔質Ｓｉ層の厚み ：6（μｍ）
その後、以下の条件で陽極化成を行った。
電流密度 ：33（ｍＡ・ｃｍ−２）
陽極化成溶液 ：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間 ：80（秒）
多孔質Ｓｉの厚み ：3（μｍ）
こうして、単結晶シリコン基板側から多孔度45％の高多孔度層、更にその上に20％の低多孔度層が形成された。その後、実施例１と同じ条件によりエピタキシャルシリコン層を低多孔度層上に形成し、更に集積回路等を形成した。
【００７１】
その後、多孔質シリコン層に水を噴射して基板を分離することができた。分離は、上述の2層の多孔質層の界面付近で生じた。
【００７２】
なお、2層の多孔質層の厚さは、6μm/3μｍの構成でなくてもよく、陽極化成条件を変えることによって、厚さを可変させることができる。また陽極化成液は、ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝1:1:1でなくても良い。また、エタノールの代わりにIPA（イソプロピルアルコール）等の他のアルコールを用いても良い。アルコールは界面活性剤として反応泡のウエハ表面付着を防止することを目的としているので、アルコールでなくて他の界面活性剤でもよいし、界面活性剤を添加せずに超音波で表面付着泡を除去してもよい。
【００７３】
分離後、チップ化工程は、実施例1と同様とすることで、薄膜半導体装置を作製することができた。
【００７４】
（実施例３）
抵抗率１４Ω・ｃｍのＰ型の単結晶Ｓｉ基板を用意した。面方位は＜１００＞であった。この単結晶Ｓｉ基板表面に、マイクロプロセッサー、ロジックIC、メモリ等の回路形成層を作製した。
【００７５】
その後、回路形成層側から、所定の深さ（本実施例では、表面側から3μmの深さ）に水素イオンを注入してイオン注入層を形成した。注入量は、数Ｅ１６からＥ１７/ｃｍ２であった。注入に際して、最表面にCVD法によりＳｉＯ2保護膜を形成しておいてもよい。
【００７６】
次に、デバイス形成層と支持部材としてのプラスチック基板（あるいはガラス基板、Si基板、フレキシブルフィルム、接着テープでもよい。）を接着剤で貼り合わせた。その後、窒素ガスをイオン注入層側面に噴きつけて分離工程を行なった。
【００７７】
そして、実施例１と同様にチップ化工程を行いICカードを作製した。
【００７８】
（実施例４）
比抵抗０．０１Ω・ｃｍのＰ型の単結晶Ｓｉ基板を用意し、ＨＦ溶液中において基板表面の陽極化成を行った。陽極化成条件は以下の通りであった。
電流密度 ：8（ｍＡ・ｃｍ−２）
陽極化成溶液 ：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間 ：5（分）
多孔質Ｓｉ層の厚み ：6（μｍ）
その後、以下の条件で陽極化成を行った。
電流密度 ：33（ｍＡ・ｃｍ−２）
陽極化成溶液 ：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間 ：80（秒）
多孔質Ｓｉの厚み ：3（μｍ）
こうして、単結晶シリコン基板側から多孔度45％の高多孔度層、更にその上に20％の低多孔度層が形成された。その後、実施例１と同じ条件によりエピタキシャルシリコン層を低多孔度層上に形成し、更に集積回路等を形成した。次に、支持部材としてのプラスチック基板（あるいはガラス基板、Si基板、フレキシブルフィルム、接着テープでもよい。）にデバイス層側を接着剤で貼り合わせた後、チップ化のためにエピタキシャル層と反対側、すなわち単結晶シリコン基板側からダイシングすなわちチップ化を行い、微小領域に分離した。
【００７９】
次に、当該微小領域を真空ピンセット等の保持手段で保持しつつ、前述の接着剤を必要に応じて溶かす等してチップを取り出し取り出し、デバイス層側が貼り合わせ面になるようにしてパッケージ台に載せた。その後、引っ張り力を加え分離層で分離した。こうしてパッケージ台に薄膜半導体装置を形成できた。このチップをプラスチックの樹脂で封止し、ICカードを作製した。
【００８０】
【発明の効果】
本発明によれば、薄膜化での分離工程を流体を用いて分離したり、シリコンウエハを所望の微小領域にチップ化した後に分離工程を行なうことで、分離の際のデバイス形成層への影響を少なくした薄膜半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の一例を示す模式的断面図である。
【図２】本発明の実施形態の一例を示す模式的断面図である。
【図３】本発明における実施形態の一例を示す為の模式的断面図である。
【図４】本発明における実施形態の一例を示す模式的断面図である。
【図５】本発明における実施形態の一例を示す模式的断面図である。
【図６】従来例を示すための模式的断面図である。
【符号の説明】
１００ 分離層
１０１ 残留分離層
１１０ 半導体膜
１２０ 部材
１３０ 半導体領域
１４０ 半導体素子又は半導体集積回路

Claims (1)

  1. 半導体領域上に分離層、前記分離層上に半導体素子及び／又は半導体集積回路を備えた半導体膜を有する部材を用意する工程と、
    前記部材を所望の領域にチップ化するチップ化工程と、
    前記チップ化工程の後前記分離層で分離する工程と、
    前記分離したチップを他の基板に接着する工程と、
    を有することを特徴とする薄膜半導体装置の製造方法。
JP2001023847A 2001-01-31 2001-01-31 薄膜半導体装置の製造方法 Expired - Fee Related JP4803884B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001023847A JP4803884B2 (ja) 2001-01-31 2001-01-31 薄膜半導体装置の製造方法
EP02002259A EP1229582A3 (en) 2001-01-31 2002-01-30 Thin-film semiconductor device and method of manufacturing the same
US10/059,144 US20020100941A1 (en) 2001-01-31 2002-01-31 Thin-film semiconductor device and method of manufacturing the same
US11/100,605 US7029950B2 (en) 2001-01-31 2005-04-07 Thin-film semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023847A JP4803884B2 (ja) 2001-01-31 2001-01-31 薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002231909A JP2002231909A (ja) 2002-08-16
JP4803884B2 true JP4803884B2 (ja) 2011-10-26

Family

ID=18889079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023847A Expired - Fee Related JP4803884B2 (ja) 2001-01-31 2001-01-31 薄膜半導体装置の製造方法

Country Status (3)

Country Link
US (2) US20020100941A1 (ja)
EP (1) EP1229582A3 (ja)
JP (1) JP4803884B2 (ja)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2003258210A (ja) 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US6907176B2 (en) * 2002-06-24 2005-06-14 Dow Corning Corporation Planar optical waveguide assembly and method of preparing same
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4837240B2 (ja) * 2002-09-25 2011-12-14 シャープ株式会社 半導体装置
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4101643B2 (ja) 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
KR20060017771A (ko) * 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
JP2006012914A (ja) * 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4838504B2 (ja) 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI433306B (zh) * 2006-09-29 2014-04-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
HK1109708A2 (en) * 2007-04-24 2008-06-13 On Track Innovations Ltd Interface card and apparatus and process for the formation thereof
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090123743A1 (en) * 2007-11-14 2009-05-14 Guy Shafran Method of manufacture of wire imbedded inlay
US8028923B2 (en) * 2007-11-14 2011-10-04 Smartrac Ip B.V. Electronic inlay structure and method of manufacture thereof
JP5464843B2 (ja) 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN101855704B (zh) * 2007-12-27 2012-07-18 夏普株式会社 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
KR100937721B1 (ko) 2008-03-28 2010-01-20 앰코 테크놀로지 코리아 주식회사 Ｗｓｓ를 이용한 반도체 패키지 제조 방법
US20090311849A1 (en) * 2008-06-17 2009-12-17 International Business Machines Corporation Methods of separating integrated circuit chips fabricated on a wafer
FR2936357B1 (fr) * 2008-09-24 2010-12-10 Commissariat Energie Atomique Procede de report de puces sur un substrat.
US20100090008A1 (en) * 2008-10-13 2010-04-15 Oded Bashan Authentication seal
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
TWI415222B (zh) * 2009-04-06 2013-11-11 Canon Kk 半導體裝置及其製造方法
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US8546237B2 (en) * 2010-08-31 2013-10-01 Oepic Semiconductors, Inc. Transferring and resizing of epitaxial film arrays and method thereof
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8997832B1 (en) 2010-11-23 2015-04-07 Western Digital (Fremont), Llc Method of fabricating micrometer scale components
US9391220B2 (en) * 2011-02-07 2016-07-12 The Trustees Of Princeton University System and method for interfacing large-area electronics with integrated circuit devices
JP5839538B2 (ja) * 2011-03-17 2016-01-06 リンテック株式会社 薄型半導体装置の製造方法
US9781783B2 (en) 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
KR101819133B1 (ko) * 2011-06-30 2018-01-16 삼성전자주식회사 반도체 모듈의 형성 방법 및 이에 의해 형성된 반도체 모듈
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
CN105474355B (zh) 2013-08-06 2018-11-13 株式会社半导体能源研究所 剥离方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
KR102179953B1 (ko) 2014-06-18 2020-11-18 엑스-셀레프린트 리미티드 마이크로 조립된 led 디스플레이들
US9550353B2 (en) 2014-07-20 2017-01-24 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10217730B2 (en) 2016-02-25 2019-02-26 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10224231B2 (en) 2016-11-15 2019-03-05 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10700012B2 (en) * 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
US11867754B2 (en) * 2017-07-17 2024-01-09 Cornell University Sonic testing method, apparatus and applications
JP6991673B2 (ja) 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
US10796971B2 (en) 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair
CN111463172A (zh) * 2019-01-21 2020-07-28 瀚宇彩晶股份有限公司 电子装置的制作方法
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
JP2022541172A (ja) * 2019-07-19 2022-09-22 アイキューイー ピーエルシー 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US76904A (en) * 1868-04-21 James e
US100941A (en) * 1870-03-15 Improvement in corn-huskers
US622513A (en) * 1899-04-04 Apparatus for manufacturing mirrors
JPS55145354A (en) 1979-04-27 1980-11-12 Nec Home Electronics Ltd Separating method of semiconductor pellet
US5158818A (en) * 1984-01-30 1992-10-27 National Starch And Chemical Investment Holding Corporation Conductive die attach tape
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5401983A (en) 1992-04-08 1995-03-28 Georgia Tech Research Corporation Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices
EP0603973A3 (en) 1992-12-23 1995-06-28 Philips Electronics Nv Semiconductor component having p-n junctions separated by trenches and its manufacturing process.
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3893645B2 (ja) * 1996-03-18 2007-03-14 ソニー株式会社 薄膜半導体装置およびｉｃカードの製造方法
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
EP1351308B1 (en) 1996-08-27 2009-04-22 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP3948035B2 (ja) * 1996-10-18 2007-07-25 ソニー株式会社 張り合わせｓｏｉ基板の作成方法
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6382292B1 (en) * 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JPH115064A (ja) 1997-06-16 1999-01-12 Canon Inc 試料の分離装置及びその方法並びに基板の製造方法
JP3738798B2 (ja) * 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
US6017804A (en) * 1998-01-09 2000-01-25 Lucent Technologies Inc. Method and apparatus for cleaving semiconductor material
JP3031904B2 (ja) 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JPH11240730A (ja) * 1998-02-27 1999-09-07 Nec Kansai Ltd 脆性材料の割断方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6222513B1 (en) 1998-03-10 2001-04-24 Xerox Corporation Charge retention islands for electric paper and applications thereof
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2000188269A (ja) * 1998-10-16 2000-07-04 Canon Inc 部材の分離方法及び分離装置並びに基板の製造方法
FR2784794A1 (fr) * 1998-10-20 2000-04-21 Commissariat Energie Atomique Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
WO2000063965A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP2001094136A (ja) * 1999-09-22 2001-04-06 Canon Inc 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6518079B2 (en) 2000-12-20 2003-02-11 Lumileds Lighting, U.S., Llc Separation method for gallium nitride devices on lattice-mismatched substrates
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
US7029950B2 (en) 2006-04-18
JP2002231909A (ja) 2002-08-16
EP1229582A3 (en) 2005-10-19
US20020100941A1 (en) 2002-08-01
EP1229582A2 (en) 2002-08-07
US20050202595A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
JP4803884B2 (ja) 薄膜半導体装置の製造方法
JP4708577B2 (ja) 薄膜半導体装置の製造方法
KR100991395B1 (ko) 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법
EP0719452B1 (en) Bonded wafer process incorporating diamond insulator
JP4313874B2 (ja) 基板の製造方法
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
JP3293736B2 (ja) 半導体基板の作製方法および貼り合わせ基体
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
US20090085196A1 (en) Integrated circuit chip manufaturing method and semiconductor device
JP3453544B2 (ja) 半導体部材の作製方法
JP4838504B2 (ja) 半導体装置の製造方法
KR101116944B1 (ko) 집적 회로의 제조 방법
JP5425122B2 (ja) 薄膜半導体装置の製造方法
JP2003078117A (ja) 半導体部材及び半導体装置並びにそれらの製造方法
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2001320033A (ja) 半導体部材の製造方法およびそれを用いた半導体部材、半導体装置
JP2005347301A (ja) 基板の作製方法
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees