[go: up one dir, main page]

JP2005005509A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2005005509A
JP2005005509A JP2003167800A JP2003167800A JP2005005509A JP 2005005509 A JP2005005509 A JP 2005005509A JP 2003167800 A JP2003167800 A JP 2003167800A JP 2003167800 A JP2003167800 A JP 2003167800A JP 2005005509 A JP2005005509 A JP 2005005509A
Authority
JP
Japan
Prior art keywords
film
oxide
crystal germanium
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003167800A
Other languages
English (en)
Inventor
Takao Yonehara
隆夫 米原
Tetsuya Shimada
哲也 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003167800A priority Critical patent/JP2005005509A/ja
Priority to TW093114636A priority patent/TWI246198B/zh
Priority to US10/855,370 priority patent/US7015507B2/en
Priority to KR1020040042426A priority patent/KR100641783B1/ko
Publication of JP2005005509A publication Critical patent/JP2005005509A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】活性層とゲート絶縁膜との界面準位密度を低減し得るゲート絶縁膜を有する非単結晶ゲルマニウム薄膜トランジスタを提供する。
【解決手段】基板上に、非単結晶ゲルマニウム膜からなる活性層と、酸化ジルコニウム又は酸化ハフニウムからなるゲート酸化膜とを有することを特徴とする薄膜トランジスタ。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、非単結晶ゲルマニウム膜を活性層とする薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）及びその製造方法に関する。
【０００２】
【従来の技術】
非単結晶ゲルマニウム膜を活性層とする薄膜トランジスタ（以下、非単結晶ゲルマニウムＴＦＴという）は、非単結晶シリコン膜を活性層とする薄膜トランジスタ（以下、非単結晶シリコンＴＦＴという）に比べ、移動度が大きく駆動能力が高いという優位な特性を有している。また、非単結晶ゲルマニウムＴＦＴは、非単結晶シリコンＴＦＴに比べ、より低温での製造が可能であるので、基板の選択の幅を拡大し、さらなる大面積化、フレキシブル基板化を実現するものと期待される。例えば、非特許文献１、特許文献１には、非単結晶ゲルマニウム膜を活性層とする薄膜トランジスタが提案されている。
【０００３】
上記の様に、非単結晶ゲルマニウムＴＦＴは、非単結晶シリコンＴＦＴを超える多くの優位な特性を有しながらも、いまだに実用化の域に達していない。
【０００４】
なお、非特許文献１には、酸化アルミニウムと酸化シリコンとを含む酸化膜をゲート絶縁層とする薄膜トランジスタが開示されている。また、特許文献１には、ゲート絶縁層としての具体的材料に関する開示はない。
【０００５】
【非特許文献１】
ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ−Ｄｅｖｉｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ、Ｖｏｌ．１、Ｎｏ．１、ｐｐ．８５−９６、Ｊｕｎｅ、１９８６、“ＴＯＷＡＲＤ ＷＡＬＬ ＰＡＮＥＬ ＴＶ”、Ｄｊａｍｓｈｉｄ Ｔｉｚａｂｉ ａｎｄ Ａｌｂｅｒｔ Ｇｅｏｒｇｅ Ｆｉｓｃｈｅｒ
【特許文献１】
特許第２８５５３００号公報
【０００６】
【発明が解決しようとする課題】
非単結晶ゲルマニウムＴＦＴの優位な特性を十分に発揮させ、その実用化に供するためには、非単結晶ゲルマニウムからなる活性層とゲート絶縁膜との界面準位密度を低減させる必要がある。界面準位密度が大きい場合、ＴＦＴの閾値ばらつき或いはリーク電流等を悪化させることになる。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、非単結晶ゲルマニウムＴＦＴの優位な特性を十分に発揮し得るために、活性層とゲート絶縁膜との界面準位密度を低減し得るゲート絶縁膜を有する非単結晶ゲルマニウムＴＦＴ及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の第１の側面に係る薄膜トランジスタは、基板上に、非単結晶ゲルマニウム膜からなる活性層と、酸化ジルコニウム又は酸化ハフニウムからなるゲート酸化膜とを有する。
【０００９】
本発明の第２の側面に係る薄膜トランジスタの製造方法は、基板上に、非単結晶ゲルマニウム膜を形成する工程と、酸化ジルコニウム又は酸化ハフニウムからなる酸化膜を形成する酸化工程とを有する。
【００１０】
本発明の好適な実施の形態によれば、非単結晶ゲルマニウム膜上に酸化ジルコニウム又は酸化ハフニウムからなる酸化膜を形成することが好ましい。
【００１１】
また、本発明の好適な実施の形態によれば、酸化ジルコニウム又は酸化ハフニウムからなる酸化膜上に非単結晶ゲルマニウム膜を形成することが好ましい。
【００１２】
また、本発明の好適な実施の形態によれば、非単結晶ゲルマニウム膜又は基板上に形成したジルコニウム又はハフニウムからなる金属膜を酸化することにより、酸化ジルコニウム又は酸化ハフニウムを形成することが好ましい。さらに、酸素又はオゾンを含む雰囲気中にジルコニウム又はハフニウムからなる金属膜を晒すことにより、酸化ジルコニウム又は酸化ハフニウムを形成することが好ましい。
【００１３】
本発明によれば、ゲート絶縁膜として酸化ジルコニウム又は酸化ハフニウムを用いることにより、非単結晶ゲルマニウムからなる活性層とゲート絶縁膜との界面準位密度を小さく抑えることができるので、ＴＦＴの閾値ばらつき或いはリーク電流等を抑制することができる。よって、非単結晶ゲルマニウムＴＦＴが有する優位な特性を発揮することが可能になる。
【００１４】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１５】
［実施形態１］
図１及び図２を参照しながら、本発明の好適な第１の実施の形態に係る薄膜トランジスタ及びその製造方法を説明する。
【００１６】
図１に示すように、基板１上に、非単結晶ゲルマニウム膜２を形成し、ＴＦＴの活性層を形成する。次いで、非単結晶ゲルマニウム膜２上に、酸化ジルコニウム又は酸化ハフニウムからなる酸化膜３を形成し、ゲート酸化膜を形成する。
【００１７】
そして、酸化膜３上にゲート電極４等を形成し、図２に示すように、非単結晶ゲルマニウムからなる活性層２と、酸化ジルコニウム又は酸化ハフニウムからなるゲート酸化膜３を有するプレーナー型ＴＦＴを形成する。ここで、５はソース及びドレイン領域を示す。６は保護膜を示す。７はソース及びドレイン電極を示す。
【００１８】
［実施形態２］
図３及び図４を参照しながら、本発明の好適な第２の実施の形態に係る薄膜トランジスタ及びその製造方法を説明する。
【００１９】
図３に示すように、基板１上に、ゲート電極４を形成し、その上に酸化ジルコニウム又は酸化ハフニウムからなるゲート酸化膜３を形成し、次いで、非単結晶ゲルマニウム膜からなる活性層２を形成する。
【００２０】
そして、活性層２上にソース及びドレイン領域５等を形成し、図４に示すように、非単結晶ゲルマニウムからなる活性層２と、酸化ジルコニウム又は酸化ハフニウムからなるゲート酸化膜３を有するスタガー型ＴＦＴを形成する。７はソース及びドレイン電極を示す。
【００２１】
本発明において好適に使用し得る基板としては、ガラス、ポリイミド等を挙げることができる。
【００２２】
また、本発明において好適に使用し得る非単結晶ゲルマニウムとしては、非晶質ゲルマニウム、多結晶ゲルマニウム、微結晶ゲルマニウム等を挙げることができる。
【００２３】
本発明において、非単結晶ゲルマニウム膜の好適な形成方法として、ＣＶＤ法、真空蒸着法、スパッタリング法等を挙げることができる。また、銅等の金属触媒を含む雰囲気中で熱処理することにより、非単結晶ゲルマニウム膜の結晶化処理を施すこともできる。
【００２４】
本発明において、酸化ジルコニウム膜の好適な形成方法として、ＣＶＤ法、真空蒸着法、スパッタリング法等を挙げることができる。また、スパッタリング法等によりジルコニウム膜を堆積させた後、酸素又はオゾンを含む雰囲気中にジルコニウム膜を晒すことにより酸化処理し、酸化ジルコニウム膜を形成することもできる。
【００２５】
本発明において、酸化ハフニウム膜の好適な形成方法として、ＣＶＤ法、真空蒸着法、スパッタリング法等を挙げることができる。また、スパッタリング法等によりハフニウム膜を堆積させた後、酸素又はオゾンを含む雰囲気中にハフニム膜を晒すことにより酸化処理し、酸化ハフニウム膜を形成することもできる。
【００２６】
【発明の効果】
本発明によれば、ゲート絶縁膜として酸化ジルコニウム又は酸化ハフニウムを用いることにより、非単結晶ゲルマニウムからなる活性層とゲート絶縁膜との界面準位密度を低減することができるので、ＴＦＴの閾値ばらつき或いはリーク電流等を抑制することができる。よって、非単結晶シリコンＴＦＴに比べ、さらなる高速化、大面積化、フレキシブル基板化の実現を可能とする。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る薄膜トランジスタの製造方法を示す図である。
【図２】本発明の好適な実施の形態に係る薄膜トランジスタの製造方法を示す図である。また、本発明の好適な実施の形態に係る薄膜トランジスタを概略的に示す図である。
【図３】本発明の好適な実施の形態に係る薄膜トランジスタの製造方法を示す図である。
【図４】本発明の好適な実施の形態に係る薄膜トランジスタの製造方法を示す図である。また、本発明の好適な実施の形態に係る薄膜トランジスタを概略的に示す図である。
【符号の説明】
１ 基板
２ 非単結晶ゲルマニウム膜（活性層）
３ 酸化膜（ゲート酸化膜）
４ ゲート電極
５ ソース・ドレイン領域
６ 保護膜
７ ソース・ドレイン電極

Claims (6)

  1. 基板上に、非単結晶ゲルマニウムからなる活性層と、酸化ジルコニウム又は酸化ハフニウムからなるゲート酸化膜とを有することを特徴とする薄膜トランジスタ。
  2. 基板上に、非単結晶ゲルマニウム膜を形成する工程と、酸化ジルコニウム又は酸化ハフニウムからなる酸化膜を形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。
  3. 前記非単結晶ゲルマニウム膜上に前記酸化膜を形成することを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  4. 前記酸化膜上に前記非単結晶ゲルマニウム膜を形成することを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  5. 前記酸化膜を、ジルコニウム又はハフニウムからなる金属膜を酸化することにより形成することを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  6. 前記酸化膜を、酸素又はオゾンを含む雰囲気中に前記金属膜を晒すことにより形成することを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
JP2003167800A 2003-06-12 2003-06-12 薄膜トランジスタ及びその製造方法 Pending JP2005005509A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003167800A JP2005005509A (ja) 2003-06-12 2003-06-12 薄膜トランジスタ及びその製造方法
TW093114636A TWI246198B (en) 2003-06-12 2004-05-24 Thin film transistor and method of fabricating the same
US10/855,370 US7015507B2 (en) 2003-06-12 2004-05-28 Thin film transistor and method of fabricating the same
KR1020040042426A KR100641783B1 (ko) 2003-06-12 2004-06-10 박막 트랜지스터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003167800A JP2005005509A (ja) 2003-06-12 2003-06-12 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005005509A true JP2005005509A (ja) 2005-01-06

Family

ID=33508998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003167800A Pending JP2005005509A (ja) 2003-06-12 2003-06-12 薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US7015507B2 (ja)
JP (1) JP2005005509A (ja)
KR (1) KR100641783B1 (ja)
TW (1) TWI246198B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158945A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置、並びにそれらの作製方法
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US8951849B2 (en) 2007-12-18 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including layer containing yttria-stabilized zirconia

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622363B2 (en) * 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0238570A (ja) * 1988-04-15 1990-02-07 Matsushita Electric Ind Co Ltd 非単結晶薄膜の作製方法
ATE259098T1 (de) 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
JP2693032B2 (ja) 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
JP2855300B2 (ja) 1992-04-15 1999-02-10 キヤノン株式会社 非単結晶ゲルマニウム半導体
US5371380A (en) * 1992-04-15 1994-12-06 Canon Kabushiki Kaisha Si- and/or Ge-containing non-single crystalline semiconductor film with an average radius of 3.5 A or less as for microvoids contained therein and a microvoid density 1×10.sup.(19) (cm-3) or less
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
DE69416363T2 (de) * 1993-03-23 1999-09-23 Semiconductor Energy Laboratory Co., Ltd. Abbildendes festkörperbauteil und herstellungsverfahren dafür
JPH09331049A (ja) 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
DE69738307T2 (de) 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
CA2231625C (en) 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP3647191B2 (ja) 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
CA2233115C (en) 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
JP2002359247A (ja) 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
KR100363332B1 (en) * 2001-05-23 2002-12-05 Samsung Electronics Co Ltd Method for forming semiconductor device having gate all-around type transistor
US6787433B2 (en) * 2001-09-19 2004-09-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158945A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置、並びにそれらの作製方法
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US8951849B2 (en) 2007-12-18 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including layer containing yttria-stabilized zirconia

Also Published As

Publication number Publication date
US7015507B2 (en) 2006-03-21
TWI246198B (en) 2005-12-21
KR100641783B1 (ko) 2006-11-02
TW200507277A (en) 2005-02-16
US20040251462A1 (en) 2004-12-16
KR20040107381A (ko) 2004-12-20

Similar Documents

Publication Publication Date Title
JP2005005509A (ja) 薄膜トランジスタ及びその製造方法
JP2009076753A5 (ja)
TW201244098A (en) Semiconductor device
US20170103890A1 (en) Polycrystalline semiconductor layer and fabricating method thereof
JP2006024958A (ja) 薄膜トランジスターの製造方法
TW200425290A (en) Method of fabricating polysilicon film by excimer laser crystallization process
US20040171236A1 (en) Method for reducing surface roughness of polysilicon films for liquid crystal displays
JPH03280435A (ja) 薄膜半導体装置の製造方法
JPH0322540A (ja) 半導体装置の製造方法
TWI316759B (en) Mothod for fabricatng a straggered source/drain and thin-channel tft
US6982195B2 (en) Method of forming poly-silicon crystallization
JP2001036078A5 (ja)
JPH06260644A (ja) 半導体装置の製造方法
JPH03293731A (ja) 半導体装置の製造方法
US20110223748A1 (en) Method for phase transition of amorphous material
JP4401667B2 (ja) アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
JPH0613607A (ja) 多結晶シリコン薄膜トランジスタ
JPH0393273A (ja) 薄膜半導体装置の製造方法
JP2012209473A (ja) 半導体の製造方法及び半導体装置
JPH03219643A (ja) 半導体装置の製造方法
JPH04186634A (ja) 薄膜半導体装置の製造方法
JPH03248434A (ja) 半導体装置の製造方法
JP2910752B2 (ja) 半導体装置の製造方法
JP3133861B2 (ja) 半導体装置の製造方法
JPH04113677A (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707