JPH03219643A

JPH03219643A - 半導体装置の製造方法

Info

Publication number: JPH03219643A
Application number: JP1530290A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-01-25
Filing date: 1990-01-25
Publication date: 1991-09-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［１１業上の利用分野］本発明は、非単結晶半導体薄膜を用いて作成される半導
体装置の製造方法に関する。

［従来の技術］非晶質シリコン薄膜、微結晶シリコン薄膜、多結晶シリ
コン薄膜等の非単結晶半導体薄膜には、ダングリングボ
ンドが多数存在する。たとえば、多結晶シリコン薄膜に
関しては、結晶粒界に存在するダングリングボンド等の
欠陥が、キャリアに対するトラップ準位となりキャリア
の伝導に対して障壁として働＜、　　（Ｊ、　　Ｙ、　
　Ｗ、　　５ｅｔｏ、　　Ｊ。

Ａｐｐｌ、Ｐｈｙｓ、、４６．ｐ５２４７　（１９７５
））、　　従って、多結晶シリコン薄膜トランジスタの
性能を向上させる為には、前記欠陥を低減させる必要が
ある。　　（Ｊ、　　Ａ　ｐ　ｐ　１．　　Ｐ　ｈ　ｙ
　ｓ。

５３（２）、　　ｐ１１９３（１９８２））、　　この
目的の為に水素による前記欠陥の終端化が行われてぉり
、この様な水素化の方法としては、水素プラズマ処理法
、水素イオン注入法、あるいはプラズマ窒化膜からの水
素の拡散法等が知られている。

［本発明が解決しようとする課題］しかし、従来の水素化の方法では、以下に述べる欠点が
あった。　（１）水素イオン注入法においては、イオン
注入装置と言う高価な装置を必要とし、数百人程度の多
結晶シリコン層に制御性良く水素を打ち込むことが困難
である等の欠点がある。

（２）プラズマ窒化膜からの水素の拡散法においては、
水素の供給が不十分であるために、水素プラズマ処理と
比べて特性が十分向上しない等の欠点がある。　（３）
水素プラズマ処理法においては、特性の向上という点で
は優れているが、プラズマダメージによるゲート耐圧不
良、閾値電圧（Ｖｔｈ）のシフト等の不良が多発する等
の欠点がある。

そこで、本発明は水素化によるＴＰＴ特性向上の効果を
確保しつつ、前述の問題を解決した半導体装置の製造方
法を提供することを目的とする。

［課題を解決するための手段］本発明の半導体装置の製造方法は、以下の特徴を有する
。

（１）絶縁ゲイト型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体よりなる半導体
装置の製造方法において、水素を含む非晶質シリコン薄
膜を形成する工程、該非晶質シリコン薄膜上に水素の拡
散係数が非晶質二酸化珪素よりも小さい物質から成るキ
ャップ層を形成する工程、熱処理によって該非晶質シリ
コン中に存在する水素を脱離、拡散させる工程を少なく
とも有することを特徴とする。

（２）前記キャップ層が金属薄膜からなることを特徴と
する。

（３）前記キャップ層が非晶質窒化珪素から成ることを
特徴とする（４）前記熱処理によって水素を脱離、拡散させる工程
のアニール温度が３００℃〜５００℃であることを特徴
とする［実施例］本発明の実施例を、第１図の本発明における薄膜トラン
ジスタの工程図にしたがって説明する・同図（ａ）は、
ガラス、石英等の絶縁性非晶質基板若しくは５ｉ０２等
の絶縁性非晶質材料層等の絶縁性非晶質材料１−１上に
、多結晶シリコン等の非単結晶シリコン薄膜１−２を堆
積させ、その後ホトリソグラフィ法により該非単結晶シ
リコン薄膜をパターン形成する工程である。該非単結晶
シリコン薄膜の形成方法としては以下に述べるような方
法がある。

（１）減圧ＣＶＤ法で５８０℃〜６５０℃程度で多結晶
シリコン薄膜を堆積させる。

（２）ＥＢ（Ｅｌｅｃｔｒｏｎ　　Ｂｅａｍ）蒸着法、
スパッタ法、プラズマＣＶＤ法等で非晶質シリコン薄膜
を堆積後、５５０°Ｃ〜６５０℃程度で２〜７０時間程
時間開相成長アニールを行い、粒径１〜２μｍ以上の大
粒径の多結晶シリコン薄膜を形成する。

（３）減圧ＣＶＤ法等で多結晶シリコン薄膜を堆積後、
イオンインプラ法により、Ｓｉ等を打ち込み、該多結晶
シリコン薄膜を非晶質化した後、５５０°Ｃ〜６５０℃
程度で固相成長アニールを行い、粒径１〜２μｍ程度の
大粒径多結晶シリコン薄膜を形成する。

尚、上述の方法で多結晶シリコンを形成した場合、結晶
化度が１００％に近い、文字通りの多結晶シリコンとな
る場合と、結晶化度が５０％程度〜９０％程度の多結晶
シリコンとなる場合がある。

この場合、後者は多結晶シリコンと呼ぶよりも微結晶シ
リコンと呼ぶ方がふされしいかも知れないが、本特許で
は、特に断わりが無い場合は、両者を含めて多結晶シリ
コンと呼ぶことにする。また、非単結晶性のシリコン薄
膜１−２としては、上述の多結晶シリコン薄膜以外にも
、微結晶シリコンや非晶質シリコン薄膜を用いてもよい
。

次に同図（ｂ）に示すように熱酸化法等によりゲート酸
化膜１−４を形成する。ドライ酸化法を用いれば酸素雰
囲気で約１１５０℃の熱処理によって、絶縁耐圧の高い
良質のゲート酸化膜を得ることができる。ウェット酸化
法を用いれば９００℃程度の低温でも酸化膜が形成され
るが、ドライ酸化法で形成された膜に比べれば絶縁耐圧
は低く、膜質は劣る。前記非単結晶シリコン薄膜１−２
として多結晶シリコンを用いた場合は、この熱酸化工程
で熱処理による結晶成長が進み、結晶化度が向上し、結
晶粒径が拡大する。前記非単結晶シリコン薄膜１−２と
して非晶質シリコン薄膜若しくは微結晶シリコン薄膜を
用いた場合にも、熱酸化工程で前記結晶粒径は５０００
人から数μｍの大きさの多結晶シリコンに結晶成長する
。尚、ゲート酸化膜の形成方法としては、上述の熱酸化
法に限らず、　（１）ＣＶＤ法、プラズマＣＶＤ法、Ｅ
ＣＲ−ＰＣＶＤ法、光ＣＶＤ法、スパッタ法等でＳｉＯ
２膜を形成する。　（２）プラズマ酸化法等で低温酸化
する。等の方法もある。これらの方法は、プロセスの温
度を６００℃程度以下の低温にできるため、基板として
、安価なガラス基板を用いることができる。

次に同図（Ｃ）に示すようにゲート電極１−５を形成す
る。該ゲート電極材料には、−船釣に多結晶シリコンが
用いられている。該多結晶シリコン層の形成方法として
は、　（１）減圧ＣＶＤ法で多結晶シリコンを形成し、
オキシ塩化リン等を用いた熱拡散法により、Ｎ″ｐｏｌ
ｙ−３ｉを形成する方法、　（２）プラズマＣＶＤ法等
で、Ｂ（ボロン）、Ｐ（リン）等の不純物をドープした
非晶質シリコン層を形成し、５５０℃〜６５０℃程度の
固相成長アニールを２時間程度〜７０時間程度行い、該
非晶質シリコン層を多結晶化することで、Ｐ”ｐｏｌｙ
−３ｉ、Ｎ’ｐｏｌｙ−８ｉを形成する等の方法がある
。特に、固相成長法を用いて、ゲート電極を形成した場
合は、結晶粒径１〜２μｍ以上の結晶粒を含む大粒径の
多結晶シリコンが形成できるため、熱拡散法を用いた場
合よりも、低抵抗の多結晶シリコンを形成することが出
来るという利点がある。更に、ゲート電極として、Ｐ”
ｐｏｌｙ−３ｉを用いた場合は、チャンネルイオンイン
プラを省くことが出来るという利点もあるが、詳細は後
述する。続いて該ゲート電極１−５をマスクとして不純
物元素をイオン注入して、ソース領域１−６及びドレイ
ン領域１−７を形成する。前記不純物元素としては、リ
ン、ヒ素あるいはボロン等が用いられている。

次に同図（ｄ）に示すように層間絶縁膜１−８を堆積さ
せる。続いて、前記ソース領域１−６及びドレイン領域
１−７の不純物活性化と、前記層間絶縁膜１−８の緻密
化の目的で６００℃〜１０００℃程度の熱処理を行う。

次に同図（ｅ）に示すように非晶質シリコン膜１−９を
プラズマＣＶＤ法等の方法で堆積させる。

この際、非晶質シリコン薄膜中には１０％程度の水素が
含まれている。装置としては、通常のプラズマＣＶＤ装
置を利用して行うことが出来る。反応室の中に基板をセ
ットし、該反応室中にモノシランガス、若しくはモノシ
ランガスを水素ガス若しくはアルゴンガス等で希釈した
ガスを導入する。

内圧は０．３〜２Ｔｏｒｒ程度とする。１３．５６ＭＨ
ｚの高周波パワーを印加し、上述のガスを分解し、基板
上に水素化アモルファスシリコン（ａ−５ｉ：Ｈ）を５
００Ａ　〜１μｍ程度形成する。

基板温度は、室温〜３５０℃程度であるが、低温のアニ
ールによって、効率よく水素が脱離する点から、２００
℃以下が特に望ましい。

続いて、同図（ｆ）に示すように、該非晶質シリコン膜
１−９上にキャップ層１−１０を形成し、３００℃〜５
００℃程度の温度でアニールを施す。

アニール時間は３０分〜５時間程度である。このアニー
ルによって、非晶質シリコンから原子状の水素が脱離し
、層間絶縁膜、ゲート電極中を拡散し、多結晶シリコン
の結晶粒界に存在するダングリングボンドを終端化する
。尚、キャップ層１−１０としては、非晶質シリコンか
ら発生する水素が拡散しにくい材料が望ましい。例えば
、　（１）Ｃｒ、Ｍｏ、Ａ１等の金属薄膜をスパッタ法
、蒸着法等で３００Ａ〜１μｍ程度形成する方法、　（
２）非晶質窒化珪素（ａ−８ｉＮｘ）を１０００人〜１
μｍ程度形成する方法が特に望ましい。尚、キャップ層
の材質は上記材料に限らず非晶質二酸化珪素（ＳｉＯ２
）よりも水素が拡散しにくい（拡散係数が小さい）材料
である点が重要である。

続いて、同図（ｇ）に示すように、前記キャツブ層１−
１Ｏ及び非晶質シリコン層１−９をエツチング除去した
後、ソース領域及びドレイン領域のコンタクト電極１−
１１を形成すれば薄膜トランジスタが完成する。該コン
タクト電極材料としてはＡ１やＣｒやＮｉ等の金属材料
を用いる。

本発明により形成した多結晶シリコンＴＦＴ　（ｐｏｌ
ｙ−３ｉ　　ＴＦＴ）の電界効果移動度はＮチャンネル
で５０ｃｍ２／Ｖ　−ｓ　（ＬＰＣＶＤ法５９０°Ｃで
多結晶シリコンを形成した場合）〜１６０　ｃｍ２／Ｖ
　−ｓ　（プラズマＣＶＤ法で形成した非晶質シリコン
を６００°Ｃで約１７時間固相成長させた場合）となり
、水素ガス雰囲気中でアニールしただけの場合（〜１０
ｃｍ２／Ｖ・Ｓ）と比べて大幅な特性向上がなされた。

続いて水素、化に伴う閾値電圧制御の問題に関して述べ
る。多結晶シリコンＴＰＴを水素化すると、Ｎチャンネ
ルトランジスタがデプレッション方向にｖｔｈがシフト
し、Ｐチャンネルトランジスタがエンハンスメント方向
にシフトするが、チャンネル領域に１０＋５〜１０”／
ａｍ３程度の不純物をドープすることで、ｖｔｈを制御
することができる０例えば、第１図において、ゲート電
極を形成する前に、イオンインプラ法等でＢ（ボロン）
等の不純物を１０口〜１０”／ｃｍ２程度のドーズ量で
打ち込む等の方法がある。特に、ドーズ量が前述の値程
度であれば、Ｐチャンネルトランジスタ、Ｎチャンネル
トランジスタ共オフ電流が最小になるように、ｖｔｈを
制御することができる。従って、０ＭＯ３型のＴＰＴ素
子を形成する場合においてもＰｃｈ、Ｎｃｈを選択的に
チャンネルドープせずに、全面を同一の工程でチャンネ
ルドープすることもできる。また、前述の様に、ゲート
電極として、従来の熱拡散法によるＮ″ｐｏｌｙ−３ｉ
を用いる代わりに、固相成長法等で形成したＰ”ｐｏｌ
ｙ−３ｉを用いることで、チャンネルイオンインプラを
用いずに、ｖｔｈを制御することもできる。

次に、従来の水素プラズマ処理で多発したプラズマ損傷
による不良が、本発明の水素化では、全く発生しない理
由に関して述べる。

水素プラズマ処理で発生するダメージの原因は、今のと
ころ明らかではないが、プラズマ雰囲気中に浸されたこ
とにより、チャージアップが起こり、ゲート膜に電圧が
加わった状態になる。更に、基板温度が３００℃程度と
比較的高いため、一種のＢＴ　（Ｂｉａｓ−Ｔｅｍｐｅ
ｒａｔｕｒｅ）ストレスが加わり、水素プラズマ時間も
１〜２時間程度と長いために、ＴＰＴの不良が生じたと
するモデルが現象をよく説明する。

一方、本発明の水素化の方法では、非晶質シリコンをプ
ラズマＣＶＤ法で形成し、アニールによって非晶質シリ
コンから脱離した水素原子によって水素化を行っている
。従って、非晶質シリコン成膜時に上述のようなりＴス
トレスが加わらなければ、ダメージが発生しなくなる。

実際、非晶質シリコンをプラズマＣＶＤ法で成膜しただ
けでは、上述のようなりＴストレスは殆ど加わらず、本
発明で形成したＴＰＴでは、ダメージによる不良を皆無
にすることができた。その理由としては、以下の２点が
考えられる。

（１）水素プラズマ処理と非晶質シリコンの成膜では、
高周波のパワーが１桁間度違うため（２０ｃｍ径の電極
サイズで水素プラズマ処理：１００〜２００Ｗ、非晶質
シリコンの成膜：　１０〜２０Ｗ）、水素プラズマ処理
程チャージアップが起こりにくい。

（２）水素プラズマ処理では、水素ガスを分解し原子状
水素を供給しながら、熱拡散によって水素原子を多結晶
シリコン層まで拡散させる必要がある。従って、基板温
度を２５０℃〜３５０″Ｃ程度の高温に保たなければ、
水素化の効果が激減する。一方、本発明では、原子状水
素の供給とその熱拡散による水素化を、非晶質シリコン
成膜時に行うのではなく、それとは別のアニール工程で
行うため、非晶質シリコン成膜時の基板温度を低温化す
ることが出来る。また、基板温度を低温化（例えば２０
０℃以下）したほうが、低温で水素が脱離しやすいため
、本発明では非晶質シリコンの成膜温度を低温化したほ
うが望ましい、従って、本発明ではＢＴストレスはより
軽減される。

以上述べたように、本発明を応用すれば、ＯＮ電流が大
きく、ＯＦＦ電流が小さく、サブスレッシュホルド領域
の立ち上がりが急峻で、信頼性の優れた薄膜トランジス
タをプラズマ損傷等による不良を皆無にして製造可能と
なる。更に、本発明によれば、大面積の基板を水素化す
ることも容易である上、量産性も向上するという大きな
利点がある。

本発明の応用としては、例えば、非単結晶シリコンを素
子材としたＴＰＴによって構成された液晶表示パネル、
密着型イメージセンサ−ドライバー内蔵型のサーマルヘ
ッド、有機系ＥＬＩｆｉ′ｔ−発光素子としたドライバ
ー内蔵型の光書き込み素子や表示素子、三次元ＩＣ等が
考えられる０本発明を用いることで、これらの素子の高
速、高解像度化等の高性能化が実現される。更に、実施
例で説明したように、６００℃程度以下の低温プロセス
に本発明を応用することにより、基板として安価なガラ
スを用いた大面積で高性能な半導体装置も実現可能とな
る。

尚、第１図では、ｐｏｌｙ−３ｉＴＦＴ製造工程に本発
明を適用した場合を例としたが、本発明はこれに限定さ
れるものではない０本発明は、チャンネル領域の少なく
とも一部が多結晶である絶縁ゲート型電界効果トランジ
スタ全てに対して有効である。また、チャンネル領域の
少なくとも一部が微結晶であるトランジスタや、スパッ
タ法や蒸着法等で形成した水素化が不十分な非晶質半導
体がチャンネル領域の一部を成すトランジスタにおいて
も本発明は有効である。

また、チャンネル領域が単結晶であっても、三次元ＩＣ
の様に再結晶化または固相成長させたシリコン層に素子
を形成する場合、結晶内に亜粒界等の欠陥を生じ易い、
その場合、本発明に基づく半導体装置の製造方法で、欠
陥の終端化を行うと特性の向上に効果がある。

さらに、ＨＢＴ　（ヘテロバイポーラトランジスタ）等
のへテロ接合界面の欠陥密度の低減に対しても本発明は
有効である。特に、ヘテロ接合を形成する二つの半導体
層のうちの少なくとも一方が、非単結晶半導体よりなる
場合は、本発明によるプラズマ処理により、膜中及び界
面の欠陥を同時に低減することが出来る。

また、非単結晶半導体を素子材とした太陽電池・光セン
サやバイポーラトランジスタ、静電銹導トランジスタを
はじめとして本発明は幅広く半導体プロセス全般に応用
することができる。

［発明の効果］以上述べたように、本発明によればｐｏ：１ｙ−８ｉＴ
ＦＴ等のチャンネル領域の少なくとも一部が非単結晶半
導体よりなる絶縁ゲイト型電界効果トランジスタの高性
能化を、プラズマ損傷等による不良もなく実現できる。

また、本発明は絶縁ゲイト型電界効果トランジスタに限
らず、半導体プロセス全般に渡り広く応用することがで
き、その効果はきわめて大きい。

【図面の簡単な説明】

第１図（ａ）から（ｇ）は、本発明における薄膜トラン
ジスタの工程図である。１−１　　；１−２　　；１−９　　；１　−１　　ｏ；絶縁性非晶質材料非単結晶シリコン薄膜非晶質シリコン層キャップ層

Claims

【特許請求の範囲】

（１）絶縁ゲイト型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体よりなる半導体
装置の製造方法において、水素を含む非晶質シリコン薄
膜を形成する工程、該非晶質シリコン薄膜上に水素の拡
散係数が非晶質二酸化珪素よりも小さい物質から成るキ
ャップ層を形成する工程、熱処理によって該非晶質シリ
コン中に存在する水素を脱離、拡散させる工程を少なく
とも有することを特徴とする半導体装置の製造方法。
（２）前記キャップ層が金属薄膜からなることを特徴と
する請求項１記載の半導体装置の製造方法。
（３）前記キャップ層が非晶質窒化珪素から成ることを
特徴とする請求項１記載の半導体装置の製造方法。
（４）前記熱処理によって水素を脱離、拡散させる工程
のアニール温度が３００℃〜５００℃であることを特徴
とする請求項１または請求項２または請求項３記載の半
導体装置の製造方法。