KR100937721B1 - Ｗｓｓ를 이용한 반도체 패키지 제조 방법 - Google Patents
Ｗｓｓ를 이용한 반도체 패키지 제조 방법 Download PDFInfo
- Publication number
- KR100937721B1 KR100937721B1 KR1020080028754A KR20080028754A KR100937721B1 KR 100937721 B1 KR100937721 B1 KR 100937721B1 KR 1020080028754 A KR1020080028754 A KR 1020080028754A KR 20080028754 A KR20080028754 A KR 20080028754A KR 100937721 B1 KR100937721 B1 KR 100937721B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- support means
- wafer support
- wafers
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 235000012431 wafers Nutrition 0.000 claims abstract description 149
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000000059 patterning Methods 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 10
- 238000005538 encapsulation Methods 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000007789 sealing Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 12
- 239000011805 ball Substances 0.000 description 4
- 238000000018 DNA microarray Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011806 microball Substances 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000015541 sensory perception of touch Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Micromachines (AREA)
Abstract
본 발명은 WSS를 이용한 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 형상의 실리콘 또는 글래스에 다수의 패터닝 홈을 형성하고, 각 홈내에 서로 다른 기능을 갖는 다양한 구조의 3차원 실장형 반도체 패키지를 구성할 수 있도록 한 WSS를 이용한 반도체 패키지 제조 방법에 관한 것이다.
이를 위해, 본 발명은 웨이퍼 형상을 갖는 소정 두께의 웨이퍼 지지수단을 구비하는 단계와; 상기 웨이퍼 지지수단의 일면에 웨이퍼의 각 칩 단위 크기보다 작은 다수의 패터닝 홈 또는 홀을 형성하는 단계와; 상기 웨이퍼 지지수단의 타면에 복수개의 웨이퍼를 적층 부착시키는 단계와; 상기 웨이퍼 지지수단의 각 홈 또는 홀에서부터 상기 복수개의 웨이퍼까지 전도성 비아홀을 관통 형성하는 단계와; 상기 각 홈 또는 홀에 원하는 기능의 반도체 칩을 부착하되, 상기 전도성 비아홀과 반도체 칩을 전기적 신호 교환 가능하게 연결시키면서 반도체 칩을 부착하는 단계와; 상기 반도체 칩이 부착된 각 홈을 봉지체로 밀봉하는 단계; 를 포함하여 이루어지는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법을 제공한다.
WSS, 반도체 패키지, 웨이퍼 지지수단, 패터닝 홈, 웨이퍼
Description
본 발명은 WSS를 이용한 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 형상의 실리콘 또는 글래스에 다수의 패터닝 홈을 형성하고, 각 홈내에 서로 다른 기능을 갖는 다양한 구조의 3차원 실장형 반도체 패키지를 구성할 수 있도록 한 WSS를 이용한 반도체 패키지 제조 방법에 관한 것이다.
최근, 휴대 전화기, 노트형 컴퓨터, PDA(Personal data assistance) 등 휴대형 전자 기기 소형화 및 경량화로의 요구에 따라, 내부에 마련되어 있는 반도체 장치 등의 각종 전자 부품의 소형화를 실현하는 개발이 지속적으로 이루어지고 있다.
이러한 배경 하에서, 반도체 장치의 3차원 실장 기술이 제안되고 있으며, 이 3차원 실장 기술은 동일한 기능을 갖은 반도체 패키지끼리, 또는 서로 다른 기능을 갖는 여러 반도체 패키지를 통합 내지 모듈화시키는 기술을 의미한다.
3차원 실장을 하기 위한 반도체 패키지의 크기는 소형이면서 얇은 것을 요구 하고 있는 추세에 있으며, 일례로 반도체 웨이퍼 상에 복수의 반도체 패키지를 구현한 후, 이면 연마(background grind)에 의해 반도체 웨이퍼의 두께를 얇게 한 후, 다이싱에 의해 반도체 웨이퍼를 절단하여 반도체 패키지를 개별화하는 방법이 실시되고 있다.
3차원 실장형 반도체 패키지를 제조하기 위해서는, 상기 웨이퍼를 이면 연마하거나 또는 웨이퍼에 쓰루홀 비아(TSV: Through Hole Via, 이하 전도성 비아홀이라 칭함)를 관통 형성하는 공정이 포함되는 바, 이러한 공정시 웨이퍼가 얇기 때문에 웨이퍼를 지지할 수 있는 웨이퍼 지지수단(WSS: Wafer Support System)을 사용하고 있으며, 이 웨이퍼 지지수단의 일 형태로는 글래스 또는 실리콘 블럭체 등을 이용하고 있다.
이에, 웨이퍼를 글래스 또는 실리콘 블럭체에 지지 접합시킨 상태에서, 웨이퍼를 얇게 하는 이면 연마 또는 전도성 비아홀을 가공하는 공정이 실시된다.
이와 같은 3차원 실장형 반도체 패키지로서, MEMS(Micro Electro Mechanical Systems)용 칩, 바이오 칩(Biochip), 이미지 센서용 칩 등이 여러가지 기능을 갖는 통합형 패키지가 요구되고 있으며, 이에 3차원 통합형 반도체 패키지에 대한 보다 효율적인 제조 방법이 지속적으로 연구 개발되고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, WSS 즉, 웨이퍼 지 지수단의 일면에 다수의 패터닝 홈 또는 홀(hole)을 형성하고, 웨이퍼 지지수단의 타면에 복수개의 웨이퍼를 적층 부착한 상태에서 상기 웨이퍼 지지수단 및 웨이퍼에 상하로 관통되는 전도성 비아홀을 형성한 후, 상기 각 홈에 전도성 비아홀과 전기적 신호 교환 가능하게 연결되면서 서로 다른 기능을 갖는 3차원 실장형 반도체 패키지를 다양하게 제조할 수 있도록 한 WSS를 이용한 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 웨이퍼 형상을 갖는 소정 두께의 웨이퍼 지지수단을 구비하는 단계와; 상기 웨이퍼 지지수단의 일면에 웨이퍼의 각 칩 단위 크기보다 작은 다수의 패터닝 홈 또는 홀을 형성하는 단계와; 상기 웨이퍼 지지수단의 타면에 복수개의 웨이퍼를 적층 부착시키는 단계와; 상기 웨이퍼 지지수단의 각 홈에서부터 상기 복수개의 웨이퍼까지 전도성 비아홀을 관통 형성하는 단계와; 상기 각 홈 또는 홀에 원하는 기능의 반도체 칩을 부착하되, 상기 전도성 비아홀과 반도체 칩을 전기적 신호 교환 가능하게 연결시키면서 반도체 칩을 부착하는 단계와; 상기 반도체 칩이 부착된 각 홈을 봉지체로 밀봉하는 단계; 를 포함하여 이루어지는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법을 제공한다.
바람직한 일 구현예로서, 상기 웨이퍼 지지수단은 실리콘 또는 글래스인 것을 특징으로 한다.
더욱 바람직한 일 구현예로서, 상기 웨이퍼 지지수단의 패터닝 홈 또는 홀은 레이저 가공 또는 화학적 에칭 공정으로 형성된 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 웨이퍼 지지수단에 복수개의 웨이퍼를 적층하는 공정은, 웨이퍼 지지수단의 타면상에 상기 웨이퍼를 접착시키는 과정과 이를 백그라인딩 또는 스마트 컷(smartcut)을 이용하여 웨이퍼를 얇게 가공하는 과정으로 진행되는 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 웨이퍼 지지수단에 복수개의 웨이퍼를 적층하는 공정은, 벌크 상태의 실리콘체 저면에 백그라인딩된 웨이퍼를 접착시키는 과정과, 웨이퍼 지지수단의 타면상에 상기 웨이퍼가 접착된 벌크 상태의 실리콘체를 로딩하는 과정과, 벌크 상태의 실리콘체 저면에 접착된 웨이퍼를 웨이퍼 지지수단상에 적층 부착시키는 과정으로 진행되는 것을 특징으로 한다.
바람직한 또 다른 구현예로서, 상기 복수개의 웨이퍼중 가장 바깥쪽에 적층된 웨이퍼의 전도성 비아홀에 솔더볼이 융착되는 단계가 더 진행되는 것을 특징으로 한다.
바람직한 또 다른 구현예로서, 상기 웨이퍼 지지수단 및 복수개의 웨이퍼의 소잉라인을 따라 소잉 공정이 진행되어, 개개의 반도체 패키지로 분리되는 단계가 더 진행되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
1) WSS 즉, 웨이퍼 지지수단인 실리콘 블럭체 또는 글래스의 일면에 직접 패터닝 홈 또는 홀을 형성하고, 타면에 복수개의 웨이퍼를 적층 부착한 상태에서 각 패터닝 홈에 서로 다른 기능을 갖는 3차원 실장형 반도체 패키지를 다양하게 제조할 수 있는 장점이 있다.
2) WSS를 직접 패키징 수단으로 사용함으로써, MEMS용 칩, 바이오 칩(Biochip), 이미지 센서용 칩 등 여러가지 기능을 갖는 통합형 내지 모듈화된 시스템 패키지를 용이하게 제조할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1는 본 발명에 따른 반도체 패키지 제조 방법중 웨이퍼 지지수단에 패터닝 홈 또는 홀을 형성하는 것을 설명하는 일부 확대 사시도이고, 도 2는 본 발명에 따른 반도체 패키지 제조 방법중 웨이퍼 지지수단에 웨이퍼를 적층 구성하는 공정을 설명하는 사시도이며, 도 3은 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 설명하는 단면도이다.
먼저, 웨이퍼 형상을 갖는 소정 두께의 웨이퍼 지지수단(10)으로서, 실리콘 블럭체 또는 글래스를 구비한다.
이어서, 상기 웨이퍼 지지수단(10)의 일면에 웨이퍼의 각 반도체 칩 단위 크 기보다 작은 다수의 패터닝 홈(도 1 참조) 또는 홀(도 4 참조)을 형성하는 바, 이 패터닝 홈 또는 홀(12)은 당분야에서 잘 알려져 있는 레이저 가공 또는 화학적 에칭 공정으로 용이하게 형성시킬 수 있다.
다음으로, 상기 웨이퍼 지지수단(10)의 타면에 활성층(Active layer)로서 복수개의 웨이퍼(14)를 적층 부착시킨다.
이때, 상기 웨이퍼 지지수단(10)에 복수개의 웨이퍼(14)를 적층하는 하나의 방법은 도 2a에 도시된 바와 같이 WSS 즉, 패터닝된 웨이퍼 지지수단(10)에 직접 웨이퍼(14)를 적층 부착한 후, 웨이퍼(14)를 소정의 두께로 백그라인딩 또는 스마트 컷(smart cut)하고, 백그라인딩 또는 스마트 컷된 웨이퍼(14)를 웨이퍼 지지수단(10)상에 적층 부착시키는 과정을 반복함으로써, 복수개의 웨이퍼(14)를 웨이퍼 지지수단(10)의 타면상에 적층시킬 수 있다.
또한, 상기 웨이퍼 지지수단(10)에 복수개의 웨이퍼(14)를 적층하는 다른 방법은 도 2b 내지 도 2d에 도시된 바와 같이 벌크 상태의 실리콘체(16)를 이용하여 진행되는데, 먼저 벌크 상태의 실리콘체(16) 저면에 백그라인딩된 웨이퍼(14)를 접착시킨 후, 상기 웨이퍼 지지수단(10)의 타면상에 상기 웨이퍼(14)가 접착된 벌크 상태의 실리콘체(16)를 로딩하고, 연이어 벌크 상태의 실리콘체(16) 저면에 접착된 웨이퍼(14)를 웨이퍼 지지수단(10)상에 적층 부착시키는 과정을 반복함으로써, 복수개의 웨이퍼(14)가 웨이퍼 지지수단(10)의 타면상에 적층되어진다.
다음으로, 상기 웨이퍼 지지수단(10)의 각 패터닝 홈 또는 홀(12)에서부터 상기 복수개의 웨이퍼(14)까지 전도성 비아홀(18)을 관통 형성하며, 이 전도성 비 아홀(18)은 메탈 플레이팅(Metal Plating)되거나, 전도성 필러(fiiler)의 충진으로 통전성을 갖게 된다.
이때, 상기 복수개의 웨이퍼(14)를 웨이퍼 지지수단(10)에 적층하는 공정에서, 도 2a 및 도 2b에 도시된 바와 같이 복수개의 웨이퍼(14)를 적층시킨 상태에서 각 웨이퍼(14)와 웨이퍼 지지수단(10)에 서로 일치하는 전도성 비아홀(18)을 한꺼번에 형성시킬 수 있다.
또는, 도 2c에 도시된 바와 같이 각 웨이퍼(14)에 전도성 비아홀(18)을 미리 형성시켜 웨이퍼 지지수단(10)에 적층시킨 다음, 이 웨이퍼 지지수단(10)에 전도성 비아홀(18)을 관통 형성시킨다.
또는, 도 2d에 도시된 바와 같이 웨이퍼 지지수단(10)에 전도성 비아홀(18)을 미리 형성시켜 웨이퍼(14)를 적층시킨 후, 웨이퍼(14)에 전도성 비아홀(18)을 형성시킬 수 있다.
물론 웨이퍼 지지수단(10)에 패터닝 홈이 아닌 홀이 형성된 경우에는 전도성 비아홀(18)이 미리 형성된 웨이퍼(14)만을 웨이퍼 지지수단(10)에 적층시키고, 별도로 웨이퍼 지지수단(10)에 대한 전도성 비아홀 형성 과정을 생략할 수 있다.
이어서, 상기 웨이퍼 지지수단(10)의 각 패터닝 홈 또는 홀(12)내에 원하는 기능의 반도체 칩(20)을 부착한다.
즉, 상기 웨이퍼 지지수단(10)의 각 패터닝 홈 또는 홀(12)내에 MEMS(22: Micro Electro Mechanical Systems), 바이오 칩(Biochip), 이미지 센서용 칩 등 서로 다른 기능을 갖는 칩을 부착시킨다.
이때, 상기 각 패터닝 홈 또는 홀(12)내에 반도체 칩(20)을 부착할 때, 반도체 칩(20)의 본딩패드와 각 패터닝 홈 또는 홀(12)에 형성된 전도성 비아홀(18)간을 전기적 신호 전달 가능하게 연결시킨다.
즉, 상기 반도체 칩(20)의 본딩패드와 전도성 비아홀(18)간을 전도성 와이어(24)로 연결하거나, 상기 반도체 칩(20)의 본딩패드와 전도성 비아홀(18)간을 미세볼 형태의 전도성 범프로 연결한다.
참고로, 상기 MEMS는 사전적 의미로서 초소형 시스템이나 초소형 기계를 의미하고, 눈이나 촉각에 해당하는 각종 센서, 뇌나 신경에 해당하는 논리 회로, 팔과 다리에 대응하는 마이크로 메카니즘, 이것을 움직이게 하는 마이크로 액추에이터를 하나로 하는 시스템을 말하며, 그 크기는 수mm에서 수nm까지에 이른다.
한편, 첨부한 도 3a 및 도 3b의 마지막 도면에서 중간에 구현된 패키지와 같이, 상기 각 패터닝 홈(12)내에 미리 완성된 패키지(30)를 범프볼(26)을 이용하여 전도성 비아홀(18)에 접속 가능하게 내설시킬 수 있다.
다음으로, 상기 반도체 칩(20)이 부착된 각 패터닝 홈 또는 홀(12)을 몰딩 컴파운드 수지 등의 봉지체(28)로 밀봉시킨다.
즉, 패터닝 홈(12)을 몰딩 컴파운드, 인캡슐런트 등으로 충진 밀봉시키거나 또는 뚜껑을 덮는 방식과 같이 글래스 또는 캡(34: glass or cap)으로 밀봉하며, 그 이유는 MEMS나 바이오(Bio) 그리고 CMOS는 캐비티 타입으로 진공 또는 밀봉이 필요할 수 있기 때문이다.
한편, 상기 웨이퍼 지지수단(10)에 적층된 복수개의 웨이퍼(14)중 가장 바깥 쪽에 적층된 웨이퍼(14)의 전도성 비아홀(18)에 입출력수단인 솔더볼(32)이 융착된다.
또한, 상기 웨이퍼 지지수단(10) 및 복수개의 웨이퍼(14)의 소잉라인을 따라 소잉 공정이 진행되어, 개개의 반도체 패키지(100)로 분리되는 단계가 더 진행된다.
이와 같이, 하나의 웨이퍼 지지수단에 복수개의 웨이퍼를 적층한 후, 웨이퍼 지지수단의 각 홈 또는 홀에 다양한 구조의 패키지를 한꺼번에 구현하여 시스템화 내지 모듈화시킨 패키지를 제조할 수 있다.
한편, 첨부한 도 5a 내지 도 5c는 상기한 도 2a 내지 도 2d와 같은 웨이퍼 지지수단에 웨이퍼를 적층 구성하는 공정에 대한 실시예들을 설명하는 단면도로서, 다수의 패터닝 홀이 형성된 웨이퍼 지지수단(도 4 참조)을 이용하여 웨이퍼를 적층 구성하는 것으로 나타내며, 웨이퍼를 적층하는 방법은 도 2a 내지 도 2d를 참조로 설명된 부분과 같으므로 그 설명은 생략하기로 한다.
또한, 첨부한 도 6은 다수의 패터닝 홀이 형성된 웨이퍼 지지수단(도 4 참조)을 이용하여 반도체 패키지 제조 방법을 순서대로 설명하는 단면도로서, 반도체 패키지를 제조하는 방법도 도 3a 내지 도 3b를 참조로 설명된 부분과 같으므로 그 설명은 생략하기로 한다.
도 1은 본 발명에 따른 반도체 패키지 제조 방법중 일 실시예에 따른 웨이퍼 지지수단에 패터닝 홈을 형성하는 것을 설명하는 일부 확대 사시도,
도 2a 내지 도 2d는 본 발명에 따른 반도체 패키지 제조 방법중 일 실시예에 따른 웨이퍼 지지수단에 웨이퍼를 적층 구성하는 공정에 대한 실시예들을 설명하는 단면도,
도 3a 및 도 3b는 일 실시예에 따른 웨이퍼 지지수단을 이용한 반도체 패키지 제조 방법을 순서대로 설명하는 단면도,
도 4는 본 발명에 따른 반도체 패키지 제조 방법중 다른 실시예에 따른 웨이퍼 지지수단에 패터닝 홈을 형성하는 것을 설명하는 일부 확대 사시도,
도 5a 내지 도 5c는 본 발명에 따른 반도체 패키지 제조 방법중 다른 실시예에 따른 웨이퍼 지지수단에 웨이퍼를 적층 구성하는 공정에 대한 실시예들을 설명하는 단면도,
도 6은 다른 실시예에 따른 웨이퍼 지지수단을 이용한 반도체 패키지 제조 방법을 순서대로 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 웨이퍼 지지수단 12 : 패터닝 홈 또는 홀
14 : 웨이퍼 16 : 벌크 상태의 실리콘체
18 : 전도성 비아홀 20 : 반도체 칩
22 : MEMS 24 : 와이어
26 : 범프볼 28 : 봉지체
30 : 패키지 32 : 솔더볼
34 : 글래스 또는 캡 100 : 반도체 패키지
Claims (7)
- 웨이퍼 형상을 갖는 소정 두께의 웨이퍼 지지수단을 구비하는 단계와;상기 웨이퍼 지지수단의 일면에 웨이퍼의 각 칩 단위 크기보다 작은 다수의 패터닝 홈 또는 홀을 형성하는 단계와;상기 웨이퍼 지지수단의 타면에 복수개의 웨이퍼를 적층 부착시키는 단계와;상기 웨이퍼 지지수단의 각 홈 또는 홀에서부터 상기 복수개의 웨이퍼까지 전도성 비아홀을 관통 형성하는 단계와;상기 각 홈 또는 홀에 원하는 기능의 반도체 칩을 부착하되, 상기 전도성 비아홀과 반도체 칩을 전기적 신호 교환 가능하게 연결시키면서 반도체 칩을 부착하는 단계와;상기 반도체 칩이 부착된 각 홈을 봉지체로 밀봉하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단은 실리콘 또는 글래스인 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1 또는 청구항 2에 있어서, 상기 웨이퍼 지지수단의 패터닝 홈 또는 홀은 레이저 가공 또는 화학적 에칭 공정으로 형성된 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단에 복수개의 웨이퍼를 적층하는 공정은, 웨이퍼 지지수단의 타면상에 상기 웨이퍼를 접착시키는 과정과 이를 백그라인딩 또는 스마트 컷(smartcut)을 이용하여 웨이퍼를 얇게 가공하는 과정으로 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단에 복수개의 웨이퍼를 적층하는 공정은, 벌크 상태의 실리콘체 저면에 백그라인딩된 웨이퍼를 접착시키는 과정과, 웨이퍼 지지수단의 타면상에 상기 웨이퍼가 접착된 벌크 상태의 실리콘체를 로딩하는 과정과, 벌크 상태의 실리콘체 저면에 접착된 웨이퍼를 웨이퍼 지지수단상에 적층 부착시키는 과정으로 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 복수개의 웨이퍼중 가장 바깥쪽에 적층된 웨이퍼의 전도성 비아홀에 솔더볼이 융착되는 단계가 더 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단 및 복수개의 웨이퍼의 소잉라인을 따라 소잉 공정이 진행되어, 개개의 반도체 패키지로 분리되는 단계가 더 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080028754A KR100937721B1 (ko) | 2008-03-28 | 2008-03-28 | Ｗｓｓ를 이용한 반도체 패키지 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080028754A KR100937721B1 (ko) | 2008-03-28 | 2008-03-28 | Ｗｓｓ를 이용한 반도체 패키지 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090103261A KR20090103261A (ko) | 2009-10-01 |
| KR100937721B1 true KR100937721B1 (ko) | 2010-01-20 |
Family
ID=41532816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080028754A Active KR100937721B1 (ko) | 2008-03-28 | 2008-03-28 | Ｗｓｓ를 이용한 반도체 패키지 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100937721B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102259959B1 (ko) | 2013-12-05 | 2021-06-04 | 삼성전자주식회사 | 캐리어 및 이를 이용하는 반도체 장치의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144037A (ja) | 1999-11-17 | 2001-05-25 | Fujitsu Ltd | 半導体装置の製造方法及び製造装置 |
| JP2002231909A (ja) | 2001-01-31 | 2002-08-16 | Canon Inc | 薄膜半導体装置の製造方法 |
| JP2005191039A (ja) | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体ウェハの処理方法 |
-
2008
- 2008-03-28 KR KR1020080028754A patent/KR100937721B1/ko active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144037A (ja) | 1999-11-17 | 2001-05-25 | Fujitsu Ltd | 半導体装置の製造方法及び製造装置 |
| JP2002231909A (ja) | 2001-01-31 | 2002-08-16 | Canon Inc | 薄膜半導体装置の製造方法 |
| JP2005191039A (ja) | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体ウェハの処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090103261A (ko) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847414B2 (en) | Embedded 3D interposer structure | |
| TWI780293B (zh) | 半導體裝置及其製造方法 | |
| US20250174591A1 (en) | Semiconductor Die Connection System and Method | |
| TWI531044B (zh) | 半導體封裝及其製造方法 | |
| TWI613740B (zh) | 具有較高密度之積體電路封裝結構以及方法 | |
| KR101683688B1 (ko) | 집적 회로 패키지 및 집적 회로 패키지 제조 방법 | |
| US8093711B2 (en) | Semiconductor device | |
| US20240088123A1 (en) | Integrated Circuit Package and Method | |
| KR102622314B1 (ko) | 집적 회로 패키지 및 방법 | |
| US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
| TW202129876A (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
| KR20200144598A (ko) | 산화물 본딩된 웨이퍼 스택 내에서의 다이 캡슐화 | |
| WO2010035376A1 (ja) | 半導体装置の製造方法 | |
| US20140145325A1 (en) | Electronic devices with embedded die interconnect structures, and methods of manufacture thereof | |
| KR20170106479A (ko) | 시스템 인 패키지 팬 아웃 적층 아키텍처 및 프로세스 흐름 | |
| CN103119711A (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
| EP3104410B1 (en) | Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method | |
| US10340254B2 (en) | Method of producing an interposer-chip-arrangement for dense packaging of chips | |
| US8338235B2 (en) | Package process of stacked type semiconductor device package structure | |
| CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
| CN114287057A (zh) | 一种芯片堆叠封装及终端设备 | |
| KR101494414B1 (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
| KR100937721B1 (ko) | Ｗｓｓ를 이용한 반도체 패키지 제조 방법 | |
| EP4475185A1 (en) | Three-dimensional integrated circuit structure | |
| CN102044447A (zh) | 封装工艺及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080328 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100111 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100112 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20100113 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130108 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140106 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150106 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160105 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170110 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180108 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190108 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190108 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200113 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200113 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210108 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220110 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230111 Start annual number: 14 End annual number: 14 |