JP2003258210A - 表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 表示素子の構成に関して、画素を駆動するス
イッチング回路や周辺回路を、別の基板上に形成した半
導体回路を移設配置することによって形成し、表示基板
上に高性能なトランジスタを配置する。 【解決手段】 表示素子の基板上に画素を駆動するため
のスイッチング素子、及びそれに駆動信号を送るための
周辺回路を持つ回路の形成方法に関する。第２の基板上
に分離層を形成し、その上に半導体膜を形成する。この
半導体膜中に、所定の半導体回路を作成したものを、前
記表示素子の基板上に接着し、その後基板上の配線と電
気的接続を取る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示素子及び表示装
置に関し、特に表示に関わる回路の製造方法に関して、
別途薄膜状に形成された回路を該表示装置の画素部を保
持する基板上に移設・配置して形成することを特徴とす
る表示素子及び装置とその製造方法に関わる。

【０００２】

【背景技術】近年デジタルペ−パ−、ペ−パ−ライクデ
ィスプレイ、電子ブックといった名称で、形態的に紙
（印刷物）に近く、一方で表示内容が電気的に書き換え
可能である表示媒体が多数提案されている。具体的に
は、シ−ト状の複数のペ−ジディスプレイからなる電子
ブックなどが検討されている。

【０００３】従来このようなシ−ト状のディスプレイで
は、表示素子と制御回路との間の配線を、膨大な数の外
部配線を用いて結線していた。

【０００４】しかし上記シート状のページディスプレイ
では、各種の電気的制御回路を実装する上で、なるべく
薄くすることが求められている。そこで、画素をスイッ
チングするための薄膜トランジスタ（以下ＴＦＴと略
す）からなるスイッチング回路や、サンプルホ−ルド回
路、シフトレジスタ等からなる周辺回路を画素周辺部の
基板上に設置することが必要である。

【０００５】一般には、半導体回路が形成された単結晶
シリコン基板をチップ上に分割し、表示素子基板上に配
置することが行なわれていた。これらはＣＯＧ（Ｃｈｉ
ｐＯｎ Ｇｌａｓｓ）と呼ばれており、またこれらの回
路間の接続には、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）と言われる方法が用いられてき
た。しかしＴＡＢの接続ピッチの限界は約４０μｍとい
われており、これ以上の高解像度を有する表示装置には
適応できていない。

【０００６】一方液晶表示素子の分野では、近年低温形
成した多結晶シリコントランジスタを用いて、サンプル
ホールド回路などの周辺回路を、表示素子の基板上に形
成することも一般的に行われている。しかしながら、表
示素子用の制御回路を全て多結晶シリコンで作ること
は、その電子移動度が小さいために実現されていない。
また低温形成といっても５００℃程度の温度が必要であ
って、表示素子の基板の耐熱性が高いことが求められて
いた。

【０００７】そこでこの両者の欠点を補う意味で、表示
素子基板上に単結晶シリコンなどを用いたトランジスタ
回路を形成する新規な実装技術が求められている。

【０００８】この解決方法として、半導体基板上に多孔
質層を介して単結晶シリコン層を成膜し、ここに所望の
半導体回路を形成した後、該半導体回路上に所望の支持
基板を貼り合わせ、外力（引っ張り力）をもって前記多
孔質層から半導体基板を分離し、半導体回路を支持基板
上に転写するプロセスを利用することが提案されてい
る。（例えば特許文献１を参照）しかしながらこの方法
では、分離工程が引っ張り力という外力で行われるの
で、特に半導体形成された半導体回路の一部に局所的に
歪み等が加わり半導体回路を損傷せしめたりデバイス特
性を損なう恐れがある。係る問題は転写面積が大きくな
ればなるほど、多発することが懸念される。

【０００９】

【特許文献１】特開平９−３１２３４９号公報

【００１０】

【発明が解決しようとする課題】以上、説明したよう
に、従来の方法で耐熱性に劣る基板上に回路を含む表示
素子や表示装置を形成するには、半導体回路形成に伴う
高温プロセスを使えないために、結果として半導体回路
のデバイス特性が上がりにくく、また不十分な温度で形
成した場合、素子特性が一定しないために歩留まりも上
がり難いなどの多くの課題を抱えていた。

【００１１】このために、表示素子の基板にかかる熱ス
トレスを低減し、安定に動作する表示素子が求められて
いる。

【００１２】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、可撓性を有するプラ
スチック等を含む耐熱性の低い基板上に半導体回路を形
成し、表示素子及び表示装置を提供するとともに、その
製造方法を提供するものである。

【００１３】本発明は、第１の基板上に画像表示素子部
と該画像表示素子部を駆動するためのスイッチング回路
部及び又は周辺回路部を配置した表示装置であって、前
記スイッチング回路部及び／又は周辺回路部は、第２の
基板上に配置した回路膜中に前記スイッチング回路部及
び／又は周辺回路部を含む回路部を形成する形成工程、
及び前記回路部が形成された前記回路膜を第１の基板上
に移設配置する移設工程を少なくとも一回以上実施する
ことにより形成されたことを特徴とする表示装置であ
る。

【００１４】さらに本発明は、前記スイッチング回路部
及び／又は周辺回路部を構成する材料が、有機半導体、
非晶質シリコン、他結晶シリコン、及び単結晶シリコン
のいずれか１つを含むこと特徴としており、また前記回
路膜が、半導体素子、半導体集積回路、金属／絶縁体／
金属の積層構造（ＭＩＭ構造）からなるいずれかの素子
を含むことを特徴としている。

【００１５】より好ましくは、前記回路膜が、単結晶シ
リコン層に形成された半導体素子及び／又は半導体集積
回路を含むことを特徴としている。

【００１６】さらに表示装置としてのより好ましい構成
として、前記スイッチング回路部が、前記第１の基板上
の第一の表面に配置され、前記周辺回路部の少なくとも
一部が、前記第１の基板上の第二の表面に配置されるこ
とを特徴としている。

【００１７】また本発明は、基板上に分離層と半導体膜
を順次配置された第２の基板を準備する工程、前記半導
体膜に少なくとも１つのスイッチング回路部及び／又は
周辺回路部を形成した回路膜を形成する形成工程、前記
第２の基板から、前記回路膜を分離する分離工程、前記
回路膜を前記第１の基板上に移設配置する移設工程、及
び、前記回路膜上に画像表示素子部を形成する工程、の
各工程を少なくとも１つ以上有することを特徴とする表
示装置の製造方法である。

【００１８】特に本発明は、前記回路膜の形成方法に関
して、該第２の基板が半導体基板であり、該半導体表面
上に分離層を形成する工程、該分離層上に半導体膜を形
成する工程、該半導体膜中に半導体素子及び／又は半導
体集積回路からなる前記回路部を形成する工程からなる
ことを特徴としている。

【００１９】また本発明は、前記移設工程が、前記回路
膜を前記第１の基板上に接着させる接着工程、前記回路
膜を前記第２の基板から分離する分離工程、から作成さ
れたことを特徴としている。

【００２０】特に好ましい形態として、前記分離層が多
孔質層シリコン層であることが好ましく、また前記半導
体膜が、単結晶シリコン及び／又は化合物半導体からな
る膜であることが好ましい。

【００２１】また本発明は、前記第２の基板から、多く
の前記回路膜を一括で表示装置を形成する基板に移設す
る方法と、前記移設工程の前に前記回路膜を予め切断し
ておき、チップ化された前記回路膜を前記第１の基板上
に移設することの両方を含む。

【００２２】また上記移設に当たっては、前記回路膜を
第３の基板を介して第１の基板上に移設してもよい。

【００２３】

【発明の実施の形態】（表示装置の構成）以下、本発明
の表示装置の構成について説明する。

【００２４】（第１の実施形態）本発明の表示装置の構
成について、第１の実施形態を図１を用いて詳細に説明
する。

【００２５】図１（ａ）は本発明の表示装置の概略構成
を示す平面図で、同図（ｂ）はその断面図である。本実
施形態では、スイッチング回路部３を構成する回路膜３
４は単一の膜であって、全ての集積されたスイッチング
回路部３１を含んでいる形態を示している。すなわち、
基板１上にスイッチング回路膜３４と表示部２が順次積
層されてなる表示装置である。ここで、画像形成用スイ
ッチング回路部３は、基板１とは異なる第２の基板上に
形成した複数のスイッチング回路３１を含む回路膜３４
を第２の基板から剥離して、基板１上に移設・配置した
ものである。

【００２６】基板１は表示素子の基板となるもので、ガ
ラスやシリコンウエハといった剛直な材料の他に、可撓
性を示すポリイミド、アクリル、ＰＥＴ、ＰＥＳ等のプ
ラスチック材料を利用してもよい。

【００２７】スイッチング回路部３１としては、例えば
ＭＯＳトランジスタに代表される三端子素子の他、ＭＯ
Ｓダイオ−ドやＭＩＭ非線型素子のような二端子素子を
用いることができる。

【００２８】表示素子部２としては、液晶表示、ＥＬ表
示、電気泳動表示、マイクロカプセル型電気泳動表示、
インプレ−ン型電気泳動表示やツイスティング・ボ−ル
表示等、従来公知の表示素子を利用することができる。

【００２９】図１では、画素駆動用のスイッチング回路
３１が画素２１の略中央に配置されているが、この位置
関係は限定されるものではない。また配線２２は、スイ
ッチング回路部３１を駆動するための制御回路として、
周辺回路等を搭載した回路基板（不図示）に、フレキシ
ブル配線（ＦＰＣ）等を用いて接続されている。また周
辺回路の一部を構成するＩＣチップの一部を、基板１上
に配置してもよい。

【００３０】周辺回路等を搭載した不図示の回路基板
は、基板１の裏面に配置してもよいし、基板１を収める
筐体とは別体の筐体を用意して、その中に配置してもよ
い。また図１では基板１上にスイッチング回路部３及び
表示部２が順次直接積層されているが、その間に絶縁
層、平坦化層や配線等を、必要に応じて形成してもよ
い。

【００３１】表示部２、スイッチング回路部３と配線２
２を結線するには従来公知の手法、即ちコンタクトホ−
ル、異方性導電フィルム（ＡＣＦと略す）、ワイヤ−ボ
ンディング、金バンプ等を用いて行うことができる。

【００３２】またスイッチング回路部３を基板１に対し
てフェイスアップの向き（回路の端子が最表層側）に配
置した場合には、図２５に示すように、メタライゼーシ
ョンにより結線することが可能である。

【００３３】即ち、回路膜が非常に薄い場合（通常１μ
ｍ以下）、回路膜の厚み方向に、直接金属膜を形成して
も、回路膜段差部での断線の心配がない。勿論断線の確
率をより小さくするために、回路膜の端面を、異方性エ
ッチング等の手法を用いて、傾斜を形成して置くのも効
果的である。

【００３４】（第２の実施形態）本発明の表示装置の第
２の実施形態を図２に示す。

【００３５】本実施形態では、複数の回路膜に分割して
構成されている例を示す。すなわち、スイッチング回路
部３は、スイッチング回路３２を集積して形成した回路
膜３４を、基板１上に複数個移設配置してある。

【００３６】回路膜３４間の隙間には必要に応じて、高
分子材料による平坦化層３５を付設するのが、その上に
表示素子を形成するのに効果的である。

【００３７】図２（ａ）では、１つの集積されたスイッ
チング回路３２が回路間配線３３を介して計９個の表示
画素２１の駆動を行っているが、各画素毎に独立した回
路膜３４を配してもよい。

【００３８】このようにスイッチング回路を形成した回
路膜を複数個配置して、スイッチング回路部３を形成す
る構成は、表示装置の寸法が大きいときに特に有効であ
る。

【００３９】（第３の実施形態）本発明の表示装置の第
３の実施形態を図３に示す。

【００４０】本実施形態では、別途作製した複数のスイ
ッチング回路３１を形成した回路膜からなるスイッチン
グ回路部３と、表示素子の走査線駆動回路４１及びデ−
タ線駆動回路４２から成る周辺回路部４を基板１上に移
設配置することによって形成した例を示す。

【００４１】第１の実施形態で使用したＣＯＧによる実
装方法と比較して、外部周辺回路に接続するための配線
２２の本数を大幅に低減できる利点がある。よって電気
配線の接続数が少なくでき、周辺回路部の実装に伴う信
頼性が増す。

【００４２】なお、図３においては、走査線駆動回路４
１を形成した回路膜及びデ−タ線駆動回路４２を形成し
た回路膜が、スイッチング回路３１を形成した回路膜と
は分離されているが、これらの回路を一体化した回路膜
として形成してもよい。

【００４３】表示装置の寸法が大きすぎない限り、一体
化した回路膜を用いる方が、スイッチング回路と駆動回
路との結線に関わるコストを低減できるので、好まし
い。反対に、表示装置の寸法が大きい場合など、周辺回
路部４を更に分割し、多数の回路膜を含む部材を適宜配
置することが効果的である。

【００４４】尚、回路膜と表示素子部の配線との電気的
接続が、メタライゼーションによる結線が可能なとき
は、回路膜を含む部材が複数個使用されていても、これ
らの結線数が増えることに関わるコスト増を考慮しなく
てもよい。

【００４５】一方、本実施形態ではスイッチング回路部
３を単結晶シリコンを用いた回路で構成製していたが、
有機半導体を用いて前記スイッチング回路を構成しても
良い。有機半導体スイッチング回路としては、Ｄ．Ｇｕ
ｎｄｌａｃｈら、Ｔｅｃｈ．Ｄｉｇ．−Ｉｎｔ．Ｅｌｅ
ｃｔｒｏｎＤｅｖｉｃｅｓ Ｍｅｅｔ．（１９９９），
ｐｐ．１１１−１１４や、Ｔ．Ｎ．Ｊａｃｋｓｏｎら、
ＳＩＤ ００ Ｄｉｇ．（２０００），ｐｐ．４１１−
４１４により示される有機半導体トランジスタ材料を用
いることができる。

【００４６】有機半導体を用いることは、単結晶シリコ
ンに比べて移動度などの電気特性は劣るが、特に表示素
子基板にプラスチックフィルムを用いた場合、基板との
熱膨張係数が近いために、環境温度が変化した場合に剥
離するなどの欠点が少なく、素子の安定性が増すという
利点がある。

【００４７】また本実施形態では、表示素子部はスイッ
チング回路部を用たアクティブマトリックス型表示素子
を示したが、前記スイッチング回路部を用いないパッシ
ブマトリックス型表示装置であっても、周辺駆動回路部
を表示素子の周囲に配置する場合、本発明は非常に有効
である。

【００４８】このために例えば、電気泳動表示素子に付
いて言うと、本来閾値特性を示さない表示方式である
が、制御電極を付与するなどの工夫をして、擬似的に閾
値特性を与えることができる。それによってＸＹマトリ
クス型配線によりパッシブマトリクス駆動を行うことが
でき、上記本発明の技術で周辺回路部を形成すると、安
価に表示装置を作成できる。

【００４９】さらに、周辺回路部に加えて、公知の情報
入出力回路、メモリ、プロセッサ−、ワイヤレス通信回
路、太陽電池などを形成した回路膜を、本発明の方法に
て表示素子の周辺部に移設・配置することにより、表示
装置に必要な回路部の殆どを表示素子の基板１上に実装
することができる。

【００５０】当然これらの回路膜は分離されたチップで
もよく、また一体形成されていても良い。また各種の半
導体回路を作成する部材として、単結晶シリコン、有機
半導体、非晶質シリコン、多結晶シリコンなどを、それ
ぞれの回路の特徴に合わせて独立に選択して配置しても
良い。こうすることで、シート形状の表示素子１枚の上
に、全ての機能を備えたデジタルペーパーが作成でき
る。

【００５１】（第３の実施形態）本発明の表示装置の第
３の実施形態を図４に示す。

【００５２】基板１上に先ず、周辺回路部６４を形成
し、その上に平坦化層６１を配置する。この上に、スイ
ッチング回路部６３及び表示部２を順次積層して配置す
る。

【００５３】図４では周辺回路部６４とスイッチング回
路部６３との間に平坦化層６１を形成し、コンタクトホ
−ル６２を空けて電気的接続を取っている。またコンタ
クトホ−ルではなく、ワイヤボンディングやＡＣＦ等の
手法により結線を行うことも可能である。さらにはメタ
ライゼーションによって結線を行うことも好ましい。周
辺回路部６４は走査線駆動回路４１、デ−タ線駆動回路
４２、メモリ、プロセッサ−、ワイヤレス通信回路、外
部入出力回路等を形成した回路膜を含む部材を適宜配置
することにより構築する。

【００５４】これらの部材は必ずしも基板１上に直接配
置する必要はなく、例えば、周辺回路部６４と基板１と
の間に薄膜状の電池を配置しても構わない。また図４で
は、周辺回路部６４は１層で連続上に描かれているが、
必要に応じて複数の回路膜で構成したり、多層構成とす
ることも可能である。この場合層間に平坦化層や層間絶
縁層を設けてもよい。またこの周辺回路部６４は十分に
薄いので、回路部を積層した場合でも、メタライゼーシ
ョンで各回路を結線することも可能である。

【００５５】図４に示すスイッチング回路３１は、印刷
等の手法により形成した有機半導体によるスイッチング
回路あるいは、従来公知の非晶質シリコンや多結晶シリ
コンによる薄膜トランジスタを主体とするスイッチング
回路を利用しても構わない。また、単純マトリックス表
示素子のように、表示部の種類によってはスイッチング
回路部３を省略することもできる。

【００５６】またスイッチング回路部６３と同一面内に
周辺回路の一部を配置しても構わない。この場合、スイ
ッチング回路と周辺回路とを異なる回路膜を含む部材に
形成して構成しても、同一の回路膜を含む部材に形成し
て構成しても構わない。

【００５７】特に図４に示すように、スイッチング回路
３１と該スイッチング回路を駆動するための走査線駆動
回路４１及びデータ線駆動回路４２とを同一の回路膜に
形成すれば、スイッチング回路と駆動回路との結線をよ
り確実にすることができる。

【００５８】本構成においては、周辺回路を表示部２の
周囲に配置する場合に比べて、基板１に要求される表示
部２の周囲の余白面積を極力小さくすることができる。

【００５９】（第４の実施形態）本発明の表示装置の第
４の実施形態を図５に示す。

【００６０】図５（ａ）は、スイッチング回路部３及び
表示部２を、基板１の第一の表面７１上に形成し、周辺
回路部４を裏面に相当する第二の表面７２上に形成した
例を示す。

【００６１】第１の基板の第一の表面７１に形成された
回路と第二の表面７２に形成された回路との結線は、基
板１を貫通するコンタクトホール６２或いは、フレキシ
ブル配線（ＦＰＣ）７３にて行う。周辺回路部の一部、
例えば、走査線駆動回路やデータ線駆動回路を第一の表
面７１上に形成し、残りの周辺回路部を第二の表面７２
上に形成してもよい。これにより第一の表面７１と第二
の表面７２間の結線数を削減することができる。またス
イッチング回路部３や周辺回路部４を、必要により複数
層で構成しても構わない。

【００６２】図５（ｂ）は、例えばフィルム基板（第３
の基板）７４上に周辺回路部４を含む回路膜を移設・配
置した上で、基板１の第二の表面に前記フィルム基板を
介して配置した例を示す。

【００６３】これは従来公知のチップオンフィルム（Ｃ
ＯＦ）やシステムオンフィル（ＳＯＦ）実装で用いられ
るベアＩＣチップを、移設配置した回路膜に変更したも
のである。

【００６４】スイッチング回路部３は、第２の基板上に
別途作製した複数のスイッチング回路を含む回路膜を、
基板１上に移設・配置することにより構成してもよい。
また有機半導体、非晶質シリコン、多結晶シリコンの何
れかを利用して作製した薄膜トランジスタを主体とする
もので形成してもよい。

【００６５】（回路膜の作製方法）次に本発明の表示装
置を構成する回路膜を含む部材の作製方法について詳し
く説明する。

【００６６】（第５の実施形態）回路膜の作製方法につ
いて図６を用いて説明する。

【００６７】先ず半導体基板１００上に分離層１０１を
形成する（図６（ａ））。半導体基板１００としては、
ＣＺ法、ＭＣＺ法或いはＦＺ法等で作製された単結晶シ
リコンウエハの他、基板表面が水素アニ−ル処理された
ウエハ或いはエピタキシャルシリコンウエハ等を用いる
ことができる。またシリコンウエハに限らず、ＧａＡｓ
基板やＩｎＰ基板といった化合物半導体基板を用いるこ
ともできる。

【００６８】前記分離層１０１の形成方法としては、陽
極化成による多孔質層を利用する方法、或いは水素、窒
素若しくはヘリウム等の希ガスをイオン注入したイオン
注入層を利用する方法がある。前者が分離層として機能
する理由は、多孔質層の形成により、その界面付近に大
きな結晶歪みが形成され、分離し易くなるからである。

【００６９】ただし、極端かつ急峻に多孔質層の多孔性
の程度（多孔度）を大きくすると、結晶歪みが大きくな
りすぎて部分的に自然剥離を起したりする恐れもある。
そこで、分離層１０１を多孔度の異なる複数の層で構成
し、例えば、半導体基板側から、高多孔度層、低多孔度
層の２層構成にする。また半導体基板側から、低多孔度
層、高多孔度層、低多孔度層の３層構成にしてもよい。

【００７０】ここで、高多孔度層の多孔度は１０％から
９０％、低多孔度層の多孔度は１％から７０％の範囲で
利用可能である。多孔度の異なる層の形成は、陽極化成
の際の電流密度を変えたり、化成溶液の種類や濃度を変
化させることで実現できる。

【００７１】陽極化成により多孔質層を形成する場合に
は、該多孔質層からなる分離層１０１上に半導体膜１０
２を成長させるに先立ち、多孔質の孔の内側に窒化膜或
いは酸化膜等の保護膜を設ける保護膜形成工程や、水素
を含む雰囲気下中で８００−１０００℃の熱処理工程を
行うことがよい。

【００７２】これら２つの工程を併用、すなわち保護膜
形成後、熱処理工程を実施することも好ましい。さらに
は、前記熱処理工程の後、第２の熱処理を更に高温、９
００℃以上、融点以下の温度範囲で行うことも好まし
い。例えば、最初の熱処理工程を９５０℃で行い、第２
の熱処理工程を１１００℃で行う。これらの処理によ
り、多孔質層表面の孔の封止が行われる。

【００７３】形成された多孔質層は、基板表面とほぼ垂
直方向に細長く伸びた微細孔形状であり、オリジナルの
基板が有していた結晶性を維持している。尚、多孔質層
の厚さは、数百μｍから０．１μｍ程度まで使用するこ
とが可能である。

【００７４】分離層１０１としてイオン注入層を利用す
る場合には、後述するように４００−６００℃程度の熱
処理により分離層の剥離が起きてしまう。従って後述す
る回路素子及び／又は集積回路といった回路形成工程に
おいて、高温処理ができなくなる可能性がある。よっ
て、後述する回路素子及び／又は集積回路形成工程を先
に行った後、所定深さにイオン注入を実施して、イオン
注入層からなる分離層１０１を形成することが好まし
い。この際必要に応じて、回路素子及び／又は集積回路
表面を保護膜で被覆するのが好ましい。

【００７５】次に分離層１０１上に半導体膜１０２を堆
積する（図６（ｂ））。

【００７６】この工程は、分離層１０１としてイオン注
入層を利用する場合には不要である。半導体膜１０２
は、ＣＶＤ法、ＭＢＥ法、スパッタ−法等従来公知の成
膜方法を用いればよい。ＣＶＤ法により半導体膜１０２
を成長させる場合には、所定の厚み（例えば１０ｎｍ）
までは２０ｎｍ／分以下の低成長速度で行うことが好ま
しい。ここで、多孔質層が結晶性を維持しているので、
その上に半導体膜をエピタキシャル成長させることが可
能となる。

【００７７】また半導体膜１０２としては、単結晶シリ
コン薄膜やＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体
膜を利用することができる。半導体膜が単結晶シリコン
の場合には原料ガスとして、ＳｉＨ２Ｃｌ２、ＳｉＨＣ
ｌ３、ＳｉＣｌ４、ＳｉＨ４或いはＨＣｌガスを添加し
てもよい。

【００７８】次に半導体膜１０２に回路素子及び／又は
集積回路からなるスイッチング回路１０３を形成する
（図６（ｃ））。

【００７９】回路素子及び／又は集積回路を形成するに
は、従来公知の各種デバイス作製プロセスを利用すれば
よい。スイッチング回路としては従来公知の回路でよ
く、例えばＭＯＳＦＥＴとキャパシタを適宜組み合わせ
て構成する。

【００８０】次にスイッチング回路１０３を形成した半
導体膜１０２（これらをあわせて回路膜１０４と呼ぶ）
を分離層１０１で剥離・分離して回路膜１０５を得る
（図６（ｄ））。

【００８１】分離層１０１として多孔質層を用いた場
合、分離の具体的手法として、真空チャック等で部材を
保持しつつ、分離する領域に引っ張り力、圧縮力、剪断
力を加えることによって機械的に引き剥がしたり、或い
は、超音波振動を印加して分離したり、局所的に加熱し
て分離してもよい。

【００８２】しかしながら、分離の際に回路へ加わる局
所的な応力に伴う回路の損傷を回避する観点から、流体
の圧力を印加する方法を利用することが好ましい。流体
の圧力を印加する方法としては、液体或いは気体からな
る流体を高圧のジェットとして分離層１０１の側面に噴
き付ける。ここで用いる液体としては、水、エッチング
液、アルコ−ル等が利用できる。液体を使用する際、同
時に超音波を印加してもよい。また気体としては、空
気、窒素ガス、アルゴンガス等が利用できる。またこれ
らの流体に氷やプラスチック片、研磨剤といった固体の
粒子、粉体を含有した物を用いてもよい。

【００８３】或いはまた、分離層に静圧を印加すること
により分離を行うことも可能である。静圧を印加するた
めには、半導体基板１００の周辺部の少なくとも一部を
取り囲んで密閉空間を構成するための密閉空間構成部
材、及び前記密閉空間内に外部の空間よりも高い圧力が
印加できる圧力印加機構が必要となる。

【００８４】流体は非常に微小な隙間へも流入し、内部
の圧力を上げることが可能で、外圧を分散して印加でき
ることが特徴である。また一部に極端に圧力がかからな
いことから、もっとも分離し易い個所を選択的に分離さ
せるという特徴がある。本発明のように、薄膜デバイス
（回路）が既に作製されている薄層全面を分離するには
最適の手段である。

【００８５】また分離層１０１として、水素、窒素若し
くはヘリウム等の希ガスをイオン注入したイオン注入層
を利用する場合には、４００−６００℃程度の熱処理を
施すことで、イオン注入により形成された微小気泡層が
凝集する現象を利用して分離する。熱処理にはＣＯ２レ
−ザ−等のレ−ザ−を利用することも可能である。

【００８６】前記分離工程後、回路膜を含む部材１０５
に分離層１０１の一部が在留することがある（以下残留
分離層１０６）。この残留分離層１０６は必要に応じ
て、研磨、研削或いはエッチング等により、除去しても
構わない。また除去せず、例えば水素を含む雰囲気中で
熱処理する等してもよい。

【００８７】なお、残留分離層１０６において、例えば
半導体基板１００としてシリコンウエハを利用する場
合、残留シリコン領域は空乏化しており、高抵抗化され
ている。これにより一種ＳＯＩ的なデバイスの高速化、
低消費電力化が実現されるので、特に問題がなければ、
除去することなく利用してもよい。

【００８８】残された半導体基板１００は、再び上述し
た回路膜を含む部材の作製に繰り返し利用することがで
きる。

【００８９】以上の説明では、半導体膜１０２にスイッ
チング回路１０３を形成して、回路膜１０４を形成した
が、形成する回路はスイッチング回路に限定されず、シ
フトレジスタ回路、論理演算回路、昇圧回路、メモリ回
路、ワイヤレス受信回路、ＣＰＵ回路、ＤＳＰ回路、電
磁誘導回路、電池、センサ−回路等表示装置を構成する
ための周辺回路であっても構わない。

【００９０】また、分離層１０１の上に堆積する膜も半
導体膜に限定されず、酸化シリコン等の絶縁体膜を用
い、この上にＭＩＭ構造素子等を形成して回路膜を構成
してもよい。またかかる絶縁体膜を介してさらにこの上
に半導体膜を堆積し、この半導体膜に回路及び／又は集
積回路を形成して回路膜を構成しても構わない。

【００９１】（第６の実施形態）回路膜を含む部材の作
製方法の他の実施形態を図７に示す。

【００９２】第５の実施形態と同様にして、回路膜１０
４を形成した後、分離工程に先立ち、回路膜上に接着層
１０８を介して支持基板１０７を貼り合わせた。（図７
（ａ））。その後、分離層を境にして、剥離・分離を行
なう（図７（ｂ））。

【００９３】前記接着層としては、エポキシ系接着剤や
他の接着剤を用いることができる。分離工程で液体を利
用する場合、かかる液体が水系であれば、非水溶性の接
着剤、非水系であれば水溶性の接着剤を利用することが
望ましい。分離された回路膜を含む部材１０５には、接
着層１０８を介して支持基板１０７が貼り付いている
が、これら接着層１０８と支持基板１０７を除去後に、
表示装置を構成する基板上に回路膜を含む部材を移設・
配置しても、或いは支持基板を貼り付けたまま、表示装
置を構成する基板上に移設・配置した後に、接着層１０
８と支持基板１０７とを除去してもどちらでも構わな
い。回路膜１０５表面に接着層の残渣が残存している場
合、必要に応じてこれを除去する。

【００９４】また支持基板１０７に代えて直接表示装置
を形成するための基板を回路膜上に貼り合わせてもよ
い。貼り合わせに先立ち、基板上に必用な配線等を形成
しておく。接着はＡＣＦを利用する等して、貼り合わせ
工程にて必用な結線を行ってもよい。この場合、基板上
の配線やバンプなどの接続部材を形成しておく。

【００９５】係る方法を採用すれば、分離工程が終了す
ると同時に回路膜が基板上に移設配置されると共に、結
線も完了することになる。ここで、上記基板は既に回路
膜を貼り合わせ済みのものを利用してもよいことは言う
までもない。

【００９６】（第７の実施形態）次に複数のチップ状の
回路膜の作製方法に関して、図８を用いて説明する。

【００９７】先の実施形態と同様に、回路膜１０４を形
成した。（図８（ａ））。回路毎に或いは幾つかの回路
の集合体ブロック毎に切断し分割して、複数のチップに
チップ化する。

【００９８】図８では、回路として周辺回路１０９を形
成しているが（図８（ａ））、スイッチング回路でも構
わない。回路膜を含む部材をチップ化するために、回路
毎に或いは幾つかの回路の集合体ブロック毎に切り込み
溝１１０を形成する（図８（ｂ））。

【００９９】切り込み溝１１０は、通常用いられるダイ
シング装置を用いて作製することができる。この他、エ
ッチング、レ−ザ−アブレ−ション、超音波カッタ−や
高圧ジェット（例えばウォ−タ−ジェット）等を用いて
作製してもよい。エッチングによる場合には、ＨＦ＋Ｈ
２Ｏ２、ＨＦ＋ＨＮＯ３、アルカリ溶液等のエッチング
液を用いることができる。レ−ザ−による場合には、Ｙ
ＡＧレ−ザ−、ＣＯ２レ−ザ−やエキシマレ−ザ−等を
利用することができる。

【０１００】切り込み溝１１０の先端は必ずしも分離層
１０１まで到達していなくともよいが、好ましくは分離
層１０１の内部或いは、半導体基板１００と分離層１０
１との界面付近に到達していることが好ましい。ただ
し、半導体基板１００を再利用するために、該半導体基
板１００までは到達しないよう形成することが望まし
い。分離層１０１が高多孔度層と低多孔度層を含み形成
されている場合には、高多孔度層の内部或いはその界面
付近に切り込み溝１１０の先端が到達することが好まし
い。尚、切り込み溝１１０を形成する前に、分離後は個
々のチップになる当該チップ間を、ＬＯＣＯＳ（局所酸
化）或いはメサエッチングして、チップ間には半導体膜
が存在しないようにしておいてもよい。

【０１０１】引き続き、回路膜１０４を半導体基板１０
０から分離して、チップ化された回路膜を含む部材１０
５を作製する（図８（ｃ））。

【０１０２】（第８の実施形態）次に、チップ化された
回路膜１０５を作製する場合の他の実施形態を図９にて
説明する。

【０１０３】分離工程に先立ち、回路膜１０９の上に接
着層１０８を介して支持基板１０７を貼り付ける。（図
９（ｂ）） 支持基板ごと回路膜を剥離・分離（図９（ｃ））した上
で、回路膜側に回路毎に或いは幾つかの回路の集合体ブ
ロック毎に、切り込み溝１１０を形成するものである
（図９（ｄ））。

【０１０４】この際、切り込み溝１１０の先端は必ずし
も接着層１０８まで到達していなくともよい。この際例
えば、支持基板１０７を伸縮自在の材料、例えばダイシ
ング用フィルムで構成すると、これを伸ばすことによ
り、チップ化された回路膜１０５を取り出すことができ
る。

【０１０５】分離された回路膜１０５には、接着層１０
８を介して支持基板１０７が貼り付けられているが、先
ずこれら接着層１０８と支持基板１０７を除去した上
で、表示装置を構成する基板上に回路膜を移設・配置し
ても、支持基板を貼り付けたまま、表示装置を構成する
基板上に移設・配置した後に、接着層１０８と支持基板
１０７とを除去してもどちらでも構わない。

【０１０６】また上記の実施形態では、切込み溝を回路
膜側に入れた例を示したが、図９（ｄ）において、支持
基板０７及び接着層１０８を含んで、全体に切り込み溝
を入れても良い。

【０１０７】さらには、図９（ｃ）では半導体基板１０
０を分離した後に切り込み溝を入れているが、図９
（ｂ）にて半導体基板１００が付いた状態の時に、支持
基板側から回路基板に渡って切り込み溝を入れてチップ
化してもよい。

【０１０８】（表示装置の製造方法）次に、本発明の表
示装置の作製方法について説明する。

【０１０９】（第９の実施形態）スイッチング回路を形
成した回路膜を実装した表示装置の製造方法を、表示部
にマイクロカプセル型電気泳動表示を用いた場合を例と
して、図１０を用いて説明する。

【０１１０】先ず基板２００上に必要な配線２０１を形
成する（図１０（ａ））。基板２００の材料としては、
ポリエチレンテレフタレ−ト（ＰＥＴ）、ポリエ−テル
サルフォン（ＰＥＳ）等のポリマ−フィルム或いはガラ
ス、石英等の無機材料を使用することができる。

【０１１１】配線２０１は、スパッタリングや蒸着法で
形成するほか、メッキや印刷によって形成してもよい。
また構成によっては、次に述べるスイッチング回路を形
成した回路膜２０２を基板２００上に配置した後に形成
してもよい。

【０１１２】次に、スイッチング回路２０３を形成した
回路膜２０２を、接着剤を介して貼り合わせる（図１０
（ｂ））。貼り合わせに先立ち、必要に応じて、配線２
０１の一部又はすべてを絶縁膜で被覆しておいてもよ
い。ここで図１０（ｂ）では、基板の表面に対して、回
路膜を含む部材の回路面の裏面側を貼り合わせている
（フェイスダウン接続）が、回路面を表にして裏面側を
貼り合わせる（フェイスアップ接続）することも可能で
ある。

【０１１３】フェイスダウン配置の場合は、接着工程に
おいて、例えば、従来公知のフリップチップ実装で用い
られるＡＣＦによる結線を行ってもよい。

【０１１４】またここで図１０（ｂ）では、１つのスイ
ッチング回路を形成した回路膜２０２を貼り合わせてい
るが、図２に構成を示した表示装置のように、複数の回
路膜を貼り合わせて構成してもよい。

【０１１５】次にスイッチング回路を形成した回路膜２
０２と配線２０１とを適宜結線する。或いは、必要に応
じてコンタクトホ−ル２０５を用いて層間の結線を行っ
てもよい（図１０（ｃ））。スイッチング回路２０３を
例えばＭＯＳＦＥＴで形成する場合、ＭＯＳＦＥＴのゲ
−トをデ−タ線、ソ−ス（またはドレイン）を走査線に
結線する。

【０１１６】次に表示素子の第１電極２０６を、スイッ
チング回路を形成した回路膜上に形成する（図１０
（ｄ））。この第１電極２０６は、表示素子の画素に対
応するものであり、スイッチング回路２０３が例えばＭ
ＯＳＦＥＴで形成されている場合、ＭＯＳＦＥＴのドレ
イン（またはソース）と結線されるよう形成する。

【０１１７】或いは、回路膜を形成した後、予め第１電
極を形成しておいてから、かかる第１電極を含む回路膜
を形成した部材を基板に貼り合わせてもよい。

【０１１８】次に第１電極２０６上に、公知のマイクロ
カプセル型電気泳動セル２０７を複数個二次元的に充填
する（図１０（ｅ））。マイクロカプセル型電気泳動セ
ル２０７を充填するには、例えばシリコ−ン樹脂やアク
リル樹脂等の支持材に混ぜ合わせものを塗布する等す
る。

【０１１９】ここで用いられるマイクロカプセルは公知
のものが利用可能であるが、外径が小さすぎるとコント
ラストが低下するため、２０μｍ以上であることが望ま
しい。またマイクロカプセル中には、絶縁性の分散液と
正又は負に帯電した帯電泳動粒子が内包されており、表
示電極に印加された電界によって、前記帯電粒子が所定
の電極側に移動することが可能な構成になっている。ま
た、帯電粒子と分散液との比重を合わせるため、比重調
整剤等を添加してもよい。さらには正又は負に帯電した
２種類の帯電粒子を内包している構成でもよい。

【０１２０】次に第２電極２０９を表面に形成した表面
保護板２０９を、第１電極２０６と第２電極２０８とが
対向するようにマイクロカプセル型電気泳動セル２０７
の上に配置する（図１０（ｆ））。表面保護板２０９は
透明であれば、ガラス、プラスチック等材料に制限はな
い。また第２電極２０８にも矢張り透明性が要求される
ので、酸化インジウム錫（ＩＴＯ）等の透明電極材料を
用いる。

【０１２１】尚、マイクロカプセルは機械的に必ずしも
強固ではないので、第１電極２０６と第２電極２０８間
のギャップを適切な間隔に保つことを目的として、不図
示のスペ−サ−を適宜配置しておいてもよい。スペ−サ
−としては、液晶表示装置で利用される各種絶縁性ビ−
ズの他、厚膜レジスト層をパタ−ニングして作製しても
よい。ギャップは２０−１００μｍである。

【０１２２】また予め第２電極２０９を表面に形成した
表面保護板２０９上に、マイクロカプセル２０７を複数
個ラミネートした部材を用意し、第１電極２０６上に貼
り合せて、図１０（ｆ）の構造を作製してもよい。

【０１２３】最後に第２電極２０８との結線を行い、接
着剤等でシ−リング２１０を行うことにより、マイクロ
カプセル型電気泳動表示装置が完成する（図１０
（ｇ））。

【０１２４】以上の説明において、スイッチング回路を
形成した回路膜２０２を基板２００上に貼り合わせた
後、表示部を順次構築した。また予め回路膜上に表示部
を形成した後、これを一体として分離基板より分離した
部材を表示素子基板に貼り合わせてもよい。

【０１２５】また表示部として、マイクロカプセル型電
気泳動表示として説明を行ったが、この表示方式に限定
されるものではなく、液晶表示、電気泳動表示、インプ
レ−ン型電気泳動表示、ツイスティング・ボ−ル表示、
ＥＬ表示等電気アドレス方式の表示方法など、適宜必要
なデバイス構成を用意して応用することができる。

【０１２６】（第１０の実施形態）次に、表示部として
インプレ−ン型電気泳動表示を用いた場合を例として、
スイッチング回路を形成した回路膜を実装した表示装置
の作製方法について、図１１を用いて説明する。

【０１２７】前述した図１０と同様に、表示素子基板２
００上に、スイッチング回路を形成した回路膜２０２を
配置し、配線２０１とを適宜結線２０４する。

【０１２８】次に表示素子用の画素電極として、第１電
極２０６をスイッチング回路を形成した回路膜上に形成
し、さらにその上に絶縁層を形成する（図１１
（ａ））。この第１電極２０６は、スイッチング回路２
０３が例えばＭＯＳＦＥＴで形成されている場合、ＭＯ
ＳＦＥＴのドレイン（またはソース）と結線されるよう
形成する。或いは、回路膜を形成した後、予め第１電極
を形成しておいてから、第１電極付きの回路膜を基板に
貼り合わせてもよい。

【０１２９】第１電極の材料としては、パタ−ニング可
能な導電性材料ならどのようなものを用いてもよい。但
し、第１電極２０６は必ずしも、画素に対応するもので
はなく、全画素共通のコモン電極として形成しても構わ
ない。その場合、後述する第１電極と一対を成す第２電
極を画素に応じて分割し、スイッチング回路２０３と結
線する。

【０１３０】この第１電極と第２電極との構成の一例を
図１２に示す。

【０１３１】図は各画素単位の概略構成図であり、上段
が平面図、下段が断面図である。

【０１３２】先ず、図１２（ａ）に示す形状で画素電極
としての第１電極２０６を形成し、絶縁層２１１を介し
て各画素共通のコモン電極として第２電極２０８を設け
る。はである。

【０１３３】ここで観察者から見ると、画素に占める第
２電極２０８面積は第１電極２０６に比べて小さいこと
が好ましい。インプレ−ン型電気泳動表示では、帯電泳
動粒子が第２電極上に静電吸着された場合と、第１電極
上に静電吸着された場合との間での、帯電泳動粒子の画
素面内分布の変化を以って表示コントラストを発生させ
るので、コントラストを高める目的からは、一対の電極
のうちどちらか一方の面積を他方に対してできるだけ小
さくすることが重要である。ただし余りにこの比を大き
くしても、帯電泳動粒子が大面積側の電極上に均一分布
しない、或いは小面積側の電極上で溢れかえるといった
問題が発生するので、６：４−８：２位が適当である。

【０１３４】一方、図１２（ｂ）では、第１電極２０６
が全画素共通のコモン電極になっている。よって、絶縁
層２１１を介して設けられた第２電極２０８の方を各画
素毎に分割し、これとスイッチング回路２０３とを結合
する必要がある。

【０１３５】また画素電極の形状に関しては、図１２
（ｃ）及び図２０（ｄ）に示すように、逆に第１電極２
０６の面積が小さい形状でも可能である。図１２（ｃ）
は、第１電極２０６が各画素毎に分割されていてスイッ
チング回路２０３に結線されており、これに絶縁層２１
１を介して設けられた第２電極２０８がコモン電極とな
っている場合である。一方、図２０（ｄ）は逆に、第１
電極２０６がコモン電極で、これに絶縁層２１１を介し
て設けられた第２電極２０８が各画素毎に分割されてい
てスイッチング回路２０３と結線されている場合であ
る。

【０１３６】絶縁層２１１の材料としては薄膜でピンホ
−ルが形成しづらく、かつ誘電率の低い材料が好まし
く、例えば、アモルファスフッ素樹脂、高透明ポリイミ
ド、ＰＥＴ、アクリル系樹脂、エポキシ系樹脂等を使用
できる。またこの絶縁層は、背景色として機能させるた
め、前記樹脂に顔料を混ぜ合わせて適切な色に着色して
おく。

【０１３７】顔料としては、例えば背景色が白色の場
合、アルミナ微粒子、酸化チタン微粒子、印刷用の白色
有機顔料等を利用することができる。勿論、反射層（顔
料を含む背景色層）と絶縁層とを積層構造で形成しても
よい。絶縁層２１１の膜厚としては、１００ｎｍ−１μ
ｍ程度が好適である。このような絶縁層２１１を第１電
極２０６上に、スピンコ−ト法や印刷により塗布する。

【０１３８】なお図１２で示した各電極や絶縁層の形状
は、一例であって図面の形状に限定されるものではな
い。例えば、図１２（ａ）、（ｂ）では第２電極２０８
の形状について、１本のストライプ状に描かれている
が、複数本であったり、第１電極２０６を取り囲むよう
な口の字型であってもよい。また図１２（ｃ）、（ｄ）
では、第１電極２０６の形状について、１つの円形状と
して描かれているが、複数のドット形状であったり、四
角形状であってもよい。また画素の形状も図面の形状に
限定されるものではなく、例えば、六角形を成すもので
あってもよい。

【０１３９】図１２に示す画素の寸法については、画素
寸法が増すと帯電粒子の移動距離の増加し、駆動電圧や
スイッチング時間の増大を引き起こすので、ある程度小
さくする必要がある。係る観点から画素の寸法は１０−
２００μｍ角、より好ましくは５０−１５０μｍ角程度
であることが好ましい。もし低解像度の表示装置が必要
であれば、これら微小な画素を電気配線的に幾つかまと
めたものを、１画素として取り扱えばよい。

【０１４０】引き続き図１１に戻って、表示装置の作製
方法について説明する。

【０１４１】絶縁層２１１の上にコモン電極としての第
２電極２０８を形成する（図１１（ｂ））。その後、必
要に応じて適宜結線２０４を配置する。尚、前述したよ
うに構成によってはこの第２電極が画素毎に分割され、
スイッチング回路２０３と結線される場合も有り得る。
図１２（ａ）及び図２０（ｂ）に示す構成の場合、第２
電極は何色でもよいが、後述する帯電泳動粒子の色とほ
ぼ同等の色に着色することが好ましい。また図１２
（ｃ）及び図１２（ｄ）に示す構成の場合、絶縁層２１
１が背景色に着色されている場合には、第２電極は透明
材料を用いて形成しておく必要がある。また第２電極を
非透明材料で形成し、その上に適切な背景色を有する層
を形成してもよい。

【０１４２】次に、必要に応じて第２電極２０８表面
を、透明の表面保護層２１２で被覆する。この際同時に
絶縁層２１１も被覆されても構わない。表面保護層２１
２の材料としては、例えば、アモルファスフッ素樹脂、
高透明ポリイミド、ＰＥＴ、アクリル系樹脂、エポキシ
系樹脂等を使用できる。表面保護層２１２の膜厚として
は、１００ｎｍ−１μｍ程度が好適である。

【０１４３】次に、障壁２１３を形成する。障壁２１３
の作製方法としては、例えば、厚膜レジストを堆積した
ものをパタ−ンニングすればよい。この障壁２１３は後
述する表面保護板との間に電気泳動液を保持するための
空間を規定するためと、帯電粒子の画素間でのマイグレ
−ションを防止するために設けられる。後者の観点から
は、各画素毎に障壁を設けること理想的ではあるが、必
ずしも画素毎に設ける必要はなく数−数１０ｍｍ毎に設
けてもよい。障壁２１３の高さとしては、用いる帯電泳
動粒子の粒径に依存するが、数−１００μｍであり、好
ましくは５−５０μｍである。尚、先に述べた表面保護
層２１２の形成の前に障壁２１３を形成し、その後隔壁
を含めて第２電極２０８を被覆するよう表面保護層２１
２を形成しても構わない。

【０１４４】次に電気泳動液２１４を注入する（図１１
（ｃ））。電気泳動液２１４は着色された帯電粒子を分
散液に分散させたものであり、先に説明したマイクロカ
プセル型電気泳動表示セルで用いられるものと同等の材
料が利用できる。

【０１４５】即ち帯電粒子としては、電界により泳動可
能で、着色された有機或いは無機材料であり、微粒子状
であれば利用可能である。具体的には例えば、粉砕カ−
ボンや、顔料粒子の他、シリカビ−ズ、スチレン樹脂ビ
−ズやアクリル樹脂ビ−ズにカ−ボンや顔料を混ぜ合わ
せたり被覆したりしたものである。粒径に制限はなく、
通常０．０１−５０μｍ程度のものを使用できるが、好
ましくは、０．１−１０μｍ程度のものを用いる。

【０１４６】分散液としては、シリコ−ンオイル、オリ
−ブオイル等の油類、イソパラフィン等の脂肪族、キシ
レン、トルエン等の芳香族或いはハロゲン化炭化水素等
の絶縁性液体を用いる。

【０１４７】更に必要に応じて、分散液中、或いは帯電
泳動粒子中には、帯電泳動粒子の帯電を制御、安定化さ
せるために荷電制御剤、例えばモノアゾ染料の金属錯
塩、サリチル酸、有機四級アンモニウム塩、ニグロシン
系化合物等を添加しておく。

【０１４８】また、帯電泳動粒子同士の凝集を防ぎ分散
状態を維持するために、さらに分散剤を分散液中に添加
してもよい。分散剤としては、燐酸カルシウム、燐酸マ
グネシウム等の燐酸多価金属塩、炭酸カルシウム等の炭
酸塩、その他無機塩、無機酸化物、或いは有機高分子材
料等を用いることができる。

【０１４９】また、帯電泳動粒子と分散液との比重を合
わせるため、比重調整剤等を添加してもよい。インプレ
−ン型電気泳動表示の場合には、かかる分散液が染料で
着色されている必要はなく無色透明でよい。

【０１５０】最後に表面保護板２０９とシ−リング２１
０を用いて、表示部を封止することにより、インプレ−
ン型電気泳動表示装置が完成する（図１１（ｄ））。表
面保護板２０９は透明であれば、ガラス、プラスチック
等材料に制限はない。

【０１５１】以上の説明において、スイッチング回路を
形成した回路膜２０２を基板２００上に貼り合わせた
後、表示部を順次構築したが、予め回路膜上に表示部を
形成した後、これを一体として分離基板より分離した部
材を基板に貼り合わせて、表示装置を作製してもよい。

【０１５２】また、隔壁２１３の形成及び電気泳動液２
１４を注入する代わりに、第１７の実施形態で説明した
マイクロカプセル型電気泳動セルを二次元的に充填配置
してもよい。即ちインプレ−ン型電気泳動表示でもマク
ロカプセル型電気泳動表示セルを利用することは可能で
ある。

【０１５３】またスイッチング回路を形成した回路膜に
加えて、周辺回路を形成した回路膜を実装した表示装置
の作製方法についても、予め周辺回路部を表示素子の基
板に形成するか、或いは画像表示素子部のスイッチング
回路部と同時に形成することによっても、同様に形成可
能である。

【０１５４】（第１１の実施形態）次に周辺回路を形成
した回路膜、スイッチング回路を形成した回路膜、表示
部を順次積層した表示装置の作製方法について、インプ
レ−ン型電気泳動表示装置を例として、図１３を用いて
説明する。

【０１５５】先ず、基板２００上に必要な配線２０１を
形成する（図１３（ａ））。次に周辺回路を形成した回
路膜２１５を接着剤で貼り合わる（図１３（ｂ））。こ
こでは、周辺回路を形成した回路膜を含む部材２１５を
複数個実装しているが、一体化したものを実装してもよ
い。また貼り合わせに先立ち、必要に応じて、配線２０
１の一部又はすべてを絶縁膜で被覆しておいてもよい。
次に必要に応じて結線２０４を行う（図１３（ｃ））。

【０１５６】次に絶縁層２１６で周辺回路を形成した回
路膜の表面を被覆する。この工程は、回路膜を分離基板
から剥離・分離する前に実施しておいてもよい。

【０１５７】引き続き、スイッチング回路を形成した回
路膜２０２を接着剤で貼り合わせる。適宜コンタクトホ
−ル２０５等を用いて、周辺回路を形成した回路膜とス
イッチング回路を形成した回路膜とを結線する（図１３
（ｄ））。ここで、スイッチング回路を形成した回路膜
２０２が絶縁層を有している場合等、必ずしも回路膜間
の絶縁層２１６を形成しなくてもよい場合がある。

【０１５８】また上記スイッチング回路を形成した回路
膜２０２は、必要に応じて複数個に分割したものを実装
してもよい。

【０１５９】またこのスイッチング回路を形成した回路
膜に併せて、スイッチング回路や周辺回路部を駆動する
ための駆動回路も一体に形成しておくことも、両回路間
の結線を確実にする上から好ましい。

【０１６０】この上に先の実施形態と全く同様にして、
インプレ−ン型電気泳動表示部を構築する（図１３
（ｅ））。

【０１６１】また上記説明の順序とは異なって、予めス
イッチング回路を形成した回路膜の上に表示素子部を形
成した後、これを一体として分離基板より分離した部材
を、周辺回路を形成した回路膜を含む部材２１５上に貼
り合わせて、表示装置を作製してもよい。

【０１６２】ここでは表示部として、インプレ−ン型型
電気泳動表示として説明を行ったが、この表示方式に限
定されるものではない。

【０１６３】以上説明したように、基板２００上に分離
された回路膜２１５を貼り合わせたが、分離前の回路膜
に基板または既に回路膜を貼り合わせ済みの基板を貼り
合わせた上で、分離を行っても構わない。また分離前の
回路膜上に表示部を形成した後、分離し、基板または既
に回路膜を貼り合わせ済みの基板に貼り合わせてもよ
い。

【０１６４】また表示素子の構成に関して、スイッチン
グ回路部及び表示部を基板の一方の表面に順次積層し、
周辺回路部を形成した回路膜を基板の他方の表面に形成
することも可能である。

【０１６５】予め表示素子の基板の第二の表面（裏面）
に周辺回路部を含む回路膜を形成しておく。その後第一
の表面（表面）に、順次スイッチング回路部を含む回路
膜を形成し、前述の方法にて表示素子を適宜形成してゆ
くことで、容易に実施可能である。

【０１６６】また反対に第１の基板の表面側に素子を先
に形成しても良いが、一般に周辺回路部の形成を先にし
た方が、周辺回路部の形成時に受ける表示素子部のダメ
ージが少なくなるので、裏面側に周辺回路を先に形成し
た方が好ましい。

【０１６７】最終的な形態を図１４に示す。

【０１６８】また、表示素子の基板の裏面側に周辺回路
部を含む回路膜を形成する過程に於いて、第３の基板を
介して形成することも可能である。

【０１６９】第３の基板としては、ガラス基板やガラス
エポキシ基板などの硬質基板、或いは、樹脂フィルムを
用いることができる。先に示した工程と同様に、第３の
基板上に周辺回路部を形成し、それを含む回路膜２１５
を接着剤を介して、第３の基板上に貼り付ける。その基
板をそのまま接着剤を介して、表示素子用の基板の裏面
に貼り合せることによって、表示素子を形成する。

【０１７０】また第３の基板上の電気配線と表示素子用
の基板上の配線との結線についても、直接ワイヤーボン
ディングなどで結線してもよい。また第３の基板が可撓
性のあるフィルムである場合は、取り出し配線部で折り
曲げるなど、裏面に接着する以外に多様な実装方法が可
能になる。

【０１７１】

【実施例】（実施例１）本実施例では、図３に示す構成
の表示装置を作製した。作製工程は概ね図に準拠するも
のであるので、以下図１１を参照しつつ説明する。

【０１７２】ポリエチレンテレフタレート（ＰＥＴ）フ
ィルムからなる基板２００にアルミニウムをパターニン
グして必要な配線２０１を形成し（図１１（ａ））、次
にこの上にスイッチング回路部２０３を形成した回路膜
２０２をフェイスアップの向きに熱硬化性接着剤を用い
て貼り合わせた（図１１（ｂ））。その後アルミニウム
のメタライゼーション２１７を施し、配線２０１と所望
の導通を行った（図１１（ｃ））。

【０１７３】以下、スイッチング回路部を形成した回路
膜２０２の作製方法について記す。作製工程は概ね図
６、図７に準ずるものであるので、同図を参照しつつ説
明する。

【０１７４】直径３００ｍｍの比抵抗０．０１Ω・ｃｍ
のｐ型単結晶シリコン基板１００を、ＨＦ中において陽
極化成を行ない、多孔質シリコン層からなる分離層１０
１を形成した（図６（ａ））。

【０１７５】陽極化成の条件は以下の通りであった。 電流密度：７ｍＡ・ｃｍ−２、陽極化成溶液：ＨＦ：Ｈ
２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１、時間：１１分、多孔
質シリコンの厚み：１２μｍ、 多孔質シリコン層は、当該多孔質シリコン層上に高品質
エピタキシャルシリコン層を形成させることができ、さ
らに分離層として用いることができるよう多孔度を調整
し、２０％とした。

【０１７６】この単結晶シリコン基板を酸素雰囲気中４
００℃で１時間酸化した。この酸化により多孔質シリコ
ンの孔の内壁は熱酸化膜で覆われた。この多孔質シリコ
ン層の表面を弗酸で処理し、孔の内壁の酸化膜を残し
て、多孔質シリコン層の表面の酸化膜のみ除去した。次
に、多孔質シリコン層上にＣＶＤ法により単結晶シリコ
ンを０．１５μｍエピタキシャル成長せしめて半導体膜
１０２を形成した（図６（ｂ））。

【０１７７】成長条件は以下の通りである。 ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２、ガス流量：０．５
／１８０リットル／ｍｉｎ、ガス圧力：８０Ｔｏｒｒ、
温度：９５０℃、成長速度：０．３μｍ／ｍｉｎエピタ
キシャル成長に先立って、水素含有雰囲気中の熱処理を
行った。これは、表面孔を封止するために行うものであ
る。本熱処理に加えて、微小なシリコン原子を原料ガス
等により付加し、その表面孔封止を補ってもよい。

【０１７８】ここにできた基板は、エピタキシャル成長
シリコン層の下に多孔質層が形成されていること以外
は、通常用いられているエピウエハと同質のウエハとし
て扱うことができる。

【０１７９】このエピタキシャル成長シリコン層からな
る半導体膜１０２に、ウエハの中央対角２８０ｍｍ（１
１インチ）の領域にアクティブ・マトリクス用のスイッ
チング回路部１０３を形成した（図６（ｃ））。スイッ
チング回路部は、従来公知のＭＯＳＦＥＴとキャパシタ
を利用するものであった。

【０１８０】次に支持基板１０７であるガラス板に，接
着剤を介して、このスイッチング回路部を含む回路膜２
０２を接着した（図７（ａ））。

【０１８１】次に、分離層１０１として機能する多孔質
シリコン層で分離を行った（図７（ｂ））。分離にはウ
ォータージェットを用いた。回路膜上に残存した分離膜
を除去した後、支持基板１０７を接着したまま、分離層
側に接着剤を付与し、基板２００上の所定の位置に貼り
合わせた。その後、支持基板１０７と接着層１０８を除
去した。これで回路膜２０２としては、基板上にフェー
スアップの方向で配置された。

【０１８２】さらに表示装置の作製方法について説明す
る。

【０１８３】また、走査線駆動回路やデータ線駆動回路
を形成した周辺回路を形成した回路膜を上述の回路膜２
０２と同様の手法により作製し、基板２００上の所定の
位置に貼り合わせた。

【０１８４】その後メタライゼーション２１７により、
基板上の配線と所望の導通を取った。

【０１８５】これらの回路膜２０２は、チップ化したも
のを用いたので、以下その作製方法について、図８を参
照しながら説明する。周辺回路を形成する工程までは、
先に述べたスイッチング回路を形成した回路膜の形成方
法と略同様である。

【０１８６】回路膜表面に不図示のダイシングフィルム
を貼付けた後、ダイシングを行い、切り込み溝１１０を
形成した。（図８（ｂ））。切り込み溝の先端は、分離
層１０９である多孔質シリコン層にまで達していた。ウ
ォータージェットを切り込み溝１１０及び分離層１０９
に吹き付け、チップ化された回路膜１０５を得た（図８
（ｃ））。

【０１８７】引き続き、スイッチング回路を形成した回
路膜２０２上に、インプレーン型電気泳動表示による表
示部を形成した。画素の形状は図１２（ｃ）に示すもの
とした。一画素サイズは１２５μｍ×１２５μｍで、観
察者から見て、第１表示電極が画素に占める見かけの面
積比を２０％とした。

【０１８８】先ず、スイッチング回路を形成した回路膜
をアクリル樹脂で被覆して平坦化を行った後、スイッチ
ング回路のドレインと第１電極が結線できるよう適宜コ
ンタクトホール等を形成した上で、第１電極２０６とし
て黒色レジストで被覆したチタン膜を成膜し、画素毎に
分断されるようパターニングを行った。

【０１８９】次に、白色の酸化チタン微粒子を分散させ
たアクリル樹脂からなる絶縁層２１１を、厚さ１０μｍ
で全面に形成した（図１１（ｄ））。次に第２表示電極
２０８としてＩＴＯをマグネトロンスパッタ法により低
温成膜し、フォトリソグラフィー及びＣＦ_４及びＯ_２ガ
スによる反応性ドライエッチングにより第１電極が、画
素面積に対して２０％露出するよう、凹形状にパターニ
ングした。

【０１９０】次に、厚膜レジスト（商品名：ＴＨＢ、Ｊ
ＳＲ社製）を２０μｍの膜厚で塗布し、続いてかかるレ
ジスト膜を露光・現像して高さ２０μｍの障壁２１３を
形成した。隔壁の厚さは１０μｍで１．２５ｍｍピッチ
に形成した。

【０１９１】次に、隔壁表面を含む全表面に渡ってアモ
ルファスフッ素樹脂からなる表面保護層２１２を２００
ｎｍ厚に形成した（図１１（ｅ））。

【０１９２】次に形成された隔壁内に黒色の帯電粒子と
絶縁性の分散液からなる電気泳動液２１４を充填した
（図１１（ｆ））。黒色帯電粒子には粒径１から２μｍ
程度のカーボンブラックを含有したポリスチレン−ポリ
メチルメタクリレート共重合体樹脂を使用した。分散液
としてはイソパラフィン（商品名：アイソパー、エクソ
ン社製）を使用し、荷電制御剤としてコハク酸イミド
（商品名：ＯＬＯＡ１２００、シェブロン社製）を含有
させた。

【０１９３】次に、厚さ１００μｍのポリカーボネート
製の表面保護板２０９に熱融着性の接着層パターンを形
成し、隔壁２１３上に、位置合わせを行ないながら該表
面保護板２０９を置き、熱をかけて貼り合わせた。最後
にエポキシ樹脂接着剤で必要個所をシーリング２１０し
てシート状の表示装置を完成させた（図１１（ｇ））。
完成した表示装置の構成は、概ね図３に示したものと同
等であった。

【０１９４】完成した表示装置に電源、コントローラ
ー、Ｄ／Ａコンバーター等を接続し、マトリクス画像表
示を行ったところ、表示装置を曲げた状態でも表示可能
であった。一方、分離して残った半導体基板は、リサイ
クルが可能であり、回路及び／又は集積回路を形成する
層は、繰り返しの度に新規にエピタキシャル成長した層
であるので、繰り返すことによる回路特性の劣化や表示
装置の表示特性の劣化は認められなかった。

【０１９５】（実施例２）表示部としてインプレーン型
電気泳動表示に代えて、マイクロカプセル型電気泳動表
示に変更したほかは、実施例１と全く同様にして、表示
装置を作製した。

【０１９６】スイッチング回路部を形成した回路膜２０
２上にマイクロカプセル型電気泳動表示を形成する工程
については、図１０を参照しつつ説明する。

【０１９７】先ず、スイッチング回路を形成した回路膜
上に、第１電極２０６としてアルミニウム膜を２００ｎ
ｍ厚に成膜し、画素毎に分断されるようパターニングを
行った（図１０（ｄ））。

【０１９８】次に、帯電粒子及び分散液を内包したマイ
クロカプセル型電気泳動セル２０７を分散重合法により
作製した。帯電粒子には、酸化チタン微粒子を用いた。
該粒子の平均粒径は、約１．５μｍであった。分散液に
は、青色色素を溶解したイソパラフィン（商品名：アイ
ソパー、エクソン社製）を使用した。カプセル壁材料と
しては、ゼラチンを使用した。作製したマイクロカプセ
ルの径は、平均で約５０μｍであった。

【０１９９】次に、作製したマイクロカプセル型電気泳
動セル２０７をシリコーン樹脂及びその架橋剤と共に混
合し、これを第１電極２０６を含む面上に、マイクロカ
プセル型電気泳動セル２０７が単粒子層になるよう一様
に塗布した（図１０（ｅ））。次に、ＰＥＴフィルムか
らなる表面保護板２０９に、第２電極２０８としてＩＴ
Ｏをマグネトロンスパッタ法よって低温製膜したもの
を、マイクロカプセル型電気泳動セル２０７上に配置し
（図１０（ｆ））、最後にエポキシ樹脂接着剤で必要個
所をシーリング２１０してシート状の表示装置を完成さ
せた（図１０（ｇ））。完成した表示装置に電源、コン
トローラー、Ｄ／Ａコンバーター等を接続し、マトリク
ス画像表示を行ったところ、表示基板がプラスチックフ
ィルムのために、表示装置を曲げた状態でも表示可能で
あった。

【０２００】（実施例３）実施例１においては、分離層
を構成する多孔質層は１層であったが、本実施例におい
ては、多孔度の異なる２層の多孔質層とした。

【０２０１】先ず、単結晶シリコン基板表面の陽極化成
を以下の条件で行った。 電流密度：８ｍＡ・ｃｍ^−２、陽極化成溶液：ＨＦ：Ｈ
_２Ｏ：Ｃ_２Ｈ_５ＯＨ＝１：１：１、時間：５分、多孔質
シリコンの厚み：６μｍ、 その後、さらに以下の条件で陽極化成を行った。 電流密度：３３ｍＡ・ｃｍ^−２、陽極化成溶液：ＨＦ：
Ｈ_２Ｏ：Ｃ_２Ｈ_５ＯＨ＝１：１：１、時間：８０秒、多
孔質シリコンの厚み：３μｍ こうして、単結晶シリコン基板側から多孔度４５％の高
多孔度層、更にその上に多孔度２０％の低多孔度層を形
成した。その後、実施例１と全く同様の工程を経て、表
示装置を作製した。

【０２０２】尚、２層の多孔質層の厚さは、陽極化成条
件を変えることによって可変することができる。

【０２０３】陽極化成液は、上記組成でなくてもよい。
またエタノールの代わりにイソプロピルアルコール等の
他のアルコールを用いてもよい。アルコールは界面活性
剤として反応泡のウエハ表面付着を防止することを目的
としているので、アルコールでなくて他の界面活性剤で
もよく、界面活性剤を添加せずに、超音波で表面付着泡
を除去してもよい。

【０２０４】完成した表示装置に電源、コントローラ
ー、Ｄ／Ａコンバーター等を接続し、マトリクス画像表
示を行ったところ、先の実施例と同様に表示装置を曲げ
た状態でも表示可能であった。

【０２０５】（実施例４）本実施例においては、イオン
注入層によって分離層を形成した例を示す。

【０２０６】先ず、抵抗率１４Ω・ｃｍのｐ型単結晶シ
リコン基板を用意した。面方位は＜１００＞であった。
この単結晶シリコン基板表面に、スイッチング回路とし
てＭＯＳＦＥＴとキャパシタを形成した。

【０２０７】その後、素子、回路形成層側から、所定の
深さ（本実施例では、表面側から１０μｍの深さ）に水
素イオンを注入して、イオン注入層を形成した。注入量
は１０^１５から１０^１７個ｃｍ^−２であった。注入に際
して、最表面に保護膜を形成した。この基板上に単結晶
シリコン膜をエピタキシャル成長させ、これに前記スイ
ッチング回路部を含む回路膜を作成した。

【０２０８】その後流体として水をイオン注入層側面に
噴き付けて回路膜の分離を行った。またこの分離には、
４００−６００℃で熱処理することでも分離を行うこと
も可能であった。

【０２０９】（実施例５）本実施例では、図５（ｂ）に
示す構成の表示装置を作製した。

【０２１０】作製工程は概ね図１３に準拠するものであ
るので、以下図１３を参照しつつ説明する。

【０２１１】ポリエチレンテレフタレート（ＰＥＴ）フ
ィルムからなる基板２００上に、アルミニウムをパター
ニングして必要な配線２０１を形成した（図１３
（ａ））。次に、周辺回路部を形成した回路膜２１５
を、実施例３で説明した回路膜と同様の方法により作製
し、基板２００上の所定の位置に貼り合わせた（図１３
（ｂ））。

【０２１２】回路膜に形成した回路及び集積回路は、昇
圧回路、Ｄ／Ａ変換回路、クロック回路、ＣＰＵ回路、
ワイヤレス受信回路、メモリを含むものであった。

【０２１３】この後、メタライゼーション２１７によ
り、回路間、回路―配線間の結線を行った（図１３
（ｃ））。次に、回路全面に渡って、アクリル樹脂で表
面を被覆し、絶縁層２１６とした。この絶縁層２１６は
同時に平坦化層を兼ねている。

【０２１４】次に、スイッチング回路を形成した回路膜
２０２を、実施例３で説明した回路膜と同様の方法によ
り作製し、前記絶縁層２１６上に貼り合わせた（図１３
（ｄ））。最後に、走査線駆動回路及びデータ線駆動回
路を含んだ周辺回路がある回路膜との結線を、適宜コン
タクトホール２０５等を形成して行った。この上に実施
例１と全く同様にして、インプレーン型電気泳動表示部
を形成し、表示装置を完成させた（図１３（ｅ））。

【０２１５】完成した表示素子に電源として、シート状
のリチウムイオン電池を基板２０１の裏面に貼付けた。
表示動作を行ったところ、表示装置を曲げた状態でも表
示可能であった。

【０２１６】（実施例６）スイッチング回路として、単
結晶シリコン膜で形成した回路膜を用いる代わりに、有
機半導体としてポリ（３−ヘキシルチオフェン）を用い
た有機ＦＥＴをスイッチング回路とした他は、実施例２
と全く同様にして表示装置を作製した。ゲート絶縁膜に
は１８０ｎｍ厚さのＳｉ３Ｎ４膜を用いた。

【０２１７】概ね図３に示した形状の表示装置を作成し
た。

【０２１８】完成した表示装置に電源、コントローラ
ー、Ｄ／Ａコンバーター等を接続し、マトリクス画像表
示を行ったところ、表示装置を曲げた状態でも表示可能
であった。

【０２１９】（実施例７）スイッチング回路部としてＭ
ＯＳＦＥＴに代えてＭＩＭ構造素子とした他は、実施例
２と全く同様にして表示装置を作製した。ＭＩＭ構造
は、半導体膜１０２を酸化させた後、クロム電極上にタ
リウムを蒸着し、タリウムを陽極酸化した後、更にタリ
ウム、クロムを蒸着したものを用いた。

【０２２０】完成した表示装置に電源、コントローラ
ー、Ｄ／Ａコンバーター等を接続し、マトリクス画像表
示を行ったところ、表示装置を曲げた状態でも表示可能
であった。

【０２２１】（実施例８）基板２００を、両面に厚さ５
００ｎｍの窒化シリコンを堆積させたポリイミド基板に
変更し、スイッチング回路として非晶質シリコンＴＦＴ
構造素子とした他は、実施例２と全く同様にして表示装
置を作製した。非晶質シリコンＴＦＴならびに電荷蓄積
用の画素コンデンサーは従来公知の手法により形成し
た。

【０２２２】完成した表示装置に電源、コントローラ
ー、Ｄ／Ａコンバーター等を接続し、マトリクス画像表
示を行ったところ、表示装置を曲げた状態でも表示可能
であった。

【０２２３】（実施例９）回路膜と基板上に形成された
配線との電気的接続に関して、図１５により説明する。

【０２２４】例えば、基板１上に接着剤によって配置さ
れた回路膜４０２をフェースアップ状態で配置した場
合、基板１００上に形成した配線２０１と回路膜中の配
線部との接続の様子を図１５に示す。

【０２２５】一般的にはワイヤーボンディング法による
結線が簡便であり、多用されている。しかし接続密度が
高く、接続配線間の幅が小さい時は、ワイヤーボンディ
ング法は不適である。またフェースダウンボンディング
の場合、基板上に形成したバンプ部と回路膜との端子部
との接続位置合わせ時は、ともにその端子部が見えなく
なるために、困難である。特に配線ピッチが小さく、配
線幅が狭い時は、より困難になる。

【０２２６】そこで、基板に対して、回路膜２０２をフ
ェイスアップ接続することが有効である。こうすれば、
接続位置が確認しやすく、上記位置合わせに伴う困難性
が大きく改善される。

【０２２７】この時に、回路膜が十分に薄ければ配線２
１７の膜厚をあまり厚くすることなく、接着材層と回路
膜のステップカバレージを十分に行うことができる。ま
たメタライゼーションでは、上記配線密度が高い場合で
あっても、マスク蒸着によって簡便に接続用金属を配置
することができる。

【０２２８】このようにフェースアップ接続により、図
１５に示すメタライゼーション２１７によって結線を行
うことが有効である。またこのメタライゼーション２１
７を利用して、回路膜中の回路部同士の結線にも用いる
ことができる。

【０２２９】以上の実施例においては、表示部として、
インプレーン型電気泳動表示或いはマイクロカプセル型
電気泳動表示を用いて表示装置を構成したが、これら以
外の表示方式であっても、電気アドレス方式で表示を行
えるものであれば、どんな表示方式にも利用可能であっ
て、例えば、液晶表示、ＥＬ表示、通常の電気泳動表
示、ツイスティング・ボール表示などに応用することが
できる。

【０２３０】

【発明の効果】以上述べたように本発明よれば、プラス
チックを含むあらゆる基板上にスイッチング回路や周辺
回路を実装した高性能な駆動回路を搭載でき、薄くて高
性能な表示装置を提供することができる。またフィルム
基板を用いることでフレキシブル・シート状の表示装置
を容易に提供することができる。

【図面の簡単な説明】

【図１】本発明の表示装置の一例を示す模式的上面図な
らびに断面図である。基板１上に、画素２１毎に対応し
たスイッチング回路３１を有するスイッチング回路部３
が形成された回路膜３４が移設配置され、その上に表示
部２が形成されている。

【図２】本発明の表示装置の一例を示す模式的上面図な
らびに断面図である。集積化された回路膜３２が９個の
画素を駆動するように配置されている。

【図３】本発明の表示装置の一例を示す模式的上面図な
らびに断面図である。走査線駆動回路４１、デ−タ線駆
動回路４２を含む周辺回路部４が移設配置された図を示
す。

【図４】本発明の表示装置の一例を示す模式的上面図な
らびに断面図である。基板１上に周辺回路を形成した回
路膜６４を配置し、平坦化層６１を介してスイッチング
回路の駆動回路を形成した回路膜６３が積層配置され、
この上に表示部２が積層されて形成された素子を示す
図。

【図５】本発明の表示装置の一例を示す模式的上面図な
らびに断面図である。表示素子の基板１の裏面側に周辺
回路部４が配置されている例を示す図。（ａ）は基板１
に直接接着され、（ｂ）は第３の基板７４を介して接着
された図を示す。反対面の回路膜３との電機接続はＦＰ
Ｃ７３で接続されている。

【図６】本発明に用いる回路膜の形成方法を示す模式的
断面図である。基板１００上に分離層１０１を形成し、
この上に半導体膜１０２を形成し、これにスイッチング
回路１０３を作成後、分離層から分離して回路膜１０５
を取り出す。

【図７】本発明に用いる回路膜の形成方法を示す別の模
式的断面図である。支持基板１０７を接着した後、分離
層で分離している。

【図８】本発明に用いる回路膜の形成方法に関して、回
路膜１０９をチップ状に切断して取り出すことを示す別
な模式的断面図である。予め切り込み溝１１０を入れた
後、分離層から分離する。

【図９】本発明に用いる回路膜の形成方法に関して、回
路膜１０９をチップ状に切断して取り出すことを示す模
式的断面図である。支持基板１０７に一度接着してか
ら、切り込み溝１１０を入れた後、接着層１０８から分
離する。

【図１０】マイクロカプセル２０７を利用した本発明の
表示装置の一例を示す模式的断面図である。

【図１１】本発明の駆動回路を利用した本発明のインプ
レーン型電気泳動表示素子の一例を示す模式的断面図で
ある。

【図１２】電気泳動表示素子に利用できる画素電極の一
例を示す図である。

【図１３】本発明の回路膜を含む表示素子の作製方法の
一例を示す工程図である。

【図１４】本発明の回路膜を含む表示素子の別な構成例
を示す図である。

【図１５】本発明の回路膜を基板上にフェースアップ実
装した図である。基板１上に回路膜３を接着層４０２に
て接着している。メタライゼーション２１７により基板
１上の配線２２とのコンタクトを取っている。スイッチ
ング回路３１内の端子部４０１を含めて、同時に接続し
ている。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 勉 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 坂口 清文 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 Ｆターム(参考） 2H090 JB03 LA01 LA04 2H092 GA50 GA59 JA03 JA24 KB22 KB25 PA01 PA06

Claims (25)

【特許請求の範囲】
1. 【請求項１】 第１の基板上に画像表示素子部と該画像
   表示素子部を駆動するためのスイッチング回路部及び／
   又は周辺回路部を配置した表示装置であって、前記スイ
   ッチング回路部及び／又は周辺回路部は、第２の基板上
   に配置した回路膜中に前記スイッチング回路部及び／又
   は周辺回路部を含む回路部を形成する形成工程、及び前
   記回路部が形成された前記回路膜を第１の基板上に移設
   配置する移設工程を少なくとも一回以上実施することに
   より形成されたことを特徴とする表示装置。
2. 【請求項２】 前記移設工程が、前記回路膜を前記第１
   の基板上に接着させる接着工程、前記回路膜を前記第２
   の基板から分離する分離工程、から作成されたことを特
   徴とする請求項１に記載の表示装置。
3. 【請求項３】 前記回路膜を、少なくとも１つの第３の
   基板を介して前記第１の基板上に移設配置することを特
   徴とする請求項１記載の表示装置。
4. 【請求項４】 前記第１、第３の基板の少なくとも１つ
   がプラスチックフィルム基板であることを特徴とする請
   求項１の表示装置。
5. 【請求項５】 前記スイッチング回路部及び／又は周辺
   回路部を構成する材料が、有機半導体、非晶質シリコ
   ン、他結晶シリコン、及び単結晶シリコンのいずれか１
   つを含むこと特徴とする請求項１記載の表示装置。
6. 【請求項６】 前記回路膜が、半導体素子、半導体集積
   回路、金属／絶縁体／金属の積層構造（ＭＩＭ構造）か
   らなるいずれかの素子を含むことを特徴とする請求項１
   記載の表示装置。
7. 【請求項７】 前記回路膜が、単結晶シリコン層に形成
   された半導体素子及び／又は半導体集積回路を含むこと
   を特徴とする請求項６記載の表示装置。
8. 【請求項８】 前記回路膜が、可撓性を有する材質であ
   ることを特徴とする請求項６記載の表示装置。
9. 【請求項９】 前記回路膜は、前記第２の基板上に形成
   された分離層上に形成された半導体膜及び／又は絶縁膜
   の少なくとも一部であることを特徴とする請求項１記載
   の表示装置。
10. 【請求項１０】 前記分離層が、多孔質層又はイオン注
    入層であることを特徴とする請求項９記載の表示装置。
11. 【請求項１１】 前記表示装置の構成に関して、前記ス
    イッチング回路部が、前記第１の基板上の第一の表面に
    配置され、前記周辺回路部の少なくとも一部が、前記第
    １の基板上の第二の表面に配置されることを特徴とする
    請求項１記載の表示装置。
12. 【請求項１２】 前記表示装置の構成に関して、前記第
    一の基板上に前記周辺回路部の少なくとも一部が形成さ
    れた回路膜が少なくとも１層形成され、その上に前記ス
    イッチング回路部及び画素表示部が順次形成されている
    ことを特徴とする請求項１記載の表示装置。
13. 【請求項１３】 前記回路膜に含まれる周辺回路部及び
    ／又はスイッチング回路部への結線がメタライゼーショ
    ンにより結線されていることを特徴とする請求項１記載
    の表示素子。
14. 【請求項１４】 基板上に分離層と半導体膜を順次配置
    された第２の基板を準備する工程、前記半導体膜に少な
    くとも１つのスイッチング回路部及び／又は周辺回路部
    を形成した回路膜を形成する形成工程、前記第２の基板
    から、前記回路膜を分離する分離工程、前記回路膜を前
    記第１の基板上に移設配置する移設工程、及び、前記回
    路膜上に画像表示素子部を形成する工程、の各工程を少
    なくとも１つ以上有することを特徴とする請求項１に記
    載の表示装置の製造方法。
15. 【請求項１５】 前記回路膜を、少なくとも１つの第３
    の基板を介して前記第１の基板上に移設配置することを
    特徴とする請求項１記載の表示装置の製造方法。
16. 【請求項１６】 前記移設工程において、前記回路膜の
    少なくとも一部が積層配置されることを特徴とする請求
    項１４記載の表示装置の製造方法。
17. 【請求項１７】 前記回路膜の形成方法に関して、 前記第２の基板が半導体基板であり、該半導体表面上に
    分離層を形成する工程、該分離層上に半導体膜を形成す
    る工程、該半導体膜中に半導体素子及び／又は半導体集
    積回路からなる前記回路部を形成する工程からなること
    を特徴とする請求項１４記載の表示装置の製造方法。
18. 【請求項１８】 前記分離層が多孔質層シリコン層であ
    ることを特徴とする請求項１７記載の表示装置の製造方
    法。
19. 【請求項１９】 前記半導体膜が、単結晶シリコン及び
    ／又は化合物半導体からなる膜であることを特徴とする
    請求項１７記載の表示装置の製造方法。
20. 【請求項２０】 前記分離工程に関して、 前記回路膜が形成された前記第２の基板上及び／又は前
    記回路膜上の所定の領域に、予め切り込み溝を形成した
    後に、前記第１の基板と接着し、その後前記回路膜を前
    記第２の基板から分離して、所定の領域の回路膜を選択
    的に第１の基板上に移設配置することを特徴とする請求
    項１４記載の表示装置の製造方法。
21. 【請求項２１】 前記分離工程の前に、前記回路膜上に
    支持基板を貼り合わせて、該回路膜と該支持基板とを一
    体化する一体化工程を行い、 前記分離工程では、前記支持基板と一体化された回路膜
    を、前記分離膜を境に剥離・分離することを特徴とする
    請求項１４記載の表示装置の製造方法。
22. 【請求項２２】 前記移設工程の前に前記回路膜を予め
    切断しておき、チップ化された前記回路膜を前記第１の
    基板上に少なくとも１つ以上移設配置することを特徴と
    する請求項１４記載の表示装置の製造方法。
23. 【請求項２３】 前記移設工程において、 少なくとも１つの、前記チップ化された回路膜を第３の
    基板上に移設配置した後、少なくとも１つ以上の前記回
    路膜を含む該第３の基板を、前記第１の基板上に配置す
    ることを特徴とする請求項１５記載の表示装置の製造方
    法。
24. 【請求項２４】 前記分離工程に関して、前記分離層を
    有する第２の基板上に形成した回路膜上に画像表示素子
    部を形成した後に、前記分離層から分離する工程である
    ことを特徴とする請求項１４記載の表示装置の製造方
    法。
25. 【請求項２５】 前記第１の基板上に前記回路膜をフェ
    イスアップ方向に配置し、電気的結線をメタライゼーシ
    ョンによって行うことを特徴とする請求項１記載の表示
    装置の製造方法。