JP4044276B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4044276B2 JP4044276B2 JP2000297672A JP2000297672A JP4044276B2 JP 4044276 B2 JP4044276 B2 JP 4044276B2 JP 2000297672 A JP2000297672 A JP 2000297672A JP 2000297672 A JP2000297672 A JP 2000297672A JP 4044276 B2 JP4044276 B2 JP 4044276B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protrusion
- region
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 209
- 239000012535 impurity Substances 0.000 claims description 66
- 238000002955 isolation Methods 0.000 claims description 38
- 239000010408 film Substances 0.000 description 123
- 239000010410 layer Substances 0.000 description 101
- 238000009792 diffusion process Methods 0.000 description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
- H10D30/0245—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] by further thinning the channel after patterning the channel, e.g. using sacrificial oxidation on fins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に３次元構造のＭＩＳ型電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
現在、３次元構造のＭＩＳ型電界効果トランジスタ（以下ＭＩＳＦＥＴと記す）の一種で、ＳＯＩ基板の単結晶シリコン層を短冊状に細く切り出して突起状領域を形成し、この突起状領域にゲート電極を立体交差させ、前記突起状領域の上面及び側面をチャネルとする、double gate型 Fully Depleted-ＳＯＩ ＭＯＳＦＥＴが提案されている（D.Hisamoto et al.:IEDM 1998 P.1032、X.Huang et al.:IEDM 1999 P.67、特開平2-263473号公報,特公平2-2768719号公報）。
【０００３】
前記ＭＯＳＦＥＴは、高い電流駆動力を実現しながら、従来よりもゲート幅Ｗ方向に対して省スペースであり、かつ短チャネル効果も抑制されており、将来のＬＳＩに用いられる素子として有望である。
【０００４】
図１３（ａ）〜図１３（ｃ）は、前述した従来の前記ＭＯＳＦＥＴの構成を示すレイアウト図及び断面図である。半導体基板１０１上には、絶縁膜１０２が形成され、さらにこの絶縁膜１０２上にはシリコンｆｉｎ層１０３が形成されている。シリコンｆｉｎ層１０３上には、絶縁膜１０４を介してソース１０５、ドレイン１０６が左右にそれぞれ形成されている。
【０００５】
さらに、ソース１０５及びドレイン１０６上には、ソース１０５及びドレイン１０６とゲート電極１０７とを絶縁するための絶縁膜１０８が形成されている。また、ソース１０５とドレイン１０６間の溝内の側面には、ソース１０５及びドレイン１０６とゲート電極１０７とを絶縁するための絶縁膜１０９が形成されている。さらに、これら絶縁膜１０９の間には、ゲート電極１０７が形成されている。
【０００６】
しかし、この素子の実現には、高価なＳＯＩ基板を使わなければならないため、大量生産させることを前提とするＬＳＩにとって、コスト上昇は免れない。さらに、ＳＯＩ基板の品質に起因する信頼性の劣化などが懸念される。
【０００７】
また、図１３（ａ）〜図１３（ｃ）に示したＳＯＩ構造を有する素子と同様な動作を行う素子は、通常のバルク基板を用いても形成できる。バルク基板を用いた素子は、素子領域となる基板突起部を有し、この素子領域の下部を選択的に酸化することによって実現している。
【０００８】
図１４は前述した従来のバルク基板を用いた素子の斜視図であり、図１５は前記素子の断面図である。半導体基板１１１上には、図１４及び図１５に示すように、絶縁膜１１２が形成されている。この絶縁膜１１２上には、ソース１１３、ドレイン１１４が形成され、ソース１１３とドレイン１１４との間の半導体層１１０上には、ゲート絶縁膜１１５を介してゲート電極１１６が立体交差するように形成されている。
【０００９】
しかしながら、図１４及び図１５に示す素子では、素子領域が微細化されてくると、酸化膜の膜厚制御が困難になることや、高温熱酸化による歪みなどが素子性能に影響することが懸念される。
【００１０】
また、前述した２つの素子に共通するが、ＳＯＩ構造を造ってしまうと、シリコン層の下部に存在する絶縁膜の熱伝導度が結晶シリコンよりも小さいことから、ドレイン電流Ｉｄによって発生するジュール熱に起因した発熱が起こって（self-heating）、ドレイン電流Ｉｄの劣化を引き起こすことが知られている。したがって、図１３、あるいは図１４及び図１５に示したこれらの素子は、ＬＳＩなどへの利用に対して必ずしも性能を十分に発揮できる状態ではない。
【００１１】
また、ＳＯＩ素子では、特にｎチャネルの電界効果トランジスタで顕著に見られるが、チャネル中でのインパクトイオン化によって発生したホールが逃げ場を失い、チャネル領域層の下部に蓄積して、いわゆる基板浮遊効果を引き起こす。このため、特に高速でスイッチングする素子では、その動作への基板浮遊効果の影響が懸念されている。
【００１２】
また、バルク基板を用いて、同様に３次元構造を持たせたＭＩＳＦＥＴとしては、米国特許第5844278号に記載されたＭＩＳＦＥＴがある。このＭＩＳＦＥＴは、バルク基板を突起状に加工して基板突起部（projection shape）を形成し、この基板突起部に前述した従来例のようなゲート電極構造を持たせたものである。
【００１３】
図１６及び図１７は、前記ＭＩＳＦＥＴの製造工程における断面図である。
【００１４】
図１６に示すように、半導体基板１２１上には突起状領域１２１Ａが形成されており、この突起状領域１２１Ａ上にはゲート絶縁膜１２２が形成されている。突起状領域１２１Ａの両側には絶縁膜１２３が形成されており、この絶縁膜１２３上にはマスク材１２４が形成されている。
【００１５】
前記ＭＩＳＦＥＴでは、ソース・ドレイン拡散層の深いところで発生するパンチスルーを防止するため、図１６に示す構造においてイオン注入が行われ、突起状領域１２１Ａの底部に高濃度の不純物領域１２５が形成されている。
【００１６】
さらに、図１７に示すように、前記突起状領域１２１Ａの上面及び側面に形成されるソース・ドレイン不純物拡散層１２６の深さを浅く形成することにより、上面と側面とがそれぞれほとんど独立したＭＩＳＦＥＴとして動作することを特徴としている。
【００１７】
前記ＭＩＳＦＥＴでは、ＳＯＩ構造ではなく、突起状領域１２１Ａと下部の半導体基板１２１とがつながっていることから、前述のジュール熱に起因した発熱（self-heating）や基板浮遊効果は低減されるという効果がある。
【００１８】
【発明が解決しようとする課題】
しかしながら、ゲート長が微細化され（例えば０．１μｍ以下）、かつ完全空乏化素子として動作させようとするときには、プロセス的に図１６及び図１７に示すような構造を実現することが難しくなってくる。したがって、このようなゲート長が０．１μｍ以下の世代に対応する新規構造を有する素子の開発が望まれている。
【００１９】
そこでこの発明は、前記課題に鑑みてなされたものであり、ゲート長が微細化された場合でも、完全空乏化素子として動作させることができ、ジュール熱に起因した発熱や基板浮遊効果が低減できる半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この発明の第１実施態様の半導体装置は、第１導電型の半導体基板に形成された柱状部の側面及び上面に、第１導電型の第１不純物領域、第２導電型の第２不純物領域、及び第１導電型の第３不純物領域が前記柱状部側から順に積層されてなる半導体層を有する突起部と、前記突起部の少なくとも側面上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極を挟むように前記突起部の第３不純物領域内に形成された第２導電型のソース領域及びドレイン領域と、前記突起部を挟むように前記半導体基板上に形成された第１、第２素子分離絶縁膜と、前記第１素子分離絶縁膜下の前記半導体基板内に形成された第１導電型の第４不純物領域と、前記第２素子分離絶縁膜下の前記半導体基板内に形成された第１導電型の第５不純物領域とを具備し、前記第３不純物領域は前記第４不純物領域及び第５不純物領域に接続されていることを特徴とする。
【００２１】
この発明の第２実施態様の半導体装置の製造方法は、第１導電型の半導体基板上に、第１導電型の半導体層を有する突起部を形成する工程と、前記突起部を挟む前記半導体基板の素子分離領域に第１導電型の第１、第２不純物領域を形成する工程と、前記素子分離領域の前記半導体基板上に第１、第２素子分離絶縁膜を形成する工程と、前記突起部の少なくとも側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記突起部の半導体層内に、前記ゲート電極を挟むように第２導電型のソース領域及びドレイン領域を形成する工程とを具備し、前記第１不純物領域と第２不純物領域は前記突起部下の前記半導体基板領域に互いに拡散し、拡散した前記第１及び第２不純物領域同士が前記突起部下の前記半導体基板内で接続されることを特徴とする。
【００２７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態の半導体装置として３次元構造のＭＩＳ型電界効果トランジスタ（ＭＩＳＦＥＴ）について説明する。
【００２８】
［第１の実施の形態］
図１は、この発明の第１の実施の形態の半導体装置の構成を示す斜視図である。
【００２９】
図１に示すように、ｐ型シリコン半導体基板１１には、この基板が突起状に加工されてなる基板突起部１１Ａが形成されている。基板突起部１１Ａは素子領域であり、この基板突起部１１Ａの両側の半導体基板１１は素子分離領域である。この素子分離領域の半導体基板１１上には、素子分離絶縁膜１２が形成されている。ここでは、例えば前記基板突起部１１Ａの厚さ（チャネル長と直交する方向の厚さに相当）は０．１μｍ程度以下であり、基板突起部１１Ａの基板１１からの高さは０．５μｍ〜１．０μｍ程度以下である。なお、この高さについては、１．０μｍ程度以下に限るわけではなく、製造技術的に可能であればこれ以上の高さであってもよい。
【００３０】
さらに、基板突起部１１Ａの両側面及び上面上には、ゲート絶縁膜１３が形成されている。すなわち、このゲート絶縁膜１３は、基板突起部１１Ａを覆うように形成されている。ゲート絶縁膜１３は、例えば熱酸化により形成したシリコン酸化膜からなる。
【００３１】
基板突起部１１Ａを覆う前記ゲート絶縁膜１３上の一部にはゲート電極１４が形成され、前記素子分離絶縁膜１２上の一部にもゲート電極１４が形成されている。基板突起部１１Ａの図面上の手前と奥の両側面内には、基板の導電型と逆の導電型（ｎ型）をもつソース拡散層１５とドレイン拡散層１６が形成されている。このソース拡散層１５及びドレイン拡散層１６の形成は、ゲート電極１４の形成後に、このゲート電極パターンをマスクとして自己整合的に行われ、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入によりリン（Ｐ）あるいはヒ素（Ａｓ）が導入される。
【００３２】
なお、ここでは、基板突起部１１Ａの両側面内のみに、ソース拡散層１５及びドレイン拡散層１６を形成したが、必要に応じて基板突起部１１Ａの上面内にもソース拡散層１５及びドレイン拡散層１６を形成し、この上面内の拡散層１５、１６にて配線層とのコンタクトを取るようにしてもよい。
【００３３】
さらに、前記素子分離絶縁膜１２及び基板突起部１１Ａ下の半導体基板１１内には、基板の導電型と同じ導電型（ｐ型）をもつ高濃度の不純物領域１７が形成されている。すなわち、基板突起部１１Ａ両側の素子分離絶縁膜１２下の半導体基板１１内にイオン注入により形成された不純物領域１７は、基板突起部１１Ａ下の半導体基板１１内にてつながっている。
【００３４】
また、前記素子分離絶縁膜１２には、半導体基板１１と配線層（図示せず）との電気的接続を得るためのコンタクト１８が形成されている。このコンタクト１８の形成では、コンタクトが接触する半導体基板１１上層には前記不純物領域１７が形成されているため、コンタクト１８の形成時にあらためて不純物のイオン注入を行うことなく、コンタクト１８と半導体基板１１との間でオーミックコンタクトが得られる。
【００３５】
図１に示すこの実施の形態の半導体装置は、前述した従来例のＳＯＩ基板を用いたＭＩＳＦＥＴと同等の機能を、バルク基板を用いたＭＩＳＦＥＴにて実現したものである。ゲート電極１４は、このゲート電極１４と配線層とをつなぐコンタクト領域（図示せず）を必要とするため、ＭＩＳＦＥＴの活性領域（チャネル部とソース・ドレイン部）以外の素子分離領域においても、ゲート電極１４と基板１１との重なり領域を持っている。
【００３６】
また、この半導体装置では、素子と素子の間の絶縁性を保つために、寄生ＭＩＳＦＥＴによって引き起こされる短チャネル効果を抑制することと、ゲート電極１４と下部基板１１との重なる部分において、素子分離領域の寄生ＭＩＳＦＥＴが実使用電圧内で常にオフ状態になるようにすることが必要である。
【００３７】
したがって、ここではゲート電極１４直下部を含む素子分離領域の基板内に、チャネル中のキャリアと逆の導電型（ｐ型）の不純物をドーピングして、不純物領域１７を形成している。さらに、素子分離領域の基板１１上に厚い素子分離絶縁膜１２を形成して、ゲート電極１４と基板１１との重なり部分で、実効的にゲート絶縁膜として働く絶縁膜の膜厚を厚くしている。これらにより、素子分離領域に形成される寄生ＭＩＳＦＥＴのしきい値電圧を高めることで、寄生ＭＩＳＦＥＴが常にオフ状態になるようにする。例えば、ｎチャネルのＭＩＳＦＥＴを形成する場合は、素子分離領域にはボロン（Ｂ）が導入され、前述したように不純物領域１７はｐ＋型領域になる。
【００３８】
ここで、さらに基板突起部１１Ａの厚さ（チャネル長と直交する方向の厚さ）を、ゲート電圧印加時に、基板突起部１１Ａ中に形成される最大空乏層の幅Ｗｄより狭めておくと、動作時に基板突起部１１Ａ中の全領域が空乏層で満たされることになる。これにより、この実施の形態のＭＩＳＦＥＴは、完全空乏化型のＳＯＩ素子と同等の動作をすることになる。この場合には、基板突起部１１Ａ中の不純物濃度が低くても、基板突起部１１Ａの両側面のゲート電極１４によってチャネル中のポテンシャル制御がなされるため、従来構造の平面型ＭＩＳＦＥＴと比較して、容易に短チャネル効果を押さえ込むことが可能である。
【００３９】
さらに、ＳＯＩ素子と同等の動作をさせる際には、基板突起部１１Ａの不純物濃度を低く設定できるので、結果的に基板不純物によって形成される垂直方向の電場が通常の平面型のＭＩＳＦＥＴよりも小さくなり、垂直電場の関数で表されるキャリア移動度が平面型素子よりも大きくなる。したがって、この実施の形態のＭＩＳＦＥＴでは、同じ動作電圧で、かつ等価なゲート幅Ｗの場合でも、平面型素子と比較して高電流駆動能力が得られる。
【００４０】
また、基板突起部１１Ａの厚さが薄くなってくると、素子分離領域の基板１１に垂直にイオン注入された不純物が横方向に拡散して、基板突起部１１Ａの下の基板１１が全てドーピングされるようになる。すなわち、両側の不純物領域１７が基板突起部１１Ａの下の基板１１中でつながり、基板突起部１１Ａの下部にも不純物領域１７が形成されることになる。したがって、この実施の形態の半導体装置では、素子分離領域のみならず、基板突起部１１Ａの下部にも不純物をドーピングすることができるため、素子分離耐性を改善できる。すなわち、素子のパンチスルー発生を防止でき、また隣接する素子間が誤ってオンするのを防げる。
【００４１】
さらには、完全空乏化型のＳＯＩ素子と同等の動作をしながら、チャネル部が下部基板１１と熱伝導率の低い絶縁膜で分離されていないため、放熱特性が改善でき、ジュール熱に起因した発熱（self-heating）による電流劣化を最小限にすることができる。
【００４２】
［第２の実施の形態］
一般的に、ＳＯＩ基板を用いたＭＩＳＦＥＴの場合、基板の不純物濃度を下げながら極めて短チャネルの素子を形成しようとすると、ドレイン側からの空乏層の伸びでソースとドレイン間にパンチスルーが発生してしまう可能性がある。短チャネル効果を抑制するためには、この空乏層の伸びを制御しなければならない。
【００４３】
従来のＳＯＩ基板を用いた完全空乏化型の平面型ＭＩＳＦＥＴの場合には、チャネルを形成するシリコン膜の膜厚を非常に薄くすることにより、パンチスルーの発生を抑えている。しかし、ゲート長が１００ｎｍ以下になってくると、前記シリコン膜もそれ以上に薄膜化する必要があり、素子形成上の困難度が上昇する。
【００４４】
ここで、図１に示したように、トランジスタの基板突起部の高さを高くし、かつチャネル幅Ｗを大きくして、電流が流れる面積を実効的に増やそうとした場合を考える。
【００４５】
この場合、基板突起部の両側面部に形成されるトランジスタ部分は、ＳＯＩ素子と同等の動作を行う薄膜素子として短チャネル効果の抑制には比較的有利である。なぜならば、その基板突起部の幅でチャネルとなるシリコン層の厚さが規定されるのと、ダブルゲート構造になっていることが有利に働くからである。
【００４６】
その一方で、基板突起部の上面部に形成されるトランジスタに対しては、基板突起部の側面部に形成されたドレイン部の不純物拡散層の影響を受けて、チャネルの一部はドレインの接合深さが深くなってしまうのと、実効的なＳＯＩ膜厚が（縦方向に）大きく見えることになる。
【００４７】
その結果として、ソース・ドレイン構造にも依存するが、ドレイン側の空乏層の伸びが大きくなり、ソース・ドレイン間のパンチスルーが起こりやすくなる。これは、特に側面（基板突起部）の高さが０．１μｍ以上の素子においては顕著になる。このため、チャネル幅Ｗを基板突起部の高さを高くすることで補って、見かけ上の電流駆動力を高めようとすると、ますますパンチスルーが起こりやすくなってしまう。
【００４８】
この欠点を、基板の不純物濃度プロファイルを最適化することで補おうとしたのが、図１６に示す従来例である。しかしながら、この場合にもゲート幅Ｗが大きくなると、すなわち基板突起部の高さが高くなると、パンチスルーが起こりえる領域全体に不純物をドーピングすることは難しく、ゲート幅Ｗの実質的な上限が、例えばイオン注入技術で不純物をドーピングできる深さの範囲で決まってしまう。
【００４９】
そこで、この第２の実施の形態では、このような素子構造の下で極微細なゲート電極を形成する場合にソース・ドレイン間のパンチスルーを防ぐために、基板突起部の最上面の部分（上面部）にＭＩＳＦＥＴのチャネルが形成されないようにし、基板突起部の側面部のみをチャネルとして使うようにすればよいことを提案する。すなわち、この発明の第２の実施の形態の半導体装置は、従来例と異なり、基板突起部の最上部をチャネルとして使わないようにすることが基本的な特徴である。
【００５０】
基板突起部の上面部にチャネルが形成されないようにする構造として、いくつか挙げられるが、図２ではチャネル中のキャリアと逆の導電型の不純物で上面部をドーピングした例、図３では基板突起部の上面部上に形成するゲート酸化膜の膜厚を実効的に厚くして、実使用電圧範囲内でチャネルが形成されないようにした例、さらに、図４ではゲート電極が基板突起部の上面部と重ならないようにしてチャネルが形成されないようにした例を示す。また、図２、図３、及び図４に示す構造を組み合わせてもよい。
【００５１】
以下に、図２、図３、及び図４に示す例を詳述する。
【００５２】
図２は、第２の実施の形態の半導体装置の構成を示す斜視図である。
【００５３】
基板突起部１１Ａの上層部分には、図２に示すように、チャネル中のキャリアと逆の導電型（ｐ型）の不純物がドーピングされた不純物領域２１が形成されている。その他の構成は、前述した第１の実施の形態と同様である。
【００５４】
このような構造の半導体装置の製造方法は、例えば次のように行う。まず、基板突起部１１Ａを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜を半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、反応性イオンエッチング（以下、ＲＩＥと記す）により半導体基板１１を短冊状に切り出して、所定の幅と高さで突起した基板突起部１１Ａを形成する。
【００５５】
前記基板突起部１１Ａを形成した後、基板突起部１１Ａの上面部に対して、イオン注入により垂直に不純物を導入する。このときの前記不純物のイオン注入は、例えばこの実施の形態のようにｎチャネルＭＩＳＦＥＴでは、ボロン（Ｂ）を加速電圧１５ｋｅＶ、ドーズ量５×１０１３ｃｍ−２程度以上で行われる。
【００５６】
続いて、熱酸化法により、基板突起部１１Ａの両側面及び上面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このゲート絶縁膜１３上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００５７】
さらに、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入により不純物（例えば、ＰあるいはＡｓ）を導入し、ソース拡散層１５及びドレイン拡散層１６を形成する。
【００５８】
図３は、第２の実施の形態の変型例の半導体装置の構成を示す斜視図である。
【００５９】
基板突起部１１Ａの上面には、図３に示すように、絶縁膜２２が形成されている。この絶縁膜２２には、基板突起部１１Ａを形成する際に用いたキャップ膜（例えばシリコン窒化膜）を剥離せずにそのまま用いるとよい。また、絶縁膜２２として、シリコン酸化膜を別途形成してもよい。その他の構成は、前述した第１の実施の形態と同様である。
【００６０】
前記構成を有する半導体装置では、基板突起部１１Ａの上面部において、デート電極１４と基板突起部１１Ａ間の絶縁膜が厚くなり、実使用の電圧範囲内でチャネルが形成されることはない。
【００６１】
このような構造の半導体装置の製造方法は、例えば次のように行う。まず、基板突起部１１Ａを形成する際に、キャップ膜としての絶縁膜２２、例えばシリコン窒化膜を半導体基板１１上にパターニングする。この絶縁膜２２をマスクとして、ＲＩＥを行い、突起状の基板突起部１１Ａを形成する。
【００６２】
続いて、前記絶縁膜２２を剥離せずに、熱酸化法により、基板突起部１１Ａの両側面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このような構造の基板突起部１１Ａ上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００６３】
さらに、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入により不純物（例えば、ＰあるいはＡｓ）を導入し、ソース拡散層１５及びドレイン拡散層１６を形成する。
【００６４】
図４は、第２の実施の形態の他の変型例の半導体装置の構成を示す斜視図である。
【００６５】
基板突起部１１Ａの上面上には、図４に示すように、ゲート電極が形成されておらず、側面上のみにゲート電極１４Ａ、１４Ｂが形成されている。すなわち、基板突起部１１Ａの両側面上には、この基板突起部１１Ａを挟み込むように、２つのゲート電極１４Ａ、１４Ｂが自己整合的に形成されており、これら２つのゲート電極１４Ａ、１４Ｂはチャネル長と直交する直線上に配置されている。この半導体装置では、ゲート電極が分断されているため、分断された２つのゲート電極１４Ａ、１４Ｂにそれぞれコンタクトを設ける必要がある。その他の構成は、前述した第１の実施の形態と同様である。
【００６６】
このような構造を持つ半導体装置では、２つのゲート電極１４Ａ、１４Ｂに同じバイアスを印加するダブルゲートのＦＥＴモードとして使用することができるし、また２つのゲート電極１４Ａ、１４Ｂにそれぞれ異なる電圧を印加して使用することも可能である。
【００６７】
例えば、２つのゲート電極１４Ａ、１４Ｂにそれぞれ異なる電圧を印加する例としては、２つのゲート電極１４Ａ、１４Ｂのうち、１つにチャネル側のゲート電圧を与え、残りの１つに基板電位として、前記チャネル側のゲート電極と異なる電位を与えるバックゲートＦＥＴモードとして使用することができる。図２に示したような完全空乏化型素子は、製造後にしきい値電圧を変えることができないが、図４に示す半導体装置はバックゲートＦＥＴモードとして使用すれば、しきい値電圧を制御することができる。
【００６８】
図４に示す半導体装置を複数個用いて、２つのゲート電極１４Ａ、１４Ｂに同じバイアスを印加するダブルゲートのＦＥＴモードの素子と、２つのゲート電極１４Ａ、１４Ｂのうち、１つにチャネル側のゲート電圧を与え、残りの１つに基板電位として、前記チャネル側のゲート電圧と異なる電位を与えるバックゲートＦＥＴモードの素子とを、配線と電源とを変えることによって混載することもできる。
【００６９】
図４に示す構造を持つ半導体装置の製造方法は、例えば次のように行う。まず、基板突起部１１Ａを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜を半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、ＲＩＥを行い、突起状の基板突起部１１Ａを形成する。
【００７０】
続いて、前記シリコン窒化膜を剥離せずに、熱酸化法により、基板突起部１１Ａの両側面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このような構造の基板突起部１１Ａ上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００７１】
その後、ＣＭＰにより基板突起部１１Ａの上面に存在するポリシリコン膜を研磨するか、あるいはＲＩＥにより前記ポリシリコン膜をエッチングする。さらに、基板突起部１１Ａの上面上に存在する絶縁膜を除去する。さらに、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入により不純物（例えば、ＰあるいはＡｓ）を導入し、ソース拡散層１５及びドレイン拡散層１６を形成する。なお、この場合は、ＳＯＩ素子と同等な動作を行うセルフアラインなダブルゲートのＭＩＳＦＥＴを形成することが可能である。
【００７２】
これら第２の実施の形態の半導体装置は、いずれもＳＯＩ基板を用いた完全空乏化型のＭＩＳＦＥＴと同様な動作をさせることが可能であり、その他の構成も前記第１の実施の形態と同様である。
【００７３】
また、基板突起部１１Ａの上面部にチャネル部分が形成されないようにすることは、将来的に、基板突起部１１Ａの厚さを薄くしなければならないことと、電流駆動力を得るために基板突起部１１Ａの高さ（縦方向の長さ）を１μｍ程度以上にしなければならないといった条件下の場合にはそれほど大きなダメージとならず、むしろ積極的に基板突起部１１Ａの上面部を使わないという本発明の特徴が短チャネル効果の抑制に有効な手段を提供することは明らかである。
【００７４】
なお、基板突起部１１Ａの側面のみでトランジスタ動作させる際には、シリコンであれば側面が（１００）面で、かつチャネル方向も［１００］を向いていることがキャリア移動度を大きくするために必要である。
【００７５】
［第３の実施の形態］
図１３、図１４に示した従来の３次元構造のＭＩＳＦＥＴでは、完全空乏化型ＳＯＩ素子を実現するためにチャネル部分を薄膜化する必要がある。もし、その膜厚が５０ｎｍ以下になる場合、いわゆるソース・ドレイン拡散層を作る際には、浅い接合を形成するという面で有利となるが、その一方で基板のソース・ドレイン拡散層が従来型の平面型ＭＩＳＦＥＴに比較すると非常に薄くなる。このため、ソース・ドレイン部の寄生抵抗が高くなり、その結果として電流駆動能力が劣化することが予想される。
【００７６】
そこで、この第３の実施の形態では、図５、図６（ａ）〜図６（ｄ）に示すようなチャネル領域とその端部近傍のみを薄膜化し、それ以外のソース・ドレインが形成される領域は薄膜化していない厚膜の基板突起部を用いることにより、寄生抵抗の増加を最小限にしたことを特徴とするＭＩＳＦＥＴを提案する。
【００７７】
図５は、第３の実施の形態の半導体装置の構成を示す斜視図である。図６（ａ）は前記半導体装置の平面図であり、図６（ｂ）は前記半導体装置の側面図、図６（ｃ）は前記平面図における６Ｃ−６Ｃ線に沿った断面図、図６（ｄ）は前記平面図における６Ｄ−６Ｄ線に沿った断面図である。
【００７８】
図５、及び図６（ａ）〜図６（ｄ）に示す構造の半導体装置の製造方法は、例えば次のように行う。なお、素子形状は製造方法によって多少変動する。
【００７９】
まず、厚い半導体基板の突起領域に合わせてシリコン半導体基板１１を切り出し、厚さ（チャネル長と直交する方向の厚さ）０．１５μｍ〜０．２０μｍ程度の突起状の基板突起領域を形成する。次に、ゲート電極形成用のマスクとなる絶縁膜（例えばシリコン窒化膜）を堆積し、リソグラフィ法を用いてパターニングを行い、前記シリコン窒化膜にゲート電極形成用の溝を形成する。
【００８０】
ここで、基板１１を５０ｎｍ〜１００ｎｍ程度酸化すると、いわゆるＬＯＣＯＳ素子分離で用いられる酸化膜の形状と同等なバーズビークの入った形状になり、その酸化膜を選択的に除去することによって、ソース・ドレイン部は厚く、チャネル部とこのチャネル部近傍の拡散部の一部は薄い短冊状の基板突起部３１Ａが形成できる。
【００８１】
その後、このゲート電極形成用マスク内の薄膜化された基板突起部３１Ａの上面及び両側面上にゲート絶縁膜１３を形成する。さらに、ゲート電極形成用マスク内のゲート絶縁膜１３上に、例えばポリシリコン膜を埋め込み、ＣＭＰにより余剰なポリシリコン膜を研磨してゲート電極１４を形成する。
【００８２】
次に、前記ゲート電極形成用マスク材（シリコン窒化膜）を除去し、その後、チャネル領域を除く基板突起部３１Ａの両側面内（ソース・ドレイン形成部）にイオン注入、もしくは気相ドーピングなどを行うことにより、深くかつ低抵抗なソース拡散層１５及びドレイン拡散層１６を形成する。これと同時に、チャネル領域の端部近傍の拡散部には、基板が薄いために浅い接合が形成される。この拡散部と深い接合部でドーピング条件の調整が必要な場合は従来の平面型ＭＩＳＦＥＴの場合と同じく、拡散部で浅い接合を形成後、ゲート側壁を形成して深い接合を形成することが可能である。同様な構造は、基板突起部にトランジスタを形成した後、エピタキシャル技術を用いたエレベーテッド ソース・ドレイン(elevated source/drain)構造を適用することによっても形成できる。
【００８３】
なお、この実施の形態では、基板突起部３１Ａの両側面内のみに、ソース拡散層１５及びドレイン拡散層１６を形成したが、必要に応じて基板突起部３１Ａの上面内にもソース拡散層１５及びドレイン拡散層１６を形成し、この上面内の拡散層１５、１６にて配線層とのコンタクトを取るようにしてもよい。
【００８４】
［第４の実施の形態］
前述したように、微細ゲートを持つＳＯＩ素子と同等な動作を行うＭＩＳＦＥＴを作るためには、従来型、３次元型を問わず、チャネル部分を非常に薄いシリコン膜で形成する必要がある。しかしながら、場合によってはいままで述べてきた構造では、半導体基板の加工、特にリソグラフィ法とＲＩＥによる加工が将来的に非常に難しくなることが予想される。
【００８５】
そこで、この第４の実施の形態では、短冊状の基板突起部を比較的厚く（例えば、厚さ０．５μｍ〜１．０μｍ程度）形成し、ＳＯＩ素子と同等な動作を行う３次元型ＭＩＳＦＥＴを提案する。第４の実施の形態は、イントリンシックのピラーを基板突起部として形成した後、さらにｐ＋層、ｎ−層、ｐ−層の順で積層された積層チャネル構造を形成することを特徴とする。
【００８６】
図７は、第４の実施の形態の半導体装置の構成を部分的に示す斜視図である。なお、図７はチャネル部分を示すもので、ソース・ドレイン拡散層が形成される突起部については、図５、図６で示されるように厚膜となっている。
【００８７】
まず、基板突起部４１Ａを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜をｐ型シリコン半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、ＲＩＥにより半導体基板１１を短冊状に切り出して、所定の幅と高さで突起したイントリンシックのピラーを形成する。このピラーの側面及び上面に、すなわちピラーの周囲を取りまくように、選択エピタキシャル成長によりｐ＋層４２、ｎ−層４３、及びｐ−層４４を順に形成して基板突起部４１Ａを形成する。
【００８８】
さらに、熱酸化法により、基板突起部４１Ａの両側面及び上面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このゲート絶縁膜１３上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００８９】
図８は、第４の実施の形態の変型例の半導体装置の構成を部分的に示す斜視図である。なお、図８はチャネル部分を示すもので、ソース・ドレイン拡散層が形成される突起部については、図５、図６で示されるように厚膜となっている。
【００９０】
まず、基板突起部４１Ｂを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜を半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、ＲＩＥにより半導体基板１１を短冊状に切り出して、所定の幅と高さで突起したイントリンシックのピラーを形成する。
【００９１】
続いて、イオン注入により素子分離領域の基板１１に不純物（例えば、Ｂ）を導入し、ｐ＋型の不純物領域１７を形成すると同時に、前記ピラーにも前記不純物を導入し、ｐ＋層４２を形成する。その後、素子分離領域の基板１１上に素子分離絶縁膜（例えば、シリコン酸化膜）１２を形成する。
【００９２】
さらに、選択エピタキシャル成長により、ｐ＋層４２上に、このｐ＋層４２を取りまくように、ｎ−層４３とｐ−層（チャネル層）４４を成長させる。これにより、基板突起部４１Ｂを形成する。
【００９３】
前述した図８に示す半導体装置では、素子分離領域の基板１１へのｐ＋型不純物領域１７の形成がまだピラーが細い段階で、すなわちピラーが形成されて直ぐになされるため、ｐ型不純物が基板突起部４１Ｂの下まで拡散し、もっとも内側にあるピラーのｐ＋層４２に接触するようになる。これにより、素子分離領域の基板１１のｐ＋型不純物領域１７に電位を印加すれば、基板突起部４１Ｂの内部のｐ＋層４２にも電位を印加することが可能となり、このデバイスを４端子素子として動作させることができる。
【００９４】
図７または図８に示す第４の実施の形態の半導体装置では、ゲート電圧によらず、ｎ−層４３を完全に空乏化させるような厚さと不純物濃度にし、かつｐ＋層４２とｐ−層４４の不純物濃度の設定を最適化してやれば、ｎ−層４３に形成される空乏層で、チャネルを形成するｐ−層４４と基板１１とを電気的に分離できる。これにより、ＳＯＩ基板を用いたＭＩＳＦＥＴと等価な素子構造を実現することが可能となる。この場合、完全空乏化素子を実現するためには、チャネル層（ｐ−層４４）の厚みを薄くすることで、完全空乏化素子と同等の構造を得ることができる。
【００９５】
さらに、基板突起部４１Ａ、４１Ｂの中央部のピラーを任意の太さに形成できるため、動作領域が薄膜ＳＯＩと等価にできる構造で、かつ基板加工上、無理なく基板突起部４１Ａ、４１Ｂを形成できる寸法領域を用いることができ、素子作成上の困難度を小さくすることができる。
【００９６】
また、図７、図８に示した部分はゲート直下のチャネル部のみの拡大図であり、ソース・ドレイン部ではソース・ドレイン拡散層とｎ−層４３が接触しないような構造にすることが必要である。従って、ソース・ドレイン構造は図５、図６に示したものと同様に選択エピタキシャル成長を用いたエレベーテッド ソース・ドレイン(elevated source/drain)構造、またはソース・ドレインにhalo構造（ポケット構造）を用いるとよい（ここでは図示せず）。これらを用いれば、ｎ−層４３とソース・ドレイン拡散層（ｎ＋層）の接触を容易に防ぐことができ、図７または図８に示すチャネル構造が実現可能となる。
【００９７】
また、この第４の実施の形態では、ｎチャネル電界効果トランジスタについて説明したが、不純物の導電型を逆にすることにより、ｐチャネル電界効果トランジスタに関しても適用可能である。また、ウェル、チャネル部のドーピングを分けること、halo構造などを最適化することにより、高性能なＣＭＯＳ ＳＯＩ素子が実現できる。
【００９８】
［第５の実施の形態］
前述した３次元型ＭＩＳＦＥＴにおいて、チャネル幅Ｗを大きく、すなわち基板突起部の高さを高くした場合、ゲート電極のコンタクト領域とソース・ドレイン拡散層のコンタクト領域の高さの差が大きくなり、同一工程を用いたコンタクトの形成が困難になるという問題が将来発生する可能性がある。例えば、チャネル幅Ｗを２μｍ程度にする場合、基板突起部の高さは１μｍ程度にする必要があり、この場合、加工上の問題からゲートであるポリシリコンの厚さを基板突起部の高さと同程度まで厚くすることは不可能である。ポリシリコンの厚さを基板突起部の高さと同程度まで厚くすると、アスペクト比が大きくなり、ＲＩＥで切れないからである。
【００９９】
実際的なポリシリコンの堆積膜厚はせいぜい２００ｎｍ程度までであり、基板突起部の上面とゲート電極の上面に約８００ｎｍの段差がついてしまう。例えば、１５０ｎｍ×１５０ｎｍ程度の微細なコンタクトホールを形成するためには、前記段差が大きいため、非常に大きなアスペクト比（〜５．３＋層間膜の分）の穴をＲＩＥで形成しなければならなくなり、リソグラフィ法やＲＩＥの特性から現状では大変難しい。
【０１００】
そこで、第５の実施の形態は、前述した３次元型のＭＩＳＦＥＴにおいて、図９に示すようなゲート電極形状を持ち、基板突起部のソース・ドレイン拡散層のコンタクト領域とゲート電極のコンタクト領域の高さの差が２００ｎｍ以内であることを特徴とする。
【０１０１】
図９は、第５の実施の形態の半導体装置の構成を示す斜視図である。
【０１０２】
まず、ｐ型シリコン半導体基板１１を切り出し、厚さ（チャネル長と直交する方向の厚さ）２μｍ程度の突起状の基板突起部を形成する。次に、ゲート電極形成用のマスクとなる絶縁膜（例えばシリコン窒化膜）を堆積し、リソグラフィ法とＲＩＥを用いて、前記シリコン窒化膜をエッチングしてゲート電極形成用の溝を形成する。
【０１０３】
ここで、溝内の基板１１を５０ｎｍ〜１００ｎｍ程度酸化すると、いわゆるＬＯＣＯＳ素子分離で用いられる酸化膜の形状と同等なバーズビークの入った形状になり、その酸化膜を選択的に除去することによって、図９に示すようにソース・ドレイン部は厚く、拡散部の一部とチャネル部は薄い基板突起部５１Ａが形成できる。
【０１０４】
その後、このゲート電極形成用マスク内の基板突起部５１Ａの両側面及び上面にゲート絶縁膜１３を形成する。さらに、ゲート電極形成用マスク内に、例えばポリシリコン膜を埋め込み、余剰となったポリシリコン膜をＣＭＰで研磨することによりゲート電極５４を形成する。
【０１０５】
このようにして、ゲート電極５４であるポリシリコン膜の膜厚を最初に比較的大きくしておけば、ゲート電極５４を図９に示すような高さのある形状にすることができ、ゲート電極５４上のコンタクト位置とソース・ドレイン拡散層１５、１６上のコンタクト位置との段差を小さくすることができる。
【０１０６】
素子分離絶縁膜１２上に微細なゲートパターンを形成することは、基板突起部５１Ａと絶縁膜１２との段差が大きい場合でも、コンタクトホールの場合と違ってゲート幅方向にはスペースがあるので比較的容易である。
【０１０７】
図９に示す半導体装置の構造及び製造方法によって、コンタクトホールのアスペクト比を小さくでき、ゲート電極５４上とソース・ドレイン拡散層１５、１６上とで同時にコンタクトホールを開口することが可能となる。また、ゲート電極５４の寄生抵抗もポリシリコンの膜厚が厚い分だけ低減できる。
【０１０８】
［第６の実施の形態］
この第６の実施の形態では、エピタキシャル成長によって基板突起部を形成し、さらにソース・ドレイン拡散層へのコンタクト形成を容易にした例を説明する。
【０１０９】
図１０（ａ）〜図１０（ｄ）は第６の実施の形態の半導体装置の製造方法を示す断面図であり、図１１（ａ）〜図１１（ｃ）は前記半導体装置の製造方法を示す平面図である。
【０１１０】
まず、図１０（ａ）に示すように、シリコン半導体基板６１上に絶縁膜６２を形成し、リソグラフィ法及びドライエッチングにより絶縁膜６２のパターニングを行い、ＭＩＳＦＥＴのチャネル部を形成する部位に開口部６３を形成する。このときの平面構造は、図１１（ａ）に示すようになる。
【０１１１】
続いて、開口部６３内のシリコン半導体基板６１をシードとして、シリコンのエピタキシャル成長を行い、図１０（ｂ）に示すように、絶縁膜６２上にオーバーグロースさせエピタキシャル層６４を形成する。
【０１１２】
さらに、リソグラフィ法及びドライエッチングによりエピタキシャル層６４のパターニングを行い、図１０（ｃ）に示すように、ソース、ドレイン、及びチャネルとなる基板突起部６４Ａを形成する。このとき、上面からみた基板突起部６４Ａの平面形状は、図１１（ｂ）に示すように、ソース拡散層及びドレイン拡散層が形成される上下側の部分で、チャネルが形成される中央部分より大きくなっている。
【０１１３】
次に、図１０（ｄ）に示すように、基板突起部６４Ａの上面及び側面上にゲート絶縁膜６５を形成する。さらに、ゲート絶縁膜６５上にゲート電極となる材料を堆積し、リソグラフィ法及びドライエッチングによりパターニングを行い、ゲート電極６６を形成する。ゲート電極６６の形成後に、このゲート電極パターンをマスクとした自己整合的なイオン注入により、ゲート電極６６下を除く基板突起部６４Ａにリン（Ｐ）あるいはヒ素（Ａｓ）の導入を行い、ソース拡散層６７及びドレイン拡散層６８を形成する。このときの平面構造は、図１１（ｃ）に示すようになる。以上のような工程によって製造された半導体装置の斜視図を図１２に示す。
【０１１４】
前記製造工程により製造された図１２に示す構造を有する半導体装置では、デルタあるいはフィン型と称されるＭＩＳＦＥＴのソース・ドレイン部の基板に対する絶縁性が確保できる。この結果、素子と素子との間の距離を縮小しても、隣接する素子間が誤ってオンするおそれが小さく、素子分離耐性を改善できる。また、チャネル部は基板６１から成長したエピタキシャル層６４によって形成されているため、チャネルのバイアスを基板側より制御することができる。さらに、図５、図６に示す構造と同様に、ソース拡散層６７及びドレイン拡散層６８が形成される基板突起部６４Ａのチャネル長と直交する方向の長さは、チャネルが形成される中央部分のチャネル長と直交する方向の長さより長くなっているため、チャネル部分を薄膜化してＳＯＩ素子と等価の動作を実現したうえで、ソース・ドレイン部を低抵抗化することができ、さらにソース・ドレイン拡散層へのコンタクトの形成が容易になる。
【０１１５】
この実施の形態の半導体装置では、チャネル部が基板と導通しているため、基板バイアスをかけることができ、しきい値制御、及び基板浮遊効果の低減が可能となる。さらに、チャネル部からソース・ドレイン拡散層が単結晶シリコンにより形成されているため、寄生抵抗の低抵抗化が実現できる。
【０１１６】
前述した各実施の形態では、ｎチャネルのＭＩＳ型電界効果トランジスタを例として説明したが、これに限るわけではなく、適当なプロセス条件を用いて導電型を変えることにより、ｐチャネルのＭＩＳ型電界効果トランジスタを形成することも可能である。
【０１１７】
【発明の効果】
以上述べたようにこの発明によれば、ゲート長が微細化された場合でも、完全空乏化素子として動作させることができ、ジュール熱に起因した発熱や基板浮遊効果が低減できる半導体装置を提供することが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の構成を示す斜視図である。
【図２】この発明の第２の実施の形態の半導体装置の構成を示す斜視図である。
【図３】この発明の第２の実施の形態の変型例の半導体装置の構成を示す斜視図である。
【図４】この発明の第２の実施の形態の他の変型例の半導体装置の構成を示す斜視図である。
【図５】この発明の第３の実施の形態の半導体装置の構成を示す斜視図である。
【図６】（ａ）は前記第３の実施の形態の半導体装置の平面図であり、（ｂ）は前記半導体装置の側面図、（ｃ）は前記平面図における６Ｃ−６Ｃ線に沿った断面図、（ｄ）は前記平面図における６Ｄ−６Ｄ線に沿った断面図である。
【図７】この発明の第４の実施の形態の半導体装置の構成を部分的に示す斜視図である。
【図８】この発明の第４の実施の形態の変型例の半導体装置の構成を部分的に示す斜視図である。
【図９】この発明の第５の実施の形態の半導体装置の構成を示す斜視図である。
【図１０】（ａ）〜（ｄ）は、この発明の第６の実施の形態の半導体装置の製造方法を示す断面図である。
【図１１】（ａ）〜（ｃ）は、前記第６の実施の形態の半導体装置の製造方法を示す平面図である。
【図１２】前記第６の実施の形態の半導体装置の構成を示す斜視図である。
【図１３】（ａ）〜（ｃ）は、従来の第１例のＭＯＳＦＥＴの構成を示すレイアウト図及び断面図である。
【図１４】従来のバルク基板を用いたＭＯＳＦＥＴの斜視図である。
【図１５】前記ＭＯＳＦＥＴの断面図である。
【図１６】従来の第２例のＭＩＳＦＥＴの構成を示す断面図である。
【図１７】従来の第３例のＭＩＳＦＥＴの構成を示す断面図である。
【符号の説明】
１１…ｐ型シリコン基板
１１Ａ…基板突起部
１２…絶縁膜
１３…ゲート絶縁膜
１４…ゲート電極
１４Ａ…ゲート電極
１４Ｂ…ゲート電極
１５…ソース拡散層
１６…ドレイン拡散層
１７…不純物領域
１８…コンタクト
２１…不純物領域
２２…絶縁膜
３１Ａ…基板突起部
４１Ａ…基板突起部
４１Ｂ…基板突起部
４２…ｐ＋層
４３…ｎ−層
４４…ｐ−層
５１Ａ…基板突起部
５４…ゲート電極
６１…シリコン半導体基板
６２…絶縁膜
６３…開口部
６４…エピタキシャル層
６４Ａ…基板突起部
６５…ゲート絶縁膜
６６…ゲート電極
６７…ソース拡散層
６８…ドレイン拡散層
【発明の属する技術分野】
この発明は、半導体装置に関し、特に３次元構造のＭＩＳ型電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
現在、３次元構造のＭＩＳ型電界効果トランジスタ（以下ＭＩＳＦＥＴと記す）の一種で、ＳＯＩ基板の単結晶シリコン層を短冊状に細く切り出して突起状領域を形成し、この突起状領域にゲート電極を立体交差させ、前記突起状領域の上面及び側面をチャネルとする、double gate型 Fully Depleted-ＳＯＩ ＭＯＳＦＥＴが提案されている（D.Hisamoto et al.:IEDM 1998 P.1032、X.Huang et al.:IEDM 1999 P.67、特開平2-263473号公報,特公平2-2768719号公報）。
【０００３】
前記ＭＯＳＦＥＴは、高い電流駆動力を実現しながら、従来よりもゲート幅Ｗ方向に対して省スペースであり、かつ短チャネル効果も抑制されており、将来のＬＳＩに用いられる素子として有望である。
【０００４】
図１３（ａ）〜図１３（ｃ）は、前述した従来の前記ＭＯＳＦＥＴの構成を示すレイアウト図及び断面図である。半導体基板１０１上には、絶縁膜１０２が形成され、さらにこの絶縁膜１０２上にはシリコンｆｉｎ層１０３が形成されている。シリコンｆｉｎ層１０３上には、絶縁膜１０４を介してソース１０５、ドレイン１０６が左右にそれぞれ形成されている。
【０００５】
さらに、ソース１０５及びドレイン１０６上には、ソース１０５及びドレイン１０６とゲート電極１０７とを絶縁するための絶縁膜１０８が形成されている。また、ソース１０５とドレイン１０６間の溝内の側面には、ソース１０５及びドレイン１０６とゲート電極１０７とを絶縁するための絶縁膜１０９が形成されている。さらに、これら絶縁膜１０９の間には、ゲート電極１０７が形成されている。
【０００６】
しかし、この素子の実現には、高価なＳＯＩ基板を使わなければならないため、大量生産させることを前提とするＬＳＩにとって、コスト上昇は免れない。さらに、ＳＯＩ基板の品質に起因する信頼性の劣化などが懸念される。
【０００７】
また、図１３（ａ）〜図１３（ｃ）に示したＳＯＩ構造を有する素子と同様な動作を行う素子は、通常のバルク基板を用いても形成できる。バルク基板を用いた素子は、素子領域となる基板突起部を有し、この素子領域の下部を選択的に酸化することによって実現している。
【０００８】
図１４は前述した従来のバルク基板を用いた素子の斜視図であり、図１５は前記素子の断面図である。半導体基板１１１上には、図１４及び図１５に示すように、絶縁膜１１２が形成されている。この絶縁膜１１２上には、ソース１１３、ドレイン１１４が形成され、ソース１１３とドレイン１１４との間の半導体層１１０上には、ゲート絶縁膜１１５を介してゲート電極１１６が立体交差するように形成されている。
【０００９】
しかしながら、図１４及び図１５に示す素子では、素子領域が微細化されてくると、酸化膜の膜厚制御が困難になることや、高温熱酸化による歪みなどが素子性能に影響することが懸念される。
【００１０】
また、前述した２つの素子に共通するが、ＳＯＩ構造を造ってしまうと、シリコン層の下部に存在する絶縁膜の熱伝導度が結晶シリコンよりも小さいことから、ドレイン電流Ｉｄによって発生するジュール熱に起因した発熱が起こって（self-heating）、ドレイン電流Ｉｄの劣化を引き起こすことが知られている。したがって、図１３、あるいは図１４及び図１５に示したこれらの素子は、ＬＳＩなどへの利用に対して必ずしも性能を十分に発揮できる状態ではない。
【００１１】
また、ＳＯＩ素子では、特にｎチャネルの電界効果トランジスタで顕著に見られるが、チャネル中でのインパクトイオン化によって発生したホールが逃げ場を失い、チャネル領域層の下部に蓄積して、いわゆる基板浮遊効果を引き起こす。このため、特に高速でスイッチングする素子では、その動作への基板浮遊効果の影響が懸念されている。
【００１２】
また、バルク基板を用いて、同様に３次元構造を持たせたＭＩＳＦＥＴとしては、米国特許第5844278号に記載されたＭＩＳＦＥＴがある。このＭＩＳＦＥＴは、バルク基板を突起状に加工して基板突起部（projection shape）を形成し、この基板突起部に前述した従来例のようなゲート電極構造を持たせたものである。
【００１３】
図１６及び図１７は、前記ＭＩＳＦＥＴの製造工程における断面図である。
【００１４】
図１６に示すように、半導体基板１２１上には突起状領域１２１Ａが形成されており、この突起状領域１２１Ａ上にはゲート絶縁膜１２２が形成されている。突起状領域１２１Ａの両側には絶縁膜１２３が形成されており、この絶縁膜１２３上にはマスク材１２４が形成されている。
【００１５】
前記ＭＩＳＦＥＴでは、ソース・ドレイン拡散層の深いところで発生するパンチスルーを防止するため、図１６に示す構造においてイオン注入が行われ、突起状領域１２１Ａの底部に高濃度の不純物領域１２５が形成されている。
【００１６】
さらに、図１７に示すように、前記突起状領域１２１Ａの上面及び側面に形成されるソース・ドレイン不純物拡散層１２６の深さを浅く形成することにより、上面と側面とがそれぞれほとんど独立したＭＩＳＦＥＴとして動作することを特徴としている。
【００１７】
前記ＭＩＳＦＥＴでは、ＳＯＩ構造ではなく、突起状領域１２１Ａと下部の半導体基板１２１とがつながっていることから、前述のジュール熱に起因した発熱（self-heating）や基板浮遊効果は低減されるという効果がある。
【００１８】
【発明が解決しようとする課題】
しかしながら、ゲート長が微細化され（例えば０．１μｍ以下）、かつ完全空乏化素子として動作させようとするときには、プロセス的に図１６及び図１７に示すような構造を実現することが難しくなってくる。したがって、このようなゲート長が０．１μｍ以下の世代に対応する新規構造を有する素子の開発が望まれている。
【００１９】
そこでこの発明は、前記課題に鑑みてなされたものであり、ゲート長が微細化された場合でも、完全空乏化素子として動作させることができ、ジュール熱に起因した発熱や基板浮遊効果が低減できる半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この発明の第１実施態様の半導体装置は、第１導電型の半導体基板に形成された柱状部の側面及び上面に、第１導電型の第１不純物領域、第２導電型の第２不純物領域、及び第１導電型の第３不純物領域が前記柱状部側から順に積層されてなる半導体層を有する突起部と、前記突起部の少なくとも側面上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極を挟むように前記突起部の第３不純物領域内に形成された第２導電型のソース領域及びドレイン領域と、前記突起部を挟むように前記半導体基板上に形成された第１、第２素子分離絶縁膜と、前記第１素子分離絶縁膜下の前記半導体基板内に形成された第１導電型の第４不純物領域と、前記第２素子分離絶縁膜下の前記半導体基板内に形成された第１導電型の第５不純物領域とを具備し、前記第３不純物領域は前記第４不純物領域及び第５不純物領域に接続されていることを特徴とする。
【００２１】
この発明の第２実施態様の半導体装置の製造方法は、第１導電型の半導体基板上に、第１導電型の半導体層を有する突起部を形成する工程と、前記突起部を挟む前記半導体基板の素子分離領域に第１導電型の第１、第２不純物領域を形成する工程と、前記素子分離領域の前記半導体基板上に第１、第２素子分離絶縁膜を形成する工程と、前記突起部の少なくとも側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記突起部の半導体層内に、前記ゲート電極を挟むように第２導電型のソース領域及びドレイン領域を形成する工程とを具備し、前記第１不純物領域と第２不純物領域は前記突起部下の前記半導体基板領域に互いに拡散し、拡散した前記第１及び第２不純物領域同士が前記突起部下の前記半導体基板内で接続されることを特徴とする。
【００２７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態の半導体装置として３次元構造のＭＩＳ型電界効果トランジスタ（ＭＩＳＦＥＴ）について説明する。
【００２８】
［第１の実施の形態］
図１は、この発明の第１の実施の形態の半導体装置の構成を示す斜視図である。
【００２９】
図１に示すように、ｐ型シリコン半導体基板１１には、この基板が突起状に加工されてなる基板突起部１１Ａが形成されている。基板突起部１１Ａは素子領域であり、この基板突起部１１Ａの両側の半導体基板１１は素子分離領域である。この素子分離領域の半導体基板１１上には、素子分離絶縁膜１２が形成されている。ここでは、例えば前記基板突起部１１Ａの厚さ（チャネル長と直交する方向の厚さに相当）は０．１μｍ程度以下であり、基板突起部１１Ａの基板１１からの高さは０．５μｍ〜１．０μｍ程度以下である。なお、この高さについては、１．０μｍ程度以下に限るわけではなく、製造技術的に可能であればこれ以上の高さであってもよい。
【００３０】
さらに、基板突起部１１Ａの両側面及び上面上には、ゲート絶縁膜１３が形成されている。すなわち、このゲート絶縁膜１３は、基板突起部１１Ａを覆うように形成されている。ゲート絶縁膜１３は、例えば熱酸化により形成したシリコン酸化膜からなる。
【００３１】
基板突起部１１Ａを覆う前記ゲート絶縁膜１３上の一部にはゲート電極１４が形成され、前記素子分離絶縁膜１２上の一部にもゲート電極１４が形成されている。基板突起部１１Ａの図面上の手前と奥の両側面内には、基板の導電型と逆の導電型（ｎ型）をもつソース拡散層１５とドレイン拡散層１６が形成されている。このソース拡散層１５及びドレイン拡散層１６の形成は、ゲート電極１４の形成後に、このゲート電極パターンをマスクとして自己整合的に行われ、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入によりリン（Ｐ）あるいはヒ素（Ａｓ）が導入される。
【００３２】
なお、ここでは、基板突起部１１Ａの両側面内のみに、ソース拡散層１５及びドレイン拡散層１６を形成したが、必要に応じて基板突起部１１Ａの上面内にもソース拡散層１５及びドレイン拡散層１６を形成し、この上面内の拡散層１５、１６にて配線層とのコンタクトを取るようにしてもよい。
【００３３】
さらに、前記素子分離絶縁膜１２及び基板突起部１１Ａ下の半導体基板１１内には、基板の導電型と同じ導電型（ｐ型）をもつ高濃度の不純物領域１７が形成されている。すなわち、基板突起部１１Ａ両側の素子分離絶縁膜１２下の半導体基板１１内にイオン注入により形成された不純物領域１７は、基板突起部１１Ａ下の半導体基板１１内にてつながっている。
【００３４】
また、前記素子分離絶縁膜１２には、半導体基板１１と配線層（図示せず）との電気的接続を得るためのコンタクト１８が形成されている。このコンタクト１８の形成では、コンタクトが接触する半導体基板１１上層には前記不純物領域１７が形成されているため、コンタクト１８の形成時にあらためて不純物のイオン注入を行うことなく、コンタクト１８と半導体基板１１との間でオーミックコンタクトが得られる。
【００３５】
図１に示すこの実施の形態の半導体装置は、前述した従来例のＳＯＩ基板を用いたＭＩＳＦＥＴと同等の機能を、バルク基板を用いたＭＩＳＦＥＴにて実現したものである。ゲート電極１４は、このゲート電極１４と配線層とをつなぐコンタクト領域（図示せず）を必要とするため、ＭＩＳＦＥＴの活性領域（チャネル部とソース・ドレイン部）以外の素子分離領域においても、ゲート電極１４と基板１１との重なり領域を持っている。
【００３６】
また、この半導体装置では、素子と素子の間の絶縁性を保つために、寄生ＭＩＳＦＥＴによって引き起こされる短チャネル効果を抑制することと、ゲート電極１４と下部基板１１との重なる部分において、素子分離領域の寄生ＭＩＳＦＥＴが実使用電圧内で常にオフ状態になるようにすることが必要である。
【００３７】
したがって、ここではゲート電極１４直下部を含む素子分離領域の基板内に、チャネル中のキャリアと逆の導電型（ｐ型）の不純物をドーピングして、不純物領域１７を形成している。さらに、素子分離領域の基板１１上に厚い素子分離絶縁膜１２を形成して、ゲート電極１４と基板１１との重なり部分で、実効的にゲート絶縁膜として働く絶縁膜の膜厚を厚くしている。これらにより、素子分離領域に形成される寄生ＭＩＳＦＥＴのしきい値電圧を高めることで、寄生ＭＩＳＦＥＴが常にオフ状態になるようにする。例えば、ｎチャネルのＭＩＳＦＥＴを形成する場合は、素子分離領域にはボロン（Ｂ）が導入され、前述したように不純物領域１７はｐ＋型領域になる。
【００３８】
ここで、さらに基板突起部１１Ａの厚さ（チャネル長と直交する方向の厚さ）を、ゲート電圧印加時に、基板突起部１１Ａ中に形成される最大空乏層の幅Ｗｄより狭めておくと、動作時に基板突起部１１Ａ中の全領域が空乏層で満たされることになる。これにより、この実施の形態のＭＩＳＦＥＴは、完全空乏化型のＳＯＩ素子と同等の動作をすることになる。この場合には、基板突起部１１Ａ中の不純物濃度が低くても、基板突起部１１Ａの両側面のゲート電極１４によってチャネル中のポテンシャル制御がなされるため、従来構造の平面型ＭＩＳＦＥＴと比較して、容易に短チャネル効果を押さえ込むことが可能である。
【００３９】
さらに、ＳＯＩ素子と同等の動作をさせる際には、基板突起部１１Ａの不純物濃度を低く設定できるので、結果的に基板不純物によって形成される垂直方向の電場が通常の平面型のＭＩＳＦＥＴよりも小さくなり、垂直電場の関数で表されるキャリア移動度が平面型素子よりも大きくなる。したがって、この実施の形態のＭＩＳＦＥＴでは、同じ動作電圧で、かつ等価なゲート幅Ｗの場合でも、平面型素子と比較して高電流駆動能力が得られる。
【００４０】
また、基板突起部１１Ａの厚さが薄くなってくると、素子分離領域の基板１１に垂直にイオン注入された不純物が横方向に拡散して、基板突起部１１Ａの下の基板１１が全てドーピングされるようになる。すなわち、両側の不純物領域１７が基板突起部１１Ａの下の基板１１中でつながり、基板突起部１１Ａの下部にも不純物領域１７が形成されることになる。したがって、この実施の形態の半導体装置では、素子分離領域のみならず、基板突起部１１Ａの下部にも不純物をドーピングすることができるため、素子分離耐性を改善できる。すなわち、素子のパンチスルー発生を防止でき、また隣接する素子間が誤ってオンするのを防げる。
【００４１】
さらには、完全空乏化型のＳＯＩ素子と同等の動作をしながら、チャネル部が下部基板１１と熱伝導率の低い絶縁膜で分離されていないため、放熱特性が改善でき、ジュール熱に起因した発熱（self-heating）による電流劣化を最小限にすることができる。
【００４２】
［第２の実施の形態］
一般的に、ＳＯＩ基板を用いたＭＩＳＦＥＴの場合、基板の不純物濃度を下げながら極めて短チャネルの素子を形成しようとすると、ドレイン側からの空乏層の伸びでソースとドレイン間にパンチスルーが発生してしまう可能性がある。短チャネル効果を抑制するためには、この空乏層の伸びを制御しなければならない。
【００４３】
従来のＳＯＩ基板を用いた完全空乏化型の平面型ＭＩＳＦＥＴの場合には、チャネルを形成するシリコン膜の膜厚を非常に薄くすることにより、パンチスルーの発生を抑えている。しかし、ゲート長が１００ｎｍ以下になってくると、前記シリコン膜もそれ以上に薄膜化する必要があり、素子形成上の困難度が上昇する。
【００４４】
ここで、図１に示したように、トランジスタの基板突起部の高さを高くし、かつチャネル幅Ｗを大きくして、電流が流れる面積を実効的に増やそうとした場合を考える。
【００４５】
この場合、基板突起部の両側面部に形成されるトランジスタ部分は、ＳＯＩ素子と同等の動作を行う薄膜素子として短チャネル効果の抑制には比較的有利である。なぜならば、その基板突起部の幅でチャネルとなるシリコン層の厚さが規定されるのと、ダブルゲート構造になっていることが有利に働くからである。
【００４６】
その一方で、基板突起部の上面部に形成されるトランジスタに対しては、基板突起部の側面部に形成されたドレイン部の不純物拡散層の影響を受けて、チャネルの一部はドレインの接合深さが深くなってしまうのと、実効的なＳＯＩ膜厚が（縦方向に）大きく見えることになる。
【００４７】
その結果として、ソース・ドレイン構造にも依存するが、ドレイン側の空乏層の伸びが大きくなり、ソース・ドレイン間のパンチスルーが起こりやすくなる。これは、特に側面（基板突起部）の高さが０．１μｍ以上の素子においては顕著になる。このため、チャネル幅Ｗを基板突起部の高さを高くすることで補って、見かけ上の電流駆動力を高めようとすると、ますますパンチスルーが起こりやすくなってしまう。
【００４８】
この欠点を、基板の不純物濃度プロファイルを最適化することで補おうとしたのが、図１６に示す従来例である。しかしながら、この場合にもゲート幅Ｗが大きくなると、すなわち基板突起部の高さが高くなると、パンチスルーが起こりえる領域全体に不純物をドーピングすることは難しく、ゲート幅Ｗの実質的な上限が、例えばイオン注入技術で不純物をドーピングできる深さの範囲で決まってしまう。
【００４９】
そこで、この第２の実施の形態では、このような素子構造の下で極微細なゲート電極を形成する場合にソース・ドレイン間のパンチスルーを防ぐために、基板突起部の最上面の部分（上面部）にＭＩＳＦＥＴのチャネルが形成されないようにし、基板突起部の側面部のみをチャネルとして使うようにすればよいことを提案する。すなわち、この発明の第２の実施の形態の半導体装置は、従来例と異なり、基板突起部の最上部をチャネルとして使わないようにすることが基本的な特徴である。
【００５０】
基板突起部の上面部にチャネルが形成されないようにする構造として、いくつか挙げられるが、図２ではチャネル中のキャリアと逆の導電型の不純物で上面部をドーピングした例、図３では基板突起部の上面部上に形成するゲート酸化膜の膜厚を実効的に厚くして、実使用電圧範囲内でチャネルが形成されないようにした例、さらに、図４ではゲート電極が基板突起部の上面部と重ならないようにしてチャネルが形成されないようにした例を示す。また、図２、図３、及び図４に示す構造を組み合わせてもよい。
【００５１】
以下に、図２、図３、及び図４に示す例を詳述する。
【００５２】
図２は、第２の実施の形態の半導体装置の構成を示す斜視図である。
【００５３】
基板突起部１１Ａの上層部分には、図２に示すように、チャネル中のキャリアと逆の導電型（ｐ型）の不純物がドーピングされた不純物領域２１が形成されている。その他の構成は、前述した第１の実施の形態と同様である。
【００５４】
このような構造の半導体装置の製造方法は、例えば次のように行う。まず、基板突起部１１Ａを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜を半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、反応性イオンエッチング（以下、ＲＩＥと記す）により半導体基板１１を短冊状に切り出して、所定の幅と高さで突起した基板突起部１１Ａを形成する。
【００５５】
前記基板突起部１１Ａを形成した後、基板突起部１１Ａの上面部に対して、イオン注入により垂直に不純物を導入する。このときの前記不純物のイオン注入は、例えばこの実施の形態のようにｎチャネルＭＩＳＦＥＴでは、ボロン（Ｂ）を加速電圧１５ｋｅＶ、ドーズ量５×１０１３ｃｍ−２程度以上で行われる。
【００５６】
続いて、熱酸化法により、基板突起部１１Ａの両側面及び上面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このゲート絶縁膜１３上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００５７】
さらに、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入により不純物（例えば、ＰあるいはＡｓ）を導入し、ソース拡散層１５及びドレイン拡散層１６を形成する。
【００５８】
図３は、第２の実施の形態の変型例の半導体装置の構成を示す斜視図である。
【００５９】
基板突起部１１Ａの上面には、図３に示すように、絶縁膜２２が形成されている。この絶縁膜２２には、基板突起部１１Ａを形成する際に用いたキャップ膜（例えばシリコン窒化膜）を剥離せずにそのまま用いるとよい。また、絶縁膜２２として、シリコン酸化膜を別途形成してもよい。その他の構成は、前述した第１の実施の形態と同様である。
【００６０】
前記構成を有する半導体装置では、基板突起部１１Ａの上面部において、デート電極１４と基板突起部１１Ａ間の絶縁膜が厚くなり、実使用の電圧範囲内でチャネルが形成されることはない。
【００６１】
このような構造の半導体装置の製造方法は、例えば次のように行う。まず、基板突起部１１Ａを形成する際に、キャップ膜としての絶縁膜２２、例えばシリコン窒化膜を半導体基板１１上にパターニングする。この絶縁膜２２をマスクとして、ＲＩＥを行い、突起状の基板突起部１１Ａを形成する。
【００６２】
続いて、前記絶縁膜２２を剥離せずに、熱酸化法により、基板突起部１１Ａの両側面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このような構造の基板突起部１１Ａ上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００６３】
さらに、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入により不純物（例えば、ＰあるいはＡｓ）を導入し、ソース拡散層１５及びドレイン拡散層１６を形成する。
【００６４】
図４は、第２の実施の形態の他の変型例の半導体装置の構成を示す斜視図である。
【００６５】
基板突起部１１Ａの上面上には、図４に示すように、ゲート電極が形成されておらず、側面上のみにゲート電極１４Ａ、１４Ｂが形成されている。すなわち、基板突起部１１Ａの両側面上には、この基板突起部１１Ａを挟み込むように、２つのゲート電極１４Ａ、１４Ｂが自己整合的に形成されており、これら２つのゲート電極１４Ａ、１４Ｂはチャネル長と直交する直線上に配置されている。この半導体装置では、ゲート電極が分断されているため、分断された２つのゲート電極１４Ａ、１４Ｂにそれぞれコンタクトを設ける必要がある。その他の構成は、前述した第１の実施の形態と同様である。
【００６６】
このような構造を持つ半導体装置では、２つのゲート電極１４Ａ、１４Ｂに同じバイアスを印加するダブルゲートのＦＥＴモードとして使用することができるし、また２つのゲート電極１４Ａ、１４Ｂにそれぞれ異なる電圧を印加して使用することも可能である。
【００６７】
例えば、２つのゲート電極１４Ａ、１４Ｂにそれぞれ異なる電圧を印加する例としては、２つのゲート電極１４Ａ、１４Ｂのうち、１つにチャネル側のゲート電圧を与え、残りの１つに基板電位として、前記チャネル側のゲート電極と異なる電位を与えるバックゲートＦＥＴモードとして使用することができる。図２に示したような完全空乏化型素子は、製造後にしきい値電圧を変えることができないが、図４に示す半導体装置はバックゲートＦＥＴモードとして使用すれば、しきい値電圧を制御することができる。
【００６８】
図４に示す半導体装置を複数個用いて、２つのゲート電極１４Ａ、１４Ｂに同じバイアスを印加するダブルゲートのＦＥＴモードの素子と、２つのゲート電極１４Ａ、１４Ｂのうち、１つにチャネル側のゲート電圧を与え、残りの１つに基板電位として、前記チャネル側のゲート電圧と異なる電位を与えるバックゲートＦＥＴモードの素子とを、配線と電源とを変えることによって混載することもできる。
【００６９】
図４に示す構造を持つ半導体装置の製造方法は、例えば次のように行う。まず、基板突起部１１Ａを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜を半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、ＲＩＥを行い、突起状の基板突起部１１Ａを形成する。
【００７０】
続いて、前記シリコン窒化膜を剥離せずに、熱酸化法により、基板突起部１１Ａの両側面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このような構造の基板突起部１１Ａ上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００７１】
その後、ＣＭＰにより基板突起部１１Ａの上面に存在するポリシリコン膜を研磨するか、あるいはＲＩＥにより前記ポリシリコン膜をエッチングする。さらに、基板突起部１１Ａの上面上に存在する絶縁膜を除去する。さらに、ゲート電極１４下を除く基板突起部１１Ａの両側面内に、イオン注入により不純物（例えば、ＰあるいはＡｓ）を導入し、ソース拡散層１５及びドレイン拡散層１６を形成する。なお、この場合は、ＳＯＩ素子と同等な動作を行うセルフアラインなダブルゲートのＭＩＳＦＥＴを形成することが可能である。
【００７２】
これら第２の実施の形態の半導体装置は、いずれもＳＯＩ基板を用いた完全空乏化型のＭＩＳＦＥＴと同様な動作をさせることが可能であり、その他の構成も前記第１の実施の形態と同様である。
【００７３】
また、基板突起部１１Ａの上面部にチャネル部分が形成されないようにすることは、将来的に、基板突起部１１Ａの厚さを薄くしなければならないことと、電流駆動力を得るために基板突起部１１Ａの高さ（縦方向の長さ）を１μｍ程度以上にしなければならないといった条件下の場合にはそれほど大きなダメージとならず、むしろ積極的に基板突起部１１Ａの上面部を使わないという本発明の特徴が短チャネル効果の抑制に有効な手段を提供することは明らかである。
【００７４】
なお、基板突起部１１Ａの側面のみでトランジスタ動作させる際には、シリコンであれば側面が（１００）面で、かつチャネル方向も［１００］を向いていることがキャリア移動度を大きくするために必要である。
【００７５】
［第３の実施の形態］
図１３、図１４に示した従来の３次元構造のＭＩＳＦＥＴでは、完全空乏化型ＳＯＩ素子を実現するためにチャネル部分を薄膜化する必要がある。もし、その膜厚が５０ｎｍ以下になる場合、いわゆるソース・ドレイン拡散層を作る際には、浅い接合を形成するという面で有利となるが、その一方で基板のソース・ドレイン拡散層が従来型の平面型ＭＩＳＦＥＴに比較すると非常に薄くなる。このため、ソース・ドレイン部の寄生抵抗が高くなり、その結果として電流駆動能力が劣化することが予想される。
【００７６】
そこで、この第３の実施の形態では、図５、図６（ａ）〜図６（ｄ）に示すようなチャネル領域とその端部近傍のみを薄膜化し、それ以外のソース・ドレインが形成される領域は薄膜化していない厚膜の基板突起部を用いることにより、寄生抵抗の増加を最小限にしたことを特徴とするＭＩＳＦＥＴを提案する。
【００７７】
図５は、第３の実施の形態の半導体装置の構成を示す斜視図である。図６（ａ）は前記半導体装置の平面図であり、図６（ｂ）は前記半導体装置の側面図、図６（ｃ）は前記平面図における６Ｃ−６Ｃ線に沿った断面図、図６（ｄ）は前記平面図における６Ｄ−６Ｄ線に沿った断面図である。
【００７８】
図５、及び図６（ａ）〜図６（ｄ）に示す構造の半導体装置の製造方法は、例えば次のように行う。なお、素子形状は製造方法によって多少変動する。
【００７９】
まず、厚い半導体基板の突起領域に合わせてシリコン半導体基板１１を切り出し、厚さ（チャネル長と直交する方向の厚さ）０．１５μｍ〜０．２０μｍ程度の突起状の基板突起領域を形成する。次に、ゲート電極形成用のマスクとなる絶縁膜（例えばシリコン窒化膜）を堆積し、リソグラフィ法を用いてパターニングを行い、前記シリコン窒化膜にゲート電極形成用の溝を形成する。
【００８０】
ここで、基板１１を５０ｎｍ〜１００ｎｍ程度酸化すると、いわゆるＬＯＣＯＳ素子分離で用いられる酸化膜の形状と同等なバーズビークの入った形状になり、その酸化膜を選択的に除去することによって、ソース・ドレイン部は厚く、チャネル部とこのチャネル部近傍の拡散部の一部は薄い短冊状の基板突起部３１Ａが形成できる。
【００８１】
その後、このゲート電極形成用マスク内の薄膜化された基板突起部３１Ａの上面及び両側面上にゲート絶縁膜１３を形成する。さらに、ゲート電極形成用マスク内のゲート絶縁膜１３上に、例えばポリシリコン膜を埋め込み、ＣＭＰにより余剰なポリシリコン膜を研磨してゲート電極１４を形成する。
【００８２】
次に、前記ゲート電極形成用マスク材（シリコン窒化膜）を除去し、その後、チャネル領域を除く基板突起部３１Ａの両側面内（ソース・ドレイン形成部）にイオン注入、もしくは気相ドーピングなどを行うことにより、深くかつ低抵抗なソース拡散層１５及びドレイン拡散層１６を形成する。これと同時に、チャネル領域の端部近傍の拡散部には、基板が薄いために浅い接合が形成される。この拡散部と深い接合部でドーピング条件の調整が必要な場合は従来の平面型ＭＩＳＦＥＴの場合と同じく、拡散部で浅い接合を形成後、ゲート側壁を形成して深い接合を形成することが可能である。同様な構造は、基板突起部にトランジスタを形成した後、エピタキシャル技術を用いたエレベーテッド ソース・ドレイン(elevated source/drain)構造を適用することによっても形成できる。
【００８３】
なお、この実施の形態では、基板突起部３１Ａの両側面内のみに、ソース拡散層１５及びドレイン拡散層１６を形成したが、必要に応じて基板突起部３１Ａの上面内にもソース拡散層１５及びドレイン拡散層１６を形成し、この上面内の拡散層１５、１６にて配線層とのコンタクトを取るようにしてもよい。
【００８４】
［第４の実施の形態］
前述したように、微細ゲートを持つＳＯＩ素子と同等な動作を行うＭＩＳＦＥＴを作るためには、従来型、３次元型を問わず、チャネル部分を非常に薄いシリコン膜で形成する必要がある。しかしながら、場合によってはいままで述べてきた構造では、半導体基板の加工、特にリソグラフィ法とＲＩＥによる加工が将来的に非常に難しくなることが予想される。
【００８５】
そこで、この第４の実施の形態では、短冊状の基板突起部を比較的厚く（例えば、厚さ０．５μｍ〜１．０μｍ程度）形成し、ＳＯＩ素子と同等な動作を行う３次元型ＭＩＳＦＥＴを提案する。第４の実施の形態は、イントリンシックのピラーを基板突起部として形成した後、さらにｐ＋層、ｎ−層、ｐ−層の順で積層された積層チャネル構造を形成することを特徴とする。
【００８６】
図７は、第４の実施の形態の半導体装置の構成を部分的に示す斜視図である。なお、図７はチャネル部分を示すもので、ソース・ドレイン拡散層が形成される突起部については、図５、図６で示されるように厚膜となっている。
【００８７】
まず、基板突起部４１Ａを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜をｐ型シリコン半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、ＲＩＥにより半導体基板１１を短冊状に切り出して、所定の幅と高さで突起したイントリンシックのピラーを形成する。このピラーの側面及び上面に、すなわちピラーの周囲を取りまくように、選択エピタキシャル成長によりｐ＋層４２、ｎ−層４３、及びｐ−層４４を順に形成して基板突起部４１Ａを形成する。
【００８８】
さらに、熱酸化法により、基板突起部４１Ａの両側面及び上面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。このゲート絶縁膜１３上に、ポリシリコン膜を堆積し、パターニングしてゲート電極１４を形成する。
【００８９】
図８は、第４の実施の形態の変型例の半導体装置の構成を部分的に示す斜視図である。なお、図８はチャネル部分を示すもので、ソース・ドレイン拡散層が形成される突起部については、図５、図６で示されるように厚膜となっている。
【００９０】
まず、基板突起部４１Ｂを形成する際に、キャップ膜としての絶縁膜、例えばシリコン窒化膜を半導体基板１１上にパターニングする。このシリコン窒化膜をマスクとして、ＲＩＥにより半導体基板１１を短冊状に切り出して、所定の幅と高さで突起したイントリンシックのピラーを形成する。
【００９１】
続いて、イオン注入により素子分離領域の基板１１に不純物（例えば、Ｂ）を導入し、ｐ＋型の不純物領域１７を形成すると同時に、前記ピラーにも前記不純物を導入し、ｐ＋層４２を形成する。その後、素子分離領域の基板１１上に素子分離絶縁膜（例えば、シリコン酸化膜）１２を形成する。
【００９２】
さらに、選択エピタキシャル成長により、ｐ＋層４２上に、このｐ＋層４２を取りまくように、ｎ−層４３とｐ−層（チャネル層）４４を成長させる。これにより、基板突起部４１Ｂを形成する。
【００９３】
前述した図８に示す半導体装置では、素子分離領域の基板１１へのｐ＋型不純物領域１７の形成がまだピラーが細い段階で、すなわちピラーが形成されて直ぐになされるため、ｐ型不純物が基板突起部４１Ｂの下まで拡散し、もっとも内側にあるピラーのｐ＋層４２に接触するようになる。これにより、素子分離領域の基板１１のｐ＋型不純物領域１７に電位を印加すれば、基板突起部４１Ｂの内部のｐ＋層４２にも電位を印加することが可能となり、このデバイスを４端子素子として動作させることができる。
【００９４】
図７または図８に示す第４の実施の形態の半導体装置では、ゲート電圧によらず、ｎ−層４３を完全に空乏化させるような厚さと不純物濃度にし、かつｐ＋層４２とｐ−層４４の不純物濃度の設定を最適化してやれば、ｎ−層４３に形成される空乏層で、チャネルを形成するｐ−層４４と基板１１とを電気的に分離できる。これにより、ＳＯＩ基板を用いたＭＩＳＦＥＴと等価な素子構造を実現することが可能となる。この場合、完全空乏化素子を実現するためには、チャネル層（ｐ−層４４）の厚みを薄くすることで、完全空乏化素子と同等の構造を得ることができる。
【００９５】
さらに、基板突起部４１Ａ、４１Ｂの中央部のピラーを任意の太さに形成できるため、動作領域が薄膜ＳＯＩと等価にできる構造で、かつ基板加工上、無理なく基板突起部４１Ａ、４１Ｂを形成できる寸法領域を用いることができ、素子作成上の困難度を小さくすることができる。
【００９６】
また、図７、図８に示した部分はゲート直下のチャネル部のみの拡大図であり、ソース・ドレイン部ではソース・ドレイン拡散層とｎ−層４３が接触しないような構造にすることが必要である。従って、ソース・ドレイン構造は図５、図６に示したものと同様に選択エピタキシャル成長を用いたエレベーテッド ソース・ドレイン(elevated source/drain)構造、またはソース・ドレインにhalo構造（ポケット構造）を用いるとよい（ここでは図示せず）。これらを用いれば、ｎ−層４３とソース・ドレイン拡散層（ｎ＋層）の接触を容易に防ぐことができ、図７または図８に示すチャネル構造が実現可能となる。
【００９７】
また、この第４の実施の形態では、ｎチャネル電界効果トランジスタについて説明したが、不純物の導電型を逆にすることにより、ｐチャネル電界効果トランジスタに関しても適用可能である。また、ウェル、チャネル部のドーピングを分けること、halo構造などを最適化することにより、高性能なＣＭＯＳ ＳＯＩ素子が実現できる。
【００９８】
［第５の実施の形態］
前述した３次元型ＭＩＳＦＥＴにおいて、チャネル幅Ｗを大きく、すなわち基板突起部の高さを高くした場合、ゲート電極のコンタクト領域とソース・ドレイン拡散層のコンタクト領域の高さの差が大きくなり、同一工程を用いたコンタクトの形成が困難になるという問題が将来発生する可能性がある。例えば、チャネル幅Ｗを２μｍ程度にする場合、基板突起部の高さは１μｍ程度にする必要があり、この場合、加工上の問題からゲートであるポリシリコンの厚さを基板突起部の高さと同程度まで厚くすることは不可能である。ポリシリコンの厚さを基板突起部の高さと同程度まで厚くすると、アスペクト比が大きくなり、ＲＩＥで切れないからである。
【００９９】
実際的なポリシリコンの堆積膜厚はせいぜい２００ｎｍ程度までであり、基板突起部の上面とゲート電極の上面に約８００ｎｍの段差がついてしまう。例えば、１５０ｎｍ×１５０ｎｍ程度の微細なコンタクトホールを形成するためには、前記段差が大きいため、非常に大きなアスペクト比（〜５．３＋層間膜の分）の穴をＲＩＥで形成しなければならなくなり、リソグラフィ法やＲＩＥの特性から現状では大変難しい。
【０１００】
そこで、第５の実施の形態は、前述した３次元型のＭＩＳＦＥＴにおいて、図９に示すようなゲート電極形状を持ち、基板突起部のソース・ドレイン拡散層のコンタクト領域とゲート電極のコンタクト領域の高さの差が２００ｎｍ以内であることを特徴とする。
【０１０１】
図９は、第５の実施の形態の半導体装置の構成を示す斜視図である。
【０１０２】
まず、ｐ型シリコン半導体基板１１を切り出し、厚さ（チャネル長と直交する方向の厚さ）２μｍ程度の突起状の基板突起部を形成する。次に、ゲート電極形成用のマスクとなる絶縁膜（例えばシリコン窒化膜）を堆積し、リソグラフィ法とＲＩＥを用いて、前記シリコン窒化膜をエッチングしてゲート電極形成用の溝を形成する。
【０１０３】
ここで、溝内の基板１１を５０ｎｍ〜１００ｎｍ程度酸化すると、いわゆるＬＯＣＯＳ素子分離で用いられる酸化膜の形状と同等なバーズビークの入った形状になり、その酸化膜を選択的に除去することによって、図９に示すようにソース・ドレイン部は厚く、拡散部の一部とチャネル部は薄い基板突起部５１Ａが形成できる。
【０１０４】
その後、このゲート電極形成用マスク内の基板突起部５１Ａの両側面及び上面にゲート絶縁膜１３を形成する。さらに、ゲート電極形成用マスク内に、例えばポリシリコン膜を埋め込み、余剰となったポリシリコン膜をＣＭＰで研磨することによりゲート電極５４を形成する。
【０１０５】
このようにして、ゲート電極５４であるポリシリコン膜の膜厚を最初に比較的大きくしておけば、ゲート電極５４を図９に示すような高さのある形状にすることができ、ゲート電極５４上のコンタクト位置とソース・ドレイン拡散層１５、１６上のコンタクト位置との段差を小さくすることができる。
【０１０６】
素子分離絶縁膜１２上に微細なゲートパターンを形成することは、基板突起部５１Ａと絶縁膜１２との段差が大きい場合でも、コンタクトホールの場合と違ってゲート幅方向にはスペースがあるので比較的容易である。
【０１０７】
図９に示す半導体装置の構造及び製造方法によって、コンタクトホールのアスペクト比を小さくでき、ゲート電極５４上とソース・ドレイン拡散層１５、１６上とで同時にコンタクトホールを開口することが可能となる。また、ゲート電極５４の寄生抵抗もポリシリコンの膜厚が厚い分だけ低減できる。
【０１０８】
［第６の実施の形態］
この第６の実施の形態では、エピタキシャル成長によって基板突起部を形成し、さらにソース・ドレイン拡散層へのコンタクト形成を容易にした例を説明する。
【０１０９】
図１０（ａ）〜図１０（ｄ）は第６の実施の形態の半導体装置の製造方法を示す断面図であり、図１１（ａ）〜図１１（ｃ）は前記半導体装置の製造方法を示す平面図である。
【０１１０】
まず、図１０（ａ）に示すように、シリコン半導体基板６１上に絶縁膜６２を形成し、リソグラフィ法及びドライエッチングにより絶縁膜６２のパターニングを行い、ＭＩＳＦＥＴのチャネル部を形成する部位に開口部６３を形成する。このときの平面構造は、図１１（ａ）に示すようになる。
【０１１１】
続いて、開口部６３内のシリコン半導体基板６１をシードとして、シリコンのエピタキシャル成長を行い、図１０（ｂ）に示すように、絶縁膜６２上にオーバーグロースさせエピタキシャル層６４を形成する。
【０１１２】
さらに、リソグラフィ法及びドライエッチングによりエピタキシャル層６４のパターニングを行い、図１０（ｃ）に示すように、ソース、ドレイン、及びチャネルとなる基板突起部６４Ａを形成する。このとき、上面からみた基板突起部６４Ａの平面形状は、図１１（ｂ）に示すように、ソース拡散層及びドレイン拡散層が形成される上下側の部分で、チャネルが形成される中央部分より大きくなっている。
【０１１３】
次に、図１０（ｄ）に示すように、基板突起部６４Ａの上面及び側面上にゲート絶縁膜６５を形成する。さらに、ゲート絶縁膜６５上にゲート電極となる材料を堆積し、リソグラフィ法及びドライエッチングによりパターニングを行い、ゲート電極６６を形成する。ゲート電極６６の形成後に、このゲート電極パターンをマスクとした自己整合的なイオン注入により、ゲート電極６６下を除く基板突起部６４Ａにリン（Ｐ）あるいはヒ素（Ａｓ）の導入を行い、ソース拡散層６７及びドレイン拡散層６８を形成する。このときの平面構造は、図１１（ｃ）に示すようになる。以上のような工程によって製造された半導体装置の斜視図を図１２に示す。
【０１１４】
前記製造工程により製造された図１２に示す構造を有する半導体装置では、デルタあるいはフィン型と称されるＭＩＳＦＥＴのソース・ドレイン部の基板に対する絶縁性が確保できる。この結果、素子と素子との間の距離を縮小しても、隣接する素子間が誤ってオンするおそれが小さく、素子分離耐性を改善できる。また、チャネル部は基板６１から成長したエピタキシャル層６４によって形成されているため、チャネルのバイアスを基板側より制御することができる。さらに、図５、図６に示す構造と同様に、ソース拡散層６７及びドレイン拡散層６８が形成される基板突起部６４Ａのチャネル長と直交する方向の長さは、チャネルが形成される中央部分のチャネル長と直交する方向の長さより長くなっているため、チャネル部分を薄膜化してＳＯＩ素子と等価の動作を実現したうえで、ソース・ドレイン部を低抵抗化することができ、さらにソース・ドレイン拡散層へのコンタクトの形成が容易になる。
【０１１５】
この実施の形態の半導体装置では、チャネル部が基板と導通しているため、基板バイアスをかけることができ、しきい値制御、及び基板浮遊効果の低減が可能となる。さらに、チャネル部からソース・ドレイン拡散層が単結晶シリコンにより形成されているため、寄生抵抗の低抵抗化が実現できる。
【０１１６】
前述した各実施の形態では、ｎチャネルのＭＩＳ型電界効果トランジスタを例として説明したが、これに限るわけではなく、適当なプロセス条件を用いて導電型を変えることにより、ｐチャネルのＭＩＳ型電界効果トランジスタを形成することも可能である。
【０１１７】
【発明の効果】
以上述べたようにこの発明によれば、ゲート長が微細化された場合でも、完全空乏化素子として動作させることができ、ジュール熱に起因した発熱や基板浮遊効果が低減できる半導体装置を提供することが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の構成を示す斜視図である。
【図２】この発明の第２の実施の形態の半導体装置の構成を示す斜視図である。
【図３】この発明の第２の実施の形態の変型例の半導体装置の構成を示す斜視図である。
【図４】この発明の第２の実施の形態の他の変型例の半導体装置の構成を示す斜視図である。
【図５】この発明の第３の実施の形態の半導体装置の構成を示す斜視図である。
【図６】（ａ）は前記第３の実施の形態の半導体装置の平面図であり、（ｂ）は前記半導体装置の側面図、（ｃ）は前記平面図における６Ｃ−６Ｃ線に沿った断面図、（ｄ）は前記平面図における６Ｄ−６Ｄ線に沿った断面図である。
【図７】この発明の第４の実施の形態の半導体装置の構成を部分的に示す斜視図である。
【図８】この発明の第４の実施の形態の変型例の半導体装置の構成を部分的に示す斜視図である。
【図９】この発明の第５の実施の形態の半導体装置の構成を示す斜視図である。
【図１０】（ａ）〜（ｄ）は、この発明の第６の実施の形態の半導体装置の製造方法を示す断面図である。
【図１１】（ａ）〜（ｃ）は、前記第６の実施の形態の半導体装置の製造方法を示す平面図である。
【図１２】前記第６の実施の形態の半導体装置の構成を示す斜視図である。
【図１３】（ａ）〜（ｃ）は、従来の第１例のＭＯＳＦＥＴの構成を示すレイアウト図及び断面図である。
【図１４】従来のバルク基板を用いたＭＯＳＦＥＴの斜視図である。
【図１５】前記ＭＯＳＦＥＴの断面図である。
【図１６】従来の第２例のＭＩＳＦＥＴの構成を示す断面図である。
【図１７】従来の第３例のＭＩＳＦＥＴの構成を示す断面図である。
【符号の説明】
１１…ｐ型シリコン基板
１１Ａ…基板突起部
１２…絶縁膜
１３…ゲート絶縁膜
１４…ゲート電極
１４Ａ…ゲート電極
１４Ｂ…ゲート電極
１５…ソース拡散層
１６…ドレイン拡散層
１７…不純物領域
１８…コンタクト
２１…不純物領域
２２…絶縁膜
３１Ａ…基板突起部
４１Ａ…基板突起部
４１Ｂ…基板突起部
４２…ｐ＋層
４３…ｎ−層
４４…ｐ−層
５１Ａ…基板突起部
５４…ゲート電極
６１…シリコン半導体基板
６２…絶縁膜
６３…開口部
６４…エピタキシャル層
６４Ａ…基板突起部
６５…ゲート絶縁膜
６６…ゲート電極
６７…ソース拡散層
６８…ドレイン拡散層
Claims (4)
- 第１導電型の半導体基板に形成された柱状部の側面及び上面に、第１導電型の第１不純物領域、第２導電型の第２不純物領域、及び第１導電型の第３不純物領域が前記柱状部側から順に積層されてなる半導体層を有する突起部と、
前記突起部の少なくとも側面上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を挟むように前記突起部の第３不純物領域内に形成された第２導電型のソース領域及びドレイン領域と、
前記突起部を挟むように前記半導体基板上に形成された第１、第２素子分離絶縁膜と、
前記第１素子分離絶縁膜下の前記半導体基板内に形成された第１導電型の第４不純物領域と、
前記第２素子分離絶縁膜下の前記半導体基板内に形成された第１導電型の第５不純物領域とを具備し、
前記第３不純物領域は前記第４不純物領域及び第５不純物領域に接続されていることを特徴とする半導体装置。 - 前記ゲート電極がその側面上に形成されている突起部のチャネル長と直交する方向の長さは、前記ソース領域及びドレイン領域が形成される前記突起部の前記チャネル長と直交する方向の長さより短いことを特徴とする請求項１に記載の半導体装置。
- 第１導電型の半導体基板上に、第１導電型の半導体層を有する突起部を形成する工程と、
前記突起部を挟む前記半導体基板の素子分離領域に第１導電型の第１、第２不純物領域を形成する工程と、
前記素子分離領域の前記半導体基板上に第１、第２素子分離絶縁膜を形成する工程と、
前記突起部の少なくとも側面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記突起部の半導体層内に、前記ゲート電極を挟むように第２導電型のソース領域及びドレイン領域を形成する工程とを具備し、
前記第１不純物領域と第２不純物領域は前記突起部下の前記半導体基板領域に互いに拡散し、拡散した前記第１及び第２不純物領域同士が前記突起部下の前記半導体基板内で接続されることを特徴とする半導体装置の製造方法。 - 互いに拡散して接続された前記第１及び第２不純物領域が、前記ソース領域及びドレイン領域直下に前記半導体層を介して形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297672A JP4044276B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
| US09/960,347 US6525403B2 (en) | 2000-09-28 | 2001-09-24 | Semiconductor device having MIS field effect transistors or three-dimensional structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297672A JP4044276B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007258100A Division JP5172264B2 (ja) | 2007-10-01 | 2007-10-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110963A JP2002110963A (ja) | 2002-04-12 |
| JP4044276B2 true JP4044276B2 (ja) | 2008-02-06 |
Family
ID=18779755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297672A Expired - Lifetime JP4044276B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6525403B2 (ja) |
| JP (1) | JP4044276B2 (ja) |
Families Citing this family (263)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020011612A1 (en) * | 2000-07-31 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| WO2002080244A2 (en) * | 2001-02-12 | 2002-10-10 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| DE10131276B4 (de) * | 2001-06-28 | 2007-08-02 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
| US6657259B2 (en) * | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
| US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
| US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6720231B2 (en) * | 2002-01-28 | 2004-04-13 | International Business Machines Corporation | Fin-type resistors |
| TW200302511A (en) * | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3782021B2 (ja) * | 2002-02-22 | 2006-06-07 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、半導体基板の製造方法 |
| US6642090B1 (en) * | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| DE10230715B4 (de) * | 2002-07-08 | 2006-12-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Vertikaltransistors |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US8222680B2 (en) * | 2002-10-22 | 2012-07-17 | Advanced Micro Devices, Inc. | Double and triple gate MOSFET devices and methods for making same |
| US6753216B2 (en) * | 2002-10-31 | 2004-06-22 | Freescale Semiconductor, Inc. | Multiple gate transistor employing monocrystalline silicon walls |
| US6611029B1 (en) * | 2002-11-08 | 2003-08-26 | Advanced Micro Devices, Inc. | Double gate semiconductor device having separate gates |
| US6853020B1 (en) | 2002-11-08 | 2005-02-08 | Advanced Micro Devices, Inc. | Double-gate semiconductor device |
| KR100474850B1 (ko) * | 2002-11-15 | 2005-03-11 | 삼성전자주식회사 | 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법 |
| US6709982B1 (en) | 2002-11-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Double spacer FinFET formation |
| US6645797B1 (en) * | 2002-12-06 | 2003-11-11 | Advanced Micro Devices, Inc. | Method for forming fins in a FinFET device using sacrificial carbon layer |
| US6686231B1 (en) * | 2002-12-06 | 2004-02-03 | Advanced Micro Devices, Inc. | Damascene gate process with sacrificial oxide in semiconductor devices |
| US6864164B1 (en) | 2002-12-17 | 2005-03-08 | Advanced Micro Devices, Inc. | Finfet gate formation using reverse trim of dummy gate |
| US7378710B2 (en) * | 2002-12-19 | 2008-05-27 | International Business Machines Corporation | FinFET SRAM cell using inverted FinFET thin film transistors |
| EP1586108B1 (en) * | 2002-12-19 | 2010-09-15 | International Business Machines Corporation | Finfet sram cell using inverted finfet thin film transistors |
| US7087499B2 (en) * | 2002-12-20 | 2006-08-08 | International Business Machines Corporation | Integrated antifuse structure for FINFET and CMOS devices |
| JP2004214413A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
| US7148526B1 (en) * | 2003-01-23 | 2006-12-12 | Advanced Micro Devices, Inc. | Germanium MOSFET devices and methods for making same |
| US7259425B2 (en) | 2003-01-23 | 2007-08-21 | Advanced Micro Devices, Inc. | Tri-gate and gate around MOSFET devices and methods for making same |
| US6885055B2 (en) * | 2003-02-04 | 2005-04-26 | Lee Jong-Ho | Double-gate FinFET device and fabricating method thereof |
| KR100471189B1 (ko) * | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| US6855606B2 (en) * | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
| JP2004281782A (ja) | 2003-03-17 | 2004-10-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100769418B1 (ko) | 2003-03-20 | 2007-10-22 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US6900502B2 (en) * | 2003-04-03 | 2005-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel on insulator device |
| US6762448B1 (en) | 2003-04-03 | 2004-07-13 | Advanced Micro Devices, Inc. | FinFET device with multiple fin structures |
| US6998670B2 (en) * | 2003-04-25 | 2006-02-14 | Atmel Corporation | Twin EEPROM memory transistors with subsurface stepped floating gates |
| US7232732B2 (en) | 2003-10-06 | 2007-06-19 | Atmel Corporation | Semiconductor device with a toroidal-like junction |
| US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
| US7074656B2 (en) * | 2003-04-29 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping of semiconductor fin devices |
| US6867433B2 (en) * | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
| US6838322B2 (en) * | 2003-05-01 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a double-gated semiconductor device |
| US6909147B2 (en) * | 2003-05-05 | 2005-06-21 | International Business Machines Corporation | Multi-height FinFETS |
| DE10320239B4 (de) * | 2003-05-07 | 2006-06-01 | Infineon Technologies Ag | DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle |
| US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
| JP2005006227A (ja) * | 2003-06-13 | 2005-01-06 | Toyota Industries Corp | 低雑音増幅器 |
| JP4723797B2 (ja) | 2003-06-13 | 2011-07-13 | 財団法人国際科学振興財団 | Ｃｍｏｓトランジスタ |
| JP2005005621A (ja) * | 2003-06-13 | 2005-01-06 | Toyota Industries Corp | Ｄｃアンプ及びその半導体集積回路 |
| KR100476940B1 (ko) * | 2003-06-20 | 2005-03-16 | 삼성전자주식회사 | 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법 |
| US7045401B2 (en) * | 2003-06-23 | 2006-05-16 | Sharp Laboratories Of America, Inc. | Strained silicon finFET device |
| JP4050663B2 (ja) * | 2003-06-23 | 2008-02-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20040266115A1 (en) * | 2003-06-25 | 2004-12-30 | Bor-Wen Chan | Method of making a gate electrode on a semiconductor device |
| US6894326B2 (en) * | 2003-06-25 | 2005-05-17 | International Business Machines Corporation | High-density finFET integration scheme |
| US7005330B2 (en) * | 2003-06-27 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for forming the gate electrode in a multiple-gate transistor |
| US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US6943405B2 (en) * | 2003-07-01 | 2005-09-13 | International Business Machines Corporation | Integrated circuit having pairs of parallel complementary FinFETs |
| US6716686B1 (en) * | 2003-07-08 | 2004-04-06 | Advanced Micro Devices, Inc. | Method for forming channels in a finfet device |
| US20050012087A1 (en) * | 2003-07-15 | 2005-01-20 | Yi-Ming Sheu | Self-aligned MOSFET having an oxide region below the channel |
| EP1519421A1 (en) * | 2003-09-25 | 2005-03-30 | Interuniversitair Microelektronica Centrum Vzw | Multiple gate semiconductor device and method for forming same |
| US6921982B2 (en) * | 2003-07-21 | 2005-07-26 | International Business Machines Corporation | FET channel having a strained lattice structure along multiple surfaces |
| US7078742B2 (en) | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
| US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
| US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
| US7301206B2 (en) * | 2003-08-01 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US6960804B1 (en) | 2003-08-04 | 2005-11-01 | Hussman Corporation | Semiconductor device having a gate structure surrounding a fin |
| US6855583B1 (en) * | 2003-08-05 | 2005-02-15 | Advanced Micro Devices, Inc. | Method for forming tri-gate FinFET with mesa isolation |
| US7101742B2 (en) | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
| US7172943B2 (en) * | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| US7112495B2 (en) * | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
| US20050035410A1 (en) * | 2003-08-15 | 2005-02-17 | Yee-Chia Yeo | Semiconductor diode with reduced leakage |
| US20050035369A1 (en) * | 2003-08-15 | 2005-02-17 | Chun-Chieh Lin | Structure and method of forming integrated circuits utilizing strained channel transistors |
| US7071052B2 (en) * | 2003-08-18 | 2006-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistor with reduced leakage |
| US6876042B1 (en) | 2003-09-03 | 2005-04-05 | Advanced Micro Devices, Inc. | Additional gate control for a double-gate MOSFET |
| JP4216676B2 (ja) * | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
| JP2005086024A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7863674B2 (en) * | 2003-09-24 | 2011-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| US6970373B2 (en) * | 2003-10-02 | 2005-11-29 | Intel Corporation | Method and apparatus for improving stability of a 6T CMOS SRAM cell |
| JP3863516B2 (ja) * | 2003-10-03 | 2006-12-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7169660B2 (en) * | 2003-10-06 | 2007-01-30 | Atmel Corporation | Lithography-independent fabrication of small openings for forming vertical mos transistor |
| JP2005116969A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6951783B2 (en) * | 2003-10-28 | 2005-10-04 | Freescale Semiconductor, Inc. | Confined spacers for double gate transistor semiconductor fabrication process |
| US6946377B2 (en) * | 2003-10-29 | 2005-09-20 | Texas Instruments Incorporated | Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same |
| DE10350751B4 (de) * | 2003-10-30 | 2008-04-24 | Infineon Technologies Ag | Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor |
| US7888201B2 (en) * | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US6867460B1 (en) | 2003-11-05 | 2005-03-15 | International Business Machines Corporation | FinFET SRAM cell with chevron FinFET logic |
| KR100521384B1 (ko) * | 2003-11-17 | 2005-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7498225B1 (en) | 2003-12-04 | 2009-03-03 | Advanced Micro Devices, Inc. | Systems and methods for forming multiple fin structures using metal-induced-crystallization |
| KR100571827B1 (ko) * | 2003-12-17 | 2006-04-17 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| WO2005060000A2 (de) * | 2003-12-19 | 2005-06-30 | Infineon Technologies Ag | Steg-feldeffekttransistor-speicherzellen-anordnung und herstellungsverfahren |
| US7453121B2 (en) * | 2003-12-22 | 2008-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Body contact formation in partially depleted silicon on insulator device |
| US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US7041542B2 (en) * | 2004-01-12 | 2006-05-09 | Advanced Micro Devices, Inc. | Damascene tri-gate FinFET |
| US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US7224029B2 (en) * | 2004-01-28 | 2007-05-29 | International Business Machines Corporation | Method and structure to create multiple device widths in FinFET technology in both bulk and SOI |
| US6972236B2 (en) * | 2004-01-30 | 2005-12-06 | Chartered Semiconductor Manufacturing Ltd. | Semiconductor device layout and channeling implant process |
| US20070158700A1 (en) * | 2004-01-30 | 2007-07-12 | Nec Corporation | Field effect transistor and method for producing the same |
| KR100574340B1 (ko) * | 2004-02-02 | 2006-04-26 | 삼성전자주식회사 | 반도체 장치 및 이의 형성 방법 |
| KR100587672B1 (ko) | 2004-02-02 | 2006-06-08 | 삼성전자주식회사 | 다마신 공법을 이용한 핀 트랜지스터 형성방법 |
| US8217450B1 (en) | 2004-02-03 | 2012-07-10 | GlobalFoundries, Inc. | Double-gate semiconductor device with gate contacts formed adjacent sidewalls of a fin |
| KR100577562B1 (ko) | 2004-02-05 | 2006-05-08 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| KR100526889B1 (ko) * | 2004-02-10 | 2005-11-09 | 삼성전자주식회사 | 핀 트랜지스터 구조 |
| KR100598099B1 (ko) * | 2004-02-24 | 2006-07-07 | 삼성전자주식회사 | 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법 |
| US20050186722A1 (en) * | 2004-02-25 | 2005-08-25 | Kuan-Lun Cheng | Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions |
| KR100526891B1 (ko) * | 2004-02-25 | 2005-11-09 | 삼성전자주식회사 | 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법 |
| KR100532204B1 (ko) * | 2004-03-04 | 2005-11-29 | 삼성전자주식회사 | 핀형 트랜지스터 및 이의 제조 방법 |
| KR100532353B1 (ko) * | 2004-03-11 | 2005-11-30 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 그 제조방법 |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7115920B2 (en) * | 2004-04-12 | 2006-10-03 | International Business Machines Corporation | FinFET transistor and circuit |
| US7262084B2 (en) | 2004-04-15 | 2007-08-28 | International Business Machines Corporation | Methods for manufacturing a finFET using a conventional wafer and apparatus manufactured therefrom |
| US7176092B2 (en) * | 2004-04-16 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company | Gate electrode for a semiconductor fin device |
| US7098477B2 (en) * | 2004-04-23 | 2006-08-29 | International Business Machines Corporation | Structure and method of manufacturing a finFET device having stacked fins |
| US7056773B2 (en) * | 2004-04-28 | 2006-06-06 | International Business Machines Corporation | Backgated FinFET having different oxide thicknesses |
| US7084018B1 (en) | 2004-05-05 | 2006-08-01 | Advanced Micro Devices, Inc. | Sacrificial oxide for minimizing box undercut in damascene FinFET |
| KR20050108916A (ko) * | 2004-05-14 | 2005-11-17 | 삼성전자주식회사 | 다마신 공정을 이용한 핀 전계 효과 트랜지스터의 형성 방법 |
| JP3964885B2 (ja) | 2004-05-19 | 2007-08-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7026195B2 (en) * | 2004-05-21 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Planarizing method for forming FIN-FET device |
| KR100625175B1 (ko) * | 2004-05-25 | 2006-09-20 | 삼성전자주식회사 | 채널층을 갖는 반도체 장치 및 이를 제조하는 방법 |
| US20050266632A1 (en) * | 2004-05-26 | 2005-12-01 | Yun-Hsiu Chen | Integrated circuit with strained and non-strained transistors, and method of forming thereof |
| US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| US7452778B2 (en) * | 2004-06-10 | 2008-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-wire devices and methods of fabrication |
| JP4675585B2 (ja) * | 2004-06-22 | 2011-04-27 | シャープ株式会社 | 電界効果トランジスタ |
| JP2006012898A (ja) * | 2004-06-22 | 2006-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7319252B2 (en) * | 2004-06-28 | 2008-01-15 | Intel Corporation | Methods for forming semiconductor wires and resulting devices |
| US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| DE102004036461A1 (de) * | 2004-07-28 | 2006-02-16 | Infineon Technologies Ag | Elektronische Datenspeichervorrichtung für hohen Lesestrom |
| JP2006049627A (ja) * | 2004-08-05 | 2006-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4664631B2 (ja) * | 2004-08-05 | 2011-04-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7348641B2 (en) * | 2004-08-31 | 2008-03-25 | International Business Machines Corporation | Structure and method of making double-gated self-aligned finFET having gates of different lengths |
| US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
| KR100674914B1 (ko) * | 2004-09-25 | 2007-01-26 | 삼성전자주식회사 | 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법 |
| US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7422946B2 (en) * | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| JP4064955B2 (ja) * | 2004-09-30 | 2008-03-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) * | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| KR100612718B1 (ko) * | 2004-12-10 | 2006-08-17 | 경북대학교 산학협력단 | 안장형 플래시 메모리 소자 및 제조방법 |
| KR100689211B1 (ko) * | 2004-12-11 | 2007-03-08 | 경북대학교 산학협력단 | 안장형 엠오에스 소자 |
| US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
| US7518196B2 (en) * | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US7288805B2 (en) * | 2005-02-24 | 2007-10-30 | International Business Machines Corporation | Double gate isolation |
| US7238564B2 (en) * | 2005-03-10 | 2007-07-03 | Taiwan Semiconductor Manufacturing Company | Method of forming a shallow trench isolation structure |
| US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| JP4987244B2 (ja) | 2005-04-28 | 2012-07-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) * | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| KR100701700B1 (ko) * | 2005-08-18 | 2007-03-29 | 주식회사 하이닉스반도체 | 트랜지스터 및 그 제조방법 |
| KR100657969B1 (ko) * | 2005-08-30 | 2006-12-14 | 삼성전자주식회사 | 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자의 제조 방법 |
| US7479421B2 (en) * | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US20070090416A1 (en) * | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
| US7265059B2 (en) * | 2005-09-30 | 2007-09-04 | Freescale Semiconductor, Inc. | Multiple fin formation |
| JP4256381B2 (ja) * | 2005-11-09 | 2009-04-22 | 株式会社東芝 | 半導体装置 |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US7402856B2 (en) * | 2005-12-09 | 2008-07-22 | Intel Corporation | Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same |
| US7439588B2 (en) * | 2005-12-13 | 2008-10-21 | Intel Corporation | Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate |
| US7512017B2 (en) * | 2005-12-21 | 2009-03-31 | Intel Corporation | Integration of planar and tri-gate devices on the same substrate |
| US7525160B2 (en) | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
| US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US20070148926A1 (en) * | 2005-12-28 | 2007-06-28 | Intel Corporation | Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors |
| US20070152266A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers |
| JP4855786B2 (ja) * | 2006-01-25 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
| JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7777250B2 (en) * | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US20070235763A1 (en) * | 2006-03-29 | 2007-10-11 | Doyle Brian S | Substrate band gap engineered multi-gate pMOS devices |
| US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
| US7425500B2 (en) * | 2006-03-31 | 2008-09-16 | Intel Corporation | Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors |
| US7407847B2 (en) * | 2006-03-31 | 2008-08-05 | Intel Corporation | Stacked multi-gate transistor design and method of fabrication |
| US7442590B2 (en) * | 2006-04-27 | 2008-10-28 | Freescale Semiconductor, Inc | Method for forming a semiconductor device having a fin and structure thereof |
| JP2007299951A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7670928B2 (en) * | 2006-06-14 | 2010-03-02 | Intel Corporation | Ultra-thin oxide bonding for S1 to S1 dual orientation bonding |
| KR100780644B1 (ko) | 2006-06-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 핀트랜지스터의 제조 방법 |
| KR101194742B1 (ko) * | 2006-07-28 | 2012-10-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US20080054361A1 (en) * | 2006-08-30 | 2008-03-06 | Infineon Technologies Ag | Method and apparatus for reducing flicker noise in a semiconductor device |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| US7956387B2 (en) * | 2006-09-08 | 2011-06-07 | Qimonda Ag | Transistor and memory cell array |
| US7435683B2 (en) * | 2006-09-15 | 2008-10-14 | Intel Corporation | Apparatus and method for selectively recessing spacers on multi-gate devices |
| US7456471B2 (en) * | 2006-09-15 | 2008-11-25 | International Business Machines Corporation | Field effect transistor with raised source/drain fin straps |
| US20080097346A1 (en) * | 2006-09-19 | 2008-04-24 | Alcon, Inc. | Trocar cannula |
| US7700470B2 (en) | 2006-09-22 | 2010-04-20 | Intel Corporation | Selective anisotropic wet etching of workfunction metal for semiconductor devices |
| WO2008039534A2 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures |
| JP5057739B2 (ja) * | 2006-10-03 | 2012-10-24 | 株式会社東芝 | 半導体記憶装置 |
| US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| JP2008117838A (ja) * | 2006-11-01 | 2008-05-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US20080157225A1 (en) * | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
| US8558278B2 (en) * | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
| US20080173942A1 (en) * | 2007-01-22 | 2008-07-24 | International Business Machines Corporation | STRUCTURE AND METHOD OF MANUFACTURING A STRAINED FinFET WITH STRESSED SILICIDE |
| US8735990B2 (en) * | 2007-02-28 | 2014-05-27 | International Business Machines Corporation | Radiation hardened FinFET |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US7825328B2 (en) * | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8237151B2 (en) * | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| KR100871983B1 (ko) | 2007-07-24 | 2008-12-03 | 주식회사 동부하이텍 | 반도체 메모리 소자 및 그 제조 방법 |
| JP2007335892A (ja) * | 2007-08-17 | 2007-12-27 | Toshiba Corp | 半導体装置 |
| JP2009054705A (ja) * | 2007-08-24 | 2009-03-12 | Toshiba Corp | 半導体基板、半導体装置およびその製造方法 |
| US8344242B2 (en) * | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
| US7939889B2 (en) | 2007-10-16 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistance in source and drain regions of FinFETs |
| EP2070533B1 (en) * | 2007-12-11 | 2014-05-07 | Apoteknos Para La Piel, s.l. | Use of a compound derived from P-hydroxyphenyl propionic acid for the treatment of psoriasis |
| KR100943646B1 (ko) | 2007-12-28 | 2010-02-25 | 한국과학기술원 | 반도체 메모리 소자 및 그 제조방법 |
| US8187948B2 (en) | 2008-02-18 | 2012-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid gap-fill approach for STI formation |
| US7943961B2 (en) * | 2008-03-13 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain bars in stressed layers of MOS devices |
| KR101394157B1 (ko) | 2008-04-08 | 2014-05-14 | 삼성전자주식회사 | 수직 필러 트랜지스터, 이를 포함하는 디램 소자, 수직필러 트랜지스터 형성 방법 및 반도체 박막 형성 방법. |
| JP2009283685A (ja) * | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US7902000B2 (en) * | 2008-06-04 | 2011-03-08 | International Business Machines Corporation | MugFET with stub source and drain regions |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| JP2010040630A (ja) * | 2008-08-01 | 2010-02-18 | Toshiba Corp | 半導体装置 |
| US7872303B2 (en) * | 2008-08-14 | 2011-01-18 | International Business Machines Corporation | FinFET with longitudinal stress in a channel |
| JP5701477B2 (ja) * | 2008-09-18 | 2015-04-15 | マイクロンメモリジャパン株式会社 | 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法 |
| EP2528087B1 (en) | 2008-09-19 | 2016-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US7808051B2 (en) * | 2008-09-29 | 2010-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell without OD space effect in Y-direction |
| KR101525590B1 (ko) * | 2008-10-08 | 2015-06-04 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| US20100155801A1 (en) * | 2008-12-22 | 2010-06-24 | Doyle Brian S | Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application |
| US7999298B2 (en) * | 2008-12-30 | 2011-08-16 | Intel Corporation | Embedded memory cell and method of manufacturing same |
| JP2010225918A (ja) * | 2009-03-24 | 2010-10-07 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| SG171987A1 (en) | 2009-04-02 | 2011-07-28 | Taiwan Semiconductor Mfg | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US20110291171A1 (en) * | 2010-05-25 | 2011-12-01 | International Business Machines Corporation | Varactor |
| JP2011054985A (ja) * | 2010-10-28 | 2011-03-17 | Sharp Corp | 電界効果トランジスタの製造方法 |
| US9385050B2 (en) * | 2011-01-06 | 2016-07-05 | Globalfoundries Inc. | Structure and method to fabricate resistor on finFET processes |
| US20120223381A1 (en) * | 2011-03-03 | 2012-09-06 | Lu Hau-Yan | Non-volatile memory structure and method for manufacturing the same |
| US9761666B2 (en) * | 2011-06-16 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel field effect transistor |
| US8871575B2 (en) * | 2011-10-31 | 2014-10-28 | United Microelectronics Corp. | Method of fabricating field effect transistor with fin structure |
| US8278184B1 (en) * | 2011-11-02 | 2012-10-02 | United Microelectronics Corp. | Fabrication method of a non-planar transistor |
| US9293584B2 (en) * | 2011-11-02 | 2016-03-22 | Broadcom Corporation | FinFET devices |
| KR101805634B1 (ko) * | 2011-11-15 | 2017-12-08 | 삼성전자 주식회사 | Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법 |
| CN103137686B (zh) * | 2011-11-24 | 2016-01-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| US8779554B2 (en) * | 2012-03-30 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOSFETs with channels on nothing and methods for forming the same |
| US8847324B2 (en) * | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
| US9391181B2 (en) * | 2012-12-21 | 2016-07-12 | Intel Corporation | Lattice mismatched hetero-epitaxial film |
| US8847311B2 (en) * | 2012-12-31 | 2014-09-30 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
| JP6064665B2 (ja) * | 2013-02-20 | 2017-01-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US9299699B2 (en) | 2013-03-13 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-gate and complementary varactors in FinFET process |
| US8912609B2 (en) * | 2013-05-08 | 2014-12-16 | International Business Machines Corporation | Low extension resistance III-V compound fin field effect transistor |
| JP6161431B2 (ja) * | 2013-06-27 | 2017-07-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9000536B2 (en) * | 2013-06-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor having a highly doped region |
| US9941271B2 (en) | 2013-10-04 | 2018-04-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fin-shaped field effect transistor and capacitor structures |
| US9478659B2 (en) * | 2013-10-23 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET having doped region and method of forming the same |
| US9653542B2 (en) * | 2013-10-23 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET having isolation structure and method of forming the same |
| US9236483B2 (en) * | 2014-02-12 | 2016-01-12 | Qualcomm Incorporated | FinFET with backgate, without punchthrough, and with reduced fin height variation |
| KR102158962B1 (ko) | 2014-05-08 | 2020-09-24 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| JP6350217B2 (ja) * | 2014-10-29 | 2018-07-04 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の製造方法 |
| US9614023B2 (en) | 2014-12-29 | 2017-04-04 | Globalfoundries Inc. | Substrate resistor with overlying gate structure |
| US9406529B1 (en) * | 2015-03-05 | 2016-08-02 | International Business Machines Corporation | Formation of FinFET junction |
| KR102387919B1 (ko) * | 2015-05-21 | 2022-04-15 | 삼성전자주식회사 | 반도체 장치 |
| US10886393B2 (en) * | 2017-10-17 | 2021-01-05 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with tunable threshold voltage |
| CN111613534B (zh) * | 2019-02-26 | 2024-03-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11257932B2 (en) * | 2020-01-30 | 2022-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor device structure and method for forming the same |
| CN216413051U (zh) * | 2020-09-04 | 2022-04-29 | 意法半导体股份有限公司 | 半导体设备 |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
| DE102021107880B3 (de) * | 2021-03-29 | 2022-07-28 | BRANDENBURGISCHE TECHNISCHE UNIVERSITÄT COTTBUS-SENFTENBERG, Körperschaft des öffentlichen Rechts | Doppelgate-Vierpol-Halbleiterbauelement mit finnenförmigem Kanalgebiet |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893152A (en) * | 1973-07-25 | 1975-07-01 | Hung Chang Lin | Metal nitride oxide semiconductor integrated circuit structure |
| US4296428A (en) * | 1979-06-28 | 1981-10-20 | Rockwell International Corporation | Merged field effect transistor circuit and fabrication process |
| US4764799A (en) * | 1985-05-28 | 1988-08-16 | International Business Machines Corporation | Stud-defined integrated circuit structure |
| US5346834A (en) | 1988-11-21 | 1994-09-13 | Hitachi, Ltd. | Method for manufacturing a semiconductor device and a semiconductor memory device |
| JP2768719B2 (ja) | 1988-11-21 | 1998-06-25 | 株式会社日立製作所 | 半導体装置及び半導体記憶装置 |
| JPH05343A (ja) * | 1991-06-25 | 1993-01-08 | Murata Mach Ltd | 板材加工ライン用製品収容装置 |
| US5338942A (en) * | 1992-01-16 | 1994-08-16 | Hitachi, Ltd. | Semiconductor projections having layers with different lattice constants |
| JPH05343679A (ja) | 1992-06-10 | 1993-12-24 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| JP3378414B2 (ja) * | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US6191432B1 (en) * | 1996-09-02 | 2001-02-20 | Kabushiki Kaisha Toshiba | Semiconductor device and memory device |
| JP3607431B2 (ja) | 1996-09-18 | 2005-01-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4931267B2 (ja) * | 1998-01-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6034417A (en) * | 1998-05-08 | 2000-03-07 | Micron Technology, Inc. | Semiconductor structure having more usable substrate area and method for forming same |
| US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
| US6246090B1 (en) * | 2000-03-14 | 2001-06-12 | Intersil Corporation | Power trench transistor device source region formation using silicon spacer |
-
2000
- 2000-09-28 JP JP2000297672A patent/JP4044276B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-24 US US09/960,347 patent/US6525403B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6525403B2 (en) | 2003-02-25 |
| US20020036290A1 (en) | 2002-03-28 |
| JP2002110963A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4044276B2 (ja) | 半導体装置及びその製造方法 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR100576361B1 (ko) | 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법 | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| JP4664631B2 (ja) | 半導体装置及びその製造方法 | |
| JP3782021B2 (ja) | 半導体装置、半導体装置の製造方法、半導体基板の製造方法 | |
| CN100505301C (zh) | 高迁移率块体硅p沟道场效应晶体管 | |
| US20080176363A1 (en) | Virtual body-contacted trigate | |
| US20020048972A1 (en) | Semiconductor device and method for fabricating the same | |
| JP5567247B2 (ja) | 半導体装置およびその製造方法 | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| JPH10242470A (ja) | 半導体装置及びその製造方法 | |
| JP2006100404A (ja) | 半導体装置及びその製造方法 | |
| KR101543792B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030004144A (ko) | 반도체장치 및 그 제조방법 | |
| US6352872B1 (en) | SOI device with double gate and method for fabricating the same | |
| JP4044446B2 (ja) | 半導体装置およびその製造方法 | |
| KR20030050995A (ko) | 고집적 트랜지스터의 제조 방법 | |
| JP3147161B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP5172264B2 (ja) | 半導体装置 | |
| JP2006128160A (ja) | 半導体装置及びその製造方法 | |
| KR100259593B1 (ko) | 반도체장치의 제조 방법 | |
| JP4573849B2 (ja) | 半導体装置の製造方法 | |
| JP2004103637A (ja) | 半導体装置およびその製造方法 | |
| JPH11204658A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071115 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4044276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |