[go: up one dir, main page]

JP2009054705A - 半導体基板、半導体装置およびその製造方法 - Google Patents

半導体基板、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009054705A
JP2009054705A JP2007218459A JP2007218459A JP2009054705A JP 2009054705 A JP2009054705 A JP 2009054705A JP 2007218459 A JP2007218459 A JP 2007218459A JP 2007218459 A JP2007218459 A JP 2007218459A JP 2009054705 A JP2009054705 A JP 2009054705A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
fin
substrate
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007218459A
Other languages
English (en)
Inventor
Satoshi Inaba
聡 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007218459A priority Critical patent/JP2009054705A/ja
Priority to US12/192,461 priority patent/US8039843B2/en
Publication of JP2009054705A publication Critical patent/JP2009054705A/ja
Priority to US13/239,848 priority patent/US20120009744A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】キャリア移動度を向上させるために最適なチャネル方向を有し、かつ好ましいレイアウトで形成することのできるｎ型とｐ型のＦｉｎＦＥＴを形成可能な半導体基板、それらのＦｉｎＦＥＴを備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体基板は、第１の半導体領域と、前記第１の半導体領域上に前記第１の半導体領域と略等しい結晶から形成され、表面に垂直な方向を軸にして所定の角度だけ前記第１の半導体領域と単位格子の結晶軸の方向がずれている第２の半導体領域と、を有する。
【選択図】図２

Description

本発明は、半導体基板、半導体装置およびその製造方法に関する。
フィン型ＦＥＴ（Field Effect Transistor）（以下、ＦｉｎＦＥＴと記す）の構造において、その基板結晶面方位とチャネル方位を設定することでいくつかのチャネル面方位を設定することができる。さらにｎ型ＦｉｎＦＥＴとｐ型ＦｉｎＦＥＴとでは、キャリア移動度を向上させるために最適な結晶軸に対するチャネル方向が異なることが知られている。例えば、通常、ｎ型ＦｉｎＦＥＴ、ｐ型ＦｉｎＦＥＴともにフィン側面の面方位を（１００）、フィン側面に形成されるチャネル領域の軸方向を＜１１０＞とすることが多いが、ｎ型ＦｉｎＦＥＴのフィン側面の面方位を（１００）、フィン側面に形成されるチャネル領域の軸方向を＜１００＞とし、一方、ｐ型ＦｉｎＦＥＴのフィン側面の面方位を（１１０）、フィン側面に形成されるチャネル領域の軸方向を＜１１０＞とすることにより、キャリア移動度が向上することが知られている。
そこで、１枚の主面の面方位を（１００）とするＳｉ基板上にｎ型とｐ型ＦｉｎＦＥＴを混載する場合に、一方の導電型のＦｉｎＦＥＴを他方の導電型のＦｉｎＦＥＴに対して高さ方向を軸にして４５°だけ傾けて形成し、ｎ型とｐ型ＦｉｎＦＥＴ双方のフィン側面の面方位、およびチャネル方向を上記のようなキャリア移動度が向上するような方向とする技術が知られている（例えば、非特許文献１参照）。
一方、同一基板上のｎ型の素子領域とｐ型の素子領域に異なる結晶方位を持たせるために、異なる面方位を有する半導体基板を貼り合わせ、上側の基板の所定の領域をアモルファス化させた後、下側の基板の面方位を反映するように再結晶化させる技術が知られている（例えば、特許文献１参照）。
B.Doris et al., Symp. on VLSI Tech. Dig. of Tech. Papers, pp.86-87, 2004. 米国特許第７，０２３，０５５号明細書
本発明の目的は、キャリア移動度を向上させるために最適なチャネル方向を有し、かつ好ましいレイアウトで形成することのできるｎ型とｐ型のＦｉｎＦＥＴを形成可能な半導体基板、それらのＦｉｎＦＥＴを備えた半導体装置およびその製造方法を提供することにある。
本発明の一態様は、第１の半導体領域と、前記第１の半導体領域上に前記第１の半導体領域と略等しい結晶から形成され、表面に垂直な方向を軸にして所定の角度だけ前記第１の半導体領域と単位格子の結晶軸の方向がずれている第２の半導体領域と、を有することを特徴とする半導体基板を提供する。
また、本発明の他の一態様は、半導体基板と、前記半導体基板上に形成され、第１のフィンを有する第１のトランジスタと、前記半導体基板上に形成され、上面の面方位が前記第１のフィンの上面の面方位と等しい第２のフィンを有し、前記第２のフィンの側面部の結晶軸に対するチャネル方向が前記第１のフィンの側面部の結晶軸に対するチャネル方向と異なり、かつフィンの配置される方向が前記第１のフィン型トランジスタのフィンの配置される方向と前記半導体基板の表面に平行な面内において実質的に平行、または垂直な第２のトランジスタと、を備えることを特徴とする半導体装置を提供する。
また、本発明の他の一態様は、第１の基板上に、前記第１の基板と主面の面方位が同一な第２の基板を、双方の主面内の結晶軸の方向が主面に垂直な方向を軸として所定の角度だけ相対的にずれた状態で接合する工程と、前記第２の基板をパターニングして第１のフィンおよび第２のフィンを形成する工程と、前記第１のフィンを選択的にアモルファス化する工程と、前記アモルファス化した第１のフィンを前記第１の基板を下地として再結晶化させ、前記第１の基板と単位格子の結晶軸の方向を略一致させる工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、キャリア移動度を向上させるために最適なチャネル方向を有し、かつ好ましいレイアウトで形成することのできるｎ型とｐ型のＦｉｎＦＥＴを同一基板上に有する半導体装置、およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の斜視図である。また、図２は、図１に示した切断線II−IIにおける切断面を図中の矢印の方向に見た断面図である。また、図３は、図１に示した切断線III−IIIにおける切断面を図中の矢印の方向に見た断面図である。
半導体装置１は、半導体基板２上に形成されたｎ型ＦｉｎＦＥＴ１０およびｐ型ＦｉｎＦＥＴ２０、ｎ型ＦｉｎＦＥＴ１０とｐ型ＦｉｎＦＥＴ２０を電気的に分離する素子分離領域３、を有して概略構成される。なお、ｎ型ＦｉｎＦＥＴ１０およびｐ型ＦｉｎＦＥＴ２０は、フィンの両側面および上面にチャネル領域が形成されるトライゲートトランジスタであってもよい。
ｎ型ＦｉｎＦＥＴ１０およびｐ型ＦｉｎＦＥＴ２０は、それぞれ半導体基板２上に形成されたフィン１１、２１と、ゲート絶縁膜１２、２２を介してフィン１１、２１の両側面を挟むように形成されたゲート電極１４、２４とを含む。また、ゲート電極１４、２４とフィン１１、２１の上面との間に、キャップ膜１３、２３が形成されている。また、フィン２１と半導体基板２の間に酸化膜４が形成されている。また、フィン１１、２１内のゲート電極１４、２４を挟んだ領域にソース・ドレイン領域１１ａ、２１ａがそれぞれ形成され、ソース・ドレイン領域１１ａ、２１ａに挟まれた領域にチャネル領域１１ｂ、２１ｂが形成されている。なお、図１、図２においては、ソース・ドレイン領域１１ａ、２１ａ、およびチャネル領域１１ｂ、２１ｂの図示を省略する。
また、図示しないが、フィン１１、２１内の素子分離領域３の上面よりも実質的に下に位置する領域にパンチスルーストッパが形成されていてもよい。また、図示しないが、ゲート電極１４、２４の側面にゲート側壁やオフセットスペーサがそれぞれ形成されていてもよい。
半導体基板２には、例えば、主面の面方位が｛１００｝であるＳｉ基板を用いることができる。なお、｛１００｝は、（１００）、および（１００）と等価な面方位を表す。
素子分離領域３は、例えば、ＳｉＯ２等の絶縁材料からなり、ＳＴＩ（Shallow Trench Isolation）構造を有する。
ｎ型ＦｉｎＦＥＴ１０のフィン１１は、キャリアである電子の移動度を向上させる等の理由のために、側面の面方位が｛１００｝、側面に形成されるチャネル領域１１ｂのチャネル方向１１ｃが＜１００＞であることが好ましい。なお、＜１００＞は、［１００］、および［１００］と等価な方向を表す。また、フィン１１を構成する結晶と半導体基板２を構成する結晶の単位格子の結晶軸の方向は略一致している。
ｐ型ＦｉｎＦＥＴ２０のフィン２１は、キャリアであるホールの移動度を向上させる等の理由のために、側面の面方位が｛１１０｝、側面に形成されるチャネル領域２１ｂのチャネル方向２１ｃが＜１１０＞であることが好ましい。なお、｛１００｝は、（１００）、および（１００）と等価な面方位を表し、＜１１０＞は、［１１０］、および［１１０］と等価な軸方向を表す。また、フィン２１を構成する結晶と半導体基板２を構成する結晶の単位格子の結晶軸の方向は、半導体基板２の表面に垂直な方向を軸にして所定の角度θだけずれている。この所定の角度θは、θ＝（４５＋９０×ｎ）°（ｎは整数）であることが好ましい。
また、フィン１１、２１は、半導体基板２上の素子のレイアウト等の都合上、各々のチャネル方向１１ｃ、２１ｃが半導体基板２の表面に平行な面内において実質的に平行、または垂直に形成されることが好ましい。また、フィン１１、２１は、フィン２１の内部に形成されるソース・ドレイン領域２１ａが酸化膜４よりも下側にまで形成されることを防ぐために十分な高さを有することが好ましい。ソース・ドレイン領域２１ａが酸化膜４の下側にまで形成されてしまうと、ゲート絶縁膜２２により支配されるチャネル領域２１ｂよりも下側に電流パスが形成されてしまい、パンチスルーが発生するおそれがあるためである。
また、フィン１１、２１は、半導体基板２を構成する結晶と略等しい結晶からなる。ここで、略等しいとは、母体となる結晶（Ｓｉ結晶等）が等しければ、不純物元素の含有量等に違いがあっても、単位格子の軸角等が大きく変わらない限り等しいという意味である。
ゲート絶縁膜１２、２２は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮや、Ｈｉｇｈ−ｋ材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）からなる。
キャップ膜１３、２３は、例えば、ＳｉＮ等の絶縁材料からなる。なお、ｎ型ＦｉｎＦＥＴ１０およびｐ型ＦｉｎＦＥＴ２０がトライゲートトランジスタである場合は、キャップ膜１３、２３を設けず、ゲート絶縁膜１２、２２をそれぞれフィン１１、２１の上層にも設け、フィン１１、２１の上面にもチャネル領域１１ｂ、２１ｂが形成される。
ゲート電極１４、２４は、例えば、導電型不純物を含む多結晶シリコンまたは多結晶シリコンゲルマニウムからなる。導電型不純物には、ｐ型トランジスタの場合はＢ、ＢＦ２、Ｉｎ等のｐ型不純物イオン、ｎ型トランジスタの場合はＡｓ、Ｐ等のｎ型不純物イオンが用いられる。なお、ゲート電極１４、２４の表面にシリサイド層が形成されていてもよい。また、ゲート電極１４、２４は、全体がシリサイド化したフルシリサイドからなるものであってもよい。また、ゲート電極４は、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなるメタルゲート電極、もしくはメタルゲート電極部とポリシリコン電極部の積層構造であってもよい。
以下に、本実施の形態に係る半導体装置１の製造工程の一例を示す。
（半導体装置の製造）
図４Ａ（ａ）〜（ｃ）、図４Ｂ（ｄ）〜（ｆ）、図４Ｃ（ｇ）〜（ｉ）、図４Ｄ（ｊ）〜（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。なお、これらの図が示す断面は、図２が示す断面に対応する。
まず、図４Ａ（ａ）に示すように、半導体基板２上に第２の半導体基板５を貼りあわせ、その上に絶縁膜６を形成する。ここで、第２の半導体基板５は、半導体基板２を構成する結晶と略等しい結晶、例えばＳｉ結晶からなる。また、第２の半導体基板５は、半導体基板２と主面の面方位が等しく、半導体基板２と表面に垂直な方向を軸にして所定の角度θだけ単位格子の結晶軸の方向がずれている。特に、半導体基板２と第２の半導体基板５の主面の面方位が｛１００｝であり、θ＝（４５＋９０×ｎ）°（ｎは整数）であることが好ましい。
半導体基板２と第２の半導体基板５の貼り合わせは、低温下で親水性結合を形成して行う方法や、高温下で疎水性結合を形成して行う方法を用いることができる。なお、半導体基板２と第２の半導体基板５を貼りあわせる際に、例え面方位が同じ基板同士であるとはいえ、原子サイズのオーダーで結晶格子を綺麗に整合させることは困難で、界面に部分的に極薄膜の酸化膜４が形成される場合も多い。以下の説明では、理想的な場合でなく、酸化膜４が形成された場合について述べる。
また、第２の半導体基板５の厚さが、フィン１１、２１の高さを決定するため、後の工程においてフィン２１内に形成されるソース・ドレイン領域が酸化膜４よりも下側に形成されることを防ぐために、第２の半導体基板５は十分な厚さを有する必要がある。一方で、第２の半導体基板５の厚さを大きくし過ぎると、後の工程において半導体基板２を下地としてフィン１１を再結晶化させることが困難になる。具体的には、例えば、フィン２１の素子分離領域３の表面からの高さを１００ｎｍとする場合には、第２の半導体基板５の厚さを２００ｎｍとする。
半導体基板２と第２の半導体基板５を貼りあわせる際の基板の面内角度の調整は、以下の様な方法を用いて行う。例えば、ノッチ、オリエンテーションフラット等の結晶の方向を表す目印が、あらかじめ互いに角度θだけずれた方向に設けられた基板を半導体基板２および第２の半導体基板５として用いて、ノッチ等の位置を合わせて貼りあわせる。具体的には、主面の面方位が｛１００｝で、主面の＜１００＞方向にノッチ等が形成された基板を半導体基板２として用い、主面の面方位が｛１００｝で、主面の＜１１０＞方向にノッチが形成された基板を第２の半導体基板５として用いて、ノッチ等の位置を合わせて貼りあわせることができる。
また、ノッチ等が同じ方向に設けられた同一の基板を半導体基板２および第２の半導体基板５として用いて、ノッチ等の位置を互いに角度θだけずらして接合してもよい。具体的には、主面の面方位が｛１００｝で、主面の＜１００＞方向、または＜１１０＞方向にノッチが形成された基板を半導体基板２および半導体基板５として用いて、ノッチ等の位置を互いに４５°だけずらして貼りあわせることもできる。なお、両ウェハーを貼り合わせる際の角度の微細制御を行う上では、前者のノッチの位置を合わせて貼り合わせる方法が有利である。
また、絶縁膜６は、ＳｉＮ等の絶縁材料からなり、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。
次に、図４Ａ（ｂ）に示すように、例えば、フォトリソグラフィとＲＩＥ（Reactive Ion Etching）により、絶縁膜６、第２の半導体基板５、および酸化膜４をパターニングし、ｎ型ＦｉｎＦＥＴ領域１０Ｒにキャップ膜１３、フィン１１、および酸化膜４、ｐ型ＦｉｎＦＥＴ領域２０Ｒにキャップ膜２３、フィン２１、酸化膜４をそれぞれ形成する。なお、このとき、酸化膜４がエッチングストッパとして働くため、半導体基板２へのオーバーエッチングを抑えることができる。
この段階において、フィン１１、２１の側面の面方位は、ともに｛１１０｝であり、チャネル方向１１ｃ、２１ｃは、ともに＜１１０＞である。例えば、主面の面方位が｛１００｝で、主面の＜１１０＞方向にノッチが形成された基板を第２の半導体基板５として用いた場合は、ノッチの方向に平行にフィン１１、２１を形成すればよい。
次に、図４Ａ（ｃ）に示すように、ｐ型ＦｉｎＦＥＴ領域２０Ｒにマスク３０を形成した後、ｎ型ＦｉｎＦＥＴ領域１０Ｒに選択的に不純物をイオン注入して、不純物を注入した箇所をアモルファス化し、アモルファス領域７を形成する。ここで、注入する不純物は、Ｇｅ等のＳｉ結晶をアモルファス化することのできる比較的重い元素であって、導電型不純物とならないものが用いられる。また、不純物の注入は、不純物を注入した箇所を十分にアモルファス化でき、かつアモルファス化する箇所に過度のダメージを生じさせないようなエネルギー、ドーズ量をもって行う。また、不純物の注入は、半導体基板２の表面に対して所定の角度をもって行うことが好ましい。半導体基板２の表面に対して垂直に注入すると、高エネルギーをもってキャップ膜１３を貫通させてフィン１１に注入させなければならず、半導体基板２等へのダメージが大きくなるためである。
次に、図４Ｂ（ｄ）に示すように、ｐ型ＦｉｎＦＥＴ領域２０Ｒのマスク３０を除去する。
次に、図４Ｂ（ｅ）に示すように、アニール処理によりアモルファス領域７を再結晶化させる。ここで、再結晶化は半導体基板２を下地として起こるため、フィン１１の結晶は半導体基板２の結晶と単位格子の結晶軸の方向が一致する。なお、アニール処理は、温度が高すぎたり実施時間が長すぎたりするとフィン１１の結晶がマイグレーションして形状が変化してしまうため、例えば、５５０℃、１ｈ等の適度な条件で行う。なお、同図に示すように、上記のアモルファス領域７の形成と、再結晶化の一連の工程の中で、ｎ型ＦｉｎＦＥＴ領域１０Ｒの酸化膜４は壊され、酸化膜４が形成されていた領域も再結晶化することが好ましい。
次に、図４Ｂ（ｆ）に示すように、ＣＶＤ法等によりＳｉＯ２膜等を堆積させた後、これをキャップ膜１３、２３の上面をストッパとしてＣＭＰ（Chemical Mechanical Polishing）により平坦化して、素子分離領域３を形成する。
次に、図４Ｃ（ｇ）に示すように、平坦化した素子分離領域３を所定の高さになるまでエッチバックする。例えば、フィン１１、２１の半導体基板２の表面からの高さが２００ｎｍである場合は、素子分離領域３を１００ｎｍとする。
次に、図４Ｃ（ｈ）に示すように、ｐ型ＦｉｎＦＥＴ領域２０Ｒにマスク３１を形成した後、イオン注入法によりｎ型ＦｉｎＦＥＴ領域１０Ｒに導電型不純物を注入し、フィン１１の素子分離領域３の上面よりも実質的に下に位置する領域にパンチスルーストッパ（図示しない）を形成する。ここで、導電型不純物としては、Ｂ、ＢＦ２、Ｉｎ等のｐ型不純物イオンが用いられる。
具体的には、パンチスルーストッパは以下のような方法で形成される。導電型不純物をｎ型ＦｉｎＦＥＴ領域１０Ｒに半導体基板２の表面に垂直な方向から打ち込み、素子分離領域３に注入する。素子分離領域３に注入された導電型不純物は、大角散乱し、横方向に散乱した導電型不純物がフィン１１内に拡散してパンチスルーストッパを形成する。なお、導電型不純物の打ち込みを半導体基板２の表面に垂直な方向から行っているので、導電型不純物がフィン１１に直接注入されることはほとんどなく、パンチスルーストッパは、素子分離領域３を介して注入された導電型不純物により、素子分離領域３の上面よりも実質的に下に位置する領域にのみ形成される。
次に、図４Ｃ（ｉ）に示すように、ｎ型ＦｉｎＦＥＴ領域１０Ｒにマスク３２を形成した後、イオン注入法によりｐ型ＦｉｎＦＥＴ領域２０Ｒに導電型不純物を注入し、フィン２１の素子分離領域３の上面よりも実質的に下に位置する領域にパンチスルーストッパ（図示しない）を形成する。ここで、導電型不純物としては、Ａｓ、Ｐ等のｎ型不純物イオンが用いられる。具体的なパンチスルーストッパの形成方法は、フィン１１中のパンチスルーストッパの形成方法と同様である。
次に、図４Ｄ（ｊ）に示すように、フィン１１、２１の側面にゲート絶縁膜１２、２２を形成した後、ＣＶＤ法等によりゲート電極材料膜８を半導体基板２上に堆積させ、これをキャップ膜１３、２３の上面をストッパとして、ＣＭＰにより平坦化する。
具体的には、ゲート絶縁膜１２、２２は以下のような方法で形成される。例えば、ゲート絶縁膜１２、２２としてＳｉＯ２膜を用いる場合は、フィン１１、２１の側面に酸化処理を施し、ＳｉＯＮ膜を用いる場合は、フィン１１、２１の側面に酸化処理を施した後、窒化処理、または酸窒化処理を施すことによりゲート絶縁膜１２、２２を形成する。また、ゲート絶縁膜１２、２２としてＳｉＮ膜、Ｈｉｇｈ−ｋ材料等を用いる場合は、ＣＶＤ法等により半導体基板２上の全面にＳｉＮ膜、Ｈｉｇｈ−ｋ材料膜等を堆積させた後、不要な部分を除去することによりゲート絶縁膜１２、２２を形成してもよい。
次に、図４Ｄ（ｋ）に示すように、例えば、フォトリソグラフィとＲＩＥにより、ゲート電極材料膜８をパターニングし、ゲート電極１４、２４に加工する。その後、キャップ膜１３、２３、およびゲート絶縁膜１２、２２のゲート電極１４、２４に囲まれていない領域をエッチングにより除去する。
その後、図示しないが、イオン注入法等により、ゲート電極１４、２４をマスクとしてフィン１１、２１に導電型不純物を注入し、フィン１１、２１中にそれぞれソース・ドレイン領域１１ａ、２１ａのエクステンション領域を形成する。ここで、フィン１１にはｎ型不純物を注入し、ｎ型エクステンション領域を形成する。一方、フィン２１にはｐ型不純物を注入し、ｐ型エクステンション領域を形成する。その後、熱処理を施してｎ型およびｐ型エクステンション領域中の導電型不純物を活性化させる。
次に、ゲート電極１４、２４の側面に、それぞれゲート側壁を形成する。次に、イオン注入法等により、ゲート電極１４、２４およびそれらの側面のゲート側壁をマスクとしてフィン１１、２１に導電型不純物を注入し、フィン１１、２１中にそれぞれソース・ドレイン領域１１ａ、２１ａを形成する。ここで、導電型不純物は、エクステンション領域の形成に用いたものと同じ導電型のものを用いる。その後、熱処理を施してソース・ドレイン領域１１ａ、２１ａ中の導電型不純物を活性化させる。
なお、ソース・ドレイン領域１１ａ、２１ａは、イオン注入により形成されるため、一時的にアモルファス化する。このため、フィン１１、２１の高さが不十分で、ソース・ドレイン領域１１ａ、２１ａが半導体基板２に近い位置にある場合、イオン注入後の熱処理の際に、ソース・ドレイン領域１１ａ、２１ａが第２の半導体基板２を下地として再結晶化し、フィン１１と同様に、フィン２１の単位格子の結晶軸の方向が半導体基板２と一致してしまうおそれがある。そのため、フィン１１、２１は、ソース・ドレイン領域１１ａ、２１ａのフィン１１、２１の高さ方向の深さに対して十分な高さを有して形成されることが好ましい。
次に、半導体基板２上に金属膜を堆積させ、熱処理を施すことにより、ゲート電極１４、２４の上面、および１１、２１の表面にシリサイド層を形成する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、キャリア移動度を向上させるために最適な結晶軸に対するチャネル方向を有し、かつ好ましいレイアウトで形成することのできるｎ型ＦｉｎＦＥＴ１０とｐ型ＦｉｎＦＥＴ２０を同一の半導体基板２上に有する半導体装置１を形成することができる。
好ましいレイアウトとは、例えば、ｎ型ＦｉｎＦＥＴ１０とｐ型ＦｉｎＦＥＴ２０が半導体基板２の表面に平行な面内において互いに平行、または垂直になるものである。本実施の形態によれば、半導体装置１の製造工程において、半導体基板２と第２の半導体基板５を貼り合わせる角度を調整することにより、ｎ型ＦｉｎＦＥＴ１０とｐ型ＦｉｎＦＥＴ２０のなす角度を自由に設定することができるため、好ましいレイアウトを実現することが可能である。
そのため、従来のｎ型のＦｉｎＦＥＴとｐ型のＦｉｎＦＥＴを互いに半導体基板２の表面に平行な面内において所定の角度（例えば４５°）をもって形成することにより、ｎ型とｐ型ＦｉｎＦＥＴ双方のフィン側面の面方位、およびチャネル方向をキャリア移動度が向上するような方向とする技術では、レイアウトが複雑化し、設置面積の増大や寸法管理の困難化、その他製造工程の複雑化といった問題が生じるところ、本実施の形態によれば、そのような問題が起こらない。
なお、一般に、ｎ型のＦｉｎＦＥＴは、ｐ型のＦｉｎＦＥＴに比べて大きな電流が流れるため、ホットキャリアによるゲート絶縁膜特性の劣化、閾値シフト等の問題が生じやすい傾向があるが、本実施の形態のように、ｎ型ＦｉｎＦＥＴ１０のフィン１１と半導体基板２の間に酸化膜４が形成されておらず、フィン１１と半導体基板２が十分に低い抵抗で接続されている場合、フィン１１内にホットキャリアのインパクトイオン化現象により正孔が生じるが、それが滞留せずに半導体基板２側に抜け出すことができるため、上記のような問題や、基板浮遊効果が抑制される。一方、上記の問題はｐ型ＦｉｎＦＥＴ２０においてはほとんど生じないため、酸化膜４がフィン２１と半導体基板２の間に存在しても、半導体装置１の動作信頼性にあたえる影響はほとんどない。
そのため、酸化膜４がフィン１１と半導体基板２の間に形成されずに、フィン２１と半導体基板２の間に形成された本実施の形態に係る半導体装置１の構成は、酸化膜４がフィン２１と半導体基板２の間に形成されずに、フィン１１と半導体基板２の間に形成された構成と比較して、半導体装置１の動作信頼性が高い。
また、一般にコストの安い主面の面方位が｛１００｝の基板を半導体基板２および第２の半導体基板５として用いて上記のような効果を有する半導体装置１を形成することができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、フィン２１を構成する結晶と半導体基板２を構成する結晶の単位格子の結晶軸の方向が一致している点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
（半導体装置の構成）
図５は、本発明の第２の実施の形態に係る半導体装置の断面図である。なお、同図が示す断面は、図２が示す断面に対応する。
半導体基板２には、例えば、主面の面方位が｛１００｝であるＳｉ基板を用いることができる。
フィン２１は、キャリア移動度を向上させる等の理由のために、側面の面方位が｛１１０｝、側面に形成されるチャネル領域２１ｂのチャネル方向２１ｃが＜１１０＞軸方向に平行であることが好ましい。また、フィン２１を構成する結晶と半導体基板２を構成する結晶の単位格子の結晶軸の方向は一致している。
フィン１１は、キャリア移動度を向上させる等の理由のために、側面の面方位が｛１００｝、側面に形成されるチャネル領域１１ｂのチャネル方向１１ｃが＜１００＞であることが好ましい。また、フィン１１と半導体基板２の間に酸化膜４が形成されている。また、フィン１１を構成する結晶と半導体基板２を構成する結晶の単位格子の結晶軸の方向は、半導体基板２の表面に垂直な方向を軸にして所定の角度θだけずれている。この所定の角度θは、θ＝（４５＋９０×ｎ）°（ｎは整数）であることが好ましい。
以下に、本実施の形態に係る半導体装置１の製造工程の一例を示す。
（半導体装置の製造）
図６Ａ（ａ）〜（ｃ）、図６Ｂ（ｄ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。なお、これらの図が示す断面は、図５が示す断面に対応する。
まず、図６Ａ（ａ）に示すように、半導体基板２上に第２の半導体基板５を貼りあわせ、その上に絶縁膜６を形成する。ここで、第２の半導体基板５は、例えば、半導体基板２を構成する結晶と略等しい結晶、例えばＳｉ結晶からなる。また、第２の半導体基板５は、半導体基板２と主面の面方位が等しく、半導体基板２と表面に垂直な方向を軸にして所定の角度θだけ単位格子の結晶軸の方向がずれている。特に、半導体基板２と第２の半導体基板５の主面の面方位が｛１００｝であり、θ＝（４５＋９０×ｎ）°（ｎは整数）であることが好ましい。
半導体基板２と第２の半導体基板５を貼りあわせる際の基板の面内角度の調整は、以下の様な方法を用いて行う。例えば、ノッチ、オリエンテーションフラット等の結晶の方向を表す目印が、あらかじめ互いに角度θだけずれた方向に設けられた基板を半導体基板２および第２の半導体基板５として用いて、ノッチ等の位置を合わせて貼りあわせる。具体的には、主面の面方位が｛１００｝で、主面の＜１１０＞方向にノッチ等が形成された基板を半導体基板２として用い、主面の面方位が｛１００｝で、主面の＜１００＞方向にノッチが形成された基板を第２の半導体基板５として用いて、ノッチ等の位置を合わせて貼りあわせることができる。
また、ノッチ等が同じ方向に設けられた同一の基板を半導体基板２および第２の半導体基板５として用いて、ノッチ等の位置を互いに角度θだけずらして接合してもよい。具体的には、主面の面方位が｛１００｝で、主面の＜１００＞方向、または＜１１０＞方向にノッチが形成された基板を半導体基板２および半導体基板５として用いて、ノッチ等の位置を互いに４５°だけずらして貼りあわせることもできる。なお、両ウェハーを貼り合わせる際の角度の微細制御を行う上では、前者のノッチの位置を合わせて貼り合わせる方法が有利である。
次に、図６Ａ（ｂ）に示すように、例えば、フォトリソグラフィとＲＩＥにより、絶縁膜６、第２の半導体基板５、および酸化膜４をパターニングし、ｎ型ＦｉｎＦＥＴ領域１０Ｒにキャップ膜１３、フィン１１、および酸化膜４、ｐ型ＦｉｎＦＥＴ領域２０Ｒにキャップ膜２３、フィン２１、酸化膜４をそれぞれ形成する。なお、このとき、酸化膜４がエッチングストッパとして働くため、半導体基板２へのオーバーエッチングを抑えることができる。
この段階において、フィン１１、２１の側面の面方位は、ともに｛１００｝であり、チャネル方向１１ｃ、２１ｃは、ともに＜１００＞である。例えば、主面の面方位が｛１００｝で、主面の＜１００＞方向にノッチが形成された基板を第２の半導体基板５として用いた場合は、ノッチの方向に平行にフィン１１、２１を形成すればよい。
次に、図６Ａ（ｃ）に示すように、ｎ型ＦｉｎＦＥＴ領域１０Ｒにマスク３０を形成した後、ｐ型ＦｉｎＦＥＴ領域２０Ｒに選択的に不純物をイオン注入して、不純物を注入した箇所をアモルファス化し、アモルファス領域９を形成する。
次に、図６Ｂ（ｄ）に示すように、ｎ型ＦｉｎＦＥＴ領域１０Ｒのマスク３０を除去する。
次に、図６Ｂ（ｅ）に示すように、アニール処理によりアモルファス領域９を再結晶化させる。ここで、再結晶化は半導体基板２を下地として起こるため、フィン２１の結晶は半導体基板２の結晶と単位格子の結晶軸の方向が一致する。なお、同図に示すように、上記のアモルファス領域９の形成、再結晶化の工程の中で、ｐ型ＦｉｎＦＥＴ領域２０Ｒの酸化膜４は壊れ、酸化膜４が形成されていた領域も再結晶化することが好ましい。
その後、図４Ｂ（ｆ）に示した素子分離領域３を形成する工程以降の工程を、第１の実施の形態と同様に行う。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と異なる構成の半導体装置１により、第１の実施の形態と同様の効果を得ることができる。なお、酸化膜４がフィン１１と半導体基板２の間に形成されているため、フィン１１内にホットキャリアのインパクトイオン化現象により生じた正孔が半導体基板２側に抜け出すことができなくなり、第１の実施の形態とよりも半導体装置１の動作信頼性において劣る可能性があるが、このホットキャリアのインパクトイオン化現象による問題が半導体装置１の動作信頼性にあまり影響を与えない程度のレベルのアプリケーションであればよい。
〔第３の実施の形態〕
本発明の第３の実施の形態は、半導体装置１の一部の製造方法において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
以下に、本実施の形態に係る半導体装置１の製造工程の一例を示す。
（半導体装置の製造）
図７（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。なお、これらの図が示す断面は、図２が示す断面に対応する。
まず、図７（ａ）に示すように、図４（ａ）〜図４（ｂ）に示した、ｎ型ＦｉｎＦＥＴ領域１０Ｒにキャップ膜１３、フィン１１、および酸化膜４、ｐ型ＦｉｎＦＥＴ領域２０Ｒにキャップ膜２３、フィン２１、酸化膜４をそれぞれ形成するまでの工程を第１の実施の形態と同様に行う。
次に、図７（ｂ）に示すように、ＣＶＤ法等によりＳｉＯ２膜等を堆積させた後、これをキャップ膜１３、２３の上面をストッパとしてＣＭＰにより平坦化して、素子分離領域３を形成する。
次に、図７（ｃ）に示すように、ｐ型ＦｉｎＦＥＴ領域２０Ｒにマスク３３を形成した後、ｎ型ＦｉｎＦＥＴ領域１０Ｒに選択的に不純物をイオン注入して、半導体基板２の素子分離領域３を介して不純物を注入した箇所をアモルファス化し、アモルファス領域７を形成する。
続いて、ｐ型ＦｉｎＦＥＴ領域２０Ｒのマスク３３を除去し、アニール処理によりアモルファス領域７を再結晶化させることにより、図４Ｂ（ｆ）に示した状態と同じになる。ここで、再結晶化は半導体基板２を下地として起こるため、フィン１１の結晶は半導体基板２の結晶と単位格子の結晶軸の方向が一致する。
その後、図４Ｃ（ｇ）に示した素子分離領域３をエッチバックする工程以降の工程を、第１の実施の形態と同様に行う。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、アモルファス領域７を形成する際に、フィン１１の側面が素子分離領域３に覆われているため、フィン１１の厚さが薄く、アモルファス領域７を形成するための不純物注入によるダメージに耐えきれずに破損、倒壊等するおそれがある場合であっても、素子分離領域３により支えることができる。なお、再結晶化によりダメージが修復するため、再結晶化後は破損、倒壊等のおそれがない。
本実施の形態は、当然、第２の実施の形態と組み合わせることも可能であり、この場合は、素子分離領域３はフィン２１のアモルファス化の際の支えになる。
〔第４の実施の形態〕
本発明の第４の実施の形態は、ｎ型およびｐ型ＦｉｎＦＥＴ１０、２０のチャネル領域１１ｂ、２１ｂに歪みを与える歪み付与膜１５、２５が形成される点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
（半導体装置の構成）
図８は、本発明の第４の実施の形態に係る半導体装置の断面図である。図８に示した断面は、図２に示した第１の実施の形態の半導体装置１の断面に対応する。
歪み付与膜１５は、ｎ型ＦｉｎＦＥＴ１０全体を覆うように形成され、フィン１１内のチャネル領域１１ｃに歪みを与えて、電子の移動度を向上させる機能を有する。歪み付与膜１５がチャネル領域１１ｃに与える歪みは、具体的には、チャネル方向に伸張歪み、フィン１１の高さ方向に圧縮歪み、フィン１１の厚さ方向に圧縮歪みとなる。
これら歪みの性質（圧縮、または伸張）は、フィン１１の側面の面方位が｛１００｝、チャネル方向が｛１００｝面の＜１００＞方向である場合、いずれの方向においても、チャネル領域１１ｃの電子の移動度が向上する歪みの性質と一致する。
歪み付与膜２５は、ｐ型ＦｉｎＦＥＴ２０全体を覆うように形成され、フィン２１内のチャネル領域２１ｃに歪みを与えて、正孔の移動度を向上させる機能を有する。歪み付与膜２５は、対象物に対して、歪み付与膜１５と逆向きの性質の歪みを与える性質を有し、歪み付与膜２５がチャネル領域２１ｃに与える歪みは、具体的には、チャネル方向に圧縮歪み、フィン１１の高さ方向に伸張歪み、フィン１１の厚さ方向に伸張歪みとなる。
これら歪みの性質（圧縮、または伸張）は、フィン２１の側面の面方位が｛１１０｝、チャネル方向が｛１１０｝面の＜１１０＞方向である場合、いずれの方向においても、チャネル領域２１ｃの正孔の移動度が向上する歪みの性質と一致する。
すなわち、フィン１１を側面の面方位が｛１００｝、チャネル方向が｛１００｝面の＜１００＞方向となるように形成し、フィン２１を側面の面方位が｛１１０｝、チャネル方向が｛１１０｝面の＜１１０＞方向となるように形成することが、歪み付与膜１５、２５によるキャリア移動度の向上の観点から好ましい。
なお、例えば、フィン１１をフィン２１と同様に、側面の面方位が｛１１０｝、チャネル方向が｛１１０｝面の＜１００＞方向となるように形成した場合、電子の移動度が向上する歪みの性質は、チャネル方向に伸張歪み、フィン１１の高さ方向に圧縮歪み、フィン１１の厚さ方向に伸張歪みであり、フィン１１の厚さ方向の歪みが実際に生じる歪みの性質と一致しない。そのため、上記の好ましい場合と比較して、電子の移動度が低減するおそれがある。
歪み付与膜１５、２５は、ＣＶＤ法等により形成されるＳｉＮ膜を用いることができる。この場合、ＳｉＮ膜中の水素濃度を制御することにより、対象物に与える歪みの大きさ、性質（圧縮、または伸張）を調節し、歪み付与膜１５と歪み付与膜２５を作り分けることができる。
また、歪み付与膜１５、２５は、歪み付与膜１５、２５上に形成される層間絶縁膜（図示しない）を、コンタクトプラグ（図示しない）等を形成するためにエッチングする際に、エッチングストッパとして用いることができる。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、歪み付与膜１５、２５を形成することにより、チャネル領域１１ｃ、２１ｃのキャリア移動度を向上させ、ｎ型ＦｉｎＦＥＴ１０およびｐ型ＦｉｎＦＥＴ２０の電流特性を向上させることができる。
また、第１の実施の形態に示したように、フィン１１とフィン２１を結晶軸に対するチャネル方向を異ならせて形成することができるため、フィン１１とフィン２１ともに、歪み付与膜１５、２５から与えられる歪みの性質とキャリア移動度を向上させることのできる歪みの性質を一致させることができる。その結果、ｎ型ＦｉｎＦＥＴ１０、ｐ型ＦｉｎＦＥＴ２０ともに、キャリア移動度向上の効果をより効率的に得ることができる。
また、第１の実施の形態に示したように、フィン１１とフィン２１を平行または垂直に形成することができるため、歪み付与膜１５、２５を比較的容易に形成することができる。例えば、フィン１１とフィン２１が半導体基板２の表面に平行な面内において互いに４５°の角度をもって形成されていた場合、歪み付与膜１５、２５のレイアウトが複雑になり、形成が困難になる等の問題が起きる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、フィン１１、２１の表面にＳｉ等の結晶をエピタキシャル成長させて、フィン１１、２１の厚さを増すことにより電気抵抗率を下げることができる。なお、ＳｉＧｅ結晶、ＳｉＣ結晶等のＳｉと異なる格子定数を有する結晶をエピタキシャル成長させた場合は、フィン１１、２１のチャネル領域１１ｃ、２１ｃに適切な歪みを与えて、キャリア移動度を向上させることができる。
また、上記各実施の形態においては、半導体基板２および第２の半導体基板５の主面の面方位が｛１００｝であるとして説明したが、主面の面方位はこれに限られず、例えば｛１１０｝であってもよい。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
また、本発明は、以下の構成を有する半導体装置においても特徴を有する。
（１） 半導体基板と、
前記半導体基板上に前記半導体基板と軸角の略等しい結晶から形成され、前記第１の基板と単位格子の結晶軸の方向が略一致する第１のフィンを有する第１のトランジスタと、
前記半導体基板上に前記半導体基板と軸角の略等しい結晶から形成され、前記半導体基板の表面に垂直な方向を軸にして所定の角度だけ前記第１の半導体基板と単位格子の結晶軸の方向がずれている第２のフィンを有する第２のトランジスタと、
を備えることを特徴とする半導体装置。
（２） 単位格子の結晶軸の１つが表面に垂直な方向を向き、２つが表面に平行な面に沿った方向を向く半導体基板と、
前記半導体基板上に前記半導体基板と軸角の略等しい結晶から形成され、前記第１の基板と単位格子の結晶軸の方向が略一致する第１のフィンを有する第１のトランジスタと、
前記半導体基板上に前記半導体基板と軸角の略等しい結晶から形成され、結晶軸の１つが表面に垂直な方向を向き、２つが前記第１の半導体基板の表面に平行な面に沿った前記第１の半導体基板の単位格子の結晶軸の方向と異なる方向を向く第２のフィンを有する第２のトランジスタと、
を備えることを特徴とする半導体装置。
本発明の第１の実施の形態に係る半導体装置の斜視図。 本発明の第１の実施の形態に係る半導体装置の図１に示した切断線II−IIにおける切断面を図中の矢印の方向に見た断面図。 本発明の第１の実施の形態に係る半導体装置の図１に示した切断線III−IIIにおける切断面を図中の矢印の方向に見た断面図。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｇ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｊ）〜（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第２の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｄ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図。 （ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第４の実施の形態に係る半導体装置の断面図。
符号の説明
１ 半導体装置。２ 半導体基板。５ 第２の半導体基板。７、９ アモルファス領域。１０ ｎ型ＦｉｎＦＥＴ。２０ ｐ型ＦｉｎＦＥＴ。１１、２１ フィン。１１ｂ、２１ｂ チャネル領域。１１ｃ、２１ｃ チャネル方向。

Claims (5)

  1. 第１の半導体領域と、
    前記第１の半導体領域上に前記第１の半導体領域と略等しい結晶から形成され、表面に垂直な方向を軸にして所定の角度だけ前記第１の半導体領域と単位格子の結晶軸の方向がずれている第２の半導体領域と、
    を有することを特徴とする半導体基板。
  2. 半導体基板と、
    前記半導体基板上に形成され、第１のフィンを有する第１のトランジスタと、
    前記半導体基板上に形成され、上面の面方位が前記第１のフィンの上面の面方位と等しい第２のフィンを有し、前記第２のフィンの側面部の結晶軸に対するチャネル方向が前記第１のフィンの側面部の結晶軸に対するチャネル方向と異なり、かつフィンの配置される方向が前記第１のフィン型トランジスタのフィンの配置される方向と前記半導体基板の表面に平行な面内において実質的に平行、または垂直な第２のトランジスタと、
    を備えることを特徴とする半導体装置。
  3. 前記第１のトランジスタは、前記第１のフィンの側面の面方位が｛１００｝であり、チャネル方向が｛１００｝面の＜１００＞方向であるｎ型トランジスタであり、
    前記第２のトランジスタは、前記第２のフィンの側面の面方位が｛１１０｝であり、チャネル方向が｛１１０｝面の＜１１０＞方向であるｐ型トランジスタである、
    ことを特徴とする請求項２に記載の半導体装置。
  4. 第１の基板上に、前記第１の基板と主面の面方位が同一な第２の基板を、双方の主面内の結晶軸の方向が主面に垂直な方向を軸として所定の角度だけ相対的にずれた状態で接合する工程と、
    前記第２の基板をパターニングして第１のフィンおよび第２のフィンを形成する工程と、
    前記第１のフィンを選択的にアモルファス化する工程と、
    前記アモルファス化した第１のフィンを前記第１の基板を下地として再結晶化させ、前記第１の基板と単位格子の結晶軸の方向を略一致させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第１および第２の基板の主面の面方位が｛１００｝であり、
    前記所定の角度は（４５＋９０×ｎ）°（ｎは整数）である、
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
JP2007218459A 2007-08-24 2007-08-24 半導体基板、半導体装置およびその製造方法 Pending JP2009054705A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007218459A JP2009054705A (ja) 2007-08-24 2007-08-24 半導体基板、半導体装置およびその製造方法
US12/192,461 US8039843B2 (en) 2007-08-24 2008-08-15 Semiconductor wafer, semiconductor device and method of fabricating the same
US13/239,848 US20120009744A1 (en) 2007-08-24 2011-09-22 Semiconductor wafer, semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218459A JP2009054705A (ja) 2007-08-24 2007-08-24 半導体基板、半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009054705A true JP2009054705A (ja) 2009-03-12

Family

ID=40453508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218459A Pending JP2009054705A (ja) 2007-08-24 2007-08-24 半導体基板、半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US8039843B2 (ja)
JP (1) JP2009054705A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030396A1 (ja) * 2009-09-08 2011-03-17 株式会社 東芝 半導体装置およびその製造方法
JP2011071520A (ja) * 2009-09-24 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd フィン型電界効果トランジスタ
JP2011522392A (ja) * 2008-05-29 2011-07-28 パナソニック株式会社 半導体装置
JP2011181931A (ja) * 2010-03-01 2011-09-15 Taiwan Semiconductor Manufacturing Co Ltd フィン型ｆｅｔを有する半導体装置およびその製造方法
JP2011199287A (ja) * 2010-03-17 2011-10-06 Taiwan Semiconductor Manufacturing Co Ltd フィン型電界効果トランジスタおよびその製造方法
JP2012533894A (ja) * 2009-07-20 2012-12-27 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート・スタック・ストレッサを有する多重方位のナノワイヤ
KR101302956B1 (ko) 2011-12-30 2013-09-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Ｃｍｏｓ ｆｉｎｆｅｔ 소자 및 그 형성 방법
JP2013191596A (ja) * 2012-03-12 2013-09-26 Toshiba Corp 半導体装置
KR101410092B1 (ko) 2012-03-08 2014-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 이동도 및 고 에너지 대역갭 물질들을 갖는 반도체 구조물 및 방법
CN103999200A (zh) * 2011-12-23 2014-08-20 英特尔公司 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
KR20140111577A (ko) * 2013-03-11 2014-09-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 전계 효과 트랜지스터에 대한 핀 형상 및 이의 형성 방법
CN104835848A (zh) * 2014-02-11 2015-08-12 美国博通公司 提供具有介电隔离的finFET技术的基于块状finFET的器件
WO2016135588A1 (en) * 2015-02-24 2016-09-01 International Business Machines Corporation Dual fin integration for electron and hole mobility enhancement

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494933B2 (en) * 2006-06-16 2009-02-24 Synopsys, Inc. Method for achieving uniform etch depth using ion implantation and a timed etch
US7399664B1 (en) * 2007-02-28 2008-07-15 International Business Machines Corporation Formation of spacers for FinFETs (Field Effect Transistors)
US7619276B2 (en) * 2007-07-30 2009-11-17 International Business Machines Corporation FinFET flash memory device with an extended floating back gate
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8263462B2 (en) * 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US8173499B2 (en) 2009-06-12 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a gate stack integration of complementary MOS device
CN102473642B (zh) * 2009-07-08 2014-11-12 株式会社东芝 半导体装置及其制造方法
US8759943B2 (en) * 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8039349B2 (en) * 2009-07-30 2011-10-18 Globalfoundries Inc. Methods for fabricating non-planar semiconductor devices having stress memory
NL2005958A (en) * 2010-02-09 2011-08-10 Asml Netherlands Bv Lithographic method and apparatus.
JP5714831B2 (ja) * 2010-03-18 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
WO2012066703A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 半導体装置及びその製造方法
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
JP2012182354A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 半導体記憶装置
JP5271372B2 (ja) * 2011-03-18 2013-08-21 株式会社東芝 半導体装置の製造方法
TWI565078B (zh) 2011-03-25 2017-01-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP6019599B2 (ja) * 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
US8778744B2 (en) * 2011-06-24 2014-07-15 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor field effect transistor
JP2013045901A (ja) * 2011-08-24 2013-03-04 Toshiba Corp 半導体装置および半導体装置の製造方法
US8278184B1 (en) * 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor
US8604548B2 (en) * 2011-11-23 2013-12-10 United Microelectronics Corp. Semiconductor device having ESD device
KR101849688B1 (ko) * 2011-12-20 2018-04-18 인텔 코포레이션 반도체 구조물
US8629038B2 (en) * 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
US20130175618A1 (en) * 2012-01-05 2013-07-11 International Business Machines Corporation Finfet device
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9171925B2 (en) * 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US20130200455A1 (en) 2012-02-08 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dislocation smt for finfet device
JP5856545B2 (ja) * 2012-07-06 2016-02-09 株式会社東芝 半導体装置及びその製造方法
US9728464B2 (en) 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
US8946033B2 (en) 2012-07-30 2015-02-03 International Business Machines Corporation Merged fin finFET with (100) sidewall surfaces and method of making same
US9082853B2 (en) 2012-10-31 2015-07-14 International Business Machines Corporation Bulk finFET with punchthrough stopper region and method of fabrication
US8766363B2 (en) * 2012-11-07 2014-07-01 International Business Machines Corporation Method and structure for forming a localized SOI finFET
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
CN109742147A (zh) * 2012-11-30 2019-05-10 中国科学院微电子研究所 FinFET及其制造方法
CN103855011B (zh) * 2012-11-30 2017-10-17 中国科学院微电子研究所 FinFET及其制造方法
US20140264488A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
US8975168B2 (en) * 2013-05-28 2015-03-10 Stmicroelectronics, Inc. Method for the formation of fin structures for FinFET devices
US9240342B2 (en) 2013-07-17 2016-01-19 Globalfoundries Inc. Methods of forming replacement fins for a FinFET semiconductor device by performing a replacement growth process
US20150097270A1 (en) * 2013-10-07 2015-04-09 International Business Machines Corporation Finfet with relaxed silicon-germanium fins
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
US9525053B2 (en) 2013-11-01 2016-12-20 Samsung Electronics Co., Ltd. Integrated circuit devices including strained channel regions and methods of forming the same
US9275996B2 (en) 2013-11-22 2016-03-01 Mears Technologies, Inc. Vertical semiconductor devices including superlattice punch through stop layer and related methods
US9368626B2 (en) * 2013-12-04 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained layer
US9716147B2 (en) 2014-06-09 2017-07-25 Atomera Incorporated Semiconductor devices with enhanced deterministic doping and related methods
US9997414B2 (en) 2014-06-24 2018-06-12 Intel Corporation Ge/SiGe-channel and III-V-channel transistors on the same die
KR102311937B1 (ko) 2014-09-23 2021-10-14 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
KR102217246B1 (ko) 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
EP3284106B1 (en) 2015-05-15 2021-12-22 Atomera Incorporated Methods of forming semiconductor devices with superlattice layers providing halo implant peak confinement
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US10192985B2 (en) * 2015-07-21 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET with doped isolation insulating layer
US9847388B2 (en) 2015-09-01 2017-12-19 International Business Machines Corporation High thermal budget compatible punch through stop integration using doped glass
CN106816467B (zh) 2015-12-01 2019-10-08 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
US10290654B2 (en) 2016-05-20 2019-05-14 Globalfoundries Inc. Circuit structures with vertically spaced transistors and fabrication methods
US10147802B2 (en) * 2016-05-20 2018-12-04 Globalfoundries Inc. FINFET circuit structures with vertically spaced transistors and fabrication methods
US10276718B2 (en) * 2017-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a relaxation prevention anchor
US11081500B2 (en) * 2019-01-26 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US11164876B2 (en) * 2019-02-07 2021-11-02 Micron Technology, Inc. Atom implantation for passivation of pillar material
KR20220107847A (ko) * 2021-01-26 2022-08-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JP2004140148A (ja) * 2002-10-17 2004-05-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2005136410A (ja) * 2003-10-29 2005-05-26 Internatl Business Mach Corp <Ibm> シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板（ｈｙｂｒｉｄｓｕｂｓｔｒａｔｅ）上のＣＭＯＳ
JP2005166865A (ja) * 2003-12-02 2005-06-23 Tadahiro Omi 半導体集積回路およびその製造方法
JP2005294828A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 集積回路構造及び形成方法（高移動度平面ｃｍｏｓｓｏｉ）
WO2005124871A2 (en) * 2004-06-21 2005-12-29 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate mosfets

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
JP2006049627A (ja) * 2004-08-05 2006-02-16 Toshiba Corp 半導体装置及びその製造方法
JP2007207837A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US7341902B2 (en) * 2006-04-21 2008-03-11 International Business Machines Corporation Finfet/trigate stress-memorization method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JP2004140148A (ja) * 2002-10-17 2004-05-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2005136410A (ja) * 2003-10-29 2005-05-26 Internatl Business Mach Corp <Ibm> シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板（ｈｙｂｒｉｄｓｕｂｓｔｒａｔｅ）上のＣＭＯＳ
JP2005166865A (ja) * 2003-12-02 2005-06-23 Tadahiro Omi 半導体集積回路およびその製造方法
JP2005294828A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 集積回路構造及び形成方法（高移動度平面ｃｍｏｓｓｏｉ）
WO2005124871A2 (en) * 2004-06-21 2005-12-29 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate mosfets

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522392A (ja) * 2008-05-29 2011-07-28 パナソニック株式会社 半導体装置
JP2012533894A (ja) * 2009-07-20 2012-12-27 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート・スタック・ストレッサを有する多重方位のナノワイヤ
US8669162B2 (en) 2009-09-08 2014-03-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2011030396A1 (ja) * 2009-09-08 2011-03-17 株式会社 東芝 半導体装置およびその製造方法
JP5286416B2 (ja) * 2009-09-08 2013-09-11 株式会社東芝 半導体装置およびその製造方法
JP2011071520A (ja) * 2009-09-24 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd フィン型電界効果トランジスタ
US10355108B2 (en) 2009-09-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a fin field effect transistor comprising two etching steps to define a fin structure
US11158725B2 (en) 2009-09-24 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8937353B2 (en) 2010-03-01 2015-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
JP2011181931A (ja) * 2010-03-01 2011-09-15 Taiwan Semiconductor Manufacturing Co Ltd フィン型ｆｅｔを有する半導体装置およびその製造方法
CN102194755A (zh) * 2010-03-01 2011-09-21 台湾积体电路制造股份有限公司 鳍式场效晶体管及其制造方法
US9224737B2 (en) 2010-03-01 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
JP2011199287A (ja) * 2010-03-17 2011-10-06 Taiwan Semiconductor Manufacturing Co Ltd フィン型電界効果トランジスタおよびその製造方法
US10515856B2 (en) 2010-03-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a FinFET, and FinFET formed by the method
US10224245B2 (en) 2010-03-17 2019-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
JP2014017515A (ja) * 2010-03-17 2014-01-30 Taiwan Semiconductor Manufactuaring Co Ltd フィン型電界効果トランジスタおよびその製造方法
US9312179B2 (en) 2010-03-17 2016-04-12 Taiwan-Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
CN103999200A (zh) * 2011-12-23 2014-08-20 英特尔公司 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
US9691843B2 (en) 2011-12-23 2017-06-27 Intel Corporation Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
CN103999200B (zh) * 2011-12-23 2016-12-28 英特尔公司 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
KR101302956B1 (ko) 2011-12-30 2013-09-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Ｃｍｏｓ ｆｉｎｆｅｔ 소자 및 그 형성 방법
US9595614B2 (en) 2012-03-08 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US11664456B2 (en) 2012-03-08 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming thereof
US8969156B2 (en) 2012-03-08 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US10727351B2 (en) 2012-03-08 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US11437517B2 (en) 2012-03-08 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US10269969B2 (en) 2012-03-08 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
KR101410092B1 (ko) 2012-03-08 2014-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 이동도 및 고 에너지 대역갭 물질들을 갖는 반도체 구조물 및 방법
JP2013191596A (ja) * 2012-03-12 2013-09-26 Toshiba Corp 半導体装置
KR101695509B1 (ko) 2013-03-11 2017-01-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 전계 효과 트랜지스터에 대한 핀 형상 및 이의 형성 방법
KR20140111577A (ko) * 2013-03-11 2014-09-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 전계 효과 트랜지스터에 대한 핀 형상 및 이의 형성 방법
CN104835848A (zh) * 2014-02-11 2015-08-12 美国博通公司 提供具有介电隔离的finFET技术的基于块状finFET的器件
GB2549685B (en) * 2015-02-24 2020-12-09 Hfc Semiconductor Corp Dual fin integration for electron and hole mobility enhancement
GB2549685A (en) * 2015-02-24 2017-10-25 Ibm Dual fin integration for electron and hole mobility enhancement
CN107251204A (zh) * 2015-02-24 2017-10-13 国际商业机器公司 用于电子和空穴迁移率增强的双鳍集成
WO2016135588A1 (en) * 2015-02-24 2016-09-01 International Business Machines Corporation Dual fin integration for electron and hole mobility enhancement

Also Published As

Publication number Publication date
US8039843B2 (en) 2011-10-18
US20120009744A1 (en) 2012-01-12
US20090072276A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP2009054705A (ja) 半導体基板、半導体装置およびその製造方法
US11251303B2 (en) Method for fabricating a strained structure and structure formed
US7759737B2 (en) Dual structure FinFET and method of manufacturing the same
TWI446453B (zh) 受應力之場效電晶體以及其製造方法
TWI485848B (zh) 半導體裝置及其製造方法
US8482042B2 (en) Strained semiconductor device and method of making same
US9023697B2 (en) 3D transistor channel mobility enhancement
JP2008227026A (ja) 半導体装置の製造方法
US9711417B2 (en) Fin field effect transistor including a strained epitaxial semiconductor shell
JP2009032955A (ja) 半導体装置、およびその製造方法
CN108461394B (zh) 采用应力记忆技术制造半导体器件的方法及半导体器件
CN101266978B (zh) Cmos结构的制造方法
JP5456090B2 (ja) 半導体装置およびその製造方法
US20150200275A1 (en) Finfet and method for manufacturing the same
JP5286416B2 (ja) 半導体装置およびその製造方法
JP2011066362A (ja) 半導体装置
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
US9142677B2 (en) FinFET having gate in place of sacrificial spacer source/drain mask
CN114927422B (zh) 一种半导体器件制备方法
WO2014071660A1 (zh) 半导体器件及其制造方法
WO2013189096A1 (zh) 半导体器件及其制造方法
US9583593B2 (en) FinFET and method of manufacturing the same
CN114927556A (zh) 一种半导体器件及其制备方法
JP2010118566A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622