JP4256381B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4256381B2 JP4256381B2 JP2005325023A JP2005325023A JP4256381B2 JP 4256381 B2 JP4256381 B2 JP 4256381B2 JP 2005325023 A JP2005325023 A JP 2005325023A JP 2005325023 A JP2005325023 A JP 2005325023A JP 4256381 B2 JP4256381 B2 JP 4256381B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- insulating film
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 239000000758 substrate Substances 0.000 claims description 34
- 239000010408 film Substances 0.000 description 148
- 239000010410 layer Substances 0.000 description 147
- 238000009792 diffusion process Methods 0.000 description 48
- 238000004519 manufacturing process Methods 0.000 description 40
- 239000000463 material Substances 0.000 description 37
- 239000011229 interlayer Substances 0.000 description 31
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 102100023708 Coiled-coil domain-containing protein 80 Human genes 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 101000978383 Homo sapiens Coiled-coil domain-containing protein 80 Proteins 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、トップゲート電極とバックゲート電極とを有するダブルゲート型の半導体装置に関する。
近年、シリコン基板上に形成されるＬＳＩにおいて、このＬＳＩに用いられる素子の微細化による高性能化が著しい。これは、論理回路、又はＳＲＡＭなどの記憶装置に用いられるＭＯＳＦＥＴにおいて、いわゆるスケーリング則に基づいてゲート長が縮小されたり、ゲート絶縁膜が薄膜化されたりすることに起因する。現在、ＭＯＳＦＥＴのカットオフ特性を改善するために、３次元構造のＭＩＳ型半導体装置の一種として、従来のプレーナ型ＭＯＳＦＥＴに対して基板側にもゲート領域を設けたダブルゲート型ＭＯＳＦＥＴと呼ばれるトランジスタが提案され、このダブルゲート型ＭＯＳＦＥＴにより特性の向上を試みた例が既に報告されている（例えば、非特許文献１、非特許文献２、特許文献１等参照）。
しかしながら、ダブルゲート型ＭＯＳＦＥＴにおいて、特にプレーナ型は、非常に作り難く、また思うようなデバイス特性が得難いことが分かってきている。この問題の大きな原因の一つは、トップゲート電極とバックゲート電極とを自己整合的に配置することが難しく、また、トップゲート電極のゲート長とバックゲート電極のゲート長とを揃えることも難しいためである。
例えば、非特許文献１のプレーナ型ダブルゲートＭＯＳＦＥＴでは、ＳＯＮ（Silicon On Nothing）という技術を用いて、チャネル領域の直下に空隙を作り込み、チャネル領域を酸化した後、ゲート電極を埋め込み加工する方法を採用している（非特許文献１のＦｉｇ．１参照）。しかし、この方法では、バックゲート電極の加工時にマスクプロセスを運用し難く、バックゲート電極となる材料が前記空隙を一杯に満たしているため、バックゲート電極のゲート長がトップゲート電極のゲート長よりもかなり長くなってしまう（非特許文献１のＦｉｇ．５参照）。このため、バックゲート電極とソース／ドレイン領域とのオーバーラップが大きく、この部分の寄生容量Ｃｏｖが非常に大きくなり、ＤＣ特性としては改善されるが、ＡＣ動作での高速性に問題が生じる（非特許文献１のＦｉｇ．１４，１５参照）。
また、非特許文献２のプレーナ型ダブルゲートＭＯＳＦＥＴは、ＰＡＧＯＤＡとも呼ばれていて、トップゲート電極とバックゲート電極を別々に作りこみ、貼り合わせてダブルゲートＭＯＳＦＥＴ構造を形成するものである（非特許文献２のＦｉｇ．１参照）。このように貼り合わせ技術を用いることにより、チャネル部分のゲート電極以外の部分は比較的自由にレイアウトでき、セパレートゲート構造にすることも可能である（非特許文献２のＦｉｇ．１（ｃ）参照）。しかし、製造工程が非常に煩雑である。特に、ＣＭＰ（Chemical Mechanical Polish）を多用してＳｉチャネル領域の薄膜化を行っていることから、パターンによるばらつきが大きいことが予想され、このばらつきがそのまましきい値電圧のばらつきに直結してしまうという問題がある。
S. Harrison et al., IEDM 2003 18.6 pp.449-452, (2003) K. W. Guarini et al., IEDM 2001, 19.2, pp. 425-428, (2001) H. S. Wong: IEDM 1999 Short Course 米国特許第5,773,331号明細書
S. Harrison et al., IEDM 2003 18.6 pp.449-452, (2003) K. W. Guarini et al., IEDM 2001, 19.2, pp. 425-428, (2001) H. S. Wong: IEDM 1999 Short Course
本発明は、トップゲート電極とバックゲート電極とを形成し、バックゲート電極とソース領域及びドレイン領域とのオーバーラップ容量の低減を図る半導体装置を提供する。
本発明の一視点による半導体装置は、半導体基板と、前記半導体基板の上方に設けられたチャネル領域と、前記チャネル領域の上方に第１のゲート絶縁膜を介して設けられた第１のゲート電極と、前記チャネル領域の下方に第２のゲート絶縁膜を介して設けられ、前記第１のゲート電極と対向して配置された第２のゲート電極と、前記第２のゲート電極の両側面をそれぞれ覆う第１の絶縁膜と、前記第２のゲート電極の底面を覆う第２の絶縁膜と、前記第１のゲート絶縁膜の上面よりも上方に位置する上面と前記第１のゲート電極の側面に対向する側面とを有し、ソース領域及びドレイン領域が形成された半導体層と、前記第１のゲート電極の両側にそれぞれ設けられたゲート側壁層とを具備し、前記第２のゲート電極の側面は、前記半導体層の前記側面と一致する又は前記半導体層の前記側面より内側に位置し、前記第２のゲート電極のゲート長は、前記第１のゲート電極のゲート長と前記ゲート側壁層の幅とを合わせた長さと等しい。
本発明によれば、トップゲート電極とバックゲート電極とを形成し、バックゲート電極とソース領域及びドレイン領域とのオーバーラップ容量の低減を図る半導体装置を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１の実施形態］
第１の実施形態は、プレーナ型ダブルゲートＭＯＳＦＥＴであって、トップゲート電極Ｇ１とバックゲート電極Ｇ２を自己整合的に形成するものである。
第１の実施形態は、プレーナ型ダブルゲートＭＯＳＦＥＴであって、トップゲート電極Ｇ１とバックゲート電極Ｇ２を自己整合的に形成するものである。
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の平面図及び断面図を示す。以下に、第１の実施形態に係る半導体装置について説明する。
図１（ａ）及び（ｂ）に示すように、第１の実施形態では、シリコン基板（半導体基板）１１と埋め込み絶縁膜１２とＳｉ／ＳｉＧｅ層（半導体層）１３とで構成されるＳＧＯＩ（Silicon Germanium On Insulator）基板１０を用いている。そして、シリコン基板１１及びＳｉ／ＳｉＧｅ層１３のＳｉをエピタキシャル成長させたエピタキシャル層２６が設けられ、このエピタキシャル層２６の表面にソース拡散領域２８ａ及びドレイン拡散領域２８ｂが対となって形成されている。ソース拡散領域２８ａ及びドレイン拡散領域２８ｂ間には、ソース拡散領域２８ａ及びドレイン拡散領域２８ｂを接続するチャネル領域Ｃが設けられている。
チャネル領域Ｃの上方には、トップゲート（フロントゲート）電極Ｇ１が第１のゲート絶縁膜１８ａを介して設けられている。トップゲート電極Ｇ１の側面にはゲート側壁層２７が設けられ、トップゲート電極Ｇ１の上面にはマスク材２０が設けられている。
チャネル領域Ｃの下方には、バックゲート（ボトムゲート）電極Ｇ２が第２のゲート絶縁膜１８ｂを介して設けられている。バックゲート電極Ｇ２の側面は層間絶縁膜２４で覆われており、バックゲート電極Ｇ２の底面は埋め込み絶縁膜１２で覆われている。
エピタキシャル層２６の上面ＵＳは第１のゲート絶縁膜１８ａの上面よりも上方に位置し、エピタキシャル層２６のトップゲート電極Ｇ１に対向する側面ＳＳは第１のゲート絶縁膜１８ａ及びゲート側壁層２７に接している。
バックゲート電極Ｇ２は、トップゲート電極Ｇ１及びゲート側壁層２７と自己整合的に形成されている。このため、バックゲート電極Ｇ２の側面ＳＳＧ２は、ゲート側壁層２７の側面と一致している。換言すると、バックゲート電極Ｇ２の側面ＳＳＧ２は、エピタキシャル層２６の側面ＳＳと一致している。従って、バックゲート電極Ｇ２のゲート長Ｌ２は、トップゲート電極Ｇ１のゲート長Ｌ１とゲート側壁層２７の幅Ｗ１，Ｗ２とを合わせた長さと等しく、トップゲート電極Ｇ１のゲート長（チャネル長）Ｌ１よりバックゲート電極Ｇ２のゲート長Ｌ２の方が長い。尚、ゲート側壁層２７の幅Ｗ１，Ｗ２は、ゲート側壁層２７の下方の幅を指し、例えば、第１のゲート絶縁膜１８ａの付近における幅で、エピタキシャル層２６の上面ＵＳよりも下方の位置の幅を意味する。
ソース拡散領域２８ａ及びドレイン拡散領域２８ｂは、シリコン基板１１及びＳｉ／ＳｉＧｅ層１３のＳｉをエピタキシャル成長させたエピタキシャル層２６の表面に形成されている。従って、ソース拡散領域２８ａ及びドレイン拡散領域２８ｂは、エピタキシャル層２６を介してシリコン基板１１と接続されている。
層間絶縁膜２４の上面は、第２のゲート絶縁膜１８ｂの上面と一致している。層間絶縁膜２４のバックゲート電極Ｇ２の反対側の側面は、埋め込み絶縁膜１２の側面と一致している。
トップゲート電極Ｇ１及びバックゲート電極Ｇ２は、異なる材料で形成することも可能であるが、本実施形態では同じ材料（例えばポリシリコン層１９）で形成されている。
第１及び第２のゲート絶縁膜１８ａ，１８ｂは、異なる材料で形成することも可能であるが、本実施形態では同じ材料（例えばＳｉＯ２膜）で形成されている。第１及び第２のゲート絶縁膜１８ａ，１８ｂの膜厚は、異なるように形成することも可能であるが、本実施形態では同じ厚みで形成されている。
図２（ａ）及び（ｂ）乃至図１４（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程の平面図及び断面図を示す。尚、各図（ｂ）は、各図（ａ）のＢ−Ｂ線に沿った断面図である。以下に、第１の実施形態に係る半導体装置の製造方法について簡単に説明する。
まず、図２（ａ）及び（ｂ）に示すように、第１の実施形態では、ＳＧＯＩ基板１０を用いる。このＳＧＯＩ基板１０は、シリコン基板１１と、埋め込み絶縁膜１２と、Ｓｉ／ＳｉＧｅ層１３とで構成される。Ｓｉ／ＳｉＧｅ層１３は埋め込み絶縁膜１２側にＳｉＧｅ層が位置しており、このＳｉＧｅ層内のＧｅ濃度が例えば２０％以上の高濃度になっている。尚、ＳｉＧｅ層は、Ｇｅ濃縮で形成されたものでも構わない。そして、図２（ａ）に示すように、ＳＧＯＩ基板１０内に素子領域（活性領域）１４ａを分離する素子分離領域１４ｂが形成される。
次に、図３（ａ）及び（ｂ）に示すように、Ｓｉ／ＳｉＧｅ層１３上にレジスト１５が形成され、このレジスト１５がパターニングされる。これにより、Ｓｉ／ＳｉＧｅ層１３のチャネル領域となる周辺に穴１６が形成される。
次に、図４（ａ）及び（ｂ）に示すように、Ｓｉ／ＳｉＧｅ層１３のＳｉＧｅ層のみがエッチングされる溶液を用いて、ウェットエッチングにより、レジスト１５の穴１６からＳｉ／ＳｉＧｅ層１３のＳｉＧｅ層が選択的に剥離される。従って、図５（ａ）及び（ｂ）に示すように、Ｓｉ／ＳｉＧｅ層１３内に空洞部１７が形成される。その後、レジスト１５が剥離される。
次に、図６（ａ）及び（ｂ）に示すように、露出しているチャネル（Ｓｉ／ＳｉＧｅ層１３）の表面が熱酸化され、第１及び第２のゲート絶縁膜１８ａ，１８ｂが形成される。尚、第１及び第２のゲート絶縁膜１８ａ，１８ｂは、ＣＶＤ（Chemical Vapor Deposition）法により高誘電体膜等を形成してもよい。次に、ＣＶＤ法を用いて、第１のゲート絶縁膜１８ａ上及び空洞部１７内にゲート材料としてポリシリコン層１９が堆積される。尚、ゲート材料はポリシリコン層１９に限定されず、例えばＴａＮ，ＴｉＮ等のような適当な仕事関数を持つ金属材料であってもよい。
次に、図７（ａ）及び（ｂ）に示すように、ＣＶＤ法を用いてポリシリコン層１９上にマスク材（例えばＳｉＮ）２０が形成される。そして、マスク材２０上にレジスト２１が形成され、パターニングされる。
次に、図８（ａ）及び（ｂ）に示すように、レジスト２１のパターンがマスク材２０に転写される。そして、このパターニングされたマスク材２０を用いて、例えばＲＩＥ（Reactive Ion Etching）のような異方性エッチングにより、第１のゲート絶縁膜１８ａ上のポリシリコン層１９がエッチングされる。これにより、トップゲート電極Ｇ１が形成される。尚、ここでは、ポリシリコン層１９の加工後、トップゲート電極Ｇ１上にマスク材２０が残るようにすることが望ましい。
次に、図９（ａ）及び（ｂ）に示すように、トップゲート電極Ｇ１及びマスク材２０の側面に、ゲート側壁層２２が形成される。このゲート側壁層２２の材料としては、通常はエピタキシャル成長を行う関係上例えばファセットの抑制等を考慮してＳｉＮなどが考えられるが、後のＳｉエッチングにおいてマスク材の役割を果たすためにＳｉと選択性の高い材料であるＳｉＯ２系の膜、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）などを用いてもよい。その後、レジスト２３が形成されてパターニングされる。
次に、図１０（ａ）及び（ｂ）に示すように、例えばＲＩＥのような異方性エッチングにより、第１及び第２のゲート絶縁膜１８ａ，１８ｂ、ならびにＳｉ／ＳｉＧｅ層１３及びポリシリコン層１９がエッチングされる。この際、ゲート側壁層２２はマスクとして用いられ、埋め込み絶縁膜１２はストッパーとして用いられる。尚、ＲＩＥの途中ではゲート絶縁膜１８ａ，１８ｂを２回貫通するため、各層に対するエッチング条件をそれぞれ適したものに変更することが望ましい。このようにして、トップゲート電極Ｇ１及びゲート側壁層２２と自己整合的にバックゲート電極Ｇ２を形成することができる。その後、レジスト２３が剥離される。
次に、図１１（ａ）及び（ｂ）に示すように、マスク材２０及び埋め込み絶縁膜１２上に層間絶縁膜２４が堆積される。そして、ＣＭＰ（Chemical Mechanical Polish）等により、マスク材２０が露出するまで層間絶縁膜２４が平坦化される。ここで、層間絶縁膜２４は、比較的膜厚が薄くてよいことや後でエピタキシャル成長させる時の側壁となることから、プラズマＳｉＮなどの膜が適している。
次に、図１２（ａ）及び（ｂ）に示すように、層間絶縁膜２４の上面がゲート絶縁膜１８ｂの上面付近に位置するように、層間絶縁膜２４がエッチバックされる。ここで、層間絶縁膜２４の上面を第２のゲート絶縁膜１８ｂの底面より低い位置にすると、後でバックゲート電極Ｇ２とエピタキシャル成長してきた材料とが接触してしまうためによくない。逆に、層間絶縁膜２４の上面をゲート絶縁膜１８ｂの上面よりも余り高い位置にすると、チャネル側に絶縁膜がせり出してしまうことになるため寄生抵抗面では損をすることになる。例えば、層間絶縁膜２４の上面は、第２のゲート絶縁膜１８ｂの上面と底面の間に位置することが望ましい。
次に、図１３（ａ）及び（ｂ）に示すように、マスク材２０及び層間絶縁膜２４上にレジスト２５が形成されてパターニングされる。次に、バックゲート電極Ｇ２から十分離れた領域の層間絶縁膜２４及び埋め込み絶縁膜１２がエッチングされ、シリコン基板１１の一部を露出させる。その後、レジスト２５が剥離される。
次に、図１４（ａ）及び（ｂ）に示すように、露出されたシリコン基板１１及びＳｉ／ＳｉＧｅ層１３をシード層として、Ｓｉをエピタキシャル成長させる。これにより、第１のゲート絶縁膜１８ａの上面よりの上方に上面ＵＳが持ち上げられたエピタキシャル層２６が形成される。
次に、図１（ａ）及び（ｂ）に示すように、ゲート側壁層２２が除去された後、再度、トップゲート電極Ｇ１の側面にゲート側壁層２７が形成される。その後、イオン注入及び活性化により、エピタキシャル層２６内にソース拡散領域２８ａ及びドレイン拡散領域２８ｂが形成される。さらに、この後、コンタクト領域や配線領域の形成が続くが、これは通常のＭＯＳＦＥＴの製造工程と同様のプロセスを適用できると考えられるためここでは省略する。尚、ソース拡散領域２８ａ及びドレイン拡散領域２８ｂの表面にシリサイド層を形成したりすることも可能である。
上記第１の実施形態によれば、プレーナ型ダブルゲートＭＯＳＦＥＴにおいて、トップゲート電極Ｇ１とバックゲート電極Ｇ２とを自己整合的に形成することが実現できる。このため、バックゲート電極Ｇ２のゲート長Ｌ２をトップゲート電極Ｇ１のゲート長Ｌ１とゲート側壁層２７の幅Ｗ１，Ｗ２とを合わせた長さと同じ程度にすることができ、従来よりもバックゲート電極Ｇ２のゲート長Ｌ２を短くすることができる。従って、バックゲート電極Ｇ２とソース拡散領域２８ａ及びドレイン拡散領域２８ｂとがオーバーラップする領域を縮小でき、バックゲート電極Ｇ２の寄生容量Ｃｏｖを小さくでき、また寄生抵抗も低減できる。
また、第１の実施形態のようなダブルゲート型ＭＯＳＦＥＴでは、トップゲート電極Ｇ１とバックゲート電極Ｇ２に同時に同じ電圧を印加する。そのため、２つのゲート電極Ｇ１，Ｇ２でフェルミレベルが引っ張られて、両方の側面の表面部にチャネル領域Ｃが形成される（例えば非特許文献２参照）。そして、この薄いチャネル領域Ｃを挟んで両方のゲート電極Ｇ１，Ｇ２で空乏層を制御できるため、短チャネル効果の抑制に効果がある。さらに、通常のシングルゲート型ＭＯＳＦＥＴに比較して、チャネル領域Ｃの表面付近の電界（バンドダイアグラム中のポテンシャルカーブのチャネル近傍での傾きで示される）が緩いのでキャリア移動度を若干改善できる。
また、第１の実施形態では、ゲート電極Ｇ１，Ｇ２の直下だけがＳＧＯＩ構造になっている。従って、ソース拡散領域２８ａ及びドレイン拡散領域２８ｂは、エピタキシャル層２６によって、シリコン基板１１と接続されている。このため、self-heatingを最小化し、特性劣化を防ぐことができる。
尚、第１の実施形態は、非特許文献１と比較した場合、（１）バックゲート電極Ｇ２をトップゲート電極Ｇ１と自己整合的に形成することができる。（２）バックゲート電極Ｇ２のゲート長Ｌ２が最大でもゲート側壁層２７の幅Ｗ１，Ｗ２を足したトップゲート電極Ｇ１のゲート長Ｌ１で決まっており、バックゲート電極Ｇ２とソース拡散領域２８ａ及びドレイン拡散領域２８ｂとのオーバーラップを小さくできる。
また、第１の実施形態は、非特許文献２と比較した場合、（１）貼り合わせ工程を用いることなく、自己整合構造を作ることができる。（２）非特許文献２ではゲート側壁がソース／ドレインとなっているため寄生容量が大きいのに対し、バックゲート電極Ｇ２とソース拡散領域２８ａ及びドレイン拡散領域２８ｂのオーバーラップ容量が小さくできる。
［第２の実施形態］
第２の実施形態のプレーナ型ダブルゲートＭＯＳＦＥＴは、第１の実施形態の変形例であり、第１の実施形態よりもバックゲート電極Ｇ２のゲート長Ｌ２を短くしたものである。
第２の実施形態のプレーナ型ダブルゲートＭＯＳＦＥＴは、第１の実施形態の変形例であり、第１の実施形態よりもバックゲート電極Ｇ２のゲート長Ｌ２を短くしたものである。
図１５は、本発明の第２の実施形態に係る半導体装置の断面図を示す。以下に、第２の実施形態に係る半導体装置について説明する。尚、ここでは、第２の実施形態において、第１の実施形態と異なる点を主に説明し、第１の実施形態と同様の点については説明を省略する。
図１５に示すように、バックゲート電極Ｇ２の側面ＳＳＧ２がエピタキシャル層２６の側面ＳＳより内側に位置しており、バックゲート電極Ｇ２の側面ＳＳＧ２はトップゲート電極Ｇ１の側面ＳＳＧ１とほぼ一致している。従って、バックゲート電極Ｇ２のゲート長Ｌ２は、トップゲート電極Ｇ１のゲート長Ｌ１とほぼ同じである。
バックゲート電極Ｇ２の側面は、酸化膜３１で覆われている。この酸化膜３１は、段差部３３を備えている。つまり、酸化膜３１は、第２のゲート絶縁膜１８ｂに接する第１の上面とこの第１の上面よりも下方に位置する第２の上面とを有している。
酸化膜３１の側面は、ゲート側壁層２７の側面とほぼ一致している。バックゲート電極Ｇ２のゲート長Ｌ２と酸化膜３１の幅Ｗ３，Ｗ４とを合わせた長さは、トップゲート電極Ｇ１のゲート長Ｌ１とゲート側壁層２７の幅Ｗ１，Ｗ２とを合わせた長さと等しい。尚、ゲート側壁層２７の幅Ｗ１，Ｗ２は、ゲート側壁層２７の下方の幅を指し、例えば、第１のゲート絶縁膜１８ａの付近における幅で、エピタキシャル層２６の上面ＵＳよりも下方の位置の幅を意味する。また、酸化膜３１の幅Ｗ３，Ｗ４は、バックゲート電極Ｇ２の下方の幅を指し、例えば、層間絶縁膜２４の接する部分における幅や、段差部３３のない部分における幅を意味する。
トップゲート電極Ｇ１及びバックゲート電極Ｇ２に挟まれたチャネル領域Ｃの厚さＴ１に対して、エピタキシャル層２６の上面ＵＳと酸化膜３１の第２の上面（層間絶縁膜２４の上面）との間のエピタキシャル層２６（ソース拡散領域２８ａ及びドレイン拡散領域２８ｂ）の厚さＴ２は、第１の実施形態の場合よりも厚い。さらに、厚さＴ２は、チャネル領域Ｃに対して、トップゲート電極Ｇ１側だけでなく、バックゲート電極Ｇ２側にも広がっている。つまり、酸化膜３１の第２の上面（層間絶縁膜２４の上面）は、第２のゲート絶縁膜１８ｂの上面（チャネル領域Ｃの底面）より低くなっている。
酸化膜３１の側面には、層間絶縁膜２４が設けられている。酸化膜３１は、層間絶縁膜２４と異なる材料で形成することが望ましい。層間絶縁膜２４の上面は、酸化膜３１の前記第２の上面と一致している。層間絶縁膜２４の酸化膜３１と反対側の側面は、埋め込み絶縁膜１２の側面と一致している。尚、第２の実施形態の構造において、層間絶縁膜２４は必須ではないが、層間絶縁膜２４を設けることでバックゲート電極Ｇ２の寄生容量の低減の効果がある。
図１６乃至図２３は、本発明の第２の実施形態に係る半導体装置の製造工程の断面図を示す。以下に、第２の実施形態に係る半導体装置の製造方法について簡単に説明する。
まず、上記第１の実施形態における図２（ａ）及び（ｂ）乃至図１０（ａ）及び（ｂ）と同様の工程を経て、図１６に示す構造が形成される。但し、第２の実施形態の場合、ゲート側壁層２２の材料は例えばＳｉＮ系などの酸化されない膜に限定される。これは、後で述べるように酸化工程＋酸化膜剥離工程が組み合わされるためであって、酸化されない膜を使うことにより、トップゲート電極Ｇ１の酸化防止と、エッチング時に形状が後退して変動してしまうことを防ぐことができる。
次に、図１７に示すように、バックゲート電極Ｇ２をスリミングして細くするために、熱酸化が行われる。これにより、バックゲート電極Ｇ２の側面に酸化膜３１が形成されるとともに、Ｓｉ／ＳｉＧｅ層１３の側面にも酸化膜３２が形成される。この際、トップゲート電極Ｇ１の側面はゲート側壁層２２で覆われているため、トップゲート電極Ｇ１は酸化されない。尚、バックゲート電極Ｇ２のスリミングは、熱酸化に限定されず、ウェット系のエッチングを用いてもよい。
次に、図１８に示すように、マスク材２０及び埋め込み絶縁膜１２上に層間絶縁膜２４が堆積される。そして、ＣＭＰ等により、マスク材２０が露出するまで層間絶縁膜２４が平坦化される。この際、層間絶縁膜２４は、第１の実施形態の場合と同様に、酸化膜３１，３２のエッチング中にもエッチングされないような膜が好ましいことから、プラズマＳｉＮなどの膜がよいと考えられる。
次に、図１９に示すように、層間絶縁膜２４がエッチバックされる。この際、第２の実施形態では、第１の実施形態と異なり、層間絶縁膜２４の上面をゲート絶縁膜１８ｂの上面付近に必ずしも位置させる必要はない。例えば、第２の実施形態の場合、層間絶縁膜２４の上面を第２のゲート絶縁膜１８ｂの底面よりも下方に位置させることで、後に述べるように、バックゲート電極Ｇ２側に対してもエレベーテッドソース／ドレインのような低抵抗のソース／ドレイン領域を形成することが可能となる。
次に、図２０に示すように、例えば希フッ酸等を用いたウェットエッチングにより、チャネル領域ＣとなるＳｉ／ＳｉＧｅ層１３の側面の酸化膜３２が除去される。この際、第１及び第２のゲート絶縁膜１８ａ，１８ｂの一部、酸化膜３１の一部もエッチングされる。その結果、Ｓｉ／ＳｉＧｅ層１３の側面、第１及び第２のゲート絶縁膜１８ａ，１５ｂの側面及び酸化膜３１の一部の側面がゲート側壁層２２の側面よりも後退し、これらの部分の形状が細くなり、酸化膜３１に段差部３３が形成される。
次に、図２１に示すように、マスク材２０及び層間絶縁膜２４上にレジスト３４が形成されてパターニングされる。このパターニングされたレジスト３４を用いて、バックゲート電極Ｇ２から離れた部分の層間絶縁膜２４及び埋め込み絶縁膜１２がエッチングされ、シリコン基板１１の表面の一部が露出される。
次に、図２２に示すように、レジスト３４が剥離される。
次に、図２３に示すように、シリコン基板１１のＳｉを縦方向にエピタキシャル成長させるとともに、Ｓｉ／ＳｉＧｅ層１３のＳｉを横方向にエピタキシャル成長させる。これにより、ゲート絶縁膜１８ａの上面よりも上面ＵＳが上方に位置するエピタキシャル層２６が形成される。
次に、図１５に示すように、ゲート側壁層２２が除去された後、再度、ゲート側壁層２７が形成される。その後、イオン注入及び活性化により、エピタキシャル層２６内にソース拡散領域２８ａ及びドレイン拡散領域２８ｂが形成される。さらに、この後、コンタクト領域や配線領域の形成が続くが、これは通常のＭＯＳＦＥＴの製造工程と同様のプロセスを適用できると考えられるためここでは省略する。尚、ソース拡散領域２８ａ及びドレイン拡散領域２８ｂの表面にシリサイド層を形成したりすることも可能である。
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態においては、次のような効果も得られる。
自己整合的な構造を保ちながら、酸化等によるスリミング工程を用いてバックゲート電極Ｇ２のゲート長Ｌ２を短くし、バックゲート電極Ｇ２のゲート長Ｌ２をトップゲート電極Ｇ１のゲート長Ｌ１とほぼ同じくらいにまで小さくすることができる。従って、バックゲート電極Ｇ２の寄生容量Ｃｏｖをより小さくすることができる。
チャネル領域Ｃの付近のソース拡散領域２８ａ及びドレイン拡散領域２８ｂが、チャネル領域Ｃに対して、トップゲート電極Ｇ１側だけでなく、バックゲート電極Ｇ２側にも張り出している。つまり、いわゆるエレベーテッドソース／ドレイン（raised S/D）構造が、トップゲート電極Ｇ１側とバックゲート電極Ｇ２側の両方に適用された構造になっている。このため、通常のシングルゲートのＦＤ（Fully Depleted）−ＳＯＩ構造の場合より、ダブルゲートＭＯＳＦＥＴとしての寄生抵抗の緩和がし易い。
［第３の実施形態］
第３の実施形態は、プレーナ型ダブルゲートＭＯＳＦＥＴであって、トップゲート電極Ｇ１とバックゲート電極Ｇ２を自己整合的に形成するものである。さらに、チャネル領域の下のみに薄膜の埋め込み絶縁膜があり、この埋め込み絶縁膜がバックゲート電極のゲート絶縁膜として機能し、ソース／ドレイン領域は半導体基板と絶縁されている。
第３の実施形態は、プレーナ型ダブルゲートＭＯＳＦＥＴであって、トップゲート電極Ｇ１とバックゲート電極Ｇ２を自己整合的に形成するものである。さらに、チャネル領域の下のみに薄膜の埋め込み絶縁膜があり、この埋め込み絶縁膜がバックゲート電極のゲート絶縁膜として機能し、ソース／ドレイン領域は半導体基板と絶縁されている。
図２４は、本発明の第３の実施形態に係る半導体装置の断面図を示す。以下に、第３の実施形態に係る半導体装置について説明する。
図２４に示すように、第３の実施形態で用いる基板４０は、シリコン基板４１と、第１及び第２の埋め込み絶縁膜４２，４４と、第１及び第２のＳＯＩ層４３，４５とで構成されている。つまり、基板４０は、ＳＯＩ層４３，４５と埋め込み絶縁膜４２，４４がそれぞれ２層構造となっている。
シリコン基板４１上には第１の埋め込み絶縁膜４２が設けられ、この第１の埋め込み絶縁膜４２上にはエピタキシャル層５５が設けられている。このエピタキシャル層５５の表面にはソース拡散領域５８ａ及びドレイン拡散領域５８ｂが対となって形成され、このソース拡散領域５８ａ及びドレイン拡散領域５８ｂに連続してエクステンション層５６ａ，５６ｂがそれぞれ形成されている。このエクステンション層５６ａ，５６ｂ間には、ソース拡散領域５８ａ及びドレイン拡散領域５８ｂを接続するチャネル領域Ｃが設けられている。
チャネル領域Ｃの上方には、トップゲート電極Ｇ１がゲート絶縁膜４６を介して設けられている。トップゲート電極Ｇ１の側面にはゲート側壁層４９，５７が設けられ、トップゲート電極Ｇ１の上面にはマスク材４８が設けられている。
チャネル領域Ｃの下方には、バックゲート電極Ｇ２がゲート絶縁膜ＧＦとして機能する第２の埋め込み絶縁膜４４を介して設けられている。バックゲート電極Ｇ２の側面はゲート側壁層５４で覆われており、バックゲート電極Ｇ２の底面は第１の埋め込み絶縁膜４２で覆われている。
エピタキシャル層５５の上面ＵＳはゲート絶縁膜４６の上面よりも上方に位置し、エピタキシャル層５５のトップゲート電極Ｇ１に対向する側面ＳＳはゲート側壁層４９に接している。ゲート側壁層５７はエピタキシャル層５５上に形成されているため、エピタキシャル層５５の上面ＵＳの一部はゲート側壁層５７に接している。
バックゲート電極Ｇ２及びゲート側壁層５４は、トップゲート電極Ｇ１及びゲート側壁層４９と自己整合的に形成されている。このため、ゲート側壁層５４の側面は、ゲート側壁層４９の側面とほぼ一致しており、つまり、ゲート側壁層５４の側面は、エピタキシャル層２６の側面ＳＳと一致している。また、バックゲート電極Ｇ２の側面ＳＳＧ２は、トップゲート電極Ｇ１の側面ＳＳＧ１とほぼ一致しており、バックゲート電極Ｇ２のゲート長Ｌ２は、トップゲート電極Ｇ１のゲート長Ｌ１とほぼ等しい。換言すると、バックゲート電極Ｇ２のゲート長Ｌ２とゲート側壁層５４の幅Ｗ７，Ｗ８とを合わせた長さは、トップゲート電極Ｇ１のゲート長Ｌ１とゲート側壁層４９の幅Ｗ５，Ｗ６とを合わせた長さと等しい。尚、ゲート側壁層４９の幅Ｗ５，Ｗ６は、ゲート側壁層４９の下方の幅を指し、例えば、ゲート絶縁膜４６の付近における幅で、エピタキシャル層５５の上面ＵＳよりも下方の位置の幅を意味する。
ソース拡散領域５８ａ及びドレイン拡散領域５８ｂは、第１の埋め込み絶縁膜４２によってシリコン基板１１と絶縁されており、第１の埋め込み絶縁膜４２に接している。
ゲート側壁層５４の上面は、バックゲート電極Ｇ２の上面と一致している。ゲート側壁層５４のバックゲート電極Ｇ２と反対側の側面は、ゲート絶縁膜ＧＦの側面と一致している。
トップゲート電極Ｇ１及びバックゲート電極Ｇ２は、同じ材料で形成することも可能であるが、本実施形態では異なる材料で形成されている。
ゲート絶縁膜ＧＦ，４６は、同じ材料で形成することも可能であるが、本実施形態では異なる材料で形成されている。ゲート絶縁膜ＧＦの膜厚は、ゲート絶縁膜４６の膜厚より厚く、第１の埋め込み絶縁膜４２の膜厚より薄い。
図２５乃至図３２は、本発明の第３の実施形態に係る半導体装置の製造工程の断面図を示す。以下に、第３の実施形態に係る半導体装置の製造方法について簡単に説明する。
まず、図２５に示すように、第３の実施形態では、シリコン基板４１と第１及び第２の埋め込み絶縁膜４２，４４と第１及び第２のＳＯＩ層４３，４５とからなる基板４０を用いる。そして、第２のＳＯＩ層４５上にゲート絶縁膜（例えば、ＳｉＯＮ膜）４６が形成され、このゲート絶縁膜４６上に電極材（例えば、ポリシリコン膜）４７が形成される。次に、電極材４７上にマスク材（例えばＳｉＮ）４８が形成されてパターニングされる。その後、このマスク材４８を用いて、電極材４７及びゲート絶縁膜４６が加工され、トップゲート電極Ｇ１が形成される。
次に、図２６に示すように、ゲート絶縁膜４６、トップゲート電極Ｇ１及びマスク材４８の側面に第１のゲート側壁層（例えばＳｉＮ）４９が形成されるとともに、チャネル領域以外の第２のＳＯＩ層４５及び第２の埋め込み絶縁膜４４がエッチングされる。
次に、図２７に示すように、第１のゲート側壁層４９、第２のＳＯＩ層４５及び第２の埋め込み絶縁膜４４の側面に第２のゲート側壁層５０が形成される。この第２のゲート側壁層５０は、第１のゲート側壁層４９の材料と選択性の高い材料が望ましく、例えばＳｉＯ２膜等があげられる。
次に、図２８に示すように、例えばＣＤＥ（Chemical Dry Etching）のような等方性ドライエッチングにより、第１のＳＯＩ層４３の途中までエッチングする。ここで、第１の埋め込み絶縁膜４２上に残す第１のＳＯＩ層４３の厚さは、その後のＳｉエピタキシャル成長工程でアグロメレーションが起こらない程度の厚さにする。
次に、図２９に示すように、柱状になった第１のＳＯＩ層４３の側面及び第２のゲート側壁層５０の側面に第３のゲート側壁層（例えばＳｉＯ２膜）５１をさらに形成する。その後、第１の埋め込み絶縁膜４２上の残された第１のＳＯＩ層４３をシード層として、Ｓｉをエピタキシャル成長させ、エピタキシャル層５２が形成される。
次に、図３０に示すように、第２及び第３のゲート側壁層５０，５１が剥離される。その後、エピタキシャル層５２が全面エッチバックされ、第１の埋め込み絶縁膜４２の一部が露出された露出部５３が形成される。これにより、エピタキシャル層５２と柱状の第１のＳＯＩ層４３が分離され、バックゲート電極Ｇ２が形成される。
次に、図３１に示すように、バックゲート電極Ｇ２の側面に第４のゲート側壁層（例えばＳｉＮ）５４が形成され、この第４のゲート側壁層５４でバックゲート電極Ｇ２の側面が覆われる。
次に、図３２に示すように、エピタキシャル層５２をさらにエピタキシャル成長させるとともに、チャネル領域のＳｉも横方向にエピタキシャル成長させることで、ゲート絶縁膜４６の上面よりも上面ＵＳが上方に位置するエピタキシャル層５５が形成される。
次に、図２４に示すように、イオン注入により、エピタキシャル層５５内にエクステンション層５６ａ，５６ｂが形成される。次に、第４のゲート側壁層５４の側面に第５のゲート側壁層５７がさらに形成される。その後、イオン注入及び活性化により、エピタキシャル層５５内にソース拡散領域５８ａ及びドレイン拡散領域５８ｂが形成される。さらに、この後、コンタクト領域や配線領域の形成が続くが、これは通常のＭＯＳＦＥＴの製造工程と同様のプロセスを適用できると考えられるためここでは省略する。尚、ソース拡散領域５８ａ及びドレイン拡散領域５８ｂの表面にシリサイド層を形成したりすることも可能である。
上記第３の実施形態によれば、プレーナ型ダブルゲートＭＯＳＦＥＴにおいて、トップゲート電極Ｇ１とバックゲート電極Ｇ２とを自己整合的に形成することができる。このため、バックゲート電極Ｇ２のゲート長Ｌ２をトップゲート電極Ｇ１のゲート長Ｌ１と同じ程度にすることができ、従来よりもバックゲート電極Ｇ２のゲート長Ｌ２を短くすることができる。従って、バックゲート電極Ｇ２とソース拡散領域５８ａ及びドレイン拡散領域５８ｂとがオーバーラップする領域を縮小でき、バックゲート電極Ｇ２の寄生容量Ｃｏｖを小さくでき、また寄生抵抗も低減できる。さらに、ソース拡散領域５８ａ及びドレイン拡散領域５８ｂは、十分な膜厚を持つ第１の埋め込み絶縁膜４２に接しているため、寄生容量を低減できる。
また、チャネル領域Ｃの埋め込み絶縁膜４４及びＳＯＩ層４５の膜厚を薄膜化することで、基板不純物濃度を抑えながらＭＯＳＦＥＴの短チャネル効果を抑制することができる。
また、第２の埋め込み絶縁膜４４をバックゲート電極Ｇ２のゲート絶縁膜ＧＦとして用いる。バックゲート電極Ｇ２のゲート絶縁膜ＧＦは、通常のゲート絶縁膜よりは厚いものの薄膜であるので、バックゲート電極Ｇ２に電圧を印加することでダブルゲートＭＯＳＦＥＴとしても十分動作させることができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、例えば製造方法や材料等を種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１０…ＳＧＯＩ基板、１１，４１…シリコン基板、１２，４２，４４…埋め込み絶縁膜、１３…Ｓｉ／ＳｉＧｅ層、１４ａ…素子領域、１４ｂ…素子分離領域、１５，２１，２３，２５…レジスト、１６…穴、１７…空洞部、１８ａ，１８ｂ，４６，ＧＦ…ゲート絶縁膜、１９…ポリシリコン層、２０，４８…マスク材、２２，２７，４９，５４，５７…ゲート側壁層、２４…層間絶縁膜、２６，５５…エピタキシャル層、２８ａ，５８ａ…ソース拡散領域、２８ｂ，５８ｂ…ドレイン拡散領域、４０…基板、４３，４５…ＳＯＩ層、５６ａ，５６ｂ…エクステンション層、Ｇ１…トップゲート電極、Ｇ２…バックゲート電極、Ｃ…チャネル領域。
Claims (5)
- 半導体基板と、
前記半導体基板の上方に設けられたチャネル領域と、
前記チャネル領域の上方に第１のゲート絶縁膜を介して設けられた第１のゲート電極と、
前記チャネル領域の下方に第２のゲート絶縁膜を介して設けられ、前記第１のゲート電極と対向して配置された第２のゲート電極と、
前記第２のゲート電極の両側面をそれぞれ覆う第１の絶縁膜と、
前記第２のゲート電極の底面を覆う第２の絶縁膜と、
前記第１のゲート絶縁膜の上面よりも上方に位置する上面と前記第１のゲート電極の側面に対向する側面とを有し、ソース領域及びドレイン領域が形成された半導体層と、
前記第１のゲート電極の両側にそれぞれ設けられたゲート側壁層と
を具備し、
前記第２のゲート電極の側面は、前記半導体層の前記側面と一致する又は前記半導体層の前記側面より内側に位置し、
前記第２のゲート電極のゲート長は、前記第１のゲート電極のゲート長と前記ゲート側壁層の幅とを合わせた長さと等しいことを特徴とする半導体装置。 - 前記第２のゲート電極のゲート長と前記第１の絶縁膜の幅とを合わせた長さは、前記第１のゲート電極のゲート長と前記ゲート側壁層の幅とを合わせた長さよりも長いことを特徴とする請求項１に記載の半導体装置。
- 前記第２のゲート電極のゲート長は、前記第１のゲート電極のゲート長より長いことを特徴とする請求項１又は２に記載の半導体装置。
- 前記ソース領域及び前記ドレイン領域は、前記半導体層を介して、前記半導体基板と電気的に接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記第１の絶縁膜の上面は、前記第２のゲート絶縁膜の上面より低いことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005325023A JP4256381B2 (ja) | 2005-11-09 | 2005-11-09 | 半導体装置 |
| US11/341,848 US7449733B2 (en) | 2005-11-09 | 2006-01-30 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005325023A JP4256381B2 (ja) | 2005-11-09 | 2005-11-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007134455A JP2007134455A (ja) | 2007-05-31 |
| JP4256381B2 true JP4256381B2 (ja) | 2009-04-22 |
Family
ID=38002889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005325023A Expired - Fee Related JP4256381B2 (ja) | 2005-11-09 | 2005-11-09 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7449733B2 (ja) |
| JP (1) | JP4256381B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10243049B2 (en) | 2017-03-17 | 2019-03-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4867225B2 (ja) * | 2005-07-27 | 2012-02-01 | セイコーエプソン株式会社 | 半導体基板の製造方法及び、半導体装置の製造方法 |
| JP2007180402A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100848242B1 (ko) * | 2007-07-11 | 2008-07-24 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
| US7868374B2 (en) * | 2008-02-21 | 2011-01-11 | International Business Machines Corporation | Semitubular metal-oxide-semiconductor field effect transistor |
| FR2932609B1 (fr) * | 2008-06-11 | 2010-12-24 | Commissariat Energie Atomique | Transistor soi avec plan de masse et grille auto-alignes et oxyde enterre d'epaisseur variable |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| CN101924138B (zh) * | 2010-06-25 | 2013-02-06 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| JP5706251B2 (ja) * | 2011-06-30 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| KR101891373B1 (ko) | 2011-08-05 | 2018-08-24 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| US9431068B2 (en) | 2012-10-31 | 2016-08-30 | Mie Fujitsu Semiconductor Limited | Dynamic random access memory (DRAM) with low variation transistor peripheral circuits |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9147682B2 (en) | 2013-01-14 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin spacer protected source and drain regions in FinFETs |
| US9559181B2 (en) | 2013-11-26 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET device with buried sige oxide |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| US9960273B2 (en) * | 2015-11-16 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure with substrate isolation and un-doped channel |
| KR20210107204A (ko) * | 2020-02-21 | 2021-09-01 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773331A (en) | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
| JP4044276B2 (ja) | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6646307B1 (en) * | 2002-02-21 | 2003-11-11 | Advanced Micro Devices, Inc. | MOSFET having a double gate |
| JP4216676B2 (ja) | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
| JP2006049627A (ja) | 2004-08-05 | 2006-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7067868B2 (en) * | 2004-09-29 | 2006-06-27 | Freescale Semiconductor, Inc. | Double gate device having a heterojunction source/drain and strained channel |
-
2005
- 2005-11-09 JP JP2005325023A patent/JP4256381B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-30 US US11/341,848 patent/US7449733B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10243049B2 (en) | 2017-03-17 | 2019-03-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070102761A1 (en) | 2007-05-10 |
| US7449733B2 (en) | 2008-11-11 |
| JP2007134455A (ja) | 2007-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256381B2 (ja) | 半導体装置 | |
| CN102456579B (zh) | 具有局部的极薄绝缘体上硅沟道区的半导体器件 | |
| CN104025298B (zh) | 用于形成etsoi电容器、二极管、电阻器和背栅接触部的方法和结构 | |
| CN102376766B (zh) | 半导体设备及其制造方法 | |
| CN100378985C (zh) | 半导体晶片的半导体结构及其形成方法 | |
| WO2006006438A1 (ja) | 半導体装置及びその製造方法 | |
| JP2010010215A (ja) | 半導体装置の製造方法 | |
| JP2003332582A (ja) | 半導体装置及びその製造方法 | |
| JP2009302317A (ja) | 半導体装置およびその製造方法 | |
| JP5715551B2 (ja) | 半導体装置およびその製造方法 | |
| TWI593112B (zh) | 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法 | |
| TW201240092A (en) | Field effect transistor | |
| JP2008028357A (ja) | 半導体素子及びその製造方法 | |
| CN103579004B (zh) | FinFET及其制造方法 | |
| JP2009026855A (ja) | 半導体装置及びその製造方法 | |
| JP4940797B2 (ja) | 半導体装置の製造方法 | |
| JP2018107382A (ja) | 半導体装置及びその製造方法 | |
| CN103985754B (zh) | 半导体器件及其制造方法 | |
| JP2001313396A (ja) | 半導体装置およびその製造方法 | |
| CN100477236C (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103985750B (zh) | 半导体器件及其制造方法 | |
| JP2004221344A (ja) | 半導体装置およびその製造方法 | |
| CN103985753B (zh) | 半导体器件及其制造方法 | |
| JP4626500B2 (ja) | 半導体装置の製造方法 | |
| JP5055697B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |