JP2005005621A - Ｄｃアンプ及びその半導体集積回路 - Google Patents
Ｄｃアンプ及びその半導体集積回路 Download PDFInfo
- Publication number
- JP2005005621A JP2005005621A JP2003170104A JP2003170104A JP2005005621A JP 2005005621 A JP2005005621 A JP 2005005621A JP 2003170104 A JP2003170104 A JP 2003170104A JP 2003170104 A JP2003170104 A JP 2003170104A JP 2005005621 A JP2005005621 A JP 2005005621A
- Authority
- JP
- Japan
- Prior art keywords
- mis field
- amplifier
- effect transistor
- channel
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
- H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0167—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
- H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Amplifiers (AREA)
Abstract
【課題】高利得のＤＣアンプを実現することである。
【解決手段】シリコン基板２２上に高さＨBで、幅がＷBの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜２８を形成する。ゲート電極２６の両側にソース３１とドレイン３２を形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタでＤＣアンプを構成する。ＤＣアンプは、ＭＯＳトランジスタからなる差動増幅回路を有する。
【選択図】図４
【解決手段】シリコン基板２２上に高さＨBで、幅がＷBの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜２８を形成する。ゲート電極２６の両側にソース３１とドレイン３２を形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタでＤＣアンプを構成する。ＤＣアンプは、ＭＯＳトランジスタからなる差動増幅回路を有する。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路基板上に作成されるＤＣアンプ及びその半導体集積回路に関する。
【０００２】
【従来の技術】
従来、ＭＯＳトランジスタの製造プロセスでは、８００度Ｃ程度の高温雰囲気中でシリコン表面に熱酸化膜を形成し、その熱酸化膜をゲート絶縁膜としてＭＯＳトランジスタを製造していた。
【０００３】
半導体の生産効率を高めるためにより低い温度環境で酸化膜を形成することが望まれている。そのような要望を実現するために、例えば、特許文献１には、低温のプラズマ雰囲気中で絶縁膜を形成する技術が開示されている。
携帯電話等の無線通信の分野においては、機器の小型化、低コスト化を実現するために回路の集積化が行われている。
【０００４】
無線信号の復調方式として、受信信号を中間周波数に変換し、増幅した後、ベースバンド信号に変換するスーパーヘテロダイン方式、受信信号を直接ベースバンド信号に変換するダイレクトコンバージョン方式が知られている。
ダイレクトコンバージョン方式は、スーパーヘテロダイン方式のように中間周波信号に変換する際に発生するイメージを除去するフィルタ等が不要となるので、より簡素な回路で受信機を構成することができる。
【０００５】
ダイレクトコンバージョン受信機では、ミキサにおいて受信信号に９０°の位相差を持った局部発振信号を混合して位相の直交する２つのベースバンド信号に変換し、そのベースバンド信号をＤＣアンプで増幅する必要がある。
しかしながら、ミキサの出力信号にはＤＣオフセットが含まれているので、そのままＤＣアンプで増幅すると、ＤＣオフセットも増幅され、ベースバンド信号の増幅利得が充分にとれないという問題がある。
【０００６】
そのような問題点を解決するために、例えば、図７に示すように、オペアンプ７１の入力側にＤＣオフセットを吸収するための比較的大容量のコンデンサ７２を接続する回路が考えられている。
【０００７】
【特許文献１】
特開２００２ー２６１０９１号公報（図１，段落００２２等）
【０００８】
【特許文献２】
特開２００２−２１７７６９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、図７のＤＣオフセットを除去できるような大容量のコンデンサ７２を集積回路基板上に形成することは難しいので、外付けのコンデンサを使用することになる。外付けのコンデンサを使用するためには、半導体集積回路にコンデンサを接続する端子７３を設ける必要があり、信号の入出力端子として使用可能な外部端子の数が少なくなる。よって、必要な場合は端子を増やさなければならず、外付けコンデンサも考慮すると小型化に支障がでる。また、外付け部品を使用することにより部品コストが高くなるという問題がある。
【００１０】
また、ダイレクトコンバージョン受信機において、ＭＯＳトランジスタでＤＣアンプを構成した場合、バイポーラトランジスタに比べてＭＯＳトランジスタは１／ｆノイズが大きいことから、１／ｆノイズを低減するための対策を施す必要がある。
【００１１】
本発明の課題は、高利得のＤＣアンプを実現することである。他の課題は、ＤＣアンプにおける信号の歪みを少なくすることである。
【００１２】
【課題を解決するための手段】
本発明のＤＣアンプは、半導体集積回路基板上に形成されたＤＣアンプであって、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する。
【００１３】
この発明によれば、シリコン表面のダメージを減らし平坦度を高めることで、ＭＩＳ電界効果トランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくできる。これにより、ＤＣアンプ内部で発生するＤＣオフセットと１／ｆノイズを低減することができるので、ＤＣアンプの利得を大きくでき、ＤＣアンプの周波数特性も改善できる。従って、ＤＣオフセットを補償するための回路が不要になる。
【００１４】
さらに、ゲートを立体構造にし、低温プラズマ雰囲気中でゲート絶縁膜を形成することでチャネル長変調効果の影響を少なくし、ＤＣアンプにおける信号の歪みを減らすことができる。
また、立体構造の異なる結晶面にゲート絶縁膜を形成することで、ＭＩＳ電界効果トランジスタの電流駆動能力を向上させることができる共に、シリコン基板の主面におけるＭＩＳ電界効果トランジスタの素子面積を小さくできる。
【００１５】
上記の発明において、前記突出部の頂面の第１の結晶面と側壁面の第２の結晶面にチャネルが形成され、前記ＭＩＳ電界効果トランジスタのチャネル幅が、少なくとも前記頂面上のチャネル幅と前記側壁面のチャネル幅の総和からなる。
このように構成することで、２つの結晶面にチャネルが形成されるのでＭＩＳ電界効果トランジスタの特性と電流駆動能力を向上させることができる。
【００１６】
上記の発明において、前記突出部は、頂面がシリコンの（１００）面からなり、側壁面がシリコンの（１１０）からなり、前記ソース及びドレインが、前記ゲートを挟む前記突出部及びシリコン基板の該突出部の左右の領域に形成される。
このように構成することで、シリコン基板の（１００）面と（１１０）面にチャネルを形成することができるので、ＭＩＳ電界効果トランジスタの電流駆動能力を向上させることができる。
【００１７】
上記の発明において、前記ＤＣアンプは、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなり、前記ｐチャネルＭＩＳ電界効果トランジスタの突出部の頂面及び側壁面のゲート幅を、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの電流駆動能力がほぼ等しくなるように設定する。
【００１８】
このように構成することで、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの寄生容量をほぼ等しくできるので、ＤＣアンプの特性を改善できる。また、スイッチング時のノイズを低減できる。
上記の発明において、前記ＤＣアンプは、入力信号を差動増幅する第１及び第２のＭＩＳ電界効果トランジスタと、前記第１及び第２のＭＩＳ電界効果トランジスタのソースまたはドレインに共通接続される、定電流回路を構成する第３のＭＩＳ電界効果トランジスタとからなる。
【００１９】
また、上記の発明において、前記第１及び第２のＭＩＳ電界効果トランジスタのソースまたはドレインと電源との間に接続され、該第１及び第２のＭＩＳ電界効果トランジスタの負荷となる定電流回路を構成する第４及び第５のＭＩＳ電界効果トランジスタを有する。
【００２０】
このように構成することで、第１及び第２のＭＩＳ電界効果トランジスタからなる差動増幅回路、第３のＭＩＳ電界効果トランジスタからなる定電流回路、または第４及び第５のＭＩＳ電界効果トランジスタからなる定電流回路におけるＤＣオフセットを減らすことができる。また、それらの回路におけるチャネル長変調効果の影響を低減できる。
【００２１】
本発明の半導体集積回路は、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなる回路と、前記ｐチャネルＭＩＳ電界効果トランジスタまたはｎチャネルＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプとが同一回路基板上に形成される。
【００２２】
この発明によれば、ＭＩＳ電界効果トランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくすることで、ＤＣアンプ内部で発生するＤＣオフセットと１／ｆノイズを低減することができる。これにより、ＤＣアンプの利得を大きくできると共に、ＤＣアンプの周波数特性も改善でき、ＤＣオフセットを補償するための回路も不要になる。
【００２３】
さらに、ゲートを立体構造にし、低温プラズマ雰囲気中でゲート絶縁膜を形成することでチャネル長変調効果の影響を少なくし、ＤＣアンプにおける信号の歪みを減らすことができる。
また、ＤＣアンプ以外の回路に上記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタを使用することで、その回路における信号の歪みを少なくできる。また、その回路における１／ｆノイズとＤＣオフセットを減らすことができる。
【００２４】
上記の発明において、前記ＤＣアンプは、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなるＣＭＯＳ回路で構成される。
このように構成することで、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの寄生容量をほぼ等しくできるので、スイッチング時のノイズを正負対称にしてノイズを減らすことができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。最初に、プラズマ状態の不活性ガスを用いて低温でシリコン基板上にゲート絶縁膜（例えば、酸化膜）を形成し、ＭＩＳ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタを製造する半導体製造プロセスについて説明する。ゲート絶縁膜の形成方法については、特開２００２−２６１０９１号公報に開示されている。
【００２６】
図１は、半導体製造プロセスで使用されるラジアルラインスロットアンテナを用いたプラズマ処理装置の断面図である。
真空容器（処理室）１１内を真空にし、次にシャワープレート１２からアルゴン（Ａｒ）ガスを導入した後、Ａｒガスを排出口１１Ａから排出し、クリプトン（Ｋｒ）ガスに切り替える。処理室１１内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００２７】
次に、シリコン基板１４を、加熱機構を持つ試料台１３の上に置き、試料の温度を４００℃程度に設定する。シリコン基板１４の温度が２００−５５０℃の範囲内であれば、以下に述べる結果はほとんど同様のものとなる。
シリコン基板１４は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００２８】
次に、同軸導波管１５からラジアルラインスロットアンテナ１６に周波数が２．４５ＧＨｚのマイクロ波を供給し、マイクロ波をラジアルラインスロットアンテナ１６から処理室１１の壁面の一部に設けられた誘電体板１７を通して処理室１１内に導入する。導入されたマイクロ波はシャワープレート１２から処理室１１内に導入されたＫｒガスを励起し、その結果シャワープレート１２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上、約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００２９】
図１の構成においてシャワープレート１２とシリコン基板１４の間隔は約６ｃｍに設定している。この間隔は狭いほうがより高速な成膜が可能となる。
なお、ラジアルラインスロットアンテナを用いたプラズマ装置に限らず、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３０】
シリコン基板１３をＫｒガスで励起されたプラズマに曝すことにより、シリコン基板１４の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
次に、シャワープレート１２から９７／３の分圧比のＫｒ／Ｏ２混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊を効率よく大量に発生できる。
【００３１】
この実施の形態では、この原子状酸素Ｏ＊によりシリコン基板１４の表面を酸化する。従来のシリコン表面の熱酸化法では、Ｏ２分子やＨ２Ｏ分子により酸化が行われ、８００°Ｃ以上の極めて高い処理温度が必要であったが、この実施の形態で行った原子状酸素による酸化処理では、４００°Ｃ程度の非常に低い温度で酸化が可能である。Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ２分子に戻ってしまうので、最適ガス圧力が存在する。
【００３２】
所望の膜厚のシリコン酸化膜（シリコン化合物層）が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ２混合ガスをＡｒガスに置換して酸化工程を終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００３３】
上記の酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程等を施してトランジスタやキャパシタを含む半導体集積回路を作成する。
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０１２／ｃｍ２程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０１１／ｃｍ２程度以下であった。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０１２／ｃｍ２を超える水素を含んでいた。
【００３４】
上記のようにＫｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ２ガスを導入して酸化を行った場合には、従来のマイクロ波プラズマ酸化により形成されたシリコン酸化膜よりも同一電圧におけるリーク電流が２〜３桁も減少し、非常に良好な低リーク特性が得られた。リーク電流特性の改善は、さらに薄い１．７ｎｍ程度までの膜厚のシリコン酸化膜でも集積回路を製造できることが確認された。
【００３５】
また、上記の半導体製造プロセスにより得られたシリコン酸化膜について、シリコン／シリコン酸化膜界面準位密度の面方位依存性を測定してみると、どの面方位のシリコン表面においても、約１×１０１０ｃｍ−２ｅＶ−１の非常に低い界面準位密度が得られた。
【００３６】
図２は、シリコン基板の（１００）面、（１１０）面、（１１１）面の各面に上述した半導体性製造プロセスにより形成したＫｒ／Ｏ２膜と、従来の熱酸化膜の界面準位密度の測定結果を示す図である。
図２に示すように、Ｋｒ／Ｏ２膜を形成した場合には、（１００）面、（１１０）面、（１１１）面の何れの面でもシリコンの界面準位密度が約１０１０・ｃｍ−２ｅＶ−１以下となっている。これに対して、従来の８００°Ｃ以上の雰囲気で形成した熱酸化膜の界面準位密度は、（１００）面でも１．１倍以上の値となっており、上記の半導体製造プロセスにより、界面準位密度の低い高品質の絶縁膜を形成できることが分かる。
【００３７】
界面準位密度を低くすることにより、キャリアの再結合の確率を減らすことができ、それにより１／ｆノイズを低減することができる。
耐圧特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性的特性に関して、第１の実施の形態の半導体製造プロセスで形成した酸化膜は、従来の熱酸化膜と同等ないしはそれ以上の良好な特性を示した。
【００３８】
上述したように、表面終端水素を除去してからＫｒ／Ｏ２高密度プラズマによりシリコン酸化工程を行うことで、４００°Ｃという低温において、あらゆる面方位のシリコンに優れたシリコン酸化膜を形成することができる。このような効果が得られるのは、終端水素除去により酸化膜中の水素含有量が少なくなり、かつ、酸化膜中に不活性ガス（例えば、Ｋｒ）が含有されることに起因していると考えられる。酸化膜中の水素が少ないことでシリコン酸化膜内の元素の弱い結合が少なくなり、またＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ２界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、その結果、シリコン酸化膜の電気的特性が大幅に改善されているものと考えられる。
【００３９】
上述した半導体製造プロセスでは、表面密度換算において水素濃度を１０１２／ｃｍ２以下、望ましくは１０１１／ｃｍ２程度以下にすることと、５×１０１１／ｃｍ２以下程度のＫｒを含むこととが、シリコン酸化膜の電気的特性、信頼性的特性の改善に寄与しているものと考えられる。
【００４０】
なお、上記の半導体プロセスにおいて、不活性ガスとＮＨ３ガスとの混合ガス、不活性ガスとＯ２とＮＨ３との混合ガスを用い、シリコン窒化膜、シリコン酸窒化膜を形成しても良い。
窒化膜を形成することにより得られる効果は、表面終端水素を除去した後においても、プラズマ中に水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中及び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップが無くなると考えられる。
【００４１】
また、酸窒化膜を形成することにより得られる効果は、終端水素除去により酸窒化膜中の水素含有量が減少していることだけではなく、酸窒化膜中に数割以下の窒素が含有していることにも起因しているとも考えられる。酸窒化膜のＫｒの含有量は酸化膜に比較すると１／１０以下であり、Ｋｒの代わりに窒素が多く含有されている。すなわち、酸窒化膜中の水素が少ないために、シリコン窒化膜中において弱い結合の割合が減少し、また膣素が含有されることにより、膜中やＳｉ／ＳｉＯ２また界面でのストレスが緩和され、その結果膜中電荷や界面準位密度が減少し、酸窒化膜の電気的特性が大幅に改善されたものと考えられる。
【００４２】
プラズマ雰囲気中において酸化膜、あるいは酸窒化膜を形成することにより得られた好ましい結果は、終端水素が除去されたことによることだけが原因ではなく、窒化膜、酸窒化膜中にＡｒまたはＫｒが含有されることにも関係すると考えられる。すなわち、上記の半導体製造プロセスにより得られる窒化膜では窒化膜中やシリコン／窒化膜界面でのストレスが、窒化膜中に含有されるＡｒあるいはＫｒにより緩和され、その結果シリコン窒化膜中の固定電荷や界面準位密度が低減され、電気的特性特には１／ｆノイズの低減、信頼性が大幅に改善されたものと考えられる。
【００４３】
上記の半導体製造プロセスにおいて使用する不活性ガスは、Ａｒガス、Ｋｒガスに限らず、キセノンＸｅガスも使用できる。
さらに、シリコン酸化膜、シリコン酸窒化膜を形成した後、真空容器１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保ったままシャワープレート１２から分圧比９８／２のＫｒ／ＮＨ３混合ガスを導入し、シリコン酸化膜、シリコン酸窒化膜の表面に約０．７ｎｍのシリコン窒化膜を形成しても良い。
【００４４】
これにより、表面にシリコン窒化膜が形成されたシリコン酸化膜、あるいはシリコン酸窒化膜が得られるのでより高い比誘電率を有する絶縁膜を形成することができる。
上述した半導体製造プロセスを実現するためには、図１の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためのＡｒまたはＫｒガスを放出する第１のガス放出構造と、Ｏ２、ＮＨ３、またはＮ２／Ｈ２）ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とをもつ２段シャワープレート型プラズマプロセス装置を使用することも可能である。
【００４５】
次に、本発明の実施の形態の半導体製造プロセスについて説明する。この半導体プロセスは、シリコン基板の（１００）面と（１１０）面にＭＩＳ電界効果トランジスタのゲート絶縁膜を形成するものである。
シリコンの（１１１）面にｐチャネルトランジスタを形成すると、（１００）面に比べて約１．３倍の電流駆動能力が得られ、（１１０）面に形成すると、（１００）の面の約１．８倍の電流駆動能力が得られる。
【００４６】
図３は、実施の形態の半導体製造プロセスにより、シリコン基板２２に（１００）と（１１０）面を有する突出部２３及び２４を形成した状態を示している。また、図４は、実施の形態の半導体製造プロセスにより製造したｎチャネルＭＯＳトランジスタ２０と、ｐチャネルＭＯＳトランジスタ２１の構造を示す図である。なお、図４にはゲート酸化膜の下部に形成されるチャネルを斜線で示してある。
【００４７】
図３に示すように、（１００）面を主面とするシリコン基板２２は、素子分離領域２２ｃによりｐ型領域Ａとｎ型領域Ｂとに分離されている。領域Ａには、（１００）面を基準にして高さがＨＡで幅がＷ１Ａの直方体形状の突出部２３が形成され、領域Ｂには、同様に高さがＨＢで幅がＷ１Ｂの突出部２４が形成されている。
【００４８】
図４に示すように、シリコン基板２２の表面及び突出部２３及び２４の頂面及び側壁面には、上述した第１の実施の形態の半導体製造プロセスによりシリコン酸化膜が形成されている。
そして、そのシリコン酸化膜の上にポリシリコンゲート電極２５及び２６が形成され、ゲート電極２５及び２６を形成する際に、シリコン酸化膜もパターンニングされ、ゲート電極２５及び２６の下部にゲート絶縁膜２７及び２８が選択的に形成される。
【００４９】
さらに、ｐ型領域Ａのゲート電極２５の両側の領域にｎ型不純物イオンを注入して、突出部２３を含むｎ型拡散領域２９及び３０を形成している。このｎ型拡散領域２９及び３０は、ｎチャネルＭＯＳトランジスタ２０のソースとドレインを構成する。ｎ型領域Ｂにおいても、同様にゲート電極２６の両側の領域にｐ型不純物イオンを注入して、突出部２４を含むｐ型拡散領域３１及び３２を形成している。このｐ型拡散領域３１及び３２は、ｐ型ＭＯＳトランジスタ２１のソースとドレインを構成する。
【００５０】
ｐチャネルＭＯＳトランジスタ２１及びｎチャネルＭＯＳトランジスタ２０のゲート電極２６及び２５に所定の電圧が印加されると、ゲート酸化膜２８及び２７の下部に、図４に斜線で示すチャネルが形成される。
ｎチャネルＭＯＳトランジスタ２０の（１００）面のゲート幅は、突出部２３の頂面（突出部２３の上面）でＷ１Ａ、突出部２３の下部の左右のシリコン基板２２の平坦部でそれぞれＷ２Ａ／２であるので合計でＷ１Ａ＋Ｗ２Ａとなる。また、ｎチャネルＭＯＳトランジスタ２０の（１１０）面のゲート幅、すなわち突出部２３の左右の側壁面のゲート幅は、それぞれＨＡであるので合計で２ＨＡとなる。このゲート幅がチャネル幅に相当する。ｎチャネルＭＯＳトランジスタ２０のゲート長はＬｇＡである。
【００５１】
従って、ｎチャネルＭＯＳトランジスタ２０の電流駆動能力は、μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋μｎ２・２ＨＡで表すことができる。なお、μｎ１は（１００）面における電子移動度、μｎ２は（１１０）面における電子移動度である。
同様に、ｐチャネルＭＯＳトランジスタ２１の（１００）面のゲート幅は突出部２４の頂面でＷ１Ｂ、突出部２４の下部の左右のシリコン基板２２の平坦部でそれぞれＷ２Ｂ／２であるので、合計でＷ１Ｂ＋Ｗ２Ｂとなる。また、ｐチャネルＭＯＳトランジスタ２１の（１１０）面のゲート幅、すなわち、突出部２４の左右の側壁面におけるゲート幅は、それぞれＨＢであるので、合計のゲート幅は２ＨＢとなる。このゲート幅がチャネル幅に相当する。ｐチャネルＭＯＳトランジスタ２１のゲート長はＬｇＢである。
【００５２】
従って、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力は、μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋μｐ２・２ＨＢで表すことができる。μｐ１は、（１００）面におけるホール移動度、μｐ２は、（１１０）面におけるホール移動度を表す。
以上のことから、突出部２３及び２４の高さＨＡを及びＨＢを適宜な値に設定することで、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力と、ｎチャネルＭＯＳトランジスタ２０の電流駆動能力を平衡させることができる。この条件を式で表すと、以下のようになる。
【００５３】
μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋μｎ２・２ＨＡ＝μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋μｐ２・２ＨＢ
上記の式を満足するような値にＨＡを及びＨＢを設定することにより、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力とｎチャネルＭＯＳトランジスタ２０の電流駆動能力を平衡させることができる。この場合、ｐチャネルＭＯＳトランジスタ２１の主面（例えば、（１００）面）におけるチャネル幅を、ｎチャネルＭＯＳトランジスタ２０の（１００）におけるチャネル幅に比べて大幅に広くする必要がないので、両者のゲート絶縁膜による寄生容量の差を小さくできる。これにより、ｐチャネルＭＯＳトランジスタ２１とｎチャネルＭＯＳトランジスタ２０とによりＣＭＯＳ構造の回路を構成した場合に、両者の寄生容量をほぼ等しくして充放電のときの電流値のアンバランスを減らし、トランジスタのスイッチング時に発生するノイズを小さくできる。
【００５４】
なお、ｎチャネルＭＯＳトランジスタ２０のゲートの高さＨＡを「０」にし、そのｎチャネルＭＯＳトランジスタ２０と電流駆動能力がほぼ等しくなるようにｐチャネルＭＯＳトランジスタ２１のゲートの高さＨＢを設定しても良い。
また、ｐチャネルＭＯＳトランジスタ２１またはｎチャネルＭＯＳトランジスタ２０を単独で形成する場合でも、ｐチャネルまたはｎチャネルＭＯＳトランジスタのシリコン基板の主面（例えば、（１００）面）におけるゲートの面積を従来の半導体製造プロセスで製造する場合より狭くできるので、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのシリコン基板の主面に占める面積を小さくできる。これにより、半導体回路の集積度を高めることができる。さらに、ｐチャネル及びｎチャネルＭＯＳトランジスタの寄生容量を小さくできるので、ＭＯＳトランジスタのスイッチング速度の向上と、スイッチング時の消費電力を減らすことができる。
【００５５】
なお、シリコン表面に形成する絶縁膜は酸化膜に限らず、シリコン窒化膜、シリコン酸窒化膜等を形成しても良い。
次に、上述した実施の形態の半導体プロセスによりダイレクトコンバージョンの受信機用半導体集積回路を製造する場合について説明する。
【００５６】
図５は、ダイレクトコンバージョン受信機の回路の主要部を示す図である。
アンテナ４１で受信された無線信号は、ローノイズアンプ４２により増幅され、ミキサ回路４３及び４４に入力する。
ミキサ回路４３の他方の入力端子には、局部発振回路４５で生成されるローカル信号が入力し、ミキサ回路４４の他方の入力端子には、そのローカル信号の位相を移相器４６により９０度ずらしたローカル信号が入力する。
【００５７】
ミキサ回路４３及び４４において、受信信号とそれらのローカル信号が混合され、９０度の位相差を有するベースバンド信号に変換される。そして、ローパスフィルタ４７，４８により所定の周波数以上の信号が減衰され、ＤＣアンプ４９，５０に出力される。
【００５８】
ＤＣアンプ４９，５０は、直流成分から増幅できるアンプであり、Ａ／Ｄ変換器５１，５２の分解能に応じた信号レベルまで入力信号を増幅する。
Ａ／Ｄ変換器５１，５２は、アナログのベースバンド信号をデジタル信号に変換し、デジタル信号処理プロセッサ（ＤＳＰ）５３に出力する。
【００５９】
ＤＳＰ５３は、ベースバンド信号に対してデジタル信号処理を行い、信号を復調する。
ここで、ＤＣアンプ４９，５０の回路の一例を図６を参照して説明する。
ｎチャネルＭＯＳトランジスタ６１，６２は、差動増幅回路を構成しており、ローパスフィルタ４７または４８から出力される信号ＶｉｎがＭＯＳトランジスタ６１のゲートに入力し、信号−ＶｉｎがＭＯＳトランジスタ６２のゲートに入力している。
【００６０】
ｎチャネルＭＯＳトランジスタ６３とｎチャネルＭＯＳトランジスタ６４とはカレントミラー回路を構成し、ＭＯＳトランジスタ６３のドレインは、ＭＯＳトランジスタ６１、６２のソースに共通接続されている。ＭＯＳトランジスタ６４のドレインは定電流源６５を介して電源電圧ＶＤＤに接続され、ＭＯＳトランジスタ６３、６４のゲートは、ＭＯＳトランジスタ６４のドレインに接続されている。
【００６１】
ＭＯＳトランジスタ６３、６４は、定電流回路を構成しており、ＭＯＳトランジスタ６４のドレインには定電流源６５が接続されているので、ＭＯＳトランジスタ６３には、その定電流源６５から供給される電流に比例した一定電流が流れる。
【００６２】
ｐチャネルＭＯＳトランジスタ６６、６７は、カレントミラー回路を構成し、ソースが電源電圧ＶＤＤに接続され、ドレインがそれぞれＭＯＳトランジスタ６１６２のドレインに接続されている。また、ＭＯＳトランジスタ６６，６７のゲートは、ＭＯＳトランジスタ６６のドレインに接続されている。このＭＯＳトランジスタ６６及び６７は、ＭＯＳトランジスタ６１及び６２の負荷として機能する。
【００６３】
上記の差動増幅回路からなるＤＣアンプは、入力信号Ｖｉｎ及び−ＶｉｎをＭＯＳトランジスタ６１，６２で差動増幅し、増幅した信号をＶｏとして出力している。
ＤＣアンプのＭＯＳトランジスタのゲートを立体構造にし、かつ低温プラズマ雰囲気中でゲート酸化膜を形成することで、ＭＯＳトランジスタ６１と６２からなる差動増幅回路のチャネル長変調効果の影響を少なくでき、差動増幅回路における信号の歪みを減らすことができる。また、差動増幅回路の負荷として機能するドレイン側の定電流回路（ＭＯＳトランジスタ６６と６７からなる回路）と、ソース側の定電流回路（ＭＯＳトランジスタ６３と６４とからなる回路）のチャネル長変調効果の影響を少なくできるので、それらの回路におけるドレイン電流の変動を少なくできる。
【００６４】
上述したように、シリコン表面のダメージを減らし表面を平坦化することで、ＭＯＳトランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくできるので、回路全体のＤＣオフセットを小さくできる。これにより、ＤＣオフセットを除去するための回路やコンデンサ等が不要となり、ＤＣアンプの信号利得を大きくすることができる。ＤＣアンプの信号利得を大きくすることで、例えば、ダイレクトコンバージョン方式の受信回路のＤＣアンプの後段のＡ／Ｄ変換器に分解能の低いＤ／Ａ変換器を使用できる。
【００６５】
さらに、アルゴン等のプラズマ雰囲気中でシリコン表面の終端水素を除去し、その後、酸素を含むアルゴン、クリプトン、あるいはキセノンと、酸素、窒素等の気体分子を含むプラズマの雰囲気中で、かつ５５０度以下の温度でシリコン絶縁膜を薄く、平坦に形成することで、シリコン表面の界面準位密度を低くすることができる。これにより、キャリアの再結合の確率を減らし、１／ｆノイズを低減することができる。１／ｆノイズを減らすことで、ミキサ４３及び４４でダウンコンバートされた信号のＳ／Ｎ比が改善されるので、ＤＣアンプの利得を大きくすることができる。
【００６６】
また、ＭＯＳトランジスタの電流駆動能力を向上させると共に、素子面積を小さくできるので、集積度を高め、かつ動作速度を向上できる。また、ＤＣアンプの電界効果トランジスタの動作特性を揃え、寄生容量を減らすことができるので、差動増幅回路の周波数特性が改善され、ＤＣオフセットが減少することから大きな信号利得を得ることができる。このようにＤＣオフセットや１／ｆのノイズを低減することができるので、受信信号を音声信号に直接変換するダイレクトコンバージョン方式のＤＣアンプに特に有効である。
【００６７】
ＤＣアンプは、例えば、ｎチャネルＭＯＳとｐチャネルＭＯＳトランジスタからなるＣＭＯＳ回路で構成することも可能である。その場合、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量をほぼ同じ値にし、かつ寄生容量を小さくできるので回路の動作速度等が向上する。また、ｐチャネル及びｎチャネルＭＯＳトランジスタのオン、オフ時の電流の不平衡によるノイズを低減できる。
【００６８】
ＤＣアンプ以外の周波数変換回路、Ａ／Ｄ変換回路、デジタル回路等で使用されるｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを上述した半導体プロセスにより製造しても良い。
このように構成することで、他の回路のｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの特性を揃えることができるので、ＤＣオフセットや１／ｆノイズを低減できる。また、ＭＯＳトランジスタの電流駆動能力が向上するので回路の動作特性も改善される。
【００６９】
さらに、ＤＣアンプ、あるいは他の回路のｐチャネルＭＯＳとｎチャネルＭＯＳトランジスタのチャネルを、シリコンの異なる結晶面（例えば、（１００）面と（１１０））に形成するようにし、それらのチャネル幅をｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの電流駆動能力がほぼ等しくなるように設計しても良い。
【００７０】
このように構成することで、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量等をほぼ同じにできるので、スイッチング特性を向上できると共に、ＭＯＳトランジスタのオン、オフ時に流れる電流により発生するノイズを低減できる。
【００７１】
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
本発明のＤＣアンプは、ダイレクトコンバージョン方式の回路に限らず、他の回路にも適用できる。また、ＤＣアンプは、実施の形態の差動増幅回路に限らず、他の構成の増幅回路でも良い。
【００７２】
シリコンの結晶面は、（１００）面と（１１０）面の組み合わせに限らず、（１００）面と（１１１）面等の他の結晶面と組み合わせても良い。
【００７３】
【発明の効果】
本発明によれば、ＤＣアンプのＤＣオフセットと１／ｆノイズを減らすことができるので、ＤＣオフセットを補償するための回路が不要となる。また、１／ｆノイズが低減されるのでＤＣアンプの周波数特性も改善される。さらに、チャネル長変調効果の影響を少なくし、ＤＣアンプにおける信号の歪みを少なくできる。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラズマ装置の断面図である。
【図２】界面準位密度の比較図である。
【図３】実施の形態の半導体製造プロセスにより製造したシリコン基板の構造を示す図である。
【図４】実施の形態の半導体製造プロセスにより製造したＭＯＳトランジスタの構造を示す図である。
【図５】ダイレクトコンバージョン方式の受信回路を示す図である。
【図６】ＤＣアンプの回路を示す図である。
【図７】従来のＤＣアンプの回路を示す図である。
【符号の説明】
１１ 真空容器
１２ シャワープレート
１４ シリコン基板
１５ 同軸導波管
１６ ラジアルスロットライン
１７ 誘電体板
２２ シリコン基板
２０ ｎチャネルＭＯＳトランジスタ
２１ ｐチャネルＭＯＳトランジスタ
２３，２４ 突出部
２５、２６ ゲート電極
２７、２８ ゲート酸化膜
４３，４４ ミキサ
４９，５０ ＤＣアンプ
５１，５２ Ａ／Ｄ変換器
６１〜６４ ｎチャネルＭＯＳトランジスタ
６６，６７ ｐチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、半導体集積回路基板上に作成されるＤＣアンプ及びその半導体集積回路に関する。
【０００２】
【従来の技術】
従来、ＭＯＳトランジスタの製造プロセスでは、８００度Ｃ程度の高温雰囲気中でシリコン表面に熱酸化膜を形成し、その熱酸化膜をゲート絶縁膜としてＭＯＳトランジスタを製造していた。
【０００３】
半導体の生産効率を高めるためにより低い温度環境で酸化膜を形成することが望まれている。そのような要望を実現するために、例えば、特許文献１には、低温のプラズマ雰囲気中で絶縁膜を形成する技術が開示されている。
携帯電話等の無線通信の分野においては、機器の小型化、低コスト化を実現するために回路の集積化が行われている。
【０００４】
無線信号の復調方式として、受信信号を中間周波数に変換し、増幅した後、ベースバンド信号に変換するスーパーヘテロダイン方式、受信信号を直接ベースバンド信号に変換するダイレクトコンバージョン方式が知られている。
ダイレクトコンバージョン方式は、スーパーヘテロダイン方式のように中間周波信号に変換する際に発生するイメージを除去するフィルタ等が不要となるので、より簡素な回路で受信機を構成することができる。
【０００５】
ダイレクトコンバージョン受信機では、ミキサにおいて受信信号に９０°の位相差を持った局部発振信号を混合して位相の直交する２つのベースバンド信号に変換し、そのベースバンド信号をＤＣアンプで増幅する必要がある。
しかしながら、ミキサの出力信号にはＤＣオフセットが含まれているので、そのままＤＣアンプで増幅すると、ＤＣオフセットも増幅され、ベースバンド信号の増幅利得が充分にとれないという問題がある。
【０００６】
そのような問題点を解決するために、例えば、図７に示すように、オペアンプ７１の入力側にＤＣオフセットを吸収するための比較的大容量のコンデンサ７２を接続する回路が考えられている。
【０００７】
【特許文献１】
特開２００２ー２６１０９１号公報（図１，段落００２２等）
【０００８】
【特許文献２】
特開２００２−２１７７６９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、図７のＤＣオフセットを除去できるような大容量のコンデンサ７２を集積回路基板上に形成することは難しいので、外付けのコンデンサを使用することになる。外付けのコンデンサを使用するためには、半導体集積回路にコンデンサを接続する端子７３を設ける必要があり、信号の入出力端子として使用可能な外部端子の数が少なくなる。よって、必要な場合は端子を増やさなければならず、外付けコンデンサも考慮すると小型化に支障がでる。また、外付け部品を使用することにより部品コストが高くなるという問題がある。
【００１０】
また、ダイレクトコンバージョン受信機において、ＭＯＳトランジスタでＤＣアンプを構成した場合、バイポーラトランジスタに比べてＭＯＳトランジスタは１／ｆノイズが大きいことから、１／ｆノイズを低減するための対策を施す必要がある。
【００１１】
本発明の課題は、高利得のＤＣアンプを実現することである。他の課題は、ＤＣアンプにおける信号の歪みを少なくすることである。
【００１２】
【課題を解決するための手段】
本発明のＤＣアンプは、半導体集積回路基板上に形成されたＤＣアンプであって、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する。
【００１３】
この発明によれば、シリコン表面のダメージを減らし平坦度を高めることで、ＭＩＳ電界効果トランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくできる。これにより、ＤＣアンプ内部で発生するＤＣオフセットと１／ｆノイズを低減することができるので、ＤＣアンプの利得を大きくでき、ＤＣアンプの周波数特性も改善できる。従って、ＤＣオフセットを補償するための回路が不要になる。
【００１４】
さらに、ゲートを立体構造にし、低温プラズマ雰囲気中でゲート絶縁膜を形成することでチャネル長変調効果の影響を少なくし、ＤＣアンプにおける信号の歪みを減らすことができる。
また、立体構造の異なる結晶面にゲート絶縁膜を形成することで、ＭＩＳ電界効果トランジスタの電流駆動能力を向上させることができる共に、シリコン基板の主面におけるＭＩＳ電界効果トランジスタの素子面積を小さくできる。
【００１５】
上記の発明において、前記突出部の頂面の第１の結晶面と側壁面の第２の結晶面にチャネルが形成され、前記ＭＩＳ電界効果トランジスタのチャネル幅が、少なくとも前記頂面上のチャネル幅と前記側壁面のチャネル幅の総和からなる。
このように構成することで、２つの結晶面にチャネルが形成されるのでＭＩＳ電界効果トランジスタの特性と電流駆動能力を向上させることができる。
【００１６】
上記の発明において、前記突出部は、頂面がシリコンの（１００）面からなり、側壁面がシリコンの（１１０）からなり、前記ソース及びドレインが、前記ゲートを挟む前記突出部及びシリコン基板の該突出部の左右の領域に形成される。
このように構成することで、シリコン基板の（１００）面と（１１０）面にチャネルを形成することができるので、ＭＩＳ電界効果トランジスタの電流駆動能力を向上させることができる。
【００１７】
上記の発明において、前記ＤＣアンプは、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなり、前記ｐチャネルＭＩＳ電界効果トランジスタの突出部の頂面及び側壁面のゲート幅を、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの電流駆動能力がほぼ等しくなるように設定する。
【００１８】
このように構成することで、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの寄生容量をほぼ等しくできるので、ＤＣアンプの特性を改善できる。また、スイッチング時のノイズを低減できる。
上記の発明において、前記ＤＣアンプは、入力信号を差動増幅する第１及び第２のＭＩＳ電界効果トランジスタと、前記第１及び第２のＭＩＳ電界効果トランジスタのソースまたはドレインに共通接続される、定電流回路を構成する第３のＭＩＳ電界効果トランジスタとからなる。
【００１９】
また、上記の発明において、前記第１及び第２のＭＩＳ電界効果トランジスタのソースまたはドレインと電源との間に接続され、該第１及び第２のＭＩＳ電界効果トランジスタの負荷となる定電流回路を構成する第４及び第５のＭＩＳ電界効果トランジスタを有する。
【００２０】
このように構成することで、第１及び第２のＭＩＳ電界効果トランジスタからなる差動増幅回路、第３のＭＩＳ電界効果トランジスタからなる定電流回路、または第４及び第５のＭＩＳ電界効果トランジスタからなる定電流回路におけるＤＣオフセットを減らすことができる。また、それらの回路におけるチャネル長変調効果の影響を低減できる。
【００２１】
本発明の半導体集積回路は、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなる回路と、前記ｐチャネルＭＩＳ電界効果トランジスタまたはｎチャネルＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプとが同一回路基板上に形成される。
【００２２】
この発明によれば、ＭＩＳ電界効果トランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくすることで、ＤＣアンプ内部で発生するＤＣオフセットと１／ｆノイズを低減することができる。これにより、ＤＣアンプの利得を大きくできると共に、ＤＣアンプの周波数特性も改善でき、ＤＣオフセットを補償するための回路も不要になる。
【００２３】
さらに、ゲートを立体構造にし、低温プラズマ雰囲気中でゲート絶縁膜を形成することでチャネル長変調効果の影響を少なくし、ＤＣアンプにおける信号の歪みを減らすことができる。
また、ＤＣアンプ以外の回路に上記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタを使用することで、その回路における信号の歪みを少なくできる。また、その回路における１／ｆノイズとＤＣオフセットを減らすことができる。
【００２４】
上記の発明において、前記ＤＣアンプは、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなるＣＭＯＳ回路で構成される。
このように構成することで、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの寄生容量をほぼ等しくできるので、スイッチング時のノイズを正負対称にしてノイズを減らすことができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。最初に、プラズマ状態の不活性ガスを用いて低温でシリコン基板上にゲート絶縁膜（例えば、酸化膜）を形成し、ＭＩＳ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタを製造する半導体製造プロセスについて説明する。ゲート絶縁膜の形成方法については、特開２００２−２６１０９１号公報に開示されている。
【００２６】
図１は、半導体製造プロセスで使用されるラジアルラインスロットアンテナを用いたプラズマ処理装置の断面図である。
真空容器（処理室）１１内を真空にし、次にシャワープレート１２からアルゴン（Ａｒ）ガスを導入した後、Ａｒガスを排出口１１Ａから排出し、クリプトン（Ｋｒ）ガスに切り替える。処理室１１内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００２７】
次に、シリコン基板１４を、加熱機構を持つ試料台１３の上に置き、試料の温度を４００℃程度に設定する。シリコン基板１４の温度が２００−５５０℃の範囲内であれば、以下に述べる結果はほとんど同様のものとなる。
シリコン基板１４は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００２８】
次に、同軸導波管１５からラジアルラインスロットアンテナ１６に周波数が２．４５ＧＨｚのマイクロ波を供給し、マイクロ波をラジアルラインスロットアンテナ１６から処理室１１の壁面の一部に設けられた誘電体板１７を通して処理室１１内に導入する。導入されたマイクロ波はシャワープレート１２から処理室１１内に導入されたＫｒガスを励起し、その結果シャワープレート１２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上、約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００２９】
図１の構成においてシャワープレート１２とシリコン基板１４の間隔は約６ｃｍに設定している。この間隔は狭いほうがより高速な成膜が可能となる。
なお、ラジアルラインスロットアンテナを用いたプラズマ装置に限らず、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３０】
シリコン基板１３をＫｒガスで励起されたプラズマに曝すことにより、シリコン基板１４の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
次に、シャワープレート１２から９７／３の分圧比のＫｒ／Ｏ２混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊を効率よく大量に発生できる。
【００３１】
この実施の形態では、この原子状酸素Ｏ＊によりシリコン基板１４の表面を酸化する。従来のシリコン表面の熱酸化法では、Ｏ２分子やＨ２Ｏ分子により酸化が行われ、８００°Ｃ以上の極めて高い処理温度が必要であったが、この実施の形態で行った原子状酸素による酸化処理では、４００°Ｃ程度の非常に低い温度で酸化が可能である。Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ２分子に戻ってしまうので、最適ガス圧力が存在する。
【００３２】
所望の膜厚のシリコン酸化膜（シリコン化合物層）が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ２混合ガスをＡｒガスに置換して酸化工程を終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００３３】
上記の酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程等を施してトランジスタやキャパシタを含む半導体集積回路を作成する。
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０１２／ｃｍ２程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０１１／ｃｍ２程度以下であった。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０１２／ｃｍ２を超える水素を含んでいた。
【００３４】
上記のようにＫｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ２ガスを導入して酸化を行った場合には、従来のマイクロ波プラズマ酸化により形成されたシリコン酸化膜よりも同一電圧におけるリーク電流が２〜３桁も減少し、非常に良好な低リーク特性が得られた。リーク電流特性の改善は、さらに薄い１．７ｎｍ程度までの膜厚のシリコン酸化膜でも集積回路を製造できることが確認された。
【００３５】
また、上記の半導体製造プロセスにより得られたシリコン酸化膜について、シリコン／シリコン酸化膜界面準位密度の面方位依存性を測定してみると、どの面方位のシリコン表面においても、約１×１０１０ｃｍ−２ｅＶ−１の非常に低い界面準位密度が得られた。
【００３６】
図２は、シリコン基板の（１００）面、（１１０）面、（１１１）面の各面に上述した半導体性製造プロセスにより形成したＫｒ／Ｏ２膜と、従来の熱酸化膜の界面準位密度の測定結果を示す図である。
図２に示すように、Ｋｒ／Ｏ２膜を形成した場合には、（１００）面、（１１０）面、（１１１）面の何れの面でもシリコンの界面準位密度が約１０１０・ｃｍ−２ｅＶ−１以下となっている。これに対して、従来の８００°Ｃ以上の雰囲気で形成した熱酸化膜の界面準位密度は、（１００）面でも１．１倍以上の値となっており、上記の半導体製造プロセスにより、界面準位密度の低い高品質の絶縁膜を形成できることが分かる。
【００３７】
界面準位密度を低くすることにより、キャリアの再結合の確率を減らすことができ、それにより１／ｆノイズを低減することができる。
耐圧特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性的特性に関して、第１の実施の形態の半導体製造プロセスで形成した酸化膜は、従来の熱酸化膜と同等ないしはそれ以上の良好な特性を示した。
【００３８】
上述したように、表面終端水素を除去してからＫｒ／Ｏ２高密度プラズマによりシリコン酸化工程を行うことで、４００°Ｃという低温において、あらゆる面方位のシリコンに優れたシリコン酸化膜を形成することができる。このような効果が得られるのは、終端水素除去により酸化膜中の水素含有量が少なくなり、かつ、酸化膜中に不活性ガス（例えば、Ｋｒ）が含有されることに起因していると考えられる。酸化膜中の水素が少ないことでシリコン酸化膜内の元素の弱い結合が少なくなり、またＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ２界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、その結果、シリコン酸化膜の電気的特性が大幅に改善されているものと考えられる。
【００３９】
上述した半導体製造プロセスでは、表面密度換算において水素濃度を１０１２／ｃｍ２以下、望ましくは１０１１／ｃｍ２程度以下にすることと、５×１０１１／ｃｍ２以下程度のＫｒを含むこととが、シリコン酸化膜の電気的特性、信頼性的特性の改善に寄与しているものと考えられる。
【００４０】
なお、上記の半導体プロセスにおいて、不活性ガスとＮＨ３ガスとの混合ガス、不活性ガスとＯ２とＮＨ３との混合ガスを用い、シリコン窒化膜、シリコン酸窒化膜を形成しても良い。
窒化膜を形成することにより得られる効果は、表面終端水素を除去した後においても、プラズマ中に水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中及び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップが無くなると考えられる。
【００４１】
また、酸窒化膜を形成することにより得られる効果は、終端水素除去により酸窒化膜中の水素含有量が減少していることだけではなく、酸窒化膜中に数割以下の窒素が含有していることにも起因しているとも考えられる。酸窒化膜のＫｒの含有量は酸化膜に比較すると１／１０以下であり、Ｋｒの代わりに窒素が多く含有されている。すなわち、酸窒化膜中の水素が少ないために、シリコン窒化膜中において弱い結合の割合が減少し、また膣素が含有されることにより、膜中やＳｉ／ＳｉＯ２また界面でのストレスが緩和され、その結果膜中電荷や界面準位密度が減少し、酸窒化膜の電気的特性が大幅に改善されたものと考えられる。
【００４２】
プラズマ雰囲気中において酸化膜、あるいは酸窒化膜を形成することにより得られた好ましい結果は、終端水素が除去されたことによることだけが原因ではなく、窒化膜、酸窒化膜中にＡｒまたはＫｒが含有されることにも関係すると考えられる。すなわち、上記の半導体製造プロセスにより得られる窒化膜では窒化膜中やシリコン／窒化膜界面でのストレスが、窒化膜中に含有されるＡｒあるいはＫｒにより緩和され、その結果シリコン窒化膜中の固定電荷や界面準位密度が低減され、電気的特性特には１／ｆノイズの低減、信頼性が大幅に改善されたものと考えられる。
【００４３】
上記の半導体製造プロセスにおいて使用する不活性ガスは、Ａｒガス、Ｋｒガスに限らず、キセノンＸｅガスも使用できる。
さらに、シリコン酸化膜、シリコン酸窒化膜を形成した後、真空容器１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保ったままシャワープレート１２から分圧比９８／２のＫｒ／ＮＨ３混合ガスを導入し、シリコン酸化膜、シリコン酸窒化膜の表面に約０．７ｎｍのシリコン窒化膜を形成しても良い。
【００４４】
これにより、表面にシリコン窒化膜が形成されたシリコン酸化膜、あるいはシリコン酸窒化膜が得られるのでより高い比誘電率を有する絶縁膜を形成することができる。
上述した半導体製造プロセスを実現するためには、図１の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためのＡｒまたはＫｒガスを放出する第１のガス放出構造と、Ｏ２、ＮＨ３、またはＮ２／Ｈ２）ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とをもつ２段シャワープレート型プラズマプロセス装置を使用することも可能である。
【００４５】
次に、本発明の実施の形態の半導体製造プロセスについて説明する。この半導体プロセスは、シリコン基板の（１００）面と（１１０）面にＭＩＳ電界効果トランジスタのゲート絶縁膜を形成するものである。
シリコンの（１１１）面にｐチャネルトランジスタを形成すると、（１００）面に比べて約１．３倍の電流駆動能力が得られ、（１１０）面に形成すると、（１００）の面の約１．８倍の電流駆動能力が得られる。
【００４６】
図３は、実施の形態の半導体製造プロセスにより、シリコン基板２２に（１００）と（１１０）面を有する突出部２３及び２４を形成した状態を示している。また、図４は、実施の形態の半導体製造プロセスにより製造したｎチャネルＭＯＳトランジスタ２０と、ｐチャネルＭＯＳトランジスタ２１の構造を示す図である。なお、図４にはゲート酸化膜の下部に形成されるチャネルを斜線で示してある。
【００４７】
図３に示すように、（１００）面を主面とするシリコン基板２２は、素子分離領域２２ｃによりｐ型領域Ａとｎ型領域Ｂとに分離されている。領域Ａには、（１００）面を基準にして高さがＨＡで幅がＷ１Ａの直方体形状の突出部２３が形成され、領域Ｂには、同様に高さがＨＢで幅がＷ１Ｂの突出部２４が形成されている。
【００４８】
図４に示すように、シリコン基板２２の表面及び突出部２３及び２４の頂面及び側壁面には、上述した第１の実施の形態の半導体製造プロセスによりシリコン酸化膜が形成されている。
そして、そのシリコン酸化膜の上にポリシリコンゲート電極２５及び２６が形成され、ゲート電極２５及び２６を形成する際に、シリコン酸化膜もパターンニングされ、ゲート電極２５及び２６の下部にゲート絶縁膜２７及び２８が選択的に形成される。
【００４９】
さらに、ｐ型領域Ａのゲート電極２５の両側の領域にｎ型不純物イオンを注入して、突出部２３を含むｎ型拡散領域２９及び３０を形成している。このｎ型拡散領域２９及び３０は、ｎチャネルＭＯＳトランジスタ２０のソースとドレインを構成する。ｎ型領域Ｂにおいても、同様にゲート電極２６の両側の領域にｐ型不純物イオンを注入して、突出部２４を含むｐ型拡散領域３１及び３２を形成している。このｐ型拡散領域３１及び３２は、ｐ型ＭＯＳトランジスタ２１のソースとドレインを構成する。
【００５０】
ｐチャネルＭＯＳトランジスタ２１及びｎチャネルＭＯＳトランジスタ２０のゲート電極２６及び２５に所定の電圧が印加されると、ゲート酸化膜２８及び２７の下部に、図４に斜線で示すチャネルが形成される。
ｎチャネルＭＯＳトランジスタ２０の（１００）面のゲート幅は、突出部２３の頂面（突出部２３の上面）でＷ１Ａ、突出部２３の下部の左右のシリコン基板２２の平坦部でそれぞれＷ２Ａ／２であるので合計でＷ１Ａ＋Ｗ２Ａとなる。また、ｎチャネルＭＯＳトランジスタ２０の（１１０）面のゲート幅、すなわち突出部２３の左右の側壁面のゲート幅は、それぞれＨＡであるので合計で２ＨＡとなる。このゲート幅がチャネル幅に相当する。ｎチャネルＭＯＳトランジスタ２０のゲート長はＬｇＡである。
【００５１】
従って、ｎチャネルＭＯＳトランジスタ２０の電流駆動能力は、μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋μｎ２・２ＨＡで表すことができる。なお、μｎ１は（１００）面における電子移動度、μｎ２は（１１０）面における電子移動度である。
同様に、ｐチャネルＭＯＳトランジスタ２１の（１００）面のゲート幅は突出部２４の頂面でＷ１Ｂ、突出部２４の下部の左右のシリコン基板２２の平坦部でそれぞれＷ２Ｂ／２であるので、合計でＷ１Ｂ＋Ｗ２Ｂとなる。また、ｐチャネルＭＯＳトランジスタ２１の（１１０）面のゲート幅、すなわち、突出部２４の左右の側壁面におけるゲート幅は、それぞれＨＢであるので、合計のゲート幅は２ＨＢとなる。このゲート幅がチャネル幅に相当する。ｐチャネルＭＯＳトランジスタ２１のゲート長はＬｇＢである。
【００５２】
従って、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力は、μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋μｐ２・２ＨＢで表すことができる。μｐ１は、（１００）面におけるホール移動度、μｐ２は、（１１０）面におけるホール移動度を表す。
以上のことから、突出部２３及び２４の高さＨＡを及びＨＢを適宜な値に設定することで、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力と、ｎチャネルＭＯＳトランジスタ２０の電流駆動能力を平衡させることができる。この条件を式で表すと、以下のようになる。
【００５３】
μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋μｎ２・２ＨＡ＝μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋μｐ２・２ＨＢ
上記の式を満足するような値にＨＡを及びＨＢを設定することにより、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力とｎチャネルＭＯＳトランジスタ２０の電流駆動能力を平衡させることができる。この場合、ｐチャネルＭＯＳトランジスタ２１の主面（例えば、（１００）面）におけるチャネル幅を、ｎチャネルＭＯＳトランジスタ２０の（１００）におけるチャネル幅に比べて大幅に広くする必要がないので、両者のゲート絶縁膜による寄生容量の差を小さくできる。これにより、ｐチャネルＭＯＳトランジスタ２１とｎチャネルＭＯＳトランジスタ２０とによりＣＭＯＳ構造の回路を構成した場合に、両者の寄生容量をほぼ等しくして充放電のときの電流値のアンバランスを減らし、トランジスタのスイッチング時に発生するノイズを小さくできる。
【００５４】
なお、ｎチャネルＭＯＳトランジスタ２０のゲートの高さＨＡを「０」にし、そのｎチャネルＭＯＳトランジスタ２０と電流駆動能力がほぼ等しくなるようにｐチャネルＭＯＳトランジスタ２１のゲートの高さＨＢを設定しても良い。
また、ｐチャネルＭＯＳトランジスタ２１またはｎチャネルＭＯＳトランジスタ２０を単独で形成する場合でも、ｐチャネルまたはｎチャネルＭＯＳトランジスタのシリコン基板の主面（例えば、（１００）面）におけるゲートの面積を従来の半導体製造プロセスで製造する場合より狭くできるので、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのシリコン基板の主面に占める面積を小さくできる。これにより、半導体回路の集積度を高めることができる。さらに、ｐチャネル及びｎチャネルＭＯＳトランジスタの寄生容量を小さくできるので、ＭＯＳトランジスタのスイッチング速度の向上と、スイッチング時の消費電力を減らすことができる。
【００５５】
なお、シリコン表面に形成する絶縁膜は酸化膜に限らず、シリコン窒化膜、シリコン酸窒化膜等を形成しても良い。
次に、上述した実施の形態の半導体プロセスによりダイレクトコンバージョンの受信機用半導体集積回路を製造する場合について説明する。
【００５６】
図５は、ダイレクトコンバージョン受信機の回路の主要部を示す図である。
アンテナ４１で受信された無線信号は、ローノイズアンプ４２により増幅され、ミキサ回路４３及び４４に入力する。
ミキサ回路４３の他方の入力端子には、局部発振回路４５で生成されるローカル信号が入力し、ミキサ回路４４の他方の入力端子には、そのローカル信号の位相を移相器４６により９０度ずらしたローカル信号が入力する。
【００５７】
ミキサ回路４３及び４４において、受信信号とそれらのローカル信号が混合され、９０度の位相差を有するベースバンド信号に変換される。そして、ローパスフィルタ４７，４８により所定の周波数以上の信号が減衰され、ＤＣアンプ４９，５０に出力される。
【００５８】
ＤＣアンプ４９，５０は、直流成分から増幅できるアンプであり、Ａ／Ｄ変換器５１，５２の分解能に応じた信号レベルまで入力信号を増幅する。
Ａ／Ｄ変換器５１，５２は、アナログのベースバンド信号をデジタル信号に変換し、デジタル信号処理プロセッサ（ＤＳＰ）５３に出力する。
【００５９】
ＤＳＰ５３は、ベースバンド信号に対してデジタル信号処理を行い、信号を復調する。
ここで、ＤＣアンプ４９，５０の回路の一例を図６を参照して説明する。
ｎチャネルＭＯＳトランジスタ６１，６２は、差動増幅回路を構成しており、ローパスフィルタ４７または４８から出力される信号ＶｉｎがＭＯＳトランジスタ６１のゲートに入力し、信号−ＶｉｎがＭＯＳトランジスタ６２のゲートに入力している。
【００６０】
ｎチャネルＭＯＳトランジスタ６３とｎチャネルＭＯＳトランジスタ６４とはカレントミラー回路を構成し、ＭＯＳトランジスタ６３のドレインは、ＭＯＳトランジスタ６１、６２のソースに共通接続されている。ＭＯＳトランジスタ６４のドレインは定電流源６５を介して電源電圧ＶＤＤに接続され、ＭＯＳトランジスタ６３、６４のゲートは、ＭＯＳトランジスタ６４のドレインに接続されている。
【００６１】
ＭＯＳトランジスタ６３、６４は、定電流回路を構成しており、ＭＯＳトランジスタ６４のドレインには定電流源６５が接続されているので、ＭＯＳトランジスタ６３には、その定電流源６５から供給される電流に比例した一定電流が流れる。
【００６２】
ｐチャネルＭＯＳトランジスタ６６、６７は、カレントミラー回路を構成し、ソースが電源電圧ＶＤＤに接続され、ドレインがそれぞれＭＯＳトランジスタ６１６２のドレインに接続されている。また、ＭＯＳトランジスタ６６，６７のゲートは、ＭＯＳトランジスタ６６のドレインに接続されている。このＭＯＳトランジスタ６６及び６７は、ＭＯＳトランジスタ６１及び６２の負荷として機能する。
【００６３】
上記の差動増幅回路からなるＤＣアンプは、入力信号Ｖｉｎ及び−ＶｉｎをＭＯＳトランジスタ６１，６２で差動増幅し、増幅した信号をＶｏとして出力している。
ＤＣアンプのＭＯＳトランジスタのゲートを立体構造にし、かつ低温プラズマ雰囲気中でゲート酸化膜を形成することで、ＭＯＳトランジスタ６１と６２からなる差動増幅回路のチャネル長変調効果の影響を少なくでき、差動増幅回路における信号の歪みを減らすことができる。また、差動増幅回路の負荷として機能するドレイン側の定電流回路（ＭＯＳトランジスタ６６と６７からなる回路）と、ソース側の定電流回路（ＭＯＳトランジスタ６３と６４とからなる回路）のチャネル長変調効果の影響を少なくできるので、それらの回路におけるドレイン電流の変動を少なくできる。
【００６４】
上述したように、シリコン表面のダメージを減らし表面を平坦化することで、ＭＯＳトランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくできるので、回路全体のＤＣオフセットを小さくできる。これにより、ＤＣオフセットを除去するための回路やコンデンサ等が不要となり、ＤＣアンプの信号利得を大きくすることができる。ＤＣアンプの信号利得を大きくすることで、例えば、ダイレクトコンバージョン方式の受信回路のＤＣアンプの後段のＡ／Ｄ変換器に分解能の低いＤ／Ａ変換器を使用できる。
【００６５】
さらに、アルゴン等のプラズマ雰囲気中でシリコン表面の終端水素を除去し、その後、酸素を含むアルゴン、クリプトン、あるいはキセノンと、酸素、窒素等の気体分子を含むプラズマの雰囲気中で、かつ５５０度以下の温度でシリコン絶縁膜を薄く、平坦に形成することで、シリコン表面の界面準位密度を低くすることができる。これにより、キャリアの再結合の確率を減らし、１／ｆノイズを低減することができる。１／ｆノイズを減らすことで、ミキサ４３及び４４でダウンコンバートされた信号のＳ／Ｎ比が改善されるので、ＤＣアンプの利得を大きくすることができる。
【００６６】
また、ＭＯＳトランジスタの電流駆動能力を向上させると共に、素子面積を小さくできるので、集積度を高め、かつ動作速度を向上できる。また、ＤＣアンプの電界効果トランジスタの動作特性を揃え、寄生容量を減らすことができるので、差動増幅回路の周波数特性が改善され、ＤＣオフセットが減少することから大きな信号利得を得ることができる。このようにＤＣオフセットや１／ｆのノイズを低減することができるので、受信信号を音声信号に直接変換するダイレクトコンバージョン方式のＤＣアンプに特に有効である。
【００６７】
ＤＣアンプは、例えば、ｎチャネルＭＯＳとｐチャネルＭＯＳトランジスタからなるＣＭＯＳ回路で構成することも可能である。その場合、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量をほぼ同じ値にし、かつ寄生容量を小さくできるので回路の動作速度等が向上する。また、ｐチャネル及びｎチャネルＭＯＳトランジスタのオン、オフ時の電流の不平衡によるノイズを低減できる。
【００６８】
ＤＣアンプ以外の周波数変換回路、Ａ／Ｄ変換回路、デジタル回路等で使用されるｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを上述した半導体プロセスにより製造しても良い。
このように構成することで、他の回路のｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの特性を揃えることができるので、ＤＣオフセットや１／ｆノイズを低減できる。また、ＭＯＳトランジスタの電流駆動能力が向上するので回路の動作特性も改善される。
【００６９】
さらに、ＤＣアンプ、あるいは他の回路のｐチャネルＭＯＳとｎチャネルＭＯＳトランジスタのチャネルを、シリコンの異なる結晶面（例えば、（１００）面と（１１０））に形成するようにし、それらのチャネル幅をｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの電流駆動能力がほぼ等しくなるように設計しても良い。
【００７０】
このように構成することで、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量等をほぼ同じにできるので、スイッチング特性を向上できると共に、ＭＯＳトランジスタのオン、オフ時に流れる電流により発生するノイズを低減できる。
【００７１】
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
本発明のＤＣアンプは、ダイレクトコンバージョン方式の回路に限らず、他の回路にも適用できる。また、ＤＣアンプは、実施の形態の差動増幅回路に限らず、他の構成の増幅回路でも良い。
【００７２】
シリコンの結晶面は、（１００）面と（１１０）面の組み合わせに限らず、（１００）面と（１１１）面等の他の結晶面と組み合わせても良い。
【００７３】
【発明の効果】
本発明によれば、ＤＣアンプのＤＣオフセットと１／ｆノイズを減らすことができるので、ＤＣオフセットを補償するための回路が不要となる。また、１／ｆノイズが低減されるのでＤＣアンプの周波数特性も改善される。さらに、チャネル長変調効果の影響を少なくし、ＤＣアンプにおける信号の歪みを少なくできる。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラズマ装置の断面図である。
【図２】界面準位密度の比較図である。
【図３】実施の形態の半導体製造プロセスにより製造したシリコン基板の構造を示す図である。
【図４】実施の形態の半導体製造プロセスにより製造したＭＯＳトランジスタの構造を示す図である。
【図５】ダイレクトコンバージョン方式の受信回路を示す図である。
【図６】ＤＣアンプの回路を示す図である。
【図７】従来のＤＣアンプの回路を示す図である。
【符号の説明】
１１ 真空容器
１２ シャワープレート
１４ シリコン基板
１５ 同軸導波管
１６ ラジアルスロットライン
１７ 誘電体板
２２ シリコン基板
２０ ｎチャネルＭＯＳトランジスタ
２１ ｐチャネルＭＯＳトランジスタ
２３，２４ 突出部
２５、２６ ゲート電極
２７、２８ ゲート酸化膜
４３，４４ ミキサ
４９，５０ ＤＣアンプ
５１，５２ Ａ／Ｄ変換器
６１〜６４ ｎチャネルＭＯＳトランジスタ
６６，６７ ｐチャネルＭＯＳトランジスタ
Claims (8)
- 半導体集積回路基板上に形成されたＤＣアンプであって、
第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有するＤＣアンプ。 - 前記突出部の頂面の第１の結晶面と側壁面の第２の結晶面にチャネルが形成され、前記ＭＩＳ電界効果トランジスタのチャネル幅が、少なくとも前記頂面上のチャネル幅と前記側壁面のチャネル幅の総和からなる請求項１記載のＤＣアンプ。
- 前記突出部は、頂面がシリコンの（１００）面からなり、側壁面がシリコンの（１１０）からなり、前記ソース及びドレインが、前記ゲートを挟む前記突出部及びシリコン基板の該突出部の左右の領域に形成された請求項１または２記載のＤＣアンプ。
- 前記ＤＣアンプは、入力信号を差動増幅する第１及び第２のＭＩＳ電界効果トランジスタと、前記第１及び第２のＭＩＳ電界効果トランジスタのソースまたはドレインに共通接続される、定電流回路を構成する第３のＭＩＳ電界効果トランジスタとからなる請求項１，２または３記載のＤＣアンプ。
- 前記第１及び第２のＭＩＳ電界効果トランジスタのソースまたはドレインと電源との間に接続され、該第１及び第２のＭＩＳ電界効果トランジスタの負荷となる定電流回路を構成する第４及び第５のＭＩＳ電界効果トランジスタを有する請求項４記載のＤＣアンプ。
- 第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなる回路と、
前記ｐチャネルＭＩＳ電界効果トランジスタまたはｎチャネルＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプとが同一回路基板上に形成された半導体集積回路。 - 前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの頂面及び側壁面のゲート幅を、前記ｐチャネルＭＩＳ電界効果トランジスタと前記ｎチャネルＭＩＳ電界効果トランジスタの電流駆動能力がほぼ等しくなるように設定した請求項６記載の半導体集積回路。
- 前記リミッタ回路は、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなるＣＭＯＳ回路で構成される請求項５または６記載の半導体集積回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003170104A JP2005005621A (ja) | 2003-06-13 | 2003-06-13 | Ｄｃアンプ及びその半導体集積回路 |
| CNA2004800162706A CN1806332A (zh) | 2003-06-13 | 2004-06-11 | 直流放大器及其半导体集成电路 |
| KR1020057023973A KR100692944B1 (ko) | 2003-06-13 | 2004-06-11 | Ｄｃ 증폭기 및 그 반도체 집적 회로 |
| TW093116781A TWI239714B (en) | 2003-06-13 | 2004-06-11 | DC amplifier and semiconductor integrated circuit thereof |
| EP04745815A EP1635394A1 (en) | 2003-06-13 | 2004-06-11 | Dc amplifier and semiconductor integrated circuit thereof |
| US10/560,704 US20060138476A1 (en) | 2003-06-13 | 2004-06-11 | Dc amplifier and semiconductor integrated circuit therefor |
| PCT/JP2004/008221 WO2004112144A1 (ja) | 2003-06-13 | 2004-06-11 | Ｄｃアンプ及びその半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003170104A JP2005005621A (ja) | 2003-06-13 | 2003-06-13 | Ｄｃアンプ及びその半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005621A true JP2005005621A (ja) | 2005-01-06 |
Family
ID=33549407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003170104A Withdrawn JP2005005621A (ja) | 2003-06-13 | 2003-06-13 | Ｄｃアンプ及びその半導体集積回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060138476A1 (ja) |
| EP (1) | EP1635394A1 (ja) |
| JP (1) | JP2005005621A (ja) |
| KR (1) | KR100692944B1 (ja) |
| CN (1) | CN1806332A (ja) |
| TW (1) | TWI239714B (ja) |
| WO (1) | WO2004112144A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020141758A1 (ko) * | 2018-12-31 | 2020-07-09 | 울산과학기술원 | 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154312A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | オペアンプ回路 |
| JP3120763B2 (ja) * | 1997-11-12 | 2000-12-25 | 日本電気株式会社 | 差動増幅器 |
| JP3664950B2 (ja) * | 2000-06-15 | 2005-06-29 | 株式会社村田製作所 | 角速度センサ |
| US20020011612A1 (en) * | 2000-07-31 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2002118255A (ja) * | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| US6475890B1 (en) * | 2001-02-12 | 2002-11-05 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology |
| US6404284B1 (en) * | 2001-04-19 | 2002-06-11 | Anadigics, Inc. | Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance |
| US6974735B2 (en) * | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
| US6909147B2 (en) * | 2003-05-05 | 2005-06-21 | International Business Machines Corporation | Multi-height FinFETS |
-
2003
- 2003-06-13 JP JP2003170104A patent/JP2005005621A/ja not_active Withdrawn
-
2004
- 2004-06-11 TW TW093116781A patent/TWI239714B/zh not_active IP Right Cessation
- 2004-06-11 KR KR1020057023973A patent/KR100692944B1/ko not_active Expired - Fee Related
- 2004-06-11 EP EP04745815A patent/EP1635394A1/en not_active Withdrawn
- 2004-06-11 US US10/560,704 patent/US20060138476A1/en not_active Abandoned
- 2004-06-11 WO PCT/JP2004/008221 patent/WO2004112144A1/ja not_active Application Discontinuation
- 2004-06-11 CN CNA2004800162706A patent/CN1806332A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020141758A1 (ko) * | 2018-12-31 | 2020-07-09 | 울산과학기술원 | 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 |
| US11908863B2 (en) | 2018-12-31 | 2024-02-20 | Unist(Ulsan National Institute Of Science And Technology) | Transistor element, ternary inverter apparatus comprising same, and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1806332A (zh) | 2006-07-19 |
| TW200503405A (en) | 2005-01-16 |
| US20060138476A1 (en) | 2006-06-29 |
| KR100692944B1 (ko) | 2007-03-12 |
| WO2004112144A1 (ja) | 2004-12-23 |
| TWI239714B (en) | 2005-09-11 |
| KR20060017872A (ko) | 2006-02-27 |
| EP1635394A1 (en) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4265882B2 (ja) | 相補型ｍｉｓ装置 | |
| CN102299685B (zh) | 放大器以及信号放大方法 | |
| JP2005056870A (ja) | ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 | |
| US20060180840A1 (en) | Switched capacitor circuit and semiconductor integrated circuit thereof | |
| JP2005005621A (ja) | Ｄｃアンプ及びその半導体集積回路 | |
| US20070142017A1 (en) | Mixer circuit | |
| KR100692946B1 (ko) | 저잡음 증폭기 | |
| JP2005005622A (ja) | リミッタ回路及びその半導体集積回路 | |
| US7146150B2 (en) | Mixing circuit with low noise factor when operating at low frequency | |
| CN100428641C (zh) | 直接转换型射频接收器的混波器 | |
| JP2009141376A (ja) | 相補型ｍｉｓ装置 | |
| WO2006003729A1 (ja) | 半導体集積回路 | |
| CN1802749A (zh) | 直接转换接收的频率转换电路及其半导体集成电路以及直接转换接收机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090702 |