[go: up one dir, main page]

JP2005056870A - ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 - Google Patents

ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 Download PDF

Info

Publication number
JP2005056870A
JP2005056870A JP2003183609A JP2003183609A JP2005056870A JP 2005056870 A JP2005056870 A JP 2005056870A JP 2003183609 A JP2003183609 A JP 2003183609A JP 2003183609 A JP2003183609 A JP 2003183609A JP 2005056870 A JP2005056870 A JP 2005056870A
Authority
JP
Japan
Prior art keywords
circuit
mis field
gate
effect transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003183609A
Other languages
English (en)
Inventor
Takeshi Nishimuta
武史 西牟田
Hiroshi Miyagi
弘 宮城
Tadahiro Omi
忠弘 大見
Shigetoshi Sugawa
成利 須川
Akinobu Teramoto
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2003183609A priority Critical patent/JP2005056870A/ja
Priority to PCT/JP2004/008216 priority patent/WO2004112141A1/ja
Priority to KR1020057022137A priority patent/KR20060024379A/ko
Priority to TW093116770A priority patent/TWI241786B/zh
Priority to EP04745810A priority patent/EP1633001A1/en
Priority to US10/560,310 priority patent/US20060131617A1/en
Publication of JP2005056870A publication Critical patent/JP2005056870A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ダイレクトコンバージョン受信の周波数変換回路におけるＩ信号とＱ信号の誤差を減らす。
【解決手段】シリコン基板上に高さＨＢで、幅がＷＢの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタで周波数変換回路及びダイレクトコンバージョンの受信回路を構成する。
【選択図】 図５

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路基板上に形成されるダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機に関する。
【０００２】
【従来の技術】
従来、ＭＯＳトランジスタの製造プロセスでは、８００度Ｃ程度の高温雰囲気中でシリコン表面に熱酸化膜を形成し、その熱酸化膜をゲート絶縁膜としてＭＯＳトランジスタを製造していた。
【０００３】
半導体の生産効率を高めるためにより低い温度環境で酸化膜を形成することが望まれている。そのような要望を実現するために、例えば、特許文献１には、低温のプラズマ雰囲気中で絶縁膜を形成する技術が開示されている。
携帯電話等の無線通信の分野においては、機器の小型化、低コスト化を実現するために回路の集積化が行われている。
【０００４】
無線信号の復調方式として、受信信号を中間周波数に変換し、増幅した後、ベースバンド信号に変換するスーパーヘテロダイン方式、受信信号を直接ベースバンド信号に変換するダイレクトコンバージョン方式が知られている。
ダイレクトコンバージョン方式は、スーパーヘテロダイン方式のように中間周波信号に変換する際に発生するイメージを除去するフィルタ等が不要となるので、より簡素な回路で受信機を構成することができる。
【０００５】
図８は、ダイレクトコンバージョン受信機の回路の主要部を示す図である。
アンテナ４１で受信された無線信号は、ローノイズアンプ（低雑音増幅器）４２により増幅され、ミキサ回路４３及び４４に入力する。
ミキサ回路４３の他方の入力端子には、局部発振回路４５で生成されるローカル信号が入力し、ミキサ回路４４の他方の入力端子には、そのローカル信号の位相を移相器４６により９０度位相をずらしたローカル信号が入力する。
【０００６】
ミキサ回路４３及び４４において、受信信号とそれらのローカル信号が混合され、９０度の位相差を有するベースバンド信号に変換される。そして、ローパスフィルタ４７，４８により所定の周波数以上の信号が減衰され、ＤＣアンプ４９，５０に出力される。
【０００７】
ＤＣアンプ４９，５０は、ベースバンド信号をＡ／Ｄ変換器５１，５２の分解能に応じた信号レベルまで増幅する。
Ａ／Ｄ変換器５１，５２は、アナログのベースバンド信号をデジタル信号に変換し、デジタル信号処理プロセッサ（ＤＳＰ）５３に出力する。ＤＳＰ５３は、ベースバンド信号に対してデジタル信号処理を行い信号を復調する。
【０００８】
上記のダイレクトコンバージョン受信回路では、ミキサ等でＤＣオフセットが生じ、ベースバンドのＩ信号、Ｑ信号にＤＣオフセットが含まれてしまうという問題があった。
そのような問題を解決するために、例えば、特許文献１には、可変増幅器、位相調整器及び混合器を設け、所定の受信周波数においてＤＣオフセットが最小となるような位相及び増幅度を設定し、その設定値を記憶しておいて、受信周波数を選定したときに、位相調整器及び可変増幅器の位相及び増幅度を記憶してある設定値に設定することでＩ信号及びＱ信号のＤＣオフセットを減らすことが記載されている。
【０００９】
また、特許文献２には、シリコン基板上に立体構造のゲートを形成することが記載されている。
【００１０】
【特許文献１】
特開２００１ー１１９３１６号公報（図１，段落００１６，００１７等）
【００１１】
【特許文献２】
特開２００２−１１０９６３（図１）
【００１２】
【発明が解決しようとする課題】
しかしながら、特許文献１の方法は、位相調整回路及び可変増幅回路等を追加しなければならないので受信回路が複雑になるという問題点がある。
また、周波数変換回路のＭＯＳトランジスタの特性のばらつきよる位相誤差、振幅誤差等が生じ、Ｉ信号及びＱ信号に位相誤差、振幅誤差等が含まれるという問題点があった。
【００１３】
本発明の課題は、ダイレクトコンバージョン受信の周波数変換回路のＩ信号とＱ信号の誤差を減らすことである。また、他の課題は、ダイレクトコンバージョン受信回路の１／ｆノイズ、ＤＣオフセットを減らすことである。また、他の課題は、ダイレクトコンバージョン受信回路における信号の歪みを減らすことである。
【００１４】
【課題を解決するための手段】
本発明のダイレクトコンバージョン受信の周波数変換回路は、受信信号を直交変換してＩ信号とＱ信号に変換する回路が半導体集積回路基板上に形成された周波数変換回路であって、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する。
【００１５】
この発明によれば、ＭＩＳ電界効果トランジスタの特性のばらつきを少なくすることで、周波数変換回路内部で発生する位相誤差、振幅誤差等を減らし、Ｉ信号とＱ信号の誤差を少なくできる。これにより、周波数変換回路に位相調整回路等を設ける必要がなくなる。
【００１６】
さらに、ゲートを立体構造にし、低温プラズマ雰囲気中でゲート絶縁膜を形成することでチャネル長変調効果の影響を少なくし、周波数変換回路における信号の歪みを少なくできる。
また、ＭＩＳ電界効果トランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくすることで、例えば、周波数変換回路を構成する複数のミキサ回路のＤＣオフセット、１／ｆノイズをほぼ同じレベルに低減することができる。
【００１７】
また、ＭＩＳ電界効果トランジスタの電流駆動能力を向上させることができると共に、シリコン基板の主面におけるＭＩＳ電界効果トランジスタの素子面積を小さくできる。
上記の発明において、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記ゲート絶縁膜を形成し、該ゲート絶縁膜の水素含有量が表面密度換算で１０１１／ｃｍ２以下となるようにする。
【００１８】
不活性ガスは、例えば、アルゴン、クリプトン、キセノンなどからなる。
このように構成することで、シリコン表面のダメージを減らし、平坦度を高め、ＭＩＳ電界効果トランジスタの特性（例えば、しきい値電圧など）のバラツキを少なくできる。これにより、周波数変換回路のＤＣオフセットや１／ｆのノイズを低減することができる。１／ｆノイズの低減は受信信号を音声信号に直接変換するダイレクトコンバージョン方式の周波数変換回路に特に有効である。
【００１９】
上記の発明において、前記突出部は、頂面がシリコンの（１００）面からなり、側壁面がシリコンの（１１０）からなり、前記ソース及びドレインが、前記ゲートを挟む前記突出部及びシリコン基板の前記突出部の左右の領域に形成する。
このように構成することで、シリコン基板の（１００）面と（１１０）面にチャネルを形成することができるので、電界効果トランジスタの電流駆動能力を向上させることができる。
【００２０】
上記の発明において、前記周波数変換回路は、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタからなり、前記ｐチャネルＭＩＳ電界効果トランジスタの前記突出部の頂面及び側壁面のゲート幅を、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタの電流駆動能力がほぼ等しくなるように設定する。
【００２１】
このように構成することで、ｐチャネルＭＩＳ電界効果トランジスタと、ｎチャネルＭＩＳ電界効果トランジスタの寄生容量をほぼ等しくできる。これにより、増幅回路の特性を改善できる。また、スイッチング時のノイズを低減できる。
本発明のダイレクトコンバージョン受信の半導体集積回路は、受信信号を直交変換してＩ信号とＱ信号に変換する周波数変換回路を半導体回路基板上に形成した半導体集積回路であって、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなる回路と、前記ｐチャネルＭＩＳ電界効果トランジスタまたは前記ｎチャネルＭＩＳ電界効果トランジスタからなる差動増幅回路を有する周波数変換回路とからなる。
【００２２】
この発明によれば、ＭＩＳ電界効果トランジスタの特性のバラツキを少なくすることで、周波数変換回路内部で発生する位相誤差、振幅誤差等を減らし、Ｉ信号とＱ信号の誤差を少なくできる。
さらに、ゲートを立体構造にし、低温プラズマ雰囲気中でゲート絶縁膜を形成することでチャネル長変調効果の影響を少なくし、周波数変換回路における信号の歪みを減らすことができる。
【００２３】
また、立体構造の異なる結晶面にゲート絶縁膜を形成することで、ＭＩＳ電界効果トランジスタの電流駆動能力を向上させると共に、シリコン基板の主面におけるＭＩＳ電界効果トランジスタの素子面積を小さくすることができる。
さらに、周波数変換回路以外の回路に上記のｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳトランジスタを使用することで、その回路における信号歪みを少なくできる。また、１／ｆノイズとＤＣオフセットを減らすことができる。１／ｆノイズの低減は受信信号を音声信号に直接変換するダイレクトコンバージョン方式の周波数変換回路に特に有効である。
【００２４】
上記の発明において、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの頂面及び側壁面の幅を、前記ｐチャネルＭＩＳ電界効果トランジスタと前記ｎチャネルＭＩＳ電界効果トランジスタの電流駆動能力がほぼ等しくなるようにする。
【００２５】
上記の発明において、前記周波数変換回路は、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなるＣＭＯＳ回路で構成される。
このように構成することで、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの電流駆動能力をほぼ等しくできる。これにより、スイッチング時のノイズを正負対称にしてノイズを減らすことができる。
【００２６】
本発明のダイレクトコンバージョン受信機またはダイレクトコンバージョン受信機用半導体集積回路は、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する周波数変換回路と、前記ＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプとを半導体集積回路基板上に形成した。
【００２７】
本発明の他のダイレクトコンバージョン受信機または受信機用半導体集積回路は、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する周波数変換回路と、前記ＭＩＳ電界効果トランジスタからなる低雑音増幅器とを半導体集積回路基板上に形成した。
【００２８】
本発明の他のダイレクトコンバージョン受信機または受信機用半導体集積回路は、第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する周波数変換回路と、前記ＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプと、前記ＭＩＳ電界効果トランジスタからなる低雑音増幅器とを半導体集積回路基板上に形成したダイレクトコンバージョン受信機。
【００２９】
上記の発明によれば、ダイレクトコンバージョン受信回路における１／ｆノイズとＤＣオフセットを低減できる。さらに、チャネル長変調効果の影響を少なくし、回路の信号の歪みを少なくできる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。最初に、プラズマ状態の不活性ガスを用いて低温でシリコン基板上にゲート絶縁膜（例えば、酸化膜）を形成し、ＭＩＳ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタを製造する半導体製造プロセスについて説明する。ゲート絶縁膜の形成方法については、特開２００２−２６１０９１号公報に開示されている。
【００３１】
図１は、半導体製造プロセスで使用されるラジアルラインスロットアンテナを用いたプラズマ処理装置の断面図である。
真空容器（処理室）１１内を真空にし、次にシャワープレート１２からアルゴン（Ａｒ）ガスを導入した後、Ａｒガスを排出口１１Ａから排出し、クリプトン（Ｋｒ）ガスに切り替える。処理室１１内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００３２】
次に、シリコン基板１４を、加熱機構を持つ試料台１３の上に置き、試料の温度を４００℃程度に設定する。シリコン基板１４の温度が２００−５５０℃の範囲内であれば、以下に述べる結果はほとんど同様のものとなる。
シリコン基板１４は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００３３】
次に、同軸導波管１５からラジアルラインスロットアンテナ１６に周波数が２．４５ＧＨｚのマイクロ波を供給し、マイクロ波をラジアルラインスロットアンテナ１６から処理室１１の壁面の一部に設けられた誘電体板１７を通して処理室１１内に導入する。導入されたマイクロ波はシャワープレート１２から処理室１１内に導入されたＫｒガスを励起し、その結果シャワープレート１２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上、約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００３４】
図１の構成においてシャワープレート１２とシリコン基板１４の間隔は約６ｃｍに設定している。この間隔は狭いほうがより高速な成膜が可能となる。
なお、ラジアルラインスロットアンテナを用いたプラズマ装置に限らず、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３５】
シリコン基板１３をＫｒガスで励起されたプラズマに曝すことにより、シリコン基板１４の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
次に、シャワープレート１２から９７／３の分圧比のＫｒ／Ｏ２混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊を効率よく大量に発生できる。
【００３６】
この実施の形態では、この原子状酸素Ｏ＊によりシリコン基板１４の表面を酸化する。従来のシリコン表面の熱酸化法では、Ｏ２分子やＨ２Ｏ分子により酸化が行われ、８００°Ｃ以上の極めて高い処理温度が必要であったが、この実施の形態で行った原子状酸素による酸化処理では、４００°Ｃ程度の非常に低い温度で酸化が可能である。Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ２分子に戻ってしまうので、最適ガス圧力が存在する。
【００３７】
所望の膜厚のシリコン酸化膜（シリコン化合物層）が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ２混合ガスをＡｒガスに置換して酸化工程を終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００３８】
上記の酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程等を施してトランジスタやキャパシタを含む半導体集積回路を作成する。
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０１２／ｃｍ２程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０１１／ｃｍ２程度以下であった。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０１２／ｃｍ２を超える水素を含んでいた。
【００３９】
上記のようにＫｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ２ガスを導入して酸化を行った場合には、従来のマイクロ波プラズマ酸化により形成されたシリコン酸化膜よりも同一電圧におけるリーク電流が２〜３桁も減少し、非常に良好な低リーク特性が得られた。リーク電流特性の改善は、さらに薄い１．７ｎｍ程度までの膜厚のシリコン酸化膜でも集積回路を製造できることが確認された。
【００４０】
また、上記の半導体製造プロセスにより得られたシリコン酸化膜について、シリコン／シリコン酸化膜界面準位密度の面方位依存性を測定してみると、どの面方位のシリコン表面においても、約１×１０１０ｃｍ−２ｅＶ−１の非常に低い界面準位密度が得られた。
【００４１】
図２は、シリコン基板の（１００）面、（１１０）面、（１１１）面の各面に上述した半導体性製造プロセスにより形成したＫｒ／Ｏ２膜と、従来の熱酸化膜の界面準位密度の測定結果を示す図である。
図２に示すように、Ｋｒ／Ｏ２膜を形成した場合には、（１００）面、（１１０）面、（１１１）面の何れの面でもシリコンの界面準位密度が約１０１０ｃｍ− ２ｅＶ−１以下となっている。これに対して、従来の８００°Ｃ以上の雰囲気で形成した熱酸化膜の界面準位密度は、（１００）面でも１．１倍以上の値となっており、上記の半導体製造プロセスにより、界面準位密度の低い高品質の絶縁膜を形成できることが分かる。
【００４２】
界面準位密度を低くすることにより、キャリアの再結合の確率を減らすことができ、それにより１／ｆノイズを低減することができる。
耐圧特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性的特性に関して、第１の実施の形態の半導体製造プロセスで形成した酸化膜は、従来の熱酸化膜と同等ないしはそれ以上の良好な特性を示した。
【００４３】
上述したように、表面終端水素を除去してからＫｒ／Ｏ２高密度プラズマによりシリコン酸化工程を行うことで、４００°Ｃという低温において、あらゆる面方位のシリコンに優れたシリコン酸化膜を形成することができる。このような効果が得られるのは、終端水素除去により酸化膜中の水素含有量が少なくなり、かつ、酸化膜中に不活性ガス（例えば、Ｋｒ）が含有されることに起因していると考えられる。酸化膜中の水素が少ないことでシリコン酸化膜内の元素の弱い結合が少なくなり、またＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ２界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、その結果、シリコン酸化膜の電気的特性が大幅に改善されているものと考えられる。
【００４４】
上述した半導体製造プロセスでは、表面密度換算において水素濃度を１０１２／ｃｍ２以下、望ましくは１０１１／ｃｍ２程度以下にすることと、５×１０１１／ｃｍ２以下程度のＫｒを含むこととが、シリコン酸化膜の電気的特性、信頼性的特性の改善に寄与しているものと考えられる。
【００４５】
なお、上記の半導体プロセスにおいて、不活性ガスとＮＨ３ガスとの混合ガス、不活性ガスとＯ２とＮＨ３との混合ガスを用い、シリコン窒化膜、シリコン酸窒化膜を形成しても良い。
窒化膜を形成することにより得られる効果は、表面終端水素を除去した後においても、プラズマ中に水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中及び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップが無くなると考えられる。
【００４６】
また、酸窒化膜を形成することにより得られる効果は、終端水素除去により酸窒化膜中の水素含有量が減少していることだけではなく、酸窒化膜中に数割以下の窒素が含有していることにも起因しているとも考えられる。酸窒化膜のＫｒの含有量は酸化膜に比較すると１／１０以下であり、Ｋｒの代わりに窒素が多く含有されている。すなわち、酸窒化膜中の水素が少ないために、シリコン窒化膜中において弱い結合の割合が減少し、また膣素が含有されることにより、膜中やＳｉ／ＳｉＯ２また界面でのストレスが緩和され、その結果膜中電荷や界面準位密度が減少し、酸窒化膜の電気的特性が大幅に改善されたものと考えられる。
【００４７】
プラズマ雰囲気中において酸化膜、あるいは酸窒化膜を形成することにより得られた好ましい結果は、終端水素が除去されたことによることだけが原因ではなく、窒化膜、酸窒化膜中にＡｒまたはＫｒが含有されることにも関係すると考えられる。すなわち、上記の半導体製造プロセスにより得られる窒化膜では窒化膜中やシリコン／窒化膜界面でのストレスが、窒化膜中に含有されるＡｒあるいはＫｒにより緩和され、その結果シリコン窒化膜中の固定電荷や界面準位密度が低減され、電気的特性特には１／ｆノイズの低減、信頼性が大幅に改善されたものと考えられる。
【００４８】
上記の半導体製造プロセスにおいて使用する不活性ガスは、Ａｒガス、Ｋｒガスに限らず、キセノンＸｅガスも使用できる。
さらに、シリコン酸化膜、シリコン酸窒化膜を形成した後、真空容器１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保ったままシャワープレート１２から分圧比９８／２のＫｒ／ＮＨ３混合ガスを導入し、シリコン酸化膜、シリコン酸窒化膜の表面に約０．７ｎｍのシリコン窒化膜を形成しても良い。
【００４９】
これにより、表面にシリコン窒化膜が形成されたシリコン酸化膜、あるいはシリコン酸窒化膜が得られるのでより高い比誘電率を有する絶縁膜を形成することができる。
上述した半導体製造プロセスを実現するためには、図１の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。例えば、マイクロ波によりプラズマを励起するためのＡｒまたはＫｒガスを放出する第１のガス放出構造と、Ｏ２、ＮＨ３、またはＮ２／Ｈ２ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とをもつ２段シャワープレート型プラズマプロセス装置を使用することも可能である。
【００５０】
次に、本発明の実施の形態の半導体製造プロセスについて説明する。この半導体プロセスは、シリコン基板の（１００）面と（１１０）面にＭＩＳ電界効果トランジスタのゲート絶縁膜を形成するものである。
シリコンの（１１１）面にｐチャネルトランジスタを形成すると、（１００）面に比べて約１．３倍の電流駆動能力が得られ、（１１０）面に形成すると、（１００）の面の約１．８倍の電流駆動能力が得られる。
【００５１】
図３は、実施の形態の半導体製造プロセスにより、シリコン基板２２に（１００）と（１１０）面を有する突出部２３及び２４を形成した状態を示している。また、図４は、実施の形態の半導体製造プロセスにより製造したｎチャネルＭＯＳトランジスタ２０と、ｐチャネルＭＯＳトランジスタ２１の構造を示す図である。なお、図４にはゲート酸化膜の下部に形成されるチャネルを斜線で示してある。
【００５２】
図３に示すように、（１００）面を主面とするシリコン基板２２は、素子分離領域２２ｃによりｐ型領域Ａとｎ型領域Ｂとに分離されている。領域Ａには、（１００）面を基準にして高さがＨＡで幅がＷ１Ａの直方体形状の突出部２３が形成され、領域Ｂには、同様に高さがＨＢで幅がＷ１Ｂの突出部２４が形成されている。
【００５３】
図４に示すように、シリコン基板２２の表面及び突出部２３及び２４の頂面及び側壁面には、上述した実施の形態の半導体製造プロセスによりシリコン酸化膜が形成されている。
そして、そのシリコン酸化膜の上にポリシリコンゲート電極２５及び２６が形成され、ゲート電極２５及び２６を形成する際に、シリコン酸化膜もパターンニングされ、ゲート電極２５及び２６の下部にゲート絶縁膜２７及び２８が選択的に形成される。
【００５４】
さらに、ｐ型領域Ａのゲート電極２５の両側の領域にｎ型不純物イオンを注入して、突出部２３を含むｎ型拡散領域２９及び３０を形成している。このｎ型拡散領域２９及び３０は、ｎチャネルＭＯＳトランジスタ２０のソースとドレインを構成する。ｎ型領域Ｂにおいても、同様にゲート電極２６の両側の領域にｐ型不純物イオンを注入して、突出部２４を含むｐ型拡散領域３１及び３２を形成している。このｐ型拡散領域３１及び３２は、ｐ型ＭＯＳトランジスタ２１のソースとドレインを構成する。
【００５５】
ｐチャネルＭＯＳトランジスタ２１及びｎチャネルＭＯＳトランジスタ２０のゲート電極２６及び２５に所定の電圧が印加されると、ゲート酸化膜２８及び２７の下部に、図４に斜線で示すチャネルが形成される。
ｎチャネルＭＯＳトランジスタ２０の（１００）面のゲート幅は、突出部２３の頂面（突出部２３の上面）でＷ１Ａ、突出部２３の下部の左右のシリコン基板２２の平坦部でそれぞれＷ２Ａ／２であるので合計でＷ１Ａ＋Ｗ２Ａとなる。また、ｎチャネルＭＯＳトランジスタ２０の（１１０）面のゲート幅、すなわち突出部２３の左右の側壁面のゲート幅は、それぞれＨＡであるので合計で２ＨＡとなる。このゲート幅がチャネル幅に相当する。ｎチャネルＭＯＳトランジスタ２０のゲート長はＬｇＡである。
【００５６】
従って、ｎチャネルＭＯＳトランジスタ２０の電流駆動能力は、μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋μｎ２・２ＨＡで表すことができる。なお、μｎ１は（１００）面における電子移動度、μｎ２は（１１０）面における電子移動度である。
同様に、ｐチャネルＭＯＳトランジスタ２１の（１００）面のゲート幅は突出部２４の頂面でＷ１Ｂ、突出部２４の下部の左右のシリコン基板２２の平坦部でそれぞれＷ２Ｂ／２であるので、合計でＷ１Ｂ＋Ｗ２Ｂとなる。また、ｐチャネルＭＯＳトランジスタ２１の（１１０）面のゲート幅、すなわち、突出部２４の左右の側壁面におけるゲート幅は、それぞれＨＢであるので、合計のゲート幅は２ＨＢとなる。このゲート幅がチャネル幅に相当する。ｐチャネルＭＯＳトランジスタ２１のゲート長はＬｇＢである。
【００５７】
従って、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力は、μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋μｐ２・２ＨＢで表すことができる。μｐ１は、（１００）面におけるホール移動度、μｐ２は、（１１０）面におけるホール移動度を表す。
以上のことから、突出部２３及び２４の高さＨＡを及びＨＢを適宜な値に設定することで、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力と、ｎチャネルＭＯＳトランジスタ２０の電流駆動能力を平衡させることができる。この条件を式で表すと、以下のようになる。
【００５８】
μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋μｎ２・２ＨＡ＝μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋μｐ２・２ＨＢ
上記の式を満足するような値にＨＡ及びＨＢを設定することにより、ｐチャネルＭＯＳトランジスタ２１の電流駆動能力とｎチャネルＭＯＳトランジスタ２０の電流駆動能力を平衡させることができる。この場合、ｐチャネルＭＯＳトランジスタ２１の主面（例えば、（１００）面）におけるチャネル幅を、ｎチャネルＭＯＳトランジスタ２０の（１００）面におけるチャネル幅に比べて大幅に広くする必要がないので、両者のゲート絶縁膜による寄生容量の差を小さくできる。これにより、ｐチャネルＭＯＳトランジスタ２１とｎチャネルＭＯＳトランジスタ２０とによりＣＭＯＳ構造の回路を構成した場合に、両者のゲート酸化膜による寄生容量を充放電するときの電流値のアンバランスを減らし、ＣＭＯＳ構造のトランジスタのスイッチング時に発生するノイズレベルを小さくできる。
【００５９】
なお、ｎチャネルＭＯＳトランジスタ２０のゲートの高さＨＡを「０」にし、そのｎチャネルＭＯＳトランジスタ２０と電流駆動能力がほぼ等しくなるようにｐチャネルＭＯＳトランジスタ２１のゲートの高さＨＢを設定しても良い。
また、ｐチャネルＭＯＳトランジスタ２１またはｎチャネルＭＯＳトランジスタ２０を単独で形成する場合でも、ｐチャネルまたはｎチャネルＭＯＳトランジスタのシリコン基板の主面（例えば、（１００）面）におけるゲートの面積を従来の半導体製造プロセスで製造する場合より狭くできるので、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのシリコン基板の主面に占める面積を小さくできる。これにより、半導体回路の集積度を高めることができる。さらに、ｐチャネル及びｎチャネルＭＯＳトランジスタの寄生容量を小さくできるので、ＭＯＳトランジスタのスイッチ速度の向上と、スイッチング時の消費電力を減らすことができる。
【００６０】
なお、シリコン表面に形成する絶縁膜は酸化膜に限らず、シリコン窒化膜、シリコン酸窒化膜等を形成しても良い。
次に、上述した半導体製造プロセスにより、ダイレクトコバージョンの受信の周波数変換回路を半導体回路基板上に形成する場合について説明する。
【００６１】
ダイレクトコンバージョン受信の周波数変換回路は、例えば、図８のミキサ４３及び４４と局部発振回路４５と移相器４６とからなる。以下、ミキサ回路４３の具体的構成を、図５を参照して説明する。
図５は、ダブルバランス・ミキサであるギルバート・セルの回路を示す。このミキサ回路４３は、ｐチャネルとｎチャネルＭＯＳトランジスタとにより構成されている場合を示している。
【００６２】
ミキサ回路４３は、局部発振信号（ＬＯ信号）がゲートに入力する２組の差動対ｎチャネルＭＯＳトランジスタＭ１〜Ｍ４（差動増幅回路）と、ＲＦ信号がゲートに入力する１組の差動対ｎチャネルＭＯＳトランジスタＭ５及びＭ６（差動増幅回路）と、定電流源であるｎチャネルＭＯＳトランジスタＭ７と、負荷として機能するｐチャネルＭＯＳトランジスタＭ８及びＭ９が縦型に接続されている。ＭＯＳトランジスタＭ７のゲートには、バイアス電圧ＶＢＩＡＳが供給され、ソースは接地されている。
【００６３】
ＭＯＳトランジスタＭ５及びＭ６のソースは、ＭＯＳトランジスタＭ７のドレインに接続され、ＭＯＳトランジスタＭ５及びＭ６のゲートにはＲＦ信号が差動入力されている。
ＭＯＳトランジスタＭ１及びＭ２のソースとＭＯＳトランジスタＭ５のドレインを接続すると共に、ＭＯＳトランジスタＭ３及びＭ４のソースとＭＯＳトランジスタＭ６のドレインを接続し、ＭＯＳトランジスタＭ１及びＭ４のゲートの接続点とＭＯＳトランジスタＭ２及びＭ３のゲートの接続点とに局部発振信号を差動入力している。そして、ＭＯＳトランジスタＭ１及びＭ３のドレインに接続された第１の混合出力端子Ｂ１を設けると共に、ＭＯＳトランジスタＭ２及びＭ４のドレインに接続された第２の混合出力端子Ｂ２を設けている。ＭＯＳトランジスタＭ１及びＭ３、Ｍ２及びＭ４のドレインは、それぞれＭＯＳトランジスタＭ８及びＭ９を介して電源ＶＤＤに接続されている。
【００６４】
ミキサ回路４３は、局部発振信号をＲＦ信号の周波数と同じにすれば、混合出力端子からベースバンド信号が出力される。
ミキサ回路４３のＭＯＳトランジスタのゲートを立体構造にし、かつ低温プラズマ雰囲気でゲート酸化膜を形成することで、ＭＯＳトランジスタＭ１とＭ２とからなる差動増幅回路、ＭＯＳトランジスタＭ２とＭ４とからなる差動増幅回路、ＭＯＳトランジスタＭ５とＭ６からなる差動増幅回路のチャネル長変調効果の影響を少なくできるので、周波数変換時の信号の歪みを減らすことができる。また、上記の差動増幅回路の負荷として機能するドレイン側の定電流回路（ＭＯＳトランジスタＭ８とＭ９からなる回路）、あるいは、ソース側の定電流回路（ＭＯＳトランジスタＭ７からなる回路）のチャネル長変調効果の影響を少なくできるので、ドレイン電圧が変化したときのドレイン電流の変動を少なくできる。
【００６５】
ミキサ回路４４も、図５に示す回路で構成されている。図５と異なる点は、局部発振回路４５により生成される局部発振信号の位相を９０度ずらした信号がＭＯＳトランジスタＭ１〜Ｍ４のゲートに供給される点である。
上記の周波数変換回路によれば、シリコン表面のダメージを減らし表面を平坦化することで、ＭＯＳトランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくできる。これにより、ミキサ回路４３とミキサ回路４４の内部で発生するＩ信号とＱ信号の位相誤差、振幅誤差等を減らすことができる。また、ミキサ回路４３とミキサ回路４４で発生する誤差のレベルをほぼ同じにできるので、Ｉ信号とＱ信号の相対誤差も減らすことができる。
【００６６】
さらに、ゲートを立体構造に、低温のプラズマ雰囲気中でゲート酸化膜を形成することで、ＭＯＳトランジスタで構成した増幅回路、定電流回路のチャネル長変調効果の影響を少なくでき、周波数変換回路における信号の歪みを減らすことができる。
【００６７】
また、ＭＯＳトランジスタの電流駆動能力を向上させると共に、シリコン基板の主面におけるトランジスタの素子面積を小さくできる。
さらに、周波数変換回路のＤＣオフセットや１／ｆのノイズを低減することができるので、受信信号を音声信号に直接変換するダイレクトコンバージョン方式の周波数変換回路に特に有効である。
【００６８】
ミキサ回路４３及び４４は、例えば、ｎチャネルＭＯＳとｐチャネルＭＯＳトランジスタからなるＣＭＯＳ回路で構成することも可能である。その場合、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量をほぼ同じ値にできるので回路の特性が向上する。また、ｐチャネル及びｎチャネルＭＯＳトランジスタのオン、オフ時の電流の不平衡によるノイズを低減できる。
【００６９】
周波数変換回路以外のＤＣアンプ、Ａ／Ｄ変換回路、デジタル回路等で使用されるｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタのチャネルを上述した半導体プロセスにより製造しても良い。
このように構成することで、他の回路のｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの特性を揃えることができるので、ＤＣオフセットや１／ｆノイズを低減できる。また、ＭＯＳトランジスタの電流駆動能力が向上するので回路の動作特性も改善される。
【００７０】
さらに、周波数変換回路、あるいは他の回路のｐチャネルＭＯＳとｎチャネルＭＯＳトランジスタのチャネルを、シリコンの異なる結晶面（例えば、（１００）面と（１１０））に形成するように、それらのチャネル幅をｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの電流駆動能力がほぼ等しくなるように設計しても良い。
【００７１】
このように構成することで、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量等をほぼ同じにできるので、スイッチング特性を向上できると共に、ＭＯＳトランジスタのオン、オフ時に流れる電流により発生するノイズを低減できる。
【００７２】
次に、図６は、ダイレクトコンバージョン受信回路のＤＣアンプ４９，５０の一例を示す図である。このＤＣアンプも上述した半導体製造プロセスにより製造される。
ｎチャネルＭＯＳトランジスタ６１，６２は、差動増幅回路を構成しており、ローパスフィルタ４７または４８から出力される信号ＶｉｎがＭＯＳトランジスタ６１のゲートに入力し、信号−ＶｉｎがＭＯＳトランジスタ６２のゲートに入力している。
【００７３】
ｎチャネルＭＯＳトランジスタ６３とｎチャネルＭＯＳトランジスタ６４とはカレントミラー回路を構成し、ＭＯＳトランジスタ６３のドレインは、ＭＯＳトランジスタ６１、６２のソースに共通接続されている。ＭＯＳトランジスタ６４のドレインは定電流源６５を介して電源電圧ＶＤＤに接続され、ＭＯＳトランジスタ６３、６４のゲートは、ＭＯＳトランジスタ６４のドレインに接続されている。
【００７４】
ＭＯＳトランジスタ６３、６４は、定電流回路を構成しており、ＭＯＳトランジスタ６４のドレインには定電流源６５が接続されているので、ＭＯＳトランジスタ６３には、その定電流源６５から供給される電流に比例した一定電流が流れる。
【００７５】
ｐチャネルＭＯＳトランジスタ６６、６７は、カレントミラー回路を構成し、ソースが電源電圧ＶＤＤに接続され、ドレインがそれぞれＭＯＳトランジスタ６１６２のドレインに接続されている。また、ＭＯＳトランジスタ６６，６７のゲートは、ＭＯＳトランジスタ６６のドレインに接続されている。このＭＯＳトランジスタ６６及び６７は、ＭＯＳトランジスタ６１及び６２の負荷として機能する。
【００７６】
上記の差動増幅回路からなるＤＣアンプは、入力信号Ｖｉｎ及び−ＶｉｎをＭＯＳトランジスタ６１，６２で差動増幅し、増幅した信号をＶｏとして出力している。
ＤＣアンプのＭＯＳトランジスタのゲートを立体構造にし、かつ低温プラズマ雰囲気中でゲート酸化膜を形成することで、ＭＯＳトランジスタ６１と６２からなる差動増幅回路のチャネル長変調効果の影響を少なくでき、差動増幅回路における信号の歪みを減らすことができる。また、差動増幅回路の負荷として機能するドレイン側の定電流回路（ＭＯＳトランジスタ６６と６７からなる回路）と、ソース側の定電流回路（ＭＯＳトランジスタ６３と６４とからなる回路）のチャネル長変調効果の影響を少なくできるので、それらの回路におけるドレイン電流の変動を少なくできる。
【００７７】
上述したように、シリコン表面のダメージを減らし表面を平坦化することで、ＭＯＳトランジスタの特性（例えば、しきい値電圧など）のばらつきを少なくできるので、回路全体のＤＣオフセットを小さくできる。これにより、ＤＣオフセットを除去するための回路やコンデンサ等が不要となり、ＤＣアンプの信号利得を大きくすることができる。ＤＣアンプの信号利得を大きくすることで、例えば、ダイレクトコンバージョン方式の受信回路のＤＣアンプの後段のＡ／Ｄ変換器に分解能の低いＡ／Ｄ変換器を使用できる。
【００７８】
さらに、アルゴン等のプラズマ雰囲気中でシリコン表面の終端水素を除去し、その後、酸素を含むアルゴン、クリプトン、あるいはキセノンと、酸素、窒素等の気体分子を含むプラズマの雰囲気中で、かつ５５０度以下の温度でシリコン絶縁膜を薄く、平坦に形成することで、シリコン表面の界面準位密度を低くすることができる。これにより、キャリアの再結合の確率を減らし、１／ｆノイズを低減することができる。１／ｆノイズを減らすことで、ミキサ４３及び４４でダウンコンバートされた信号のＳ／Ｎ比が改善されるので、ＤＣアンプの利得を大きくすることができる。
【００７９】
また、ＭＯＳトランジスタの電流駆動能力を向上させると共に、素子面積を小さくできるので、集積度を高め、かつ動作速度を向上できる。また、ＤＣアンプの電界効果トランジスタの動作特性を揃え、寄生容量を減らすことができるので、差動増幅回路の周波数特性が改善され、ＤＣオフセットが減少することから大きな信号利得を得ることができる。このようにＤＣオフセットや１／ｆのノイズを低減することができるので、受信信号を音声信号に直接変換するダイレクトコンバージョン方式のＤＣアンプに特に有効である。
【００８０】
ＤＣアンプは、例えば、ｎチャネルＭＯＳとｐチャネルＭＯＳトランジスタからなるＣＭＯＳ回路で構成することも可能である。その場合、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量をほぼ同じ値にし、かつ寄生容量を小さくできるので回路の動作速度等が向上する。また、ｐチャネル及びｎチャネルＭＯＳトランジスタのオン、オフ時の電流の不平衡によるノイズを低減できる。
【００８１】
ＤＣアンプ以外の周波数変換回路、Ａ／Ｄ変換回路、デジタル回路等で使用されるｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを上述した半導体プロセスにより製造しても良い。
このように構成することで、他の回路のｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの特性を揃えることができるので、ＤＣオフセットや１／ｆノイズを低減できる。また、ＭＯＳトランジスタの電流駆動能力が向上するので回路の動作特性も改善される。
【００８２】
さらに、ＤＣアンプ、あるいは他の回路のｐチャネルＭＯＳとｎチャネルＭＯＳトランジスタのチャネルを、シリコンの異なる結晶面（例えば、（１００）面と（１１０））に形成するようにし、それらのチャネル幅をｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの電流駆動能力がほぼ等しくなるように設計しても良い。
【００８３】
このように構成することで、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの寄生容量等をほぼ同じにできるので、スイッチング特性を向上できると共に、ＭＯＳトランジスタのオン、オフ時に流れる電流により発生するノイズを低減できる。
【００８４】
次に、図７は、ダイレクトコンバージョン受信回路の低雑音増幅器４２の一例を示す。この低雑音増幅器４２も、上述した半導体製造プロセスにより製造される。
図７に示されるように、当該低雑音増幅器の回路１０００は、ｐチャネルＭＯＳトランジスタＭ１とｎチャネルＭＯＳトランジスタＭ２を組み合わせたＣＭＯＳトランジスタ１００２と、コンデンサＣ１とｎチャネルＭＯＳトランジスタＭ３とオペアンプＯＰ１とを組み合わせた動作点決定回路１００４とからなる。
【００８５】
先ず、上記ＣＭＯＳトランジスタ１００２においては、ｐチャネルＭＯＳトランジスタＭ１のゲートとｎチャネルＭＯＳトランジスタＭ２のゲートに対して共通の入力電圧（例えばアンテナで受信した搬送波に基づいて変化する入力電圧など）を加える。そして、ｐチャネルＭＯＳトランジスタＭ１とｎチャネルＭＯＳトランジスタＭ２を信号増幅器として機能させる。さらに、本回路においては高い電圧利得を得るためにｐチャネルＭＯＳトランジスタＭ１のドレインに電圧源ＶＤＤを加える。そして、ｐチャネルＭＯＳトランジスタＭ１のソースとｎチャネルＭＯＳトランジスタＭ２のドレインに上記入力電圧の増幅電圧が出力される。
【００８６】
一方、上記動作点決定回路１００４は、ｐチャネルＭＯＳトランジスタＭ１のバイアス電流とドレイン電圧が電源電圧ＶＤＤによって影響を受けやすため、ｐチャネルＭＯＳトランジスタＭ１のソースとｎチャネルＭＯＳトランジスタＭ２の間に挿入され、ｇｍを抑制して熱雑音と１／ｆ雑音とが低下するように、基準電圧（Ｖｒｅｆ）を基準に上記増幅電圧を制御し、その動作点を決定する。なお、Ｃ１は熱雑音を減らすために挿入されている。
【００８７】
本回路に示されるＣＭＯＳトランジスタ１００２は、ｐチャネルＭＯＳトランジスタＭ１及びｎチャネルＭＯＳトランジスタＭ２から発生する１／ｆ雑音が大幅に低減される。また、互いのＭＯＳトランジスタ（Ｍ１及びＭ２）の素子面積を同一にしても互いにバラツキのない同一の電気的特性を得ることができる。
さらに、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの互いの寄生容量を一致させることができ、ゲート−ソース間電圧に対する互いのドレイン電流の立上がり特性と立下り特性のずれを大幅に緩和することができる。
【００８８】
よって、上記回路においては１／ｆ雑音は勿論のことそのトランジスタ素子の電気的特性のバラツキによって生じる信号歪の影響が大幅に改善され、従来以上に低雑音で高利得な低雑音増幅器を構成できる。
そのため、低雑音増幅器において発生する１／ｆ雑音や信号歪を低減させるための回路を新たに設ける必要がなくなり、低雑音増幅器を小型化できる。
【００８９】
また、ダイレクトコンバージョン受信方式に本発明の実施の形態の低雑音増幅器の構成を適用すれば、上記ダイレクトコンバージョン受信方式において先ず始めに利得を有する低周波雑音増幅器において１／ｆ雑音が低減できるので、その後段において復調される信号のＳ／Ｎ比は向上し、ダイレクトコンバージョン受信方式によって復調する信号の品質を高くすることが可能になる。また、本発明の実施の形態の低雑音増幅器を適用すれば、その後段の回路において、１／ｆ雑音や信号歪を低減させるための回路を新たに設ける必要がなくなり、ダイレクトコンバージョン受信機を小型化できる。
【００９０】
さらに、上記立体構造のＣＭＯＳトランジスタを適用することにより、小型化、低消費電力、かつ高性能な低雑音増幅器或いはダイレクトコンバージョン受信機を構成できる。
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
【００９１】
周波数変換回路は、ギルバート・セル型の回路に限らず、受信信号と局部発振信号を混合してベースバンド信号に変換する回路であればどのような回路でも良い。
シリコンの結晶面は、（１００）面と（１１０）面の組み合わせに限らず、（１００）面と（１１１）面等の他の結晶面と組み合わせても良い。
【００９２】
【発明の効果】
本発明によれば、周波数変換回路のＩ信号とＱ信号の位相誤差、振幅誤差等を減らすことができる。また、ダイレクトコンバージョン受信回路の１／ｆノイズとＤＣオフセットを減らすことができる。さらに、チャネル長変調効果の影響を少なくし、周波数変換回路とダイレクトコンバージョン受信回路における信号の歪みを少なくできる。また、周波数変換回路のＤＣオフセットと１／ｆノイズを減らすことができるので、ダイレクトコンバージョン受信方式において特に効果が大きい。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラズマ装置の断面図である。
【図２】界面準位密度の比較図である。
【図３】実施の形態の半導体製造プロセスにより製造したシリコン基板の構造を示す図である。
【図４】実施の形態の半導体製造プロセスにより製造したＭＯＳトランジスタの構造を示す図である。
【図５】ミキサの回路を示す図である。
【図６】ＤＣアンプの回路を示す図である。
【図７】低雑音増幅器の回路を示す図である。
【図８】従来のダイレクトコンバージョン方式の受信回路を示す図である。
【符号の説明】
１１ 真空容器
１２ シャワープレート
１４ シリコン基板
１５ 同軸導波管
１６ ラジアルスロットライン
１７ 誘電体板
２２ シリコン基板
２０ ｎチャネルＭＯＳトランジスタ
２１ ｐチャネルＭＯＳトランジスタ
２３，２４ 突出部
２５、２６ ゲート電極
２７、２８ ゲート酸化膜
４２ ローノイズアンプ
４３，４４ ミキサ
４９，５０ ＤＣアンプ
５１，５２ Ａ／Ｄ変換器
Ｍ１〜Ｍ５ ｎチャネルＭＯＳトランジスタ
Ｍ８，Ｍ９ ｐチャネルＭＯＳトランジスタ

Claims (10)

  1. 受信信号を直交変換してＩ信号とＱ信号に変換する回路が半導体集積回路基板上に形成された周波数変換回路であって、
    第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有するダイレクトコンバージョン受信の周波数変換回路。
  2. 前記突出部は、頂面がシリコンの（１００）面からなり、側壁面がシリコンの（１１０）からなり、前記ソース及びドレインが、前記ゲートを挟む前記突出部及びシリコン基板の該突出部の左右の領域に形成された請求項１または２記載のダイレクトコンバージョン受信の周波数変換回路。
  3. 前記周波数変換回路は、ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタからなり、前記ｐチャネルＭＩＳ電界効果トランジスタの突出部の頂面及び側壁面のゲート幅を、前記ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタの電流駆動能力がほぼ等しくなるように設定した請求項１または２記載のダイレクトコンバージョン受信の周波数変換回路。
  4. 前記周波数変換回路は、受信信号がそれぞれのゲートに入力される複数の前記ＭＩＳ電界効果トランジスタからなる差動増幅回路と、第１の局部発振信号がそれぞれのゲートに入力され、該第１の局部発振信号と前記受信信号とを混合する複数の前記ＭＩＳ電界効果トランジスタからなる差動増幅回路とを有する第１のミキサ回路と、受信信号がそれぞれのゲートに入力される複数の前記ＭＩＳ電界効果トランジスタからなる差動増幅回路と、前記第１の局部発振信号に対して９０度の位相差を有する第２の局部発振信号がそれぞれのゲートに入力され、前記受信信号と前記第２の局部発振信号とを混合する複数のＭＩＳ電界効果トランジスタからなる差動増幅回路とを有する第２のミキサ回路と、前記第１の局部発振信号を生成する局部発振回路と、前記第１の局部発振信号に対して９０度の位相差を有する第２の局部発振信号を出力する移相器とからなる請求項１，２または３記載のダイレクトコンバージョン受信の周波数変換回路。
  5. 受信信号を直交変換してＩ信号とＱ信号に変換する周波数変換回路を半導体回路基板上に形成した半導体集積回路であって、
    第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなる回路と、
    前記ｐチャネルＭＩＳ電界効果トランジスタまたはｎチャネルＭＩＳ電界効果トランジスタからなる差動増幅回路を有する周波数変換回路とからなるダイレクトコンバージョン受信の半導体集積回路。
  6. 前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタの前記突出部の頂面及び側壁面のゲート幅を、前記ｐチャネルＭＩＳ電界効果トランジスタと前記ｎチャネルＭＩＳ電界効果トランジスタの電流駆動能力がほぼ等しくなるように設定した請求項５記載のダイレクトコンバージョン受信の半導体集積回路。
  7. 前記周波数変換回路は、前記ｐチャネルＭＩＳ電界効果トランジスタとｎチャネルＭＩＳ電界効果トランジスタとからなるＣＭＯＳ回路で構成される請求項５または６記載のダイレクトコンバージョン受信の半導体集積回路。
  8. 第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する周波数変換回路と、前記ＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプとを半導体集積回路基板上に形成したダイレクトコンバージョン受信機。
  9. 第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する周波数変換回路と、前記ＭＩＳ電界効果トランジスタからなる低雑音増幅器とを半導体集積回路基板上に形成したダイレクトコンバージョン受信機。
  10. 第１の結晶面を主面とするシリコン基板上に第２の結晶面を側壁面として有する突出部を形成し、不活性ガスのプラズマ雰囲気中でシリコン表面の終端水素を除去した後、プラズマ雰囲気中で約５５０度Ｃ以下の温度で、前記突出部の頂面及び側壁面の少なくとも一部にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲートを形成し、前記突出部の前記ゲート絶縁膜を挟む両側にドレイン及びソースを形成したＭＩＳ電界トランジスタからなる差動増幅回路を有する周波数変換回路と、前記ＭＩＳ電界効果トランジスタからなる差動増幅回路を有するＤＣアンプと、前記ＭＩＳ電界効果トランジスタからなる低雑音増幅器とを半導体集積回路基板上に形成したダイレクトコンバージョン受信機。
JP2003183609A 2003-06-12 2003-06-26 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 Withdrawn JP2005056870A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003183609A JP2005056870A (ja) 2003-06-12 2003-06-26 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機
PCT/JP2004/008216 WO2004112141A1 (ja) 2003-06-12 2004-06-11 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機
KR1020057022137A KR20060024379A (ko) 2003-06-12 2004-06-11 직접 변환 수신용 주파수 변환 회로, 그것의 반도체집적회로 및 직접 변환 수신기
TW093116770A TWI241786B (en) 2003-06-12 2004-06-11 Frequency conversion circuit for direct conversion reception, semi-conductor integrated circuit thereof and direct conversion receiver
EP04745810A EP1633001A1 (en) 2003-06-12 2004-06-11 Frequency converting circuit of direct conversion reception, semiconductor integrated circuit thereof, and direct conversion receiver
US10/560,310 US20060131617A1 (en) 2003-06-12 2004-06-11 Frequency conversion circuit for direct conversion receiving, semiconductor integrated circuit therefor, and direct conversion receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003168530 2003-06-12
JP2003183609A JP2005056870A (ja) 2003-06-12 2003-06-26 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機

Publications (1)

Publication Number Publication Date
JP2005056870A true JP2005056870A (ja) 2005-03-03

Family

ID=33554405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003183609A Withdrawn JP2005056870A (ja) 2003-06-12 2003-06-26 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機

Country Status (6)

Country Link
US (1) US20060131617A1 (ja)
EP (1) EP1633001A1 (ja)
JP (1) JP2005056870A (ja)
KR (1) KR20060024379A (ja)
TW (1) TWI241786B (ja)
WO (1) WO2004112141A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005625A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp Ｍｉｓトランジスタ及びｃｍｏｓトランジスタ
JP2006191109A (ja) * 2005-01-04 2006-07-20 Samsung Electronics Co Ltd ファセットチャンネルを有する半導体素子及びその製造方法
JP2008252284A (ja) * 2007-03-29 2008-10-16 Mitsubishi Electric Corp 高周波受信機
JP2009218499A (ja) * 2008-03-12 2009-09-24 Sony Corp 半導体装置
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090088121A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions Inc. (Cayman) High Linearity and Low Noise Mixer
US9312816B2 (en) * 2013-09-03 2016-04-12 Mediatek Singapore Pte. Ltd. Frequency and phase conversion circuit, wireless communication unit, integrated circuit and method therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154312A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd オペアンプ回路
JP3545615B2 (ja) * 1998-09-29 2004-07-21 株式会社東芝 無線受信装置
JP3822993B2 (ja) * 1999-02-08 2006-09-20 株式会社ルネサステクノロジ 集積化ミキサ回路
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005625A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp Ｍｉｓトランジスタ及びｃｍｏｓトランジスタ
JP2006191109A (ja) * 2005-01-04 2006-07-20 Samsung Electronics Co Ltd ファセットチャンネルを有する半導体素子及びその製造方法
JP2008252284A (ja) * 2007-03-29 2008-10-16 Mitsubishi Electric Corp 高周波受信機
JP2009218499A (ja) * 2008-03-12 2009-09-24 Sony Corp 半導体装置
US7932567B2 (en) 2008-03-12 2011-04-26 Sony Corporation Semiconductor device
US8178933B2 (en) 2008-03-12 2012-05-15 Sony Corporation Semiconductor device
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR20060024379A (ko) 2006-03-16
US20060131617A1 (en) 2006-06-22
WO2004112141A1 (ja) 2004-12-23
TW200509560A (en) 2005-03-01
TWI241786B (en) 2005-10-11
EP1633001A1 (en) 2006-03-08

Similar Documents

Publication Publication Date Title
JP4265882B2 (ja) 相補型ｍｉｓ装置
CN102299685B (zh) 放大器以及信号放大方法
US7420418B2 (en) Circuit for improving amplification and noise characteristics for MOSFET, and frequency mixer, amplifier and oscillator using the circuit
JP2005056870A (ja) ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機
US20060180840A1 (en) Switched capacitor circuit and semiconductor integrated circuit thereof
US20060138476A1 (en) Dc amplifier and semiconductor integrated circuit therefor
US7146150B2 (en) Mixing circuit with low noise factor when operating at low frequency
US20070142017A1 (en) Mixer circuit
KR100692946B1 (ko) 저잡음 증폭기
JP2005005622A (ja) リミッタ回路及びその半導体集積回路
JP2005102140A (ja) 周波数変換器およびそれを用いた無線通信デバイス
CN100428641C (zh) 直接转换型射频接收器的混波器
JP2005086644A (ja) 周波数変換回路
CN1802749A (zh) 直接转换接收的频率转换电路及其半导体集成电路以及直接转换接收机

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090702