JPH0917572A - 薄膜エレクトロルミネセンス素子のシール形成方法及びエレクトロルミネセンス素子 - Google Patents

Abstract

(57)【要約】 【課題】薄膜エレクトロルミネセンス素子のシールを廉
価で簡単に形成する。 【解決手段】薄膜エレクトロルミネセンス素子を基板上
に設け、集積回路製造法を利用して、前記薄膜エレクト
ロルミネセンス素子の上部表面と少なくとも１つのエッ
ジに一体化カプセル封じ薄層（２６、２８）を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、薄膜エレクト
ロルミネセンス素子に関するものであり、とりわけ、こ
うした素子にハーメチック・シールを施すための方法及
び構造に関するものである。

【０００２】

【従来の技術】薄膜エレクトロルミネセンス（ＴＦＥ
Ｌ）素子は、さまざまな用途に用いられている。例え
ば、ＴＦＥＬ素子のアレイを用いて、プリント・ヘッド
を形成することが可能である。従来のＴＦＥＬ素子に
は、２つの誘電体層に挟まれた活性半導体層が含まれて
いる。活性半導体層の反対側の誘電体層の表面に、電極
層が形成される。

【０００３】ＴＦＥＬ素子は、一般に、交流電流信号に
よって駆動される。２つの電極層の電位差がしきい値電
圧に達すると、光が発生する。電流が活性半導体層に流
れると、エレクトロルミネセンスが該層に発生する。電
流によって、例えば、マンガンといったドーパント材料
が励起される。活性半導体層を形成するための材料の選
択によって、ＴＦＥＬ素子から放出される光の周波数が
決まる。

【０００４】ＴＦＥＬ素子には、薄膜層、とりわけ、活
性半導体層を保護するためのハーメチック・シールが含
まれる。ハーメチック・シールによって、ＴＦＥＬ素子
に悪影響を及ぼす汚染物及び水分から層が隔離される。
主たる問題は、層が水分にさらされることによる薄膜の
劣化である。湿度は、ＴＦＥＬ素子の有効寿命を大幅に
短縮する。

【０００５】Ｐｈｉｌｌｉｐｓ他に対する米国特許第
５，０１７，８２４号及びＫｕｎ他に対する第４，９５
１，０６４号には、ＴＦＥＬ素子のための汚染物のない
環境を形成するシーリング構造の記載がある。該素子に
重ねてガラス・パッケージを形成することによって、オ
イルの充填室が得られる。例えば、シリコン・オイルを
用いることが可能である。

【０００６】ＴＦＥＬ素子用の液体充填パッケージは、
この数年にわたってうまく機能してきたが、問題があ
る。まず、漏れ防止キャビティを形成し、充填する必要
のあるパッケージ・アセンブリによって、ＴＦＥＬアレ
イの費用が大幅に増大する。さらに、このパッケージン
グは、単純なアレイ及びレンズ・システムを形成する妨
げになり、十分な光ビーム性能特性を獲得するための作
業を複雑にする可能性がある。もう１つの問題は、こう
したパッケージがＴＦＬＥ素子の製造歩留りに悪影響を
及ぼす可能性があるということである。寿命試験の結
果、シール完全性についてはばらつきの大きい結果を示
している。

【０００７】ＴＦＥＬ素子のために、液体を用いないシ
ールを設ける試みがなされてきた。Ｋａｗａｃｈｉに対
する米国特許第４，７６７，６７９号には、熱可塑性樹
脂から作られた内部層と、加熱され、その後、その周囲
が１つ以上のＴＦＥＬ素子を支持する基板にプレス・ボ
ンディングされた外部耐湿性薄膜から構成されるシール
の記載がある。すなわち、耐湿性薄膜を基板と整列させ
て加熱し、基板に加圧ボンディングされる。Ｋｒｕｓｋ
ｏｐｆ他に対する米国特許第５，１９４，０２７号に
は、ＴＦＥＬパネルの活性領域にゲル材料を塗り、ゲル
材料の上に保護カバーを押しつけ、保護カバーの下から
余分なゲル材料を絞り出すことによって形成されるシー
ルの記載がある。ゲル材料は、その後、所定の硬度まで
硬化させられる。最後に、接着性の防湿材によってＴＦ
ＥＬパネルに対するシールが施される。Ｌｅｋｓｅｌｌ
他に対する米国特許第５，２５８，６９０号には、もう
１つの液体を用いないシール・アセンブリの記載があ
る。このシール・アセンブリは、ＴＦＥＬ素子の発光部
分をカプセル封じするための透明な固体材料の接着性コ
ーティングである。

【０００８】ＴＦＥＬ素子の液体を用いないシール・ア
センブリは既知のところであるが、オイル／ガラス・パ
ッケージングは、依然として、こうした素子にハーメチ
ック・シールを施すための一般的なアセンブリである。
既知の液体を用いないシールに関する問題には、欠陥の
伝搬する傾向が含まれる。業界において、固体シール
は、短絡によって生じるバーン・アウトの伝搬の自己制
限、即ち「自己回復」特性がよくないと考えられてい
る。上述のＫｒｕｓｋｏｐｆ他に対する特許では、例え
ば、パネルを被う液体を用いないパッケージング材料が
硬すぎる場合には、自己回復効果が制限されるという問
題が明らかにされている。

【０００９】

【発明が解決しようとする課題】本発明の目的は、エレ
クトロルミネセンス素子の製造歩留りや有効寿命に悪影
響を及ぼすことなく、こうしたエレクトロルミネセンス
素子の費用及び複雑さを低減できる、薄膜エレクトロル
ミネセンス素子のシールを形成するための方法及び構造
を提供することにある。

【００１０】

【課題を解決するための手段】薄膜堆積法を用いて、薄
膜エレクトロルミネセンス（ＴＦＥＬ）素子上にカプセ
ル封じ薄層が形成される。望ましい実施例の場合、カプ
セル封じ層は、化学蒸着法（ＣＶＤ）を利用して堆積さ
せられる。プラズマ強化ＣＶＤによる堆積の場合、蒸着
中、ＴＦＥＬ素子を比較的低温に保つことができるの
で、カプセル封じ薄層は、こうしたＣＶＤによって堆積
させるのが理想である。さらに、プラズマ強化ＣＶＤ
は、低ピン・ホール密度及び十分なステップ・カバレー
ジで、窒化珪素のカプセル封じ層を堆積させるのに適し
ている。

【００１１】最初のステップは、ＴＦＥＬ素子を形成す
ることである。本発明にとって必須ではないが、従来の
ＴＦＥＬには、２つの誘電体層と対向する電極層との間
に活性半導体層が含まれている。基板上に５つの薄膜層
が形成される。カプセル封じ層の堆積前に、ＴＦＥＬ素
子にベーキングを施すと、寿命試験時の性能結果が改善
される。すなわち、カプセル封じされる薄膜内の水分及
び他の吸収された物質を減少させるため、事前ベーキン
グを実施すると、所望の性能特性を示す素子のパーセン
テージが増すことになる。ベーキングは、真空排気され
た環境で行われるのが望ましい。

【００１２】望ましい実施例において、ＴＦＥＬ素子
は、エッジ発光素子であり、カプセル封じ薄膜層が、発
光エッジの上に延びている。しかし、本発明の効用は、
エッジ発光素子に限定されるものではなく、面発光ＴＦ
ＥＬ素子においても同様に容易に用いることが可能であ
る。窒化珪素によって所望の特性が得られるが、酸窒化
珪素、硫化亜鉛と酸窒化珪素、または、窒化アルミニウ
ムに置き換えることも可能である。

【００１３】カプセル封じは、一般に、単一層から形成
される。ベーキングは、一般に、真空排気された環境で
実施されるが、適正に選択された気体環境内で実施する
ことも可能である。一方、多層カプセル封じも企図され
ている。

【００１４】本発明の利点は、ＴＦＥＬ素子の費用また
は製造の複雑さをあまり増すことなく、耐湿性ＴＦＥＬ
素子を形成することができるということである。

【００１５】

【実施例】図１を参照すると、ＴＦＥＬ素子１０には、
基板１２上の多層構造が含まれている。基板１２は、ガ
ラスのような透明材料から形成することが可能である
が、これは必須ではない。

【００１６】薄膜活性半導体層１４が、上部誘電体層１
６と下部誘電体層１８との間に挟まれる。活性半導体層
１４の形成に許容可能な材料は、マンガンをドープした
硫化亜鉛である。誘電体層は、酸窒化珪素（Silicon ox
initride）とすることが可能であるが、他の材料を選択
することも可能である。

【００１７】駆動信号は、上部電極層２０と下部電極層
２２間に接続される。一般に、ＴＦＥＬ１０は、交流駆
動信号によって駆動される。ＴＦＥＬ素子の両端間にお
ける電圧がしきい値電圧に達すると、光が発生する。電
流が活性半導体層１４に流れると、該層にエレクトロル
ミネセンスが発生する。この電流によって、ドーパント
材料の電子が励起される。活性半導体層を形成するため
の材料の選択によって、ＴＦＥＬ素子から放出される光
の周波数が決まる。

【００１８】電極層２０及び２２が、酸化インジウム・
スズ（ＩＴＯ）から形成することが可能である。ＩＴＯ
は、導電性であり、フラットなパネル・ディスプレイの
ような用途に用いられる光学的に透明な材料である。オ
プションにより、電極層２０及び２２の一方または両方
を光学的に不透明にすることも可能である。実際、望ま
しい実施例の場合、ＴＦＥＬ素子１０は、前方エッジ２
４から光を放射するエッジ発光素子である。エッジ発光
素子は、素子の主表面からの光の放射を遅延するように
設計されている。一般に、ＴＦＥＬ素子アレイは基板１
２によって支持され、印刷などの用途に用いることが可
能になっている。

【００１９】層１４、１６、１８、２０、及び、２２
は、それぞれ、薄膜層である。「薄膜」は、ここでは、
最大厚が１５μmのフィルムと定義される。これらの層
は、当該技術において既知の薄膜堆積法を利用して形成
される。例えば、電子ビーム蒸着またはスパッタリング
を利用することが可能である。

【００２０】次に図２を参照すると、ＴＦＥＬ素子１０
の上部表面にカプセル封じ層２６が堆積させられる。望
ましい実施例の場合、カプセル封じ層は、プラズマ強化
化学蒸着（ＰＥＣＶＤ）によって堆積した窒化珪素の層
である。許容可能な厚さは、４００nmである。ＰＥＣＶ
Ｄでは、無線周波数で誘発されるグロー放電を利用し
て、エネルギを反応ガスに伝達するので、基板１２を比
較的低い温度にとどめることが可能になる。室温蒸着が
可能であるので、基板及び層１４〜２０は、カプセル封
じ層２６の形成中、熱的に安定した状態に保たれる。Ｐ
ＥＣＶＤは、堆積薄膜のピン・ホール密度が低く、ステ
ップ被覆特性が良好な方法である。従って、隙間を生じ
ることなく、上部電極層２０から基板１２の表面への下
降段が実現する。

【００２１】窒化珪素が望ましい材料であるが、カプセ
ル封じ層２６の形成に、他の材料を代用することも可能
である。例えば、酸窒化珪素、硫化亜鉛と酸窒化珪素、
及び、窒化アルミニウムは、カプセル封じ層に望まれる
特性を備えていることが分かっている。さらに、ＰＥＣ
ＶＤ以外の集積回路製造法を用いて、カプセル封じ層を
形成することが可能である。物理的蒸着は、ＰＥＣＶＤ
によって得られるのと同じ利点の多くをもたらす。

【００２２】ＴＦＥＬ素子１０がエッジ発光素子であ
り、カプセル封じ層２６によって、放射表面が被われる
ことになる場合、該カプセル封じ層は光学的に透明でな
ければならない。さらに、カプセル封じ材料の屈折率を
考慮しなければならない。カプセル封じ層の屈折率は、
活性半導体層１４の屈折率と整合することが望ましい。
また、厚さは、該素子の所望のスペクトルによって制約
を受ける可能性がある。しかし、不整合によって所望の
結果が得られる用途もいくつか存在する可能性がある。

【００２３】次に、図３を参照すると、第２の実施例の
場合、カプセル封じ層は、多層膜構造である。下方薄膜
２８は、硬度に関する所望の特性に合わせて選択するこ
とが可能である。次に、下方薄膜２８の堆積時に生じる
可能性のあるピン・ホールの充填や被覆のために、上方
のキャップ薄膜３０を形成することが可能である。こう
して、該構造の水分の不浸透性が改善される。例えば、
ピン・ホール形成に優れた耐性を有することが明らかに
なった硫化亜鉛のような多結晶材料、または、高分子材
料を用いて、下方薄膜２８を形成することが可能であ
る。次に、キャップ薄膜３０は窒化珪素とすることが可
能である。室温蒸着システムを用いるので、制御された
応力条件下における高分子材料による薄膜のキャップが
可能になる。

【００２４】次に図４を参照すると、図３の構造の製造
ステップが、ＴＦＥＬ配列の形成によって開始される。
このステップは、基板に薄膜を形成する既知の方法を利
用して実施することが可能である。望ましい実施例の場
合、ＴＦＥＬ配列は、次に、ベーキングがステップ３４
で施される。例えば、ＴＦＥＬ配列の製造において真空
排気環境における、３０分にわたる２５０゜Ｃのベーキ
ングを利用したところ、高いパーセンテージの発光素子
が、温度４５゜Ｃ、相対湿度８５％の環境化で１０００
時間を超える寿命試験に耐え抜いた。真空排気環境にお
ける高温のベーキングによって、カプセル封じ層を導入
した場合に、シーリングに不利な作用をする水分または
他の揮発性物質のガス放出が可能になる。ベーキング
は、制御されたガス環境下で実施することも可能であ
る。

【００２５】さらに望ましい実施例について述べると、
ＰＥＣＶＤカプセル封じステップ３６によって、ＴＦＥ
Ｌ配列がシールされる。ベーキング・ステップ３４及び
ＰＥＣＶＤの物理的特性によって、先行技術の固体シー
リング構造に一般的な欠陥の伝搬問題がほぼ克服され
る。最終ステップは、キャップ層を堆積させるステップ
３６である。ただし、ＰＥＣＶＤカプセル封じは、多膜
カプセル封じ構造における下方層の形成後に実施される
ステップとすることも可能である。以下に本発明の実施
態様のいくつかを列挙して発明の理解の助けとする。

【００２６】（実施態様１）薄膜エレクトロルミネセン
ス素子（１０）のシール形成方法であって、活性半導体
層（１４）を含む複数の層（１４、１６、１８、２０、
及び、２２）からなり、第１の表面を備えた薄膜エレク
トロルミネセンス素子を設けるステップと、集積回路製
造法（３６）を利用して、前記薄膜エレクトロルミネセ
ンス素子の前記第１の表面及び少なくとも１つのエッジ
（２４）に一体化カプセル封じ薄層（２６、２８）を形
成することを含めて、前記薄膜エレクトロルミネセンス
素子にカプセル封じを施し、前記活性半導体層が、集積
回路製造法を用いて形成される前記カプセル封じ薄層に
よって周囲の雰囲気からシールされるようにするステッ
プから構成される、方法。

【００２７】（実施態様２）集積回路製造法（３６）を
利用して、前記薄膜エレクトロルミネセンス素子（１
０）にカプセル封じを施す前記ステップに、前記一体化
カプセル封じ薄層の上に少なくとも１つの追加薄層を形
成する（３８）ステップが含まれることを特徴とする、
実施態様１に記載の方法。 （実施態様３）前記カプセル封じ薄層（２６、２８）を
形成する前記ステップに、化学蒸着法（３６）を利用す
るステップが含まれることを特徴とする、実施態様１ま
たは２に記載の方法。

【００２８】（実施態様４）前記カプセル封じ薄層（２
６、２８）を形成する前記ステップに、物理的蒸着法を
利用するステップが含まれることを特徴とする、実施態
様１または２に記載の方法。 （実施態様５）さらに、前記カプセル封じ薄層（２６、
２８）を形成する前記ステップの前に、前記薄膜エレク
トロルミネセンス素子（１０）にプリ・ベーキング（３
４）を施すステップから構成されることと、前記プリ・
ベーキングが、真空排気環境において、高温で実施され
ることを特徴とする、実施態様１、２、３、または、４
に記載の方法。

【００２９】（実施態様６）さらに、前記カプセル封じ
薄層（２６、２８）を形成する前記ステップの前に、高
温で、乾燥した環境において、前記薄膜エレクトロルミ
ネセンス素子（１０）にプリ・ベーキング（３４）を施
すステップから構成されることを特徴とする、実施態様
１、２、３、または、４に記載の方法。 （実施態様７）化学蒸着法（３６）を利用するステップ
に、誘電体材料（２６、２８）を堆積させるプラズマ強
化化学蒸着が含まれることを特徴とする、実施態様３に
記載の方法。

【００３０】（実施態様８）基板（１２）と、電流の伝
導に応答して光を発生する薄膜活性層（１４）と、前記
活性層の両側に位置する第２の薄膜電極層（２０、２
２）を含んでおり、前記電極層の少なくとも一方が、薄
膜誘電体層（１６、１８）によって前記活性層から隔て
られている、前記基板に支持された層スタック（１４、
１６、１８、２０、及び、２２）と、前記層スタック上
に形成される薄膜カプセル封じ層（２６、２８）から構
成され、前記カプセル封じ層が窒化物層であり、前記基
板の反対側において前記層スタック全域に延び、前記活
性層の少なくとも１つのエッジ（２４）を被って、前記
エッジをまわりの雰囲気からシールすることを特徴とす
る、エレクトロルミネセンス素子（１０）。

【００３１】（実施施態様９）前記カプセル封じ層（２
６、２８）が窒化珪素であることを特徴とする、実施態
様８に記載のエレクトロルミネセンス素子。 （実施態様１０）さらに、前記カプセル封じ層（２８）
を被覆するキャップ層（３０）から構成されることと、
前記キャップ層が、ほとんど水分を通さない材料から形
成されることを特徴とする、実施態様８に記載のエレク
トロルミネセンス素子。

【図面の簡単な説明】

【図１】本発明に従って形成された薄膜エレクトロルミ
ネセンス素子の側断面図である。

【図２】本発明によるカプセル封じ薄膜層を備える、図
１の薄膜エレクトロルミネセンス素子の側断面図であ
る。

【図３】本発明によるカプセル封じ構造の第２の実施例
に関する側断面図である。

【図４】図３のエレクトロルミネセンス素子を形成する
ための方法のステップを示すフロー図である。

【符号の説明】

１０ ＴＦＥＬ素子 １２ 基板 １４ 薄膜活性半導体層 １６ 上部誘電体層 １８ 下部誘電体層 ２０ 上部電極層 ２２ 下部電極層 ２４ 前方エッジ ２６ カプセル封じ層 ２８ 下方薄膜 ３０ 上方キャップ薄膜

Claims (1)

【特許請求の範囲】
1. 【請求項１】薄膜エレクトロルミネセンス素子のシール
   形成方法であって、 活性半導体層を含む複数の層からなり、第１の表面を備
   えた薄膜エレクトロルミネセンス素子を設けるステップ
   と、 集積回路製造法を利用して、前記薄膜エレクトロルミネ
   センス素子の前記第１の表面及び少なくとも１つのエッ
   ジに一体化カプセル封じ薄層を形成することを含めて、
   前記薄膜エレクトロルミネセンス素子にカプセル封じを
   施し、前記活性半導体層が、集積回路製造法を用いて形
   成される前記カプセル封じ薄層によって周囲の雰囲気か
   らシールされるようにするステップから構成される、 方法。