JP3833327B2 - 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ - Google Patents
薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ Download PDFInfo
- Publication number
- JP3833327B2 JP3833327B2 JP2049797A JP2049797A JP3833327B2 JP 3833327 B2 JP3833327 B2 JP 3833327B2 JP 2049797 A JP2049797 A JP 2049797A JP 2049797 A JP2049797 A JP 2049797A JP 3833327 B2 JP3833327 B2 JP 3833327B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- amorphous silicon
- forming
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ＩＣに関するものである。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を用いたアクティブマトリックス方式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Display）が高画質な表示装置として注目されている。
【０００３】
アクティブマトリックス方式は、マトリックスに配置された各画素に画素駆動素子（アクティブエレメント）と信号蓄積素子（画素容量）とを集積し、各画素に一種の記憶動作を行わせて液晶を準スタティックに駆動する方式である。すなわち、画素駆動素子は、走査信号によってオン・オフ状態が切り換わるスイッチとして機能する。そして、オン状態にある画素駆動素子を介してデータ信号（表示信号）が表示電極に伝達され、液晶の駆動が行われる。その後、画素駆動素子がオフ状態になると、表示電極に印加されたデータ信号は電荷の状態で信号蓄積素子に蓄えられ、次に画素駆動素子がオン状態になるまで引き続き液晶の駆動が行われる。そのため、走査線数が増大して１つの画素に割り当てられる駆動時間が少なくなっても、液晶の駆動が影響を受けることはなく、コントラストが低下することもない。
【０００４】
画素駆動素子としては、一般にＴＦＴが用いられる。ＴＦＴでは、絶縁基板上に形成された半導体薄膜が能動層として使われる。能動層として一般的なのは、非晶質シリコン膜および多結晶シリコン膜である。能動層として非晶質シリコン膜を用いたＴＦＴは非晶質シリコンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦＴは多結晶シリコンＴＦＴと呼ばれる。多結晶シリコンＴＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく駆動能力が高いという利点がある。そのため、多結晶シリコンＴＦＴは、画素駆動素子としてだけでなく論理回路を構成する素子としても使用することができる。従って、多結晶シリコンＴＦＴを用いれば、画素部だけでなく、その周辺に配置されている周辺駆動回路部までを同一基板上に一体化して形成することができる。すなわち、画素部に配置された画素駆動素子としての多結晶シリコンＴＦＴと、周辺駆動回路部を構成する多結晶シリコンＴＦＴとを同一工程で形成するわけである。
【０００５】
図１０に、一般的なアクティブマトリックス方式ＬＣＤのブロック構成を示す。
画素部（液晶パネル）１０１には各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各データ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配置されている。各ゲート配線Ｇ1 〜Ｇm と各ドレイン配線Ｄ1 〜Ｄm とはそれぞれ直交し、その直交部分に画素１０２が設けられている。そして、各ゲート配線Ｇ1 〜Ｇm はゲートドライバ１０３に接続され、ゲート信号（走査信号）が印加されるようになっている。また、各ドレイン配線Ｄ1 〜Ｄm はドレインドライバ（データドライバ）１０４に接続され、データ信号（ビデオ信号）が印加されるようになっている。これらのドライバ１０３，１０４によって周辺駆動回路部１０５が構成されている。そして、各ドライバ１０３，１０４のうち少なくともいずれか一方を画素部１０１と同一基板上に形成したＬＣＤは、一般にドライバ一体型（ドライバ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ１０３が、画素部１０１の両側に設けられている場合もある。また、ドレインドライバ１０４が、画素部１０１の両側に設けられている場合もある。
【０００６】
図１１に、ゲート配線Ｇn とドレイン配線Ｄn との直交部分に設けられている画素１０２の等価回路を示す。
画素１０２は、画素駆動素子としてのＴＦＴ１０６、液晶セルＬＣ、補助容量（蓄積容量または付加容量）ＳＣから構成されている。ゲート配線Ｇn にはＴＦＴ１０６のゲートが接続され、ドレイン配線Ｄn にはＴＦＴ１０６のドレインが接続されている。そして、ＴＦＴ１０６のソースには、液晶セルＬＣの表示電極（画素電極）と補助容量ＳＣとが接続されている。この液晶セルＬＣと補助容量ＳＣとにより、前記信号蓄積素子が構成される。液晶セルＬＣの共通電極（表示電極の反対側の電極）には電圧Ｖcom が印加されている。一方、補助容量ＳＣにおいて、ＴＦＴのソースと接続される側の電極（以下、蓄積電極という）の反対側の電極（以下、補助容量電極という）には定電圧ＶR が印加されている。この液晶セルＬＣの共通電極は、文字どおり全ての画素１０２に対して共通した電極となっている。そして、液晶セルＬＣの表示電極と共通電極との間には静電容量が形成されている。尚、補助容量ＳＣの補助容量電極は、隣のゲート配線Ｇn+1 と接続されている場合もある。
【０００７】
このように構成された画素１０２において、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲートに正電圧を印加すると、ＴＦＴ１０６がオンとなる。すると、ドレイン配線Ｄn に印加されたデータ信号で、液晶セルＬＣの静電容量と補助容量ＳＣとが充電される。反対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０６のゲートに負電圧を印加すると、ＴＦＴ１０６がオフとなり、その時点でドレイン配線Ｄn に印加されていた電圧が、液晶セルＬＣの静電容量と補助容量ＳＣとによって保持される。このように、画素１０２へ書き込みたいデータ信号をドレイン配線Ｄ1 〜Ｄm に与えてゲート配線Ｇ1 〜Ｇm の電圧を制御することにより、画素１０２に任意のデータ信号を保持させておくことができる。その画素１０２の保持しているデータ信号に応じて液晶セルＬＣの透過率が変化し、画像が表示される。
【０００８】
ここで、画素１０２の特性として重要なものに、書き込み特性と保持特性とがある。書き込み特性に対して要求されるのは、画素部１０１の仕様から定められた単位時間内に、信号蓄積素子（液晶セルＬＣおよび補助容量ＳＣ）に対して所望のビデオ信号電圧を十分に書き込むことができるかどうかという点である。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要な時間だけ保持することができるかどうかという点である。
【０００９】
補助容量ＳＣが設けられているのは、信号蓄積素子の静電容量を増大させて保持特性を向上させるためである。すなわち、液晶セルＬＣはその構造上、静電容量の増大には限界がある。そこで、補助容量ＳＣによって液晶セルＬＣの静電容量の不足分を補うわけである。
【００１０】
図１２に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる従来のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００１１】
相対向する各透明絶縁基板７１，７２の間には液晶が充填された液晶層７３が形成されている。透明絶縁基板７１側には液晶セルＬＣの表示電極７４が設けられ、透明絶縁基板７２側には液晶セルＬＣの共通電極７５が設けられており、各電極７４，７５は液晶層７３を挟んで対向している。
【００１２】
透明絶縁基板７１における液晶層７３側の表面には、ゲート配線Ｇn を構成するＴＦＴ１０６のゲート電極７６が形成されている。ゲート電極７６および透明絶縁基板７１の上には、下層のシリコン窒化膜７８と上層のシリコン酸化膜７９との２層構造から成るゲート絶縁膜８０が形成されている。ゲート絶縁膜８０上には、ＴＦＴ１０６の能動層となる多結晶シリコン膜８１が形成されている。多結晶シリコン膜８１には、ＴＦＴ１０６のドレイン領域８２およびソース領域８３が形成されている。尚、ＴＦＴ１０６はＬＤＤ（Lightly Doped Drain ）構造をとり、ドレイン領域８２およびソース領域８３はそれぞれ、低濃度領域８２ａ，８３ａおよび高濃度領域８２ｂ，８３ｂから構成される。多結晶シリコン膜８１におけるドレイン領域８２およびソース領域８３の間には、チャネル領域９３が形成されている。
【００１３】
透明絶縁基板７１においてＴＦＴ１０６と隣接する部分には、ＴＦＴ１０６の作成と同時に同一工程にて補助容量ＳＣが形成されている。透明絶縁基板７１における液晶層７３側の表面には、補助容量ＳＣの補助容量電極７７が形成されている。補助容量電極７７上には誘電体膜８４が形成され、誘電体膜８４上には補助容量ＳＣの蓄積電極８５が形成されている。尚、補助容量電極７７はゲート電極７６と同一構成で同一工程にて形成される。また、誘電体膜８４はゲート絶縁膜８０の延長上にあり、ゲート絶縁膜８０と同一構成で同一工程にて形成される。そして、蓄積電極８５は多結晶シリコン膜８１に形成され、ＴＦＴ１０６のソース領域８３と接続されている。
【００１４】
多結晶シリコン膜８１におけるチャネル領域９３および蓄積電極８５の上にはそれぞれ、シリコン酸化膜から成るストッパ層９４が形成されている。ストッパ層９４を含むＴＦＴ１０６および補助容量ＳＣの上には、下層のシリコン酸化膜８６と上層のシリコン窒化膜８７との２層構造から成る層間絶縁膜８８が形成されている。ドレイン領域８２を構成する高濃度領域８２ｂは、層間絶縁膜８８に形成されたコンタクトホール８９を介して、ドレイン配線Ｄn を構成するドレイン電極９０と接続されている。ドレイン電極９０および層間絶縁膜８８の上には、平坦化絶縁膜９１が形成されている。平坦化絶縁膜９１上には表示電極７４が形成されている。表示電極７４は、平坦化絶縁膜９１および層間絶縁膜８８に形成されたコンタクトホール９２を介して、ソース領域８３を構成する高濃度領域８３ｂと接続されている。尚、ドレイン電極９０は下層のモリブデン層９０ａと上層のアルミ合金層９０ｂとの２層構造から成る。また、表示電極７４の材質としてはＩＴＯ（Indium Tin Oxide）が用いられる。
【００１５】
透明絶縁基板７２における液晶層７３側の表面には、光の三原色である赤，緑，青（ＲＧＢ；Red Green Blue）の各色のカラーフィルタ９５が設けられている。各色のカラーフィルタ９５の間には、遮光膜であるブラックマトリックス９６が設けられている。表示電極７４の上部には、ＲＧＢのいずれか１色のカラーフィルタ９５が配置されている。ＴＦＴ１０６の上部には、ブラックマトリックス９６が配置されている。
【００１６】
次に、上記のように構成された従来のＬＣＤにおける画素１０２（画素部１０１）の製造方法を順次説明する。
工程１（図１３（ａ）参照）；スパッタ法を用い、透明絶縁基板７１上にクロム膜６１を形成する。
【００１７】
工程２（図１３（ｂ）参照）；クロム膜６１上にゲート電極７６および補助容量電極７７を形成するためのレジストパターン６２を形成する。
工程３（図１３（ｃ）参照）；レジストパターン６２をエッチング用マスクとするウェットエッチング法を用い、クロム膜６１をエッチングすることにより、クロム膜６１から成るゲート電極７６および補助容量電極７７を形成する。
【００１８】
このとき、レジストパターン６２の両端部とクロム膜６１との界面にエッチング液が侵入するため、レジストパターン６２の両端部に位置するクロム膜６１にはアンダーカット６１ａが生じる。そのクロム膜６１に生じたアンダーカット６１ａにより、ゲート電極７６および補助容量電極７７の断面形状は、中央部が平坦で両端部が傾斜したテーパ形状となる。以下の説明では、ゲート電極７６の中央の平坦な部分を平坦部７６ａと呼び、傾斜した両端部をテーパ部７６ｂと呼ぶ。
【００１９】
工程４（図１３（ｄ）参照）；プラズマＣＶＤ（Chemical Vapor Deposition ）法を用い、各電極７６，７７および透明絶縁基板７１の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成されたデバイス構造が得られる。
【００２０】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
続いて、非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜８１を形成する。このように、エキシマレーザ光を用いたレーザアニール法はＥＬＡ（Excimer Laser Anneal）法と呼ばれている。
【００２１】
その後、多結晶シリコン膜８１にドレイン領域８２およびソース領域８３を形成し、図１２に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００２２】
ところで、ゲート電極７６にテーパ部７６ｂを設けるのは、ゲート絶縁膜８０および誘電体膜８４の絶縁耐圧を確保するためである。すなわち、ゲート電極７６にテーパ部７６ｂがない場合には、ゲート電極７６の端部に電解集中が生じやすくなる。また、ゲート電極７６にテーパ部７６ｂがない場合には、ゲート電極７６の両端のカド部分上に位置するゲート絶縁膜８０の段差被覆性が悪くなり、その部分のゲート絶縁膜８０の膜厚が薄くなる。その結果、ゲート電極７６の端部におけるゲート絶縁膜８０の絶縁耐圧が低下する恐れがある。ゲート電極７６にテーパ部７６ｂを設ければ、ゲート電極７６の端部の電解集中が緩和される上に、ゲート電極７６の端部のゲート絶縁膜８０の段差被覆性が良くなり、その部分におけるゲート絶縁膜８０の膜厚が薄くなるのを防止することができる。
【００２３】
【発明が解決しようとする課題】
ゲート電極７６は、熱伝導率の高いクロム膜６１から形成されている。そのため、ＥＬＡ法を行う際にゲート電極７６からの熱の逃げから、ゲート電極７６上に形成された非晶質シリコン膜６３のアニール到達温度は、透明絶縁基板７１上に形成された非晶質シリコン膜６３の温度に比べて低くなる。また、ゲート電極７６の断面形状はテーパ形状を成し、中央の平坦部７６ａと両端の傾斜したテーパ部７６ｂとを備えている。ゲート電極７６のテーパ部７６ｂからの熱の伝達度は平坦部７６ａに比べて減少するため、テーパ部７６ｂ上に形成された非晶質シリコン膜６３のアニール到達温度は、平坦部７６ａ上に比べて高くなる。
【００２４】
つまり、ゲート電極７６上に形成された非晶質シリコン膜６３には、透明絶縁基板７１上に形成された非晶質シリコン膜６３に比べて、高いレーザ結晶化エネルギーが必要となる。そして、ゲート電極７６上において、平坦部７６ａ上に形成された非晶質シリコン膜６３には、テーパ部７６ｂ上に形成された非晶質シリコン膜６３に比べて、さらに高いレーザ結晶化エネルギーが必要となる。すなわち、非晶質シリコン膜６３に必要となるレーザ結晶化エネルギーは、透明絶縁基板７１上→テーパ部７６ｂ上→平坦部７６ａ上の順で小さくなる。
【００２５】
ＥＬＡ時のレーザ照射エネルギーが高いほど、多結晶シリコン膜８１のグレインサイズ（結晶粒径）は大きくなる。そのため、ゲート電極７６上に形成された多結晶シリコン膜８１は、透明絶縁基板７１上に形成された多結晶シリコン膜８１に比べて、そのグレインサイズが小さくなる。そして、ゲート電極７６上において、平坦部７６ａ上に形成された多結晶シリコン膜８１は、テーパ部７６ｂ上に形成された多結晶シリコン膜８１に比べて、そのグレインサイズが小さくなる。すなわち、多結晶シリコン膜８１のグレインサイズは、透明絶縁基板７１上→テーパ部７６ｂ上→平坦部７６ａ上の順で小さくなる。
【００２６】
ここで、ゲート電極７６の平坦部７６ａ上に形成された多結晶シリコン膜８１は、チャネル領域９３に対応する。また、ゲート電極７６のテーパ部７６ｂ上に形成された多結晶シリコン膜８１は、ドレイン領域８２またはソース領域８３の低濃度領域８２ａ，８３ａに対応する。そして、透明絶縁基板７１上に形成された多結晶シリコン膜８１は、ドレイン領域８２またはソース領域８３の高濃度領域８２ｂ，８３ｂに対応する。そのため、多結晶シリコン膜８１のグレインサイズは、高濃度領域８２ｂ，８３ｂ→低濃度領域８２ａ，８３ａ→チャネル領域９３の順で小さくなる。
【００２７】
図１４に、ＥＬＡ時のレーザ照射エネルギーと多結晶シリコン膜８１の各部のグレインサイズとの関係を示す。
多結晶シリコン膜８１において、レーザ結晶化エネルギーの値がＥ１のときに、高濃度領域８２ｂ，８３ｂに対応する部分（透明絶縁基板７１上の部分）のグレインサイズはピーク値をとる。また、レーザ結晶化エネルギーの値がＥ２のときに、低濃度領域８２ａ，８３ａに対応する部分（テーパ部７６ｂ上の部分）のグレインサイズはピーク値をとる。そして、レーザ結晶化エネルギーの値がＥ３のときに、チャネル領域９３に対応する部分（平坦部７６ａ上の部分）のグレインサイズはピーク値をとる。これらのレーザ結晶化エネルギーの値Ｅ１，Ｅ２，Ｅ３には、Ｅ１＜Ｅ２＜Ｅ３という関係がある。
【００２８】
このように、多結晶シリコン膜８１のグレインサイズが部分毎に不均一になると、ＴＦＴ１０６の素子特性が不均一になる。特に、テーパ部７６ｂ上のグレインサイズが不均一になるほど、各領域８２ａ，８３ａのシート抵抗は大きくバラツキ、ＴＦＴ１０６のオン電流は変動する。これは、各領域８２ａ，８３ａのシート抵抗が寄生抵抗として直接作用するためである。
【００２９】
透明絶縁基板７１上に形成されたＴＦＴ１０６のうち、ある数量以上のＴＦＴ１０６の素子特性が不均一になったりオン電流が必要値以下になった場合、その透明絶縁基板７１を用いた画素部１０１は不良品として廃棄せざるをえなくなる。また、透明絶縁基板７１上に形成されたＴＦＴ１０６のうち何個かの素子特性が不均一になったりオン電流が必要値以下になった場合には、画素部１０１に表示ムラが発生する。つまり、ＴＦＴ１０６の素子特性の不均一化やオン電流の低下は、画素部１０１の歩留りの低下や表示不良を発生させる原因となる。
【００３０】
本発明は上記問題点を解決するためになされたものであり、以下の目的を有するものである。
【００３１】
素子特性の不均一化やオン電流の低下を防止することが可能な薄膜トランジスタの製造方法を提供する。
歩留りの低下や表示不良の発生を防止することが可能なアクティブマトリックス方式の表示装置、密着型イメージセンサ、三次元ＩＣを提供する。
【００３２】
【課題を解決するための手段】
請求項１に記載の発明は、絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に表面が平坦となるように非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜の表面にレーザ光を照射することにより前記非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを実行する薄膜トランジスタの製造方法において、前記多結晶シリコン膜を形成する工程では、該多結晶シリコン膜におけるドレイン，ソース領域に対応する部分の膜厚を前記多結晶シリコン膜におけるチャネル領域に対応する部分の膜厚よりも厚く形成することで前記ドレイン，ソース領域に対応する部分における結晶化に必要なエネルギーと前記チャネル領域に対応する部分における結晶化に必要なエネルギーとを均一にし、前記ドレイン，ソース領域及び前記チャネル領域のグレインサイズを均一にすることをその要旨とする。
【００３３】
請求項２に記載の発明は、絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上に表面が平坦な絶縁膜を形成する工程と、前記平坦な絶縁膜を介して前記非晶質シリコン膜の表面にレーザ光を照射することにより、該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程と、前記平坦な絶縁膜をエッチングすることによりイオン注入用マスクを形成する工程と、前記多結晶シリコン膜にドレイン，ソース領域及びチャネル領域を形成する工程とを実行し、前記非晶質シリコン膜上の絶縁膜を、ドレイン，ソース領域に対応する部分の膜厚がチャネル領域に対応する部分の膜厚に比べて厚くなるように形成したことをその要旨とする。
請求項３に記載の発明は、絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上に表面が平坦な絶縁膜を形成する工程と、前記平坦な絶縁膜を介して前記非晶質シリコン膜の表面にレーザ光を照射することにより、該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを実行する薄膜トランジスタの製造方法において、前記多結晶シリコン膜を形成する工程では、前記非晶質シリコン膜上の絶縁膜を、ドレイン，ソース領域に対応する部分の膜厚がチャネル領域に対応する部分の膜厚に比べて厚くなるように形成することで前記ドレイン，ソース領域に対応する部分における結晶化に必要なエネルギーと前記チャネル領域に対応する部分における結晶化に必要なエネルギーとを均一にし、前記ドレイン，ソース領域及び前記チャネル領域のグレインサイズを均一にすることをその要旨とする。
【００３４】
請求項４に記載の発明は、請求項１〜請求項３のいずれか１項に記載の薄膜トランジスタの製造方法において、前記レーザ光はＫｒＦエキシマレーザ光又はＡｒＦエキシマレーザ光であることをその要旨とする。
【００３５】
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いるアクティブマトリックス方式の表示装置をその要旨とする。
【００３６】
請求項６に記載の発明は、請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いる密着型イメージセンサをその要旨とする。
【００３７】
請求項７に記載の発明は、請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いる三次元ＩＣをその要旨とする。
【００４５】
尚、以下に述べる発明の実施の形態において、特許請求の範囲または課題を解決するための手段に記載の「高熱伝導膜」はシリコン酸化膜２２から構成され、同じく「高熱伝導絶縁膜」は透光性高熱伝導絶縁膜３３，４２から構成される。
【００４６】
【発明の実施の形態】
以下、本発明を具体化した各実施形態を図面に従って説明する。尚、各実施形態において、図１０〜図１３に示した従来の形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。
【００４７】
（第１実施形態）
図１に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第１実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００４８】
本実施形態において、図１２に示した従来の形態と異なるのは、以下の点である。
〔１〕ＴＦＴ１０６の能動層となる多結晶シリコン膜１１の表面が平坦化されており、ドレイン領域８２およびソース領域８３に対応する部分の膜厚が、チャネル領域９３に対応する部分の膜厚に比べて厚くなっている。
【００４９】
〔２〕多結晶シリコン膜１１の各部分のグレインサイズはほぼ均一になっている。
次に、本実施形態の製造方法を順次説明する。
【００５０】
工程１（図２（ａ）参照）〜工程３（図２（ｃ）参照）；従来の形態の工程１（図１３（ａ）参照）〜工程３（図１３（ｃ）参照）と同じである。
工程４（図２（ｄ）参照）；プラズマＣＶＤ法を用い、各電極７６，７７および透明絶縁基板７１の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜１２を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜１２が形成される。ここで、非晶質シリコン膜１２の膜厚は、従来の形態の非晶質シリコン膜６３の膜厚よりも厚く形成する。そして、全面エッチバック法を用い、非晶質シリコン膜１２の表面を平坦化する。
【００５１】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜１２中に取り込まれた水素を除去する脱水素処理を行う。
続いて、ＥＬＡ法を用い、非晶質シリコン膜１２の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜１２を加熱して結晶化させ、多結晶シリコン膜１１を形成する。このとき、シートビーム状または矩形ビーム状のエキシマレーザ光をパルス照射する。そのレーザビームの照射面積を１５０×０．３mm程度とし、レーザビームの位置をずらしながら、透明絶縁基板７１上の非晶質シリコン膜１２の全面に照射する。
【００５２】
ここで、非晶質シリコン膜１２の表面は平坦化されており、ドレイン領域８２およびソース領域８３に対応する部分の膜厚は、チャネル領域９３に対応する部分の膜厚に比べて厚くなっている。
【００５３】
そのため、各領域８２，８３上の非晶質シリコン膜は膜厚が大きい分、結晶化により大きな照射エネルギーを必要とし、従来の形態に比べ、結晶化した多結晶シリコン膜のグレインサイズは小さくなる。従って、従来の形態のチャネル領域の多結晶シリコン膜とドレイン・ソース領域の多結晶シリコン膜とのグレインサイズ差はより小さく狭まる。
【００５４】
そして、ゲート電極７６上において、テーパ部７６ｂ上に形成された非晶質シリコン膜１２においても、平坦部７６ａ上に形成された非晶質シリコン膜１２に比べて、高い照射エネルギーが必要となるが、従来の形態に比べ、その多結晶シリコン膜のグレインサイズ差は小さくなる。さらに、ゲート電極７６上において、テーパ部７６ｂ上に形成された非晶質シリコン膜１２においても、平坦部７６ａ上に形成された非晶質シリコン膜１２に比べて、結晶化により高い照射エネルギーが必要となるが、従来の形態に比べ、その多結晶シリコン膜のグレインサイズ差は小さくなる。
【００５５】
すなわち、非晶質シリコン膜１２に必要なレーザ結晶化エネルギーは、透明絶縁基板７１，テーパ部７６ｂ，平坦部７６ａで大きくなるものの、各部分毎の多結晶シリコン膜のグレインサイズ差は、従来の形態に比べれば小さくなる。つまり、非晶質シリコン膜１２の表面を平坦化することにより、非晶質シリコン膜１２の各部分に与えられるレーザ結晶化エネルギーが最適な条件に近づけられる。
【００５６】
その結果、多結晶シリコン膜１１の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。図３に、ＥＬＡ時のレーザ照射エネルギーと多結晶シリコン膜１１の各部のグレインサイズとの関係を示す。
【００５７】
多結晶シリコン膜１１において、レーザ結晶化エネルギーの値がＥ１’のときに、高濃度領域８２ｂ，８３ｂに対応する部分（透明絶縁基板７１上の部分）のグレインサイズはピーク値をとる。また、レーザ結晶化エネルギーの値がＥ２’のときに、低濃度領域８２ａ，８３ａに対応する部分（テーパ部７６ｂ上の部分）のグレインサイズはピーク値をとる。そして、レーザ結晶化エネルギーの値がＥ３のときに、チャネル領域９３に対応する部分（平坦部７６ａ上の部分）のグレインサイズはピーク値をとる。これらのレーザ結晶化エネルギーの値Ｅ１’，Ｅ２’，Ｅ３には、Ｅ１’＜Ｅ２’＜Ｅ３という関係がある。しかし、各値Ｅ１’，Ｅ２’は、従来の形態の各値Ｅ１，Ｅ２に比べて高くなっている。つまり、各値Ｅ１’，Ｅ２’，Ｅ３はより近接し、結晶化された多結晶シリコン膜はより均一化する。
【００５８】
その後、多結晶シリコン膜１１にドレイン領域８２およびソース領域８３を形成し、図１に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００５９】
このように本実施形態によれば、以下の作用および効果を得ることができる。
（１）ＴＦＴ１０６の能動層となる多結晶シリコン膜１１において、各部分のグレインサイズはほぼ均一になっている。そのため、ＴＦＴ１０６の素子特性は均一化する。また、各領域８２ａ，８３ａのグレインサイズを均一化でき、ＴＦＴ１０６のオン電流を安定化することができる。
【００６０】
（２）上記（１）より、透明絶縁基板７１上に形成された全てのＴＦＴ１０６の素子特性を安定化すると共にオン電流を必要値以上にすることが可能になり、画素部１０１の歩留りの低下や表示不良の発生を防止することができる。
【００６１】
（３）上記（１）のように多結晶シリコン膜１１の各部分のグレインサイズをほぼ均一にするには、非晶質シリコン膜１２を厚く形成した後にその表面を平坦化した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【００６２】
（４）非晶質シリコン膜１２の表面が平坦化されているため、非晶質シリコン膜１２の全面に対してエキシマレーザ光を均一に照射するのが容易になる。従って、非晶質シリコン膜１２の各部分に与えられるレーザ結晶化エネルギーを均一化し易くなり、上記（１）の作用および効果をさらに高めることができる。
【００６３】
（第２実施形態）
図４に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第２実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００６４】
本実施形態において、図１２に示した従来の形態と異なるのは、ＴＦＴ１０６の能動層となる多結晶シリコン膜２１の各部分のグレインサイズがほぼ均一になっている点である。
次に、本実施形態の製造方法を順次説明する。
【００６５】
工程１（図５（ａ）参照）〜工程３（図５（ｃ）参照）；従来の形態の工程１（図１３（ａ）参照）〜工程３（図１３（ｃ）参照）と同じである。
工程４（図５（ｄ）参照）；プラズマＣＶＤ法を用い、各電極７６，７７および透明絶縁基板７１の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成される。
【００６６】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
工程５（図５（ｅ）参照）；ＣＶＤ法を用い、非晶質シリコン膜６３上に厚くシリコン酸化膜２２を形成する。そして、全面エッチバック法を用い、シリコン酸化膜２２の表面を平坦化する。
【００６７】
続いて、ＥＬＡ法を用い、シリコン酸化膜２２を介して非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜２１を形成する。
【００６８】
ここで、シリコン酸化膜２２の表面は平坦化されており、ドレイン領域８２およびソース領域８３に対応する部分の膜厚は、チャネル領域９３に対応する部分の膜厚に比べて厚くなっている。そのため、ＥＬＡ法を行う際に、チャネル領域上に比べドレイン・ソース領域上でレーザ照射エネルギーが、表面のシリコン酸化膜により、より減衰される。その結果、非晶質シリコン膜に実効的に与えられる結晶化エネルギーは、表面のシリコン酸化膜が厚いほど低くなり、ドレイン・ソース領域（絶縁基板）上ほど結晶化しにくくなる。
【００６９】
尚、エキシマレーザ光としては、シリコン酸化膜２２に吸収されやすい波長の光を用いるのが望ましく、具体的には、ＫｒＦエキシマレーザ光（波長；２４８nm）やＡｒＦエキシマレーザ光（波長；１９８nm）を用いればよい。
【００７０】
その結果、本実施形態の非晶質シリコン膜６３の各部分のアニール到達温度は、従来の形態の非晶質シリコン膜６３の各部分の到達温度に比べれば、ほぼ均一にすることが可能となる。つまり、非晶質シリコン膜６３上にシリコン酸化膜２２を形成し、そのシリコン酸化膜２２の表面を平坦化することにより、非晶質シリコン膜６３の各部分に与えられる実効的なレーザ結晶化エネルギーが最適な条件に近づけられる。そのため、多結晶シリコン膜２１の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。
【００７１】
その後、シリコン酸化膜２２上にフォトレジスト膜（図示略）を形成し、透明絶縁基板７１の裏面（ＴＦＴ１０６が形成されない面）から露光した後に現像することにより、ゲート電極７６および補助容量電極７７に対応した位置のフォトレジスト膜だけを残す。そして、残ったフォトレジスト膜をエッチング用マスクとするウェットエッチング法を用い、シリコン酸化膜２２をエッチングすることにより、シリコン酸化膜２２から成るストッパ層９４を形成する。
【００７２】
次に、ストッパ層９４をイオン注入用マスクとして用い、多結晶シリコン膜２１にドレイン領域８２およびソース領域８３を形成する。続いて、図４に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００７３】
このように本実施形態によれば、以下の作用および効果を得ることができる。
｛１｝ＴＦＴ１０６の能動層となる多結晶シリコン膜２１において、各部分のグレインサイズはほぼ均一になっている。そのため、第１実施形態の前記（１）（２）と同様の作用および効果を得ることができる。
｛２｝上記｛１｝のように多結晶シリコン膜２１の各部分のグレインサイズをほぼ均一にするには、非晶質シリコン膜６３上にシリコン酸化膜２２を厚く形成した後にその表面を平坦化した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【００７４】
｛３｝シリコン酸化膜２２は後工程でストッパ層９４と成るため、シリコン酸化膜２２を形成することによって全体の工程が複雑化することはない。
（第３実施形態）
図６に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第３実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００７５】
本実施形態において、図１２に示した従来の形態と異なるのは、以下の点である。
(1) ＴＦＴ１０６のゲート電極３１および補助容量ＳＣの補助容量電極３２の断面形状は矩形状を成しており、従来の形態のようなテーパ部は設けられていない。
【００７６】
(2) ゲート電極３１および補助容量電極３２の間には、透光性高熱伝導絶縁膜３３が形成されている。つまり、透光性高熱伝導絶縁膜３３はゲート電極３１を挟むように形成されている。そして、各電極３１，３２および透光性高熱伝導絶縁膜３３から成る表面は平坦化されている。
【００７７】
(3) ＴＦＴ１０６の能動層となる多結晶シリコン膜３４の各部分のグレインサイズはほぼ均一になっている。また、多結晶シリコン膜３４の膜厚は均一になっており、上記(2) のように、多結晶シリコン膜３４の下側（各電極３１，３２および透光性高熱伝導絶縁膜３３）が平坦化されているため、多結晶シリコン膜３４の表面も平坦化されている。
【００７８】
次に、本実施形態の製造方法を順次説明する。
工程１（図７（ａ）参照）；透明絶縁基板７１上に透光性高熱伝導絶縁膜３３を形成する。尚、透光性高熱伝導絶縁膜３３としてはダイヤモンド薄膜などがある。
【００７９】
工程２（図７（ｂ）参照）；透光性高熱伝導絶縁膜３３上にゲート電極３１および補助容量電極３２を形成するためのレジストパターン３５を形成する。
工程３（図７（ｃ）参照）；レジストパターン３５をエッチング用マスクとする異方性エッチング法を用い、透光性高熱伝導絶縁膜３３をエッチングすることにより、透光性高熱伝導絶縁膜３３に凹部３３ａを形成して、その凹部３３ａから透明絶縁基板７１を露出させる。
【００８０】
次に、スパッタ法を用い、透光性高熱伝導絶縁膜３３および凹部３３ａから露出した透明絶縁基板７１の上にクロム膜６１を形成し、透光性高熱伝導絶縁膜３３の凹部３３ａをクロム膜６１によって埋め込む。
【００８１】
工程４（図７（ｄ）参照）；全面エッチバック法を用い、透光性高熱伝導絶縁膜３３上に形成されたクロム膜６１を除去することにより、透光性高熱伝導絶縁膜３３およびクロム膜６１から成る表面を平坦化する。その結果、透光性高熱伝導絶縁膜３３の凹部３３ａに埋め込まれたクロム膜６１から成るゲート電極３１および補助容量電極３２が形成される。
【００８２】
工程５（図７（ｅ）参照）；プラズマＣＶＤ法を用い、各電極３１，３２および透光性高熱伝導絶縁膜３３の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成される。ここで、各電極３１，３２および透光性高熱伝導絶縁膜３３から成るデバイス表面は平坦化されているため、その上に均一な膜厚で形成された各膜７８，７９，６３の表面も全て平坦化される。
【００８３】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
続いて、ＥＬＡ法を用い、非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜３４を形成する。
【００８４】
ここで、ゲート電極３１および補助容量電極３２の間には、透光性高熱伝導絶縁膜３３が形成されている。そのため、ＥＬＡ法を行う際に、絶縁基板上の非晶質シリコン膜から基板への熱の逃げは、ゲート電極上の非晶質シリコン膜からの熱の逃げと大差がなくなる。従って、非晶質シリコン膜６３の各部分のアニール到達温度は、従来の形態の非晶質シリコン膜６３の各部分のアニール到達温度に比べれば、ほぼ均一にすることが可能となる。つまり、各電極３１，３２の間に透光性高熱伝導絶縁膜３３を設けることにより、非晶質シリコン膜６３の各部分に必要なレーザ結晶化エネルギーがより最適な条件に近づけられる。そのため、多結晶シリコン膜３４の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。
【００８５】
その後、多結晶シリコン膜３４にドレイン領域８２およびソース領域８３を形成し、図６に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００８６】
このように本実施形態によれば、以下の作用および効果を得ることができる。
<1> ＴＦＴ１０６の能動層となる多結晶シリコン膜３４において、各部分のグレインサイズはほぼ均一になっている。そのため、第１実施形態の前記（１）（２）と同様の作用および効果を得ることができる。
【００８７】
<2> 上記<1> のように多結晶シリコン膜３４の各部分のグレインサイズをほぼ均一にするには、ゲート電極３１および補助容量電極３２の間に透光性高熱伝導絶縁膜３３を設け、その上にゲート絶縁膜８０および非晶質シリコン膜６３を順次形成した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【００８８】
<3> 非晶質シリコン膜６３の表面が平坦化されているため、非晶質シリコン膜６３の全面に対してエキシマレーザ光を均一に照射するのが容易になる。従って、非晶質シリコン膜６３の各部分に与えられるレーザ結晶化エネルギーを均一化し易くなり、上記<1> の作用および効果をさらに高めることができる。
【００８９】
<4> ゲート電極３１にはテーパ部が設けられていないが、各電極３１，３２および透光性高熱伝導絶縁膜３３から成る表面は平坦化されている。そのため、ゲート絶縁膜８０の表面も平坦化され、その膜厚は均一化されて部分的に薄くなることはない。そして、ゲート電極７６の端部における電解集中も生じない。従って、ゲート電極３１の絶縁耐圧を十分に確保することができる。
【００９０】
（第４実施形態）
図８に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第４実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００９１】
本実施形態において、図１２に示した従来の形態と異なるのは、以下の点である。
（１）透明絶縁基板７１の全面に透光性高熱伝導絶縁膜４２が形成されており、その透光性高熱伝導絶縁膜４２上にゲート電極７６および補助容量電極７７が形成されている。
【００９２】
（２）ＴＦＴ１０６の能動層となる多結晶シリコン膜４１の各部分のグレインサイズはほぼ均一になっている。
次に、本実施形態の製造方法を順次説明する。
【００９３】
工程１（図９（ａ）参照）；透明絶縁基板７１上に透光性高熱伝導絶縁膜４２を形成する。尚、透光性高熱伝導絶縁膜４２としてはダイヤモンド薄膜などがある。次に、スパッタ法を用い、透光性高熱伝導絶縁膜４２上にクロム膜６１を形成する。
【００９４】
工程２（図９（ｂ）参照）〜工程３（図９（ｃ）参照）；従来の形態の工程２（図１３（ｂ）参照）〜工程３（図１３（ｃ）参照）と同じである。
工程４（図９（ｄ）参照）；プラズマＣＶＤ法を用い、各電極７６，７７および透光性高熱伝導絶縁膜４２の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、透光性高熱伝導絶縁膜４２の上に各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成されたデバイス構造が得られる。
【００９５】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
続いて、ＥＬＡ法を用い、非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜４１を形成する。
【００９６】
ここで、ゲート電極７６の下側には透光性高熱伝導絶縁膜４２が形成されているため、絶縁基板上の非晶質シリコン膜から基板への熱の逃げは、ゲート電極上の非晶質シリコン膜からの熱の逃げと大差がなくなる。従って、非晶質シリコン膜６３の各部分のアニール到達温度は、従来の形態の非晶質シリコン膜６３の各部分のアニール到達温度に比べれば、ほぼ均一にすることができる。つまり、各電極３１，３２の間に透光性高熱伝導絶縁膜３３を設けることにより、非晶質シリコン膜６３の各部分に必要なレーザ結晶化エネルギーがより最適な条件に近づけられる。そのため、多結晶シリコン膜３４の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。
【００９７】
その後、多結晶シリコン膜４１にドレイン領域８２およびソース領域８３を形成し、図８に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００９８】
このように本実施形態によれば、以下の作用および効果を得ることができる。
[1] ＴＦＴ１０６の能動層となる多結晶シリコン膜４１において、各部分のグレインサイズはほぼ均一になっている。そのため、第１実施形態の前記（１）（２）と同様の作用および効果を得ることができる。
【００９９】
[2] 上記[1] のように多結晶シリコン膜４１の各部分のグレインサイズをほぼ均一にするには、透明絶縁基板７１上に透光性高熱伝導絶縁膜４２を形成し、その上にゲート電極７６、ゲート絶縁膜８０、非晶質シリコン膜６３を順次形成した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【０１００】
尚、上記各実施形態は以下のように変更してもよく、その場合でも同様の作用および効果を得ることができる。
〔１〕第１実施形態の工程４において、プラズマＣＶＤ法と全面エッチバック法を併用するのではなく、バイアススパッタ法を用いて表面が平坦な非晶質シリコン膜１２を形成する。
【０１０１】
〔２〕第２実施形態の工程４において、ＣＶＤ法と全面エッチバック法を併用するのではなく、バイアススパッタ法を用いて表面が平坦なシリコン酸化膜２２を形成する。
【０１０２】
〔３〕第２実施形態の工程４において、ＴＥＯＳ（TetraEthyl OrthSilicate ）膜から成る表面が平坦なシリコン酸化膜２２を用いることで、全面エッチバック法による平坦化工程を省く。
【０１０３】
〔４〕第１，第２，第４実施形態において、ゲート電極７６のテーパ部７６ｂを省く。この場合、前記したようなテーパ部７６ｂを設けることによる作用および効果については得られなくなるものの、各実施形態毎に説明した作用および効果については同様に得られる。
【０１０４】
〔５〕ゲート電極７６，３１および補助容量電極７７，３２を、クロム膜６１以外の高融点金属（モリブデン、タングステン、タンタル、ハフニウム、ジルコニウム、ニオブ、チタン、バナジウム、レニウム、イリジウム、オスミウム、ロジウムなど）単体の膜や高融点金属合金膜、または複数層の高融点金属膜によって形成する。
【０１０５】
〔６〕ＴＦＴ１０６を、ＬＤＤ構造ではなくシングルドレイン（Single Drain）構造またはマルチゲート構造とする。
〔７〕透明絶縁基板７１をセラミック基板やシリコン酸化膜などの絶縁層に置き代え、ＬＣＤではなく密着型イメージセンサや三次元ＩＣなどに適用する。
【０１０６】
〔８〕ＴＦＴ１０６を、エレクトロルミネッセンス素子を画素に用いたアクティブマトリックス方式の表示装置における画素駆動素子に適用する。
以上、各実施形態について説明したが、各実施形態から把握できる請求項以外の技術的思想について、以下にそれらの効果と共に記載する。
【０１０７】
（イ）前記レーザ光はエキシマレーザ光である表示装置の製造方法。
このようにすれば、効率的な結晶化を行うことができる。
【０１０８】
（ロ）前記レーザ光はエキシマレーザ光であり、当該エキシマレーザ光は前記平坦な絶縁膜に吸収され易い波長を有する表示装置の製造方法。
【０１０９】
このようにすれば、エキシマレーザ光が絶縁膜に一部吸収されるため、効果をさらに高めることができる。
【０１１０】
【発明の効果】
請求項１〜４に記載の発明によれば、非晶質シリコン膜から多結晶シリコン膜を形成する際に、多結晶シリコン膜の各部分のグレインサイズは均一になる。
【０１１４】
また、素子特性の不均一化やオン電流の低下を防止することが可能な薄膜トランジスタの製造方法を提供することができる。
【０１１７】
請求項５〜７に記載の発明によれば、歩留りの低下や表示不良の発生を防止することが可能なアクティブマトリックス方式の表示装置、密着型イメージセンサ、三次元ＩＣを提供することができる。
【図面の簡単な説明】
【図１】第１実施形態の画素の概略断面図。
【図２】第１実施形態の製造工程を説明するための概略断面図。
【図３】第１実施形態の作用を説明するための特性図。
【図４】第２実施形態の画素の概略断面図。
【図５】第２実施形態の製造工程を説明するための概略断面図。
【図６】第３実施形態の画素の概略断面図。
【図７】第３実施形態の製造工程を説明するための概略断面図。
【図８】第４実施形態の画素の概略断面図。
【図９】第４実施形態の製造工程を説明するための概略断面図。
【図１０】アクティブマトリックス方式ＬＣＤのブロック構成図。
【図１１】画素の等価回路図。
【図１２】従来の形態の画素の概略断面図。
【図１３】従来の形態の製造工程を説明するための概略断面図。
【図１４】従来の形態の作用を説明するための特性図。
【符号の説明】
１１，２１，３４，４１…多結晶シリコン膜
１２，６３…非晶質シリコン膜
２２…平坦な絶縁膜としてのシリコン酸化膜
３３，４２…透光性高熱伝導絶縁膜
７１…透明絶縁基板
７６，３１…ゲート電極
８０…ゲート絶縁膜
８２…ドレイン領域
８３…ソース領域
８２ａ，８３ａ…低濃度領域
８２ｂ，８３ｂ…高濃度領域
９３…チャネル領域
１０１…画素部
１０６…ＴＦＴ
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ＩＣに関するものである。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を用いたアクティブマトリックス方式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Display）が高画質な表示装置として注目されている。
【０００３】
アクティブマトリックス方式は、マトリックスに配置された各画素に画素駆動素子（アクティブエレメント）と信号蓄積素子（画素容量）とを集積し、各画素に一種の記憶動作を行わせて液晶を準スタティックに駆動する方式である。すなわち、画素駆動素子は、走査信号によってオン・オフ状態が切り換わるスイッチとして機能する。そして、オン状態にある画素駆動素子を介してデータ信号（表示信号）が表示電極に伝達され、液晶の駆動が行われる。その後、画素駆動素子がオフ状態になると、表示電極に印加されたデータ信号は電荷の状態で信号蓄積素子に蓄えられ、次に画素駆動素子がオン状態になるまで引き続き液晶の駆動が行われる。そのため、走査線数が増大して１つの画素に割り当てられる駆動時間が少なくなっても、液晶の駆動が影響を受けることはなく、コントラストが低下することもない。
【０００４】
画素駆動素子としては、一般にＴＦＴが用いられる。ＴＦＴでは、絶縁基板上に形成された半導体薄膜が能動層として使われる。能動層として一般的なのは、非晶質シリコン膜および多結晶シリコン膜である。能動層として非晶質シリコン膜を用いたＴＦＴは非晶質シリコンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦＴは多結晶シリコンＴＦＴと呼ばれる。多結晶シリコンＴＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく駆動能力が高いという利点がある。そのため、多結晶シリコンＴＦＴは、画素駆動素子としてだけでなく論理回路を構成する素子としても使用することができる。従って、多結晶シリコンＴＦＴを用いれば、画素部だけでなく、その周辺に配置されている周辺駆動回路部までを同一基板上に一体化して形成することができる。すなわち、画素部に配置された画素駆動素子としての多結晶シリコンＴＦＴと、周辺駆動回路部を構成する多結晶シリコンＴＦＴとを同一工程で形成するわけである。
【０００５】
図１０に、一般的なアクティブマトリックス方式ＬＣＤのブロック構成を示す。
画素部（液晶パネル）１０１には各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各データ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配置されている。各ゲート配線Ｇ1 〜Ｇm と各ドレイン配線Ｄ1 〜Ｄm とはそれぞれ直交し、その直交部分に画素１０２が設けられている。そして、各ゲート配線Ｇ1 〜Ｇm はゲートドライバ１０３に接続され、ゲート信号（走査信号）が印加されるようになっている。また、各ドレイン配線Ｄ1 〜Ｄm はドレインドライバ（データドライバ）１０４に接続され、データ信号（ビデオ信号）が印加されるようになっている。これらのドライバ１０３，１０４によって周辺駆動回路部１０５が構成されている。そして、各ドライバ１０３，１０４のうち少なくともいずれか一方を画素部１０１と同一基板上に形成したＬＣＤは、一般にドライバ一体型（ドライバ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ１０３が、画素部１０１の両側に設けられている場合もある。また、ドレインドライバ１０４が、画素部１０１の両側に設けられている場合もある。
【０００６】
図１１に、ゲート配線Ｇn とドレイン配線Ｄn との直交部分に設けられている画素１０２の等価回路を示す。
画素１０２は、画素駆動素子としてのＴＦＴ１０６、液晶セルＬＣ、補助容量（蓄積容量または付加容量）ＳＣから構成されている。ゲート配線Ｇn にはＴＦＴ１０６のゲートが接続され、ドレイン配線Ｄn にはＴＦＴ１０６のドレインが接続されている。そして、ＴＦＴ１０６のソースには、液晶セルＬＣの表示電極（画素電極）と補助容量ＳＣとが接続されている。この液晶セルＬＣと補助容量ＳＣとにより、前記信号蓄積素子が構成される。液晶セルＬＣの共通電極（表示電極の反対側の電極）には電圧Ｖcom が印加されている。一方、補助容量ＳＣにおいて、ＴＦＴのソースと接続される側の電極（以下、蓄積電極という）の反対側の電極（以下、補助容量電極という）には定電圧ＶR が印加されている。この液晶セルＬＣの共通電極は、文字どおり全ての画素１０２に対して共通した電極となっている。そして、液晶セルＬＣの表示電極と共通電極との間には静電容量が形成されている。尚、補助容量ＳＣの補助容量電極は、隣のゲート配線Ｇn+1 と接続されている場合もある。
【０００７】
このように構成された画素１０２において、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲートに正電圧を印加すると、ＴＦＴ１０６がオンとなる。すると、ドレイン配線Ｄn に印加されたデータ信号で、液晶セルＬＣの静電容量と補助容量ＳＣとが充電される。反対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０６のゲートに負電圧を印加すると、ＴＦＴ１０６がオフとなり、その時点でドレイン配線Ｄn に印加されていた電圧が、液晶セルＬＣの静電容量と補助容量ＳＣとによって保持される。このように、画素１０２へ書き込みたいデータ信号をドレイン配線Ｄ1 〜Ｄm に与えてゲート配線Ｇ1 〜Ｇm の電圧を制御することにより、画素１０２に任意のデータ信号を保持させておくことができる。その画素１０２の保持しているデータ信号に応じて液晶セルＬＣの透過率が変化し、画像が表示される。
【０００８】
ここで、画素１０２の特性として重要なものに、書き込み特性と保持特性とがある。書き込み特性に対して要求されるのは、画素部１０１の仕様から定められた単位時間内に、信号蓄積素子（液晶セルＬＣおよび補助容量ＳＣ）に対して所望のビデオ信号電圧を十分に書き込むことができるかどうかという点である。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要な時間だけ保持することができるかどうかという点である。
【０００９】
補助容量ＳＣが設けられているのは、信号蓄積素子の静電容量を増大させて保持特性を向上させるためである。すなわち、液晶セルＬＣはその構造上、静電容量の増大には限界がある。そこで、補助容量ＳＣによって液晶セルＬＣの静電容量の不足分を補うわけである。
【００１０】
図１２に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる従来のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００１１】
相対向する各透明絶縁基板７１，７２の間には液晶が充填された液晶層７３が形成されている。透明絶縁基板７１側には液晶セルＬＣの表示電極７４が設けられ、透明絶縁基板７２側には液晶セルＬＣの共通電極７５が設けられており、各電極７４，７５は液晶層７３を挟んで対向している。
【００１２】
透明絶縁基板７１における液晶層７３側の表面には、ゲート配線Ｇn を構成するＴＦＴ１０６のゲート電極７６が形成されている。ゲート電極７６および透明絶縁基板７１の上には、下層のシリコン窒化膜７８と上層のシリコン酸化膜７９との２層構造から成るゲート絶縁膜８０が形成されている。ゲート絶縁膜８０上には、ＴＦＴ１０６の能動層となる多結晶シリコン膜８１が形成されている。多結晶シリコン膜８１には、ＴＦＴ１０６のドレイン領域８２およびソース領域８３が形成されている。尚、ＴＦＴ１０６はＬＤＤ（Lightly Doped Drain ）構造をとり、ドレイン領域８２およびソース領域８３はそれぞれ、低濃度領域８２ａ，８３ａおよび高濃度領域８２ｂ，８３ｂから構成される。多結晶シリコン膜８１におけるドレイン領域８２およびソース領域８３の間には、チャネル領域９３が形成されている。
【００１３】
透明絶縁基板７１においてＴＦＴ１０６と隣接する部分には、ＴＦＴ１０６の作成と同時に同一工程にて補助容量ＳＣが形成されている。透明絶縁基板７１における液晶層７３側の表面には、補助容量ＳＣの補助容量電極７７が形成されている。補助容量電極７７上には誘電体膜８４が形成され、誘電体膜８４上には補助容量ＳＣの蓄積電極８５が形成されている。尚、補助容量電極７７はゲート電極７６と同一構成で同一工程にて形成される。また、誘電体膜８４はゲート絶縁膜８０の延長上にあり、ゲート絶縁膜８０と同一構成で同一工程にて形成される。そして、蓄積電極８５は多結晶シリコン膜８１に形成され、ＴＦＴ１０６のソース領域８３と接続されている。
【００１４】
多結晶シリコン膜８１におけるチャネル領域９３および蓄積電極８５の上にはそれぞれ、シリコン酸化膜から成るストッパ層９４が形成されている。ストッパ層９４を含むＴＦＴ１０６および補助容量ＳＣの上には、下層のシリコン酸化膜８６と上層のシリコン窒化膜８７との２層構造から成る層間絶縁膜８８が形成されている。ドレイン領域８２を構成する高濃度領域８２ｂは、層間絶縁膜８８に形成されたコンタクトホール８９を介して、ドレイン配線Ｄn を構成するドレイン電極９０と接続されている。ドレイン電極９０および層間絶縁膜８８の上には、平坦化絶縁膜９１が形成されている。平坦化絶縁膜９１上には表示電極７４が形成されている。表示電極７４は、平坦化絶縁膜９１および層間絶縁膜８８に形成されたコンタクトホール９２を介して、ソース領域８３を構成する高濃度領域８３ｂと接続されている。尚、ドレイン電極９０は下層のモリブデン層９０ａと上層のアルミ合金層９０ｂとの２層構造から成る。また、表示電極７４の材質としてはＩＴＯ（Indium Tin Oxide）が用いられる。
【００１５】
透明絶縁基板７２における液晶層７３側の表面には、光の三原色である赤，緑，青（ＲＧＢ；Red Green Blue）の各色のカラーフィルタ９５が設けられている。各色のカラーフィルタ９５の間には、遮光膜であるブラックマトリックス９６が設けられている。表示電極７４の上部には、ＲＧＢのいずれか１色のカラーフィルタ９５が配置されている。ＴＦＴ１０６の上部には、ブラックマトリックス９６が配置されている。
【００１６】
次に、上記のように構成された従来のＬＣＤにおける画素１０２（画素部１０１）の製造方法を順次説明する。
工程１（図１３（ａ）参照）；スパッタ法を用い、透明絶縁基板７１上にクロム膜６１を形成する。
【００１７】
工程２（図１３（ｂ）参照）；クロム膜６１上にゲート電極７６および補助容量電極７７を形成するためのレジストパターン６２を形成する。
工程３（図１３（ｃ）参照）；レジストパターン６２をエッチング用マスクとするウェットエッチング法を用い、クロム膜６１をエッチングすることにより、クロム膜６１から成るゲート電極７６および補助容量電極７７を形成する。
【００１８】
このとき、レジストパターン６２の両端部とクロム膜６１との界面にエッチング液が侵入するため、レジストパターン６２の両端部に位置するクロム膜６１にはアンダーカット６１ａが生じる。そのクロム膜６１に生じたアンダーカット６１ａにより、ゲート電極７６および補助容量電極７７の断面形状は、中央部が平坦で両端部が傾斜したテーパ形状となる。以下の説明では、ゲート電極７６の中央の平坦な部分を平坦部７６ａと呼び、傾斜した両端部をテーパ部７６ｂと呼ぶ。
【００１９】
工程４（図１３（ｄ）参照）；プラズマＣＶＤ（Chemical Vapor Deposition ）法を用い、各電極７６，７７および透明絶縁基板７１の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成されたデバイス構造が得られる。
【００２０】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
続いて、非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜８１を形成する。このように、エキシマレーザ光を用いたレーザアニール法はＥＬＡ（Excimer Laser Anneal）法と呼ばれている。
【００２１】
その後、多結晶シリコン膜８１にドレイン領域８２およびソース領域８３を形成し、図１２に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００２２】
ところで、ゲート電極７６にテーパ部７６ｂを設けるのは、ゲート絶縁膜８０および誘電体膜８４の絶縁耐圧を確保するためである。すなわち、ゲート電極７６にテーパ部７６ｂがない場合には、ゲート電極７６の端部に電解集中が生じやすくなる。また、ゲート電極７６にテーパ部７６ｂがない場合には、ゲート電極７６の両端のカド部分上に位置するゲート絶縁膜８０の段差被覆性が悪くなり、その部分のゲート絶縁膜８０の膜厚が薄くなる。その結果、ゲート電極７６の端部におけるゲート絶縁膜８０の絶縁耐圧が低下する恐れがある。ゲート電極７６にテーパ部７６ｂを設ければ、ゲート電極７６の端部の電解集中が緩和される上に、ゲート電極７６の端部のゲート絶縁膜８０の段差被覆性が良くなり、その部分におけるゲート絶縁膜８０の膜厚が薄くなるのを防止することができる。
【００２３】
【発明が解決しようとする課題】
ゲート電極７６は、熱伝導率の高いクロム膜６１から形成されている。そのため、ＥＬＡ法を行う際にゲート電極７６からの熱の逃げから、ゲート電極７６上に形成された非晶質シリコン膜６３のアニール到達温度は、透明絶縁基板７１上に形成された非晶質シリコン膜６３の温度に比べて低くなる。また、ゲート電極７６の断面形状はテーパ形状を成し、中央の平坦部７６ａと両端の傾斜したテーパ部７６ｂとを備えている。ゲート電極７６のテーパ部７６ｂからの熱の伝達度は平坦部７６ａに比べて減少するため、テーパ部７６ｂ上に形成された非晶質シリコン膜６３のアニール到達温度は、平坦部７６ａ上に比べて高くなる。
【００２４】
つまり、ゲート電極７６上に形成された非晶質シリコン膜６３には、透明絶縁基板７１上に形成された非晶質シリコン膜６３に比べて、高いレーザ結晶化エネルギーが必要となる。そして、ゲート電極７６上において、平坦部７６ａ上に形成された非晶質シリコン膜６３には、テーパ部７６ｂ上に形成された非晶質シリコン膜６３に比べて、さらに高いレーザ結晶化エネルギーが必要となる。すなわち、非晶質シリコン膜６３に必要となるレーザ結晶化エネルギーは、透明絶縁基板７１上→テーパ部７６ｂ上→平坦部７６ａ上の順で小さくなる。
【００２５】
ＥＬＡ時のレーザ照射エネルギーが高いほど、多結晶シリコン膜８１のグレインサイズ（結晶粒径）は大きくなる。そのため、ゲート電極７６上に形成された多結晶シリコン膜８１は、透明絶縁基板７１上に形成された多結晶シリコン膜８１に比べて、そのグレインサイズが小さくなる。そして、ゲート電極７６上において、平坦部７６ａ上に形成された多結晶シリコン膜８１は、テーパ部７６ｂ上に形成された多結晶シリコン膜８１に比べて、そのグレインサイズが小さくなる。すなわち、多結晶シリコン膜８１のグレインサイズは、透明絶縁基板７１上→テーパ部７６ｂ上→平坦部７６ａ上の順で小さくなる。
【００２６】
ここで、ゲート電極７６の平坦部７６ａ上に形成された多結晶シリコン膜８１は、チャネル領域９３に対応する。また、ゲート電極７６のテーパ部７６ｂ上に形成された多結晶シリコン膜８１は、ドレイン領域８２またはソース領域８３の低濃度領域８２ａ，８３ａに対応する。そして、透明絶縁基板７１上に形成された多結晶シリコン膜８１は、ドレイン領域８２またはソース領域８３の高濃度領域８２ｂ，８３ｂに対応する。そのため、多結晶シリコン膜８１のグレインサイズは、高濃度領域８２ｂ，８３ｂ→低濃度領域８２ａ，８３ａ→チャネル領域９３の順で小さくなる。
【００２７】
図１４に、ＥＬＡ時のレーザ照射エネルギーと多結晶シリコン膜８１の各部のグレインサイズとの関係を示す。
多結晶シリコン膜８１において、レーザ結晶化エネルギーの値がＥ１のときに、高濃度領域８２ｂ，８３ｂに対応する部分（透明絶縁基板７１上の部分）のグレインサイズはピーク値をとる。また、レーザ結晶化エネルギーの値がＥ２のときに、低濃度領域８２ａ，８３ａに対応する部分（テーパ部７６ｂ上の部分）のグレインサイズはピーク値をとる。そして、レーザ結晶化エネルギーの値がＥ３のときに、チャネル領域９３に対応する部分（平坦部７６ａ上の部分）のグレインサイズはピーク値をとる。これらのレーザ結晶化エネルギーの値Ｅ１，Ｅ２，Ｅ３には、Ｅ１＜Ｅ２＜Ｅ３という関係がある。
【００２８】
このように、多結晶シリコン膜８１のグレインサイズが部分毎に不均一になると、ＴＦＴ１０６の素子特性が不均一になる。特に、テーパ部７６ｂ上のグレインサイズが不均一になるほど、各領域８２ａ，８３ａのシート抵抗は大きくバラツキ、ＴＦＴ１０６のオン電流は変動する。これは、各領域８２ａ，８３ａのシート抵抗が寄生抵抗として直接作用するためである。
【００２９】
透明絶縁基板７１上に形成されたＴＦＴ１０６のうち、ある数量以上のＴＦＴ１０６の素子特性が不均一になったりオン電流が必要値以下になった場合、その透明絶縁基板７１を用いた画素部１０１は不良品として廃棄せざるをえなくなる。また、透明絶縁基板７１上に形成されたＴＦＴ１０６のうち何個かの素子特性が不均一になったりオン電流が必要値以下になった場合には、画素部１０１に表示ムラが発生する。つまり、ＴＦＴ１０６の素子特性の不均一化やオン電流の低下は、画素部１０１の歩留りの低下や表示不良を発生させる原因となる。
【００３０】
本発明は上記問題点を解決するためになされたものであり、以下の目的を有するものである。
【００３１】
素子特性の不均一化やオン電流の低下を防止することが可能な薄膜トランジスタの製造方法を提供する。
歩留りの低下や表示不良の発生を防止することが可能なアクティブマトリックス方式の表示装置、密着型イメージセンサ、三次元ＩＣを提供する。
【００３２】
【課題を解決するための手段】
請求項１に記載の発明は、絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に表面が平坦となるように非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜の表面にレーザ光を照射することにより前記非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを実行する薄膜トランジスタの製造方法において、前記多結晶シリコン膜を形成する工程では、該多結晶シリコン膜におけるドレイン，ソース領域に対応する部分の膜厚を前記多結晶シリコン膜におけるチャネル領域に対応する部分の膜厚よりも厚く形成することで前記ドレイン，ソース領域に対応する部分における結晶化に必要なエネルギーと前記チャネル領域に対応する部分における結晶化に必要なエネルギーとを均一にし、前記ドレイン，ソース領域及び前記チャネル領域のグレインサイズを均一にすることをその要旨とする。
【００３３】
請求項２に記載の発明は、絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上に表面が平坦な絶縁膜を形成する工程と、前記平坦な絶縁膜を介して前記非晶質シリコン膜の表面にレーザ光を照射することにより、該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程と、前記平坦な絶縁膜をエッチングすることによりイオン注入用マスクを形成する工程と、前記多結晶シリコン膜にドレイン，ソース領域及びチャネル領域を形成する工程とを実行し、前記非晶質シリコン膜上の絶縁膜を、ドレイン，ソース領域に対応する部分の膜厚がチャネル領域に対応する部分の膜厚に比べて厚くなるように形成したことをその要旨とする。
請求項３に記載の発明は、絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上に表面が平坦な絶縁膜を形成する工程と、前記平坦な絶縁膜を介して前記非晶質シリコン膜の表面にレーザ光を照射することにより、該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを実行する薄膜トランジスタの製造方法において、前記多結晶シリコン膜を形成する工程では、前記非晶質シリコン膜上の絶縁膜を、ドレイン，ソース領域に対応する部分の膜厚がチャネル領域に対応する部分の膜厚に比べて厚くなるように形成することで前記ドレイン，ソース領域に対応する部分における結晶化に必要なエネルギーと前記チャネル領域に対応する部分における結晶化に必要なエネルギーとを均一にし、前記ドレイン，ソース領域及び前記チャネル領域のグレインサイズを均一にすることをその要旨とする。
【００３４】
請求項４に記載の発明は、請求項１〜請求項３のいずれか１項に記載の薄膜トランジスタの製造方法において、前記レーザ光はＫｒＦエキシマレーザ光又はＡｒＦエキシマレーザ光であることをその要旨とする。
【００３５】
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いるアクティブマトリックス方式の表示装置をその要旨とする。
【００３６】
請求項６に記載の発明は、請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いる密着型イメージセンサをその要旨とする。
【００３７】
請求項７に記載の発明は、請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いる三次元ＩＣをその要旨とする。
【００４５】
尚、以下に述べる発明の実施の形態において、特許請求の範囲または課題を解決するための手段に記載の「高熱伝導膜」はシリコン酸化膜２２から構成され、同じく「高熱伝導絶縁膜」は透光性高熱伝導絶縁膜３３，４２から構成される。
【００４６】
【発明の実施の形態】
以下、本発明を具体化した各実施形態を図面に従って説明する。尚、各実施形態において、図１０〜図１３に示した従来の形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。
【００４７】
（第１実施形態）
図１に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第１実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００４８】
本実施形態において、図１２に示した従来の形態と異なるのは、以下の点である。
〔１〕ＴＦＴ１０６の能動層となる多結晶シリコン膜１１の表面が平坦化されており、ドレイン領域８２およびソース領域８３に対応する部分の膜厚が、チャネル領域９３に対応する部分の膜厚に比べて厚くなっている。
【００４９】
〔２〕多結晶シリコン膜１１の各部分のグレインサイズはほぼ均一になっている。
次に、本実施形態の製造方法を順次説明する。
【００５０】
工程１（図２（ａ）参照）〜工程３（図２（ｃ）参照）；従来の形態の工程１（図１３（ａ）参照）〜工程３（図１３（ｃ）参照）と同じである。
工程４（図２（ｄ）参照）；プラズマＣＶＤ法を用い、各電極７６，７７および透明絶縁基板７１の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜１２を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜１２が形成される。ここで、非晶質シリコン膜１２の膜厚は、従来の形態の非晶質シリコン膜６３の膜厚よりも厚く形成する。そして、全面エッチバック法を用い、非晶質シリコン膜１２の表面を平坦化する。
【００５１】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜１２中に取り込まれた水素を除去する脱水素処理を行う。
続いて、ＥＬＡ法を用い、非晶質シリコン膜１２の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜１２を加熱して結晶化させ、多結晶シリコン膜１１を形成する。このとき、シートビーム状または矩形ビーム状のエキシマレーザ光をパルス照射する。そのレーザビームの照射面積を１５０×０．３mm程度とし、レーザビームの位置をずらしながら、透明絶縁基板７１上の非晶質シリコン膜１２の全面に照射する。
【００５２】
ここで、非晶質シリコン膜１２の表面は平坦化されており、ドレイン領域８２およびソース領域８３に対応する部分の膜厚は、チャネル領域９３に対応する部分の膜厚に比べて厚くなっている。
【００５３】
そのため、各領域８２，８３上の非晶質シリコン膜は膜厚が大きい分、結晶化により大きな照射エネルギーを必要とし、従来の形態に比べ、結晶化した多結晶シリコン膜のグレインサイズは小さくなる。従って、従来の形態のチャネル領域の多結晶シリコン膜とドレイン・ソース領域の多結晶シリコン膜とのグレインサイズ差はより小さく狭まる。
【００５４】
そして、ゲート電極７６上において、テーパ部７６ｂ上に形成された非晶質シリコン膜１２においても、平坦部７６ａ上に形成された非晶質シリコン膜１２に比べて、高い照射エネルギーが必要となるが、従来の形態に比べ、その多結晶シリコン膜のグレインサイズ差は小さくなる。さらに、ゲート電極７６上において、テーパ部７６ｂ上に形成された非晶質シリコン膜１２においても、平坦部７６ａ上に形成された非晶質シリコン膜１２に比べて、結晶化により高い照射エネルギーが必要となるが、従来の形態に比べ、その多結晶シリコン膜のグレインサイズ差は小さくなる。
【００５５】
すなわち、非晶質シリコン膜１２に必要なレーザ結晶化エネルギーは、透明絶縁基板７１，テーパ部７６ｂ，平坦部７６ａで大きくなるものの、各部分毎の多結晶シリコン膜のグレインサイズ差は、従来の形態に比べれば小さくなる。つまり、非晶質シリコン膜１２の表面を平坦化することにより、非晶質シリコン膜１２の各部分に与えられるレーザ結晶化エネルギーが最適な条件に近づけられる。
【００５６】
その結果、多結晶シリコン膜１１の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。図３に、ＥＬＡ時のレーザ照射エネルギーと多結晶シリコン膜１１の各部のグレインサイズとの関係を示す。
【００５７】
多結晶シリコン膜１１において、レーザ結晶化エネルギーの値がＥ１’のときに、高濃度領域８２ｂ，８３ｂに対応する部分（透明絶縁基板７１上の部分）のグレインサイズはピーク値をとる。また、レーザ結晶化エネルギーの値がＥ２’のときに、低濃度領域８２ａ，８３ａに対応する部分（テーパ部７６ｂ上の部分）のグレインサイズはピーク値をとる。そして、レーザ結晶化エネルギーの値がＥ３のときに、チャネル領域９３に対応する部分（平坦部７６ａ上の部分）のグレインサイズはピーク値をとる。これらのレーザ結晶化エネルギーの値Ｅ１’，Ｅ２’，Ｅ３には、Ｅ１’＜Ｅ２’＜Ｅ３という関係がある。しかし、各値Ｅ１’，Ｅ２’は、従来の形態の各値Ｅ１，Ｅ２に比べて高くなっている。つまり、各値Ｅ１’，Ｅ２’，Ｅ３はより近接し、結晶化された多結晶シリコン膜はより均一化する。
【００５８】
その後、多結晶シリコン膜１１にドレイン領域８２およびソース領域８３を形成し、図１に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００５９】
このように本実施形態によれば、以下の作用および効果を得ることができる。
（１）ＴＦＴ１０６の能動層となる多結晶シリコン膜１１において、各部分のグレインサイズはほぼ均一になっている。そのため、ＴＦＴ１０６の素子特性は均一化する。また、各領域８２ａ，８３ａのグレインサイズを均一化でき、ＴＦＴ１０６のオン電流を安定化することができる。
【００６０】
（２）上記（１）より、透明絶縁基板７１上に形成された全てのＴＦＴ１０６の素子特性を安定化すると共にオン電流を必要値以上にすることが可能になり、画素部１０１の歩留りの低下や表示不良の発生を防止することができる。
【００６１】
（３）上記（１）のように多結晶シリコン膜１１の各部分のグレインサイズをほぼ均一にするには、非晶質シリコン膜１２を厚く形成した後にその表面を平坦化した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【００６２】
（４）非晶質シリコン膜１２の表面が平坦化されているため、非晶質シリコン膜１２の全面に対してエキシマレーザ光を均一に照射するのが容易になる。従って、非晶質シリコン膜１２の各部分に与えられるレーザ結晶化エネルギーを均一化し易くなり、上記（１）の作用および効果をさらに高めることができる。
【００６３】
（第２実施形態）
図４に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第２実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００６４】
本実施形態において、図１２に示した従来の形態と異なるのは、ＴＦＴ１０６の能動層となる多結晶シリコン膜２１の各部分のグレインサイズがほぼ均一になっている点である。
次に、本実施形態の製造方法を順次説明する。
【００６５】
工程１（図５（ａ）参照）〜工程３（図５（ｃ）参照）；従来の形態の工程１（図１３（ａ）参照）〜工程３（図１３（ｃ）参照）と同じである。
工程４（図５（ｄ）参照）；プラズマＣＶＤ法を用い、各電極７６，７７および透明絶縁基板７１の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成される。
【００６６】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
工程５（図５（ｅ）参照）；ＣＶＤ法を用い、非晶質シリコン膜６３上に厚くシリコン酸化膜２２を形成する。そして、全面エッチバック法を用い、シリコン酸化膜２２の表面を平坦化する。
【００６７】
続いて、ＥＬＡ法を用い、シリコン酸化膜２２を介して非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜２１を形成する。
【００６８】
ここで、シリコン酸化膜２２の表面は平坦化されており、ドレイン領域８２およびソース領域８３に対応する部分の膜厚は、チャネル領域９３に対応する部分の膜厚に比べて厚くなっている。そのため、ＥＬＡ法を行う際に、チャネル領域上に比べドレイン・ソース領域上でレーザ照射エネルギーが、表面のシリコン酸化膜により、より減衰される。その結果、非晶質シリコン膜に実効的に与えられる結晶化エネルギーは、表面のシリコン酸化膜が厚いほど低くなり、ドレイン・ソース領域（絶縁基板）上ほど結晶化しにくくなる。
【００６９】
尚、エキシマレーザ光としては、シリコン酸化膜２２に吸収されやすい波長の光を用いるのが望ましく、具体的には、ＫｒＦエキシマレーザ光（波長；２４８nm）やＡｒＦエキシマレーザ光（波長；１９８nm）を用いればよい。
【００７０】
その結果、本実施形態の非晶質シリコン膜６３の各部分のアニール到達温度は、従来の形態の非晶質シリコン膜６３の各部分の到達温度に比べれば、ほぼ均一にすることが可能となる。つまり、非晶質シリコン膜６３上にシリコン酸化膜２２を形成し、そのシリコン酸化膜２２の表面を平坦化することにより、非晶質シリコン膜６３の各部分に与えられる実効的なレーザ結晶化エネルギーが最適な条件に近づけられる。そのため、多結晶シリコン膜２１の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。
【００７１】
その後、シリコン酸化膜２２上にフォトレジスト膜（図示略）を形成し、透明絶縁基板７１の裏面（ＴＦＴ１０６が形成されない面）から露光した後に現像することにより、ゲート電極７６および補助容量電極７７に対応した位置のフォトレジスト膜だけを残す。そして、残ったフォトレジスト膜をエッチング用マスクとするウェットエッチング法を用い、シリコン酸化膜２２をエッチングすることにより、シリコン酸化膜２２から成るストッパ層９４を形成する。
【００７２】
次に、ストッパ層９４をイオン注入用マスクとして用い、多結晶シリコン膜２１にドレイン領域８２およびソース領域８３を形成する。続いて、図４に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００７３】
このように本実施形態によれば、以下の作用および効果を得ることができる。
｛１｝ＴＦＴ１０６の能動層となる多結晶シリコン膜２１において、各部分のグレインサイズはほぼ均一になっている。そのため、第１実施形態の前記（１）（２）と同様の作用および効果を得ることができる。
｛２｝上記｛１｝のように多結晶シリコン膜２１の各部分のグレインサイズをほぼ均一にするには、非晶質シリコン膜６３上にシリコン酸化膜２２を厚く形成した後にその表面を平坦化した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【００７４】
｛３｝シリコン酸化膜２２は後工程でストッパ層９４と成るため、シリコン酸化膜２２を形成することによって全体の工程が複雑化することはない。
（第３実施形態）
図６に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第３実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００７５】
本実施形態において、図１２に示した従来の形態と異なるのは、以下の点である。
(1) ＴＦＴ１０６のゲート電極３１および補助容量ＳＣの補助容量電極３２の断面形状は矩形状を成しており、従来の形態のようなテーパ部は設けられていない。
【００７６】
(2) ゲート電極３１および補助容量電極３２の間には、透光性高熱伝導絶縁膜３３が形成されている。つまり、透光性高熱伝導絶縁膜３３はゲート電極３１を挟むように形成されている。そして、各電極３１，３２および透光性高熱伝導絶縁膜３３から成る表面は平坦化されている。
【００７７】
(3) ＴＦＴ１０６の能動層となる多結晶シリコン膜３４の各部分のグレインサイズはほぼ均一になっている。また、多結晶シリコン膜３４の膜厚は均一になっており、上記(2) のように、多結晶シリコン膜３４の下側（各電極３１，３２および透光性高熱伝導絶縁膜３３）が平坦化されているため、多結晶シリコン膜３４の表面も平坦化されている。
【００７８】
次に、本実施形態の製造方法を順次説明する。
工程１（図７（ａ）参照）；透明絶縁基板７１上に透光性高熱伝導絶縁膜３３を形成する。尚、透光性高熱伝導絶縁膜３３としてはダイヤモンド薄膜などがある。
【００７９】
工程２（図７（ｂ）参照）；透光性高熱伝導絶縁膜３３上にゲート電極３１および補助容量電極３２を形成するためのレジストパターン３５を形成する。
工程３（図７（ｃ）参照）；レジストパターン３５をエッチング用マスクとする異方性エッチング法を用い、透光性高熱伝導絶縁膜３３をエッチングすることにより、透光性高熱伝導絶縁膜３３に凹部３３ａを形成して、その凹部３３ａから透明絶縁基板７１を露出させる。
【００８０】
次に、スパッタ法を用い、透光性高熱伝導絶縁膜３３および凹部３３ａから露出した透明絶縁基板７１の上にクロム膜６１を形成し、透光性高熱伝導絶縁膜３３の凹部３３ａをクロム膜６１によって埋め込む。
【００８１】
工程４（図７（ｄ）参照）；全面エッチバック法を用い、透光性高熱伝導絶縁膜３３上に形成されたクロム膜６１を除去することにより、透光性高熱伝導絶縁膜３３およびクロム膜６１から成る表面を平坦化する。その結果、透光性高熱伝導絶縁膜３３の凹部３３ａに埋め込まれたクロム膜６１から成るゲート電極３１および補助容量電極３２が形成される。
【００８２】
工程５（図７（ｅ）参照）；プラズマＣＶＤ法を用い、各電極３１，３２および透光性高熱伝導絶縁膜３３の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成される。ここで、各電極３１，３２および透光性高熱伝導絶縁膜３３から成るデバイス表面は平坦化されているため、その上に均一な膜厚で形成された各膜７８，７９，６３の表面も全て平坦化される。
【００８３】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
続いて、ＥＬＡ法を用い、非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜３４を形成する。
【００８４】
ここで、ゲート電極３１および補助容量電極３２の間には、透光性高熱伝導絶縁膜３３が形成されている。そのため、ＥＬＡ法を行う際に、絶縁基板上の非晶質シリコン膜から基板への熱の逃げは、ゲート電極上の非晶質シリコン膜からの熱の逃げと大差がなくなる。従って、非晶質シリコン膜６３の各部分のアニール到達温度は、従来の形態の非晶質シリコン膜６３の各部分のアニール到達温度に比べれば、ほぼ均一にすることが可能となる。つまり、各電極３１，３２の間に透光性高熱伝導絶縁膜３３を設けることにより、非晶質シリコン膜６３の各部分に必要なレーザ結晶化エネルギーがより最適な条件に近づけられる。そのため、多結晶シリコン膜３４の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。
【００８５】
その後、多結晶シリコン膜３４にドレイン領域８２およびソース領域８３を形成し、図６に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００８６】
このように本実施形態によれば、以下の作用および効果を得ることができる。
<1> ＴＦＴ１０６の能動層となる多結晶シリコン膜３４において、各部分のグレインサイズはほぼ均一になっている。そのため、第１実施形態の前記（１）（２）と同様の作用および効果を得ることができる。
【００８７】
<2> 上記<1> のように多結晶シリコン膜３４の各部分のグレインサイズをほぼ均一にするには、ゲート電極３１および補助容量電極３２の間に透光性高熱伝導絶縁膜３３を設け、その上にゲート絶縁膜８０および非晶質シリコン膜６３を順次形成した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【００８８】
<3> 非晶質シリコン膜６３の表面が平坦化されているため、非晶質シリコン膜６３の全面に対してエキシマレーザ光を均一に照射するのが容易になる。従って、非晶質シリコン膜６３の各部分に与えられるレーザ結晶化エネルギーを均一化し易くなり、上記<1> の作用および効果をさらに高めることができる。
【００８９】
<4> ゲート電極３１にはテーパ部が設けられていないが、各電極３１，３２および透光性高熱伝導絶縁膜３３から成る表面は平坦化されている。そのため、ゲート絶縁膜８０の表面も平坦化され、その膜厚は均一化されて部分的に薄くなることはない。そして、ゲート電極７６の端部における電解集中も生じない。従って、ゲート電極３１の絶縁耐圧を十分に確保することができる。
【００９０】
（第４実施形態）
図８に、ボトムゲート構造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる第４実施形態のＬＣＤにおける画素１０２（画素部１０１）の概略断面を示す。
【００９１】
本実施形態において、図１２に示した従来の形態と異なるのは、以下の点である。
（１）透明絶縁基板７１の全面に透光性高熱伝導絶縁膜４２が形成されており、その透光性高熱伝導絶縁膜４２上にゲート電極７６および補助容量電極７７が形成されている。
【００９２】
（２）ＴＦＴ１０６の能動層となる多結晶シリコン膜４１の各部分のグレインサイズはほぼ均一になっている。
次に、本実施形態の製造方法を順次説明する。
【００９３】
工程１（図９（ａ）参照）；透明絶縁基板７１上に透光性高熱伝導絶縁膜４２を形成する。尚、透光性高熱伝導絶縁膜４２としてはダイヤモンド薄膜などがある。次に、スパッタ法を用い、透光性高熱伝導絶縁膜４２上にクロム膜６１を形成する。
【００９４】
工程２（図９（ｂ）参照）〜工程３（図９（ｃ）参照）；従来の形態の工程２（図１３（ｂ）参照）〜工程３（図１３（ｃ）参照）と同じである。
工程４（図９（ｄ）参照）；プラズマＣＶＤ法を用い、各電極７６，７７および透光性高熱伝導絶縁膜４２の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶質シリコン膜６３を連続的に形成する。その結果、透光性高熱伝導絶縁膜４２の上に各膜７８，７９から成るゲート絶縁膜８０が形成され、その上に非晶質シリコン膜６３が形成されたデバイス構造が得られる。
【００９５】
次に、アニール（処理温度；４００℃程度）を行い、非晶質シリコン膜６３中に取り込まれた水素を除去する脱水素処理を行う。
続いて、ＥＬＡ法を用い、非晶質シリコン膜６３の表面にエキシマレーザ光を照射することにより、非晶質シリコン膜６３を加熱して結晶化させ、多結晶シリコン膜４１を形成する。
【００９６】
ここで、ゲート電極７６の下側には透光性高熱伝導絶縁膜４２が形成されているため、絶縁基板上の非晶質シリコン膜から基板への熱の逃げは、ゲート電極上の非晶質シリコン膜からの熱の逃げと大差がなくなる。従って、非晶質シリコン膜６３の各部分のアニール到達温度は、従来の形態の非晶質シリコン膜６３の各部分のアニール到達温度に比べれば、ほぼ均一にすることができる。つまり、各電極３１，３２の間に透光性高熱伝導絶縁膜３３を設けることにより、非晶質シリコン膜６３の各部分に必要なレーザ結晶化エネルギーがより最適な条件に近づけられる。そのため、多結晶シリコン膜３４の各部分のグレインサイズは、従来の形態の多結晶シリコン膜８１の各部分のグレインサイズに比べれば、ほぼ均一になる。
【００９７】
その後、多結晶シリコン膜４１にドレイン領域８２およびソース領域８３を形成し、図８に示す各部材を形成することにより、各画素１０２から成る画素部１０１が完成する。
【００９８】
このように本実施形態によれば、以下の作用および効果を得ることができる。
[1] ＴＦＴ１０６の能動層となる多結晶シリコン膜４１において、各部分のグレインサイズはほぼ均一になっている。そのため、第１実施形態の前記（１）（２）と同様の作用および効果を得ることができる。
【００９９】
[2] 上記[1] のように多結晶シリコン膜４１の各部分のグレインサイズをほぼ均一にするには、透明絶縁基板７１上に透光性高熱伝導絶縁膜４２を形成し、その上にゲート電極７６、ゲート絶縁膜８０、非晶質シリコン膜６３を順次形成した上で、従来の形態と同様にＥＬＡ法を行うだけでよい。従って、その実施は簡単かつ容易である。
【０１００】
尚、上記各実施形態は以下のように変更してもよく、その場合でも同様の作用および効果を得ることができる。
〔１〕第１実施形態の工程４において、プラズマＣＶＤ法と全面エッチバック法を併用するのではなく、バイアススパッタ法を用いて表面が平坦な非晶質シリコン膜１２を形成する。
【０１０１】
〔２〕第２実施形態の工程４において、ＣＶＤ法と全面エッチバック法を併用するのではなく、バイアススパッタ法を用いて表面が平坦なシリコン酸化膜２２を形成する。
【０１０２】
〔３〕第２実施形態の工程４において、ＴＥＯＳ（TetraEthyl OrthSilicate ）膜から成る表面が平坦なシリコン酸化膜２２を用いることで、全面エッチバック法による平坦化工程を省く。
【０１０３】
〔４〕第１，第２，第４実施形態において、ゲート電極７６のテーパ部７６ｂを省く。この場合、前記したようなテーパ部７６ｂを設けることによる作用および効果については得られなくなるものの、各実施形態毎に説明した作用および効果については同様に得られる。
【０１０４】
〔５〕ゲート電極７６，３１および補助容量電極７７，３２を、クロム膜６１以外の高融点金属（モリブデン、タングステン、タンタル、ハフニウム、ジルコニウム、ニオブ、チタン、バナジウム、レニウム、イリジウム、オスミウム、ロジウムなど）単体の膜や高融点金属合金膜、または複数層の高融点金属膜によって形成する。
【０１０５】
〔６〕ＴＦＴ１０６を、ＬＤＤ構造ではなくシングルドレイン（Single Drain）構造またはマルチゲート構造とする。
〔７〕透明絶縁基板７１をセラミック基板やシリコン酸化膜などの絶縁層に置き代え、ＬＣＤではなく密着型イメージセンサや三次元ＩＣなどに適用する。
【０１０６】
〔８〕ＴＦＴ１０６を、エレクトロルミネッセンス素子を画素に用いたアクティブマトリックス方式の表示装置における画素駆動素子に適用する。
以上、各実施形態について説明したが、各実施形態から把握できる請求項以外の技術的思想について、以下にそれらの効果と共に記載する。
【０１０７】
（イ）前記レーザ光はエキシマレーザ光である表示装置の製造方法。
このようにすれば、効率的な結晶化を行うことができる。
【０１０８】
（ロ）前記レーザ光はエキシマレーザ光であり、当該エキシマレーザ光は前記平坦な絶縁膜に吸収され易い波長を有する表示装置の製造方法。
【０１０９】
このようにすれば、エキシマレーザ光が絶縁膜に一部吸収されるため、効果をさらに高めることができる。
【０１１０】
【発明の効果】
請求項１〜４に記載の発明によれば、非晶質シリコン膜から多結晶シリコン膜を形成する際に、多結晶シリコン膜の各部分のグレインサイズは均一になる。
【０１１４】
また、素子特性の不均一化やオン電流の低下を防止することが可能な薄膜トランジスタの製造方法を提供することができる。
【０１１７】
請求項５〜７に記載の発明によれば、歩留りの低下や表示不良の発生を防止することが可能なアクティブマトリックス方式の表示装置、密着型イメージセンサ、三次元ＩＣを提供することができる。
【図面の簡単な説明】
【図１】第１実施形態の画素の概略断面図。
【図２】第１実施形態の製造工程を説明するための概略断面図。
【図３】第１実施形態の作用を説明するための特性図。
【図４】第２実施形態の画素の概略断面図。
【図５】第２実施形態の製造工程を説明するための概略断面図。
【図６】第３実施形態の画素の概略断面図。
【図７】第３実施形態の製造工程を説明するための概略断面図。
【図８】第４実施形態の画素の概略断面図。
【図９】第４実施形態の製造工程を説明するための概略断面図。
【図１０】アクティブマトリックス方式ＬＣＤのブロック構成図。
【図１１】画素の等価回路図。
【図１２】従来の形態の画素の概略断面図。
【図１３】従来の形態の製造工程を説明するための概略断面図。
【図１４】従来の形態の作用を説明するための特性図。
【符号の説明】
１１，２１，３４，４１…多結晶シリコン膜
１２，６３…非晶質シリコン膜
２２…平坦な絶縁膜としてのシリコン酸化膜
３３，４２…透光性高熱伝導絶縁膜
７１…透明絶縁基板
７６，３１…ゲート電極
８０…ゲート絶縁膜
８２…ドレイン領域
８３…ソース領域
８２ａ，８３ａ…低濃度領域
８２ｂ，８３ｂ…高濃度領域
９３…チャネル領域
１０１…画素部
１０６…ＴＦＴ
Claims (7)
- 絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、
前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に表面が平坦となるように非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜の表面にレーザ光を照射することにより前記非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程と
を実行する薄膜トランジスタの製造方法において、
前記多結晶シリコン膜を形成する工程では、該多結晶シリコン膜におけるドレイン，ソース領域に対応する部分の膜厚を前記多結晶シリコン膜におけるチャネル領域に対応する部分の膜厚よりも厚く形成することで前記ドレイン，ソース領域に対応する部分における結晶化に必要なエネルギーと前記チャネル領域に対応する部分における結晶化に必要なエネルギーとを均一にし、前記ドレイン，ソース領域及び前記チャネル領域のグレインサイズを均一にすることを特徴とする薄膜トランジスタの製造方法。 - 絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、
前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜上に表面が平坦な絶縁膜を形成する工程と、
前記平坦な絶縁膜を介して前記非晶質シリコン膜の表面にレーザ光を照射することにより、該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程と、
前記平坦な絶縁膜をエッチングすることによりイオン注入用マスクを形成する工程と、
前記多結晶シリコン膜にドレイン，ソース領域及びチャネル領域を形成する工程と
を実行し、前記非晶質シリコン膜上の絶縁膜を、ドレイン，ソース領域に対応する部分の膜厚がチャネル領域に対応する部分の膜厚に比べて厚くなるように形成したことを特徴とする薄膜トランジスタの製造方法。 - 絶縁基板上に高融点金属又は高融点金属合金からなるゲート電極を形成する工程と、
前記絶縁基板上及び前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜上に表面が平坦な絶縁膜を形成する工程と、
前記平坦な絶縁膜を介して前記非晶質シリコン膜の表面にレーザ光を照射することにより、該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程と
を実行する薄膜トランジスタの製造方法において、
前記多結晶シリコン膜を形成する工程では、前記非晶質シリコン膜上の絶縁膜を、ドレイン，ソース領域に対応する部分の膜厚がチャネル領域に対応する部分の膜厚に比べて厚くなるように形成することで前記ドレイン，ソース領域に対応する部分における結晶化に必要なエネルギーと前記チャネル領域に対応する部分における結晶化に必要なエネルギーとを均一にし、前記ドレイン，ソース領域及び前記チャネル領域のグレインサイズを均一にすることを特徴とする薄膜トランジスタの製造方法。 - 請求項１〜請求項３のうち何れか１項に記載の薄膜トランジスタの製造方法において、前記レーザ光はＫｒＦエキシマレーザ光又はＡｒＦエキシマレーザ光である薄膜トランジスタの製造方法。
- 請求項１〜請求項４のうち何れか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを画素駆動素子として用いるアクティブマトリックス方式の表示装置。
- 請求項１〜請求項４のうち何れか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いる密着型イメージセンサ。
- 請求項１〜請求項４のうち何れか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを用いる三次元ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049797A JP3833327B2 (ja) | 1997-02-03 | 1997-02-03 | 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049797A JP3833327B2 (ja) | 1997-02-03 | 1997-02-03 | 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223903A JPH10223903A (ja) | 1998-08-21 |
| JP3833327B2 true JP3833327B2 (ja) | 2006-10-11 |
Family
ID=12028806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049797A Expired - Fee Related JP3833327B2 (ja) | 1997-02-03 | 1997-02-03 | 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833327B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4515469B2 (ja) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| TW459275B (en) | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| JP4179800B2 (ja) * | 2002-05-24 | 2008-11-12 | ソニー株式会社 | 表示装置及びその製造方法 |
| US7985605B2 (en) * | 2008-04-17 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
-
1997
- 1997-02-03 JP JP2049797A patent/JP3833327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223903A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207971B1 (en) | Thin film transistor suitable for use in an active matrix type display and method of fabricating the same | |
| US6133074A (en) | Thin film transistor and method of fabricating the same | |
| US6569716B1 (en) | Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2002299632A (ja) | 半導体装置及びアクティブマトリクス型表示装置 | |
| JP3774352B2 (ja) | 液晶表示装置 | |
| WO2010050161A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| US8530899B2 (en) | Thin film transistor, display device, and manufacturing method for thin film transistor and display device | |
| US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
| JP3833327B2 (ja) | 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ | |
| TWI400804B (zh) | 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法 | |
| JP2000206566A (ja) | 薄膜半導体装置 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| KR101631616B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3239024B2 (ja) | 半導体装置の製造方法 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| KR101338988B1 (ko) | 액정표시소자 제조방법 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| US8345203B2 (en) | Display device and manufacturing method thereof | |
| KR101343497B1 (ko) | 액정표시장치의 제조방법 | |
| TWI392941B (zh) | 液晶顯示器及其製造方法 | |
| JP2003243661A (ja) | 薄膜トランジスタとその製造方法 | |
| US20040227184A1 (en) | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| KR20060019130A (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |