[go: up one dir, main page]

KR100824880B1 - 유기 전계 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 전계 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100824880B1
KR100824880B1 KR1020060111300A KR20060111300A KR100824880B1 KR 100824880 B1 KR100824880 B1 KR 100824880B1 KR 1020060111300 A KR1020060111300 A KR 1020060111300A KR 20060111300 A KR20060111300 A KR 20060111300A KR 100824880 B1 KR100824880 B1 KR 100824880B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
forming
display device
light emitting
Prior art date
Application number
KR1020060111300A
Other languages
English (en)
Inventor
김종윤
최병덕
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060111300A priority Critical patent/KR100824880B1/ko
Priority to US11/785,101 priority patent/US8598780B2/en
Priority to JP2007109769A priority patent/JP4489092B2/ja
Priority to CN2007100978673A priority patent/CN101179111B/zh
Priority to EP07252164A priority patent/EP1921679B1/en
Application granted granted Critical
Publication of KR100824880B1 publication Critical patent/KR100824880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 얇은 두께로 유기 전계 발광 표시 장치를 제조하고, 제조 공정중 또는 제조 공정후 자외선이 기판을 통하여 반도체층 및 유기 전계 발광 소자에 전달되지 않도록 하며, 제조 공정중 기판의 휨 및 손상을 방지하고, 제조 공정 시간을 단축하는데 있다.
이를 위해 본 발명은 기판과, 상기 기판상에 형성된 비투과층과, 상기 비투과층상에 형성된 반도체층과, 상기 반도체층상에 형성된 게이트 절연막과, 상기 게이트 절연막상에 형성된 게이트 전극과, 상기 게이트 전극상에 형성된 층간 절연막과, 상기 층간 절연막상에 형성된 소스/드레인 전극과, 상기 소스/드레인 전극상에 형성된 절연막과, 상기 절연막상에 형성된 유기 전계 발광 소자로 이루어진 유기 전계 발광 표시 장치를 개시한다.
유기 전계 발광 표시 장치, 슬림 기판, 박형 기판, 비투과층, 반도체층

Description

유기 전계 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF AND MOVING DEVICE THEREFOR}
도 1은 통상의 유기 전계 발광 소자를 도시한 개략도이다.
도 2a 및 도 2b는 본 발명에 따른 유기 전계 발광 표시 장치를 도시한 단면도이다.
도 3은 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법을 도시한 순서도이다.
도 4a 내지 도 4i는 본 발명에 따른 유기 전계 발광 표시 장치의 제조 수순을 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101,102; 본 발명에 의한 유기 전계 발광 표시 장치
110; 기판 120; 버퍼층
130; 비투과층 140; 반도체층
142; 소스/드레인 영역 144; 채널 영역
150; 게이트 절연막 160; 게이트 전극
170; 층간 절연막 180; 소스/드레인 전극
186; 도전성 컨택 190; 절연막
192; 보호막 194; 평탄화막
200; 유기 전계 발광 소자 202; 애노드
204; 유기 박막 206; 캐소드
208; 도전성 비아 210; 화소 정의막
220; 마찰 방지층
본 발명은 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 보다 상세히는 얇은 두께로 유기 전계 발광 표시 장치를 제조하고, 제조 공정중 또는 제조 공정후 자외선이 기판을 통하여 반도체층 및 유기 전계 발광 소자에 전달되지 않으며, 제조 공정중 기판의 휨 및 손상을 방지하고, 제조 공정 시간을 단축할 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 유기 전계 발광 표시 장치는 형광성 또는 인광성 유기 화합물에 전류를 흘려줌으로써, 전자와 정공이 결합하여 자발광하는 표시 장치이다. 또한, 이러한 유기 전계 발광 표시 장치는 예를 들면 n×m개의 유기 전계 발광 소자들을 전압 구동 또는 전류 기입하여 영상을 표시할 수 있도록 되어 있다.
또한, 이러한 유기 전계 발광 소자는 도 1에 도시된 바와 같이 애노드(ITO), 유기 박막 및 캐소드 전극(metal)의 구조를 기본 구조로 한다. 상기 유기 박막은 전자와 정공이 만나 여기자(exciton)를 형성하여 발광하는 발광층(emitting layer, EML), 전자의 이동 속도를 적절히 조절하는 전자 수송층(electron transport layer, ETL), 정공의 이동 속도를 적절히 조절하는 정공 수송층(hole transport layer, HTL)으로 이루어질 수 있다. 또한, 상기 전자 수송층에는 전자의 주입 효율을 향상시키는 전자 주입층(electron injecting layer, EIL)이 형성되고, 상기 정공 수송층에는 정공의 주입 효율을 향상시키는 정공 주입층(hole injecting layer, HIL)이 더 형성될 수 있다.
이러한 유기 전계 발광 표시 장치는 광시야각, 초고속 응답, 자체 발광 등의 장점 때문에 소형에서 대형에 이르기까지의 어떠한 동영상 표시 장치로서도 손색이 없으며, 소비 전력이 작고, 백라이트(back light)가 필요없어 경량 및 박형으로 제작할 수 있다. 또한 저온에서 제조가 가능하며, 제조 공정이 단순하여 저가격화가 가능하다. 더욱이, 최근 유기 박막 재료 기술 및 공정 기술이 급속도로 성장하여 기존의 평판 표시 장치를 대체할 기술로 여겨지고 있다.
그런데, 최근의 휴대폰, PDA(Personal Digital Assistant), 노트북, 컴퓨터 모니터 및 텔레비전 등과 같은 전자 제품의 슬림(slim)화 추세에 따라, 상기 유기 전계 발광 표시 장치도 점차 대략 1mm 이하의 두께로 제조할 것을 요구하고 있다. 그러나, 현재의 유기 전계 발광 표시 장치는 봉지 기술을 대체할 만한 보호막 기술이 충분히 개발되지 못한 상황이어서, 두께를 1mm 이하로 제조하기 어렵다.
이에 따라, 두께 1mm 이하의 유기 전계 발광 표시 장치를 제조하기 위해, 일본 공개 특허 제2005-340182호, 일본 공개 특허 제2005-222930호 및 일본 공개 특허 제2005-222789호에 의하면, 두장의 글래스 기판에 각각 소자층(반도체층 및 유 기 전계 발광 소자 등)을 형성하고, 상기 각 소자층이 마주 보도록 글래스 기판을 합착하며, 이후 소자층이 없는 표면을 식각이나 연마 공정에 의해 제거함으로써, 슬림 유기 전계 발광 표시 장치를 제조하는 방법을 개시하고 있다.
그러나, 이러한 방법은 각각의 글래스 기판에 반도체층이나 유기 전계 발광 소자를 각각 형성한 후, 이를 합착하여 식각 또는 연마함으로써 제조 공정 시간이 매우 길어지는 문제가 있다. 더욱이, 이러한 종래의 방법은 어느 정도 완성된 글래스 기판을 합착함으로써, 합착 공정중 글래스 기판, 반도체층 및 유기 전계 발광 소자가 손상되거나 파손되는 경우가 많아 생산 수율이 낮고 따라서 제조 비용도 고가로 되는 문제가 있다.
물론, 글래스 기판의 두께를 미리 1mm 이하로 제조한 후 그것의 표면에 소자층을 형성하는 방법도 고려해 볼 수 있으나, 이 경우 상기 글래스 기판의 두께가 매우 얇아서 이송 공정중 상기 글래스 기판이 휘어지거나, 이송 장치에 기계적으로 접촉하여 파손되는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 박형의 유기 전계 발광 표시 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 제조 공정중 또는 제조 공정후 자외선이 기판을 통하여 반도체층 및 유기 전계 발광 소자에 입사되지 않도록 한 유기 전계 발광 표시 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 제조 공정중 기판의 휨 현상 및 파손 현상을 방지 하는데 있다.
본 발명의 또다른 목적은 유기 전계 발광 표시 장치의 제조 공정 시간을 단축함으로써 생산성을 높이고 또한 원가를 절감하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 유기 전계 발광 표시 장치는 기판과, 상기 기판상에 형성된 비투과층과, 상기 비투과층상에 형성된 반도체층과, 상기 반도체층상에 형성된 게이트 절연막과, 상기 게이트 절연막상에 형성된 게이트 전극과, 상기 게이트 전극상에 형성된 층간 절연막과, 상기 층간 절연막상에 형성된 소스/드레인 전극과, 상기 소스/드레인 전극상에 형성된 절연막과, 상기 절연막상에 형성된 유기 전계 발광 소자를 포함하여 이루어질 수 있다.
상기 비투과층은 자외선 차단제일 수 있다.
상기 비투과층은 자외선이 투과되지 않는 금속, 투명 자외선 차단제 및 불투명의 자외선 차단제중 선택된 어느 하나로 형성될 수 있다.
상기 비투과층은 크롬(Cr), 산화크롬(Cr2O3), 알루미늄(Al), 금(Au), 은(Ag), 산화마그네슘(MgO) 및 은합금(ATD)중 선택된 어느 하나로 형성될 수 있다.
상기 비투과층은 500~3000Å의 두께로 형성될 수 있다.
상기 비투과층과 반도체층 사이에는 버퍼층이 더 형성될 수 있다.
상기 기판과 비투과층 사이에는 버퍼층이 더 형성될 수 있다.
상기 기판은 0.05~1mm의 두께로 형성될 수 있다.
상기 기판은 글래스, 플라스틱 및 폴리머중 선택된 어느 하나로 형성될 수 있다.
상기 기판의 하면에는 마찰 방지층이 더 형성될 수 있다.
상기 기판의 하면에는 10~100㎛ 두께의 마찰 방지층이 더 형성될 수 있다.
상기 기판의 하면에는 유기 재료 및 무기 재료중 선택된 어느 하나의 마찰 방지층이 더 형성될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 유기 전계 발광 표시 장치의 제조 방법은 기판을 준비하는 단계와, 상기 기판을 두장 준비하여 합착하는 단계와, 상기 각 기판중 합착면의 반대면에 비투과층을 형성하는 단계와, 상기 각 비투과층상에 반도체층을 형성하는 단계와, 상기 각 반도체층상에 절연막을 형성하는 단계와, 상기 각 절연막상에 유기 전계 발광 소자를 형성하는 단계와, 상기 합착된 두장의 기판을 각각 분리하는 단계를 포함하여 이루어질 수 있다.
상기 비투과층 형성 단계는 자외선 차단제를 코팅하여 이루어질 수 있다.
상기 비투과층 형성 단계는 자외선이 투과되지 않는 금속, 투명 자외선 차단제 및 불투명의 자외선 차단제중 어느 하나를 형성하여 이루어질 수 있다.
상기 비투과층 형성 단계는 기판의 하면에 크롬(Cr), 산화크롬(Cr2O3), 알루미늄(Al), 금(Au), 은(Ag), 산화마그네슘(MgO) 및 은합금(ATD)중 선택된 어느 하나를 형성하여 이루어질 수 있다.
상기 비투과층 형성 단계는 500~3000Å 두께의 비투과층을 형성하여 이루어 질 수 있다.
상기 기판 준비 단계는 0.05~1mm 두께의 기판을 준비하여 이루어질 수 있다.
상기 기판 준비 단계는 글래스, 플라스틱 및 폴리머중 선택된 어느 하나로 형성된 기판을 준비하여 이루어질 수 있다.
상기 비투과층 형성 단계는 기판의 표면에 미리 버퍼층을 형성한 후 수행할 수 있다.
상기 반도체층 형성 단계는 비투과층 표면에 미리 버퍼층을 형성한 후 수행할 수 있다.
상기 기판 합착 단계는 기판과 기판 사이에 마찰 방지층을 형성하여 이루어질 수 있다.
상기 기판 합착 단계는 기판과 기판 사이에 10~100㎛ 두께의 마찰 방지층을 형성하여 이루어질 수 있다.
상기 기판 합착 단계는 기판과 기판 사이에 유기 재료 및 무기 재료중 선택된 어느 하나의 마찰 방지층을 형성하여 이루어질 수 있다.
상기 기판 분리 단계후에는 마찰 방지층을 제거하는 단계가 더 포함될 수 있다.
상기와 같이 하여 본 발명에 의한 유기 전계 발광 표시 장치는 0.05~1mm의 두께를 갖는 기판에 형성됨으로써, 최근의 슬림화 추세에 있는 휴대폰, PDA, 노트북, 컴퓨터 모니터 및 텔레비전 등과 같은 각종 디스플레이용 전자 제품에 쉽게 적 용할 수 있게 된다.
또한, 상기와 같이 하여 본 발명에 의한 유기 전계 발광 표시 장치는 버퍼층과 반도체층 사이 또는 기판과 버퍼층 사이에 비투과층을 형성함으로써, 제품의 사용중 자외선이 기판을 통하여 반도체층이나 유기 전계 발광 소자에 영향을 미치지 않게 된다.
상기와 같이 본 발명에 의한 유기 전계 발광 표시 장치의 제조 방법은 0.05~1mm의 두께를 갖는 기판을 두장 합착하여 반도체 공정 및 유기 박막 공정(물론, 각 공정에는 세정, 식각, 노광, 현상 및 열처리 등이 포함됨)을 동시에 수행함으로써, 전체 공정 시간을 대략 50% 정도 단축시킬 수 있게 된다.
또한, 상기와 같이 하여 본 발명에 의한 제조 방법은 버퍼층과 반도체층 사이 또는 기판과 버퍼층 사이에 비투과층을 형성함으로써, 제조 공정중 노광 공정에 의한 자외선이 반대편의 다른 기판에 영향을 주지 않게 된다.
또한, 상기와 같이 하여 본 발명에 의한 제조 방법은 합착된 기판 사이에 소정 두께의 마찰 방지층을 형성함으로써, 제조 공정중 기판이 휘어지거나 파손되지 않게 된다.
또한, 상기와 같이 하여 본 발명에 의한 제조 방법은 합착된 기판 사이에 마찰 방지층을 형성함으로써, 두장의 기판 합착시에도 기판끼리의 접촉을 방지하여 기판 손상을 방지할 수 있게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치(101,102)의 단면도가 도시되어 있다.
먼저 도 2a에 도시된 바와 같이 본 발명에 따른 유기 전계 발광 표시 장치(101)는 기판(110)과, 상기 기판(110)상에 형성된 버퍼층(120)과, 상기 버퍼층(120)상에 형성된 비투과층(130)과, 상기 비투과층(130)상에 형성된 반도체층(140)과, 상기 반도체층(140)상에 형성된 게이트 절연막(150)과, 상기 게이트 절연막(150)상에 형성된 게이트 전극(160)과, 상기 게이트 전극(160)상에 형성된 층간 절연막(170)과, 상기 층간 절연막(170)상에 형성된 소스/드레인 전극(180)과, 상기 소스/드레인 전극(180)상에 형성된 절연막(190)과, 상기 절연막(190)상에 형성된 유기 전계 발광 소자(200)와, 상기 유기 전계 발광 소자(200)의 외주연인 절연막(190)에 형성된 화소 정의막(210)과, 상기 기판(110)의 하면에 형성된 마찰 방지층(220)을 포함할 수 있다.
상기 기판(110)은 상면과 하면이 대략 평평하며, 상면과 하면 사이의 두께는 대략 0.05~1mm 정도로 형성될 수 있다. 상기 기판(110)의 두께가 대략 0.05mm 이하인 경우에는 공정중 세정, 식각 및 열처리 공정 등에 의해 손상되기 쉽고 또한 외력에 약한 단점이 있다. 또한, 상기 기판(110)의 두께가 대략 1mm 이상인 경우에는 최근의 슬림화 추세에 있는 각종 표시 장치에 적용하기 곤란하다. 또한, 상기 기판(110)은 통상의 글래스, 플라스틱, 폴리머 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.
상기 버퍼층(120)은 상기 기판(110)의 상면에 형성될 수 있다. 이러한 버퍼층(120)은 하기할 반도체층(140)이나 유기 전계 발광 소자(200)쪽으로 습기(H2O), 수소(H2) 또는 산소(O2) 등이 상기 기판(110)을 관통하여 침투하지 않도록 하는 역할을 한다. 이를 위해, 상기 버퍼층(120)은 반도체 공정중 쉽게 형성할 수 있는 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), 무기막 및 그 등가물중 선택된 적어도 어느 하나로 형성할 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 물론, 이러한 버퍼층(120)은 필요에 따라 생략될 수도 있다.
상기 비투과층(130)은 상기 버퍼층(120)의 상면에 형성될 수 있다. 이러한 비투과층(130)은 두장의 기판(110)을 합착하여 반도체층(140) 및 유기 전계 발광 소자(200) 등을 형성하는 제조 공정중 자외선이 반대측의 다른 기판쪽으로 투과되지 않도록 하는 역할을 한다. 물론, 상기 비투과층(130)은 기판(110)이 낱개로 분리된 후 외부의 자외선이 반도체층(140)이나 유기 전계 발광 소자(200)쪽으로 투과하지 못하도록 하는 역할도 한다. 이러한 비투과층(130)은 실질적으로 자외선 차단제 및 그 등가물중 선택된 어느 하나로 형성될 수 있다. 더불어, 상기 비투과층(130)은 자외선이 투과되지 않는 절연 금속, 투명 자외선 차단제, 불투명의 자외선 차단제 및 그 등가물중 선택된 어느 하나로 형성될 수도 있다. 또한, 상기 비투과층(130)이 금속일 경우 이는 크롬(Cr), 산화크롬(Cr2O3), 알루미늄(Al), 금(Au), 은(Ag), 산화마그네슘(MgO), 은합금(ATD) 및 그 등가물중 선택된 어느 하나로 형성 될 수 있으나 여기서 그 재질을 한정하는 것은 아니다. 물론, 이러한 비투과층(130)은 하기할 반도체층(140)에 전기적으로 쇼트되지 않도록 표면에 별도의 절연 처리를 할 수도 있다. 물론, 자체 재질이 절연성일 경우에는 이러한 절연 처리가 필요없다. 또한, 이러한 비투과층(130)은 500~3000Å의 두께로 형성함이 바람직하다. 상기 비투과층(130)의 두께가 500Å 이하일 경우에는 자외선 차단율이 낮아 제조 공정중이나 공정후에 상기 반도체층(140)이나 유기 전계 발광 소자(200)에 영향을 줄 수 있고, 또한 상기 비투과층(130)의 두께가 3000Å 이상일 경우에는 충분한 자외선 차단 효율에도 불구하고 두께가 과도하게 두꺼워질 수 있다.
상기 반도체층(140)은 상기 비투과층(130)의 상면에 형성될 수 있다. 이러한 반도체층(140)은 상호 대향되는 양측에 형성된 소스/드레인 영역(142)과, 상기 소스/드레인 영역(142) 사이에 형성된 채널 영역(144)으로 이루어질 수 있다. 일례로 상기 반도체층(140)은 박막 트랜지스터일 수 있다. 이러한 박막 트랜지스터는 아모퍼스 실리콘(amorphous Si) 박막 트랜지스터, 폴리 실리콘(poly Si) 박막 트랜지스터, 유기 박막 트랜지스터, 마이크로 실리콘(micro Si, 아모퍼스 실리콘과 폴리 실리콘 사이의 그레인 사이즈를 갖는 실리콘) 박막 트랜지스터 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으나 본 발명에서 상기 박막 트랜지스터의 종류를 한정하는 것은 아니다. 또한, 상기 박막 트랜지스터가 폴리 실리콘 박막 트랜지스터일 경우, 상기 폴리 실리콘 박막 트랜지스터는 저온에서 레이저를 이용하여 결정화는 방법, 금속을 이용하여 결정화하는 방법, 높은 압력을 이용하여 결정화하는 방법 및 그 등가 방법중 선택된 어느 하나의 방법일 수 있으나, 본 발명에서 상 기 폴리 실리콘의 결정화 방법을 한정하는 것은 아니다. 상기 레이저를 이용하여 결정화하는 방법은 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), TDX(Thin Beam Direction Crystallization) 등의 방식 가능하나 이러한 방법으로 본 발명을 한정하는 것은 아니다. 또한, 금속을 이용하여 결정화하는 방법은 SPC(Solid Phases Crystallization), MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization), SGS(Super Grained Silicon) 등이 가능하나 이러한 방식으로 본 발명을 한정하는 것은 아니다. 물론, 상기 박막 트랜지스터는 PMOS, NMOS 및 그 등가 형태중 선택된 적어도 어느 하나일 수 있으나, 본 발명에서 상기 박막 트랜지스터의 도전 형태를 한정하는 것도 아니다.
상기 게이트 절연막(150)은 상기 반도체층(140)의 상면에 형성될 수 있다. 물론, 이러한 게이트 절연막(150)은 상기 반도체층(140)의 외주연인 비투과층(130) 위에도 형성될 수 있다. 또한, 상기 게이트 절연막(150)은 반도체 공정중 쉽게 얻을 수 있는 실리콘 산화막, 실리콘 질화막, 무기막 또는 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
상기 게이트 전극(160)은 상기 게이트 절연막(150)의 상면에 형성될 수 있다. 좀더 구체적으로, 상기 게이트 전극(160)은 상기 반도체층(140)중 채널 영역(134)과 대응되는 게이트 절연막(150) 위에 형성될 수 있다. 주지된 바와 같이 이러한 게이트 전극(160)은 상기 게이트 절연막(150) 하부의 채널 영역(134)에 전계를 인가함으로써, 상기 채널 영역(134)에 정공 또는 전자의 채널이 형성되도록 한다. 또한, 상기 게이트 전극(160)은 통상의 금속(Mo, MoW, Ti, Cu, Al, AlNd, Cr, Mo 합금, Cu 합금, Al 합금 등), 도핑된 폴리 실리콘 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 층간 절연막(170)은 상기 게이트 전극(160)의 상면에 형성될 수 있다. 물론, 이러한 층간 절연막(170)은 상기 게이트 전극(160)의 외주연인 게이트 절연막(150) 위에도 형성될 수 있다. 또한, 상기 층간 절연막(170)은 폴리머 계열, 플라스틱 계열, 유리 계열 및 그 등가 계열중 선택된 어느 하나로 형성될 수 있으나 여기서 상기 층간 절연막(170)의 재질을 한정하는 것은 아니다.
상기 소스/드레인 전극(180)은 상기 층간 절연막(170)의 상면에 형성될 수 있다. 물론, 상기 소스/드레인 전극(180)과 반도체층(140) 사이에는 층간 절연막(170)을 관통하는 도전성 컨택(186)(electrically conductive contact)이 형성될 수 있다. 즉, 상기 도전성 컨택(186)에 의해 상기 반도체층(140)중 소스/드레인 영역(142)과 소스/드레인 전극(180)이 상호 전기적으로 연결된다. 더불어, 상기 소스/드레인 전극(180)은 상기 게이트 전극(160)과 같은 금속 재질로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 한편, 상기와 같은 반도체층(140)(즉, 박막 트랜지스터)은 통상 동일 평면 구조(coplanar structure)로 정의될 수 있다. 그러나, 본 발명에 개시된 반도체층(140)은 동일 평면 구조로만 한정되는 것은 아니고, 지금까지 알려진 모든 박막 트랜지스터의 구조 예를 들면, 반전 동일 평면 구조(inverted coplanar structure), 지그재그형 구조(staggered structure), 반전 지그재그형 구조(inverted staggered structure) 및 그 등가 구조중 선택된 적어도 어느 하나가 가능하며, 본 발명에서 상기 반도체층(140)의 구조를 한정하는 것은 아니다.
상기 절연막(190)은 상기 소스/드레인 전극(180)의 상면에 형성될 수 있다. 이러한 절연막(190)은 다시 보호막(192)과, 상기 보호막(192)의 상면에 형성된 평탄화막(194)을 포함하여 이루어질 수 있다. 상기 보호막(192)은 상기 소스/드레인 전극(180) 및 층간 절연막(170)을 덮으며, 상기 소스/드레인 전극(180) 및 게이트 전극(160) 등을 보호하는 역할을 한다. 이러한 보호막(192)은 통상의 무기막 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 상기 보호막(192)의 재질을 한정하는 것은 아니다. 더불어, 상기 평탄화막(194)은 상기 보호막(192)을 덮는다. 이러한 평탄화막(194)은 소자 전체의 표면을 평탄하게 해주는 것으로서 BCB(Benzo Cyclo Butene), 아크릴 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 유기 전계 발광 소자(200)는 상기 절연막(190)의 상면에 형성될 수 있다. 이러한 유기 전계 발광 소자(200)는 다시 애노드(202), 상기 애노드(202)의 상면에 형성된 유기 전계 발광 박막(204) 및 상기 유기 전계 발광 박막(204)의 상면에 형성된 캐소드(206)를 포함할 수 있다. 상기 애노드(202)는 ITO(Induim Tin Oxide), ITO(Induim Tin Oxide)/Ag, ITO(Induim Tin Oxide)/Ag/ITO(IZO:Indium Zinc Oxide) 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으나, 본 발명에서 상기 애노드(202)의 재질을 한정하는 것은 아니다. 상기 ITO는 일함수가 균일하여 유기 전계 발광 박막(204)에 대한 정공 주입 장벽이 작은 투명 도전막이고, 상기 Ag는 전면 발광 방식에서 특히 유기 전계 발광 박막(204)으로터의 빛을 상면으로 반사시키는 막이다. 한편, 상기 유기 전계 발광 박막(204)은 전자와 정공이 만나 여기자(exciton)를 형성하여 발광하는 발광층(emitting layer, EML), 전자의 이동 속도를 적절히 조절하는 전자 수송층(electron transport layer, ETL), 정공의 이동 속도를 적절히 조절하는 정공 수송층(hole transport layer, HTL)으로 이루어질 수 있다. 또한, 상기 전자 수송층에는 전자의 주입 효율을 향상시키는 전자 주입층(electron injecting layer, EIL)이 형성되고, 상기 정공 수송층에는 정공의 주입 효율을 향상시키는 정공 주입층(hole injecting layer, HIL)이 더 형성될 수 있다. 더불어, 상기 캐소드(206)는 Al, MgAg 합금, MgCa 합금 및 그 등가물중 선택된 적어도 어느 하나일 수 있으나 본 발명에서 상기 캐소드(206)의 재질을 한정하는 것은 아니다. 다만, 본 발명에서 전면 발광식을 택할 경우 상기 Al은 두께를 매우 얇게 해야 하는데, 그럴 경우 저항이 높아져 전자 주입 장벽이 커지는 단점이 있다. 상기 MgAg 합금은 상기 Al에 비해 전자 주입 장벽이 작고, 상기 MgCa 합금은 상기 MgAg 합금에 비해 전자 주입 장벽이 더 낮다. 그러나, 이러한 MgAg 합금 및 MgCa 합금은 주변 환경에 민감하고 산화되어 절연층을 형성할 수 있으므로 외부와의 차단을 완벽하게 해주어야 한다. 더불어, 상기 유기 전계 발광 소자(200)중 애노드(202)와 상기 소스/드레인 전극(180)은 상기 절연막(190)(보호막(192), 평탄화막(194))을 관통하여 형성된 도전성 비아(208)(electrically conductive via)에 의해 상호 전기적으로 연결될 수 있다. 한편, 여기에서 본 발명은 기판(110)의 상부 방향으로 발광하는 전면 발광 방식을 중심으로 설명했으나, 이에 한정되지 않고 기 판(110)의 하부 방향으로 발광하는 배면 발광 방식 또는 기판(110)의 상부와 하부 방향으로 동시에 발광하는 양면 발광에도 모두 적용 가능하다.
상기 화소 정의막(210)은 상기 유기 전계 발광 소자(200)의 외주연으로서 상기 절연막(190)의 상면에 형성될 수 있다. 이러한 화소 정의막(210)은 적색 유기 전계 발광 소자, 녹색 유기 전계 발광 소자, 청색 유기 전계 발광 소자 사이의 경계를 명확히 해주워 화소 사이의 발광 경계 영역이 명확해지도록 한다. 또한, 이러한 화소 정의막(210)은 폴리이미드(polyimide) 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으나, 여기서 상기 화소 정의막(210)의 재질을 한정하는 것은 아니다.
한편, 본 발명에 따른 유기 전계 발광 표시 장치(101)는 상기 기판(110)의 하면에 마찰 방지층(220)이 더 형성될 수 있다. 이러한 마찰 방지층(220)은 두장의 기판(110)을 합착하여 반도체층(140) 및 유기 전계 발광 소자(200) 등을 형성하는 공정중 양기판(110)이 서로 접촉되지 않도록 하는 역할을 한다. 더불어, 이러한 마찰 방지층(220)은 두장의 기판(110)이 합착된 상태에서, 전체적인 두께가 두꺼워지도록 함으로써 소정 강성을 확보하여 기판의 이송 공정 등에서 휘어짐 현상이나 파손 현상이 방지되도록 한다. 이러한 마찰 방지층(220)은 유기 재료, 무기 재료 및 그 등가물중 선택된 어느 하나를 이용하여 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다. 또한, 상기 마찰 방지층(220)은 10~100㎛의 두께로 형성함이 바람직하다. 상기 마찰 방지층(220)의 두께가 10㎛ 이하일 경우에는 제조 공정중 기판과 기판끼리 접촉할 수 있고, 상기 마찰 방지층(220)의 두께가 100㎛ 이상일 경우에는 기판(110)의 전체 두께가 과도하게 두꺼워질 수 있다.
다음으로, 도 2b에 도시된 바와 같이 본 발명에 따른 유기 전계 발광 표시 장치(102)는 상기 기판(110)과, 버퍼층(120) 사이에 비투과층(130)이 형성될 수 있다. 물론, 이러한 비투과층(130)의 재질이나 두께는 상술한 바와 동일하다. 이와 같이 비투과층(130)을 버퍼층(120)의 상면이 아닌, 기판(110)과 버퍼층(120) 사이에 형성함으로써, 혹시 있을 수 있는 비투과층(130)과 반도체층(140) 사이의 전기적 쇼트 현상을 원천적으로 방지할 수 있게 된다.
도 3을 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법이 순서도로서 도시되어 있다.
도시된 바와 같이 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법은 기판 준비 단계(S1)와, 기판 합착 단계(S2)와, 버퍼층 형성 단계(S3)와, 비투과층 형성 단계(S4)와, 반도체층 형성 단계(S5)와, 절연막 형성 단계(S6)와, 유기 전계 발광 소자 형성 단계(S7)와, 기판 분리 단계(S8)와, 마찰 방지층 제거 단계(S9)를 포함할 수 있다.
도 4a 내지 도 4i를 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법이 단면도로서 도시되어 있다. 상기 도 3 및 도 4a 내지 도 4i를 참조하여, 본 발명에 의한 유기 전계 발광 표시 장치의 제조 방법을 순차적으로 설명한다.
먼저 도 4a에 도시된 바와 같이 상기 기판 준비 단계(S1)에서는, 상면과 하면이 대략 평평하고 일정 두께를 갖는 기판(110)을 제공한다.
상기 기판(110)은 통상의 글래스, 플라스틱, 폴리머 및 그 등가물중 선택된 어느 하나로 준비할 수 있으나, 본 발명에서 상기 기판(110)의 재질이나 종류를 한정하는 것은 아니다. 또한, 상기 기판(110)은 두께가 대략 0.05~1mm 정도인 것을 준비함이 좋다. 상기 기판(110)의 두께가 대략 0.05mm 이하인 경우에는 제조 공정중 세정, 식각 및 열처리 공정 등에 의해 손상되기 쉽고 취급이 어려우며 또한 외력에 파손되기 쉬운 단점이 있다. 또한, 상기 기판(110)의 두께가 대략 1mm 이상인 경우에는 최근의 슬림화 추세에 있는 각종 표시 장치에 적용하기 곤란한 단점이 있다.
도 4b에 도시된 바와 같이 상기 기판 합착 단계(S2)에서는, 상기와 같은 기판(110)을 두장 준비하여 상호 합착한다.
이때, 상기 기판(110)과 기판(110)의 직접적인 마찰을 피하고 또한 제조 공정중 일정한 강성을 유지할 수 있도록, 상기 기판(110)과 기판(110) 사이에는 마찰 방지층(220)을 더 개재할 수 있다. 이러한 마찰 방지층(220)은 통상의 유기 재료, 무기 재료 및 그 등가물중 선택된 적어도 어느 하나를 증착하거나 코팅하여 형성할 수 있으나, 본 발명에서 상기 마찰 방지층(220)의 재질 및 형성 방법을 한정하는 것은 아니다. 물론, 이러한 마찰 방지층(220)은 유기 전계 발광 표시 장치의 완성후 제거하게 된다면, 쉽게 제거할 수 있는 재질로 형성함이 좋다. 이러한 재질로 예를 들면 유기 물질인 포토 레지스트(photo resist)가 가능하나 여기서 그 재질을 한정하는 것은 아니다. 더불어, 상기 기판(110)의 가장 자리 또는 전체 영역에는 제조 공정중 두장의 기판(110)이 서로 분리되지 않도록 합착제(도면에 도시되지 않 음)를 더 개재할 수도 있다. 이러한 합착제는 통상의 에폭시 접착제, 자외선 경화 접착제 및 그 등가물중 선택된 적어도 어느 하나를 이용할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 또한, 상기 마찰 방지층(220)은 각 기판(110)에 미리 형성한 후, 이를 상호 합착할 수도 있지만, 두장의 기판(110)을 합착제를 개재하여 합착한 후 상기 양기판(110) 사이에 형성된 틈으로 액체 성분의 마찰 방지층(220)을 주입하여 형성할 수도 있다. 즉, 상기 두장의 기판(110) 사이에 액체 성분의 마찰 방지층(220)을 주입하면, 모세관 현상에 의해 용이하게 주입되기 때문이다. 물론, 이러한 액체 성분의 마찰 방지층(220)의 형성 후에는 소정 온도로 기판(110)을 열처리함으로써, 상기 마찰 방지층(220)이 경화되도록 함이 좋다.
도 4c에 도시된 바와 같이 상기 버퍼층 형성 단계(S3)에서는, 마찰 방지층(220)이 형성된 면의 반대면인 각 기판(110)의 표면에 일정 두께의 버퍼층(120)을 형성한다. 이러한 버퍼층(120)은 실리콘 산화막, 실리콘 질화막, 무기막 및 그 등가물중 선택된 적어도 어느 하나를 이용하여 형성한다. 상기 버퍼층(120)은 수분, 수소 또는 산소 등이 상기 기판(110)을 통하여 반도체층(140) 또는 유기 전계 발공 소자(190)에 전달되지 않도록 하는 역할을 한다. 물론, 이러한 버퍼층(120)은 그 표면에 비투과층(130) 또는 반도체층(140) 등이 잘 형성되도록 도와주는 역할도 한다.
더불어, 이러한 버퍼층(120)은 어느 일측의 기판에 먼저 형성하고, 이어서 다른 기판에 순차적으로 형성하거나, 또는 양측의 기판에 동시 형성할 수 있다.
도 4d에 도시된 바와 같이 상기 비투과층 형성 단계(S4)에서는, 상기 버퍼 층(120)의 표면에 일정 두께의 비투과층(130)을 형성한다.
상기 비투과층(130)은 합착된 두장의 기판(110)중 어느 한 기판(110)에 반도체층(140) 및 유기 전계 발광 소자(200) 등을 형성하는 공정중 노광용 자외선이 반대측의 다른 기판(110)쪽으로 투과되지 않도록 반사하는 역할을 한다. 물론, 상기 비투과층(130)은 기판(110)이 낱개로 분리된 후 외부의 자외선이 반도체층(140)이나 유기 전계 발광 소자(200)쪽으로 투과하지 못하고 반사되도록 하는 역할도 한다. 이러한 비투과층(130)은 실질적으로 자외선 차단제 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있다. 더불어, 상기 비투과층(130)은 자외선이 투과되지 않는 절연 금속, 투명 자외선 차단제, 불투명의 자외선 차단제 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수도 있다. 또한, 상기 비투과층(130)이 금속일 경우 크롬(Cr), 산화크롬(Cr2O3), 알루미늄(Al), 금(Au), 은(Ag), 산화마그네슘(MgO), 은합금(ATD) 및 그 등가물중 선택된 적어도 어느 하나로 형성될 수 있으나 여기서 그 재질을 한정하는 것은 아니다. 물론, 이러한 비투과층(130)은 절연 처리를 함으로써 하기할 반도체층(140)과 전기적으로 쇼트되지 않도록 함이 바람직하다. 또한, 이러한 비투과층(130)은 500~3000Å의 두께로 형성함이 바람직하다. 상기 비투과층(130)의 두께가 500Å 이하일 경우에는 자외선 차단율이 낮아 제조 공정중이나 공정후에 상기 반도체층(140)이나 유기 전계 발광 소자(200)에 영향을 줄 수 있고, 또한 상기 비투과층(130)의 두께가 3000Å 이상일 경우에는 충분한 자외선 차단 효율에도 불구하고 두께가 과도하게 두꺼워질 수 있다.
한편, 이러한 비투과층(130)은 상기 버퍼층(120)의 표면이 아닌 기판(110)의 표면에 직접 형성하는 것도 가능하다. 즉, 기판(110)의 표면에 먼저 비투과층(130)을 형성하고, 이어서 상기 비투과층(130)의 표면에 버퍼층(120)을 형성하는 것이다. 이와 같이 비투과층(130)을 버퍼층(120)의 형성전에 미리 형성하게 되면, 상기 비투과층(130)과 반도체층(140) 사이에 발생할 수 있는 전기적 쇼트 현상을 원천적으로 방지할 수 있다.
더불어, 이러한 비투과층(130)은 PECVD(Plasma Enhanced Chemical Vapor Depostion), LPCVD(Low Pressure Chemical Vapor Depostion), 스퍼터링(sputtering), 코팅 및 그 등가 방식중 선택된 어느 하나의 방법으로 형성할 수 있으나, 여기서 그 형성 방법을 한정하는 것은 아니다.
물론, 이러한 비투과층(130) 역시 어느 일측의 기판에 먼저 형성하고, 이어서 다른 기판에 순차적으로 형성하거나, 또는 양측의 기판에 동시 형성할 수 있다.
도 4e에 도시된 바와 같이 상기 반도체층 형성 단계(S5)에서는, 상기 비투과층(130)의 표면에 반도체층(140)을 형성한다.
이러한 반도체층(140)은 상호 대향되는 양측에 형성된 소스/드레인 영역(142)과, 상기 소스/드레인 영역(142) 사이에 형성된 채널 영역(144)으로 이루어질 수 있다. 일례로 상기 반도체층(140)은 박막 트랜지스터일 수 있다. 이러한 박막 트랜지스터는 아모퍼스 실리콘(amorphous Si) 박막 트랜지스터, 폴리 실리콘(poly Si) 박막 트랜지스터, 유기 박막 트랜지스터, 마이크로 실리콘(micro Si) 박막 트랜지스터 및 그 등가물중 선택된 적어도 어느 하나로 형성할 수 있으나 본 발명에서 상기 박막 트랜지스터의 종류를 한정하는 것은 아니다.
또한, 상기 박막 트랜지스터가 폴리 실리콘 박막 트랜지스터일 경우, 아모퍼스 실리콘을 상기 비투과층(130) 위에 형성한 후(또는 버퍼층(120) 위에 형성한 후), 저온에서 레이저를 이용하여 결정화는 방법, 금속을 이용하여 결정화하는 방법, 높은 압력을 이용하여 결정화하는 방법 및 그 등가 방법중 선택된 적어도 어느 하나의 방법으로 결정화할 수 있다. 그러나, 본 발명에서 상기 폴리 실리콘의 결정화 방법을 한정하는 것은 아니다.
물론, 상기 아모퍼스 실리콘은 예를 들어 PECVD, LPCVD, 스퍼터링 및 그 등가 방식중 선택된 적어도 어느 하나의 방법으로 형성할 수 있으며, 여기서 상기 아모퍼스 실리콘의 형성 방법을 한정하는 것은 아니다. 더불어, 이러한 아모퍼스 실리콘의 결정화 이후에는 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 박리 등의 공정을 통해 원하는 위치에 원하는 개수의 반도체층(140)을 형성한다.
한편, 상기 레이저를 이용하여 아모퍼스 실리콘을 폴리 실리콘으로 결정화하는 방법으로 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), TDX(Thin Beam Direction Crystallization) 등의 방식 가능하나 이러한 방법으로 본 발명을 한정하는 것도 아니다. 또한, 금속을 이용하여 결정화하는 방법으로서는 SPC(Solid Phases Crystallization), MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization), SGS(Super Grained Silicon) 등이 가능하나 이러한 방식으로 본 발명을 한정하는 것은 아니다.
또한, 상기 박막 트랜지스터는 PMOS, NMOS 및 그 등가 형태중 선택된 적어도 어느 하나일 수 있으나, 본 발명에서 상기 박막 트랜지스터의 도전 형태를 한정하는 것도 아니다.
상기 반도체층(140)의 표면에는 예를 들면, PECVD, LPCVD, 스퍼터링 및 그 등가 방법중 선택된 어느 하나의 방법으로 일정 두께의 게이트 절연막(150)을 형성한다. 물론, 이러한 게이트 절연막(150)은 상기 반도체층(140)의 외주연인 비투과층(130) 위에도 형성할 수 있다. 또한, 상기 게이트 절연막(150)은 반도체 공정중 쉽게 얻을 수 있는 실리콘 산화막, 실리콘 질화막, 무기막 및 그 등가물중 선택된 적어도 어느 하나로 형성할 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
더불어, 상기 게이트 절연막(150)의 상면에는 예를 들면 PECVD, LPCVD, 스퍼터링 및 그 등가 방법중 선택된 어느 하나의 방법으로 게이트 전극(160)을 형성한다. 물론, 상기와 같은 증착 공정 이후에는 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 박리 등의 공정을 통해 원하는 위치에 원하는 개수의 게이트 전극(160)을 형성한다. 즉, 상기 게이트 전극(160)은 상기 반도체층(140)중 채널 영역(134)과 대응되는 게이트 절연막(150) 위에 형성할 수 있다. 이러한 게이트 전극(160)은 상기 게이트 절연막(150) 하부의 채널 영역(134)에 전계를 인가함으로써, 상기 채널 영역(134)에 정공 또는 전자의 채널이 형성되도록 한다. 또한, 상기 게이트 전극(160)은 통상의 금속(Mo, MoW, Ti, Cu, Al, AlNd, Cr, Mo 합금, Cu 합금, Al 합금 등), 도핑된 폴리 실리콘 및 그 등가물중 선택된 적어도 어느 하나를 이용하여 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
또한, 상기 게이트 전극(160)의 상면에는 층간 절연막(170)을 형성한다. 이러한 층간 절연막(170)은 상기 게이트 전극(160)의 외주연인 게이트 절연막(150) 위에도 형성할 수 있다. 또한, 상기 층간 절연막(170)은 폴리머 계열, 플라스틱 계열, 유리 계열 및 그 등가 계열중 선택된 어느 하나로 형성할 수 있으나 여기서 상기 층간 절연막(170)의 재질을 한정하는 것은 아니다. 물론, 상기 층간 절연막(170)중 소스/드레인 영역(142)과 대응되는 영역은 식각 공정을 통하여 상기 소스/드레인 영역(142)이 외부로 노출되도록 한다. 이러한 노출된 영역을 통상 컨택홀이라 하며, 이러한 컨택홀에는 차후 도전성 컨택이 형성된다.
또한, 상기 층간 절연막(170)의 상면에는 예를 들면 PECVD, LPCVD, 스퍼터링 및 그 등가 방법중 선택된 어느 하나의 방법으로 소스/드레인 전극(180)을 형성한다. 물론, 상기와 같은 증착 공정 이후에는 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 박리 등의 공정을 통해 원하는 위치에 원하는 개수의 소스/드레인 전극(180)을 형성한다. 더불어, 상기 소스/드레인 전극(180)과 반도체층(140)의 소스/드레인 영역(142) 사이에는 상기 층간 절연막(170)을 관통하는 도전성 컨택(186)(electrically conductive contact)을 형성한다. 물론, 상기 도전성 컨택(186)은 상술한 바와 같이 미리 형성된 컨택홀을 충진하며 형성된다.
상기 도전성 컨택(186)에 의해 상기 반도체층(140)과 소스/드레인 전극(180)이 전기적으로 상호 연결된다. 이러한 도전성 컨택(186) 역시 상기 게이트 전극(160) 및 소스/드레인 전극(180)과 같은 재료를 이용하여 형성할 수 있으며, 여기서 상기 도전성 컨택(186)의 재질을 한정하는 것은 아니다.
또한, 상기 소스/드레인 전극(180)은 상기 게이트 전극(160)과 같은 금속 재질로 형성할 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 한편, 상기와 같은 반도체층(140)(즉, 박막 트랜지스터)은 통상 동일 평면 구조(coplanar structure)로 정의된다. 그러나, 본 발명에 개시된 반도체층(140)은 동일 평면 구조로만 한정되는 것은 아니고, 지금까지 알려진 모든 박막 트랜지스터의 구조 예를 들면, 반전 동일 평면 구조(inverted coplanar structure), 지그재그형 구조(staggered structure), 반전 지그재그형 구조(inverted staggered structure) 및 그 등가 구조중 선택된 적어도 어느 하나가 가능하며, 본 발명에서 상기 반도체층(140)의 구조를 한정하는 것은 아니다.
상기 반도체층(140)은 일측의 기판(110)에 먼저 형성한 후, 타측의 기판(110)에 형성할 수 있다. 즉, 일측의 기판상에서 반도체층(140)을 완성하고, 타측의 기판에서 다시 반도체층(140)을 완성할 수 있다. 더불어, 이러한 반도체층(140)은 공정별로 일측과 타측의 기판을 뒤집어가면서 순차적으로 형성할 수도 있다. 더욱이, 상기 반도체층(140)은 공정 장비가 허락한다면 양측의 기판에서 동시에 형성하여 완성할 수도 있다.
도 4f에 도시된 바와 같이 상기 절연막 형성 단계(S6)에서는 상기 반도체층(140)(즉, 소스/드레인 전극(180) 및 층간 절연막(170)의 상면) 위에 일정 두께의 절연막(190)을 형성한다.
상기 절연막(190)은 보호막(192)과 평탄화막(194)으로 이루어질 수 있다. 물론, 보호막(192)을 먼저 형성하고, 이어서 상기 보호막(192)의 위에 평탄화막(194) 을 형성한다. 상기 보호막(192)은 상기 소스/드레인 전극(180) 및 층간 절연막(170)을 덮으며, 상기 소스/드레인 전극(180) 및 게이트 전극(160) 등을 보호하는 역할을 한다. 물론, 상기 보호막(192) 및 평탄화막(194)에는 상기 소스/드레인 전극(180)과 대응되는 영역을 식각하여 비아홀을 미리 형성해 둔다. 이러한 비아홀에는 차후 도전성 비아를 형성한다. 상기 보호막(192)은 통상의 무기막 및 그 등가물중 선택된 적어도 어느 하나를 증착 또는 코팅하여 형성할 수 있으나, 본 발명에서 상기 보호막(192)의 재질이나 형성 방법을 한정하는 것은 아니다. 더불어, 보호막(192) 위에는 평탄화막(194)을 형성한다. 이러한 평탄화막(194)은 소자 전체의 표면을 평탄하게 해주는 것으로서 BCB(Benzo Cyclo Butene), 아크릴 및 그 등가물중 선택된 적어도 어느 하나를 코팅 또는 증착하여 형성할 수 있으나, 본 발명에서 상기 평탄화막(194)의 재질이나 형성 방법을 한정하는 것은 아니다.
상기 절연막(190)은 일측의 기판(110)에 형성한 후, 타측의 기판(110)에 형성할 수 있다. 즉, 일측의 기판상에서 절연막(190)을 먼저 완성하고, 타측의 기판에서 다시 절연막(190)을 완성할 수 있다. 더불어, 이러한 절연막(190)은 공정별로 일측과 타측의 기판을 뒤집어가면서 순차적으로 형성할 수도 있다. 더욱이, 상기 절연막(190)은 공정 장비가 허락한다면 양측의 기판에서 동시에 형성하여 완성할 수도 있다.
도 4g에 도시된 바와 같이 유기 전계 발광 소자 형성 단계(S7)에서는 상기 절연막(190) 위에 박막 형태로 유기 전계 발광 소자(200)를 형성한다.
좀더 구체적으로, 상기 절연막(190) 위에 애노드(202), 유기 전계 발광 박 막(204) 및 캐소드(206)를 순차적으로 형성한다.
상기 애노드(202)는 ITO(Induim Tin Oxide), ITO(Induim Tin Oxide)/Ag, ITO(Induim Tin Oxide)/Ag/ITO(IZO:Indium Zinc Oxide) 및 그 등가물중 선택된 어느 하나를 증착하여 형성할 수 있으나, 본 발명에서 상기 애노드(202)의 재질이나 형성 방법을 한정하는 것은 아니다. 일례로, 상기 애노드(202)는 RF 스퍼터링, DC 스퍼터링, 이온빔 스퍼터링 및 진공 증착 방법중 선택된 어느 하나의 방법으로 형성할 수 있다. 이후, 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 박리 등의 공정을 통해 원하는 위치에 원하는 면적의 애노드(202)를 형성한다. 물론, 이때 상기 애노드(202)는 상기 절연막(190)을 관통하는 도전성 비아(208)를 통하여 상기 소스/드레인 전극(180)에 전기적으로 연결된다.
여기서, 상기 ITO는 일함수가 균일하여 유기 전계 발광 박막(204)에 대한 정공 주입 장벽이 작은 투명 도전막 역할을 하고, 상기 Ag는 전면 발광 방식에서 특히 유기 전계 발광 박막(204)으로터의 빛을 상면으로 반사시키는 역할을 한다.
상기 유기 전계 발광 박막(204)은 주지된 바와 같이 정공의 주입 효율을 향상시키는 정공 주입층(hole injecting layer, HIL), 정공의 이동 속도를 적절히 조절하는 정공 수송층(hole transport layer, HTL), 전자와 정공이 만나 여기자(exciton)를 형성하여 발광하는 발광층(emitting layer, EML), 전자의 이동 속도를 적절히 조절하는 전자 수송층(electron transport layer, ETL), 전자의 주입 효율을 향상시키는 전자 주입층(electron injecting layer, EIL)을 순차적으로 형성하여 이루어질 수 있으나, 이러한 층 종류로 본 발명을 한정하는 것은 아니다. 일 례로, 이러한 유기 전계 발광 박막(204)은 용액 상태로 도포하는 스핀 코팅, 딥 코팅, 스프레이법, 스크린 인쇄법, 잉크젯 프린팅법 등의 습식 코팅 방법으로 형성하거나, 또는 스퍼터링, 진공 증착 등의 건식 코팅 방법으로 형성할 수 있다.
상기 유기 전계 발광 박막(204)중 전자 주입층 표면에는 상기 캐소드(206)를 형성한다. 이러한 캐소드(206)는 Al, MgAg 합금, MgCa 합금 및 그 등가물중 선택된 적어도 어느 하나를 증착하여 형성할 수 있으나, 본 발명에서 상기 캐소드(206)의 재질이나 형성 방법을 한정하는 것은 아니다. 일례로, 상기 캐소드(206)는 RF 스퍼터링, DC 스퍼터링, 이온빔 스퍼터링 및 진공 증착 방법중 선택된 어느 하나의 방법으로 형성될 수 있다. 이후, 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 박리 등의 공정을 통해 원하는 위치에 원하는 면적의 캐소드(206)를 형성한다.
더불어, 본 발명에서 전면 발광식을 택할 경우 캐소드(206)로서 상기 Al을 사용하게 되면 빛 방출율을 크게 하기 위해 두께를 매우 얇게 해야 하는데, 그럴 경우 저항이 높아져 전자 주입 장벽이 커질 수 있다. 따라서, 이때에는 캐소드(206)로서 Al보다 전자 주입 장벽이 낮은 MgAg 합금, MgCa 합금 및 그 등가물중 선택된 적어도 어느 하나를 이용할 수 있다. 물론, 이밖에도 상기 캐소드(206)는 상기 ITO 및 IZO중 선택된 어느 하나로 형성할 수도 있다.
여기서, 상기 MgAg 합금 및 MgCa 합금은 주변 환경에 민감하고 산화되어 절연층을 형성할 수 있으므로 외부와의 차단을 완벽하게 해주어야 한다.
더불어, 이러한 캐소드(206)의 형성 후에는 각 유기 전계 발광 소자(200)간 의 경계가 명확해지도록 화소 정의막(210)을 형성한다. 이러한 화소 정의막(210)은 통상의 폴리이미드 및 그 등가물중 선택된 적어도 어느 하나를 코팅하거나 증착하여 형성한다. 물론, 이러한 코팅이나 증착후에는 통상의 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 박리 등의 공정을 통해 상술한 유기 전계 발광 소자(200)가 외부로 노출되도록 한다.
더욱이, 여기에서 본 발명은 기판(110)의 상부 방향으로 발광하는 전면 발광 방식을 중심으로 설명했으나, 이에 한정되지 않고 기판(110)의 하부 방향으로 발광하는 배면 발광 방식 또는 기판(110)의 상부와 하부 방향으로 동시에 발광하는 양면 발광에도 모두 적용 가능하다.
상기 유기 전계 발광 소자(200)는 일측의 기판(110)에 형성한 후, 타측의 기판(110)에 형성할 수 있다. 즉, 일측의 기판상에서 유기 전계 발광 소자(200)를 완성하고, 타측의 기판에서 다시 유기 전계 발광 소자(200)를 완성할 수 있다. 더불어, 이러한 유기 전계 발광 소자(200)는 공정별로 일측과 타측의 기판을 뒤집어가면서 순차적으로 형성할 수도 있다. 더욱이, 상기 유기 전계 발광 소자(200)는 공정 장비가 허락한다면 양측의 기판에서 동시에 형성하여 완성할 수도 있다.
도 4h에 도시된 바와 같이 기판 분리 단계(S8)에서는 지금까지 합착되어 공정이 진행된 각각의 기판(110)을 각각 분리한다. 즉, 두장의 기판(110)을 각각 접착하고 있는 합착제를 소잉 툴(sawing tool) 등을 이용하여 제거함으로써, 각각의 기판(110)을 분리한다. 물론, 이러한 기판(110)의 분리에 의해 상기 기판(110)의 일측에는 아직 마찰 방지층(220)이 잔존하는 상태가 된다. 더불어, 도면에 도시되 어 있지는 않지만 상기 소잉 전 또는 소잉 후에는 봉지재를 이용하여 봉지 기판을 접착하는 공정이 당연히 포함될 수 있다. 물론, 상기 봉지 기판에는 수분 등을 흡수하기 위해 투명 흡습제가 형성될 수 있다.
본 발명은 상기와 같은 기판(110)의 분리 단계를 마지막으로 종료할 수 있다. 즉, 이러한 기판(110)의 분리 단계후 셀 테스트, FPC(Flexible Printed Circuit) 본딩, 모듈 테스트, 신뢰성 테스트를 거쳐 제품으로서 출하될 수도 있다. 물론, 상기 셀 테스트는 소잉 단계전에 기판(110)에 셀 테스트를 위한 영역을 별도로 만들어 수행할 수도 있다.
한편, 상기와 같이 기판(110)의 분리 단계를 마지막 공정으로 채택하게 되면, 당연히 완성된 유기 전계 발광 표시 장치중 기판(110)의 일측 표면에는 마찰 방지층(230)이 그대로 잔존해 있을 수 있다. 이러한 마찰 방지층(230)은 자외선의 투과를 방지하는 동시에, 기판(110)의 표면을 외부 환경으로부터 보호하는 역할을 할 수도 있다.
상기와 같이 하여 본 발명은 예를 들어 기판(110)의 두께가 0.5mm일 경우 이러한 기판(110)을 두장 합착하여 제조 공정을 수행함으로써, 제조 공정중에는 1mm 이상의 합착 기판(110)으로 취급하게 된다. 따라서, 제조 공정중 합착 기판(110)의 강성이 높아져 휨 현상이나 파손 현상을 방지할 수 있고, 또한 반도체층 형성 공정, 유기 전계 발광 소자 형성 공정 등을 용이하게 수행할 수 있다. 물론, 제품의 완성후에는 낱개의 기판(110)으로 다시 분리됨으로써, 대략 0.5mm 정도의 슬림 기판을 얻을 수 있다.
도 4i에 도시된 바와 같이 마찰 방지층 제거 단계(S9)에서는, 상기 기판(110)에 형성된 마찰 방지층(220)을 제거한다. 즉, 이러한 마찰 방지층(220)은 소정 화학 용액을 이용하여 기판(110)으로부터 제거하거나, 또는 연마기 등을 이용하는 기판(110)으로부터 제거한다. 따라서, 이러한 마찰 방지층(220)을 제거하게 되면, 완성된 유기 전계 발광 표시 장치중 기판(110)의 표면에는 어떠한 마찰 방지층(220)도 잔존하지 않게 되고, 또한 두께는 더욱 얇아진다. 물론, 본 발명은 이러한 마찰 방지층(220)이 잔존하도록 하여 자외선을 차단하거나 외부 충격 보호용으로 사용할 수 있으나, 이미 기판(110) 내부에 비투과층(130)이 형성되어 있음으로써, 상기 마찰 방지층(220)을 잔존시키지 않아도 된다.
상기와 같이 하여 본 발명에 의한 유기 전계 발광 표시 장치는 0.05~1mm의 두께를 갖는 기판에 형성됨으로써, 최근의 슬림화 추세에 있는 휴대폰, PDA, 노트북, 컴퓨터 모니터 및 텔레비전 등과 같은 각종 디스플레이용 전자 제품에 쉽게 적용할 수 있는 효과가 있다.
또한, 상기와 같이 하여 본 발명에 의한 유기 전계 발광 표시 장치는 버퍼층과 반도체층 사이 또는 기판과 버퍼층 사이에 비투과층을 형성함으로써, 제품의 사용중 자외선이 기판을 통하여 반도체층이나 유기 전계 발광 소자에 영향을 미치지 않는 효과가 있다.
상기와 같이 본 발명에 의한 유기 전계 발광 표시 장치의 제조 방법은 0.05~1mm의 두께를 갖는 기판을 두장 합착하여 반도체 공정 및 유기 박막 공정(물 론, 각 공정에는 세정, 식각, 노광, 현상 및 열처리 등이 포함됨)을 동시에 수행함으로써, 전체 공정 시간을 대략 50% 정도 단축시킬 수 있는 효과가 있다.
또한, 상기와 같이 하여 본 발명에 의한 제조 방법은 버퍼층과 반도체층 사이 또는 기판과 버퍼층 사이에 비투과층을 형성함으로써, 제조 공정중 노광 공정에 의한 자외선이 반대편의 다른 기판에 영향을 주지 않는 효과가 있다.
또한, 상기와 같이 하여 본 발명에 의한 제조 방법은 합착된 기판 사이에 소정 두께의 마찰 방지층을 형성함으로써, 제조 공정중 기판이 휘어지거나 파손되지 않는 효과가 있다.
또한, 상기와 같이 하여 본 발명에 의한 제조 방법은 합착된 기판 사이에 마찰 방지층을 형성함으로써, 두장의 기판 합착시에도 기판끼리의 접촉을 방지하여 기판 손상을 방지할 수 있는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 유기 전계 발광 표시 장치 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (25)

  1. 기판;
    상기 기판에 형성된 비투과층;
    상기 비투과층에 형성된 반도체층;
    상기 반도체층에 형성된 게이트 절연막;
    상기 게이트 절연막에 형성된 게이트 전극;
    상기 게이트 전극에 형성된 층간 절연막;
    상기 층간 절연막에 형성된 소스/드레인 전극;
    상기 소스/드레인 전극에 형성된 절연막; 및
    상기 절연막에 형성된 유기 전계 발광 소자를 포함하고,
    상기 비투과층은 500~3000Å의 두께로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 비투과층은 자외선 차단제인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  3. 제 1 항에 있어서, 상기 비투과층은 자외선이 투과되지 않는 금속, 투명 자외선 차단제 및 불투명의 자외선 차단제중 선택된 어느 하나로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  4. 제 1 항에 있어서, 상기 비투과층은 크롬(Cr), 산화크롬(Cr2O3), 알루미늄(Al), 금(Au), 은(Ag), 산화마그네슘(MgO) 및 은합금(ATD)중 선택된 어느 하나로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  5. 삭제
  6. 제 1 항에 있어서, 상기 비투과층과 반도체층 사이에는 버퍼층이 더 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  7. 제 1 항에 있어서, 상기 기판과 비투과층 사이에는 버퍼층이 더 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  8. 제 1 항에 있어서, 상기 기판은 0.05~1mm의 두께로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  9. 제 1 항에 있어서, 상기 기판은 글래스, 플라스틱 및 폴리머중 선택된 어느 하나로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  10. 제 1 항에 있어서, 상기 기판의 하면에는 마찰 방지층이 더 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  11. 제 1 항에 있어서, 상기 기판의 하면에는 10~100㎛ 두께의 마찰 방지층이 더 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  12. 제 1 항에 있어서, 상기 기판의 하면에는 유기 재료 및 무기 재료중 선택된 어느 하나의 마찰 방지층이 더 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  13. 기판을 준비하는 단계;
    상기 기판을 두장 준비하여 합착하는 단계;
    상기 각 기판중 합착면의 반대면에 비투과층을 형성하는 단계;
    상기 각 비투과층상에 반도체층을 형성하는 단계;
    상기 각 반도체층상에 절연막을 형성하는 단계;
    상기 각 절연막상에 유기 전계 발광 소자를 형성하는 단계; 및
    상기 합착된 두장의 기판을 각각 분리하는 단계를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 비투과층 형성 단계는 자외선 차단제를 코팅하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  15. 제 13 항에 있어서, 상기 비투과층 형성 단계는 자외선이 투과되지 않는 금속, 투명 자외선 차단제 및 불투명의 자외선 차단제중 어느 하나를 형성하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  16. 제 13 항에 있어서, 상기 비투과층 형성 단계는 기판의 하면에 크롬(Cr), 산화크롬(Cr2O3), 알루미늄(Al), 금(Au), 은(Ag), 산화마그네슘(MgO) 및 은합금(ATD)중 선택된 어느 하나를 형성하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  17. 제 13 항에 있어서, 상기 비투과층 형성 단계는 500~3000Å 두께의 비투과층을 형성하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  18. 제 13 항에 있어서, 상기 기판 준비 단계는 0.05~1mm 두께의 기판을 준비하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  19. 제 13 항에 있어서, 상기 기판 준비 단계는 글래스, 플라스틱 및 폴리머중 선택된 어느 하나로 형성된 기판을 준비하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  20. 제 13 항에 있어서, 상기 비투과층 형성 단계는 기판의 표면에 미리 버퍼층을 형성한 후 수행함을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  21. 제 13 항에 있어서, 상기 반도체층 형성 단계는 비투과층 표면에 미리 버퍼층을 형성한 후 수행함을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  22. 제 13 항에 있어서, 상기 기판 합착 단계는 기판과 기판 사이에 마찰 방지층을 형성하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  23. 제 13 항에 있어서, 상기 기판 합착 단계는 기판과 기판 사이에 10~100㎛ 두께의 마찰 방지층을 형성하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  24. 제 13 항에 있어서, 상기 기판 합착 단계는 기판과 기판 사이에 유기 재료 및 무기 재료중 선택된 어느 하나의 마찰 방지층을 형성하여 이루어짐을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  25. 제 22 항에 있어서, 상기 기판 분리 단계후에는 마찰 방지층을 제거하는 단 계가 더 포함된 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
KR1020060111300A 2006-11-10 2006-11-10 유기 전계 발광 표시 장치 및 그 제조 방법 KR100824880B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060111300A KR100824880B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치 및 그 제조 방법
US11/785,101 US8598780B2 (en) 2006-11-10 2007-04-13 Organic light emitting display and fabrication method thereof
JP2007109769A JP4489092B2 (ja) 2006-11-10 2007-04-18 有機電界発光表示装置及び有機電界発光表示装置の製造方法
CN2007100978673A CN101179111B (zh) 2006-11-10 2007-04-20 有机发光显示器及其制造方法
EP07252164A EP1921679B1 (en) 2006-11-10 2007-05-25 Organic light emitting display and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111300A KR100824880B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100824880B1 true KR100824880B1 (ko) 2008-04-23

Family

ID=38969945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111300A KR100824880B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8598780B2 (ko)
EP (1) EP1921679B1 (ko)
JP (1) JP4489092B2 (ko)
KR (1) KR100824880B1 (ko)
CN (1) CN101179111B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017494B1 (ko) 2009-02-20 2011-02-25 연세대학교 산학협력단 ＩｎＺｎＯ 박막 및 그 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100770127B1 (ko) * 2006-11-10 2007-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100963075B1 (ko) * 2008-10-29 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
KR101084263B1 (ko) * 2009-12-14 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
TWI495091B (zh) * 2012-02-16 2015-08-01 Au Optronics Corp 陣列基板及多晶矽層的製作方法
CN104425542B (zh) * 2013-08-26 2017-08-04 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN106410027B (zh) * 2013-09-24 2019-11-05 京东方科技集团股份有限公司 柔性显示基板及其制备方法、柔性显示装置
CN105097874B (zh) * 2015-06-01 2019-02-19 合肥鑫晟光电科技有限公司 一种oled显示器件及其制作方法、显示装置
US9799713B2 (en) 2015-07-23 2017-10-24 Apple Inc. Organic light-emitting diode display with barrier layer
US10121843B2 (en) 2015-09-30 2018-11-06 Apple Inc. Corrosion resistant test lines
US9786790B2 (en) * 2015-12-10 2017-10-10 Industrial Technology Research Institute Flexible device
JP2019032456A (ja) * 2017-08-09 2019-02-28 株式会社ジャパンディスプレイ 押圧センサを備える表示装置
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN110459564A (zh) * 2019-08-01 2019-11-15 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置
CN111916462B (zh) * 2020-07-30 2022-12-23 北海惠科光电技术有限公司 一种基板、制备基板的方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040106808A (ko) * 2003-06-11 2004-12-18 삼성에스디아이 주식회사 평판 표시 장치
KR20050051646A (ko) * 2005-02-18 2005-06-01 후지쯔 가부시끼가이샤 유기 ｅｌ 소자 및 그 제조 방법
KR20050064352A (ko) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 유기전계발광소자의 제조방법
KR20060099743A (ko) * 2005-03-14 2006-09-20 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20070014494A (ko) * 2005-07-28 2007-02-01 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070047633A (ko) * 2005-11-02 2007-05-07 삼성에스디아이 주식회사 유기전계발광소자 및 그 제조방법

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917810B2 (ja) 1975-06-12 1984-04-24 セイコーエプソン株式会社 回路基板の製造方法
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
US5504605A (en) * 1993-06-02 1996-04-02 Hitachi, Ltd. Liquid crystal display module having cut-away portions of the back frame for weight reduction and heat dissipation
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0980476A (ja) * 1995-09-12 1997-03-28 Nec Corp アクティブマトリックス基板とその製造方法
JPH09211482A (ja) 1996-01-31 1997-08-15 Sharp Corp 液晶表示装置
US5986401A (en) * 1997-03-20 1999-11-16 The Trustee Of Princeton University High contrast transparent organic light emitting device display
JP3874871B2 (ja) 1997-02-10 2007-01-31 シャープ株式会社 液晶表示装置の製造方法
US5998919A (en) * 1997-09-10 1999-12-07 Samsung Electronics Co., Ltd. Image display devices including image display screen shields
GB9803764D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
JP2000150145A (ja) 1998-11-02 2000-05-30 Toyota Motor Corp Ｅｌ素子の密封方法
EP1127381B1 (en) * 1998-11-02 2015-09-23 3M Innovative Properties Company Transparent conductive oxides for plastic flat panel displays
JP3450213B2 (ja) * 1999-03-18 2003-09-22 Ｎｅｃエレクトロニクス株式会社 フラットパネル型表示装置
JP2000298264A (ja) 1999-04-13 2000-10-24 Samukon:Kk 液晶表示装置用ガラス基板の製造方法とそれを用いた液晶表示装置
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
JP2001319776A (ja) 2000-05-12 2001-11-16 Semiconductor Energy Lab Co Ltd Ｅｌパネルの作製方法
WO2002067632A1 (fr) * 2001-02-21 2002-08-29 Matsushita Electric Industrial Co., Ltd. Element lumineux et procede de preparation de ce dernier
JP2002350833A (ja) 2001-05-30 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
US6735982B2 (en) * 2001-07-12 2004-05-18 Intel Corporation Processing relatively thin glass sheets
KR100782937B1 (ko) 2001-07-24 2007-12-07 엘지.필립스 엘시디 주식회사 유기전계발광소자
US6660547B2 (en) * 2001-07-26 2003-12-09 Osram Opto Semiconductors Gmbh Stabilization for thin substrates
FR2829723B1 (fr) * 2001-09-14 2004-02-20 Saint Gobain Vitrage de securite fonctionnalise
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US6731064B2 (en) * 2001-11-20 2004-05-04 International Business Machines Corporation Yield enchancement pixel structure for active matrix organic light-emitting diode displays
KR100656490B1 (ko) 2001-11-26 2006-12-12 삼성에스디아이 주식회사 풀칼라 유기전계 발광표시소자 및 그의 제조방법
KR100483988B1 (ko) * 2001-11-29 2005-04-15 삼성에스디아이 주식회사 투명도전막의 투과도 변형방법
JP2003173872A (ja) 2001-12-06 2003-06-20 Sony Corp アライメント方法、パターン形成方法及びアライメント装置、並びに有機エレクトロルミネッセンス表示装置及びその製造方法
KR100472502B1 (ko) * 2001-12-26 2005-03-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100491143B1 (ko) 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
KR100845557B1 (ko) * 2002-02-20 2008-07-10 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP2003282235A (ja) 2002-03-25 2003-10-03 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
TW595254B (en) * 2002-03-29 2004-06-21 Sanyo Electric Co Electroluminescense display device
JP2003317953A (ja) 2002-04-26 2003-11-07 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造装置及び電子機器
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101169371B1 (ko) 2002-10-30 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP2004170910A (ja) 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2004192969A (ja) * 2002-12-12 2004-07-08 Hitachi Displays Ltd 有機ｅｌ表示装置
JP4218338B2 (ja) 2002-12-24 2009-02-04 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100904523B1 (ko) * 2002-12-26 2009-06-25 엘지디스플레이 주식회사 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TW578441B (en) * 2003-01-10 2004-03-01 Au Optronics Corp Top emission active matrix OLED and fabricating method thereof
WO2004075607A1 (ja) 2003-02-20 2004-09-02 Fujitsu Limited 有機ｅｌ素子及びその製造方法
US7304005B2 (en) * 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP2004311421A (ja) * 2003-03-27 2004-11-04 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス素子
US7365442B2 (en) * 2003-03-31 2008-04-29 Osram Opto Semiconductors Gmbh Encapsulation of thin-film electronic devices
US7247986B2 (en) * 2003-06-10 2007-07-24 Samsung Sdi. Co., Ltd. Organic electro luminescent display and method for fabricating the same
KR100527195B1 (ko) 2003-07-25 2005-11-08 삼성에스디아이 주식회사 유기전계 발광표시장치
KR100542997B1 (ko) * 2003-08-07 2006-01-20 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4373159B2 (ja) 2003-08-21 2009-11-25 株式会社半導体エネルギー研究所 発光装置
JP2005071646A (ja) * 2003-08-28 2005-03-17 Chi Mei Electronics Corp 有機ｅｌディスプレイおよびその製造方法
JP2005077945A (ja) * 2003-09-02 2005-03-24 Toshiba Matsushita Display Technology Co Ltd 表示装置の製造方法
JP2005085705A (ja) 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
KR20050029826A (ko) 2003-09-23 2005-03-29 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4497881B2 (ja) * 2003-09-30 2010-07-07 三洋電機株式会社 有機ｅｌ素子および有機ｅｌパネル
JP2005135977A (ja) * 2003-10-28 2005-05-26 Renesas Technology Corp 半導体装置の製造方法及び半導体製造装置
JP4759917B2 (ja) 2003-12-16 2011-08-31 ソニー株式会社 薄膜デバイスの製造方法、薄膜デバイスおよび液晶表示装置
JP3646120B1 (ja) 2004-02-05 2005-05-11 西山ステンレスケミカル株式会社 有機エレクトロルミネッセンスディスプレイ（以下、有機ｅｌｄ）パネルの製造方法、および、有機ｅｌｄパネル用ガラス基板の薄型化方法
GB0406540D0 (en) 2004-03-24 2004-04-28 Koninkl Philips Electronics Nv Electroluminescent display devices
KR100615214B1 (ko) 2004-03-29 2006-08-25 삼성에스디아이 주식회사 평판 디스플레이 장치
KR100984362B1 (ko) * 2004-04-02 2010-09-30 삼성전자주식회사 유기 발광 표시판
JP2005340182A (ja) 2004-04-30 2005-12-08 Toyota Industries Corp Ｅｌ装置の基板の薄型化方法及び貼り合わせ基板の分断方法
KR20050112031A (ko) 2004-05-24 2005-11-29 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
JP2005340011A (ja) 2004-05-27 2005-12-08 Seiko Epson Corp 電気光学装置及び電子機器
KR100603350B1 (ko) * 2004-06-17 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
JP2006058814A (ja) 2004-08-24 2006-03-02 Sony Corp 表示装置
US7365494B2 (en) * 2004-12-03 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2005222930A (ja) 2004-12-15 2005-08-18 Nishiyama Stainless Chem Kk 有機エレクトロルミネッセンスディスプレイパネルの製造方法、および、有機エレクトロルミネッセンスディスプレイパネル用ガラス基板の薄型化方法
JP2006216456A (ja) * 2005-02-04 2006-08-17 Seiko Instruments Inc 有機電子デバイスの製造方法
JP2006270511A (ja) 2005-03-24 2006-10-05 Fuji Xerox Co Ltd 情報処理装置、データ送信方法および情報処理プログラム
JP4466536B2 (ja) 2005-10-26 2010-05-26 パナソニック電工株式会社 照明装置
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100770127B1 (ko) * 2006-11-10 2007-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040106808A (ko) * 2003-06-11 2004-12-18 삼성에스디아이 주식회사 평판 표시 장치
KR20050064352A (ko) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 유기전계발광소자의 제조방법
KR20050051646A (ko) * 2005-02-18 2005-06-01 후지쯔 가부시끼가이샤 유기 ｅｌ 소자 및 그 제조 방법
KR20060099743A (ko) * 2005-03-14 2006-09-20 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20070014494A (ko) * 2005-07-28 2007-02-01 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070047633A (ko) * 2005-11-02 2007-05-07 삼성에스디아이 주식회사 유기전계발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017494B1 (ko) 2009-02-20 2011-02-25 연세대학교 산학협력단 ＩｎＺｎＯ 박막 및 그 제조 방법

Also Published As

Publication number Publication date
EP1921679B1 (en) 2012-03-14
US8598780B2 (en) 2013-12-03
CN101179111A (zh) 2008-05-14
EP1921679A2 (en) 2008-05-14
JP2008124419A (ja) 2008-05-29
JP4489092B2 (ja) 2010-06-23
EP1921679A3 (en) 2010-12-01
US20080111477A1 (en) 2008-05-15
CN101179111B (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
KR100824880B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100770127B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100839750B1 (ko) 유기 전계 발광 표시 장치
KR100770104B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법과 이를 위한이송 장치
WO2016052151A1 (ja) 有機ｅｌ表示装置およびその製造方法、並びに電子機器
CN101226953A (zh) 有机发光二极管显示器及其制造方法
JP4169733B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR102002959B1 (ko) 표시 장치의 제조 방법
KR100804539B1 (ko) 유기 발광 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061110

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070928

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080326

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080417

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080417

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140401

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180128