[go: up one dir, main page]

KR101017494B1 - ＩｎＺｎＯ 박막 및 그 제조 방법 - Google Patents

ＩｎＺｎＯ 박막 및 그 제조 방법 Download PDF

Info

Publication number
KR101017494B1
KR101017494B1 KR1020090014560A KR20090014560A KR101017494B1 KR 101017494 B1 KR101017494 B1 KR 101017494B1 KR 1020090014560 A KR1020090014560 A KR 1020090014560A KR 20090014560 A KR20090014560 A KR 20090014560A KR 101017494 B1 KR101017494 B1 KR 101017494B1
Authority
KR
South Korea
Prior art keywords
thin film
precursor solution
izo
moles
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090014560A
Other languages
English (en)
Other versions
KR20100095328A (ko
Inventor
문주호
구창영
김동조
송근규
정영민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090014560A priority Critical patent/KR101017494B1/ko
Publication of KR20100095328A publication Critical patent/KR20100095328A/ko
Application granted granted Critical
Publication of KR101017494B1 publication Critical patent/KR101017494B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 ZnO에 In이 도핑된 비정질 산화물 반도체 박막으로서, 상기 산화물 반도체 박막은 In과 Zn의 조성비가 몰%로 60:40 ~ 40:60의 범위이고, In과 Zn을 포함하는 전구체 용액을 300℃ 이하에서 열처리하여 얻어진 것을 특징으로 하는 InZnO 박막을 제공한다. 상기 박막은 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn과 In을 포함하는 제1물질 및 제2물질을 이용하여 용액 공정에 의하여 형성할 수 있다. 특히 열처리 온도를 300℃ 이하로 낮출 수 있어 저가 공정에 의하여 새로운 플렉시블 기반의 전자소자 구현이 가능하다.
산화물 반도체, 용액 공정, 저온 열처리

Description

ＩｎＺｎＯ 박막 및 그 제조 방법{InZnO THIN FILM AND FABRICATION METHOD THEREOF}
본 발명은 산화물 반도체 박막 및 그 제조 방법에 관한 것으로, 저온 공정으로 형성 가능한 InZnO 박막 및 그 제조 방법을 제안한다.
액정 표시 장치, 유기 발광 다이오드 등의 박막형 디스플레이에 대한 수요와 관심이 증가되면서, 최근에는 휘거나, 구부리더라도 물성의 저하 없이 사용 가능한 차세대 플렉시블 디스플레이 구현을 위한 연구가 진행되고 있다.
현재 상용화되어 있는 미세 패턴 제작기술인 광학적 패터닝 (Photolithograph) 방법의 경우 진공 증착 후에 노광-식각 공정을 거치게 되는데 고가의 진공 장비가 필요하기 때문에 디스플레이 제작 원가를 상승시키는 원인이 되고 있다. 또한, 패턴 구현이 경질 기판에만 국한되어 차세대 플렉시블 디스플레이 소자에 적용하기에는 한계가 있다.
광학적 패터닝의 대안으로 Soft Lighography와 Nano Imprinting, Ink-jet Printing, Direct Laser Writing, Dip-pen Nanolighography 등이 있으며, 이들은 고가의 진공장비가 소요되지 않기 때문에 비용 절감에 따른 제품 가격 경쟁력 창출 에 효과적이다.
박막트랜지스터는 스위치 역할을 하는 기본 단위 소자로서 모든 정보/전자 장치 및 디스플레이의 핵심 부품이다. 현재 박막 트랜지스터 재료로 널리 이용되는 다결정 실리콘은 물성, 수명, 성능 안정성 측면에서 장점을 가지고 있지만, 박막을 형성하기 위해서 진공 증착과 레이저 어닐링 공정 등이 요구되며, 이를 위한 고가의 장비가 디스플레이 제작 원가를 상승시키고 있다.
새로운 박막트랜지스터 재료로서 무기 아연산화물(ZnO)은 에너지 밴드갭이 넓고 광투과도가 우수하여 박막트랜지스터에서 활성 영역의 채널층으로 이용하는데 큰 관심을 받고 있다. 트랜지스터 성능을 개선하기 위해서는 ZnO 박막의 결함 밀도를 감소시킴으로써 캐리어 농도를 제어하고 전극과 ZnO 층, ZnO 층과 게이트 유전층 사이의 계면 특성을 향상시킬 필요가 있다.
그러나, 우수한 디바이스 특성에도 불구하고, ZnO 산화물 박막을 형성하기 위해서는 여전히 스퍼터링, 펄스 레이저 증착(PLD) 등의 고 비용 진공 공정이 요구되는 단점이 있다.
대량 생산이 가능하고 제조 비용을 낮추기 위해서는 저 비용의 용액 기반 기술, 예를 들어 스핀 코팅, 잉크젯 프린팅 등의 기술로 박막트랜지스터를 제조하는 방법이 요구되고 있다. 용액 공정에 사용되는 전구체 물질은 박막트랜지스터를 저온에서 형성할 수 있어야 하며, 높은 이동도와 우수한 스위칭 특성, 그리고 높은 점멸비(I on/off )를 갖추어야만 한다.
특히, 300℃ 이하의 저온 열처리 하에서도 이동도가 우수하고 높은 점멸비 특성을 갖는 고품질 박막을 얻는 것이 매우 중요하다. 그러나, 용액 상태의 물질을 이용하여 우수한 박막트랜지스터를 얻는 것은 전구체, 용매, 기타 첨가물에 잔류하는 유기물로 인하여 매우 어려운 것으로 알려지고 있다.
본 발명은 전술한 기술적 배경하에서 창안된 것으로서, 플렉시블 기반의 전자 부품 제조가 가능한 반도체 구조물을 제공하는데 목적이 있다.
또한, 본 발명은 용액 공정에 의하여 박막 형성이 가능한 반도체 제조 방법을 제공하는데 있다.
특히, 본 발명은 저온 공정으로 박막트랜지스터의 채널층에 활용될 수 있는 산화물 반도체 박막을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징은 이하에서 보다 구체적으로 제시될 것이다.
본 발명은 ZnO에 In이 도핑된 비정질 산화물 반도체 박막으로서, 상기 산화물 반도체 박막은 In과 Zn의 조성비가 몰%로 60:40 ~ 40:60의 범위이고, In과 Zn을 포함하는 전구체 용액을 300℃ 이하에서 열처리하여 얻어진 것을 특징으로 하는 InZnO 박막을 제공한다.
또한, 본 발명은 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로 서, 각각 Zn과 In을 포함하는 제1물질 및 제2물질과, 전체 용액 100 몰 기준으로 99.5 ~ 99.97 몰의 용매를 포함하며, 상기 제1물질과 제2물질의 비율은 몰%로 60:40 ~ 40:60의 범위인 것을 특징으로 하는 InZnO 박막 전구체 용액을 제공한다.
또한, 본 발명은 전체 용액 100 몰 기준으로 99.5 ~ 99.97 몰의 용매와, Zn을 포함하는 제1물질, In을 포함하는 제2물질을 포함하며 상기 제1물질과 제2물질의 비율은 몰%로 60:40 ~ 40:60의 범위인 전구체 용액을 준비하고, 상기 전구체 용액을 대상 기판에 도포하여 박막을 형성하고, 상기 박막을 100 ~ 300℃ 범위에서 건조하고, 상기 박막을 200 ~ 300℃ 범위에서 어닐링하는 단계를 포함하는 InZnO 박막 제조 방법을 제공한다.
상기 전구체 용액은 대상 기판에 스핀 코팅, 스크린 프린팅, 잉크젯 프린팅, 그라비아 프린팅, 오프셋 프린팅 등의 용액 공정에 의하여 박막을 형성할 수 있으며, 상기 박막을 열처리하여 전도성 캐리어를 생성함으로써 반도체 박막으로 이용할 수 있다.
뿐만 아니라, 상기 전구체 용액은 잉크젯 프린팅용 졸겔 용액, 즉 잉크젯 프린팅용 잉크로 사용하여 각종 전자 소자의 부품 형성에 활용할 수 있다.
본 발명에 따르면, 박막 형성에 있어서 고가의 진공 장비를 사용하지 않고 용액 기반 공정을 이용함으로써 전체적인 제조 비용을 낮출 수 있으며, 대면적의 박막을 대량으로 생산 가능하다.
특히 300℃ 미만의 저온에서 박막 형성이 가능하여, 고온 공정을 피하여야 하는 플라스틱 등의 기판을 이용하여 박막트랜지스터를 형성할 수 있는 장점이 있다.
본 발명은 박막트랜지스터 뿐만 아니라 각종 디스플레이나 메모리 등, 첨단 전자 제품의 각종 부품에 응용될 수 있을 것이다.
본 발명은 졸겔 용액을 기반으로 하여 인듐(In)이 도핑된 고품질의 비정질 ZnO 박막(IZO)을 제안한다. 또한, 도판트의 함량과 용액의 농도, 코팅 두께 또는 횟수가 비정질 산화물 박막트랜지스터의 특성에 미치는 영향을 제시한다.
본 발명에 따른 IZO 산화물 반도체 박막은 전구체 용액을 이용한 용액 공정으로 제조한다. 이 전구체 용액은 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체가 사용될 수 있다. 용매로는 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butanol, 2-butanol, 중에서 선택될 수 있다.
상기 전구체 용액은 alkano amine 계의 ethanolamine, dimethyl amine, triethanol amine, 또는 acetylacetone, acetic acid 에서 선택되는 어느 하나의 착화제 2 ~ 10 몰을 더 포함할 수 있으며, 2 ~ 15 몰의 formamide 을 더 포함할 수 있다.
상기 전구체 용액은 스핀 코팅 또는 잉크젯 프린팅 등의 용액 공정을 통하여 대상 기판에 도포하여 박막을 형성하고, 형성된 박막은 건조 단계로서 1차 열처리하여 용매를 제거하고, 2차적인 열처리를 통하여 잔류 유기물의 제거와 더불어 박막 내에 전하 캐리어를 생성한다. 상기 1차 열처리로서 건조 단계(baking)는 100 ~ 300 ℃ 온도에서 수행되는 산소 분위기 열처리, 질소 분위기 열처리, 플라즈마 처리, 또는 수분 함유 열처리 중의 어느 하나일 수 있고, 상기 2차 열처리로서 어닐링(annealing) 단계는 200 ~ 300 ℃ 온도에서 수행되는 진공 열처리 또는 환원 분위기 열처리일 수 있다. 경우에 따라서는 분위기를 조절하여 상기 1차 열처리와 2차 열처리를 연속적으로 수행할 수도 있다.
본 발명에 따른 산화물 전구체 용액은 잉크젯 프린팅용 잉크로 이용할 수도 있으며, 따라서 다양한 전자 부품 형성에 활용될 수 있다. 또한, 안정적인 잉크젯 프린팅용 잉크를 위하여 0 ~ 50 몰의 건조 방지제 및 안정화제가 포함될 수 있다.
본 발명에 따른 IZO 산화물 반도체 박막의 저온 공정 가능성을 조사하기 위하여 In/Zn 조성이 70:30인 용액에 대해 시차열 분석(TG-DSC)을 실시하여 그 결과를 도 1에 도시하였다. TG-DSC 결과로 볼 때, 250℃ 부근에서 미량의 발열반응을 제외하고는 더 이상의 반응은 없는 것으로 확인되어 300℃ 미만의 온도에서 박막 형성이 가능할 것으로 판단되었으며, 275℃에서 1시간 이상의 열처리 수행 시 300℃에서 30분간 열처리한 경우와 유사한 효과를 보일 것으로 예측되었다.
또한, 250℃ 부근의 반응을 무시할 수 있다면 약 225℃ 까지 공정온도를 낮출 수 있을 것으로 예측되었다.
이하에서는 구체적인 실시예를 통하여 본 발명에 따른 산화물 박막의 특성 을 상세하게 제시한다.
IZO 박막의 제조
In 질화물, Zn 아세테이트를 출발물질로 사용하여 IZO의 전구체 용액을 졸겔 공정으로 제조하였다.
용매로 2-methoxyethanol을 사용하였고, 소량의 착화제로서 acetylacetone과 코팅성 향상 첨가제로 formamide를 전구체 용액에 첨가하여 졸겔 안정성을 증가시켰다.
준비된 전구체 용액을 200 nm 두께의 SiO2/Si 후막(고농도 n 타입 반도체)에 스핀 코팅 방법으로 분사하여 IZO 박막을 형성하였다 형성된 박막은 200℃에서 건조시켜 용매를 제거하였다. 그 다음, 형성된 박막을 대기 분위기 하의 열처리로에서 225 ~ 300 ℃ 의 온도로 열처리(어닐링)하여 잔류 유기물을 제거하고 캐리어를 형성하였다.
소스 및 드레인 전극으로 50 nm 두께의 Al 전극을 열증발법으로 형성하였다.
형성된 IZO 채널의 두께와 표면거칠기 및 모폴로지(morphology)를 주사전자현미경(SEM)과 원자힘현미경(AFM)을 이용하여 측정하였다. GIZO 박막의 결정성(crystallinity)과 결정배향(orientation)은 X선회절분석기(XRD)를 이용하여 측정하고, GIZO 박막트랜지스터의 성능은 Agilent 5263A source-measure unit 을 이용하여 측정하였다.
도 2는 300 ~ 500℃ 에서 30분간 열처리한 IZO 박막의 XRD 패턴을 보인 것이다. 모든 샘플에서 Si 기판으로부터 기인하는 뚜렷한 피크 이외에 다른 결정성 회절 피크가 발견되지 않았다. 이 결과로부터 모든 IZO 박막이 비정질 상태임을 확인 할 수 있다.
도 3 및 도 4는 각각 SiO2/Si 층 위에 형성한 IZO 박막의 SEM 사진 및 AFM 이미지이다. SEM 사진을 통해 IZO 박막의 표면 모폴로지가 매우 말끔하고 균질한 것을 알 수 있다. 형성된 IZO 박막의 비정질이기 때문에 입자나 입계는 발견되지 않았다. 비정질 IZO 박막의 표면 거칠기는 약 0.27 nm (rms 측정치)을 보였다. SEM 사진 및 AFM 이미지 분석 결과, 어떠한 이차상도 관찰할 수 없었다.
조성비의 영향
전술한 방법으로 준비된 용액을 기판에 스핀 코팅(2500rpm, 20 sec.)으로 1회 도포하여 IZO 박막을 형성하였다. 도포된 박막을 200℃에서 10분간 건조시킨 후, 300℃에서 30분간 어닐링하였다. 2차 어닐링(post-annealing)은 실시하지 않았다.
도 5는 In과 Zn의 조성비에 따른 IZO 박막트랜지스터의 전달 특성(ID-VG 곡선)을 보이고 있다. VD는 20V로 고정하였다. Zn 함량 증가에 따라 on/off 거동이 명확해지며, off current가 조금씩 낮아지는 경향을 보이는 것을 볼 수 있다.
도 6은 300℃에서 30분간 어닐링한 IZO 박막의 Zn 도핑 함량 변화(10 ~ 60 mol%)에 따른 이동도 및 점멸비를 보인 것이다. Zn의 함량이 40 ~ 50 mol% 범위에서 높은 이동도와 점멸비를 얻을 수 있었다.
In과 Zn의 조성을 달리하여 300℃에서 30분간 어닐링한 IZO 박막의 문턱 전 압(VTH), 이동도, 및 점멸비를 측정하여 표 1에 나타내었다. In/Zn의 조성비가 50/50인 경우에 전기적 특성이 우수한 것을 확인하였다.
[표 1]
In/Zn 비율 (mol%) VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio
100/0 N/A N/A N/A
90/10 -25.93 8.23E-03 1.17E+05
80/20 -17.18 1.57E-02 3.41E+05
70/30 -6.92 3.32E-02 4.73E+05
60/40 -3.52 8.92E-02 1.39E+06
50/50 1.40 9.66E-02 1.30E+06
40/60 3.58 8.23E-02 1.37E+05
30/70 N/A N/A N/A
20/80 N/A N/A N/A
도 7a 내지 7g는 300℃에서 30분간 어닐링한 IZO 박막의 In/Zn 조성비를 달리하여 출력 특성(ID-VD 곡선)을 보인 것이다. In/Zn 조성 범위가 70:30 ~ 40:60 일 때 조성 범위에서 트랜지스터 특성이 우수함을 알 수 있다.
이상의 결과들을 종합할 때, IZO 산화물 반도체 박막은 In/Zn 조성 범위가 60:40 ~ 50:50 일 때 최적의 특성을 보임을 확인하였다.
막 두께 및 졸 농도
IZO 산화물 반도체 박막의 막 두께 및 졸 농도에 따른 전기적 특성을 평가하였다.
In/Zn 조성을 55/45로 하고 졸 농도를 0.3 M로 하여 준비한 용액을 스핀 코팅(2500rpm, 20 sec.)으로 다중 코팅하였다. 200℃에서 5분간 그리고 300℃에서 2분간 건조시켰다. 그 후, 300℃에서 30분간 어닐링하였다. 형성된 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 조사하여 표 2에 나타내었다. 코팅 두께가 증가함에 따라 (1t ~ 5t), 문턱 전압이 커지고, 이동도와 점멸비는 감소하는 것을 확인하였다.
[표 2]
Spec. VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio
IZO(55/45), 0.3M, 1t 1.04 1.14E-01 5.07E+06
IZO(55/45), 0.3M, 2t -2.90 8.96E-02 1.30E+06
IZO(55/45), 0.3M, 3t -6.60 9.86E-02 2.18E+04
IZO(55/45), 0.3M, 4t -3.84 8.39E-02 8.12E+04
IZO(55/45), 0.3M, 5t -2.51 8.70E-02 7.87E+04
In/Zn 조성을 55/45로 고정하고 졸 농도를 달리하여(0.3M ~ 0.5M) 1회의 스핀 코팅(2500rpm, 20 sec.)으로 박막을 형성하였다. 200℃에서 5분간 건조시킨 후, 300℃에서 30분간 어닐링하였다. 형성된 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 조사하여 표 3에 나타내었다. 졸 농도가 커짐에 따라, 문턱 전압이 커지고, 이동도와 점멸비는 감소하는 것을 확인하였다.
[표 3]
Spec. VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio
IZO(55/45), 0.3M 1.04 1.14E-01 5.07E+06
IZO(55/45), 0.35M 2.72 9.59E-02 1.31E+06
IZO(55/45), 0.4M 3.38 6.73E-02 1.01E+06
IZO(55/45), 0.5M -4.10 8.27E-02 8.55E+05
도 8은 In/Zn의 조성이 55/45이고 졸 농도가 0.3M인 용액으로 두께를 달리하여 형성한 IZO 박막트랜지스터의 전달 특성(ID-VG 곡선)을 보이고 있고, 도 9는 동일 조성으로서 졸 농도를 변화시켜 1회 코팅한 IZO 박막트랜지스터의 전달 특성(ID-VG 곡선)을 보이고 있다.
이상의 결과를 종합할 때 코팅 횟수의 증가는 off-current를 상승시켜 박막 트랜지스터의 성능이 저하되고, 용액의 농도를 0.3M 이상으로 증가시키는 경우에도 박막트랜지스터의 성능 개선이 이루어지지 않음을 확인하였다.
저농도의 영향
IZO 박막 형성을 위한 용액의 농도를 더욱 낮추어 IZO 박막트랜지스터의 전기적 특성을 평가하였다.
In/Zn 조성을 55/45로 고정하고 졸 농도를 달리하여(0.05M ~ 0.3M) 1회의 스핀 코팅(2500rpm, 20 sec.)으로 박막을 형성하였다. 200℃에서 10분간 건조시킨 후, 300℃에서 30분간 어닐링하였다.
도 10은 형성된 IZO 박막의 졸 농도에 따른 박막트랜지스터의 전달 특성(ID-VG 곡선)을 보이고 있다. 형성된 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 조사하여 표 4 및 도 11에 나타내었다.
[표 4]
Spec. VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio
IZO(55/45), 0.05M 1.90 5.43E-01 1.24E+07
IZO(55/45), 0.10M 1.39 2.72E-01 9.35E+06
IZO(55/45), 0.20M 0.41 2.07E-01 4.54E+06
IZO(55/45), 0.30M 0.18 1.51E-01 2.87E+06
졸 농도가 작을수록 문턱 전압이 크고, 이동도와 점멸비가 증가한 것을 확인하였으며, 앞선 실시예에서 보다 전기적인 특성이 우수한 것을 알 수 있다.
이러한 결과로부터 IZO 용액의 농도를 0.05M로 하고 코팅 횟수를 1회로 제한하여 박막트랜지스터의 채널 두께를 낮춤으로써 TFT 소자의 성능을 크게 향상시킬 수 있음을 알 수 있다.
한편, IZO 용액의 농도를 0.03M로 더욱 낮추고 코팅 횟수를 증가시키거나 스핀 코팅 공정에서 rpm을 감소시키는 방법 등으로 두께를 증가시킴으로써 IZO 용액의 농도가 0.05M인 경우와 유사한 트랜지스터 특성을 얻을 수 있었다.
저온 공정 I
IZO 박막 형성시 저온 공정 가능성을 확인하기 위하여 열처리 온도를 변화시키고 박막트랜지스터의 전기적 특성을 평가하였다.
In/Zn 조성이 70/30인 용액에 대하여 졸 농도 및 코팅 횟수가 동일한 두 박막에 대하여 어닐링 온도를 각각 275℃ 및 300℃로 달리하여 IZO 박막을 형성하였다. 300℃에서 어닐링 시간은 30분이었고, 275℃에서 어닐링한 박막은 각각 1시간과 2시간으로 열처리 시간을 달리하였다.
형성된 박막들에 대하여 전달 특성(ID-VG 곡선)을 조사하여 도 12에 나타내었다. 전체적으로 각 박막들의 전기적인 특성이 유사하였으며, 275℃에서 2시간 어닐링한 박막은 300℃에서 30분간 어닐링한 박막과 거의 동일한 결과를 보임을 알 수 있다.
In/Zn 조성이 70/30인 용액에 대하여 어닐링 온도를 275℃로 고정하고 열처리 시간을 달리하여(30분 ~ 3시간) 형성된 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 조사하여 표 5에 나타내었다. 열처리 시간이 2시간인 경우에 IZO 박막의 전기 적인 특성이 우수함을 확인하였다.
[표 5]
In/Zn 비율
(mol%)		 Spec. VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio

70/30		 275℃ / 30min -8.28 1.57E-02 5.04E+05
275℃ / 1 hour -3.27 9.81E-03 2.07E+05
275℃ / 2 hour -2.48 3.60E-02 1.92E+06
275℃ / 3 hour -15.18 7.52E-02 1.04E+06
다음으로, 300℃ 미만의 온도로 어닐링 처리한 박막에 대하여 경시 효과(aging effect)를 확인하였다. In/Zn 조성이 70/30인 용액으로 형성한 박막을 어닐링 온도를 275℃로 2 시간 동안 열처리한 박막에 대해 전달 특성(ID-VG 곡선) 및 출력 특성(ID-VD 곡선)을 조사하여 도 13 및 도 14에 도시하였다.
최초 박막 형성 후 1주일이 지난 후에도 시간에 따른 경시 경향이 거의 없는 안정한 거동을 보이는 것을 확인하였다.
다음으로, In/Zn 조성이 70/30인 용액에 대하여 어닐링 온도를 250℃로 고정하고 열처리 시간을 달리하여(30분 ~ 3시간) 형성된 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 조사하여 표 6에 나타내었다. 열처리 시간이 증가할 수록 IZO 박막의 전기적인 특성이 향상되는 것을 알 수 있다.
[표 6]
In/Zn 비율
(mol%)		 Spec. VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio

70/30		 250℃ / 30min 3.01 9.00E-04 1.89E+04
250℃ / 1 hour 0.64 3.20E-03 5.45E+04
250℃ / 2 hour 0.29 7.42E-03 1.30E+05
250℃ / 3 hour -1.52 9.14E-03 1.64E+05
도 15 및 도 16은 In/Zn 조성이 70/30인 용액으로 형성한 IZO 박막에 대하여 각각 어닐링 온도에 따른 전달 특성(ID-VG 곡선)과 이동도 및 점멸비를 조사한 결과를 도시한 것이다. 300℃ 열처리는 30분, 275℃ 열처리는 2시간, 250℃ 열처리는 2시간 및 3시간, 225℃ 열처리는 3시간 동안 실시하였다.
275℃에서 2시간 열처리한 박막의 경우 300℃에서 30분간 열처리한 박막과 트랜지스터 특성이 거의 유사하였고 점멸비는 오히려 더 높은 것을 알 수 있다.
이와 같은 결과를 종합할 때, 300℃ 미만의 용액 공정을 통하여 우수한 특성의 산화물 반도체 박막의 형성이 가능함을 확인하였다.
저온 공정 II
IZO 박막 형성시 저온 공정과 관련하여 다른 인자의 영향을 확인하기 위하여 In/Zn 조성을 변화시켜 박막트랜지스터의 전기적 특성을 평가하였다.
In/Zn 조성을 달리하여(70:30 ~ 20:80) 1회의 스핀 코팅(2500rpm, 20 sec.)으로 박막을 형성하였다. 200℃에서 10분간 건조시킨 후, 275℃에서 2시간 어닐링하였다. 형성된 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 조사하여 표 7에 나타내었다.
[표 7]
In/Zn 비율 (mol%) VTH (V) Saturation mobility
(㎠/V-s)		 on/off ratio
70/30 -0.27 1.19E-02 1.61E+05
60/40 0.96 2.34E-02 6.77E+05
50/50 2.29 4.81E-02 7.07E+05
40/60 7.71 3.29E-02 6.99E+05
30/70 N/A N/A N/A
20/80 N/A N/A N/A
In/Zn 조성이 60:40 ~ 40:60 범위에서 트랜지스터 특성이 우수하였으며, 특히 50:50 조성에서 가장 우수한 결과를 보였다.
도 17 및 도 18은 In/Zn 조성을 달리하여 275℃에서 2시간 어닐링한 IZO 박막에 대하여 각각 이동도 및 점멸비와 전달 특성(ID-VG 곡선)을 조사한 결과를 도시한 것이다. In/Zn 조성이 70:30 ~ 40:60 범위에서 전달 특성이 우수한 것을 알 수 있다.
In/Zn 조성이 50:50인 용액에 대하여 275℃에서 2시간 어닐링한 IZO 박막의 전달 특성(ID-VG 곡선)을 반복 시험한 결과를 도 19에 도시하였다. 시험 결과 트랜지스터 특성의 재현성이 우수한 것을 알 수 있다.
In/Zn 조성을 달리하여 275℃에서 2시간 어닐링한 IZO 박막에 대하여 출력 특성(ID-VD 곡선)을 조사하여 도 20a 내지 20d에 도시하였다. In/Zn 조성이 60:40 ~ 40:60 범위에서 전달 특성이 우수하고, 특히 50/50 조성에서 가장 우수한 것을 알 수 있다.
이상의 결과를 종합할 때 300℃ 미만의 저온 공정에서도 In/Zn 조성이 60:40 ~ 40:60 범위인 경우에 우수한 특성의 박막트랜지스터를 얻을 수 있음을 확인하였다.
본 발명에 따른 산화물 박막을 이용한 박막트랜지스터는 이동도가 0.1 cm2/V·s 이상이고, 점멸비가 105 이상으로서 우수한 물성을 나타내어 유리 및 플렉시블 기반의 전자 소자로서 활용될 수 있다.
본 발명에 따른 산화물 박막을 채널층으로 사용하여 탑 게이트(top-gate) 또는 바텀 게이트(bottom-gate) 구조의 박막트랜지스터를 형성할 수 있으며, 채널층으로 이용되는 산화물 박막 및 전극을 모두 용액 기반 공정으로 형성할 수 있다.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
도 1은 In/Zn 조성이 70:30인 용액에 대해 시차열 분석 결과를 보인 그래프.
도 2는 본 발명에 따른 산화물 박막의 XRD 패턴.
도 3 및 도 4는 본 발명에 따른 산화물 박막의 SEM 사진 및 AFM 이미지.
도 5는 In과 Zn의 조성비에 따른 IZO 박막트랜지스터의 전달 특성을 보인 그래프.
도 6은 300℃에서 30분간 어닐링한 IZO 박막의 Zn 도핑 함량 변화에 따른 이동도 및 점멸비를 보인 그래프.
도 7a 내지 7g는 300℃에서 30분간 어닐링한 IZO 박막의 In/Zn 조성비를 달리하여 출력 특성을 보인 그래프.
도 8은 두께를 달리하여 형성한 IZO 박막트랜지스터의 전달 특성을 보인 그래프.
도 9는 졸 농도 변화에 따른 IZO 박막트랜지스터의 전달 특성을 보인 그래프.
도 10은 저농도 IZO 박막의 졸 농도에 따른 박막트랜지스터의 전달 특성을 보인 그래프.
도 11은 저농도 IZO 박막의 문턱 전압, 이동도, 및 점멸비를 보인 그래프.
도 12는 어닐링 온도를 달리하여 형성된 박막들에 대하여 전달 특성을 보인 그래프.
도 13 및 도 14는 어닐링 온도를 275℃로 2 시간 동안 열처리한 박막에 대해 전달 특성 및 출력 특성을 보인 그래프.
도 15 및 도 16은 어닐링 온도에 따른 전달 특성(ID-VG 곡선)과 이동도 및 점멸비를 보인 그래프.
도 17 및 도 18은 조성을 달리하여 275℃에서 2시간 어닐링한 IZO 박막에 대하여 이동도 및 점멸비와 전달 특성을 보인 그래프.
도 19는 275℃에서 2시간 어닐링한 IZO 박막의 전달 특성(ID-VG 곡선)을 반복 시험한 결과를 보인 그래프.
도 20a 내지 20d는 275℃에서 2시간 어닐링한 IZO 박막의 출력 특성을 보인 그래프.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn과 In을 포함하는 제1물질 및 제2물질과,
    전체 용액 100 몰 기준으로 99.5 ~ 99.97 몰의 용매를 포함하며,
    상기 제1물질과 제2물질의 비율은 몰%로 60:40 ~ 40:60의 범위인 것을 특징으로 하는
    InZnO 박막 전구체 용액.
  5. 제4항에 있어서, 상기 용매는 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나인 InZnO 박막 전구체 용액.
  6. 제4항에 있어서, ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 에서 선택되는 어느 하나의 착화제 2 ~ 10 몰을 더 포함하는 InZnO 박막 전구체 용액.
  7. 제4항에 있어서, 2 ~ 15 몰의 formamide 을 더 포함하는 InZnO 박막 전구체 용액.
  8. 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn과 In을 포함하는 제1물질 및 제2물질과,
    전체 용액 100 몰 기준으로 99.7 ~ 99.97 몰의 용매를 포함하며,
    상기 제1물질과 제2물질의 비율은 몰%로 60:40 ~ 50:50의 범위인 것을 특징으로 하는
    InZnO 박막 전구체 용액.
  9. 전체 용액 100 몰 기준으로 99.5 ~ 99.97 몰의 용매와, Zn을 포함하는 제1물질, In을 포함하는 제2물질을 포함하며 상기 제1물질과 제2물질의 비율은 몰%로 60:40 ~ 40:60의 범위인 전구체 용액을 준비하고,
    상기 전구체 용액을 대상 기판에 도포하여 박막을 형성하고,
    상기 박막을 100 ~ 300℃ 범위에서 건조하고,
    상기 박막을 200 ~ 300℃ 범위에서 어닐링하는 단계를 포함하는
    InZnO 박막 제조 방법.
  10. 제9항에 있어서, 상기 어닐링 시간은 30분 ~ 2시간인 InZnO 박막 제조 방법.
  11. 제9항에 있어서, 상기 전구체 용액은 스핀 코팅, 스크린 프린팅, 잉크젯 프린팅, 그라비아 프린팅, 또는 오프셋 프린팅에 의하여 대상 기판에 도포하는 것을 특징으로 하는 InZnO 박막 제조 방법.
  12. 전체 용액 100 몰 기준으로 99.7 ~ 99.97 몰의 용매와, Zn을 포함하는 제1물질, In을 포함하는 제2물질을 포함하며 상기 제1물질과 제2물질의 비율은 몰%로 60:40 ~ 50:50의 범위인 전구체 용액을 준비하고,
    상기 전구체 용액을 대상 기판에 도포하여 박막을 형성하고,
    상기 박막을 100 ~ 300℃ 범위에서 건조하고,
    상기 박막을 200 ~ 300℃ 범위에서 어닐링하는 단계를 포함하는
    InZnO 박막 제조 방법.
KR1020090014560A 2009-02-20 2009-02-20 ＩｎＺｎＯ 박막 및 그 제조 방법 Expired - Fee Related KR101017494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090014560A KR101017494B1 (ko) 2009-02-20 2009-02-20 ＩｎＺｎＯ 박막 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014560A KR101017494B1 (ko) 2009-02-20 2009-02-20 ＩｎＺｎＯ 박막 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100095328A KR20100095328A (ko) 2010-08-30
KR101017494B1 true KR101017494B1 (ko) 2011-02-25

Family

ID=42759087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014560A Expired - Fee Related KR101017494B1 (ko) 2009-02-20 2009-02-20 ＩｎＺｎＯ 박막 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101017494B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2534673B1 (en) 2010-09-13 2015-02-18 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
KR101260957B1 (ko) 2010-12-31 2013-05-06 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
KR101361054B1 (ko) 2011-09-02 2014-02-12 연세대학교 산학협력단 산화물 박막 형성을 위한 조성물, 산화물 박막 제조방법 및 박막 트랜지스터 제조방법
CN106373864A (zh) * 2016-09-14 2017-02-01 齐鲁工业大学 一种铟锌氧透明半导体薄膜的低温溶液制备方法
KR102635426B1 (ko) * 2022-01-11 2024-02-07 한양대학교 산학협력단 C-축 배열 izo 물질막, 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR20080069607A (ko) * 2005-11-18 2008-07-28 이데미쓰 고산 가부시키가이샤 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080069607A (ko) * 2005-11-18 2008-07-28 이데미쓰 고산 가부시키가이샤 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20100095328A (ko) 2010-08-30

Similar Documents

Publication Publication Date Title
Xu et al. Low temperature solution-processed IGZO thin-film transistors
Seo et al. High performance solution-processed amorphous zinc tin oxide thin film transistor
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
EP2600395B1 (en) Precursor composition for forming an amorphous metal oxide semiconductor layer, method for producing an amorphous metal oxide semiconductor layer
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
CN106489209B (zh) 薄膜晶体管
JP5168599B2 (ja) 薄膜トランジスタの製造方法
KR101017494B1 (ko) ＩｎＺｎＯ 박막 및 그 제조 방법
Su et al. Improved electrical and thermal stability of solution-processed Li-doped ZnO thin-film transistors
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Ren et al. Solution-processed amorphous gallium-tin oxide thin film for low-voltage, high-performance transistors
KR100960808B1 (ko) 산화물 반도체 박막 및 그 제조 방법
Hwang et al. Fabrication and characterization of sol-gel-derived zinc oxide thin-film transistor
Hwang et al. Effect of aluminum and gallium doping on the performance of solution-processed indium oxide thin-film transistors
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
KR101069613B1 (ko) 저온 공정이 가능한 용액 공정용 산화물 반도체를 위한 결정화 제어 방법
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
WO2009119968A1 (en) Oxide semiconductor thin film and fabrication method thereof
Du et al. Exploring the Effect of Dy Doping on the Performance of Solution-Processed Indium Oxide Thin Films and Thin-Film Transistors
Bayraktaroglu et al. Pulsed laser deposited ZnO for thin film transistor applications
KR101389451B1 (ko) 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
Remashan et al. Improved characteristics of metal organic chemical vapor deposition-grown ZnO thin-film transistors by controlling VI/II ratio of ZnO film growth and using a modified thin-film transistor layer structure
TW202124741A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
WO2016035503A1 (ja) 薄膜トランジスタ
KR101596569B1 (ko) 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090220

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101026

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140123

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150126

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160202

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee