[go: up one dir, main page]

JP5272102B2 - 自発光装置の作製方法 - Google Patents

自発光装置の作製方法 Download PDF

Info

Publication number
JP5272102B2
JP5272102B2 JP2012176645A JP2012176645A JP5272102B2 JP 5272102 B2 JP5272102 B2 JP 5272102B2 JP 2012176645 A JP2012176645 A JP 2012176645A JP 2012176645 A JP2012176645 A JP 2012176645A JP 5272102 B2 JP5272102 B2 JP 5272102B2
Authority
JP
Japan
Prior art keywords
film
insulating film
organic insulating
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2012176645A
Other languages
English (en)
Other versions
JP2012212695A (ja
Inventor
利光 小沼
純矢 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012176645A priority Critical patent/JP5272102B2/ja
Publication of JP2012212695A publication Critical patent/JP2012212695A/ja
Application granted granted Critical
Publication of JP5272102B2 publication Critical patent/JP5272102B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、自発光装置（ＥＬ表示装置ともいう）に関する。特に陽極、陰極及びそれら
の間にＥＬ（Electro Luminescence）が得られる発光性有機材料（以下、有機ＥＬ材料と
いう）を挟んだ構造からなるＥＬ素子を絶縁体上に形成した自発光装置及びその自発光装
置を表示部（表示ディスプレイまたは表示モニター）
として有する電気器具の作製方法に関する。
近年、発光性有機材料のＥＬ現象を利用した自発光素子としてＥＬ素子を用いた表示装
置（ＥＬ表示装置）の開発が進んでいる。ＥＬ表示装置は自発光型であるため、液晶表示
装置のようなバックライトが不要であり、さらに視野角が広いことから電気器具の表示部
として有望視されている。
ＥＬ表示装置にはパッシブ型（単純マトリクス型）とアクティブ型（アクティブマトリ
クス型）の二種類があり、どちらも盛んに開発が行われている。特に現在はアクティブマ
トリクス型ＥＬ表示装置が注目されている。また、ＥＬ素子の中心とも言えるＥＬ層とな
る有機ＥＬ材料は、低分子系有機ＥＬ材料と高分子系（ポリマー系）有機ＥＬ材料とが研
究されており、低分子系有機ＥＬ材料は蒸着法等で形成され、高分子系有機ＥＬ材料は、
スピナーを用いた塗布方式により形成されている。
低分子系有機ＥＬ材料と高分子系（ポリマー系）有機ＥＬ材料のいずれの場合に於いて
も成膜する面が平坦化されていないとＥＬ材料を均一な膜厚に成膜することができないと
いう問題が生じる。
さらに、ＥＬ層の膜厚が均一でなく、段差部分でＥＬ層が一部成膜されていない場合に
は、陰極、ＥＬ層、陽極からなるＥＬ素子を形成した際に、陰極と陽極間が電気的に短絡
してしまう。
陰極と陽極の間で短絡が生じた場合には、陰極と陽極の間で電流が集中して流れてしま
い、ＥＬ層を介する電流がほとんど流れなくなる。これにより、ＥＬ層が発光しなくなる
。
本発明は上記問題点を鑑みてなされたものであり、ＥＬ素子における構造を改良しＥＬ
表示装置を作製する方法を提供することを課題とする。さらに、このようなＥＬ表示装置
を表示部として有する電気器具を提供することを課題とする。
上記課題を達成するために、本発明ではＥＬ層を形成する有機ＥＬ材料を成膜する際に
成膜面の凹凸部を平坦化するように絶縁体を埋め込みＥＬ素子における陰極と陽極間の短
絡を防ぐ構造にする。ここで本発明におけるＥＬ表示装置の画素部の断面構造を図１に示
す。
図１（Ａ）に示されるのは、画素電極４０に電気的に接続されたスイッチング素子（具
体的には、薄膜トランジスタ（ＴＦＴ：thin film transistor））であり、本明細書中で
は、電流制御用ＴＦＴと呼ぶ。電流制御用ＴＦＴは、基板１１上に下地膜１２が形成され
た後、ソース領域３１、ドレイン領域３２及びチャネル形成領域３４を含む活性層、ゲー
ト絶縁膜１８、ゲート電極３５、第１層間絶縁膜２０、ソース配線３６並びにドレイン配
線３７を有して形成される。なお、ゲート電極３５はシングルゲート構造となっているが
、マルチゲート構造であっても良い。
次に、３８は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２
００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素
膜又は窒化珪素膜が好ましい）を用いることができる。
第１パッシベーション膜３８の上には、各ＴＦＴを覆うような形で第２層間絶縁膜（平
坦化膜と言っても良い）３９を形成し、ＴＦＴによってできる段差の平坦化を行う。第２
層間絶縁膜３９としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル樹
脂及びシロキサンの高分子化合物を含む樹脂といった材料を用いると良い。勿論、十分な
平坦化が可能であれば、無機膜を用いても良い。
第２層間絶縁膜３９によってＴＦＴによる段差を平坦化することは非常に重要である。
後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす
場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
また、４０は透明導電膜からなる画素電極（ＥＬ素子の陽極に相当する）であり、第２
層間絶縁膜３９及び第１パッシベーション膜３８にコンタクトホール（開孔）を開けた後
、形成された開孔部において電流制御用ＴＦＴのドレイン配線３７に接続されるように形
成される。
本願発明では、画素電極として酸化インジウムと酸化スズの化合物からなる導電膜を用
いる。また、これに少量のガリウムを添加しても良い。さらに酸化インジウムと酸化亜鉛
との化合物や酸化亜鉛と酸化ガリウムの化合物を用いることもできる。
なお、コンタクトホール上に画素電極を形成した後に生じる凹部を本明細書中では、電
極ホールと呼ぶことにする。画素電極を形成したら、ＥＬ層を形成するためにＥＬ材料が
成膜されるが、このとき電極ホール４６において図１（Ｂ）に示すように薄膜領域４７の
ＥＬ層の膜厚が薄くなる。膜厚が薄くなる程度は、電極ホールのテーパー角にもよるが、
成膜面のうち成膜方向に対して垂直でない部分は、成膜されにくく膜厚が薄くなる傾向が
ある。
しかし、ここで成膜されるＥＬ層が薄くなり、なおかつ断絶された部分が生じた際には
、ＥＬ素子中の陰極と陽極が短絡して、この短絡部分に電流が集中して流れてしまう。こ
れによりＥＬ層に電流が流れなくなってしまうのでＥＬ素子が発光しなくなる。
そこでＥＬ素子中の陰極と陽極の短絡を防ぐために、画素電極上に電極ホール４６を充
分に埋めこむように有機樹脂膜を成膜し、これをパターニングすることで保護部４１ｂを
形成させる。つまり、保護部４１ｂは電極ホールを埋め込むように形成される。なお、画
素電極間の隙間にも有機樹脂膜を用いてこれを埋め込むように保護部（図示せず）を形成
させても良い。
有機樹脂膜は、スピンコート法により成膜し、レジストマスクを用いて露光した後、エ
ッチングを行うことにより図１（Ｃ）に示すような保護部４１ｂを形成させる。
なお、保護部４１ｂは、断面から見て画素電極よりも盛り上がっている部分（図１（Ｃ
）のＤａに示す部分）の厚さが０．１〜１μｍ、好ましくは０．１〜０．５μｍ、さらに
好ましくは０．１〜０．３μｍとなるのがよい。
また、保護部４１ｂには、有機樹脂が好ましく、ポリイミド、ポリアミド、アクリル樹
脂およびシロキサンの高分子化合物を含む樹脂といった材料を用いると良い。さらに、こ
れらの有機樹脂を用いる際には、粘度を１０-3Ｐａ・ｓ〜１０-1Ｐａ・ｓとするとよい。
保護部４１ｂが形成された後、図１（Ｃ）に示すようにＥＬ層４２が形成され、さらに
陰極４３が形成される。なお、ＥＬ層４２を形成するＥＬ材料としては、低分子系有機Ｅ
Ｌ材料であっても高分子系有機ＥＬ材料であっても良い。
以上のようにして図１（Ｃ）に示す様な構造とすることで、電極ホール４６の段差部分
で、ＥＬ層４２が切断された際に生じる画素電極４０と陰極４３間での短絡の問題を解決
することができる。
本発明を実施することで、有機ＥＬ材料を成膜する際に生じる電極ホールの成膜不良を
改善することができる。また、本発明においては、様々な方法及び形状で電極ホールを保
護部で埋め込む方法を示しているので、条件や用途に応じて成膜する事が可能であり、陰
極と陽極の間の短絡によるＥＬ層の発光不良を防ぐことができる。
画素部の断面構造を示す図。 画素部の断面構造を示す図。 画素部の上面構造及び構成を示す図。 画素部の断面構造を示す図。 画素部の断面構造を示す図。 ＥＬ表示装置の作製工程を示す図。 ＥＬ表示装置の作製工程を示す図。 ＥＬ表示装置の作製工程を示す図。 サンプリング回路の素子構造を示す図。 ＥＬ表示装置の外観を示す図。 ＥＬ表示装置の回路ブロック構成を示す図。 アクティブマトリクス型のＥＬ表示装置の断面構造を示す図。 画素部の断面構造を示す図。 パッシブ型のＥＬ表示装置の断面構造を示す図。 電気器具の具体例を示す図。 電気器具の具体例を示す図。
本発明の実施の形態について、図２、図３を用いて説明する。図２に示したのは本発明
であるＥＬ表示装置の画素部の断面図であり、図３（Ａ）はその上面図、図３（Ｂ）はそ
の回路構成である。実際には画素がマトリクス状に複数配列されて画素部（画像表示部）
が形成される。なお、図３（Ａ）をＡ−Ａ’で切断した断面図が図２に相当する。従って
図２及び図３で共通の符号を用いているので、適宜両図面を参照すると良い。また、図３
の上面図では二つの画素を図示しているが、どちらも同じ構造である。
図２において、１１は基板、１２は下地となる絶縁膜（以下、下地膜という）
である。基板１１としてはガラス、ガラスセラミックス、石英、シリコン、セラミックス
、金属若しくはプラスチックからなる基板を用いることができる。
また、下地膜１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有
効であるが、石英基板には設けなくても構わない。下地膜１２としては、珪素（シリコン
）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具
体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙで示される）な
ど珪素、酸素若しくは窒素を所定の割合で含む絶縁膜を指す。
また、下地膜１２に放熱効果を持たせることによりＴＦＴの発熱を発散させることはＴ
ＦＴの劣化又はＥＬ素子の劣化を防ぐためにも有効である。放熱効果を持たせるには公知
のあらゆる材料を用いることができる。
ここでは画素内に二つのＴＦＴを形成している。２０１はスイッチング用ＴＦＴであり
、ｎチャネル型ＴＦＴで形成され、２０２は電流制御用ＴＦＴであり、ｐチャネル型ＴＦ
Ｔで形成されている。
ただし、本発明において、スイッチング用ＴＦＴをｎチャネル型ＴＦＴ、電流制御用Ｔ
ＦＴをｐチャネル型ＴＦＴに限定する必要はなく、スイッチング用ＴＦＴをｐチャネル型
ＴＦＴ、電流制御用ＴＦＴをｎチャネル型ＴＦＴにしたり、両方ともｎチャネル型又ｐチ
ャネル型ＴＦＴを用いることも可能である。
スイッチング用ＴＦＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５
a〜１５d、高濃度不純物領域１６及びチャネル形成領域１７a、１７bを含む活性層、ゲー
ト絶縁膜１８、ゲート電極１９a、１９b、第１層間絶縁膜２０、ソース配線２１並びにド
レイン配線２２を有して形成される。
また、図３に示すように、ゲート電極１９a、１９bは別の材料（ゲート電極１９a、１
９bよりも低抵抗な材料）で形成されたゲート配線２１１によって電気的に接続されたダ
ブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、シングルゲートもし
くはトリプルゲート構造といったいわゆるマルチゲート構造（直列に接続された二つ以上
のチャネル形成領域を有する活性層を含む構造）であっても良い。マルチゲート構造はオ
フ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング素子２０１を
マルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。
また、活性層は結晶構造を含む半導体膜で形成される。即ち、単結晶半導体膜でも良い
し、多結晶半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁膜１８は珪素を含む絶
縁膜で形成すれば良い。また、ゲート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
さらに、スイッチング用ＴＦＴ２０１においては、ＬＤＤ領域１５a〜１５dは、ゲート
絶縁膜１８を挟んでゲート電極１９a、１９bと重ならないように設ける。このような構造
はオフ電流値を低減する上で非常に効果的である。
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同
一組成の半導体層からなり、ゲート電圧が印加されない領域）を設けることはオフ電流値
を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的
である。
次に、電流制御用ＴＦＴ２０２は、ソース領域３１、ドレイン領域３２及びチャネル形
成領域３４を含む活性層、ゲート絶縁膜１８、ゲート電極３５、第１層間絶縁膜２０、ソ
ース配線３６並びにドレイン配線３７を有して形成される。なお、ゲート電極３５はシン
グルゲート構造となっているが、マルチゲート構造であっても良い。
図２に示すように、スイッチング用ＴＦＴのドレインは電流制御用ＴＦＴ２０２のゲー
トに接続されている。具体的には電流制御用ＴＦＴ２０２のゲート電極３５はスイッチン
グ用ＴＦＴ２０１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介し
て電気的に接続されている。また、ソース配線３６は電源供給線２１２に接続される。
電流制御用ＴＦＴ２０２はＥＬ素子２０３に注入される電流量を制御するための素子で
あるが、ＥＬ素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。その
ため、電流制御用ＴＦＴ２０２に過剰な電流が流れないように、チャネル長（Ｌ）は長め
に設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１
．５μＡ）となるようにする。
また、スイッチング用ＴＦＴ２０１に形成されるＬＤＤ領域の長さ（幅）は０．５〜３
．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
また、図３に示すように電流制御用ＴＦＴ２０２のゲート電極３５となる配線３６は５
０で示される領域でゲート絶縁膜を介して活性層と同時に形成された半導体膜５１と重な
る。このとき５０で示される領域ではコンデンサが形成され、電流制御用ＴＦＴ２０２の
ゲート電極３５にかかる電圧を保持するための保持容量５０として機能する。さらに保持
容量５０はゲート電極となる配線３６、第一層間絶縁膜（図示せず）及び電源供給線２１
２で形成される容量も形成している。なお、電流制御用ＴＦＴのドレインは、電源供給線
２１２に接続され、常に一定の電圧が加えられている。
また、流しうる電流量を多くするという観点から見れば、電流制御用ＴＦＴ２０２の活
性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに
好ましくは６０〜８０ｎｍ）ことも有効である。逆に、スイッチング用ＴＦＴ２０１の場
合はオフ電流値を小さくするという観点から見れば、活性層（特にチャネル形成領域）の
膜厚を薄くする（好ましくは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎｍ）ことも
有効である。
次に、３８は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２
００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素
膜又は窒化珪素膜が好ましい）を用いることができる。
第１パッシベーション膜３８の上には、各ＴＦＴを覆うような形で第２層間絶縁膜（平
坦化膜と言っても良い）３９を形成し、ＴＦＴによってできる段差の平坦化を行う。第２
層間絶縁膜３９としては、有機樹脂を材料とする有機樹脂膜が好ましく、アクリル樹脂、
ポリイミド、ポリアミドおよびシロキサンの高分子化合物を含む樹脂といった材料を用い
ると良い。勿論、十分な平坦化が可能であれば、無機材料からなる膜を用いても良い。
第２層間絶縁膜３９によってＴＦＴによる段差を平坦化することは非常に重要である。
後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす
場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
また、４０は透明導電膜からなる画素電極（ＥＬ素子の陽極に相当する）であり、第２
層間絶縁膜３９及び第１パッシベーション膜３８にコンタクトホール（開孔）を開けた後
、形成された開孔部において電流制御用ＴＦＴ２０２のドレイン配線３７に接続されるよ
うに形成される。
本実施形態では、画素電極として酸化インジウムと酸化スズの化合物からなる導電膜を
用いる。また、これに少量のガリウムを添加しても良い。さらに酸化インジウムと酸化亜
鉛との化合物を用いることもできる。
次に、画素電極上の電極ホール４６を埋め込むように画素電極上に有機樹脂を材料とす
る有機樹脂膜をスピンコート法で成膜する。なお、ここでは、有機樹脂膜としては、アク
リル樹脂を用いている。
また、画素電極上に有機樹脂を材料とする有機樹脂膜を形成させているが、絶縁膜とな
りうる絶縁体を用いても良い。なお、絶縁体としては、酸化珪素や窒化酸化珪素及び窒化
珪素といった珪素を含む無機材料を用いても良い。
アクリル樹脂を全面に成膜した後、レジストマスクを用いて露光し、エッチングを行う
ことにより図２に示す保護部４１ａ、４１ｂを形成する。
保護部４１ｂは、画素電極における電極ホールがアクリル樹脂で埋め込まれている部分
をさす。また、保護部４１ａは、画素電極の隙間に設けられている。画素電極の隙間とは
、複数の画素電極が形成されている画素部において、画素電極が形成されていない部分、
例えば、画素電極と画素電極の間の部分等をさす。これは、保護部を形成するためにエッ
チングを行う際に、画素電極間において、第二層間絶縁膜を形成する材料が保護部を形成
する材料であると第二層間絶縁膜も同時にエッチングされてしまう可能性があるためであ
る。
なお、保護部４１ａおよび４１ｂは、断面から見て画素電極よりも盛り上がっている部
分の厚さが０．１〜１μｍ、好ましくは０．１〜０．５μｍ、さらに好ましくは０．１〜
０．３μｍとなるのがよい。
また、保護部４１ａ及び４１ｂには、有機樹脂としてアクリル樹脂を用いた場合を示し
たが、ポリイミド、ポリアミド、およびシクロテンのようにシロキサンの高分子化合物を
含む樹脂を材料として用いても良い。さらに、これらの有機樹脂を用いる際には、粘度を
１０-3Ｐａ・ｓ〜１０-1Ｐａ・ｓとするとよい。
以上のようにして保護部４１ｂを設けて、電極ホールを有機樹脂で埋め込むことで、Ｅ
Ｌ層４２が切断された際に生じる画素電極４０（陽極）と陰極４３間での短絡の問題を解
決することができる。
保護部４１ｂの作製方法について、図４を用いて説明する。
図４（Ａ）は、画素電極４０上に有機樹脂膜を成膜した後パターニングにより保護部４１
ｂを形成させたものである。Ｄａは、有機樹脂膜の膜厚であるが、この膜厚が薄くなると
図４（Ａ）の保護部４１ｂのように上部に窪みが生じる。
この窪みの度合いは、電極ホールのテーパー角及び有機樹脂膜の膜厚に依存するが、有
機樹脂膜の膜厚が極端に薄くなると電極ホールを完全に埋め込むことができなくなり、保
護部としての役割が果たせなくなることも考えられる。
一方、有機樹脂膜の膜厚が厚くなると再び段差が生じてしまう。そこで、これを解決す
る方法として、図４（Ｂ）に示すように有機樹脂膜をＤｂの膜厚で成膜した後、パターニ
ングによって保護部４１ｂを形成させ、さらに全面をエッチングして膜厚をＤａとする。
これにより、図４（Ｃ）に示すように上部が平坦化され、かつ適度な膜厚の保護部４１ｂ
を形成させることができる。
しかし、図４（Ｂ）で示した方法を用いると保護部４１ｂのパターニング後のエッチン
グの際に表面に露出している画素電極もエッチングの環境に曝されてしまう。そこで、こ
の点を考慮した作製方法を図５を用いて示す。
まず、図５（Ａ）に示すように画素電極４０上に有機樹脂膜を膜厚Ｄｂで成膜する。こ
れを全面エッチングにより膜厚Ｄａとする。さらにこれをパターニングすることにより保
護部４１ｂを形成させる。
保護部４１ｂに関しては、図４（Ａ）に示すように有機樹脂を成膜した後、パターニン
グして形成させても良いし、図４（Ｂ）に示すようにパターニング後に全面エッチングを
行い形成させても良い。さらに、図５（Ａ）に示すように全面エッチングを行ってからパ
ターニングを行い形成させても良い。
図５に示すように保護部４１ｂの外径Ｒｂは、電極ホール４６の内径ＲａにたいしてＲ
ｂ＞Ｒａなる関係にある。なお、図４または図５を用いて説明した保護部４１ｂは、図５
（Ｃ）で示す構造になる。つまり、図５（Ｃ）の４１ｂの実線は、保護部４１ｂの外形に
一致し、図５（Ｃ）の４１ｂの破線は、電極ホール４６の内径に一致している。
次にＥＬ層４２が形成される。ここでは、高分子系有機ＥＬ材料を溶媒に溶解させたも
のをスピンコート法により成膜し、ＥＬ層を形成する方法を示す。なお、ここではＥＬ層
を形成する有機ＥＬ材料として、高分子系有機ＥＬ材料を用いる場合を例にとって説明す
るが、低分子系有機ＥＬ材料を用いることも可能である。
代表的な高分子系有機ＥＬ材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、
ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば以下のような分
子式が発表されている。
（「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for
Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」）
Figure 0005272102
Figure 0005272102
また、特開平１０−９２５７６号公報に記載された分子式のポリフェニルビニルを用い
ることもできる。分子式は以下のようになる。
Figure 0005272102
Figure 0005272102
また、ＰＶＫ系有機ＥＬ材料としては以下のような分子式がある。
Figure 0005272102
高分子系有機ＥＬ材料はポリマーの状態で溶媒に溶かして塗布することもできるし、モ
ノマーの状態で溶媒に溶かして塗布した後に重合することもできる。モノマーの状態で塗
布した場合、まずポリマー前駆体が形成され、真空中で加熱することにより重合してポリ
マーになる。
具体的なＥＬ層としては、赤色に発光するＥＬ層にはシアノポリフェニレンビニレン、
緑色に発光するＥＬ層にはポリフェニレンビニレン、青色に発光するＥＬ層にはポリフェ
ニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
但し、以上の例は本発明のＥＬ層として用いることのできる有機ＥＬ材料の一例であっ
て、これに限定する必要はない。
また、有機ＥＬ材料を溶解させる代表的な溶媒としてはトルエン、キシレン、クロロベ
ンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラ
クトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、
シクロヘキサノン、ジオキサンまたは、ＴＨＦ（テトラヒドロフラン）といった溶媒が挙
げられる。
さらに、ＥＬ層４２を形成する際、ＥＬ層は水分や酸素の存在によって容易に劣化して
しまうため、処理雰囲気は水分や酸素の少ない雰囲気とし、窒素やアルゴンといった不活
性ガス中で行うことが望ましい。さらに処理雰囲気としては、ＥＬ材料を溶解させた溶媒
の蒸発速度を制御できることから、用いた溶媒雰囲気にするのも良い。なお、これらを実
施するためには、図１の薄膜形成装置を、不活性ガスを充填したクリーンブースに設置し
、その雰囲気中で発光層の成膜工程を行うことが望ましい。
また、ＥＬ層を形成する方法として、ここで示した、スピンコーティング法の他にイン
クジェット法等を用いても良い。
また、低分子系有機ＥＬ材料を用いてＥＬ層を形成する場合には、蒸着法などを用いる
ことも可能である。なお、低分子系有機ＥＬ材料としては、公知の材料を用いることがで
きる。
以上のようにしてＥＬ層４２を形成したら、次に遮光性導電膜からなる陰極４３、保護
電極４４及び第２パッシベーション膜４５が形成される。本実施形態では陰極４３として
、ＭｇＡｇからなる導電膜を用い、保護電極４４としてアルミニウムからなる導電膜を用
いる。また、第２パッシベーション膜４５としては、１０ｎｍ〜１μm（好ましくは２０
０〜５００ｎｍ）の厚さの窒化珪素膜を用いる。
なお、上述のようにＥＬ層は熱に弱いので、陰極４３及び第２パッシベーション膜４５
はなるべく低温（好ましくは室温から１２０℃までの温度範囲）で成膜するのが望ましい
。従って、プラズマＣＶＤ法、真空蒸着法又は溶液塗布法（スピンコート法）が望ましい
成膜方法と言える。
ここまで完成したものをアクティブマトリクス基板とよび、アクティブマトリクス基板
に対向して、対向基板（図示せず）が設けられる。本実施形態では対向基板としてガラス
基板を用いる。なお、対向基板としては、プラスチックやセラミックスからなる基板を用
いても良い。
また、アクティブマトリクス基板と対向基板はシール剤（図示せず）によって接着され
、密閉空間（図示せず）が形成される。本実施形態では、密閉空間をアルゴンガスで充填
している。勿論、この密閉空間内に酸化バリウムといった乾燥剤を配置したり、酸化防止
剤を配置することも可能である。
さらに、対向基板のアクティブマトリクス基板側の面に、仕事関数が低く、酸化されや
すい金属や、吸湿性の金属を成膜しておくと酸素を捕捉する機能や吸湿機能を設けること
ができる。なお、対向基板上に感光性アクリル樹脂のような有機樹脂で凹凸を付けた後に
これらの金属を成膜すると、表面積を大きくすることができるので、より効果的である。
本発明の実施例における画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作
製する方法について図６〜図８を用いて説明する。但し、説明を簡単にするために、駆動
回路に関しては基本回路であるＣＭＯＳ回路を図示することとする。
まず、図６（Ａ）に示すように、ガラス基板３００上に下地膜３０１を３００ｎｍの厚
さに形成する。本実施例では下地膜３０１として１００ｎｍ厚の窒化酸化珪素膜と２００
ｎｍの窒化酸化珪素膜とを積層して用いる。この時、ガラス基板３００に接する方の窒素
濃度を１０〜２５ｗｔ％としておくと良い。もちろん下地膜を設けずに石英基板上に直接
素子を形成しても良い。
次に下地膜３０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法
で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微
結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質
構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い
。
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜
若しくはポリシリコン膜ともいう）３０２を形成する。公知の結晶化方法としては、電熱
炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレー
ザー光を用いて結晶化する。
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩
形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー
光を用いることもできる。
本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用いるこ
とも可能である。また、オフ電流を低減する必要のあるスイッチング用ＴＦＴの活性層を
非晶質珪素膜で形成し、電流制御用ＴＦＴの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにく
い。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点
を生かすことができる。
次に、図６（Ｂ）に示すように、結晶質珪素膜３０２上に酸化珪素膜からなる保護膜３
０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０
〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜３０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないよう
にするためと、微妙な濃度制御を可能にするために設ける。
そして、その上にレジストマスク３０４a、３０４bを形成し、保護膜３０３を介してｎ
型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。
なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒
素を用いることができる。なお、本実施例ではホスフィン（ＰＨ3）を質量分離しないで
プラズマ励起したプラズマ（イオン）ドーピング法を用い、リンを１×１０18atoms/cm3
の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い
。
この工程により形成されるｎ型不純物領域３０５には、ｎ型不純物元素が２×１０16〜
５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
次に、図６（Ｃ）に示すように、保護膜３０３およびレジスト３０４ａ、３０４ｂを除
去し、添加した１５族に属する元素の活性化を行う。活性化手段は公知の技術を用いれば
良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型
でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加され
た不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで
照射することが好ましい。なお、保護膜３０３をつけたままレーザー光を照射しても良い
。
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用
しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５
５０℃程度の熱処理を行えば良い。
この工程によりｎ型不純物領域３０５の端部、即ち、ｎ型不純物領域３０５、の周囲に
存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。この
ことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に
良好な接合部を形成しうることを意味する。
次に、図６（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体
膜（以下、活性層という）３０６〜３０９を形成する。
次に、図６（Ｅ）に示すように、活性層３０６〜３０９を覆ってゲート絶縁膜３１０を
形成する。ゲート絶縁膜３１０としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎ
ｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本
実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極３１１〜
３１５を形成する。このゲート電極３１１〜３１５の端部をテーパー状にすることもでき
る。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのため
の配線（以下、ゲート配線という）とを別の材料で形成する。具体的にはゲート電極より
も低抵抗な材料をゲート配線として用いる。
これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線と
を同一材料で形成しても構わない。
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用い
ることができる。ただし、上述のように微細加工が可能、具体的には２μm以下の線幅に
パターニング可能な材料が好ましい。
代表的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素からなる膜、または前記元
素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、また
は前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または
前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）
を用いることができる。勿論、単層で用いても積層して用いても良い。
本実施例では、５０ｎｍ厚の窒化タンタル（ＴａＮ）膜と、３５０ｎｍ厚のタンタル（
Ｔａ）膜とからなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッ
タガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止すること
ができる。
またこの時、ゲート電極３１２はｎ型不純物領域３０５の一部とゲート絶縁膜３１０を
挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域
となる。なお、ゲート電極３１３，３１４は、断面では、二つに見えるが実際には電気的
に接続されている。
次に、図７（Ａ）に示すように、ゲート電極３１１〜３１５をマスクとして自己整合的
にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域３１
６〜３２３にはｎ型不純物領域３０５の１／２〜１／１０（代表的には１／３〜１／４）
の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/
cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
次に、図７（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク３２４a〜３
２４ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不
純物領域３２５〜３２９を形成する。ここでもホスフィン（ＰＨ3）を用いたイオンドー
プ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２
×１０20〜５×１０21atoms/cm3）となるように調節する。
この工程によってｎチャネル型ＴＦＴのソース領域及びドレイン領域が形成されるが、
スイッチング用ＴＦＴでは、図７（Ａ）の工程で形成したｎ型不純物領域３１９〜３２１
の一部を残す。この残された領域が、図２におけるスイッチング用ＴＦＴ２０１のＬＤＤ
領域１５a〜１５dに対応する。
次に、図７（Ｃ）に示すように、レジストマスク３２４a〜３２４ｄを除去し、新たに
レジストマスク３３２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添
加し、高濃度にボロンを含む不純物領域３３３〜３３６を形成する。ここではジボラン（
Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には
５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
なお、不純物領域３３３〜３３６には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
次に、レジストマスク３３２を除去した後、それぞれの濃度で添加されたｎ型またはｐ
型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニ
ール法、及びランプアニール法で行うことができる。本実施例では電熱炉において窒素雰
囲気中、５５０℃、４時間の熱処理を行う。
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも
存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオー
ミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが望ましい。
次に、活性化工程が終了したら図７（Ｄ）に示すように３００ｎｍ厚のゲート配線３３
７を形成する。ゲート配線３３７の材料としては、アルミニウム（Ａｌ）又は銅（Ｃｕ）
を主成分（組成として５０〜１００％を占める。）とする金属を用いれば良い。配置とし
ては図３のようにゲート配線２１１とスイッチング用ＴＦＴのゲート電極１９a、１９b（
図６（Ｅ）の３１３、３１４）が電気的に接続するように形成する。
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるた
め、面積の大きい画像表示領域（画素部）を形成することができる。即ち、画面の大きさ
が対角１０インチ以上（さらには３０インチ以上）のＥＬ表示装置を実現する上で、本実
施例の画素構造は極めて有効である。
次に、図８（Ａ）に示すように、第１層間絶縁膜３３８を形成する。第１層間絶縁膜３
３８としては、珪素を含む絶縁膜を単層で用いるか、２種類以上の珪素を含む絶縁膜を組
み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。
本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層し
た構造とする。
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い、水素化処理をする。この工程は熱的に励起された水素により半導体膜の不対
結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマ
化して生成された水素を用いる）を行っても良い。
なお、水素化処理は第１層間絶縁膜３３８を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成してもよい。
次に、第１層間絶縁膜３３８及びゲート絶縁膜３１０に対してコンタクトホールを形成
し、ソース配線３３９〜３４２と、ドレイン配線３４３〜３４５を形成する。なお、本実
施例ではこれらの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ
、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導
電膜でも良い。
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜３４６を形成する。本実施例では第１パッシベーション膜３４６として３００ｎｍ
厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。
なお、窒化酸化珪素膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ
処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜３３８
に供給され、熱処理を行うことで、第１パッシベーション膜３４６の膜質が改善される。
それと同時に、第１層間絶縁膜３３８に添加された水素が下層側に拡散するため、効果的
に活性層を水素化することができる。
次に、図８（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜３４７を形成する。有
機樹脂としてはポリイミド、ポリアミド、アクリル樹脂、シロキサンの高分子化合物を材
料として使用することができる。特に、第２層間絶縁膜３４７は平坦化の意味合いが強い
ので、平坦性に優れたアクリル樹脂が好ましい。本実施例ではＴＦＴによって形成される
段差を十分に平坦化しうる膜厚でアクリル樹脂膜を形成する。好ましくは１〜５μm（さ
らに好ましくは２〜４μm）とすれば良い。
次に、第２層間絶縁膜３４７及び第１パッシベーション膜３４６に対してコンタクトホ
ールを形成し、ドレイン配線３４５と電気的に接続される画素電極３４８を形成する。本
実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニン
グを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を
混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
次に、図８（Ｃ）に示すように、有機樹脂からなる保護部３４９ａ及び３４９ｂを形成
する。保護部３４９ａ及び３４９ｂは１〜２μm厚のアクリル樹脂膜やポリイミド膜とい
った樹脂膜をパターニングして形成すれば良い。この保護部３４９ａ及び３４９ｂは図３
に示したように、画素電極と画素電極との隙間及び電極ホールに形成される。
次に、ＥＬ層３５０を形成する。具体的には、ＥＬ層３５０となる有機ＥＬ材料をクロ
ロフォルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン、Ｎ−メチルピ
ロリドンといった溶媒に溶かしてスピンコーティング法で塗布し、その後、熱処理を行う
ことにより溶媒を揮発させる。こうして有機ＥＬ材料からなる被膜（ＥＬ層）が形成され
る。
本実施例では、ＥＬ材料を８０ｎｍの厚さに成膜した後、８０〜１５０℃のホットプレ
ートで１〜５分の熱処理を行って揮発させる。
なお、ＥＬ材料としては公知の材料を用いることができる。公知の材料としては、駆動
電圧を考慮すると有機材料を用いるのが好ましい。なお、本実施例ではＥＬ層３５０は単
層構造とするが、必要に応じて電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子
阻止層もしくは正孔素子層を設けて積層構造としても良い。また、本実施例ではＥＬ素子
の陰極３５１としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
ＥＬ層３５０を形成した後、陰極（ＭｇＡｇ電極）３５１を真空蒸着法で形成する。な
お、ＥＬ層３５０の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極３
５１の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
さらに、陰極３５１上には、保護電極３５２を設ける。保護電極３５２としてはアルミ
ニウムを主成分とする導電膜を用いれば良い。保護電極３５２は、マスクを用いて真空蒸
着法で形成すれば良い。
最後に、窒化珪素膜からなる第２パッシベーション膜３５３を３００ｎｍの厚さに形成
する。実際には保護電極３５２がＥＬ層を水分等から保護する役割を果たすが、さらに第
２パッシベーション膜３５３を形成しておくことで、ＥＬ素子の信頼性をさらに高めるこ
とができる。
本実施例の場合、図８（Ｃ）に示すように、ｎチャネル型２０５の活性層は、ソース領
域３５５、ドレイン領域３５６、ＬＤＤ領域３５７及びチャネル形成領域３５８を含み、
ＬＤＤ領域３５７はゲート絶縁膜３１０を挟んでゲート電極３１２と重なっている。
ドレイン領域側のみにＬＤＤ領域を形成しているのは、動作速度を落とさないための配
慮である。また、このｎチャネル型ＴＦＴ２０５はオフ電流値をあまり気にする必要はな
く、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３５７は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセ
ットはなくした方がよい。
こうして図８（Ｃ）に示すような構造のアクティブマトリクス基板が完成する。
ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも
最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上し
うる。
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
ＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴ２０５として用いる
。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サン
プリング回路（サンプル及びホールド回路）などが含まれる。デジタル駆動を行う場合に
は、Ｄ／Ａコンバータなどの信号変換回路も含まれうる。
なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネ
ル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替
わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイ
ッチング用ＴＦＴと電流制御用ＴＦＴの中間程度の機能を有するＴＦＴを配置することが
望ましい。
従って、サンプリング回路を形成するｎチャネル型ＴＦＴは、図９に示すような構造の
ＴＦＴを配置することが望ましい。図９に示すように、ＬＤＤ領域９０１a、９０１bの一
部がゲート絶縁膜９０２を介してゲート電極９０３と重なる。
この効果は電流を流した際に生じるホットキャリア注入に対する劣化対策であり、サンプ
リング回路の場合はチャネル形成領域９０４を挟む形で両側に設ける点が異なる。
なお、実際には図８（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高
いガラス、石英、プラスチックといったカバー材でパッケージング（封入）することが好
ましい。その際、カバー材の内部に内部に酸化バリウムといった吸湿剤や酸化防止剤を配
置するとよい。
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は
回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブル
プリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる
状態にまでした状態を本明細書中ではＥＬ表示装置（またはＥＬモジュール）という。
ここで本実施例のアクティブマトリクス型ＥＬ表示装置の構成を図１０の斜視図を用い
て説明する。本実施例のアクティブマトリクス型ＥＬ表示装置は、ガラス基板６０１上に
形成された、画素部６０２と、ゲート側駆動回路６０３と、ソース側駆動回路６０４を含
む。画素部のスイッチング用ＴＦＴ６０５はｎチャネル型ＴＦＴであり、ゲート側駆動回
路６０３に接続されたゲート配線６０６、ソース側駆動回路６０４に接続されたソース配
線６０７の交点に配置されている。
また、スイッチング用ＴＦＴ６０５のドレインは電流制御用ＴＦＴ６０８のゲートに接続
されている。
さらに、電流制御用ＴＦＴ６０８のソース側は電源供給線６０９に接続される。本実施
例のような構造では、電源供給線６０９には接地電位（アース電位）が与えられている。
また、電流制御用ＴＦＴ６０８のドレインにはＥＬ素子６１０が接続されている。また、
このＥＬ素子６１０の陽極には所定の電圧（３〜１２Ｖ、好ましくは３〜５Ｖ）が加えら
れる。
そして、外部入出力端子となるＦＰＣ６１１には駆動回路部まで信号を伝達するための
接続配線６１２、６１３、及び電源供給線６０９に接続された接続配線６１４が設けられ
ている。
また、図１０に示したＥＬ表示装置の回路構成の一例を図１１に示す。本実施例のＥＬ
表示装置は、ソース側駆動回路８０１、ゲート側駆動回路（Ａ）８０７、ゲート側駆動回
路（Ｂ）８１１、画素部８０６を有している。なお、本明細書中において、駆動回路部と
はソース側駆動回路およびゲート側駆動回路を含めた総称である。
ソース側駆動回路８０１は、シフトレジスタ８０２、レベルシフタ８０３、バッファ８
０４、サンプリング回路（サンプル及びホールド回路）８０５を備えている。また、ゲー
ト側駆動回路（Ａ）８０７は、シフトレジスタ８０８、レベルシフタ８０９、バッファ８
１０を備えている。ゲート側駆動回路（Ｂ）８１１も同様な構成である。
ここでシフトレジスタ８０２、８０８は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）で
あり、回路を形成するＣＭＯＳ回路に使われるｎチャネル型ＴＦＴは図８（Ｃ）の２０５
で示される構造が適している。
また、レベルシフタ８０３、８０９、バッファ８０４、８１０はシフトレジスタと同様
に、図８（Ｃ）のｎチャネル型ＴＦＴ２０５を含むＣＭＯＳ回路が適している。なお、ゲ
ート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすること
は、各回路の信頼性を向上させる上で有効である。
また、サンプリング回路８０５はソース領域とドレイン領域が反転する上、オフ電流値
を低減する必要があるので、図９のｎチャネル型ＴＦＴ２０８を含むＣＭＯＳ回路が適し
ている。
また、画素部８０６は図２に示した構造の画素を配置する。
なお、上記構成は、図６〜８に示した作製工程に従ってＴＦＴを作製することによって
容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示して
いるが、本実施例の作製工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ回路
、オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一基板上に形成すること
が可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
さらに、カバー材をも含めた本実施例のＥＬモジュールについて図１２（Ａ）
、（Ｂ）を用いて説明する。なお、必要に応じて図１０、図１１で用いた符号を引用する
ことにする。
図１２（Ａ）は、図１０に示した状態にシーリング構造を設けた状態を示す上面図であ
る。点線で示された６０２は画素部、６０３はゲート側駆動回路、６０４はソース側駆動
回路である。本発明のシーリング構造は、図１０の状態に対して充填材（図示せず）、カ
バー材１１０１、シール材（図示せず）及びフレーム材１１０２を設けた構造である。
ここで、図１２（Ａ）をＡ−Ａ’で切断した断面図を図１２（Ｂ）に示す。なお、図１
２（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
図１２（Ｂ）に示すように、基板６０１上には画素部６０２、ゲート側駆動回路６０３
が形成されており、画素部６０２は電流制御用ＴＦＴ２０２とそれに電気的に接続された
画素電極３４８を含む複数の画素により形成される。また、ゲート側駆動回路６０３はｎ
チャネル型ＴＦＴ２０５とｐチャネル型ＴＦＴ２０６とを相補的に組み合わせたＣＭＯＳ
回路を用いて形成される。
画素電極３４８はＥＬ素子の陽極として機能する。また、画素電極３４８の両端には保
護膜３４９ａが形成され、保護膜３４９ａの上にＥＬ層３５０、陰極３５１が形成される
。また、その上には保護電極３５２、第２パッシベーション膜３５３が形成される。勿論
、上述したようにＥＬ素子の構造を反対とし、画素電極を陰極としても構わない。
本実施例の場合、保護電極３５２は全画素に共通の配線としても機能し、接続配線６１
２を経由してＦＰＣ６１１に電気的に接続されている。さらに、画素部６０２及びゲート
側駆動回路６０３に含まれる素子は全て第２パッシベーション膜３５３で覆われている。
この第２パッシベーション膜３５３は省略することも可能であるが、各素子を外部と遮断
する上で設けた方が好ましい。
次に、ＥＬ素子を覆うようにして充填材１１０３を設ける。この充填材１１０３はカバ
ー材１１０１を接着するための接着剤としても機能する。充填材１１０３としては、ＰＶ
Ｃ（ポリビニルクロライド）、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材１１
０３の内部に乾燥剤（図示せず）を設けておくと、吸湿効果を保ち続けられるので好まし
い。このとき、乾燥剤は充填材に添加されたものであっても良いし、充填材に封入された
ものであっても良い。
また、本実施例ではカバー材１１０１としては、ガラス、プラスチック、およびセラミ
ックスからなる材料を用いることができる。なお、充填材１１０３の内部に予め酸化バリ
ウム等の乾燥剤を添加しておくことは有効である。
次に、充填材１１０３を用いてカバー材１１０１を接着した後、充填材１１０３の側面
（露呈面）を覆うようにフレーム材１１０２を取り付ける。フレーム材１１０２はシール
材（接着剤として機能する）１１０４によって接着される。このとき、シール材１１０４
としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂
を用いても良い。なお、シール材１１０４はできるだけ水分や酸素を透過しない材料であ
ることが望ましい。また、シール材１１０４の内部に乾燥剤を添加してあっても良い。
以上のような方式を用いてＥＬ素子を充填材１１０３に封入することにより、ＥＬ素子
を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化
を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作
製することができる。
実施例１において、画素電極上に有機樹脂を全面塗布した後、露光装置を用いてパター
ニングを行い、電極ホールおよび画素電極間の隙間に有機樹脂で埋め込んだ保護部を形成
した後、ＥＬ層を形成する作製方法を示したが、露光工程が入るためにスループットが悪
いので本実施例では、画素電極上に有機樹脂を全面塗布した後、パターニングを行わずに
エッチバック法を用いて平坦化を行い、電極ホール及び画素電極間の隙間に埋め込まれた
有機樹脂以外をエッチングする方法を示す。
ここで本発明におけるＥＬ表示装置の画素部の断面構造を図１３に示す。
図１３（Ａ）に示されるのは、画素電極１０４０及び画素電極１０４０に電気的に接続
される電流制御用ＴＦＴである。電流制御用ＴＦＴは、基板１０１１上に下地膜１０１２
が形成された後、ソース領域１０３１、ドレイン領域１０３２及びチャネル形成領域１０
３４を含む活性層、ゲート絶縁膜１０１８、ゲート電極１０３５、第１層間絶縁膜１０２
０、ソース配線１０３６並びにドレイン配線１０３７を有して形成される。なお、ゲート
電極１０３５はシングルゲート構造となっているが、マルチゲート構造であっても良い。
次に、１０３８は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましく
は２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化
珪素膜又は窒化珪素膜が好ましい）を用いることができる。
第１パッシベーション膜１０３８の上には、各ＴＦＴを覆うような形で第２層間絶縁膜
（平坦化膜と言っても良い）１０３９を形成し、ＴＦＴによってできる段差の平坦化を行
う。第２層間絶縁膜１０３９としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド
、アクリル樹脂、シロキサンの高分子化合物を含む樹脂を材料として用いると良い。勿論
、十分な平坦化が可能であれば、無機膜を用いても良い。
第２層間絶縁膜１０３９によってＴＦＴによる段差を平坦化することは非常に重要であ
る。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成
する前に平坦化しておくことが望ましい。
また、１０４０は透明導電膜からなる画素電極（ＥＬ素子の陽極に相当する）
であり、第２層間絶縁膜１０３９及び第１パッシベーション膜１０３８にコンタクトホー
ル（開孔）を開けた後、形成された開孔部において電流制御用ＴＦＴのドレイン配線１０
３７に接続されるように形成される。
本実施形態では、画素電極として酸化インジウムと酸化スズの化合物からなる導電膜を
用いる。また、これに少量のガリウムを添加しても良い。さらに酸化インジウムと酸化亜
鉛との化合物を用いることもできる。
次に、画素電極上に有機樹脂を材料とする有機樹脂膜１０４１を形成する。有機樹脂と
しては、ポリアミド、ポリイミド、アクリル樹脂およびシロキサンの高分子化合物を含む
樹脂といった材料があり、これらを使っても良いが、ここでは、アクリル樹脂であるアク
リル酸エステル樹脂、アクリル酸樹脂、メタクリル酸エステル樹脂、メタクリル酸樹脂と
いった樹脂を用いている。
なお、シロキサンの高分子化合物を含む樹脂としては、シクロテンがある。
また、ここでは画素電極上に有機樹脂を材料とする有機樹脂膜を形成させているが、絶
縁膜となりうる絶縁体を用いても良い。
絶縁体としては、酸化珪素や窒化酸化珪素及び窒化珪素といった珪素を含む絶縁膜を用
いると良い。
有機樹脂膜１０４１の膜厚（Ｄｃ）は、０．１〜２μｍが好ましいが、さらに好ましく
は０．２〜０．６μｍとするのがよい。
有機樹脂膜１０４１を成膜した後、有機樹脂膜１０４１を全面エッチングしてＤｃ＝０
となるところでエッチングを終了させると、電極ホールに埋め込まれたアクリル樹脂が残
り、保護部１０４１ｂが形成される。
なお、エッチング方法としてはドライエッチングが好ましい。まず、真空チャンバー内
にエッチングすべき有機樹脂材料に合わせたエッチングガスを導入した後、電極に高周波
電圧を印加してプラズマを発生させ、プラズマ雰囲気でエッチングガスを分解させる。
プラズマ雰囲気で分解されたエッチングガス中には、正イオン、負イオン、電子などの
荷電粒子と中性活性種がバラバラの状態で存在している。なお、これらのエッチング種が
、被エッチング材料に吸着されると表面化学反応が生じてエッチング生成物が生成し、こ
のエッチング生成物が除去されると、エッチングがなされる。
また、保護膜の材料としてアクリル樹脂を用いる場合、エッチングにおけるエッチング
ガスとして酸素を主成分とするガスを用いることが望ましい。
なお、本実施例では酸素を主成分とするエッチングガスとして、酸素、ヘリウム及び四
フッ化炭素（ＣＦ4）からなるエッチングガスを用いている。また、その他の材料として
、六フッ化二炭素（Ｃ2Ｆ6）といったフッ化炭素系のガスを用いても良い。
なお、これらのエッチングガスにおいては、酸素が、エッチングガス全体の６０％以上
になることが望ましい。
本実施例に示すように画素電極上に有機樹脂膜をスピンコート法を用いて成膜した後、
これを全面エッチングして、図１３（Ｂ）に示すように電極ホール１０４６に保護部１０
４１ｂが形成されるように矢印の方向にエッチングさせる。なお、ここで形成された保護
部１０４１ｂの露呈面及び画素電極１０４０の露呈面は、図１３（Ｂ）に示すように同一
面内にある。
なお、このときのエッチング時間は予めエッチングレートを調べておき、保護部１０４
１ｂを除く画素電極１０４０上の有機樹脂膜がちょうど除去されたところでエッチングが
終了するようにする。これにより、画素電極１０４０の上面と保護部１０４１ｂの上面が
同一の平坦面になる。
また、これらの有機樹脂を用いる際には、粘度を１０-3Ｐａ・ｓ〜１０-1Ｐａ・ｓとす
るとよい。
保護部１０４１ｂを形成したら、図１３（Ｃ）に示すようにＥＬ層１０４２を形成する
ためにＥＬ材料を溶媒に溶解させたものがスピンコート法により成膜される。
ＥＬ層１０４２が形成されると、さらに陰極１０４３及び保護電極１０４４が形成され
る。
以上のようにして図１３（Ｃ）に示す様な構造とすることで、電極ホールの段差部分で
、ＥＬ層１０４２が切断された際に生じる画素電極１０４０と陰極１０４３間での短絡の
問題を解決することができる。
なお、本実施例で示したように画素電極１０４０上の保護部１０４１ｂが電極ホール１
０４６と同一の形状である場合の上面図を図１３（Ｄ）に示す。
また、本実施例の構成は、実施例１の構成と自由に組み合わせることができる。
実施例２では、エッチングにより保護膜を形成させる方法、いわゆるエッチバック法に
ついて説明したが、エッチバック法では、保護膜の膜の種類によっては適さないことや平
坦化できる領域が数μｍから数１０μｍであるといった制限があるので、化学的機械研磨
（ＣＭＰ:Chemical Mechanical Polishing）を用いて保護部を形成することも可能である
。そこで、本実施例も図１３を用いて説明する。
本実施例においては、実施例２の図１３（Ａ）で示したように有機樹脂膜１０４１をＤ
ｃ（＞０）の膜厚に成膜した後、有機樹脂膜１０４１に対して対向する定盤上に張られた
研磨パッドに一定圧力で押しつけ、基板及び定盤をそれぞれ回転させながら研磨材（スラ
リー）を流し、Ｄｃ＝０になるまで研磨する、いわゆるＣＭＰを用いて保護部１０４１ｂ
を形成させる。
ＣＭＰを行う上で使用するスラリーは、砥粒と呼ばれる研磨粒子をｐＨ調整した水溶液
に分散させたものであり、被研磨膜により異なるスラリーを用いるとよい。
本実施例では、被研磨膜としてアクリル樹脂を用いているので、シリカ系スラリー（Ｓ
ｉＯ2）やセリア系スラリー（ＣｅＯ2）およびフュームドシリカ系スラリー（ＳｉＣｌ4
）といったスラリーを用いるのが好ましい。しかし、スラリーとしては、このほかにもア
ルミナ系スラリー（Ａｌ2Ｏ3）やゼオライト系スラリーがありこれらを用いても良い。
また、スラリー中の液と砥粒（シリカ粒子）との間の電位（ゼータ電位）は、加工精度
に影響するのでｐＨ値を最適化することで調整する必要がある。
ＣＭＰを用いて研磨する際に、研磨の終了点を見極めるのは困難である。もし研磨しす
ぎた場合には、画素電極まで研磨してしまうことになる。そこで、加工速度が極端に遅い
膜を形成してＣＭＰのストッパーとしたり、予め実験によって、加工時間と加工速度の関
係を明らかにしておき、ある一定の加工時間がきたところで、ＣＭＰを終了する手法を取
ることで必要以上の研磨を防ぐことができる。
以上のように、ＣＭＰを用いることで被研磨膜の膜厚や膜の種類によらずに保護部１０
４１ｂを形成させることができる。
なお、本実施例の構成は、実施例１〜実施例２の構成と自由に組み合わせることができ
る。
本実施例では本発明をパッシブ型（単純マトリクス型）のＥＬ表示装置に用いた場合に
ついて図１４を用いて説明する。図１４において、１３０１はプラスチックからなる基板
、１３０６は透明導電膜からなる陽極である。なお、基板１３０１は、ガラス、石英とい
った材料でできていても良い。
本実施例では、透明導電膜として酸化インジウムと酸化亜鉛との化合物を蒸着法により
形成する。なお、図１４では図示されていないが、複数本の陽極が紙面に垂直な方向へス
トライプ状に配列されている。
また、ストライプ状に配列された陽極１３０２の間を埋めるように本発明の保護部１３
０３が形成される。保護部１３０３は陽極１３０２に沿って紙面に垂直な方向に形成され
ている。なお、本実施例における保護部１３０３の形成には、実施例１〜３に示した方法
により同様の材料を用いて形成すればよい。
次に、高分子系有機ＥＬ材料からなるＥＬ層１３０４が形成される。用いる有機ＥＬ材
料は実施例１と同様のものを用いれば良い。これらのＥＬ層は保護膜１３０２によって形
成された溝に沿って形成されるため、紙面に垂直な方向にストライプ状に配列される。
その後、図１４では図示されていないが、複数本の陰極及び保護電極が紙面に平行な方
向が長手方向となり、且つ、陽極１３０２と直交するようにストライプ状に配列されてい
る。なお、本実施例では、陰極１３０５は、ＭｇＡｇからなり、保護電極１３０６はアル
ミニウム合金膜からなり、それぞれ蒸着法により形成される。また、図示されないが保護
電極１３０６は所定の電圧が加えられるように、後にＦＰＣが取り付けられる部分まで配
線が引き出されている。
また、ここでは図示していないが保護電極１３０６を形成したら、パッシベーション膜
として窒化珪素膜を設けても良い。
以上のようにして基板１３０１上にＥＬ素子を形成する。なお、本実施例では下側の電
極が透光性の陽極となっているため、ＥＬ層１３０４a〜１３０４cで発生した光は下面（
基板１３０１）に放射される。しかしながら、ＥＬ素子の構造を反対にし、下側の電極を
遮光性の陰極とすることもできる。その場合、ＥＬ層で発生した光は上面（基板１３０１
とは反対側）に放射されることになる。
次に、カバー材１３０７としてセラミックス基板を用意する。本実施例の構造では遮光
性で良いのでセラミックス基板を用いたが、勿論、前述のようにＥＬ素子の構造を反対に
した場合、カバー材は透光性のほうが良いので、プラスチックやガラスからなる基板を用
いるとよい。
こうしてカバー材１３０７を用意したら、乾燥剤（図示せず）として酸化バリウムを添
加した充填材１３０８によりカバー材１３０７を貼り合わせる。その後、紫外線硬化樹脂
からなるシール材１３０９を用いてフレーム材１３１０を取り付ける。本実施例ではフレ
ーム材１３１０としてステンレス材を用いる。最後に異方導電性フィルム１３１１を介し
てＦＰＣ１３１２を取り付けてパッシブ型のＥＬ表示装置が完成する。
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成とも自由に組み合わせて
実施することが可能である。
本発明を実施してアクティブマトリクス型のＥＬ表示装置を作製する際に、基板として
シリコン基板（シリコンウェハー）を用いることは有効である。基板としてシリコン基板
を用いた場合、画素部に形成するスイッチング素子や電流制御用素子または駆動回路部に
形成する駆動用素子を、従来のＩＣやＬＳＩなどに用いられているＭＯＳＦＥＴの作製技
術を用いて作製することができる。
ＭＯＳＦＥＴはＩＣやＬＳＩで実績があるように非常にばらつきの小さい回路を形成す
ることが可能であり、特に電流値で階調表現を行うアナログ駆動のアクティブマトリクス
型ＥＬ表示装置には有効である。
なお、シリコン基板は遮光性であるので、ＥＬ層からの光は基板とは反対側に放射され
るような構造とする必要がある。本実施例のＥＬ表示装置は構造的には図１２と似ている
が、画素部６０２、駆動回路部６０３を形成するＴＦＴの代わりにＭＯＳＦＥＴを用いる
点で異なる。
なお、本実施例の構成は、実施例１〜実施例４のいずれの構成とも自由に組み合わせて
実施することが可能である。
本発明を実施して形成されたＥＬ表示装置は、自発光型であるため液晶表示装置に比べ
て明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部
として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ
以上（典型的には４０インチ以上）のＥＬディスプレイ（ＥＬ表示装置を筐体に組み込ん
だディスプレイ）の表示部として本発明のＥＬ表示装置を用いるとよい。
なお、ＥＬディスプレイには、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ
、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他
にも様々な電気器具の表示部として本発明のＥＬ表示装置を用いることができる。
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディ
スプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カ
ーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、
記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録
媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬ
表示装置を用いることが望ましい。それら電気器具の具体例を図１５、図１６に示す。
図１５（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２０
０３等を含む。本発明は表示部２００３に用いることができる。ＥＬディスプレイは自発
光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明の
ＥＬ表示装置は表示部２１０２に用いることができる。
図１５（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２２
０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０
５、ＥＬ表示装置２２０６等を含む。本発明はＥＬ表示装置２２０６に用いることができ
る。
図１５（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示部
（ａ）２３０４、表示部（ｂ）２３０５等を含む。表示部（ａ）は主として画像情報を表
示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置はこれら表
示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には家
庭用ゲーム機器なども含まれる。
図１５（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、カメラ部２４
０２、受像部２４０３、操作スイッチ２４０４、表示部２４０５等を含む。本発明のＥＬ
表示装置は表示部２４０５に用いることができる。
図１５（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部
２５０３、キーボード２５０４等を含む。本発明のＥＬ表示装置は表示部２５０３に用い
ることができる。
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬ表示装置は動画表示に好まし
いが、画素間の輪郭がぼやけてしまっては動画全体もぼけてしまう。従って、画素間の輪
郭を明瞭にするという本発明のＥＬ表示装置を電子装置の表示部として用いることは極め
て有効である。
また、ＥＬ表示装置は発光している部分が電力を消費するため、発光部分が極力少なく
なるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響
再生装置のような文字情報を主とする表示部にＥＬ表示装置を用いる場合には、非発光部
分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
ここで図１６（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力
部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明
のＥＬ表示装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の
背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
また、図１６（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１
、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明のＥＬ表示装置は表
示部２７０２に用いることができる。また、本実施例では車載用オーディオを示すが、携
帯型や家庭用の音響再生装置に用いても良い。なお、表示部２７０４は黒色の背景に白色
の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特
に有効である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが
可能である。また、本実施例の電気器具は実施例１〜５に示したいずれの構成のＥＬ表示
装置を用いても良い。
本発明を用いて作製するＥＬ素子において、三重項励起子からの燐光を発光に利用でき
るＥＬ材料を用いることも可能である。燐光を発光に利用できるＥＬ材料を用いた発光装
置は、外部発光量子効率を飛躍的に向上させることができる。
これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記の論文により報告されたＥＬ材料（クマリン色素）の構造式を以下に示す。
Figure 0005272102
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forr
est, Nature 395 (1998) p.151.)
上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の構造式を以下に示す。
Figure 0005272102
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の構造式を以下に示す。
Figure 0005272102
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組み合わせて
実施することが可能である。

Claims (2)

  1. 基板の上方に第１の導電膜が形成される第１の工程と、
    前記第１の導電膜の上方に第１の有機絶縁膜が形成される第２の工程と、
    前記第１の有機絶縁膜の上方に第２の導電膜が形成される第３の工程と、
    前記第２の導電膜の上方と前記第１の有機絶縁膜の上方とに、第１の膜が形成される第４の工程と、
    前記第１の膜がエッチングされ、第２の有機絶縁膜と第３の有機絶縁膜とが形成される第５の工程と、を有し、
    前記第５の工程において、画素部に位置する前記第１の有機絶縁膜は露出されず、
    前記第２の導電膜は、電極ホールを有し、
    前記第２の導電膜は、前記第１の導電膜と電気的に接続され、
    前記第２の有機絶縁膜は、前記第１の有機絶縁膜の有する上面と接する部分を有し、
    前記第２の有機絶縁膜は、前記第２の導電膜の有する上面と接する部分を有し、
    前記第２の有機絶縁膜は、前記第２の導電膜の有する側面と接する部分を有し、
    前記第２の有機絶縁膜は、前記第３の有機絶縁膜と接さず、
    前記第３の有機絶縁膜は、前記第２の導電膜の有する上面と接する部分を有し、
    前記第３の有機絶縁膜は、前記電極ホール全体に充填された部分を有し、
    前記第３の有機絶縁膜は、前記第２の導電膜の有する上面よりも盛り上がった部分を有することを特徴とする自発光装置の作製方法。
  2. 基板の上方に第１の導電膜が形成される第１の工程と、
    前記第１の導電膜の上方に第１の有機絶縁膜が形成される第２の工程と、
    前記第１の有機絶縁膜の上方に第２の導電膜が形成される第３の工程と、
    前記第２の導電膜の上方と前記第１の有機絶縁膜の上方とに、第１の膜が形成される第４の工程と、
    前記第１の膜がエッチングされ、第２の有機絶縁膜と第３の有機絶縁膜とが形成される第５の工程と、
    前記第２の有機絶縁膜の表面と前記第３の有機絶縁膜の表面とがエッチングされる第６の工程と、を有し、
    前記第５の工程において、画素部に位置する前記第１の有機絶縁膜は露出されず、
    前記第２の導電膜は、電極ホールを有し、
    前記第２の導電膜は、前記第１の導電膜と電気的に接続され、
    前記第２の有機絶縁膜は、前記第１の有機絶縁膜の有する上面と接する部分を有し、
    前記第２の有機絶縁膜は、前記第２の導電膜の有する上面と接する部分を有し、
    前記第２の有機絶縁膜は、前記第２の導電膜の有する側面と接する部分を有し、
    前記第２の有機絶縁膜は、前記第３の有機絶縁膜と接さず、
    前記第３の有機絶縁膜は、前記第２の導電膜の有する上面と接する部分を有し、
    前記第３の有機絶縁膜は、前記電極ホール全体に充填された部分を有し、
    前記第３の有機絶縁膜は、前記第２の導電膜の有する上面よりも盛り上がった部分を有することを特徴とする自発光装置の作製方法。
JP2012176645A 2000-02-22 2012-08-09 自発光装置の作製方法 Expired - Lifetime JP5272102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012176645A JP5272102B2 (ja) 2000-02-22 2012-08-09 自発光装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000045256 2000-02-22
JP2000045256 2000-02-22
JP2012176645A JP5272102B2 (ja) 2000-02-22 2012-08-09 自発光装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011223530A Division JP5121992B2 (ja) 2000-02-22 2011-10-10 自発光装置

Publications (2)

Publication Number Publication Date
JP2012212695A JP2012212695A (ja) 2012-11-01
JP5272102B2 true JP5272102B2 (ja) 2013-08-28

Family

ID=18567870

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2011101384A Expired - Fee Related JP4987140B2 (ja) 2000-02-22 2011-04-28 自発光装置の作製方法
JP2011223530A Expired - Fee Related JP5121992B2 (ja) 2000-02-22 2011-10-10 自発光装置
JP2012090940A Expired - Fee Related JP5122008B2 (ja) 2000-02-22 2012-04-12 自発光装置
JP2012106564A Expired - Lifetime JP5031123B2 (ja) 2000-02-22 2012-05-08 Ｅｌ表示装置
JP2012171018A Expired - Lifetime JP5552508B2 (ja) 2000-02-22 2012-08-01 自発光装置の作製方法
JP2012176645A Expired - Lifetime JP5272102B2 (ja) 2000-02-22 2012-08-09 自発光装置の作製方法
JP2013191240A Expired - Lifetime JP5844326B2 (ja) 2000-02-22 2013-09-16 自発光装置
JP2013262304A Expired - Fee Related JP5478771B1 (ja) 2000-02-22 2013-12-19 Ｅｌ表示装置及び電気器具
JP2014000078A Expired - Fee Related JP5478786B1 (ja) 2000-02-22 2014-01-06 Ｅｌ表示装置及び電気器具
JP2015039896A Expired - Lifetime JP5849165B2 (ja) 2000-02-22 2015-03-02 自発光装置
JP2015192973A Withdrawn JP2016021413A (ja) 2000-02-22 2015-09-30 自発光装置
JP2017163645A Expired - Lifetime JP6592048B2 (ja) 2000-02-22 2017-08-28 自発光装置
JP2019132602A Withdrawn JP2019175874A (ja) 2000-02-22 2019-07-18 自発光装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011101384A Expired - Fee Related JP4987140B2 (ja) 2000-02-22 2011-04-28 自発光装置の作製方法
JP2011223530A Expired - Fee Related JP5121992B2 (ja) 2000-02-22 2011-10-10 自発光装置
JP2012090940A Expired - Fee Related JP5122008B2 (ja) 2000-02-22 2012-04-12 自発光装置
JP2012106564A Expired - Lifetime JP5031123B2 (ja) 2000-02-22 2012-05-08 Ｅｌ表示装置
JP2012171018A Expired - Lifetime JP5552508B2 (ja) 2000-02-22 2012-08-01 自発光装置の作製方法

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2013191240A Expired - Lifetime JP5844326B2 (ja) 2000-02-22 2013-09-16 自発光装置
JP2013262304A Expired - Fee Related JP5478771B1 (ja) 2000-02-22 2013-12-19 Ｅｌ表示装置及び電気器具
JP2014000078A Expired - Fee Related JP5478786B1 (ja) 2000-02-22 2014-01-06 Ｅｌ表示装置及び電気器具
JP2015039896A Expired - Lifetime JP5849165B2 (ja) 2000-02-22 2015-03-02 自発光装置
JP2015192973A Withdrawn JP2016021413A (ja) 2000-02-22 2015-09-30 自発光装置
JP2017163645A Expired - Lifetime JP6592048B2 (ja) 2000-02-22 2017-08-28 自発光装置
JP2019132602A Withdrawn JP2019175874A (ja) 2000-02-22 2019-07-18 自発光装置

Country Status (7)

Country Link
US (7) US6833560B2 (ja)
EP (2) EP1128436B1 (ja)
JP (13) JP4987140B2 (ja)
KR (1) KR100793043B1 (ja)
CN (3) CN1218408C (ja)
DE (2) DE60134276D1 (ja)
TW (1) TW525305B (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US6706163B2 (en) * 2001-03-21 2004-03-16 Michael Seul On-chip analysis of particles and fractionation of particle mixtures using light-controlled electrokinetic assembly of particles near surfaces
US7294517B2 (en) * 2001-06-18 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of fabricating the same
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6656611B2 (en) * 2001-07-20 2003-12-02 Osram Opto Semiconductors Gmbh Structure-defining material for OLEDs
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
KR100796491B1 (ko) * 2001-12-29 2008-01-21 엘지.필립스 엘시디 주식회사 커넥터 고정부를 구비한 액정모듈
US7098069B2 (en) 2002-01-24 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
KR100508296B1 (ko) * 2002-02-01 2005-08-17 세이코 엡슨 가부시키가이샤 회로 기판, 전기 광학 장치 및 전자 기기
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7109650B2 (en) * 2002-07-08 2006-09-19 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device and method of fabricating the same
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
KR100904523B1 (ko) * 2002-12-26 2009-06-25 엘지디스플레이 주식회사 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
JP4355796B2 (ja) * 2003-08-29 2009-11-04 国立大学法人京都大学 有機半導体装置およびその製造方法
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8040059B2 (en) * 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
US7816863B2 (en) * 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
NL1025136C2 (nl) * 2003-12-24 2005-09-12 Lg Philips Lcd Co Elektroluminescerende beeldweergevende inrichting met actieve organische matrix en werkwijze voor het vervaardigen daarvan.
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US20050238816A1 (en) * 2004-04-23 2005-10-27 Li Hou Method and apparatus of depositing low temperature inorganic films on plastic substrates
JP2006004907A (ja) 2004-05-18 2006-01-05 Seiko Epson Corp エレクトロルミネッセンス装置及び電子機器
KR100600873B1 (ko) * 2004-05-28 2006-07-14 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100699997B1 (ko) * 2004-09-21 2007-03-26 삼성에스디아이 주식회사 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
TWI279159B (en) * 2004-09-27 2007-04-11 Toshiba Matsushita Display Tec Organic EL display
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7875506B2 (en) * 2004-10-13 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of semiconductor device
US20060125385A1 (en) * 2004-12-14 2006-06-15 Chun-Chung Lu Active matrix organic electro-luminescence device array and fabricating process thereof
JPWO2006092943A1 (ja) * 2005-03-02 2008-08-07 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンス素子、表示装置及び照明装置
KR100683766B1 (ko) 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
KR100747491B1 (ko) * 2006-02-20 2007-08-08 삼성전자주식회사 디스플레이장치
KR101230308B1 (ko) 2006-02-22 2013-02-06 삼성디스플레이 주식회사 표시 장치
KR100782458B1 (ko) * 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100839750B1 (ko) * 2007-01-15 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US8283724B2 (en) * 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
KR100846984B1 (ko) * 2007-02-27 2008-07-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
JP4501987B2 (ja) 2007-10-30 2010-07-14 セイコーエプソン株式会社 膜形成方法
US8575602B2 (en) * 2009-10-20 2013-11-05 Sharp Kabushiki Kaisha Active matrix substrate and organic EL display device
CN102116981B (zh) * 2009-12-30 2014-08-06 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
KR101777863B1 (ko) * 2009-12-30 2017-09-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
US8890187B2 (en) * 2010-04-16 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with an insulating partition
KR101643011B1 (ko) * 2010-05-07 2016-07-27 가부시키가이샤 제이올레드 유기 ｅｌ 표시 패널 및 그 제조 방법
KR101156444B1 (ko) * 2010-05-11 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
WO2012160609A1 (ja) 2011-05-26 2012-11-29 パナソニック株式会社 表示パネルおよびその製造方法
JP5830810B2 (ja) * 2011-05-26 2015-12-09 株式会社Ｊｏｌｅｄ 表示パネルおよびその製造方法
WO2013000825A1 (en) * 2011-06-27 2013-01-03 Thin Film Electronics Asa Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101810048B1 (ko) * 2011-09-22 2017-12-19 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2013076948A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 Ｅｌ表示装置およびその製造方法
KR101924078B1 (ko) * 2012-03-30 2018-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
US9299956B2 (en) * 2012-06-13 2016-03-29 Aixtron, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
KR101975000B1 (ko) * 2012-09-13 2019-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI612689B (zh) 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
KR102059167B1 (ko) * 2013-07-30 2020-02-07 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조 방법
JP6104099B2 (ja) 2013-08-21 2017-03-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6160499B2 (ja) 2014-02-06 2017-07-12 ソニー株式会社 表示装置および表示装置の製造方法、並びに電子機器
KR20160046072A (ko) * 2014-10-17 2016-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2016100314A (ja) * 2014-11-26 2016-05-30 パイオニア株式会社 発光装置
CN104485428A (zh) * 2014-12-29 2015-04-01 信利半导体有限公司 一种oled及其制作方法
CN107535033B (zh) 2015-04-16 2019-08-16 夏普株式会社 有机电致发光装置
JP6560530B2 (ja) 2015-04-30 2019-08-14 株式会社ジャパンディスプレイ 表示装置
US10411223B2 (en) 2015-09-08 2019-09-10 Sharp Kabushiki Kaisha Organic electroluminescence device and illumination device
KR102525124B1 (ko) * 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치
US10734599B2 (en) * 2016-06-30 2020-08-04 Hon Hai Precision Industry Co., Ltd. Organic EL display device and method for manufacturing same
CN106057825A (zh) * 2016-08-03 2016-10-26 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制造方法
DE102016120350A1 (de) 2016-10-25 2018-04-26 Carl Zeiss Vision International Gmbh System zur Bestimmung der Refraktion des Auges
KR102248875B1 (ko) * 2017-06-30 2021-05-06 엘지디스플레이 주식회사 전계발광표시장치
US20200106735A1 (en) * 2018-09-27 2020-04-02 Salvatore Guerrieri Systems and Methods for Communications & Commerce Between System Users and Non-System Users
US10991778B2 (en) * 2018-03-28 2021-04-27 Sakai Display Products Corporation Organic EL display apparatus and manufacturing method therefor
KR102711652B1 (ko) * 2018-10-23 2024-10-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109638049B (zh) * 2018-12-13 2021-06-01 武汉华星光电半导体显示技术有限公司 显示面板
US11670588B2 (en) * 2019-01-09 2023-06-06 Intel Corporation Selectable vias for back end of line interconnects
CN114203750A (zh) * 2021-12-07 2022-03-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353892A (ja) * 1986-08-22 1988-03-08 クラリオン株式会社 電場発光素子
DE3730499A1 (de) 1987-02-10 1988-08-18 Bayer Ag Aminomethyltetrahydrofurane
EP0327336B1 (en) 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JP2799875B2 (ja) 1989-05-20 1998-09-21 株式会社リコー 液晶表示装置
JP2757207B2 (ja) 1989-05-24 1998-05-25 株式会社リコー 液晶表示装置
US5240801A (en) 1989-11-20 1993-08-31 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
CN100442532C (zh) 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
US5412493A (en) 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
JP2812851B2 (ja) 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
JP2860226B2 (ja) 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
KR970010685B1 (ko) 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
JP3543351B2 (ja) 1994-02-14 2004-07-14 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3810100B2 (ja) 1994-03-18 2006-08-16 宇部興産株式会社 ポリイミドシロキサン
AU3460095A (en) 1994-06-30 1996-01-25 Hitachi Chemical Company, Ltd. Material for forming silica-base coated insulation film, process for producing the material, silica-base insulation film, semiconductor device, and process for producing the device
JP2795191B2 (ja) * 1994-10-04 1998-09-10 株式会社デンソー Ｅｌ表示装置の駆動装置
EP0717445B1 (en) 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JP2864464B2 (ja) 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP2694126B2 (ja) 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
JP3349332B2 (ja) 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP3108861B2 (ja) 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP3368726B2 (ja) * 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP3297591B2 (ja) 1996-04-17 2002-07-02 シャープ株式会社 アクティブマトリクス基板の製造方法並びに液晶表示装置
JP3317387B2 (ja) 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US5710097A (en) * 1996-06-27 1998-01-20 Minnesota Mining And Manufacturing Company Process and materials for imagewise placement of uniform spacers in flat panel displays
US6049132A (en) 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
US6057038A (en) * 1996-08-02 2000-05-02 Sharp Kabushiki Kaisha Substrate for use in display element, method of manufacturing the same, and apparatus for manufacturing the same
KR100525642B1 (ko) 1996-09-19 2005-11-02 세이코 엡슨 가부시키가이샤 유기 반도체막의 형성 방법 및 발광소자의 제조 방법
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
US5895228A (en) * 1996-11-14 1999-04-20 International Business Machines Corporation Encapsulation of organic light emitting devices using Siloxane or Siloxane derivatives
DE69739633D1 (de) 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
JP3457819B2 (ja) 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
JP3392672B2 (ja) 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
US5757541A (en) * 1997-01-15 1998-05-26 Litton Systems, Inc. Method and apparatus for an optical fiber amplifier
TW441136B (en) 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
JPH10319909A (ja) * 1997-05-22 1998-12-04 Casio Comput Co Ltd 表示装置及びその駆動方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
EP0860462A3 (en) * 1997-02-24 1999-04-21 Dow Corning Toray Silicone Company Limited Composition and method for the formation of silica thin films
JP3711683B2 (ja) * 1997-03-12 2005-11-02 セイコーエプソン株式会社 発光ディスプレイ
EP0881668A3 (en) 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW558561B (en) 1997-07-22 2003-10-21 Sumitomo Chemical Co Hole transporting polymer and organic electroluminescence device using the same
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
EP0899987A1 (en) 1997-08-29 1999-03-03 TDK Corporation Organic electroluminescent device
JP3429440B2 (ja) 1997-10-24 2003-07-22 シャープ株式会社 半導体装置およびその製造方法
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5998805A (en) * 1997-12-11 1999-12-07 Motorola, Inc. Active matrix OED array with improved OED cathode
JPH11212115A (ja) * 1998-01-26 1999-08-06 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH11212118A (ja) * 1998-01-27 1999-08-06 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH11251059A (ja) 1998-02-27 1999-09-17 Sanyo Electric Co Ltd カラー表示装置
JP3980159B2 (ja) 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
US6008876A (en) 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP2001160486A (ja) 1999-12-03 2001-06-12 Sony Corp 有機ｅｌディスプレイの製造方法及び有機ｅｌディスプレイ
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
JP4831873B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 自発光装置及びその作製方法
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US6460279B1 (en) 2000-06-30 2002-10-08 Kay L. Stanley Custom display and storage system

Also Published As

Publication number Publication date
CN1218408C (zh) 2005-09-07
JP2012146686A (ja) 2012-08-02
US6833560B2 (en) 2004-12-21
DE60134276D1 (de) 2008-07-10
CN1877852A (zh) 2006-12-13
CN1722922A (zh) 2006-01-18
TW525305B (en) 2003-03-21
CN100470830C (zh) 2009-03-18
JP2014075361A (ja) 2014-04-24
JP5478786B1 (ja) 2014-04-23
US8735898B2 (en) 2014-05-27
JP2012212695A (ja) 2012-11-01
JP2015099802A (ja) 2015-05-28
US20010019133A1 (en) 2001-09-06
EP1128436B1 (en) 2003-09-24
JP5552508B2 (ja) 2014-07-16
US9793328B2 (en) 2017-10-17
EP1128436A1 (en) 2001-08-29
JP2014103117A (ja) 2014-06-05
DE60100816T2 (de) 2004-04-08
JP5478771B1 (ja) 2014-04-23
JP2019175874A (ja) 2019-10-10
JP5122008B2 (ja) 2013-01-16
JP2016021413A (ja) 2016-02-04
JP5031123B2 (ja) 2012-09-19
JP6592048B2 (ja) 2019-10-16
JP5121992B2 (ja) 2013-01-16
DE60100816D1 (de) 2003-10-30
US9293513B2 (en) 2016-03-22
JP2011187449A (ja) 2011-09-22
JP2012209275A (ja) 2012-10-25
US20160204173A1 (en) 2016-07-14
EP1376713A3 (en) 2004-01-28
KR20010083213A (ko) 2001-08-31
US20050029522A1 (en) 2005-02-10
EP1376713B1 (en) 2008-05-28
JP4987140B2 (ja) 2012-07-25
US20120199853A1 (en) 2012-08-09
JP2013251276A (ja) 2013-12-12
CN1722922B (zh) 2013-05-29
CN1310480A (zh) 2001-08-29
US20070051959A1 (en) 2007-03-08
KR100793043B1 (ko) 2008-01-10
EP1376713A2 (en) 2004-01-02
JP5844326B2 (ja) 2016-01-13
US7732824B2 (en) 2010-06-08
US20140252337A1 (en) 2014-09-11
JP2018006347A (ja) 2018-01-11
JP2012134186A (ja) 2012-07-12
US7132693B2 (en) 2006-11-07
US20100200871A1 (en) 2010-08-12
JP5849165B2 (ja) 2016-01-27
JP2012033501A (ja) 2012-02-16
US8158992B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
JP6592048B2 (ja) 自発光装置
JP4831873B2 (ja) 自発光装置及びその作製方法
JP6644186B1 (ja) Ｅｌ表示装置
JP2012160461A (ja) 成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120809

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Ref document number: 5272102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term