[go: up one dir, main page]

JP3429440B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3429440B2
JP3429440B2 JP29211097A JP29211097A JP3429440B2 JP 3429440 B2 JP3429440 B2 JP 3429440B2 JP 29211097 A JP29211097 A JP 29211097A JP 29211097 A JP29211097 A JP 29211097A JP 3429440 B2 JP3429440 B2 JP 3429440B2
Authority
JP
Japan
Prior art keywords
contact hole
electrode
film
insulating film
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29211097A
Other languages
English (en)
Other versions
JPH11125831A (ja
Inventor
尚史 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29211097A priority Critical patent/JP3429440B2/ja
Publication of JPH11125831A publication Critical patent/JPH11125831A/ja
Application granted granted Critical
Publication of JP3429440B2 publication Critical patent/JP3429440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置などに用いられる薄膜トランジスタな
どの半導体装置に関するものであり、特に絶縁膜を介し
て上下間の電極の接続を良好に行うための電極構造を有
する半導体装置に関するものである。
【0002】
【従来の技術】近年、ICやLSIなどに代表される半
導体装置や、これらの半導体装置を組み込んだ電子機器
あるいは家庭電化製品などが開発され、市場で大量に販
売されている。現在ではテレビ受像機は勿論のこと、V
TRやパーソナルコンピュータなども広く一般に普及し
ており、さほど珍しいものではなくなっている。中で
も、薄型で軽量かつ低消費電力であるという利点を有す
るディスプレイとして液晶表示装置が注目を集めてい
る。特に各画素毎に薄膜トランジスタ(以下、TFTと
称する。)などのスイッチング素子を設け、これにより
各画素を制御するようにしたアクティブマトリクス型の
液晶表示装置が解像度に優れ、鮮明な画像が得られるな
どの理由から注目されている。以下、TFTあるいはア
クティブマトリクス型液晶表示装置を半導体素子や半導
体装置を組み込んだ電子機器の代表例として説明する。
【0003】従来のアクティブ素子としては非晶質シリ
コン薄膜を用いたTFTが知られており、このTFTを
搭載したアクティブマトリクス型液晶表示装置が数多く
商品化されている。現在、この非晶質シリコン薄膜を用
いたTFTに代わるアクティブ素子として、画素電極を
駆動させるための画素用TFTとその画素駆動用TFT
を駆動させるための駆動回路とを一つの基板上に一体形
成することができる可能性の有る多結晶シリコン薄膜を
用いたTFTを形成する技術に大きな期待が寄せられて
いる。
【0004】多結晶シリコン薄膜は、従来のTFTに用
いられている非晶質シリコン薄膜に比べて高移動度を有
しており、高性能なTFTを形成することが可能となっ
ている。画素駆動用TFTを駆動させるための駆動回路
を一つの安価なガラス基板上に一体形成することが実現
されると、従来に比べて製造コストが大幅に低減される
ことになる。
【0005】このような多結晶シリコンTFTの活性層
となる多結晶シリコン薄膜をガラス基板上に作成する技
術としては、ガラス基板上に非晶質シリコン薄膜を堆積
した後に600℃程度の温度で数時間〜数十時間熱処理
して結晶化させる固相成長法や、エキシマレーザーなど
のパルスレーザー光を照射し、その部分の非晶質シリコ
ン薄膜を瞬時に熔融させて再結晶化させるレーザー結晶
化法などの方法が提案されている。
【0006】このアクティブマトリクス型液晶表示装置
には、画素電極にITO(Indium Tin Ox
ide)などの透明導電性薄膜を用いた透過型液晶表示
装置と、画素電極に金属などの反射電極を用いた反射型
液晶表示装置とがある。本来、液晶表示装置は自発光型
のディスプレイではないため、透過型液晶表示装置の場
合には、液晶表示装置の背後に照明装置、所謂バックラ
イトを配置して、そこから入射される光によって表示を
行っている。また、反射型液晶表示装置の場合には、外
部からの入射光を反射電極によって反射させることによ
って表示を行っている。
【0007】反射型液晶表示装置の場合は、バックライ
トを使用しないため消費電力が極めて小さいが、使用環
境あるいは使用条件、即ち周囲の明るさなどによって表
示の明るさやコントラストが左右されてしまうという問
題を有している。
【0008】一方、透過型液晶表示装置の場合は、上述
のようにバックライトを用いて表示を行うため消費電力
は大きくなるものの、周囲の明るさなどにさほど影響さ
れることなく、明るくて高いコントラストを有する表示
を行うことができるという利点を有している。
【0009】ところで、上述のようなITOなどの透明
導電性薄膜あるいは金属などからなる画素電極は、TF
Tのドレイン電極に接続され、隣接するゲート配線やソ
ース配線と短絡しないように、これらと一定の間隔を有
するように形成されている。近年では画素電極の有効面
積を拡大するために、図13に示すようなTFT上を含
む基板51上全面に、ポリイミド樹脂やアクリル樹脂か
らなる層間絶縁膜58を形成し、該層間絶縁膜58に開
口したコンタクトホール63を介してTFTのドレイン
電極61と層間絶縁膜58上に形成された画素電極64
とを接続する保護膜上画素電極構造(以下、ピクセル・
オン・パッシ構造と呼ぶ)が提案されている。
【0010】この方法によると、画素電極64はポリイ
ミド樹脂やアクリル樹脂からなる層間絶縁膜58によっ
て、ゲート配線やソース配線と絶縁されることになるた
め、画素電極64の端部をゲート配線やソース配線の上
方に重ねて配置することが可能となり、このことによ
り、画素電極64の有効面積、即ち開口率を拡大するこ
とができるようになっている。更に、ポリイミド樹脂や
アクリル樹脂からなる層間絶縁膜58は、TFTやゲー
ト配線、ソース配線に起因する段差を容易に平坦化する
ことができるため、液晶層70の配向乱れを極めて少な
くするという効果も有している。
【0011】しかしながら上述の方法では、TFTやゲ
ート配線、ソース配線に起因する段差を平坦化するため
に、ポリイミド樹脂やアクリル樹脂からなる層間絶縁膜
58を1μm以上、例えば2μm〜4μmの厚みに堆積
させる必要がある。そのため、画素電極64とTFTの
ドレイン電極61とを接続するために開口するコンタク
トホール63による段差が大きなものとなり、画素電極
64とTFTのドレイン電極61との接続が良好に行わ
れない場合もしばしば発生してしまう。
【0012】また、樹脂による層間絶縁膜58を堆積す
ることによって、TFTやゲート配線、ソース配線に起
因する段差は低減されるものの、コンタクトホール63
に起因する段差が画素電極64の表面にも反映され、画
素電極64の一部の領域に大きな段差が生じてしまい、
そこで液晶層70の配向の乱れが発生して表示品位の低
下を引き起こすという問題も発生してしまう。
【0013】そこで従来は、図14に示すように、例え
ば特開平4−220625号公報に示されているよう
に、コンタクトホール63部分に樹脂からなる層間絶縁
膜58の表面とほぼ同じ高さとなる金属などの導電体7
1を設ける方法が提案されている。この製造方法は、T
FTのドレイン電極61上に金属などからなる導電体7
1を形成し、TFTなどの段差を平坦化する層間絶縁膜
58を堆積させた後、導電体71の表面が露出するよう
に層間絶縁膜58をエッチングして、画素電極64を接
続するというものである。
【0014】また、特公平1−35351号公報、特開
平1−68727号公報あるいは特開平4−30562
7号公報に示されるように、TFTのドレイン電極61
と画素電極64との間、即ちコンタクトホール63部分
にメッキなどの導電体71を電気化学的方法によって形
成し、そこに画素電極64を接続するというような製造
方法も提案されている。
【0015】
【発明が解決しようとする課題】上述したような基板表
面の形状は、液晶層の配向に乱れを生じさせる大きな要
因となっている。これは、基板表面に凹凸が存在すると
その部分で液晶層の配向に乱れが生じるためである。最
近では上述した図13のように、ピクセル・オン・パッ
シ構造によって、TFT、ゲート配線やソース配線によ
る段差が緩和され、平坦化膜が形成された時点では基板
表面には殆ど凹凸が存在していない。
【0016】しかし、その後に画素電極を形成するた
め、画素電極の膜厚分の段差および画素電極とTFTの
ドレイン電極とを接続するためのコンタクトホールによ
る窪みが形成されている。画素電極の膜厚分の段差はせ
いぜい数千Å程度であるが、コンタクトホールによる窪
みは数μmであり、画素電極の膜厚分の段差とは比較に
ならない程大きなものとなっている。
【0017】また、TFTのドレイン電極と画素電極と
の接続を良好なものとするためには、コンタクトホール
をテーパー形状に加工して傾斜を持たせるようにすれば
よいが、TFTの微細化に伴いコンタクトホールの寸法
も微細化していることから、極端なテーパー形状加工が
行えない状況にある。つまり、極端なテーパー形状に加
工してしまうとコンタクトホールの寸法が大きくなって
しまうからである。コンタクトホールの寸法を大きくし
てしまうと、上述したようにコンタクトホールに起因す
る段差が画素電極の表面に反映され、画素電極の一部の
領域に大きな段差が生じ、その段差で液晶層の配向の乱
れが発生して、表示品位の低下を引き起こす大きな要因
になる。
【0018】特に、画素電極のサイズが微細な場合にこ
の影響は顕著となる。例えば、画素電極のサイズが25
μm角でありコンタクトホールの寸法が5μm角であっ
たとすると画素電極の面積に占めるコンタクトホールの
割合は4%となる。しかしながら、コンタクトホールの
開口工程ではエッチングによる寸法シフトが発生しやす
く、仮に完成時にコンタクトホールの寸法が10μm角
になってしまったとするとコンタクトホールの占める割
合は16%にまで達してしまうことになる。このような
状況下では、TFTのドレイン電極と画素電極との良好
な接続を維持しつつコンタクトホールの段差に起因する
不都合を解消することは容易なことではない。
【0019】上述したような従来の方法は、このような
問題点を解決するための方法として提案されたものであ
り、特開平4−220625号公報に示されている従来
の方法では、TFTのドレイン電極上に金属などからな
る導電体を形成し、TFTなどの段差を平坦化する膜を
堆積させた後、導電体の表面を露出させるようにして、
その部分に画素電極を接続するというような構成が開示
されている。そのため画素電極の表面は平坦な状態とな
り、コンタクトホールの段差に起因する液晶層の配向の
乱れや画素電極とTFTのドレイン電極との接続不良を
低減することができると考えられる。
【0020】しかしながらこの方法では、コンタクトホ
ール部分にポリイミド樹脂やアクリル樹脂からなる層間
絶縁膜の膜厚と同程度の膜厚、即ち2μm〜4μmの膜
厚を有する柱状の金属などからなる導電体を形成する必
要がある。このような導電体を形成するためには、通常
スパッタリング法あるいはプラズマCVD法によって導
電体を成膜すると考えられるが、その際、膜厚が厚いた
めに成膜に長時間を要したり、成膜途中や成膜後に膜剥
がれが生じたりすることが考えられる。また、仮に正常
に成膜が完了したとしても、これをエッチングして柱状
にパターニングするにはさらに長時間のエッチングを要
することとなり、このような方法は容易なことではな
い。
【0021】一方、特公平1−35351号公報、特開
平1−68727号公報あるいは特開平4−30562
7号公報などに示されている従来の方法には、TFTの
ドレイン電極と画素電極との間、即ちコンタクトホール
の部分に、メッキなどの電気化学的方法によって導電体
を形成し、そこに画素電極を接続するというような構成
が開示されている。これらによるとドレイン電極と画素
電極とを繋ぐ導電体は、コンタクトホールの部分に自己
整合的に形成されるため、導電体を形成するためのフォ
トリソ工程が不要となり、更には導電体に接続される画
素電極の表面、特にコンタクトホールによる段差を解消
することが可能となっている。
【0022】しかしながらこの方法では、メッキなどの
電気化学的方法によって形成された導電体とドレイン電
極との密着性が必ずしも良好なものになるとは限らな
い。ドレイン電極を構成する金属材料によっては、その
表面に酸化膜などが形成され易すいものがある。一般
に、TFTの電極や配線材料として広く利用されている
AlやTiなどがこれに該当する。金属材料の表面に酸
化膜などが形成されると十分な膜厚のメッキ層が得られ
ないばかりでなく、密着性も良好なものにはならない。
このような金属材料に対しては、事前に各種の表面処理
を施すなどの複雑な工程が必要であり、かなりのノウハ
ウが要求される。
【0023】また、コンタクトホールのような孔にメッ
キ層を充填する場合には、コンタクトホールが開口され
た絶縁膜の表面とメッキ層の表面とが必ずしも一致しな
い状況が生じることも考えられる。即ち、図15(a)
(b)に示されるように、メッキ層71の表面が絶縁膜
58の表面の位置に達しない場合や、逆に絶縁膜58の
表面よりも突出する場合などが考えられる。図15
(a)(b)は、その様子を拡大して示したものであ
る。上述したピクセル・オン・パッシ構造のように、2
μm程度の膜厚を有する樹脂絶縁膜58に開口されたコ
ンタクトホール63にメッキ層71を充填しようとした
場合、非常に時間をかけてメッキ層71を形成する場合
は別にして、製造工程のスループットを考慮して仮に1
分程度の時間でメッキ層71を形成する場合を想定する
と、メッキ工程の時間が僅か10秒変動しただけで30
00Å以上の膜厚の増減が生じてしまい、樹脂絶縁膜5
8の膜厚が変動することも考慮すると最悪の場合0.5
μm程度、あるいはそれ以上の凹部あるいは凸部を発生
させてしまうことになる。図15(a)(b)中におい
て円で囲まれた領域は、上述したような理由により段差
が発生した部分を示している。結果として当初の2μm
程度の段差は幾分緩和されてはいるものの、後に形成さ
れる画素電極64などの膜厚(1000Å〜数千Å)を
考えると依然として段差部分での断線発生の懸念は完全
には解消されていないままである。
【0024】本発明は上述したような従来の問題点に鑑
みなされたものであり、薄膜トランジスタなどの半導体
素子を配置した半導体装置において、下部電極に電気的
に接続するように形成された上部電極上を含む絶縁膜に
開口されたコンタクトホール領域に導電性物質を充填す
ることにより、該コンタクトホールに起因する段差によ
り発生する電極の断線を抑制し、電極間の安定した接続
を得ることを目的としている。
【0025】
【課題を解決するための手段】本発明の請求項1に記載
の半導体装置は、下部電極と、該下部電極上に形成され
た絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁
膜に開口されたコンタクトホールを介して該下部電極と
接続される上部電極とを有する半導体装置において、前
記下部電極に接続される上部電極上を含む前記コンタク
トホール領域には、導電性物質が充填されていることを
特徴としており、そのことにより、上記目的が達成され
る。
【0026】また、本発明の請求項2に記載の半導体装
置は、前記下部電極に接続される上部電極上を含む前記
コンタクトホール領域には、導電性物質と該導電性物質
上に形成された平坦表面を形成する物質とが充填されて
いることを特徴としており、そのことにより、上記目的
が達成される。
【0027】このとき、前記導電性物質は金属薄膜であ
ってもよい。
【0028】また、このとき、前記導電性物質は導電性
を有する樹脂膜であってもよい。
【0029】さらに、このとき、前記平坦表面を形成す
る物質は導電性あるいは絶縁性を有する樹脂膜であって
もよい。
【0030】本発明の請求項6に記載の半導体装置の製
造方法は、下部電極と、該下部電極上に形成された絶縁
膜と、該絶縁膜上に形成されるとともに、該絶縁膜に開
口されたコンタクトホールを介して該下部電極と接続さ
れる上部電極とを有する半導体装置の製造方法におい
て、前記下部電極上に形成された絶縁膜に、前記コンタ
クトホールを開口する工程と、前記コンタクトホールを
含む絶縁膜上に前記上部電極を形成し、該コンタクトホ
ールを介して該上部電極と前記下部電極とを接続する工
程と、前記上部電極上を含む前記コンタクトホール領域
に、導電性物質を充填する工程と、を有することを特徴
としており、そのことにより、上記目的が達成される。
【0031】また、本発明の請求項7に記載の半導体装
置の製造方法は、下部電極と、該下部電極上に形成され
た絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁
膜に開口されたコンタクトホールを介して該下部電極と
接続される上部電極とを有する半導体装置の製造方法に
おいて、前記下部電極上に形成された絶縁膜に、前記コ
ンタクトホールを開口する工程と、前記コンタクトホー
ルを含む絶縁膜上に前記上部電極を形成し、該コンタク
トホールを介して該上部電極と前記下部電極とを接続す
る工程と、前記上部電極上を含む前記コンタクトホール
領域に、前記絶縁膜上に形成された上部電極の表面より
も突出しない程度に導電性物質を形成する工程と、前記
コンタクトホール領域に形成された導電性物質上に、前
記絶縁膜上に形成された上部電極の表面と概略一致する
程度まで薄膜層を形成する工程と、を有することを特徴
としており、そのことにより、上記目的が達成される。
【0032】このとき、前記導電性物質の形成工程は、
メッキ法によって行われるようにしてもよい。
【0033】また、このとき、前記導電性物質の形成工
程は、導電性を有する樹脂を塗布することによって行わ
れるようにしてもよい。
【0034】このように、本発明では下部電極に接続さ
れる上部電極上を含む前記コンタクトホール領域に導電
性物質が充填されていることにより、特に断線が発生し
易すい箇所であるコンタクトホールの底面に近い部分に
も導電性物質が充填されていることとなり、上部電極の
断線が防止され、上部電極と下部電極との接続が確実な
ものとなる。
【0035】また、下部電極に接続される上部電極上を
含むコンタクトホール領域に、導電性物質と該導電性物
質上に形成された平坦表面を形成する物質とが充填され
ていることにより、特に断線が発生し易すい箇所である
コンタクトホールの底面に近い部分に導電性物質が充填
されていることとなり、上部電極の断線が防止され、上
部電極と下部電極との接続が確実なものとなる。さら
に、導電性物質上に平坦表面を形成する物質が充填され
ているため、同時にコンタクトホールの表面平坦性を向
上させることができる。
【0036】また、導電性物質として金属薄膜を用いる
ことにより、上部電極と下部電極との接続をより一層確
実に行うことが可能となる。
【0037】また、導電性物質として導電性を有する樹
脂膜を用いることにより、上部電極とコンタクトホール
表面との平坦性をより一層向上させることが可能とな
る。
【0038】また、平坦表面を形成する物質として導電
性あるいは絶縁性を有する樹脂膜を用いることにより、
特に断線が発生し易すいコンタクトホールの底面に近い
部分に導電性物質を充填して良好な導通を確保するとと
もに、上部電極の表面の平坦性をより一層向上させるこ
とが可能となり、平坦表面を形成する物質を導電性にし
た場合には、その部分に電極を接続したり、反対に絶縁
性にした場合には、その部分に他の配線を配設すること
が容易に行えるようになる。
【0039】また、導電性物質の形成工程をメッキ法で
行うことにより、抵抗の低い金属材料をコンタクトホー
ル領域に容易に充填することが可能となる。
【0040】また、導電性物質の形成工程を導電性を有
する樹脂を塗布することで行うことにより、上部電極の
表面の平坦性をより一層向上させることが可能となる。
【0041】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。図1は本発明のTFTを示
した断面図であり、図2はその平面図である。なお、図
1は図2中のA−A′線の部分における断面を示してい
る。
【0042】本発明におけるアクティブ素子としてのT
FTは、図1に示すように、概ね次のような構成となっ
ている。ガラスなどの絶縁性基板1上にSiO2膜など
からなるベースコート膜2が堆積され、その上にシリコ
ン薄膜からなるTFTの活性層3が所定の形状に形成さ
れており、該活性層3上にはSiO2膜などの絶縁膜が
堆積されてゲート絶縁膜4が形成されている。この活性
層3上には該ゲート絶縁膜4を挟んでAlなどの金属材
料からなるゲート電極5が所定の形状に形成されてい
る。
【0043】ここで、この活性層3には不純物イオンが
注入されたソース領域およびドレイン領域6とゲート電
極5の下方の領域に不純物イオンが注入されていないチ
ャネル領域7とが形成され、その後、全面に絶縁膜を堆
積して層間絶縁膜8が形成される。このソース領域およ
びドレイン領域6の上方の層間絶縁膜8およびゲート絶
縁膜4にはコンタクトホール9が開口されており、Al
などの金属材料からなるソース電極10およびドレイン
電極11が形成されてソース領域およびドレイン領域6
にそれぞれ接続されている。
【0044】この後、全面にポリイミド樹脂やアクリル
樹脂などを塗布して平坦化膜12を形成する。そして、
この平坦化膜12にコンタクトホール13を開口し、ド
レイン電極11に電気的に接続されるようにAlなどの
金属あるいはITOなどの透明導電性薄膜を堆積させ、
所定の形状にパターニングして上部電極14を形成す
る。
【0045】次に、上述したコンタクトホール13部分
にメッキ法あるいは導電性樹脂膜によって導電層15を
形成する。
【0046】本発明によると、TFTのドレイン電極1
1にコンタクトホール13を介して上部電極14を電気
的に接続し、その後、導電層15によってコンタクトホ
ールに起因する凹状の窪み部分を充填するような構成と
しているため、最上層の表面が平坦なものとなってい
る。従って、本発明におけるTFTを液晶表示装置に適
用した場合には、上部電極14である画素電極の表面に
液晶分子の配向を乱すような凹凸を生じさせることがな
くなる。
【0047】また、本発明では、仮にTFTのドレイン
電極11と上部電極14とがコンタクトホール13内の
何れかの部分において断線していたとしても、コンタク
トホール13内に導電層15を形成しているため、断線
箇所を接続することが可能となる。
【0048】さらに、本発明においては、導電層15を
形成する際に、導電性樹脂膜を用いる場合には塗布装置
を、メッキ法を用いる場合にはメッキ工程用設備を設置
する以外に特殊な装置や複雑な前処理を必要とすること
がなく、導電層15の形成工程以外は、従来のアクティ
ブマトリクス型液晶表示装置やTFTを製造するために
用いられている成膜方法やエッチング方法により簡便に
製造することが可能である。
【0049】(実施の形態1)以下に、図面を用いて本
発明の実施の形態1における製造方法の詳細について説
明する。図3〜図4は、本実施の形態1におけるTFT
の製造工程を示した断面図である。
【0050】図3(a)に示すように、ガラス基板など
の絶縁性基板1上にTFTを周知の方法によって作成す
る。作成方法は概ね以下の通りである。
【0051】まず、ガラス基板1上にSiO2膜などか
らなるベースコート膜2をスパッタリング法やプラズマ
CVD法によって堆積させる。次に、多結晶シリコン薄
膜や非晶質シリコン薄膜などを例えば30nm〜50n
m程度の膜厚に堆積し、堆積された膜が非晶質シリコン
薄膜の場合は上方からレーザー光が照射して多結晶化す
る。多結晶化されたシリコン薄膜は所定の形状にパター
ニングされTFTの活性層3となる。
【0052】次いで、活性層3上にSiO2膜などの絶
縁膜が堆積されゲート絶縁膜4が形成され、該活性層3
上にはゲート絶縁膜4を介してAlなどの金属材料から
なるゲート電極5が所定の形状に形成される。
【0053】次いで、活性層3にはゲート電極5をマス
クとして不純物イオンが注入され、その後注入した不純
物イオンを活性化するための加熱処理が施されてソース
領域およびドレイン領域6が形成される。このときゲー
ト電極5の下方の領域には不純物イオンが注入されてい
ないチャネル領域7が形成される。
【0054】その後、全面にSiO2やSiNx膜などが
堆積されて層間絶縁膜8が形成される。最後にソース領
域およびドレイン領域6の上方に位置する層間絶縁膜8
およびゲート絶縁膜4にコンタクトホール9を開口した
後、Alなどの金属材料からなるソース電極10および
ドレイン電極11を形成し、該ソース電極10およびド
レイン電極11がソース領域およびドレイン領域6に接
続される。本実施の形態1におけるTFTは、このよう
にして製造される。
【0055】本実施の形態1では、多結晶シリコン薄膜
を活性層3に用いたコプラナ型TFTについて説明した
が、非晶質シリコン薄膜を活性層3に用いた逆スタガ型
TFTであってもよい。また、この後、ドレイン電極1
1上に該ドレイン電極11と異なる材質の金属膜あるい
は透明導電性薄膜を堆積させて、所定形状にパターニン
グしキャップ電極を形成してもよい。なお、このときの
金属膜としては、Ni、Cr、Cu、Fe、Wなどを用
いることが可能で、また、透明導電性薄膜としては、I
TO、SnO2などを用いることが可能である。
【0056】次に、図3(b)に示すように、全面にポ
リイミド樹脂やアクリル樹脂などを塗布して平坦化膜1
2を形成する。本実施の形態1では、樹脂にオプトマー
SS(日本合成ゴム社製)を用い、2μm〜4μm、例
えば最大で2μmの厚みになるように基板1上に塗布形
成した。
【0057】次に、ドレイン電極11の上方に位置する
平坦化膜12にコンタクトホール13を開口した。この
コンタクトホール13の開口には、酸素ガスによるドラ
イエッチングを用いることができる。本実施の形態1で
は、酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。また、このコンタ
クトホール13の内壁は、概ね80°〜60°の角度に
傾斜させて形成した。また、このコンタクトホール13
を開口する際には、アライメント精度を考慮してドレイ
ン電極11側のコンタクトホール13の口径を比較的小
さくし、確実にドレイン電極11上に開口するように
し、また、平坦化膜12の表面側の口径もドレイン電極
11の外形寸法を越えない範囲にすることが望ましい。
これは、電極間の接続を確実なものとし、このTFTを
液晶表示装置などに用いた際に不必要に開口率を低下さ
せないためにも重要である。なお、このとき平坦化膜1
2に用いられる樹脂は感光性を有するものであってもよ
い。
【0058】次に、図4(a)に示すように、ドレイン
電極11に電気的に接続されるようにITOなどの透明
導電性薄膜やAlなどの金属膜を1000Å〜数千Å、
例えば2000Å程度堆積させ、フォトレジストによる
マスクを用いてパターニングして所定の形状の上部電極
14を形成する。このときITOなどの透明導電性薄膜
やAlなどの金属膜を堆積させる方法としては、スパッ
タリング法などの周知の方法を用いることができる。
【0059】次に、図4(b)に示すように、フォトレ
ジストによるマスクを形成し、コンタクトホール13の
部分にメッキ法によって金属膜を充填し導電層15を形
成する。なお、フォトレジストは導電層15形成後に除
去する。
【0060】上述したメッキ法に関して以下に説明す
る。一般にメッキ法といえば電解メッキ法を指すことが
多く、この方法は、メッキしたい金属イオンを含む水溶
液中に直流電流を流し、陰極面に金属膜を得るというも
のである。このメッキ工程の様子を図12に示す。この
工程で用意される設備としては、メッキ液18と該メッ
キ液18を入れるメッキ槽19、それに直流電源20で
ある。陽極21にはメッキする金属と同じ材質の電極を
用いるのが一般的であり、Niをメッキする場合にはニ
ッケル電極、Agをメッキする場合は銀電極を用いる。
また、メッキ液によっては若干加熱を必要とする場合も
ある。その場合には、付属設備としてメッキ槽の加熱設
備を用意する。メッキされる金属としては、Cu、A
g、Au、Cr、Fe、Ni、Ptなどを用いることが
できる。本発明においては、特にメッキする金属を限定
する必要はないが、後述するように下地材料との相性も
考慮して決定するほうが好ましく、Ni、Cu、Agな
どが特に有望である。例えば、Niは比較的容易にメッ
キが可能であり、工業用に広く用いられているし、C
u、Agなどは電気抵抗が十分に低いため電極などに用
いるには好適であると考えられるからである。水溶液と
しては、例えばNiやAgの場合、硫酸ニッケル、塩化
ニッケル、シアン化銀などが用いられる。本実施の形態
1ではAgを用いてメッキを行った。Agを選択した理
由としては、上述したように電気抵抗が低い材料であ
り、電気抵抗が低い貴金属材料の中では価格が格段に安
いからである。
【0061】本実施の形態1におけるコンタクトホール
13部分のメッキは、例えば、メッキ液としてシルブレ
ックスII(日本エレクトロプレイティング・エンジニヤ
ース社製)を用い、電流密度1A/dm2、メッキ液温
度25℃で約2分間程度メッキを行い、約2μm程度の
導電層15を形成した。導電層15の膜厚は電流密度と
時間とを制御することにより決定することができる。電
流密度やメッキ液温度については、メッキ液の種類によ
って異なるため適宜決定すればよく、本実施の形態1で
は、電流密度1〜5A/dm2、メッキ液温度20〜3
0℃の範囲で条件を設定した。本実施の形態1における
このような条件は、コンタクトホール13のようにメッ
キする部分の面積が小さい場合には低電流密度で行う方
が良好な結果が得られ易すいことを考慮して決定したも
のである。
【0062】次に、メッキ工程の前後の工程に関して説
明する。メッキ工程の前には、メッキされる対象物の表
面を水洗する以外に必要に応じて塩酸などで表面の処理
を行う。メッキ工程の後には、70℃前後の温純水で洗
浄して乾燥させる。なお、本実施の形態1では単一金属
のメッキの例を示したが、合金のメッキであっても差し
支えない。
【0063】本実施の形態1では、ドレイン電極11に
コンタクトホール13を介して電気的に接続される上部
電極14が形成された後に導電層15を形成するように
しているため、仮に導電層15の表面が上部電極14の
表面よりも突出あるいは後退して段差が生じた場合であ
っても、上部電極14に対して断線などの悪影響を生じ
させることは全く無い。
【0064】また、図5に示すように、平坦化膜12は
数μmの膜厚を有しているため、該平坦化膜12に開口
されたたコンタクトホール13も数μmの段差を有して
いることになる。コンタクトホール13部分には、10
00Å〜数千Å程度の膜厚の上部電極14が堆積、形成
されることになるが、上述のようにコンタクトホール1
3は数μmの段差を有しおり、その角度も急峻であるた
め、コンタクトホール13内壁面に均一な厚みで膜を堆
積することが困難であり、図中の円で囲まれた領域で
は、しばしば十分な膜厚を確保することができずに実質
的に断線していまうような場合もあった。しかしなが
ら、本実施の形態1においては、コンタクトホール13
部分にメッキを施すことにより、コンタクトホール13
の底面部分に析出した導電層15が、図中の矢印で示し
たように次第に成長して行きコンタクトホール13内に
充満することにより、上部電極14の断線部分を接続す
ることが可能となっているのである。
【0065】なお、図示していないが、この後全面に配
向膜を形成し、配向処理を施した後、カラーフィルター
や対向電極などを形成した対向側基板を貼り合わせて、
基板間に液晶を注入すれば液晶表示装置を完成させるこ
とができる。
【0066】(実施の形態2)次に、図面を用いて本発
明の他の実施の形態における製造方法の詳細について説
明する。図6〜図8は、本実施の形態2におけるTFT
の製造工程を示した断面図である。
【0067】図6(a)に示すように、TFTを作成
後、樹脂による平坦化膜12を形成する。なお、本実施
の形態2におけるTFTの製造工程などは実施の形態1
と同様であるため説明を省略する。
【0068】図6(b)に示すように、樹脂による平坦
化膜12にコンタクトホール13を開口した。このコン
タクトホール13の開口には、酸素ガスによるドライエ
ッチングを用いることができる。本実施の形態2では、
先ず酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。なお、これらの工
程は実施の形態1と同様である。
【0069】次に、図7(a)に示すように、ドレイン
電極11に電気的に接続されるようにITOなどの透明
導電性薄膜やAlなどの金属膜を1000Å〜数千Å、
例えば2000Å程度堆積させ、フォトレジストによる
マスクを用いてパターニングして所定の形状の上部電極
14を形成する。このときITOなどの透明導電性薄膜
やAlなどの金属膜を堆積させる方法としては、スパッ
タリング法などの周知の方法を用いることができる。
【0070】次に、図7(b)に示すように、コンタク
トホール13の部分にメッキ法によって金属膜を充填し
導電層15を形成する。本実施の形態2では、導電層1
5はコンタクトホール13内に完全に充填するのではな
く、底面から1/3〜2/3程度の厚みに形成する。こ
の際の重要な点としては、上部電極14の表面から導電
層15が突出しないようにすることであり、底面からど
の程度の厚みに形成するかは適宜決定すればよい。本実
施の形態2ではAgを用いてメッキすることにし、例え
ば、メッキ液としてシルブレックスII(日本エレクトロ
プレイティング・エンジニヤース社製)を用いた。ま
た、導電層15の膜厚は電流密度と処理時間を制御する
ことで決定することができるが、本実施の形態2では、
処理時間で制御することにした。具体的には電流密度1
A/dm2、メッキ液温度25℃で約1分間程度メッキ
を行い、約1μm程度の導電層15を形成した。
【0071】以下の説明については実施の形態1に記載
したものと同様であるが、繰り返し説明する。電流密度
やメッキ液温度については、メッキ液の種類によって異
なるため適宜決定すればよく、本実施の形態2では、電
流密度1〜5A/dm2、メッキ液温度20〜30℃の
範囲で条件を設定した。本実施の形態2におけるこのよ
うな条件は、コンタクトホール13のようにメッキする
部分の面積が小さい場合には低電流密度で行う方が良好
な結果が得られ易すいことを考慮して決定したもので
る。
【0072】次に、メッキ工程の前後の工程に関して説
明する。メッキ工程の前には、メッキされる対象物の表
面を水洗する以外に必要に応じて塩酸などで表面の処理
を行う。メッキ工程の後には、70℃前後の温純水で洗
浄して乾燥させる。なお、本実施の形態2では単一金属
のメッキの例を示したが、合金のメッキであっても差し
支えない。
【0073】次に、図8(a)に示すように、基板全面
に樹脂薄膜層16を堆積させる。この樹脂薄膜層16は
導電層15が1/2程度まで充填されたコンタクトホー
ル13の残りの部分に充填するためのものである。ここ
では約1μm程度の膜厚となるように塗布形成した。用
いられる材料としては平坦化膜12と同一材料であるオ
プトマーSS(日本合成ゴム社製)を用いた。あるい
は、カラーモザイクCK(富士ハント社製)などの有色
や黒色の樹脂材料を用いても差し支えない。また、樹脂
薄膜層16に用いられる樹脂材料は導電性材料でもよ
く、感光性を有するものであってもよい。
【0074】次に、図8(b)に示すように、樹脂薄膜
層16の全面をエッチングして上部電極14の表面を露
出させる。この工程ではフォトレジストなどのマスクを
用いることなく全面をエッチングする。これをエッチバ
ック工程と称している。エッチングには酸素ガスによる
ドライエッチングを用いることができる。本実施の形態
2では酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
た。
【0075】なお、本実施の形態2では、コンタクトホ
ール13に導電層15を底面から1/2程度の位置まで
充填し、残りの部分に樹脂薄膜層16を充填するように
した。従って、導電層15が上部電極14の表面から突
出するようなことはなく、コンタクトホール13の残り
の部分に樹脂薄膜層16を充填しているため、上部電極
14の表面は平坦なものになっている。また、樹脂薄膜
層が絶縁性の場合には、この部分に他の配線を配設する
ことが可能であり、その際も表面が平坦であるため断線
などの心配はない。また、このような構造のTFTを液
晶表示装置に用いると、電極間を含めた電極の表面が全
て平坦となるため、液晶分子の配向に対して悪影響を及
ぼすようなこともない。
【0076】(実施の形態3)次に、図面を用いて本発
明の他の実施の形態における製造方法の詳細について説
明する。図9〜図11は、本実施の形態3におけるTF
Tの製造工程を示した断面図である。
【0077】図9(a)に示すように、TFTを作成
後、樹脂による平坦化膜12を形成する。なお、本実施
の形態2におけるTFTの製造工程などは実施の形態1
と同様であるため説明を省略する。
【0078】図9(b)に示すように、樹脂による平坦
化膜12にコンタクトホール13を開口した。このコン
タクトホール13の開口には、酸素ガスによるドライエ
ッチングを用いることができる。本実施の形態2では、
先ず酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。なお、これらの工
程は実施の形態1と同様である。
【0079】次に、図10(a)に示すように、ドレイ
ン電極11に電気的に接続されるようにITOなどの透
明導電性薄膜やAlなどの金属膜を1000Å〜数千
Å、例えば2000Å程度堆積させ、フォトレジストに
よるマスクを用いてパターニングして所定の形状の上部
電極14を形成する。このときITOなどの透明導電性
薄膜やAlなどの金属膜を堆積させる方法としては、ス
パッタリング法などの周知の方法を用いることができ
る。
【0080】次に、図10(b)に示すように、全面に
導電性樹脂膜17を塗布形成することによってコンタク
トホール13部分に充填させ、次の工程において不要な
導電性樹脂膜17を除去する。除去する方法としてエッ
チバック工程を用いる場合には、導電性樹脂膜17の表
面にコンタクトホール13による凹状の窪みが生じない
程度に塗布するのがよい。これはエッチバック工程で
は、全面を均一にエッチングしていくからである。一
方、導電性樹脂膜17が感光性を有している場合には、
コンタクトホール13に導電性樹脂膜17が充填されて
いる程度に塗布すればよい。
【0081】なお、導電性樹脂膜17は、従来の絶縁性
樹脂膜に金属粒子やカーボンを添加することによって容
易に得ることができる。また、テトラシアノキノジメタ
ン(TCNQ)とテトラチアフルバレン(TTF)を絶
縁性樹脂膜に混入させることによって得ることができ
る。本実施の形態3において用いた導電性樹脂膜17
は、特にこれらに限定される必要はなく、適宜決定すれ
ばよいが、なるべく電気抵抗の低い材料を選択するほう
が好ましい。
【0082】次に、図11に示すように、コンタクトホ
ール13部分以外に堆積されている不要な導電性樹脂膜
17を除去し、コンタクトホール13部分に導電層15
を形成する。導電性樹脂膜17の除去に関しては、上述
した実施の形態2で説明したエッチバック工程あるいは
導電性樹脂膜17が感光性を有している場合はマスクを
用いて露光、現像することによって不要部分を除去する
ことができる。なお、樹脂膜の除去方法についてはこれ
らに限定されるものではなく、用いられた樹脂膜に適し
た除去方法を適宜採用すればよい。
【0083】本実施の形態3では、導電層15として導
電性樹脂膜を用いているため、導電層15の表面の位置
を上部電極14の表面の位置とほぼ一致させることが比
較的容易となっている。
【0084】以上のように、実施の形態1、実施の形態
2および実施の形態3において作成したTFTは、液晶
表示装置の画素電極を駆動するためのスイッチング素子
として用いることが可能で、電極や配線を断線させるこ
とがなく、あるいは例え断線したとしても該断線箇所を
接続することができるという作用効果を有するものであ
る。従って、この構造はコンタクトホールを介して上下
間で接点を有する電極や配線の接続を安定させるのに非
常に有効であり、これはTFTに限らず、上下間の電極
の接続構造を有する半導体素子あるいは半導体装置に対
しても広く応用することができるものである。
【0085】
【発明の効果】上述したように、本発明の電極接続構造
では、コンタクトホールを介して上下間で接点を有する
電極や配線の接続を確実に行うことが可能となる。
【0086】また、このような電極間の接続構造を有す
る半導体素子あるいは半導体装置を液晶表示装置に応用
した場合には、上部電極に相当する画素電極の断線を防
止することができ、半導体素子であるTFTのドレイン
電極と画素電極との接続をより確実なものとすることが
可能になるとともに、コンタクトホールの段差に起因す
る液晶分子の配向乱れが発生することがなくなり、良好
な表示品位を得ることが可能となる。
【図面の簡単な説明】
【図1】図1は、本発明のTFTを示した断面図であ
る。
【図2】図2は、本発明のTFTを示した平面図であ
る。
【図3】図3(a)(b)は、本実施の形態1における
TFTの製造工程を示した断面図である。
【図4】図4(a)(b)は、図3(a)(b)に続く
本実施の形態1におけるTFTの製造工程を示した断面
図である。
【図5】図5は、本実施の形態における電極接続部の細
部を示した断面図である。
【図6】図6(a)(b)は、本実施の形態2における
TFTの製造工程を示した断面図である。
【図7】図7(a)(b)は、図6(a)(b)に続く
本実施の形態2におけるTFTの製造工程を示した断面
図である。
【図8】図8(a)(b)は、図7(a)(b)に続く
本実施の形態2におけるTFTの製造工程を示した断面
図である。
【図9】図9(a)(b)は、本実施の形態3における
TFTの製造工程を示した断面図である。
【図10】図10(a)(b)は、図9(a)(b)に
続く本実施の形態3におけるTFTの製造工程を示した
断面図である。
【図11】図11は、図10(a)(b)に続く本実施
の形態3におけるTFTの製造工程を示した断面図であ
る。
【図12】図12は、本実施の形態1におけるメッキ工
程を示した図面である。
【図13】図13は、保護膜上画素電極構造(ピクセル
・オン・パッシ構造)の半導体素子を示した断面図であ
る。
【図14】図14は、従来技術における半導体素子を示
した断面図である。
【図15】図15(a)(b)は、従来の問題点を示し
たコンタクトホールの断面図である。
【符号の説明】
1 絶縁性基板 2 ベースコート膜 3 活性層 4 ゲート絶縁膜 5 ゲート電極 6 ソース領域およびドレイン領域 7 チャネル領域 8 層間絶縁膜 9 コンタクトホール 10 ソース電極 11 ドレイン電極(下部電極) 12 平坦化膜 13 コンタクトホール 14 画素電極(上部電極) 15 導電層 16 樹脂薄膜層 17 導電性樹脂膜 18 メッキ液 19 メッキ槽 20 直流電源 21 陽極 51 絶縁性基板 58 層間絶縁膜 60 ソース電極 61 ドレイン電極(下部電極) 63 コンタクトホール 64 画素電極(上部電極) 70 液晶層 71 導電体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/13 - 1/141 G09F 9/30

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 下部電極と、表面が平坦になるように
    下部電極上に形成された絶縁膜と、該絶縁膜上に形成さ
    れるとともに、コンタクトホール内に形成されて該下部
    電極と接続される上部電極とを有する半導体装置におい
    て、前記コンタクトホール内に形成された上部電極が凹
    状に窪んでおり、該コンタクトホール内の該上部電極に
    接するように該凹状部分に導電性物質が充填されるとと
    もに、該上部電極の表面に対してその表面が平坦になる
    ように該凹状部分に平坦化物質が充填されていることを
    特徴とする半導体装置。
  2. 【請求項2】 前記平坦化物質は、前記導電性物質と
    じ物質であるか、または、異なる物質であることを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記導電性物質は金属薄膜であることを
    特徴とする請求項1または2に記載の半導体装置。
  4. 【請求項4】 前記導電性物質は導電性を有する樹脂膜
    であることを特徴とする請求項1または2に記載の半導
    体装置。
  5. 【請求項5】 前記平坦物質は導電性あるいは絶縁性
    を有する樹脂膜であることを特徴とする請求項1に記載
    の半導体装置。
  6. 【請求項6】 下部電極と、表面が平坦になるように
    下部電極上に形成された絶縁膜と、該絶縁膜上に形成さ
    れるとともに、コンタクトホール内に形成されて該下部
    電極と接続される上部電極とを有する半導体装置の製造
    方法において、前記下部電極上に形成された絶縁膜に、
    前記コンタクトホールを開口する工程と、該絶縁膜上お
    よび該コンタクトホール内に前記上部電極を形成して、
    上部電極と前記下部電極とを接続するとともに、該上部
    電極を凹状に形成する工程と、該コンタクトホール内の
    該上部電極に接するように導電性物質を該凹状部分内に
    充填するとともに、前記上部電極に対してその表面が平
    坦になるように平坦化物質を該凹状部分内に充填する
    程と、を有することを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】 下部電極と、該下部電極上に形成された
    絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁膜
    に開口されたコンタクトホールを介して該下部電極と接
    続される上部電極とを有する半導体装置の製造方法にお
    いて、前記下部電極上に形成された絶縁膜に、前記コン
    タクトホールを開口する工程と、前記コンタクトホール
    を含む絶縁膜上に前記上部電極を形成し、該コンタクト
    ホールを介して該上部電極と前記下部電極とを接続する
    工程と、前記上部電極上を含む前記コンタクトホール領
    域に、前記絶縁膜上に形成された上部電極の表面よりも
    突出しない程度に導電性物質を形成する工程と、前記コ
    ンタクトホール領域に形成された導電性物質上に、前記
    絶縁膜上に形成された上部電極の表面と概略一致する程
    度まで薄膜層を形成する工程と、を有することを特徴と
    する半導体装置の製造方法。
  8. 【請求項8】 前記導電性物質の形成工程は、メッキ法
    によって行われることを特徴とする請求項6または7に
    記載の半導体装置の製造方法。
  9. 【請求項9】 前記導電性物質の形成工程は、導電性を
    有する樹脂を塗布することによって行われることを特徴
    とする請求項6または7に記載の半導体装置の製造方
    法。
JP29211097A 1997-10-24 1997-10-24 半導体装置およびその製造方法 Expired - Fee Related JP3429440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29211097A JP3429440B2 (ja) 1997-10-24 1997-10-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29211097A JP3429440B2 (ja) 1997-10-24 1997-10-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11125831A JPH11125831A (ja) 1999-05-11
JP3429440B2 true JP3429440B2 (ja) 2003-07-22

Family

ID=17777684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29211097A Expired - Fee Related JP3429440B2 (ja) 1997-10-24 1997-10-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3429440B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934236B2 (ja) * 1998-01-14 2007-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6559594B2 (en) 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP4831873B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 自発光装置及びその作製方法
JP4542659B2 (ja) * 2000-03-07 2010-09-15 出光興産株式会社 アクティブ駆動型有機el表示装置およびその製造方法
US6552361B1 (en) * 2000-10-10 2003-04-22 Industrial Technology Research Institute Thin film transistor device
US7430025B2 (en) 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP5303818B2 (ja) * 2001-09-18 2013-10-02 パナソニック株式会社 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法
JP3933497B2 (ja) 2002-03-01 2007-06-20 シャープ株式会社 表示装置の製造方法
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4275644B2 (ja) 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
JP5195001B2 (ja) * 2008-05-07 2013-05-08 株式会社リコー 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
KR101643011B1 (ko) * 2010-05-07 2016-07-27 가부시키가이샤 제이올레드 유기 el 표시 패널 및 그 제조 방법
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6320713B2 (ja) * 2013-10-03 2018-05-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN106783747A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
JPH11125831A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
JP3410667B2 (ja) 反射型液晶表示装置およびその製造方法
JP3429440B2 (ja) 半導体装置およびその製造方法
US8158499B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
US6319741B1 (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
US7492420B2 (en) Array substrate for LCD device having metal-diffusion film and manufacturing method thereof
CN100399169C (zh) 薄膜晶体管阵列面板及其制造方法
US20080118996A1 (en) Thin film transistor array substrate and method of producing the same
EP2743984B1 (en) Array substrate and the method for manufacturing the same, and liquid crystal display device
WO1999031720A2 (en) Thin film transistors and electronic devices comprising such
JP3447535B2 (ja) 薄膜トランジスタおよびその製造方法
US8514340B2 (en) Method of fabricating array substrate having double-layered patterns
US20010019375A1 (en) Liquid crystal display device and fabricating method thereof
JPH1152419A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH11233783A (ja) 薄膜トランジスタおよびその製造方法
JPH11212115A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JP2002341385A (ja) 液晶表示装置及びその製造方法
US6160598A (en) Liquid crystal display and a method for fabricating thereof
JPH1138440A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR20050001780A (ko) 액정표시장치 제조 방법 및 배선 구조
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
JPH10301142A (ja) 反射型液晶表示装置およびその製造方法
JPH0334045B2 (ja)
JPH11186558A (ja) 薄膜トランジスタおよびその製造方法
KR20020031765A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030502

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees