[go: up one dir, main page]

KR101889748B1 - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101889748B1
KR101889748B1 KR1020110002349A KR20110002349A KR101889748B1 KR 101889748 B1 KR101889748 B1 KR 101889748B1 KR 1020110002349 A KR1020110002349 A KR 1020110002349A KR 20110002349 A KR20110002349 A KR 20110002349A KR 101889748 B1 KR101889748 B1 KR 101889748B1
Authority
KR
South Korea
Prior art keywords
insulating film
electrode
layer
interlayer insulating
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110002349A
Other languages
English (en)
Other versions
KR20120080887A (ko
Inventor
유춘기
최준후
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110002349A priority Critical patent/KR101889748B1/ko
Priority to US13/160,352 priority patent/US8546803B2/en
Priority to CN201110263950.XA priority patent/CN102593145B/zh
Priority to TW100132685A priority patent/TWI610430B/zh
Publication of KR20120080887A publication Critical patent/KR20120080887A/ko
Application granted granted Critical
Publication of KR101889748B1 publication Critical patent/KR101889748B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화질 및 소자 신뢰성이 우수한 유기 발광 표시 장치 및 이의 제조 방법을 제공한다. 본 발명의 유기 발광 표시 장치는 기판 상에 형성된 게이트 전극, 상기 기판 상에 상기 게이트 전극을 덮도록 형성된 층간 절연막, 및 상기 층간 절연막 상에 형성된 투명 전극을 포함하고, 상기 층간 절연막이 굴절률이 서로 상이한 다중층으로 이루어진다.

Description

유기 발광 표시 장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 구체적으로는 화질 및 소자 신뢰성이 우수한 유기 발광 표시 장치 및 이의 제조 방법에 대한 것이다.
유기 발광 표시 장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며, 광시야각, 빠른 응답속도 등으로 차세대 디스플레이로 주목받고 있다.
유기 발광 표시 장치는 애노드 전극과 캐소드 전극 사이에 유기발광층을 포함하고 있어 애노드 전극으로부터 공급받는 정공과 캐소드 전극으로부터 받은 전자가 유기 발광층 내에서 결합하여 정공-전자쌍인 여기자(exiton)를 형성하고 상기 여기자가 다시 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다. 일반적으로 유기 발광 표시 장치는 빛이 발광되는 면에 따라 유기 발광 소자가 성막되는 기판의 방향으로 화상이 구현되는 배면 발광형과 기판의 반대 방향으로 화상이 구현되는 전면 발광형으로 구분된다.
최근에는 패널이 대형화되고 고화질을 요구함에 따라 자연에 가까운 색을 재현하기 위해서는 색재현율이 높아야 한다. 색재현율을 높이기 위한 방법으로 광취출 효율을 향상시키기 위해 다양한 공진 구조가 채용되고 있다.
배면 발광형 유기 발광 표시 장치에서 공진 구조를 채용할 경우 공진 효율을 높이기 위해 게이트 전극의 하부에 형성되는 게이트 절연막 등을 다층으로 형성하거나 버퍼층을 다층으로 형성하는 구조를 적용할 수 있다. 그러나, 이러한 경우 소자 신뢰성에 악영향을 미칠 수 있다.
본 발명이 해결하려는 과제는, 화질 및 소자 신뢰성이 우수한 유기 발광 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하려는 다른 과제는, 화질 및 소자 신뢰성이 우수한 유기 발광 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 기판 상에 형성된 게이트 전극, 상기 기판 상에 상기 게이트 전극을 덮도록 형성된 층간 절연막, 및 상기 층간 절연막 상에 형성된 투명 전극을 포함하고, 상기 층간 절연막이 굴절률이 서로 상이한 다중층으로 이루어진다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 기판의 전면 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 채널 영역과 소스 및 드레인 영역을 구비하는 활성층, 상기 활성층 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 상기 채널 영역과 중첩되도록 형성되는 게이트 전극, 상기 게이트 절연막 상에 상기 게이트 전극을 덮도록 형성된 층간 절연막, 및 상기 층간 절연막 상에 형성된 투명 전극을 포함하고, 상기 층간 절연막이 굴절률이 서로 상이한 다중층으로 이루어진다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 기판 상에 채널 영역과 소스 및 드레인 영역을 구비하는 활성층 및 상기 활성층의 채널 영역과 중첩되도록 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 서로 굴절률이 상이한 다중층을 적층하여 층간 절연막을 형성하는 단계, 및 상기 층간 절연막 상에 투명 도전성막을 적층하고 패터닝하여 투명 전극을 형성하는 단계를 포함한다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 기판 상에 채널 영역과 소스 및 드레인 영역을 구비하는 활성층을 형성하는 단계, 상기 기판 및 상기 활성층 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 활성층의 채널 영역과 중첩되도록 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 서로 굴절률이 상이한 다중층을 적층하여 층간 절연막을 형성하는 단계, 상기 층간 절연막 상에 투명 전극용 도전막을 형성하는 단계, 상기 층간 절연막과 상기 투명 전극용 도전막을 식각하여 상기 소스 및 드레인 영역을 노출시키는 콘택홀을 형성하는 단계, 상기 투명 전극용 도전막 상에 상기 콘택홀을 매립하는 소스 및 드레인 전극용 도전막을 적층하고 상기 투명 전극용 도전막과 상기 소스 및 드레인 전극용 도전막을 패터닝하여 투명 전극과 소스 및 드레인 전극을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 5 내지 도 26은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 공정 순서에 따라 순차적으로 나타낸 단면도들이다.
도 27은 본 발명의 실시예 및 비교예에 따라 제조된 유기 발광 표시의 소자 신뢰성을 평가한 결과이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)는 기판(110)상에 형성된 버퍼층(120), 활성층(130), 캐패시터(140), 게이트 절연막(150), 게이트 전극(160), 층간 절연막(170), 투명 전극(181), 콘택홀(190), 소스 및 드레인 전극(191, 192) 및 화소정의막(182)을 포함한다.
기판(110)은 발광부(I), 트랜지스터부(II) 및 스토리지부(III)를 포함한다. 발광부(I)는 애노드 전극, 캐소드 전극 및 상기 애노드 전극 및 캐소드 전극 사이에 유기 발광층을 포함하여 발광이 이루어지는 영역이고, 트랜지스터부(II)는 활성층(130), 게이트 전극(160), 소스 및 드레인 전극(191, 192)을 포함하는 박막 트랜지스터가 형성되는 영역이며, 스토리지부(III)는 캐패시터(140)가 형성되는 영역이다.
기판(110)은 유리와 같은 투명 기판, 석영, 세라믹, 실리콘 기판, 플라스틱 등의 플렉시블 기판 등 당업자의 필요에 따라 적절히 선택할 수 있으나 배면 발광형의 경우 투명 재료로 형성하는 것이 바람직하다.
버퍼층(120)은 기판(110)의 전면 상에 형성된다. 버퍼층(120)은 기판(110)에서 유출되는 알칼리 이온 등 불순물의 침투로부터 후속 공정으로 형성되는 박막 트랜지스터를 보호하고 표면을 평탄화하는 역할을 한다. 버퍼층(120)은 이러한 역할을 수행할 수 있는 것이라면 그 재료에 구애받지 않으며, 화학 기상 증착(Chemical Vapor Deposition) 등 당업계에 공지된 통상의 방법으로 형성될 수 있다. 버퍼층(112)은 반드시 필요한 것은 아니며, 기판(110)의 종류 및 공정 조건에 따라 생략될 수 있다.
활성층(130)은 트랜지스터부(II)의 버퍼층(120)상에 형성된다. 활성층(130)은 불순물이 주입되지 않은 채널 영역(130b) 및 상기 채널 영역(130b)의 양측으로 p형 또는 n형의 불순물이 주입된 소스 및 드레인 영역(130a, 130c)을 포함한다. 상기 불순물은 트랜지스터의 종류에 따라 달라질 수 있다.
활성층(130)은 반도체막에 불순물을 주입하여 형성될 수 있으며, 구체적으로 비정질 실리콘 또는 다결정 실리콘 등으로 형성될 수 있다. 활성층(130)이 다결정 실리콘으로 형성되는 경우 비정질 실리콘으로 형성되는 경우에 비해 높은 전하 이동도를 얻을 수 있다. 구체적으로, 다결정 실리콘으로 형성된 활성층(130)은 버퍼층(120)상에 다결정 실리콘을 직접 증착하여 형성하거나, 비정질 실리콘층을 형성한 뒤, ELA(Eximer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization), SGS(Super Grain Silicon)법 등을 이용하여 결정화하고 이를 패터닝하여 형성할 수 있다.
게이트 절연막(150)은 기판의 전면 상에 형성되며 활성층(130) 상에 형성된다. 게이트 절연막(150)은 화학 기상 증착, 플라즈마 화학 기상 증착 등의 당업계에 공지된 통상의 방법으로 형성될 수 있다. 게이트 절연막(150)은 무기 물 또는 유기물과 무기물의 혼합물로 형성될 수 있으며, 상기 무기물로는 예를 들어, SiO2, SiNx 또는 SiON 등을 사용할 수 있다.
게이트 전극(160)은 트랜지스터부(II)의 게이트 절연막(150) 상에 형성되며, 활성층(130)의 채널 영역(130b)과 중첩된다. 게이트 전극(160)은 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 Mo, Al 또는 Ag 의 이중층 또는 다중층 구조로 형성할 수 있다. 즉, 배선 저항을 줄이기 위해 다중층의 도전막을 순차적으로 적층하여 형성할 수 있으며, 구체적으로, Mo/Al/Mo. MoW/AlNd/MoW, Mo/Ag/Mo, Mo/Ag합금/Mo 또는 Ti/Al/Mo 로 이루어진 다중층 구조를 취할 수 있다. 도 1은 제1 게이트 전극막(161), 제2 게이트 전극막(162) 및 제3 게이트 전극막(163)이 순차적으로 적층된 구조로 구체적으로, Ti/Al/Mo이 순차적으로 적층된 구조를 예시한다.
게이트 전극(160)이 다중층의 도전막이 순차적으로 적층되어 형성되는 경우 최하층의 도전막과 상부의 도전막들 사이에 단차가 형성될 수 있다. 구체적으로, 제1 게이트 전극막(161)과 제1 게이트 전극막(161)의 상부에 형성된 제2 게이트 전극막(162) 및 제3 게이트 전극막(163)사이에 단차가 형성될 수 있다. 제1 게이트 전극막(161)의 폭이 제2 게이트 전극막(162) 및 제3 게이트 전극막(163)의 폭보다 넓어, 제1 게이트 전극막(161) 단부의 소정 영역이 노출되게 된다.
스토리지부(III)내에는 게이트 절연막(150)을 사이에 두고 제1 전극(141) 및 제2 전극(142)이 형성된 캐패시터(140)가 형성된다.
게이트 절연막(150)이 기판(110)의 전면 상에 스토리지부(III)까지 연장되어 형성되므로 게이트 스토리지부(III)에서는 캐패시터(140)의 유전막이 된다.
캐패시터 제1 전극(141)은 버퍼층(120) 상에 형성되며, 구체적으로는 트랜지스터부(II)의 활성층(130)과 동일한 공정으로 반도체막에 불순물을 주입하여 형성할 수 있다.
캐패시터 제2 전극(142)은 몰리브덴, 텅스텐, 알루미늄네오디뮴, 티타늄, 알루미늄, 은 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 형성될 수 있다. 바람직하게는, 게이트 전극(160)과 동일 물질이거나 게이트 전극(160)이 다중층으로 형성되는 경우에는 게이트 전극(160)의 최하층에 위치한 제1 게이트 전극막(161)과 동일한 물질로 형성될 수 있다. 제2 전극(142)은 제1 전극(141)으로 불순물의 주입이 용이하도록 당업자가 그 두께를 적절하게 조절할 수 있으며, 구체적으로는 제1 게이트 전극막(161)과 동일한 두께로 형성될 수 있다.
층간 절연막(170)은 기판(110)의 전면 상에 게이트 전극(160) 및 캐패시터(140)를 덮도록 소정의 두께로 형성된다. 층간 절연막(170)은 게이트 전극(160)과 후속하여 형성될 소스 및 드레인 전극을 절연시키는 역할을 할 뿐만 아니라 소자의 전면을 평탄화시켜 후속 공정을 용이하게 하는 역할을 수행한다. 또한, 본 실시예에서는 발광부(I)의 유기 발광층(미도시)에서 발광된 빛을 공진시키는 공진 구조를 형성한다.
층간 절연막(170)은 굴절률이 상이한 2층 이상의 다중층으로 형성될 수 있다. 도 1은 층간 절연막(170)이 제1 층간 절연막(171) 및 제2 층간 절연막(172)의 이중층으로 형성된 경우를 예시한다. 이 때, 제1 층간 절연막 (171) 및 제2 층간 절연막(172)의 굴절률은 서로 상이하다. 본 발명의 유기 발광 표시 장치는 도 1에 도시된 바와 같이, 투명 전극(181)이 층간 절연막(170) 상에 형성된 배면 발광형으로 유기 발광층(미도시)에서 발광된 빛이 버퍼층(120), 게이트 절연막(150) 및 층간 절연막(170)에서 공진하는 공진 구조가 형성된다. 이러한 공진 구조에서 원하는 파장 부근의 빛을 선택적으로 강하게 방출시키기 위해서 층간 절연막(170)을 다양한 두께의 다중층으로 형성할 수 있다. 이러한 구조로 인해 유기 발광 표시 장치의 광효율도 향상되며, 색재현성이 우수하여 화질을 향상시킬 수 있다.
층간 절연막(170)은 유기 절연막 또는 무기 절연막으로 형성될 수 있으나, 공진 구조를 위해 무기 절연막 또는 무기 절연막과 유기 절연막의 복합체로 형성되는 것이 바람직하다. 상기 무기 절연막은 예를 들어, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST 또는 PZT 등이 있으며, 상기 유기 절연막으로는 예를 들어, 일반 범용고분자(PMMA, PS), phenol 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아미드계 고분자, 불소계 고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 있다.
투명 전극(181)은 발광부(I) 및 트랜지스터부(II)의 층간 절연막(170) 상에 형성된다. 본 발명의 유기 발광 표시 장치는 유기 발광층(미도시)의 하부에 형성된 전극층이 투명 전극으로 형성되므로 배면 발광형 구조를 갖게 된다. 이러한 구조에서는 투명 전극(181)과 기판(110) 사이의 무기막 또는 유기막에서 광이 공진하는 공진 구조를 형성할 수 있으며, 본 발명에서는 투명 전극(181)이 층간 절연막(170)의 상부에 형성되므로 버퍼층(120) 및 게이트 절연막(150) 뿐만 아니라 층간 절연막(170)까지고 공진 구조의 반사층으로 작용한다. 투명 전극(181)이 층간 절연막(170)의 상부보다 낮게 형성되는 경우 버퍼층(120) 또는 게이트 절연막(150)에 의해 공진 구조가 형성되고 층간 절연막(170)은 공진 구조에 포함되지 않게 된다. 이 때, 공진의 효율을 높이기 위해 버퍼층(120) 또는 게이트 절연막(150) 등을 얇게 다층으로 형성하는 경우 소자 특성에 영향을 미쳐 소자 신뢰성이 저하된다. 반면에, 본 실시예에서와 같이 층간 절연막(170)이 공진 구조를 형성하는 경우 공진 효율을 높여 색재현성이 향상되므로 우수한 화질이 구현될 수 있을 뿐 아니라 소자 신뢰성에 영향을 미치지 않는다.
투명 전극(181)은 층간 절연막(170)상에 형성되며, 구체적으로는, 층간 절연막(170) 상에 직접 접하여 형성될 수 있다. 투명 전극(181)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), TO(Tin Oxide), ZnO(Zinc Oxide) 및 In2O3(Indium Oxide)로 이루어진 군으로부터 선택된 단독 또는 이들의 혼합물로 형성될 수 있으나, 이에 제한되는 것은 아니다.
투명 전극(181)은 ITO등과 같이 일함수가 큰 물질로 형성되는 경우 전공 주입 전극인 애노드 전극이 될 수 있으며, 노출된 투명 전극(181) 상에 유기 발광층(미도시) 및 전자 주입 전극인 캐소드 전극(미도시)이 형성될 수 있으나, 이는 상대적인 것이며, 투명 전극(181)이 캐소드 전극이 되고 유기 발광층 상에 애노드 전극이 형성되어도 무방하다. 이와 같은 구조에 의해 전공과 전자가 유기 발광층 내부로 주입되고 주입된 전공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질때 발광이 이루어진다.
콘택홀(190)은 투명 전극(181), 층간 절연막(170) 및 게이트 절연막(150)을 관통하여 형성되며, 활성층(130)의 채널 영역(130b)의 소정 영역을 노출시킨다.
소스 및 드레인 전극(191, 192)은 트랜지스터부(II)에 형성되며, 투명 전극(181) 상에 형성된다. 소스 및 드레인 전극(191, 192)중 어느 하나는 발광부(I)에 형성된 투명 전극(181) 상에 직접적으로 접하여 형성되므로 투명 전극(181)과 전기적으로 연결되어 있다. 소스 및 드레인 전극(191, 192)중 나머지 하나는 투명 전극용 도전막 상에 형성된다. 소스 및 드레인 전극(191, 192)은 콘택홀(190)을 통하여 활성층(130)의 소스 및 드레인 영역(130a, 130c)과 전기적으로 연결되어 있다.
소스 및 드레인 전극(191, 192)은 몰리브덴, 텅스텐, 몰리브덴텅스텐, 알루미늄네오디뮴, 티타늄, 알루미늄, 은 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 Mo, Al 또는 Ag 의 이중층 또는 다중층 구조로 형성할 수 있다. 즉, 배선 저항을 줄이기 위해 다중층의 도전성막을 순차적으로 적층하여 형성할 수 있으며, 구체적으로, Mo/Al/Mo. MoW/AlNd/MoW, Mo/Ag/Mo, Mo/Ag합금/Mo 또는 Ti/Al/Mo 등이 순차적으로 적층된 구조를 취할 수 있다. 도 1은 소스 및 드레인 전극(191, 192)이 단일층으로 형성된 경우를 예시한다.
화소정의막(182)(Pixel Difined Layer)은 발광부(I), 트랜지스터부(II) 및 스토리지부(III)의 전체에 대하여 층간 절연막(170) 상에 형성되며, 발광부(I)의 투명 전극(181)을 노출시킨다.
화소정의막(182)은 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 폴리페닐렌설파이드계 수지 및 벤조사이클로부텐으로 이루어진 군으로부터 선택된 단독 또는 이들의 혼합물로 형성될 수 있다.
이하, 도 2를 참조하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 2는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도를 나타낸다.
도 2를 참조하면, 본 실시예에 따른 유기 발광 표시 장치(200)는 발광부(I), 트랜지스터부(II) 및 스토리지부(III)를 포함하는 기판(110) 상에 형성된 버퍼층(120), 활성층(130), 캐패시터(140), 게이트 절연막(150), 게이트 전극(160), 층간 절연막(270), 투명 전극(181), 콘택홀(190), 소스 및 드레인 전극(191, 192) 및 화소정의막(182)을 포함한다. 본 실시예에 따른 유기 발광 표시 장치(200)는 도 1의 유기 발광 표시 장치(100)와 비교할 때 층간 절연막(270)이 상이하게 형성되는 점을 제외하고는 동일한 구성을 포함한다. 이에 이하에서는 층간 절연막(270)을 중심으로 설명하며, 동일한 구성은 동일한 도면 부호를 붙이고 자세한 설명을 생략한다.
층간 절연막(270)은 제1 층간 절연막(271), 제2 층간 절연막(272) 및 제3 층간 절연막(272)이 순서대로 적층된 3중층으로 형성될 수 있다. 이 때, 제1 층간 절연막(271), 제2 층간 절연막(272) 및 제3 층간 절연막(272)은 굴절률이 모두 상이할 수 있으며, 그 두께는 동일하거나 상이할 수 있다. 도 2는 제1 절연막(271)은 게이트 전극(160)을 덮으면서 비교적 얇게 형성되고 제2 절연막(272)은 제1 절연막(272) 상에 상부가 평탄하게 형성되며, 제3 절연막(273)은 제2 절연막(272) 상에 상부가 평탄하게 형성된 구조를 예시하나 이에 제한되는 것은 아니며, 3중층 이상의 복수층으로 형성되어도 무방하다. 또한, 원하는 파장에 근접하는 광을 최대한 취출할 수 있도록 당업자는 층간 절연막(270)의 다중층 구조 및 각 층의 두께를 적절히 선택할 수 있다.
제1 층간 절연막(271), 제2 층간 절연막(272) 및 제3 층간 절연막(272)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘질화산화막(SiNxOy) 등의 무기물 또는 유기물과 유기물의 혼합물로 형성될 수 있다. 제1 층간 절연막(271), 제2 층간 절연막(272) 및 제3 층간 절연막(273)은 서로 동일하거나 상이한 물질로 형성될 수 있으나 연속적인 층이 동일한 물질로 형성되지는 않는다. 동일한 물질로 절연막을 형성하는 경우라도 그 두께를 조절함으로써 굴절률을 조절할 수 있다.
이하, 도 3을 참조하여 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 3은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3을 참조하면, 본 실시예에 따른 유기 발광 표시 장치(300)는 발광부(I), 트랜지스터부(II) 및 스토리지부(III)를 포함하는 기판(110) 상에 형성된 버퍼층(120), 활성층(130), 캐패시터(140), 게이트 절연막(350), 게이트 전극(160), 층간 절연막(170), 투명 전극(181), 콘택홀(190), 소스 및 드레인 전극(191, 192) 및 화소정의막(182)을 포함한다. 본 실시예에 따른 유기 발광 표시 장치(300)는 도 1의 유기 발광 표시 장치(100)와 비교할 때 게이트 절연막(350)이 상이하게 형성되는 점을 제외하고는 동일한 구성을 포함한다. 이에 이하에서는 게이트 절연막(350)을 중심으로 설명하며, 동일한 구성은 동일한 도면 부호를 붙이고 자세한 설명을 생략한다.
게이트 절연막(350)은 기판(110)의 전면 상에 활성층(130)을 덮도록 형성되며, 굴절률이 상이한 복수의 절연막이 적층된 구조로 형성될 수 있다.
도 3은 제1 게이트 절연막(351) 및 제2 게이트 절연막(352)이 순차적으로 적층된 이중막 구조를 예시하나, 이에 제한되는 것은 아니며, 2 이상의 절연막이 적층된 다중층 구조를 취할 수 있다.
제1 게이트 절연막(351) 및 제2 게이트 절연막(352)의 두께는 굴절률에 따라 당업자가 임의로 조절할 수 있으므로 동일하거나 상이할 수 있고, 굴절률이 상이한 유기 절연막 또는 무기 절연막으로 형성될 수 있다. 즉, 게이트 절연막(350)은 원하는 파장대와 근접한 빛을 효율적으로 취출하기 위해 적합한 2중층 이상의 구조로 그 두께 및 재료를 선택하여 형성될 수 있다.
이하, 도 4을 참조하여 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 4는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 4를 참조하면, 본 실시예에 따른 유기 발광 표시 장치(400)는 발광부(I), 트랜지스터부(II) 및 스토리지부(III)로 구획되는 기판(110) 상에 형성된 버퍼층(420), 활성층(130), 캐패시터(140), 게이트 절연막(350), 게이트 전극(160), 층간 절연막(170), 투명 전극(181), 콘택홀(190), 소스 및 드레인 전극(191, 192) 및 화소정의막(182)을 포함한다. 본 실시예에 따른 유기 발광 표시 장치(300)는 도 3의 유기 발광 표시 장치(300)와 비교할 때 버퍼층(420)이 상이하게 형성되는 점을 제외하고는 동일한 구성을 포함한다. 이에 이하에서는 버퍼층(420)을 중심으로 설명하며, 동일한 구성은 동일한 도면 부호를 붙이고 자세한 설명을 생략한다.
버퍼층(420)은 기판(110)의 전면 상에 형성되며, 굴절률이 상이한 다중층으로 이루어질 수 있다. 도 4는 버퍼층(420)이 제1 버퍼층(421) 및 제2 버퍼층(422)의 이중층 구조인 경우를 예시하나, 이에 제한되는 것은 아니며, 2중층 이상의 다중층 구조를 취할 수 있다. 버퍼층(420)은 무기물 또는 유기물로 형성될 수 있으며, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.
제1 버퍼층(421) 및 제2 버퍼층(422)의 굴절률은 서로 상이하며, 그 두께는 당업자가 임의로 조절할 수 있으므로 동일하거나 상이하다.
본 실시예에서 버퍼층(420)은 광을 공진시키는 반사층의 역할을 수행하며, 굴절률이 상이한 다중층으로 형성됨으로써 공진 효율을 상승시킬 수 있다.
상술한 바와 같이 본 발명에 따른 유기 발광 표시 장치는 층간 절연막 상에 투명 전극이 형성되어 유기 발광층에서 발광된 빛이 투명 전극을 투과하여 버퍼층, 게이트 절연막 및 층간 절연막이 반사층의 역할을 하여 공진 구조를 형성하게 된다. 이 때, 층간 절연막을 원하는 파장에 근접한 빛이 취출되도록 굴절률이 상이한 다중층 구조로 형성함으로써 소자 특성에 영향을 미치지 않으면서 공진 효율을 향상시킬 수 있다. 이로 인해 색재현성이 향상되어 우수한 화질의 구현이 가능하다. 층간 절연막 뿐만 아니라 버퍼층 및/또는 게이트 절연막을 모두 다중층으로 형성함으로써 공진 효율을 더욱 향상시킬 수 있다.
이하, 도 1 및 도 5 내지 도 26을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명한다. 도 5 내지 도 26은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 공정순서에 따라 순차적으로 나타낸 단면도들이다. 도 1과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 설명을 생략한다.
도 5를 참조하면, 기판(110) 상에 버퍼층(120)을 형성한다.
버퍼층(120)은 화학 기상 증착 또는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition) 등으로 형성될 수 있다. 버퍼층(120)은 무기막 또는 무기막과 유기막의 복합체로 형성되는 것이 바람직하다.
도 6을 참조하면, 버퍼층(120)은 제1 버퍼층(121) 및 제2 버퍼층(122)을 순차적으로 적층한 이중층 구조로도 형성할 수 있다. 도 6은 이중층 구조를 예시하고 있으나 이에 한정되는 것은 아니며 2중층 이상의 다중층 구조로 형성하여도 무방하다. 이 때, 제1 버퍼층(121) 및 제2 버퍼층(122)의 굴절률은 상이하며, 그 두께는 굴절률에 따라 임의로 동일 또는 상이하게 조절할 수 있다.
도 7 및 도 8을 참조하면, 버퍼층(120) 상에 활성층(도 1의 130) 및 캐패시터(도 1의 140) 제1 전극(도 1의 141)을 형성하기 위한 반도체막(131)을 형성하고 이를 패터닝하여 예비 활성층(130') 및 예비 캐패시터 제1 전극(141')을 형성한다.
구체적으로, 버퍼층(120) 상에 반도체막(131)을 화학 기상 증착 등의 방법으로 적층한 뒤, 반도체막(131) 상에 제1 감광막(201)을 형성한다. 반도체막(131)을 다결정 실리콘으로 형성하는 경우, 다결정 실리콘을 직접 적층하여 형성하거나, 비정질 실리콘을 적층한 뒤 ELA, SLS, MIC, MILC, SGS법 등을 이용하여 결정화할 수 있다. 제1 감광막(201)의 상부에 제1 포토마스크(310)가 배치된다. 설명의 편의를 위하여 제1 감광막(201)이 포지티브(positive) 감광막인 경우를 설명하나, 본 발명은 이에 한정되지 않으며 제1 감광막(201)으로 네거티브(negative) 감광막이 사용될 수도 있다.
제1 포토마스크(310)는 광투과부(311) 및 광차단부(312)를 포함한다. 광투과부(311)는 조사되는 광을 투과시키고, 광차단부(312)는 조사되는 광을 차단시킨다. 제1 포토마스크(310)는 광차단부(312)가 활성층(도 1의 130) 및 캐패시터 제1 전극(도 1의 141)이 형성될 영역에 대응하도록 배치된다. 이어, 제1 포토마스크(310)를 통하여 제1 감광막(201)에 광을 조사한 후 제1 감광막(201)을 현상하면 광투과부(311)에 대응하는 제1 감광막 영역이 제거되고 광차단부(312)에 대응하는 제1 감광막 영역이 남아서 제1 감광막 패턴이 형성된다.
도 8을 참조하면, 상기 제1 감광막 패턴을 식각 마스크로 반도체막(131)을 식각하여 예비 활성층(130') 및 예비 캐패시터 제1 전극(141')을 형성하고 상기 제1 감광막 패턴을 제거한다.
도 9를 참조하면, 버퍼층(120), 예비 활성층(130') 및 예비 캐패시터 제1 전극(141') 상에 게이트 절연막(150)을 형성한다. 게이트 절연막(150)은 유기 절연막 또는 SiNx, SiO2, SiON 등의 무기 절연막을 이용하여 화학 기상 증착으로 형성할 수 있으며, 바람직하게는 무기 절연막 또는 무기 절연막과 유기 절연막의 복합체로 형성될 수 있다.
도 10을 참조하면, 게이트 절연막(150)은 제1 게이트 절연막(151) 및 제2 게이트 절연막(152)으로 이루어진 이중층으로 형성될 수 있다. 도 10은 제1 게이트 절연막(151) 및 제1 게이트 절연막(151) 상에 형성된 제2 절연막(152)의 이중층 구조를 예시하나 이에 한정되는 것은 아니며 이중층 이상의 다중층으로 형성될 수도 있다. 이 때, 게이트 절연막(151) 및 제2 게이트 절연막(152)은 굴절률이 상이한 물질로 형성될 수 있으며, 그 두께는 서로 상이하거나 동일할 수 있다.
도 11 내지 도 14를 참조하면, 게이트 절연막(150) 상에 게이트 전극(도 1의 160) 및 캐패시터(도 1의 140)의 제2 전극(도 1의 142)을 형성하기 위한 도전막을 순차적으로 적층하고 이를 패터닝하여 게이트 전극 및 캐패시터의 제2 전극을 형성한다.
도 11을 참조하면, 게이트 절연막(150) 상에 제1 도전막(161a), 제2 도전막(162a) 및 제3 도전막(163a)을 스퍼터링(sputtering) 등의 방법으로 순차적으로 적층한다. 구체적으로, 제1 도전막(161a)은 티타늄(Ti), 탄탈륨(Ta) 또는 크롬(Cr) 등으로 형성할 수 있으며, 제2 도전막(162a)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속 또는 구리(Cu)와 구리 합금 등 구리 계열의 금속 등으로 형성할 수 있으며, 제3 도전막(163a)은 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속 등으로 형성할 수 있다.
이어서, 제3 도전막(163a) 상에 제2 감광막(202)을 형성하고, 제2 감광막(202)의 상부에 제2 포토마스크(320)가 배치된다. 설명의 편의를 위하여 제2 감광막(202)이 포지티브 감광막인 경우를 설명하나, 이에 한정되지 않고 제2 감광막(202)으로 네거티브 감광막이 사용될 수도 있다.
제2 포토마스크(320)는 하프톤 마스크로 광투과부(321), 광차단부(322) 및 반투과부(323)을 포함한다. 반투과부(323)는 조사되는 광의 일부만 통과시킨다. 제2 포토마스크(320)는 광차단부(312)가 게이트 전극(도 1의 160)이 형성될 영역에 대응하며 반투과부(313)가 캐패시터 제2 전극(도 1의 142)가 형성될 영역에 대응하도록 배치된다.
도 12를 참조하면, 제2 포토마스크(320)를 통하여 제2 감광막(202)에 광을 조사하고 제2 감광막(202)을 현상하면 광투과부(321)에 대응하는 제2 감광막(202) 영역은 제거되고, 광차단부(322) 및 반투과부(323)에 대응하는 제2 감광막(202) 영역이 남아서 제2 감광막 패턴이 형성된다. 상기 제2 감광막 패턴은 광차단부(322)에 대응하는 제1 서브 감광막 패턴(202a) 및 반투과부(323)에 대응하는 제2 서브 감광막 패턴(202b)을 포함한다. 제2 서브 감광막 패턴(202b)의 두께는 제1 서브 감광막 패턴(202a)의 두께보다 얇게 형성된다.
도 13을 참조하면, 제1 서브 감광막 패턴(202a) 및 제2 서브 감광막 패턴(202b)을 식각 마스크로 제1 도전막(161a), 제2 도전막(162a) 및 제3 도전막(163a)을 1차 식각한 후, 제2 서브 감광막 패턴(202b)을 제거한다. 상기 1차 식각은 구체적으로, 제2 도전막(162a) 및 제3 도전막(163a)을 습식 식각한 후, 이어서 제1 도전막(161a)을 건식 식각할 수 있다. 습식 식각은 인산, 질산, 초산 등의 식각액을 사용할 수 있으며, 건식 식각은 염소 계열의 식각 가스, 예를 들어 Cl2, BCl3 등을 사용할 수 있다. 제2 서브 감광막 패턴(202b)을 제거하는 방법은 산소를 사용하는 애싱(ashing) 공정 등이 이용될 수 있으나, 이에 제한되는 것은 아니다. 이 때, 제2 서브 감광막 패턴(202b)의 제거와 동시에 제1 서브 감광막 패턴(202a)의 일부도 제거되어 제1 서브 감광막 패턴(202a)의 두께 및 폭이 감소될 수 있다.
도 13 및 도 14를 참조하면, 남겨진 제1 서브 감광막 패턴(202a)을 식각 마스크로 제2 도전막(162a) 및 제3 도전막(163a)을 2차 식각하고 남겨진 제1 서브 감광막 패턴(202a)을 제거한다. 상기 2차 식각은 습식 식각으로 수행될 수 있으며, 제1 서브 감광막 패턴(202a)의 제거는 애싱 공정 등으로 수행될 수 있다. 이러한 공정을 통해, 스토리지부(III)에는 제2 도전막(162a) 및 제3 도전막(163a)이 제거되고 제1 도전막(161a) 만이 남아 캐패시터 제2 전극(142)으로 형성되고 트랜지스터부(II)에는 남겨진 제1 도전막(161a), 제2 도전막(162a) 및 제3 도전막(163a)이 제1 게이트 전극막(161), 제2 게이트 전극막(162) 및 제3 게이트 전극막(163)이 되어 3중막 구조의 게이트 전극(160)이 형성된다. 상기 2차 식각에서 폭이 감소된 제1 서브 감광막 패턴(202a)을 식각 마스크로 하여 식각을 수행하므로 제2 게이트 전극막(162) 및 제3 게이트 전극막(163)의 폭은 제1 게이트 전극막(161)의 폭보다 작을 수 있다. 즉, 제1 게이트 전극막(161)의 단부의 소정 영역이 노출될 수 있다. 또한, 제1 도전막(161a)이 제1 게이트 전극막(161) 및 캐패시터 제2 전극(142)이 되므로 캐패시터 제2 전극(142)은 제1 게이트 전극막(161)과 동일한 두께로 형성될 수 있다.
도 15를 참조하면, 게이트 전극(160)을 마스크로 하여 N형 또는 P형 불순물을 주입하여 활성층(130) 및 캐패시터 제1 전극(141)을 형성한다.
구체적으로, 기판(110) 상에 활성층(130)에 대응하는 영역 및 캐패시터 제1 전극(141)에 대응하는 영역을 노출하는 차단막(미도시)을 형성하고 게이트 전극(160)을 마스크로 불순물을 주입할 수 있다. 상기 차단막은 감광 물질, SiO2 또는 Si3N4와 같은 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
N형 박막트랜지스터를 제조하는 경우에는 P, As, Sb 등의 5가 불순물 이온을 주입할 수 있으며, P형 박막트랜지스터를 제조하는 경우에는 B, Al, Ga, In 등의 3가 불순물 이온을 주입할 수 있다. 이 때, 캐패시터 제2 전극(142)이 노출되므로, 캐패시터 제1 전극(141)에 주입되어 있는 불순물이 캐패시터 제2 전극(35)에도 주입되어 있을 수 있다. 이와 같은 공정에 의하여 게이트 전극(160)과 중첩되는 불순물이 주입되지 않은 채널 영역(130b) 및 채널 영역(130b)의 양측에 형성된 소스 및 드레인 영역(130a, 130c)를 포함하는 활성층(130) 및 캐패시터의 제1 전극(141)이 형성된다.
도 16을 참조하면, 게이트 절연막(150), 게이트 전극(160), 캐패시터 제2 전극(142) 상에 층간 절연막(170) 및 투명 전극용 도전막(181')을 형성한다.
층간 절연막(170)은 굴절률이 상이한 다중층으로 이루어질 수 있다. 도 16은 제1 층간 절연막(171) 및 제2 층간 절연막(172)을 포함하는 이중층 구조를 예시하나 이에 한정되는 것은 아니며, 당업자의 필요에 따라 2중층 이상의 다중층으로 형성될 수 있다. 다중층 구조에서 각 층의 두께에는 제한이 없으며 당업자의 필요에 따라 다양한 두께로 형성될 수 있다. 다중층 구조에서 최상부의 층간 절연막(172)은 상부면이 평탄하도록 형성될 수 있다. 층간 절연막(170)은 무기 절연막 또는 유기 절연막으로 형성될 수 있으며, 바람직하게는 무기 절연막 또는 무기 절연막과 유기 절연막의 복합체로 형성될 수 있다.
투명 전극용 도전막(181')은 층간 절연막(170) 상에 직접 형성되며, ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함하는 투명 도전막으로 형성될 수 있다.
도 17 및 도 18을 참조하면, 투명 전극용 도전막(181'), 층간 절연막(170) 및 게이트 절연막(150)을 식각하여 소스 및 드레인 영역(130a, 130c)의 소정 영역을 노출하는 콘택홀(190)을 형성한다.
도 17을 참조하면, 투명 전극용 도전막(181') 상에 제3 감광막(203)을 형성한다. 제3 감광막(203)의 상부에 제3 포토마스크(330)가 배치된다. 설명의 편의를 위하여 제3 감광막(203)이 포지티브 감광막인 경우를 예시하나, 본 발명은 이에 한정되지 않으며, 제3 감광막(203)으로 네거티브 감광막이 사용될 수도 있다.
제3 포토마스크(330)는 광투과부(331) 및 광차단부(332)를 포함하며, 광투과부(331)가 콘택홀(도 1의 190)이 형성될 영역에 대응하도록 배치된다.
도 17 및 도 18을 참조하면, 제3 포토마스크(330)를 통하여 제3 감광막(203)에 광을 조사하고 현상하면 광투과부(331)에 대응하는 제3 감광막(203) 영역이 제거되고 광차단부(332)에 대응하는 제3 감광막(203) 영역이 남아서 제3 감광막 패턴이 형성된다. 상기 제3 감광막 패턴을 식각 마스크로 하여 투명 전극용 도전막(181'), 층간 절연막(170) 및 게이트 절연막(150)을 식각하여 소스 및 드레인 영역(130a, 130c)의 소정 영역을 노출하는 콘택홀(90)을 형성하고, 상기 제3 감광막 패턴을 제거한다. 투명 전극용 도전막(181'), 층간 절연막(170) 및 게이트 절연막(150)의 식각은 건식 식각 공정을 이용할 수 있다.
도 19 내지 도 23을 참조하면, 투명 전극용 도전막(181') 상에 소스 및 드레인 전극용 도전막(191')을 형성하고 이를 패터닝하여 투명 전극(181) 및 소스 및 드레인 전극(191, 192)을 형성한다.
도 19 및 도 20을 참조하면, 투명 전극용 도전막(181') 상에 스퍼터링 등의 방법으로 소스 및 드레인 전극용 도전막(191')을 형성하고, 소스 및 드레인 전극용 도전막(191') 상에 제4 감광막(204)을 형성한다.
제4 감광막(204)의 상부에 제4 포토마스크(340)가 배치된다. 설명의 편의를 위하여 제4 감광막(204)이 포지티브 감광막인 경우를 설명하나 본 발명은 이에 한정되지 않으며 제4 감광막(204)으로 네거티브 감광막이 사용될 수도 있다.
제4 포토마스크(340)는 하프톤 마스크로 광투과부(341), 광차단부(342), 및 반투과부(343)을 포함한다. 제4 포토마스크(340)는 광차단부(341)가 소스 및 드레인 전극(도 1의 191, 192)이 형성될 영역에 대응하며 반투과부(343)가 투명 전극(도 1의 181)이 형성될 영역에 대응하도록 배치된다.
도 21을 참조하면, 제4 포토마스크(340)를 통하여 제4 감광막(204)에 광을 조사한 후 제4 감광막(204)을 현상하면 광투과부(341)에 대응하는 제4 감광막(204) 영역은 제거되고, 광차단부(342) 및 반투과부(343)에 대응하는 제4 감광막(204) 영역이 남아서 제4 감광막 패턴이 형성된다. 상기 제4 감광막 패턴은 광차단부(342)에 대응하는 제3 서브 감광막 패턴(204a) 및 반투과부(343)에 대응하는 제4 서브 감광막 패턴(204b)을 포함한다. 제4 서브 감광막 패턴(204b)의 두께는 제3 서브 감광막 패턴(204a)의 두께보다 얇다.
도 21 및 도 22를 참조하면, 상기 제4 감광막 패턴을 식각 마스크로 하여 투명 전극용 도전막(181’) 및 소스 및 드레인 전극용 도전막(191’)을 1차 식각한다. 투명 전극용 도전막(181’) 및 소스 및 드레인 전극용 도전막(191’)은 각각 습식 식각 또는 건식 식각하거나 질산 및 불소 이온이 함유된 식각액을 이용하여 일괄적으로 습식 식각할 수도 있다. 이러한 공정에 의해 남아 있는 투명 전극용 도전막(181’)이 투명 전극(181)으로 형성된다.
도 22 및 도 23을 참조하면, 상기 1차 식각 후에, 제4 서브 감광막 패턴(204b)을 산소 등을 이용한 애싱 공정 등을 이용하여 제거한다. 이 때, 제3 서브 감광막 패턴(204a)의 일정 부분도 제거되어 제3 서브 감광막 패턴(204a)의 두께 및 폭이 감소될 수 있다. 남겨진 제3 서브 감광막 패턴(204a)을 식각 마스크로 이용하여 소스 및 드레인 전극용 도전막(191’)을 2차 식각한다. 이 때 발광부(I)의 소스 및 드레인 전극용 도전막(181’)은 제거되어 발광부(I)에는 투명 전극(181)이 노출된다. 트랜지스터부(II)에는 투명 전극(181) 상에 소스 및 드레인 전극(191, 192) 중 어느 하나, 예를 들어, 소스 전극(191)이 형성되며, 소스 및 드레인 전극(192) 중 나머지 하나, 예를 들어, 드레인 전극(192)이 투명 전극용 도전막 패턴상에 형성된다.
도 24 내지 도 26을 참조하면, 층간 절연막(170), 투명 전극(181) 및 소스 및 드레인 전극(191, 192) 상에 화소정의막용 유기막(182’)을 적층하고 패터닝하여 투명 전극(181)을 노출시키는 화소정의막(182)을 형성한다.
도 24 및 도 25를 참조하면, 소스 및 드레인 전극(191, 192) 상에 화소정의막용 유기막(182’)을 화학 기상 증착 등의 방법으로 적층하고, 화소정의막용 유기막(182’) 상에 제5 감광막(205)을 형성한다. 제5 감광막(205)의 상부에 제5 포토마스크(350)가 배치된다. 설명의 편의를 위하여 제5 감광막(205)이 포지티브 감광막인 경우를 예시하나, 본 발명은 이에 한정되지 않으며, 제5 감광막(205)으로 네거티브 감광막이 사용될 수도 있다.
제5 포토마스크(350)는 광투과부(351) 및 광차단부(352)를 포함하며, 광투과부(331)가 투명 전극(181)에 대응하도록 배치된다. 제5 포토마스크(350)를 통하여 제5 감광막(205)에 광을 조사하고 제5 감광막(205)을 현상하면 광투과부(351)에 대응하는 제5 감광막(205) 영역이 제거되고 광차단부(352)에 대응하는 제5 감광막(205) 영역이 남아서 제5 감광막 패턴이 형성된다.
도 26을 참조하면, 상기 제5 감광막 패턴을 식각 마스크로 화소정의막용 유기막(182’)을 식각한 후, 상기 제5 감광막 패턴을 제거한다. 화소정의막용 유기막(182’)의 식각은 건식 식각 또는 습식 식각으로 수행될 수 있으며, 제5 감광막 패턴의 제거는 애싱 공정으로 수행될 수 있다. 이와 같은 공정에 의해 투명 전극(181)의 소정 영역이 노출되는 화소정의막(182)이 형성된다.
본 실시예에 따르면 5개의 포토마스크(310, 320, 330, 340, 350)를 이용하여 층간 절연막(170) 상에 투명 전극(181)이 형성된 유기 발광 표시 장치를 제조할 수 있다. 이와 같은 구조로 기판(110)과 투명 전극(181) 사이에서 공진 구조가 형성되며, 굴절률이 상이한 다중층의 층간 절연막(170)으로 인해 공진 효율이 향상되는 한편, 소자 신뢰성에는 영향이 없다. 또한 게이트 전극(160)은 저저항 배선을 위해 제1 게이트 전극막(161), 제2 게이트 전극막(162) 및 제3 게이트 전극막(163)을 포함하는 다중층으로 형성하면서, 이와 동일한 공정 내에서 제1 게이트 전극막(161)과 동일한 물질로 캐패시터 제2 전극(142)을 형성할 수 있다.
이하, 평가예를 통하여 본 발명의 효과를 보다 구체적으로 설명하도록 한다.
< 평가예 1> 색재현성의 평가
도 4와 동일한 구조의 유기 발광 표시 장치(실시예 1)와 도 4의 구조에서 층간 절연막을 도 2와 같은 3중층으로 형성한 유기 발광 표시 장치(실시예 2)를 제조하였다. 한편, 도 3의 구조에서 투명 전극이 게이트 절연막 상에 형성되고, 소스 및 드레인 전극과 콘택홀을 통하여 연결되는 구조를 취하고, 층간 절연막이 단일층인 유기 발광 표시 장치(비교예 1) 및 비교예 1과 동일하나 버퍼층이 이중층인 유기 발광 표시 장치(비교예 2)를 제조하였다. 이와 같이 제조된 유기 발광 표시 장치의 색재현율을 측정하여 그 결과를 하기 표 1에 나타내었다.
실시예 1 실시예 2 비교예 1 비교예 2
층간 절연막 2중층 3중층 - -
게이트 절연막 2중층 2중층 2중층 2중층
버퍼층 2중층 2중층 단일층 2중층
색재현율(%) 98.9 100.2 84 97.4
상기 표 1에 나타난 바와 같이, 비교예 1 및 비교예 2에서는 투명 전극이 층간 절연막 상에 형성되지 않아 층간 절연막이 공진 구조를 형성하지 못한다. 실시예 1 및 2에서는 색재현율이 우수하였으나 비교예 1에서는 색재현율이 좋지 못함을 알 수 있다. 비교예 2의 경우 층간 절연막이 공진 구조를 형성하지 못하는 경우라도 버퍼층 및 게이트 절연막이 다중층 구조로 형성되어 색재현성이 양호함을 알 수 있다.
< 평가예 2> 소자 신뢰성의 평가
상기 실시예 1, 실시예 2, 실시예 2에서 게이트 절연막이 단일층인 유기 발광 표시 장치(실시예 3) 및 비교예 2의 유기 발광 표시 장치에 대하여 Bias stress조건 하에서 threshold voltage를 측정하여 그 결과를 도 27에 나타내었다.
도 27에 의하면, 실시예 1 내지 3의 유기 발광 표시 장치의 경우 Bias stress조건 하에서도 threshold voltage의 변화가 거의 없어 소자 신뢰성이 확보됨을 알 수 있다. 반면에, 비교예 2의 유기 발광 표시 장치의 경우 threshold voltage가 점점 증가함을 알 수 있다. 이러한 threshold voltage의 증가는 소자의 구동에 영향을 미쳐 소자 신뢰성이 저하된다.
상술한 바와 같이 공진 효율을 향상시키기 위해 게이트 절연막 또는 버퍼층을 다층으로 형성하는 경우에는 소자 신뢰성에 악영향을 미침을 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (24)

  1. 기판 상에 형성된 게이트 전극;
    상기 기판과 상기 게이트 전극 사이에 배치된 게이트 절연막;
    상기 게이트 절연막 상에 배치된 층간 절연막; 및
    상기 층간 절연막 상에 형성된 투명 전극을 포함하고,
    상기 게이트 절연막이 굴절률이 서로 상이한 다중층으로 이루어지고,
    상기 층간 절연막이 굴절률이 서로 상이한 다중층으로 이루어지며,
    상기 게이트 절연막과 상기 층간 절연막은 공진 구조의 반사층을 형성하고,
    상기 층간 절연막의 다중층 중 적어도 하나는 유기 절연층을 포함하는 유기 발광 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 게이트 절연막의 하부 및 상기 기판 상에 형성된 버퍼층을 더 포함하고, 상기 버퍼층이 굴절률이 서로 상이한 다중층으로 이루어진 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 기판과 상기 투명 전극 사이에 형성된 무기막을 포함하고,
    상기 무기막이 굴절률이 서로 상이한 다중층으로 이루어진 유기 발광 표시 장치.
  5. 제1 항에 있어서,
    상기 투명 전극 상에 형성된 소스 및 드레인 전극을 포함하고,
    상기 투명 전극이 상기 층간 절연막 상에 직접 접하여 형성되며,
    상기 소스 및 드레인 전극 중 어느 하나가 상기 투명 전극 상에 직접 접하여 형성되는 유기 발광 표시 장치.
  6. 기판의 전면 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 채널 영역과 소스 및 드레인 영역을 구비하는 활성층;
    상기 활성층 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 상기 채널 영역과 중첩되도록 형성되는 게이트 전극;
    상기 게이트 절연막 상에 상기 게이트 전극을 덮도록 형성된 층간 절연막; 및
    상기 층간 절연막 상에 형성된 투명 전극을 포함하고,
    상기 게이트 절연막이 굴절률이 서로 상이한 다중층으로 이루어지고,
    상기 층간 절연막이 굴절률이 서로 상이한 다중층으로 이루어지며,
    상기 게이트 절연막과 상기 층간 절연막은 공진 구조의 반사층을 형성하고,
    상기 층간 절연막의 다중층 중 적어도 하나는 유기 절연층을 포함하는 유기 발광 표시 장치.
  7. 제6 항에 있어서,
    상기 소스 및 드레인 영역과 콘택홀을 통하여 연결되며 상기 투명 전극 상에 형성된 소스 및 드레인 전극을 포함하는 유기 발광 표시 장치.
  8. 제7 항에 있어서,
    상기 소스 및 드레인 전극 중 어느 하나는 상기 투명 전극과 직접 접하여 형성되는 유기 발광 표시 장치.
  9. 제6 항에 있어서,
    상기 버퍼층이 다중층으로 이루어지며,
    상기 다중층은 굴절률이 서로 상이한 유기 발광 표시 장치.
  10. 삭제
  11. 제6 항에 있어서,
    상기 게이트 전극이 순차적으로 적층된 제1 게이트 전극막, 제2 게이트 전극막 및 제3 게이트 전극막을 포함하는 다중층 구조로 형성되는 유기 발광 표시 장치.
  12. 제11 항에 있어서,
    상기 버퍼층 상에 캐패시터 제1 전극이 형성되고 상기 게이트 절연막 상에 캐패시터 제2 전극이 형성되어 있으며,
    상기 캐패시터 제2 전극은 상기 제1 게이트 전극막과 동일 두께를 갖는 유기 발광 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 게이트 전극의 폭이 상기 제2 게이트 전극 및 제3 게이트 전극의 폭보다 큰 유기 발광 표시 장치.
  14. 기판 상에 채널 영역과 소스 및 드레인 영역을 구비하는 활성층 및 상기 활성층의 채널 영역과 중첩되도록 게이트 전극을 형성하는 단계;
    상기 활성층과 상기 게이트 전극 사이에 서로 굴절률이 상이한 다중층을 적층하여 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 서로 굴절률이 상이한 다중층을 적층하여 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막 상에 투명 도전성막을 적층하고 패터닝하여 투명 전극을 형성하는 단계를 포함하되,
    상기 게이트 절연막과 상기 층간 절연막은 공진 구조의 반사층을 형성하도록 구성되고,
    상기 층간 절연막의 다중층 중 적어도 하나는 유기 절연층을 포함하는 유기 발광 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 활성층의 하부에 버퍼층을 형성하는 단계를 더 포함하고,
    상기 버퍼층은 굴절률이 서로 상이한 다중층이 적층되어 형성되는 유기 발광 표시 장치의 제조 방법.
  16. 삭제
  17. 기판 상에 채널 영역과 소스 및 드레인 영역을 구비하는 활성층을 형성하는 단계;
    상기 기판 및 상기 활성층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 활성층의 채널 영역과 중첩되도록 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 서로 굴절률이 상이한 다중층을 적층하여 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 투명 전극용 도전막을 형성하는 단계;
    상기 층간 절연막과 상기 투명 전극용 도전막을 식각하여 상기 소스 및 드레인 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 투명 전극용 도전막 상에 상기 콘택홀을 매립하는 소스 및 드레인 전극용 도전막을 적층하고 상기 투명 전극용 도전막 및 소스 및 드레인 전극용 도전막을 패터닝하여 투명 전극과 소스 및 드레인 전극을 형성하는 단계를 포함하되,
    상기 게이트 절연막은 굴절률이 서로 상이한 다중층으로 이루어지고,
    상기 게이트 절연막과 상기 층간 절연막은 공진 구조의 반사층을 형성하도록 구성되고,
    상기 층간 절연막의 다중층 중 적어도 하나는 유기 절연층을 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 삭제
  19. 제17 항에 있어서,
    상기 기판 상 및 활성층의 하부에 버퍼층을 형성하는 단계를 더 포함하고,
    상기 버퍼층이 굴절률이 서로 상이한 다중층이 적층되어 형성되는 유기 발광 표시 장치의 제조 방법.
  20. 제17 항에 있어서,
    상기 기판 상에 활성층을 형성되면서 캐패시터 제1 전극이 형성되고,
    상기 게이트 절연막 상에 상기 게이트 전극이 형성되면서 캐패시터 제2 전극이 형성되는 유기 발광 표시 장치의 제조 방법.
  21. 제20 항에 있어서,
    상기 게이트 전극 및 상기 캐패시터 제2 전극을 형성하는 것은,
    상기 게이트 절연막 상에 제1 도전막, 제2 도전막 및 제3 도전막을 순차적으로 적층하여 다중층의 도전막을 형성하고,
    하프톤 마스크를 이용하여 상기 제3 도전막 상에 상기 게이트 전극에 대응하는 제1 서브 감광막 패턴 및 상기 캐패시터 제2 전극에 대응하는 제2 서브 감광막 패턴을 포함하는 감광막 패턴을 형성하고,
    상기 감광막 패턴을 식각 마스크로 상기 제1 내지 제3 도전막을 식각하는 것을 포함하는 유기 발광 표시 장치의 제조 방법.
  22. 제21 항에 있어서,
    상기 감광막 패턴을 식각 마스크로 상기 제1 내지 제3 도전막을 식각하는 것은,
    상기 제1 서브 감광막 패턴 및 상기 제2 서브 감광막 패턴을 식각 마스크로 상기 제1 내지 제3 도전막을 1차 식각한 후, 상기 제2 서브 감광막 패턴을 제거하고,
    남겨진 상기 제1 서브 감광막 패턴을 식각 마스크로 상기 제2 도전막 및 상기 제3 도전막을 2차 식각하는 것을 포함하는 유기 발광 표시 장치의 제조 방법.
  23. 제3항에 있어서,
    상기 층간 절연막, 상기 게이트 절연막 및 상기 버퍼층은 함께 공진 구조를 형성하는 유기 발광 표시 장치.
  24. 제6항에 있어서,
    상기 버퍼층, 상기 게이트 절연막 및 상기 층간 절연막은 함께 공진 구조를 형성하는 유기 발광 표시 장치.
KR1020110002349A 2011-01-10 2011-01-10 유기 발광 표시 장치 및 이의 제조 방법 Active KR101889748B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110002349A KR101889748B1 (ko) 2011-01-10 2011-01-10 유기 발광 표시 장치 및 이의 제조 방법
US13/160,352 US8546803B2 (en) 2011-01-10 2011-06-14 Organic light-emitting display and method of manufacturing the same
CN201110263950.XA CN102593145B (zh) 2011-01-10 2011-09-02 有机发光显示器及其制造方法
TW100132685A TWI610430B (zh) 2011-01-10 2011-09-09 有機發光顯示器及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110002349A KR101889748B1 (ko) 2011-01-10 2011-01-10 유기 발광 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120080887A KR20120080887A (ko) 2012-07-18
KR101889748B1 true KR101889748B1 (ko) 2018-08-21

Family

ID=46454571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110002349A Active KR101889748B1 (ko) 2011-01-10 2011-01-10 유기 발광 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US8546803B2 (ko)
KR (1) KR101889748B1 (ko)
CN (1) CN102593145B (ko)
TW (1) TWI610430B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616106B2 (en) 2019-03-28 2023-03-28 Samsung Display Co., Ltd. Display device requiring reduced manufacturing steps

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876819B1 (ko) 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
KR102178766B1 (ko) * 2013-03-29 2020-11-13 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102291362B1 (ko) * 2014-07-31 2021-08-19 엘지디스플레이 주식회사 유기전계발광표시장치
KR102349285B1 (ko) * 2014-11-17 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101992917B1 (ko) * 2016-11-30 2019-06-25 엘지디스플레이 주식회사 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102792467B1 (ko) * 2016-12-26 2025-04-08 엘지디스플레이 주식회사 표시 장치
CN108878537B (zh) 2017-05-12 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
KR102503816B1 (ko) * 2017-11-20 2023-02-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
CN110867474B (zh) * 2019-11-26 2022-01-25 深圳市华星光电半导体显示技术有限公司 Oled显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040881A (ja) * 2004-06-25 2006-02-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2007250306A (ja) * 2006-03-15 2007-09-27 Seiko Epson Corp 発光装置および電子機器
JP2009099888A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd Ｔｆｔ基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US7285459B2 (en) * 2001-08-06 2007-10-23 Samsung Sdi Co., Ltd. Flat panel display with high capacitance and method of manufacturing the same
JP3789365B2 (ja) * 2002-01-31 2006-06-21 シャープ株式会社 層内レンズ付き半導体装置およびその製造方法
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
KR100656497B1 (ko) * 2004-02-09 2006-12-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR100560795B1 (ko) 2004-05-28 2006-03-13 삼성에스디아이 주식회사 유기전계발광 표시장치와 그 제조방법
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4609044B2 (ja) * 2004-11-18 2011-01-12 セイコーエプソン株式会社 発光装置、発光装置の製造方法、及び電子機器
US8729795B2 (en) 2005-06-30 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
KR20070076860A (ko) 2006-01-20 2007-07-25 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
TWI309889B (en) * 2006-09-01 2009-05-11 Au Optronics Corp Liquid crystal display structure and method for manufacturing the same
KR101212224B1 (ko) * 2007-01-02 2012-12-13 삼성디스플레이 주식회사 유기전계 발광표시장치
KR100908236B1 (ko) * 2008-04-24 2009-07-20 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
US7855097B2 (en) * 2008-07-11 2010-12-21 Organicid, Inc. Method of increasing yield in OFETs by using a high-K dielectric layer in a dual dielectric layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040881A (ja) * 2004-06-25 2006-02-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2007250306A (ja) * 2006-03-15 2007-09-27 Seiko Epson Corp 発光装置および電子機器
JP2009099888A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd Ｔｆｔ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616106B2 (en) 2019-03-28 2023-03-28 Samsung Display Co., Ltd. Display device requiring reduced manufacturing steps

Also Published As

Publication number Publication date
TW201246526A (en) 2012-11-16
CN102593145B (zh) 2016-01-20
CN102593145A (zh) 2012-07-18
KR20120080887A (ko) 2012-07-18
TWI610430B (zh) 2018-01-01
US20120175615A1 (en) 2012-07-12
US8546803B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
KR101889748B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN104009186B (zh) 有机发光显示装置及其制造方法
US8865485B2 (en) Organic light emitting diode display and method for manufacturing the same
US8710527B2 (en) Organic light-emitting display and method of manufacturing the same
US8754406B2 (en) Organic light emitting diode device with a plurality of buffer layers and method of manufacturing the same
US8415659B2 (en) Organic light emitting diode display device and method of fabricating the same
JP4637831B2 (ja) 有機エレクトロルミネッセンス素子及びその製造方法並びに表示装置
KR20180131402A (ko) 표시장치
US8993994B2 (en) Light-emitting device and organic light emitting display apparatus including the same
US20190123300A1 (en) Thin film transistor element substrate, method of producing the substrate, and organic el display device including the thin film transistor element substrate
US11997914B2 (en) Method of manufacturing organic light-emitting display device
TW201735344A (zh) 有機發光顯示裝置及製造該有機發光顯示裝置的方法
KR20120061312A (ko) 유기 전계 발광 표시장치 및 그의 제조방법
US20110031478A1 (en) Organic light emitting diode display device and method of fabricating the same
KR100731753B1 (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
KR101889950B1 (ko) 유기전계발광표시장치
US20240049510A1 (en) Display device
JP5117553B2 (ja) 表示装置の製造方法
JP2001109396A (ja) Ｅｌ表示装置
KR100685839B1 (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110110

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120719

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110110

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170531

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171116

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180517

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180813

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180814

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220721

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240723

Start annual number: 7

End annual number: 7