[go: up one dir, main page]

KR102711652B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102711652B1
KR102711652B1 KR1020180126447A KR20180126447A KR102711652B1 KR 102711652 B1 KR102711652 B1 KR 102711652B1 KR 1020180126447 A KR1020180126447 A KR 1020180126447A KR 20180126447 A KR20180126447 A KR 20180126447A KR 102711652 B1 KR102711652 B1 KR 102711652B1
Authority
KR
South Korea
Prior art keywords
layer
display area
display device
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180126447A
Other languages
English (en)
Other versions
KR20200046196A (ko
Inventor
양희성
강승배
강봉구
강태욱
배준화
조우진
추병권
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180126447A priority Critical patent/KR102711652B1/ko
Priority to US16/581,993 priority patent/US11050045B2/en
Priority to CN201911011013.8A priority patent/CN111092166B/zh
Publication of KR20200046196A publication Critical patent/KR20200046196A/ko
Priority to US17/324,626 priority patent/US12082479B2/en
Application granted granted Critical
Publication of KR102711652B1 publication Critical patent/KR102711652B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판 상의 표시 영역에 배치된 트랜지스터를 덮는 평탄화막, 상기 평탄화막 상에 유기 발광 다이오드, 상기 표시 영역을 둘러싸는 상기 기판 상의 비표시 영역에 배치된 패드 전극 및 상기 패드 전극의 측면을 캡핑하는 캡핑층을 포함한다. 이에 따르면, 표시 영역의 평탄화막을 희생층을 이용한 CMP 연마 공정으로 상기 표시 영역에 존재하는 평탄화막의 단차를 제거할 수 있다. 이에 따라서, 상기 표시 영역의 광 특성 및 광 효율을 향상시킬 수 있다. 또한, 표시 장치의 비표시 영역에 잔류하는 캡핑층이 패드 전극 및 배선의 측면을 캡핑함으로써 상기 패드 전극 및 상기 배선을 부식 등과 같은 손상으로부터 보호할 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 대면적 평탄화에 유리한 표시 장치 및 이의 제조 방법에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치의 중요성이 증대되고 있다. 평판 표시 장치 중 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 화질 등이 우수하여 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 응답 속도가 빠르고, 소비 전력이 낮으며, 자체 발광하므로 시야각이 우수하여 차세대 평판 표시 장치로 주목 받고 있다.
평판 표시 장치는 표시 영역에 광학 소자 및 상기 광학 소자를 구동하기 위한 트랜지스터 및 커패시터를 포함하는 회로층이 형성된다. 상기 회로층은 다수의 금속층들 및 다수의 절연층들이 적층된다. 이에 따라서, 상기 화소 회로 상에 배치되는 광학 소자가 배치된다. 상기 광학 소자의 광학 특성 및 광 효율을 개선하기 위해 상기 광학 소자를 형성하기 전에 상기 화소 회로에 의한 단차를 평탄화하기 위해 두꺼운 두께로 평탄화막을 형성한다. 그럼에도 불구하고, 평탄화막 하부의 적층 구조가 복잡하여 단차를 제거하기 어렵다.
본 발명의 일 목적은 표시 영역의 평탄화로 광학 특성이 개선된 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 상기 표시 장치를 제조 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 기판 상의 표시 영역에 배치된 트랜지스터를 덮는 평탄화막, 상기 평탄화막 상에 유기 발광 다이오드, 상기 표시 영역을 둘러싸는 상기 기판 상의 비표시 영역에 배치된 패드 전극 및 상기 비표시 영역에 전체적으로 배치되고, 상면이 실질적으로 동일한 레벨을 가지며, 상기 평탄화층이 아닌 다른 층의 잔여물이며, 상기 평탄화층의 바로 아래로 연장되지 않고, 상기 패드 전극의 측면을 부분적으로 캡핑하는 캡핑층을 포함한다.
일 실시예에 따르면, 상기 캡핑층은 상기 평탄화막과 다른 선택비를 갖는 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 패드 전극은 상기 기판 상에 형성된 제1 층, 상기 제1 층 상에 형성된 제2 층 및 상기 제2 층 상에 형성된 제3 층을 포함하고, 상기 캡핑층은 상기 패드 전극의 상기 제1 및 제2층의 측면을 캡핑할 수 있다.
일 실시예에 따르면, 상기 제1 층 및 상기 제3 층은 티타늄(Ti)을 포함하며, 상기 제2 층은 알루미늄을 포함할 수 있다.
일 실시예에 따르면, 상기 비표시 영역에 배치되고 상기 패드 전극과 연결된 배선을 더 포함하고, 상기 배선의 측면은 상기 캡핑층에 의해 캡핑될 수 있다.
일 실시예에 따르면, 상기 배선은 순차적으로 적층되는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 포함하고, 상기 캡핑층은 상기 배선의 상기 제1 및 제2층의 측면을 캡핑할 수 있다.
일 실시예에 따르면, 상기 유기 발광 다이오드는 상기 평탄화막 상에 형성된 제1 전극, 상기 제1 전극을 노출하는 개구가 형성된 화소 정의막, 상기 화소 정의막의 상기 개구 내에 형성된 유기 발광층, 및 상기 유기 발광층 상에 형성된 제2 전극을 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치의 제조 방법은 기판 상의 표시 영역을 둘러싸는 비표시 영역에 패드 전극을 형성하는 단계, 상기 기판 상의 표시 영역에 형성된 트랜지스터를 제1 두께로 덮는 평탄화막을 형성하는 단계, 상기 표시 영역의 상기 평탄화막 및 상기 비표시 영역의 상기 패드 전극을 덮는 희생층을 형성하는 단계, 상기 평탄화막 및 상기 희생층을 CMP(Chemical Mechanical Polishing) 연마하여 상기 평탄화막을 제1 두께 보다 얇은 제2 두께로 형성하는 단계, 상기 패드 전극의 상부 면을 노출하고 상기 패드 전극의 측면을 캡핑하는 잔류 희생층을 형성하는 단계, 및 상기 제2 두께의 상기 평탄화막 상에 유기 발광 다이오드를 형성하는 단계를 포함한다.
일 실시예에 따르면, 상기 희생층은 상기 평탄화막과 다른 선택비를 갖는 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 CMP 연마하는 단계는 상기 평탄화막 및 상기 희생층의 연마 속도 비율이 다른 슬러리를 사용하여 상기 평탄화막 및 상기 희생층을 연마할 수 있다.
일 실시예에 따르면, 상기 슬러리는 상기 패드 전극의 부식을 방지하는 부식 방지제를 포함할 수 있다.
일 실시예에 따르면, 상기 평탄화막은 유기 물질을 포함하고, 상기 희생층은 무기 물질을 포함하는 경우, 상기 무기 물질을 연마하는 제1 슬러리를 이용하여 상기 희생층을 연마하고, 상기 유기 물질을 연마하는 제2 슬러리를 이용하여 상기 평탄화막의 일부 두께를 연마할 수 있다.
일 실시예에 따르면, 상기 비표시 영역의 패드 전극 상에 형성된 상기 희생층의 두께가 상기 평탄화막의 상기 제1 두께 이상이면, 상기 슬러리는 상기 평탄화막의 연마 속도 비율보다 큰 상기 희생층의 연마 속도 비율을 가질 수 있다.
일 실시예에 따르면, 상기 비표시 영역의 패드 전극 상에 형성된 상기 희생층의 두께가 상기 평탄화막의 상기 제1 두께 보다 얇으면, 상기 슬러리는 상기 평탄화막의 연마 속도 비율 보다 작은 상기 희생층의 연마 속도 비율을 가질 수 있다.
일 실시예에 따르면, 하드(Hard)한 계열의 연마 패드로 상기 슬러리를 가압하여 연마하는 것을 특징으로 하는 표시 장치의 제조 방법.
일 실시예에 따르면, 상기 패드 전극은 상기 기판 상에 형성된 제1 층, 상기 제1 층 상에 형성된 제2 층 및 상기 제2 층 상에 형성된 제3 층을 포함하고, 상기 잔류 희생층은 상기 패드 전극의 상기 제1 및 제2 층의 측면을 캡핑할 수 있다.
일 실시예에 따르면, 상기 제1 층 및 상기 제3 층은 티타늄(Ti)을 포함하며, 상기 제2 층은 알루미늄을 포함할 수 있다.
일 실시예에 따르면, 상기 비표시 영역에 배치되고 상기 패드 전극과 연결된 배선을 형성하는 단계를 더 포함하고, 상기 배선의 측면은 상기 잔류 희생층에 의해 캡핑될 수 있다.
일 실시예에 따르면, 상기 배선은 순차적으로 적층되는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 포함하고, 상기 잔류 희생층은 상기 배선의 상기 제1 및 제2층의 측면을 캡핑할 수 있다.
일 실시예에 따르면, 상기 유기 발광 다이오드를 형성하는 단계는 상기 제2 두께의 상기 평탄화막 상에 제1 전극을 형성하는 단계, 상기 제1 전극을 노출하는 개구가 형성된 화소 정의막을 형성하는 단계, 상기 화소 정의막의 상기 개구 내에 유기 발광층을 형성하는 단계 및 상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 표시 장치 및 이의 제조 방법에 따르면, 표시 영역의 평탄화막을 희생층을 이용하여 CMP 연마 공정으로 표시 영역에 존재하는 평탄화막의 단차를 제거할 수 있다. 이에 따라서, 표시 영역의 광 특성 및 광 효율을 향상시킬 수 있다. 또한, 표시 장치의 비표시 영역에 잔류하는 캡핑층이 패드 전극의 측면을 캡핑함으로써 상기 패드 전극을 부식 등과 같은 손상으로부터 보호할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 A 부분을 설명하기 위한 확대도이다.
도 3은 도 2의 I-I'선 및 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 표시 영역(DA)은 복수의 화소들(PX)이 방출하는 광들에 기초하여 영상을 표시할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 이웃할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일 측에 위치할 수 있다. 예를 들면, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NDA)은 복수의 패드들(170)이 배치되는 패드 영역(PDA)을 포함할 수 있다.
도 2는 도 1의 표시 장치의 A 부분을 설명하기 위한 확대도이다. 도 3은 도 2의 I-I'선 및 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(110), 박막 트랜지스터(TFT), 배선(160), 패드 전극(170) 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 상기 유기 발광 다이오드(OLED)는 제1 전극(195), 유기 발광층(210) 및 제2 전극(220)을 포함할 수 있다.
기판(110)은 투명하거나 불투명한 절연 기판일 수 있다. 예를 들면, 기판(110)은 유리 또는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리에틸렌 테레프탈레이트(PET), 폴리아크릴레이트 등과 같은 플라스틱을 포함할 수 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 표시 영역(DA) 및 비표시 영역(NDA)에 위치할 수 있다. 버퍼층(115)은 기판(110)을 통해 침투하는 산소, 수분 등과 같은 불순물을 차단할 수 있다. 또한, 버퍼층(115)은 기판(110)의 상부에 평탄면을 제공할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다. 선택적으로, 버퍼층(115)은 생략될 수 있다.
상기 표시 영역(DA)의 버퍼층(115) 상에는 박막 트랜지스터(TFT) 및 스토리지 커패시터(CST)가 배치될 수 있다. 상기 박막 트랜지스터(TFT)는 반도체층(120), 게이트 전극(130), 소스 전극(140) 및 드레인 전극(150)을 포함할 수 있다. 일 실시예에 있어서, 박막 트랜지스터(TFT)는 게이트 전극(130)이 반도체층(120)의 상부에 위치하는 탑-게이트(top-gate) 구조를 가질 수 있다. 그러나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에 있어서, 박막 트랜지스터(TFT)는 게이트 전극이 반도체층의 하부에 위치하는 바텀-게이트(bottom-gate) 구조를 가질 수도 있다.
반도체층(120)은 버퍼층(115) 상에 배치될 수 있다. 반도체층(120)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등으로 형성될 수 있다. 반도체층(120)은 소스 영역, 드레인 영역 및 이들 사이에 형성되는 채널 영역을 포함할 수 있다.
버퍼층(115) 상에는 반도체층(120)을 덮는 게이트 절연막(125)이 배치될 수 있다. 게이트 절연막(125)은 표시 영역(DA) 및 비표시 영역(NDA)에 위치할 수 있다. 게이트 절연막(125)은 게이트 전극(130)을 반도체층(120)으로부터 절연시킬 수 있다. 게이트 절연막(125)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다.
게이트 전극(130)은 게이트 절연막(125) 상에 배치될 수 있다. 상기 게이트 전극(130)은 반도체층(120)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 전극(130)은 제1 금속층으로 형성될 수 있다. 상기 제1 금속층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 등과 같은 금속 또는 금속의 합금을 포함할 수 있다.
게이트 절연막(125) 상에는 게이트 전극(130)을 덮는 층간 절연막(135)이 배치될 수 있다. 층간 절연막(135)은 표시 영역(DA) 및 비표시 영역(NDA)에 위치할 수 있다. 층간 절연막(135)은 소스 전극(140) 및 드레인 전극(150)을 게이트 전극(130)으로부터 절연시킬 수 있다. 층간 절연막(135)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다.
소스 전극(140) 및 드레인 전극(150)은 층간 절연막(135) 상에 배치될 수 있다. 소스 전극(140) 및 드레인 전극(150)은 층간 절연막(135) 및 게이트 절연막(125)에 형성되는 접촉 구멍들을 통해 각각 반도체층(120)의 상기 소스 영역 및 상기 드레인 영역에 연결될 수 있다. 상기 소스 전극(140) 및 드레인 전극(150)은 제2 금속층으로 형성될 수 있다. 상기 제2 금속층은 알루미늄 및 알루미늄 합금을 포함할 수 있다. 상기 알루미늄 합금은 구리(Cu), 바나듐(V) 및 실리콘(Si) 중에서 어느 하나를 포함할 수 있다. 상기 제2 금속층은 순차적으로 적층되는 제1 층(171), 제2 층(172) 및 제3 층(173)을 포함할 수 있다.
예를 들면, 제1 층(171)은 제2 층(172)의 하면에 배치되고, 제3 층(173)은 제2 층(172)의 상면에 배치될 수 있다. 상기 제1 층(171), 제2 층(172) 및 제3 층(173)은 각각 티타늄(Ti), 알루미늄 및 티타늄을 포함할 수 있다.
상기 스토리지 커패시터(CST)는 상기 게이트 전극(130)과 동일한 제1 금속층으로 형성된 제1 스토리지 전극(133)과 상기 소스 및 드레인 전극들과 동일한 제2 금속층으로 형성된 제2 스토리지 전극(153)을 포함한다. 상기 제2 스토리지 전극(153)은 상기 제1 스토리지 전극(133)과 중첩하고, 상기 제1 및 제2 스토리지 전극들(133, 153)의 중첩 영역에서 상기 스토리지 커패시터(CST)가 정의될 수 있다.
상기 비표시 영역(NDA)의 층간 절연막(135) 상에는 배선(160) 및 상기 배선(160)의 단부에 연결된 패드 전극(170)이 배치될 수 있다.
상기 배선(160)은 소스 전극(140) 및 드레인 전극(150)과 동일한 제2 금속층으로 형성될 수 있다. 상기 배선(160)은 순차적으로 적층되는 제1 층(171), 제2 층(172) 및 제3 층(173)을 포함할 수 있다. 상기 배선(160)의 상기 제2 층(172)은 주 배선층의 역할을 하고, 상기 배선(160)의 제1 층(171) 및 제3 층(173)은 각각 제2 층(172)의 하면 및 상면을 보호하는 보조 배선층의 역할을 할 수 있다.
상기 패드 전극(170)은 소스 전극(140) 및 드레인 전극(150)과 동일한 제2 금속층으로 형성될 수 있다. 상기 패드 전극(170)은 상기 배선(160)와 일체로 형성될 수 있다. 상기 패드 전극(170)은 순차적으로 적층되는 제1 층(171), 제2 층(172) 및 제3 층(173)을 포함할 수 있다. 상기 패드 전극(170)의 상기 제2 층(172)은 주 전극층의 역할을 하고, 상기 패드 전극(170)의 제1 층(171) 및 제3 층(173)은 각각 제2 층(172)의 하면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다.
일 실시예에 따르면, 상기 비표시 영역(NDA)에 배치된 상기 패드 전극(170)의 측면을 캡핑하는 잔류 희생층(183d)(예를 들어, 캡핑층(183d))이 배치된다.
상기 잔류 희생층(183d)은 상기 패드 전극(170)의 측면이 노출되는 것을 막는다. 상기 패드 전극(170)의 제1, 제2 및 제3 층들(171, 172, 173) 중 제1 및 제2 층들(171, 172)의 측면이 노출되는 것을 막을 수 있다.
상기 잔류 희생층(183d)이 상기 패드 전극(170)의 제2 층(172)의 측면을 캡핑함으로써 상기 패드 전극(170)의 주 전극층이 부식 등과 같은 손상으로부터 보호할 수 있다.
또한, 상기 잔류 희생층(183d)은 상기 비표시 영역(NDA)에 배치된 상기 배선(160)의 측면을 캡핑할 수 있다.
상기 잔류 희생층(183d)이 상기 배선(160)의 제2 층(172)의 측면을 캡핑함으로써 상기 배선(160)의 주 배선층이 부식 등과 같은 손상으로부터 보호할 수 있다.
상기 표시 영역(DA)의 상기 층간 절연막(135) 상에는 소스 전극(140) 및 드레인 전극(150)을 덮도록 두꺼운 두께를 갖는 평탄화막(181)이 배치될 수 있다. 상기 평탄화막(181)은 상기 제1 전극(195)을 소스 전극(140) 및 드레인 전극(150)으로부터 절연시킬 수 있다. 상기 평탄화막(181)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 평탄화막(181)은 CMP(Chemical Mechanical Pollishing) 연마 공정을 통해 상기 평탄화막(181)의 하부에 배치된 적층 구조에 차이에 따른 단차를 제거할 수 있다.
상기 표시 영역(DA)의 평탄화막(181) 상에는 상기 제1 전극(195)이 배치될 수 있다. 상기 제1 전극(195)은 상기 평탄화막(181)에 형성되는 접촉 구멍을 통해 박막 트랜지스터(TFT)의 드레인 전극(150)에 연결될 수 있다.
일 실시예에 있어서, 상기 제1 전극(195)은 순차적으로 적층되는 제1 층(191), 제2 층(192) 및 제3 층(193)을 포함할 수 있다. 예를 들면, 제1 층(191)은 제2 층(192)의 하면에 배치되고, 제3 층(193)은 제2 층(192)의 상면에 배치될 수 있다.
상기 제1 전극(195)의 제1 층(191), 제2 층(192) 및 제3 층(193)은 각각 인듐 주석 산화물(ITO), 은 및 인듐 주석 산화물을 포함할 수 있다. 제1 전극(195)의 제2 층(192)은 주 전극층의 역할을 하고, 제1 전극(195)의 제1 층(191) 및 제3 층(193)은 각각 제2 층(192)의 하면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다.
상기 표시 영역(DA)의 상기 평탄화막(181) 상에는 제1 전극(195)을 덮는 화소 정의막(197)이 배치될 수 있다. 상기 화소 정의막(197)은 제2 전극(220)을 상기 제1 전극(195)으로부터 절연시킬 수 있다. 또한, 화소 정의막(197)은 상기 제1 전극(195)의 상면을 노출시키는 개구를 포함하고, 발광 영역을 정의할 수 있다. 상기 화소 정의막(197)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 물질을 포함할 수 있다.
상기 유기 발광층(210)은 상기 제1 전극(195)의 상면을 노출하는 개구 내에 배치될 수 있다. 상기 유기 발광층(210)은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
일 실시예에 있어서, 상기 유기 발광층(210)은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 다른 실시예에 있어서 유기 발광층(210)이 백색광을 방출하는 경우에, 상기 유기 발광층(210)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함하는 다층 구조를 포함하거나 또는 적색 발광물질, 녹색 발광물질 및 청색 발광물질을 포함하는 단층구조를 포함할 수 있다.
상기 제2 전극(220)은 상기 표시 영역(DA)의 상기 유기 발광층(210) 상에 배치될 수 있다. 구체적으로, 제2 전극(220)은 유기 발광층(210) 및 상기 화소 정의막(197) 상에 배치될 수 있다. 상기 제2 전극(220)은 리튬(Li), 칼슘(Ca), 리튬 불화물(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 이들의 조합을 포함할 수 있다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 기판(110) 상에 박막 트랜지스터(TFT), 배선(160) 및 패드 전극(170)을 형성할 수 있다.
먼저, 기판(110) 상의 표시 영역(DA) 및 비표시 영역(NDA)에 버퍼막(115)을 형성할 수 있다. 예를 들면, 버퍼막(115)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 이용하여 화학 기상 증착, 스퍼터링 등의 다양한 방법에 의하여 형성될 수 있다.
상기 버퍼막(115)이 형성된 기판(110)의 상기 표시 영역(DA)에 반도체층(120)을 형성할 수 있다. 예를 들면, 실리콘을 함유하는 물질, 산화물 반도체 등을 포함하는 막을 버퍼막(115)의 전면에 형성하고, 이를 패터닝하여 반도체층(120)을 형성할 수 있다. 상기 실리콘을 함유하는 물질을 사용하여 반도체층(120)을 형성하는 경우에, 비정질 실리콘막을 버퍼막(115)의 전면에 형성하고, 이를 결정화하여 다결정 실리콘막을 형성할 수 있다. 그 후, 이를 패터닝한 후에 상기 패터닝된 다결정 실리콘막의 양 측부들에 불순물을 도핑하여 소스 영역, 드레인 영역 및 그들 사이에 채널 영역을 포함하는 반도체막(120)을 형성할 수 있다.
상기 반도체막(120)이 형성된 기판(110) 상의 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 게이트 절연막(125)을 형성할 수 있다. 예를 들면, 게이트 절연막(125)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 이용하여 형성될 수 있다.
상기 게이트 절연막(125) 상에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상의 표시 영역(DA)에 게이트 전극(130) 및 제1 스토리지 전극(133)을 형성할 수 있다. 상기 게이트 전극(130)은 반도체층(120)과 중첩할 수 있다. 상기 제1 금속층은 금속, 금속의 합금 등을 이용하여 형성될 수 있다.
상기 게이트 전극(130) 및 상기 제1 스토리지 전극(133)이 형성된 기판(110) 위의 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 층간 절연막(135)을 형성할 수 있다. 예를 들면, 상기 층간 절연막(135)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 이용하여 형성될 수 있다.
층간 절연막(135) 및 게이트 절연막(125)에 반도체층(120)을 노출하는 복수의 접촉 구멍들을 형성할 수 있다. 예를 들면, 상기 접촉 구멍들은 각각 반도체층(120)의 소스 영역 및 드레인 영역을 노출시킬 수 있다.
상기 층간 절연막(135)이 형성된 기판(110) 상에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝한다. 상기 제2 금속층을 이용하여 상기 표시 영역(DA)에 소스 전극(140), 드레인 전극(150) 및 제2 스토리지 전극(153)을 형성하고, 상기 비표시 영역(NDA)에 상기 배선(160) 및 상기 패드 전극(170)을 형성할 수 있다.
상기 제2 금속층은 알루미늄 및 알루미늄 합금을 포함할 수 있고, 상기 알루미늄합금은 구리(Cu), 바나듐(V) 및 실리콘(Si) 중에서 어느 하나를 포함할 수 있다.
일 실시예에 따르면, 상기 제2 금속층은 순차적으로 적층되는 제1 층(171), 제2 층(172) 및 제3 층(173)을 포함할 수 있다. 예를 들면, 상기 제2 금속층은 층간 절연막(135) 상에 티타늄(Ti)을 포함하는 층, 알루미늄을 포함하는 층 및 티타늄을 포함하는 층이 순차적으로 적층될 수 있다. 이에 따라서, 상기 소스 전극(140), 상기 드레인 전극(150), 상기 제2 스토리지 전극(153), 상기 배선(160) 및 상기 패드 전극(170) 각각은 Ti/알루미늄/Ti의 적층 구조를 가질 수 있다.
도 5를 참조하면, 상기 층간 절연막(135)이 형성된 기판(110) 상의 상기 표시 영역(DA)에 상기 소스 전극(140) 및 상기 드레인 전극(150)을 덮는 평탄화막(181)을 두꺼운 제1 두께(t1)로 형성할 수 있다.
상기 평탄화막(181)은 상기 표시 영역(DA)의 상기 드레인 전극(150)을 노출하는 접촉 구멍을 포함한다. 상기 평탄화막(181)은 상기 비표시 영역(NDA)에서 제거되고 상기 배선(160) 및 상기 패드 전극(170)은 노출된다. 예를 들면, 상기 평탄화막(181)은 폴리이미드(polyimide)계 수지, 포토레지스트(photoresist), 아크릴(acryl)계 수지, 폴리아미드(polyamide)계 수지, 실록산(siloxane)계 수지 등으로 형성될 수 있다.
상기 표시 영역(DA)의 상기 평탄화막(181)은 상기 평탕화막(181)의 하부 적층 구조의 차이에 따라서 대략 0.3 ㎛ 정도의 단차(Δt)를 가질 수 있다.
상기 표시 영역(DA)의 상기 평탄화막(181)에 존재하는 상기 단차(Δt)를 제거하기 위해 CMP 연마 공정을 수행한다.
도 6을 참조하면, 상기 CMP 연마 공정을 위해서, 상기 평탄화막(181)이 형성된 기판(110) 상에 희생층(183)을 형성한다. 상기 희생층(183)은 상기 표시 영역(DA)에는 제2 두께(t2)로 형성될 수 있고, 상기 비표시 영역(NDA)에는 제3 두께(t3)로 형성될 수 있다. 상기 제3 두께(t3)는 상기 패드 전극(170)의 상부 면부터 상기 비표시 영역(NDA)의 상기 희생층(183)의 상부 면까지로 정의될 수 있다.
상기 희생층(183)은 상기 평탄화막(181)과 다른 선택비를 갖는 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 희생층(183)은 포토레지스트(photoresist)와 같은 유기 물질로 형성될 수 있다.
일 실시예에 따르면, 상기 희생층(183)은 실리콘 산화물, 실리콘 질화물, 인듐 아연 산화물(IZO) 등과 같은 무기 물질로 형성될 수 있다.
도 7을 참조하면, 상기 희생층(183)이 형성된 상기 기판(110)을 CMP 연마 장치를 이용하여 CMP 연마 공정을 수행한다.
상기 CMP 연마 장치(500)는 슬러리(Slurry)(530) 및 연마 패드(550)를 포함한다.
상기 슬러리(530)는 복수의 연마 입자들(510)을 포함한다.
상기 슬러리(530)는 상기 평탄화막(181)의 연마 속도 비율 및 상기 희생층(183)의 연마 속도 비율이 다르다.
일 실시예에 따르면, 상기 평탄화막(181) 및 상기 희생층(183)의 상기 연마 속도 비율은 최대 10 : 1 을 가질 수 있다.
일 실시예에 따르면, 상기 평탄화막(181) 및 상기 희생층(183)의 연마 속도 비율은 상기 희생층(183)의 물질 특성 및 코팅 조건에 따라서 다양하게 조절될 수 있다. 예를 들어, 상기 비표시 영역(NDA)에 형성되는 상기 희생층(183)의 제3 두께(t3)가 상기 표시 영역(DA)에 형성된 상기 평탄화막(181)의 제1 두께(t1) 이상으로 두꺼운 경우, 상기 희생층(183)의 연마 속도 비율이 상기 평탄화막(181)의 연마 속도 비율 보다 크게 조절될 수 있다. 반면, 상기 비표시 영역(NDA)에 형성되는 상기 희생층(183)의 제3 두께(t3)가 상기 표시 영역(DA)에 형성된 상기 평탄화막(181)의 제1 두께(t1) 보다 얇은 경우, 상기 희생층(183)의 연마 속도 비율이 상기 평탄화막(181)의 연마 속도 비율 보다 작게 조절될 수 있다.
상기 CMP 연마 공정에서 상기 비표시 영역(NDA)에 형성된 상기 패드 전극(170)의 상부 면이 노출되는 것을 고려하여, 상기 슬러리(530)는 상기 패드 전극(170)의 상부 면에 대응하는 제3 층(173)의 부식 방지제를 포함할 수 있다. 예를 들면, 티타늄(Ti)의 부식 방지제를 포함할 수 있다.
상기 연마 패드(550)는 하드(Hard)한 계열의 패드를 사용할 수 있다. 상기 하드 계열의 연마 패드(550)는 상기 슬러리(530)를 가압하여 해당 기판의 CMP 연마 공정을 수행한다. 상기 하드 계열의 연마 패드(550)를 사용하면, 상기 연마 패드(550)와 이격 거리가 상대적으로 넓은 좁은 상기 표시 영역(DA)에 배치된 상기 슬러리(530)의 복수의 연마 입자들(510)이 받는 압력이 상기 비표시 영역(NDA)에 배치된 상기 슬러리(530)의 복수의 연마 입자들(510) 보다 상대적으로 클 수 있다. 따라서 상기 비표시 영역(NDA)의 패드 전극(170)을 상기 연마 공정으로부터의 손상을 줄일 수 있고, 반면, 상기 표시 영역(DA)의 평탄화막(181)의 평탄화 공정 효율을 증가시킬 수 있다.
일 실시예에 따라서, 상기 희생층(183)이 상기 평탄화막(181)과 유사한 유기 물질로 형성된 경우, 상기 희생층(183) 및 상기 평탄화막(181)에 대해 서로 다른 연마 속도 비율을 갖는 슬러리(530)를 이용하여 상기 희생층(183)과 상기 평탄화막(181)을 동시에 상기 CMP 연마 공정을 수행할 수 있다.
도 8을 참조하면, 상기 CMP 연마 공정을 통해서, 상기 표시 영역(DA)의 상기 희생층(183)이 완전히 제거되고, 상기 평탄화막(181)은 일부 두께가 제거될 수 있다. 상기 표시 영역(DA)의 상기 평탄화막(181)에 존재하는 대략 0.3 ㎛ 정도의 단차(Δt)를 제거할 수 있다. 상기 표시 영역(DA)의 상기 평탄화막(181)은 상기 CMP 연마 공정 전의 제1 두께(t1) 보다 얇은 제4 두께(t4)를 가질 수 있으며, 평탄한 면을 가질 수 있다.
한편, 상기 비표시 영역(DA)의 상기 희생층(183)은 제거되어 상기 패드 전극(170)의 상부 면을 노출한다. 상기 패드 전극(170)의 측면은 상기 패드 전극(170)의 두께(d)로 잔류하는 희생층(830d)에 의해 캡핑된다. 잔류 희생층(830d)은 상기 패드 전극(170)의 측면을 캡핑함으로써 상기 패드 전극(170)의 주 전극층인 제2 층(172)을 부식 등과 같은 손상으로부터 보호할 수 있다.
일 실시예에 따라서, 상기 희생층(183)이 상기 평탄화막(181)과 다른 무기 물질로 형성된 경우, 상기 희생층(183) 및 상기 평탄화막(181)의 연마 속도 비율을 조절하기 어렵다. 이에 따라서 상기 희생층(183) 및 상기 평탄화막(181)을 서로 다른 슬러리(530)를 이용하는 CMP 연마하는 공정을 각각 수행할 수 있다.
먼저, 무기 물질을 제거하기 위한 제1 슬러리(530)를 이용하여 1차 연마 공정을 수행하여, 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 무기 물질로 형성된 상기 희생층(183)을 먼저 제거할 수 있다.
다음, 유기 물질을 제거하기 위한 제2 슬러리(530)를 이용하여 2차 연마 공정을 수행하여, 상기 표시 영역(DA)에 유기 물질로 형성된 평탄화막(181)의 일부 두께를 제거할 수 있다. 상기 표시 영역(DA)의 상기 평탄화막(181)에 존재하는 대략 0.3 ㎛ 정도의 단차(Δt)를 제거할 수 있다.
도 8을 참조하면, 상기 표시 영역(DA)의 상기 평탄화막(181)은 상기 CMP 연마 공정 전의 제1 두께(t1) 보다 얇은 제4 두께(t4)를 가질 수 있고, 평탄한 면을 가질 수 있다.
한편, 상기 비표시 영역(DA)의 상기 희생층(183)은 제거되고, 상기 패드 전극(170)의 상부 면은 노출되고, 상기 패드 전극(170)의 측면은 상기 패드 전극(170)의 두께(d)로 형성된 상기 희생층(830)에 의해 잔류한다. 상기 패드 전극(1701)의 측면에 잔류하는 잔류 희생층(830d)은 상기 패드 전극(170)의 측면을 캡핑할 수 있다. 상기 잔류 희생층(830d)은 상기 패드 전극(170)의 주 전극층인 제2 층(172)을 부식 등과 같은 손상으로부터 보호할 수 있다.
이와 같이, 상기 CMP 연마 공정을 통해서, 상기 표시 영역(DA)의 평탄화막(181)은 평탄한 면을 가질 수 있다. 또한, 상기 비표시 영역(NDA)의 패드 전극(170)은 측면이 잔류 희생층(830d)에 의해 캡핑될 수 있다.
또한, 도 2에 도시된 상기 비표시 영역(NDA)의 배선(160)의 측면도 상기 잔류 희생층에 의해 캡핑될 수 있다. 이에 따라서, 상기 비표시 영역(NDA)의 배선(160)의 주 배선층인 제2 층(172)을 부식 등과 같은 손상으로부터 보호할 수 있다.
도 9를 참조하면, 상기 CMP 연마 공정에 의해 평탄화된 상기 평탄화막(181) 상에 제1 전극(195)을 형성한다. 상기 제1 전극(195)은 순차적으로 적층되는 제1 층(191), 제2 층(192) 및 제3 층(193)을 포함할 수 있다. 예를 들면, 상기 제1 전극(195)은 인듐 주석 산화물(ITO)을 포함하는 층, 은을 포함하는 층 및 인듐 주석 산화물을 포함하는 층을 순차적으로 증착하여 ITO/Ag/ITO의 적층 구조를 가질 수 있다.
상기 제1 전극(195)이 형성된 기판(110) 상의 표시 영역(DA)에 상기 제1 전극(195)을 노출하는 개구가 형성된 화소 정의막(197)을 형성할 수 있다.
예를 들면, 상기 화소 정의막(197)은 폴리이미드(polyimide)계 수지, 포토레지스트(photoresist), 아크릴(acryl)계 수지, 폴리아미드(polyamide)계 수지, 실록산(siloxane)계 수지 등으로 형성될 수 있다.
상기 화소 정의막(197)의 개구 내에 유기 발광층(210)을 형성할 수 있다. 예를 들면, 상기 유기 발광층(210)은 스크린 인쇄, 잉크젯 인쇄, 증착 등의 방법을 이용하여 저분자 유기 화합물 또는 고분자 유기 화합물로 형성될 수 있다.
상기 화소 정의막(197) 및 유기 발광층(210)이 형성된 기판(110) 상에 제2 전극(220)을 형성할 수 있다. 예를 들면, 제2 전극(220)은 리튬(Li), 칼슘(Ca), 리튬 불화물(LiF), 알루미늄(Al), 마그네슘(Mg) 등으로 형성될 수 있다.
본 발명의 실시예들에 따르면, 표시 영역의 평탄화막을 희생층을 이용한 CMP 연마 공정으로 상기 표시 영역에 존재하는 평탄화막의 단차를 제거할 수 있다. 이에 따라서, 상기 표시 영역의 광 특성 및 광 효율을 향상시킬 수 있다. 또한, 표시 장치의 비표시 영역에 잔류하는 잔류 희생층이 패드 전극 및 배선의 측면을 캡핑함으로써 상기 패드 전극 및 상기 배선을 부식 등과 같은 손상으로부터 보호할 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범상에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
110 : 기판 120 : 반도체층
130 : 게이트 전극 140 : 소스 전극
150 : 드레인 전극 160 : 배선
170 : 패드 전극 181 : 평탄화막
183 : 희생층 183d : 잔류 희생층
500 : CMP 연마 장치 510 : 연마 입자
530 : 슬러리 550 : 연마 패드

Claims (20)

  1. 기판 상의 표시 영역에 배치된 트랜지스터를 덮는 평탄화막;
    상기 평탄화막 상에 유기 발광 다이오드;
    상기 표시 영역을 둘러싸는 상기 기판 상의 비표시 영역에 배치된 패드 전극; 및
    상기 비표시 영역에 전체적으로 배치되고, 상면이 실질적으로 동일한 레벨을 가지며, 상기 평탄화막이 아닌 다른 층의 잔여물이며, 상기 평탄화막의 바로 아래로 연장되지 않고, 상기 패드 전극의 측면을 부분적으로 캡핑하는 캡핑층을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 캡핑층은 상기 평탄화막과 다른 선택비를 갖는 물질을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 패드 전극은 상기 기판 상에 형성된 제1 층, 상기 제1 층 상에 형성된 제2 층 및 상기 제2 층 상에 형성된 제3 층을 포함하고, 상기 캡핑층은 상기 패드 전극의 상기 제1 및 제2층의 측면을 캡핑하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 제1 층 및 상기 제3 층은 티타늄(Ti)을 포함하며, 상기 제2 층은 알루미늄을 포함하는 표시 장치.
  5. 제4항에 있어서, 상기 비표시 영역에 배치되고 상기 패드 전극과 연결된 배선을 더 포함하고,
    상기 배선의 측면은 상기 캡핑층에 의해 캡핑되는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 배선은 순차적으로 적층되는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 포함하고,
    상기 캡핑층은 상기 배선의 상기 제1 및 제2층의 측면을 캡핑하는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 유기 발광 다이오드는
    상기 평탄화막 상에 형성된 제1 전극;
    상기 제1 전극을 노출하는 개구가 형성된 화소 정의막;
    상기 화소 정의막의 상기 개구 내에 형성된 유기 발광층; 및
    상기 유기 발광층 상에 형성된 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
  8. 기판 상의 표시 영역을 둘러싸는 비표시 영역에 패드 전극을 형성하는 단계;
    상기 기판 상의 표시 영역에 형성된 트랜지스터를 제1 두께로 덮는 평탄화막을 형성하는 단계;
    상기 표시 영역의 상기 평탄화막 및 상기 비표시 영역의 상기 패드 전극을 덮는 희생층을 형성하는 단계;
    상기 평탄화막 및 상기 희생층을 CMP(Chemical Mechanical Polishing) 연마하여 상기 평탄화막을 제1 두께 보다 얇은 제2 두께로 형성하는 단계;
    상기 패드 전극의 상부 면을 노출하고 상기 패드 전극의 측면을 캡핑하는 잔류 희생층을 형성하는 단계; 및
    상기 제2 두께의 상기 평탄화막 상에 유기 발광 다이오드를 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  9. 제8항에 있어서, 상기 희생층은 상기 평탄화막과 다른 선택비를 갖는 물질을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제8항에 있어서, 상기 CMP 연마하는 단계는
    상기 평탄화막 및 상기 희생층의 연마 속도 비율이 다른 슬러리를 사용하여 상기 평탄화막 및 상기 희생층을 연마하는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제10항에 있어서, 상기 슬러리는 상기 패드 전극의 부식을 방지하는 부식 방지제를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제10항에 있어서, 상기 평탄화막은 유기 물질을 포함하고, 상기 희생층은 무기 물질을 포함하는 경우,
    상기 무기 물질을 연마하는 제1 슬러리를 이용하여 상기 희생층을 연마하고, 상기 유기 물질을 연마하는 제2 슬러리를 이용하여 상기 평탄화막의 일부 두께를 연마하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제10항에 있어서, 상기 비표시 영역의 패드 전극 상에 형성된 상기 희생층의 두께가 상기 평탄화막의 상기 제1 두께 이상이면,
    상기 슬러리는 상기 평탄화막의 연마 속도 비율보다 큰 상기 희생층의 연마 속도 비율을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제10항에 있어서, 상기 비표시 영역의 패드 전극 상에 형성된 상기 희생층의 두께가 상기 평탄화막의 상기 제1 두께 보다 얇으면,
    상기 슬러리는 상기 평탄화막의 연마 속도 비율 보다 작은 상기 희생층의 연마 속도 비율을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제10항에 있어서, 하드(Hard)한 계열의 연마 패드로 상기 슬러리를 가압하여 연마하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제8항에 있어서, 상기 패드 전극은 상기 기판 상에 형성된 제1 층, 상기 제1 층 상에 형성된 제2 층 및 상기 제2 층 상에 형성된 제3 층을 포함하고, 상기 잔류 희생층은 상기 패드 전극의 상기 제1 및 제2 층의 측면을 캡핑하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16항에 있어서, 상기 제1 층 및 상기 제3 층은 티타늄(Ti)을 포함하며, 상기 제2 층은 알루미늄을 포함하는 표시 장치의 제조 방법.
  18. 제16항에 있어서, 상기 비표시 영역에 배치되고 상기 패드 전극과 연결된 배선을 형성하는 단계를 더 포함하고,
    상기 배선의 측면은 상기 잔류 희생층에 의해 캡핑되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18항에 있어서, 상기 배선은 순차적으로 적층되는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 포함하고,
    상기 잔류 희생층은 상기 배선의 상기 제1 및 제2층의 측면을 캡핑하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제8항에 있어서, 상기 유기 발광 다이오드를 형성하는 단계는
    상기 제2 두께의 상기 평탄화막 상에 제1 전극을 형성하는 단계;
    상기 제1 전극을 노출하는 개구가 형성된 화소 정의막을 형성하는 단계;
    상기 화소 정의막의 상기 개구 내에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020180126447A 2018-10-23 2018-10-23 표시 장치 및 이의 제조 방법 Active KR102711652B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180126447A KR102711652B1 (ko) 2018-10-23 2018-10-23 표시 장치 및 이의 제조 방법
US16/581,993 US11050045B2 (en) 2018-10-23 2019-09-25 Display device and method of manufacturing the same
CN201911011013.8A CN111092166B (zh) 2018-10-23 2019-10-23 显示设备及其制造方法
US17/324,626 US12082479B2 (en) 2018-10-23 2021-05-19 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180126447A KR102711652B1 (ko) 2018-10-23 2018-10-23 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200046196A KR20200046196A (ko) 2020-05-07
KR102711652B1 true KR102711652B1 (ko) 2024-10-02

Family

ID=70279947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180126447A Active KR102711652B1 (ko) 2018-10-23 2018-10-23 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11050045B2 (ko)
KR (1) KR102711652B1 (ko)
CN (1) CN111092166B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102711652B1 (ko) * 2018-10-23 2024-10-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220030361A (ko) 2020-08-28 2022-03-11 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR20220033612A (ko) 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220061316A (ko) 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치
KR20220115708A (ko) 2021-02-09 2022-08-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268099A (ja) * 2004-03-19 2005-09-29 Mitsubishi Electric Corp 有機ｅｌ表示パネル、有機ｅｌ表示装置、および有機ｅｌ表示パネルの製造方法
KR100838082B1 (ko) * 2007-03-16 2008-06-16 삼성에스디아이 주식회사 유기발광 표시장치 및 그 제조방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216258Y2 (ko) 1979-09-21 1987-04-24
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
CN100370491C (zh) * 2002-12-10 2008-02-20 株式会社半导体能源研究所 发光装置及其制作方法
JP2004303644A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
US7183147B2 (en) * 2004-03-25 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method for manufacturing thereof and electronic appliance
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP3918864B2 (ja) 2006-04-27 2007-05-23 ソニー株式会社 液晶表示装置およびその製造方法
KR20100030865A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101108160B1 (ko) * 2009-12-10 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8871590B2 (en) * 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
JP5648437B2 (ja) 2010-11-15 2015-01-07 セイコーエプソン株式会社 電気光学装置および投射型表示装置
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR20150009914A (ko) 2013-07-17 2015-01-27 삼성전자주식회사 유기막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법
KR102169862B1 (ko) * 2013-12-19 2020-10-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조방법
CN104733471A (zh) * 2013-12-23 2015-06-24 昆山国显光电有限公司 一种有机发光显示器件的阵列基板及其制备方法
KR101693326B1 (ko) 2014-05-23 2017-01-05 경희대학교 산학협력단 3,4-디히드로퀴나졸린 유도체 및 그를 포함하는 복합제
KR102322700B1 (ko) * 2014-05-23 2021-11-04 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
US9553156B2 (en) * 2014-07-16 2017-01-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102320186B1 (ko) * 2014-07-18 2021-10-29 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR101758437B1 (ko) 2014-11-19 2017-07-17 삼성에스디아이 주식회사 유기막 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마방법
KR102374713B1 (ko) * 2014-12-18 2022-03-15 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 유기 전계발광 표시장치
KR102377531B1 (ko) * 2015-01-23 2022-03-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102369300B1 (ko) * 2015-02-24 2022-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102410524B1 (ko) * 2015-07-03 2022-06-20 삼성디스플레이 주식회사 표시 장치
KR102317553B1 (ko) * 2015-08-28 2021-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102443703B1 (ko) * 2015-09-30 2022-09-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10497748B2 (en) * 2015-10-14 2019-12-03 Qualcomm Incorporated Integrated piezoelectric micromechanical ultrasonic transducer pixel and array
KR101879180B1 (ko) * 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102574641B1 (ko) 2016-07-19 2023-09-06 삼성디스플레이 주식회사 표시 장치
KR102706584B1 (ko) 2016-11-22 2024-09-19 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
KR102446828B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180137642A (ko) * 2017-06-16 2018-12-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102277705B1 (ko) * 2017-06-30 2021-07-14 엘지디스플레이 주식회사 표시 장치
US10991778B2 (en) * 2018-03-28 2021-04-27 Sakai Display Products Corporation Organic EL display apparatus and manufacturing method therefor
KR102711652B1 (ko) * 2018-10-23 2024-10-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268099A (ja) * 2004-03-19 2005-09-29 Mitsubishi Electric Corp 有機ｅｌ表示パネル、有機ｅｌ表示装置、および有機ｅｌ表示パネルの製造方法
KR100838082B1 (ko) * 2007-03-16 2008-06-16 삼성에스디아이 주식회사 유기발광 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
CN111092166A (zh) 2020-05-01
US11050045B2 (en) 2021-06-29
US12082479B2 (en) 2024-09-03
US20200127242A1 (en) 2020-04-23
CN111092166B (zh) 2025-02-18
KR20200046196A (ko) 2020-05-07
US20210273208A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
KR102711652B1 (ko) 표시 장치 및 이의 제조 방법
CN106469746B (zh) 有机发光显示设备及其制造方法
KR102070148B1 (ko) 표시 장치 및 이의 제조 방법
CN106057848B (zh) 有机发光显示装置
KR102706584B1 (ko) 표시 장치용 백플레인 및 이의 제조 방법
KR102315544B1 (ko) 표시 장치 및 이의 제조 방법
KR102213702B1 (ko) 유기발광표시장치와 그의 제조방법
CN116828904A (zh) 显示装置
US11678533B2 (en) Display device including side terminal disposed along an inclined side surface thereof
CN1854834A (zh) 显示装置及其制造方法
KR102792402B1 (ko) 표시 장치
US10529790B2 (en) Organic light-emitting diode display and method of manufacturing the same with no cladding process
KR102717809B1 (ko) 발광 구조물을 포함하는 디스플레이 장치
US20140312312A1 (en) Organic light-emitting display device and method of manufacturing the same
KR102750165B1 (ko) 표시 장치 및 이의 제조 방법
KR20200075493A (ko) 전계 발광 표시 장치
CN107978559B (zh) 显示装置及其制造方法
KR102678277B1 (ko) 표시 장치
KR102404930B1 (ko) 표시 장치용 윈도우 및 이를 포함하는 표시 장치
KR20200049223A (ko) 표시 장치
KR102313004B1 (ko) 표시 장치 및 이의 제조 방법
KR20230026597A (ko) 전자 장치 및 전자 장치 제조 방법
KR102795968B1 (ko) 표시 장치 및 이의 제조 방법
KR20230026598A (ko) 표시 장치
KR20240126493A (ko) 표시 패널

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181023

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210928

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181023

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230521

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20231127

Patent event code: PE09021S02D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240705

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240925

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration