[go: up one dir, main page]

KR101020661B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR101020661B1
KR101020661B1 KR1020097002823A KR20097002823A KR101020661B1 KR 101020661 B1 KR101020661 B1 KR 101020661B1 KR 1020097002823 A KR1020097002823 A KR 1020097002823A KR 20097002823 A KR20097002823 A KR 20097002823A KR 101020661 B1 KR101020661 B1 KR 101020661B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
integrated circuit
film integrated
roller
Prior art date
Application number
KR1020097002823A
Other languages
English (en)
Other versions
KR20090027772A (ko
Inventor
료스케 와타나베
히데카즈 타카하시
타쿠야 츠루메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090027772A publication Critical patent/KR20090027772A/ko
Application granted granted Critical
Publication of KR101020661B1 publication Critical patent/KR101020661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/40—Manufacture
    • B42D25/45—Associating two or more layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1712—Indefinite or running length work

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Thin Film Transistor (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명의 목적은 박막 집적회로의 봉지 시의 생산 효율을 향상시키고 손상 및 파괴를 방지하는데 있다. 또한, 본 발명의 다른 목적은 출하 시 박막 집적회로가 손상되는 것을 방지하고 박막 집적회로의 취급을 용이하게 하는데 있다. 본 발명은, 롤러들을 사용하여 봉지(封止)용 기판을 공급하고, IC 칩을 회수하고, 박리 처리 및 봉지 처리를 행하는 라미네이팅 시스템을 제공한다. 상기 롤러들을 회전시킴으로써, 다수의 박막 집적회로의 박리, 봉지, 및 회수가 연속적으로 행해질 수 있어, 생산 효율이 현격하게 향상될 수 있다. 또한, 서로 대향하여 있는 한 쌍의 롤러를 사용하기 때문에, 박막 집적회로의 봉지가 용이하게 행해질 수 있다.
Figure R1020097002823
IC 칩, 박막 집적회로, 제1 기판, 제2 기판, 도전층, 봉지

Description

반도체장치{Semiconductor device}
본 발명은 박막 집적회로를 봉지(封止)하는 라미네이팅(laminating) 시스템에 관한 것이다. 또한, 본 발명은 봉지한 다수의 박막 집적회로를 포함하는 IC 시트(sheet)에 관한 것이다. 또한, 본 발명은 봉지한 다수의 박막 집적회로가 감긴 롤(roll)에 관한 것이다. 또한, 본 발명은 박막 집적회로를 봉지한 IC 칩의 제조방법에 관한 것이다.
근년, 유리 기판 위에 제공된 박막 집적회로를 사용한 IC 칩(IC 태그(tag), ID 태그, RF(Radio Frequency) 태그, 무선 태그, 또는 전자 태그라고도 불림)의 기술 개발이 진행되고 있다. 이와 같은 기술에서는, 유리 기판 위에 제공된 박막 집적회로는 완성 후에 지지 기판인 유리 기판으로부터 분리될 필요가 있다. 따라서, 지지 기판 위에 제공된 박막 집적회로를 지지 기판으로부터 분리하는 기술로서, 예를 들어, 박막 집적회로와 지지 기판 사이에, 규소를 함유하는 박리층을 마련하고, 이 박리층을 불화 할로겐을 함유하는 기체를 사용하여 제거함으로써, 박막 집적회로를 지지 기판으로부터 분리하는 기술이 있다(문헌 1: 일본국 공개특허공보 평8-254686호 공보).
유리 기판 위에는 다수의 박막 집적회로가 마련되어 있고, 다수의 박막 집적회로는 박리층을 제거함과 동시에 개개로 분리된다. 그러나, 분리된 후의 박막 집적회로를 개별로 봉지하는 경우에는, 제조 효율이 악화된다. 또한, 박막 집적회로는 얇고 가볍기 때문에, 박막 집적회로를 손상이나 파손이 생기지 않도록 봉지하는 것은 매우 어려웠다.
상기한 문제점의 관점에서, 본 발명은 박막 집적회로의 봉지 시의 제조 효율을 향상시키고, 또한, 손상이나 파손을 방지하는 것을 과제로 한다.
또한, 상기한 바와 같이, 박막 집적회로는 매우 부서지기 쉽고, 봉지 후에도 취급하는데 주의가 필요하여, 손상이나 파손이 생기지 않도록 출하하는 것이 매우 어려웠다.
따라서, 본 발명은 출하 시의 박막 집적회로의 손상이나 파손을 방지하고, 그 취급을 용이하게 하는 것을 과제로 한다.
본 발명은, 봉지하기 위한 기판을 공급하고, IC 칩을 회수하고, 박리하고, 봉지하기 위해 롤러를 사용하는 라미네이팅 시스템을 제공한다. 기판 위에 제공된 다수의 박막 집적회로의 박리, 봉지, 및 회수를 롤러를 회전시킴으로써 연속적으로 행할 수 있기 때문에, 제조 효율이 현격하게 향상될 수 있다. 또한, 박막 집적회로의 봉지는 서로 대향하는 한 쌍의 롤러를 사용하여 행하기 때문에, 용이하고 확 실하게 행할 수 있다.
본 발명에 따른 라미네이팅 시스템은, 적어도 하나의 박막 집적회로가 제공된 제1 기판을 반송하는 반송 수단; 제2 기판이 감겨진 제1 공급 롤러; 박막 집적회로의 제1 면을 제2 기판에 접착시켜 제1 기판으로부터 박막 집적회로를 박리하는 박리 롤러; 박막 집적회로의 제2 면에 접착되는 제3 기판이 감겨진 제2 공급 롤러; 제2 기판과 제3 기판 사이에 박막 집적회로를 봉지하는 라미네이팅 수단; 및 봉지된 박막 집적회로를 감는 회수 롤러를 포함하고; 박막 집적회로의 제1 면과 제2 면은 서로 반대 측에 있는 것을 특징으로 한다.
본 발명에 따른 라미네이팅 시스템은, 제2 기판이 감겨진 제1 공급 롤러; 제1 기판 위에 제공된 적어도 하나의 박막 집적회로의 제1 면을 제2 기판에 접착시켜 제1 기판으로부터 박막 집적회로를 박리하는 박리 롤러; 박막 집적회로의 제2 면에 접착되는 제3 기판이 감겨진 제2 공급 롤러; 제2 기판과 제3 기판 사이에 박막 집적회로를 봉지하는 라미네이팅 수단; 및 봉지된 박막 집적회로를 감는 회수 롤러를 포함하고; 박막 집적회로의 제1 면과 제2 면은 서로 반대 측에 있는 것을 특징으로 한다.
본 발명에 따른 라미네이팅 시스템은, 적어도 하나의 박막 집적회로가 제공된 제1 기판을 반송하는 반송 수단; 제2 기판이 감겨진 제1 공급 롤러; 제3 기판이 감겨진 제2 공급 롤러; 박막 집적회로의 제1 면을 제2 기판에 접착시켜 제1 기판으로부터 박막 집적회로를 박리하고, 제2 기판과 제3 기판 사이에 박막 집적회로를 봉지하는 라미네이팅 수단; 및 봉지된 박막 집적회로를 감는 회수 롤러를 포함하 고; 박막 집적회로의 제1 면과 제2 면은 서로 반대 측에 있는 것을 특징으로 한다.
본 발명에 따른 라미네이팅 시스템은, 한쪽 면에 적어도 하나의 박막 집적회로가 제공된 제1 기판; 제2 기판이 감겨진 제1 공급 롤러; 제1 기판의 한쪽 면과 제2 기판이 서로 대향하도록 제1 기판을 고정하고, 또한, 박막 집적회로의 제1 면이 제2 기판에 접착되도록 제1 기판을 이동시키는 고정/이동 수단(제1 기판 제어 수단이라고도 칭함); 박막 집적회로의 제1 면을 제2 기판에 접착시켜 제1 기판의 한쪽 면으로부터 박막 집적회로를 박리하는 박리 수단; 박막 집적회로의 제2 면에 접착되는 제3 기판이 감겨진 제2 공급 롤러; 제2 기판과 제3 기판 사이에 박막 집적회로를 봉지하는 라미네이팅 수단; 및 봉지된 집적회로를 감는 회수 롤러를 포함하고; 박막 집적회로의 제1 면과 제2 면은 서로 반대 측에 있는 것을 특징으로 한다.
상기 구성들 중 어느 하나를 가지는 라미네이팅 시스템에서, 라미네이팅 수단은 서로 대향하는 제1 롤러와 제2 롤러를 포함한다. 또한, 제1 롤러와 제2 롤러 중 적어도 하나는 가열 수단을 가지고 있다. 또한, 라미네이팅 수단은 서로 대향하여 있는 제1 롤러와 제2 롤러 사이에서 박막 집적회로를 통과시킴과 동시에, 가압 처리와 가열 처리 중 적어도 하나를 행함으로써, 박막 집적회로를 봉지한다.
또한, 제2 기판과 제3 기판은 라미네이트 필름을 포함한다. 또한, 제2 기판의 한쪽 면은 접착면을 가지고, 제3 기판의 한쪽 면은 접착면을 가진다.
또한, 본 발명은, 시트(sheet) 형상으로 됨으로써 취급을 용이하게 한 적어도 하나의 봉지된 박막 집적회로를 포함하는 IC 시트를 제공한다. 본 발명에 따른 IC 시트는 제2 기판과 제3 기판 사이에 봉지된 다수의 박막 집적회로를 가진다.
또한, 본 발명은, 취급을 용이하게 하도록 감겨진 적어도 하나의 봉지된 박막 집적회로를 포함하는 롤(roll)을 제공한다. 본 발명에 따른 롤은 제2 기판과 제3 기판 사이에 봉지되고 감겨진 다수의 박막 집적회로를 포함한다.
상기 구성을 가지는 IC 시트 또는 롤에 있어서, 다수의 박막 집적회로 각각은 박막트랜지스터와, 안테나로서 기능하는 도전막을 가진다. 또한, 다수의 박막 집적회로는 규칙적으로 배열되어 있다. 또한, 제2 기판과 제3 기판은 라미네이트 필름을 포함한다.
본 발명에 따른 IC 칩 제조방법은, 절연 표면을 가진 제1 기판 위에 박리층을 형성하는 공정; 상기 제1 기판 위에 적어도 하나의 박막 집적회로를 형성하는 공정; 상기 박막 집적회로의 경계에 개구부를 형성하여 상기 박리층의 일부를 노출시키는 공정; 할로겐 불화물을 함유하는 기체 또는 액체를 상기 개구부에 도입하여 상기 박리층을 제거하는 공정; 상기 박막 집적회로의 제1 면을 제2 기판에 접착시켜 상기 제1 기판으로부터 상기 박막 집적회로를 박리하는 공정; 상기 박막 집적회로의 제2 면을 제3 기판에 접착시켜, 상기 박막 집적회로를 상기 제2 기판과 상기 제3 기판 사이에 봉지하는 공정을 포함하고; 박막 집적회로의 제1 면과 제2 면은 서로 반대 측에 있는 것을 특징으로 한다.
봉지하기 위한 기판을 공급하는 롤러와, 박막 집적회로를 감기 위한 롤러와, 박막 집적회로를 박리하고 봉지하기 위한 롤러를 사용하는 본 발명에 따른 라미네 이팅 시스템에서, 기판 위에 제공된 다수의 박막 집적회로의 박리, 봉지, 및 회수를 연속적으로 행할 수 있기 때문에, 제조 효율이 향상되고, 제조 시간이 단축될 수 있다.
또한, 라미네이팅 수단(봉지 수단이라고도 함)으로서 서로 대향하는 한 쌍의 롤러를 사용하여 박막 집적회로를 봉지하는 본 발명에 따른 라미네이팅 시스템은 박막 집적회로의 봉지를 용이하고 확실하게 행할 수 있다.
본 발명에 따른 IC 시트 또는 롤에 있어서는, 박막 집적회로가 이미 봉지되어 있기 때문에, 박막 집적회로의 취급이 용이하게 될 수 있고, 박막 집적회로의 손상이나 파손이 방지될 수 있다. 또한, 대량의 박막 집적회로를 용이하게 출하할 수 있다.
본 발명의 실시형태에 대하여 도면을 사용하여 상세하게 설명한다. 그러나, 본 발명은 아래의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 아래에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 아래에 설명하는 본 발명의 구성에서, 같은 것을 가리키는 부호는 다른 도면 사이에서 공통으로 사용한다.
[실시형태 1]
본 발명은, 봉지하기 위한 기판의 공급, IC 칩의 회수, 박리 처리와 봉지 처리에 롤러를 사용하는 라미네이팅 시스템을 제공한다. 라미네이팅 시스템의 주된 형태에 대하여 도면을 참조하여 설명한다.
본 발명에 따른 라미네이팅 시스템은, 박막 집적회로(13)가 다수 제공된 제1 기판(12)을 반송하는 반송 수단(11)과, 제2 기판(18)이 감겨진 제1 공급 롤러(14)와, 제1 기판(12)으로부터 박막 집적회로(13)를 박리하는 박리 롤러(16)와, 제3 기판(19)이 감겨진 제2 공급 롤러(15)와, 제2 기판(18)과 제3 기판(19) 사이에 박막 집적회로(13)를 봉지하는 라미네이팅 수단(봉지 수단이라고도 함)(17)과, 봉지된 박막 집적회로(13)를 감는 회수 롤러(20)를 포함한다.(도 1)
도 1에 도시된 장치에서는, 반송 수단(11)에 의해 반송되는 제1 기판(12) 위의 박막 집적회로(13)가 제1 공급 롤러(14)로부터 박리 롤러(16)를 향하여 주행하는 제2 기판(18)에 접착되어, 제1 기판(12)으로부터 박막 집적회로(13)가 박리된다. 또한, 박막 집적회로(13)가 접착한 제2 기판(18)은 라미네이팅 수단(17)의 방향으로 주행한다. 또한, 제3 기판(19)은 제2 공급 롤러(15)로부터 라미네이팅 수단(17) 쪽으로 주행한다. 라미네이팅 수단(17)에서는, 제3 기판(19)에 박막 집적회로(13)를 접착시킴과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행한다. 마지막으로, 제2 기판(18)과 제3 기판(19) 사이에 봉지된 박막 집적회로(13)는 회수 롤러(20)의 방향으로 주행하여, 회수 롤러(20)에 감기게 된다.
상기 동작에 따라, 본 발명에 따른 라미네이팅 시스템에서는, 박리 롤러(16), 라미네이팅 수단(17), 및 회수 롤러(20)는 제2 기판(18)과 제3 기판(19)에 접착된 박막 집적회로(13)가 그들을 차례로 통과하도록 제공되어 있다. 박리 롤러(16)와 화수 롤러(20)는 서로 다른 방향으로 회전한다. 또한, 제1 공급 롤 러(14), 박리 롤러(16), 및 라미네이팅 수단(17)에 포함된 롤러(21)는 제2 기판(18)이 그들을 차례로 통과하도록 제공되어 있고, 제1 공급 롤러(14), 박리 롤러(16), 및 롤러(21)는 같은 방향으로 회전한다. 또한, 제2 공급 롤러(15)와, 라미네이팅 수단(17)에 포함된 롤러(22)는 제3 기판(19)이 그들을 차례로 통과하도록 제공되어 있고, 제2 공급 롤러(15)와 롤러(22)는 같은 방향으로 회전한다.
반송 수단(11)은 박막 집적회로(13)가 다수 제공된 제1 기판(12)을 반송하기 위한 것이다. 반송 수단은, 예를 들어, 컨베이어 벨트, 다수의 롤러, 및 로봇 암(arm)을 포함한다. 로봇 암은 제1 기판(12)을 그대로 반송하거나, 제1 기판(12)이 제공된 스테이지를 반송한다. 반송 수단(11)은 제1 공급 롤러(14)가 회전하는 속도에 맞추어 소정의 속도로 제1 기판(12)을 반송한다.
제1 공급 롤러(14)에는 제2 기판(18)이 감겨져 있고, 제2 공급 롤러(15)에 제3 기판(19)이 감겨져 있다. 제2 기판(18)은 제1 공급 롤러(14)를 소정의 속도로 회전시킴으로써 박리 롤러(16)를 향하여 주행하고, 또한, 제3 기판(19)은 제2 공급 롤러(15)를 소정의 속도로 회전시킴으로써 라미네이팅 수단(17)을 향하여 주행하게 된다. 제1 공급 롤러(14)와 제2 공급 롤러(15)는 원통체 형상이고, 또한, 수지 재료나 금속 재료 등으로 형성되어 있다.
제2 기판(18)과 제3 기판(19) 각각은 라미네이트 필름이나 섬유질 재료로 된 종이 등에 상당한다. 라미네이트 필름은 폴리프로필렌, 폴리에스터, 비닐, 폴리비닐 플루오라이드, 폴리비닐 클로라이드 등의 재료로 이루어지고, 그의 표면은 엠보싱 가공 등의 가공 처리가 되어 있어도 좋다.
또한, 제2 기판(18) 및 제3 기판(19)에 상당하는 라미네이트 필름은 폴리에틸렌, 에틸렌 비닐 아세테이트 등의 재료로 이루어질 수도 있다. 그의 표면은 이산화규소(실리카)의 분말에 의해 코팅되어 있어도 좋다. 이 코팅에 의해, 고온, 고습도의 환경 하에서도 방수성을 유지할 수 있다.
제2 기판(18)과 제3 기판(19) 중의 어느 한쪽 또는 양쪽은 한쪽 면에 접착면을 가지고 있어도 좋다. 접착면은 열 경화 수지, 자외선 경화 수지, 에폭시 수지계 접착제, 수지 첨가제를 사용한 접착제 등의 접착제로 도포된 것이다.
또한, 제2 기판(18)과 제3 기판(19) 중의 어느 한쪽 또는 양쪽은 투광성을 가지고 있어도 좋다. 또한, 제2 기판(18)과 제3 기판(19) 중의 어느 한쪽 또는 양쪽은, 제2 기판(18)과 제3 기판(19) 중의 어느 한쪽 또는 양쪽에서 정전기를 대전(帶電)함으로써, 봉지될 박막 집적회로를 보호하기 위해, 그의 표면을 도전성 재료에 의해 코팅하여도 좋다.
또한, 제2 기판(18)과 제3 기판(19) 중의 어느 한쪽 또는 양쪽은 보호막으로서, 탄소를 주성분으로 하는 박막(다이아몬드와 닮은 카본(diamond-like carbon)막)이나, 인듐 주석 산화물(ITO) 등의 도전성 재료에 의해 코팅되어 있어도 좋다.
박리 롤러(16)는, 박막 집적회로(13)의 제1 면을 제2 기판(18)의 한쪽 면에 접착시켜 제1 기판(12)으로부터 박막 집적회로(13)를 박리하기 위해 제공되어 있다. 박리 롤러(16)가 회전하면, 박막 집적회로(13)가 제2 기판(18)에 접착되어, 제1 기판(12)으로부터 박막 집적회로(13)가 박리된다. 따라서, 박리 롤러(16)는 박막 집적회로(13)가 제공된 제1 기판(12)의 측면에 대향하도록 제공된다.
또한, 상기 구성에 따르면, 제1 기판(12)은 반송 수단(11)에 의해 이동하고, 박리 롤러(16)는 고정되어 있지만, 본 발명이 이것에 한정되지 않는다. 제1 기판(12)을 고정시키고, 박리 롤러(16)를 이동시킴으로써, 제1 기판(12)으로부터 박막 집적회로(13)를 박리하여도 좋다. 또한, 박리 롤러(16)는 원통체 형상이고, 또한, 수지 재료나 금속 재료 등으로 형성되고, 또한, 유연한 재료로 형성되는 것이 바람직하다.
제1 면이 제2 기판(18)에 접착된 박막 집적회로(13)가 라미네이팅 수단(17)에 도달하면, 라미네이팅 수단(17)은 제3 기판(19)을 박막 집적회로(13)의 제2 면에 접착시킴과 동시에, 박막 집적회로(13)를 제2 기판(18)과 제3 기판(19) 사이에 봉지한다.
또한, 라미네이팅 수단(17)은 서로 대향하여 제공된 롤러(21)와 롤러(22)를 포함한다. 그리고, 제2 공급 롤러(15)로부터 롤러(22)를 향하여 주행하는 제3 기판(19)에 박막 집적회로(13)의 제2 면을 접착시킴과 동시에, 제3 기판(19)이 롤러(21)와 롤러(22) 사이를 통과할 때, 롤러(21)와 롤러(22)를 사용하여 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행한다. 상기 처리에 의해, 박막 집적회로(13)는 제2 기판(18)과 제3 기판(19) 사이에 봉지된다.
라미네이팅 수단(17)을 구성하는 롤러(21)와 롤러(22) 중의 어느 한쪽 또는 양쪽은 가열 수단을 가진다. 가열 수단은, 예를 들어, 가열선이나 오일과 같은 가열 매체에 상당한다. 롤러(21)와 롤러(22)에 의해 가열 처리를 행하지 않는 경우에는, 롤러(21)와 롤러(22)는 가열 수단을 구비하지 않아도 된다.
또한, 롤러(21)와 롤러(22)는 박리 롤러(16)와 제2 공급 롤러(15)가 회전하는 속도에 맞추어 소정의 속도로 회전한다. 또한, 롤러(21)와 롤러(22)는 원통체 형상이고, 또한, 수지 재료나 금속 재료 등에 의해 형성되고, 바람직하게는 유연한 재료로 형성된다.
회수 롤러(20)는 제2 기판(18)과 제3 기판(19)에 의해 봉지된 박막 집적회로(13)를 감음으로써 회수하는 롤러이다. 회수 롤러(20)는 롤러(21)와 롤러(22)가 회전하는 속도에 맞추어 소정의 속도로 회전한다. 회수 롤러(20)는 원통체 형상이고, 또한, 수지 재료나 금속 재료 등으로 형성되고, 바람직하게는 유연한 재료로 형성된다.
본 발명에 따른 시스템에 따르면, 제1 공급 롤러(14), 제2 공급 롤러(15), 박리 롤러(16), 롤러(21, 22), 및 회수 롤러(20)가 회전함으로써, 제1 기판(12) 위의 다수의 박막 집적회로(13)가 연속적으로 박리, 봉지, 회수될 수 있다. 따라서, 본 발명에 따른 시스템은 생산성이 높고, 제조 효율을 향상시킬 수 있다.
다음에, 상기한 라미네이팅 시스템과 다른 구성을 가지는 라미네이팅 시스템에 대하여 도 2를 참조하여 설명한다.
본 발명에 따른 라미네이팅 시스템은, 박막 집적회로(13)가 다수 제공된 제1 기판(12)을 반송하는 반송 수단(11)과, 제2 기판(18)이 감겨진 제1 공급 롤러(14)와, 제3 기판(19)이 감겨진 제2 공급 롤러(15)와, 제1 기판(12)으로부터 박막 집적회로(13)를 박리함과 동시에, 박막 집적회로(13)를 제2 기판(18) 및 제3 기판(19)으로 봉지하는 라미네이팅 수단(37)과, 봉지된 다수의 박막 집적회로(13)를 감는 회수 롤러(20)를 포함한다.(도 2)
이 구성은, 박리 롤러(16)에 대향하는 롤러(32)가 제공되고, 라미네이팅 수단(37)이 박리 롤러(16)와 롤러(32)에 의해 구성되는 것을 특징으로 한다. 즉, 박리 롤러(16)가 라미네이팅 수단(37)을 겸하고 있다. 박리 롤러(16)와 롤러(32) 중의 어느 한쪽 또는 양쪽은 가열 수단을 가진다.
도 2에 도시된 시스템에서는, 박리 롤러(16)에 의해 박막 집적회로(13)의 제1 면을 제2 기판(18)에 접착시켜, 제1 기판(12)으로부터 박막 집적회로(13)를 박리함과 동시에, 롤러(32)에 의해 박막 집적회로(13)의 제2 면을 제3 기판(19)에 접착시킨다. 또한, 박막 집적회로(13)가 박리 롤러(16)와 롤러(32) 사이를 통과할 때, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행함으로써, 박막 집적회로(13)가 제2 기판(18)과 제3 기판(19) 사이에 봉지된다.
따라서, 본 발명에 따른 라미네이팅 시스템에서는, 박리 롤러(16)를 포함하는 라미네이팅 수단(37)과, 회수 롤러(20)는 제2 기판(18)과 제3 기판(19)에 접착된 박막 집적회로(13)가 그들을 차례로 통과하도록 제공되어 있다. 박리 롤러(16)와 회수 롤러(20)는 서로 다른 방향으로 회전한다. 또한, 제1 공급 롤러(14)와, 라미네이팅 수단(37)에 포함된 박리 롤러(16)는 제2 기판(18)이 그들을 차례로 통과하도록 제공되어 있다. 제1 공급 롤러(14)와 박리 롤러(16)는 같은 방향으로 회전한다. 또한, 제2 공급 롤러(15)와, 라미네이팅 수단(37)에 포함된 롤러(32)는 제3 기판(19)이 그들을 차례로 통과하도록 제공되어 있다. 제2 공급 롤러(15)와 롤러(32)는 같은 방향으로 회전한다.
본 발명에 따른 시스템에 따르면, 제1 공급 롤러(14), 제2 공급 롤러(15), 박리 롤러(16), 롤러(32), 및 회수 롤러(20)가 회전함으로써, 제1 기판(12) 위의 다수의 박막 집적회로(13)가 연속적으로 박리, 봉지, 회수될 수 있다. 따라서, 본 발명에 따른 시스템은 생산성이 높고, 제조 효율을 향상시킬 수 있다.
다음에, 상기한 라미네이팅 시스템과 다른 구성을 가지는 라미네이팅 시스템에 대하여 도 3을 참조하여 설명한다.
본 발명에 따른 라미네이팅 시스템은, 제1 기판(12)을 고정 및 이동시키는 고정/이동 수단(제1 기판 제어 수단이라고도 칭함)(33)과, 제1 기판(12)의 한쪽 면으로부터 박막 집적회로(13)를 박리하는 박리 수단(36)과, 제2 기판(18)이 감긴 제1 공급 롤러(14)와, 제3 기판(19)이 감긴 제2 공급 롤러(15)와, 박막 집적회로(13)를 제2 기판(18)과 제3 기판(19)으로 봉지하는 라미네이팅 수단(17)과, 봉지된 박막 집적회로(13)를 감는 회수 롤러(20)를 포함한다(도 3). 또한, 상기 구성요소 이외에, 반송 수단(34, 35)이 포함된다. 도 3에 도시된 구성은 도 1에 도시된 구성의 상하를 역으로 한 구성을 가지고, 고정/이동 수단(33)과 반송 수단(34, 35)을 새로 구비하고 있다.
이 시스템에서는, 고정/이동 수단(33)에 의해 이동한 제1 기판(12) 위의 박막 집적회로(13)가 제1 공급 롤러(14)로부터 반송 수단(34)을 향하여 주행한 제2 기판(18)에 접착된다. 그리고, 반송 수단(34)이 포함하는 박리 수단(36)에 의해, 제1 기판(12)으로부터 박막 집적회로(13)가 박리된다. 또한, 박막 집적회로(13)가 접착한 제2 기판(18)은 라미네이팅 수단(17) 쪽으로 주행한다. 또한, 제3 기 판(19)은 제2 공급 롤러(15)로부터 라미네이팅 수단(17) 쪽으로 주행한다. 라미네이팅 수단(17)에서는, 제3 기판(19)에 박막 집적회로(13)를 접착함과 동시에, 가압 처리와 가열 처리 중의 어느 한쪽 또는 양쪽을 행한다. 마지막으로, 제2 기판(18)과 제3 기판(19) 사이에 봉지된 박막 집적회로(13)는 회수 롤러(20)쪽으로 주행하여 회수 롤러(20)에 감겨지게 된다.
따라서, 본 발명에 따른 라미네이팅 시스템에서는, 박리 수단(36), 라미네이팅 수단(17)에 포함된 롤러(21), 회수 롤러(20)는 제2 기판(18)과 제3 기판(19)에 접착된 박막 집적회로(13)가 그들을 차례로 통과하도록 제공되어 있다. 박리 수단(36)과 화수 롤러(20)는 서로 다른 방향으로 회전한다. 또한, 제1 공급 롤러(14), 반송 수단(34), 및 라미네이팅 수단(17)에 포함된 롤러(21)는 제2 기판(18)이 그들을 차례로 통과하도록 제공되어 있다. 제1 공급 롤러(14)와 롤러(21)는 같은 방향으로 회전한다. 또한, 제2 공급 롤러(15)와, 라미네이팅 수단(17)에 포함된 롤러(22)는 제3 기판(19)이 그들을 차례로 통과하도록 제공되어 있다. 제2 공급 롤러(15)와 롤러(22)는 같은 방향으로 회전한다.
고정/이동 수단(33)은 제1 기판(12)의 박막 집적회로(13)가 제공된 측의 면(이하, 제1 기판의 제1 면이라 칭함)이 제2 기판(18)과 대향하도록 제1 기판(12)을 고정하는 역할과, 제1 기판(12)의 제1 면 위의 박막 집적회로(13)가 제2 기판(18)에 접착되도록 제1 기판(12)을 이동시키는 역할을 가진다. 제1 기판(12)의 고정은 진공 흡착 등의 방법에 의해 행해진다. 또한, 제1 기판(12)의 이동은 고정/이동 수단(33)을 이동시킴으로써 행해진다.
또한, 고정/이동 수단(33)은 도시된 바와 같이 제1 기판(12)을 1장씩 처리하는 것일 수도 있고, 원통체나 각주체 등의 다면체의 형상을 가질 수도 있다. 원통체나 다면체의 것을 사용하는 경우에는, 그의 측면에 제1 기판(12)을 고정시키고, 원통체 또는 다면체를 회전시킴으로써, 제1 기판(12)을 이동시킨다.
반송 수단(34)은 제2 기판(18)과, 박막 집적회로(13)가 다수 제공된 제1 기판(12)을 반송한다. 반송 수단(34)의 일단에 배치된 박리 수단(36)은 박막 집적회로(13)의 제1 면을 제2 기판(18)에 접착시켜, 제1 기판(12)의 제1 면으로부터 박막 집적회로(13)를 박리한다. 도시된 구성에서는, 박리 수단(36)은 롤러에 상당한다. 반송 수단(35)은 박막 집적회로(13)가 박리된 제1 기판(12)을 반송한다.
제1 기판(12)으로부터 박막 집적회로(13)가 박리된 후, 도 1의 라미네이팅 시스템의 구성과 마찬가지로, 라미네이팅 수단(17)에 의해, 박막 집적회로(13)의 제1 면의 반대쪽인 박막 집적회로(13)의 제2 면에 제3 기판(19)을 접착시킴과 동시에, 박막 집적회로(13)를 제2 기판(18)과 제3 기판(19) 사이에 봉지한다. 이어서, 봉지된 박막 집적회로(13)를 회수 롤러(20)에 의해 회수한다.
이와 같이, 본 발명의 시스템에 따르면, 반송 수단(34, 35), 제1 공급 롤러(14), 제2 공급 롤러(15), 롤러(21, 22), 및 회수 롤러(20)가 회전함으로써, 제1 기판(12) 위의 다수의 박막 집적회로(13)를 연속적으로 박리, 봉지, 회수할 수 있다. 따라서, 본 발명의 시스템은 생산성이 높고, 제조 효율을 향상시킬 수 있다.
다음에, 라미네이팅 시스템의 전체적인 구성에 대하여 도 4를 참조하여 설명한다. 여기서는, 도 1의 구성을 가지는 라미네이팅 시스템의 전체적인 구성에 대 하여 설명한다.
카세트(23)는 기판 공급용 카세트이고, 박막 집적회로(13)가 다수 제공된 제1 기판(12)이 이 카세트 안에 세트된다. 카세트(24)는 기판 회수용 카세트이고, 제1 기판(12)이 이 카세트 안에 회수된다. 카세트(23)와 카세트(24) 사이에는 반송 수단으로서 다수의 롤러(25∼27)가 제공되어 있고, 이들 롤러(25∼27)가 회전함으로써, 제1 기판(12)이 반송된다. 그 후, 상기한 바와 같이, 박막 집적회로(13)의 박리와 봉지가 행해지고, 계속하여, 봉지된 박막 집적회로(13)가 절단 수단(28)에 의해 절단된다. 절단 수단(28)은 다이싱(dicing) 장치, 스크라이빙(scribing) 장치, 레이저 조사 장치(특히, CO2 레이저 조사 장치) 등을 사용할 수 있다. 상기 공정을 거쳐, 봉지된 박막 집적회로(13)가 완성된다.
또한, 도 1∼도 4에 도시된 구성에서, 제1 기판(12) 위에 제공되는 박막 집적회로(13)는 다수의 소자로 된 소자 군과, 안테나로서 기능하는 도전층을 포함한다. 그러나, 본 발명이 이 구성에 한정되는 것은 아니다.
제1 기판(12) 위에 제공되는 박막 집적회로(13)는 소자 군만을 포함할 수도 있다. 그리고, 안테나로서 기능하는 도전층이 제2 기판(18) 또는 제3 기판(19)에 부착되고, 박막 집적회로(13)를 제2 기판(18) 또는 제3 기판(19)에 접착할 때, 박막 집적회로(13)에 포함된 다수의 소자가 도전층에 접속될 수도 있다.
[실시형태 2]
본 발명에 따른 IC 시트(sheet)(IC 필름, 시트 부재, 필름 부재라고도 칭함) 의 구성에 대하여 설명한다. 본 발명에 따른 IC 시트는, 다수의 박막 집적회로(13) 각각에 앞뒤 양면으로부터 부착된 제2 기판(18)과 제3 기판(19)이 롤러 형상으로 감긴 것이다(도 13의 IC 시트의 단면도 참조). 다수의 박막 집적회로(13) 각각은 다수의 소자와, 안테나로서 기능하는 도전층을 가진다. 다수의 박막 집적회로(13) 각각은 규칙적으로 배열되어 있다.
상기한 바와 같이, 한 쌍의 봉지용 기판에 의해 봉지된 다수의 박막 집적회로(13)를 포함하는 시트 형상의 IC 시트는 출하가 용이하고, 특히, 대량의 박막 집적회로(13)의 출하에 유리하다. 또한, 다수의 박막 집적회로(13)는 개개가 분단된 상태라면 취급이 곤란하지만, 본 발명에 의해 제공되는 IC 시트는 시트 형상이므로, 취급이 용이하고, 박막 집적회로(13)의 파괴나 손상을 방지할 수 있다.
[실시형태 3]
본 발명에 따른 롤(roll)(감은 부재(wound element), 롤체(roll body) 등이라고도 칭함)의 구성에 대하여 설명한다. 본 발명에 따른 롤은 기판이 감겨진 것으로, 보다 구체적으로는, 다수의 박막 집적회로(13) 각각을 봉지한 제2 기판(18)과 제3 기판(19)이 롤 형상으로 감긴 것이다(도 12(A)의 롤의 단면도와 도 12(B)의 롤의 사시도 참조). 다수의 박막 집적회로(13) 각각은 다수의 소자와, 안테나로서 기능하는 도전층을 가진다. 다수의 박막 집적회로(13) 각각은 규칙적으로 배열되어 있다.
상기한 바와 같이, 한 쌍의 기판에 의해 봉지된 다수의 박막 집적회로(13)가 감겨진 롤은 출하가 용이하고, 특히, 대량의 박막 집적회로(13)의 출하에 유리하 다. 또한, 다수의 박막 집적회로(13)는 개개가 분단된 상태라면 취급이 곤란하지만, 본 발명에 의해 제공되는 롤은 감겨진 상태이기 때문에, 취급이 용이하고, 박막 집적회로(13)의 파괴나 손상을 방지할 수 있다.
[실시형태 4]
본 발명에 따른 IC 칩의 제조방법에 대하여 도면을 참조하여 설명한다.
먼저, 절연 표면을 가진 기판(100) 위에 박리층(101∼103)을 형성한다(도 5(A)). 절연 표면을 가진 기판(100)은 유리 기판, 석영 기판, 플라스틱 기판, 아크릴 등의 가요성 합성 수지로 형성된 수지 기판, 금속 기판, 실리콘 기판 등에 상당한다. 또한, 실리콘 기판을 사용하는 경우에는, 박리층을 제공하지 않아도 좋다.
박리층(101∼103)은 스퍼터링법이나 플라즈마 CVD법 등에 의해 형성된, 규소를 함유하는 층이다. 규소를 함유하는 층은, 비정질 반도체층, 비정질 상태와 결정 상태가 혼재한 세미아모르퍼스 반도체층, 결정성 반도체층 등에 상당한다.
박리층(101∼103) 각각은 공지의 수단(스퍼터링법이나 플라즈마 CVD법 등)에 의해, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 니오브(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 규소(Si)로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 된 층으로 형성된다. 각 박리층은 단층 구조를 가질 수도 있고 또는 적층 구조를 가질 수도 있다.
박리층(101∼103)은 기판(100) 위에 선택적으로 형성된다. 이때의 상면도를 도 8에 나타낸다. 또한, 도 5(A) 및 도 5(B) 각각은 도 8의 A-B선을 따라 취한 단면도를 나타낸다. 이와 같은 선택적인 형성은, 박리층(101∼103)을 제거한 후, 이 박리층(101∼103) 위에 제공된 다수의 박막 집적회로(112, 118, 119)가 비산(飛散)하지 않도록 하기 위해 행하는 처리이다.
다음에, 박리층(101∼103) 위에 하지(下地) 절연막(104)을 형성한다. 이어서, 하지 절연막(104) 위에 소자 군(群)(105)을 형성한다. 소자 군(105)은 박막트랜지스터, 용량 소자, 저항 소자, 다이오드 등을 다수 형성한 것이다. 다음에, 소자 군(105)을 덮도록 절연막(108)을 형성하고, 이 절연막(108) 위에 절연막(109)을 형성한다. 이어서, 절연막(109) 위에, 안테나로서 기능하는 도전층(110)을 형성한다. 그리고, 도전층(110) 위에, 보호막으로서 기능하는 절연막(111)을 형성한다. 상기 공정을 거쳐, 소자 군(105)과 도전층(110)을 포함하는 박막 집적회로(112, 118, 119)가 완성된다.
절연막(108, 109, 111)은 유기 재료 또는 무기 재료로 형성된다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 에폭시 등이 사용된다. 또한, 절연막(108, 109, 111)은 실록산으로 형성될 수도 있다. 실록산이란, 규소(Si)와 산소(O)의 결합으로 형성된 골격 구조를 가지고, 치환기로서, 수소를 함유하는 유기기(예를 들어, 알킬기, 또는 방향족 탄화수소), 플루오로기, 또는 수소를 함유하는 유기기와 플루오로기가 사용된다. 또한, 무기 재료에는, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등의 재료가 사용된다.
박리층(101∼103)을 선택적으로 형성하는 대신에, 박막 집적회로(112, 118, 119)의 비산을 방지하기 위해, 절연막(111)의 막 두께를 두껍게 할 수도 있다. 절연막(111)의 막 두께를 통상보다 두껍게 하면, 이 절연막(111)의 무게에 의해, 박막 집적회로(112, 118, 119)의 비산이 방지될 수 있다.
다음에, 박막 집적회로(112, 118, 119)들 사이에 개구부(114∼117)를 형성하여, 박리층(101∼103)을 노출시킨다(도 5(B)). 개구부(114∼117)는 마스크를 이용한 에칭이나 다이싱 등에 의해 형성된다.
이어서, 박리층(101∼103)을 제거하기 위한 에칭제를 개구부(114∼117)에 도입하여, 박리층(101∼103)을 서서히 후퇴시켜 제거한다(도 6(A)). 에칭제로서는, 할로겐 불화물을 함유하는 기체 또는 액체를 사용한다. 예를 들어, 할로겐 불화물로서, 3불화염소(ClF3)가 사용된다.
또는, 할로겐 불화물로서, 3불화질소(NF3), 3불화브롬(BrF3), 불화수소(HF)가 사용될 수도 있다. 또한, 규소를 함유하는 층을 형성한 경우에는 박리층으로서 불화수소가 사용된다.
또한, 상기한 바와 같이, 본 공정에서는 박리층(101∼103)을 선택적으로 형성하였기 때문에, 이 박리층(101∼103)의 제거 후, 절연막(104)의 일부는 제1 기판(100)에 밀착한 상태에 있다. 따라서, 박막 집적회로(112, 118, 119)의 비산이 방지될 수 있다.
다음에, 박막 집적회로(112, 118, 119) 각각의 제1 면을 제2 기판(121)에 접착시킨다. 그에 따라, 박막 집적회로(112, 118, 119)가 제1 기판(100)으로부터 박 리된다.
상기 공정에서는, 절연막(104)의 일부가 제1 기판(100) 위에 잔존하고 있지만, 본 발명이 이것에 한정되지 않는다. 제1 기판(100)과 절연막(104) 사이의 밀착성이 약한 경우, 상기 공정을 거치면, 제1 기판(100)으로부터 절연막(104)이 완전히 박리된다.
다음에, 박막 집적회로(112, 118, 119)의 제2 면을 제3 기판(122)에 접착시킴과 동시에, 박막 집적회로(112, 118, 119)를 제2 기판(121)과 제3 기판(122) 사이에 봉지한다(도 6(B)). 그러면, 박막 집적회로(112, 118, 119)는 제2 기판(121)과 제3 기판(122)에 의해 봉지된 상태가 된다.
다음에, 박막 집적회로(112, 118, 119)들 사이에서 제2 기판(121)과 제3 기판(122) 각각의 일부를 다이싱, 스크라이빙 또는 레이저 커팅법에 의해 절단한다. 그러면, 봉지된 IC 칩이 완성된다(도 7(A) 및 도 7(B)).
상기 공정을 거쳐 완성한 봉지된 IC 칩은 5 mm평방 (25 ㎟) 이하, 바람직하게는 0.3 mm평방(0.09 ㎟)∼4 mm평방(16 ㎟)의 크기를 가진다.
또한, 실리콘 기판을 사용하지 않는 경우의 본 발명에 따른 IC 칩에는 절연 기판 위에 형성된 박막 집적회로를 사용하기 때문에, 이 IC 칩은, 원형의 실리콘 기판으로부터 형성된 칩과 비교하여, 모체 기판 형상에 제약이 적다. 따라서, IC 칩의 생산성을 높여, 대량생산을 행할 수 있다. 그 결과, IC 칩의 비용을 삭감할 수 있다. 또한, 본 발명에 따른 IC 칩에는, 0.2 ㎛ 이하, 대표적으로는 40 nm∼170 nm, 바람직하게는 50 nm∼150 nm의 막 두께의 반도체막이 사용되고, 따라서, 이 IC 칩은 실리콘 기판으로부터 형성된 칩과 비교하여 매우 박형이 된다. 그 결과, 물품에 실장하여도 박막 집적회로의 존재가 인식되기 어렵고, 위조 방지로 이어진다. 또한, 본 발명에 따른 IC 칩은 실리콘 기판으로부터 형성된 칩과 비교하여, 전자파 흡수의 우려가 없고, 고감도의 신호를 수신할 수 있다. 또한, 실리콘 기판을 사용하지 않는 경우, 박막 집적회로는 투광성을 가질 수 있다. 그 결과, 본 발명에 따른 IC 칩은 다양한 물품에 응용될 수 있고, 예를 들어, 물품의 인쇄면에 실장하여도 디자인성을 손상시키는 일이 없다. 본 실시형태는 상기 실시형태들 중 어느 하나와도 자유롭게 조합될 수 있다.
[실시예 1]
본 발명에 따른 라미네이팅 시스템을 사용하여 제조되는 IC 칩은 다수의 소자와, 안테나로서 기능하는 도전층을 가진다. 다수의 소자는, 예를 들어, 박막트랜지스터, 용량 소자, 저항 소자, 다이오드 등에 상당한다.
IC 칩(210)은 비접촉으로 데이터를 교신하는 기능을 가지고, 다양한 회로를 구성한다. 예를 들어, 전원 회로(211), 클록 발생 회로(212), 데이터 복조/변조 회로(213), 제어회로(214)(예를 들어, CPU나 MPU 등에 대응함), 인터페이스 회로(215), 메모리(216), 데이터 버스(217), 안테나(안테나 코일이라고도 칭함)(218) 등이 제공된다(도 9).
전원 회로(211)는 안테나(218)로부터 입력된 AC 신호에 기초하여, 상기 각 회로에 공급되는 각종 전원을 생성하는 회로이다. 클록 발생 신호(212)는 안테나(218)로부터 입력된 AC 신호에 기초하여, 상기 각 회로에 공급되는 각종 클록을 생성하는 회로이다. 데이터 복조/변조 회로(213)는 리더/라이터(reader/writer)(219)와 교신하는 데이터를 복조/변조하는 기능을 가진다. 제어회로(214)는, 예를 들어, 중앙 처리 유닛(CPU)이나 마이크로프로세서 유닛(MPU) 등에 상당하고, 다른 회로들을 제어하는 기능을 가진다. 안테나(218)는 전자파의 송수신을 행하는 기능을 가진다. 리더/라이터(219)는 박막 집적회로와의 교신, 박막 집적회로의 제어, 및 박막 집적회로의 데이터에 관한 처리를 제어한다.
또한, 박막 집적회로에 의해 구성되는 회로는 상기 구성에 한정되지 않고, 예를 들어, 전원 전압의 리미터 회로나 암호 처리 전용 하드웨어와 같은 다른 구성 요소를 추가한 구성이 사용될 수도 있다.
[실시예 2]
본 발명에 따른 라미네이팅 시스템을 사용하여 제조되는 IC 칩의 용도는 광범위하다. 예를 들어, 지폐, 경화, 유기증권류, 무기명 채권류, 증서류(운전 면허증이나 주민등록증 등(도 10(A)), 포장용 용기류(포장지나 병 등(도 10(B)), 기록 매체(DVD 소프트웨어나 비디오 테이프 등(도 10(C)). 탈 것류(자전거 등(도 10(D)), 신변용품(가방이나 안경 등(도 10(E)), 식료품, 의류, 생활용품류, 전자 기기류 등에 IC 칩(210)을 제공하여 사용할 수 있다. 전자 기기란, 액정 표시장치, EL 표시장치, 텔레비전 장치(단순히 텔레비전, 또는 텔레비전 수상기라고도 부름), 및 휴대 전화기 등을 가리킨다.
또한, IC 칩은 물품의 표면에 붙이거나, 물품에 묻거나 하여, 물품에 고정된다. 예를 들어, 책이라면 종이에 IC 칩을 묻거나, 유기수지로 된 패키지라면 이 유기수지에 IC 칩을 묻거나 하면 된다. 지폐, 경화, 유가증권류, 무기명 채권류, 증서류 등에 IC 칩을 제공함으로써, 위조를 방지할 수 있다. 또한, 포장용 용기류, 기록 매체, 신변용품, 식료품, 의류, 생활용품류, 전자 기기 등에 IC 칩을 제공함으로써, 검품 시스템이나 대여점의 시스템 등의 효율화를 도모할 수 있다. 탈 것류에 IC 칩을 제공함으로써, 위조나 도난을 방지할 수 있다.
또한, IC 칩을 물건의 관리나 유통 시스템에 응용함으로써, 시스템의 고기능화를 도모할 수 있다. 예를 들어, 표시부(294)를 포함하는 휴대 단말기의 측면에 리더/라이터(295)를 제공하고, 물품(297)의 측면에 IC 칩(296)을 제공하는 경우를 들 수 있다(도 11(A)). 이 경우, 리더/라이터(295)에 IC 칩(296)을 보유시키면, 물품(297)의 원재료나 원산지, 유통 과정의 이력 등의 정보가 표시부(294)에 표시되는 시스템으로 되어 있다. 또한, 다른 예로서, 컨베이어 벨트 옆쪽에 리더/라이터(295)를 제공할 수도 있다(도 11(B)). 이 경우, 물품(297)의 측면에 제공된 IC 칩(296)을 사용하여, 물품(297)의 검품을 간단하게 행할 수 있다.
도 1은 본 발명에 따른 라미네이팅 시스템을 설명하는 도면.
도 2는 본 발명에 따른 라미네이팅 시스템을 설명하는 도면.
도 3은 본 발명에 따른 라미네이팅 시스템을 설명하는 도면.
도 4는 본 발명에 따른 라미네이팅 시스템을 설명하는 도면.
도 5(A) 및 도 5(B)는 IC 칩의 제조방법을 설명하는 도면.
도 6(A) 및 도 6(B)는 IC 칩의 제조방법을 설명하는 도면.
도 7(A) 및 도 7(B)는 IC 칩의 제조방법을 설명하는 도면.
도 8은 IC 칩의 제조방법을 설명하는 도면.
도 9는 IC 칩을 설명하는 도면.
도 10(A)∼도 10(E)는 IC 칩의 사용 형태에 대하여 설명하는 도면.
도 11(A) 및 도 11(B)는 IC 칩의 사용 형태에 대하여 설명하는 도면.
도 12(A) 및 도 12(B)는 본 발명에 따른 롤을 설명하는 도면.
도 13은 본 발명에 따른 IC 칩을 설명하는 도면.

Claims (12)

  1. 제1 기판과 제2 기판 사이에 배치되는 박막 집적회로로서,
    하지 절연막;
    상기 하지 절연막 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 도전층; 및
    상기 박막트랜지스터 위의 절연막을 포함하는 상기 박막 집적회로를 포함하고,
    상기 박막 집적회로는 상기 제1 기판과 상기 제2 기판으로 봉지(封止)되어 있고, 상기 제1 기판은 상기 박막 집적회로 외측의 영역에서 상기 제2 기판과 접하여 있는, 반도체장치.
  2. 제1 기판과 제2 기판 사이에 배치되는 박막 집적회로로서,
    하지 절연막;
    상기 하지 절연막 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 도전층; 및
    상기 박막트랜지스터 위의 절연막을 포함하는 상기 박막 집적회로를 포함하고,
    상기 박막 집적회로는 상기 제1 기판과 상기 제2 기판으로 봉지(封止)되어 있고, 상기 제1 기판은 상기 제1 기판과 상기 제2 기판의 가장자리부에서 상기 제2 기판과 접하여 있는, 반도체장치.
  3. 제1 기판과 제2 기판 사이에 배치되는 박막 집적회로로서,
    하지 절연막;
    상기 하지 절연막 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 도전층; 및
    상기 박막트랜지스터 위의 절연막을 포함하는 상기 박막 집적회로를 포함하고,
    상기 박막 집적회로는 상기 제1 기판과 상기 제2 기판으로 봉지(封止)되어 있고, 상기 제1 기판은 상기 박막 집적회로 외측의 영역에서 상기 제2 기판과 접하여 있고,
    상기 제1 기판과 상기 제2 기판 중 어느 하나 또는 모두에 도전성 재료가 코팅되어 있는, 반도체장치.
  4. 제1 기판과 제2 기판 사이에 배치되는 박막 집적회로로서,
    하지 절연막;
    상기 하지 절연막 위의 박막트랜지스터;
    상기 박막트랜지스터 위의 도전층; 및
    상기 박막트랜지스터 위의 절연막을 포함하는 상기 박막 집적회로를 포함하고,
    상기 박막 집적회로는 상기 제1 기판과 상기 제2 기판으로 봉지(封止)되어 있고, 상기 제1 기판은 상기 제1 기판과 상기 제2 기판의 가장자리부에서 상기 제2 기판과 접하여 있고,
    상기 제1 기판과 상기 제2 기판 중 어느 하나 또는 모두에 도전성 재료가 코팅되어 있는, 반도체장치.
  5. 제1 기판과 제2 기판 사이에 배치되는 박막 집적회로로서,
    하지 절연막,
    상기 하지 절연막 위의, 박막트랜지스터와 용량 소자를 포함하는 소자 군(群),
    상기 소자 군을 덮는 제1 절연막,
    상기 제1 절연막 위의, 상기 소자 군에 전기적으로 접속된 제1 도전층, 및
    상기 제1 도전층 위의 제2 절연막을 포함하는 상기 박막 집적회로와;
    상기 제1 기판 또는 상기 제2 기판에 부착되는 제2 도전층을 포함하고,
    상기 박막 집적회로는 상기 제1 기판과 상기 제2 기판으로 봉지(封止)되어 있고, 상기 제1 기판은 상기 박막 집적회로 외측의 영역에서 상기 제2 기판과 접하여 있고,
    상기 제2 도전층은 안테나이며, 상기 제1 도전층에 전기적으로 접속되어 있는, 반도체장치.
  6. 제1 기판과 제2 기판 사이에 배치되는 박막 집적회로로서,
    하지 절연막,
    상기 하지 절연막 위의, 박막트랜지스터와 용량 소자를 포함하는 소자 군(群),
    상기 소자 군을 덮는 제1 절연막,
    상기 제1 절연막 위의, 상기 소자 군에 전기적으로 접속된 제1 도전층, 및
    상기 제1 도전층 위의 제2 절연막을 포함하는 상기 박막 집적회로와;
    상기 제1 기판 또는 상기 제2 기판에 부착되는 제2 도전층을 포함하고,
    상기 박막 집적회로는 상기 제1 기판과 상기 제2 기판으로 봉지(封止)되어 있고, 상기 제1 기판은 상기 제1 기판과 상기 제2 기판의 가장자리부에서 상기 제2 기판과 접하여 있고,
    상기 제2 도전층은 안테나이며, 상기 제1 도전층에 전기적으로 접속되어 있는, 반도체장치.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 절연막은 산화규소, 질화규소, 산화질화규소, 및 질화산화규소로 이루어진 군에서 선택되는 재료를 포함하는, 반도체장치.
  8. 제 5 항 또는 제 6 항에 있어서, 상기 제1 절연막은 산화규소, 질화규소, 산화질화규소, 및 질화산화규소로 이루어진 군에서 선택되는 재료를 포함하는, 반도체장치.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 제1 기판과 상기 제2 기판 각각이 수지를 포함하는, 반도체장치.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 제1 기판과 상기 제2 기판 각각이 섬유질 재료를 포함하는, 반도체장치.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 도전층이 안테나인, 반도체장치.
  12. 제 5 항 또는 제 6 항에 있어서, 상기 제1 기판과 상기 제2 기판 중 어느 하나 또는 모두에 도전성 재료가 코팅되어 있는, 반도체장치.
KR1020097002823A 2004-06-02 2005-05-31 반도체장치 KR101020661B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004165104 2004-06-02
JPJP-P-2004-165104 2004-06-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027881A Division KR101175277B1 (ko) 2004-06-02 2006-12-29 라미네이팅 시스템

Publications (2)

Publication Number Publication Date
KR20090027772A KR20090027772A (ko) 2009-03-17
KR101020661B1 true KR101020661B1 (ko) 2011-03-09

Family

ID=35463135

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020127002467A KR101226260B1 (ko) 2004-06-02 2005-05-31 반도체장치 제조방법
KR1020097002823A KR101020661B1 (ko) 2004-06-02 2005-05-31 반도체장치
KR1020097000399A KR100970194B1 (ko) 2004-06-02 2005-05-31 반도체장치 제조방법
KR1020117022507A KR101187403B1 (ko) 2004-06-02 2005-05-31 반도체장치 제조방법
KR1020067027881A KR101175277B1 (ko) 2004-06-02 2006-12-29 라미네이팅 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127002467A KR101226260B1 (ko) 2004-06-02 2005-05-31 반도체장치 제조방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020097000399A KR100970194B1 (ko) 2004-06-02 2005-05-31 반도체장치 제조방법
KR1020117022507A KR101187403B1 (ko) 2004-06-02 2005-05-31 반도체장치 제조방법
KR1020067027881A KR101175277B1 (ko) 2004-06-02 2006-12-29 라미네이팅 시스템

Country Status (6)

Country Link
US (3) US8123896B2 (ko)
EP (1) EP1774595A4 (ko)
JP (1) JP4579057B2 (ko)
KR (5) KR101226260B1 (ko)
CN (3) CN101527270B (ko)
WO (1) WO2005119781A1 (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1709688A4 (en) 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
CN1934707B (zh) * 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
KR101226260B1 (ko) * 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011665A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
US20150287660A1 (en) 2007-01-05 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
CN101499479B (zh) 2004-08-23 2010-11-03 株式会社半导体能源研究所 无线芯片及其制造方法
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7776656B2 (en) 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1920459A4 (en) 2005-08-12 2012-07-25 Semiconductor Energy Lab METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
WO2007063786A1 (en) 2005-11-29 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070183184A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
JP4799204B2 (ja) * 2006-02-09 2011-10-26 株式会社半導体エネルギー研究所 温度センサ素子、表示装置および半導体装置
CN101385039B (zh) * 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
JP4910689B2 (ja) * 2006-06-12 2012-04-04 ブラザー工業株式会社 タグテープロール製造装置
EP2038818B1 (en) 2006-06-26 2014-10-15 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
TWI433306B (zh) * 2006-09-29 2014-04-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101549530B1 (ko) * 2008-05-23 2015-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20110027760A (ko) * 2008-06-06 2011-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR102026604B1 (ko) 2008-07-10 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100947350B1 (ko) * 2008-08-26 2010-03-15 (주)상아프론테크 엘씨디 기판 적재 카세트용 바아
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8361840B2 (en) * 2008-09-24 2013-01-29 Eastman Kodak Company Thermal barrier layer for integrated circuit manufacture
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
KR101020087B1 (ko) * 2009-09-23 2011-03-09 한국철강 주식회사 광기전력 장치의 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US10541160B2 (en) 2009-12-29 2020-01-21 Nikon Corporation Substrate case and substrate accommodation apparatus
JP2011186590A (ja) * 2010-03-05 2011-09-22 Dainippon Printing Co Ltd 非接触ｉｃカード、非接触ｉｃカードの製造方法
JP5616119B2 (ja) * 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
DE102011112964A1 (de) * 2011-09-15 2013-03-21 Evonik Industries Ag PV-PSA-Laminat durch PSA-Lamination auf einen Release-Film
KR101284666B1 (ko) * 2011-11-01 2013-07-10 현대다이모스(주) 연질 슬라브재와 피복의 부착장치 및 피복 지그
KR101603964B1 (ko) * 2012-06-22 2016-03-16 가부시키가이샤 씽크. 라보라토리 인쇄회로 기판 및 그 제조장치 및 제조방법
US20140087198A1 (en) * 2012-09-26 2014-03-27 Web Industries, Inc. Prepreg tape slitting method and apparatus
CN105474355B (zh) 2013-08-06 2018-11-13 株式会社半导体能源研究所 剥离方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
WO2015083029A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9427949B2 (en) 2013-12-03 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
US10315399B2 (en) * 2013-12-31 2019-06-11 Entrotech, Inc. Methods for application of polymeric film and related assemblies
JP2016021560A (ja) 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 剥離装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
JP6815096B2 (ja) 2015-05-27 2021-01-20 株式会社半導体エネルギー研究所 剥離装置
KR102632066B1 (ko) 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
CN106469772B (zh) * 2015-08-18 2018-01-05 江苏诚睿达光电有限公司 一种基于滚压式的热塑性树脂光转换体贴合封装led的工艺方法
CN106469768B (zh) * 2015-08-18 2018-02-02 江苏诚睿达光电有限公司 一种异形有机硅树脂光转换体贴合封装led的装备系统
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP6312270B2 (ja) * 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
WO2018004684A1 (en) 2016-07-01 2018-01-04 Intel Corporation Semiconductor packages with antennas
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102028027B1 (ko) * 2017-03-14 2019-10-04 (주)잉크테크 반도체 칩의 전자파 차폐막 형성 장치 및 방법
CN109748090A (zh) * 2017-11-02 2019-05-14 何崇文 贴拆板机台及其加工方法
KR102154811B1 (ko) * 2018-10-29 2020-09-11 한국기계연구원 필름 전사 방법
AR118939A1 (es) * 2020-05-15 2021-11-10 Marisa Rosana Lattanzi Máquina combinada para elaborar separadores laminares de productos que se contienen en cajas y cajones
KR102288594B1 (ko) * 2021-02-26 2021-08-11 주식회사 이송이엠씨 박막 fmcl 제조 장치 및 박막 fmcl 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203898A (ja) * 2001-12-28 2003-07-18 Seiko Epson Corp 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP2004094492A (ja) * 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
DE3325578C2 (de) * 1983-07-15 1985-11-14 Held, Kurt, 7218 Trossingen Doppelbandpresse zur kontinuierlichen Herstellung von Laminaten
US4743334A (en) * 1986-02-19 1988-05-10 D&K Custom Machine Design, Inc. Double sided laminating machine
JPH0219271A (ja) 1988-07-06 1990-01-23 Toshiba Corp 半導体装置用テーピング部品
US4897662A (en) * 1988-12-09 1990-01-30 Dallas Semiconductor Corporation Integrated circuit with wireless freshness seal
US5203941A (en) * 1989-10-19 1993-04-20 Avery Dennison Corporation Process for manufacturing plastic siding panels with outdoor weatherable embossed surfaces
DE69108062T2 (de) * 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JPH0621443Y2 (ja) 1991-11-21 1994-06-08 株式会社ニッショー 減圧採血管
JPH0774282B2 (ja) 1992-01-29 1995-08-09 ゼネラル・エレクトリック・カンパニイ アクリルコ―トしたポリカ―ボネ―ト物品の製造方法
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5807772A (en) * 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07134572A (ja) * 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3175894B2 (ja) * 1994-03-25 2001-06-11 株式会社半導体エネルギー研究所 プラズマ処理装置及びプラズマ処理方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3698749B2 (ja) * 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5705022A (en) * 1995-06-08 1998-01-06 International Business Machines Corporation Continuous lamination of electronic structures
EP1286386A1 (en) 1995-08-04 2003-02-26 Seiko Epson Corporation Thin film transistor fabrication method
JP3647523B2 (ja) * 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
US6569716B1 (en) * 1997-02-24 2003-05-27 Sanyo Electric Co., Ltd. Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3552500B2 (ja) * 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
WO1999026290A1 (en) 1997-11-13 1999-05-27 Seiko Epson Corporation Semiconductor integrated circuit, operating status detector, and electronic equipment
US6922134B1 (en) * 1998-04-14 2005-07-26 The Goodyear Tire Rubber Company Programmable trimmer for transponder
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6447448B1 (en) * 1998-12-31 2002-09-10 Ball Semiconductor, Inc. Miniature implanted orthopedic sensors
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP4332925B2 (ja) * 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
JP4359357B2 (ja) * 1999-03-09 2009-11-04 株式会社瑞光 ヒートシール装置
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4316767B2 (ja) * 2000-03-22 2009-08-19 株式会社半導体エネルギー研究所 基板処理装置
JP4347496B2 (ja) * 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP3475237B2 (ja) 2000-07-24 2003-12-08 東京大学長 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
JP3941362B2 (ja) 2000-09-08 2007-07-04 日立化成工業株式会社 電子タグとそれを用いた電子標識
JP4373595B2 (ja) * 2000-09-25 2009-11-25 株式会社東芝 コンピュータシステム
US6484780B2 (en) * 2001-03-21 2002-11-26 Card Technology Corporation Card laminator and method of card lamination
CA2396832C (en) * 2001-05-23 2008-12-16 Phonak Ag Method of generating an electrical output signal and acoustical/electrical conversion system
JP2003016405A (ja) 2001-06-28 2003-01-17 Toppan Printing Co Ltd Ｉｃタグ装着方法
JP2003016414A (ja) * 2001-07-05 2003-01-17 Toppan Printing Co Ltd 非接触方式ｉｃチップ付きシート及びその製造方法
JP2003086706A (ja) 2001-09-13 2003-03-20 Sharp Corp 半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器
US20040207011A1 (en) * 2001-07-19 2004-10-21 Hiroshi Iwata Semiconductor device, semiconductor storage device and production methods therefor
EP2565924B1 (en) * 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
JP2003037352A (ja) * 2001-07-25 2003-02-07 Nitto Denko Corp 配線回路基板の製造方法
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6872658B2 (en) * 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
FR2833844B1 (fr) * 2001-12-21 2004-11-26 Airinspace Ltd Dispositif mobile d'isolement aeraulique contre la contamination aeroportee, a geometrie variable de diffusseur d'air
US6883573B2 (en) * 2002-04-04 2005-04-26 Japan Servo Co., Ltd. Lamination system
JP4215998B2 (ja) 2002-04-30 2009-01-28 リンテック株式会社 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置
US6715524B2 (en) * 2002-06-07 2004-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. DFR laminating and film removing system
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
JP2004110906A (ja) * 2002-09-17 2004-04-08 Renesas Technology Corp 半導体記憶装置
JP4012025B2 (ja) * 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101032337B1 (ko) * 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
JP4637588B2 (ja) 2003-01-15 2011-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US7011130B2 (en) * 2003-10-17 2006-03-14 Primera Technology, Inc. Laminator for applying a protective layer to a disc
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
EP1709688A4 (en) * 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
CN1934707B (zh) 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101226260B1 (ko) * 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011665A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
CN101499479B (zh) * 2004-08-23 2010-11-03 株式会社半导体能源研究所 无线芯片及其制造方法
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7621043B2 (en) * 2005-11-02 2009-11-24 Checkpoint Systems, Inc. Device for making an in-mold circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203898A (ja) * 2001-12-28 2003-07-18 Seiko Epson Corp 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP2004094492A (ja) * 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード

Also Published As

Publication number Publication date
WO2005119781A1 (en) 2005-12-15
JP4579057B2 (ja) 2010-11-10
CN1993829B (zh) 2010-06-02
CN101789378A (zh) 2010-07-28
US20080044940A1 (en) 2008-02-21
US8123896B2 (en) 2012-02-28
CN1993829A (zh) 2007-07-04
KR20120030577A (ko) 2012-03-28
EP1774595A1 (en) 2007-04-18
EP1774595A4 (en) 2011-05-18
JP2006019717A (ja) 2006-01-19
CN101789378B (zh) 2012-07-04
US20140220745A1 (en) 2014-08-07
KR101187403B1 (ko) 2012-10-02
CN101527270A (zh) 2009-09-09
KR20070028477A (ko) 2007-03-12
KR20110122204A (ko) 2011-11-09
KR101175277B1 (ko) 2012-08-21
US9536755B2 (en) 2017-01-03
KR20090009996A (ko) 2009-01-23
KR101226260B1 (ko) 2013-01-28
US8698156B2 (en) 2014-04-15
US20090212297A1 (en) 2009-08-27
KR100970194B1 (ko) 2010-07-14
KR20090027772A (ko) 2009-03-17
CN101527270B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101020661B1 (ko) 반도체장치
KR101254277B1 (ko) 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
US7591863B2 (en) Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP4749074B2 (ja) Ｉｃチップの作製方法及び装置
US8426293B2 (en) IC chip and its manufacturing method
JP4749062B2 (ja) 薄膜集積回路を封止する装置及びｉｃチップの作製方法
TWI450386B (zh) 薄膜積體電路製造方法
JP4912627B2 (ja) 薄膜集積回路の作製方法
JP5025103B2 (ja) Ｉｃチップの作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20090211

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101022

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20101228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110302

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140203

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150120

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160127

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20200129

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210127

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220118

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20230117

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240110

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20250106

Start annual number: 15

End annual number: 15