[go: up one dir, main page]

KR102340066B1 - 박리 방법 및 플렉시블 디바이스의 제작 방법 - Google Patents

박리 방법 및 플렉시블 디바이스의 제작 방법 Download PDF

Info

Publication number
KR102340066B1
KR102340066B1 KR1020170036226A KR20170036226A KR102340066B1 KR 102340066 B1 KR102340066 B1 KR 102340066B1 KR 1020170036226 A KR1020170036226 A KR 1020170036226A KR 20170036226 A KR20170036226 A KR 20170036226A KR 102340066 B1 KR102340066 B1 KR 102340066B1
Authority
KR
South Korea
Prior art keywords
layer
resin layer
insulating layer
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170036226A
Other languages
English (en)
Other versions
KR20170115437A (ko
Inventor
슌페이 야마자키
šœ페이 야마자키
야스하루 호사카
사토루 이도지리
켄이치 오카자키
히로키 아다치
다이스케 쿠보타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170115437A publication Critical patent/KR20170115437A/ko
Priority to KR1020210176584A priority Critical patent/KR102498021B1/ko
Application granted granted Critical
Publication of KR102340066B1 publication Critical patent/KR102340066B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H01L27/1266—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L27/1218—
    • H01L27/1225—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Laser Beam Processing (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 비용이 낮고 양산성이 높은 박리 방법을 제공한다.
제작 기판 위에 감광성 및 열 경화성을 갖는 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층 위에 형성하고, 선형 레이저 장치를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리한다. 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역, 또는 개구를 수지층에 형성할 수 있다. 수지층의 제 2 영역 또는 개구와 중첩하도록 외부 접속 단자 등으로서 기능하는 도전층을 형성한 경우, 분리에 의하여 상기 도전층이 노출된다.

Description

박리 방법 및 플렉시블 디바이스의 제작 방법{PEELING METHOD AND MANUFACTURING METHOD OF FLEXIBLE DEVICE}
본 발명의 일 형태는 박리 방법 및 플렉시블 디바이스의 제작 방법에 관한 것이다. 본 발명의 일 형태는 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다. 본 발명의 일 형태는 가요성을 갖는 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태가 속하는 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어, 터치 센서 등), 입출력 장치(예를 들어, 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한, 촬상 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
유기 EL(Electro Luminescence) 소자나 액정 소자가 적용된 표시 장치가 알려져 있다. 그 외에도 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 갖는 발광 장치, 전기 영동 방식 등에 의하여 표시하는 전자 페이퍼 등도 표시 장치의 일례로서 들 수 있다.
유기 EL 소자의 기본적인 구성은 한 쌍의 전극 사이에 발광성 유기 화합물을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이러한 유기 EL 소자가 적용되면, 얇고, 가볍고, 콘트라스트가 높고, 또한 소비전력이 낮은 표시 장치를 구현할 수 있다.
특허문헌 1에는 유기 EL 소자가 적용된 플렉시블 발광 장치가 개시(開示)되어 있다.
일본국 특개 2014-197522호 공보
플렉시블 디스플레이로 대표되는 플렉시블 디바이스는 가요성을 갖는 기판(필름) 위에 트랜지스터 등의 반도체 소자나 그 외의 소자를 형성함으로써 구현될 수 있다. 그러나, 가요성을 갖는 기판은 유리 기판 등에 비하여 내열성이 낮기 때문에 가요성을 갖는 기판 위에 트랜지스터 등을 직접 형성하는 방법에 의해서는 트랜지스터의 전기 특성 및 신뢰성을 향상할 수 없는 경우가 있다.
그래서, 특허문헌 1에 개시되어 있는 바와 같이, 박리층이 형성된 기판 위에 형성한 반도체 소자나 발광 소자 등을 박리하여 플렉시블 기판으로 전치하는 방법이 검토되고 있다. 이 방법을 사용하면, 반도체 소자의 형성 온도를 높일 수 있어, 신뢰성이 매우 높은 플렉시블 디바이스를 제작할 수 있다.
본 발명의 일 형태는 신규 박리 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 비용이 낮고 양산성이 높은 박리 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 박리를 수행하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 신규 플렉시블 디바이스 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 플렉시블 디바이스를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 플렉시블 디바이스를 낮은 온도에서 제작하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 제작 공정이 간략화된 플렉시블 디바이스의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 비용이 낮고 양산성이 높은 플렉시블 디바이스의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 플렉시블 디바이스를 제작하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 곡면을 갖는 디바이스를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 가벼운 플렉시블 디바이스를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 얇은 플렉시블 디바이스를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 반복적으로 휠 수 있는 플렉시블 디바이스를 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 이들 과제 모두를 반드시 해결할 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 외의 과제를 추출할 수 있다.
(1)본 발명의 일 형태는 감광성 및 열 경화성을 갖는 재료를 사용하여 제작 기판 위에 두께가 0.1μm 이상 3μm 이하인 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층 위에 형성하고, 선형 레이저 장치를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
상기 (1)에서 수지층은 점도가 5cP 이상 100cP 미만, 더 바람직하게는 10cP 이상 50cP 미만인 용액을 사용하여 형성되는 것이 바람직하다.
상기 (1)에서 수지층은 스핀 코터를 사용하여 형성되는 것이 바람직하다.
상기 (1)에서 수지층은 상기 재료를 제 1 온도에서 가열함으로써 형성되고, 트랜지스터는 제 1 온도 이하의 온도에서 형성되는 것이 바람직하다.
상기 (1)에서 선형 레이저 장치를 사용하여 제작 기판 측으로부터 수지층에 광을 조사하는 것이 바람직하다.
(2)본 발명의 일 형태는 감광성 및 열 경화성을 갖는 재료를 사용하여 제작 기판 위에 두께가 0.1μm 이상 3μm 이하인 제 1 막을 형성하고, 포토리소그래피법을 사용하여 제 1 막에 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 형성하고, 제 1 막을 제 1 온도에서 가열함으로써 제 1 영역 및 제 2 영역을 갖는 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층 위에 형성하고, 수지층의 제 2 영역과 중첩하도록 도전층을 형성하고, 선형 레이저 장치를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
(3)본 발명의 일 형태는 감광성 및 열 경화성을 갖는 재료를 사용하여 제작 기판 위에 두께가 0.1μm 이상 3μm 이하인 제 1 막을 형성하고, 포토리소그래피법을 사용하여 제 1 막에 개구를 형성하고, 제 1 막을 제 1 온도에서 가열함으로써 개구를 갖는 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층 위에 형성하고, 수지층의 개구와 중첩하도록 도전층을 형성하고, 선형 레이저 장치를 사용하여 수지층에 광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
상기 (2), (3) 각각에서 도전층은 트랜지스터가 갖는 전극과 동일한 재료 및 동일한 공정에 의하여 형성되는 것이 바람직하다.
본 발명의 일 형태는 상기 (2) 또는 (3)의 박리 방법을 사용하여 트랜지스터와 제작 기판을 분리함으로써 도전층을 노출시키고, 수지층의 개구를 통하여 도전층과 회로 기판을 전기적으로 접속하는 플렉시블 디바이스의 제작 방법이다.
(4)본 발명의 일 형태는 수지층, 수지층 위의 트랜지스터, 및 트랜지스터와 전기적으로 접속되는 표시 소자를 갖는 표시 장치이다. 수지층의 두께는 0.1μm 이상 3μm 이하이다. 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖는다. 수지층은 5% 중량 감소 온도가 400℃ 미만인 것이 바람직하다.
본 발명의 일 형태는 상기 (4)의 표시 장치와, 회로 기판을 갖는 표시 모듈이다. 표시 장치는 도전층을 갖는다. 수지층은 개구를 갖는다. 도전층은 개구를 통하여 회로 기판과 전기적으로 접속된다.
(5)본 발명의 일 형태는 가요성을 갖는 기판, 기판 위의 제 1 수지층, 제 1 수지층 위의 제 1 무기 절연층, 제 1 무기 절연층 위의 제 2 수지층, 제 2 수지층 위의 제 2 무기 절연층, 제 2 무기 절연층 위의 산화물 반도체층, 산화물 반도체층 위의 제 1 게이트 절연층, 제 1 게이트 절연층 위의 제 1 게이트, 산화물 반도체층과 각각 전기적으로 접속되는 소스 및 드레인, 및 소스 또는 드레인과 전기적으로 접속되는 표시 소자를 갖는 표시 장치이다. 제 1 수지층의 두께는 0.1μm 이상 3μm 이하이다. 제 1 수지층은 5% 중량 감소 온도가 400℃ 미만인 것이 바람직하다.
상기 (5)에서 제 2 무기 절연층과 산화물 반도체층 사이에 제 2 게이트를 갖는 것이 바람직하고, 제 2 게이트와 산화물 반도체층 사이에 제 2 게이트 절연층을 갖는 것이 바람직하다.
또는, 상기 (5)에서 제 1 무기 절연층과 제 2 수지층 사이에 제 2 게이트를 갖는 것이 바람직하다. 이때, 제 2 무기 절연층은 제 2 게이트 절연층으로서 기능한다. 또한, 제 2 게이트 및 제 1 무기 절연층 위에 제 3 무기 절연층을 갖는 것이 바람직하다.
(6)본 발명의 일 형태는 가요성을 갖는 기판, 기판 위의 제 1 수지층, 제 1 수지층 위의 제 2 수지층, 제 2 수지층 위의 무기 절연층, 무기 절연층 위의 산화물 반도체층, 산화물 반도체층 위의 제 1 게이트 절연층, 제 1 게이트 절연층 위의 제 1 게이트, 산화물 반도체층과 각각 전기적으로 접속되는 소스 및 드레인, 제 1 수지층과 제 2 수지층 사이의 제 2 게이트, 및 소스 또는 드레인과 전기적으로 접속되는 표시 소자를 갖는 표시 장치이다. 무기 절연층은 제 2 게이트 절연층으로서 기능한다. 제 1 수지층의 두께는 0.1μm 이상 3μm 이하이다.
본 발명의 일 형태는 상기 (5) 또는 (6)의 표시 장치와, 회로 기판을 갖는 표시 모듈이다. 표시 장치는 도전층을 갖는다. 제 1 수지층은 개구를 갖는다. 도전층은 개구를 통하여 회로 기판과 전기적으로 접속된다.
본 발명의 일 형태는 상술한 구성 중 어느 것을 갖는 표시 장치를 갖고, 플렉시블 프린트 회로(Flexible printed circuit, 이하 FPC라고 나타냄) 또는 TCP(Tape Carrier Package) 등의 커넥터가 제공된 모듈, 또는 COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 집적 회로(IC)가 실장된 모듈 등의 모듈이다.
본 발명의 일 형태에서는 상술한 구성이 표시 장치가 아니라 발광 장치 또는 입출력 장치(터치 패널 등)에 작용되어도 좋다.
본 발명의 일 형태는 상술한 구성 중 어느 것을 갖는 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 갖는 전자 기기이다.
본 발명의 일 형태에 따르면, 신규 박리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 비용이 낮고 양산성이 높은 박리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 대형 기판을 사용하여 박리를 수행할 수 있다.
본 발명의 일 형태에 따르면, 신규 플렉시블 디바이스 및 그 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 신뢰성이 높은 플렉시블 디바이스를 제공할 수 있다. 본 발명의 일 형태에 따르면, 플렉시블 디바이스를 낮은 온도에서 제작할 수 있다. 본 발명의 일 형태에 따르면, 제작 공정이 간략화된 플렉시블 디바이스의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 비용이 낮고 양산성이 높은 플렉시블 디바이스의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 대형 기판을 사용하여 플렉시블 디바이스를 제작할 수 있다. 본 발명의 일 형태에 따르면, 곡면을 갖는 디바이스를 제공할 수 있다. 본 발명의 일 형태에 따르면, 가벼운 플렉시블 디바이스를 제공할 수 있다. 본 발명의 일 형태에 따르면, 얇은 플렉시블 디바이스를 제공할 수 있다. 본 발명의 일 형태에 다르면, 반복적으로 휠 수 있는 플렉시블 디바이스를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 2는 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 3은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 4는 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 5는 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 6은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 7은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 8은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 9는 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 10은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 11은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 12는 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 13은 플렉시블 디바이스의 제작 방법의 일례를 나타낸 도면.
도 14는 플렉시블 디바이스의 일례를 나타낸 도면.
도 15는 플렉시블 디바이스의 일례를 나타낸 도면.
도 16은 플렉시블 디바이스의 일례를 나타낸 도면.
도 17은 플렉시블 디바이스의 일례를 나타낸 도면.
도 18은 플렉시블 디바이스의 일례를 나타낸 도면.
도 19는 플렉시블 디바이스의 일례를 나타낸 도면.
도 20은 표시 모듈의 일례를 나타낸 도면.
도 21은 전자 기기의 일례를 나타낸 도면.
도 22는 실시예 1의 가공 부재를 도시한 도면.
도 23은 실시예 1의 결과를 나타낸 사진.
도 24는 실시예 2의 시료를 도시한 도면.
도 25는 실시예 2의 TDS 분석 결과.
도 26은 실시예 3의 트랜지스터의 Id-Vg 특성 결과.
도 27은 실시예 3의 트랜지스터의 Id-Vg 특성 결과.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재하는 실시형태의 내용에 한정하여 해석되는 것은 아니다.
또한, 이하에 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면들 사이에서 공통적으로 사용하고, 그 반복되는 설명은 생략한다. 또한, 같은 기능을 갖는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한, 도면에서의 각 구성의 위치, 크기, 범위 등은, 이해를 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 이 때문에, 개시하는 발명은 도면에 개시된 위치, 크기, 범위 등에 반드시 한정되는 것은 아니다.
또한, "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있다. 또는, 예를 들어, "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
또한, 본 명세서 등에서 "기판"은 기능 회로, 기능 소자, 및 기능막 등 중 적어도 하나를 지지하는 기능을 갖는 것이 바람직하다. 또한, "기판"은 이들을 지지하는 기능을 갖지 않아도 되고, 예를 들어 장치의 표면을 보호하는 기능, 또는 기능 회로, 기능 소자, 및 기능막 등 중 적어도 하나를 밀봉하는 기능 등을 가져도 좋다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 따른 박리 방법 및 플렉시블 디바이스의 제작 방법에 대하여 도 1 내지 도 13을 참조하여 설명한다.
본 발명의 일 형태는 감광성 및 열 경화성을 갖는 재료를 사용하여 제작 기판 위에 두께가 0.1μm 이상 3μm 이하인 수지층을 형성하고, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 수지층 위에 형성하고, 선형 레이저 장치를 사용하여 수지층에 레이저광을 조사하고, 트랜지스터와 제작 기판을 분리하는 박리 방법이다.
트랜지스터의 채널 형성 영역에는 산화물 반도체를 사용한다. 산화물 반도체를 사용함으로써 저온 폴리실리콘(LTPS: Low Temperature Poly-Silicon)을 사용하는 경우보다 공정에서의 최고 온도를 낮게 할 수 있다.
트랜지스터의 채널 형성 영역에 LTPS를 사용하는 경우에는 500℃ 내지 550℃ 정도의 온도를 가할 필요가 있기 때문에, 수지층에 대하여 내열성이 요구된다. 또한, 레이저 결정화의 공정에서의 대미지를 완화하기 위하여 수지층을 후막화할 필요가 있다. 또한, 실리콘의 밴드 갭은 1.1eV로 좁기 때문에, 제작 기판으로부터 트랜지스터를 박리하기 위하여 수지층에 레이저광을 조사할 때, 실리콘이 레이저광을 흡수하는 것을 억제하기 위해서도 수지층을 후막화할 필요가 있다.
한편, 산화물 반도체를 사용한 트랜지스터는 LTPS와 달리 높은 온도에서의 가열 처리가 불필요하고, 350℃ 이하, 또한 300℃ 이하의 온도에서 형성할 수 있다. 따라서, 수지층에 대하여 높은 내열성이 요구되지 않는다. 따라서, 수지층의 내열 온도를 낮게 할 수 있고, 재료 선택의 폭이 넓어진다. 또한, 산화물 반도체를 사용한 트랜지스터는 레이저 결정화의 공정이 불필요하다. 또한, 산화물 반도체는 밴드 갭이 2.0eV 이상 3.5eV 이하(바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상)로 넓고, 실리콘보다 레이저광을 덜 흡수하기 때문에, 박리 공정에 레이저를 사용하는 경우에도 수지층의 두께를 얇게 할 수 있다. 수지층에 대하여 높은 내열성이 요구되지 않고, 이를 박막화할 수 있으면, 디바이스 제작에 필요한 비용의 대폭적인 삭감이 기대된다. 또한, LTPS를 사용하는 경우에 비하여 공정을 간략화할 수 있어 바람직하다.
본 발명의 일 형태에서는, 수지층의 내열 온도 이하의 온도에서 트랜지스터 등을 형성한다. 여기서, 수지층의 내열성은 예를 들어, 가열에 의한 중량 감소율, 구체적으로는 5% 중량 감소 온도 등으로 평가할 수 있다. 수지층의 5% 중량 감소 온도는 예를 들어, 450℃ 이하, 400℃ 이하, 400℃ 미만, 또는 350℃ 미만으로 할 수 있다. 예를 들어, 트랜지스터는 350℃ 이하, 또한 300℃ 이하의 온도에서 제작한다.
본 발명의 일 형태에서는 감광성 재료를 사용하여 수지층을 제작한다. 감광성 재료를 사용함으로써 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다. 예를 들어, 개구를 갖는 수지층, 또는 각각 두께가 다른 2개 이상의 영역을 갖는 수지층을 쉽게 형성할 수 있다. 이로써, 수지층이 백 게이트, 외부 접속 단자, 관통 전극 등을 제작하는 데 방해가 되는 것을 방지할 수 있다.
본 발명의 일 형태에서는 선형 레이저 장치를 사용하여 레이저광을 조사한다. LTPS 등의 제조 라인의 레이저 장치를 사용할 수 있기 때문에, 이들 장치를 유효하게 이용할 수 있다. 선형 레이저 장치는 직사각형으로 집광(선형 레이저 빔으로 성형)하여 수지층에 광을 조사한다.
본 발명의 일 형태에 따른 박리 방법을 사용하여 플렉시블 디바이스를 제작할 수 있다. 도 1 및 도 2를 참조하여 플렉시블 디바이스의 제작 방법의 일례를 설명한다.
우선, 도 1의 (A)에 도시된 바와 같이, 제 1 적층체(110)와 제 2 적층체(120)를 접착층(132)에 의하여 접합한다.
제 1 적층체(110)는 제작 기판(111), 수지층(112), 절연층(113), 트랜지스터를 포함하는 층(114), 및 표시 소자(131)를 갖는다.
여기서, 표시 소자(131)는 중립면에서 10μm 이내에 위치하는 것이 바람직하고, 5μm 이내에 위치하는 것이 더 바람직하고, 2.5μm 이내에 위치하는 것이 더욱 바람직하다.
표시 소자(131)에 EL 소자를 사용하는 경우 등에는, 표시 소자(131)에 밀착성이 낮은 부분이 생길 수 있다. 표시 소자(131)를 중립면에서 가까운 위치에 배치함으로써, 표시 소자(131)에 가해지는 응력을 저감시킬 수 있다. 그리고, 표시 장치의 제작에서의 박리 공정 및 표시 장치를 휘어서 사용하는 경우 등에 막이 박리되는 것을 억제할 수 있다.
수지층(112)은 감광성 및 열 경화성을 갖는 재료를 사용하여 두께 0.1μm 이상 3μm 이하로 형성된다.
트랜지스터를 포함하는 층(114)은 채널 형성 영역에 산화물 반도체를 사용한 트랜지스터를 갖는다.
제 2 적층체(120)는 제작 기판(121), 수지층(122), 절연층(123), 및 기능층(124)을 갖는다.
수지층(122)은 감광성 및 열 경화성을 갖는 재료를 사용하여 두께 0.1μm 이상 3μm 이하로 형성된다. 기능층(124)은 예를 들어, 컬러 필터 등의 착색층, 블랙 매트릭스 등의 차광층, 및 터치 센서 등의 검지 소자 중 적어도 하나를 갖는다.
다음에, 도 1의 (B)에 도시된 바와 같이 제작 기판(111)을 통하여 수지층(112)에 레이저광(160)을 조사한다. 레이저광의 조사에는 선형 레이저 장치를 사용하는 것이 바람직하다. 제작 기판(111)에 대하여 광원을 상대적으로 이동시켜 레이저광을 조사한다. 여기서는, 제작 기판(111)을 제작 기판(121)보다 먼저 분리하는 예를 설명하지만, 이에 한정되지 않는다. 제작 기판(121)을 먼저 분리하는 경우에는 선형 레이저 장치를 사용하여 제작 기판(121)을 통하여 수지층(122)에 레이저광을 조사한다.
다음에, 도 1의 (C)에 도시된 바와 같이 제작 기판(111)과 절연층(113)을 분리한다. 도 1의 (C)에는 수지층(112) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(111) 위에는 수지층의 일부(수지층(112a))가 잔존한다. 절연층(113) 측에 잔존하는 수지층(112)은 도 1의 (B)에서의 수지층(112)에 비하여 박막화되어 있다. 또한, 제작 조건(수지층(112)의 재료, 레이저 조사 조건 등)에 따라서는 제작 기판(111)과 수지층(112)의 계면에서 분리가 일어나는 경우가 있다.
다음에, 도 1의 (D)에 도시된 바와 같이 기판(141)과 노출된 수지층(112)을 접합시킨다. 기판(141)은 가요성을 갖는 것이 바람직하다. 예를 들어, 수지층(112)과 기판(141)은 접착제를 사용하여 접합시킬 수 있다.
다음에, 도 2의 (A)에 도시된 바와 같이 제작 기판(121)을 통하여 수지층(122)에 레이저광(160)을 조사한다. 레이저광의 조사에는 선형 레이저 장치를 사용하는 것이 바람직하다. 제작 기판(121)에 대하여 광원을 상대적으로 이동시켜 레이저광을 조사한다.
다음에, 도 2의 (B)에 도시된 바와 같이 제작 기판(121)과 절연층(123)을 분리한다. 도 2의 (B)에는 수지층(122) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(121) 위에는 수지층의 일부(수지층(122a))가 잔존한다. 절연층(123) 측에 잔존하는 수지층(122)은 도 2의 (A)에서의 수지층(122)에 비하여 박막화되어 있다.
다음에, 도 2의 (C)에 도시된 바와 같이, 기판(151)과 노출된 수지층(122)을 접합시킨다. 기판(151)은 가요성을 갖는 것이 바람직하다.
상술한 공정을 거쳐, 도 2의 (D)에 도시된 플렉시블 디바이스(100)를 제작할 수 있다.
본 발명의 일 형태에 따른 박리 방법 및 플렉시블 디바이스의 제작 방법에서는, 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용함으로써 트랜지스터의 제작 공정을 낮은 온도에서 수행할 수 있다. 또한, 수지층을 얇고 내열성이 낮은 층으로 할 수 있다. 따라서, 수지층의 재료 선택의 폭이 넓고, 비용이 낮고 양산성이 높으며, 대형 기판을 사용하여 박리 및 플렉시블 디바이스의 제작을 수행할 수 있는 등의 장점을 갖는다.
아래에서는, 도 3 내지 도 13을 참조하여 본 발명의 일 형태에 따른 플렉시블 디바이스의 제작 방법에 대하여 더 구체적으로 설명한다. 여기서는, 플렉시블 디바이스로서 트랜지스터 및 유기 EL 소자를 갖는 표시 장치(액티브 매트릭스형 유기 EL 표시 장치라고도 함)를 제작하는 경우를 예로 들어 설명한다. 상기 표시 장치는 기판에 가요성을 갖는 재료를 사용함으로써 접을 수 있는(Foldable) 유기 EL 표시 장치로 할 수 있다.
또한, 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 성막(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법이나 열 CVD법을 사용하여도 좋다. 열 CVD법으로서는 예를 들어, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코트, 딥, 스프레이 도포, 잉크젯, 디스펜스, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터나이프, 슬릿 코트, 롤 코트, 커튼 코트, 나이프 코트 등의 도구(설비)를 사용한 방법에 의하여 형성할 수 있다.
표시 장치를 구성하는 박막은 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는, 차폐 마스크를 사용한 성막 방법에 의하여 섬 형상의 박막을 형성하여도 좋다. 또는, 나노인프린트법, 샌드 블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법, 및 감광성 박막을 형성한 후에 노광 및 현상을 수행하여, 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서 광을 사용하는 경우, 노광에 사용되는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선, KrF 레이저광, 또는 ArF 레이저광 등을 사용할 수도 있다. 또한, 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한, 노광에 사용하는 광으로서 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한, 노광에 사용하는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면 매우 미세하게 가공할 수 있기 때문에 바람직하다. 또한, 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토마스크는 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
[제작 방법의 예 1]
우선, 제작 기판(14) 위에 감광성 및 열 경화성을 갖는 재료를 사용하여 수지층(23)을 형성한다(도 3의 (A) 참조).
구체적으로는, 감광성 및 열 경화성을 갖는 재료를 두께 0.1μm 이상 3μm 이하가 되도록 성막하고 가열함으로써 수지층(23)을 형성한다. 가열에 의하여 수지층(23) 내의 탈가스 성분(예를 들어, 수소, 물 등)을 저감시킬 수 있다. 특히, 수지층(23) 위에 형성하는 각 층의 제작 온도와 같은 온도 또는 그 온도보다 높은 온도에서 가열하는 것이 바람직하다. 예를 들어, 트랜지스터의 제작 온도가 350℃까지인 경우, 수지층(23)이 되는 막을 350℃ 이상 450℃ 이하에서 가열하는 것이 바람직하고, 350℃ 이상 400℃ 이하에서 가열하는 것이 더 바람직하고, 350℃ 이상 400℃ 미만에서 가열하는 것이 더욱 바람직하고, 350℃ 이상 375℃ 미만에서 가열하는 것이 더욱더 바람직하다. 이로써, 트랜지스터의 제작 공정에서의 수지층(23)으로부터의 탈가스를 대폭으로 억제할 수 있다.
본 발명의 일 형태에서는 감광성 재료를 사용하여 수지층(23)이 되는 막을 형성하기 때문에, 광을 사용한 포토리소그래피법에 의하여 상기 막의 일부를 제거할 수 있다. 구체적으로는, 재료를 성막한 후에 용매를 제거하기 위한 가열 처리(프리 베이킹 처리라고도 함)를 수행하고, 그 후에 포토마스크를 사용하여 노광을 수행한다. 그 후에, 현상 처리를 수행함으로써 불필요한 부분을 제거할 수 있다. 또한, 그 후에 가열 처리(포스트 베이킹 처리라고도 함)를 수행하는 것이 바람직하다. 포스트 베이킹 처리에서는 수지층(23) 위에 형성하는 각 층의 제작 온도 이상의 온도에서 가열하는 것이 바람직하다.
수지층(23)은 가요성을 갖는다. 제작 기판(14)은 수지층(23)보다 가요성이 낮다. 제작 기판(14) 위에 수지층(23)을 형성함으로써 수지층(23)의 반송을 쉽게 할 수 있다.
수지층(23)의 형성에는 감광성 폴리이미드 수지(photo sensitive polyimide, PSPI라고도 함)를 사용하는 것이 바람직하다.
또한, 수지층(23)의 형성에 사용할 수 있는 재료로서는, 예를 들어, 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지 등이 있다.
수지층(23)은 스핀 코터를 사용하여 형성되는 것이 바람직하다. 스핀 코팅법을 사용함으로써 대형 기판에 얇은 막을 균일하게 형성할 수 있다.
수지층(23)은 점도가 5cP 이상 500cP 미만, 바람직하게는 점도가 5cP 이상 100cP 미만, 더 바람직하게는 점도가 10cP 이상 50cP 이하인 용액을 사용하여 형성되는 것이 바람직하다. 용액의 점도가 낮을수록 도포가 용이해진다. 또한, 용액의 점도가 낮을수록 기포가 들어가는 것을 억제할 수 있어 양질의 막을 형성할 수 있다.
수지층(23)은 두께가 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.1μm 이상 3μm 이하인 것이 더욱 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱더 바람직하다. 점도가 낮은 용액을 사용함으로써, 수지층(23)을 얇게 형성하는 것이 용이해진다. 수지층(23)을 얇게 형성함으로써 낮은 비용으로 표시 장치를 제작할 수 있다. 또한, 표시 장치의 경량화 및 박형화가 가능해진다. 또한, 표시 장치의 가요성을 높일 수 있다. 다만, 이에 한정되지 않고 수지층(23)의 두께는 10μm 이상으로 하여도 좋다. 예를 들어, 수지층(23)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(23)의 두께를 10μm 이상으로 함으로써 표시 장치의 강성(剛性)을 높일 수 있어 적합하다.
수지층(23)의 기타 형성 방법으로서는, 딥, 스프레이 도포, 잉크젯, 디스펜스, 스크린 인쇄, 오프셋 인쇄, 닥터나이프, 슬릿 코트, 롤 코트, 커튼 코트, 나이프 코트 등이 있다.
수지층(23)의 열 팽창 계수는 0.1ppm/℃ 이상 20ppm/℃ 이하인 것이 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하인 것이 더 바람직하다. 수지층(23)의 열 팽창 계수가 낮을수록 가열에 의하여 트랜지스터 등이 파손되는 것을 억제할 수 있다.
표시 장치의 표시면 측에 수지층(23)이 위치하는 경우, 수지층(23)은 가시광에 대한 투광성이 높은 것이 바람직하다.
제작 기판(14)은 반송이 용이해질 정도로 강성을 갖고, 또한 제작 공정에서 가해지는 온도에 대하여 내열성을 갖는다. 제작 기판(14)에 사용할 수 있는 재료로서는 예를 들어, 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속, 또는 합금 등이 있다. 유리로서는, 예를 들어, 무알칼리 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등이 있다.
다음에, 수지층(23) 위에 절연층(31)을 형성한다(도 3의 (B) 참조).
절연층(31)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(31)은 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(31)은 수지층(23)에 포함되는 불순물이 나중에 형성하는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다. 예를 들어, 절연층(31)은 수지층(23)을 가열하였을 때 수지층(23)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 이 때문에, 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)으로서는 예를 들어, 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한, 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다. 특히, 수지층(23) 위에 질화 실리콘막을 형성하고, 질화 실리콘막 위에 산화 실리콘막을 형성하는 것이 바람직하다. 무기 절연막은 형성 온도가 높을수록 치밀하고 배리어성이 높은 막이 되기 때문에, 높은 온도에서 형성하는 것이 바람직하다.
절연층(31)에 무기 절연막을 사용하는 경우, 형성 시의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
수지층(23)의 표면에 요철이 있는 경우, 절연층(31)은 상기 요철을 피복하는 것이 바람직하다. 절연층(31)은 상기 요철을 평탄화하는 평탄화층으로서의 기능을 가져도 좋다. 예를 들어, 절연층(31)으로서 유기 절연 재료와 무기 절연 재료를 적층하여 사용하는 것이 바람직하다. 유기 절연 재료로서는 수지층(23)에 사용 가능한 수지를 들 수 있다.
절연층(31)에 유기 절연막을 사용하는 경우, 절연층(31)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음에, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 3의 (C) 참조).
표시 장치가 갖는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋고, 역 스태거형 트랜지스터로 하여도 좋다. 또한, 톱 게이트 구조 및 보텀 게이트 구조 중 어느 트랜지스터 구조로 하여도 좋다. 또는, 채널의 상하에 게이트 전극이 제공되어도 좋다.
여기서는 트랜지스터(40)로서, 산화물 반도체층(44)을 갖는 보텀 게이트 구조의 트랜지스터를 제작하는 경우에 대하여 설명한다.
본 발명의 일 형태에서 트랜지스터의 반도체에는 산화물 반도체를 사용한다. 실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 반도체 재료를 사용하면, 트랜지스터의 오프 상태에서의 전류를 저감시킬 수 있어 바람직하다.
트랜지스터(40)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 트랜지스터(40)는 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는, 우선 절연층(31) 위에 도전층(41)을 형성한다. 도전층(41)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
표시 장치가 갖는 도전층에는 각각 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용할 수 있다. 또는, 산화 인듐, 인듐 주석 산화물(ITO), 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 인듐 아연 산화물, 산화 아연(ZnO), 갈륨을 첨가한 ZnO, 또는 실리콘을 포함하는 인듐 주석 산화물 등의 투광성을 갖는 도전성 재료를 사용하여도 좋다. 또한, 불순물 원소를 함유시키는 등을 하여 저저항화시킨 다결정 실리콘 또는 산화물 반도체 등의 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 또한, 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은 예를 들어, 막 형상으로 형성된 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 또한, 불순물 원소를 함유시킨 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는, 은, 카본, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
다음에, 절연층(32)을 형성한다. 절연층(32)에는 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다.
다음에, 산화물 반도체층(44)을 형성한다. 산화물 반도체층(44)은 산화물 반도체막을 형성한 후에 레지스트 마스크를 형성하고, 상기 산화물 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
산화물 반도체막의 형성 시의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다.
또한, 산화물 반도체막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 형성할 수 있다. 또한, 산화물 반도체막의 형성 시에서의 산소의 유량비(산소 분압)에 특별히 한정은 없다. 다만, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는 산화물 반도체막의 형성 시에서의 산소의 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
산화물 반도체막의 형성에 사용할 수 있는 산화물 타깃에는 In-M-Zn계 산화물(M은 Al, Ga, Y, 또는 Sn)을 적용할 수 있다. 특히, In-Ga-Zn계 산화물을 사용하는 것이 바람직하다.
산화물 반도체막은 스퍼터링법에 의하여 형성할 수 있다. 그 외에도 예를 들어, PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
다음에, 도전층(43a) 및 도전층(43b)을 형성한다. 도전층(43a) 및 도전층(43b)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
또한, 도전층(43a) 및 도전층(43b)을 가공할 때, 레지스트 마스크로 덮이지 않은 산화물 반도체층(44)의 일부가 에칭에 의하여 박막화되는 경우가 있다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
이와 같이 하여, 트랜지스터(40)를 제작할 수 있다(도 3의 (C) 참조). 트랜지스터(40)에서 도전층(41)의 일부는 게이트로서 기능하고, 절연층(32)의 일부는 게이트 절연층으로서 기능하고, 도전층(43a) 및 도전층(43b)은 각각 소스 및 드레인 중 한쪽으로서 기능한다.
다음에, 트랜지스터(40)를 덮는 절연층(33)을 형성한다(도 3의 (D) 참조). 절연층(33)은 절연층(31)과 같은 방법에 의하여 형성할 수 있다.
또한, 절연층(33)으로서는, 산소를 포함하는 분위기하에서 상술한 바와 같은 낮은 온도에서 형성한 산화 실리콘막이나 산화 질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 또한, 상기 산화 실리콘막이나 산화 질화 실리콘막 위에 질화 실리콘막 등의 산소를 확산시키거나 투과하기 어려운 절연막을 적층하는 것이 바람직하다. 산소를 포함하는 분위기하에서 낮은 온도에서 형성한 산화물 절연막은 가열에 의하여 많은 산소를 방출하기 쉬운 절연막으로 할 수 있다. 이러한 산소를 방출하는 산화물 절연막과, 산소를 확산시키거나 투과하기 어려운 절연막을 적층한 상태에서 가열 처리를 수행함으로써 산화물 반도체층(44)에 산소를 공급할 수 있다. 이 결과, 산화물 반도체층(44) 내의 산소 결손 및 산화물 반도체층(44)과 절연층(33)의 계면에서의 결함을 수복(修復)하여 결함 준위를 저감시킬 수 있다. 이로써, 신뢰성이 매우 높은 플렉시블 디스플레이를 구현할 수 있다.
상술한 공정을 거쳐, 수지층(23) 위에 절연층(31), 트랜지스터(40), 및 절연층(33)을 형성할 수 있다(도 3의 (D) 참조).
이 단계에서는, 후술하는 방법에 의하여 제작 기판(14)과 절연층(31)을 분리함으로써, 표시 소자를 갖지 않는 플렉시블 디바이스를 제작할 수 있다. 예를 들어, 트랜지스터(40)나, 트랜지스터(40)에 더하여 용량 소자, 저항 소자, 및 배선 등을 형성하고, 후술하는 방법에 의하여 제작 기판(14)과 트랜지스터(40)를 분리함으로써 반도체 회로를 갖는 플렉시블 디바이스를 제작할 수 있다.
다음에, 절연층(33) 위에 절연층(34)을 형성한다(도 3의 (E) 참조). 표시 소자가 나중에 절연층(34) 상에 형성되기 때문에, 절연층(34)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(34)에는 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 원용할 수 있다.
절연층(34)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(34)은 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(34)에 유기 절연막을 사용하는 경우, 절연층(34)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(34)에 무기 절연막을 사용하는 경우, 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, 도전층(43b)에 도달하는 개구를 절연층(34) 및 절연층(33)에 형성한다.
그 후, 도전층(61)을 형성한다(도 4의 (A) 참조). 도전층(61)은 그 일부가 표시 소자(60)의 화소 전극으로서 기능한다. 도전층(61)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전층(61)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 도전층(61)은 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
도전막의 형성 시에 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음에, 도전층(61)의 단부를 덮는 절연층(35)을 형성한다(도 4의 (A) 참조). 절연층(35)에는 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 원용할 수 있다.
절연층(35)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(35)은 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(35)에 유기 절연막을 사용하는 경우, 절연층(35)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(35)에 무기 절연막을 사용하는 경우, 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, EL층(62) 및 도전층(63)을 형성한다(도 4의 (B) 참조). 도전층(63)은 그 일부가 표시 소자(60)의 공통 전극으로서 기능한다.
EL층(62)은 증착법, 도포법, 인쇄법, 토출법 등의 방법에 의하여 형성할 수 있다. EL층(62)을 화소마다 구분 형성하는 경우, 메탈 마스크 등의 차폐 마스크를 사용한 증착법, 또는 잉크젯법 등에 의하여 형성할 수 있다. EL층(62)을 화소마다 구분 형성하지 않는 경우에는, 메탈 마스크를 사용하지 않는 증착법을 사용할 수 있다.
EL층(62)에는 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용할 수도 있고, 무기 화합물이 포함되어도 좋다.
도전층(63)은 증착법이나 스퍼터링법 등을 사용하여 형성할 수 있다.
EL층(62) 및 도전층(63)은 각각 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, EL층(62) 및 도전층(63)은 각각 상술한 수지층(23)의 가열 공정에서의 가온 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다. 도전층(63)은 EL층(62)의 내열 온도 이하의 온도에서 형성한다.
구체적으로는, EL층(62) 및 도전층(63)의 형성 시의 온도는 각각 실온 이상 350℃ 이하로 하는 것이 바람직하고, 실온 이상 300℃ 이하로 하는 것이 더 바람직하다.
이와 같이 하여, 표시 소자(60)를 형성할 수 있다(도 4의 (B) 참조). 표시 소자(60)는 일부가 화소 전극으로서 기능하는 도전층(61), EL층(62), 및 일부가 공통 전극으로서 기능하는 도전층(63)이 적층된 구성을 갖는다.
여기서는, 표시 소자(60)로서 톱 이미션형 발광 소자를 제작하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다.
발광 소자는 톱 이미션형, 보텀 이미션형, 및 듀얼 이미션형 중 어느 것이어도 좋다. 광이 추출되는 측의 전극에는 가시광을 투과하는 도전막을 사용한다. 또한, 광이 추출되지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
다음에, 도전층(63)을 덮도록 절연층(74)을 형성한다(도 4의 (C) 참조). 절연층(74)은 표시 소자(60)로 물 등의 불순물이 확산되는 것을 억제하는 보호층으로서 기능한다. 표시 소자(60)는 절연층(74) 등으로 밀봉된다.
절연층(74)은 수지층(23)의 내열 온도 이하의 온도 및 표시 소자(60)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(74)은 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(74)은 예를 들어, 상술한 절연층(31)에 사용할 수 있는 배리어성이 높은 무기 절연막이 포함되는 구성으로 하는 것이 바람직하다. 또한, 무기 절연막과 유기 절연막을 적층하여 사용하여도 좋다.
다음에, 절연층(74) 위에 보호층(75)을 형성한다(도 5의 (A) 참조). 보호층(75)은 표시 장치(10)의 최표면에 위치하는 층으로서 사용할 수 있다. 보호층(75)은 가시광에 대한 투과성이 높은 것이 바람직하다.
상술한 절연층(31)에 사용할 수 있는 유기 절연막을 보호층(75)에 사용하면, 표시 장치의 표면이 손상을 입거나 표면에 크랙이 생기는 것을 억제할 수 있어 바람직하다. 또한, 보호층(75)은 상기 유기 절연막, 표면을 손상 등으로부터 보호하는 하드 코트층(예를 들어, 질화 실리콘층 등), 가해진 압력을 분산시킬 수 있는 재질의 층(예를 들어, 아라미드 수지층 등) 등이 적층된 구성이어도 좋다.
도 5의 (B)에는 접착층(75b)을 사용하여 절연층(74) 위에 기판(75a)을 접합시킨 예를 나타내었다. 기판(75a)으로서는 수지 등이 있다. 기판(75a)은 가요성을 갖는 것이 바람직하다.
접착층(75b)에는 자외선 경화형 등의 광 경화성 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 또한, 접착 시트 등을 사용하여도 좋다.
기판(75a)에는 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노섬유 등을 사용할 수 있다.
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저광(65)을 조사한다(도 6의 (A) 참조).
예를 들어, 파장이 308nm인 엑시머 레이저, 파장이 343nm 또는 355nm인 고체 UV 레이저 등을 사용할 수 있다. 레이저광의 조사에는 선형 레이저 장치를 사용하는 것이 바람직하다. 제작 기판(14)에 대하여 광원을 상대적으로 이동시켜 레이저광을 조사한다.
고체 레이저는 가스를 사용하지 않기 때문에 엑시머 레이저에 비하여 러닝 코스트(running cost)를 약 3분의 1로 할 수 있어 바람직하다.
다음에, 제작 기판(14)과 절연층(31)을 분리한다(도 6의 (B) 참조). 도 6의 (B)에는 수지층(23) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 6의 (A)에서의 수지층(23)에 비하여 박막화되어 있다.
제작 기판(14) 측에 잔존하는 수지층(23a)의 두께는 예를 들어, 100nm 이하, 구체적으로는 40nm 이상 70nm 이하 정도로 할 수 있다. 수지층(23a)을 제거함으로써 제작 기판(111)을 다시 이용할 수 있다. 예를 들어, 제작 기판(14)에 유리를 사용하고, 수지층(23)에 폴리이미드 수지를 사용한 경우에는, 발연 질산을 사용하여 수지층(23a)을 제거할 수 있다. 또한, 제작 기판(14)에 잔존한 수지층(23a) 위에 감광성 및 열 경화성을 갖는 재료를 다시 이용하여 수지층(23)을 형성하여도 좋다.
예를 들어, 수지층(23)에 대하여 수직 방향으로 당기는 힘을 가함으로써, 수지층(23)의 적어도 일부를 제작 기판(14)으로부터 박리할 수 있다. 구체적으로는, 보호층(75)의 상면의 일부를 흡착하고 위쪽으로 당김으로써 수지층(23)의 적어도 일부를 제작 기판(14)으로부터 박리할 수 있다.
제작 기판(14)과 절연층(31) 사이에 칼 등 예리한 형상을 갖는 기구를 끼워 넣음으로써 분리의 기점을 형성하는 것이 바람직하다.
제작 기판(14)과 절연층(31)을 분리함으로써 표시 장치(10)를 제작할 수 있다(도 6의 (C) 참조). 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어지는 것 등이 가능하다.
도 6의 (D)에 도시된 바와 같이, 분리에 의하여 노출된 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 기판(29)은 플렉시블 디바이스의 지지 기판으로서 기능할 수 있다. 도 6의 (D)는 수지층(23)과 기판(29)이 접착층(28)에 의하여 접합되어 있는 예를 나타낸 것이다.
기판(29)에는 기판(75a)에 사용할 수 있는 재료를 적용할 수 있다.
상술한 공정에 의하여, 트랜지스터에 산화물 반도체가 적용되고 EL 소자에 구분 착색 방식이 적용된 표시 장치를 제작할 수 있다.
[제작 방법의 예 2]
우선, 제작 방법의 예 1과 마찬가지로 제작 기판(14) 위에 수지층(23)에서 절연층(35)까지를 순차적으로 형성한다(도 7의 (A) 참조).
다음에, 도 7의 (B)에 도시된 바와 같이 보호층(71)을 형성한다.
보호층(71)은 박리 공정에서 절연층(35)이나 도전층(61)의 표면을 보호하는 기능을 갖는다. 보호층(71)에는 쉽게 제거할 수 있는 재료를 사용할 수 있다.
제거할 수 있는 보호층(71)으로서는, 예를 들어 수용성 수지를 그 예로 들 수 있다. 도포한 수용성 수지는 표면의 요철을 피복하고, 그 표면의 보호를 용이하게 한다. 또한, 제거할 수 있는 보호층(71)으로서 광 또는 열에 의하여 박리 가능한 점착제를 수용성 수지에 적층시킨 것을 사용하여도 좋다.
제거할 수 있는 보호층(71)으로서, 통상의 상태에서는 그 접착력이 강하지만, 열을 가하거나 또는 광을 조사하는 등에 의하여 그 접착력이 약해지는 성질을 갖는 기재를 사용하여도 좋다. 예를 들어, 가열함으로써 접착력이 약해지는 열 박리 테이프나 자외선을 조사함으로써 접착력이 약해지는 UV 박리 테이프 등을 사용하여도 좋다. 또한, 통상의 상태에서 접착력이 약한 약점성(弱粘性) 테이프 등을 사용할 수 있다.
다음에, 제작 방법의 예 1과 같은 방법에 의하여 제작 기판(14)과 절연층(31)을 분리한다(도 7의 (C) 참조). 도 7의 (C)에는 수지층(23) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 7의 (B)에서의 수지층(23)에 비하여 박막화되어 있다.
제작 기판(14)과 절연층(31)을 분리한 후, 보호층(71)을 제거한다(도 7의 (C) 참조).
다음에, EL층(62) 및 도전층(63)을 형성함으로써 표시 소자(60)를 형성한다(도 7의 (D) 참조).
EL층(62) 및 도전층(63)은, 수지층(23)(또는 절연층(31))을 성막 장치의 스테이지에 고정한 상태에서 형성하여도 좋지만, 도 7의 (D)에 도시된 바와 같이 지지 기판(73)에 테이프(72) 등을 사용하여 수지층(23)을 고정하고, 지지 기판(73)을 성막 장치의 스테이지에 배치한 상태에서 형성하는 것이 바람직하다. 지지 기판(73)에 수지층(23)을 고정함으로써, 장치 내 및 장치들 사이에서의 수지층(23)의 반송을 용이하게 할 수 있다. 지지 기판(73)에는 제작 기판(14)에 사용할 수 있는 기판을 적용할 수 있다.
다음에 접착층(13)을 사용하여 표시 소자(60) 위에 기판(22)을 접합시킨다. 이로써, 표시 소자(60)를 접착층(13) 및 기판(22)으로 밀봉할 수 있다(도 7의 (E) 참조).
접착층(13)에는 접착층(75b)에 사용할 수 있는 재료를 적용할 수 있다.
기판(22)에는 기판(75a)에 사용할 수 있는 재료를 적용할 수 있다.
또한, 제작 방법의 예 1과 마찬가지로 표시 소자(60) 위에 절연층(74)을 형성하고, 표시 소자(60)를 절연층(74)으로 밀봉하여도 좋다. 그리고, 절연층(74) 위에 보호층(75)을 형성하여도 좋다.
상술한 공정을 거쳐, 표시 장치(10)를 제작할 수 있다(도 7의 (E) 참조).
제작 방법 2에서는, 제작 기판(14)으로부터 피박리층을 박리한 후에 상기 피박리층 위에 EL층(62) 및 도전층(63)을 형성할 수 있다. EL층(62) 등의 적층 구조에 밀착성이 낮은 부분이 있는 경우에는, 박리 후에 이들 층을 형성함으로써 박리의 수율이 저하되는 것을 억제할 수 있다. 제작 방법의 예 2를 사용함으로써, 재료 선택의 자유도가 더 높아지고, 더 낮은 비용으로 신뢰성이 높은 표시 장치를 구현할 수 있다.
[제작 방법의 예 3]
우선, 제작 방법의 예 1과 마찬가지로 제작 기판(14) 위에 수지층(23)에서 표시 소자(60)까지를 순차적으로 형성한다(도 8의 (A) 참조).
또한, 제작 기판(91) 위에 감광성 및 열 경화성을 갖는 재료를 사용하여 수지층(93)을 형성한다(도 8의 (B) 참조).
수지층(93)은 가요성을 갖는다. 제작 기판(91)은 수지층(93)보다 가요성이 낮다. 제작 기판(91) 위에 수지층(93)을 형성함으로써 수지층(93)의 반송을 용이하게 할 수 있다.
수지층(93)에는 폴리이미드 수지를 사용하는 것이 바람직하다. 또한, 수지층(93)의 재료 및 형성 방법에는 수지층(23)에 대한 기재를 원용할 수 있다.
수지층(93)은 두께가 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5nm 이하인 것이 더 바람직하고, 0.1μm 이상 3μm 이하인 것이 더욱 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱더 바람직하다. 점도가 낮은 용액을 사용함으로써, 수지층(93)을 얇게 형성하는 것이 용이해진다. 수지층(93)을 얇게 형성함으로써 낮은 비용으로 표시 장치를 제작할 수 있다. 또한, 표시 장치의 경량화 및 박형화가 가능해진다. 또한, 표시 장치의 가요성을 높일 수 있다. 다만, 이에 한정되지 않고, 수지층(93)의 두께는 10μm 이상으로 하여도 좋다. 예를 들어, 수지층(93)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(93)의 두께를 10μm 이상으로 함으로써 표시 장치의 강성을 높일 수 있어 적합하다.
표시 장치의 표시면 측에 수지층(93)이 위치하는 경우, 수지층(93)은 가시광에 대한 투광성이 높은 것이 바람직하다.
제작 기판(91)에 대해서는 제작 기판(14)에 대한 기재를 원용할 수 있다.
다음에, 수지층(93) 위에 절연층(95)을 형성한다. 다음에, 절연층(95) 위에 착색층(97) 및 차광층(98)을 형성한다(도 8의 (B) 참조).
절연층(95)에 대해서는 절연층(31)에 대한 기재를 원용할 수 있다.
착색층(97)으로서 컬러 필터 등을 사용할 수 있다. 착색층(97)은 표시 소자(60)의 표시 영역과 중첩하도록 배치한다.
차광층(98)으로서 블랙 매트릭스 등을 사용할 수 있다. 차광층(98)은 절연층(35)과 중첩하도록 배치한다.
다음에, 제작 기판(14)의 수지층(23) 등이 형성되어 있는 면과, 제작 기판(91)의 수지층(93) 등이 형성되어 있는 면을 접착층(99)을 사용하여 접합시킨다(도 8의 (C) 참조).
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저광(65)을 조사한다(도 9의 (A) 참조). 여기서는, 제작 기판(14)을 제작 기판(91)보다 먼저 분리하는 예를 나타내었다.
다음에, 제작 기판(14)과 절연층(31)을 분리한다(도 9의 (B) 참조). 도 9의 (B)에는 수지층(23) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 9의 (A)에서의 수지층(23)에 비하여 박막화되어 있다. 그리고, 기판(29)과 노출된 수지층(23)을 접착층(28)을 사용하여 접합시킨다(도 9의 (C) 참조).
다음에, 제작 기판(91)을 통하여 수지층(93)에 레이저광(65)을 조사한다(도 10의 (A) 참조).
다음에, 제작 기판(91)과 절연층(95)을 분리하고, 기판(22)과 노출된 수지층(93)을 접착층(13)을 사용하여 접합시킨다(도 10의 (B) 참조). 도 10의 (B)에는 수지층(93) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(91) 위에는 수지층의 일부(수지층(93a))가 잔존한다. 절연층(95) 측에 잔존하는 수지층(93)은 도 10의 (A)에서의 수지층(93)에 비하여 박막화되어 있다.
도 10의 (B)에서 표시 소자(60)의 발광은 착색층(97) 및 수지층(93)을 통하여 표시 장치의 외부로 추출된다. 따라서, 수지층(93)의 가시광의 투과율은 높은 것이 바람직하다. 본 발명의 일 형태에 따른 박리 방법을 사용하면, 수지층(93)의 두께를 얇게 할 수 있다. 따라서, 수지층(93)의 가시광의 투과율을 높일 수 있다.
도 10의 (C)에 도시된 바와 같이, 수지층(93)을 제거하고, 접착층(13)을 사용하여 절연층(95)에 기판(22)을 접합시켜도 좋다.
상술한 공정에 의하여 트랜지스터에 산화물 반도체가 적용되고, 컬러 필터 방식이 적용된 표시 장치를 제작할 수 있다.
제작 방법의 예 3은 본 발명의 일 형태에 따른 박리 방법을 2회 수행하여 플렉시블 디바이스를 제작하는 예이다. 본 발명의 일 형태에서 플렉시블 디바이스를 구성하는 기능 소자 등은 모두 제작 기판 위에 형성되기 때문에, 정세도가 높은 표시 장치를 제작하는 경우에도 가요성을 갖는 기판에는 위치를 맞추는 높은 정도(精度)가 요구되지 않는다. 따라서, 가요성을 갖는 기판을 간단하게 접합시킬 수 있다.
본 실시형태에서 설명한 바와 같이, 본 발명의 일 형태에 따른 박리 방법에서는 트랜지스터의 제작 공정을 낮은 온도에서 수행할 수 있다. 또한, 수지층을 얇고 내열성이 낮은 층으로 할 수 있다. 따라서, 수지층의 재료 선택의 폭이 넓고, 비용이 낮고 양산성이 높으며, 대형 기판을 사용하여 박리 및 플렉시블 디바이스의 제작을 수행할 수 있는 등의 장점을 갖는다. 또한, 수지층의 두께로 인하여 플렉시블 디바이스가 휘어지는 것을 억제할 수 있는 경우가 있다.
[제작 방법의 예 4]
본 발명의 일 형태에 따른 박리 방법에서는, 감광성 재료를 사용하여 수지층을 제작하기 때문에, 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다.
예를 들어, 수지층에 개구를 형성하고 개구를 덮도록 도전층을 배치함으로써, 일부가 노출된 전극(이면 전극, 관통 전극이라고도 함)을 후술하는 박리 공정 후에 형성할 수 있다. 상기 전극은 외부 접속 단자로서 사용할 수도 있다.
제작 방법의 예 4에서는, 수지층에 형성된 개구를 통하여 외부 접속 단자와 FPC 등의 회로 기판을 전기적으로 접속하는 예를 나타낸다.
우선, 제작 기판(14) 위에 감광성 및 열 경화성을 갖는 재료를 사용하여 수지층(23)이 되는 막(21)을 형성한다(도 11의 (A) 참조).
구체적으로는, 감광성 및 열 경화성을 갖는 재료를 두께가 0.1μm 이상 3μm 이하가 되도록 성막한다.
다음에, 가열 처리를 수행하여 용매를 제거하고, 포토마스크를 사용하여 노광한다. 그 후, 현상을 수행하여 막(21)을 원하는 형상으로 가공한다.
예를 들어, 도 11의 (B)에는 수지층(23)에 개구를 제공하는 예를 나타내었다. 또한, 도 12의 (B)에는 수지층(23)에 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 제공하는 예를 나타내었다.
다음에, 원하는 형상으로 가공된 막(21)을 가열하여 수지층(23)을 형성한다(도 11의 (B) 참조). 특히, 수지층(23) 위에 형성하는 각 층의 제작 온도와 같은 온도 또는 그 온도보다 높은 온도에서 가열하는 것이 바람직하다. 예를 들어, 트랜지스터의 제작 온도가 350℃까지인 경우, 수지층(23)이 되는 막(21)을 350℃ 이상 450℃ 이하에서 가열하는 것이 바람직하고, 350℃ 이상 400℃ 이하에서 가열하는 것이 더 바람직하고, 350℃ 이상 400℃ 미만에서 가공하는 것이 더욱 바람직하고, 350℃ 이상 375℃ 미만에서 가열하는 것이 더욱더 바람직하다. 이로써, 트랜지스터의 제작 공정에서의 수지층(23)으로부터의 탈가스를 대폭으로 억제할 수 있다.
다음에, 수지층(23) 위에 절연층(31)을 형성한다. 다음에, 절연층(31) 위에 트랜지스터(80)를 형성한다.
여기서는 트랜지스터(80)로서, 산화물 반도체층(44)과 2개의 게이트를 갖는 트랜지스터를 제작하는 경우에 대하여 설명한다.
트랜지스터(80)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 트랜지스터(80)는 상술한 수지층(23)의 가열 공정에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도로 형성하는 것이 바람직하다.
구체적으로는, 우선 절연층(31) 위에 도전층(81)을 형성한다. 도전층(81)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음에, 절연층(82)을 형성한다. 절연층(82)에는 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다.
다음에, 산화물 반도체층(83)을 형성한다. 산화물 반도체층(83)은 산화물 반도체막을 형성한 후에 레지스트 마스크를 형성하고, 상기 산화물 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 산화물 반도체층(83)에는 산화물 반도체층(44)에 사용할 수 있는 재료를 원용할 수 있다.
다음에, 절연층(84) 및 도전층(85)을 형성한다. 절연층(84)에는 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다. 절연층(84) 및 도전층(85)은 절연층(84)이 되는 절연막과 도전층(85)이 되는 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 절연막 및 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음에, 산화물 반도체층(83), 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다(도 11의 (C) 참조). 절연층(33)은 절연층(31)과 같은 방법에 의하여 형성할 수 있다.
여기서, 절연층(31), 절연층(82), 및 절연층(33)은 각각 수지층(23)의 개구와 중첩하는 부분에 개구를 갖는다(도 11의 (D) 참조). 복수의 층의 개구를 한꺼번에 형성하여도 좋고, 층마다 형성하여도 좋다.
다음에, 도전층(86a), 도전층(86b), 및 도전층(86c)을 형성한다(도 11의 (E) 참조). 도전층(86a), 도전층(86b), 및 도전층(86c)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
이와 같이 하여, 트랜지스터(80)를 제작할 수 있다. 트랜지스터(80)에서 도전층(81)의 일부는 게이트로서 기능하고, 절연층(84)의 일부는 게이트 절연층으로서 기능하고, 절연층(82)의 일부는 게이트 절연층으로서 기능하고, 도전층(85)의 일부는 게이트로서 기능한다. 산화물 반도체층(83)은 채널 영역과 저저항 영역을 갖는다. 채널 영역은 절연층(84)을 개재(介在)하여 도전층(85)과 중첩된다. 저저항 영역은 도전층(86a)과 접속되는 부분과 도전층(86b)과 접속되는 부분을 갖는다.
다음에, 절연층(33) 위에 절연층(34)에서 표시 소자(60)까지를 형성한다. 이들 공정에는 제작 방법의 예 1을 참조할 수 있다.
또한, 제작 방법의 예 3과 마찬가지로 제작 기판(91) 위에 수지층(93), 절연층(95), 착색층(97), 및 차광층(98)을 형성한다.
그리고, 제작 기판(14)의 수지층(23) 등이 형성되어 있는 면과, 제작 기판(91)의 수지층(93) 등이 형성되어 있는 면을 접착층(99)을 사용하여 접합시킨다. 이 상태의 단면 모식도를 도 12의 (A), (B)에 도시하였다.
도 12의 (A), (B)는 수지층(23)의 구성만이 상이하다. 도 12의 (A)는 수지층(23)이 개구를 갖고, 도전층(86c)이 제작 기판(14)과 접촉하는 예를 나타낸 것이다. 도 12의 (B)는 수지층(23)이 제 1 영역 및 제 1 영역보다 두께가 얇은 제 2 영역을 갖고, 제 2 영역이 도전층(86c)과 중첩하는 예를 나타낸 것이다.
이하의 공정은 도 12의 (B)에 도시된 구성을 예로 들어 설명한다.
다음에, 제작 기판(14)을 통하여 수지층(23)에 레이저광을 조사한다. 여기서는, 제작 기판(14)을 제작 기판(91)보다 먼저 분리하는 예를 나타내었다.
다음에, 제작 기판(14)과 절연층(31)을 분리한다(도 13의 (A) 참조). 도 13의 (A)에는 수지층(23) 내에서 분리가 일어나는 예를 나타내었다. 제작 기판(14) 위에는 수지층의 일부(수지층(23a))가 잔존한다. 절연층(31) 측에 잔존하는 수지층(23)은 도 12의 (B)에서의 수지층(23)에 비하여 박막화되어 있다. 또한, 수지층(23)의 제 2 영역(다른 영역보다 두께가 얇은 영역)은 모두 제작 기판(14) 측에 위치한다. 따라서, 도전층(86c)이 노출된다.
또한, 수지층(23)이 도전층(86c) 위에 잔존한 경우에는 애싱 등에 의하여 제거하는 것이 바람직하다. 또는, 도전층(86c)과 FPC의 전기적인 접속이 가능한 경우 등에는 수지층(23)을 제거하지 않아도 된다.
그리고, 기판(29)과 노출된 수지층(23)을 접착층(28)을 사용하여 접합시킨다. 또한, 기판(29) 및 접착층(28)은 도전층(86c)과 중첩하지 않도록 배치한다.
다음에, 제작 기판(91)을 통하여 수지층(93)에 레이저광을 조사한다. 다음에, 제작 기판(91)과 절연층(95)을 분리한다. 그리고, 기판(22)과 노출된 수지층(93)을 접착층(13)을 사용하여 접합시킨다.
그리고, 접속체(76)를 통하여 도전층(86c)과 FPC(77)를 전기적으로 접속한다(도 13의 (B) 참조).
접속체(76)로서는 다양한 이방성 도전 필름(ACF: Anisotropic Conductive Film) 및 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
본 실시형태에서는 톱 이미션형 발광 소자를 사용하는 예를 나타내었다. 기판(22) 측은 표시면 측이기 때문에 기판(22) 측으로부터 도전층(86c)을 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩하는 영역에 제한이 있다. 한편, 본 발명의 일 형태에서는 수지층(23)에 감광성 재료를 사용함으로써, 표시면과 반대 측 면으로부터 도전층(86c)을 노출시킬 수 있다. 따라서, FPC(77)를 표시 영역과 중첩하여 배치할 수 있어, 전자 기기에서의 공간 절약화를 구현할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태에 따른 플렉시블 디바이스에 대하여 도 14 내지 도 19를 참조하여 설명한다.
본 실시형태에서는 플렉시블 디바이스로서 액티브 매트릭스형 유기 EL 표시 장치를 예로 들어 설명한다. 상기 표시 장치는 기판에 가요성을 갖는 재료를 사용함으로써 접을 수 있는(Foldable) 유기 EL 표시 장치로 할 수 있다. 또한, 본 발명의 일 형태는 유기 EL 소자를 사용한 발광 장치 및 표시 장치에 한정되지 않고, 다른 발광 소자 또는 표시 소자를 사용한 발광 장치 및 표시 장치, 반도체 장치, 및 입출력 장치 등의 각종 장치에 적용할 수 있다.
본 발명의 일 형태는 수지층, 수지층 위의 트랜지스터, 및 트랜지스터와 전기적으로 접속되는 표시 소자를 갖는 표시 장치이다.
본 발명의 일 형태에서는 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용한다. 실시형태 1에서 설명한 바와 같이 산화물 반도체를 사용함으로써, LTPS를 사용하는 경우에 비하여 표시 장치의 제작 공정의 최고 온도를 낮추고, 표시 장치의 제작 비용을 삭감시키고, 그리고 표시 장치의 제작 공정을 간략화시킬 수 있다.
본 발명의 일 형태에서 수지층의 두께는 0.1μm 이상 3μm 이하이다. 수지층을 얇게 형성함으로써 낮은 비용으로 표시 장치를 제작할 수 있다. 또한, 표시 장치의 경량화 및 박형화가 가능해진다. 또한, 표시 장치의 가요성을 높일 수 있다.
수지층의 내열성은 예를 들어, 가열에 의한 중량 감소율, 구체적으로는 5% 중량 감소 온도 등으로 평가할 수 있다. 본 발명의 일 형태에서 수지층의 5% 중량 감소 온도는 450℃ 이하, 400℃ 이하, 400℃ 미만, 또는 350℃ 미만으로 할 수 있다.
본 발명의 일 형태에서는 감광성 재료를 사용하여 수지층을 제작한다. 감광성 재료를 사용함으로써 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다. 예를 들어, 개구를 갖는 수지층 또는 각각 두께가 상이한 2개 이상의 영역을 갖는 수지층을 쉽게 형성할 수 있다. 이로써, 수지층이 백 게이트, 외부 접속 단자, 관통 전극 등을 제작하는 데 방해가 되는 것을 방지할 수 있다.
이하에서는, 본 발명의 일 형태에 따른 표시 장치의 구성에 대하여 구체적으로 설명한다. 또한, 본 실시형태의 표시 장치에 사용할 수 있는 재료 및 표시 장치의 제작 방법에 대해서는 실시형태 1도 참조할 수 있다.
[구성예 1]
도 14의 (A)는 표시 장치의 상면도이다. 도 14의 (B)는 표시 장치의 표시부(381)의 단면도 및 FPC(77)와 접속되는 부분의 단면도이다.
도 14의 (A), (B)에 도시된 표시 장치는 한 쌍의 기판(기판(22) 및 기판(29))을 갖는다. 기판(22) 측이 표시 장치의 표시면 측이다. 표시 장치는 표시부(381) 및 구동 회로부(382)를 갖는다. 표시 장치에는 FPC(77)가 붙여져 있다.
도 14의 (B)에 도시된 표시 장치는 컬러 필터 방식이 적용된 톱 이미션 구조의 표시 장치이다.
도 14의 (B)에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(31), 트랜지스터(80), 도전층(86c), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(99), 착색층(97), 차광층(98), 기판(22), 접착층(13), 수지층(93), 및 절연층(95)을 갖는다.
도 14의 (B)에 도시된 표시 장치는 실시형태 1에서의 제작 방법의 예 3 및 제작 방법의 예 4를 참조하여 제작할 수 있다.
표시부(381)는 트랜지스터(80)를 갖는다.
트랜지스터(80)는 도전층(81), 절연층(82), 산화물 반도체층(83), 절연층(84), 도전층(85), 도전층(86a), 및 도전층(86b)을 갖는다. 도전층(81) 및 도전층(85)은 각각 게이트로서 기능한다. 절연층(82) 및 절연층(84)은 각각 게이트 절연층으로서 기능한다. 도전층(81)은 절연층(82)을 개재하여 산화물 반도체층(83)과 중첩된다. 도전층(85)은 절연층(84)을 개재하여 산화물 반도체층(83)과 중첩된다. 도전층(86a) 및 도전층(86b) 중 한쪽은 산화물 반도체층(83)의 소스 영역과 전기적으로 접속되고, 다른 쪽은 산화물 반도체층(83)의 드레인 영역과 전기적으로 접속된다.
여기서, 상술한 바와 같이, 본 발명의 일 형태에서는 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용하기 때문에, 수지층(23)에 대하여 높은 내열성 및 후막화가 요구되지 않는다. 따라서, 수지층(23)을 박막으로 할 수 있다. 이로써, 낮은 비용으로 표시 장치를 제작할 수 있다. 또한, 표시 장치의 경량화 및 박형화가 가능해진다. 또한, 표시 장치의 가요성을 높일 수 있다. 수지층(93)에 대해서도 마찬가지이다.
수지층(23) 및 수지층(93)은 두께가 각각 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 3μm 이하인 것이 더 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱 바람직하다.
절연층(33) 및 절연층(34) 중 적어도 한쪽에는 물 또는 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 불순물이 외부로부터 트랜지스터로 확산되는 것을 효과적으로 억제할 수 있게 되어, 표시 장치의 신뢰성을 높일 수 있다. 절연층(34)은 평탄화층으로서의 기능을 갖는다.
본 실시형태에서는, 표시 소자(60)로서 발광 소자를 사용하는 예를 설명한다. 표시 소자(60)는 도전층(61), EL층(62), 및 도전층(63)을 갖는다. 표시 소자(60)는 착색층(97) 측에 광을 사출한다.
트랜지스터, 용량 소자, 및 배선 등을 발광 소자의 발광 영역과 중첩하도록 배치함으로써, 표시부(381)의 개구율을 높일 수 있다.
도전층(61) 및 도전층(63) 중 한쪽은 양극으로서 기능하고 다른 쪽은 음극으로서 기능한다. 도전층(61)과 도전층(63) 사이에 발광 소자의 문턱 전압보다 높은 전압을 인가하면, EL층(62)에 양극 측으로부터 정공이 주입되고, 음극 측으로부터 전자가 주입된다. 주입된 전자와 정공은 EL층(62)에서 재결합하여 EL층(62)에 포함되는 발광 물질이 발광한다.
도전층(61)은 트랜지스터(80)의 소스 또는 드레인과 전기적으로 접속된다. 이들은 직접 접속되거나 다른 도전층을 통하여 접속된다. 도전층(61)은 화소 전극으로서 기능하고, 발광 소자마다 제공되어 있다. 인접한 2개의 도전층(61)은 절연층(35)에 의하여 전기적으로 절연되어 있다.
EL층(62)은 발광 재료를 포함하는 층이다. 발광 소자(304)에는 발광 재료로서 유기 화합물을 사용한 유기 EL 소자를 적합하게 사용할 수 있다.
EL층(62)은 적어도 1층의 발광층을 갖는다. EL층(62)은 발광층 외의 층으로서 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블로킹 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 바이폴라성(bipolar) 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 더 가질 수 있다.
EL층(62)에는 저분자계 화합물 및 고분자계 화합물 중 어느 쪽을 사용할 수도 있고, 무기 화합물이 포함되어도 좋다.
도전층(63)은 공통 전극으로서 기능하고, 복수의 발광 소자에 걸쳐 제공되어 있다. 도전층(63)에는 정전위가 공급된다.
여기서, 표시 소자(60)는 중립면에서 10μm 이내에 위치하는 것이 바람직하고, 5μm 이내에 위치하는 것이 더 바람직하고, 2.5μm 이내에 위치하는 것이 더욱 바람직하다.
표시 소자(60)에 EL 소자를 사용하는 경우 등에는, 표시 소자(60)에 밀착성이 낮은 부분이 생길 수 있다. 표시 소자(60)를 중립면에서 가까운 위치에 배치함으로써, 표시 소자(60)에 가해지는 응력을 저감시킬 수 있다. 그리고, 표시 장치의 제작에서의 박리 공정 및 표시 장치를 휘어서 사용하는 경우 등에 막이 박리되는 것을 억제할 수 있다.
표시 소자(60)는 접착층(99)을 개재하여 착색층(97)과 중첩된다. 절연층(35)은 접착층(99)을 개재하여 차광층(98)과 중첩된다.
착색층(97)은 특정한 파장 영역의 광을 투과하는 유색층이다. 예를 들어, 적색, 녹색, 청색, 또는 황색의 파장 영역의 광을 투과하는 컬러 필터 등을 사용할 수 있다. 착색층(97)에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 또는 안료 또는 염료를 포함하는 수지 재료 등을 들 수 있다.
또한, 본 발명의 일 형태는 컬러 필터 방식에 한정되지 않고, 구분 착색 방식, 색 변환 방식, 또는 퀀텀닷(quantum dot) 방식 등을 적용하여도 좋다.
차광층(98)은 인접한 착색층(97)들 사이에 제공되어 있다. 차광층(98)은 인접한 발광 소자로부터의 광을 차단하고, 인접한 발광 소자들 사이에서의 혼색을 억제한다. 여기서, 착색층(97)의 단부를 차광층(98)과 중첩하도록 제공함으로써 광 누설을 억제할 수 있다. 차광층(98)에는 발광 소자의 광을 차단하는 재료를 사용할 수 있고, 예를 들어 금속 재료, 또는 안료 또는 염료를 포함하는 수지 재료 등을 사용하여 블랙 매트릭스를 형성할 수 있다. 또한, 차광층(98)은 구동 회로부(382) 등 표시부(381) 외의 영역에 제공하면 도파광 등으로 인한 의도하지 않는 광 누설을 억제할 수 있어 바람직하다.
수지층(23)과 기판(29)은 접착층(28)에 의하여 접합되어 있다. 또한, 수지층(93)과 기판(22)은 접착층(13)에 의하여 접합되어 있다.
절연층(95) 및 절연층(31)에 방습성이 높은 막을 사용하는 것이 바람직하다. 방습성이 높은 한 쌍의 절연층 사이에 표시 소자(60) 및 트랜지스터(80) 등을 배치함으로써, 이들 소자에 물 등의 불순물이 침입하는 것을 억제할 수 있어, 표시 장치의 신뢰성이 높아지기 때문에 바람직하다.
방습성이 높은 절연막으로서는, 질화 실리콘막, 질화 산화 실리콘막 등의 질소와 실리콘을 포함하는 막, 및 질화 알루미늄막 등의 질소와 알루미늄을 포함하는 막 등을 들 수 있다. 또한, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막 등을 사용하여도 좋다.
예를 들어, 방습성이 높은 절연막의 수증기 투과율은 1×10-5[g/(m2·day)] 이하, 바람직하게는 1×10-6[g/(m2·day)] 이하, 더 바람직하게는 1×10-7[g/(m2·day)] 이하, 더욱 바람직하게는 1×10-8[g/(m2·day)] 이하로 한다.
도전층(86c)은 트랜지스터가 갖는 도전층과 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다. 예를 들어, 도전층(86c)은 도전층(86a) 및 도전층(86b)과 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다. 도전층(86c)은 구동 회로부(382)에 외부로부터의 신호 또는 전위를 전달하는 외부 입력 단자와 전기적으로 접속된다. 여기서는, 외부 입력 단자로서 FPC(77)를 제공하는 예를 설명한다. 접속체(76)를 통하여 FPC(77)와 도전층(86c)은 전기적으로 접속된다.
상술한 바와 같이, 수지층(23)은 감광성 재료를 사용하여 형성할 수 있다. 따라서, 수지층(23)에 제공한 개구를 통하여 도전층(86c)과 FPC(77)를 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, FPC(77)를 표시면과 반대 측에 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 더 소형화된 전자 기기를 구현할 수 있다.
또한, 본 발명의 일 형태에 따른 표시 장치는 도 14의 (A)의 구성에 한정되지 않는다. 도 15의 (A) 내지 (E)에 한 쌍의 기판(기판(22) 및 기판(29))을 갖는 표시 장치의 상면도를 도시하였다. 각 표시 장치는 하나의 표시부(381) 및 하나 이상의 구동 회로부(382)를 갖는다. 표시 장치에는 FPC(77)가 접속되어 있다. FPC(77)는 기판(29) 위의 외부 접속 전극(미도시)과 전기적으로 접속되어 있다.
도 15의 (A)에 도시된 표시 장치는 1변에 구동 회로부(382)를 갖는다. 도 15의 (A)에 도시된 표시 장치는 표시면 측에 FPC(77)가 붙여져 있는 점에서 도 14의 (A)에 도시된 표시 장치와 상이하다.
도 15의 (B)에 도시된 표시 장치는 1변에 구동 회로부(382)를 갖는다. 도 14의 (A)에 도시된 표시 장치에서는 표시부(381)의 짧은 변을 따라 구동 회로부(382)가 제공되어 있는 한편, 도 15의 (B)에 도시된 표시 장치에서는 표시부(381)의 긴 변을 따라 구동 회로부(382)가 제공되어 있다.
도 15의 (C), (D)에 도시된 표시 장치는 각각 2변에 구동 회로부(382)를 갖는다. 도 15의 (C)에서는 대향하는 2변을 따라 구동 회로부(382)가 제공되어 있다. 도 15의 (D)에서는 표시 장치의 짧은 변을 따라 제공된 구동 회로부(382)와 긴 변을 따라 제공된 구동 회로부(382)를 갖는다.
도 15의 (E)는 표시부(381)가 원형의 상면 형상을 갖는 표시 장치의 예를 나타낸 것이다. 표시부(381)는 다각형에 한정되지 않고, 원형 또는 타원형 등 다양한 상면 형상을 가질 수 있다.
또한, 표시 장치도 다각형에 한정되지 않고, 원형 또는 타원형 등 다양한 상면 형상을 가질 수 있다. 도 15의 (E)에 도시된 표시 장치의 상면 형상은 곡선의 부분 및 직선의 부분 양쪽을 갖는다.
[구성예 2]
도 16의 (A), (B), 도 17, 및 도 18에 도 14의 (B)와 상이한 표시 장치의 표시부(381)의 단면도를 도시하였다. 이하의 구성예에서는, 구성예 1과 같은 구성 요소에 대해서는 설명을 생략하는 경우가 있다. 도 17에는 FPC(77)와 접속되는 부분의 단면도도 도시하였다.
도 16의 (A), (B), 도 17, 및 도 18에 도시된 표시 장치는 각각 컬러 필터 방식이 적용된 톱 이미션 구조의 표시 장치이다.
도 16의 (A), (B)에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(24), 수지층(25), 절연층(31), 트랜지스터(80), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(99), 착색층(97), 차광층(98), 기판(22), 접착층(13), 수지층(93), 및 절연층(95)을 갖는다.
도 16의 (A), (B)에 도시된 표시 장치는 도 14의 (B)의 구성에 절연층(24) 및 수지층(25)을 더한 구성을 갖는다.
또한, 도 16의 (B)에서는 트랜지스터(80)의 게이트로서 기능하는 도전층(81)이 절연층(24)과 수지층(25) 사이에 위치한다.
수지층(25)은 감광성 재료를 사용하여 제작된다. 감광성 재료를 사용함으로써, 원하는 형상을 갖는 수지층(25)을 쉽게 형성할 수 있다. 따라서, 수지층(25)에 개구를 제공함으로써, 상기 개구를 통하여 도전층(81)과 다른 도전층을 접속시킬 수 있다.
트랜지스터의 채널 형성 영역에 산화물 반도체를 사용하기 때문에, 수지층(25)에 대하여 높은 내열성 및 후막화가 요구되지 않는다. 따라서, 수지층(25)을 박막으로 할 수 있다. 이로써, 도전층(81)의 전계를 효과적으로 산화물 반도체층(83)에 인가할 수 있다. 채널을 유발시키기 위한 전계를 도전층(81) 및 도전층(85)에 의하여 효과적으로 산화물 반도체층(83)에 인가할 수 있기 때문에, 트랜지스터(80)의 전류 구동 능력이 향상되어, 높은 온 전류 특성을 얻을 수 있다.
수지층(25)이 평탄화 기능을 가지면, 도전층(81)에 의한 단차가 평탄화되기 때문에, 나중의 공정에서 성막하기 쉬워져 바람직하다.
수지층(23)과 수지층(25)을 접촉하도록 제공하는 경우에 비하여, 이들 사이에 절연층(24)을 제공함으로써 밀착성을 높일 수 있는 경우가 있다.
도 17에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 수지층(25), 트랜지스터(80), 도전층(81a), 도전층(86c), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(99), 착색층(97), 차광층(98), 기판(22), 접착층(13), 수지층(93), 및 절연층(95)을 갖는다.
도 17에 도시된 표시 장치는 도 14의 (B)의 구성에서 절연층(31)을 제거하고 수지층(25)을 더한 구성을 갖는다.
또한, 도 17에서는 트랜지스터(80)의 게이트로서 기능하는 도전층(81)이 수지층(23)과 수지층(25) 사이에 위치한다.
표시 장치의 제작 공정에서, 도전층(81)이 되는 도전막을 가공하는 경우에 수지층(23)의 일부가 제거되는 경우가 있다. 수지층(23)이 균일한 막이 아닌 경우 또는 수지층(23)에 큰 개구가 형성되어 있는 경우에는, 제작 기판의 박리의 수율이 저하될 우려가 있다. 도 17에 도시된 표시 장치는 수지층(23) 및 도전층(81)에 접촉하도록 수지층(25)을 갖는다. 따라서, 수지층(23)이 제거된 부분에서는, 수지층(25)을 사용하여 제작 기판을 박리할 수 있다. 따라서, 표시 장치의 제작의 수율을 높일 수 있다.
도전층(81a) 및 도전층(86c)은 트랜지스터가 갖는 도전층과 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다. 예를 들어, 도전층(81a)은 도전층(81)과 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다. 도전층(81a) 및 접속체(76)를 통하여 FPC(77)와 도전층(86c)은 전기적으로 접속된다.
도 18에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(24), 수지층(25), 절연층(26), 트랜지스터(80), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(99), 착색층(97), 차광층(98), 기판(22), 접착층(13), 수지층(93), 및 절연층(95)을 갖는다.
도 18에 도시된 표시 장치는 도 16의 (B)의 구성에 절연층(26)을 더한 구성을 갖는다.
도 18에서는, 도전층(81)이 절연층(24) 및 절연층(26)으로 둘러싸여 있다. 예를 들어, 도전층(81)에 구리 등을 사용하는 경우에는, 산화를 방지하기 위하여 절연층(24) 및 절연층(26)으로 둘러싸는 것이 바람직하다. 절연층(24) 및 절연층(26)으로서는 예를 들어, 질화 실리콘막이 적합하다.
[구성예 3]
도 19의 (A), (B)에 표시 장치의 표시부(381)의 단면도를 도시하였다. 도 19의 (B)에는 구동 회로부(382)의 단면도 및 FPC(77)와 접속되는 부분의 단면도도 도시하였다.
도 19의 (A)에 도시된 표시 장치는 구분 착색 방식이 적용된 표시 장치이고, 보텀 이미션 구조, 톱 이미션 구조, 또는 듀얼 이미션 구조로 할 수 있다. 도 19의 (B)에 도시된 표시 장치는 컬러 필터 방식이 적용된 보텀 이미션 구조의 표시 장치이다.
도 19의 (A)에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(31), 트랜지스터(40), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 절연층(74), 및 보호층(75)을 갖는다.
도 19의 (A)에 도시된 표시 장치는 실시형태 1에서의 제작 방법의 예 1 또는 제작 방법의 에 2를 참조하여 제작할 수 있다.
트랜지스터(40)는 도전층(41), 절연층(32), 산화물 반도체층(44), 도전층(43a), 및 도전층(43b)을 갖는다. 도전층(41)은 게이트로서 기능한다. 절연층(32)은 게이트 절연층으로서 기능한다. 도전층(41)은 절연층(32)을 개재하여 산화물 반도체층(44)과 중첩된다. 도전층(43a) 및 도전층(43b)은 산화물 반도체층(44)과 접속된다. 도전층(43a) 및 도전층(43b) 중 한쪽은 소스로서 기능하고 다른 쪽은 드레인으로서 기능한다.
절연층(74)은 표시 소자(60)로 물 등의 불순물이 확산되는 것을 억제하는 보호층으로서 기능한다. 표시 소자(60)는 절연층(74)으로 밀봉된다.
보호층(75)은 표시 장치의 최표면에 위치하는 층으로서 사용할 수 있다. 보호층(75)은 가시광에 대한 투과성이 높은 것이 바람직하다. 보호층(75)에는 수지층(23)에 사용될 수 있는 재료를 적용할 수 있다.
도 19의 (B)에 도시된 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(31), 트랜지스터(40), 트랜지스터(50), 도전층(86c), 도전층(78), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(75b), 기판(75a), 및 착색층(97)을 갖는다.
도 19의 (B)에는 트랜지스터(40) 및 트랜지스터(50)가 도 19의 (A)에 도시된 트랜지스터(40)의 구성에 더하여, 게이트로서 기능하는 도전층(45)을 갖는 예를 도시하였다.
표시 소자(60)는 착색층(97) 측에 광을 사출한다.
도전층(78)은 도전층(61)과 동일한 재료 및 동일한 공정에 의하여 형성할 수 있다. 도전층(78) 및 접속체(76)를 통하여 FPC(77)와 도전층(86c)은 전기적으로 접속된다.
도 19의 (B)에 도시된 바와 같이, 도전층(86c)은 수지층(23)의 개구를 통하여 FPC(77)와 전기적으로 접속되지 않아도 된다. 도전층(86c)은 절연층(33), 절연층(34), 및 절연층(35)의 개구를 통하여 FPC(77)와 전기적으로 접속되어 있다.
본 실시형태에서 설명한 바와 같이, 본 발명의 일 형태에 따른 플렉시블 디바이스에서는 산화물 반도체를 트랜지스터에 사용하기 때문에, 트랜지스터의 제작 공정을 낮은 온도에서 수행할 수 있다. 또한, 수지층을 얇고 내열성이 낮은 층으로 할 수 있다. 따라서, 표시 장치의 경량화 및 박형화가 가능해진다. 또한, 표시 장치의 가요성을 높일 수 있다. 또한, 수지층의 두께로 인하여 플렉시블 디바이스가 휘어지는 것을 억제할 수 있는 경우가 있다.
본 실시형태는 다른 실시형태와 적절히 조합될 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 모듈 및 전자 기기에 대하여 도 20 및 도 21을 참조하여 설명한다.
도 20에 도시된 표시 모듈(8000)은 상부 커버(8001)와 하부 커버(8002) 사이에, FPC(8003)에 접속된 터치 패널(8004), FPC(8005)에 접속된 표시 패널(8006), 프레임(8009), 프린트 기판(8010), 및 배터리(8011)를 갖는다.
본 발명의 일 형태에 따른 표시 장치는 예를 들어, 표시 패널(8006)에 사용할 수 있다.
상부 커버(8001) 및 하부 커버(8002)는 터치 패널(8004) 및 표시 패널(8006)의 크기에 맞추어 형상이나 치수를 적절히 변경할 수 있다.
터치 패널(8004)은 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(8006)에 중첩시켜 사용할 수 있다. 또한, 터치 패널(8004)을 제공하지 않고, 표시 패널(8006)에 터치 패널 기능을 갖게 하도록 할 수도 있다.
프레임(8009)은 표시 패널(8006)의 보호 기능 외에, 프린트 기판(8010)의 동작에 의하여 발생되는 전자기파를 차단하기 위한 전자 실드로서의 기능을 갖는다. 또한, 프레임(8009)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(8010)은 전원 회로, 비디오 신호 및 클럭 신호를 출력하기 위한 신호 처리 회로를 갖는다. 전원 회로에 전력을 공급하는 전원으로서는, 외부의 상용 전원이어도 좋고, 별도로 제공된 배터리(8011)에 의한 전원이어도 좋다. 상용 전원을 사용하는 경우에는, 배터리(8011)를 생략할 수 있다.
또한, 표시 모듈(8000)은 편광판, 위상차판, 프리즘 시트 등의 부재를 추가적으로 제공하여도 좋다.
본 발명의 일 형태에 따르면, 곡면을 갖고 신뢰성이 높은 전자 기기를 제작할 수 있다. 또한, 본 발명의 일 형태에 따르면, 가요성을 갖고 신뢰성이 높은 전자 기기를 제작할 수 있다.
전자 기기로서는 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등이 있다.
본 발명의 일 형태에 따른 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태에 따른 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는 예를 들어, 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등이 있다.
본 발명의 일 형태에 따른 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한, 전자 기기가 안테나 및 이차 전지를 갖는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태에 따른 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한, 복수의 표시부를 갖는 전자 기기에서는, 하나의 표시부에 주로 화상 정보를 표시하고, 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 갖는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 전자 기기에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 본 발명의 일 형태에 따른 전자 기기가 갖는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 21의 (A) 내지 (C)에 휘어진 표시부(7000)를 갖는 전자 기기의 일례를 나타내었다. 표시부(7000)는 그 표시면이 휘어져 제공되고, 이 휘어진 표시면을 따라 표시를 수행할 수 있다. 또한, 표시부(7000)는 가요성을 가져도 좋다.
표시부(7000)는 본 발명의 일 형태에 따른 표시 장치를 사용하여 제작된다. 본 발명의 일 형태에 따르면, 휘어진 표시부를 가지며, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 21의 (A)에 휴대 전화기의 일례를 나타내었다. 도 21의 (A)에 도시된 휴대 전화기(7110)는 하우징(7101), 표시부(7000), 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 마이크로폰(7106), 카메라(7107) 등을 갖는다.
휴대 전화기(7110)는 표시부(7000)에 터치 센서를 갖는다. 전화를 걸거나, 문자를 입력하는 등의 모든 조작은 손가락이나 스타일러스 등으로 표시부(7000)를 터치함으로써 수행할 수 있다.
또한, 조작 버튼(7103)의 조작에 의하여, 전원의 ON/OFF 동작이나, 표시부(7000)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한, 휴대 전화기 내부에 자이로 센서 또는 가속도 센서 등 검출 장치를 제공함으로써, 휴대 전화기의 방향(세로인지 가로인지)을 판단하여, 표시부(7000)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 방향의 전환은 표시부(7000)를 터치하거나, 조작 버튼(7103)을 조작하거나, 또는 마이크로폰(7106)을 사용한 음성 입력을 하는 등에 의하여 수행할 수도 있다.
도 21의 (B)는 휴대 정보 단말의 일례를 나타낸 것이다. 도 21의 (B)에 도시된 휴대 정보 단말(7210)은 하우징(7201) 및 표시부(7000)를 갖는다. 또한, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다. 표시부(7000)는 터치 센서를 갖는다. 휴대 정보 단말의 조작은 손가락이나 스타일러스 등으로 표시부(7000)를 터치함으로써 수행할 수 있다.
본 실시형태에서 예시하는 휴대 정보 단말은 예를 들어, 전화기, 수첩, 및 정보 열람 장치 등으로부터 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는, 스마트폰으로서 각각 사용할 수 있다. 본 실시형태에서 예시하는 휴대 정보 단말은 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등 다양한 애플리케이션을 실행할 수 있다.
휴대 정보 단말(7210)은 문자 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어, 3개의 조작 버튼(7202)을 하나의 면에 표시하고, 직사각형으로 나타내는 정보(7203)를 다른 면에 표시할 수 있다. 도 21의 (B)에는 휴대 정보 단말(7210) 위쪽에 조작 버튼(7202)이 표시되고, 휴대 정보 단말(7210) 옆쪽에 정보(7203)가 표시되는 예를 나타내었다. 또한, 예를 들어, 휴대 정보 단말(7210) 옆쪽에 조작 버튼(7202)을 표시하고, 휴대 정보 단말(7210) 위쪽에 정보(7203)를 표시하여도 좋다. 또한, 휴대 정보 단말(7210)의 3면 이상에 정보를 표시하여도 좋다.
정보(7203)의 예로서는, SNS(social networking service)의 통지, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목 또는 송신자명, 날짜, 시각, 배터리 잔량, 및 안테나의 수신 강도 등이 있다. 또는, 정보(7203)가 표시되는 위치에 정보 대신, 조작 버튼 또는 아이콘 등을 표시하여도 좋다.
도 21의 (C)는 텔레비전 장치의 일례를 나타낸 것이다. 텔레비전 장치(7300)는 하우징(7301)에 표시부(7000)가 제공되어 있다. 여기서는, 스탠드(7303)에 의하여 하우징(7301)을 지지한 구성을 도시하였다.
도 21의 (C)에 도시된 텔레비전 장치(7300)의 조작은, 하우징(7301)이 갖는 조작 스위치나 별체의 리모트 컨트롤러(7311)에 의하여 수행될 수 있다. 또는, 표시부(7000)는 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작되어도 좋다. 리모트 컨트롤러(7311)는 상기 리모트 컨트롤러(7311)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7311)가 갖는 조작 키 또는 터치 패널에 의하여 채널을 조작하고 음량을 조절할 수 있기 때문에, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7300)는 수신기 및 모뎀 등을 갖는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등)의 정보 통신을 수행할 수도 있다.
도 21의 (D) 내지 (F)에 가요성을 갖고 휠 수 있는 표시부(7001)를 갖는 휴대 정보 단말의 일례를 나타내었다.
표시부(7001)는 본 발명의 일 형태에 따른 표시 장치를 사용하여 제작된다. 예를 들어, 곡률 반경 0.01mm 이상 150mm 이하로 휠 수 있는 표시 장치 등을 적용할 수 있다. 또한, 표시부(7001)는 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7001)를 터치함으로써 휴대 정보 단말을 조작할 수 있다. 본 발명의 일 형태에 따르면, 가요성을 갖는 표시부를 가지며 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 21의 (D)에 손목시계형 휴대 정보 단말의 일례를 나타내었다. 휴대 정보 단말(7800)은 밴드(7801), 표시부(7001), 입출력 단자(7802), 및 조작 버튼(7803) 등을 갖는다. 밴드(7801)는 하우징으로서의 기능을 갖는다. 또한, 휴대 정보 단말(7800)은 가요성을 갖는 배터리(7805)를 탑재할 수 있다. 배터리(7805)는 예를 들어, 표시부(7001) 또는 밴드(7801) 등과 중첩하도록 배치하여도 좋다.
밴드(7801), 표시부(7001), 및 배터리(7805)는 가요성을 갖는다. 따라서, 휴대 정보 단말(7800)을 원하는 형상으로 쉽게 휠 수 있다.
조작 버튼(7803)은 시각 설정 외에도, 전원의 ON/OFF 동작, 무선 통신의 ON/OFF 동작, 매너 모드의 실행 및 해제, 및 전력 절약 모드의 실행 및 해제 등 다양한 기능을 부여할 수 있다. 예를 들어, 휴대 정보 단말(7800)에 제공된 운영 체계(operating system)에 의하여 조작 버튼(7803)의 기능을 자유롭게 설정할 수도 있다.
또한, 표시부(7001)에 표시된 아이콘(7804)을 손가락 등으로 터치함으로써 애플리케이션을 기동할 수 있다.
또한, 휴대 정보 단말(7800)은 통신 규격에 따른 근거리 무선 통신을 실행할 수 있다. 예를 들어, 무선 통신이 가능한 헤드세트와 상호 통신함으로써 핸즈프리로 통화할 수도 있다.
또한, 휴대 정보 단말(7800)은 입출력 단자(7802)를 가져도 좋다. 입출력 단자(7802)를 갖는 경우, 다른 정보 단말과 커넥터를 통하여 직접 데이터를 주고받을 수 있다. 또한, 입출력 단자(7802)를 통하여 충전할 수도 있다. 또한, 본 실시형태에서 예시하는 휴대 정보 단말의 충전 동작은, 입출력 단자를 통하지 않고 비접촉 전력 전송에 의하여 수행하여도 좋다.
도 21의 (E), (F)에 폴더블 휴대 정보 단말의 일례를 나타내었다. 도 21의 (E)에는 표시부(7001)가 내측이 되도록 접은 상태를 도시하고, 도 21의 (F)에는 표시부(7001)가 외측이 되도록 접은 상태의 휴대 정보 단말(7650)을 도시하였다. 휴대 정보 단말(7650)은 표시부(7001) 및 비표시부(7651)를 갖는다. 휴대 정보 단말(7650)을 사용하지 않을 때 표시부(7001)가 내측이 되도록 접으면 표시부(7001)가 더러워지거나 손상을 입는 것을 억제할 수 있다. 또한, 도 21의 (E), (F)에는 휴대 정보 단말(7650)을 2조각으로 접은 구성을 도시하였지만, 휴대 정보 단말(7650)은 3조각으로 접어도 좋고, 4조각 이상으로 접어도 좋다. 또한, 휴대 정보 단말(7650)은 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합될 수 있다.
(실시예 1)
본 실시예에서는 본 발명의 일 형태에 따른 박리 방법을 사용하여 가공 부재로부터 제작 기판을 박리한 결과에 대하여 설명한다.
도 22는 가공 부재(500)의 단면 모식도이다. 가공 부재(500)에 사용한 재료는 이하와 같다. 또한, 가공 부재(500)에서는 트랜지스터와 제작 기판을 분리하는 것을 상정하여 트랜지스터의 반도체층으로서 사용하는 산화물 반도체층 및 게이트 절연층으로서 사용하는 절연층을 수지층 위에 형성하였다.
제작 기판(111)으로서는 두께가 약 0.7mm인 유리 기판을 사용하였다. 수지층(112)으로서는 두께가 약 1.55μm인 폴리이미드 수지막을 사용하였다. 절연층(116)으로서는 두께가 약 200nm인 산화 질화 실리콘막(116a), 두께가 약 400nm인 질화 실리콘막(116b), 및 두께가 약 50nm인 산화 질화 실리콘막(116c)의 적층체를 사용하였다. 산화물 반도체층(114a)으로서는 두께가 약 40nm인 In-Ga-Zn 산화물막을 사용하였다. 절연층(115)으로서는 두께가 약 150nm인 산화 질화 실리콘막을 사용하였다. 접착층(132)으로서는 두께가 약 5μm인 열 경화성 에폭시 수지를 사용하였다. 가요성 기판(155)으로서는 두께가 약 23μm인 필름을 사용하였다. 보호 필름(156)으로서는 두께가 약 100μm인 필름을 사용하였다.
또한, 감광성 및 열 경화성을 갖고, 점도가 약 30cP인 재료를 사용하여 폴리이미드 수지막을 형성하였다.
다음에, 가공 부재(500)로부터 제작 기판(111)을 박리하는 공정에 대하여 설명한다.
가공 부재(500)에 대하여 제작 기판(111) 측으로부터 레이저광을 조사하였다. 레이저광은 상면에서 보아 가공 부재(500)의 전체 면에 조사하였다. 또한, 조사 시에는 가공 부재(500)의 외주부에 차광용 마스크를 제공하였다.
레이저광의 레이저 발진기로서 파장이 308nm인 XeCl 엑시머 레이저를 사용하였다. 발진기의 설정 에너지는 980mJ로, 반복 주파수는 60Hz로, 스캔 속도는 11.7mm/초로 하였다. 광학계를 조절함으로써 레이저광의 단면을 0.6mm×300mm의 선형으로 성형하였다. 또한, 광학계에 감쇠기(attenuator)를 사용하였다. 감쇠기에 의한 조사 에너지의 감쇠율은 10%로 하였다.
레이저광을 조사한 후, 가공 부재(500)의 보호 필름(156) 측으로부터 상기 외주부보다 내측에 커터로 슬릿을 제공함으로써, 가공 부재(500)로부터 제작 기판(111)을 박리하였다.
도 23의 (A)는 제작 기판(111)을 박리한 후의 가공 부재(500) 및 박리한 제작 기판(111)의 외관 사진이다. 또한, 도 23의 (B)는 박리한 제작 기판(111)의 표면 부근의 단면 STEM 사진이다. 도 23의 (B)에 의하여, 박리한 제작 기판(111) 위에 두께가 약 50nm인 수지층(112)이 남아 있는 것을 알 수 있다.
도 23의 (A), (B)에 의하여, 본 발명의 일 형태에 따른 박리 방법에 의하여, 제작 기판과 수지층의 경계 근방을 계면으로 하여 제작 기판을 박리할 수 있다는 것이 확인되었다.
(실시예 2)
본 실시예에서는 본 발명의 일 형태에 사용하는 폴리이미드 수지층의 물의 방출에 대하여 조사하는 목적으로 제작한 시료의 승온 이탈가스 분석법(TDS: Thermal Desorption Spectroscopy)의 분석 결과에 대하여 설명한다.
TDS 분석에 사용한 시료는 이하에 제작 방법을 설명하는 시료(A1), 시료(A2), 시료(A3), 시료(B1), 시료(B2), 시료(B3), 시료(C1), 시료(C2), 및 시료(C3)의 9개이다.
먼저, 9개의 시료 모두에서 유리 기판(811) 위에 두께가 약 1.55μm인 폴리이미드 수지층(812)을 형성하였다. 폴리이미드 수지층(812)의 형성 시에 질소 분위기에서 1시간 동안 가열 처리를 수행하였다. 상기 가열 처리의 온도에 대해서는 시료마다 이하와 같이 상이하다. 즉, 시료(A1), 시료(B1), 시료(C1)는 350℃에서, 시료(A2), 시료(B2), 시료(C2)는 400℃에서, 또한 시료(A3), 시료(B3), 시료(C3)는 450℃에서 가열 처리를 수행하였다.
다음에, 시료(B1) 내지 시료(B3) 및 시료(C1) 내지 시료(C3)에서 폴리이미드 수지층(812) 위에 두께가 약 200nm인 산화 질화 실리콘막(813a)을 형성하였다. 다음에, 시료(C1) 내지 시료(C3)에서 산화 질화 실리콘막(813a) 위에 두께가 약 400nm인 질화 실리콘막(813b) 및 두께가 약 50nm인 산화 질화 실리콘막(813c)을 이 순서대로 형성하였다.
이러한 식으로 제작한 9개의 시료의 단면 모식도를 도 24의 (A) 내지 (C)에 도시하였다.
상기 9개의 시료에 대하여 TDS 분석을 수행한 결과를 도 25의 (A) 내지 (C)에 나타내었다. 도 25의 (A)는 시료(A1) 내지 (A3), 도 25의 (B)는 시료(B1) 내지 시료(B3), 도 25의 (C)는 시료(C1) 내지 시료(C3)의 TDS 분석 결과이다. 또한, 상기 TDS 분석에서는 물 분자에 상당하는 질량 전하비가 M/z=18인 가스의 방출량을 측정하였다. 도 25의 (A) 내지 (C)에서 가로축은 기판의 가열 온도[℃]를 나타내고, 세로축은 질량 전하비가 M/z=18인 가스의 방출량에 비례하는 강도를 나타낸다.
도 25의 (A)에 의하여, 예를 들어, 폴리이미드 수지층(812)의 형성 시의 가열 온도를 400℃ 이상으로 함으로써, 산화물 반도체를 사용한 트랜지스터의 제작 온도를 350℃까지로 한 경우에 물의 방출을 억제할 수 있다는 것을 알 수 있다. 또한, 도 25의 (B), (C)에 의하여, 폴리이미드 수지층(812) 위에 무기막을 제공한 구성에서는 폴리이미드 수지층(812)의 형성 시의 가열 온도를 400℃ 이상으로 함으로써, 400℃까지의 수분의 방출을 억제할 수 있다는 것을 알 수 있다.
상술한 바와 같이, 본 실시예의 결과에 의하여, 폴리이미드 수지층의 형성 시의 가열 온도를 400℃ 이상으로 함으로써, 폴리이미드 수지층 위에 산화물 반도체를 사용한 트랜지스터를 형성한 경우에 폴리이미드 수지층으로부터 수분이 방출되는 것을 억제할 수 있다는 것이 확인되었다. 이에 의하여, 폴리이미드 수지층의 물의 방출에 기인하는 트랜지스터의 특성 변동을 억제할 수 있다는 것이 시사되었다.
(실시예 3)
본 실시예에서는, 제작 기판 위에 수지층을 개재하여 형성한 트랜지스터의 전기 특성을, 트랜지스터를 제작 기판으로부터 박리하기 전과 박리한 후에서 비교한 결과에 대하여 설명한다. 제작 기판의 박리 방법은 실시예 1에서 설명한 방법과 마찬가지이다.
본 실시예에서 제작한 트랜지스터의 구성은 도 12의 (A) 등에 도시된 트랜지스터(80)와 마찬가지이다.
제작 기판(14)으로서는 두께가 약 0.7mm인 유리 기판을 사용하였다. 수지층(23)으로서는 두께가 약 1.55μm인 폴리이미드 수지막을 사용하였다. 절연층(31)으로서는 두께가 약 200nm인 산화 질화 실리콘막을 사용하였다. 트랜지스터의 백 게이트 전극으로서 기능하는 도전층(81)으로서는 두께가 약 100nm인 타이타늄막을 사용하였다. 절연층(82)으로서는 두께가 약 400nm인 질화 실리콘막과 두께가 약 50nm인 산화 질화 실리콘막의 적층을 사용하였다. 산화물 반도체층(83)으로서는 원자수비가 In:Ga:Zn=4:2:3인 산화물 타깃을 사용하여 형성한 두께가 약 40nm인 In-Ga-Zn 산화물 반도체막을 사용하였다. 절연층(84)으로서는 두께가 약 150nm인 산화 질화 실리콘막을 사용하였다. 트랜지스터의 게이트 전극으로서 기능하는 도전층(85)으로서는 원자수비가 In:Ga:Zn=4:2:3인 산화물 타깃을 사용하여 형성한 두께가 약 100nm인 In-Ga-Zn 산화물막을 사용하였다. 절연층(33)으로서는 두께가 약 100nm인 질화 실리콘막과 두께가 약 300nm인 산화 질화 실리콘막의 적층을 사용하였다. 도전층(86a), 도전층(86b)으로서는 두께가 약 10nm인 타이타늄막과 두께가 약 100nm인 구리막을 사용하였다. 절연층(34)으로서는 두께가 약 1.5μm인 아크릴 수지막을 사용하였다.
상기 트랜지스터에 대하여 Id-Vg 특성(드레인 전류-게이트 전압 특성)을 측정하였다. 측정 조건은 제작 기판의 박리 전후에서 이하와 같이 상이하다. 박리 전에는, 드레인 전압을 0.1V 또는 20V로 하고, 백 게이트 전압 및 게이트 전압을 -8V로부터 8V까지 0.25V씩 소인(掃引)시킴으로써 Id-Vg 특성을 측정하였다. 박리 후에는, 드레인 전압을 0.1V 또는 10V로 하고, 백 게이트 전압 및 게이트 전압을 -8V로부터 8V까지 0.25V씩 소인시킴으로써 Id-Vg 특성을 측정하였다.
Id-Vg 특성의 측정 결과를 도 26 및 도 27에 나타내었다. 도 26의 (A), (B)는 각각 채널 길이 L이 3μm이고, 채널 폭 W가 50μm인 트랜지스터의 박리 전 및 박리 후의 측정 결과를 나타낸 것이다. 도 27의 (A), (B)는 각각 채널 길이 L이 6μm이고, 채널 폭 W가 50μm인 트랜지스터의 박리 전 및 박리 후의 측정 결과를 나타낸 것이다. 도 26 및 도 27에서, 가로축은 게이트 전압 Vg[V]를, 왼쪽 세로축은 드레인 전류 Id[A]를, 오른쪽 세로축은 전계 효과 이동도 μFE[cm2/Vs]를 나타낸다. 또한, 도 26 및 도 27에서, 굵은 실선은 드레인 전압이 10V 또는 20V일 때의 Id-Vg 특성을, 굵은 일점쇄선은 드레인 전압이 0.1V일 때의 Id-Vg 특성을, 가는 파선은 드레인 전압이 10V 또는 20V일 때의 전계 효과 이동도 μFE를 나타낸다. 또한, 박리 전 및 박리 후에 측정된 트랜지스터는, 동일한 수지층(23) 위에 형성된 상이한 트랜지스터이다.
도 26 및 도 27에 도시된 바와 같이, 수지층으로부터 제작 기판을 박리하는 전후에서, 수지층 위에 형성된 트랜지스터의 전기 특성에 거의 차이가 없는 것이 확인되었다.
상술한 바와 같이, 본 실시예에 의하여, 본 발명의 일 형태에 따른 박리 방법을 사용함으로써, 수지층 위에 제공된 트랜지스터의 전기 특성에 거의 영향을 미칠 일 없이 수지층으로부터 제작 기판을 박리할 수 있다는 것이 시사되었다.
(실시예 4)
이하에서는, 본 발명의 일 형태에 따른 박리 방법에서의 표 1에 나타낸 항목에 대하여 자세히 설명한다.
[표 1]
Figure 112017028467751-pat00001
실시예 1 등에서 설명한 바와 같이, 제작 기판에 대한 특별한 처리(플라스마 처리 등)는 불필요하다. 수지층의 재료로서는 감광성을 갖고 폴리이미드 수지 전구체를 포함하는 재료가 적합하다. 또는, 수지층의 재료로서는 비감광성의 가용성 폴리이미드 수지를 포함하는 재료가 적합하다. 수지층을 형성하기 위한 가열 조건으로서는 N2 분위기하, 350℃ 베이킹이 적합하다.
여기서, 수지층의 재료를 도포하면, 기판의 외주부 등에 불균일하게 도포된 부분이 생길 수 있다. 수지층의 경화 전에 이러한 불필요한 부분을 쉽게 제거할 수 있는 것이 바람직하다. 예를 들어, 시너 등의 유기 용제를 사용하여 제거할 수 있다. 수지층의 재료에 따라서는 시너로 반응하여 보얗게 흐리거나, 겔화되거나, 또는 응고되는 등이 일어날 수 있다. 실시예 1 등에서 사용한 수지층의 재료는 시너 등의 유기 용제에 용해되기 때문에, 수지층의 경화 전에 불필요한 부분을 쉽게 제거할 수 있다.
감광성 재료를 사용하면, 수지층의 가공이 쉬워져 바람직하다. 재료를 도포한 후, 노광, 현상을 수행함으로써 수지층을 가공할 수 있다. 레지스트 마스크를 형성할 필요가 없기 때문에, 제작 공정을 단축할 수 있다.
비감광성 재료를 사용하는 경우, 재료를 도포하고 가열에 의하여 경화시킨 후, 수지층 위에 레지스트를 도포하고 노광, 현상을 수행함으로써 레지스트 마스크를 형성한다. 그 후, 드라이 에칭을 수행함으로써, 수지층을 가공할 수 있다.
수지층 위에 피박리층(트랜지스터, 표시 소자 등)을 형성하는 공정 시 및 기판과 피박리층을 접합하는 공정 시에, 제작 장치가 얼라인먼트 마커(alignment marker)를 인식하기 쉬운 것이 바람직하다. 감광성 재료에 비하여 비감광성 재료는 가시광의 투과성이 높은 경우가 있다. 유색의 수지층에 비하여 가시광의 투과성이 높은 수지층은, 마커 인식이 쉬워지고 설계 시의 레이아웃의 자유도가 높아지므로 바람직하다.
박리 후에 수지층을 제거하는 경우, 관통 전극을 노출시킬 수 있다. 수지층은 애싱에 의하여 제거되는 것이 바람직하다. 애싱, 드라이 에칭 등을 사용하는 경우, 수지층의 개구의 형상은 수직에 가까운 형상이 된다. 수지층을 제거하기 때문에, 완성된 장치는 수지층의 색조의 영향을 받지 않는다.
박리 후에 수지층을 제거하지 않는 경우, 박리에 의하여 관통 전극을 노출시키는 것이 바람직하다. 수지층의 형성 시에 수지층에 개구를 제공하고, 개구 내에 관통 전극을 형성한다. 감광성 재료를 사용하는 경우에는, 노광 기술에 의하여 수지층에 개구를 형성할 수 있다. 이때, 개구의 형상은 테이퍼 형상이다. 비감광성 재료를 사용하는 경우에는, 레지스트 마스크를 사용하여 수지층에 개구를 형성할 수 있다. 이때, 개구의 형상은 수직에 가까운 형상이다. 그리고, 박리에 의하여 수지층 및 관통 전극을 노출시킨다. 또한, 관통 전극에는 제작 기판과의 밀착성이 낮은 재료를 사용하는 것이 바람직하다. 또한, 관통 전극과 제작 기판의 접촉 면적은 작을수록 바람직하다. 수지층을 제거하지 않기 때문에, 완성된 장치는 수지층의 색조의 영향을 받는다. 유색의 수지를 사용하는 경우에는, 광 추출 효율의 저하를 억제하기 위하여, 불필요한 부분에 수지층을 제공하지 않는 것이 바람직하다. 가시광에 대한 투과성이 높은 수지층을 사용하면, 수지층이 잔존하더라도 광 추출 효율이 저하되기 어려워 바람직하다.
박리 용이성은 모두 같은 정도로 양호하다.
10: 표시 장치
13: 접착층
14: 제작 기판
21: 막
22: 기판
23: 수지층
23a: 수지층
24: 절연층
25: 수지층
26: 절연층
28: 접착층
29: 기판
31: 절연층
32: 절연층
33: 절연층
34: 절연층
35: 절연층
40: 트랜지스터
41: 도전층
43a: 도전층
43b: 도전층
44: 산화물 반도체층
45: 도전층
50: 트랜지스터
60: 표시 소자
61: 도전층
62: EL층
63: 도전층
65: 레이저광
71: 보호층
72: 테이프
73: 지지 기판
74: 절연층
75: 보호층
75a: 기판
75b: 접착층
76: 접속체
77: FPC
78: 도전층
80: 트랜지스터
81: 도전층
81a: 도전층
82: 절연층
83: 산화물 반도체층
84: 절연층
85: 도전층
86a: 도전층
86b: 도전층
86c: 도전층
91: 제작 기판
93: 수지층
93a: 수지층
95: 절연층
97: 착색층
98: 차광층
99: 접착층
100: 플렉시블 디바이스
110: 적층체
111: 제작 기판
112: 수지층
112a: 수지층
113: 절연층
114: 트랜지스터를 포함하는 층
114a: 산화물 반도체층
115: 절연층
116: 절연층
116a: 산화 질화 실리콘막
116b: 질화 실리콘막
116c: 산화 질화 실리콘막
120: 적층체
121: 제작 기판
122: 수지층
122a: 수지층
123: 절연층
124: 기능층
131: 표시 소자
132: 접착층
141: 기판
151: 기판
155: 가요성 기판
156: 보호 필름
160: 레이저광
381: 표시부
500: 가공 부재
811: 유리 기판
812: 폴리이미드 수지층
813a: 산화 질화 실리콘막
813b: 질화 실리콘막
813c: 산화 질화 실리콘막
7000: 표시부
7001: 표시부
7101: 하우징
7103: 조작 버튼
7104: 외부 접속 포트
7105: 스피커
7106: 마이크로폰
7107: 카메라
7110: 휴대 전화기
7201: 하우징
7202: 조작 버튼
7203: 정보
7210: 휴대 정보 단말
7300: 텔레비전 장치
7301: 하우징
7303: 스탠드
7311: 리모트 컨트롤러
7650: 휴대 정보 단말
7651: 비표시부
7800: 휴대 정보 단말
7801: 밴드
7802: 입출력 단자
7803: 조작 버튼
7804: 아이콘
7805: 배터리
8000: 표시 모듈
8001: 상부 커버
8002: 하부 커버
8003: FPC
8004: 터치 패널
8005: FPC
8006: 표시 패널
8009: 프레임
8010: 프린트 기판
8011: 배터리

Claims (19)

  1. 플렉시블 디바이스의 제작 방법에 있어서:
    감광성 및 열 경화성 재료를 사용하여 기판 위에 수지층을 형성하는 단계로서, 상기 수지층은 가요성을 가지는, 상기 수지층을 형성하는 단계;
    레지스트 마스크를 사용하지 않고 상기 수지층에 제 1 개구를 형성하는 단계;
    상기 수지층 위에 절연층을 형성하는 단계로서, 상기 절연층은 상기 제 1 개구와 중첩하는 제 2 개구를 포함하는, 상기 절연층을 형성하는 단계;
    상기 절연층 위에 트랜지스터 및 도전층을 형성하는 단계로서, 상기 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함하고, 상기 도전층은 상기 제 1 개구 및 상기 제 2 개구에서 적어도 부분적으로 형성되는, 상기 트랜지스터 및 도전층을 형성하는 단계;
    상기 수지층을 기판 측으로부터 광으로 조사하는 단계;
    상기 수지층을 조사한 후, 상기 기판과 상기 절연층을 서로 분리하는 단계로서, 상기 도전층은 상기 제 1 개구를 통해 상기 절연층으로부터 노출되는, 상기 분리하는 단계;
    접착층을 사용하여 상기 수지층에 제 2 기판을 접합시키는 단계; 및
    커넥터를 통하여 상기 절연층으로부터 노출된 상기 도전층에 플렉시블 프린트 회로를 접합하는 단계를 포함하고,
    상기 수지층은 상기 제 1 개구의 주변에 노출된 제 1 표면 및 상기 접착층으로 덮인 제 2 표면을 포함하는, 플렉시블 디바이스의 제작 방법.
  2. 플렉시블 디바이스의 제작 방법에 있어서:
    감광성 및 열 경화성 재료를 사용하여 기판 위에 수지층을 형성하는 단계로서, 상기 수지층은 가요성을 가지는, 상기 수지층을 형성하는 단계;
    레지스트 마스크를 사용하지 않고 상기 수지층에 제 1 영역 및 상기 제 1 영역보다 얇은 제 2 영역을 형성하는 단계;
    상기 수지층 위에 절연층을 형성하는 단계로서, 상기 절연층은 상기 수지층의 상기 제 2 영역과 중첩하는 개구를 포함하는, 상기 절연층을 형성하는 단계;
    상기 절연층 위에 트랜지스터 및 도전층을 형성하는 단계로서, 상기 트랜지스터는 상기 수지층의 상기 제 1 영역과 중첩하고 채널 형성 영역에 산화물 반도체를 포함하고, 상기 도전층은 상기 절연층의 상기 개구를 통해 상기 수지층의 상기 제 2 영역과 적어도 부분적으로 접촉하게 형성되는, 상기 트랜지스터 및 도전층을 형성하는 단계;
    상기 트랜지스터 및 상기 도전층을 형성한 후, 상기 수지층을 기판 측으로부터 광으로 조사하는 단계;
    상기 수지층을 조사한 후, 상기 기판과 상기 절연층을 서로 분리하는 단계로서, 상기 도전층은 상기 개구를 통해 상기 절연층으로부터 노출되는, 상기 분리하는 단계;
    접착층을 사용하여 상기 수지층에 제 2 기판을 접합시키는 단계; 및
    커넥터를 통하여 상기 절연층으로부터 노출된 상기 도전층에 플렉시블 프린트 회로를 접합하는 단계를 포함하고,
    상기 수지층은 상기 개구의 주변에 노출된 제 1 표면 및 상기 접착층으로 덮인 제 2 표면을 포함하는, 플렉시블 디바이스의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층은 제 1 온도에서 상기 감광성 및 열 경화성 재료를 가열함으로써 형성되고,
    상기 트랜지스터는 상기 제 1 온도 이하의 온도에서 형성되는, 플렉시블 디바이스의 제작 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층은 선형 레이저 장치를 사용하여 상기 광으로 조사되는, 플렉시블 디바이스의 제작 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층은 두께가 0.1μm 이상 3μm 이하인, 플렉시블 디바이스의 제작 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층은 감광성 폴리이미드 수지를 사용하여 형성되는, 플렉시블 디바이스의 제작 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층은 질화 실리콘막과 상기 질화 실리콘막 위의 산화 실리콘막을 포함하는, 플렉시블 디바이스의 제작 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020170036226A 2016-04-07 2017-03-22 박리 방법 및 플렉시블 디바이스의 제작 방법 Active KR102340066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210176584A KR102498021B1 (ko) 2016-04-07 2021-12-10 박리 방법 및 플렉시블 디바이스의 제작 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016077668 2016-04-07
JPJP-P-2016-077667 2016-04-07
JP2016077667 2016-04-07
JPJP-P-2016-077668 2016-04-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210176584A Division KR102498021B1 (ko) 2016-04-07 2021-12-10 박리 방법 및 플렉시블 디바이스의 제작 방법

Publications (2)

Publication Number Publication Date
KR20170115437A KR20170115437A (ko) 2017-10-17
KR102340066B1 true KR102340066B1 (ko) 2021-12-15

Family

ID=59998316

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170036226A Active KR102340066B1 (ko) 2016-04-07 2017-03-22 박리 방법 및 플렉시블 디바이스의 제작 방법
KR1020210176584A Active KR102498021B1 (ko) 2016-04-07 2021-12-10 박리 방법 및 플렉시블 디바이스의 제작 방법
KR1020230014877A Ceased KR20230023690A (ko) 2016-04-07 2023-02-03 박리 방법 및 플렉시블 디바이스의 제작 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210176584A Active KR102498021B1 (ko) 2016-04-07 2021-12-10 박리 방법 및 플렉시블 디바이스의 제작 방법
KR1020230014877A Ceased KR20230023690A (ko) 2016-04-07 2023-02-03 박리 방법 및 플렉시블 디바이스의 제작 방법

Country Status (4)

Country Link
US (3) US10680020B2 (ko)
JP (5) JP2017191933A (ko)
KR (3) KR102340066B1 (ko)
CN (2) CN107452876A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10185190B2 (en) 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR102359245B1 (ko) * 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102515871B1 (ko) 2016-10-07 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판
KR20180083253A (ko) 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US11515513B2 (en) * 2018-03-02 2022-11-29 Sharp Kabushiki Kaisha Method for manufacturing display device including bonding first mother substrate and second mother substrate with buffer sheet
CN108400088B (zh) * 2018-03-05 2021-07-20 大族激光科技产业集团股份有限公司 晶片结合及剥离的方法
TWI673170B (zh) * 2018-07-06 2019-10-01 友達光電股份有限公司 可撓性顯示器的製造方法
US11094811B2 (en) 2019-04-19 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN112736033B (zh) * 2020-12-24 2023-04-18 吉林建筑大学 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法
CN112864176B (zh) * 2021-01-27 2025-02-18 Tcl华星光电技术有限公司 阵列基板及其制备方法和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260166A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 薄膜素子およびその製造方法
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69229314T2 (de) 1991-09-10 1999-11-11 Sharp K.K., Osaka Halbleiteranordnung und Verfahren zur Herstellung
JP2698724B2 (ja) * 1991-12-26 1998-01-19 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH08330295A (ja) * 1995-03-24 1996-12-13 Fuji Electric Co Ltd 半導体装置の製造方法
JP3809712B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 薄膜デバイスの転写方法
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3738799B2 (ja) * 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2000058852A (ja) * 1998-08-17 2000-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びそれを用いた表示装置
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7023500B2 (en) * 2002-06-05 2006-04-04 Hitachi, Ltd. Display device with active-matrix transistor having silicon film modified by selective laser irradiation
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
JP2005085705A (ja) 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7994617B2 (en) 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100970194B1 (ko) 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101254277B1 (ko) 2004-07-30 2013-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4650066B2 (ja) 2005-04-01 2011-03-16 セイコーエプソン株式会社 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
JP2007110064A (ja) 2005-09-14 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
JP2007269922A (ja) * 2006-03-30 2007-10-18 Jsr Corp ポリシロキサン複合架橋粒子および該複合架橋粒子を含む樹脂組成物
US7785938B2 (en) 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
CN101432661B (zh) * 2006-04-28 2012-09-05 旭化成电子材料株式会社 感光性树脂层压体
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP5408856B2 (ja) * 2007-08-30 2014-02-05 キヤノン株式会社 有機ｅｌ表示装置
JP2010073733A (ja) * 2008-09-16 2010-04-02 Fujifilm Corp トランジスタ基板及び有機エレクトロルミネッセンス表示装置
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
KR101824425B1 (ko) 2008-12-17 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010212489A (ja) * 2009-03-11 2010-09-24 Fujifilm Corp 組成物
CN102803324B (zh) * 2009-06-19 2015-09-16 日产化学工业株式会社 咔唑酚醛清漆树脂
KR20160130876A (ko) * 2009-09-30 2016-11-14 다이니폰 인사츠 가부시키가이샤 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
JP2011227369A (ja) 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
JP2011248072A (ja) 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2012046421A1 (ja) * 2010-10-06 2012-04-12 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US20130265530A1 (en) * 2010-12-21 2013-10-10 Sharp Kabushiki Kaisha Display device and thin film transistor substrate and manufacturing method therefor
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
US9455229B2 (en) * 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2014022459A (ja) 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102000043B1 (ko) * 2012-10-31 2019-07-15 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
JP6194233B2 (ja) * 2013-01-08 2017-09-06 株式会社ジャパンディスプレイ 表示装置の製造方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US9178178B2 (en) * 2013-05-16 2015-11-03 Samsung Display Co., Ltd. Organic light-emitting diode display having improved adhesion and damage resistance characteristics, an electronic device including the same, and method of manufacturing the organic light-emitting diode display
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
WO2015083029A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR20150077969A (ko) * 2013-12-30 2015-07-08 삼성디스플레이 주식회사 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법
TWI696023B (zh) 2014-02-28 2020-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
CN106105388B (zh) 2014-03-06 2018-07-31 株式会社半导体能源研究所 发光装置
JP2015195104A (ja) * 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 表示装置
KR102175353B1 (ko) * 2014-05-30 2020-11-09 한국전자통신연구원 반도체 소자 및 그 제조 방법
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
US9594287B2 (en) * 2014-08-24 2017-03-14 Royole Corporation Substrate-less flexible display and method of manufacturing the same
US10522574B2 (en) * 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR20180083253A (ko) * 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260166A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 薄膜素子およびその製造方法
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20170115437A (ko) 2017-10-17
US11791350B2 (en) 2023-10-17
US20220216243A1 (en) 2022-07-07
US20170294462A1 (en) 2017-10-12
JP2024164183A (ja) 2024-11-26
KR20210154941A (ko) 2021-12-21
CN118829321A (zh) 2024-10-22
JP2019186561A (ja) 2019-10-24
US11296132B2 (en) 2022-04-05
JP2021168397A (ja) 2021-10-21
JP2017191933A (ja) 2017-10-19
JP6903714B2 (ja) 2021-07-14
KR102498021B1 (ko) 2023-02-08
JP2023078260A (ja) 2023-06-06
US20200295057A1 (en) 2020-09-17
CN107452876A (zh) 2017-12-08
KR20230023690A (ko) 2023-02-17
US10680020B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
KR102340066B1 (ko) 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102588708B1 (ko) 박리 방법, 표시 장치, 모듈, 및 전자 기기
JP6882061B2 (ja) 表示装置
JP6965010B2 (ja) フレキシブルデバイスの作製方法
JP7252385B2 (ja) 表示装置
JP6568892B2 (ja) フレキシブルデバイスの作製方法
JP7029010B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170322

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200210

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170322

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201123

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20210420

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210929

PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20211210

Patent event code: PA01071R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241029

Start annual number: 4

End annual number: 4