JP3647523B2

JP3647523B2 - マトリクス型液晶表示装置

Info

Publication number: JP3647523B2
Application number: JP29176595A
Authority: JP
Inventors: 潤小山; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-10-14
Filing date: 1995-10-14
Publication date: 2005-05-11
Anticipated expiration: 2015-10-14
Also published as: US6310598B1; TWI235266B; US20020036294A1; TW504599B; US5956011A; US6037924A; KR970022941A; KR100303899B1; JPH09113879A; US6608613B2

Description

【０００１】
【産業上の利用分野】
本発明はマトリクス型表示装置に関し、とくに駆動回路を内蔵したマトリクス型表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型表示装置とは、図２にしめすようにマトリクスの各交差部に画素が配置され、すべての画素にはスイッチング用の素子が設けられており、画素情報はスイッチング素子のオン／オフによって制御されるものをいう。このような表示装置の表示媒体としては液晶を用いる。このスイッチング素子として、特に三端子素子、すなわち、ゲート、ソース、ドレインを有する薄膜トランジスタが用いられる。
【０００３】
また、本発明の記述においては、マトリクスにおける行とは、当該行に平行に配置された走査線（ゲート線）が当該行の薄膜トランジスタのゲート電極に接続されているものを言い、列とは当該行に平行に配置された信号線（ソース線）が当該列の薄膜トランジスタのソース（もしくはドレイン）電極に接続されているものを言う。さらに、走査線を駆動する回路を走査線駆動回路、信号線を駆動する回路を信号線駆動回路と称する。また、薄膜トランジスタをＴＦＴと称する。
【０００４】
図３に示すのはアクティブマトリクス型液晶表示装置の第一の従来例である。この例のアクティブマトリクス型液晶表示装置はＴＦＴをアモルファスシリコンを用いたものを使用し、走査線駆動回路、信号線駆動回路を単結晶の集積回路（３０１，３０３）で構成し、ガラス基板の周囲にタブを用いて装着する（図３（ａ））、もしくはＣＯＧ（チップオングラス）技術で装着している（図３（ｂ））。
【０００５】
このような液晶表示装置の場合、以下のような問題点があった。問題点の一つは、アクティブマトリクスの信号線、走査線をタブまたはボンディングワイヤを介して接続を行うため、信頼性上問題になることがあった。たとえば表示装置がＶＧＡ（ビデオグラフィックアレイ）の場合、信号線の数は１９２０本、走査線は４８０本あり、その本数は解像度の向上とともに年々増加していく傾向がある。
【０００６】
また、ビデオカメラに用いるビュウファインダや液晶を用いたプロジェクタを作る場合、表示装置はコンパクトにまとめる必要があり、これはタブを用いた液晶表示装置ではスペースの面から不利になっていた。
【０００７】
これらの問題点を解決するアクティブマトリクス型液晶表示装置として、ＴＦＴをポリシリコンで構成したものが開発されている。その一例を第４図に示す。図４（ａ）に示すように、信号線駆動回路４０１、走査線駆動回路４０２をポリシリコンＴＦＴを用いて、ガラス基板上に画素ＴＦＴと同時に形成している。ポリシリコンＴＦＴの形成は１０００度以上のプロセスを用いて石英基板上に素子形成する高温ポリシリコンプロセスと６００度以下のプロセスを用いてガラス基板上に素子形成する低温ポリシリコンプロセスがある。
【０００８】
ポリシリコンＴＦＴは、アモルファスＴＦＴの移動度が０．５ｃｍ²／Ｖｓｅｃ程度であるのに対して、その移動度を３０ｃｍ²／Ｖｓｅｃ以上にすることが可能であり、数ＭＨｚ程度の信号であれば動作が可能である。
【０００９】
アクティブマトリクス型液晶表示装置を駆動する駆動回路はデジタル方式とアナログ方式がある。ただし、デジタル方式では回路の素子数がアナログ方式にくらべて著しく多くなるため、ポリシリコンを用いた駆動回路では、アナログ方式が一般的である。また、走査線駆動回路、信号線駆動回路の回路構成ではシフトレジスタを用いたものが一般的ある（図４（ｂ）参照）。
【００１０】
【発明が解決しようとする課題】
以上説明したような従来の液晶表示装置には以下のような問題点があった。ポリシリコンを使用したＴＦＴは一般に、単結晶のトランジスタに比べて、しきい値の制御が難しく、本来エンハンスメント型であるべきものが、デプレッション型になり、ゲート、ソース間電圧が０であってもドレインに電流が流れることがあった。これは、単結晶にくらべて、結晶性が不均一であることや、低温ポリシリコンではゲート酸化膜に熱酸化膜を使用できないこと、不純物汚染などの理由による。
【００１１】
たとえば、図５（ａ）になるべきＴＦＴ特性が、しきい値のずれにより図５（ｂ）になったとすると、図６のインバータ回路の初段では入力がＨｉの状態では電流が流れないが、入力がＬｏの状態では電流が電源からＧＮＤに流れてしまう。また、次段では逆にＨｉの状態で電流が流れてしまう。液晶表示装置の駆動回路をＴＦＴで基板内に内蔵した場合、その段数はＶＧＡのとき、信号側と走査側をあわせて１１２０段になり、１つ１つのＴＦＴの電流は小さくとも、その合計値は大きく、表示装置の消費電力を低減するという面からみると大きな問題となっていた。
【００１２】
一方、しきい値が大きな値となりすぎると、ＴＦＴのオン電流が小さくなり、駆動回路の動作周波数が低くなるという問題があった。駆動回路の動作周波数は負荷容量をＴＦＴのオン電流で駆動するため、負荷容量、電源電圧が一定の場合、オン電流の大きさで動作周波数は決定される。よって、大きすぎるしきい値は動作周波数の低下をまねいていた。
【００１３】
本発明は、上記従来技術の問題点に鑑みてなされたもので、その目的とするところは、ＴＦＴのしきい値を電圧印加により制御することにより、駆動回路の消費電力を低減し、あるいは駆動回路の動作周波数の向上することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、
本願の発明の１つとして、マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線あるいは画素部に走査信号を供給する走査線を駆動するための駆動回路を有するマトリクス型の液晶表示装置において、
上記駆動回路を構成する複数の薄膜トランジスタと、
上記駆動回路に接続され、かつ上記薄膜トランジスタのしきい値を制御するしきい値制御回路とを有する。
【００１５】
また、本願の別の発明の１つとして、前記薄膜トランジスタには、前記しきい値を制御するための制御用端子が設けられ、前記しきい値制御回路は、この制御用端子に所望の電圧を印加する。
【００１６】
また、本願の別の発明の１つとして、前記制御用端子は、前記薄膜トランジスタのチャネルに接続されたチャネルコンタクト領域に形成され、この制御用端子に前記しきい値制御回路から所望の電圧を印加することにより、チャネルを変化させて前記しきい値を制御する。
【００１７】
また、本願の別の発明の１つとして、前記チャネルコンタクト領域の導電型は、前記薄膜トランジスタのチャネルの導電型とは逆になるように形成されている。
【００１８】
また、本願の別の発明の１つとして、前記しきい値制御回路は、前記薄膜トランジスタがＮ型の場合、前記駆動回路の消費電力を低減させるためにグランド電位より低い電圧を印加する。
【００１９】
また、本願の別の発明の１つとして、前記しきい値制御回路は、前記薄膜トランジスタがＰ型の場合、前記駆動回路の消費電力を低減させるために電源電位よりも高い電圧を印加する。
【００２０】
また、本願の別の発明の１つとして、前記しきい値制御回路は、前記薄膜トランジスタがＮ型の場合、前記駆動回路の動作周波数を向上させるためにグランド電位より高い電圧を印加する。
【００２１】
また、本願の別の発明の１つとして、前記しきい値制御回路は、前記薄膜トランジスタがＰ型の場合、前記駆動回路の動作周波数を向上させるために電源電位より低い電圧を印加する。
【００２２】
また、本願の別の発明の１つとして、前記しきい値制御回路は可変抵抗を有し、この可変抵抗を調整することにより前記制御用端子に所望の電圧を印加する。
【００２３】
また、本願の別の発明の１つとして、前記しきい値制御回路は、しきい値制御用端子を有しかつ基準値を設定するたのモニター用薄膜トランジスタと、このモニター用薄膜トランジスタの電流を電圧に変換する負荷と、負荷に発生する電圧を増幅して前記駆動回路に印加すると共に、上記モニター用薄膜トランジスタのしきい値制御用端子に負帰還させる増幅器とを有する。
【００２４】
また、本願の別の発明の１つとして、前記しきい値制御回路は、前記駆動回路と同一基板上に薄膜トランジスタにより形成されている。
【００２５】
また、本願の別の発明の１つとして、前記薄膜トランジスタは、Ｎ型トランジスタとＰ型トランジスタとから成る相補型トランジスタであり、Ｎ型トランジスタには第１の制御用端子が、Ｐ型トランジスタには第２の制御用端子がそれぞれ設けられ、前記しきい値制御回路は、この第１及び第２の制御用端子にそれぞれ所望の電圧を印加する。
【００２６】
さらに、本願の別の発明の１つとして、マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線と、画素部に走査信号を供給する走査線と、信号線を駆動するための信号線駆動回路と、走査線を駆動するための走査線駆動回路とを有するマトリクス型の液晶表示装置において、
上記信号線駆動回路を構成する複数の第１の薄膜トランジスタと、
上記走査線駆動回路を構成する複数の第２の薄膜トランジスタと、
上記記号線駆動回路と走査線駆動回路とに接続され、かつ上記第１及び第２の薄膜トランジスタのしきい値を共通に制御するしきい値制御回路とを有する。
【００２７】
さらに、本願の別の発明の１つとして、マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線と、画素部に走査信号を供給する走査線と、信号線を駆動するための信号線駆動回路と、走査線を駆動するための走査線駆動回路とを有するマトリクス型の液晶表示装置において、
上記信号線駆動回路を構成する複数の第１の薄膜トランジスタと、上記走査線駆動回路を構成する複数の第２の薄膜トランジスタと、
上記信号線駆動回路に接続され、かつ上記第１の薄膜トランジスタのしきい値を制御する第１のしきい値制御回路と、
上記走査線駆動回路に接続され、かつ上記第２の薄膜トランジスタのしきい値を、上記第１のしきい値制御回路とは独立に制御する第２のしきい値制御回路とを有する。
【００２８】
また、本願の別の発明の１つとして、前記第１のしきい値制御回路は、前記信号線駆動回路の動作周波数を向上させるようにしきい値を制御し、かつ、前記第２のしきい値制御回路は、前記走査線駆動回路の消費電力を低減させるようにしきい値を制御する。
【００２９】
【作用】
本発明の液晶表示装置は、マトリクス状に画素部が配置されており、この画素部に表示信号を供給する信号線あるいは走査信号を供給する走査線を駆動するための駆動回路が設けられている。駆動回路は、複数の薄膜トランジスタで構成されている。この駆動回路には、薄膜トランジスタのしきい値を制御するためのしきい値制御回路が接続されている。本発明では、このしきい値制御回路により薄膜トランジスタのしきい値を制御して、駆動回路の消費電力を低減させたりあるいは動作周波数を向上させたりする。
【００３０】
薄膜トランジスタには、しきい値を制御するための制御用端子が設けらている。しきい値制御回路は、この制御用端子に所望の電圧を印加する。具体的には、制御用端子は、薄膜トランジスタのチャネルに接続されたチャネルコンタクト領域に形成され、この制御用端子にしきい値制御回路から所望の電圧を印加することにより、チャネルを変化させてしきい値を制御する。
【００３１】
チャネルコンタクト領域の導電型は、薄膜トランジスタのチャネルの導電型とは逆になるように形成されている。例えば、Ｎチャネルの場合には、このチャネルコンタクト領域はＰ型となる。この場合、チャネルコンタクト領域はＰ型の不純物をドーピングすることにより形成される。このようにして、制御用端子を有する薄膜トランジスタが形成される。このような構成の下、しきい値制御回路により制御用端子に電圧を印加すると、チャネルコンタクト領域がいわゆるバックゲートとして機能して、薄膜トランジスタのチャネルに影響を与える。この結果、薄膜トランジスタのしきい値の制御が可能になる。
【００３２】
この場合、駆動回路の消費電力を低減させたい場合と動作周波数を向上させたい場合とで印加すべき電圧が異なる。さらに、この印加電圧は、薄膜トランジスタの極性によっても異なる。具体的には、薄膜トランジスタがＮ型の場合、消費電力を低減させるためにはグランド電位より低い電圧を印加し、動作周波数を向上させるためにグランド電位より高い電圧を印加する。一方、薄膜トランジスタがＰ型の場合、消費電力を低減させるために電源電位よりも高い電圧を印加し、動作周波数を向上させるために電源電位より低い電圧を印加する。
【００３３】
なお、しきい値の制御は、駆動回路の電流値もしくは個別の薄膜トランジスターの電流値をモニターすることにより行ってもよいし、負帰還をかけることによって自動的に行ってもよい。前者の場合には、しきい値制御回路に可変抵抗を設けて、この可変抵抗を調整することにより制御用端子に所望の電圧を印加する。また、後者の場合には、しきい値制御回路を、基準値を設定するたのモニター用薄膜トランジスタと、このモニター用薄膜トランジスタの電流を電圧に変換する負荷と、負荷に発生する電圧を増幅して駆動回路に印加すると共に、モニター用薄膜トランジスタのしきい値制御用端子に負帰還させる増幅器とで構成すればよい。後者の場合には、しきい値制御回路を、駆動回路と同一基板上に薄膜トランジスタにより形成するのが望ましい。
【００３４】
また、薄膜トランジスタをは相補型トランジスタ（ＣＭＯＳ）で構成する場合には、Ｎ型トランジスタに第１の制御用端子を、Ｐ型トランジスタに第２の制御用端子をそれぞれ設けて、しきい値制御回路により第１及び第２の制御用端子にそれぞれ所望の電圧を印加するようにすればよい。
【００３５】
また、上記駆動回路は、信号線を駆動するための信号線駆動回路と、走査線を駆動するための走査線駆動回路とを有する。この場合、これらの駆動回路に一つのしきい値制御回路を接続して各薄膜トランジスタのしきい値を共通に制御してもよいし、各駆動回路に別々のしきい値制御回路を接続して各薄膜トランジスタのしきい値を独立に制御してもよい。特に、後者の場合には、第１のしきい値制御回路により信号線駆動回路の動作周波数を向上させるように制御し、第２のしきい値制御回路により走査線駆動回路の消費電力を低減させるように制御することが可能になる。このように独立に制御するのは、信号線駆動回路と走査線駆動回路とでは動作周波数が異なるからである。つまり、信号線駆動回路においては動作周波数が重要となり、走査線駆動回路では消費電力の方が重要となるのである。
【００３６】
【実施例】
以下に、本発明の実施例について説明する。まず、図７により、本発明に使用するＴＦＴについて説明する。ここではＮ型ＴＦＴを考える。図７はその構成図（平面図）である。まずポリシリコンの島状領域７０１を形成する。次に、ゲート電極膜を成膜し、エッチングを行い、ゲート電極７０２を形成する。次にＮ型不純物をドーピングし、Ｎ型のソース、ドレイン領域７０３を形成する、ここでゲート電極の直下はゲート電極形成後にドーピングされるため、不純物は入らない。
【００３７】
次に、Ｐ型不純物をドーピングし、チャネルコンタクト領域７０４を形成する。ここではＮ型不純物ドーピングのあとにＰ型不純物をドーピングしているが、この順番は逆であってもかまわない。次に層間膜を成膜し、コンタクトホール７０５、７０６、７０７を開口する。次に電極用金属膜を成膜し、ソース電極７０８、ドレイン電極７０９と、しきい値制御端子電極７１０を形成する。ここで、しきい値制御端子を持ったＴＦＴが形成できた。これらの工程においては、ＣＭＯＳを考えると、新たに追加すべき工程はなく、従来と同じ工程において、素子の形成が可能である。
【００３８】
次に、このＴＦＴの電気特性について述べる。まず、しきい値制御端子に電圧を印加しない場合の特性を図８（ａ）に示す。この場合は従来のしきい値制御端子を持たないＴＦＴと同等である。次にプラスの電圧を印加した場合の特性を図８（ｂ）に、マイナスの電圧を印加した場合の特性を図８（ｃ）に示す。
【００３９】
このＴＦＴの断面図（図９）を用いて動作を説明する。この断面図は図７の点線部分の断面である。Ｎ型のＴＦＴがオンする場合には、ゲート酸化膜の下にＮ型のチャネル９０５が形成される。このとき、ポロシリコンのチャネルの下側にはＰ型層９０６が発生する。ここで、そのＰ型層９０６に電圧印加がなされず、フローティングの場合には、従来のＴＦＴと動作は同じである。しかし、制御端子電極（図７におけるしきい値制御端子電極７１０）により電圧を印加すると、このＰ型層９０６はバックゲートとして働き、チャネル９０５に影響をあたえる。
【００４０】
Ｐ型層９０６にマイナス電圧が与えられるとチャネルのＮ型層であるチャネル９０５とその下のＰ型層９０６の間の空乏層９０７は広がり、チャネル９０５を抑える方向に働くため、電流は流れにくくなり、しきい値は大きくなる。一方、Ｐ型層９０６にプラス電圧が与えられると空乏層９０７は狭くなり、電流は流れ易くなり、しきい値は小さくなる。以上、Ｎ型ＴＦＴについて、述べたが、Ｐ型についても、極性を反転して考えれば同様のことがいえる。
【００４１】
次に、このＴＦＴの特性をふまえて、本発明の駆動回路の動作について説明していく。図１０は駆動回路の一例として、インバータ列を例にとり説明したものである。ここでは、インバータを例にとっているが、インバータ以外、シフトレジスタ、デコーダ等でも同じことがいえる。通常、ＣＭＯＳインバータ回路は入力、出力、電源、ＧＮＤの４端子によって構成されるが、本発明では、Ｎ型ＴＦＴ、Ｐ型ＴＦＴの制御端子を加えて６端子とし、この制御端子を制御することによって、回路を構成するＴＦＴのしきい値を制御している。
【００４２】
図１は本発明の第一の実施例である。この例では信号線駆動回路１０１、走査線駆動回路１０２を構成するＴＦＴのしきい値制御端子（図７の７１０）を引き出し、しきい値制御回路１０３によって制御している。前述したように、ＴＦＴのノーマリオンを対策して、消費電力の低減をはかる場合には、Ｎ型のＴＦＴのしきい値制御端子にはＧＮＤ電位より低い電圧を印加し、Ｐ型のＴＦＴのしきい値制御端子には電源電位より高い電圧を印加し、しきい値を大きくしている。
【００４３】
また、駆動回路（１０１，１０２）の動作周波数を高くしたい場合には、Ｎ型のＴＦＴのしきい値制御端子にはＧＮＤ電位より高い電圧を印加し、Ｐ型のＴＦＴのしきい値制御端子には電源電位より低い電圧を印加し、しきい値を低くしている。いずれの場合についても走査線駆動回路１０２、信号線駆動回路１０１の回路動作原理については従来の場合と同様である。
【００４４】
図１１に示すのはしきい値制御回路１０３の例である。本実施例では制御電圧は時間的に変化しないので、電圧源１１０１をもちいて必要な電圧を与えるか（図１１（ａ））、可変抵抗１１０２を用いて電圧を与えても良い（図１１（ｂ））。この例において、しきい値を制御する場合には、駆動回路の電流値もしくは個別ＴＦＴの電流値をモニターしながら、電圧の設定をおこない最適化をはかる。
【００４５】
図１２は本発明の第二の実施例である。この例では第一の実施例とは異なり、信号線駆動回路１２０１と走査線駆動回路１２０２のしきい値制御電圧を共通化せずに制御を行っている。一般に、信号線駆動回路１２０１と走査線駆動回路１２０２では、信号線駆動回路１２０１の動作周波数がＭＨｚであるのに対して、走査線駆動回路１２０２の動作周波数はＫＨｚである。よって、信号線駆動回路１２０１は動作周波数を高める必要があるが、走査線駆動回路１２０２はその必要がない。したがって、しきい値制御を行う場合、信号線駆動回路１２０１においては動作周波数が重要となり、走査線駆動回路１２０２においては消費電力が重要となる。この例において、しきい値制御回路自体の構成は第一の実施例と同様であるが、本実施例では、独立した２つのしきい値制御回路１２０３，１２０４を使用している点が第一の実施例と異なる。
【００４６】
図１３は本発明に使用する第二のしきい値制御回路の例を示す。この例では、しきい値制御回路を外部の可変抵抗や、可変電圧源ではなく、駆動回路と同一基板上に薄膜トランジスタをもちいて構成している。この場合、回路は制御の基準となるモニターＴＦＴ１３０１、モニターＴＦＴ１３０１の電流を電圧に変換する負荷１３０２、負荷１３０２に発生する電圧を増幅し、駆動回路およびモニターＴＦＴ１３０１のしきい値制御端子に電圧印加する増幅器１３０４から構成されている。
【００４７】
以下、その動作について説明する。このＴＦＴ１３０１がノーマリオンになっていると、モニターＴＦＴ１３０１にはドレイン電流が流れ、負荷１３０２に電圧が発生する。この電圧は増幅器１３０４の差動入力の非反転入力端子に入力され、負荷１３０２の電圧と基準電圧１３０３の差分の電圧が増幅され出力される。増幅された差分電圧出力は非反転入力の対応のため、下がる方向に出力される。増幅器１３０４の出力はモニターＴＦＴ１３０１と駆動回路の電圧制御端子に接続され、且つ、電圧を下げるため、しきい値制御端子は電圧が下がり、ＴＦＴのしきい値を大きくし、ＴＦＴのドレイン電流を抑える方向に動作をさせる。
このように、モニターＴＦＴ１３０１と増幅器１３０４を組み合わせ負帰還をかけることによってしきい値の自動制御が可能である。
【００４８】
以上、ノーマリオンを想定し、帰還回路を構成したが、モニターＴＦＴ１３０１のゲート電圧をソース電位でない電位に固定し、基準電圧を適切に設定すれば、しきい値を自由に設定することも可能である。
【００４９】
図１４に示すのは、図１３に示したしきい値制御回路をＴＦＴをもちいて、具現化したものである。増幅器はＮ型ＴＦＴで差動回路を構成し、Ｐ型ＴＦＴで能動負荷を構成した演算増幅器である。
【００５０】
上記実施例では、駆動回路を構成するＴＦＴのしきい値を制御するようにしたが、画素部を構成するＴＦＴのしきい値を制御するようにしてもよい。
【００５１】
【発明の効果】
本発明によれば、ＴＦＴのしきい値を電圧印加により制御することにより、駆動回路の消費電力を低減することができる。また、駆動回路の動作周波数の向上がはかれる。
【図面の簡単な説明】
【図１】本発明の第一の実施例である。
【図２】ＴＦＴをもちいたアクティブマトリクスの一例である。
【図３】アモルファスシリコンＴＦＴを用いたアクティブマトリクスの従来例である。
【図４】ポリシリコンＴＦＴを用いたアクティブマトリクスの従来例である。
【図５】従来のＴＦＴのドレイン電流−ゲート電圧特性図である。
【図６】インバータ回路例である。
【図７】本発明に使用するＴＦＴの平面図である。
【図８】ＴＦＴのドレイン電流−ゲート電圧特性図である。
【図９】ＴＦＴの断面図である。
【図１０】インバータ回路例である。
【図１１】第一実施例のしきい値制御回路である。
【図１２】本発明の第二の実施例である。
【図１３】しきい値制御回路の第二実施例である。
【図１４】しきい値制御回路の等価回路例である。
【符号の説明】
１０１信号線駆動回路
１０２走査線駆動回路
１０３しきい値制御回路
３０１単結晶シリコン駆動回路ＩＣ
３０２アモルファスＴＦＴアクティブマトリクス
３０３単結晶シリコン駆動回路ＩＣチップ
７０１ポリシリコン島状領域
７０２ゲート電極
７０３Ｎ型ドーピング領域
７０４Ｐ型ドーピング領域
７０５、７０６、７０７コンタクト
７０８、７０９ソース、ドレイン電極
７１０しきい値制御端子電極
９０１ポリシリコン島状領域
９０２ゲート酸化膜
９０３ゲート電極
９０４しきい値制御端子
９０５Ｎ型チャネル
９０６Ｐ型層
９０７空乏層
１３０１、１４０１モニターＴＦＴ
１３０２、１４０２負荷
１３０３、１４０３基準電源
１３０４、１４０４増幅器

Claims

マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線あるいは画素部に走査信号を供給する走査線を駆動するための、複数の薄膜トランジスタを含む駆動回路を有し、
前記薄膜トランジスタは、チャネルと、ソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とを有し、
前記チャネルと逆の導電型のチャネルコンタクト領域が形成され、
前記薄膜トランジスタがオンになったときに前記チャネルの下に形成される層は、前記チャネルコンタクト領域と同じ導電型を有し、
前記チャネルコンタクト領域には制御端子電極が接続され、
前記制御端子電極を用いて前記チャネルコンタクト領域に電圧を印加することにより、前記チャネルの下に形成される層を介して、前記薄膜トランジスタのしきい値を制御することを特徴とするマトリクス型液晶表示装置。
マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線あるいは画素部に走査信号を供給する走査線を駆動するための、複数の薄膜トランジスタを有する駆動回路を有し、
前記薄膜トランジスタは、島状半導体領域中にチャネルと、ソース領域及びドレイン領域と、島状半導体領域上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極とを有し、
前記島状半導体領域中に、前記チャネルと逆の導電型のチャネルコンタクト領域が形成され、
前記薄膜トランジスタがオンになったときに前記チャネルの下に形成される層は、前記チャネルコンタクト領域と同じ導電型を有し、
前記チャネルコンタクト領域には制御端子電極が接続され、
前記制御端子電極を用いて前記チャネルコンタクト領域に電圧を印加することにより、前記チャネルの下に形成される層を介して、前記薄膜トランジスタのしきい値を制御することを特徴とするマトリクス型液晶表示装置。
前記駆動回路に接続され、かつ前記制御端子電極に電圧を印加することによって前記薄膜トランジスタのしきい値を制御するしきい値制御回路が設けられることを特徴とする請求項１又は請求項２のマトリクス型液晶表示装置。
前記しきい値制御回路は、前記薄膜トランジスタがＮ型の場合、前記駆動回路の消費電力を低減させるためにグランド電位より低い電圧を印加することを特徴とする請求項３のマトリクス型液晶表示装置。
前記しきい値制御回路は、前記薄膜トランジスタがＰ型の場合、前記駆動回路の消費電力を低減させるために電源電位よりも高い電圧を印加することを特徴とする請求項３のマトリクス型液晶表示装置。
前記しきい値制御回路は、前記薄膜トランジスタがＮ型の場合、前記駆動回路の動作周波数を向上させるためにグランド電位より高い電圧を印加することを特徴とする請求項３のマトリクス型液晶表示装置。
前記しきい値制御回路は、前記薄膜トランジスタがＰ型の場合、前記駆動回路の動作周波数を向上させるために電源電位より低い電圧を印加することを特徴とする請求項３のマトリクス型液晶表示装置。
前記しきい値制御回路は可変抵抗を有し、この可変抵抗を調整することにより前記制御用端子電極に所望の電圧を印加することを特徴とする請求項３のマトリクス型液晶表示装置。
前記しきい値制御回路は、しきい値制御用端子を有しかつ基準値を設定するたのモニター用薄膜トランジスタと、前記モニター用薄膜トランジスタの電流を電圧に変換する負荷と、負荷に発生する電圧を増幅して前記駆動回路に印加すると共に、上記モニター用薄膜トランジスタのしきい値制御用端子に負帰還させる増幅器とを有することを特徴とする請求項３のマトリクス型液晶表示装置。
前記しきい値制御回路は、前記駆動回路と同一基板上に薄膜トランジスタにより形成されていることを特徴とする請求項３のマトリクス型液晶表示装置。
前記薄膜トランジスタは、Ｎ型トランジスタとＰ型トランジスタとから成る相補型トランジスタであり、Ｎ型トランジスタには第１の制御用端子が、Ｐ型トランジスタには第２の制御用端子がそれぞれ設けられ、前記しきい値制御回路は、前記第１及び第２の制御用端子にそれぞれ所望の電圧を印加することを特徴とする請求項３のマトリクス型液晶表示装置。
マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線と、画素部に走査信号を供給する走査線と、信号線を駆動するための信号線駆動回路と、走査線を駆動するための走査線駆動回路とを有するマトリクス型の液晶表示装置において、
上記信号線駆動回路を構成する複数の第１の薄膜トランジスタと、
上記走査線駆動回路を構成する複数の第２の薄膜トランジスタと、
上記信号線駆動回路と走査線駆動回路とに接続され、かつ上記第１及び第２の薄膜トランジスタのしきい値を共通に制御するしきい値制御回路と、
を有し、
前記第１の薄膜トランジスタは、チャネルと、ソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とを有し、
前記チャネルと逆の導電型の第１のチャネルコンタクト領域が形成され、
前記第１の薄膜トランジスタがオンになったときに前記チャネルの下に形成される層は、前記第１のチャネルコンタクト領域と同じ導電型を有し、
前記第１のチャネルコンタクト領域には制御端子電極が接続され、
前記第２の薄膜トランジスタは、チャネルと、ソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とを有し、
前記チャネルと逆の導電型の第２のチャネルコンタクト領域が形成され、
前記第２の薄膜トランジスタがオンになったときに前記チャネルの下に形成される層は、前記第２のチャネルコンタクト領域と同じ導電型を有し、
前記第２のチャネルコンタクト領域には制御端子電極が接続され、
前記しきい値制御回路は、前記第１のチャネルコンタクト領域及び前記第２のチャネルコンタクト領域に設けられた前記制御端子電極に印加する電圧を制御することにより、それぞれ前記第１の薄膜トランジスタの前記チャネルの下に形成される層及び前記第２の薄膜トランジスタの前記チャネルの下に形成される層を介して、前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタのそれぞれのしきい値を制御することを特徴とするマトリクス型液晶表示装置。
マトリクス状に配置された画素部と、画素部に表示信号を供給する信号線と、画素部に走査信号を供給する走査線と、信号線を駆動するための信号線駆動回路と、走査線を駆動するための走査線駆動回路とを有するマトリクス型の液晶表示装置において、
上記信号線駆動回路を構成する複数の第１の薄膜トランジスタと、
上記走査線駆動回路を構成する複数の第２の薄膜トランジスタと、
上記信号線駆動回路に接続され、かつ上記第１の薄膜トランジスタのしきい値を制御する第１のしきい値制御回路と、
上記走査線駆動回路に接続され、かつ上記第２の薄膜トランジスタのしきい値を、上記第１のしきい値制御回路とは独立に制御する第２のしきい値制御回路と、
を有し、
前記第１の薄膜トランジスタは、チャネルと、ソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とを有し、
前記チャネルと逆の導電型の第１のチャネルコンタクト領域が形成され、
前記第１の薄膜トランジスタがオンになったときに前記チャネルの下に形成される層は、前記第１のチャネルコンタクト領域と同じ導電型を有し、
前記第１のチャネルコンタクト領域には第１の制御端子電極が接続され、
前記第２の薄膜トランジスタは、チャネルと、ソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とを有し、
前記チャネルと逆の導電型の第２のチャネルコンタクト領域が形成され、
前記第２の薄膜トランジスタがオンになったときに前記チャネルの下に形成される層は、前記第２のチャネルコンタクト領域と同じ導電型を有し、
前記第２のチャネルコンタクト領域には第２の制御端子電極が接続され、
前記第１のしきい値制御回路は、前記第１の薄膜トランジスタに形成された前記第１のチャネルコンタクト領域に設けられた前記第１の制御端子電極に印加する電圧を制御することにより、前記第１の薄膜トランジスタの前記チャネルの下に形成される層を介して、前記第１の薄膜トランジスタのしきい値を制御し、
前記第２のしきい値制御回路は、前記第２の薄膜トランジスタに形成された前記第２のチャネルコンタクト領域に設けられた前記第２の制御端子電極に印加する電圧を制御することにより、前記第２の薄膜トランジスタの前記チャネルの下に形成される層を介して、前記第２の薄膜トランジスタのしきい値を制御することを特徴とするマトリクス型液晶表示装置。
前記第１のしきい値制御回路は、前記信号線駆動回路の動作周波数を向上させるようにしきい値を制御し、かつ、前記第２のしきい値制御回路は、前記走査線駆動回路の消費電力を低減させるようにしきい値を制御することを特徴とする請求項１３のマトリクス型液晶表示装置。