[go: up one dir, main page]

CN101499479B - 无线芯片及其制造方法 - Google Patents

无线芯片及其制造方法 Download PDF

Info

Publication number
CN101499479B
CN101499479B CN2009100038224A CN200910003822A CN101499479B CN 101499479 B CN101499479 B CN 101499479B CN 2009100038224 A CN2009100038224 A CN 2009100038224A CN 200910003822 A CN200910003822 A CN 200910003822A CN 101499479 B CN101499479 B CN 101499479B
Authority
CN
China
Prior art keywords
layer
film
wireless chip
integrated circuit
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100038224A
Other languages
English (en)
Other versions
CN101499479A (zh
Inventor
大力浩二
丸山纯矢
田村友子
杉山荣二
道前芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101499479A publication Critical patent/CN101499479A/zh
Application granted granted Critical
Publication of CN101499479B publication Critical patent/CN101499479B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的一个目的是降低无线芯片的成本，进一步，通过实现大量生产无线芯片而降低无线芯片的成本，并且更进一步，提供小型化和较轻的无线芯片。根据本发明提供一种无线芯片，其中从玻璃衬底或石英衬底上剥离下来的薄膜集成电路形成在第一基底材料和第二基底材料之间。与由硅衬底形成的无线芯片对比，根据本发明的无线芯片实现了小、薄和轻。根据本发明的无线芯片中包含的薄膜集成电路至少包含：具有LDD(轻掺杂漏极)结构的n-型薄膜晶体管，具有单个漏极结构的p-型薄膜晶体管，以及作为天线的导电层。

Description

无线芯片及其制造方法
技术领域
本发明涉及一种无线芯片及其制造方法。
背景技术
近年来，通过无线方式发射和接受数据的无线芯片已经被积极的发展起来。发射和接受数据的无线芯片称为IC芯片、RF标签、无线标签、电子标签、无线处理器、无线存储器、RFID(射频识别)、射频芯片、IC标签、IC标记、电子芯片等(例如，参见参考文件1：日本专利公开No.2004-221570(图13))。现在实际使用的无线芯片中，主要使用的是利用硅衬底的无线芯片。
发明内容
虽然无线芯片已经试图以低成本取胜，但由于硅衬底的昂贵，要降低无线芯片的成本是困难的。此外，市场上可购买到的硅衬底是圆形的，直径至多大约30cm。因此，大规模生产是困难的；从而，降低无线芯片的成本是困难的。
此外，希望无线芯片活跃地使用在各个领域并且希望无线芯片通过贴附和安装在各种物品上得到应用。因此，就要求无线芯片小型化和重量轻。此外，因为一些贴附无线芯片的物品是柔性的，这就要求无线芯片可以容易地加工成柔性的形状。
考虑到上述条件，本发明的一个目的就是降低无线芯片的成本，进一步，通过实现大量生产无线芯片而降低无线芯片的成本，并且更进一步，提供尺寸小重量轻的无线芯片。
根据本发明提供一种无线芯片，其中一薄膜集成电路形成在第一基底材料和第二基底材料之间。与由硅衬底形成无线芯片相比，根据本发明的无线芯片实现了小、薄和轻。此外，由于薄膜集成电路从衬底上剥离，无线芯片可以容易地加工成柔性的形状。
根据本发明的无线芯片中包含的薄膜集成电路至少具有：具有单漏极结构的n-型(n-沟道型)薄膜晶体管、具有单漏极结构的p-型(p-沟道型)薄膜晶体管以及用作天线的导电层。
详细描述根据本发明的无线芯片中包含的薄膜集成电路的结构。根据本发明的特征之一，薄膜集成电路包含：提供在第一绝缘层上的第一薄膜晶体管和第二薄膜晶体管；覆盖第一薄膜晶体管和第二薄膜晶体管的第二绝缘层；与第二绝缘层接触并且用作源极或漏极布线的第一导电层；覆盖第一导电层的第三绝缘层；与第三绝缘层接触并且用作天线的第二导电层；覆盖第二导电层的第四绝缘层，其中包含在第一薄膜晶体管中的第一半导体层具有沟道形成区和n-型杂质区，且其中包含在第二薄膜晶体管中的第二半导体层具有沟道形成区和p-型杂质区。
此外，根据本发明的无线芯片中包含的薄膜集成电路至少具有：具有LDD(轻掺杂漏极)结构的n-型薄膜晶体管、具有单漏极结构的p-型薄膜晶体管、以及用作天线的导电层。由于无线芯片的电源由天线提供，很难稳定该电源并且有必要尽可能地控制功耗。如果功耗上升，这导致的不利是，例如，读/写器的功耗上升，由于必须输入强电磁波而存在对其它器件或人体的不利影响，或者使无线芯片和读/写器之间的通信距离受到限制。然而，由于根据本发明的无线芯片包含具有LDD结构的n-型薄膜晶体管，漏电流降低，这实现了低功耗。因此，甚至当执行复杂的处理(例如密码处理)时，也实现了电源的稳定而且不会使电源不稳定。进一步，没有必要输入强电磁波；从而改善了与读/写器之间的通信距离。
详细描述根据本发明的无线芯片中包含的薄膜集成电路的结构。根据本发明的另一特征，薄膜集成电路包含：提供在第一绝缘层上的第一薄膜晶体管和第二薄膜晶体管；覆盖第一薄膜晶体管和第二薄膜晶体管的第二绝缘层；与第二绝缘层接触并且用作源极或漏极布线的第一导电层；覆盖第一导电层的第三绝缘层；与第三绝缘层接触并且用作天线的第二导电层；覆盖第二导电层的第四绝缘层。第一薄膜晶体管具有与栅电极层的侧面接触并与第一n-型杂质区交叠的侧壁绝缘层，并且具有沟道形成区、第一n-型杂质区和第二n-型杂质区。第一n-型杂质区中的杂质元素的浓度低于第二n-型杂质区中杂质元素的浓度。第二薄膜晶体管具有沟道形成区和p-型杂质区。
在具有上述结构的薄膜集成电路中，包含在第一薄膜晶体管和第二薄膜晶体管中的半导体层的每一个沟道长度都为1μm到3μm。此外，包含在第一薄膜晶体管和第二薄膜晶体管中的栅电极层都具有氮化钽层和在氮化钽层上的钨层。
第一导电层具有第一钛层、在第一钛层上的铝硅层和在铝硅层上的第二钛层。此外，第一导电层具有氮化钛层、在氮化钛层上的第一钛层、在第一钛层上的铝层、和在铝层上的第二钛层。
第二导电层具有铝层。此外，第二导电层具有钛层和在钛层上的铝层。
第一绝缘层具有氧化硅层、在氧化硅层上的氮氧化硅(silicon nitride oxide)层、和在氮氧化硅层上的氧氮化硅(silicon oxynitride)层。此外，第一绝缘层具有第一氧氮化硅层、在第一氧氮化硅层上氮氧化硅层、和在氮氧化硅层上的第二氧氮化硅层。此外，第一绝缘层具有氮氧化硅层和在氮氧化硅层上的氧氮化硅层。
第二绝缘层包含无机层的单层或者堆叠层。此外，第三绝缘层包含有机层和在有机层上的无机绝缘层。此外，第三绝缘层包含无机层的单层或者堆叠层。进一步，第四绝缘层具有有机层。更进一步，第一基底材料和第二基底材料的其中一个或两个都在一表面具有粘性层。
根据制造本发明的无线芯片的方法，通过下述步骤形成多个无线芯片：在衬底上形成剥离层，在剥离层上形成多个薄膜集成电路，然后去除剥离层，并且接着，用基底材料密封薄膜集成电路。由于根据本发明的制造方法可以一次形成大量的无线芯片，无线芯片的成本可以被降低。此外，代替硅衬底，使用边长尺寸不受限制的衬底(例如，玻璃衬底)；因此，无线芯片的生产率可显著提高。与从圆形硅衬底取出无线芯片的情况相比，这种优势相当重要。
根据本发明的另一特征，无线芯片的制造方法包括如下步骤：在衬底上形成剥离层；在剥离层上形成第一绝缘层；在第一绝缘层上形成非晶半导体层；通过结晶化非晶半导体层形成结晶半导体层；在结晶半导体层上形成栅绝缘层；在栅绝缘层上形成用作栅电极的第一导电层；采用第一导电层作为掩模，通过在结晶半导体层中添加杂质元素形成第一n-型杂质区和p-型杂质区；形成与第一导电层侧面接触、并与第一n-型杂质区部分交叠的侧壁绝缘层；采用侧壁绝缘层作为掩模，通过在第一n-型杂质区中添加杂质元素形成第二n-型杂质区和第三n-型杂质区；在第一导电层上形成第二绝缘层；形成与第二绝缘层接触并且用作源极或漏极布线的第二导电层；形成覆盖在第二导电层上的第三绝缘层；并且形成与第三绝缘层接触并用作天线的第三导电层。
在上述步骤之后，有四个后续步骤。一个步骤是：通过刻蚀第一绝缘层、栅绝缘层、第二绝缘层和第三绝缘层形成暴露剥离层的开口；形成覆盖第三导电层的第四绝缘层；和通过向开口中导入蚀刻剂并去除剥离层，把具有薄膜晶体管的薄膜集成电路从衬底上剥离，该薄膜晶体管至少包括所述结晶半导体层、栅绝缘层和第一导电层。
另一个步骤是：形成覆盖在第三导电层上的第四绝缘层；通过刻蚀第一绝缘层、栅绝缘层、第二绝缘层、第三绝缘层和第四绝缘层形成开口以暴露剥离层；以及，通过在开口中导入蚀刻剂并去除剥离层，把具有薄膜晶体管的薄膜集成电路从衬底上剥离，该薄膜晶体管至少包括所述结晶半导体层、栅绝缘层和第一导电层。
另一个步骤是：通过刻蚀第一绝缘层、栅绝缘层、第二绝缘层和第三绝缘层形成开口以暴露剥离层；形成覆盖第三导电层的第四绝缘层；通过在开口中导入蚀刻剂选择性的去除剥离层；和通过物理手段(物理力)，从衬底上剥离具有薄膜晶体管的薄膜集成电路，该薄膜晶体管至少包括所述结晶半导体层、栅绝缘层和第一导电层。
另一个步骤是：形成覆盖第三导电层的第四绝缘层；通过刻蚀第一绝缘层、栅绝缘层、第二绝缘层、第三绝缘层和第四绝缘层形成开口以暴露剥离层；通过在开口中导入蚀刻剂选择性的去除剥离层；和通过物理手段(物理力)，从衬底上剥离具有薄膜晶体管的薄膜集成电路，该薄膜晶体管至少包括所述结晶半导体层、栅绝缘层和第一导电层。
根据本发明的另一个特征，在具有上述步骤的根据本发明用于制造无线芯片的方法中，衬底是玻璃衬底。可选地，该衬底是石英衬底。此外，通过在氧气氛围中用溅射方法形成含有钨或钼的层作为剥离层。通过在氧气氛围中用溅射方法形成含有钨的氧化物(WOx；x的值满足0＜x＜3)的层作为剥离层。而且，形成包含硅的层作为剥离层。形成包含有钨或钼的层作为剥离层。进一步，形成包含有钨或钼的层和在其上形成包含硅的氧化物的层作为剥离层。更进一步，蚀刻剂是包含卤素氟化物的气体或液体。
根据本发明其中采用除硅衬底之外的衬底形成薄膜集成电路，因为在一次能形成大量的无线芯片，能降低无线芯片的成本。此外，由于采用从衬底上剥离的薄膜集成电路，可提供小、薄和轻的无线芯片。进一步，提供了一种可以容易地加工成柔性形状的无线芯片。附图说明在附图中：图1是说明根据本发明的无线芯片及其制造方法的视图；图2A-2B分别是说明根据本发明的无线芯片及其制造方法视图；图3是说明根据本发明的无线芯片及其制造方法的视图；图4A到4B分别是说明根据本发明的无线芯片及其制造方法的视图；图5A到5B分别是说明根据本发明的无线芯片及其制造方法的视图；图6A到6B分别是说明根据本发明的无线芯片及其制造方法的视图；图7是说明根据本发明的无线芯片及其制造方法的视图；图8A到8B分别是说明根据本发明的无线芯片及其制造方法的视图；图9是说明根据本发明的无线芯片及其制造方法的视图；图10A到10B分别是说明根据本发明的无线芯片及其制造方法的视图；图11是说明根据本发明的无线芯片及其制造方法的视图；图12是说明根据本发明的无线芯片的结构的视图；图13是说明根据本发明的无线芯片的结构的视图；图14是说明根据本发明的无线芯片的结构的视图；图15A到15E分别是说明根据本发明的无线芯片使用模式的视图；图16A到16B分别是说明根据本发明的无线芯片使用模式的视图；图17是说明根据本发明的无线芯片的视图；图18A到18B分别是说明根据本发明的无线芯片及其制造方法的视图；图19A到19B分别是说明根据本发明的无线芯片及其制造方法的视图；图20A到20B分别是说明根据本发明的无线芯片及其制造方法的视图；图21是说明根据本发明的无线芯片的结构的视图；图22A到22B分别是说明根据本发明的无线芯片的结构的图示；图23A到23D分别是说明根据本发明的无线芯片的结构的视图；图24A到24D分别是说明根据本发明的无线芯片的结构的视图；图25是多个样品的刻蚀速率与温度的关系图；和图26是说明根据本发明的无线芯片的结构的视图。
具体实施方式
虽然本发明是参考附图采用实施方式的形式来描述的，但可以理解的是，各种变形和改进对本领域技术人员来讲都是显而易见的。因此，除非各种变形和改进脱离本发明的范围，否则它们都被解释为包含在本发明的保护范围中。注意，在本发明下文的描述的结构中，不同附图中相同的部件被标注为相同的参考数字。
[实施方式]
参照附图说明根据本发明的无线芯片的制造方法。
首先，在衬底10的一个表面上形成剥离层11(参见图2A的剖面图和图3的顶视图)。在一表面上形成绝缘层的玻璃衬底、石英衬底、金属衬底或不锈钢衬底；能耐受这工艺中处理温度的耐热塑料衬底等用作衬底10。如果这样的衬底用作衬底10，尺寸和形状相当地不受限制；因此，例如，只要采用边长是1m或更长的矩形衬底，无线芯片的生产率可以彻底提高。与从圆形硅衬底取出无线芯片的例子相比，这一优点相当重要。此外，在衬底10上形成的薄膜集成电路紧接着被从衬底10上剥离。特别地，根据本发明提供的无线芯片不含有衬底10。因此，被剥离了薄膜集成电路的衬底10可以被重复使用任意多的次数。从而，如果重复使用衬底10，无线芯片的成本可以降低。用作可重复使用的衬底10，石英衬底是理想的。
注意，在这一实施方式中，薄膜形成在衬底10的一个表面上，并然后通过光刻法被图形化，从而选择性地提供剥离层11；然而，这工艺不是本发明必不可少的。如果不必要，就没有必要选择性地提供剥离层而可在整个表面上提供剥离层。
通过已知手段(溅射法、等离子体CVD法等)形成剥离层11，其可以是由钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)元素形成的单层或叠层，或包含该元素作为主要成分的合金材料或化合物材料形成的单层或叠层。包含硅的层的结晶结构可以是非晶态、微晶态或多晶态中任意一种。
当剥离层11是单层结构时，优选形成钨层、钼层或包含钨和钼混合物的层。可选地，形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、或者包含钼和钨的混合物的氧化物或氧氮化物的层。注意，例如，钨和钼混合物相当于钨和钼的合金。此外钨的氧化物也称作氧化钨。
当剥离层11具有堆叠层结构时，优选形成钨层、钼层或包含钨和钼混合物的层作为第一层，并且形成钨、钼或者钨钼混合物的氧化物、氮化物、氧氮化物或氮氧化物作为第二层。
当形成具有由含钨层和含钨氧化物的层构成的堆叠层结构的剥离层11时，可以利用通过形成含钨层和在其上的含氧化硅层，来在钨层和氧化硅层之间的界面形成含有钨氧化物的层。在形成含有钨的氮化物、氧氮化物和氮氧化物的层的情况中，也是一样。形成含钨层，然后在其上形成氮化硅层、氧氮化硅层、或氮氧化硅层。注意，形成含钨层，然后在其上形成作为基底绝缘层的氧化硅层、氧氮化硅层、氮氧化硅层等。
当剥离层11形成为具有由含钨层和含钨氧化物的层的堆叠层结构时，首先，通过溅射法形成含钨层，然后通过溅射法形成含氧化钨的层。可选地，首先，通过溅射法形成含钨层，然后通过氧化该钨层的一部分形成氧化钨层。
钨的氧化物表示为WOx，其中x的范围是2到3(优选2≤x＜3)。x可以是2(WO2)、2.5(W2O5)、2.75(W4O11)、3(WO3)等。在形成钨氧化物时，上述x的值不特别限定并且期望依赖于刻蚀速率来决定这个值。
然而，通过在氧气氛围中用溅射法形成的包含钨氧化物(WOx，0＜x＜3)的层具有最理想的刻蚀速率。因此，为了缩短制造时间，优选通过在氧气氛围中用溅射法形成的包含钨氧化物的层作为剥离层。
虽然根据上述工艺剥离层11形成为与衬底10接触，但是本发明不限于该工艺。可以形成与衬底10接触的基底绝缘层，并形成与该绝缘层接触的剥离层11。
然后，形成覆盖剥离层11的基底绝缘层。通过已知手段(溅射法、等离子体CVD法等)，形成含硅的氧化物或硅的氮化物层的单层或叠层，作为基底绝缘层。该硅的氧化物材料是包含硅(Si)和氧(O)的材料，其对应于氧化硅、氧氮化硅、氮氧化硅等。该硅的氮化物材料是含有硅和氮化物(N)的材料，其对应氮化硅、氧氮化硅、氮氧化硅等。
当基底绝缘层具有例如两层结构时，期望形成氮氧化硅层作为第一层和氧氮化硅层作为第二层。当基底绝缘层具有三层结构时，形成氧化硅作为第一层的绝缘层12、氮氧化硅层作为第二层的绝缘层13、和氧氮化硅层作为第三层的绝缘层14。可选地，期望形成氧氮化硅层作为绝缘层12、氮氧化硅层作为绝缘层13、和氧氮化硅层作为绝缘层14。在图2A中示出了基底绝缘层具有三层结构的实施例的剖面结构。基底绝缘层用作阻挡膜，防止来自衬底10的杂质进入。
然后，非晶半导体层(例如，含有非晶硅的层)在基底绝缘层14上形成。通过已知手段(溅射法、LPCVD法、等离子体CVD法或类似方法)形成25nm到200nm(优选地，30nm到150nm)厚度的非晶半导体层。紧接着，采用已知的结晶化方法(激光结晶法、RTA法、用退火炉的热结晶化法、用金属元素促进结晶化的热结晶方法，和结合用金属元素促进结晶的热结晶方法和激光结晶法的热结晶化法，或类似的方法)，非晶半导体层被结晶化形成结晶半导体层。其后，所得到的结晶半导体层被图形化为所需要的形状以形成结晶半导体层15和16。
下面是结晶半导体层15和16的制造工艺的具体实例。首先，采用等离子体CVD法形成66nm厚的非晶半导体层。然后，将含促进结晶化的金属元素镍的溶液保持在非晶半导体层上之后，对非晶半导体层执行去氢处理(在500℃持续一小时)和热结晶化处理(在550℃持续4小时)，形成结晶半导体层。其后，通过进行激光照射形成结晶半导体层15和16，如果必要，采用光刻法进行图形化处理。
注意，通过激光结晶化法形成结晶半导体层的例子中，采用连续振荡或脉冲振荡气体激光器或固体激光器。以下的激光器可以被用作气体激光器：受激准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti：蓝宝石激光器等。另一方面，采用例如掺有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF或YAlO3的晶体的激光器，用作固体激光器。
此外，当采用促进结晶化的金属元素结晶化非晶半导体层时，其优势是除了可能在短时间低温下结晶化之外，晶体在相同方向生长。然而其劣势是关断(OFF)电流增加，因为金属元素留在结晶半导体层中并且因此特性不稳定。因此，理想的是在结晶半导体层上形成用作吸气位(gettering site)的非晶半导体层。因为使用作吸气位的非晶半导体层含有杂质元素磷或氩是必要的，优选地，期望使用能够使非晶半导体层中含有高浓度氩的溅射法来形成非晶半导体层。其后，通过进行热处理(RTA法、用退火炉的热退火法)将金属元素扩散非晶半导体层中，然后含有金属元素的非晶半导体层被顺序地去除。因此，在结晶半导体层中金属元素的含量可减少或者金属元素可被去除。
然后，形成覆盖在结晶半导体层15和16上的栅极绝缘层17(见图2B)。通过已知的手段(等离子体CVD或溅射法)，形成栅绝缘层17，其为包含硅的氧化物或硅的氮化物的层的单层或堆叠层。特别地，栅绝缘层17形成为含氧化硅的层、含氧氮化硅的层、或含氮氧化硅的层的单层或者堆叠层。
下一步，第一导电层和第二导电层堆叠在栅绝缘层17上。通过已知手段(等离子体CVD或溅射法)形成20nm到100nm厚的第一导电层。通过已知手段形成100nm到400nm厚的第二导电层。
第一导电层和第二导电层由钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)等元素形成，或者由包含该元素作为主要成分的合金材料或者化合物材料形成。可选地，用半导体材料形成第一导电层和第二导电层，典型的是掺杂例如磷等的杂质元素的多晶硅。下面是第一导电层和第二导电层的组合例。氮化钽(TaN；钽(Ta)和氮(N)的组分比例不限定)层和钨(W)层，氮化钨(WN；钨(W)和氮(N)的组分比例不限定)层和钨层，氮化钼(MoN；钼(Mo)和氮(N)的组分比例不限定)层和钼层，等等。因为钨或钽的氮化物具有高热阻，旨在热激活的热处理可以在形成第一导电层和第二导电层之后进行。此外，在不是两层结构而是三层结构的例子中，理想的是应用钼层、铝层、钼层的结构。
然后，用光刻法形成抗蚀剂掩模，并进行用于形成栅电极和栅极线的刻蚀处理，以形成分别用作栅电极的导电层(也称作栅电极层)18到21。
下一步，去除用于形成导电层18到21的抗蚀剂掩模，并且用光刻法形成新抗蚀剂掩模22。紧接着，通过离子掺杂法或离子注入法，在结晶半导体层15中添加给予n-型导电性的杂质元素，形成n-型杂质区23和24，从而形成低浓度区域。用属于15族的元素作为给予n-型导电性的杂质元素就足够了，例如，采用磷(P)或砷(As)。
紧接着，去除抗蚀剂掩模22并且用光刻法新形成抗蚀剂掩模25(见图4A)。接着，在结晶半导体层16中添加给予p-型导电性的杂质元素形成p-型杂质区26和27。例如，采用硼(B)作为给予p-型导电性的杂质元素。
然后，去除抗蚀剂掩模25，并且形成绝缘层28以覆盖栅绝缘层17和导电层18到21(见图4B)。通过已知手段(等离子体CVD或溅射法)形成绝缘层28，其为包含无机材料的层(也称作无机层)或者包含有机材料的层(也称作有机层)的单层或叠层，所述无机材料例如为硅、硅的氧化物或硅的氮化物，所述有机材料例如为有机树脂层。
下一步，通过主要用于垂直方向的各向异性刻蚀，选择性地刻蚀绝缘层28，形成与导电层18到21的侧面接触的绝缘层(以下称作侧壁绝缘层)29和30(见图5A)。该侧壁绝缘层29和30随后用作用于掺杂以形成LDD区的掩模。
然后，通过光刻法形成掩模31。紧接着，以侧壁绝缘层29为掩模，在结晶半导体层15中添加给予n-型导电性的杂质元素形成第一n-型杂质区(也称作LDD区)34和35与第二n-型杂质区32和33(见图5B)。在第一n-型杂质区34和35中含有的杂质元素的浓度低于第二n-型杂质区32和33中含有的杂质元素的浓度。
注意，为形成LDD区有两种方法。在一种方法中，栅电极具有两层或更多层的堆叠层结构，其中对栅电极进行楔形刻蚀或各向异性刻蚀，形成栅电极的较低一层的导电层用作掩模。另一种方法中，侧壁绝缘层用作掩模。通过采用前一方法形成的薄膜晶体管也被称作GOLD(Gate Overlaped Lightly Dopeddrain，栅交叠轻掺杂漏极)结构。然而，由于在GOLD结构中进行楔形刻蚀或各向异性刻蚀，控制LDD区的宽度是困难的，并且如果刻蚀工艺进行得不恰当就不能形成LDD区。然而，由于在后一方法中本发明将侧壁绝缘层用作掩模，与前一方法相比，LDD区的宽度控制容易并且LDD区一定能形成。
通过上述工艺，完成了n-型薄膜晶体管36和p-型薄膜晶体管37。n-型薄膜晶体管36具有：包括第一n-型杂质区34和35、第二n-型杂质区32和33和沟道形成区38的有源层；栅绝缘层17；和每一个都作为栅电极的导电层18和19。这样的薄膜晶体管36的结构也称作LDD结构。
p-型薄膜晶体管37具有：包括p-型杂质区26和27以及沟道形成区39的有源层；栅绝缘层17；和每一个都用作栅电极的导电层20和21。薄膜晶体管37的这种结构也称作单漏极结构。
此外，通过以上工艺完成的薄膜晶体管36和薄膜晶体管37的每一沟道长度是0.5μm到5μm，优选1μm到3μm。根据以上特征，响应速度可以提高。注意沟道长度可以根据电路分别地设置。例如，理想的是在不需要高速操作的电源电路中，薄膜晶体管的沟道长度是3μm，而其它电路中的薄膜晶体管的沟道长度为1μm。
然后，去除抗蚀剂掩模31，并且形成单层或叠层绝缘层以覆盖薄膜晶体管36和37(见图6A)。通过已知手段(SOG法、小滴释放(droplet discharging)法等)，将覆盖薄膜晶体管36和37的绝缘层形成为无机材料或有机材料的单层或者叠层，所述无机材料为例如硅的氧化物或硅的氮化物，所述有机材料为例如聚酰亚胺、聚酰胺、苯并环丁烯(benzocyclobutene)、丙烯酸或环氧树脂。
此外，通过SOG法或小滴释放法由硅氧烷形成覆盖薄膜晶体管36和37的绝缘层。硅氧烷由硅(Si)和氧(O)键形成的骨架结构组成。理想地，使用至少含有氢的有机基团(例如烷基或芳香烃)、氟代基或者至少包含氢的和氟代基的有机有机基团，作为取代基。
图6是覆盖在薄膜晶体管36和37上的绝缘膜具有三层结构的例子的剖面图。作为其结构，理想的是，例如，形成含有氧化硅的层作为第一绝缘层40，形成含有氮化硅的层作为第二绝缘层41，和形成含有氧化硅的层族为第三绝缘层42。
注意，理想的是在形成绝缘层40到42之前或在形成绝缘层40到42中的一个或多个薄膜之后，进行旨在恢复半导体层的结晶度、激活添加到半导体层中杂质元素、或者半导体层的氢化的热处理。理想的是应用热退火法、激光退火法、RTA法、或类似的方法来进行该热处理。
然后，用光刻法刻蚀绝缘层40到42，形成暴露p-型杂质区26和27和n-型杂质区32和33的接触孔。紧接着，形成导电层以填充接触孔，并且对该导电层进行图形化以形成导电层43到45，其中每一个都用作源极或漏极布线。
通过已知手段(等离子体CVD或溅射法)形成导电层43到45，其为钛(Ti)、铝(Al)、钕(Nd)元素的单层或叠层，或者包含该元素为主要成分的合金材料或化合物材料的单层或叠层。例如，包含铝作为主要成分的合金材料对应于主要成分是铝的、含有镍的合金，或主要成分是铝的含有镍以及碳和硅之一或两者的合金材料。作为导电层43到45，例如，理想的是使用阻挡层、铝硅(Al-Si，硅(Si)加入到铝(Al)中)层和阻挡层的叠层结构，或阻挡层、铝硅(Al-Si)层、氮化钛(TiN；钛(Ti)和氮(N)的组分比例不限定)层、和阻挡层的叠层。注意阻挡层对应于由钛、钛的氮化物、钼或钼的氮化物构成的薄膜。铝或铝硅具有低的电阻值并且不昂贵，是用于形成导电层43到45的最佳材料。此外，当提供上方和下方阻挡层时，可阻止铝和铝硅小丘的产生。进一步，当提供下方阻挡层时，可以得到铝或铝硅与结晶半导体层之间的良好接触。更进一步，不管在结晶半导体层上形成的自然氧化膜，由于钛是具有高还原性的元素，当形成钛的阻挡层时，该自然氧化膜可以被还原并且可以获得与结晶半导体层良好的接触。
接下来，形成绝缘层46以覆盖导电层43到45(见图6B中的剖面图和图7中的顶视图)。通过已知手段(SOG法、小滴释放法等)形成绝缘层46，其为无机材料或有机材料的单层或堆叠层。绝缘层46是形成用来减轻薄膜晶体管的不平坦、从而具有平坦度的薄膜。因此，优选由有机材料形成绝缘层46。
紧接着，采用光刻法刻蚀绝缘层46形成暴露导电层43和45的接触孔。接着，形成导电层以填充接触孔，并且对该导电层进行图形化处理以形成分别用作天线的导电层47和48。导电层47和48形成为铝(Al)、钛(Ti)、银(Ag)和铜(Cu)元素、或者包含上述元素作为主要成分的合金材料或化合物材料的单层或堆叠层。例如，理想的是使用阻挡层和铝层的叠层结构；阻挡层、铝层和阻挡层的叠层结构等。阻挡层对应于钛、钛的氮化物、钼、钼的氮化物等。
通过上述工艺完成的包括薄膜晶体管36、37等的元件组，以及每一个都用作天线的导电层47和48，统一称作薄膜集成电路52。虽然在该过程中没有示出，但是通过已知手段可以形成保护层以覆盖在薄膜集成电路52上。保护层对应于包含碳(例如DLC(金刚石类的碳))的层、含有氮化硅的层、含有氮氧化硅的层等。
然后，采用光刻法蚀刻绝缘层12到14、17、40到42、以及46，形成开口49和50以暴露剥离层11(见图8A)。
下一步，通过已知手段(SOG法、小滴释放法)形成绝缘层51以覆盖薄膜集成电路52(见图8B中的剖面图和图9中的顶视图)。绝缘层51是由有机材料形成的，优选地，由环氧树脂形成。形成绝缘层51是为了薄膜集成电路52不散落。换句话讲，由于薄膜集成电路52小、薄和轻，在去除剥离层后，没有紧密接触衬底的薄膜集成电路52容易散落。然而，通过在薄膜集成电路52的外围形成绝缘层51，薄膜集成电路52增加了重量，并且因此能够防止从衬底10散落。此外，虽然单独的薄膜集成电路52薄并重量轻，但是通过形成绝缘层51薄膜集成电路52不具有卷曲形状，因而能保证一定的强度。虽然在图8B所示的结构中，绝缘层51形成在薄膜集成电路52的上表面和侧面，但是本发明并不限于这样的结构，并且绝缘层51可以只形成在薄膜集成电路52的上表面。根据上述描述，在刻蚀绝缘层12到14、17、40到42、46形成开口49和50的工艺之后，执行形成绝缘层51的工艺。然而，本发明并不限于这样的顺序。可以在绝缘层46上形成绝缘层51的工艺之后，执行通过蚀刻所述多个绝缘层形成开口的工艺。在这样顺序的情况中，绝缘层51只形成在薄膜集成电路52的上表面。
接着，通过向开口49和50中引入蚀刻剂去除剥离层11(见图10A中的剖面图和图11中的顶视图)。含有氟化卤或者卤间化合物成分的气体或液体被用来作为蚀刻剂。例如，三氟化氯(ClF3)用作含有氟化卤的气体。相应地，薄膜集成电路52从衬底10剥离。
此外，氟化氮(NF3)、氟化溴(BrF3)或者氟化氢(HF)可被用作另外的蚀刻剂。在采用氟化氢(HF)的情况下，含有硅的氧化物的层用作剥离层。
然后，薄膜集成电路52一个表面贴附到第一基底材料53以从衬底10上完全地剥离该薄膜集成电路52(见图10B)。
接着，薄膜集成电路52另一个表面贴附到第二基底材料54。其后，执行层压工艺，以使薄膜集成电路52被第一基底材料53和第二基底材料54密封(见图1)。相应地，完成了薄膜集成电路52被第一基底材料53和第二基底材料54密封的无线芯片。
第一基底材料53和第二基底材料54每一个对应于层压薄膜(由聚丙烯、聚酯、乙烯树脂、聚氟乙烯、聚氯乙烯等)、纤维材料的纸、由基底薄膜(聚酯、聚酰胺、无机气相淀积薄膜、各种纸等)与粘接性合成树脂膜(基于丙烯酸的合成树脂、基于环氧树脂的合成树脂等)层叠而成的膜等。
通过热压接合，对该对象进行层压处理形成了层压膜。在进行层压处理时，通过热处理熔化给层压薄膜的最上表面提供的粘性层、或者为最外层提供的层(不是粘性层)，以通过施加压力进行粘合。
第一基底材料53和第二基底材料54的表面可提供或不提供粘性层。粘性层对应于包含粘合剂的层，所述粘合剂例如为热固树脂、紫外线固化树脂、基于环氧树脂的粘合剂、或树脂添加剂。实施例1
在这一实施例中，形成了分别用作剥离层的7个样品(见表1)。当采用三氟化氯(ClF3)气体刻蚀这些样品时，检测了刻蚀速率对温度的依赖性。实验的结果参照图25来解释。
【表1】
 -  -   为形成金属氧化  物薄膜的处理   薄膜厚度  (nm)   电阻率  (Om)
 样品1  氧化钨层(WO<sub>x</sub>)   -   400   4.20E-04
 样品2  由钨层(W，下层)和 氧化钨层(WO<sub>x</sub>，上层) 构成的叠层结构   550℃  10分钟   50～100   2.20E-05
 样品3  由钨层(W，下层)和 氧化钨层(WO<sub>x</sub>，上层) 构成的叠层结构   450℃  4分钟   50～100   1.50E-05
 样品4  钨层(W)   -   50   1.40E-05
 样品5  硅层(Si)   -   50   -
 样品6  硅层(Si)   -   50   -
 样品7  氧化钨层(WO<sub>3</sub>)   650℃   2分钟   70～100   -
制造样品1至7的剥离层的方法如下详细说明。在样品1中，通过溅射法在氩气和氧气的气氛中形成了氧化钨层(WOx)。在样品2中，通过溅射法形成了钨层，接着在钨层的表面上通过在550℃进行10分钟的LRTA形成了氧化钨层。在样品3中，通过溅射法形成了钨层，接着在钨层的表面上通过在450℃进行4分钟的GRTA形成了氧化钨层。在样品4中，通过溅射法形成了钨层。在样品5中，通过溅射法形成了硅层。在样品6中，通过CVD法形成了硅层。在样品7中，通过溅射法形成了钨层，接着通过GRTA几乎全部将钨层氧化形成了氧化钨层。
样品1的剥离层具有由氧化钨层形成的单层结构。样品2和3的剥离层分别具有钨层和在钨层之上的氧化钨层构成的叠层结构。样品4的剥离层具有钨层的单层结构。样品5和6的剥离层各具有硅层的单层结构。样品7的剥离层具有氧化钨的单层结构。注意，在具有叠层结构的样品的情况中刻蚀速率对应于所述多个层的刻蚀速率。
注意，样品2和7的LRTA(Lamp Rapid Thermal Anneal灯快速热退火)意味着通过卤素灯来快速热退火。样品3的GRTA(Gas Rapid Thermal Anneal气体快速热退火)意味着用辐射热和扩散炉加热的气体来快速热退火。在样品7中，WOx中x的值被指定为3，这是通过ESCA(electron spectroscopy for chemicalanalysis化学分析电子能谱)检测得到的结果。在样品1至3中，WOx的x值满足0＜x＜3，这里考虑不包括3。这是因为样品1至3与样品7之间在刻蚀速率上有大的差异。因此，在样品1至3中的WOx的x值排除了3，并且可以存在如下情况，即，x值是2(WO2)，x值是2.5(W2O5)，x值是2.75(W4O11)。此外，样品2和3表面的氧化意味着在表1中在钨层的表面上形成了氧化钨层。进一步地，样品7的几乎完全的氧化意味着使钨层成为几乎完全的氧化钨层。
虽然WOx的x值在样品1至3中满足0＜x＜3，其考虑不包括3，但是可以考虑样品1至3的WOx的x值中应用各种数字，在许多例子中可以考虑样品1至3中主要成分WOx的x值满足0＜x＜3，优选2≤x＜3。换句话讲，也存在样品1至3包括WO3，其中x值满足3的情况。
此外，在图25中，水平轴指示1000/T(绝对温度)，它的单位是[/K]。垂直轴指示每个样品的刻蚀速率，其单位是[mm/h]。
根据图25，在室温25℃时的刻蚀速率按照样品1＞样品5
Figure G2009100038224D00181
样品6＞样品4＞样品2
Figure G2009100038224D00182
样品3＞样品7的顺序依次降低。在50℃时的刻蚀速率按照样品1＞样品2
Figure G2009100038224D00183
样品3
Figure G2009100038224D00184
样品4
Figure G2009100038224D00185
样品5
Figure G2009100038224D00186
样品6＞样品7的顺序依次降低。在100℃时的刻蚀速率按照样品1＞样品2
Figure G2009100038224D00187
样品3样品4＞样品5样品6＞样品7的顺序依次降低。在150℃时的刻蚀速率按照样品1＞样品2
Figure G2009100038224D001810
样品3＞样品4＞样品5＞样品6＞样品7的顺序依次降低。
根据图25，样品1(WOx)的刻蚀速率具有温度依赖性，并且当温度降低时刻蚀速率也降低。此外，样品1的刻蚀速率与其它样品相比达到最高值。样品2至4的刻蚀速率均具有温度依赖性，并且在这些样品大多数中当温度降低时刻蚀速率也降低。因此，可以理解的是样品1至4适合高温处理。
样品5和样品6的刻蚀速率均具有相对较小的温度依赖性。样品7(WO3)的刻蚀速率几乎没有温度依赖性，与其它样品相比其为最小值。
上述实验结果证明了形成与样品1同样的层作为剥离层是最合适的。此外，发现优选在尽量高的温度下进行刻蚀。
在根据本发明的制造无线芯片的方法中，可以通过与上述的样品1至7相同的方法来制造剥离层。[实施例2]
根据上述实施方式，为了从衬底10上剥离薄膜集成电路52，剥离层11被蚀刻剂完全去除(见图11)。然而，本发明并不限于这个实施方式，并且可以通过在开口中引入蚀刻剂，选择性地去除剥离层11，而不是完全去除(见图18A)。然后，在选择性地去除剥离层11之后，通过物理手段(物理的力)将薄膜集成电路52从衬底10剥离(见图18B)。注意，通过物理手段(物理的力)剥离薄膜集成电路52意味着，通过外部施加的力，例如通过喷嘴吹的风压或超声波，来将其剥离。当通过物理手段(物理的力)剥离薄膜集成电路52时，剥离层11可留在衬底10上或者剥离层11和薄膜集成电路52都从衬底10剥离。
如上所述，通过采用选择性地去除剥离层11的方法并共同采用物理手段(物理的力)，而不是通过蚀刻剂完全地去除剥离层11，能在短时间执行完剥离工艺；因此，生产率可以提高。[实施例3]
这个实施例将说明形成微小栅电极的工艺。首先，在具有绝缘表面的衬底10上形成剥离层11、绝缘层12至14、以及结晶半导体层15和16(见图19A)。接下来，在整个表面上形成导电层70和71(见图19A)。然后，采用光掩模在导电层71上形成抗蚀剂掩模72和73。接着，通过已知的刻蚀处理(例如氧等离子体处理)刻蚀抗蚀剂掩模72和73，从而形成新的抗蚀剂掩模74和75(见图19B)。抗蚀剂掩模74和75通过上述工艺能够形成得如此微小，以至于超过可以通过光刻法形成抗蚀剂掩模的极限。当采用抗蚀剂掩模74和75进行刻蚀处理时，可以形成微小的栅电极。
另外，首先，采用与上述方法不同的光刻法形成抗蚀剂掩模72和73(见图20A)。然后，利用抗蚀剂掩模72和73进行刻蚀处理形成导电层76到79。其后，在抗蚀剂掩模72和73与导电层76至79的叠层体中，只有导电层76到79的侧面被选择性刻蚀，而不去除抗蚀剂掩模72和73。也在这个方法中，以及在上面的方法中，用作栅电极的导电层85和86形成得如此微小，以至于超过可以通过光刻法形成抗蚀剂掩模的极限(见图20B)。
只要半导体层连同通过上述方法中的任一种形成的微小栅电极被小型化，就可以形成微小的薄膜晶体管。只要微小化了薄膜晶体管，薄膜晶体管可由于该小型化而高集成度；因此，实现高性能。此外，由于缩小了沟道形成区的宽度，沟道可以迅速生成并且因此实现高速操作。[实施例4]
这个实施例解释了在具有绝缘层衬底表面上不仅形成薄膜晶体管而且形成包括浮栅电极的存储晶体管的情况的剖面结构。
首先，在具有绝缘表面的衬底10上形成剥离层11、绝缘层12至14。然后，在绝缘层14上形成薄膜晶体管36和37以及存储晶体管80(见图21)。该存储晶体管80具有夹在作为栅电极的导电层81和作为栅电极的导电层82之间的绝缘层83。作为内部栅电极的导电层81是电隔离的，并且电子存储在导电层81中，并且通过电子数量区分“0”或“1”。在上述存储晶体管的情况下，优点是甚至当切断电源时存储内容不会丢失。注意，本发明并不限于上述采用导电层作为栅电极的实施方式，并且，例如，可以采用硅族(cluster)层作为栅电极。
注意，不仅分别包括上述的存储器晶体管80的EPROM(电可编程只读存储器)、EEPROM(电可擦除只读存储器)、或快闪存储器，而且例如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM、熔丝PROM(可编程只读存储器)、或反熔丝PROM的存储器也可用作存储电路。
此外，如果用在无线芯片中的存储电路的存储内容是容易重新写入的，那么无线芯片能被伪造。因此，期望采用只能写入一次的一次写入式的存储器，在一次写入式的存储器中，期望利用一种击穿薄膜晶体管的方法以至于不能写入数据，或者利用一种采用激光写入存储内容的方法而不是电写入数据。[实施例5]
由于无线芯片的电源是由天线提供，很难稳定电源并且有必要尽可能地控制功耗。如果功耗上升，必须输入强电磁波，这导致的不利是，例如，读/写器的功耗上升，存在对其它器件或人体的不利影响，或使无线芯片和读/写器之间的通信距离受到限制。因此，这一实施例说明了能够控制功耗的无线芯片的结构。
根据在该实施例中示出的无线芯片的一个特征，采用具有双栅结构的薄膜晶体管。具有双栅结构的薄膜晶体管是具有底部栅电极和顶部栅电极的薄膜晶体管。图17示出包括底部栅电极61和顶部栅电极62的n-型薄膜晶体管36，和包括底部栅电极63和顶部栅电极64的p-型薄膜晶体管37。
为了控制功耗，对底部栅电极61和63施加偏置电压的方法是有效的。特别地，对n-型薄膜晶体管36的底部栅电极61施加负偏置电压，能使阈值电压上升和使漏电流减少。此外，施压正偏置电压能使阈值电压减小和使电流容易在沟道形成区内流动。因此，薄膜晶体管36以高速或在低电压下工作。
对p-型薄膜晶体管37的底部栅电极63施加正偏置电压，能使阈值电压上升和使漏电流减小。此外，施压负偏置电压能使阈值电压减小和使电流容易在沟道形成中流动。因此，薄膜晶体管37以高速或在低电压下工作。
如上所述，通过控制施加在底部栅电极上的偏置电压，可以改变薄膜晶体管36和37的阈值电压和并降低其漏电流，并且作为结果，无线芯片本身的功耗可以得到控制。因此，甚至当执行复杂的处理(例如密码处理)时，也实现了电源的稳定而且没有电源的不稳定。进一步，没有必要输入强电磁波；从而改善了与读/写器之间的通信距离。注意，理想的是，通过天线为电源提供特殊控制电路来切换偏置电压的施加。[实施例6]
这个实施例将参考附图解释根据本发明的无线芯片的结构。这里解释的无线芯片的规格符合ISO标准15693，其是邻近型并且其通信信号频率是13.56MHz。此外，接收仅对数据读出指令作出响应，传输的数据传输率大约是13kHz，并且数据编码格式是用曼彻斯特码。
无线芯片215大致包括天线部分221、电源部分222、和逻辑部分223。天线部分221包括用于接收外部信号和发射信号的天线201(见图12)。
电源部分222包括利用通过天线201接受到的外部信号产生电能的整流电路202，和用于存储该生成的电能的存储电容器203。
逻辑部分223包括：解调接收到的信号的解调电路204；产生时钟信号的时钟产生/补偿电路205；用于识别和决定每个代码的电路206；存储器控制器207，通过接受到的信号，产生用于从存储器中读出数据的信号；调制电路，其包括将编码过的信号调制成发射信号的调制电阻器208；编码电路209，用于将读出数据进行编码；和保持数据的掩模ROM 211。
通过用于识别和决定每个代码的电路206，来识别和决定的代码是结构帧结束(EOF)、帧起始(SOF)、标志、命令码、掩码长度、掩码值等。此外，用于识别和决定每个代码的电路206也包括用于识别发射错误的循环冗余校验(CRC)功能。
下一步，参考图13和图14解释具有上述结构的无线芯片的布局的一个实施例。首先，解释了一个无线芯片的整体布局(见图13)。在该无线芯片中，天线201和包括电源部分222和逻辑部分223的元件组214形成在不同的层中，并且特别的是，天线201形成在元件组214上。形成元件组214的区域部分与形成天线201的区域部分交叠。如图13所示的结构中，设计形成天线201的布线宽度是150μm并且布线间宽度是10μm，弯曲的数目是15。注意，如上所述，本发明并不限于天线201与元件组214形成在不同层的方式。此外，如图13所示，天线201不限于弯曲的形状。
天线201的形状可以是带子型(见图24A和24B)、曲线型(见图24C)或线型(见图24D)中的任一种形状。
接着，解释电源部分222和逻辑部分223的布局(见图14)。包括在电源部分222中的整流电路202和存储电容器203提供在相同的区域中。包括在逻辑部分223中的解调电路204与用于识别和决定每个代码的电路206提供在分开的两个地方。掩模ROM 211和存储器控制器207相邻地提供。时钟产生/补偿电路205和用于识别和决定每个代码的电路206相邻地提供。解调电路204提供在时钟产生/补偿电路205和用于识别和决定每个代码的电路206之间。此外，虽然在图12的方块图中没有示出，但是提供了用于逻辑部分的检测电容器212和用于电源部分的检测电容器213。调制电路包括在检测电容器212和213之间提供的调制电阻208。
在制造工艺过程中，通过掩模ROM 211在存储器中生成存储内容。这里，提供与高电位电源(也称作VDD)连接的电源线和与低电位电源(也称作VSS)连接的电源线这两条电源线，包括在每一个存储单元中的晶体管是否连接到上述电源线中的任一个，决定着通过存储单元存储的存储内容。
然后，解释整流电路202的电路结构的一个例子(见图22A)。整流电路202具有晶体管91和92和电容器晶体管93。晶体管91的栅电极连接到天线201。电容器晶体管93的栅电极连接到高电位电源(VDD)。此外，电容器晶体管93的源和漏电极连接到地电源(GND)。
接着，解释解调电路204的电路结构的一个例子(见图22B)。解调电路204具有晶体管94和95、电阻元件96和99，以及电容器晶体管97和98。晶体管94的栅电极连接到天线201。电容器晶体管98的栅电极连接到逻辑电路。此外，电容器晶体管98的源和漏电极连接到地电源(GND)。
然后，将解释包括在上述整流电路202和解调电路204中的电容器晶体管的剖面结构(见图23A)。电容器晶体管101的源和漏电极彼此连接，并且当电容器晶体管101导通时，在栅电极和沟道形成区之间形成电容器。电容器晶体管101的剖面结构与通常的薄膜晶体管的剖面结构类似。在图23B中示出了等效电路图。采用如在上述结构中的栅绝缘膜的电容器中，由于晶体管阈值电压波动，电容受到影响；因此，与栅电极交叠区域102可添加杂质元素(见图23C)。因此，形成了电容器，而不管晶体管阈值电压如何。在图23D中示出了这个例子的等效电路图。
这个实施例可以随心所欲地与上述的实施方式和实施例结合。[实施例7]
根据本发明制造的无线芯片的应用范围广泛。无线芯片通过贴附到下述物品来使用：例如，票据、硬币、债券、无记名债券、或证书(驾照、居住证等，见图15A)、包装物(包装纸、瓶子等，图15B)、记录介质(DVD软件、录像带等，见图15C)、交通工具(自行车等，见图15D)、附属物品(包、眼镜、等，见图15E)、粮食、衣服、生活用品、电子装置等。电子装置是液晶显示装置、EL显示装置、电视装置(也称作电视或电视接收器)、蜂窝电话等。
无线芯片210通过贴附于其表面或安装到其上而固定到物品上。例如，无线芯片210安装在书本封面的基纸上和由其形成的包装的有机树脂上。此外，无线芯片210贴附或安装到票据、硬币、债券、无记名债券、或证书等的表面上。
通过为上述物品中的例如包装物、记录介质、个人物品、粮食、衣服、生活用品、电子装置等提供无线芯片，可以提升检查系统、租赁商店等的效率。
此外，通过在用于控制物品的系统或流通系统中应用无线芯片，可以实现完善的系统。例如，存在这样的情况，在包括显示部分294的便携式终端的侧面上提供读/写器295和在商品297侧面上提供无线芯片296(见图16A)。在这种情况下，当无线芯片296保持在读/写器295上方时，系统在显示部分294中显示商品207的原材料、产地、流通过程记录等信息。作为另一个例子，存在这样的情况，在传送带侧面提供读/写器295(见图16B)。这个例子中，可以容易地检查商品297。
这个实施例可以随心所欲地与上述的实施方式和实施例结合。[实施例8]
这个实施例参考图26解释了与上述不同的无线芯片的剖面结构。根据本发明的无线芯片中，薄膜集成电路提供在第一基底材料53(也可称作基板、薄膜或带)和第二基底材料54之间。该薄膜集成电路具有绝缘层12至14，提供在绝缘层12至14上的薄膜晶体管36和37，覆盖在薄膜晶体管36和37上的绝缘层40至42，与绝缘层40至42接触并用作源或漏极布线的导电层43至45，覆盖在导电层43至45上的绝缘层46，与绝缘层46接触并用作天线的导电层47和48，以及覆盖在导电层47和48上的绝缘层51。第一基底材料53提供成与绝缘层51接触，以及第二基底材料54提供成与绝缘层12接触。
薄膜晶体管36和37各具有半导体层、栅绝缘层和栅电极层。在如图26所示的结构中，栅绝缘层55和56分别提供成仅与栅电极层和侧壁绝缘层交叠。这样结构可以这样获得，在形成绝缘层28(见图4B)的同时还刻蚀栅电极层17，并且然后通过主要用于垂直方向的各向异性刻蚀来选择性地刻蚀绝缘层28，从而形成与栅电极层侧面接触的侧壁绝缘层29和30(见图5A)。换言之，栅绝缘层55和56是在形成侧壁绝缘层29和30的过程中刻蚀栅绝缘层来形成的。
虽然在薄膜晶体管中有一个栅电极的单栅结构和具有两个以上栅电极的多栅结构，任一结构都可以用于在本发明中用到的薄膜晶体管中。在具有两个栅电极的晶体管的情况下，包括在薄膜晶体管中的半导体层具有两个沟道形成区域。包括在本发明的无线芯片中的薄膜晶体管的特征是沟道长度的范围是1μm到3μm。然而，在具有两个沟道形成区的薄膜晶体管的情况下，沟道长度与两个沟道形成区的沟道长度之和一致。
该申请是基于2004年8月23在日本专利局提交的日本专利申请序列号no.2004-242994，在此引入其全部内容作为参考。
附图标记说明
10.衬底，11.剥离层，12.绝缘层，13.绝缘层，14.绝缘层，15.结晶半导体层，16.结晶半导体层，17.栅绝缘层，18.导电层，19.导电层，20.导电层，21.导电层，22.掩模，23.n-型杂质区，24.n-型杂质区，25.掩模，26.p-型杂质区，27.p-型杂质区，28.绝缘层，29.侧壁绝缘层，30.侧壁绝缘层，31.掩模，32.n-型杂质区，33.n-型杂质区，34.n-型杂质区，35.n-型杂质区，36.薄膜晶体管，37.薄膜晶体管，38.沟道形成区，39.沟道形成区，40.绝缘层，41.绝缘层，42.绝缘层，43.导电层，44.导电层，45.导电层，46.绝缘层，47.导电层，48.导电层，49.开口，50.开口，51.绝缘层，52.薄膜集成电路，53.第一基底材料，54.第二基底材料，61.底部栅电极，62.顶部栅电极，63.底部栅电极，64.顶部栅电极，70.导电层，71.导电层，72.抗蚀剂掩模，73.抗蚀剂掩模，74.抗蚀剂掩模，75.抗蚀剂掩模，76.导电层，77.导电层，78.导电层，79.导电层，80.存储晶体管，81.导电层，82.导电层，83.绝缘层，85.导电层，86.导电层，91.晶体管，92.晶体管，93.电容晶体管，94.晶体管，95.晶体管，96.电阻元件，97.电容晶体管，98，电容晶体管，99.电阻元件，101.电容晶体管，102.区域，201.天线，202整流电路，203.存储电容器，204.解调电路，205.时钟发生/补偿电路，206.用于识别和判定每个代码的电路，207.存储器控制器，208.包含调制电阻器的调制电路，209.编码电路，210.无线芯片，211.掩模ROM，212.检测电容器，213.检测电容器，222.电源部分，223.逻辑部分，224.显示部分，295.读/写器，296.无线芯片，297.商品。

Claims (18)

1.一种半导体器件，包括：
第一膜；
所述第一膜上的第一绝缘膜；
集成电路，所述集成电路包括所述第一绝缘膜上的天线和薄膜晶体管；
覆盖在所述集成电路上的第二绝缘膜；以及
覆盖在所述第二绝缘膜上的第二膜，
其中第一膜与第二膜在所述集成电路外部的区域接触。
2.如权利要求1所述的半导体器件，其中第一绝缘膜与第二绝缘膜在第一绝缘膜和第二绝缘膜的边缘部分接触。
3.如权利要求1所述的半导体器件，其中第一膜和第二膜包括纤维材料。
4.如权利要求1所述的半导体器件，其中第一膜和第二膜包括树脂。
5.如权利要求1所述的半导体器件，其中第一绝缘膜包括选自由氧化硅、氮化硅、氧氮化硅和氮氧化硅组成的组中的材料。
6.如权利要求1所述的半导体器件，其中第二绝缘膜包括有机材料。
7.如权利要求1所述的半导体器件，其中集成电路包括存储晶体管。
8.如权利要求7所述的半导体器件，其中存储晶体管包括浮栅电极。
9.如权利要求1所述的半导体器件，其中集成电路包括一次写入式存储器。
10.一种半导体器件，包括：
第一膜；
所述第一膜上的集成电路，包括：
第一绝缘膜；
所述第一绝缘膜上的薄膜晶体管；
所述薄膜晶体管上的第二绝缘膜；
所述第二绝缘膜上的天线；以及
所述天线上的第三绝缘膜；以及
覆盖在所述集成电路上的第二膜，
其中第一膜与第二膜在所述集成电路外部的区域接触。
11.如权利要求10所述的半导体器件，其中第一绝缘膜与第二绝缘膜在第一绝缘膜和第二绝缘膜的边缘部分接触。
12.如权利要求10所述的半导体器件，其中第一膜和第二膜包括纤维材料。
13.如权利要求10所述的半导体器件，其中第一膜和第二膜包括树脂。
14.如权利要求10所述的半导体器件，其中第一绝缘膜包括选自由氧化硅、氮化硅、氧氮化硅和氮氧化硅组成的组中的材料。
15.如权利要求10所述的半导体器件，其中第二绝缘膜包括有机材料。
16.如权利要求10所述的半导体器件，其中集成电路包括存储晶体管。
17.如权利要求16所述的半导体器件，其中存储晶体管包括浮栅电极。
18.如权利要求10所述的半导体器件，其中集成电路包括一次写入式存储器。
CN2009100038224A 2004-08-23 2005-08-10 无线芯片及其制造方法 Expired - Fee Related CN101499479B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004242994 2004-08-23
JP2004-242994 2004-08-23
JP2004242994 2004-08-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800282399A Division CN100474629C (zh) 2004-08-23 2005-08-10 无线芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN101499479A CN101499479A (zh) 2009-08-05
CN101499479B true CN101499479B (zh) 2010-11-03

Family

ID=35967384

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100038224A Expired - Fee Related CN101499479B (zh) 2004-08-23 2005-08-10 无线芯片及其制造方法
CNB2005800282399A Expired - Fee Related CN100474629C (zh) 2004-08-23 2005-08-10 无线芯片及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005800282399A Expired - Fee Related CN100474629C (zh) 2004-08-23 2005-08-10 无线芯片及其制造方法

Country Status (6)

Country Link
US (2) US8288773B2 (zh)
EP (1) EP1800348A4 (zh)
KR (1) KR101191094B1 (zh)
CN (2) CN101499479B (zh)
TW (2) TWI390733B (zh)
WO (1) WO2006022169A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7487373B2 (en) * 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
KR101187403B1 (ko) * 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101162557B1 (ko) * 2005-03-15 2012-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 갖는 전자 장치
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101334177B1 (ko) * 2007-02-15 2013-11-28 재단법인서울대학교산학협력재단 박막 트랜지스터 및 그 제조 방법
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5292878B2 (ja) * 2008-03-26 2013-09-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2009131132A1 (en) 2008-04-25 2009-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102037556B (zh) * 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2011102190A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Demodulation circuit and rfid tag including the demodulation circuit
US8952431B2 (en) * 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
CN103545320B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
JP2016162714A (ja) * 2015-03-05 2016-09-05 セイコーエプソン株式会社 照明装置、表示装置および携帯用電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505161A (zh) * 2002-11-22 2004-06-16 ��ʽ����뵼����Դ�о��� 半导体器件，显示器件，发光器件以及其制作方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP4197270B2 (ja) 1994-04-29 2008-12-17 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001237260A (ja) 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
EP2565924B1 (en) 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6872658B2 (en) * 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US6646328B2 (en) * 2002-01-11 2003-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Chip antenna with a shielding layer
JP2003243918A (ja) * 2002-02-18 2003-08-29 Dainippon Printing Co Ltd 非接触ｉｃタグ用アンテナと非接触ｉｃタグ
KR100435054B1 (ko) 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
EP1514307A1 (en) 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101032337B1 (ko) 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4637477B2 (ja) 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
JP4693413B2 (ja) 2003-01-08 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101033797B1 (ko) 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
TWI351566B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
TWI220538B (en) 2003-10-16 2004-08-21 Nat Applied Res Laboratories Manufacturing method of metal gate
US7241666B2 (en) 2003-10-28 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505161A (zh) * 2002-11-22 2004-06-16 ��ʽ����뵼����Դ�о��� 半导体器件，显示器件，发光器件以及其制作方法

Also Published As

Publication number Publication date
CN101019237A (zh) 2007-08-15
US20120322212A1 (en) 2012-12-20
TWI390733B (zh) 2013-03-21
WO2006022169A1 (en) 2006-03-02
KR101191094B1 (ko) 2012-10-15
TWI453916B (zh) 2014-09-21
TW200933896A (en) 2009-08-01
CN100474629C (zh) 2009-04-01
TW200618307A (en) 2006-06-01
US20080093464A1 (en) 2008-04-24
KR20070067691A (ko) 2007-06-28
US8288773B2 (en) 2012-10-16
CN101499479A (zh) 2009-08-05
US8790994B2 (en) 2014-07-29
EP1800348A4 (en) 2015-09-16
EP1800348A1 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
CN101499479B (zh) 无线芯片及其制造方法
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
CN101529591B (zh) 包含存储器件的半导体器件及其驱动方法
US8030132B2 (en) Manufacturing method of semiconductor device including peeling step
CN100592499C (zh) 半导体器件的制造方法以及半导体器件和电子装置
EP1970956B1 (en) Semiconductor device and manufacturing method thereof
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
CN101088158A (zh) 半导体装置
KR101611643B1 (ko) 반도체 장치
CN1832176B (zh) 半导体器件及其操作方法
JP5296360B2 (ja) 半導体装置およびその作製方法
US7745827B2 (en) Memory device
JP4912641B2 (ja) 無線チップの作製方法
JP5214213B2 (ja) 記憶装置の駆動方法
JP4749102B2 (ja) 半導体装置の作製方法
JP5027470B2 (ja) 記憶装置
JP2006253540A (ja) 無線信号処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20180810