JP2003186438A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2003186438A JP2003186438A JP2001385630A JP2001385630A JP2003186438A JP 2003186438 A JP2003186438 A JP 2003186438A JP 2001385630 A JP2001385630 A JP 2001385630A JP 2001385630 A JP2001385630 A JP 2001385630A JP 2003186438 A JP2003186438 A JP 2003186438A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- scanning
- drive
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 215
- 239000003990 capacitor Substances 0.000 claims abstract description 89
- 230000004044 response Effects 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims description 54
- 239000013643 reference control Substances 0.000 claims description 40
- 230000006866 deterioration Effects 0.000 abstract description 2
- 101150082606 VSIG1 gene Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000003079 width control Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 電源配線による電圧降下が発生しても画質の
低下を抑制すること。 【解決手段】 走査信号に応答して各サンプリングスイ
ッチ素子２０ａ、２０ｂがオンになると信号配線３から
の信号電圧がサンプリング容量５に保持され信号電圧が
書き込みまれる。このとき共通電極４を基準としてサン
プリング容量５に信号電圧が保持され、走査信号がハイ
レベルからローレベルに移行すると各サンプリングスイ
ッチ素子２０ａ、２０ｂがオフとなり、サンプリング容
量５が信号配線３と駆動ＴＦＴ７から電気的に絶縁され
たフローティング状態となる。その後走査信号がハイレ
ベルからローレベルになると各駆動スイッチ２１ａ、２
１ｂが導通し駆動ＴＦＴ７のソース・ゲート間にサンプ
リング容量５に保持された信号電圧がそのままバイアス
電圧として印加され、駆動ＴＦＴ７が導通し、有機ＬＥ
Ｄ９が発光する。
低下を抑制すること。 【解決手段】 走査信号に応答して各サンプリングスイ
ッチ素子２０ａ、２０ｂがオンになると信号配線３から
の信号電圧がサンプリング容量５に保持され信号電圧が
書き込みまれる。このとき共通電極４を基準としてサン
プリング容量５に信号電圧が保持され、走査信号がハイ
レベルからローレベルに移行すると各サンプリングスイ
ッチ素子２０ａ、２０ｂがオフとなり、サンプリング容
量５が信号配線３と駆動ＴＦＴ７から電気的に絶縁され
たフローティング状態となる。その後走査信号がハイレ
ベルからローレベルになると各駆動スイッチ２１ａ、２
１ｂが導通し駆動ＴＦＴ７のソース・ゲート間にサンプ
リング容量５に保持された信号電圧がそのままバイアス
電圧として印加され、駆動ＴＦＴ７が導通し、有機ＬＥ
Ｄ９が発光する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像表示装置に係
り、特に、電流駆動可能な表示素子、とりわけ有機ＬＥ
Ｄ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用
いて画像を表示するに好適な発光型画像表示装置に関す
る。
り、特に、電流駆動可能な表示素子、とりわけ有機ＬＥ
Ｄ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用
いて画像を表示するに好適な発光型画像表示装置に関す
る。
【０００２】
【従来の技術】画像表示装置として、有機ＥＬを用いた
平面型画像表示装置が知られている。この種の画像表示
装置においては、高輝度アクティブマトリクス表示を実
現するために、例えば、エスアイディー９９テクニカル
ダイジェスト第３７２ページ〜第３７５ページに記載さ
れているように、低温ポリシリコンＴＦＴ（薄膜トラン
ジスタ）を用いた駆動方式が採用されている。この駆動
方式を採用するに際しては、画素構造として、走査配線
と、信号配線と、ＥＬ電源配線および容量基準電圧配線
をそれぞれ交差するように配置する構造が採用されてお
り、ＥＬを駆動するためにｎ型の走査ＴＦＴとストレー
ジコンデンサを用いた信号電圧の保持回路が形成されて
いる。保持回路に保持された信号電圧は画素に設けられ
たｐチャネルの駆動用ＴＦＴのゲートに印加され、駆動
用ＴＦＴの主回路のコンダクタンス、すなわちソース・
ドレイン間の抵抗値を制御するようになっている。この
場合ＥＬ電源配線から駆動用ＴＦＴの主回路と、有機Ｅ
Ｌ素子が互いに直列に接続されＬＥＤ共通配線に接続さ
れている。
平面型画像表示装置が知られている。この種の画像表示
装置においては、高輝度アクティブマトリクス表示を実
現するために、例えば、エスアイディー９９テクニカル
ダイジェスト第３７２ページ〜第３７５ページに記載さ
れているように、低温ポリシリコンＴＦＴ（薄膜トラン
ジスタ）を用いた駆動方式が採用されている。この駆動
方式を採用するに際しては、画素構造として、走査配線
と、信号配線と、ＥＬ電源配線および容量基準電圧配線
をそれぞれ交差するように配置する構造が採用されてお
り、ＥＬを駆動するためにｎ型の走査ＴＦＴとストレー
ジコンデンサを用いた信号電圧の保持回路が形成されて
いる。保持回路に保持された信号電圧は画素に設けられ
たｐチャネルの駆動用ＴＦＴのゲートに印加され、駆動
用ＴＦＴの主回路のコンダクタンス、すなわちソース・
ドレイン間の抵抗値を制御するようになっている。この
場合ＥＬ電源配線から駆動用ＴＦＴの主回路と、有機Ｅ
Ｌ素子が互いに直列に接続されＬＥＤ共通配線に接続さ
れている。
【０００３】このように構成された画素を駆動するに際
しては、走査配線から画素選択パルスを印加し、走査Ｔ
ＦＴを介して信号電圧をストレージコンデンサに書き込
んで保持する。この保持した信号電圧をゲート電圧とし
て駆動用ＴＦＴに印加し、電源配線に接続したソース電
圧と、ドレイン電圧とから決定される駆動用ＴＦＴのコ
ンダクタンスに応じてドレイン電流を制御し、結果とし
て、ＥＬ素子の駆動電流を制御して表示輝度を制御する
ようになっている。この場合、画素では、電圧降下に伴
う電源配線に、駆動用トランジスタのソース電極が接続
されており、ドレイン電極には有機ＬＥＤ素子の一端が
接続され、有機ＬＥＤの他端は全画素共通した共通電極
に接続されている。駆動トランジスタのゲートには信号
電圧が印加されており、信号電圧とソース電圧との差電
圧によりトランジスタの動作点が制御され、階調表示を
実現している。
しては、走査配線から画素選択パルスを印加し、走査Ｔ
ＦＴを介して信号電圧をストレージコンデンサに書き込
んで保持する。この保持した信号電圧をゲート電圧とし
て駆動用ＴＦＴに印加し、電源配線に接続したソース電
圧と、ドレイン電圧とから決定される駆動用ＴＦＴのコ
ンダクタンスに応じてドレイン電流を制御し、結果とし
て、ＥＬ素子の駆動電流を制御して表示輝度を制御する
ようになっている。この場合、画素では、電圧降下に伴
う電源配線に、駆動用トランジスタのソース電極が接続
されており、ドレイン電極には有機ＬＥＤ素子の一端が
接続され、有機ＬＥＤの他端は全画素共通した共通電極
に接続されている。駆動トランジスタのゲートには信号
電圧が印加されており、信号電圧とソース電圧との差電
圧によりトランジスタの動作点が制御され、階調表示を
実現している。
【０００４】しかし、前述した構成で大型パネルを構成
しようとすると、パネル中央部の画素を駆動する電圧が
パネル端部の画素を駆動する電圧よりも低下する。すな
わち有機ＬＥＤ素子は電流駆動であるため、電源からＬ
ＥＤ共通配線を介してパネル中央部の画素に電流を供給
すると、配線抵抗により電圧降下が生じ、パネル中央部
の画素を駆動する電圧が低くなる。この電圧降下は配線
の長さおよび配線に接続された画素の表示状態により影
響されるため、表示内容によっても変化する。
しようとすると、パネル中央部の画素を駆動する電圧が
パネル端部の画素を駆動する電圧よりも低下する。すな
わち有機ＬＥＤ素子は電流駆動であるため、電源からＬ
ＥＤ共通配線を介してパネル中央部の画素に電流を供給
すると、配線抵抗により電圧降下が生じ、パネル中央部
の画素を駆動する電圧が低くなる。この電圧降下は配線
の長さおよび配線に接続された画素の表示状態により影
響されるため、表示内容によっても変化する。
【０００５】さらに、画素の駆動トランジスタの動作点
はＬＥＤ共通配線に接続された駆動トランジスタのソー
ス電圧の変動に応じて大きく変化し、ＬＥＤを駆動する
電流は大きく変動する。この電流の変動は、表示の輝度
変動、すなわち表示むら、輝度の不均一を発生させる原
因となり、またカラー表示においては、カラーバランス
の面内不均一として表示不良の原因となる。
はＬＥＤ共通配線に接続された駆動トランジスタのソー
ス電圧の変動に応じて大きく変化し、ＬＥＤを駆動する
電流は大きく変動する。この電流の変動は、表示の輝度
変動、すなわち表示むら、輝度の不均一を発生させる原
因となり、またカラー表示においては、カラーバランス
の面内不均一として表示不良の原因となる。
【０００６】そこで、配線抵抗を低減し、配線の電圧降
下を改善するようにしたものとして、例えば、特開２０
０１−１００６５５号公報が提案されている。この公報
に記載されたものによれば、パネル全面に、画素ごとに
開口部を有する導電性の遮光膜を配置し、電源共通線と
接続することにより、配線抵抗を下げて表示の均一性を
向上させている。
下を改善するようにしたものとして、例えば、特開２０
０１−１００６５５号公報が提案されている。この公報
に記載されたものによれば、パネル全面に、画素ごとに
開口部を有する導電性の遮光膜を配置し、電源共通線と
接続することにより、配線抵抗を下げて表示の均一性を
向上させている。
【０００７】しかし、前記公報に記載されたものにおい
ては、画素部において、有機ＬＥＤを駆動するトランジ
スタの基準電圧となるソース電極はパネルに共通したＬ
ＥＤ共通電極に接続されているので、ソース電極と共通
電極との間でいくぶんの電圧降下が生じる。このため、
例え同一の信号電圧を印加しても、トランジスタの動作
点を決定するゲート・ソース間電圧はソース電圧の変化
に応じて変化し、表示の不均一性を取り除くことが困難
である。
ては、画素部において、有機ＬＥＤを駆動するトランジ
スタの基準電圧となるソース電極はパネルに共通したＬ
ＥＤ共通電極に接続されているので、ソース電極と共通
電極との間でいくぶんの電圧降下が生じる。このため、
例え同一の信号電圧を印加しても、トランジスタの動作
点を決定するゲート・ソース間電圧はソース電圧の変化
に応じて変化し、表示の不均一性を取り除くことが困難
である。
【０００８】また、このシステムにおいては、電流を制
御するためには同じ信号電圧を印加してもＥＬを駆動す
る駆動用ＴＦＴのしきい値、オン抵抗が変動すると、Ｅ
Ｌの駆動電流が変化する性質があり、ばらつきが少なく
特性の揃ったＴＦＴが必要とされる。しかしながら、こ
のような駆動回路を実現するためには、トランジスタと
して移動度が高く、大型基板への適用が可能なレーザー
アニールプロセスを用いた低温ポリシリコンＴＦＴを用
いることが余儀なくされる。ところが、低温ポリシリコ
ンＴＦＴは少なからず素子特性のばらつきが発生するこ
とが知られており、有機ＥＬ駆動回路として用いるＴＦ
Ｔ特性のばらつきにより同一信号電圧を印加しても、画
素ごとに輝度のばらつきが発生し、高精度の階調画像を
表示するには十分ではない。
御するためには同じ信号電圧を印加してもＥＬを駆動す
る駆動用ＴＦＴのしきい値、オン抵抗が変動すると、Ｅ
Ｌの駆動電流が変化する性質があり、ばらつきが少なく
特性の揃ったＴＦＴが必要とされる。しかしながら、こ
のような駆動回路を実現するためには、トランジスタと
して移動度が高く、大型基板への適用が可能なレーザー
アニールプロセスを用いた低温ポリシリコンＴＦＴを用
いることが余儀なくされる。ところが、低温ポリシリコ
ンＴＦＴは少なからず素子特性のばらつきが発生するこ
とが知られており、有機ＥＬ駆動回路として用いるＴＦ
Ｔ特性のばらつきにより同一信号電圧を印加しても、画
素ごとに輝度のばらつきが発生し、高精度の階調画像を
表示するには十分ではない。
【０００９】一方、前記課題を解決するための駆動方法
として、例えば、特開平１０−２３２６４９号公報に記
載されているように、階調表示を得るために、１フレー
ム時間を表示時間が異なる８つのサブフレームに分割
し、１フレーム時間内での発光時間を変化させることに
より、平均輝度を制御する駆動方式が提案されている。
この駆動方式によれば、画素を点灯・非点灯のデジタル
の２値表示とすることにより、ＴＦＴの特性ばらつきが
顕著に表示に反映するしきい値付近を動作点として使う
必要がないので、輝度ばらつきを低減することができ
る。
として、例えば、特開平１０−２３２６４９号公報に記
載されているように、階調表示を得るために、１フレー
ム時間を表示時間が異なる８つのサブフレームに分割
し、１フレーム時間内での発光時間を変化させることに
より、平均輝度を制御する駆動方式が提案されている。
この駆動方式によれば、画素を点灯・非点灯のデジタル
の２値表示とすることにより、ＴＦＴの特性ばらつきが
顕著に表示に反映するしきい値付近を動作点として使う
必要がないので、輝度ばらつきを低減することができ
る。
【００１０】
【発明が解決しようとする課題】前記各従来技術におい
ては、いずれも有機ＬＥＤの電源配線における電圧降下
による輝度の不均一性については十分に配慮されておら
ず、特に、大型パネルの場合には、電源配線の電圧降下
によって画質が低下する。
ては、いずれも有機ＬＥＤの電源配線における電圧降下
による輝度の不均一性については十分に配慮されておら
ず、特に、大型パネルの場合には、電源配線の電圧降下
によって画質が低下する。
【００１１】また、従来技術においては、ＬＥＤ共通配
線における電圧変動に対応するためにはトランジスタの
コンダクタンスを低くして、ＬＥＤ電源電圧を高く設定
することにより、輝度の変動を少なくすることはできる
が、電力効率が低くなり、画像表示装置の消費電力が増
大する。またコンダクタンスの低いトランジスタはゲー
ト長が長くなるので、トランジスタサイズが大きくなる
ので、高精細化の点で不利となる。
線における電圧変動に対応するためにはトランジスタの
コンダクタンスを低くして、ＬＥＤ電源電圧を高く設定
することにより、輝度の変動を少なくすることはできる
が、電力効率が低くなり、画像表示装置の消費電力が増
大する。またコンダクタンスの低いトランジスタはゲー
ト長が長くなるので、トランジスタサイズが大きくなる
ので、高精細化の点で不利となる。
【００１２】本発明の課題は、電源配線による電圧降下
が発生しても画質の低下を抑制することができる画像表
示装置を提供することにある。
が発生しても画質の低下を抑制することができる画像表
示装置を提供することにある。
【００１３】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、画像表示領域に分散して配置されて走査
信号を伝送する複数の走査配線と、前記画像表示領域に
前記複数の走査配線と交差して配置されて信号電圧を伝
送する複数の信号配線と、前記各走査配線と前記各信号
配線で囲まれた画素領域にそれぞれ配置されて共通電源
に接続された複数の電流駆動型電気光学表示素子と、前
記各電気光学表示素子と直列接続されて前記共通電源に
接続されバイアス電圧の印加により前記各電気光学表示
素子を表示駆動する複数の駆動素子と、前記走査信号に
応答して前記信号電圧を保持し、前記保持した信号電圧
を基に前記各駆動素子の駆動を制御する複数のメモリ制
御回路とを備え、前記各メモリ制御回路は、前記各駆動
素子に対するバイアス電圧の印加を阻止した状態で前記
信号電圧をサンプリングして保持し、その後、前記保持
した信号電圧を前記バイアス電圧として前記駆動素子に
印加してなる画像表示装置を構成したものである。
に、本発明は、画像表示領域に分散して配置されて走査
信号を伝送する複数の走査配線と、前記画像表示領域に
前記複数の走査配線と交差して配置されて信号電圧を伝
送する複数の信号配線と、前記各走査配線と前記各信号
配線で囲まれた画素領域にそれぞれ配置されて共通電源
に接続された複数の電流駆動型電気光学表示素子と、前
記各電気光学表示素子と直列接続されて前記共通電源に
接続されバイアス電圧の印加により前記各電気光学表示
素子を表示駆動する複数の駆動素子と、前記走査信号に
応答して前記信号電圧を保持し、前記保持した信号電圧
を基に前記各駆動素子の駆動を制御する複数のメモリ制
御回路とを備え、前記各メモリ制御回路は、前記各駆動
素子に対するバイアス電圧の印加を阻止した状態で前記
信号電圧をサンプリングして保持し、その後、前記保持
した信号電圧を前記バイアス電圧として前記駆動素子に
印加してなる画像表示装置を構成したものである。
【００１４】前記画像表示装置を構成するに際しては、
前記複数のメモリ制御回路としては、以下の機能を有す
るもので構成することができる。
前記複数のメモリ制御回路としては、以下の機能を有す
るもので構成することができる。
【００１５】（１）各メモリ制御回路は、前記各駆動素
子との接続を遮断した状態で前記信号電圧をサンプリン
グして保持し、その後、前記遮断した状態を解除して前
記保持した信号電圧を前記バイアス電圧として前記各駆
動素子に印加してなる。
子との接続を遮断した状態で前記信号電圧をサンプリン
グして保持し、その後、前記遮断した状態を解除して前
記保持した信号電圧を前記バイアス電圧として前記各駆
動素子に印加してなる。
【００１６】（２）各メモリ制御回路は、前記走査信号
に応答して前記信号電圧をサンプリングして保持するサ
ンプリング動作と、前記サンプリング動作後、前記各信
号線および各駆動素子と電気的に絶縁された状態で前記
信号電圧を保持するフローティング動作と、前記フロー
ティング動作後、保持した信号電圧をバイアス電圧とし
て前記各駆動素子に印加するバイアス電圧印加動作とを
実行してなる。
に応答して前記信号電圧をサンプリングして保持するサ
ンプリング動作と、前記サンプリング動作後、前記各信
号線および各駆動素子と電気的に絶縁された状態で前記
信号電圧を保持するフローティング動作と、前記フロー
ティング動作後、保持した信号電圧をバイアス電圧とし
て前記各駆動素子に印加するバイアス電圧印加動作とを
実行してなる。
【００１７】前記各画像表示装置を構成するに際して
は、以下の要素を付加することができる。
は、以下の要素を付加することができる。
【００１８】（１）前記各メモリ制御回路は、前記走査
信号により導通して前記信号電圧をサンプリングする主
サンプリングスイッチ素子と、前記サンプリングスイッ
チ素子によりサンプリングされた信号電圧を保持するサ
ンプリング容量と、前記走査信号により導通して前記サ
ンプリング容量の一方の端子を共通電極に接続する補助
サンプリングスイッチ素子と、前記サンプリング容量の
一方の端子と前記駆動素子の一方のバイアス電圧印加用
電極に接続されて前記走査信号の極性反転時に導通する
主駆動スイッチ素子と、前記サンプリング容量の他方の
端子と前記駆動素子の他方のバイアス電圧印加用電極に
接続されて前記走査信号の極性反転時に導通する補助駆
動スイッチ素子とから構成されてなる。
信号により導通して前記信号電圧をサンプリングする主
サンプリングスイッチ素子と、前記サンプリングスイッ
チ素子によりサンプリングされた信号電圧を保持するサ
ンプリング容量と、前記走査信号により導通して前記サ
ンプリング容量の一方の端子を共通電極に接続する補助
サンプリングスイッチ素子と、前記サンプリング容量の
一方の端子と前記駆動素子の一方のバイアス電圧印加用
電極に接続されて前記走査信号の極性反転時に導通する
主駆動スイッチ素子と、前記サンプリング容量の他方の
端子と前記駆動素子の他方のバイアス電圧印加用電極に
接続されて前記走査信号の極性反転時に導通する補助駆
動スイッチ素子とから構成されてなる。
【００１９】（２）前記各駆動素子は、ｐ型薄膜トラン
ジスタで構成され、前記各主サンプリングスイッチ素子
と各補助サンプリングスイッチ素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主駆動スイッチ素子と各補助
駆動スイッチ素子はｐ型薄膜トランジスタで構成されて
なる。
ジスタで構成され、前記各主サンプリングスイッチ素子
と各補助サンプリングスイッチ素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主駆動スイッチ素子と各補助
駆動スイッチ素子はｐ型薄膜トランジスタで構成されて
なる。
【００２０】（３）前記各走査配線と並行に配置されて
前記走査信号とは逆極性の反転走査信号を伝送する複数
の反転走査配線を備え、前記各メモリ制御回路は、前記
走査信号により導通して前記信号電圧をサンプリングす
る主サンプリングスイッチ素子と、前記サンプリングス
イッチ素子によりサンプリングされた信号電圧を保持す
るサンプリング容量と、前記走査信号により導通して前
記サンプリング容量の一方の端子を共通電極に接続する
補助サンプリングスイッチ素子と、前記サンプリング容
量の一方の端子と前記駆動素子の一方のバイアス電圧印
加用電極に接続されて前記反転走査信号により導通する
主駆動スイッチ素子と、前記サンプリング容量の他方の
端子と前記駆動素子の他方のバイアス電圧印加用電極に
接続されて前記反転走査信号により導通する補助駆動ス
イッチ素子とから構成されてなる。
前記走査信号とは逆極性の反転走査信号を伝送する複数
の反転走査配線を備え、前記各メモリ制御回路は、前記
走査信号により導通して前記信号電圧をサンプリングす
る主サンプリングスイッチ素子と、前記サンプリングス
イッチ素子によりサンプリングされた信号電圧を保持す
るサンプリング容量と、前記走査信号により導通して前
記サンプリング容量の一方の端子を共通電極に接続する
補助サンプリングスイッチ素子と、前記サンプリング容
量の一方の端子と前記駆動素子の一方のバイアス電圧印
加用電極に接続されて前記反転走査信号により導通する
主駆動スイッチ素子と、前記サンプリング容量の他方の
端子と前記駆動素子の他方のバイアス電圧印加用電極に
接続されて前記反転走査信号により導通する補助駆動ス
イッチ素子とから構成されてなる。
【００２１】（４）前記各駆動素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主サンプリングスイッチ素子
と各補助サンプリングスイッチ素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主駆動スイッチ素子と各補助
駆動スイッチ素子はｎ型薄膜トランジスタで構成されて
なる（５）前記各走査配線と並行に配置されて前記走査
信号とは逆極性の反転走査信号を伝送する複数の反転走
査配線を備え、前記各メモリ制御回路は、前記走査信号
により導通して前記信号電圧をサンプリングする主サン
プリングスイッチ素子と、前記主サンプリングスイッチ
素子によりサンプリングされた信号電圧を保持するサン
プリング容量と、前記走査信号により導通して前記サン
プリング容量の一方の端子を共通電極に接続する補助サ
ンプリングスイッチ素子と、前記サンプリング容量の一
方の端子と前記駆動素子の一方のバイアス電圧印加用電
極に接続されて前記反転走査信号により導通する主駆動
スイッチ素子とから構成され、前記各サンプリング容量
の他方の端子を前記各駆動素子の他方のバイアス電圧印
加用電極に接続してなる。
ジスタで構成され、前記各主サンプリングスイッチ素子
と各補助サンプリングスイッチ素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主駆動スイッチ素子と各補助
駆動スイッチ素子はｎ型薄膜トランジスタで構成されて
なる（５）前記各走査配線と並行に配置されて前記走査
信号とは逆極性の反転走査信号を伝送する複数の反転走
査配線を備え、前記各メモリ制御回路は、前記走査信号
により導通して前記信号電圧をサンプリングする主サン
プリングスイッチ素子と、前記主サンプリングスイッチ
素子によりサンプリングされた信号電圧を保持するサン
プリング容量と、前記走査信号により導通して前記サン
プリング容量の一方の端子を共通電極に接続する補助サ
ンプリングスイッチ素子と、前記サンプリング容量の一
方の端子と前記駆動素子の一方のバイアス電圧印加用電
極に接続されて前記反転走査信号により導通する主駆動
スイッチ素子とから構成され、前記各サンプリング容量
の他方の端子を前記各駆動素子の他方のバイアス電圧印
加用電極に接続してなる。
【００２２】（６）前記各駆動素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主サンプリングスイッチ素子
と各補助サンプリングスイッチ素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主駆動スイッチ素子はｎ型薄
膜トランジスタで構成されてなる。
ジスタで構成され、前記各主サンプリングスイッチ素子
と各補助サンプリングスイッチ素子は、ｎ型薄膜トラン
ジスタで構成され、前記各主駆動スイッチ素子はｎ型薄
膜トランジスタで構成されてなる。
【００２３】前記した手段によれば、各画素領域の画素
に信号配線から信号電圧を書き込むに際して、各駆動素
子に対するバイアス電圧の印加を阻止した状態で信号電
圧をサンプリングして保持し、その後、保持した信号電
圧をバイアス電圧として駆動素子に印加するようにして
いるため、信号電圧をサンプリングするサンプリング動
作後、信号配線および駆動素子と電気的に絶縁されたフ
ローティング状態で信号電圧を保持し、その後、保持し
た信号電圧を駆動素子にバイアス電圧として印加するこ
とができ、駆動素子に接続された電源配線で電圧降下が
生じても、この電圧降下の影響を受けることなく、保持
した信号電圧をそのままバイアス電圧として駆動素子に
印加することができ、指定の表示輝度で駆動素子を表示
駆動することができ、良好な画像を表示することができ
る。この結果、大型パネルによる画像を表示する場合で
も良好な画質による画像を表示することができる。
に信号配線から信号電圧を書き込むに際して、各駆動素
子に対するバイアス電圧の印加を阻止した状態で信号電
圧をサンプリングして保持し、その後、保持した信号電
圧をバイアス電圧として駆動素子に印加するようにして
いるため、信号電圧をサンプリングするサンプリング動
作後、信号配線および駆動素子と電気的に絶縁されたフ
ローティング状態で信号電圧を保持し、その後、保持し
た信号電圧を駆動素子にバイアス電圧として印加するこ
とができ、駆動素子に接続された電源配線で電圧降下が
生じても、この電圧降下の影響を受けることなく、保持
した信号電圧をそのままバイアス電圧として駆動素子に
印加することができ、指定の表示輝度で駆動素子を表示
駆動することができ、良好な画像を表示することができ
る。この結果、大型パネルによる画像を表示する場合で
も良好な画質による画像を表示することができる。
【００２４】また、電源電圧を高くしたり、コンダクタ
ンスの低いトランジスタを用いたりすることなく良好な
画像を表示することができるため、低電力、且つ高精細
な画像を表示することができる。
ンスの低いトランジスタを用いたりすることなく良好な
画像を表示することができるため、低電力、且つ高精細
な画像を表示することができる。
【００２５】また、本発明は、画像表示領域に分散して
配置されて走査信号を伝送する複数の走査配線と、前記
画像表示領域に前記複数の走査配線と交差して配置され
て信号電圧を伝送する複数の信号配線と、前記各走査配
線と前記各信号配線で囲まれた画素領域にそれぞれ配置
されて前記走査信号に応答して前記信号電圧を保持する
複数のメモリ回路と、前記各画素領域に配置されて共通
電源に接続された複数の電流駆動型電気光学表示素子
と、前記各電気光学表示素子と直列接続されて前記共通
電源に接続されバイアス電圧の印加により前記各電気光
学表示素子を表示駆動する複数の駆動素子とを備え、前
記各メモリ回路は、前記走査信号により導通して前記信
号電圧をサンプリングするサンプリングスイッチ素子
と、前記サンプリングスイッチ素子によりサンプリング
された信号電圧を保持するサンプリング容量とから構成
され、前記各サンプリング容量の一方の端子は前記各駆
動素子または電源配線を介して共通電源に接続され、前
記各サンプリング容量の他方の端子は前記各駆動素子の
ゲート電極に接続されており、前記各メモリ回路のサン
プリングスイッチ素子に信号電圧を保持させるサンプリ
ング期間には、前記共通電源の電圧を変化させる或いは
前記共通電源のうち各駆動素子共通の共通電極の電位を
グランド電位に保って前記各駆動素子を非駆動状態に
し、前記サンプリング期間経過後に、前記各駆動素子に
バイアス電圧を印加してなる画像表示装置を構成したも
のである。
配置されて走査信号を伝送する複数の走査配線と、前記
画像表示領域に前記複数の走査配線と交差して配置され
て信号電圧を伝送する複数の信号配線と、前記各走査配
線と前記各信号配線で囲まれた画素領域にそれぞれ配置
されて前記走査信号に応答して前記信号電圧を保持する
複数のメモリ回路と、前記各画素領域に配置されて共通
電源に接続された複数の電流駆動型電気光学表示素子
と、前記各電気光学表示素子と直列接続されて前記共通
電源に接続されバイアス電圧の印加により前記各電気光
学表示素子を表示駆動する複数の駆動素子とを備え、前
記各メモリ回路は、前記走査信号により導通して前記信
号電圧をサンプリングするサンプリングスイッチ素子
と、前記サンプリングスイッチ素子によりサンプリング
された信号電圧を保持するサンプリング容量とから構成
され、前記各サンプリング容量の一方の端子は前記各駆
動素子または電源配線を介して共通電源に接続され、前
記各サンプリング容量の他方の端子は前記各駆動素子の
ゲート電極に接続されており、前記各メモリ回路のサン
プリングスイッチ素子に信号電圧を保持させるサンプリ
ング期間には、前記共通電源の電圧を変化させる或いは
前記共通電源のうち各駆動素子共通の共通電極の電位を
グランド電位に保って前記各駆動素子を非駆動状態に
し、前記サンプリング期間経過後に、前記各駆動素子に
バイアス電圧を印加してなる画像表示装置を構成したも
のである。
【００２６】前記画像表示装置を構成するに際しては、
前記共通電源から前記各駆動素子への電力の供給を制御
する複数の電源制御素子を設け、前記各元制御素子と前
記メモリ回路として以下の機能を有するもので構成する
ことができる。
前記共通電源から前記各駆動素子への電力の供給を制御
する複数の電源制御素子を設け、前記各元制御素子と前
記メモリ回路として以下の機能を有するもので構成する
ことができる。
【００２７】（１）前記各メモリ回路は、前記走査信号
により導通して前記信号電圧をサンプリングするサンプ
リングスイッチ素子と、前記サンプリングスイッチ素子
によりサンプリングされた信号電圧を保持するサンプリ
ング容量とから構成され、前記各サンプリング容量の一
方の端子は前記各駆動素子または電源配線を介して共通
電源に接続され、前記各サンプリング容量の他方の端子
は前記各駆動素子のゲート電極に接続されており、前記
各電源制御素子は、前記各メモリ回路のサンプリングス
イッチ素子に信号電圧を保持させるサンプリング期間に
は、前記各駆動素子に対する電力の供給を停止し、前記
サンプリング期間経過後に前記各駆動素子に対して電力
を供給してなる。
により導通して前記信号電圧をサンプリングするサンプ
リングスイッチ素子と、前記サンプリングスイッチ素子
によりサンプリングされた信号電圧を保持するサンプリ
ング容量とから構成され、前記各サンプリング容量の一
方の端子は前記各駆動素子または電源配線を介して共通
電源に接続され、前記各サンプリング容量の他方の端子
は前記各駆動素子のゲート電極に接続されており、前記
各電源制御素子は、前記各メモリ回路のサンプリングス
イッチ素子に信号電圧を保持させるサンプリング期間に
は、前記各駆動素子に対する電力の供給を停止し、前記
サンプリング期間経過後に前記各駆動素子に対して電力
を供給してなる。
【００２８】前記各画像表示装置を構成するに際して
は、以下の要素を付加することができる。
は、以下の要素を付加することができる。
【００２９】（１）前記各サンプリングスイッチ素子と
前記各駆動素子および前記各電源制御素子は、ｎ型薄膜
トランジスタで構成され、前記各電源制御素子は、前記
サンプリング期間を外れた期間にハイレベルとなるリフ
ァレンス制御信号に応答して導通してなる。
前記各駆動素子および前記各電源制御素子は、ｎ型薄膜
トランジスタで構成され、前記各電源制御素子は、前記
サンプリング期間を外れた期間にハイレベルとなるリフ
ァレンス制御信号に応答して導通してなる。
【００３０】（２）前記各サンプリングスイッチ素子と
前記各駆動素子は、ｎ型薄膜トランジスタで構成され、
前記各電源制御素子は、ｐ型薄膜トランジスタで構成さ
れ、前記サンプリング期間を外れた期間にロウレベルと
なる走査信号に応答して導通してなる。
前記各駆動素子は、ｎ型薄膜トランジスタで構成され、
前記各電源制御素子は、ｐ型薄膜トランジスタで構成さ
れ、前記サンプリング期間を外れた期間にロウレベルと
なる走査信号に応答して導通してなる。
【００３１】（３）前記各サンプリングスイッチ素子と
前記各駆動素子および前記各電源制御素子は、ｐ型薄膜
トランジスタで構成され、前記各電源制御素子は、前記
サンプリング期間を外れた期間にロウレベルとなるリフ
ァレンス制御信号に応答して導通してなる。
前記各駆動素子および前記各電源制御素子は、ｐ型薄膜
トランジスタで構成され、前記各電源制御素子は、前記
サンプリング期間を外れた期間にロウレベルとなるリフ
ァレンス制御信号に応答して導通してなる。
【００３２】（４）前記複数の電流駆動型電気光学表示
素子はそれぞれ有機ＬＥＤで構成されてなる。
素子はそれぞれ有機ＬＥＤで構成されてなる。
【００３３】前記した手段によれば、各信号配線からの
信号電圧を各画素領域の各画素に書き込むに際して、サ
ンプリングスイッチ素子に信号電圧を保持させるサンプ
リング期間には、共通電源の電圧を変化させるかあるい
は共通電源のうち各駆動素子共通の共通電極の電位をほ
ぼグランド電位に保って、１ライン分の駆動素子あるい
は全ての駆動素子を非駆動状態にし、サンプリング期間
経過後に、各駆動素子にバイアス電圧を印加したり、あ
るいは、サンプリングスイッチ素子に信号電圧を保持さ
せるサンプリング期間には、各駆動素子に対する電力の
供給を停止し、サンプリング期間経過後に各駆動素子に
対して電力を供給するようにしているため、各駆動素子
にバイアス電圧を印加するためのバイアス条件は、全て
の駆動素子に対してほぼグランド電位を基準としたバイ
アス電圧とすることができ、電源電圧が変動したり、電
源配線による電圧降下が生じたりしても、大型パネルに
良好な画質による画像を表示することができる。
信号電圧を各画素領域の各画素に書き込むに際して、サ
ンプリングスイッチ素子に信号電圧を保持させるサンプ
リング期間には、共通電源の電圧を変化させるかあるい
は共通電源のうち各駆動素子共通の共通電極の電位をほ
ぼグランド電位に保って、１ライン分の駆動素子あるい
は全ての駆動素子を非駆動状態にし、サンプリング期間
経過後に、各駆動素子にバイアス電圧を印加したり、あ
るいは、サンプリングスイッチ素子に信号電圧を保持さ
せるサンプリング期間には、各駆動素子に対する電力の
供給を停止し、サンプリング期間経過後に各駆動素子に
対して電力を供給するようにしているため、各駆動素子
にバイアス電圧を印加するためのバイアス条件は、全て
の駆動素子に対してほぼグランド電位を基準としたバイ
アス電圧とすることができ、電源電圧が変動したり、電
源配線による電圧降下が生じたりしても、大型パネルに
良好な画質による画像を表示することができる。
【００３４】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は本発明の一実施形態を示す
画像表示装置の全体構成図である。図１において、表示
パネルを構成する基板（図示省略）上の画像表示領域に
は、走査信号を伝送する複数の走査配線２が分散して配
置されているとともに、信号電圧を伝送する複数の信号
配線３が各走査配線と交差（直交）して配置されてい
る。各走査配線２は走査駆動回路４１に接続されてお
り、各走査配線２には走査駆動回路４１から走査信号が
順次出力されるようになっている。また各信号配線３は
信号駆動回路４２に接続されており、各信号配線３には
信号駆動回路４２から画像情報に応じた信号電圧が印加
されるようになっている。さらに各信号配線３と並行し
て複数の電源配線４０が配線されており、各電源配線４
０の端末は電源１２に接続されている。また画像表示領
域の周囲には共通配線４３が配線されている。
に基づいて説明する。図１は本発明の一実施形態を示す
画像表示装置の全体構成図である。図１において、表示
パネルを構成する基板（図示省略）上の画像表示領域に
は、走査信号を伝送する複数の走査配線２が分散して配
置されているとともに、信号電圧を伝送する複数の信号
配線３が各走査配線と交差（直交）して配置されてい
る。各走査配線２は走査駆動回路４１に接続されてお
り、各走査配線２には走査駆動回路４１から走査信号が
順次出力されるようになっている。また各信号配線３は
信号駆動回路４２に接続されており、各信号配線３には
信号駆動回路４２から画像情報に応じた信号電圧が印加
されるようになっている。さらに各信号配線３と並行し
て複数の電源配線４０が配線されており、各電源配線４
０の端末は電源１２に接続されている。また画像表示領
域の周囲には共通配線４３が配線されている。
【００３５】一方、各信号配線３と各走査配線２で囲ま
れた画素領域には、電流駆動型電気光学表示素子とし
て、例えば、有機ＬＥＤ（発光ダイオード）９が配置さ
れている。電気光学表示素子としては、有機ＬＥＤ９の
代わりに、無機ＬＥＤ、電気泳動素子、ＦＥＤ（Ｆｉｅ
ｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの発光
素子を用いることができる。各有機ＬＥＤ９には、バイ
アス電圧の印加により有機ＬＥＤ９を表示駆動する駆動
素子としての薄膜トランジスタ（図示省略）が直列に接
続されて配置されている。さらに各画素領域には、走査
信号に応答して信号電圧を保持し、保持した信号を基に
各薄膜トランジスタの駆動を制御するメモリ制御回路
（図示省略）配置されている。各薄膜トランジスタや有
機ＬＥＤ９には電源１２から配線抵抗８を介して直流電
力が供給されており、各画素の薄膜トランジスタには配
線抵抗８を介して電圧が印加されるようになっている。
このため、パネルの位置によっては薄膜トランジスタに
印加される直流電圧の値が異なることがり、配線抵抗８
の電圧降下による影響を受けることなく、薄膜トランジ
スタに一定のバイアス電圧を印加するために、本発明で
は、メモリ制御回路において以下のような構成が採用さ
れている。
れた画素領域には、電流駆動型電気光学表示素子とし
て、例えば、有機ＬＥＤ（発光ダイオード）９が配置さ
れている。電気光学表示素子としては、有機ＬＥＤ９の
代わりに、無機ＬＥＤ、電気泳動素子、ＦＥＤ（Ｆｉｅ
ｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの発光
素子を用いることができる。各有機ＬＥＤ９には、バイ
アス電圧の印加により有機ＬＥＤ９を表示駆動する駆動
素子としての薄膜トランジスタ（図示省略）が直列に接
続されて配置されている。さらに各画素領域には、走査
信号に応答して信号電圧を保持し、保持した信号を基に
各薄膜トランジスタの駆動を制御するメモリ制御回路
（図示省略）配置されている。各薄膜トランジスタや有
機ＬＥＤ９には電源１２から配線抵抗８を介して直流電
力が供給されており、各画素の薄膜トランジスタには配
線抵抗８を介して電圧が印加されるようになっている。
このため、パネルの位置によっては薄膜トランジスタに
印加される直流電圧の値が異なることがり、配線抵抗８
の電圧降下による影響を受けることなく、薄膜トランジ
スタに一定のバイアス電圧を印加するために、本発明で
は、メモリ制御回路において以下のような構成が採用さ
れている。
【００３６】基本的には、図２に示すように、電源１２
と共通電源１１との間に、配線抵抗８、ｐ型薄膜トラン
ジスタ（以下、駆動ＴＦＴと称する。）７、有機ＬＥＤ
９、共通配線抵抗１０が挿入されている回路を駆動する
に際して、メモリ制御回路はｎ型薄膜トランジスタで構
成されたサンプリングＴＦＴ１、サンプリング容量５を
備えているとともに、図３に示すように、サンプリング
スイッチ２０、駆動スイッチ２１としての機能を備えて
構成されており、駆動ＴＦＴ７に対するバイアス電圧の
印加を阻止した状態で、信号配線３から信号電圧を取り
込んでサンプリングして保持し、その後、保持した信号
電圧をバイアス電圧として駆動ＴＦＴ７に印加するよう
になっている。
と共通電源１１との間に、配線抵抗８、ｐ型薄膜トラン
ジスタ（以下、駆動ＴＦＴと称する。）７、有機ＬＥＤ
９、共通配線抵抗１０が挿入されている回路を駆動する
に際して、メモリ制御回路はｎ型薄膜トランジスタで構
成されたサンプリングＴＦＴ１、サンプリング容量５を
備えているとともに、図３に示すように、サンプリング
スイッチ２０、駆動スイッチ２１としての機能を備えて
構成されており、駆動ＴＦＴ７に対するバイアス電圧の
印加を阻止した状態で、信号配線３から信号電圧を取り
込んでサンプリングして保持し、その後、保持した信号
電圧をバイアス電圧として駆動ＴＦＴ７に印加するよう
になっている。
【００３７】すなわち、図３に示すように、駆動スイッ
チ２１を開いた状態でサンプリングスイッチ２０を閉
じ、走査配線２の走査信号に応答してサンプリングＴＦ
Ｔ１が導通すると、信号配線３からの信号電圧がサンプ
リングＴＦＴ１を介してサンプリング容量５に印加さ
れ、サンプリング容量５に信号電圧が充電されて保持さ
れる。このあと、サンプリングスイッチ２０を開くと、
すなわちサンプリングＴＦＴ１がオフになると、信号配
線３および駆動ＴＦＴ７とは電気的に絶縁されたフロー
ティング状態６でサンプリング容量５に信号電圧が保持
される。このフローティング動作が行われたあと、駆動
スイッチ２１を閉じると、サンプリング容量５に保持さ
れた信号電圧がバイアス電圧として駆動ＴＦＴ７に印加
され、駆動ＴＦＴ７はバイアス電圧の印加により表示駆
動することになる。この場合、サンプリング容量５に保
持されていた信号電圧がそのまま駆動ＴＦＴ７のソース
・ゲート間に印加されるため、駆動ＴＦＴ７のソース電
位が配線抵抗８の電圧降下によって低くなっていても、
ＴＦＴ７のソース・ゲート間には一定のバイアス電圧を
印加することができる。
チ２１を開いた状態でサンプリングスイッチ２０を閉
じ、走査配線２の走査信号に応答してサンプリングＴＦ
Ｔ１が導通すると、信号配線３からの信号電圧がサンプ
リングＴＦＴ１を介してサンプリング容量５に印加さ
れ、サンプリング容量５に信号電圧が充電されて保持さ
れる。このあと、サンプリングスイッチ２０を開くと、
すなわちサンプリングＴＦＴ１がオフになると、信号配
線３および駆動ＴＦＴ７とは電気的に絶縁されたフロー
ティング状態６でサンプリング容量５に信号電圧が保持
される。このフローティング動作が行われたあと、駆動
スイッチ２１を閉じると、サンプリング容量５に保持さ
れた信号電圧がバイアス電圧として駆動ＴＦＴ７に印加
され、駆動ＴＦＴ７はバイアス電圧の印加により表示駆
動することになる。この場合、サンプリング容量５に保
持されていた信号電圧がそのまま駆動ＴＦＴ７のソース
・ゲート間に印加されるため、駆動ＴＦＴ７のソース電
位が配線抵抗８の電圧降下によって低くなっていても、
ＴＦＴ７のソース・ゲート間には一定のバイアス電圧を
印加することができる。
【００３８】次に、駆動素子としてｐ型の薄膜トランジ
スタ（駆動ＴＦＴ）７を用いたときのメモリ制御回路の
具体的構成を図４にしたがって説明する。このメモリ制
御回路は、主サンプリングスイッチ素子２０ａ、補助サ
ンプリングスイッチ素子２０ｂ、サンプリング容量５、
主駆動スイッチ素子２１ａ、補助駆動スイッチ素子２１
ｂを備えて構成されており、主サンプリングスイッチ素
子２０ａ、補助サンプリングスイッチ素子２０ｂはそれ
ぞれｎ型薄膜トランジスタで構成され、主駆動スイッチ
素子２１ａ、補助駆動スイッチ素子２１ｂはそれぞれｐ
型薄膜トランジスタを用いて構成されている。
スタ（駆動ＴＦＴ）７を用いたときのメモリ制御回路の
具体的構成を図４にしたがって説明する。このメモリ制
御回路は、主サンプリングスイッチ素子２０ａ、補助サ
ンプリングスイッチ素子２０ｂ、サンプリング容量５、
主駆動スイッチ素子２１ａ、補助駆動スイッチ素子２１
ｂを備えて構成されており、主サンプリングスイッチ素
子２０ａ、補助サンプリングスイッチ素子２０ｂはそれ
ぞれｎ型薄膜トランジスタで構成され、主駆動スイッチ
素子２１ａ、補助駆動スイッチ素子２１ｂはそれぞれｐ
型薄膜トランジスタを用いて構成されている。
【００３９】主サンプリングスイッチ素子２０ａはゲー
トが走査配線２に接続され、ドレインが信号配線３に接
続され、ソースがサンプリング容量５に接続されてお
り、補助サンプリングスイッチ素子２０ｂはゲートが走
査配線２に接続され、ドレインがサンプリング容量５に
接続され、ソースが共通電極（各共通の電極）４に接続
されている。主駆動スイッチ２１ａは走査信号の極性反
転時に導通するために、ゲートが走査配線２に接続さ
れ、ドレインがサンプリング容量５の一方の端子に接続
され、ソースが駆動ＴＦＴ７のソース（一方のバイアス
電圧印加用電極）に接続されており、補助駆動スイッチ
２１ｂはゲートが走査配線２に接続され、ドレインがサ
ンプリング容量５の他方の端子に接続され、ソースが駆
動ＴＦＴ７のゲート（他方のバイアス電圧印加用電極）
に接続されている。
トが走査配線２に接続され、ドレインが信号配線３に接
続され、ソースがサンプリング容量５に接続されてお
り、補助サンプリングスイッチ素子２０ｂはゲートが走
査配線２に接続され、ドレインがサンプリング容量５に
接続され、ソースが共通電極（各共通の電極）４に接続
されている。主駆動スイッチ２１ａは走査信号の極性反
転時に導通するために、ゲートが走査配線２に接続さ
れ、ドレインがサンプリング容量５の一方の端子に接続
され、ソースが駆動ＴＦＴ７のソース（一方のバイアス
電圧印加用電極）に接続されており、補助駆動スイッチ
２１ｂはゲートが走査配線２に接続され、ドレインがサ
ンプリング容量５の他方の端子に接続され、ソースが駆
動ＴＦＴ７のゲート（他方のバイアス電圧印加用電極）
に接続されている。
【００４０】次に図４に示すメモリ制御回路を用いた画
像表示装置の作用を図５にしたがって説明する。まず、
走査配線２に、図５（ａ）に示す走査信号が伝送される
と、各サンプリングスイッチ素子２０ａ、２０ｂは走査
信号がローレベルからハイレベルになることに応答して
導通（オン）し、信号配線３を伝送する信号電圧Ｖｓｉ
ｇ１がサンプリングされ、サンプリングされた信号電圧
はサンプリング容量５に保持される。この際、サンプリ
ング容量５の他方の端子は補助サンプリングスイッチ素
子２０ｂの導通により、共通電極４に接続されるため、
サンプリング容量５には共通電極４を基準とした信号電
圧Ｖｓｉｇ１が保持されることになる。この信号電圧は
書き込み期間の間サンプリング容量５に保持され、走査
信号がハイレベルからローレベルに移行する過程でフロ
ーティング状態となり、その後、走査信号の極性が反転
すると（ハイレベルからローレベルになると）、各駆動
スイッチ２１ａ、２１ｂが導通（オン）し、サンプリン
グ容量５に保持された信号電圧Ｖｓｉｇ１が駆動ＴＦＴ
７のソース・ゲート間にバイアス電圧として印加され、
駆動ＴＦＴ７の表示駆動により、有機ＬＥＤ９が発光す
ることになる。この場合、駆動ＴＦＴ７のソース電圧
が、配線抵抗８の電圧降下によって低くなっても、駆動
ＴＦＴ７のソース・ゲート間には信号電圧Ｖｓｉｇ１が
バイアス電圧としてそのまま印加されるため、配線抵抗
８の電圧降下の影響を受けることなく、一定の信号電圧
Ｖｓｉｇ１によって駆動ＴＦＴ７を駆動することがで
き、有機ＬＥＤ９を一定の発光強度で発光させることが
でき、良好な画質の画像を表示させることができる。
像表示装置の作用を図５にしたがって説明する。まず、
走査配線２に、図５（ａ）に示す走査信号が伝送される
と、各サンプリングスイッチ素子２０ａ、２０ｂは走査
信号がローレベルからハイレベルになることに応答して
導通（オン）し、信号配線３を伝送する信号電圧Ｖｓｉ
ｇ１がサンプリングされ、サンプリングされた信号電圧
はサンプリング容量５に保持される。この際、サンプリ
ング容量５の他方の端子は補助サンプリングスイッチ素
子２０ｂの導通により、共通電極４に接続されるため、
サンプリング容量５には共通電極４を基準とした信号電
圧Ｖｓｉｇ１が保持されることになる。この信号電圧は
書き込み期間の間サンプリング容量５に保持され、走査
信号がハイレベルからローレベルに移行する過程でフロ
ーティング状態となり、その後、走査信号の極性が反転
すると（ハイレベルからローレベルになると）、各駆動
スイッチ２１ａ、２１ｂが導通（オン）し、サンプリン
グ容量５に保持された信号電圧Ｖｓｉｇ１が駆動ＴＦＴ
７のソース・ゲート間にバイアス電圧として印加され、
駆動ＴＦＴ７の表示駆動により、有機ＬＥＤ９が発光す
ることになる。この場合、駆動ＴＦＴ７のソース電圧
が、配線抵抗８の電圧降下によって低くなっても、駆動
ＴＦＴ７のソース・ゲート間には信号電圧Ｖｓｉｇ１が
バイアス電圧としてそのまま印加されるため、配線抵抗
８の電圧降下の影響を受けることなく、一定の信号電圧
Ｖｓｉｇ１によって駆動ＴＦＴ７を駆動することがで
き、有機ＬＥＤ９を一定の発光強度で発光させることが
でき、良好な画質の画像を表示させることができる。
【００４１】このあと電源線の電圧の変化によっては駆
動ＴＦＴ７のソース電圧とゲート電圧は変化するが、駆
動ＴＦＴ７のソース・ゲート間には一定の信号電圧Ｖｓ
ｉｇ１が印加される。さらに、このあとのサイクルで再
び走査配線２に走査信号が印加されたときには次の書き
込み処理として、信号電圧Ｖｓｉｇ２が書き込まれ、こ
の信号電圧Ｖｓｉｇ２によるバイアス電圧が駆動ＴＦＴ
７に印加され、有機ＬＥＤ９が発光することになる。こ
の場合も、駆動ＴＦＴ７のソース・ゲート間にはバイア
ス電圧として一定の信号電圧Ｖｓｉｇ２が印加されるた
め、配線抵抗８による電圧降下が生じても、指定の発光
強度で有機ＬＥＤ９を発光させることができ、良好な画
質による画像を表示させることができる。
動ＴＦＴ７のソース電圧とゲート電圧は変化するが、駆
動ＴＦＴ７のソース・ゲート間には一定の信号電圧Ｖｓ
ｉｇ１が印加される。さらに、このあとのサイクルで再
び走査配線２に走査信号が印加されたときには次の書き
込み処理として、信号電圧Ｖｓｉｇ２が書き込まれ、こ
の信号電圧Ｖｓｉｇ２によるバイアス電圧が駆動ＴＦＴ
７に印加され、有機ＬＥＤ９が発光することになる。こ
の場合も、駆動ＴＦＴ７のソース・ゲート間にはバイア
ス電圧として一定の信号電圧Ｖｓｉｇ２が印加されるた
め、配線抵抗８による電圧降下が生じても、指定の発光
強度で有機ＬＥＤ９を発光させることができ、良好な画
質による画像を表示させることができる。
【００４２】本実施形態におけるメモリ制御回路におい
ては、各サンプリングスイッチ素子２０ａ、２０ｂにｎ
型薄膜トランジスタを用い、各駆動スイッチ素子２１
ａ、２１ｂにｐ型薄膜トランジスタを用いているため、
同一極性の走査信号を用いて駆動することができ、走査
配線２を画素当たり１本にすることができる。
ては、各サンプリングスイッチ素子２０ａ、２０ｂにｎ
型薄膜トランジスタを用い、各駆動スイッチ素子２１
ａ、２１ｂにｐ型薄膜トランジスタを用いているため、
同一極性の走査信号を用いて駆動することができ、走査
配線２を画素当たり１本にすることができる。
【００４３】次に、本発明の第２実施形態に用いたメモ
リ制御回路を図６にしたがって説明する。
リ制御回路を図６にしたがって説明する。
【００４４】本実施形態においては、駆動素子としてｎ
型薄膜トランジスタ（駆動ＴＦＴ）７を用いることを考
慮するとともに、全ての素子をｎ型薄膜トランジスタと
するために、各サンプリングスイッチ素子２０ａ、２０
ｂ、各駆動スイッチ素子２１ａ、２１ｂはｎ型薄膜トラ
ンジスタを用いて構成されている。この場合、各サンプ
リングスイッチ素子２０ａ、２０ｂと各駆動スイッチ素
子素子２１ａ、２１ｂを互いに相補駆動するために、各
画素の走査配線２に並行して走査信号と極性の相異なる
反転走査信号を伝送する反転走査信号配線６０を配線
し、各駆動スイッチ素子２１ａ、２１ｂのゲートをそれ
ぞれ反転走査信号配線６０に接続するようになってお
り、他の構成は図４のものと同様である。
型薄膜トランジスタ（駆動ＴＦＴ）７を用いることを考
慮するとともに、全ての素子をｎ型薄膜トランジスタと
するために、各サンプリングスイッチ素子２０ａ、２０
ｂ、各駆動スイッチ素子２１ａ、２１ｂはｎ型薄膜トラ
ンジスタを用いて構成されている。この場合、各サンプ
リングスイッチ素子２０ａ、２０ｂと各駆動スイッチ素
子素子２１ａ、２１ｂを互いに相補駆動するために、各
画素の走査配線２に並行して走査信号と極性の相異なる
反転走査信号を伝送する反転走査信号配線６０を配線
し、各駆動スイッチ素子２１ａ、２１ｂのゲートをそれ
ぞれ反転走査信号配線６０に接続するようになってお
り、他の構成は図４のものと同様である。
【００４５】本実施形態における走査配線２には図５
（ａ）に示すような走査信号が伝送し、反転走査信号配
線６０には図５（ｂ）に示すような反転走査信号が伝送
し、走査信号ＶＧがローレベルからハイレベルになった
ときに信号電圧のサンプリングが行われるとともに、サ
ンプリングされた信号電圧Ｖｓｉｇ１がサンプリング容
量５に保持され、その後、走査信号がハイレベルからロ
ーレベルに移行する過程でフローティング状態となる。
フローティング状態になったあと、反転走査信号ＶＧ’
がローレベルからハイレベルになったときには各駆動ス
イッチ２１ａ、２１ｂが導通し、信号電圧Ｖｓｉｇ１が
バイアス電圧として駆動ＴＦＴ７のソース・ゲート間に
印加される。この場合、配線抵抗８による電圧降下が生
じ駆動ＴＦＴ７のソース電圧が変化しても、信号電圧Ｖ
ｓｉｇ１がそのままバイアス電圧として駆動ＴＦＴ７の
ソース・ゲート間に印加されるので、配線抵抗８による
電圧降下が生じても、信号電圧Ｖｓｉｇ１にしたがった
輝度で有機ＬＥＤ９を発光させることができ、画質の良
好な画像を表示させることができる。
（ａ）に示すような走査信号が伝送し、反転走査信号配
線６０には図５（ｂ）に示すような反転走査信号が伝送
し、走査信号ＶＧがローレベルからハイレベルになった
ときに信号電圧のサンプリングが行われるとともに、サ
ンプリングされた信号電圧Ｖｓｉｇ１がサンプリング容
量５に保持され、その後、走査信号がハイレベルからロ
ーレベルに移行する過程でフローティング状態となる。
フローティング状態になったあと、反転走査信号ＶＧ’
がローレベルからハイレベルになったときには各駆動ス
イッチ２１ａ、２１ｂが導通し、信号電圧Ｖｓｉｇ１が
バイアス電圧として駆動ＴＦＴ７のソース・ゲート間に
印加される。この場合、配線抵抗８による電圧降下が生
じ駆動ＴＦＴ７のソース電圧が変化しても、信号電圧Ｖ
ｓｉｇ１がそのままバイアス電圧として駆動ＴＦＴ７の
ソース・ゲート間に印加されるので、配線抵抗８による
電圧降下が生じても、信号電圧Ｖｓｉｇ１にしたがった
輝度で有機ＬＥＤ９を発光させることができ、画質の良
好な画像を表示させることができる。
【００４６】本実施形態においては、全てｎ型薄膜トラ
ンジスタを用いているため、薄膜トランジスタを製造す
るプロセスにおいて、プロセス温度が低く、より生産が
容易なアモルファスＴＦＴを用いることができ、安価で
量産性の優れた画像表示装置を提供することができる。
ンジスタを用いているため、薄膜トランジスタを製造す
るプロセスにおいて、プロセス温度が低く、より生産が
容易なアモルファスＴＦＴを用いることができ、安価で
量産性の優れた画像表示装置を提供することができる。
【００４７】また、本実施形態においては、サンプリン
グ容量５と駆動ＴＦＴ７のゲートとの間に駆動スイッチ
素子２１ａが挿入されているため、駆動ＴＦＴ７のドレ
ン・ゲート間が容量結合されて、電源線の電圧がゲート
に電圧変動として現われても、この影響を駆動スイッチ
素子２１ａによって遮断することができる。
グ容量５と駆動ＴＦＴ７のゲートとの間に駆動スイッチ
素子２１ａが挿入されているため、駆動ＴＦＴ７のドレ
ン・ゲート間が容量結合されて、電源線の電圧がゲート
に電圧変動として現われても、この影響を駆動スイッチ
素子２１ａによって遮断することができる。
【００４８】次に、本発明の第３実施形態に用いたメモ
リ制御回路を図７にしたがって説明する。本実施形態
は、図６に示す主駆動スイッチ２１ａを削除し、主サン
プリングスイッチ素子２０ａを直接駆動ＴＦＴ７のゲー
トに接続し、各画素における薄膜トランジスタの個数を
５個から４個に低減したものであり、他の構成は図６の
ものと同様である。
リ制御回路を図７にしたがって説明する。本実施形態
は、図６に示す主駆動スイッチ２１ａを削除し、主サン
プリングスイッチ素子２０ａを直接駆動ＴＦＴ７のゲー
トに接続し、各画素における薄膜トランジスタの個数を
５個から４個に低減したものであり、他の構成は図６の
ものと同様である。
【００４９】本実施形態においては、駆動ＴＦＴ７のゲ
ートをサンプリング容量５の一端に直接接続し、サンプ
リング動作時の信号電圧を、駆動ＴＦＴ７のゲート容量
により保持するようにしたため、前記実施形態のものよ
りも、薄膜トランジスタを１個少なくすることができ、
画素の開口率を向上させることができる。
ートをサンプリング容量５の一端に直接接続し、サンプ
リング動作時の信号電圧を、駆動ＴＦＴ７のゲート容量
により保持するようにしたため、前記実施形態のものよ
りも、薄膜トランジスタを１個少なくすることができ、
画素の開口率を向上させることができる。
【００５０】次に、本発明の第４実施形態を図８にした
がって説明する。本実施形態は、前記各実施形態におけ
るメモリ制御回路の代わりに、メモリ回路を用い、駆動
ＴＦＴ７と有機ＬＥＤ９との間に電源制御素子として、
ｎ型リファレンス制御ＴＦＴ８１を挿入したものであ
り、他の構成は前記各実施形態と同様である。
がって説明する。本実施形態は、前記各実施形態におけ
るメモリ制御回路の代わりに、メモリ回路を用い、駆動
ＴＦＴ７と有機ＬＥＤ９との間に電源制御素子として、
ｎ型リファレンス制御ＴＦＴ８１を挿入したものであ
り、他の構成は前記各実施形態と同様である。
【００５１】メモリ回路は、ソース信号により導通して
信号電圧をサンプリングするサンプリングスイッチ素子
としてのサンプリングＴＦＴ８０と、サンプリングＴＦ
Ｔ８０によりサンプリングされた信号電圧を保持するサ
ンプリング容量５を備えて構成されている。サンプリン
グＴＦＴ８０は、ｎ型のダブルゲートによる薄膜トラン
ジスタを用いて構成されており、ゲートが走査配線２に
接続され、ドレインが信号配線３に接続され、ソースが
ｎ型の駆動ＴＦＴ７のゲートとサンプリング容量５の一
方の端子に接続されている。
信号電圧をサンプリングするサンプリングスイッチ素子
としてのサンプリングＴＦＴ８０と、サンプリングＴＦ
Ｔ８０によりサンプリングされた信号電圧を保持するサ
ンプリング容量５を備えて構成されている。サンプリン
グＴＦＴ８０は、ｎ型のダブルゲートによる薄膜トラン
ジスタを用いて構成されており、ゲートが走査配線２に
接続され、ドレインが信号配線３に接続され、ソースが
ｎ型の駆動ＴＦＴ７のゲートとサンプリング容量５の一
方の端子に接続されている。
【００５２】サンプリング容量５の他方の端子はリファ
レンス制御ＴＦＴ８１のソースと有機ＬＥＤ９のアノー
ドに接続されている。リファレンス制御ＴＦＴ８１は、
ドレインが駆動ＴＦＴ７のソースに接続され、ゲートが
リファレンス制御配線８２に接続されている。
レンス制御ＴＦＴ８１のソースと有機ＬＥＤ９のアノー
ドに接続されている。リファレンス制御ＴＦＴ８１は、
ドレインが駆動ＴＦＴ７のソースに接続され、ゲートが
リファレンス制御配線８２に接続されている。
【００５３】メモリ回路は、走査信号に応答してサンプ
リングＴＦＴ８０が導通して信号電圧を保持し、このサ
ンプリング期間において、共通電源１１の電圧を変化さ
せるかあるいは共通電極１の電位をグランド電位に保っ
て、１ラインあるいは全てのＴＦＴを非駆動状態にし、
サンプリング期間経過後に各駆動ＴＦＴ７にバイアス電
圧を印加するかあるいは、サンプリング期間には、各駆
動ＴＦＴ７に対する電力の供給を制御し、サンプリング
期間経過後に各駆動ＴＦＴに対して電力を供給するよう
に構成されている。
リングＴＦＴ８０が導通して信号電圧を保持し、このサ
ンプリング期間において、共通電源１１の電圧を変化さ
せるかあるいは共通電極１の電位をグランド電位に保っ
て、１ラインあるいは全てのＴＦＴを非駆動状態にし、
サンプリング期間経過後に各駆動ＴＦＴ７にバイアス電
圧を印加するかあるいは、サンプリング期間には、各駆
動ＴＦＴ７に対する電力の供給を制御し、サンプリング
期間経過後に各駆動ＴＦＴに対して電力を供給するよう
に構成されている。
【００５４】以下、具体的な内容を図９のタイムチャー
トにしたがって説明する。まず、各走査配線の画素に信
号電圧を書き込むに際しては、図９（ａ）、（ｂ）に示
すように、書き込み期間前に、リファレンス制御ＴＦＴ
８１のゲートに供給するリファレンス制御信号ＴｓｗＶ
Ｇをハイレベルからローレベルにし、１ラインまたは全
ての画素の有機ＬＥＤ９を非点灯状態とし、その後、走
査信号がローレベルからハイレベルになったことに応答
してサンプリングＴＦＴ８０が導通し、信号配線３から
の信号電圧Ｖｓｉｇ１を取り込んで信号電圧Ｖｓｉｇ１
をサンプリングし、サンプリングした信号電圧Ｖｓｉｇ
１をサンプリング容量５に保持させる。すなわち、サン
プリング期間である書き込み期間に、信号電圧Ｖｓｉｇ
１をサンプリング容量５に保持させる。このときリファ
レンス制御ＴＦＴ８１はオフとなっているので、駆動Ｔ
ＦＴ７には電力が供給されず、サンプリング容量５の一
方の端子は有機ＬＥＤ９を介して共通電極１１に接続さ
れる。この場合、サンプリング容量５の一方の端子の電
圧ＶＳは、共通電極１１をグランド電位としたとき、有
機ＬＥＤ９の順方向電圧分だけ高い電位となる。すなわ
ち、サンプリング容量５の一方の端子はほぼグランド電
位となり、サンプリング容量５には共通電極１１を基準
として信号電圧Ｖｓｉｇ１が充電されて保持されること
になる。
トにしたがって説明する。まず、各走査配線の画素に信
号電圧を書き込むに際しては、図９（ａ）、（ｂ）に示
すように、書き込み期間前に、リファレンス制御ＴＦＴ
８１のゲートに供給するリファレンス制御信号ＴｓｗＶ
Ｇをハイレベルからローレベルにし、１ラインまたは全
ての画素の有機ＬＥＤ９を非点灯状態とし、その後、走
査信号がローレベルからハイレベルになったことに応答
してサンプリングＴＦＴ８０が導通し、信号配線３から
の信号電圧Ｖｓｉｇ１を取り込んで信号電圧Ｖｓｉｇ１
をサンプリングし、サンプリングした信号電圧Ｖｓｉｇ
１をサンプリング容量５に保持させる。すなわち、サン
プリング期間である書き込み期間に、信号電圧Ｖｓｉｇ
１をサンプリング容量５に保持させる。このときリファ
レンス制御ＴＦＴ８１はオフとなっているので、駆動Ｔ
ＦＴ７には電力が供給されず、サンプリング容量５の一
方の端子は有機ＬＥＤ９を介して共通電極１１に接続さ
れる。この場合、サンプリング容量５の一方の端子の電
圧ＶＳは、共通電極１１をグランド電位としたとき、有
機ＬＥＤ９の順方向電圧分だけ高い電位となる。すなわ
ち、サンプリング容量５の一方の端子はほぼグランド電
位となり、サンプリング容量５には共通電極１１を基準
として信号電圧Ｖｓｉｇ１が充電されて保持されること
になる。
【００５５】このあと走査信号のレベルがハイレベルか
らローレベルになって書き込み期間が終了すると、信号
電圧Ｖｓｉｇ１はサンプリング容量５に保持され、サン
プリング容量５の両端電圧ＶＣＭは信号電圧Ｖｓｉｇ１
となる。このあとリファレンス制御信号がローレベルか
らハイレベルになると、リファレンス制御ＴＦＴ８１が
オン状態となり、リファレンス制御ＴＦＴ８１のソース
・ドレイン電圧はほぼ０Ｖとなる。これにより、駆動Ｔ
ＦＴ７のゲート・ソース間にはサンプリング容量５に保
持された信号電圧Ｖｓｉｇ１がバイアス電圧として印加
され、駆動ＴＦＴ７が導通する。この結果、有機ＬＥＤ
９が導通して発光し、画像が表示されることになる。こ
の場合、駆動ＴＦＴ７のソース電圧は有機ＬＥＤ９のア
ノードの電圧とほぼ同じ電位になっており、駆動ＴＦＴ
７のゲート・ソース間には信号電圧Ｖｓｉｇ１がバイア
ス電圧として印加されているため、ソース電位の上昇に
伴って、ゲート電位も一定のバイアス電圧を保った状態
で上昇し、さらに、駆動ＴＦＴ７のドレイン電圧が変動
しても、すなわち配線抵抗８による電圧降下があっても
一定のバイアス電圧を保持し続けることができる。
らローレベルになって書き込み期間が終了すると、信号
電圧Ｖｓｉｇ１はサンプリング容量５に保持され、サン
プリング容量５の両端電圧ＶＣＭは信号電圧Ｖｓｉｇ１
となる。このあとリファレンス制御信号がローレベルか
らハイレベルになると、リファレンス制御ＴＦＴ８１が
オン状態となり、リファレンス制御ＴＦＴ８１のソース
・ドレイン電圧はほぼ０Ｖとなる。これにより、駆動Ｔ
ＦＴ７のゲート・ソース間にはサンプリング容量５に保
持された信号電圧Ｖｓｉｇ１がバイアス電圧として印加
され、駆動ＴＦＴ７が導通する。この結果、有機ＬＥＤ
９が導通して発光し、画像が表示されることになる。こ
の場合、駆動ＴＦＴ７のソース電圧は有機ＬＥＤ９のア
ノードの電圧とほぼ同じ電位になっており、駆動ＴＦＴ
７のゲート・ソース間には信号電圧Ｖｓｉｇ１がバイア
ス電圧として印加されているため、ソース電位の上昇に
伴って、ゲート電位も一定のバイアス電圧を保った状態
で上昇し、さらに、駆動ＴＦＴ７のドレイン電圧が変動
しても、すなわち配線抵抗８による電圧降下があっても
一定のバイアス電圧を保持し続けることができる。
【００５６】このように、駆動ＴＦＴ７のソース電位の
上昇に伴ってゲート電位も上昇するので、サンプリング
ＴＦＴ８０は、駆動期間中は有機ＬＥＤ９の電源電圧よ
りも高い電圧となる。また画素内に有機ＬＥＤ９を制御
するための信号電圧Ｖｓｉｇ１をサンプリング容量５に
保持し、この信号電圧Ｖｓｉｇ１をバイアス電圧として
駆動ＴＦＴ７のソース・ゲート間に印加し、駆動ＴＦＴ
７を駆動するための駆動電圧を有機ＬＥＤ９のアノード
側の電圧Ｖｓよりも高い電圧Ｖｓ＋Ｖｓｉｇ１に変換し
ているため、この駆動電圧によって駆動ＴＦＴ７を駆動
することができる。
上昇に伴ってゲート電位も上昇するので、サンプリング
ＴＦＴ８０は、駆動期間中は有機ＬＥＤ９の電源電圧よ
りも高い電圧となる。また画素内に有機ＬＥＤ９を制御
するための信号電圧Ｖｓｉｇ１をサンプリング容量５に
保持し、この信号電圧Ｖｓｉｇ１をバイアス電圧として
駆動ＴＦＴ７のソース・ゲート間に印加し、駆動ＴＦＴ
７を駆動するための駆動電圧を有機ＬＥＤ９のアノード
側の電圧Ｖｓよりも高い電圧Ｖｓ＋Ｖｓｉｇ１に変換し
ているため、この駆動電圧によって駆動ＴＦＴ７を駆動
することができる。
【００５７】本実施形態によれば、配線抵抗８による電
圧降下があっても、駆動ＴＦＴ７のソース・ゲート間に
は信号電圧Ｖｓｉｇ１がそのままバイアス電圧（実際に
はＶｓ＋Ｖｓｉｇ１）として印加されるため、大型パネ
ルを表示する場合でも配線抵抗による電圧降下の影響を
受けることなく、良好な画像を表示することができる。
圧降下があっても、駆動ＴＦＴ７のソース・ゲート間に
は信号電圧Ｖｓｉｇ１がそのままバイアス電圧（実際に
はＶｓ＋Ｖｓｉｇ１）として印加されるため、大型パネ
ルを表示する場合でも配線抵抗による電圧降下の影響を
受けることなく、良好な画像を表示することができる。
【００５８】また、本実施形態においては、各画素にお
ける薄膜トランジスタとしてｎ型の薄膜トランジスタを
３個用いて回路を構成することができ、駆動回路を簡素
化することができる。
ける薄膜トランジスタとしてｎ型の薄膜トランジスタを
３個用いて回路を構成することができ、駆動回路を簡素
化することができる。
【００５９】また、本実施形態においては、サンプリン
グＴＦＴ８０としてダブルゲートＴＦＴを用いているた
め、オフ電流を低減することができ、保持期間中の保持
率を高めることで、良好な表示を行うことができる。す
なわち、サンプリングＴＦＴ８０としてシングルゲート
のものを用いたときよりもダブルゲートのものを用いる
と、図１０に示すように、０＜ＶＧ領域におけるオフ電
流がダブルゲートＴＦＴでは少なくなっており、サンプ
リング容量５に充電された信号電圧を良好に保持できる
ことが分かる。
グＴＦＴ８０としてダブルゲートＴＦＴを用いているた
め、オフ電流を低減することができ、保持期間中の保持
率を高めることで、良好な表示を行うことができる。す
なわち、サンプリングＴＦＴ８０としてシングルゲート
のものを用いたときよりもダブルゲートのものを用いる
と、図１０に示すように、０＜ＶＧ領域におけるオフ電
流がダブルゲートＴＦＴでは少なくなっており、サンプ
リング容量５に充電された信号電圧を良好に保持できる
ことが分かる。
【００６０】また、前記実施形態においては、駆動ＴＦ
Ｔ７を駆動するに際して、サンプリング容量５への信号
電圧の書き込み時には、サンプリング容量５の一方の端
子の電位ＶＳはほぼ共通電極１１の電位となるため、共
通電極１１を全画素共通としておき、全面で電位を一定
に保つことにより、面内（パネル全面）で均一な電位を
基準として信号電圧を充電することができる。また、こ
の電位ＶＳは、画素駆動回路において最も低い電位であ
るため、サンプリング回路の駆動電圧を低減することが
できる。
Ｔ７を駆動するに際して、サンプリング容量５への信号
電圧の書き込み時には、サンプリング容量５の一方の端
子の電位ＶＳはほぼ共通電極１１の電位となるため、共
通電極１１を全画素共通としておき、全面で電位を一定
に保つことにより、面内（パネル全面）で均一な電位を
基準として信号電圧を充電することができる。また、こ
の電位ＶＳは、画素駆動回路において最も低い電位であ
るため、サンプリング回路の駆動電圧を低減することが
できる。
【００６１】さらに、リファレンス制御ＴＦＴ８１を制
御するに際しては、１画面の書き込み期間は連続してオ
フ状態としておき、１画面の走査が終了したあとに、全
画素のリファレンス制御ＴＦＴ８１を一斉にオン状態と
して駆動することもできる。このようにしてリファレン
ス制御ＴＦＴ８１を制御することにより、画面を間歇し
て表示することができ、動画像の表示品質を改善でき
る。また画面を複数の領域に分割し、適宜走査が終わっ
た部分ごとに順次点灯することによっても動画表示品質
を改善することができる。
御するに際しては、１画面の書き込み期間は連続してオ
フ状態としておき、１画面の走査が終了したあとに、全
画素のリファレンス制御ＴＦＴ８１を一斉にオン状態と
して駆動することもできる。このようにしてリファレン
ス制御ＴＦＴ８１を制御することにより、画面を間歇し
て表示することができ、動画像の表示品質を改善でき
る。また画面を複数の領域に分割し、適宜走査が終わっ
た部分ごとに順次点灯することによっても動画表示品質
を改善することができる。
【００６２】また、図８に示した画素のレイアウトは図
１１に示すような構成となる。図１１において、走査配
線２と信号配線３とが互いに直交するように配置され、
走査配線２の近傍にダブルゲートを用いたサンプリング
ＴＦＴ８０が形成され、サンプリングＴＦＴ８０の上方
にサンプリング容量５が形成されている。サンプリング
容量５の上方には駆動ＴＦＴ７、リファレンス制御ＴＦ
Ｔ８１、リファレンス制御配線８２、表示電極（サンプ
リング容量５の一方の端子と有機ＬＥＤ９のアノード側
とを結ぶ電極）９ａが配置され、信号配線３と平行に電
源配線４０が配置されている。いずれのＴＦＴもｎ型の
薄膜トランジスタであり、典型的なポリシリコンＴＦＴ
を用いたコプレーナ構造である。サンプリング容量５は
ポリシリコン層と表示電極層との層間容量を用いて形成
されている。
１１に示すような構成となる。図１１において、走査配
線２と信号配線３とが互いに直交するように配置され、
走査配線２の近傍にダブルゲートを用いたサンプリング
ＴＦＴ８０が形成され、サンプリングＴＦＴ８０の上方
にサンプリング容量５が形成されている。サンプリング
容量５の上方には駆動ＴＦＴ７、リファレンス制御ＴＦ
Ｔ８１、リファレンス制御配線８２、表示電極（サンプ
リング容量５の一方の端子と有機ＬＥＤ９のアノード側
とを結ぶ電極）９ａが配置され、信号配線３と平行に電
源配線４０が配置されている。いずれのＴＦＴもｎ型の
薄膜トランジスタであり、典型的なポリシリコンＴＦＴ
を用いたコプレーナ構造である。サンプリング容量５は
ポリシリコン層と表示電極層との層間容量を用いて形成
されている。
【００６３】また、前記実施形態においては、ｎ型の薄
膜トランジスタを用いたものについて述べたが、図１２
に示すように（本発明の第５実施形態）、サンプリング
ＴＦＴ１７０、駆動ＴＦＴ１７１、リファレンス制御Ｔ
ＦＴ８１として全てｐ型の薄膜トランジスタを用いて構
成することもできる。この場合、リファレンス制御ＴＦ
Ｔ８１のゲートには、図９に示すリファレンス制御信号
とは逆極性のリファレンス制御信号が印加され、リファ
レンス制御ＴＦＴ８１は、サンプリング期間を外れた期
間にローレベルとなるリファレンス制御信号に応答して
導通することになる。
膜トランジスタを用いたものについて述べたが、図１２
に示すように（本発明の第５実施形態）、サンプリング
ＴＦＴ１７０、駆動ＴＦＴ１７１、リファレンス制御Ｔ
ＦＴ８１として全てｐ型の薄膜トランジスタを用いて構
成することもできる。この場合、リファレンス制御ＴＦ
Ｔ８１のゲートには、図９に示すリファレンス制御信号
とは逆極性のリファレンス制御信号が印加され、リファ
レンス制御ＴＦＴ８１は、サンプリング期間を外れた期
間にローレベルとなるリファレンス制御信号に応答して
導通することになる。
【００６４】次に、本発明の第６実施形態を図１３にし
たがって説明する。本実施形態は、図８に示すリファレ
ンス制御ＴＦＴ８１の代わりに、ｐ型リファレンス制御
ＴＦＴ１６０を用い、リファレンス制御ＴＦＴ１６０の
ゲートを走査配線２に接続したものであり、他の構成は
図８のものと同様である。この場合、リファレンス制御
ＴＦＴ１６０はサンプリング期間を外れた期間にローレ
ベルとなる走査配線に応答して導通することになり、前
記実施形態と同様に、書き込み期間中および書き込み期
間の前と後にオフになることで、前記実施形態と同様な
効果を奏することができる。
たがって説明する。本実施形態は、図８に示すリファレ
ンス制御ＴＦＴ８１の代わりに、ｐ型リファレンス制御
ＴＦＴ１６０を用い、リファレンス制御ＴＦＴ１６０の
ゲートを走査配線２に接続したものであり、他の構成は
図８のものと同様である。この場合、リファレンス制御
ＴＦＴ１６０はサンプリング期間を外れた期間にローレ
ベルとなる走査配線に応答して導通することになり、前
記実施形態と同様に、書き込み期間中および書き込み期
間の前と後にオフになることで、前記実施形態と同様な
効果を奏することができる。
【００６５】さらに本実施形態においては、走査信号を
用いてリファレンス制御ＴＦＴ１６０を制御するように
しているため、リファレンス制御配線８２が不要とな
り、配線本数の低減に伴って開口率が前記実施形態より
も向上するとともに、配線における交差部の面積が少な
くなり、歩留まりの向上を図ることができる。
用いてリファレンス制御ＴＦＴ１６０を制御するように
しているため、リファレンス制御配線８２が不要とな
り、配線本数の低減に伴って開口率が前記実施形態より
も向上するとともに、配線における交差部の面積が少な
くなり、歩留まりの向上を図ることができる。
【００６６】本実施形態におけるマスクの構成を図１４
に示す。図１４において、リファレンス制御ＴＦＴ１６
０のみがｐ型薄膜トランジスタで構成され、ダブルゲー
トのサンプリングＴＦＴ８０の１つのゲートパターンを
用いてリファレンス制御ＴＦＴ１６０のゲートを構成し
ているため、画素内の配線面積が減少し、開口率が向上
する。
に示す。図１４において、リファレンス制御ＴＦＴ１６
０のみがｐ型薄膜トランジスタで構成され、ダブルゲー
トのサンプリングＴＦＴ８０の１つのゲートパターンを
用いてリファレンス制御ＴＦＴ１６０のゲートを構成し
ているため、画素内の配線面積が減少し、開口率が向上
する。
【００６７】また、本実施形態における基板Ａ−Ｂ部の
断面形状を図１５に示す。この部分は、ガラス基板１４
０上に信号配線３もしくは電源配線４０などの同じ配線
層を用いてメモリ容量電極１４２を形成し、層間絶縁層
１４１を介して、表示電極９ａを形成することでサンプ
リング容量５を形成することができる。このような構造
でサンプリング容量５を形成することにより、マトリク
スと同じ耐圧が得られ、容易に高耐圧の容量を形成する
ことができ、歩留まりの向上を図ることができる。
断面形状を図１５に示す。この部分は、ガラス基板１４
０上に信号配線３もしくは電源配線４０などの同じ配線
層を用いてメモリ容量電極１４２を形成し、層間絶縁層
１４１を介して、表示電極９ａを形成することでサンプ
リング容量５を形成することができる。このような構造
でサンプリング容量５を形成することにより、マトリク
スと同じ耐圧が得られ、容易に高耐圧の容量を形成する
ことができ、歩留まりの向上を図ることができる。
【００６８】次に、図１３に示す画素の他のマスクパタ
ーンの構成を図１６に、基板のＡ−Ｂ線に沿う断面構造
を図１７に示す。本実施形態における画素の回路構成は
図１３のものと同様であるが、サンプリング容量５のサ
ンプリングＴＦＴ８０側の端子に接続された端子部分
を、図１３に示すシールド１６１で保護している。すな
わち、この端子部分は、他の端子からの容量カップリン
グによっても電位の変動を受けやすいので、サンプリン
グ容量５で保持している信号電圧のリークを低く押える
ために、リーク電流が少なくする必要がある。このた
め、この端子を静電シールドおよび最寄りの配線からの
容量結合を最小とすることで、高精度の信号電圧を保持
できる。
ーンの構成を図１６に、基板のＡ−Ｂ線に沿う断面構造
を図１７に示す。本実施形態における画素の回路構成は
図１３のものと同様であるが、サンプリング容量５のサ
ンプリングＴＦＴ８０側の端子に接続された端子部分
を、図１３に示すシールド１６１で保護している。すな
わち、この端子部分は、他の端子からの容量カップリン
グによっても電位の変動を受けやすいので、サンプリン
グ容量５で保持している信号電圧のリークを低く押える
ために、リーク電流が少なくする必要がある。このた
め、この端子を静電シールドおよび最寄りの配線からの
容量結合を最小とすることで、高精度の信号電圧を保持
できる。
【００６９】また、サンプリング容量５はポリシリコン
層１３０と、ゲート絶縁層１５０と、ゲート電極層１３
１とで形成されており、さらに配線層１３２、表示電極
９ａで覆われており、隣接する配線などからのカップリ
ングを防止するとともに、遮光性の金属層で覆われてい
るので、光導電効果によるＭＯＳ容量部への保持特性に
対する影響を低減することができ、良好な保持特性を得
ることができる。
層１３０と、ゲート絶縁層１５０と、ゲート電極層１３
１とで形成されており、さらに配線層１３２、表示電極
９ａで覆われており、隣接する配線などからのカップリ
ングを防止するとともに、遮光性の金属層で覆われてい
るので、光導電効果によるＭＯＳ容量部への保持特性に
対する影響を低減することができ、良好な保持特性を得
ることができる。
【００７０】次に、以上の画素構成を用いた画像表示装
置の全体構成を図１８に示す。図１８に示す画像表示装
置における画素および信号配線の駆動は以上の説明で明
らかになっており、画像表示装置を形成するために必要
なリファレンス制御配線８２を駆動するリファレンス制
御配線駆動回路１８０の構成を示している。リファレン
ス制御配線駆動回路は、順次シフトするパルスを発生す
るためのシフトレジスタ、シフトパルスのパルス幅を広
げるためのパルス幅制御回路、マトリクスに接続するリ
ファレンス制御配線８２を駆動するためのラインドライ
バから構成されている。
置の全体構成を図１８に示す。図１８に示す画像表示装
置における画素および信号配線の駆動は以上の説明で明
らかになっており、画像表示装置を形成するために必要
なリファレンス制御配線８２を駆動するリファレンス制
御配線駆動回路１８０の構成を示している。リファレン
ス制御配線駆動回路は、順次シフトするパルスを発生す
るためのシフトレジスタ、シフトパルスのパルス幅を広
げるためのパルス幅制御回路、マトリクスに接続するリ
ファレンス制御配線８２を駆動するためのラインドライ
バから構成されている。
【００７１】以下、リファレンス制御配線駆動回路１８
０の具体的構成を図１９にしたがって説明する。リファ
レンス制御配線駆動回路１８０は、順次シフトするパル
スを発生する多段シフトレジスタ１９０と、パルス出力
端子１９１から最終段のシフトレジスタ１９０の出力パ
ルスとＲＳＴ配線からのパルスを取り込み、シフトレジ
スタ１９０からのパルスの幅を調整するためのパルス幅
制御回路１９２と、多段のインバータ回路１９５から構
成されるラインドライバ回路とを備え、パルス幅制御回
路１９２は、ＡＮＤ回路１９３、ＲＳラッチ回路１９４
から構成されている。ＡＮＤ回路１９３一方の入力端子
には全回路に共通接続されたＲＳＴ配線からリセットパ
ルスが印加されるようになっている。多段シフトレジス
タ１９０はφ１、φ２からなる２相クロックと、ＶＳＴ
からなる走査開始信号により駆動され、２相クロックと
同期して、パルス出力端子に順次走査パルスを発生させ
る。パルス幅制御回路１９２においては、ＳＲラッチ回
路１９４のセット信号としてパルス出力端子からシフト
パルスが入力されるとＳＲラッチ回路１９４がセット状
態となる。次に、ＲＳＴ信号が入力されるとＳＲラッチ
回路１９４はリセット状態となる。またパルス出力端子
１９１はＡＮＤ回路１９３の入力側にも接続されてお
り、ＶＳＴ信号はセット状態のＲＳラッチ回路１９４で
のみ有効となるようになっている。そして、順次走査パ
ルスによりセットされた多段のＲＳラッチ回路１９４
は、任意のクロックから遅延して印加されるＲＳＴ信号
によりリセットされるようになっている。このようにし
て、走査信号よりパルス幅の広いリファレンス制御信号
ＴｓｗＶＧ信号を発生することができる。
０の具体的構成を図１９にしたがって説明する。リファ
レンス制御配線駆動回路１８０は、順次シフトするパル
スを発生する多段シフトレジスタ１９０と、パルス出力
端子１９１から最終段のシフトレジスタ１９０の出力パ
ルスとＲＳＴ配線からのパルスを取り込み、シフトレジ
スタ１９０からのパルスの幅を調整するためのパルス幅
制御回路１９２と、多段のインバータ回路１９５から構
成されるラインドライバ回路とを備え、パルス幅制御回
路１９２は、ＡＮＤ回路１９３、ＲＳラッチ回路１９４
から構成されている。ＡＮＤ回路１９３一方の入力端子
には全回路に共通接続されたＲＳＴ配線からリセットパ
ルスが印加されるようになっている。多段シフトレジス
タ１９０はφ１、φ２からなる２相クロックと、ＶＳＴ
からなる走査開始信号により駆動され、２相クロックと
同期して、パルス出力端子に順次走査パルスを発生させ
る。パルス幅制御回路１９２においては、ＳＲラッチ回
路１９４のセット信号としてパルス出力端子からシフト
パルスが入力されるとＳＲラッチ回路１９４がセット状
態となる。次に、ＲＳＴ信号が入力されるとＳＲラッチ
回路１９４はリセット状態となる。またパルス出力端子
１９１はＡＮＤ回路１９３の入力側にも接続されてお
り、ＶＳＴ信号はセット状態のＲＳラッチ回路１９４で
のみ有効となるようになっている。そして、順次走査パ
ルスによりセットされた多段のＲＳラッチ回路１９４
は、任意のクロックから遅延して印加されるＲＳＴ信号
によりリセットされるようになっている。このようにし
て、走査信号よりパルス幅の広いリファレンス制御信号
ＴｓｗＶＧ信号を発生することができる。
【００７２】前述したように、各実施形態によれば、画
素を全てｎ型あるいはｐ型の薄膜トランジスタを用いて
駆動できるので、製造工程を簡略化でき、安価で歩留ま
りの高い画像表示装置を提供することができる。また画
素内に容量を用いて駆動ＴＦＴにバイアス電圧を供給し
ているため、サンプリング系の駆動電圧範囲を低減する
ことができる。
素を全てｎ型あるいはｐ型の薄膜トランジスタを用いて
駆動できるので、製造工程を簡略化でき、安価で歩留ま
りの高い画像表示装置を提供することができる。また画
素内に容量を用いて駆動ＴＦＴにバイアス電圧を供給し
ているため、サンプリング系の駆動電圧範囲を低減する
ことができる。
【００７３】
【発明の効果】以上説明したように、本発明によれば、
信号電圧をサンプリングするサンプリング動作後、信号
配線および駆動素子と電気的に絶縁されたフローティン
グ状態で信号電圧を保持し、その後、保持した信号電圧
を駆動素子にバイアス電圧として印加しているので、駆
動素子に接続された電源配線で電圧降下が生じても、こ
の電圧降下の影響を受けることなく、保持した信号電圧
をそのままバイアス電圧として駆動素子に印加すること
ができ、指定の表示輝度で駆動素子を表示駆動すること
ができ、大型パネルによる画像を表示する場合でも良好
な画質による画像を表示することができる。
信号電圧をサンプリングするサンプリング動作後、信号
配線および駆動素子と電気的に絶縁されたフローティン
グ状態で信号電圧を保持し、その後、保持した信号電圧
を駆動素子にバイアス電圧として印加しているので、駆
動素子に接続された電源配線で電圧降下が生じても、こ
の電圧降下の影響を受けることなく、保持した信号電圧
をそのままバイアス電圧として駆動素子に印加すること
ができ、指定の表示輝度で駆動素子を表示駆動すること
ができ、大型パネルによる画像を表示する場合でも良好
な画質による画像を表示することができる。
【００７４】また、本発明によれば、サンプリングスイ
ッチ素子に信号電圧を保持させるサンプリング期間に
は、共通電源の電圧を変化させるかあるいは共通電源の
うち各駆動素子共通の共通電極の電位をほぼグランド電
位に保って、１ライン分の駆動素子あるいは全ての駆動
素子を非駆動状態にし、サンプリング期間経過後に、各
駆動素子にバイアス電圧を印加したり、あるいは、サン
プリングスイッチ素子に信号電圧を保持させるサンプリ
ング期間には、各駆動素子に対する電力の供給を停止
し、サンプリング期間経過後に各駆動素子に対して電力
を供給するようにしているため、電源配線による電圧降
下が生じても、大型パネルに良好な画質による画像を表
示することができる。
ッチ素子に信号電圧を保持させるサンプリング期間に
は、共通電源の電圧を変化させるかあるいは共通電源の
うち各駆動素子共通の共通電極の電位をほぼグランド電
位に保って、１ライン分の駆動素子あるいは全ての駆動
素子を非駆動状態にし、サンプリング期間経過後に、各
駆動素子にバイアス電圧を印加したり、あるいは、サン
プリングスイッチ素子に信号電圧を保持させるサンプリ
ング期間には、各駆動素子に対する電力の供給を停止
し、サンプリング期間経過後に各駆動素子に対して電力
を供給するようにしているため、電源配線による電圧降
下が生じても、大型パネルに良好な画質による画像を表
示することができる。
【図１】本発明に係る画像表示装置の基本構成を説明す
るための構成図である。
るための構成図である。
【図２】画素の駆動原理を説明するための回路図であ
る。
る。
【図３】画素駆動回路の動作を説明するための回路構成
図である。
図である。
【図４】本発明の第１実施形態を示す画素の回路構成図
である。
である。
【図５】図４に示す画素の作用を説明するためのタイム
チャートである。
チャートである。
【図６】本発明の第２実施形態を示す画素の回路構成図
である。
である。
【図７】本発明の第３実施形態を示す画素の回路構成図
である。
である。
【図８】本発明の第４実施形態を示す画素の回路構成図
である。
である。
【図９】図８に示す回路の動作を説明するためのタイム
チャートである。
チャートである。
【図１０】シングルゲートとダブルゲートの特性を説明
するため特性図である。
するため特性図である。
【図１１】図８に示す画素のレイアウト例を示す図であ
る。
る。
【図１２】本発明の第５実施形態を示す画素の回路構成
図である。
図である。
【図１３】本発明の第６実施形態を示す画素の回路構成
図である。
図である。
【図１４】図１３に示す画素のレイアウト例を示す図で
ある。
ある。
【図１５】図１４のＡ−Ｂ線に沿う断面図である。
【図１６】図１３に示す画素の他のマスクパターンのレ
イアウト例を示す図である。
イアウト例を示す図である。
【図１７】図１６のＡ−Ｂ線に沿う断面図である。
【図１８】本発明に係る画像表示装置の全体構成を示す
構成図である。
構成図である。
【図１９】リファレンス制御配線駆動回路の回路構成図
である。
である。
１ サンプリングＴＦＴ
２ 走査配線
３ 信号配線
４ 共通電極
５ サンプリング容量
７ 駆動ＴＦＴ
８ 配線抵抗
９ 有機ＬＥＤ
１０ 共通配線抵抗
１１ 共通電源
１２ 電源
２０ａ 主サンプリングスイッチ素子
２０ｂ 補助サンプリングスイッチ素子
２１ａ 主駆動スイッチ素子
２１ｂ 補助駆動スイッチ素子
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ
６２２ ６２２Ｑ
６２４ ６２４Ｂ
６４２ ６４２Ａ
６８０ ６８０Ｇ
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
(72)発明者 秋元 肇
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 佐藤 敏浩
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
Ｆターム(参考） 3K007 AB11 AB17 DB03 GA04
5C080 AA06 BB05 CC03 DD05 EE29
FF11 JJ02 JJ03 JJ04 JJ06
5C094 AA23 AA53 BA27 CA19 EA04
EA07
Claims (15)
- 【請求項１】 画像表示領域に分散して配置されて走査
信号を伝送する複数の走査配線と、前記画像表示領域に
前記複数の走査配線と交差して配置されて信号電圧を伝
送する複数の信号配線と、前記各走査配線と前記各信号
配線で囲まれた画素領域にそれぞれ配置されて共通電源
に接続された複数の電流駆動型電気光学表示素子と、前
記各電気光学表示素子と直列接続されて前記共通電源に
接続されバイアス電圧の印加により前記各電気光学表示
素子を表示駆動する複数の駆動素子と、前記走査信号に
応答して前記信号電圧を保持し、前記保持した信号電圧
を基に前記各駆動素子の駆動を制御する複数のメモリ制
御回路とを備え、前記各メモリ制御回路は、前記各駆動
素子に対するバイアス電圧の印加を阻止した状態で前記
信号電圧をサンプリングして保持し、その後、前記保持
した信号電圧を前記バイアス電圧として前記駆動素子に
印加してなる画像表示装置。 - 【請求項２】 画像表示領域に分散して配置されて走査
信号を伝送する複数の走査配線と、前記画像表示領域に
前記複数の走査配線と交差して配置されて信号電圧を伝
送する複数の信号配線と、前記各走査配線と前記各信号
配線で囲まれた画素領域にそれぞれ配置されて共通電源
に接続された複数の電流駆動型電気光学表示素子と、前
記各電気光学表示素子と直列接続されて前記共通電源に
接続されバイアス電圧の印加により前記各電気光学表示
素子を表示駆動する複数の駆動素子と、前記走査信号に
応答して前記信号電圧を保持し、前記保持した信号電圧
を基に前記各駆動素子の駆動を制御する複数のメモリ制
御回路とを備え、前記各メモリ制御回路は、前記各駆動
素子との接続を遮断した状態で前記信号電圧をサンプリ
ングして保持し、その後、前記遮断した状態を解除して
前記保持した信号電圧を前記バイアス電圧として前記各
駆動素子に印加してなる画像表示装置。 - 【請求項３】 画像表示領域に分散して配置されて走査
信号を伝送する複数の走査配線と、前記画像表示領域に
前記複数の走査配線と交差して配置されて信号電圧を伝
送する複数の信号配線と、前記各走査配線と前記各信号
配線で囲まれた画素領域にそれぞれ配置されて共通電源
に接続された複数の電流駆動型電気光学表示素子と、前
記各電気光学表示素子と直列接続されて前記共通電源に
接続されバイアス電圧の印加により前記各電気光学表示
素子を表示駆動する複数の駆動素子と、前記走査信号に
応答して前記信号電圧を保持し、前記保持した信号電圧
を基に前記各駆動素子の駆動を制御する複数のメモリ制
御回路とを備え、前記各メモリ制御回路は、前記走査信
号に応答して前記信号電圧をサンプリングして保持する
サンプリング動作と、前記サンプリング動作後、前記各
信号配線および前記各駆動素子と電気的に絶縁された状
態で前記信号電圧を保持するフローティング動作と、前
記フローティング動作後、保持した信号電圧をバイアス
電圧として前記各駆動素子に印加するバイアス電圧印加
動作とを実行してなる画像表示装置。 - 【請求項４】 請求項１、２または３のうちいずれか１
項に記載の画像表示装置において、前記各メモリ制御回
路は、前記走査信号により導通して前記信号電圧をサン
プリングする主サンプリングスイッチ素子と、前記サン
プリングスイッチ素子によりサンプリングされた信号電
圧を保持するサンプリング容量と、前記走査信号により
導通して前記サンプリング容量の一方の端子を共通電極
に接続する補助サンプリングスイッチ素子と、前記サン
プリング容量の一方の端子と前記駆動素子の一方のバイ
アス電圧印加用電極に接続されて前記走査信号の極性反
転時に導通する主駆動スイッチ素子と、前記サンプリン
グ容量の他方の端子と前記駆動素子の他方のバイアス電
圧印加用電極に接続されて前記走査信号の極性反転時に
導通する補助駆動スイッチ素子とから構成されてなるこ
とを特徴とする画像表示装置。 - 【請求項５】 請求項４に記載の画像表示装置におい
て、前記各駆動素子は、ｐ型薄膜トランジスタで構成さ
れ、前記各主サンプリングスイッチ素子と各補助サンプ
リングスイッチ素子は、ｎ型薄膜トランジスタで構成さ
れ、前記各主駆動スイッチ素子と各補助駆動スイッチ素
子はｐ型薄膜トランジスタで構成されてなることを特徴
とする画像表示装置。 - 【請求項６】 請求項１、２または３のうちいずれか１
項に記載の画像表示装置において、前記各走査配線と並
行に配置されて前記走査信号とは逆極性の反転走査信号
を伝送する複数の反転走査配線を備え、前記各メモリ制
御回路は、前記走査信号により導通して前記信号電圧を
サンプリングする主サンプリングスイッチ素子と、前記
サンプリングスイッチ素子によりサンプリングされた信
号電圧を保持するサンプリング容量と、前記走査信号に
より導通して前記サンプリング容量の一方の端子を共通
電極に接続する補助サンプリングスイッチ素子と、前記
サンプリング容量の一方の端子と前記駆動素子の一方の
バイアス電圧印加用電極に接続されて前記反転走査信号
により導通する主駆動スイッチ素子と、前記サンプリン
グ容量の他方の端子と前記駆動素子の他方のバイアス電
圧印加用電極に接続されて前記反転走査信号により導通
する補助駆動スイッチ素子とから構成されてなる画像表
示装置。 - 【請求項７】 請求項６に記載の画像表示装置におい
て、前記各駆動素子は、ｎ型薄膜トランジスタで構成さ
れ、前記各主サンプリングスイッチ素子と各補助サンプ
リングスイッチ素子は、ｎ型薄膜トランジスタで構成さ
れ、前記各主駆動スイッチ素子と各補助駆動スイッチ素
子はｎ型薄膜トランジスタで構成されてなることを特徴
とする画像表示装置。 - 【請求項８】 請求項１、２または３のうちいずれか１
項に記載の画像表示装置において、前記各走査配線と並
行に配置されて前記走査信号とは逆極性の反転走査信号
を伝送する複数の反転走査配線を備え、前記各メモリ制
御回路は、前記走査信号により導通して前記信号電圧を
サンプリングする主サンプリングスイッチ素子と、前記
主サンプリングスイッチ素子によりサンプリングされた
信号電圧を保持するサンプリング容量と、前記走査信号
により導通して前記サンプリング容量の一方の端子を共
通電極に接続する補助サンプリングスイッチ素子と、前
記サンプリング容量の一方の端子と前記駆動素子の一方
のバイアス電圧印加用電極に接続されて前記反転走査信
号により導通する主駆動スイッチ素子とから構成され、
前記各サンプリング容量の他方の端子を前記各駆動素子
の他方のバイアス電圧印加用電極に接続してなることを
特徴とする画像標示装置。 - 【請求項９】 請求項８に記載の画像表示装置におい
て、前記各駆動素子は、ｎ型薄膜トランジスタで構成さ
れ、前記各主サンプリングスイッチ素子と各補助サンプ
リングスイッチ素子は、ｎ型薄膜トランジスタで構成さ
れ、前記各主駆動スイッチ素子はｎ型薄膜トランジスタ
で構成されてなることを特徴とする画像表示装置。 - 【請求項１０】 画像表示領域に分散して配置されて走
査信号を伝送する複数の走査配線と、前記画像表示領域
に前記複数の走査配線と交差して配置されて信号電圧を
伝送する複数の信号配線と、前記各走査配線と前記各信
号配線で囲まれた画素領域にそれぞれ配置されて前記走
査信号に応答して前記信号電圧を保持する複数のメモリ
回路と、前記各画素領域に配置されて共通電源に接続さ
れた複数の電流駆動型電気光学表示素子と、前記各電気
光学表示素子と直列接続されて前記共通電源に接続され
バイアス電圧の印加により前記各電気光学表示素子を表
示駆動する複数の駆動素子とを備え、前記各メモリ回路
は、前記走査信号により導通して前記信号電圧をサンプ
リングするサンプリングスイッチ素子と、前記サンプリ
ングスイッチ素子によりサンプリングされた信号電圧を
保持するサンプリング容量とから構成され、前記各サン
プリング容量の一方の端子は前記各駆動素子または電源
配線を介して共通電源に接続され、前記各サンプリング
容量の他方の端子は前記各駆動素子のゲート電極に接続
されており、前記各メモリ回路のサンプリングスイッチ
素子に信号電圧を保持させるサンプリング期間には、前
記共通電源の電圧を変化させる或いは前記共通電源のう
ち各駆動素子共通の共通電極の電位をグランド電位に保
って前記各駆動素子を非駆動状態にし、前記サンプリン
グ期間経過後に、前記各駆動素子にバイアス電圧を印加
してなる画像表示装置。 - 【請求項１１】 画像表示領域に分散して配置されて走
査信号を伝送する複数の走査配線と、前記画像表示領域
に前記複数の走査配線と交差して配置されて信号電圧を
伝送する複数の信号配線と、前記各走査配線と前記各信
号配線で囲まれた画素領域にそれぞれ配置されて前記走
査信号に応答して前記信号電圧を保持する複数のメモリ
回路と、前記各画素領域に配置されて共通電源に接続さ
れた複数の電流駆動型電気光学表示素子と、前記各電気
光学表示素子と直列接続されて前記共通電源に接続され
バイアス電圧の印加により前記各電気光学表示素子を表
示駆動する複数の駆動素子と、前記共通電源から前記各
駆動素子への電力の供給を制御する複数の電源制御素子
とを備え、前記各メモリ回路は、前記走査信号により導
通して前記信号電圧をサンプリングするサンプリングス
イッチ素子と、前記サンプリングスイッチ素子によりサ
ンプリングされた信号電圧を保持するサンプリング容量
とから構成され、前記各サンプリング容量の一方の端子
は前記各駆動素子または電源配線を介して共通電源に接
続され、前記各サンプリング容量の他方の端子は前記各
駆動素子のゲート電極に接続されており、前記各電源制
御素子は、前記各メモリ回路のサンプリングスイッチ素
子に信号電圧を保持させるサンプリング期間には、前記
各駆動素子に対する電力の供給を停止し、前記サンプリ
ング期間経過後に前記各駆動素子に対して電力を供給し
てなる画像表示装置。 - 【請求項１２】 請求項１１に記載の画像表示装置にお
いて、前記各サンプリングスイッチ素子と前記各駆動素
子および前記各電源制御素子は、ｎ型薄膜トランジスタ
で構成され、前記各電源制御素子は、前記サンプリング
期間を外れた期間にハイレベルとなるリファレンス制御
信号に応答して導通してなることを特徴とする画像表示
装置。 - 【請求項１３】 請求項１１に記載の画像表示装置にお
いて、前記各サンプリングスイッチ素子と前記各駆動素
子は、ｎ型薄膜トランジスタで構成され、前記各電源制
御素子は、ｐ型薄膜トランジスタで構成され、前記サン
プリング期間を外れた期間にロウレベルとなる走査信号
に応答して導通してなることを特徴とする画像表示装
置。 - 【請求項１４】 請求項１１に記載の画像表示装置にお
いて、前記各サンプリングスイッチ素子と前記各駆動素
子および前記各電源制御素子は、ｐ型薄膜トランジスタ
で構成され、前記各電源制御素子は、前記サンプリング
期間を外れた期間にロウレベルとなるリファレンス制御
信号に応答して導通してなることを特徴とする画像表示
装置。 - 【請求項１５】 請求項１〜１４のうちいずれか１項に
記載の画像表示装置において、前記複数の電流駆動型電
気光学表示素子はそれぞれ有機ＬＥＤで構成されてなる
ことを特徴とする画像表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385630A JP3800404B2 (ja) | 2001-12-19 | 2001-12-19 | 画像表示装置 |
| US10/083,548 US6611107B2 (en) | 2001-12-19 | 2002-02-27 | Image display apparatus |
| CNB021083150A CN1213393C (zh) | 2001-12-19 | 2002-03-28 | 图像显示装置 |
| TW091114526A TW565814B (en) | 2001-12-19 | 2002-07-01 | Image display device |
| KR1020020048807A KR100890497B1 (ko) | 2001-12-19 | 2002-08-19 | 화상 표시 장치 |
| US10/630,706 US7205965B2 (en) | 2001-12-19 | 2003-07-31 | Image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385630A JP3800404B2 (ja) | 2001-12-19 | 2001-12-19 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003186438A true JP2003186438A (ja) | 2003-07-04 |
| JP3800404B2 JP3800404B2 (ja) | 2006-07-26 |
Family
ID=19187859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385630A Expired - Fee Related JP3800404B2 (ja) | 2001-12-19 | 2001-12-19 | 画像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6611107B2 (ja) |
| JP (1) | JP3800404B2 (ja) |
| KR (1) | KR100890497B1 (ja) |
| CN (1) | CN1213393C (ja) |
| TW (1) | TW565814B (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005157244A (ja) * | 2003-11-27 | 2005-06-16 | Samsung Sdi Co Ltd | 発光表示装置及びその表示パネルと駆動方法 |
| JP2005221700A (ja) * | 2004-02-05 | 2005-08-18 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| JP2006030635A (ja) * | 2004-07-16 | 2006-02-02 | Sony Corp | 表示装置 |
| JP2006113586A (ja) * | 2004-10-08 | 2006-04-27 | Samsung Sdi Co Ltd | 発光表示装置，及び画素回路 |
| JP2006171794A (ja) * | 2006-03-09 | 2006-06-29 | Seiko Epson Corp | 画素回路の駆動方法、電気光学装置および電子機器 |
| JP2006189810A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその表示装置を用いた電子機器 |
| JP2006227603A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
| JP2006301159A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置および電子機器 |
| JP2006308845A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 電子回路、発光装置、その駆動方法および電子機器 |
| JP2008003542A (ja) * | 2006-06-22 | 2008-01-10 | Lg Phillips Lcd Co Ltd | 有機発光ダイオード表示素子及びその駆動方法 |
| JP2008052241A (ja) * | 2006-08-24 | 2008-03-06 | Samsung Sdi Co Ltd | 画素及び有機電界発光表示装置 |
| CN100405439C (zh) * | 2003-11-27 | 2008-07-23 | 三星Sdi株式会社 | 使用多路分解器的发光显示设备 |
| JP2008286963A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| JP2009098539A (ja) * | 2007-10-19 | 2009-05-07 | Eastman Kodak Co | 表示装置および画素回路 |
| WO2010041426A1 (ja) * | 2008-10-07 | 2010-04-15 | パナソニック株式会社 | 画像表示装置およびその制御方法 |
| JP2010160209A (ja) * | 2009-01-06 | 2010-07-22 | Toshiba Mobile Display Co Ltd | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 |
| WO2011030370A1 (ja) * | 2009-09-08 | 2011-03-17 | パナソニック株式会社 | 表示パネル装置及びその制御方法 |
| WO2011070615A1 (ja) * | 2009-12-09 | 2011-06-16 | パナソニック株式会社 | 表示装置及びその制御方法 |
| US8395604B2 (en) | 2005-01-21 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| KR101280293B1 (ko) * | 2004-12-06 | 2013-07-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 사용한 전자기기 |
| JP2013210644A (ja) * | 2005-12-02 | 2013-10-10 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール及び電子機器 |
| US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
Families Citing this family (155)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569849B2 (en) * | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| JP2003150115A (ja) * | 2001-08-29 | 2003-05-23 | Seiko Epson Corp | 電流生成回路、半導体集積回路、電気光学装置および電子機器 |
| JP4498669B2 (ja) | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及びそれらを具備する電子機器 |
| JP3800404B2 (ja) * | 2001-12-19 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置 |
| SG110023A1 (en) * | 2002-03-01 | 2005-04-28 | Semiconductor Energy Lab | Display device, light emitting device, and electronic eqipment |
| JP2003302936A (ja) * | 2002-03-29 | 2003-10-24 | Internatl Business Mach Corp <Ibm> | ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法 |
| US6958651B2 (en) | 2002-12-03 | 2005-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device using the same |
| JP2004191627A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Ltd | 有機発光表示装置 |
| JP4350370B2 (ja) * | 2002-12-27 | 2009-10-21 | 株式会社半導体エネルギー研究所 | 電子回路及び電子機器 |
| US7333099B2 (en) * | 2003-01-06 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit, display device, and electronic apparatus |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| JP4273809B2 (ja) * | 2003-03-31 | 2009-06-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4049010B2 (ja) * | 2003-04-30 | 2008-02-20 | ソニー株式会社 | 表示装置 |
| JP4168836B2 (ja) | 2003-06-03 | 2008-10-22 | ソニー株式会社 | 表示装置 |
| KR100965161B1 (ko) * | 2003-06-12 | 2010-06-24 | 삼성전자주식회사 | 유기전계발광 구동회로와, 이를 갖는 표시패널 및 표시장치 |
| JP4235900B2 (ja) * | 2003-07-09 | 2009-03-11 | ソニー株式会社 | フラットディスプレイ装置 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| KR100515300B1 (ko) * | 2003-10-07 | 2005-09-15 | 삼성에스디아이 주식회사 | 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 |
| US7339560B2 (en) * | 2004-02-12 | 2008-03-04 | Au Optronics Corporation | OLED pixel |
| FR2869143A1 (fr) * | 2004-04-16 | 2005-10-21 | Thomson Licensing Sa | Panneau electroluminescent bistable a trois reseaux d'electrodes |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| JP4020106B2 (ja) * | 2004-07-08 | 2007-12-12 | セイコーエプソン株式会社 | 画素回路、その駆動方法、電気光学装置および電子機器 |
| US8149230B2 (en) * | 2004-07-28 | 2012-04-03 | Samsung Mobile Display Co., Ltd. | Light emitting display |
| US7714814B2 (en) * | 2004-08-18 | 2010-05-11 | Lg Electronics Inc. | Method and apparatus for driving electro-luminescence display panel with an aging pulse |
| KR100846954B1 (ko) * | 2004-08-30 | 2008-07-17 | 삼성에스디아이 주식회사 | 발광 표시장치와 그의 구동방법 |
| KR100592646B1 (ko) * | 2004-11-08 | 2006-06-26 | 삼성에스디아이 주식회사 | 발광 표시장치 및 그의 구동방법 |
| KR100598431B1 (ko) * | 2004-11-25 | 2006-07-11 | 한국전자통신연구원 | 능동 구동 전압/전류형 유기 ｅｌ 화소 회로 및 표시 장치 |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US7619597B2 (en) | 2004-12-15 | 2009-11-17 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| JP2006251315A (ja) * | 2005-03-10 | 2006-09-21 | Seiko Epson Corp | 有機ｅｌ装置及びその駆動方法並びに電子機器 |
| US7852298B2 (en) | 2005-06-08 | 2010-12-14 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| JP5245195B2 (ja) * | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
| KR20090006057A (ko) | 2006-01-09 | 2009-01-14 | 이그니스 이노베이션 인크. | 능동 매트릭스 디스플레이 회로 구동 방법 및 시스템 |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US20070188419A1 (en) * | 2006-02-11 | 2007-08-16 | Samsung Electronics Co., Ltd. | Voltage transfer method and apparatus using organic thin film transistor and organic light emitting diode display device including the same |
| JP4692828B2 (ja) * | 2006-03-14 | 2011-06-01 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| KR20090006198A (ko) | 2006-04-19 | 2009-01-14 | 이그니스 이노베이션 인크. | 능동형 디스플레이를 위한 안정적 구동 방식 |
| US20080062090A1 (en) * | 2006-06-16 | 2008-03-13 | Roger Stewart | Pixel circuits and methods for driving pixels |
| US8446394B2 (en) * | 2006-06-16 | 2013-05-21 | Visam Development L.L.C. | Pixel circuits and methods for driving pixels |
| US7679586B2 (en) | 2006-06-16 | 2010-03-16 | Roger Green Stewart | Pixel circuits and methods for driving pixels |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| JP2008152221A (ja) * | 2006-12-19 | 2008-07-03 | Samsung Sdi Co Ltd | 画素及びこれを利用した有機電界発光表示装置 |
| KR100938101B1 (ko) * | 2007-01-16 | 2010-01-21 | 삼성모바일디스플레이주식회사 | 유기 전계 발광 표시 장치 |
| KR100833760B1 (ko) * | 2007-01-16 | 2008-05-29 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| KR100857672B1 (ko) * | 2007-02-02 | 2008-09-08 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 구동방법 |
| JP4955056B2 (ja) * | 2007-03-30 | 2012-06-20 | パイオニア株式会社 | 画像表示装置 |
| JP5251034B2 (ja) * | 2007-08-15 | 2013-07-31 | ソニー株式会社 | 表示装置および電子機器 |
| EP2040248A3 (en) * | 2007-09-20 | 2010-07-28 | LG Display Co., Ltd. | Pixel driving method and apparatus for organic light emitting device |
| KR101416904B1 (ko) * | 2007-11-07 | 2014-07-09 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치의 화소 구동 장치 |
| EP2085958B1 (en) | 2008-01-29 | 2012-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| EP2277163B1 (en) | 2008-04-18 | 2018-11-21 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| CN101571777B (zh) * | 2008-04-29 | 2011-05-18 | 瀚宇彩晶股份有限公司 | 显示装置的定位方法 |
| JP5249325B2 (ja) | 2008-05-29 | 2013-07-31 | パナソニック株式会社 | 表示装置およびその駆動方法 |
| CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| JP5503255B2 (ja) | 2009-11-10 | 2014-05-28 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路、表示装置および検査方法 |
| JP5305105B2 (ja) * | 2009-11-11 | 2013-10-02 | ソニー株式会社 | 表示装置およびその駆動方法ならびに電子機器 |
| US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| US8552846B2 (en) * | 2010-01-22 | 2013-10-08 | Vision Tactil Portable, S.L. | Method and apparatus for driving a dielectric elastomer matrix avoiding crosstalk |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| KR101682690B1 (ko) * | 2010-07-20 | 2016-12-07 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| CN102959609B (zh) | 2010-09-06 | 2015-05-27 | 株式会社日本有机雷特显示器 | 显示装置及其制造方法 |
| JP5766928B2 (ja) * | 2010-09-29 | 2015-08-19 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置および電子機器 |
| DE102010037899B4 (de) * | 2010-09-30 | 2012-10-11 | Frank Bredenbröcker | Display |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9134825B2 (en) | 2011-05-17 | 2015-09-15 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| EP2715710B1 (en) | 2011-05-27 | 2017-10-18 | Ignis Innovation Inc. | Systems and methods for aging compensation in amoled displays |
| EP3404646B1 (en) | 2011-05-28 | 2019-12-25 | Ignis Innovation Inc. | Method for fast compensation programming of pixels in a display |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| US9171504B2 (en) | 2013-01-14 | 2015-10-27 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| EP3043338A1 (en) | 2013-03-14 | 2016-07-13 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for amoled displays |
| US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
| CN105144361B (zh) | 2013-04-22 | 2019-09-27 | 伊格尼斯创新公司 | 用于oled显示面板的检测系统 |
| DE112014003719T5 (de) | 2013-08-12 | 2016-05-19 | Ignis Innovation Inc. | Kompensationsgenauigkeit |
| US9443469B2 (en) | 2013-11-22 | 2016-09-13 | Global Oled Technology Llc | Pixel circuit, driving method, display device, and inspection method |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| CN103680406B (zh) * | 2013-12-12 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种像素电路及显示装置 |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| CN103928494B (zh) * | 2013-12-30 | 2016-08-17 | 上海天马有机发光显示技术有限公司 | 一种有机发光二极管像素电路、显示面板及显示装置 |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| CN103943067B (zh) * | 2014-03-31 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
| US10192479B2 (en) | 2014-04-08 | 2019-01-29 | Ignis Innovation Inc. | Display system using system level resources to calculate compensation parameters for a display module in a portable device |
| KR102183494B1 (ko) * | 2014-08-21 | 2020-11-27 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105552175B (zh) * | 2014-10-28 | 2017-11-14 | 北大方正集团有限公司 | 无封装led闪灯、其驱动芯片及制作方法 |
| CN104361858B (zh) | 2014-11-12 | 2016-10-12 | 京东方科技集团股份有限公司 | 电压驱动像素电路、显示面板及其驱动方法 |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| TWI564858B (zh) * | 2015-06-24 | 2017-01-01 | Macroblock Inc | Light - emitting diode control method |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| KR102688970B1 (ko) * | 2016-09-19 | 2024-07-25 | 삼성디스플레이 주식회사 | 표시 장치 |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| CN106782325A (zh) * | 2017-03-02 | 2017-05-31 | 深圳市华星光电技术有限公司 | 像素补偿电路及驱动方法、显示装置 |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| CN109427287B (zh) * | 2017-08-29 | 2020-12-22 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
| KR102450894B1 (ko) * | 2017-11-10 | 2022-10-05 | 엘지디스플레이 주식회사 | 전계 발광 표시장치와 그 구동 방법 |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| US11353759B2 (en) * | 2018-09-17 | 2022-06-07 | Nuclera Nucleics Ltd. | Backplanes with hexagonal and triangular electrodes |
| KR102652033B1 (ko) * | 2019-08-07 | 2024-03-26 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| US11107401B1 (en) * | 2020-03-13 | 2021-08-31 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel driving circuit, driving method thereof, and display panel |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3242941B2 (ja) | 1991-04-30 | 2001-12-25 | 富士ゼロックス株式会社 | アクティブｅｌマトリックスおよびその駆動方法 |
| EP0733927B1 (en) * | 1995-03-22 | 2001-11-07 | Canon Kabushiki Kaisha | Display apparatus providing a uniform temperature distribution over the display unit |
| JPH09134970A (ja) * | 1995-09-08 | 1997-05-20 | Sharp Corp | サンプリング回路および画像表示装置 |
| JPH10232649A (ja) * | 1997-02-21 | 1998-09-02 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| JP4114216B2 (ja) | 1997-05-29 | 2008-07-09 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| JPH10312173A (ja) * | 1997-05-09 | 1998-11-24 | Pioneer Electron Corp | 画像表示装置 |
| JP3394187B2 (ja) * | 1997-08-08 | 2003-04-07 | シャープ株式会社 | 座標入力装置および表示一体型座標入力装置 |
| JP4092857B2 (ja) | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| TW526455B (en) * | 1999-07-14 | 2003-04-01 | Sony Corp | Current drive circuit and display comprising the same, pixel circuit, and drive method |
| JP2001084715A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | 光ディスク装置 |
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4488557B2 (ja) * | 1999-09-29 | 2010-06-23 | 三洋電機株式会社 | Ｅｌ表示装置 |
| KR100566813B1 (ko) * | 2000-02-03 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 셀 구동회로 |
| JP2001343941A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 表示装置 |
| JP3670941B2 (ja) * | 2000-07-31 | 2005-07-13 | 三洋電機株式会社 | アクティブマトリクス型自発光表示装置及びアクティブマトリクス型有機ｅｌ表示装置 |
| JP5030348B2 (ja) | 2000-10-02 | 2012-09-19 | 株式会社半導体エネルギー研究所 | 自発光装置 |
| JP3618687B2 (ja) | 2001-01-10 | 2005-02-09 | シャープ株式会社 | 表示装置 |
| JP3638130B2 (ja) | 2001-05-15 | 2005-04-13 | シャープ株式会社 | 表示装置 |
| JP2002287683A (ja) | 2001-03-23 | 2002-10-04 | Canon Inc | 表示パネルとその駆動方法 |
| JP2002287665A (ja) | 2001-03-26 | 2002-10-04 | Sharp Corp | メモリ一体型表示基板および表示装置並びにメモリセルアレイ |
| JP3617821B2 (ja) | 2001-05-15 | 2005-02-09 | シャープ株式会社 | 表示装置 |
| KR100593276B1 (ko) * | 2001-06-22 | 2006-06-26 | 탑폴리 옵토일렉트로닉스 코포레이션 | 유기 발광 다이오드 픽셀 회로 구동 방법 및 구동기 |
| JP4322479B2 (ja) | 2001-07-04 | 2009-09-02 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
| JP4024583B2 (ja) | 2001-08-30 | 2007-12-19 | シャープ株式会社 | 表示装置および表示方法 |
| JP3800404B2 (ja) * | 2001-12-19 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置 |
-
2001
- 2001-12-19 JP JP2001385630A patent/JP3800404B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-27 US US10/083,548 patent/US6611107B2/en not_active Expired - Lifetime
- 2002-03-28 CN CNB021083150A patent/CN1213393C/zh not_active Expired - Lifetime
- 2002-07-01 TW TW091114526A patent/TW565814B/zh not_active IP Right Cessation
- 2002-08-19 KR KR1020020048807A patent/KR100890497B1/ko not_active Expired - Lifetime
-
2003
- 2003-07-31 US US10/630,706 patent/US7205965B2/en not_active Expired - Lifetime
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005157244A (ja) * | 2003-11-27 | 2005-06-16 | Samsung Sdi Co Ltd | 発光表示装置及びその表示パネルと駆動方法 |
| US8717258B2 (en) | 2003-11-27 | 2014-05-06 | Samsung Display Co., Ltd. | Light emitting display, display panel, and driving method thereof |
| US7940233B2 (en) | 2003-11-27 | 2011-05-10 | Samsung Mobile Display Co., Ltd. | Light emitting display, display panel, and driving method thereof |
| JP2009294674A (ja) * | 2003-11-27 | 2009-12-17 | Samsung Mobile Display Co Ltd | 発光表示装置、発光表示装置の表示パネル、及び表示パネルの駆動方法 |
| US7502019B2 (en) | 2003-11-27 | 2009-03-10 | Samsung Mobile Display Co., Ltd. | Light emitting display device using demultiplexer |
| JP2011043837A (ja) * | 2003-11-27 | 2011-03-03 | Samsung Mobile Display Co Ltd | 発光表示装置、発光表示装置の表示パネル、及び表示パネルの駆動方法 |
| CN100405439C (zh) * | 2003-11-27 | 2008-07-23 | 三星Sdi株式会社 | 使用多路分解器的发光显示设备 |
| JP2005221700A (ja) * | 2004-02-05 | 2005-08-18 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| JP2006030635A (ja) * | 2004-07-16 | 2006-02-02 | Sony Corp | 表示装置 |
| JP2006113586A (ja) * | 2004-10-08 | 2006-04-27 | Samsung Sdi Co Ltd | 発光表示装置，及び画素回路 |
| KR101280293B1 (ko) * | 2004-12-06 | 2013-07-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 사용한 전자기기 |
| US8570266B2 (en) | 2004-12-06 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus using the same |
| JP2006189810A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその表示装置を用いた電子機器 |
| US8395604B2 (en) | 2005-01-21 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| JP2006227603A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
| JP2006301159A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置および電子機器 |
| JP2006308845A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 電子回路、発光装置、その駆動方法および電子機器 |
| JP2013210644A (ja) * | 2005-12-02 | 2013-10-10 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール及び電子機器 |
| US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| US12063829B2 (en) | 2005-12-02 | 2024-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| US11417720B2 (en) | 2005-12-02 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including n-channel transistor including polysilicon |
| US9997584B2 (en) | 2005-12-02 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP2021060613A (ja) * | 2005-12-02 | 2021-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP7042325B2 (ja) | 2005-12-02 | 2022-03-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2006171794A (ja) * | 2006-03-09 | 2006-06-29 | Seiko Epson Corp | 画素回路の駆動方法、電気光学装置および電子機器 |
| JP2008003542A (ja) * | 2006-06-22 | 2008-01-10 | Lg Phillips Lcd Co Ltd | 有機発光ダイオード表示素子及びその駆動方法 |
| KR101245218B1 (ko) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시소자 |
| JP2008052241A (ja) * | 2006-08-24 | 2008-03-06 | Samsung Sdi Co Ltd | 画素及び有機電界発光表示装置 |
| JP2008286963A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| JP2009098539A (ja) * | 2007-10-19 | 2009-05-07 | Eastman Kodak Co | 表示装置および画素回路 |
| US8248331B2 (en) | 2008-10-07 | 2012-08-21 | Panasonic Corporation | Image display device and method of controlling the same |
| US8018404B2 (en) | 2008-10-07 | 2011-09-13 | Panasonic Corporation | Image display device and method of controlling the same |
| JP2011175274A (ja) * | 2008-10-07 | 2011-09-08 | Panasonic Corp | 画像表示装置およびその制御方法 |
| JP2011164641A (ja) * | 2008-10-07 | 2011-08-25 | Panasonic Corp | 画像表示装置およびその制御方法 |
| JP4719821B2 (ja) * | 2008-10-07 | 2011-07-06 | パナソニック株式会社 | 画像表示装置およびその制御方法 |
| US8749454B2 (en) | 2008-10-07 | 2014-06-10 | Panasonic Corporation | Image display device and method of controlling the same |
| WO2010041426A1 (ja) * | 2008-10-07 | 2010-04-15 | パナソニック株式会社 | 画像表示装置およびその制御方法 |
| JP2010160209A (ja) * | 2009-01-06 | 2010-07-22 | Toshiba Mobile Display Co Ltd | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 |
| US8497826B2 (en) | 2009-09-08 | 2013-07-30 | Panasonic Corporation | Display panel device and control method thereof |
| JP5184625B2 (ja) * | 2009-09-08 | 2013-04-17 | パナソニック株式会社 | 表示パネル装置及びその制御方法 |
| US8111221B2 (en) | 2009-09-08 | 2012-02-07 | Panasonic Corporation | Display panel device and control method thereof |
| WO2011030370A1 (ja) * | 2009-09-08 | 2011-03-17 | パナソニック株式会社 | 表示パネル装置及びその制御方法 |
| US8823693B2 (en) | 2009-12-09 | 2014-09-02 | Panasonic Corporation | Display device and method of controlling the same |
| JP5501364B2 (ja) * | 2009-12-09 | 2014-05-21 | パナソニック株式会社 | 表示装置及びその制御方法 |
| WO2011070615A1 (ja) * | 2009-12-09 | 2011-06-16 | パナソニック株式会社 | 表示装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7205965B2 (en) | 2007-04-17 |
| US20030111966A1 (en) | 2003-06-19 |
| CN1213393C (zh) | 2005-08-03 |
| TW565814B (en) | 2003-12-11 |
| CN1427388A (zh) | 2003-07-02 |
| KR100890497B1 (ko) | 2009-03-26 |
| US20040021620A1 (en) | 2004-02-05 |
| KR20030051167A (ko) | 2003-06-25 |
| JP3800404B2 (ja) | 2006-07-26 |
| US6611107B2 (en) | 2003-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3800404B2 (ja) | 画像表示装置 | |
| CN100378785C (zh) | 图像显示设备 | |
| CN1333382C (zh) | 电流驱动型发光显示装置及其制造方法 | |
| EP1291839B1 (en) | Circuit for and method of driving current-driven device | |
| US6738034B2 (en) | Picture image display device and method of driving the same | |
| JP3877049B2 (ja) | 画像表示装置及びその駆動方法 | |
| US7365714B2 (en) | Data driving apparatus and method of driving organic electro luminescence display panel | |
| CN102709478B (zh) | 发光装置 | |
| US8736521B2 (en) | Display device and electronic apparatus have the same | |
| TWI224301B (en) | Electronic circuit, driving method of electronic circuit, optoelectronic apparatus, driving method of optoelectronic apparatus, and electronic machine | |
| TWI444956B (zh) | 顯示裝置及電子裝置 | |
| US20060221005A1 (en) | Display, array substrate, and method of driving display | |
| JP2004021219A (ja) | 表示装置及び表示装置の駆動方法 | |
| TW200428328A (en) | Display device and a driving method for the display device | |
| US8022901B2 (en) | Current control driver and display device | |
| US7839363B2 (en) | Active matrix display device | |
| JP4501059B2 (ja) | 画素回路及び表示装置 | |
| US11527200B2 (en) | Display device and driving method thereof | |
| US20050212448A1 (en) | Organic EL display and active matrix substrate | |
| JP4128045B2 (ja) | 有機ｅｌパネル | |
| EP1571643A1 (en) | Organic el display and active matrix substrate | |
| JP2005134459A (ja) | Ｔｆｔアレイ基板、電気光学装置、およびそれを用いた電子機器 | |
| JP2004054261A (ja) | 発光表示装置 | |
| JP2004054260A (ja) | 発光表示装置及びその製造方法 | |
| JP2010008942A (ja) | 画素回路及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |