[go: up one dir, main page]

KR100515300B1 - 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 - Google Patents

전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 Download PDF

Info

Publication number
KR100515300B1
KR100515300B1 KR10-2003-0069646A KR20030069646A KR100515300B1 KR 100515300 B1 KR100515300 B1 KR 100515300B1 KR 20030069646 A KR20030069646 A KR 20030069646A KR 100515300 B1 KR100515300 B1 KR 100515300B1
Authority
KR
South Korea
Prior art keywords
transistor
sample
control signal
switch
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0069646A
Other languages
English (en)
Other versions
KR20050033767A (ko
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0069646A priority Critical patent/KR100515300B1/ko
Priority to JP2004276106A priority patent/JP3850425B2/ja
Priority to US10/954,804 priority patent/US7636075B2/en
Priority to CNB2004100951111A priority patent/CN100377192C/zh
Publication of KR20050033767A publication Critical patent/KR20050033767A/ko
Application granted granted Critical
Publication of KR100515300B1 publication Critical patent/KR100515300B1/ko
Priority to US12/615,206 priority patent/US20100053128A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 데이터 전류샘플/홀드 회로에 관한 것이다. 더욱 상세하게는 전류 소스 형태의 입력단과 전류 싱크 형태의 출력단을 가지는 샘플/홀드 회로에 관한 것이다.
본 발명에 따른 샘플/홀드 회로는 데이터 드라이버의 출력단으로 싱크되는 데이터 전류를 샘플링 및 홀딩하는 제 1 트랜지스터와 커패시터와 복수의 스위치를 포함한다. 상기 샘플링 및 홀딩된 데이터 전류가 데이터 라인에 제공될 때, 상기 데이터 전류는 상기 샘플/홀드 회로의 출력단으로 싱크된다.
본 발명의 구성에 의한 샘플/홀드 회로는 출력단이 전류 싱크 형태인 데이터 드라이버와 함께 사용될 수 있다.

Description

전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를 이용한 역다중화 장치와 디스플레이 장치{A circuit and method for sampling and holding current, de-multiplexer and display apparatus using the same}
본 발명은 전류 샘플/홀드 회로에 관한 것이다. 더욱 상세하게는 전류 구동디스플레이 장치에서 데이터 전류를 역다중화하는(demultiplexing) 샘플/홀드 회로에 관한 것이다.
도 1은 전류의 역다중화가 필요한 전류 구동 디스플레이 장치의 예로서 AMOLED(Active Matrix Organic Light Emitting Diode) 디스플레이 장치를 도시한 것이다.
상기 전류 구동 디스플레이 장치는, 데이터 전류를 제공하는 데이터 드라이버(10)와, 상기 데이터 전류를 1:N 역다중화하는 역다중화기(20)와, 소정의 행의 픽셀(40)의 선택 라인을 순차적으로 선택하는 스캔 드라이버(31, 32)를 포함한다.
상기 스캔 드라이버(31, 32)에 의해 선택된 라인에 속한 픽셀(40)에는 소정의 데이터 전류가 제공되어 상기 데이터 전류에 대응하는 색상을 표현하게 된다. 여기서, 상기 데이터 드라이버(10)의 수를 줄이기 위하여 전류 역다중화기(20)가 사용된다. 즉, 데이터 드라이버(10)에서 제공된 전류는 역다중화기(20)에서 1:N 역다중화되어 N 개의 데이터 라인(50)에 대응하는 픽셀에 데이터를 공급하게 된다. 상기 역다중화기(20)를 사용함으로써, 요구되는 데이터 드라이버가 줄어들어 구매 비용이 절감된다.
도 2는 종래 기술의 역다중화기에 사용되는 아날로그 스위치를 도시하고 있다.
도 2에 도시된 1:2 역다중화기에서 데이터 전류는 스위치(S1,S2)가 교번으로 스위칭 됨에 의해, 2개의 데이터 라인으로 데이터 전류를 출력하게 된다. 한편, 전류 구동 패널에서 고해상도를 구현하기 위해서는 픽셀(40)에 데이터를 기입하는데 시간이 많이 필요하다. 하지만, 상기 종래 기술에서는 교번으로 스위칭 될 때마다 픽셀에 데이터를 기입하여야 하므로, 데이터 드라이버의 개수를 줄이는 경우에는 데이터 기입의 시간을 줄여야한다.
따라서, 상기 종래 기술의 역다중화기를 이용하는 경우에는 고해상도를 구현하기 어려운 문제점이 있었다. 이러한 문제는 샘플/홀드 회로를 사용하여 역다중화기를 구성함으로써 해결할 수 있다.
도 3은 또 다른 종래 기술에서 이용되는 샘플/홀드회로를 도시하고 있다.
종래의 AMOLED에서 픽셀 회로는 입력단과 출력단이 모두 소스 형태로 구현된다. 따라서, 픽셀(40)의 입력단이 전류 소스형태로 외부 기기와 접속되기 때문에 샘플/홀드 회로(20)의 출력단은 전류 싱크 형태이어야 한다.
상기 종래의 픽셀 회로는 전류로 프로그래밍된 데이터를 저장하였다가 픽셀에 기입하는 기능을 수행하고 있으므로 실질적으로 샘플/홀드 동작과 유사한 동작을 수행하게 된다.
하지만, 상기 종래의 픽셀 회로를 샘플/홀드 회로에도 이용하는 경우에는 상기 샘플/홀드 회로(20)의 입력단 및 출력단은 모두 소스 형태로 구현되거나, 모두 싱크 형태로 구현될 수 밖에 없다.
따라서, 소스 형태의 입력단을 가진 픽셀(40)과 함께 사용하기 위한 종래 기술의 샘플/홀드 회로는 출력단이 전류 싱크 형태가 되어야 하는 데, 이때 샘플/홀드 회로의 입력단 역시 전류 싱크 형태가 되어 전류 소스 형태의출력단을 가진 데이터 드라이버 IC(10)와 연결되어야 한다.
그러므로, 도 3에 도시된 바와 같이 종래의 샘플/홀드 회로(20)를 이용하는 경우에는 데이터 드라이버 IC(10)의 출력단은 전류 소스 형태이어야 한다. 그러나, 출력단이 전류 싱크 형태인 드라이버 IC가 출력단이 전류 소스 형태인 드라이버 IC에 비해 제작 비용이 저렴하다. 또한, 출력단이 전류 싱크 형태인 드라이버 IC는 전류 소스 형태로 구성된 픽셀과 직접 연결될 수 있으므로 범용성이 높다. 또한, 상기 전류 싱크 출력단을 가진 드라이버 IC는 일반적으로 전력 소비가 적고, 면적이 작으며, 출력이 균일하다는 장점을 가진다.
그러나, AMOLED와 같은 동작 조건을 가지는 전류 구동 디스플레이 장치에서 샘플/홀드 회로(20)를 이용할 경우 상기 출력단이 전류 싱크 형태인 드라이버 IC가 가지는 장점을 희생하여야 한다는 문제점이 존재한다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위한 역다중화기 또는 디스플레이 장치를 제공하는 것을 목적으로 한다. 더욱 상세하게는, 본 발명은 데이터 기입 시간을 줄이지 않고 데이터 드라이버 IC의 개수를 줄일 수 있는 역다중화기를 제공한다.
또한, 본 발명은 전류 싱크 출력단을 가진 드라이버 IC와 함께 사용할 수 있는 샘플/홀드 회로를 제공한다.
또한, 본 발명은 입력단과 출력단이 전류 소스/싱크 형태가 다른 샘플/홀드 회로 및 이를 이용하는 디스플레이 장치를 제공한다.
전술한 과제를 해결하기 위하여, 본 발명의 한 특징에 따른 샘플/홀드 회로는 제 1 트랜지스터와 제 1 제어 신호에 의하여 상기 제 1 트랜지스터가 다이오드 연결을 형성하도록 상기 제 1 트랜지스터와 전기적으로 연결된 제 1 스위치와 상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 게이트간 전압이 충전되도록 상기 제 1 트랜지스터와 전기적으로 연결된 커패시터와 상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인으로 데이터를 입력하는 제 2 스위치와 제 2 제어 신호 및 상기 커패시터에 충전된 전압을 이용하여 상기 제 1 트랜지스터의 소스로 데이터를 출력하는 제 3 스위치를 포함한다.
또한, 전술한 샘플/홀드 회로는 제 3 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 제 1 전원을 접속시키는 제 4 스위치와 제 4 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인과 제 2 전원을 접속시키는 제 5 스위치를 더 포함할 수 있다.
여기서, 상기 제 1 트랜지스터는 PMOS 트랜지스터이고, 상기 제 1 전원이 상기 제 2 전원보다 높은 전압을 가질 수 있다. 또는, 상기 제 1 트랜지스터는 NMOS 트랜지스터이고 상기 제1 전원이 제 2 전원보다 낮은 전압을 가질 수 있다.
또한, 본 발명의 특징에 따른 샘플/홀드 방법은, 제 1 트랜지스터를 다이오드 연결시키고 입력전류가 제 1 트랜지스터의 드레인 단자로부터 제 1 트랜지스터를 통해 제1 전원으로 흐르도록 하는 제 1 스위칭 단계, 상기 제 1 트랜지스터의 소스와 게이트에 전기적으로 연결된 커패시터에 상기 입력 전류에 대응하는 소스-게이트 전압을 충전하는 단계 및 상기 커패시터에 충전된 소스-게이트 전압에 대응하는 출력 전류가 제 2 전원으로부터 상기 제 1 트랜지스터를 통해 상기 제 1 트랜지스터의 소스 단자로 흐르도록 하는 제 2 스위칭 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. (어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.)
이제 본 발명의 실시예에 따른 샘플/홀드 회로에 대하여 도면을 참고로 하여 상세하게 설명한다.
전술한 과제를 달성하기 위하여, 본 발명은 역다중화기를 구현함에 있어서 샘플/홀드 회로를 이용한다. 또한, 본 발명의 특징에 따른 샘플/홀드 회로는 전류 소스 형태의 입력단과 전류 싱크 형태의 출력단을 가진다.
도 4a 내지 도 4d는 샘플/홀드 회로를 이용한 1:2 역다중화기에 대하여 도시한 것이다.
더욱 상세히 설명하면, 도 4a 및 도 4b는 예를 들어 홀수번째 선택 라인 선택시에 역다중화 동작을 도시한 것이며, 도 4c 및 도 4d는 짝수번째 선택라인을 선택시에 역다중화 동작을 도시한 것이다.
도 4a 내지 4d에 도시된 역다중화기는 데이터 저장 수단(21, 22, 23, 24)과 입력 스위치(A1, A2, A3, A4)와 출력 스위치(B1, B2, B3, B4)를 각각 포함하는 4개의 샘플/홀드 회로를 이용한다. 각각의 샘플/홀드 회로는 입력 스위치가 닫히면 입력단을 통하여 흐르는 전류를 샘플링하여 전압 형태로 데이터 저장 수단에 기록하고, 출력 스위치가 닫히면 기록된 데이터에 해당하는 전류를 출력단을 통하여 홀딩하는 기능을 한다. 우선, 도 4a, 도 4d에 기초하여 샘플/홀드 회로를 이용하는 역다중화 동작을 설명한다.
도 4a에서, 출력 스위치(B1, B2)가 닫히고 저장 수단(21, 22)은 이전에 샘플링하여 저장한 데이터에 따른 전류를 데이터 라인(D1, D2)에 공급하여 선택된 홀수번째 선택 라인의 픽셀에 데이터를 기입한다. 그리고, 입력 스위치(A3)가 닫히고 저장 수단(23)은 샘플링 동작을 수행한다. 이때, 입력 스위치(A4)와 출력 스위치(B4)가 모두 열려 있는 저장 수단(24)은 대기 상태에 있게 된다.
도 4b에서, 스위치(B1, B2)는 여전히 닫혀 있고 저장 수단(21, 22)은 전술한 바와 같이 데이터 라인(D1, D2)에 계속 전류를 공급한다. 입력 스위치(A3)는 열리고, 저장 수단(23)은 대기 상태가 되어 샘플링하여 저장한 데이터를 계속 유지한다. 또한, 스위치(A4)가 닫히어 저장수단(24)은 샘플링 동작을 수행하게 된다.
상기 데이터 저장 수단들(23, 24)의 샘플링 동작이 완료되면, 도 4c에 도시된 바와 같이 출력 스위치(B3, B4)가 닫히고, 데이터 저장 수단(23, 24)은 샘플링하여 저장한 데이터에 따른 전류를 데이터 라인(D1, D2)에 공급하여 선택된 짝수번째 선택 라인의 픽셀에 데이터를 기입한다. 이때, 출력 스위치(B1, B2)는 열려 있고, 입력 스위치(A1)는 닫히어 데이터 저장 수단(21)은 샘플링 동작을 수행하게 된다.
도 4d에서는 입력 스위치(B3, B4)는 여전히 닫힌 상태로 유지되고, 데이터 기입 동작은 계속된다. 그리고, 입력 스위치(A1)가 열리어 데이터 저장 수단(21)은 대기 상태가 되고, 입력 스위치(A2)가 닫혀서 데이터 저장 수단(22)이 샘플링 동작을 수행한다.
따라서, 도 4a 내지 도 4d에 도시된 역다중화 방식에 의해, 데이터 라인(D1, D2)에 공급되는 데이터 전류는 균일하게 샘플/홀드되고, 그 동안 홀수번째 또는 짝수번째 선택 라인에 대응하는 픽셀에 데이터를 기입하는 시간은 확보될 수 있다. 그러므로, 역다중화를 하더라도 데이터 기입 시간은 줄일 필요가 없어지게 된다.
이와 같이 동작하는 1:2 역다중화기는 해당 기술 분야에서 통상의 지식을 가진 자에 의해 상기 기술 내용으로부터 1:N 역다중화기로 쉽게 확장될 수 있다.
한편, 본 발명의 명세서에서 사용되는 용어인 "샘플", "홀드"에 대해서 이하와 같이 정의한다.
전술한 도 4a 내지 4d에 도시된 샘플/홀드 동작을 살펴보면 입력단을 통하여 흐르는 전류를 샘플링하여 전압 형태로 데이터 저장 수단(21, 22, 23, 24)에 기록하는 동작과, 입력 스위치와 출력 스위치가 모두 열려 있어 기록된 데이터를 유지하면서 대기하는 상태와, 기록된 데이터에 대응하는 값으로 데이터 라인의 전류를 홀딩하는 동작을 포함한다. 따라서, 본 발명의 명세서에서, 각각의 단계를 명확히 구별하기 위하여, 상기 각각의 단계를 "샘플링" 단계, "대기" 단계, "홀딩" 단계로 정의하기로 한다.
이하, 전술한 샘플/홀드 동작을 수행하는 회로의 구성을 더욱 상세히 설명한다.
도 5는 본 발명의 제 1 실시예에 따른 샘플/홀드 회로를 도시하고 있다.
본 발명의 제 1 실시예에 따른 샘플/홀드 회로(200)는 데이터 드라이버(100)와 R1, R2, C1, C2, C3으로 예시되는 기생 저항 및 기생 커패시턴스를 가진 데이터 라인(300)과 접속된다. 제 1 실시예에 도시된 샘플/홀드 회로는 트랜지스터(M1), 복수의 스위치(S2, S3, S4, S5, S6), 커패시터(Ch)를 포함한다.
스위치(S2)는 제 1 전원(VDD1)과 트랜지스터(M1)의 소스에 접속되고, 스위치(S3)는 제 2 전원(VSS2)과 트랜지스터(M1)의 드레인에 접속된다. 본 실시예에서는 상기 트랜지스터(M1)가 PMOS 형태이며, 제 1 전원이 제 2 전원보다 높은 전압을 가지는 것으로 예시되어 있지만, 이것은 하나의 예시이며 도 5에 도시된 구성에 한정되는 것은 아니다.
스위치(S4)는 입력단과 트랜지스터(M1)의 게이트에 접속되며, 스위치(S5)는 입력단과 트랜지스터(M1)의 드레인에 접속된다. 스위치(S4, S5)가 닫히는 경우, 트랜지스터(M1)는 다이오드-연결을 형성하게 된다. 스위치(S6)는 트랜지스터(M1)의 소스와 출력단에 접속된다.
이하, 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 동작을 상세히 설명한다.
스위치(S2, S4, S5)가 턴-온되고, 스위치(S3, S6)가 턴-오프되는 경우, 트랜지스터(M1)는 게이트와 드레인이 연결되어 다이오드-연결을 형성하고, 전류는 트랜지스터(M1)를 경유하여 제 1 전원(VDD1)으로부터 데이터 드라이버(100)로 흐른다. 이때, 커패시터(Ch)에는 트랜지스터(M1)에 흐르는 전류에 대응하는 소스-게이트 전압이 충전된다. 이와 같은 방법으로 샘플/홀드 회로는 데이터의 샘플링 동작을 수행하게 된다.
여기서 스위치(S2, S3, S4, S5, S6)가 모두 턴-오프되면 샘플/홀드 회로는 대기 상태가 된다. 상기 대기 상태는 역다중화 장치의 또 다른 샘플/홀드 회로가 샘플링 동작을 수행하는 동안 대기하는 상태이다.
스위치(S2, S4, S5)가 턴-오프되고, 스위치(S3, S6)가 턴-온되면, 상기 커패시터(Ch)에 충전된 소스-게이트 전압에 대응하는 전류가 출력단에 일정하게 유지된다. 이때 샘플/홀드 회로는 홀딩동작을 수행하게 되고, 데이터를 출력하게 된다.
도 5에 도시된 제 1 실시예에서 샘플링 동작 동안 샘플/홀드 회로의 입력단은 데이터 드라이버(100)의 출력단으로 데이터 전류를 소싱(sourcing)한다. 또한, 홀딩 동작 동안 샘플/홀드 회로의 출력단은 데이터 라인으로부터 데이터 전류를 싱크(sink)하게 된다. 따라서, 본 발명의 제 1 실시예를 통해서 전류 소스 형태의 입력단과 전류 싱크 형태의 출력단을 가진 샘플/홀드 회로를 구현할 수 있다. 따라서, 본 발명의 제 1 실시예에 따른 샘플/홀드 회로는 출력단이 전류 싱크 형태인 데이터 드라이버와 함께 이용될 수 있다.
여기서, 도 5에 도시된 제 1 실시예에서 트랜지스터(M1)를 NMOS 형태로 구현하고 제 1 전원(VDD1)과 제 2 전원(VSS2)의 상대적 전압 레벨을 서로 바꾸면 입력단이 전류 싱크 형태이고, 출력단이 전류 소스 형태인 샘플/홀드 회로 역시 구현할 수 있다. 이러한 변형예는 해당 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 취지와 특징으로부터 용이하게 도출될 수 있는 것이다.
도 6은 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치들을 PMOS 트랜지스터로 구현한 회로를 도시한 것이다.
도 6에 도시된 샘플/홀드 회로에서는 제어신호(A)에 의해 트랜지스터(M2, M4, M5)가 턴-온되어, 샘플링 동작을 수행한다. 상기 스위칭 기능을 수행하는 트랜지스터(M2, M3, M4, M5, M6)가 모두 턴-오프 되면 샘플/홀드 회로는 대기 상태가 된다. 이후, 제어신호(B)에 의해 트랜지스터(M3, M6)가 턴-온되면, 커패시터(Ch)에 충전된 소스-게이트 전압에 대응하는 일정한 전류를 홀딩하게 된다.
도 7a 및 도 7b는 본 발명의 제 1 실시예에 따른 샘플/홀드 회로에서 스위치(S3)를 각각 PMOS 트랜지스터와 NMOS 트랜지스터로 구현한 경우에 홀딩 동작시 동작점을 도시하는 그래프이다.
도 7a 및 도 7b 각각에서 제 2 전원(VSS2)으로 수렴되는 복수개의 특성 곡선은 트랜지스터(M1)의 소스-게이트 전압에 따른 트랜지스터(M1)의 전류와 소스 전압 특성을 도시한 것이다. 이때 각각의 특성 곡선은 서로 다른 소스-게이트 전압에 대응한다. 한편, 곡선(A, B)은 픽셀의 제 3 전원(VDD2)로부터 데이터 라인을 통해 흐르는 전류와 트랜지스터(M1)의 소스 전압의 특성 곡선을 도시한 것이다. 상기 복수개의 특성 곡선과 상기 곡선(A, B)의 교점으로 동작점이 결정된다. 픽셀 회로의 TFT(thin film transistor)의 특성에 따라 곡선(A, B)이 달라지는데, 공정에 의한 픽셀간 TFT 특성 편차에 의해 출력 전류가 영향을 받지 않기 위해서는 상기 동작점이 상기 복수개 특성곡선의 포화 영역(saturation region)에서 결정되어야 한다.
도 7a 및 도 7b에 도시된 동작점으로부터 스위치(S3)를 NMOS 트랜지스터로 구현했을 때 같은 전류에서 사용 가능한 동작점의 전압 범위가 더 넓은 것을 알 수 있다. 스위치(S3)를 PMOS 트랜지스터로 구현한 경우, 드레인이 제 2 전원(VSS2)에 연결되고 상기 PMOS 트랜지스터를 턴-온시키기 위한 게이트 전압으로 제 2 전원(VSS2) 전압 레벨을 이용하기 때문에 샘플/홀드 회로의 홀딩 동작 동안 상기 PMOS 트랜지스터가 다이오드 연결된 것처럼 동작한다. 따라서, 도 7a에서 복수개 특성 곡선은 같은 전류 레벨에서 상기 PMOS 트랜지스터의 문턱 전압 크기 이상의 간격으로 높은 전압으로 이동하고, 이에 따라 동작점의 사용 가능한 전압 범위가 크게 줄어 든다. 반면에, 스위치(S3)를 NMOS 트랜지스터로 구현한 경우, 소스가 제 2 전원(VSS2)에 연결되고 상기 NMOS 트랜지스터를 턴-온시키기 위한 게이트 전압으로 제 1 전원(VDD1) 전압 레벨을 사용하므로 상기 NMOS 트랜지스터는 선형 영역(linear region)에서 동작하고 드레인-소스 전압이 작다. 따라서, 도 7b에서 복수개의 특성 곡선은 같은 전류 레벨에서 높은 전압으로 조금 이동하며, 동작점의 사용 가능한 전압 범위도 조금 줄어 든다.
따라서, 본 발명의 제 1 실시예에 따른 샘플 홀드 회로에서 스위치(S3)를 NMOS 트랜지스터로 구현한 경우에 더 넓은 전류 범위에서 균일한 출력을 낼 수 있다.
도 8은 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치(S3)를 NMOS 트랜지스터로 구현한 회로를 도시한 것이다.
도 8에 도시된 실시예는 스위치(S6)에 대응하는 트랜지스터(M6)가 PMOS로 구현되고, 스위치(S3)에 대응하는 트랜지스터(M3b)가 NMOS로 구현된다. 상기 트랜지스터(M6)와 트랜지스터(M3b)의 극성이 상이하게 때문에, 제어신호(B)와 제어신호(C)는 각각 다른 신호를 사용하므로 제어 신호가 많아지는 단점이 있다.
도 9는 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치(S3, S6)를 NMOS 트랜지스터로 구현한 예를 도시한 것이다.
도 9에 도시된 샘플/홀드 회로는 도 5에 도시된 샘플/홀드 회로의 스위치 중 스위치(S2, S4, S5)가 PMOS 트랜지스터(M2, M4, M5)로 구현되고, 스위치(S3, S6)는 NMOS 트랜지스터(M3b, M6b)로 구현된다. 트랜지스터(M3b, M6b)의 극성을 동일하게 구성하는 경우에는 신호선의 수를 감소시킬 수 있으므로, 역다중화부를 구성할 때 유리하며, 또한, 트랜지스터(M2, M4, M5)와 트랜지스터(M3b, M6b)의 극성이 상이하기 때문에 도 9에 도시된 회로가 대기 상태 없이 샘플링, 홀딩 동작만 수행하는 경우에는 신호(A, B)에 동일한 신호를 사용할 수 있다.
도 10은 본 발명의 제 2 실시예에 따른 샘플/홀드 회로를 도시한 것이다.
도 10에 도시된 제 2 실시예는 본 발명의 제 1 실시예와 달리 스위치(S5b)가 트랜지스터(M1)의 게이트와 트랜지스터(M1)의 드레인에 접속된다. 스위치(S2, S3, S4, S6)는 도 5에 도시된 제 1 실시예와 동일한 구조로 접속되고, 스위치(S4, S5b)가 닫힐 때 트랜지스터(M1)는 다이오드-연결을 형성하게 된다.
스위치(S2, S4, S5b)가 턴-온되고, 스위치(S3, S6)가 턴-오프되는 경우, 트랜지스터(M1)는 게이트와 드레인이 연결되어 다이오드-연결을 형성하고, 전류는 트랜지스터(M1)를 경유하여 제 1 전원(VDD1)으로부터 샘플/홀드 회로의 입력단으로 흐른다. 이때, 커패시터(Ch)에는 트랜지스터(M1)에 흐르는 전류에 대응하는 소스-게이트간 전압이 충전된다. 이때, 샘플/홀드 회로는 데이터의 샘플링 동작을 수행하게 된다.
여기서 스위치(S2, S3, S4, S5b, S6)가 모두 턴-오프되면 샘플/홀드 회로는 대기상태가 된다. 상기 대기 상태는 역다중화 장치의 또 다른 샘플/홀드 회로가 샘플링 동작을 수행하는 동안 대기하는 상태이다.
스위치(S2, S4, S5b)가 턴-오프되고, 스위치(S3, S6)가 턴-온되면, 상기 커패시터(Ch)에 충전된 소스-게이트 전압에 대응하는 전류가 출력단에 일정하게 유지된다. 이때 샘플/홀드 회로는 홀딩 동작을 수행하게 되고, 데이터를 공급한다.
도 5에 도시된 제 1 실시예와 마찬가지로, 본 발명의 제 2 실시예에 따른 샘플/홀드 회로도 역시 트랜지스터(M1)를 NMOS 형태로 구현하고 제 1 전원(VDD1)과 제 2 전원(VSS2)의 상대적 전압 레벨을 서로 바꾸면 입력단이 전류 싱크 형태이고, 출력단이 전류 소스 형태인 샘플/홀드 회로를 구현할 수 있다.
또한, 스위치(S2, S3, S4, S5b, S6)에 사용되는 트랜지스터의 극성을 바꿈으로써 다양한 특징을 갖는 회로를 구현할 수 있다.
도 11은 본 발명의 제 2 실시예에 따른 샘플/홀드 회로의 스위치(S3, S6)를 NMOS 트랜지스터로 구현한 회로를 도시한 것이다.
도 11에 도시된 회로는 본 발명의 제 2 실시예에 따른 샘플/홀드 회로에서 스위치(S2, S4, S5b)를 PMOS 트랜지스터(M2, M4, M5b)로 구현하고, 스위치(S3, S6)는 NMOS 트랜지스터(M3b, M6b)로 구현한 실시예이다.
도 9에 도시된 실시예와 마찬가지로, 도 11에 도시된 실시예 역시 트랜지스터(M2, M4, M5b)와 트랜지스터(M3b, M6b)의 극성이 상이하기 때문에, 대기 상태 없이 샘플링, 홀딩 동작만 수행하는 경우에는 제어신호(A)와 제어신호(B)를 하나의 신호로 하여 동작을 수행할 수 있다.
또한, 도 11에 도시된 샘플/홀드 회로와 같이 트랜지스터(M3b)를 NMOS 트랜지스터로 구현하는 경우 더 넓은 전류 범위에서 균일한 출력을 낼 수 있다는 것은 도 7a 및 도 7b의 그래프로부터 용이하게 알 수 있다.
한편, 도 11에 도시된 회로의 커패시터(Ch)의 일단이 트랜지스터(M4)의 소스와 트랜지스터(M5b)의 드레인에 접속되어 있으므로, 트랜지스터(M4)와 트랜지스터(M5b)의 게이트 단자 각각에 대해 기생 커패시턴스를 초래할 수 있다. 하지만, 도 5 또는 도 9에 도시된 본 발명의 제 1 실시예는 커패시터(Ch)가 트랜지스터(M4)의 소스에만 접속되어 있으므로 도10에 도시된 실시예에 비해 기생 커패시턴스가 적게 생성된다. 따라서, 기생 커패시턴스에 의한 킥백(kickback)을 줄여 출력 전류의 감소를 막는 면에서 본 발명의 제 1 실시예가 유리하다.
도면에는 도시되지 않았지만 본 발명의 제 2 실시예의 스위치(S2, S3, S4, S5b, S6)의 채널 극성은 다양한 회로 특성을 나타낼 수 있도록 다양하게 변형될 수 있다. 예를 들어, 트랜지스터(M1)와 트랜지스터(M6b)가 동일한 채널 극성의 트랜지스터로 구현된다면 문턱 전압과 같은 박막 트랜지스터 특성의 편차에 의한 영향을 줄일 수 있다.
도 12은 본 발명의 제 3 실시예에 따른 샘플/홀드 회로를 도시한 것이다.
도 12에 도시된 제 3 실시예는 본 발명의 제 1 실시예와 달리 스위치(S4b)가 트랜지스터(M1)의 게이트와 트랜지스터(M1)의 드레인에 접속된다. 스위치(S2, S3, S5, S6)는 도 5에 도시된 제 1 실시예와 동일한 구조로 접속되고, 스위치(S4b, S5)가 닫힐 때 트랜지스터(M1)는 다이오드-연결을 형성하게 된다.
스위치(S2, S4b, S5)가 턴-온되고, 스위치(S3, S6)가 턴-오프되는 경우, 트랜지스터(M1)는 게이트와 드레인이 연결되어 다이오드-연결을 형성하고, 전류는 트랜지스터(M1)를 경유하여 제 1 전원(VDD1)으로부터 샘플/홀드 회로의 입력단으로 흐른다. 이때, 커패시터(Ch)에는 트랜지스터(M1)에 흐르는 전류에 대응하는 소스-게이트간 전압이 충전된다. 이 때, 샘플/홀드회로는 데이터의 샘플링 동작을 수행하게 된다.
여기서 스위치(S2, S3, S4b, S5, S6)가 모두 턴-오프되면 샘플/홀드 회로는 대기 상태가 된다. 상기 대기 상태는 역다중화 장치의 또 다른 샘플/홀드 회로가 샘플링 동작을 수행하는 동안 대기하는 상태이다.
스위치(S2, S4b, S5)가 턴-오프되고, 스위치(S3, S6)가 턴-온되면, 상기 커패시터(Ch)에 충전된 소스-게이트 전압에 대응하는 전류가 출력단에 일정하게 유지된다. 이때 샘플/홀드 회로는 홀딩 동작을 수행하게 되고, 데이터를 공급한다.
도 5에 도시된 제 1 실시예와 마찬가지로, 본 발명의 제 3 실시예에 따른 샘플/홀드 회로도 역시 트랜지스터(M1)를 NMOS 형태로 구현하고 제 1 전원(VDD1)과 제 2 전원(VSS2)의 상대적 전압레벨을 서로 바꾸면 입력단이 전류 싱크 형태이고, 출력단이 전류 소스 형태인 샘플/홀드 회로를 구현할 수 있다.
또한, 스위치(S2, S3, S4b, S5, S6)에 사용되는 트랜지스터의 극성을 바꿈으로써 다양한 특징을 갖는 회로를 구현할 수 있다.
도 13은 본 발명의 제 3 실시예에 따른 샘플/홀드 회로에서 스위치(S3, S6)의 스위치를 NMOS 트랜지스터로 구현한 회로를 도시한 것이다.
도 13에 도시된 샘플/홀드 회로는 본 발명의 제 3 실시예에서 스위치(S2, S4b, S5)를 PMOS 트랜지스터로 구현하고, 스위치(S3, S6)를 NMOS 트랜지스터로 구현한 실시예이다.
도 9에 도시된 실시예와 마찬가지로, 도 13에 도시된 실시예 역시 트랜지스터(M2, M4b, M5)와 트랜지스터(M3b, M6b)의 극성이 상이하기 때문에, 대기 상태 없이 샘플링, 홀딩 동작만 수행하는 경우에는 제어신호(A)와 제어신호(B)를 하나의 신호로 하여 동작을 수행할 수 있다.
또한, 도 13에 도시된 샘플/홀드 회로와 같이 트랜지스터(M3b)를 NMOS 트랜지스터로 구현하는 경우 더 넓은 전류 범위에서 균일한 출력을 낼 수 있다는 것은 도 7a 및 도 7b의 그래프로부터 용이하게 알 수 있다.
또한, 도 13에 도시된 샘플/홀드 회로는 제 2 실시예와 달리 커패시터의 일단이 트랜지스터(M4b)의 소스에만 연결되어 있으므로, 기생 커패시턴스의 영향이 제 2 실시예에 비해 작다.
도면에는 도시되지 않았지만 본 발명의 제 3 실시예의 샘플/홀드 회로의 스위치(S2, S3, S4b, S5, S6)의 채널 극성은 다양한 회로 특성을 나타낼 수 있도록 다양하게 변형될 수 있다. 예를 들어, 트랜지스터(M1)와 트랜지스터(M6b)가 동일한 채널 극성의 트랜지스터로 구현된다면 문턱 전압과 같은 TFT 특성의 편차를 줄일 수 있다.
이상 설명한 다양한 실시예에서 알 수 있듯이, 당해 기술에 대하여 통상의 지식을 가진 자는 본 발명의 특징으로부터 구동 전류 범위 및 제조 복잡성의 관계를 적절히 고려하여 원하는 샘플/홀드 회로를 제작할 수 있을 것이다.
즉, 본 발명의 취지와 그에 따른 제1 , 제 2, 제 3 실시예에서의 스위치와 트랜지스터(M1)의 극성을 적절히 바꾸어 조합함으로써 다양한 특성을 갖는 샘플/홀드 회로를 구현할 수 있으며, 이는 모두 본 발명의 범주 안에 포함되는 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명의 구성에 따라, 데이터 드라이버에 접속되는 역다중화기는 샘플/홀드 회로로 구성되므로, 픽셀에 데이터를 기입하는 시간을 줄일 필요가 없어 고해상도의 디스플레이를 구현할 수 있다.
또한, 전술한 본 발명의 구성에 의한 샘플/홀드 회로는 전류 소스 형태의 입력단과 전류 싱크 형태의 출력단을 가지므로, 출력단이 전류 싱크 형태의 데이터 드라이버와 함께 사용될 수 있으므로, 비용이 감소되고 데이터 드라이버의 범용성을 보장할 수 있는 효과를 가진다.
또한, 전류 싱크 형태의 출력단을 가지는 데이터 드라이버를 사용할 수 있으므로 출력 전류의 균일성을 확보할 수 있는 효과를 더 구비한다.
도 1은 전류의 역다중화가 필요한 전류 구동 디스플레이 장치의 예로서 AMOLED 디스플레이 장치를 도시한 것이다.
도 2는 종래 기술의 역다중화기에 사용되는 아날로그 스위치를 도시하고 있다.
도 3은 또 다른 종래 기술을 이용하는 전류 구동 디스플레이 장치를 도시하고 있다.
도 4a 내지 도 4d는 샘플/홀드 회로를 이용한 역다중화 동작을 도시한 것이다.
도 5는 본 발명의 제 1 실시예에 따른 샘플/홀드 회로를 도시한 것이다.
도 6은 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치들을 PMOS 트랜지스터로 구현한 예이다.
도 7a 및 도 7b는 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치(S3)를 각각 PMOS 트랜지스터와 NMOS 트랜지스터로 구현한 경우에 홀딩동작시 동작점을 도시하는 그래프이다.
도 8은 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치(S3)를 NMOS트랜지스터로 구현한 회로를 도시한 것이다.
도 9는 본 발명의 제 1 실시예에 따른 샘플/홀드 회로의 스위치(S3, S6)를 NMOS 트랜지스터로 구현한 예를 도시한 것이다.
도 10은 본 발명의 제 2 실시예에 따른 샘플/홀드 회로를 도시한 것이다.
도 11은 본 발명의 제 2 실시예에 따른 샘플/홀드 회로의 스위치(S3, S6)를 NMOS 트랜지스터로 구현한 회로를 도시한 것이다.
도 12는 본 발명의 제 3 실시예에 따른 샘플/홀드 회로를 도시한 것이다.
도 13은 본 발명의 제 3 실시예에 따른 샘플/홀드 회로의 스위치(S3, S6)를 NMOS 트랜지스터로 구현한 회로를 도시한 것이다.

Claims (25)

  1. 전류 샘플/홀드 회로에 있어서,
    제 1 트랜지스터와;
    제 1 제어 신호에 의하여 상기 제 1 트랜지스터가 다이오드 연결을 형성하도록 상기 제 1 트랜지스터와 전기적으로 연결된 제 1 스위치와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 게이트간 전압이 충전되도록 상기 제 1 트랜지스터와 전기적으로 연결된 커패시터와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인으로 데이터를 입력하는 제 2 스위치와;
    제 2 제어 신호 및 상기 커패시터에 충전된 전압을 이용하여 상기 제 1 트랜지스터의 소스로 데이터를 출력하는 제 3 스위치를 포함하는 샘플/홀드 회로.
  2. 제 1 항에 있어서,
    제 3 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 제 1 전원을 접속시키는 제 4 스위치와;
    제 4 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인과 제 2 전원을 접속시키는 제 5 스위치를 더 포함하는 샘플/홀드 회로.
  3. 제 2 항에 있어서,
    상기 제 1 트랜지스터는 PMOS 트랜지스터이고, 상기 제 1 전원이 상기 제 2 전원보다 높은 전압을 가지는 샘플/홀드 회로.
  4. 제 2 항에 있어서,
    상기 제 1 트랜지스터는 NMOS 트랜지스터이고 상기 제 1 전원이 제 2 전원보다 낮은 전압을 가지는 샘플/홀드 회로.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1, 2, 4 스위치는 채널 극성이 서로 동일한 트랜지스터이며, 상기 제 3, 5 스위치는 채널 극성이 서로 동일한 트랜지스터인 샘플/홀드 회로.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 제 4 스위치는 상기 제 1 트랜지스터와 채널 극성이 동일한 트랜지스터이며, 상기 제 5 스위치는 상기 제 1 트랜지스터와 채널 극성이 상이한 트랜지스터인 샘플/홀드 회로.
  7. 제 6 항에 있어서,
    상기 제 3 스위치는 상기 제 4 스위치와 채널 극성이 동일한 트랜지스터인 샘플/홀드 회로.
  8. 제 6 항에 있어서,
    상기 제 1 , 2 스위치는 상기 제 5 스위치와 채널 극성이 동일한 트랜지스터인 샘플/홀드 회로.
  9. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 제어 신호와 상기 제 4 제어 신호는 소정 기간 동안 반전된 값을 가지는 구간이 존재하는 샘플/홀드 회로.
  10. 제 9 항에 있어서,
    상기 제 5 스위치는 상기 제 3 스위치와 채널 극성이 상이한 트랜지스터인 샘플/홀드 회로.
  11. 제 5 항에 있어서,
    상기 제 3 제어 신호가 상기 제 1 제어 신호와 일치하고, 상기 제 4 제어 신호가 상기 제 2 제어 신호와 일치하는 샘플/홀드 회로.
  12. 제 11 항에 있어서,
    상기 제 1, 2, 4 스위치와 상기 제 3, 5 스위치는 채널 극성이 서로 상이한 트랜지스터인 샘플/홀드 회로.
  13. 제 11 항에 있어서
    상기 제 1 제어 신호와 상기 제 2 제어 신호가 소정 기간 동안 서로 반전된 값을 가지는 구간이 존재하는 샘플/홀드 회로.
  14. 전류를 샘플/홀드하는 방법에 있어서,
    제 1 트랜지스터를 다이오드 연결시키고 입력전류가 제 1 트랜지스터의 드레인 단자로부터 제 1 트랜지스터를 통해 제 1 전원으로 흐르도록 하는 제 1 스위칭 단계;
    상기 제 1 트랜지스터의 소스와 게이트에 전기적으로 연결된 커패시터에 상기 입력 전류에 대응하는 소스-게이트 전압을 충전하는 단계; 및
    상기 커패시터에 충전된 소스-게이트 전압에 대응하는 출력 전류가 제 2 전원으로부터 상기 제 1 트랜지스터를 통해 상기 제 1 트랜지스터의 소스 단자로 흐르도록 하는 제 2 스위칭 단계를 포함하는 샘플/홀드 방법.
  15. 전류를 역다중화하는 장치에 있어서,
    소정 개수의 샘플/홀드 회로들을 포함하는 샘플/홀드 회로 그룹으로서, 상기 각 그룹은 각각 하나의 입력단과 출력단을 가지고, 각 그룹의 입력단은 서로 전기적으로 연결되어 있는, 상기 적어도 하나의 샘플/홀드 회로 그룹을 포함하고,
    상기 각 그룹내에서 샘플/홀드 회로들의 입력단과 출력단은 입력단끼리, 출력단 끼리 각각 전기적으로 연결되어 소정 순서에 따라 순차적으로 전류를 샘플링 및 홀딩하며,
    상기 각 그룹에서 동일 순서에 배치된 샘플/홀드 회로는 서로 순차적으로 전류를 샘플링하여 동시에 홀딩하는 역다중화 장치.
  16. 제 15 항에 있어서,
    상기 샘플/홀드 회로는,
    제 1 트랜지스터와;
    제 1 제어 신호에 의하여 상기 제 1 트랜지스터가 다이오드 연결을 형성하도록 상기 제 1 트랜지스터와 전기적으로 연결된 제 1 스위치와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 게이트간 전압이 충전되도록 상기 제 1 트랜지스터와 전기적으로 연결된 커패시터와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인으로 데이터를 입력하는 제 2 스위치와;
    제 2 제어 신호 및 상기 커패시터에 충전된 전압을 이용하여 상기 제 1 트랜지스터의 소스로 데이터를 출력하는 제 3 스위치를 포함하는, 역다중화 장치.
  17. 제 16 항에 있어서,
    상기 샘플/홀드 회로는,
    제 3 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 제 1 전원을 접속시키는 제 4 스위치와;
    제 4 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인과 제 2 전원을 접속시키는 제 5 스위치를 더 포함하는, 역다중화 장치.
  18. 제 15 항에 있어서,
    1:N 역다중화 기능을 할 때, N개의 그룹으로 구성되며, 각 그룹의 출력단은 서로 독립적인 역다중화 장치.
  19. 디스플레이 장치에 있어서,
    데이터 전류 드라이버와
    상기 데이터 전류 드라이버의 출력단과 접속되며, 데이터 전류를 샘플링 및 홀딩하는 복수개의 샘플/홀드 회로와
    상기 샘플/홀드 회로의 출력단과 접속된 데이터 라인과
    상기 데이터 라인과 접속된 픽셀 회로를 포함하고,
    상기 샘플/홀드 회로의 입력단 및 출력단의 전류 싱크/소스 형태는 서로 상이한 디스플레이 장치.
  20. 제 19 항에 있어서,
    상기 샘플/홀드 회로는,
    제 1 트랜지스터와;
    제 1 제어 신호에 의하여 상기 제 1 트랜지스터가 다이오드 연결을 형성하도록 상기 제 1 트랜지스터와 전기적으로 연결된 제 1 스위치와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 게이트간 전압이 충전되도록 상기 제 1 트랜지스터와 전기적으로 연결된 커패시터와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인으로 데이터를 입력하는 제 2 스위치와;
    제 2 제어 신호 및 상기 커패시터에 충전된 전압을 이용하여 상기 제1 트랜지스터의 소스로 데이터를 출력하는 제 3 스위치를 포함하는, 디스플레이 장치.
  21. 제 20 항에 있어서,
    상기 샘플/홀드 회로는,
    제 3 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 제 1 전원을 접속시키는 제 4 스위치와;
    제 4 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인과 제 2 전원을 접속시키는 제 5 스위치를 더 포함하는, 디스플레이 장치.
  22. 제 19 항에 있어서,
    상기 데이터 전류 드라이버는 전류 싱크 형태의 출력단을 포함하며,
    상기 픽셀회로는 전류 소스 형태의 입력단을 포함하는 디스플레이 장치.
  23. 디스플레이 장치에 있어서,
    데이터 전류 드라이버와 상기 데이터 전류드라이버의 출력단과 접속되며, 상기 데이터 전류를 역다중화하는 역다중화부와 상기 역다중화부의 출력단과 접속된 데이터 라인과 상기 데이터 라인과 접속된 픽셀회로를 포함하고,
    상기 역다중화부는,
    소정 개수의 샘플/홀드 회로들을 포함하는 샘플/홀드 회로 그룹으로서, 상기 각 그룹은 각각 하나의 입력단과 출력단을 가지고, 각 그룹의 입력단은 서로 전기적으로 연결되어 있는, 상기 적어도 하나의 샘플/홀드 회로 그룹을 포함하고,
    출력단끼리 내에서 샘플/홀드 회로들의 입력단과 출력단은 입력단끼리, 출력단끼리 각각 전기적으로 연결되어 소정 순서에 따라 순차적으로 전류를 샘플링 및 홀딩하며,
    상기 각 그룹에서 동일 순서에 배치된 샘플/홀드 회로는 서로 순차적으로 전류를 샘플링하여 동시에 홀딩하는, 디스플레이 장치.
  24. 제 23 항에 있어서,
    상기 샘플/홀드 회로는,
    제 1 트랜지스터와;
    제 1 제어 신호에 의하여 상기 제 1 트랜지스터가 다이오드 연결을 형성하도록 상기 제 1 트랜지스터와 전기적으로 연결된 제 1 스위치와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 게이트간 전압이 충전되도록 상기 제 1 트랜지스터와 전기적으로 연결된 커패시터와;
    상기 제 1 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인으로 데이터를 입력하는 제 2 스위치와;
    제 2 제어 신호 및 상기 커패시터에 충전된 전압을 이용하여 상기 제1 트랜지스터의 소스로 데이터를 출력하는 제 3 스위치를 포함하는, 디스플레이 장치.
  25. 제 24 항에 있어서,
    상기 샘플/홀드 회로는,
    제 3 제어 신호에 의하여 상기 제 1 트랜지스터의 소스와 제 1 전원을 접속시키는 제 4 스위치와;
    제 4 제어 신호에 의하여 상기 제 1 트랜지스터의 드레인과 제 2 전원을 접속시키는 제 5 스위치를 더 포함하는, 디스플레이 장치.
KR10-2003-0069646A 2003-10-07 2003-10-07 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 Expired - Fee Related KR100515300B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0069646A KR100515300B1 (ko) 2003-10-07 2003-10-07 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
JP2004276106A JP3850425B2 (ja) 2003-10-07 2004-09-22 電流サンプル／ホールド回路，電流サンプル／ホールド方法，これを利用した逆多重化装置，および，ディスプレイ装置
US10/954,804 US7636075B2 (en) 2003-10-07 2004-09-29 Current sample and hold circuit and method and demultiplexer and display device using the same
CNB2004100951111A CN100377192C (zh) 2003-10-07 2004-09-30 电流采样和保持电路及方法以及解多路复用器及显示设备
US12/615,206 US20100053128A1 (en) 2003-10-07 2009-11-09 Current sample and hold circuit and method and demultiplexer and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0069646A KR100515300B1 (ko) 2003-10-07 2003-10-07 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050033767A KR20050033767A (ko) 2005-04-13
KR100515300B1 true KR100515300B1 (ko) 2005-09-15

Family

ID=34386764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0069646A Expired - Fee Related KR100515300B1 (ko) 2003-10-07 2003-10-07 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치

Country Status (4)

Country Link
US (2) US7636075B2 (ko)
JP (1) JP3850425B2 (ko)
KR (1) KR100515300B1 (ko)
CN (1) CN100377192C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0308758D0 (en) * 2003-04-16 2003-05-21 Koninkl Philips Electronics Nv Protected power devices
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
KR101177114B1 (ko) * 2005-06-27 2012-08-24 엘지디스플레이 주식회사 전류샘플홀드회로 및 이를 포함하는 표시장치
KR100749487B1 (ko) * 2005-08-26 2007-08-14 삼성에스디아이 주식회사 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
KR100739638B1 (ko) * 2005-08-26 2007-07-13 삼성에스디아이 주식회사 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
JP2007206392A (ja) * 2006-02-02 2007-08-16 Epson Imaging Devices Corp 電気光学装置、電気光学装置の駆動方法、および電子機器
TWI366811B (en) * 2006-06-05 2012-06-21 Himax Tech Inc Amoled panel
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
JP6064313B2 (ja) 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
TWI646782B (zh) * 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
JP2017111844A (ja) * 2015-12-16 2017-06-22 ソニー株式会社 サンプルホールド回路、および表示装置
US10497455B2 (en) 2017-08-14 2019-12-03 Silicon Laboratories Inc. Apparatus for sampling electrical signals with reduced leakage current and associated methods
US10515708B2 (en) * 2017-08-14 2019-12-24 Silicon Laboratories Inc. Apparatus for sampling electrical signals with improved hold time and associated methods
US11264111B2 (en) 2017-08-14 2022-03-01 Silicon Laboratories Inc. Reduced-leakage apparatus for sampling electrical signals and associated methods
US10291226B1 (en) 2018-09-27 2019-05-14 IQ-Analog Corporation Sample-and-hold circuit with enhanced noise limit
CN111710291B (zh) * 2020-07-06 2023-11-10 天津中科新显科技有限公司 一种适用于多电源的电流型像素驱动电路及方法
CN112596462B (zh) * 2020-12-22 2022-04-22 深圳市英威腾电气股份有限公司 基于信号类型的输出方法、装置及系统
CN112951176B (zh) * 2021-04-20 2022-09-06 合肥京东方显示技术有限公司 一种数据采样器、驱动电路、显示面板及显示设备
CN113380174B (zh) * 2021-06-09 2023-06-27 武汉天马微电子有限公司 显示面板及显示装置
EP4106198B1 (en) * 2021-06-18 2024-12-04 Socionext Inc. Sampling switch circuits

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371000A (ja) * 1986-09-12 1988-03-31 Yokogawa Electric Corp トラツク・ホ−ルド回路
US5162670A (en) * 1990-01-26 1992-11-10 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
JP2944302B2 (ja) * 1992-05-27 1999-09-06 株式会社沖エル・エス・アイ・テクノロジ関西 サンプリング回路
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
JP3441320B2 (ja) * 1996-11-28 2003-09-02 株式会社東芝 電流増幅装置およびこれを用いた電流モードのアナログ−ディジタル変換器
JP3361944B2 (ja) * 1996-12-18 2003-01-07 凸版印刷株式会社 サンプリングホールド回路
JPH10307564A (ja) * 1997-05-07 1998-11-17 Sony Corp 液晶表示装置のデータ線駆動回路
KR100430091B1 (ko) 1997-07-10 2004-07-15 엘지.필립스 엘시디 주식회사 액정표시장치
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP2000039926A (ja) 1998-07-24 2000-02-08 Canon Inc 電流出力回路
TW526455B (en) * 1999-07-14 2003-04-01 Sony Corp Current drive circuit and display comprising the same, pixel circuit, and drive method
GB9925060D0 (en) * 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP3793016B2 (ja) * 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
JP2002368592A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd サンプル・ホールド回路
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
US6927618B2 (en) * 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP3930729B2 (ja) 2001-11-30 2007-06-13 富士通株式会社 半導体装置並びにこれを用いたフラットパネル表示装置及びそのデータドライバ
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100649243B1 (ko) 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
WO2004034369A1 (ja) * 2002-10-09 2004-04-22 Mitsubishi Denki Kabushiki Kaisha 定電流回路、駆動回路および画像表示装置
KR100905330B1 (ko) 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100914781B1 (ko) 2002-12-16 2009-09-01 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100611508B1 (ko) * 2005-01-31 2006-08-11 삼성전자주식회사 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로

Also Published As

Publication number Publication date
CN1606058A (zh) 2005-04-13
JP2005117645A (ja) 2005-04-28
US20100053128A1 (en) 2010-03-04
CN100377192C (zh) 2008-03-26
KR20050033767A (ko) 2005-04-13
JP3850425B2 (ja) 2006-11-29
US7636075B2 (en) 2009-12-22
US20050073488A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100515300B1 (ko) 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
CN111986600B (zh) 扫描驱动器和具有其的显示装置
KR100578911B1 (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100709280B1 (ko) 시프트 레지스터 회로
US8040300B2 (en) Demultiplexer and display device using the same
US7468718B2 (en) Demultiplexer and display device using the same
TW200302410A (en) Electric circuit
CN102654978A (zh) 反相器电路和显示单元
KR20050052249A (ko) 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100529075B1 (ko) 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
JP2792511B2 (ja) 表示ドライバ
US7145531B2 (en) Electronic circuit, electronic device, electro-optical apparatus, and electronic unit
US8368671B2 (en) Display device driving circuit with independently adjustable power supply voltage for buffers
KR100627419B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
CN101471030B (zh) 显示装置
KR100739638B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
KR100749487B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
JP2005094221A (ja) ソースフォロワ回路およびそれを備える表示装置
CN1937021A (zh) 显示设备的驱动电路和驱动方法
KR100627418B1 (ko) 유기 발광 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031007

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050908

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050909

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080826

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100826

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110829

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705