[go: up one dir, main page]

KR100566813B1 - 일렉트로 루미네센스 셀 구동회로 - Google Patents

일렉트로 루미네센스 셀 구동회로 Download PDF

Info

Publication number
KR100566813B1
KR100566813B1 KR1020000005453A KR20000005453A KR100566813B1 KR 100566813 B1 KR100566813 B1 KR 100566813B1 KR 1020000005453 A KR1020000005453 A KR 1020000005453A KR 20000005453 A KR20000005453 A KR 20000005453A KR 100566813 B1 KR100566813 B1 KR 100566813B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
data line
cell
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020000005453A
Other languages
English (en)
Other versions
KR20010077572A (ko
Inventor
배성준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000005453A priority Critical patent/KR100566813B1/ko
Priority to US09/918,827 priority patent/US6570338B2/en
Publication of KR20010077572A publication Critical patent/KR20010077572A/ko
Priority to US10/835,579 priority patent/USRE43354E1/en
Application granted granted Critical
Publication of KR100566813B1 publication Critical patent/KR100566813B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 그레이 스케일 레벨들을 구분하기 위한 화소신호의 전류 차를 증가시키기에 적합한 EL 셀 구동회로에 관한 것이다.
본 발명의 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀과; 일렉트로 루미네센스 셀, 공급전압라인 및 화소신호을 충전하기 위한 충전소자 사이에 접속되는 제 1트랜지스터를 구비함과 아울러 데이터라인으로부터 공급되는 화소신호에 대응되어 일렉트로 루미네센스 셀로 전류를 공급하기 위한 공급회로와; 데이터라인 및 공급전압라인 사이에서 제 1트랜지스터와 커렌트 미러로 접속되는 제 2트랜지스터를 구비함과 아울러 상기 공급회로에서 일렉트로 루미네센스 셀로 흐르는 전류를 제어하기 위한 제어회로를 구비하며; 제 1트랜지스터의 게이트단자 및 제 2트랜지스터의 게이트단자는 충전소자에 접속된다.

Description

일렉트로 루미네센스 셀 구동회로{Circuit for Electro Luminescence Cell}
도 1은 종래의 일렉트로 루미네센스 셀을 구동하는 회로도.
도 2는 도 1에 도시된 게이트 라인 및 게이트 바 라인에 인가되는 구동파형을 나타내는 파형도.
도 3은 본 발명의 실시 예에 따른 엘렉트로 루미네센스 셀의 구동 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
C1 : 캐패시터 ELC : EL 셀
MP1 내지 MP4 : 제1 내지 제4 PMOS TFT
본 발명은 일렉트로 루미네센스(Electro Luminescence; 이하 "EL"이라 함) 패널에 관한 것으로, 특히 EL 패널 상에 매트릭스 형태로 배열되어진 EL 셀들 각각을 구동하기 위한 EL 셀 구동회로에 관한 것이다.
통상의 EL 패널은 전기적 신호를 빛의 에너지로 변환함으로써 비디오(또는 영상) 신호에 상응하는 화상을 표시하게 된다. 이러한 EL 패널은 게이트 라인들 및 데이터 라인들의 교차부들 각각에 배열되어진 EL 셀들을 구비한다. EL 셀들 각 각은 데이터 라인으로부터의 화소 신호에 응답하여 그 화소 신호의 크기에 상응하는 빛을 발생하게 된다. EL 셀 각각에 화소 신호를 안정되게 인가하기 위하여, EL 패널은 라인 단위로 순차적으로 스캔되게 되는 셀 구동회로들을 가지게 된다. 이들 EL 셀 구동회로들 각각은 게이트 라인 상의 제어신호에 응답하여 데이터 라인 상의 화소신호를 샘플링한 다음 프레임 기간 동안 홀딩하여 화소 신호가 EL 셀에 안정되게 인가되게 한다.
이와 같은 화소신호의 샘플링 및 홀딩 동작을 수행하는 통상의 EL 셀 구동회로는 도1에 도시된 바와 같이, 기저전압라인에 접속되어진 EL 셀(ELC), 제1 및 제2 노드(N1,N2) 사이에 접속되어진 제1 PMOS 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)(MP1)와, 게이트 라인(GL), 제2 노드(N2) 및 EL 셀(ELC) 사이에 접속되어진 제2 PMOS TFT(MP2)와, 제1 및 제2 노드(N1,N2) 사이에 접속되어진 캐패시터(C1)를 구비한다.
캐패시터(C1)는 데이터 라인(DL)으로부터 화소신호가 인가될 때, 화소신호의 전압을 충전하여 그 충전되어진 화소전압을 제1 PMOS TFT(MP1)의 게이트 전극들에 공통적으로 공급한다. 제1 PMOS TFT(MP1)는 캐패시터(C1)에 충전되어진 화소전압에 의해 턴-온됨으로써 공급전압라인(VDDL)으로부터 제1 노드(N1)를 경유하여 공급되는 공급전압(VDD)이 EL 셀(ELC)에 공급되게 한다. 이때, 제1 PMOS TFT(MP1)는 화소신호의 전압레벨 따라 EL 셀(ELC)에 공급되는 전류 량을 조절한다. 즉, 캐패시터(C1)에 충전된 화소전압이 제1 PMOS TFT(MP1)의 게이트 전극에 공급될 때, 제1 PMOS TFT(MP1)의 소스 전극과 게이트 전극은 화소신호의 전압레벨만큼의 전압 차(Vgs)를 나타내며 이 전압 차(Vgs)에 따라 제1 PMOS TFT(MP1)의 소스 전극으로부터 드레인 전극으로 흐르는 전류(Ids)가 조절됨으로써 제1 PMOS TFT(MP1)는 EL 셀(ELC)에 공급되는 전류 량을 조절한다. 그러면, EL 셀(ELC)은 제1 PMOS TFT(MP1)로부터 인가되는 전류 량에 상응하는 량의 빛을 발생하게 된다. 제2 PMOS TFT(MP2)는 게이트 라인(GL)으로부터 인가되는 도2에 도시된 바와 같은 게이트 신호(GLS)에 응답하여 제2 노드(N2)를 EL 셀(ELC)에 선택적으로 접속시킨다. 이를 상세히 하면, 제2 PMOS TFT(MP2)는 게이트 신호(GLS)가 로우논리로 인에이블되는 기간에 제2 노드(N2)를 EL 셀(ELC)에 접속시켜 화소신호가 캐피시터(C1)에 충전될 수 있게 한다. 다시 말하여, 제2 PMOS TFT(MP2)는 게이트 라인(GL) 상의 게이트 신호(GLS)가 인에이블 되는 기간에 캐패시터(C1)의 전류 통로를 형성시키게 된다. 캐패시터(C1)는 게이트가 인에이블되는 기간에 화소신호를 충전하여 제1 PMOS TFT(MP1)의 게이트 전극 상의 전압이 드레인 전극 상의 전압 보다 충전되어진 화소신호의 전압레벨 만큼 낮아지게 한다. 이에 따라, 제1 PMOS TFT(MP1)는 화소신호의 전압레벨에 따라 채널 폭을 조절하여 제1 노드(N1)로부터 EL 셀(ELC) 쪽으로 흐르는 전류 량을 결정하게 된다.
또한, 통상의 EL 셀 구동회로는 게이트 라인(GL) 상의 게이트 신호에 응답하는 제3 PMOS TFT(MP3)와, 게이트 바 라인(/GL)으로부터의 반전된 게이트 신호(/GLS)에 응답하는 제4 PMOS TFT(MP4)를 추가로 구비한다.
제3 PMOS TFT(MP3)는 로우논리의 게이트신호가 게이트 라인(GL)으로부터 공급되는 기간에 턴-온되어 제1 노드(N1)에 접속되어진 캐패시터(C1) 및 제1 PMOS TFT(MP1)의 소오스 전극이 데이터 라인(DL)에 접속되게 한다. 이를 상세히 하면, 제3 PMOS TFT(MP3)는 로우논리의 게이트 신호(GLS)에 응답하여 데이터 라인(DL) 상의 화소 신호를 제1 노드(N1) 쪽으로 전송하는 역할을 하게 된다. 결과적으로, 제3 PMOS TFT(MP3)는 게이트 라인(GL) 상의 게이트 신호가 로우논리를 유지하는 기간 턴-온 되어 화소신호가 제1 및 제2 노드(N1,N2) 사이에 접속되어진 캐패시터(C1)에 충전되게 한다. 제4 PMOS TFT(MP4)는 게이트 바 라인(/GL)으로부터 로우논리의 반전된 게이트 신호(/GLS)가 자신의 게이트 전극 쪽으로 공급되는 기간에 턴-온되어 캐패시터(C1) 및 제1 PMOS TFT(MP1)의 소오스 전극이 접속되어진 제1 노드(N1)를 공급전압라인(VDDL)에 접속시킨다. 제4 PMOS TFT(MP4)가 턴-온 되어진 기간에 공급전압라인(VDDL) 상의 공급전압(VDD)은 제1 노드(N1) 및 제1 PMOS TFT(MP1)를 경유하여 EL 셀(ELC)에 공급됨으로써, EL 셀(ELC)이 화소신호의 전압레벨에 따른 량의 빛을 발생하게 한다.
이러한 통상의 EL 셀 구동회로에서는, 게이트 라인(GL) 상의 게이트 신호가 로우논리로 인에이블되는 기간에 제1 PMOS TFT(MP1)에 흐르는 화소신호의 전류 량에 의해 제1 PMOS TFT(MP1)를 경유하여 EL 셀(ELC)에 공급되는 전류 량이 결정되기 때문에 최대 휘도를 얻기에 필요한 최대 전류 량(즉, 화소신호의 전류 마진)이 적을 수밖에 없다. 이로 인하여, 영상신호의 그레이 스케일 레벨간의 전류 차가 수 ㎂ 정도로 매우 적게 된다. 그러나, EL 패널 상에 배열되어진 EL 셀들에 화소신호의 전류를 수㎂ 정도로 정밀하게 조절하기 위한 패널 구동 IC(Integrated Circuit) 칩은 현실적으로 제작되기 매우 곤란한 실정이다. 결과적으로, 통상의 EL 셀 구동회로는 EL 패널에 적용되기 곤란하였을 뿐만 아니라 EL 패널도 그레이 스케일의 화상을 표시하기 곤란하였다.
따라서, 본 발명의 목적은 그레이 스케일 레벨들을 구분하기 위한 화소신호의 전류 차를 증가시키기에 적합한 EL 셀 구동회로를 제공함에 있다.
본 발명의 다른 목적은 그레이 스케일의 화상을 표시하기에 적합한 EL 패널을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀과; 일렉트로 루미네센스 셀, 공급전압라인 및 화소신호을 충전하기 위한 충전소자 사이에 접속되는 제 1트랜지스터를 구비함과 아울러 데이터라인으로부터 공급되는 화소신호에 대응되어 일렉트로 루미네센스 셀로 전류를 공급하기 위한 공급회로와; 데이터라인 및 공급전압라인 사이에서 제 1트랜지스터와 커렌트 미러로 접속되는 제 2트랜지스터를 구비함과 아울러 상기 공급회로에서 일렉트로 루미네센스 셀로 흐르는 전류를 제어하기 위한 제어회로를 구비하며; 제 1트랜지스터의 게이트단자 및 제 2트랜지스터의 게이트단자는 충전소자에 접속된다.
본 발명의 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀과; 일렉트로 루미네센스 셀 및 공급전압라인 사이에 접속되고 자신의 게이트단자가 픽셀신호에 대응되는 전압을 공급받는 제 1트랜지스터를 구비함과 아울러 데이터라인으로부터 공급되는 화소신호에 대응되어 일렉트로 루미네센스 셀로 전류를 공급하기 위한 공급회로와; 데이터라인 및 공급전압라인 사이에 접속되고 자신의 게이트단자가 제 1트랜지스터의 게이트단자에 접속되는 제 2트랜지스터를 구비함과 아울러 공급회로에서 일렉트로 루미네센스 셀로 흐르는 전류를 제어하기 위한 제어회로와; 제 1트랜지스터 및 제 2트랜지스터의 게이트단자와 공급전압라인 사이에 접속되는 충전소자를 구비한다.
본 발명의 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀과; 커렌트 미러로 접속되는 제 1 및 제 2트랜지스터와; 제 1 및 제 2트랜지스터의 게이트단자에 접속되는 충전소자를 구비하며; 제 1트랜지스터는 화소신호에 대응되어 일렉트로 루미네센스 셀로 전류를 공급하고, 제 2트랜지스터는 제 1트랜지스터에서 일렉트로 루미네센스 셀로 흐르는 전류를 제어한다.
본 발명의 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀과; 화소신호에 대응되어 일렉트로 루미네센스 셀로 전류를 공급하기 위한 제 1트랜지스터와, 제 1트랜지스터와 커렌트미러로 접속됨과 아울러 제 1트랜지스터에서 일렉트로 루미네센스 셀로 흐르는 전류를 제어하는 제 2트랜지스터를 구비하며, 제 1트랜지스터 및 제 2트랜지스터는 상이한 채널 폭/길이를 갖는다.
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도3을 참조하여 상세히 설명하기로 한다.
도3은 본 발명의 실시 예에 따른 EL 셀 구동회로를 도시한다. 도3에 도시된 EL 셀 구동회로는 기저전압라인(GNDL)에 접속되어진 EL 셀(ELC), 제1 노드(N1) 및 공급전압라인(VDDL) 사이에 전류 미러를 형성하게 접속되어진 제1 및 제2 PMOS TFT(MP1,MP2)와, 이들 제1 및 제2 PMOS TFT(MP1,MP2)의 게이트 전극들이 공통적으로 접속되어진 제2 노드(N2)와 공급전압라인(VDDL) 사이에 접속되어진 캐패시터(C1)를 구비한다.
캐패시터(C1)는 데이터 라인(DL)으로부터 화소신호가 인가될 때, 화소신호의 전압과 공급전압라인(VDDL) 상의 공급전압(VDD)과의 차이에 상응하는 차전압을 충전하여 그 차전압을 제1 및 제2 PMOS TFT(MP1,MP2)의 게이트 전극들에 공통적으로 공급한다. 제1 PMOS TFT(MP1)는 캐패시터(C1)에 충전되어진 차전압에 의해 턴-온됨으로써 공급전압라인(VDDL) 상의 공급전압(VDD)이 EL 셀(ELC)에 공급되게 한다. 이때, 제1 PMOS TFT(MP1)는 화소신호의 전압레벨 따라 EL 셀(ELC)에 공급되는 전류 량을 조절한다. 즉, 캐패시터(C1)에 충전된 화소전압이 제1 PMOS TFT(MP1)의 게이트 전극에 공급될 때, 제1 PMOS TFT(MP1)의 소스 전극과 게이트 전극은 화소신호의 전압레벨만큼의 전압 차(Vgs)를 나타내며 이 전압 차(Vgs)에 따라 제1 PMOS TFT(MP1)의 소스 전극으로부터 드레인 전극으로 흐르는 전류(Ids)가 조절됨으로써 제1 PMOS TFT(MP1)는 EL 셀(ELC)에 공급되는 전류 량을 조절한다. 그러면, EL 셀(ELC)은 공급전압라인(VDDL)으로부터 제1 PMOS TFT(MP1)를 경유하여 인가되는 전류량에 상응하는 량의 빛을 발생하게 된다. 한편, 제2 PMOS TFT(MP2)는 데이터 라인(DL)으로부터 화소신호가 인가될 때, 공급전압라인(VDDL)으로부터 자신을 경유하여 데이터 라인(DL) 쪽으로 흐르는 전류량을 조절하여 제1 PMOS TFT(MP1)를 통해 EL 셀(ELC) 쪽으로 흐르게 될 전류량을 결정하게 된다.
이렇게 제1 PMOS TFT(MP1)를 통해 흐르는 전류량을 결정하는 제2 PMOS TFT(MP2)는 제1 PMOS TFT(MP1)의 채널 폭/길이 보다 수배 내지 수십배 정도 크게 형성된다. 이들 제1 및 제2 PMOS TFT(MP1,MP2)의 채널 폭/길이의 비는 예를 들면, 1:1 내지 1:20 범위의 비율이 적용될 수 있다. 반대로 채널 폭/길이의 비율을 1:1 내지 20:1 범위로 적용할 경우에는 소비전력 측면에서 유리하다. 이렇게 제1 및 제2 PMOS TFT(MP1,MP2)의 채널 폭/길이의 비율이 다르게 됨으로써 그레이 스케일 레벨들을 구분하기 위한 화소신호의 전류 량의 차이를 수 내지 수십 ㎂ 정도로 커지게 한다. 이러한 화소신호에 의하여 제2 PMOS TFT(MP2)를 경유하여 흐르는 전류량이 수십 ㎂ 정도의 차이로 변하더라도 제2 PMOS TFT(MP2) 보다 수배 내지 수십배 좁은 채널 폭/길이의 비율을 가지는 제1 PMOS TFT(MP1)를 통해 EL 셀(ELC)에 공급되는 전류량은 수 ㎂ 정도의 차이로 변하게 된다. 이에 따라, 데이터 라인(DL)을 구동하는 EL 패널 구동 IC 칩은 그레이 스케일의 비디오 신호 또는 영상신호에 대응하는 화소신호를 발생할 수 있게끔 제작될 수 있게 된다. 나아가, 이러한 데이터 라인 구동 IC 칩에 의해 EL 패널은 그레이 스케일의 화상을 표시할 수 있게 된다.
본 발명의 실시 예에 따른 EL 셀 구동회로는 게이트 라인(GL) 상의 게이트 신호에 공통적으로 응답하는 제3 및 제4 PMOS TFT(MP3,MP4)를 추가로 구비한다. 제3 PMOS TFT(MP3)는 로우논리의 게이트신호가 게이트 라인(GL)으로부터 공급되는 기간에 턴-온되어 제1 노드(N1)에 접속되어진 제3 PMOS TFT(MP2)의 드레인 전극이 데이터 라인(DL)에 접속되게 한다. 다시 말하여, 제3 PMOS TFT(MP3)는 로우논리의 게이트 신호에 응답하여 데이터 라인(DL) 상의 화소 신호를 제1 노드(N1) 쪽으로 전송하는 역할을 하게 된다. 제4 PMOS TFT(MP4)도 게이트 라인(GL)으로부터 로우논리의 게이트 신호가 자신의 게이트 전극 쪽으로 공급되는 기간에 턴-온되어 제1 및 제2 PMOS TFT(MP1,MP2)의 게이트 전극들과 캐패시터(C1)의 일측 단자가 접속되어진 제2 노드(N2)를 제1 노드(N1)를 경유하여 데이터 라인(DL)에 접속되게 한다. 다시 말하여, 제3 및 제4 PMOS TFT(MP3,MP4)는 게이트 라인(GL) 상의 게이트 신호가 로우논리를 유지하는 기간 턴-온 되어 화소신호가 제2 노드(N2) 및 공급전압라인(VDDL) 사이에 접속되어진 캐패시터(C1)에 충전되게 한다.
상술한 바와 같이, 본 발명에 따른 EL 셀 구동회로는 전류미러를 구성하는 두 개의 PMOS TFT들중 화소 신호에 응답하는 PMOS TFT의 채널 폭/길이의 비율이 EL 셀에 공급되는 전류량을 조절하는 다른 PMOS TFT의 채널 폭/길이 보다 수배 내지 수십배 크게 함으로써 그레이 스케일 레벨을 구별하기 위한 화소신호의 전류량의 차이를 커지게 할 수 있다. 이에 따라, 본 발명에 따른 EL 셀 구동회로는 그레이 스케일의 화상을 구현하기 적합한 화소신호를 발생할 수 있는 데이터 라인 구동 IC 칩이 제작될 수 있게 함은 물론 이거니와 EL 패널이 그레이 스케일의 화상을 표시할 수 있게 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (22)

  1. 게이트라인과 데이터라인의 교차부에 형성되는 일렉트로 루미네센스 셀과;
    상기 데이터라인으로부터의 화소신호에 기초하여 상기 일렉트로 루미네센스 셀에 전류를 선택적으로 공급하기 위한 공급회로로서, 상기 일렉트로 루미네센스 셀과 공급전압라인 사이에 접속되는 제 1트랜지스터와, 상기 데이터라인으로부터의 상기 화소신호에 기초하여 전하를 충전하는 충전소자를 구비하는 상기 공급회로와;
    상기 데이터라인과 상기 공급전압라인 사이에 접속되는 제 2트랜지스터를 구비하며, 상기 공급회로로부터 상기 일렉트로 루미네센스 셀로 흐르는 전류를 제어하는 제어회로를 포함하며,
    상기 제 1 트랜지스트와 제 2트랜지스터는 전류미러를 형성하고, 상기 제 1트랜지스터와 제 2트랜지스터의 각 게이트는 상기 충전소자에 접속되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  2. 제 1 항에 있어서,
    상기 제 2트랜지스터의 채널 폭/길이의 비율은 상기 제 1트랜지스터의 채널 폭/길이의 비율에 비하여 3 내지 20배 크게 설정되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  3. 제 1 항에 있어서,
    상기 제 1트랜지스터의 채널 폭/길이의 비율은 상기 제 2트랜지스터의 채널 폭/길이의 비율에 비하여 3 내지 10배 크게 설정되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  4. 제 1 항에 있어서,
    상기 데이터라인 및 상기 제 2트랜지스터 사이에 접속됨과 아울러 자신의 게이트단자가 게이트라인에 접속되는 제 3트랜지스터와,
    상기 제 1트랜지스터의 게이트단자 및 제 2트랜지스터의 게이트단자와 상기 제 3트랜지스터 사이에 접속됨과 아울러 자신의 게이트단자가 상기 게이트라인에 접속되는 제 4트랜지스터를 구비하는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  5. 제 1 항에 있어서,
    상기 공급회로 및 제어회로 중 적어도 하나 이상의 회로는 게이트신호에 대응하여 데이터라인에 접속되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  6. 제 1 항에 있어서,
    그레이 레벨에 대응하여 대략 수 내지 수십 ㎂의 전류가 흐르는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  7. 게이트라인과 데이터라인의 교차부에 형성되는 일렉트로 루미네센스 셀과;
    상기 데이터라인으로부터의 화소신호에 기초하여 상기 일렉트로 루미네센스 셀에 전류를 선택적으로 공급하기 위한 공급회로로서, 상기 일렉트로 루미네센스 셀과 전압공급라인 사이에 접속되고 자신의 게이트단자가 상기 픽셀신호에 대응되는 전압을 공급받는 제 1트랜지스터를 구비하는 상기 공급회로와;
    상기 데이터라인과 상기 공급전압라인 사이에 접속되고, 상기 제 1트랜지스터의 게이트에 접속되는 게이트를 갖는 제 2트랜지스터를 구비하며, 상기 공급회로로부터 상기 일렉트로 루미네센스 셀로 흐르는 전류를 제어하는 제어회로와;
    상기 제 1트랜지스터의 게이트단자 및 제 2트랜지스터의 게이트단자와 상기 공급전압라인 사이에 접속되는 충전소자를 구비하는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  8. 제 7 항에 있어서,
    상기 제 2트랜지스터의 채널 폭/길이의 비율은 상기 제 1트랜지스터의 채널 폭/길이의 비율에 비하여 3 내지 20배 크게 설정되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  9. 제 7 항에 있어서,
    상기 제 1트랜지스터의 채널 폭/길이의 비율은 상기 제 2트랜지스터의 채널 폭/길이의 비율에 비하여 3 내지 10배 크게 설정되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  10. 제 7 항에 있어서,
    상기 데이터라인 및 상기 제 2트랜지스터 사이에 접속됨과 아울러 자신의 게이트단자가 게이트라인에 접속되는 제 3트랜지스터와,
    상기 제 1트랜지스터의 게이트단자 및 제 2트랜지스터의 게이트단자와 상기 제 3트랜지스터 사이에 접속됨과 아울러 자신의 게이트단자가 상기 게이트라인에 접속되는 제 4트랜지스터를 구비하는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  11. 제 7 항에 있어서,
    상기 공급회로 및 제어회로 중 적어도 하나 이상의 회로는 게이트신호에 대응하여 데이터라인에 접속되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  12. 게이트라인과 데이터라인의 교차부에 형성되는 일렉트로 루미네센스 셀과;
    상기 데이터 라인으로부터의 화소신호에 기초하여 상기 일렉트로 루미네센스 셀에 전류를 공급하는 제 1트랜지스터와, 상기 제 1트랜지스터를 통해 흐르는 전류를 제어하는 제 2트랜지스터로 구성되는 전류미러와;
    상기 제 1트랜지스터의 게이트와 상기 제 2트랜지스터의 게이트에 접속되는 충전소자를 포함하는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  13. 제 12항에 있어서,
    상기 제 2트랜지스터의 채널 폭/길이의 비율은 상기 제 1트랜지스터의 채널 폭/길이의 비율에 비하여 2 내지 20배 크게 설정되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  14. 제 12 항에 있어서,
    상기 제 1트랜지스터의 채널 폭/길이의 비율은 상기 제 2트랜지스터의 채널 폭/길이의 비율에 비하여 3 내지 10배 크게 설정되는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  15. 게이트라인과 데이터라인의 교차부에 형성되는 일렉트로 루미네센스 셀과;
    상기 데이터 라인으로부터의 화소신호에 기초하여 상기 일렉트로 루미네센스 셀로 전류를 공급하기 위한 제 1트랜지스터와;
    상기 제 1트랜지스터에 접속되어 커렌트미러를 형성함과 아울러 상기 제 1트랜지스터에서 상기 일렉트로 루미네센스 셀로 흐르는 전류를 제어하는 제 2트랜지스터를 구비하며,
    상기 제 1트랜지스터 및 제 2트랜지스터는 상이한 채널 폭/길이를 갖는 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  16. 청구항 1 기재의 일렉트로 루미네센스 셀 구동회로를 포함하는 것을 특징으로 하는 일렉트로 루미네센스 패널.
  17. 제 1 항, 제 7 항, 제 12 항, 제 15 항 중 어느 한 항에 있어서,
    상기 제 2트랜지스터의 전류용량은 상기 제 1트랜지스터의 전류용량보다 큰 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  18. 제 1 항, 제 7 항, 제 12 항, 제 15 항 중 어느 한 항에 있어서,
    상기 제 1트랜지스터의 전류용량은 상기 제 2트랜지스터의 전류용량보다 큰 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  19. 제 1 항, 제 7 항, 제 12 항, 제 15 항 중 어느 한 항에 있어서,
    상기 제 2트랜지스터의 채널크기는 상기 제 1트랜지스터의 채널크기보다 큰 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  20. 제 1 항, 제 7 항, 제 12 항, 제 15 항 중 어느 한 항에 있어서,
    상기 제 1트랜지스터의 채널크기는 상기 제 2트랜지스터의 채널크기보다 큰 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  21. 제 1 항, 제 7 항, 제 12 항, 제 15 항 중 어느 한 항에 있어서,
    상기 제 2트랜지스터의 채널 폭/길이 비율은 상기 제 1트랜지스터의 채널 폭/길이 비율보다 큰 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
  22. 제 1 항, 제 7 항, 제 12 항, 제 15 항 중 어느 한 항에 있어서,
    상기 제 1트랜지스터의 채널 폭/길이 비율은 상기 제 2트랜지스터의 채널 폭/길이 비율보다 큰 것을 특징으로 하는 일렉트로 루미네센스 셀 구동회로.
KR1020000005453A 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로 Expired - Lifetime KR100566813B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000005453A KR100566813B1 (ko) 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로
US09/918,827 US6570338B2 (en) 2000-02-03 2001-08-01 Driving circuit for electro-luminescence cell
US10/835,579 USRE43354E1 (en) 2000-02-03 2004-04-30 Driving circuit electroluminescence cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000005453A KR100566813B1 (ko) 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로

Publications (2)

Publication Number Publication Date
KR20010077572A KR20010077572A (ko) 2001-08-20
KR100566813B1 true KR100566813B1 (ko) 2006-04-03

Family

ID=19644205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005453A Expired - Lifetime KR100566813B1 (ko) 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로

Country Status (2)

Country Link
US (2) US6570338B2 (ko)
KR (1) KR100566813B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030847B2 (en) * 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US7061451B2 (en) 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
KR100819138B1 (ko) 2001-08-25 2008-04-21 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동장치 및 그 구동방법
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
KR100433216B1 (ko) * 2001-11-06 2004-05-27 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동장치 및 방법
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
KR100643563B1 (ko) * 2002-03-26 2006-11-10 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
KR100511787B1 (ko) * 2002-07-22 2005-09-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시패널의 구동 장치 및 방법
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
KR100511788B1 (ko) * 2002-08-28 2005-09-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시패널의 데이터 구동장치
JP2004109991A (ja) * 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP2004254190A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
KR100607513B1 (ko) 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP4311340B2 (ja) * 2004-11-10 2009-08-12 ソニー株式会社 定電流駆動装置
KR100907391B1 (ko) * 2008-03-31 2009-07-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI613639B (zh) * 2016-09-06 2018-02-01 友達光電股份有限公司 可切換式畫素電路及其驅動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
KR19990078271A (ko) * 1998-03-26 1999-10-25 다카노 야스아키 전자 발광 표시 장치의 구동회로
KR20010077573A (ko) * 2000-02-03 2001-08-20 구본준, 론 위라하디락사 엘렉트로 루미네센스 셀 구동회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616153B2 (ja) * 1990-06-20 1997-06-04 富士ゼロックス株式会社 Ｅｌ発光装置
US5235253A (en) * 1990-11-27 1993-08-10 Fuji Xerox Co., Ltd. Thin-film electroluminescent device drive circuit
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
JP3144166B2 (ja) 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
US5559402A (en) * 1994-08-24 1996-09-24 Hewlett-Packard Company Power circuit with energy recovery for driving an electroluminescent device
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH08241057A (ja) * 1995-03-03 1996-09-17 Tdk Corp 画像表示装置
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
GB9812739D0 (en) * 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
KR100675622B1 (ko) * 1999-08-16 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광표시장치
US6528950B2 (en) * 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078271A (ko) * 1998-03-26 1999-10-25 다카노 야스아키 전자 발광 표시 장치의 구동회로
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
KR20010077573A (ko) * 2000-02-03 2001-08-20 구본준, 론 위라하디락사 엘렉트로 루미네센스 셀 구동회로

Also Published As

Publication number Publication date
USRE43354E1 (en) 2012-05-08
US6570338B2 (en) 2003-05-27
KR20010077572A (ko) 2001-08-20
US20020014852A1 (en) 2002-02-07

Similar Documents

Publication Publication Date Title
KR100566813B1 (ko) 일렉트로 루미네센스 셀 구동회로
KR100710279B1 (ko) 엘렉트로 루미네센스 패널
CN100405436C (zh) 电子电路、电光装置、电光装置的驱动方法以及电子仪器
US7576718B2 (en) Display apparatus and method of driving the same
US20040095168A1 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP5798905B2 (ja) 表示装置
US20030214466A1 (en) Display apparatus and driving method thereof
TW200300922A (en) Pixel circuit for light emitting element
US7184034B2 (en) Display device
US7319443B2 (en) Current source circuit, display device using the same and driving method thereof
KR100707306B1 (ko) 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
KR20050045814A (ko) 화소 회로의 구동 방법, 화소 회로 및 전자 기기
JP4210830B2 (ja) 電流駆動回路および画像表示装置
KR20090118225A (ko) 표시 장치 및 그 구동 방법
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
JP2003330412A (ja) アクティブマトリックス型ディスプレイ及びスイッチ回路
CN100479018C (zh) 显示设备的驱动电路和驱动方法
JP4816630B2 (ja) データ線駆動回路、電気光学装置および電子機器
KR100679097B1 (ko) 엘렉트로 루미네센스 셀 구동회로와 이를 이용한 엘렉트로 루미네센스 패널
JP4747488B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
KR100670333B1 (ko) 유기 전계발광 표시장치
KR100675318B1 (ko) 일렉트로 루미네센스 패널의 구동회로
CN101471030B (zh) 显示装置
CN101295463A (zh) 电光装置的驱动方法以及电光装置和电子仪器
KR100623841B1 (ko) 일렉트로 루미네센스 패널 및 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000203

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040408

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000203

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060327

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091218

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20200803

Termination category: Expiration of duration