JP4747488B2 - 電気光学装置、電気光学装置の駆動方法及び電子機器 - Google Patents

Description

本発明は、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。

従来より、電流レベルに応じた輝度で発光する電気光学素子を各画素に備えた電気光学装置がある。この種の電気光学装置においては、各画素に駆動トランジスタが形成されており、この駆動トランジスタを外部から供給されるデータ信号によって制御することで前記電気光学素子に供給される電流の電流レベルを制御している。

駆動トランジスタは、一般に、薄膜トランジスタ（ＴＦＴ）で構成されている。薄膜トランジスタ（ＴＦＴ）は、通常、アモルファスシリコン或いはポリシリコンで構成されるため、単結晶シリコンで構成された駆動トランジスタに比べて良好な結晶性を得るのが困難である。この結果、表示パネル部上に同時に多数の画素を形成した場合、異なった画素間でその駆動トランジスタの特性にバラツキが生じてしまうため、画素毎にその輝度特性が異なってしまうという問題があった。

たとえば、図８に示す画素７０をマトリクス状に備えた電気光学装置が提案されている（特許文献１）。即ち、画素７０は、有機ＥＬ素子ＯＬＥＤ、駆動用薄膜トランジスタ７１、コンデンサ７２、第１薄膜トランジスタ７３、第２薄膜トランジスタ７４、第３薄膜トランジスタ７５及び第４薄膜トランジスタ７６で構成されている。駆動用薄膜トランジスタ７１はその導電型がＰ型の薄膜トランジスタ（ＴＦＴ）である。また、第１〜第４薄膜トランジスタ７３，７４，７５，７６は、それぞれその導電型がＮ型の薄膜トランジスタ（ＴＦＴ）である。

また、画素７０の外部には、データ側駆動回路８０が設置され、その内部には、基準電圧源Ｖｒの電圧を１つの入力とする電圧比較器ＡＭＰと、輝度情報を有する基準電流源Ｉｄとが配置されている。

そして、走査線Ｌ２を介して前記第２薄膜トランジスタ７４のゲートにＨレベルの走査信号ＳＢを供給し同第２薄膜トランジスタ７４をオン状態（導通状態）にした後に、走査線Ｌ１を介して前記第１薄膜トランジスタ７３のゲートにＨレベルの走査信号ＳＡを供給し同第１薄膜トランジスタ７３をオン状態（導通状態）にする。

これにより、前記データ側駆動回路８０から駆動電流ＯＬＥＤの電流レベルを決定するための制御電圧ＶＤが第１薄膜コンデンサ７３を介してコンデンサ７２に供給され、駆動薄膜トランジスタ７１のソース／ドレイン間には同制御電圧ＶＤに応じた電流レベルを有する駆動電流ＩＯＬＥＤが生成される。

そして、その生成された駆動電流ＩＯＬＥＤは有機ＥＬ素子ＯＬＥＤを介して第３薄膜トランジスタ７５のソース／ドレイン間に流れる。
ここで、前記第３薄膜トランジスタ７５はダイオード接続されており、そのゲートは第４薄膜トランジスタ７６のゲートに接続されている。即ち、前記第３薄膜トランジスタ７５と第４薄膜トランジスタ７６とはカレントミラー回路を構成している。従って、第４薄膜トランジスタ７６のソース／ドレイン間は前記駆動電流ＩＯＬＥＤの電流レベルと相関関係を有する電流信号Ｉｍが流れる。そして、前記電流信号Ｉｍが前記第２薄膜トランジスタ７４を介して前記データ側駆動回路８０に供給される。

前記データ側駆動回路８０では、選択された画素７０から出力される前記電流信号Ｉｍに前記基準電流源Ｉｄが加算され、電圧比較器ＡＭＰの負極端子に寄生する容量を充放電する。そして、前記負極端子の電圧を電圧比較器ＡＭＰの正極端子に入力されている基準電圧源Ｖｒの電圧と等しくなるように前記駆動薄膜トランジスタ７１のゲート電圧を制御する。

そして、前記電流信号Ｉｍの電流レベルと前記基準電流源Ｉｄの電流レベルとが等しくなったときに制御は安定状態となり、制御電圧ＶＤが適切に設定される。
前記制御電圧ＶＤが設定されると、前記走査信号ＳＡをＬレベルにし第１薄膜トランジスタ７３をＯＦＦ状態（非導通状態）にした後、走査信号ＳＢをＬレベルにし第２薄膜トランジスタ７４をＯＦＦ状態（非導通状態）にする。

これにより、前記データ側駆動回路８０からの制御は行われず、画素７０の前記コンデンサ７２に保持された制御電圧ＶＤは保持される。この保持された制御電圧ＶＤによって、駆動薄膜トランジスタ７１から駆動電流ＩＯＬＥＤを有機ＥＬ素子ＯＬＥＤに供給しつづける。このようにすることで、異なった画素７０毎で駆動用薄膜トランジスタ７１の特性バラツキがあっても駆動電流ＩＯＬＥＤの電流レベルを前記基準電流源Ｉｄに応じて制御することができる。
特開２００３−４３９９４号公報

しかしながら、上記特許文献１に記載の画素７０では、有機ＥＬ素子ＯＬＥＤの陰極側に前記第３薄膜トランジスタ７５と第４薄膜トランジスタ７６とで構成されるカレントミラー回路を形成する必要があるので、各有機ＥＬ素子ＯＬＥＤの陰極を共通電極（共通陰極）として使用することができない。この結果、前記陰極をパターニングする工程数が増えてしまうという問題があった。また、外部接地電位（外部ＧＮＤ）までの抵抗が大きくなるので、有機ＥＬ素子ＯＬＥＤの陰極の電位が高くなってしまい、その分、所望の輝度を得るためには駆動電流ＩＯＬＥＤの電流レベルを大きく設定しなければならないという問題があった。

本発明の目的は、パターニングの工程数を抑制するとともに、低消費電力化を図ることができる電気光学装置、電気光学装置の駆動方法及び電子機器を提供することである。

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応する位置に配置された複数の画素と、前記複数の画素の各々に設けられた複数の電気光学素子と、画像データのデータ値に応じたアナログ電流を生成するデータ信号生成回路とを含む電気光学装置において、前記複数の画素の各々は、前記電気光学素子と接続し、前記複数の走査線のうちの一つが選択されている期間において、時間的に変化する電圧レベルを有する電圧信号が入力され、該電圧レベルの変化に応じて時間的にその電流レベルが変化する出力電流を出力するトランジスタと、前記電圧信号の入力を許可または不許可に制御するスイッチング素子と、前記電圧信号の電圧レベルに応じた電荷量を保持する容量素子とをさらに備え、前記データ信号生成回路は、前記出力電流の電流レベルと前記アナログ電流の電流レベルとを比較し、前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致した場合、前記スイッチング素子をオフにして前記電圧信号の入力を不許可に制御する制御信号を前記トランジスタに出力する比較制御手段をさらに備え、前記容量素子が、前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致したときの前記電圧信号の電圧レベルに応じた電荷量を保持した後、その保持した電荷量に応じた電流を供給することにより前記電気光学素子を発光させ
るようにした。

これによれば、画素から出力される出力電流の電流レベルが画素の外部に設置された比較制御手段にて所望の電流値に一致したときに、その出力電流の電流経路を切り替えて電気光学素子に供給するようにしたので、従来のように、電気光学素子の陰極側にカレントミラー回路を設ける必要がない。この結果、前記陰極をパターニングする工程数が増加することはない。また、電気光学素子の陰極を共通陰極（共通電極）にすることができるので、前記電気光学素子の陰極から外部接地電位（外部ＧＮＤ）までの抵抗が大きくなることはない。従って、パターニングする工程数を少なくし且つ消費電力の低い電気光学装置を提供することができる。また、各画素内には前記電圧信号の電圧レベルに応じた電流が流れているので、たとえ、画素の電気光学素子を低輝度で発光させる場合においても、対応するアナログ電流を選択された画素に書き込む従来の電気光学装置の場合のように、所謂、書き込み不足ということが生じることはない。

この電気光学装置において、前記電圧信号は前記選択されている期間において時間的に単調に増加する電圧レベルを有し、前記比較制御手段は、前記出力電流の電流レベルが前記アナログ電流の電流レベルに到達したとき、前記スイッチング素子をオフにして前記電圧信号の入力を不許可に制御する前記制御信号を生成するようにしてもよい。

これによれば、出力電流の電流レベルは徐々に低下する。これにより、画素からデータ信号生成回路へ出力されるとき、出力電流はその電気光学素子に流れる電流の電流レベルより大きな電流レベルである。従って、データ信号生成回路では、比較的大きな電流レベルを有する出力電流に基づいてアナログ電流の電流レベルと比較することができるので、その分、前記出力電流とアナログ電流との比較が容易にできる。

この電気光学装置において、前記出力電流の電流レベルと前記アナログ電流の電流レベルとの比較は、リアルタイムもしくは、ある一定の周期で行われるようにしてもよい。
これによれば、リアルタイムで前記出力電流の電流レベルと前記アナログ電流の電流レベルとの比較を行うことで、前記アナログ電流に応じて前記容量素子に保持した電荷量に応じた電流を精度良く制御することができる。また、ある一定の周期で前記出力電流の電流レベルと前記アナログ電流の電流レベルとの比較を行うことで、前記アナログ電流に応じて前記容量素子に保持した電荷量に応じた電流を制御することができる。

この電気光学装置において、前記各画素には、前記トランジスタからの前記出力電流の電流レベルを所定の比率だけ大きくして、前記データ信号生成回路へ出力する出力手段を備えてもよい。

これによれば、前記データ信号生成回路へ出力される電流の電流レベルを大きくすることができるので、出力電流が画素からデータ信号生成回路までに定常的に供給されるまでの時間を短縮させることができる。

この電気光学装置において、前記出力手段は、複数のトランジスタがカレントミラー回路を構成することで形成されていてもよい。
これによれば、前記出力手段を容易に構成することができる。

この電気光学装置において、前記電気光学素子はその発光層が有機材料で構成されたＥＬ素子であってもよい。
これによれば、パターニングする工程数を少なくし且つ消費電力の低い有機ＥＬ素子を備えた電気光学装置を提供することができる。

本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応する位置に配置された複数の画素と、前記複数の画素の各々に設けられた複数の容量素子と、前記複数の画素の各々に設けられた複数の電気光学素子と、該電気光学素子を駆動させるための電流を供給するトランジスタと、画像データのデータ値に応じたアナログ電流を生成するデータ信号生成回路とを含む電気光学装置の駆動方法において、前記複数の走査線のうちの一つが選択されている期間において、時間的に変化する電圧レベルを有する電圧信号を前記トランジスタに入力し、該電圧レベルの変化に応じて時間的に電流レベルが変化する前記トランジスタからの出力電流の電流レベルと前記アナログ電流の電流レベルとが一致した場合、前記電圧信号を前記トランジスタに入力しないようにするとともに、前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致したときの前記電圧信号の電圧レベルに応じた電荷量を前記容量素子に保持させた後、その保持した電荷量に応じた電流を供給することにより前記電気光学素子を発光させるようにした。

これによれば、画素から出力される出力電流の電流レベルが画素の外部に設置された比較制御手段にて所望の電流値に一致したときに、その出力電流の電流経路を切り替えて電気光学素子に供給するようにしたので、従来のように、電気光学素子の陰極側にカレントミラー回路を設ける必要がない。この結果、前記陰極をパターニングする工程数が増加することはない。また、電気光学素子の陰極を共通陰極（共通電極）にすることができるので、前記電気光学素子の陰極から外部接地電位（外部ＧＮＤ）までの抵抗が大きくなることはない。従って、パターニングする工程数を少なくし且つ消費電力の低い電気光学装置を提供することができる。また、各画素内には前記電圧信号の電圧レベルに応じた電流が流れているので、たとえ、画素の電気光学素子を低輝度で発光させる場合においても、対応するアナログ電流を選択された画素に書き込む従来の電気光学装置の場合のように、所謂、書き込み不足ということが生じることはない。

この電気光学装置の駆動方法において、前記電圧信号は前記選択されている期間において時間的に単調に増加する電圧レベルであって、前記トランジスタからの出力電流の電流レベルが前記アナログ電流の電流レベルに到達したときの前記電圧信号の電圧レベルに応じた電荷量を前記容量素子に保持させた後、その保持した電荷量に応じた電流を供給することにより前記電気光学素子を発光させるようにしてもよい。

これによれば、出力電流の電流レベルは徐々に低下する。これにより、画素からデータ信号生成回路へ出力されるとき、出力電流はその電気光学素子に流れる電流の電流レベルより大きな電流レベルである。従って、データ信号生成回路では、比較的大きな電流レベルを有する出力電流に基づいてアナログ電流の電流レベルと比較することができるので、その分、前記出力電流とアナログ電流との比較が容易にできる。

この駆動方法において、前記電流の電流レベルを所定の比率だけ大きくした後に前記データ信号生成回路へ出力するようにしてもよい。
これによれば、出力電流の電流レベルは徐々に低下する。これにより、画素からデータ信号生成回路へ出力されるとき、出力電流はその電気光学素子に流れる電流の電流レベルより大きな電流レベルである。従って、データ信号生成回路では、比較的大きな電流レベルを有する出力電流に基づいてアナログ電流の電流レベルと比較することができるので、その分、前記出力電流とアナログ電流との比較が容易にできる。この結果、電気光学素子の輝度制御を画像データに応じて確実に行うことができる。

本発明の電子機器は、上記記載の電気光学装置を備えた。
これによれば、上記記載の電気光学装置を備えたので、製造が容易で且つ消費電力の低い電子機器を提供することができる。

（第１実施形態）
以下、本発明の電気光学装置を有機ＥＬディスプレイに適用した場合について述べる。
図１は、本実施形態に係る有機ＥＬディスプレイのブロック構成図である。有機ＥＬディスプレイ１０は、制御回路１１、走査線駆動回路１２、表示パネル部１３及びデータ線駆動回路１４を備えている。

有機ＥＬディスプレイ１０の制御回路１１、走査線駆動回路１２及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１２及びデータ線駆動回路１４が各々１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１１、走査線駆動回路１２及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

制御回路１１は、図示しない外部装置からクロック信号ＣＬＫを入力する。制御回路１１は、入力されたクロック信号ＣＬＫに基づいて垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを生成する。制御回路１１は、その生成された垂直同期信号ＶＳＹＮＣを走査線駆動回路１２に出力するとともに、水平同期信号ＨＳＹＮＣをデータ線駆動回路１４に出力する。

走査線駆動回路１２は、図示しない電源回路、シフトレジスタ、出力回路等を主体に構成されており、走査信号ＳＣ１〜ＳＣｎを生成する。また、走査線駆動回路１２は、表示パネル部１３上に形成された後記する走査線Ｙ１〜Ｙｎ（図２参照）に、前記走査信号ＳＣ１〜ＳＣｎを出力することによって、同走査線Ｙ１〜Ｙｎを所定の順序で選択していく。各走査信号ＳＣ１〜ＳＣｎは、図４に示すように、論理的に高レベル（以下「Ｈレベル」という）または低レベル（以下「Ｌレベル」という）の２値的な電圧レベルをとる。これらの電圧レベルは、データの書込対象となる走査線の選択に用いられ、データの書込対象となる画素行に対応する走査線はＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。これにより、１垂直走査期間において、所定の選択順序で（一般的には表示パネル部１３の最上から最下に向かって）一水平ライン分の画素群が選択されていく、所謂、線順次走査が行われる。尚、本明細書においては、各走査信号ＳＣ１〜ＳＣｎがＨレベルを保持している期間を選択期間Ｔｐという。

また、走査線駆動回路１２は、リファレンス電圧信号Ｖｒｅｆを生成する。リファレンス電圧信号Ｖｒｅｆは、後記する各画素２０内に流れる出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルを制御するための電圧信号である。

詳述すると、リファレンス電圧信号Ｖｒｅｆは、図４に示すように、第１の電位ＶＬを所定期間Ｔ１だけ保持した後、前記走査信号ＳＣ１〜ＳＣｎがＨレベルに立ち上がるとともに線形的に徐々に増加し、同走査信号ＳＣ１〜ＳＣｎがＬレベルに立ち下がったとき前記第１の電位ＶＬより所定値だけ高い第２の電位ＶＨに至るアナログ信号である。つまり、リファレンス電圧信号Ｖｒｅｆは、選択期間Ｔｐ内で第１の電位ＶＬから第２の電位ＶＨにアナログ的に増加する電圧信号である。ここで、前記第１の電位ＶＬは、有機ＥＬ素子ＯＬＥＤ（図３参照）を最大輝度で発光させるための駆動電流ＩＯＬＥＤの電流レベルに対応した大きさの電位である。また、第２の電位ＶＨは、有機ＥＬ素子ＯＬＥＤを最小輝度で発光させるための駆動電流ＩＯＬＥＤの電流レベルに対応した大きさの電位である。

さらに、走査線駆動回路１２は、切り換え信号Ｖｃ１〜Ｖｃｎを生成する。各切り換え
信号Ｖｃ１〜Ｖｃｎは、図４に示すように、ＨレベルまたはＬレベルを有する電圧信号である。切り換え信号Ｖｃ１〜Ｖｃｎは、少なくとも前記選択期間Ｔｐ（対応する走査信号ＳＣ１〜ＳＣｎがＨレベルである期間）ではＬレベルの信号である。本実施形態の切り換え信号Ｖｃ１〜Ｖｃｎは、走査信号ＳＣ１〜ＳＣｎが立ち下がりＬレベルに至ってから前記期間Ｔ１経過後にＨレベルになる信号である。

そして、走査線駆動回路１２は、前記したタイミングでリファレンス電圧信号Ｖｒｅｆを表示パネル部１３上に形成された後記するリファレンス電圧供給線Ｌｒｅｆ（図２参照）に出力するとともに、前記切り換え信号Ｖｃ１〜Ｖｃｎを後記する切り換え制御線Ｌｃ１〜Ｌｃｎ（図２参照）に出力する。

図２は、表示パネル部１３及びデータ線駆動回路１４の電気的構成を説明するための図である。
表示パネル部１３上には、図２に示すように、行方向に沿ってそれぞれｎ本の走査線Ｙ１〜Ｙｎ、切り換え制御線Ｌｃ１〜Ｌｃｎ、リファレンス電圧供給線Ｌｒｅｆ、駆動電圧供給線Ｌｏが互いに平行に延設されている。

走査線Ｙ１〜Ｙｎは、表示パネル部１３の上側から下側に向かって、第１の走査線Ｙ１，第２の走査線Ｙ２，…，第ｎの走査線Ｙｎの順に延設されている。各走査線Ｙ１〜Ｙｎは、走査線駆動回路１２に接続され同走査線駆動回路１２から第１の走査線Ｙ１に第１の走査信号ＳＣ１が、第２の走査線Ｙ２に第２の走査信号ＳＣ２が、…、第ｎの走査線Ｙｎに第ｎの走査信号ＳＣｎが出力される。

また、切り換え制御線Ｌｃ１〜Ｌｃｎは、表示パネル部１３の上側から下側に向かって、第１の切り換え制御線Ｌｃ１，第２の切り換え制御線Ｌｃ２，…，第ｎの切り換え制御線Ｌｃｎの順に延設されている。各切り換え制御線Ｌｃ１〜Ｌｃｎは、走査線駆動回路１２に接続され同走査線駆動回路１２から第１の切り換え制御線Ｌｃ１に第１の切り換え信号Ｖｃ１が、第２の切り換え制御線Ｌｃ２に第２の切り換え信号Ｖｃ２が、…、第ｎの切り換え制御線Ｌｃｎに第ｎの切り換え信号Ｖｃｎが出力される。

リファレンス電圧供給線Ｌｒｅｆ及び駆動電圧供給線Ｌｏは、各走査線Ｙ１〜Ｙｎに対応して１本ずつ延設されている。各リファレンス電圧供給線Ｌｒｅｆは走査線駆動回路１２に接続され同走査線駆動回路１２から前記リファレンス電圧信号Ｖｒｅｆが一斉に出力される。駆動電圧供給線Ｌｏは走査線駆動回路１２に接続され、後記する駆動トランジスタＱｄを駆動させるための駆動電圧Ｖｄｄが供給されている。

さらに、表示パネル部１３の列方向に沿ってそれぞれｍ本のデータ線Ｌｔ１〜Ｌｔｍ及び電圧制御線Ｌｃｕｔ１〜Ｌｃｕｔｍが互いに平行になるように延設されている。
データ線Ｌｔ１〜Ｌｔｍは、表示パネル部１３の左側から右側に向かって、第１のデータ線Ｌｔ１，第２のデータ線Ｌｔ２，…，第ｍのデータ線Ｌｔｍの順に延設されている。また、電圧制御線Ｌｃｕｔ１〜Ｌｃｕｔｍのうち、第１の電圧制御線Ｌｃｕｔ１は、前記第１のデータ線Ｌｔ１に隣接して延設されている。第２の電圧制御線Ｌｃｕｔ２は、前記第２のデータ線Ｌｔ２に隣接して延設されている。以下、同様に、各電圧制御線は対応する各データ線にそれぞれ隣接して延設されている。前記各データ線Ｌｔ１〜Ｌｔｍ及び電圧制御線Ｌｃｕｔ１〜Ｌｃｕｔｍはデータ線駆動回路１４に接続されている。

また、各走査線Ｙ１〜Ｙｎと各データ線Ｌｔ１〜Ｌｔｍとの交差部に対応する位置には画素２０が配置されている。つまり、表示パネル部１３上にはｍ×ｎ個の画素２０がマトリクス状に配置されている。各画素２０は、対応する前記走査線Ｙ１〜Ｙｎ、切り換え制御線Ｌｃ１〜Ｌｃｎ、リファレンス電圧供給線Ｌｒｅｆ、駆動電圧供給線Ｌｏ、電圧制御
線Ｌｃｕｔ１〜Ｌｃｕｔｍ及びデータ線Ｌｔ１〜Ｌｔｍに接続されている。

次に、前記のように配置された画素２０の内部回路構成の詳細を図３に従って説明する。図３は、第１の走査線Ｙ１と第１のデータ線Ｌｔ１との交差部に対応する位置に配置された画素２０の電気的構成を説明するための図である。尚、全ての画素２０の内部回路構成は同じであるので第１の走査線Ｙ１と第１のデータ線Ｌｔ１との交差部に対応する位置に配置された画素２０についてのみ説明し、他の走査線とデータ線との交差部に対応する位置に配置された画素２０の内部回路構成についての詳細な説明は省略する。

図３に示すように、画素２０は、駆動トランジスタＱｄ、第１のトランジスタＱ１、第２のトランジスタＱ２、スイッチングトランジスタＱｓｗ、電流制御用トランジスタＱｒｅｆ、保持キャパシタＣｏ、制御用キャパシタＣｐ及び有機ＥＬ素子ＯＬＥＤを備えている。

本実施形態の駆動トランジスタＱｄは、その導電型がＰ型の薄膜トランジスタ（ＴＦＴ）である。また、本実施形態の第１のトランジスタＱ１、第２のトランジスタＱ２、スイッチングトランジスタＱｓｗ及び電流制御用トランジスタＱｒｅｆは、それぞれその導電型がＮ型の薄膜トランジスタ（ＴＦＴ）である。そして、第１のトランジスタＱ１、第２のトランジスタＱ２、スイッチングトランジスタＱｓｗ及び電流制御用トランジスタＱｒｅｆはそれぞれスイッチング素子として機能する薄膜トランジスタである。

駆動トランジスタＱｄは、そのソースが前記駆動電圧供給線Ｌｏに接続され前記駆動電圧Ｖｄｄが供給されている。また、駆動トランジスタＱｄのゲートは、電流制御用トランジスタＱｒｅｆのソースに接続されている。電流制御用トランジスタＱｒｅｆのドレインは、前記リファレンス電圧供給線Ｌｒｅｆに接続されている。

電流制御用トランジスタＱｒｅｆのゲートは、スイッチングトランジスタＱｓｗのソース（ドレイン）に接続されている。スイッチングトランジスタＱｓｗのゲートは第１の走査線Ｙ１に接続されている。

また、駆動トランジスタＱｄのゲート／ソース間には保持キャパシタＣｏが接続されている。
駆動トランジスタＱｄのドレインは、第１のトランジスタＱ１のドレインと第２のトランジスタＱ２のドレインとにそれぞれ接続されている。つまり、第１のトランジスタＱ１と第２のトランジスタＱ２は駆動トランジスタＱｄに対して並列接続されている。

第１のトランジスタＱ１は、そのゲートが前記電流制御用トランジスタＱｒｅｆのゲートに接続されている。また、第１のトランジスタＱ１のゲートには制御用キャパシタＣｐの第１の端子Ｕ１が接続され、同制御用キャパシタＣｐの第２の端子Ｕ２は接地されている。

第２のトランジスタＱ２は、そのゲートが第１の切り換え制御線Ｌｃ１に接続されている。第２のトランジスタＱ２のソースは、有機ＥＬ素子ＯＬＥＤの陽極Ｐ１に接続され、同有機ＥＬ素子ＯＬＥＤの陰極Ｐ２は接地されている。この有機ＥＬ素子ＯＬＥＤは、その発光層が有機材料で構成されたＥＬ素子であって、その陽極Ｐ１と陰極Ｐ２との間に流れる電流（駆動電流ＩＯＬＥＤ）の電流レベルに対応した輝度で発光するＥＬ素子である。

また、前記第１のトランジスタＱ１のソースは、前記第１のデータ線Ｌｔ１を介してデータ線駆動回路１４に接続されている。また、前記スイッチングトランジスタＱｓｗのド
レイン（ソース）は、前記第１の電圧制御線Ｌｃｕｔ１を介してデータ線駆動回路１４に接続されている。

前記のように構成された画素２０は、その有機ＥＬ素子ＯＬＥＤの陰極Ｐ２が他の画素２０の有機ＥＬ素子ＯＬＥＤの陰極Ｐ２に電気的に共通して接続されている。つまり、陰極Ｐ２は共通陰極で構成されている。

そして、前記のように構成された画素２０は、前記走査線駆動回路１２からＨレベルの第１の走査信号ＳＣ１が出力されるとともに、データ線駆動回路１４から前記第１の電圧制御線Ｌｃｕｔ１を介して後記するＨレベルの制御電圧信号Ｖｃｕｔ１が供給されると前記各電流制御用トランジスタＱｒｅｆ及び第１のトランジスタＱ１がともにオンになる。そして、この期間（選択期間Ｔｐ）内に、走査線駆動回路１２から前記リファレンス電圧供給線Ｌｒｅｆを介してリファレンス電圧信号Ｖｒｅｆが駆動トランジスタＱｄのゲートに供給される。つまり、前記リファレンス電圧信号Ｖｒｅｆの画素２０への入力が許可になる。そして、駆動トランジスタＱｄのソース／ドレイン間にそのリファレンス電圧信号Ｖｒｅｆの電圧レベルに応じた電流が流れる。即ち、前記選択期間Ｔｐ内では、供給される前記リファレンス電圧信号Ｖｒｅｆの電圧レベルは、前記したように、徐々に増加するので、駆動トランジスタＱｄのソース／ドレイン間にはその電流レベルが徐々に低下する電流が流れる（図４参照）。そして、この電流が第１の出力電流Ｉｏｕｔ１として前記第１のデータ線Ｌｔ１を介してデータ線駆動回路１４へ出力される。また、前記選択期間Ｔｐ内にてデータ線駆動回路１４から前記第１の電圧制御線Ｌｃｕｔ１を介してＬレベルの制御電圧信号Ｖｃｕｔ１が供給されると電流制御用トランジスタＱｒｅｆ及び第１のトランジスタＱ１がともにオフになる。すると、このタイミングで走査線駆動回路１２からの前記リファレンス電圧信号Ｖｒｅｆの画素２０への入力が不許可になり、前記保持キャパシタＣｏにはそのＬレベルの制御電圧信号Ｖｃｕｔ１が供給されたタイミングでのリファレンス電圧信号Ｖｒｅｆに対応する電荷量が保持される。つまり、このタイミングでの出力電流Ｉｏｕｔ１の電流レベルは後記するデータ電流Ｉｄ１の電流レベルに一致した所望の電流レベルである。

また、この状態で前記走査線駆動回路１２からＨレベルの第１の切り換え信号Ｖｃ１が出力されると、第２のトランジスタＱ２がオンに切り換わり、前記保持キャパシタＣｏに保持された電荷量に応じた電流が駆動トランジスタＱｄのソース／ドレイン間に流れる。そして、その電流が駆動電流ＩＯＬＥＤとして第２のトランジスタＱ２を介して有機ＥＬ素子ＯＬＥＤの陽極Ｐ１と陰極Ｐ２との間に流れる。この結果、有機ＥＬ素子ＯＬＥＤが前記駆動電流ＩＯＬＥＤの電流レベルに対応した輝度で発光する。換言すると、有機ＥＬ素子ＯＬＥＤは、制御電圧信号Ｖｃｕｔ１が供給されたタイミングでのリファレンス電圧信号Ｖｒｅｆに対応する電荷量に対応した輝度で発光する。

尚、本実施形態においては、Ｈレベルの制御電圧信号Ｖｃｕｔ１を供給して電流制御用トランジスタＱｒｅｆ及び第１のトランジスタＱ１をオンにする直前の前記第１のデータ線Ｌｔ１の電位を第１の期間Ｔ１内でのリファレンス電圧信号Ｖｒｅｆの電位になるようにプリチャージするようにする。このようにすることで、前記第１のデータ線Ｌｔ１に前記出力電流Ｉｏｕｔ１をスムーズに流がすことができる。

データ線駆動回路１４は、図１に示すように、電流生成部１４ａと電流比較部１４ｂとから構成されている。電流生成部１４ａは、図２に示すように、ｍ個の電流出力型デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍを備えている。各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍは、図示しない外部装置から出力される画像データＤを前記水平同期信号ＨＳＹＮＣのタイミングで入力し、その入力された画像データＤのデータ値に応じたアナログ電流信号であるデータ電流Ｉｄ１〜Ｉｄｍに変換する。尚、前記画像データＤは
、各画素２０の輝度情報を有するデータ信号であって、デジタルデータ信号である。即ち、各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍは、１走査線に対応した画像データＤ毎にデータ電流Ｉｄ１〜Ｉｄｍに変換する。また、このデータ電流Ｉｄ１〜Ｉｄｍの電流レベルのレンジは、前記出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルのレンジと一致する。

また、前記データ電流Ｉｄ１〜Ｉｄｍはその各電流レベルが、それぞれ、前記各データ線Ｌｔ１〜Ｌｔｍ等の配線容量等による遅延時間を考慮したものである。
ｍ個のデジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍのうちの第１のデジタル・アナログ変換回路ＤＡＣ１は、前記第１のデータ線Ｌｔ１に接続された各画素２０に対応する画像データＤを第１のデータ電流Ｉｄ１に変換する。第２のデジタル・アナログ変換回路ＤＡＣ２は、第２のデータ線Ｌｔ２に接続された各画素２０に対応する画像データＤを第２のデータ電流Ｉｄ２に変換する。以下、同様にして、各デジタル・アナログ変換回路は、対応するデータ線に接続された各画素２０に対応する画像データＤをデータ電流に変換する。

そして、電流生成部１４ａは、１走査線に対応する前記データ電流Ｉｄ１〜Ｉｄｍを一斉に電流比較部１４ｂへ出力する。
電流比較部１４ｂは、ｍ個の電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍを備えている。各電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍは、前記したｍ個の電流出力型デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍの各々に対応している。即ち、ｍ個の電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍのうちの第１の電流比較器Ｃｏｍｐ１は、前記第１のデジタル・アナログ変換回路ＤＡＣ１に接続され、同デジタル・アナログ変換回路ＤＡＣ１から出力される第１のデータ電流Ｉｄ１を入力する。第２の電流比較器Ｃｏｍｐ２は、第２のデジタル・アナログ変換回路ＤＡＣ２に接続され、同デジタル・アナログ変換回路ＤＡＣ２から出力される第２のデータ電流Ｉｄ２を入力する。以下、同様にして、各電流比較器は、対応するデジタル・アナログ変換回路に接続され、その接続されたデジタル・アナログ変換回路から出力されるデータ電流を入力する。

また、第１の電流比較器Ｃｏｍｐ１は、前記第１のデータ線Ｌｔ１に接続され前記第１の出力電流Ｉｏｕｔ１を入力する。第２の電流比較器Ｃｏｍｐ２は、前記第２のデータ線Ｌｔ２に接続され第２の出力電流Ｉｏｕｔ２を入力する。以下、同様にして、各電流比較器は、対応するデータ線に接続されそのデータ線に流れる出力電流を入力する。

そして、第１の電流比較器Ｃｏｍｐ１は、第１の出力電流Ｉｏｕｔ１の電流レベルと第１のデータ電流Ｉｄ１の電流レベルとを常時比較し、第１の出力電流Ｉｏｕｔ１の電流レベルが第１のデータ電流Ｉｄ１の電流レベルより高い場合、Ｈレベルの第１の制御電圧信号Ｖｃｕｔ１を生成し第１の電圧制御線Ｌｃｕｔ１へ出力するようになっている。一方、第１の出力電流Ｉｏｕｔ１の電流レベルが第１のデータ電流Ｉｄ１の電流レベルに到達した場合、Ｌレベルの第１の制御電圧信号Ｖｃｕｔ１を生成し、第１の電圧制御線Ｌｃｕｔ１へ出力するようになっている。

他の各電流比較器Ｃｏｍｐ２〜Ｃｏｍｐｍも、同様にして、対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較し、出力電流の電流レベルがデータ電流の電流レベルより高い場合、Ｈレベルの制御電圧信号を生成し、対応する電圧制御線へ出力する。また、出力電流の電流レベルがデータ電流の電流レベルに到達した場合、Ｌレベルの制御電圧信号を生成し、対応する電圧制御線へ出力するようになっている。

各出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍはその電流レベルのレンジがデータ電流Ｉｄ１〜Ｉｄｍの電流レベルのレンジと一致するので、少なくとも選択期間Ｔｐが開始した時点では
電流比較器Ｃｏｍｐ１〜ＣｏｍｐｍからＨレベルの制御電圧信号Ｖｃｕｔ１〜Ｖｃｕｔｍが選択された画素２０へ出力される。その後、各出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルがデータ電流Ｉｄ１〜Ｉｄｍの電流レベルに到達すると、各電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍからは、Ｌレベルの制御電圧信号Ｖｃｕｔ１〜Ｖｃｕｔｍがその選択された各画素２０へ出力される。すると、その選択された各画素２０の電流制御用トランジスタＱｒｅｆはオフになる。そして、駆動トランジスタＱｄは、そのオフになったタイミングで保持キャパシタＣｏに保持された電荷量に対応する出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍ（即ち、データ電流Ｉｄ１〜Ｉｄｍの電流レベルと一致した出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍ）を各電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍへ出力する。

従って、次段の走査線に接続された画素２０が選択されるまでの期間は、Ｌレベルの制御電圧信号Ｖｃｕｔ１〜Ｖｃｕｔｍが前記選択された各画素２０へ出力され続ける。このようにすることで、各画素２０内には所望の輝度情報を有するデータ電流Ｉｄ１〜Ｉｄｍの電流レベルに一致した出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍが流れる。

そして、前記選択期間Ｔｐが終了した後、Ｈレベルの切り換え信号Ｖｃ１〜Ｖｃｎが出力されると、データ電流Ｉｄ１〜Ｉｄｍの電流レベルに一致した電流レベルを有する駆動電流ＩＯＬＥＤが各有機ＥＬ素子ＯＬＥＤに流れる。この結果、各有機ＥＬ素子ＯＬＥＤは前記データ電流Ｉｄ１〜Ｉｄｍの電流レベルに対応した輝度で発光し、所望の階調表示が行われる。

このように、本実施形態では、有機ＥＬ素子ＯＬＥＤの陰極Ｐ２は他の画素２０の有機ＥＬ素子ＯＬＥＤの陰極Ｐ２と電気的に接続され、共通陰極を構成しているので、従来のように、有機ＥＬ素子の陰極に他の素子や回路等を構成するためのパターニングをする必要がない。その結果、前記パターニングの工程がない分だけその製造が容易となる。

また、陰極Ｐ２を外部の接地電位に接続する場合においては、有機ＥＬ素子の陰極に他の素子や回路等が構成されていないので、前記陰極Ｐ２の抵抗が小さい。従って、従来のものと比べて駆動電流ＩＯＬＥＤの電流レベルを小さくしても有機ＥＬ素子ＯＬＥＤを所望の輝度で発光させることができるので、消費電力を低くすることができる。

また、本実施形態では、各電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍは、前記出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルと前記データ電流Ｉｄ１〜Ｉｄｍの電流レベルとの比較を、常時、即ちリアルタイムで行う。従って、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルに応じて前記駆動電流ＩＯＬＥＤの電流レベルを精度良く制御することができる。

さらに、本実施形態では、各出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルがデータ電流Ｉｄ１〜Ｉｄｍの電流レベルに到達した後にその出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを駆動電流ＩＯＬＥＤとして有機ＥＬ素子ＯＬＥＤに供給するようにした。従って、従来のように、データ電流を画素へ供給するのではなく、画素２０から出力される出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルを画素２０の外部に設置されたデータ線駆動回路１４にて所望の電流値に一致したときに、その出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを有機ＥＬ素子ＯＬＥＤに供給するようにした。この結果、駆動トランジスタＱｄのトランジスタ特性のバラツキに関係なく有機ＥＬ素子ＯＬＥＤの輝度をデータ電流Ｉｄ１〜Ｉｄｍに応じて決定することができる。

また、選択期間Ｔｐ内において、各画素２０内にはリファレンス電圧信号Ｖｒｅｆに応じた電流が流れているので、たとえ、画素２０の有機ＥＬ素子ＯＬＥＤを低輝度で発光させる場合においても、データ信号を選択された画素に書き込む従来の有機ＥＬディスプレイの場合のように書き込み不足ということが生じることはない。この結果、所定の画素２
０が黒く表示される所謂漏れ発光といった現象を引き起こすこともない。

また、各出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍが対応する電流供給線Ｌｔ１〜Ｌｔｍを介してデータ線駆動回路１４の各電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍに直接供給される。そして、各出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルが画像データＤに対応した所望の各データ電流Ｉｄ１〜Ｉｄｍの電流レベルと比較し一致した後に、その出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを駆動電流ＩＯＬＥＤとして有機ＥＬ素子ＯＬＥＤに供給するようにした。

従って、従来のように、特に、カレントミラー回路を用いることなく出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを直接データ線駆動回路１４へ出力するので、カレントミラー回路を構成するトランジスタの特性バラツキの影響を受けることなく出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを輝度情報を有するデータ電流Ｉｄ１〜Ｉｄｍと比較することができる。これにより、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルを高精度に制御することができるので、高品位な画像を表示することができる有機ＥＬディスプレイ１０を実現することができる。

さらに、本実施形態のリファレンス電圧信号Ｖｒｅｆは第１の電位ＶＬから第２の電位ＶＨに徐々に線形的に増加する電圧信号であるので、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを、有機ＥＬ素子ＯＬＥＤを発光させるまでの間はその駆動電流ＩＯＬＥＤの電流レベルより大きな電流レベルの電流を対応する電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍに出力する。従って、リファレンス電圧信号Ｖｒｅｆを、選択期間Ｔｐ内でその電流レベルが微小レベルから徐々に大きくするようにした場合と比較して電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍでの出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍとデータ電流Ｉｄ１〜Ｉｄｍとの比較が容易にできる。この結果、有機ＥＬ素子ＯＬＥＤの輝度制御を画像データＤに応じて確実に行うことができる。

尚、特許請求の範囲の容量素子は、例えば、本実施形態においては保持キャパシタＣｏに対応している。特許請求の範囲の比較制御手段は、例えば、本実施形態においては電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍに対応している。特許請求の範囲のアナログ電流は、例えば、本実施形態においてはデータ電流Ｉｄ１〜Ｉｄｍに対応している。特許請求の範囲の電気光学素子またはＥＬ素子は、例えば、本実施形態においては有機ＥＬ素子ＯＬＥＤに対応している。特許請求の範囲のトランジスタは、例えば、本実施形態においては駆動トランジスタＱｄに対応している。特許請求の範囲のスイッチング素子は、例えば、本実施形態においてはスイッチングトランジスタＱｓｗに対応している。特許請求の範囲の制御信号は、例えば、本実施形態においては制御電圧信号Ｖｃｕｔ１〜Ｖｃｕｔｍに対応している。特許請求の範囲の電圧信号は、例えば、本実施形態においてはリファレンス電圧信号Ｖｒｅｆに対応している。特許請求の範囲の電気光学装置は、例えば、本実施形態においては有機ＥＬディスプレイ１０に対応している。特許請求の範囲のデータ信号生成回路は、例えば、本実施形態においてはデータ線駆動回路１４に対応している。

前記実施形態の有機ＥＬディスプレイによれば、以下のような特徴を得ることができる。
（１） 本実施形態では、有機ＥＬ素子ＯＬＥＤの陰極Ｐ２は他の画素２０の有機ＥＬ素子ＯＬＥＤの陰極Ｐ２と電気的に接続され、共通陰極を構成しているので、従来のように、有機ＥＬ素子の陰極に他の素子や回路等を構成するためのパターニングをする必要がない。その結果、前記パターニングの工程がない分だけその製造が容易となる。
（２） 本実施形態では、陰極Ｐ２を外部の接地電位に接続する場合においては、有機ＥＬ素子の陰極に他の素子や回路等が構成されていないので、前記陰極Ｐ２の抵抗が小さい。従って、従来のものと比べて駆動電流ＩＯＬＥＤの電流レベルを小さくしても有機ＥＬ素子ＯＬＥＤを所望の輝度で発光させることができるので、消費電力を低くすることができる。
（３） 本実施形態では、各電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍは、前記出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルと前記データ電流Ｉｄ１〜Ｉｄｍの電流レベルとの比較を、常時、即ちリアルタイムで行う。従って、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルに応じて前記駆動電流ＩＯＬＥＤの電流レベルを精度良く制御することができる。
（４） 本実施形態では、各画素２０内に構成された駆動トランジスタＱｄのソース／ドレイン間に流れる出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍの電流レベルが、データ電流Ｉｄ１〜Ｉｄｍの電流レベルと一致したタイミングで同出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを駆動電流ＩＯＬＥＤとして有機ＥＬ素子ＯＬＥＤに供給するようにした。従って、駆動トランジスタＱｄのトランジスタ特性のバラツキに関係なく有機ＥＬ素子ＯＬＥＤの輝度をデータ電流Ｉｄ１〜Ｉｄｍに応じて決定することができる。
（５）本実施形態では、リファレンス電圧信号Ｖｒｅｆを、選択期間Ｔｐ内で第１の電位ＶＬから第２の電位ＶＨに徐々に線形的に増加する電圧信号とした。従って、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍはその電流レベルが徐々に低下する。これにより、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍは、有機ＥＬ素子ＯＬＥＤを発光させるまではその駆動電流ＩＯＬＥＤの電流レベルより大きな電流レベルの電流を対応する電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍに出力することができる。従って、リファレンス電圧信号Ｖｒｅｆを、選択期間Ｔｐ内でその電流レベルが微小レベルから徐々に大きくするようにした場合と比較して電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍでの出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍとデータ電流Ｉｄ１〜Ｉｄｍとの比較が容易にできる。この結果、有機ＥＬ素子ＯＬＥＤの輝度制御を画像データＤに応じて確実に行うことができる。これは、特に有機ＥＬ素子ＯＬＥＤを低輝度で発光させる場合において有効である。
（６） 本実施形態では、選択期間Ｔｐ内において、各画素２０内にはリファレンス電圧信号Ｖｒｅｆに応じた電流が流れている。従って、たとえ、画素２０の有機ＥＬ素子ＯＬＥＤを低輝度で発光させる場合においても、データ信号を選択された画素に書き込む従来の有機ＥＬディスプレイの場合のように所謂書き込み不足ということが生じることはない。
（７） 本実施形態では、各画素２０内に構成された駆動トランジスタＱｄのソース／ドレイン間に流れる出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍを第１のトランジスタＱ１を介して電流比較器Ｃｏｍｐ１〜Ｃｏｍｐｍに直接出力するようにした。従って、従来のように、特に、カレントミラー回路を用いることなく出力電流Ｉｏｕｔを直接データ線駆動回路１４へ出力するようにしたので、駆動電流ＩＯＬＥＤの電流レベルを高精度に制御することができる。
（第２の実施形態）
次に、本発明を具体化した第２の実施形態を図５に従って説明する。この第２実施形態においては、上記第１の実施形態に記載の画素２０の内部回路構成と同じ構成部材については符号を等しくし、その詳細な説明を省略する。

図５は、第１の走査線Ｙ１と第１のデータ線Ｌｔ１との交差部に対応する位置に配置された画素３０の電気的構成を説明するための図である。尚、全ての画素３０の内部回路構成は同じであるので第１の走査線Ｙ１と第１のデータ線Ｌｔ１との交差部に対応する位置に配置された画素３０についてのみ説明し、他の走査線と電流供給線との交差部に対応する位置に配置された画素３０の内部回路構成についての詳細な説明は省略する。

画素３０は、図５に示すように、上記第１の実施形態の画素２０内の第１のトランジスタＱ１と第１のデータ線Ｌｔ１との間に図中２点鎖線で示されたカレントミラー回路ＣＭが付加されている他は上記第１の実施形態の画素２０と同じ回路構成を有している。

詳しくは、カレントミラー回路ＣＭは、第３のトランジスタＱ３と第４のトランジスタＱ４とから構成されている。第３のトランジスタＱ３及び第４のトランジスタＱ４は、それぞれ、その導電型がＮ型の薄膜トランジスタ（ＴＦＴ）である。また、第４のトランジ
スタＱ４は、その利得係数β４が第３のトランジスタＱ３の利得係数β３より大きくなるように構成されている。

第３のトランジスタＱ３は、ダイオード接続されており、そのソースが接地されている。第３のトランジスタＱ３のゲートは第４のトランジスタＱ４のゲートに接続されている。第４のトランジスタＱ４のソースは接地されている。

そして、前記第３のトランジスタＱ３のドレインは、第１のトランジスタＱ１のソースに接続されるとともに、第４のトランジスタＱ４のドレインは第１のデータ線Ｌｔ１に接続されている。

このように、第１のトランジスタＱ１のソースと第１のデータ線Ｌｔ１との間に前記第３のトランジスタＱ３と第４のトランジスタＱ４とで構成されるカレントミラー回路ＣＭを接続した。そして、その第４のトランジスタＱ４の利得係数β４を第３のトランジスタＱ３の利得係数β３より大きくなるように設定した。このことから、第１のデータ線Ｌｔ１に流れる第１の出力電流Ｉｏｕｔ１を直接データ線駆動回路１４の第１の電流比較器Ｃｏｍｐ１に出力するのではなく、その電流レベルが前記各利得係数β３，β４の比率β４／β３だけ大きくした電流を第１のデータ線Ｌｔ１に出力することができる。この結果、第１の出力電流Ｉｏｕｔ１が画素３０から第１の電流比較器Ｃｏｍｐ１まで定常的に供給されるまでの時間を短縮させることができる。尚、第１のデータ電流Ｉｄ１は、その電流レベルが駆動電流ＩＯＬＥＤの電流レベルより前記カレントミラー回路ＣＭの各利得係数β３，β４の比率β４／β３だけ大きいことを考慮した電流である。

尚、特許請求の範囲の出力手段は、例えば、本実施形態においてはカレントミラー回路ＣＭに対応している。
（第３の実施形態）
次に、第１または第２の実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器への適用について図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。

図６は、大型テレビ４０の斜視図である。この大型テレビ４０は、有機ＥＬディスプレイ１０を用いた大型テレビ用の表示ユニット４１と、スピーカー４２と、複数の操作ボタン４３とを備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット４１は、上記実施形態と同様な効果を発揮する。従って、表示品位の高い画像表示ができる大型テレビ４０を提供できる。

尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、画素２０では、駆動トランジスタＱｄの導電型をＰ型とし、第１のトランジスタＱ１、第２のトランジスタＱ２、スイッチングトランジスタＱｓｗ及び電流制御用トランジスタＱｒｅｆの導電型をそれぞれＮ型としたが、これに限定されるものではなく、たとえば、すべてのトランジスタの導電型をＰ型としてもよい。このようにすることで、上記実施形態と同様な効果を得ることができる。

また、画素３０においても、同様に、駆動トランジスタＱｄの導電型をＰ型とし、第１のトランジスタＱ１、第２のトランジスタＱ２、スイッチングトランジスタＱｓｗ及び電流制御用トランジスタＱｒｅｆの導電型をそれぞれＮ型としたが、これに限定されるものではなく、例えば、すべてのトランジスタの導電型をＰ型としてもよい。このようにすることで、上記実施形態と同様な効果を得ることができる。画素３０においては、カレント
ミラー回路ＭＣを構成する第３及び第４のトランジスタＱ３，Ｑ４のそれぞれの導電型をＮ型としたが、例えば、Ｐ型にしてもよい。

○上記実施形態では、リファレンス電圧信号Ｖｒｅｆを、選択期間Ｔｐ内で第１の電位ＶＬから第２の電位ＶＨに徐々に線形的に増加する電圧信号とした。これを、図７（ａ）に示すような、選択期間Ｔｐ開始時においてはその電位が急峻に増加し、その後、その増加が緩慢になる非線形特性を有したリファレンス電圧信号であってもよい。このようにすることで、出力電流Ｉｏｕｔ１〜Ｉｏｕｔｍ（または駆動電流ＩＯＬＥＤ）の電流レベルをアナログ的に制御することができ且つその電流レベルが比較的大きいところでは時間を短く、比較的小さいところでは時間を長くできるので、駆動電流ＩＯＬＥＤの電流レベルが低い場合での制御を確実に行うことができる。また、図７（ｂ）に示すような、その電位が階段的に増加するリファレンス電圧信号であってもよい。このようにすることで、リファレンス電圧信号を比較的容易に生成することができる。

○上記実施形態では、単色の有機ＥＬディスプレイ１０であったが、フルカラー表示が可能な有機ＥＬディスプレイに応用してもよい。
○上記実施形態では、有機ＥＬ素子ＯＬＥＤを備えた有機ＥＬディスプレイに具体化して好適な効果を得たが、有機ＥＬディスプレイ以外の例えばデジタルマイクロミラーデバイス（ＤＭＤ）を用いたディスプレイ、電子放出素子を用いたディスプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）に具体化してもよい。

有機ＥＬディスプレイのブロック構成図である。 表示パネル部及びデータ線駆動回路の電気的構成を説明するための図である。 第１の実施形態に係る画素の電気的構成を説明するための図である。 各種信号のタイミングチャートである。 第２の実施形態に係る画素の電気的構成を説明するための図である。 第３の実施形態に係る電子機器としての大型テレビの斜視図である。 （ａ），（ｂ）ともに別例を説明するためのタイミングチャートである。 従来の画素の電気的構成を説明するための図である。

符号の説明

Ｃｏ…容量素子としての保持キャパシタ、ＤＡＣ１〜ＤＡＣｍ…デジタル・アナログ変換回路、Ｃｏｍｐ１〜Ｃｏｍｐｍ…比較制御手段としての電流比較器、Ｉｄ１〜Ｉｄｍ…アナログ電流としてのデータ電流、Ｉｏｕｔ１〜Ｉｏｕｔｍ…出力電流、ＣＭ…出力手段としてのカレントミラー回路、ＯＬＥＤ…電気光学素子またはＥＬ素子としての有機ＥＬ素子、Ｑｄ…トランジスタとしての駆動トランジスタ、Ｑｓｗ…スイッチング素子としてのスイッチングトランジスタ、Ｖｃｕｔ１〜Ｖｃｕｔｍ…制御信号としての制御電圧信号、Ｖｒｅｆ…電圧信号としてのリファレンス電圧信号、１０…電気光学装置としての有機ＥＬディスプレイ、１４…データ信号生成回路としてのデータ線駆動回路、４０…電子機器としての大型テレビ。

Claims (8)

1. 複数の走査線と、複数のデータ線と、複数の電圧制御線と、前記複数の走査線と前記複数のデータ線との交差部に対応する位置に配置された複数の画素と、前記複数の画素の各々に設けられた複数の電気光学素子と、画像データのデータ値に応じたアナログ電流を生成する電流生成部を備えたデータ線駆動回路とを含む電気光学装置において、
   前記複数の画素の各々は、
   ソースまたはドレインの一方が前記複数のデータ線のうち対応するデータ線と電気的に接続されるとともに、第１のスイッチング素子を介して前記電気光学素子と電気的に接続され、前記ソースまたはドレインの他方が駆動電圧供給線に接続され、前記複数の走査線のうちの一つが選択されている期間において、時間的に単調に増加する電圧レベルを有する電圧信号がゲートに入力され、該電圧レベルの変化に応じてその電流レベルが時間的に単調に減少する出力電流を前記複数のデータ線のうち対応するデータ線を介して前記データ線駆動回路に出力する駆動トランジスタと、
   前記電圧信号の入力を許可または不許可に制御する第２のスイッチング素子と、
   前記電圧信号の電圧レベルに応じた電荷量を保持する容量素子と
   をさらに備え、
   前記複数の走査線のうちの一つが選択されている期間においては、前記第１のスイッチング素子をオフにして、前記駆動トランジスタと前記電気光学素子との電気的接続を遮断し、
   前記データ線駆動回路は、前記出力電流の電流レベルと前記アナログ電流の電流レベルとを比較し、前記出力電流の電流レベルが前記アナログ電流の電流レベルより高い場合は、前記第２のスイッチング素子をオンにして前記電圧信号の入力を許可に制御する制御信号を前記複数の電圧制御線のうち対応する電圧制御線を介して前記駆動トランジスタに出力し、前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致した場合及び前記出力電流の電流レベルが前記アナログ電流の電流レベルより低い場合は、前記第２のスイッチング素子をオフにして前記電圧信号の入力を不許可に制御する制御信号を前記複数の電圧制御線のうち対応する電圧制御線を介して前記駆動トランジスタに出力する比較制御手段をさらに備え、
   前記容量素子が、前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致したときの前記電圧信号の電圧レベルに応じた電荷量を保持した後、前記駆動トランジスタは、その保持した電荷量に応じた駆動電流を前記電気光学素子に供給することにより前記電気光学素子を発光させるようにしたことを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置において、
   前記出力電流の電流レベルと前記アナログ電流の電流レベルとの比較は、常時行われることを特徴とする電気光学装置。
3. 請求項１または２に記載の電気光学装置において、
   前記各画素には、前記駆動トランジスタからの前記出力電流の電流レベルを所定の比率だけ大きくして、前記データ線駆動回路へ出力する出力手段を備えたことを特徴とする電気光学装置。
4. 請求項３に記載の電気光学装置において、
   前記出力手段は、複数のトランジスタがカレントミラー回路を構成することで形成されていることを特徴とする電気光学装置。
5. 請求項１乃至４のいずれか一つに記載の電気光学装置において、
   前記電気光学素子はその発光層が有機材料で構成されたＥＬ素子であることを特徴とする電気光学装置。
6. 複数の走査線と、複数のデータ線と、複数の電圧制御線と、前記複数の走査線と前記複数のデータ線との交差部に対応する位置に配置された複数の画素と、前記複数の画素の各々に設けられた複数の容量素子と、前記複数の画素の各々に設けられた複数の電気光学素子と、該電気光学素子を駆動させるための電流を供給する駆動トランジスタと、画像データのデータ値に応じたアナログ電流を生成するデータ線駆動回路とを含む電気光学装置の駆動方法において、
   前記駆動トランジスタのソースまたはドレインの一方は前記複数のデータ線のうち対応するデータ線及び前記電気光学素子と電気的に接続され、前記ソースまたはドレインの他方は駆動電圧供給線に接続され、
   前記複数の走査線のうちの一つが選択されている期間において、時間的に単調に増加する電圧レベルを有する電圧信号を前記駆動トランジスタのゲートに入力し、該電圧レベルの変化に応じて電流レベルが時間的に単調に減少する前記駆動トランジスタからの出力電流を前記複数のデータ線のうち対応するデータ線を介して前記データ線駆動回路に出力し、
   前記複数の走査線のうちの一つが選択されている期間においては、前記駆動トランジスタと前記電気光学素子との電気的接続を遮断し、
   前記データ線駆動回路により、前記出力電流の電流レベルと前記アナログ電流の電流レベルとを比較し、前記出力電流の電流レベルが前記アナログ電流の電流レベルより高い場合は、前記電圧信号を前記駆動トランジスタに入力するようにし、前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致した場合及び前記出力電流の電流レベルが前記アナログ電流の電流レベルより低い場合は、前記電圧信号を前記駆動トランジスタに入力しないようにするとともに、
   前記出力電流の電流レベルと前記アナログ電流の電流レベルとが一致したときの前記電圧信号の電圧レベルに応じた電荷量を前記容量素子に保持させた後、その保持した電荷量に応じた駆動電流を前記電気光学素子に供給することにより前記電気光学素子を発光させるようにしたことを特徴とする電気光学装置の駆動方法。
7. 請求項６に記載の電気光学装置の駆動方法において、
   前記駆動トランジスタからの前記出力電流の電流レベルを所定の比率だけ大きくした後に、前記データ線駆動回路へ出力するようにしたことを特徴とする電気光学装置の駆動方法。
8. 請求項１乃至５のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。

Images