JP3242941B2 - アクティブｅｌマトリックスおよびその駆動方法 - Google Patents
アクティブｅｌマトリックスおよびその駆動方法Info
- Publication number
- JP3242941B2 JP3242941B2 JP12454191A JP12454191A JP3242941B2 JP 3242941 B2 JP3242941 B2 JP 3242941B2 JP 12454191 A JP12454191 A JP 12454191A JP 12454191 A JP12454191 A JP 12454191A JP 3242941 B2 JP3242941 B2 JP 3242941B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- signal
- holding unit
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明はエレクトロルミネッセン
スによる発光装置に関し、特にアクティブ型のエレクト
ロルミネッセンスマトリックスおよびアクティブＥＬマ
トリックスの駆動方法に関する。
スによる発光装置に関し、特にアクティブ型のエレクト
ロルミネッセンスマトリックスおよびアクティブＥＬマ
トリックスの駆動方法に関する。
【０００２】
【従来技術】エレクトロルミネッセンス素子はマンガン
を添加した硫化亜鉛等の半導体材料に駆動電圧を印加す
ると発光することを利用する発光素子（以下、ＥＬ素子
という）であるが、これは高い精度で一枚のガラス基板
等の上に集積化できるので、多数の素子を面状に配列し
たものは文字表示パネルとして利用でき、又一次元的に
配列して電子式印字装置の露光系として利用できる。こ
れらの発光装置は薄型軽量に製造できて空間利用率が高
いこと、又可搬型装置への組み込みが容易であること、
にじみのない見易い表示が得られることなどの多くの利
点を有するため、近年急速に研究が進められている。な
かでも各ＥＬ素子にその発光の制御に必要なスイッチン
グ素子、電源等を備えたものはアクティブ型と呼ばれ、
外部の制御装置が複雑にならないですむことから開発、
改良が進められている（"TFEL Edge Emitter Array for
Optical Imaging Bar Applications", Z. K. KUM, et
al., Proceedings of the SID, Vol. 28, Jan. 1987, p
p. 81-85)
を添加した硫化亜鉛等の半導体材料に駆動電圧を印加す
ると発光することを利用する発光素子（以下、ＥＬ素子
という）であるが、これは高い精度で一枚のガラス基板
等の上に集積化できるので、多数の素子を面状に配列し
たものは文字表示パネルとして利用でき、又一次元的に
配列して電子式印字装置の露光系として利用できる。こ
れらの発光装置は薄型軽量に製造できて空間利用率が高
いこと、又可搬型装置への組み込みが容易であること、
にじみのない見易い表示が得られることなどの多くの利
点を有するため、近年急速に研究が進められている。な
かでも各ＥＬ素子にその発光の制御に必要なスイッチン
グ素子、電源等を備えたものはアクティブ型と呼ばれ、
外部の制御装置が複雑にならないですむことから開発、
改良が進められている（"TFEL Edge Emitter Array for
Optical Imaging Bar Applications", Z. K. KUM, et
al., Proceedings of the SID, Vol. 28, Jan. 1987, p
p. 81-85)
【０００３】多数のアクティブ型ＥＬ発光回路を要素と
する電気的マトリックスであるアクティブ型ＥＬマトリ
ックスは従来、図１に示すように交流電源で駆動される
ＥＬ素子を含む１ビット基本回路（以下、１ビットＥＬ
回路又は１ビット回路という）の集合からなる。これら
１ビットＥＬ回路におけるＥＬ素子の駆動は薄膜トラン
ジスタ（以下、ＴＦＴという）等のスイッチング素子Ｑ
D の開閉により行われ る。スイッチング素子ＱD はその
ゲートに接続されたデータ保持用コンデンサＣｓと、別
のＴＦＴスイッチング素子Ｑｗとにより制御されてい
る。各１ビット回路に送られたデータ信号ＤＡＴＡをＴ
ＦＴスイッチング素子Ｑｗのオン／オフによりデータ保
持用コンデンサＣｓに書き込む。スイッチング素子Ｑｗ
のオン／オフは信号制御装置からのストローブ信号STRO
BEで行なわれる。データ信号が当該ＥＬ素子を発光させ
る駆動信号のときは高電位であり、コンデンサＣｓが高
レベルに充電され、その充電電圧がスイッチング素子Ｑ
D のゲート電圧となる結果、スイッチング素子ＱD が導
通し、その結果ＥＬ素子ＣELおよび駆動用ＡＣ電源（駆
動電圧Ｖａ）が直列閉回路を構成し、駆動電源によって
ＥＬ素子ＣEL が駆動されて発光する。信号が当該ＥＬ素
子を駆動しないための信号であるときは低レベルであ
り、その信号がコンデンサＣｓに書き込まれたときはス
イッチング素子ＱD がオフ状態となるため、ＥＬ素子の
駆動は停止される。従って各１ビット回路のデータ保持
コンデンサに順次に所望のデータを書き込む走査によ
り、一走査期間を時間的一フレームとしてＥＬマトリッ
クスの所望の発光状態が得られる。各発光ユニットには
回路構成の簡単のため、通常共通の駆動電圧が印加され
ている。
する電気的マトリックスであるアクティブ型ＥＬマトリ
ックスは従来、図１に示すように交流電源で駆動される
ＥＬ素子を含む１ビット基本回路（以下、１ビットＥＬ
回路又は１ビット回路という）の集合からなる。これら
１ビットＥＬ回路におけるＥＬ素子の駆動は薄膜トラン
ジスタ（以下、ＴＦＴという）等のスイッチング素子Ｑ
D の開閉により行われ る。スイッチング素子ＱD はその
ゲートに接続されたデータ保持用コンデンサＣｓと、別
のＴＦＴスイッチング素子Ｑｗとにより制御されてい
る。各１ビット回路に送られたデータ信号ＤＡＴＡをＴ
ＦＴスイッチング素子Ｑｗのオン／オフによりデータ保
持用コンデンサＣｓに書き込む。スイッチング素子Ｑｗ
のオン／オフは信号制御装置からのストローブ信号STRO
BEで行なわれる。データ信号が当該ＥＬ素子を発光させ
る駆動信号のときは高電位であり、コンデンサＣｓが高
レベルに充電され、その充電電圧がスイッチング素子Ｑ
D のゲート電圧となる結果、スイッチング素子ＱD が導
通し、その結果ＥＬ素子ＣELおよび駆動用ＡＣ電源（駆
動電圧Ｖａ）が直列閉回路を構成し、駆動電源によって
ＥＬ素子ＣEL が駆動されて発光する。信号が当該ＥＬ素
子を駆動しないための信号であるときは低レベルであ
り、その信号がコンデンサＣｓに書き込まれたときはス
イッチング素子ＱD がオフ状態となるため、ＥＬ素子の
駆動は停止される。従って各１ビット回路のデータ保持
コンデンサに順次に所望のデータを書き込む走査によ
り、一走査期間を時間的一フレームとしてＥＬマトリッ
クスの所望の発光状態が得られる。各発光ユニットには
回路構成の簡単のため、通常共通の駆動電圧が印加され
ている。
【０００４】この１ビット回路を多数含むアクティブＥ
Ｌマトリックスは駆動の便宜上ｍブロック（ｍは整数）
に分割し、各ブロックはｎ個（ｎは整数）の１ビット回
路を含む電気的ｎ×ｍマトリックスに構成することがで
きる（図３）。図５はこの場合のデータの書き込み方法
を表わすもので、１走査期間Ｔｓ（ｎ×ｍ個の１ビット
回路へのデータの書き込みを開始した後、すべての１ビ
ット回路を一回走査し、同じｎ×ｍ個の１ビット回路に
次のデータの書き込みを開始するまでの時間）かけてブ
ロックごとにストローブ信号STROBE１ないしSTROBE m
のもとでｎ個の１ビット回路に駆動（発光）／非駆動
（非発光）の信号が書き込まれ、マトリックス全体の発
光状態が制御される。信号STROBE により発光データの
書き込みがされた１ビット回路はデータ書き込み以後、
次のデータが書き込まれるまでＥＬ素子が駆動電源によ
り駆動される。従って、この場合各１ビット回路におけ
るＥＬ素子の駆動期間Ｔｄは走査期間Ｔｓと同じでなけ
ればならない。すなわち一走査期間において駆動状態に
あったＥＬ素子が次の走査期間で非駆動状態に変化した
とするとこのＥＬ素子は非発光期間移行後に発光量を減
衰して行く（図７）。
Ｌマトリックスは駆動の便宜上ｍブロック（ｍは整数）
に分割し、各ブロックはｎ個（ｎは整数）の１ビット回
路を含む電気的ｎ×ｍマトリックスに構成することがで
きる（図３）。図５はこの場合のデータの書き込み方法
を表わすもので、１走査期間Ｔｓ（ｎ×ｍ個の１ビット
回路へのデータの書き込みを開始した後、すべての１ビ
ット回路を一回走査し、同じｎ×ｍ個の１ビット回路に
次のデータの書き込みを開始するまでの時間）かけてブ
ロックごとにストローブ信号STROBE１ないしSTROBE m
のもとでｎ個の１ビット回路に駆動（発光）／非駆動
（非発光）の信号が書き込まれ、マトリックス全体の発
光状態が制御される。信号STROBE により発光データの
書き込みがされた１ビット回路はデータ書き込み以後、
次のデータが書き込まれるまでＥＬ素子が駆動電源によ
り駆動される。従って、この場合各１ビット回路におけ
るＥＬ素子の駆動期間Ｔｄは走査期間Ｔｓと同じでなけ
ればならない。すなわち一走査期間において駆動状態に
あったＥＬ素子が次の走査期間で非駆動状態に変化した
とするとこのＥＬ素子は非発光期間移行後に発光量を減
衰して行く（図７）。
【０００５】
【発明が解決しようとする課題】従来の駆動方法はＥＬ
素子の駆動期間Ｔｄが一走査期間Ｔｓと同じとなってい
るので、発光区間における光量Ｌｏｎと発光区間に続く
非発光区間における光量Ｌｏｆｆとは図７に示すとおり
となり、Ｌｏｆｆは、非発光区間へ移行後の減衰時の光
量となる。ＥＬ素子は通常約１ｍｓ程度の減衰時間を有
する。それゆえ一走査期間がこの減衰時間よりも十分長
くてよい場合は問題はないが、そうでない場合は、光量
の比Ｌｏｎ／Ｌｏｆｆを大きくすることが要求される。
これが走査の高速化を妨げている。ＥＬマトリックスを
電子式印字装置の露光系に用いる場合、印字の高速化は
極めて重要であるから、このような従来の駆動方法、装
置は重大な問題を含んでいる。
素子の駆動期間Ｔｄが一走査期間Ｔｓと同じとなってい
るので、発光区間における光量Ｌｏｎと発光区間に続く
非発光区間における光量Ｌｏｆｆとは図７に示すとおり
となり、Ｌｏｆｆは、非発光区間へ移行後の減衰時の光
量となる。ＥＬ素子は通常約１ｍｓ程度の減衰時間を有
する。それゆえ一走査期間がこの減衰時間よりも十分長
くてよい場合は問題はないが、そうでない場合は、光量
の比Ｌｏｎ／Ｌｏｆｆを大きくすることが要求される。
これが走査の高速化を妨げている。ＥＬマトリックスを
電子式印字装置の露光系に用いる場合、印字の高速化は
極めて重要であるから、このような従来の駆動方法、装
置は重大な問題を含んでいる。
【０００６】そこで本発明はＥＬマトリックスにおける
この問題を解決することにより、アクティブＥＬマトリ
ックスを高速で駆動する方法を提供すること、又は、高
速で駆動されるアクティブＥＬマトリックスを提供する
ことを課題とする。
この問題を解決することにより、アクティブＥＬマトリ
ックスを高速で駆動する方法を提供すること、又は、高
速で駆動されるアクティブＥＬマトリックスを提供する
ことを課題とする。
【０００７】
【課題を解決するための手段】そのための手段として、
本発明はアクティブ薄膜ＥＬマトリックスの各ＥＬ素子
を発光させる駆動から駆動停止までを一走査期間（ｎ×
ｍ個の１ビットＥＬ回路へのデータの書き込みを開始し
た後、すべての１ビット回路を一回走査し、同じｎ×ｍ
個の１ビット回路に次のデータの書き込みを開始するま
での時間）より短い時間内で行なわせる。
本発明はアクティブ薄膜ＥＬマトリックスの各ＥＬ素子
を発光させる駆動から駆動停止までを一走査期間（ｎ×
ｍ個の１ビットＥＬ回路へのデータの書き込みを開始し
た後、すべての１ビット回路を一回走査し、同じｎ×ｍ
個の１ビット回路に次のデータの書き込みを開始するま
での時間）より短い時間内で行なわせる。
【０００８】さらにこの手段を特定すると、各１ビット
ＥＬ回路へのデータの書き込み、駆動開始時期又は駆動
停止時期の適切な選択により、一走査期間より短い時間
内で駆動開始から駆動停止までの動作を行う。
ＥＬ回路へのデータの書き込み、駆動開始時期又は駆動
停止時期の適切な選択により、一走査期間より短い時間
内で駆動開始から駆動停止までの動作を行う。
【０００９】
【作用】本発明の上記手段によれば、従来のように発光
のための一走査期間とＥＬ素子の駆動時間とが同じでは
なく、発光の減衰を長く設定することができるので、Ｅ
Ｌマトリックスの駆動速度を高めることができる。
のための一走査期間とＥＬ素子の駆動時間とが同じでは
なく、発光の減衰を長く設定することができるので、Ｅ
Ｌマトリックスの駆動速度を高めることができる。
【００１０】
【実施例】本発明の第一実施例になるアクティブＥＬマ
トリックス及びその駆動方法を説明する。図２（Ａ）は
本発明の第一実施例であるアクティブＥＬマトリックス
の１ビットＥＬ回路の構成を示す。この図に示すよう
に、この１ビットＥＬ回路は、一般に信号制御装置の制
御の下に交流駆動電源ＳからスイッチＳｗを介して電力
が印加されるＥＬ素子ＣELとスイッチング素子ＱD から
なる直列回路と、スイッチング素子Ｑ D をオン状態又は
オフ状態とするためのレジスタとを含んでいる。スイッ
チング素子ＱD は一般に薄膜トランジスタ（以下、ＴＦ
Ｔと言う）であり、そのゲートＧはレジスタに接続され
る。このレジスタは図２（Ａ）の例では、当該ＥＬ素子
の発光／非発光を指定するデータ信号DATA を保持する
ためのコンデンサＣｓ１と、コンデンサＣｓ１にこのデ
ータを書き込むためのスイッチング素子Ｑｗと、前記デ
ータ信号を保持するための第２のコンデンサＣｓ２と、
コンデンサＣｓ２にこのデータ信号を書き込み、又は消
去するためのラッチ素子ＱL とを含む。スイッチング素
子Ｑｗ、ラッチ素子ＱL もＴＦＴである。
トリックス及びその駆動方法を説明する。図２（Ａ）は
本発明の第一実施例であるアクティブＥＬマトリックス
の１ビットＥＬ回路の構成を示す。この図に示すよう
に、この１ビットＥＬ回路は、一般に信号制御装置の制
御の下に交流駆動電源ＳからスイッチＳｗを介して電力
が印加されるＥＬ素子ＣELとスイッチング素子ＱD から
なる直列回路と、スイッチング素子Ｑ D をオン状態又は
オフ状態とするためのレジスタとを含んでいる。スイッ
チング素子ＱD は一般に薄膜トランジスタ（以下、ＴＦ
Ｔと言う）であり、そのゲートＧはレジスタに接続され
る。このレジスタは図２（Ａ）の例では、当該ＥＬ素子
の発光／非発光を指定するデータ信号DATA を保持する
ためのコンデンサＣｓ１と、コンデンサＣｓ１にこのデ
ータを書き込むためのスイッチング素子Ｑｗと、前記デ
ータ信号を保持するための第２のコンデンサＣｓ２と、
コンデンサＣｓ２にこのデータ信号を書き込み、又は消
去するためのラッチ素子ＱL とを含む。スイッチング素
子Ｑｗ、ラッチ素子ＱL もＴＦＴである。
【００１１】データ線はスイッチング素子Ｑｗの入力端
に接続され、その出力端とグランドとの間に第一のデー
タ書き込み・保持用コンデンサＣｓ１が接続される。ス
イッチング素子Ｑｗのゲートは信号制御装置のストロー
ブ信号線に接続される。
に接続され、その出力端とグランドとの間に第一のデー
タ書き込み・保持用コンデンサＣｓ１が接続される。ス
イッチング素子Ｑｗのゲートは信号制御装置のストロー
ブ信号線に接続される。
【００１２】スイッチング素子Ｑｗの出力端はさらにラ
ッチ素子ＱL の入力端に接続され、ラッチ素子ＱL の出
力端はスイッチング素子ＱD のゲートＧに接続される。
ラッチ素子ＱL の出力端とグランドとの間に第二のデー
タ保持用コンデンサＣｓ２が接続される。
ッチ素子ＱL の入力端に接続され、ラッチ素子ＱL の出
力端はスイッチング素子ＱD のゲートＧに接続される。
ラッチ素子ＱL の出力端とグランドとの間に第二のデー
タ保持用コンデンサＣｓ２が接続される。
【００１３】これらのスイッチング素子Ｑｗ、ラッチ素
子ＱL 、および駆動電源Ｓはデータ信号DATAおよびスト
ローブ信号と所望のタイミングで作動するように信号制
御装置で制御される。
子ＱL 、および駆動電源Ｓはデータ信号DATAおよびスト
ローブ信号と所望のタイミングで作動するように信号制
御装置で制御される。
【００１４】ＥＬマトリックスはこの図２（Ａ）の１ビ
ットＥＬ回路を単位とする多数のＥＬ素子を含むので、
駆動の便宜上ｎ個の１ビットＥＬ回路を含むブロックｍ
個（ｍは整数）に分割し、図４（Ａ）に示すように各ブ
ロックにｎ個のデータDATA１- DATA ｎ（ｎは整数）が
書き込めるようにし、ｎ×ｍの電気的マトリックスに構
成する。ｍブロックを同時に駆動する場合は、すべての
ブロックのすべてのＥＬ素子のラッチ素子のラッチ信号
を共通にする。電子式印字装置のイメージバー等として
使用する場合も同様のブロック構成で足りる。
ットＥＬ回路を単位とする多数のＥＬ素子を含むので、
駆動の便宜上ｎ個の１ビットＥＬ回路を含むブロックｍ
個（ｍは整数）に分割し、図４（Ａ）に示すように各ブ
ロックにｎ個のデータDATA１- DATA ｎ（ｎは整数）が
書き込めるようにし、ｎ×ｍの電気的マトリックスに構
成する。ｍブロックを同時に駆動する場合は、すべての
ブロックのすべてのＥＬ素子のラッチ素子のラッチ信号
を共通にする。電子式印字装置のイメージバー等として
使用する場合も同様のブロック構成で足りる。
【００１５】図４（Ｂ）は本発明の第二実施例になるＥ
Ｌマトリックスで、図２（Ｂ）はその１ビットＥＬ回路
の構成を示す。この実施例は図１に示す従来例の１ビッ
ト回路にさらに、データ書き込み・保持用コンデンサＣ
ｓに保持されたＥＬ駆動データを放電するためのリセッ
ト素子ＱR をコンデンサＣｓと並列に接続したものであ
る。リセット素子ＱR もＴＦＴで構成でき、その電流通
過電極がデータ保持用コンデンサＣｓと並列に接続され
る。又そのゲートは信号制御装置に接続される。この構
成は第一実施例と較べてラッチＱL が不要なことから、
その分構造上簡単である。
Ｌマトリックスで、図２（Ｂ）はその１ビットＥＬ回路
の構成を示す。この実施例は図１に示す従来例の１ビッ
ト回路にさらに、データ書き込み・保持用コンデンサＣ
ｓに保持されたＥＬ駆動データを放電するためのリセッ
ト素子ＱR をコンデンサＣｓと並列に接続したものであ
る。リセット素子ＱR もＴＦＴで構成でき、その電流通
過電極がデータ保持用コンデンサＣｓと並列に接続され
る。又そのゲートは信号制御装置に接続される。この構
成は第一実施例と較べてラッチＱL が不要なことから、
その分構造上簡単である。
【００１６】図６（Ａ）を参照して上記の本発明の第一
実施例のＥＬマトリックスの作動を説明する。各ブロッ
クがただ１個の１ビットＥＬ回路を含む場合は一次元マ
トリックスとなるが、この場合も全く原理が同じである
ことに注目されたい。
実施例のＥＬマトリックスの作動を説明する。各ブロッ
クがただ１個の１ビットＥＬ回路を含む場合は一次元マ
トリックスとなるが、この場合も全く原理が同じである
ことに注目されたい。
【００１７】任意の一走査期間Ｔｓにおいて信号制御装
置から送られたストローブ信号STROBE１−ｍにより各ブ
ロック毎にデータ書き込み用のスイッチング素子Ｑｗが
導通され、各データ保持用コンデンサＣｓ１にデータが
書き込まれて行く。書き込みが終わるとスイッチング素
子Ｑｗはオフにされ、データはこのコンデンサＣｓ１に
保持される。書き込まれたデータは信号制御装置からの
ラッチ信号LATCH により各ラッチ素子ＱL が導通するま
でコンデンサＣｓ１に保持され、各スイッチング素子Ｑ
D のゲートには出力されない。
置から送られたストローブ信号STROBE１−ｍにより各ブ
ロック毎にデータ書き込み用のスイッチング素子Ｑｗが
導通され、各データ保持用コンデンサＣｓ１にデータが
書き込まれて行く。書き込みが終わるとスイッチング素
子Ｑｗはオフにされ、データはこのコンデンサＣｓ１に
保持される。書き込まれたデータは信号制御装置からの
ラッチ信号LATCH により各ラッチ素子ＱL が導通するま
でコンデンサＣｓ１に保持され、各スイッチング素子Ｑ
D のゲートには出力されない。
【００１８】上記のデータ書き込みがすべてのブロック
について終了すると（図６（Ａ）の時間Ｔｗ経過時）す
べてのラッチ素子Ｑ L が信号制御装置から送られた共通
のラッチ信号LATCH により導通され、第一のデータ保持
用コンデンサＣｓ１に保持されていたＥＬ素子駆動デー
タ（高電位の信号）が第二のデータ保持用コンデンサＣ
ｓ２に出力され、このコンデンサＣｓ２が充電される形
でＥＬ素子駆動データがコンデンサＣｓ２に保持され
る。この充電電圧によりスイッチング素子ＱD がオン状
態になり、このときＥＬ素子は印加されている交流電圧
Ｖａにより駆動されて発光する。
について終了すると（図６（Ａ）の時間Ｔｗ経過時）す
べてのラッチ素子Ｑ L が信号制御装置から送られた共通
のラッチ信号LATCH により導通され、第一のデータ保持
用コンデンサＣｓ１に保持されていたＥＬ素子駆動デー
タ（高電位の信号）が第二のデータ保持用コンデンサＣ
ｓ２に出力され、このコンデンサＣｓ２が充電される形
でＥＬ素子駆動データがコンデンサＣｓ２に保持され
る。この充電電圧によりスイッチング素子ＱD がオン状
態になり、このときＥＬ素子は印加されている交流電圧
Ｖａにより駆動されて発光する。
【００１９】その後、当該ＥＬ素子を駆動させないデー
タ信号（低電位信号）がデータ線に与えられたときに、
スイッチング素子Ｑｗとラッチ素子ＱL の導通により、
それまでコンデンサＣｓ２に蓄積されていた電荷が放電
されて、スイッチング素子ＱD をオフ状態にし、ＥＬ素
子の駆動が停止される。この実施例ではすべての１ビッ
トＥＬ回路におけるラッチ素子ＱLが共通のラッチ信号
に接続されており、すべてのＥＬ素子が同時に駆動停止
されるようになっている。
タ信号（低電位信号）がデータ線に与えられたときに、
スイッチング素子Ｑｗとラッチ素子ＱL の導通により、
それまでコンデンサＣｓ２に蓄積されていた電荷が放電
されて、スイッチング素子ＱD をオフ状態にし、ＥＬ素
子の駆動が停止される。この実施例ではすべての１ビッ
トＥＬ回路におけるラッチ素子ＱLが共通のラッチ信号
に接続されており、すべてのＥＬ素子が同時に駆動停止
されるようになっている。
【００２０】ラッチ信号が与えられてから時間Ｔｄが経
過すると駆動停止信号がすべての１ビットＥＬ回路に与
えられる。この場合時間（Ｔｗ＋Ｔｄ）は走査期間Ｔｓ
より小さい。従って発光させる駆動信号を受けたＥＬ素
子もその走査期間内に発光を停止される。その後、次の
走査が開始されるまでの時間Ｔｒは駆動停止され、ま
た、Ｃｓ１およびＣｓ２の放電がなされる（図６
（Ａ））。
過すると駆動停止信号がすべての１ビットＥＬ回路に与
えられる。この場合時間（Ｔｗ＋Ｔｄ）は走査期間Ｔｓ
より小さい。従って発光させる駆動信号を受けたＥＬ素
子もその走査期間内に発光を停止される。その後、次の
走査が開始されるまでの時間Ｔｒは駆動停止され、ま
た、Ｃｓ１およびＣｓ２の放電がなされる（図６
（Ａ））。
【００２１】尚、ラッチ素子ＱL によりいずれのＥＬ素
子も同時に駆動され同時に駆動停止されるので、印加電
圧Ｖａはこの駆動期間中のみ作動させるようにしてもよ
い。
子も同時に駆動され同時に駆動停止されるので、印加電
圧Ｖａはこの駆動期間中のみ作動させるようにしてもよ
い。
【００２２】一般にデータの書き込みは非常に短時間に
実行できるから、このように三種の作動を適当に同期さ
せることによって同一走査期間内に発光データの書き込
み、発光駆動、および発光駆動の停止まですべてを行な
うことができる。この点、本ＥＬマトリックス駆動方法
は図５の従来の駆動方法と非常に相異する。
実行できるから、このように三種の作動を適当に同期さ
せることによって同一走査期間内に発光データの書き込
み、発光駆動、および発光駆動の停止まですべてを行な
うことができる。この点、本ＥＬマトリックス駆動方法
は図５の従来の駆動方法と非常に相異する。
【００２３】本発明の第二実施例であって、図２（Ｂ）
の１ビットＥＬ回路を有するアクティブＥＬマトリック
スは、以下のように作動する。図６（Ｂ）は、上記ＥＬ
マトリックスの駆動方法に用いるタイミングを示す。駆
動データ書き込みのときはリセット素子Ｑ R をオフ状態
にしておくことにより、従来例と同様にデータの書き込
みが行なわれる。ＥＬ素子が発光されたときはその一定
時間後にリセット信号ＲＳＴによりリセット素子ＱR を
導通させてスイッチング素子ＱD をオフ状態にする。こ
れによりＥＬ素子の駆動が停止される。ただし、このリ
セットは発光駆動開始後、一走査期間よりも短い時間Ｔ
ｄに行なわれる（図６（Ｂ）のＴｄ１、Ｔｄ２等）。こ
れらのＥＬ素子は必ずしもすべて同時に発光させる必要
はなく、一定の順序で順次発光させればよい。従って時
間Ｔｄ後の駆動停止リセット信号として、他の１ビット
ＥＬ回路にデータを書き込む信号STROBE ｊを充てるこ
とができる。
の１ビットＥＬ回路を有するアクティブＥＬマトリック
スは、以下のように作動する。図６（Ｂ）は、上記ＥＬ
マトリックスの駆動方法に用いるタイミングを示す。駆
動データ書き込みのときはリセット素子Ｑ R をオフ状態
にしておくことにより、従来例と同様にデータの書き込
みが行なわれる。ＥＬ素子が発光されたときはその一定
時間後にリセット信号ＲＳＴによりリセット素子ＱR を
導通させてスイッチング素子ＱD をオフ状態にする。こ
れによりＥＬ素子の駆動が停止される。ただし、このリ
セットは発光駆動開始後、一走査期間よりも短い時間Ｔ
ｄに行なわれる（図６（Ｂ）のＴｄ１、Ｔｄ２等）。こ
れらのＥＬ素子は必ずしもすべて同時に発光させる必要
はなく、一定の順序で順次発光させればよい。従って時
間Ｔｄ後の駆動停止リセット信号として、他の１ビット
ＥＬ回路にデータを書き込む信号STROBE ｊを充てるこ
とができる。
【００２４】この駆動方法ではＥＬ駆動電源Ｓは走査期
間中、常に印加されている点が第一実施例と異なる。た
だし、各ＥＬ素子の発光条件を一様にするため、駆動電
源の位相とストローブ信号の位相の差を一定に保つこと
が望ましい。この駆動期間Ｔｄは一走査期間Ｔｓよりも
短いので、各ＥＬ素子の駆動期間は当該走査期間の一部
にわたってのみ行なわれ、駆動停止された後は次のデー
タが書き込まれるまでの期間Ｔｒ＝Ｔｓ- Ｔｄ、駆動停
止のまま減衰発光を行なう。
間中、常に印加されている点が第一実施例と異なる。た
だし、各ＥＬ素子の発光条件を一様にするため、駆動電
源の位相とストローブ信号の位相の差を一定に保つこと
が望ましい。この駆動期間Ｔｄは一走査期間Ｔｓよりも
短いので、各ＥＬ素子の駆動期間は当該走査期間の一部
にわたってのみ行なわれ、駆動停止された後は次のデー
タが書き込まれるまでの期間Ｔｒ＝Ｔｓ- Ｔｄ、駆動停
止のまま減衰発光を行なう。
【００２５】尚、図６（Ａ）に示したようにラッチ信号
による発光の前に駆動電源をとめた状態でデータ書き込
みを行なう期間Ｔｗがある場合、発光開始は各走査期間
開始からＴｗ後であるが、書き込み時間は非常に短いの
で、図８ではこれを無視してある。
による発光の前に駆動電源をとめた状態でデータ書き込
みを行なう期間Ｔｗがある場合、発光開始は各走査期間
開始からＴｗ後であるが、書き込み時間は非常に短いの
で、図８ではこれを無視してある。
【００２６】以上述べたように、各ＥＬ素子の駆動と駆
動の停止を一走査期間より短い時間内に含めると、図８
に示すように、駆動中の発光と駆動停止後の発光とが共
にＥＬ素子の発光を目的とする一走査期間（図７および
図８の「発光区間」）内に存在する。発光区間で利用す
べき光量Ｌｏｎは、例えばＥＬバーの場合、発光開始後
の一走査期間Ｔｓ内の発光強度Ｉを時間ゼロから時間Ｔ
ｓまで積分した積分量である。これに続く発光を目的と
しない一走査期間（図８の「非発光区間」）Ｔｓにおけ
る発光強度Ｉの時間積分量Ｌｏｆｆはこの場合不要のも
のである。従ってＥＬマトリックスとしての有意義な信
号比はＬｏｎ／Ｌｏｆｆであるから、Ｌｏｎを許容限界
内に保ちつつ駆動時間Ｔｄを短縮し、かつ比Ｌｏｎ／Ｌ
ｏｆｆを大きくすることが要求される。ところで本発明
の駆動方法の場合、従来の駆動方法（図７）におけるＬ
ｏｆｆの主要部分を本駆動方法のＬｏｎに取り込んでい
ることに注目されたい。従って本駆動方法では駆動時間
Ｔｄを短縮することにより直ちに上記比Ｌｏｎ／Ｌｏｆ
ｆが自動的に大きく改善される。従って残る問題はＬｏ
ｎを許容限界内に保ちつつ駆動時間Ｔｄを短縮すること
だけである。そのためには選択したＥＬ素子の発光特性
Ｉに応じてパラメータＴｓおよびＴｄの適当な値を選択
すればよい。駆動期間Ｔｄ、走査期間Ｔｓおよび比Ｌｏ
ｎ／Ｌｏｆｆの間の定性的な関係は図９に示してある。
上記パラメータの選択は、選択したＥＬ材料について図
９のような特性図を求めておくと容易に求められる。例
えば、Ｌｏｎ／Ｌｏｆｆの許容される範囲とＴｓの許容
できる範囲とを指定すると、図９上に一定領域ができ
る。そこでこの領域を通過する特性曲線群の内から適当
な曲線、すなわち適当なＴｄ、を選択すれば良いことが
わかる。
動の停止を一走査期間より短い時間内に含めると、図８
に示すように、駆動中の発光と駆動停止後の発光とが共
にＥＬ素子の発光を目的とする一走査期間（図７および
図８の「発光区間」）内に存在する。発光区間で利用す
べき光量Ｌｏｎは、例えばＥＬバーの場合、発光開始後
の一走査期間Ｔｓ内の発光強度Ｉを時間ゼロから時間Ｔ
ｓまで積分した積分量である。これに続く発光を目的と
しない一走査期間（図８の「非発光区間」）Ｔｓにおけ
る発光強度Ｉの時間積分量Ｌｏｆｆはこの場合不要のも
のである。従ってＥＬマトリックスとしての有意義な信
号比はＬｏｎ／Ｌｏｆｆであるから、Ｌｏｎを許容限界
内に保ちつつ駆動時間Ｔｄを短縮し、かつ比Ｌｏｎ／Ｌ
ｏｆｆを大きくすることが要求される。ところで本発明
の駆動方法の場合、従来の駆動方法（図７）におけるＬ
ｏｆｆの主要部分を本駆動方法のＬｏｎに取り込んでい
ることに注目されたい。従って本駆動方法では駆動時間
Ｔｄを短縮することにより直ちに上記比Ｌｏｎ／Ｌｏｆ
ｆが自動的に大きく改善される。従って残る問題はＬｏ
ｎを許容限界内に保ちつつ駆動時間Ｔｄを短縮すること
だけである。そのためには選択したＥＬ素子の発光特性
Ｉに応じてパラメータＴｓおよびＴｄの適当な値を選択
すればよい。駆動期間Ｔｄ、走査期間Ｔｓおよび比Ｌｏ
ｎ／Ｌｏｆｆの間の定性的な関係は図９に示してある。
上記パラメータの選択は、選択したＥＬ材料について図
９のような特性図を求めておくと容易に求められる。例
えば、Ｌｏｎ／Ｌｏｆｆの許容される範囲とＴｓの許容
できる範囲とを指定すると、図９上に一定領域ができ
る。そこでこの領域を通過する特性曲線群の内から適当
な曲線、すなわち適当なＴｄ、を選択すれば良いことが
わかる。
【００２７】
【発明の効果】以上説明したように本発明は、レジスタ
でオン／オフ制御されるスイッチング素子を各マトリッ
クス点として含むアクティブＥＬマトリックスの駆動に
おいて、前記アクティブＥＬマトリックスを走査して前
記スイッチング素子を選択的に導通するデータ信号を前
記レジスタに与えると共に、信号制御装置からの信号に
基づいて、前記選択されたスイッチング素子の各々を不
導通にするようにしたので、一走査期間より短い時間内
に発光駆動、および発光駆動の停止を行なうことができ
る。その結果、従来例による駆動方法にない高い速度で
ＥＬマトリックスの駆動ができる。
でオン／オフ制御されるスイッチング素子を各マトリッ
クス点として含むアクティブＥＬマトリックスの駆動に
おいて、前記アクティブＥＬマトリックスを走査して前
記スイッチング素子を選択的に導通するデータ信号を前
記レジスタに与えると共に、信号制御装置からの信号に
基づいて、前記選択されたスイッチング素子の各々を不
導通にするようにしたので、一走査期間より短い時間内
に発光駆動、および発光駆動の停止を行なうことができ
る。その結果、従来例による駆動方法にない高い速度で
ＥＬマトリックスの駆動ができる。
【００２８】またこの駆動方法では一走査期間内の駆動
時間とこれに続く駆動停止期間との比を選択することに
より、有効発光信号比Ｌｏｎ／Ｌｏｆｆを容易に選択で
きる。
時間とこれに続く駆動停止期間との比を選択することに
より、有効発光信号比Ｌｏｎ／Ｌｏｆｆを容易に選択で
きる。
【図１】従来例のＥＬマトリックスの１ビット回路を示
す図である。
す図である。
【図２】（Ａ）は本発明の第一実施例によるＥＬマトリ
ックスの１ビットＥＬ回路である。（Ｂ）は第二実施例
によるＥＬマトリックスの１ビットＥＬ回路である。
ックスの１ビットＥＬ回路である。（Ｂ）は第二実施例
によるＥＬマトリックスの１ビットＥＬ回路である。
【図３】従来例のＥＬマトリックスにおけるマトリック
ス構成図である。
ス構成図である。
【図４】本発明第一実施例および第二実施例のＥＬマト
リックスにおけるマトリックス構成図である。
リックスにおけるマトリックス構成図である。
【図５】従来例の信号タイミング図である。
【図６】本発明第一実施例および第二実施例の信号タイ
ミング図である。
ミング図である。
【図７】従来例のＥＬマトリックスの発光強度分布を示
す図である。
す図である。
【図８】本発明によるＥＬマトリックスの発光強度分布
を示す図である。
を示す図である。
【図９】本発明によるＥＬマトリックスの有効発光信号
比と走査時間との関係を示す図である。
比と走査時間との関係を示す図である。
ＣEL ＥＬ素子 Ｓ Ｅ
Ｌ素子駆動電源 Ｓｗ ＥＬ素子駆動電源スイッチ Ｖａ ＥＬ
素子駆動電源電圧 ＱD スイッチング素子 Ｑｗ データ書き込みスイッチング素子 ＱL ラッ
チ素子 Ｃｓ１ 第一のデータ保持用コンデンサ Ｃｓ２ 第二のデータ保持用コンデンサ DATA
データ信号 STROBE ストローブ信号 LATCH ラ
ッチ信号 RST リセット信号 Ｔｓ 走査
期間 Ｔｄ 駆動時間 Ｔｗ デ
ータ書き込み時間 Ｔｒ 非駆動時間 Ｌｏｎ 駆
動時発光量 Ｌｏｆｆ 非駆動時発光量
Ｌ素子駆動電源 Ｓｗ ＥＬ素子駆動電源スイッチ Ｖａ ＥＬ
素子駆動電源電圧 ＱD スイッチング素子 Ｑｗ データ書き込みスイッチング素子 ＱL ラッ
チ素子 Ｃｓ１ 第一のデータ保持用コンデンサ Ｃｓ２ 第二のデータ保持用コンデンサ DATA
データ信号 STROBE ストローブ信号 LATCH ラ
ッチ信号 RST リセット信号 Ｔｓ 走査
期間 Ｔｄ 駆動時間 Ｔｗ デ
ータ書き込み時間 Ｔｒ 非駆動時間 Ｌｏｎ 駆
動時発光量 Ｌｏｆｆ 非駆動時発光量
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−250392（ＪＰ，Ａ) 特開 平３−18892（ＪＰ，Ａ) 特開 昭62−108073（ＪＰ，Ａ) 特開 昭62−189497（ＪＰ，Ａ) 特開 昭59−123873（ＪＰ，Ａ) 特公 昭62−28476（ＪＰ，Ｂ２) 特公 昭60−56026（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38
Claims (3)
- 【請求項１】 スイッチング素子と駆動電源とに直列
接続されたＥＬ素子と、前記スイッチング素子を導通／
不導通とするレジスタとを含んだ１ビットＥＬ回路を各
マトリックス点とするアクティブＥＬマトリックスであ
って、 前記レジスタが、 前記ＥＬ素子の駆動／非駆動に対応するデータを保持す
る第１のデータ保持部と、 前記データに対応するデータ信号が供給されたとき、該
データを前記第１のデータ保持部に書き込むデータ書き
込み部と、 前記スイッチング素子に接続され、保持されるデータに
より該スイッチング素子を導通又は不導通とする第２の
データ保持部と、 前記第１のデータ保持部に書き込まれたデータを、全て
の１ビットＥＬ回路について同時に、前記第２のデータ
保持部へ転移させるラッチ部とを有し、 全ての１ビットＥＬ回路に順次データ信号を供給すると
ともに、前記データ書き込み部と前記ラッチ部との動作
を制御する信号を出力する信号制御装置が設けられ、 該信号制御装置が、 全ての１ビットＥＬ回路へのデータの書き込みが終了
後、全ての１ビットＥＬ回路について、前記第１のデー
タ保持部から第２のデータ保持部へデータを同時に転移
するラッチ信号を出力し、 次のデータの書き込みが開始される前に、全ての１ビッ
トＥＬ回路について、前記データ書き込み部及び前記ラ
ッチ部を経て前記第２のデータ保持部に、前記ＥＬ素子
を非駆動とする信号を同時に書き込むように設定されて
いることを特徴とするアクティブＥＬマトリックス。 - 【請求項２】 スイッチング素子と駆動電源とに直列
接続されたＥＬ素子と、前記スイッチング素子を導通／
不導通とするレジスタとを含んだ１ビットＥＬ回路を各
マトリックス点とするアクティブＥＬマトリックスであ
って、 前記レジスタが前記ＥＬ素子の駆動／非駆動に対応する
データを保持し、保持されるデータにより前記スイッチ
ング素子を導通又は不導通とするデータ保持部と、 前記データに対応するデータ信号が供給されたとき、該
データを前記データ保持部に書き込むデータ書き込み部
と、 リセット信号を受けたときに、前記スイッチング素子が
オフとなるように前記データ保持部のリセットを行うリ
セット部とを有し、 全ての１ビットＥＬ回路に順次データ信号を供給すると
ともに、前記データ書き込み部を制御する信号及び前記
リセット信号を出力する信号制御装置が設けられ、 該信号制御装置が、 各１ビットＥＬ回路へのデータ書き込みが終了後、同じ
１ビットＥＬ回路に次のデータが書き込まれる前であっ
て、該１ビットＥＬ回路のＥＬ素子の駆動開始後所定の
時間経過時に、該１ビットＥＬ回路のリセット部にリセ
ット信号を出力するように設定されていることを特徴と
するアクティブＥＬマトリックス。 - 【請求項３】 スイッチング素子と駆動電源とに直列
接続されたＥＬ素子と、前記スイッチング素子を導通／
不導通とするレジスタとを含んだ１ビットＥＬ回路を各
マトリックス点とするアクティブＥＬマトリックスの駆
動方法において、 各１ビットＥＬ回路が有する前記レジスタの第１のデー
タ保持部に、データ信号線を介して各ＥＬ素子の駆動／
非駆動に対応するデータを順次に書き込む工程と、 全ての１ビットＥＬ回路についてデータの書き込みが終
了した後、全ての１ビットＥＬ回路の前記第１のデータ
保持部に保持されているデータを、ラッチ部を介して同
時に第２のデータ保持部へ転移させ、該第２のデータ保
持部に保持されるデータに基づいて前記スイッチング素
子を導通又は不導通状態に保持する工程と、 前記第２のデータ保持部へのデータの転移後所定時間の
経過時であって、次のデータを前記第１のデータ保持部
へ書き込む前に、全ての１ビットＥＬ回路の前記第２の
データ保持部に、前記データ信号線及びラッチ部を介し
て前記ＥＬ素子を非駆動とする信号を同時に書き込む工
程とを有することを特徴とするアクティブＥＬマトリッ
クスの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12454191A JP3242941B2 (ja) | 1991-04-30 | 1991-04-30 | アクティブｅｌマトリックスおよびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12454191A JP3242941B2 (ja) | 1991-04-30 | 1991-04-30 | アクティブｅｌマトリックスおよびその駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208884A Division JP3351426B2 (ja) | 2001-07-10 | 2001-07-10 | 信号制御装置及び発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328791A JPH04328791A (ja) | 1992-11-17 |
| JP3242941B2 true JP3242941B2 (ja) | 2001-12-25 |
Family
ID=14888036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12454191A Expired - Fee Related JP3242941B2 (ja) | 1991-04-30 | 1991-04-30 | アクティブｅｌマトリックスおよびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242941B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885573B1 (ko) * | 2004-12-27 | 2009-02-24 | 교세라 가부시키가이샤 | 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08129360A (ja) | 1994-10-31 | 1996-05-21 | Tdk Corp | エレクトロルミネセンス表示装置 |
| US6853083B1 (en) | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
| JP3629939B2 (ja) | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
| JP4049190B2 (ja) * | 1999-06-17 | 2008-02-20 | ソニー株式会社 | 画像表示装置及びその駆動方法 |
| JP4049191B2 (ja) * | 1999-06-17 | 2008-02-20 | ソニー株式会社 | 画像表示装置 |
| JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| JP4079198B2 (ja) * | 1999-06-17 | 2008-04-23 | ソニー株式会社 | 画像表示装置及びその駆動方法 |
| JP4353300B2 (ja) * | 1999-06-17 | 2009-10-28 | ソニー株式会社 | 画像表示装置及びその駆動方法 |
| TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| JP5127099B2 (ja) * | 2000-04-26 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 電子装置、表示装置 |
| JP4152603B2 (ja) * | 2000-04-27 | 2008-09-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
| TW531901B (en) * | 2000-04-27 | 2003-05-11 | Semiconductor Energy Lab | Light emitting device |
| US6738034B2 (en) | 2000-06-27 | 2004-05-18 | Hitachi, Ltd. | Picture image display device and method of driving the same |
| US7315295B2 (en) | 2000-09-29 | 2008-01-01 | Seiko Epson Corporation | Driving method for electro-optical device, electro-optical device, and electronic apparatus |
| SG114502A1 (en) | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
| TW518528B (en) * | 2001-01-08 | 2003-01-21 | Chi Mei Optoelectronics Corp | Driving method of active matrix electro-luminescent display |
| US6753654B2 (en) | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
| JP4212815B2 (ja) * | 2001-02-21 | 2009-01-21 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP3608613B2 (ja) | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| JP3608614B2 (ja) | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| JP3612494B2 (ja) | 2001-03-28 | 2005-01-19 | 株式会社日立製作所 | 表示装置 |
| US7009590B2 (en) * | 2001-05-15 | 2006-03-07 | Sharp Kabushiki Kaisha | Display apparatus and display method |
| JP3951687B2 (ja) * | 2001-08-02 | 2007-08-01 | セイコーエプソン株式会社 | 単位回路の制御に使用されるデータ線の駆動 |
| JP4485119B2 (ja) * | 2001-11-13 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR100940342B1 (ko) | 2001-11-13 | 2010-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 구동방법 |
| JP3800404B2 (ja) | 2001-12-19 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置 |
| JP3923341B2 (ja) | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
| JP2004004788A (ja) | 2002-04-24 | 2004-01-08 | Seiko Epson Corp | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 |
| JP4123037B2 (ja) * | 2002-04-24 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
| JP3637911B2 (ja) | 2002-04-24 | 2005-04-13 | セイコーエプソン株式会社 | 電子装置、電子機器、および電子装置の駆動方法 |
| US8537081B2 (en) | 2003-09-17 | 2013-09-17 | Hitachi Displays, Ltd. | Display apparatus and display control method |
| JP5604270B2 (ja) * | 2010-11-26 | 2014-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-04-30 JP JP12454191A patent/JP3242941B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885573B1 (ko) * | 2004-12-27 | 2009-02-24 | 교세라 가부시키가이샤 | 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04328791A (ja) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242941B2 (ja) | アクティブｅｌマトリックスおよびその駆動方法 | |
| US6806857B2 (en) | Display device | |
| KR100469871B1 (ko) | 표시 장치 | |
| US4864182A (en) | Driving circuit for thin film EL display device | |
| US6930680B2 (en) | Pixel circuit for light emitting element | |
| US6788277B2 (en) | Drive unit and drive method of light-emitting display panel | |
| EP1577869A1 (en) | Display and method for driving same | |
| US7196681B2 (en) | Driving circuit for light emitting elements | |
| JP2001142413A (ja) | アクティブマトリクス型表示装置 | |
| KR950701754A (ko) | 능동소자배열 전자발광 표시장치와 동작방법(active matraix electroluminescent dstplay and method of operation) | |
| JPH08241057A (ja) | 画像表示装置 | |
| KR20040045894A (ko) | 연산 트랜스컨덕턴스 증폭기 회로, 램프 소스 및 액정디스플레이 | |
| JPH1069238A (ja) | 有機エレクトロルミネッセンス表示装置 | |
| JPH03185491A (ja) | Ｅｌ駆動回路 | |
| JP2003263129A (ja) | 表示装置 | |
| US20020027422A1 (en) | Display device | |
| CN100428312C (zh) | 电致发光显示装置及其驱动方法 | |
| JP3351426B2 (ja) | 信号制御装置及び発光装置 | |
| KR20030035195A (ko) | 전계발광 디스플레이 패널 및 그의 구동방법 | |
| JP2005017485A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JPH06230745A (ja) | Ｅｌ発光装置及びその駆動方法 | |
| JP2003208124A (ja) | 表示装置 | |
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US7956827B2 (en) | Driving circuit using pulse width modulation technique for a light emitting device | |
| JP2844957B2 (ja) | 薄膜ｅｌ発光装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |
|
| LAPS | Cancellation because of no payment of annual fees |