JP5305105B2 - 表示装置およびその駆動方法ならびに電子機器 - Google Patents

Description

本発明は、特に有機ＥＬ（Electro Luminescence）素子等の自発光型の発光素子を用いた表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。

有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。

ところで、一般に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化する。

また、駆動トランジスタの閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきにより閾値電圧Ｖthや移動度μが画素毎に異なったりする場合がある。これら閾値電圧Ｖthや移動度μが画素毎に異なると、駆動トランジスタに流れる電流値が画素毎にばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したり画素毎に異なったりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Ｖthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている（例えば、特許文献１参照）。

特開２００８−３３１９３号公報

ところで、現在、フラットパネルディスプレイ業界では、液晶表示装置を用いた液晶テレビがシェアを伸ばしており、大画面化および薄型化と同時に、低価格化が消費者の購買意欲を促進している。従って、有機ＥＬ表示装置を用いた有機ＥＬテレビにおける販売を促進するうえでも、低価格化（低コスト化）を図ることは重要である。

そのための一策として、例えば、各画素を駆動する周辺回路においてコスト削減を図ることが考えられる。ここで、周辺回路には、各画素に映像信号を供給するデータドライバが含まれるが、このデータドライバでは、その出力階調数が１０ビット階調（１０２４階調）に設定されていることが多い。この出力階調数を削減すれば、低コスト化を図ることができるが、単純に出力階調数を削減したままでは、表示画質が低下することになってしまう。

そこで、データドライバの出力階調数を、例えば８ビット階調（２５６階調）まで削減する一方、この８ビット階調における各階調間を例えば２ビット分（４階調）補間することによって、最終的に１０ビット階調へ表現を拡大することが考えられる。

具体的には、各画素に映像信号電圧を書き込む前に、所定の階調補間用の信号電圧（以下、単に階調補間電圧という）を書き込むことによって階調を補間する。詳細には、ある映像信号電圧に対し、階調補間電圧を複数の電圧値にわたって変化させ、その階調補間電圧の各電圧値を用いて映像信号電圧の各階調間を補完する。尚、以下では、このような階調補間電圧の書き込みの後に、映像信号電圧の書き込みを行うことによって画素駆動を行う方式を、２ステップ駆動方式と称して説明を行う。

しかしながら、上記のような２ステップ駆動方式では、映像信号電圧の１電圧値に対し、階調補間電圧を複数の電圧値に渡って変化させる必要があるため、映像信号電圧の電圧値の大きさによって、階調補間電圧において変化させる電圧値の範囲にばらつきが生じ易い。このように、映像信号電圧の電圧値毎に階調補間電圧における電圧値範囲がばらつくと、その分、周辺回路に余分にメモリを持たせなければならず、コストアップを招いてしまう。

本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。

本発明の第１および第２の表示装置は、それぞれが発光素子と発光素子に接続されたトランジスタとを含む複数の画素と、各画素に接続された走査線、信号線および電源線と、走査線に対し複数の画素を順次選択するための選択パルスとしてオン電圧およびオフ電圧を交互に切り替えて印加する走査線駆動回路と、信号線に対し信号パルスとして階調補間電圧、基準電圧および映像信号電圧をこの順に印加すると共に階調補間電圧を複数の電圧値に渡って変化させることにより発光輝度の階調補間を行う信号線駆動回路と、電源線に対し発光素子の発光動作および消光動作を制御するための制御パルスを印加する電源線駆動回路とを備えたものである。

ここで、第１の表示装置では、走査線駆動回路、信号線駆動回路および電源線駆動回路が、複数の画素に対しトランジスタの閾値電圧補正を行った後、走査線駆動回路が、選択パルスが、階調補間電圧の印加期間内にオフ電圧からオン電圧へ立ち上がり、基準電圧の印加期間内に当該オン電圧からオフ電圧へ立ち下がり、かつ映像信号電圧の印加期間内において、オフ電圧からオン電圧へと立ち上がると共にオン電圧から前記オフ電圧へと立ち下がるように制御を行うものである。

第２の表示装置では、走査線駆動回路、信号線駆動回路および電源線駆動回路が、複数の画素に対しトランジスタの閾値電圧補正を行った後、走査線駆動回路が、選択パルスが、信号線駆動回路による映像信号電圧の印加期間内において、オフ電圧から第１のオン電圧へと立ち上がると共に第１のオン電圧からオフ電圧へと立ち下がり、階調補間電圧の印加期間内においてオフ電圧から第１のオン電圧よりも低い第２のオン電圧へと立ち上がると共に、基準電圧の印加期間内において第２のオン電圧からオフ電圧へと立ち下がるように制御を行うものである。

本発明の電子機器は、上記第１および第２の表示装置のうちのいずれかを備えたものである。

本発明の第１および第２の表示装置の駆動方法は、それぞれが発光素子と発光素子に接続されたトランジスタとを含み、走査線、信号線および電源線に接続された複数の画素を表示駆動する際に、走査線に対し複数の画素を順次選択するための選択パルスとしてオン電圧およびオフ電圧を交互に切り替えて印加し、信号線に対し信号パルスとして階調補間電圧、基準電圧および映像信号電圧をこの順に印加し、電源線に対し発光素子の発光動作および消光動作を制御するための制御パルスを印加し、信号線に印加する階調補間電圧を複数の電圧値に渡って変化させることにより発光輝度の階調補間を行うようにしたものである。

ここで、上記のうち第１の表示装置の駆動方法では、複数の画素に対しトランジスタの閾値電圧補正を行った後、選択パルスが、階調補間電圧の印加期間内にオフ電圧からオン電圧へ立ち上がり、その階調補間電圧の印加期間直後の基準電圧の印加期間内に当該オン電圧からオフ電圧へ立ち下がり、映像信号電圧の印加期間内において、オフ電圧からオン電圧へと立ち上がると共にオン電圧からオフ電圧へと立ち下がる、ように制御を行うものである。

第２の表示装置の駆動方法では、複数の画素に対しトランジスタの閾値電圧補正を行った後、選択パルスが、映像信号電圧の印加期間内において、オフ電圧から第１のオン電圧へと立ち上がると共に第１のオン電圧からオフ電圧へと立ち下がり、階調補間電圧の印加期間内においてオフ電圧から第１のオン電圧よりも低い第２のオン電圧へと立ち上がると共に、基準電圧の印加期間内において第２のオン電圧からオフ電圧へと立ち下がる、ように制御を行うものである。

本発明の第１および第２の第１の表示装置およびその駆動方法では、信号線への階調補間電圧の印加期間内に走査線に対してオン電圧を印加し、そのオン電圧からのオフ電圧への切り替えを、信号線への基準電圧の印加期間内に行う。これにより、オン電圧からオフ電圧へ切り替えを階調補間電圧の印加期間内に行う場合に比べ、階調補間電圧の印加後、映像信号の印加開始までの期間（基準電圧の印加期間）において、ブートストラップ動作が抑制または防止される。その結果、階調補間電圧印加後における移動度補正量が小さくなり、階調補間電圧の上昇に伴う電流（発光素子の駆動電流）変化が少なくなる。即ち、移動度補正量が少なくなり、階調補間電圧に対する電流変化特性では、その傾きがなだらかとなる。

本発明の第２の表示装置およびその駆動方法では、走査線に対し、映像信号電圧印加時に第１のオン電圧、階調補間電圧の印加時には、その第１のオン電圧よりも低い第２のオン電圧をそれぞれ印加する。これにより、移動度補正量が少なくなり、階調補間電圧の電流変化特性では、その傾きがなだらかとなる。

本発明の第１および第２の表示装置およびその駆動方法ならびに電子機器によれば、複数の画素の表示駆動の際、所定の選択パルスを走査線に印加し、階調補間電圧、基準電圧および映像信号電圧をこの順に信号線に印加し、所定の制御パルスを電源線に印加すると共に、走査線あるいは信号線に対する各電圧パルスの印加時において所定の動作を行うようにしたので、階調補間電圧に対する電流変化特性において、その傾きをなだらかなものにすることができる。その結果、信号線に印加する階調補間電圧を複数の電圧値に渡って変化させて発光輝度の階調補間を行う際に、その階調補間電圧の各電圧値を、映像信号電圧の全階調間でほぼ同一の範囲内に設定することができる。このため、データドライバ（信号線駆動回路）等の周辺回路に余分なメモリを設けることなく階調補間を行い、階調表現数を拡大することができる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。

本発明の第１〜第５の実施の形態に係る表示装置の一例を表す構成図である。 図１に示した各画素の内部構成の一例を表す回路図である。 第１の実施の形態に係る表示駆動動作の一例を表すタイミング波形図である。 図３に示した階調補間書き込み動作において、階調補間電圧を変化させたときの駆動トランジスタのゲート電位およびソース電位の変化について説明するためのタイミング波形図である。 実施例１および比較例における階調補間電圧および映像信号電圧の書き込み動作の詳細を説明するためのタイミング波形図である。 実施例１および比較例における階調補間電圧と駆動トランジスタに流れる電流（発光輝度）との関係（階調補間電圧の電流変化特性）の一例を表す特性図である。 比較例における階調補間動作を説明するための特性図である。 実施例１における階調補間動作を説明するための特性図である。 第２の実施の形態に係る表示駆動動作の一例を表すタイミング波形図である。 図９に示した階調補間書き込み動作において、階調補間電圧を変化させたときの駆動トランジスタのゲート電位およびソース電位の変化について説明するためのタイミング波形図である。 図９に示した階調補間書き込み動作による作用を説明するためのものである。 第３の実施の形態に係る表示駆動動作の一例を表すタイミング波形図である。 実施例１，２における階調補間電圧および映像信号電圧の書き込み動作の詳細を説明するためのタイミング波形図である。 第４の実施の形態に係る表示駆動動作の一例を表すタイミング波形図である。 実施例１，３における階調補間電圧および映像信号電圧の書き込み動作の詳細を説明するためのタイミング波形図である。 第５の実施の形態に係る信号線駆動回路の一例を表す回路図である。 実施例４および実施例５における階調補間電圧と駆動トランジスタに流れる電流（発光輝度）との関係（階調補間電圧の電流変化特性）の一例を表す特性図である。 図１に示した表示装置を含むモジュールの概略構成を表す平面図である。 図１に示した表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。

１．表示装置の構成
２．第１の実施の形態（階調補間電圧書き込み時における走査線電圧のオン電圧からオフ電圧への切り替えを、基準電圧書き込み期間内に行う例）
３．第２の実施の形態（階調補間電圧を基準電圧よりも低い電圧値に設定した例）
４．第３の実施の形態（走査線電圧を３値化（Ｖon１，Ｖon２，Ｖoff）し、映像信号電圧書き込み時に電圧Ｖon１、階調補間電圧書き込み時に電圧Ｖon２（＜Ｖon１）を用いる例）
５．第４の実施の形態（電源線電圧を３値化（Ｖcc１，Ｖcc２，Ｖini）し、映像信号電圧書き込み時に電圧Ｖcc１、階調補間電圧書き込み時に電圧Ｖcc２（＜Ｖcc１）を用いる例）
６．第５の実施の形態（階調補間電圧のダイナミックレンジを映像信号電圧よりも小さくしつつＤＡ変換する例）
７．モジュールおよび適用例

＜表示装置１の構成＞
図１は、以下に説明する本発明の第１〜第５の実施の形態に係る表示装置（表示装置１）の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。

（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素１１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色の画素のいずれかであり、画素毎に各色光を発する有機電界発光素子を含んでいる。

画素アレイ部１３はまた、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１は、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、マトリクス状に配置されている。

図２は、画素１１における回路構成の一例を表したものである。画素１１は、いわゆる「２Ｔｒ１Ｃ」の回路構成を有し、有機ＥＬ素子１２（発光素子）と、書き込み（サンプリング用）トランジスタＴｒ１（第１のトランジスタ）と、駆動トランジスタＴｒ２（第２のトランジスタ）と、保持容量素子Ｃｓとを備えている。書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２はそれぞれ、例えばｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴである。尚、ＴＦＴの種類は特に限定されるものではなく、例えば逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。

画素１１内では、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬに接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ２のドレインは電源線ＤＳＬに接続され、ソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続されている。有機ＥＬ素子１２のカソードは固定電位に設定されており、ここではグランド線ＧＮＤに接続されることにより、グランド（接地電位）に設定されている。尚、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って設けられ、平板状の電極となっている。

（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）の表示駆動を行うものである。具体的には、詳細は後述するが、画素アレイ部１３における複数の画素１１を順次選択しつつ、選択された画素１１に対し、映像信号２０Ａに基づく映像信号電圧を書き込むことにより、複数の画素１１の表示駆動を行うものである。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５を有している。

映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５がそれぞれ、連動して動作するように制御するものである。

走査線駆動回路２３は、制御信号２２Ａに従って複数の走査線ＷＳＬに対して選択パルス（走査線電圧）を順次印加することにより、複数の画素１１を順次選択するものである。具体的には、選択パルスとして、書き込みトランジスタＴｒ１をオン状態に設定するための電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するための電圧Ｖoffとを交互に（周期的に）切り替えて出力するものである。電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、その書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。尚、この電圧Ｖonおよび電圧Ｖoffが、本発明における「オン電圧」および「オフ電圧」にそれぞれ対応する。

信号線駆動回路２４は、制御信号２２Ａに従って、映像信号処理回路２１から入力される映像信号に対応するアナログの映像信号を生成し、各信号線ＤＴＬに印加するものである。具体的には、この映像信号２０Ａに基づくアナログの信号電圧を各信号線ＤＴＬに対して印加することにより、走査線駆動回路２３により選択された（選択対象の）画素１１に対して映像信号の書き込みを行うものである。尚、映像信号の書き込みとは、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を印加することを意味している。

この信号線駆動回路２４は、信号パルス（信号線電圧）として、階調補間用の信号電圧である階調補間電圧Ｖsig１と、電圧Ｖofs（基準電圧）と、映像信号２０Ａに基づく信号電圧である映像信号電圧Ｖsig２との３つの電圧をこの順に切り替えて出力可能となっている。例えば、信号線駆動回路２４は、１水平（１Ｈ）期間に、信号線ＤＴＬに対し、電圧Ｖofs，階調補間電圧Ｖsig１，電圧Ｖofs，映像信号電圧Ｖsig２をこの順に印加するようになっている。電圧Ｖofsは、有機ＥＬ素子１２の消光時に、駆動トランジスタＴｒ２のゲートに印加するための電圧である。具体的には、この電圧Ｖofsは、駆動トランジスタＴｒ２の閾値電圧をＶthとすると、（Ｖofs−Ｖth）が有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。

このような信号線駆動回路２４は、詳細は後述するが、上記階調補間電圧Ｖsig１を複数の電圧値に渡って変化させることにより、発光輝度の階調を補間するようになっている。

電源線駆動回路２５は、制御信号２２Ａに従って、複数の電源線ＤＳＬに対して制御パルス（電源線電圧）を順次印加することにより、各有機ＥＬ素子１２の発光動作および消光動作の制御を行うものである。具体的には、制御パルスとして、駆動トランジスタＴｒ２に電流Ｉｄを流すための電圧Ｖccと、駆動トランジスタＴｒ２に電流Ｉｄを流さないようにするための電圧Ｖiniとを交互に（周期的に）切り替えて出力するものである。電圧Ｖiniは、有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。電圧Ｖccは、この電圧値（Ｖel＋Ｖca）以上の電圧値（一定値）となるように設定されている。尚、この電圧Ｖccが本発明の「高電源電圧」、電圧Ｖiniが本発明の「低電源電圧」にそれぞれ対応する。

次に、上記のような表示装置１の動作について、第１〜第５の実施の形態を挙げて説明する。

＜第１の実施の形態＞
（１．表示駆動動作）
表示装置１では、図１および図２に示したように、駆動回路２０が、映像信号２０Ａおよび同期信号２０Ｂに基づいて、表示パネル１０（画素アレイ部１３）における各画素１１の表示駆動を行う。これにより、各画素１１内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル１０において画像表示がなされる。

ここで、図３（Ａ）〜（Ｅ）を参照して、本実施の形態における詳細な表示駆動動作について説明する。図３（Ａ）〜（Ｅ）は各種タイミング波形の一例であり、図３（Ａ）は信号線ＤＴＬ、図３（Ｂ）は走査線ＷＳＬ、図３（Ｃ）は電源線ＤＳＬに印加される信号パルスを表している。図３（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を表している。このように、本実施の形態では、信号線パルスとして３値（Ｖsig１（＞Ｖofs），Ｖofs，Ｖsig２）、走査線パルスとして２値（Ｖon，Ｖoff）、電源線パルスとして２値（Ｖcc，Ｖini）の電圧値をそれぞれ切り替えて出力可能となっている。

尚、後述のタイミングｔ１からタイミングｔ１５までの期間は、有機ＥＬ素子１２が消光状態である消光期間Ｔoffとなっている。駆動回路２０は、その消光期間Ｔoffにおいて、２ステップ駆動方式による表示駆動を行う。具体的には、以下に説明するＶth補正準備動作，Ｖth補正動作，階調補間電圧Ｖsig１の書き込み動作，および映像信号電圧Ｖsig２の書き込み動作をこの順に行うと共に、階調補間動作を行う。

（Ｖth補正準備期間Ｔ１：ｔ１〜ｔ５）
最初に、駆動回路２０は、発光期間Ｔonの終了時（タイミングｔ１）に、各画素１１内の駆動トランジスタＴｒ２における閾値電圧Ｖthの補正準備を行う。具体的には、まず、タイミングｔ１において、電源線駆動回路２５が、電源線電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。この後、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖiniとなっている期間（タイミングｔ２〜ｔ３）において、走査線駆動回路２３は、走査線電圧を、電圧Ｖoffから電圧Ｖonへと上げた状態に設定する（図３（Ｂ））。これにより、駆動トランジスタＴｒ２のソース電位Ｖｓが下降して電圧Ｖiniとなり（図３（Ｅ））、有機ＥＬ素子１２が消光する。一方、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、上記ソース電位Ｖｓの下降に伴い、保持容量素子Ｃｓを介した容量カップリングによって下降する（図３（Ｄ））。このときのゲート電位Ｖｇは、走査線電圧が電圧Ｖonとなり、書き込みトランジスタＴｒ１がオン状態となるため、信号線電圧（電圧Ｖofs）と等しくなる。

これにより、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖgsが、この駆動トランジスタＴｒ２の閾値電圧Ｖthよりも大きくなり（Ｖgs＞Ｖth）、Ｖth補正の準備が完了する（タイミングｔ３）。尚、その後は、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖiniとなっているタイミングｔ４において、走査線駆動回路２３が、走査線電圧を、電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。

Ｖth補正準備が整った後、駆動回路２０は、駆動トランジスタＴｒ２がカットオフ（Ｖgs＝Ｖth）となるまで、閾値電圧Ｖthを補正する（Ｖth補正動作）。このＶth補正動作は、必要に応じて１回または複数回に渡って行えばよいが、ここでは、休止期間（Ｖth補正休止期間）を挟んで計３回行う場合について説明する。

（１回目のＶth補正期間Ｔ２：ｔ５〜ｔ６）
まず、信号線電圧が電圧Ｖofs、走査線電圧が電圧Ｖonとなっているタイミングｔ５において、電源線駆動回路２５が電源線電圧を、電圧Ｖiniから電圧Ｖccに上げる（図３（Ｃ））。すると、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇する（図３（Ｅ））。続いて、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccのままそれぞれ保持されているタイミングｔ６において、走査線駆動回路２３が走査線電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が一旦停止する（１回目のＶth補正休止期間Ｔ３へと移行する）。

（１回目のＶth補正休止期間Ｔ３：ｔ６〜ｔ７）
タイミングｔ６からタイミングｔ７までの期間は、Ｖth補正が一旦停止している。ここで、１回目のＶth補正後のタイミングｔ６においては、ソース電位Ｖｓが電圧値（Ｖofs（＝Ｖｇ）−Ｖth）よりも低く（Ｖｓ＜（Ｖｇ−Ｖth））なっている。換言すると、ゲート−ソース間電圧Ｖgsが閾値電圧Ｖthと比べて依然として大きい（Ｖgs＞Ｖth）。このため、ドレイン−ソース間に電流Ｉｄが流れることになり、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。一方、ゲート電位Ｖｇもまた、そのようなソース電位Ｖｓの上昇に伴い、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ））。

（２回目のＶth補正期間Ｔ２：ｔ７〜ｔ８）
続いて、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccとなっているタイミングｔ７において、走査線駆動回路２３が、走査線電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、ゲート電位Ｖｇが再び、このときの信号線電圧（電圧Ｖofs）と等しくなる（図３（Ｄ））。また、タイミングｔ７においてもＶgs＞Ｖthであるため、ドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓは上昇し続ける（図３（Ｅ））。続いて、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccのままそれぞれ保持されているタイミングｔ８において、走査線駆動回路２３が走査線電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、Ｖth補正が一旦停止する（Ｖth補正休止期間Ｔ３（２回目）へと移行する）。

（２回目のＶth補正休止期間Ｔ３：ｔ８〜ｔ９）
タイミングｔ８からタイミングｔ９までの期間は、Ｖth補正が一旦停止している。但し、ここでも、上記１回目のＶth補正休止期間Ｔ３と同様、Ｖgs＞Ｖthであるため、ドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇すると共に、これに伴ってゲート電位Ｖｇが上昇する（図３（Ｄ），（Ｅ））。

（３回目のＶth補正期間Ｔ２，Ｖth補正休止期間Ｔ３：ｔ９〜ｔ１１）
続いて、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccとなっているタイミングｔ９において、走査線駆動回路２３が、走査線電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となり、上記２回目のＶth補正期間Ｔ２と同様、ゲート電位Ｖｇは電圧Ｖofsに等しくなる（図３（Ｄ））。また、タイミングｔ９においてもＶgs＞Ｖthであるため、ドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓは上昇するが、この３回目のＶth補正期間Ｔ２において、最終的に駆動トランジスタＴｒ２がカットオフ（Ｖgs＝Ｖth）となる（図３（Ｅ））。即ち、Ｖth補正が完了する。これにより、保持容量素子Ｃｓの両端間の電圧が閾値電圧Ｖthとなるように充電され、その結果、ゲート−ソース間電圧Ｖgsが閾値電圧Ｖthとなる。その後、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccのままそれぞれ保持されているタイミングｔ１０において、走査線駆動回路２３が走査線電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。その結果、その後の信号線電圧の大きさによらず、ゲート−ソース間電圧Ｖgsは閾値電圧Ｖthのまま保持される（３回目のＶth補正休止期間Ｔ３：タイミングｔ１０〜ｔ１１）。

上記のようなＶth補正を行うことにより、閾値電圧Ｖthが画素１１毎にばらついた場合であっても、有機ＥＬ素子１２の発光輝度がばらつくことを回避することができる。

（階調補間書き込み期間Ｔ４：ｔ１１〜ｔ１２）
次に、駆動回路２０は、以下説明するようにして、階調補間電圧Ｖsig１の書き込み（階調補間書き込み）を行う。この階調補間電圧Ｖsig１を用いた詳細な階調補間動作については後述する。階調補間書き込み期間Ｔ４では、階調補間書き込みと同時に、駆動トランジスタＴｒ２における移動度μの補正（移動度補正）を行う。具体的には、まず、信号線電圧が階調補間電圧Ｖsig１、電源線電圧が電圧Ｖccとなっているタイミングｔ１１において、走査線駆動回路２３が、走査線電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、電圧Ｖofsから、このときの信号線電圧（Ｖsig１）へと上昇する（図３（Ｄ））。この段階では、有機ＥＬ素子１２のアノード電圧が、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さいため、有機ＥＬ素子１２はカットオフ状態となっている。即ち、階調補間書き込み期間Ｔ４では、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖgsが（Ｖsig１＋Ｖth−ΔＶ１）となる。

このソース電位Ｖｓの上昇分（電位差ΔＶ１）は、駆動トランジスタＴｒ２における移動度μが大きい程、大きくなる。即ち、ゲート−ソース間電圧Ｖgsは、相対的に移動度μの大きな駆動トランジスタＴｒ２よりも、相対的に移動度μの小さな駆動トランジスタＴｒ２において大きくなる。従って、複数の画素１１間において、移動度μにばらつきがある場合であっても、それによって電流Ｉｄ（発光輝度）がばらつくことを抑制できる。

（ブートストラップ抑制期間Ｔ５：ｔ１２〜ｔ１４）
上記階調補間電圧Ｖsig１の印加終了後から映像信号書き込み期間Ｔ６開始までの期間（タイミングｔ１２〜ｔ１４）は、ブートストラップ抑制期間Ｔ５となっている。ここで、本実施の形態では、詳細は後述するが、信号線電圧が階調補間電圧Ｖsig１からＶofsへ切り替わった後、具体的には、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccとなっているタイミングｔ１３において、走査線駆動回路２３が走査線電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、ゲートへの書き込み（詳細には階調補間電圧Ｖsig１および電圧Ｖofsの書き込み）が終了する。このように、本実施の形態では、階調補間書き込み時における電圧Ｖonから電圧Ｖoffへの切り替えを、電圧Ｖofsの印加期間内に行う。ブートストラップ抑制期間Ｔ５では、その階調補間書き込み時における走査線電圧の切り替え（電圧Ｖonから電圧Ｖoffへの切り替え）動作により、ブートストラップ動作（ソース電位Ｖｓの上昇）を抑制（または防止）する。

（映像信号書き込み期間Ｔ６：ｔ１４〜ｔ１５）
次に、駆動回路２０は、映像信号電圧Ｖsig２の書き込み（映像信号書き込み）を行う。また同時に、駆動トランジスタＴｒ２における移動度μの補正（移動度補正）を行う。具体的には、まず、信号線電圧が映像信号電圧Ｖsig２、電源線電圧が電圧Ｖccとなっているタイミングｔ１４において、走査線駆動回路２３が、走査線電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線電圧（Ｖsig２）へと上昇する（図３（Ｄ））。この段階においても、上記階調補間書き込み期間Ｔ４と同様、有機ＥＬ素子１２は依然としてカットオフ状態となっているため、有機ＥＬ素子１２は発光しない。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、前述の有機ＥＬ素子１２における素子容量（図示せず）へ流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ２だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖgsが、（Ｖsig２＋Ｖth−（ΔＶ１＋ΔＶ２））となる。

このソース電位Ｖｓの上昇分（電位差ΔＶ２）は、上記電位差ΔＶ１と同様、駆動トランジスタＴｒ２の移動度μが大きい程、大きくなる。即ち、本実施の形態では、階調補間書き込み期間Ｔ４におけるソース電位上昇と、映像信号書き込み期間Ｔ６におけるソース電位上昇とにより、移動度μのばらつきに起因する電流Ｉｄのばらつきが取り除かれる。

（発光期間Ｔon）
この後、信号線電圧が映像信号電圧Ｖsig２、電源線電圧が電圧Ｖccのまま保持されているタイミングｔ１５において、走査線駆動回路２３が、走査線電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。すると、この駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsが一定に保持された状態で、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れる。その結果、この駆動トランジスタＴｒ２のソース電位Ｖｓが上昇すると共に、これに連動してゲート電位Ｖｇも、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ），（Ｅ））。これにより、有機ＥＬ素子１２のアノード電圧が、閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間に電流Ｉｄが流れ、有機ＥＬ素子１２が所望の輝度で発光する。

（繰り返し）
その後、駆動回路２０は発光期間Ｔonを終了させる。具体的には、前述のように、タイミングｔ１において、電源線駆動回路２５が、電源線電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。これにより、駆動トランジスタＴｒ２のソース電位Ｖｓが電圧Ｖiniとなり（図３（Ｅ））、有機ＥＬ素子１２のアノード電圧が、電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄが流れなくなる。その結果、タイミングｔ１以降、有機ＥＬ素子１２が消光する（消光期間Ｔoffへ移行する）。このようにして、発光期間Ｔonと消光期間Ｔoffとが、フレーム期間毎に周期的に繰り返されるように表示駆動を行う。また、それと共に、駆動回路２０は、例えば１１Ｈ期間毎に、電源線ＤＳＬに印加する選択パルスおよび走査線ＷＳＬに印加する制御パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作がなされる。

（２．階調補間動作）
（２−１．基本動作）
続いて、階調補間電圧Ｖsig１を利用した階調補間動作（２ステップ駆動方式による階調補間動作）について説明する。信号線駆動回路２４は、各信号線ＤＴＬに対し、映像信号電圧Ｖsig２を書き込む前に階調補間電圧Ｖsig１を書き込むと共に、以下説明するように、その映像信号電圧Ｖsig２の電圧値（階調）毎に、階調補完電圧Ｖsig１の電圧値を複数の電圧値に渡って変化させる駆動を行う。

具体的には、信号線駆動回路２４は、階調補間書き込み期間Ｔ４において、電圧値ｘに設定された映像信号電圧Ｖsig２に対して、階調補間電圧Ｖsig１を複数の電圧値（ここでは、ｙ，ｙ−１，ｙ−２，ｙ−３とする）に渡って変化させる（図４（Ａ）のＰ１１）。ここで、階調補間電圧Ｖsig１の書き込みにより、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１だけ上昇することは既に述べたが、その上昇具合が、階調補間電圧Ｖsig１の電圧値に応じて変化する（図４（Ｄ）のＰ１２）。即ち、階調補間電圧Ｖsig１の電圧値に応じて、階調補間書き込み後の電位差ΔＶ１が変化する。例えば、階調補間電圧Ｖsig１を（ｙ−３）に設定したときの電位差ΔＶ１（ｙ−３）よりも、階調補間電圧Ｖsig１をｙに設定したときの電位差ΔＶ１（ｙ）の方が大きくなる。また、このようなソース電位Ｖｓの上昇に連動するように、ゲート電位Ｖｇも上昇する（図４（Ｃ）のＰ１３）。

一方、映像信号書き込み期間Ｔ６では、駆動トランジスタＴｒ２のソース電位Ｖｓの上昇分（電位差ΔＶ２）は、階調補間電圧Ｖsig１の電圧値によらず一定となる（図４（Ｄ））。これは、電位差ΔＶ２が映像信号電圧Ｖsig２の電圧値（ｘ）により定まるからである。また、この期間終了後には、ゲート電位Ｖｇは、映像信号電圧Ｖsig２（＝ｘ）と等しくなる（図４（Ｃ））。

従って、ある映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１の電圧値を変化させることにより、映像信号電圧Ｖsig２の書き込み後（発光動作時）のゲート−ソース間電圧Ｖgsを変化させることができる。例えば、階調補間電圧Ｖsig１をｙ−３に設定したときのゲート−ソース間電圧Ｖgs（ｙ−３）よりも、階調補間電圧Ｖsig１をｙに設定したときのゲート−ソース間電圧Ｖgs（ｙ）の方が小さくなる。

即ち、本実施の形態では、２ステップ駆動方式において、ある映像信号電圧Ｖsig２に対して階調補間電圧Ｖsig１を複数の電圧値に渡って変化させつつ書き込みを行う。そして、詳細は後述するが、階調補間電圧Ｖsig１の各電圧値を用いて映像信号電圧Ｖsig２における階調を補間する。これにより、信号線駆動回路２４において元々設定されている出力階調数（映像信号電圧Ｖsig２における階調表現数）よりも多くの階調を表現することが可能となる。例えば、映像信号電圧Ｖsig２における階調数がｍビット階調であり、かつ階調補間電圧Ｖsig１を２ⁿ値分変化させるようにした場合、元々のｍビット階調に対してｎビット分の階調（２ⁿ階調）が補間されるため、最終的に（ｍ＋ｎ）ビット階調が表現される。具体的には、映像信号電圧Ｖsig２における階調数が８ビット階調に設定されている場合には、ある映像信号電圧Ｖsig２（ｘ）に対し、階調補間電圧Ｖsig１の電圧値をｙ〜ｙ−３の４値に変化させることにより、計２ビット分の階調（４階調）が補間され、合計１０ビット階調を表現可能となる。

（２−２．ブートストラップ抑制（防止）動作）
本実施の形態では、上述のように、階調書き込み期間Ｔ４と映像信号書き込み期間Ｔ６との間の期間において、ソース電位Ｖｓの上昇が抑えられ、これによりブートストラップ動作が抑制（防止）される。以下、ブートストラップ動作抑制による作用、効果について、比較例を挙げて説明する。図５（Ａ）〜（Ｄ）に、本実施の形態（実施例１）および比較例の各場合における表示駆動動作のタイミング波形を示す。但し、図５には、簡便化のため、（Ａ）信号線電圧、（Ｂ）走査線電圧、（Ｃ）ゲート電位Ｖｇおよび（Ｄ）ソース電位Ｖｓについての波形におけるタイミングｔ１１〜ｔ１５付近についてのみ示す。

比較例では、Ｖth補正準備期間Ｔ１，Ｖth補正期間Ｔ２およびＶth補正休止期間Ｔ３では、本実施の形態と同様のタイミングで同様の動作がそれぞれ行われる。但し、比較例では、階調補間書き込み時における走査線電圧値の切り替え（電圧Ｖonから電圧Ｖoffへの切り替え）のタイミングが、本実施の形態と異なっている。即ち、比較例では、信号線電圧が階調補間電圧Ｖsig１となっているタイミングｔ１１に走査線電圧を電圧Ｖoffから電圧Ｖonへ上げた後、信号線電圧が階調補間電圧Ｖsig１に保持されているタイミングｔ１０１に、走査線電圧を電圧Ｖonから電圧Ｖoffへ下げる（図５（Ｂ））。即ち、比較例では、信号線電圧が階調補間電圧Ｖsig１から電圧Ｖofsに切り替わる前に、走査線電圧における電圧Ｖonから電圧Ｖoffへの切り替えを行う。尚、電源線電圧については、タイミングｔ１１〜ｔ１０１の間、電圧Ｖccに保持されている（図５には図示せず）。これにより、比較例では、タイミングｔ１１からタイミング１０１までの期間が、階調補間書き込み期間Ｔ１０４となり、階調補間電圧Ｖsig１書き込み終了時（タイミングｔ１０１）のゲート電圧Ｖｇが階調補間電圧Ｖsig１に等しくなる。

ところが、上記のような比較例では、この階調補間電圧Ｖsig１書き込み終了後、映像信号電圧Ｖsig２を書き込み開始までの期間（信号線電圧が電圧Ｖofsである期間）は、ブートストラップ期間（Ｔ１０５）となる。即ち、ソース電位Ｖｓが上昇する（図５（Ｄ）中のＸ）。このようなソース電位Ｖｓの上昇（ブートストラップ動作）は、移動度補正を促進させるため、移動度補正量が増大する。また、ソース電位Ｖｓの上昇に伴って、ゲート電位Ｖｇが上昇し、これによりゲート−ソース間電圧Ｖgsは閾値電圧Ｖthよりも大きくなる。

一方、本実施の形態（実施例１）では、走査線駆動回路２３が、信号線電圧が階調補間電圧Ｖsig１となっているタイミングｔ１１に、走査線に対して電圧Ｖonを印加するが、その電圧onからの電圧offへの切り替えを、信号線電圧が階調補間電圧Ｖsig１から電圧Ｖofsに遷移した後に行う（タイミングｔ１３）。即ち、信号線ＤＴＬへの階調補間電圧Ｖsig１の印加した後の電圧Ｖofsの印加期間内に、走査線電圧における電圧Ｖonから電圧Ｖoffへの切り替えを行う。

これにより、本実施の形態では、階調補間電圧Ｖsig１および電圧Ｖofsが順に各画素１１のゲートに書き込まれる。この結果、階調補間書き込み期間Ｔ４直後（タイミングｔ１２）のゲート−ソース間電圧Ｖgs１に比べ、ブートストラップ抑制期間Ｔ５では、ゲート−ソース間電圧Ｖgs２を、（（Ｖsig１−Ｖofs）×書き込みゲインＧin）の分だけ抑えることができる。つまり、映像信号電圧Ｖsig２の書き込みまでの間、Ｖgs＜Ｖthとなるため、ブートストラップ動作は発生せず、ソース電位Ｖｓは上昇しない。この結果、移動度補正が抑制される（移動度補正量が小さくなる）。

（２−３．ガンマカーブ生成動作）
図６に、ある映像信号電圧Ｖsig２における階調補間電圧Ｖsig１と電流Ｉｄ（有機ＥＬ素子１２の発光輝度Ｌに比例）との関係（階調補間電圧Ｖsig１の電流変化特性）の一例を、上記本実施の形態（実施例１）と比較例との各場合について示す。このように、実施例１および比較例のいずれの特性図においても、階調補間電圧Ｖsig１が大きくなるに従って電流Ｉｄが減少する傾向を示すが、その傾きは、比較例では急峻である一方、実施例ではなだらかになる。これは、実施例と比較例との間で、階調補間書き込み後映像信号電圧書き込み前までにおける移動度補正量が異なることに起因する。上述のように、比較例では、階調補間書き込み期間Ｔ１０４終了後は、ブートストラップ期間Ｔ１０５となり、ソース電位Ｖｓの上昇により、移動度補正量が増大する。一方、実施例１では、階調補間書き込み期間Ｔ４終了後は、ブートストラップ抑制期間Ｔ５となり、ソース電位Ｖｓが上昇せず、移動度補正量が少なくなる。その結果、階調補間電圧の上昇に伴う電流（発光素子の駆動電流）変化が少なくなる。即ち、実施例１では、階調補間電圧Ｖsig１の電流変化特性における傾きが、比較例に比べなだらかとなる。

また、このような階調補間電圧Ｖsig１に対する電流Ｉｄの変化は、映像信号電圧Ｖsig２の電圧値毎に異なっている。換言すると、階調補間電圧Ｖsig１として書き込む電圧値が同一であっても、映像信号電圧Ｖsig２の電圧値が異なれば、それぞれ異なる電流Ｉｄが得られる。一例として、図７（Ａ），（Ｂ）に比較例、図８（Ａ），（Ｂ）に実施例における、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２と電流Ｉｄとの各関係をそれぞれ示す。尚、図７（Ａ），図８（Ａ）には、映像信号電圧Ｖsig２の電圧値がｘ，ｘ＋１，ｘ＋２の各場合における階調補間電圧Ｖsig１の電流変化特性をそれぞれ示し、図７（Ｂ），図８（Ｂ）には、電流Ｉｄと映像信号電圧Ｖsig２との関係を示すガンマカーブ（階調補間後のガンマカーブ）をそれぞれ示す。

上記基本動作（図４（Ａ）〜（Ｄ））では、電圧値ｘの映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１を複数の電圧値（ｙ〜ｙ−３）に渡って変化させて階調補間を行う場合について述べたが、ガンマカーブは、具体的には次のようにして作成する。即ち、映像信号電圧Ｖsig２の電圧値毎に（ここでは、電圧値がｘ，ｘ＋１，ｘ＋２，…の各場合に）、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間する（図７，図８）。尚、図７および図８では、例えば８ビット階調の映像信号電圧Ｖsig２を、２ビット分（４階調）補間して、１０ビット階調のガンマカーブを得る場合を示している。

このとき、比較例では、図７（Ａ）に示したように、階調補間電圧Ｖsig１の電流変化特性における傾きが急峻であるため、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１において変化させる複数の電圧値の範囲に、ばらつきが生じてしまう。例えば、映像信号電圧Ｖsig２を電圧値ｘに設定した場合には、階調補間電圧Ｖsig１をΔｙ１（ｙ−５〜ｙ−２）の範囲で変化させる必要があるが、映像信号電圧Ｖsig２を電圧値ｘ＋１に設定した場合には、階調補間電圧Ｖsig１をΔｙ２（ｙ−４〜ｙ−１）の範囲で変化させる必要が生じる。また、映像信号電圧Ｖsig２を電圧値ｘ＋２に設定した場合には、階調補間電圧Ｖsig１をΔｙ３（ｙ−３〜ｙ）の範囲で変化させなければならない。このようなばらつきが生じると、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を予め広く設定しておかなければならず、その分のメモリをデータドライバ（信号線駆動回路２４等）に設ける必要が生じる。

これに対し、本実施の形態（実施例１）では、図８（Ａ）に示したように、階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかであるため、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１における電圧値の範囲に、ばらつきが生じにくい。換言すると、映像信号電圧Ｖsig２の全階調に対し、階調補間電圧Ｖsig１の各電圧値を、ほぼ同一の範囲内に設定することができる。例えば、映像信号電圧Ｖsig２を電圧値ｘ，ｘ＋１，ｘ＋２のいずれの場合に設定した場合であっても、階調補間電圧Ｖsig１をΔｙ（ｙ−３〜ｙ）の範囲で変化させればよい。

従って、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができ、余分なメモリをデータドライバ（信号線駆動回路２４等）に設ける必要がなくなる。例えば、２ビット分階調補間を行う場合には、階調補間電圧Ｖsig１において、４値（電圧値ｙ〜ｙ−３）に変化させることができるように設定しておけばよい。これにより、信号線駆動回路２４において元々設定されている出力階調数が８ビット階調（２５６階調）である場合、計１０ビット階調（１０２４階調）の階調表現が可能となる。

以上のように本実施の形態では、信号線ＤＴＬへの階調補間電圧Ｖsig１の印加期間内に走査線ＷＳＬに電圧Ｖonを印加し、その電圧Ｖonからの電圧Ｖoffへの切り替えを、信号線ＤＴＬへの電圧Ｖofsが印加されている期間内に行う。ここで、上記走査線電圧の切り替えを階調補間電圧Ｖsig１の印加期間（電圧Ｖofsの印加前）に行うと、階調補間書き込み後から映像信号書き込みまでの期間（電圧Ｖofsの印加期間）において、ブートストラップ動作が促進され、移動度補正量が増大する。一方、上記本実施の形態のように、電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間に行うことにより、走査線電圧切り替え後のブートストラップ動作を抑制（防止）することができる。その結果、移動度補正量を少なくして、階調補間電圧Ｖsig１に対する電流変化特性の傾きをなだらかなものにすることができる。このため、データドライバ等の周辺回路に余分なメモリを設ける必要がなくなる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。

＜第２の実施の形態＞
（１．表示駆動動作）
本実施の形態においても、上記第１の実施の形態と同様、図１および図２に示したように、表示装置１において、駆動回路２０が、映像信号２０Ａおよび同期信号２０Ｂに基づいて、表示パネル１０における各画素１１の表示駆動を行う。各画素１１内の有機ＥＬ素子１２へ駆動電流が注入されることにより発光が起こり、この発光光が外部に取り出されることによって画像表示がなされる。以下、本実施の形態における表示駆動動作について詳細に説明する。

図９（Ａ）〜（Ｅ）は、本実施の形態の各種タイミング波形を表すものであり、図９（Ａ）は信号線ＤＴＬ、図９（Ｂ）は走査線ＷＳＬ、図９（Ｃ）は電源線ＤＳＬに印加される信号パルスを表している。図９（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を表している。本実施の形態においても、上記第１の実施の形態と同様、タイミングｔ１からタイミングｔ１５までの期間が、有機ＥＬ素子１２の消光期間Ｔoffとなっており、駆動回路２０は、その消光期間Ｔoffにおいて、２ステップ駆動方式による表示駆動を行う。具体的には、Ｖth補正準備，Ｖth補正，階調補間書き込みおよび映像信号書き込みをこの順に行うと共に階調補間動作を行う。これらのうち、Ｖth補正準備およびＶth補正については、上記第１の実施の形態と同様の動作を同様のタイミングで行う（Ｖth補正準備期間Ｔ１〜Ｖth補正休止期間Ｔ３）。また、階調補間書き込み期間Ｔ４では、階調補間書き込みと同時に移動度補正を行い、映像信号書き込み期間Ｔ６においても映像信号書き込みと同時に移動度補正を行う。

更に、階調補間書き込み期間Ｔ４と映像信号書き込み期間Ｔ６との間の期間は、ブートストラップ抑制期間Ｔ５となっている。即ち、上記第１の実施の形態と同様、走査線駆動回路２３は、階調補間電圧Ｖsig１ａの印加期間内に走査線ＷＳＬに対し電圧Ｖonを印加し、その電圧Ｖonからの電圧Ｖoffへの切り替えを、電圧Ｖofsの印加期間内に行う。これにより、階調補間書き込みから映像信号書き込みまでの期間、ブートストラップ動作が抑制される。この後、映像信号書き込み期間Ｔ６では、上記第１の実施の形態と同様にして、信号線ＤＴＬに対し映像信号電圧Ｖsig２が書き込まれ（タイミングｔ１４〜ｔ１５）、その後、発光期間Ｔonへ移行する。

但し、本実施の形態では、信号線駆動回路２４が、信号線ＤＴＬに印加する３電圧（階調補間電圧Ｖsig１ａ，電圧Ｖofs，映像信号電圧Ｖsig２）のうち、階調補間電圧Ｖsig１ａを、基準電圧である電圧Ｖofsよりも低い電圧値として出力する。即ち、本実施の形態では、信号線パルス（信号線電圧）として３値（Ｖsig１ａ（＜Ｖofs），Ｖofs，Ｖsig２）、選択パルス（走査線電圧）として２値（Ｖon，Ｖoff）、制御パルス（電源線電圧）として２値（Ｖcc，Ｖini）の電圧値をそれぞれ切り替えて出力する。以下では、階調補間電圧Ｖsig１ａの書き込み動作、および階調補間電圧Ｖsig１ａを用いた階調補間動作について説明する。

（階調補間書き込み動作）
走査線駆動回路２３は、信号線電圧が階調補間電圧Ｖsig１ａ、電源線電圧が電圧Ｖccとなっているタイミングｔ１１において、走査線電圧を電圧Ｖoffから電圧Ｖonに上げる（図９（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となり、ゲート電位Ｖｇが電圧Ｖofsから、このときの信号線電圧（Ｖsig１ａ）へと上昇する（図９（Ｄ））。この段階では、上記第１の実施の形態と同様、有機ＥＬ素子１２はカットオフ状態となっているため、有機ＥＬ素子１２には電流が流れない。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２の素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１ａだけ下降し（図９（Ｅ））、ゲート−ソース間電圧Ｖgsが（Ｖsig１＋Ｖth−ΔＶ１ａ）となる。

このソース電位Ｖｓの下降分（電位差ΔＶ１ａ）は、駆動トランジスタＴｒ２における移動度μが大きい程、大きくなる。即ち、ゲート−ソース間電圧Ｖgsは、相対的に移動度μの大きな駆動トランジスタＴｒ２よりも、相対的に移動度μの小さな駆動トランジスタＴｒ２において大きくなる。従って、複数の画素１１間において、移動度μにばらつきがある場合であっても、それによって電流Ｉｄ（発光輝度）がばらつくことを抑制できる。

また、上記のような階調補間電圧Ｖsig１ａの印加後は、ブートストラップ抑制期間Ｔ５に移行し、ブートストラップ動作を抑制（または防止）する。具体的には、走査線駆動回路２３が、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccとなっているタイミングｔ１３において、走査線電圧を電圧Ｖonから電圧Ｖoffに下げる（図９（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となり、駆動トランジスタＴｒ２のゲートへの書き込みが終了する。

（２．階調補間動作）
（２−１．基本動作）
続いて、階調補間電圧Ｖsig１ａを利用した階調補間動作（２ステップ駆動方式による階調補間動作）について説明する。信号線駆動回路２４は、各信号線ＤＴＬに対し、その映像信号電圧Ｖsig２の電圧値（階調）毎に、階調補完電圧Ｖsig１の電圧値を複数の電圧値に渡って変化させる駆動を行う。具体的には、信号線駆動回路２４は、階調補間書き込み期間Ｔ４において、電圧値ｘに設定された映像信号電圧Ｖsig２に対して、階調補間電圧Ｖsig１ａを複数の電圧値（ここでは、ｚ，ｚ−１，ｚ−２，ｚ−３とする）に渡って変化させる（図１０（Ａ）のＰ２１）。ここで、階調補間電圧Ｖsig１ａの書き込みにより、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１ａだけ下降するが、その下降具合は、階調補間電圧Ｖsig１ａの電圧値に応じて変化する（図１０（Ｄ）のＰ２２）。即ち、階調補間電圧Ｖsig１ａの電圧値に応じて、階調補間電圧印加後の電位差ΔＶ１ａが変化する。例えば、階調補間電圧Ｖsig１ａを（ｚ−３）に設定したときの電位差ΔＶ１ａ（ｚ−３）よりも、階調補間電圧Ｖsig１ａをｚに設定したときの電位差ΔＶ１ａ（ｚ）の方が小さくなる。また、このようなソース電位Ｖｓの下降に連動するように、ゲート電位Ｖｇも下降する（図１０（Ｃ）のＰ２３）。

一方、映像信号書き込み期間Ｔ６では、駆動トランジスタＴｒ２のソース電位Ｖｓの下降分（電位差ΔＶ２）は、上記第１の実施の形態と同様、階調補間電圧Ｖsig１ａの電圧値によらず一定となる（図１０（Ｄ））。また、この期間終了後には、ゲート電位Ｖｇは、映像信号電圧Ｖsig２（＝ｘ）と等しくなる（図１０（Ｃ））。

従って、ある映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１ａの電圧値を変化させることにより、映像信号電圧Ｖsig２の書き込み後（発光動作時）のゲート−ソース間電圧Ｖgsを変化させることができる。例えば、階調補間電圧Ｖsig１ａをｚ−３に設定したときのゲート−ソース間電圧Ｖgs（ｚ−３）よりも、階調補間電圧Ｖsig１ａをｚに設定したときのゲート−ソース間電圧Ｖgs（ｚ）の方が小さくなる。

即ち、階調補間電圧Ｖsig１ａ（＜Ｖofs）を用いた本実施の形態のおいても、上記第１の実施の形態と同様、２ステップ駆動方式において、ある映像信号電圧Ｖsig２に対して階調補間電圧Ｖsig１ａを複数の電圧値に渡って変化させつつ書き込みを行う。そして、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補完することができる。これにより、信号線駆動回路２４において元々設定されている出力階調数（映像信号電圧Ｖsig２における階調表現数）よりも多くの階調を表現することが可能となる。

（２−２．ブートストラップ抑制（防止）動作）
そして、本実施の形態においても、上記第１の実施の形態と同様、走査線駆動回路２３が、階調補間書き込み時において、走査線電圧の電圧onからの電圧offへの切り替えを、電圧Ｖofsの印加期間内に行う。これにより、本実施の形態では、階調補間電圧Ｖsig１ａおよび電圧Ｖofsが順に各画素１１のゲートに書き込まれる。

ここで、図１１を参照して、階調補間書き込み期間Ｔ４およびブートストラップ抑制期間Ｔ５におけるソース電位Ｖｓの変動について考察する。まず、Ｖth補正後（階調補間書き込み期間Ｔ４直前）の書き込みゲインＧinは、以下の式（１）によって表される。また、Ｖth補正後はＶgs≧Ｖthとなるため、駆動トランジスタＴｒ２のゲート−ソース間容量Ｃgsは、以下の式（２）のように表される。但し、Coledは、有機ＥＬ素子の容量成分とする。Ｃgateは駆動トランジスタゲート容量とする。尚、Ｖgs＜Ｖthである場合には、ゲート−ソース間容量Ｃgsは、以下の式（３）のように表される。
Ｇin＝１−[（Ｃｓ＋Ｃgs）／（Ｃｓ＋Ｃgs＋Coled）] ………（１）
Ｃgs＝（２／３）×Ｃgate ………（２）
Ｃgs＝（１／２）×Ｃgate ………（３）

そして、階調補間書き込み期間Ｔ４においてゲート電位Ｖｇが電圧Ｖofsから階調補間電圧Ｖsig１ａに変動すると（タイミングｔ１１〜ｔ１２）、この後ソース電位Ｖｓは、（Ｖofs−Ｖsig１ａ）×Ｇin）の分だけ上昇する（タイミングｔ１２〜ｔ１３）。即ち、ソース電位Ｖｓは、以下の式（４）のように表される。
Ｖｓ＝（Ｖofs−Ｖth）＋（Ｖsig１ａ―Ｖofs）×（１−Ｇin） ………（４）

続いて、走査線電圧が電圧Ｖonに保持されている状態で、信号線電圧が階調補間電圧Ｖsig１ａから電圧Ｖofsへ変動する（タイミングｔ１３）と、ゲート電位Ｖｇは再び電圧Ｖofsとなる。ここで、ソース電位Ｖｓは、駆動トランジスタＴｒ２の動作点変動に伴う書き込みゲインの変動の影響を受ける。そこで、ゲート電位Ｖｇが階調補間電圧Ｖsig１ａから電圧Ｖofsへ変動する際の書き込みゲイン（Ｇin’）について考察する。

まず、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、閾値電圧Ｖthよりも小さくなるので、上記式（３）より、Ｃgs＝（１／２）×Ｃgate となる。このため、階調補間電圧Ｖsig１ａおよび電圧Ｖofs書き込み後のソース電位Ｖｓ’は、以下の式（５）によって表される。但し、Ｇin’＞Ｇinとなっている。
Ｖｓ’＝（Ｖofs−Ｖth）＋（Ｖofs−Ｖsig１ａ）×（Ｇin’−Ｇin） ………（５）

従って、階調補間電圧Ｖsig１ａが低いほどソース電位Ｖｓ’は低くなり、映像信号電圧Ｖsig２書き込み直前のゲート−ソース間電圧Ｖgsは大きくなる。この結果、ブートストラップ抑制期間Ｔ５では、ブートストラップ動作は発生せず、ソース電位Ｖｓの上昇が抑制される。この結果、移動度補正が抑制される（移動度補正量が小さくなる）。

（２−３．ガンマカーブ生成動作）
また、本実施の形態においても、上記第１の実施の形態と同様、ある映像信号電圧Ｖsig２における階調補間電圧Ｖsig１ａと電流Ｉｄとの関係（階調補間電圧Ｖsig１ａの電流変化特性）は、階調補間電圧Ｖsig１が大きくなるに従って電流Ｉｄが減少する傾向を示し、その傾きはなだらかなものとなる。これは、上述したように、階調補間書き込み期間Ｔ４後のブートストラップ抑制期間Ｔ５において、ソース電位Ｖｓの上昇が抑えられ、移動度補正量が少なくなるためである。その結果、階調補間電圧Ｖsig１ａの上昇に伴う電流（発光素子の駆動電流）変化が少なくなる。即ち、階調補間電圧Ｖsig１ａの電流変化特性における傾きがなだらかとなる。

このような電流変化特性を有する階調補間電圧Ｖsig１ａを用いてガンマカーブを作成する際には、上記第１の実施の形態と同様、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１ａを複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間すればよい。この際、階調補間電圧Ｖsig１ａの電流変化特性の傾きがなだらかであることにより、上記第１の実施の形態と同様、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができる。

以上のように本実施の形態では、階調補間電圧Ｖsig１ａの印加期間内に走査線ＷＳＬに電圧Ｖonを印加し、その電圧Ｖonからの電圧Ｖoffへの切り替えを、電圧Ｖofsの印加期間内に行うと共に、階調補間電圧Ｖsig１ａを電圧Ｖofsよりも低い電圧値とする。走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替え後のブートストラップ動作を抑制（防止）することができる。その結果、移動度補正量を少なくして、階調補間電圧Ｖsig１ａに対する電流変化特性の傾きをなだらかなものにすることができる。また、ブートストラップ抑制動作に加え、階調補間電圧Ｖsig１ａを電圧Ｖofsよりも低い電圧値に設定した本実施の形態では、電流変化特性の傾きが上記第１の実施の形態における階調補間電圧Ｖsig１の電流変化特性よりもよりなだらかなものとなる。よって、上記第１の実施の形態と同等またはそれ以上の効果を得ることができる。

＜第３の実施の形態＞
（１．表示駆動動作）
本実施の形態においても、上記第１の実施の形態と同様、図１および図２に示したような表示装置１において、駆動回路２０が、映像信号２０Ａおよび同期信号２０Ｂに基づいて、表示パネル１０における各画素１１の表示駆動を行う。各画素１１内の有機ＥＬ素子１２へ駆動電流が注入されることにより発光が起こり、この発光光が外部に取り出されることによって画像表示がなされる。以下、本実施の形態における表示駆動動作について詳細に説明する。

図１２（Ａ）〜（Ｅ）は、本実施の形態の各種タイミング波形を表すものであり、図１２（Ａ）は信号線ＤＴＬ、図１２（Ｂ）は走査線ＷＳＬ、図１２（Ｃ）は電源線ＤＳＬに印加される信号線電圧を表している。図１２（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を表している。本実施の形態においても、上記第１の実施の形態と同様、タイミングｔ１からタイミングｔ１５までの期間が、有機ＥＬ素子１２の消光期間Ｔoffとなっており、駆動回路２０は、その消光期間Ｔoffにおいて、２ステップ駆動方式による表示駆動を行う。具体的には、Ｖth補正準備，Ｖth補正，階調補間書き込みおよび映像信号書き込みをこの順に行うと共に階調補間動作を行う。これらのうち、Ｖth補正準備およびＶth補正については、上記第１の実施の形態と同様の動作を同様のタイミングで行う（Ｖth補正準備期間Ｔ１〜Ｖth補正休止期間Ｔ３）。また、階調補間書き込み期間Ｔ４では、階調補間書き込みと同時に移動度補正を行い、映像信号書き込み期間Ｔ６においても映像信号書き込みと同時に移動度補正を行う。

更に、階調補間書き込み期間Ｔ４と映像信号書き込み期間Ｔ６との間の期間は、ブートストラップ抑制期間Ｔ５となっている。即ち、上記第１の実施の形態と同様、走査線駆動回路２３は、階調補間電圧Ｖsig１の印加期間内に走査線ＷＳＬに対し電圧Ｖon２を印加し、その電圧Ｖon２からの電圧Ｖoffへの切り替えを、電圧Ｖofsの印加期間内に行う。これにより、階調補間書き込みから映像信号書き込みまでの期間、ブートストラップ動作が抑制される。このブートストラップ抑制期間Ｔ５の後、映像信号電圧Ｖsig２の書き込みがなされ、その後、発光期間Ｔonへ移行する。

但し、本実施の形態では、走査線駆動回路２３が、走査線電圧を３値化し、３つの電圧（Ｖon１，Ｖon２，Ｖoff；但し、Ｖon１＞Ｖon２）を出力可能となっている。即ち、本実施の形態では、信号線パルス（信号線電圧）として３値（Ｖsig１（＞Ｖofs），Ｖofs，Ｖsig２）、選択パルス（走査線電圧）として３値（Ｖon１，Ｖon２，Ｖoff）、制御パルス（電源線電圧）として２値（Ｖcc，Ｖini）の電圧値をそれぞれ切り替えて出力する。電圧Ｖon１，Ｖon２は、書き込みトランジスタＴｒ１をオン状態に設定するための電圧であり、どちらも書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっている。尚、この電圧Ｖon１および電圧Ｖon２が、本発明における「第１のオン電圧」および「第２のオン電圧」に対応する。

これらの電圧Ｖon１，Ｖon２のうち高い方の電圧Ｖon１は、Ｖth補正準備期間Ｔ１、Ｖth補正期間Ｔ２および映像信号書き込み期間Ｔ６、低い方の電圧Ｖon２は、階調補間書き込み期間Ｔ４において、それぞれ走査線ＷＳＬに対して印加されるようになっている。以下では、本実施の形態における階調補間書き込み動作および階調補間動作について説明する。

（階調補間書き込み動作）
本実施の形態では、走査線駆動回路２３は、信号線電圧が階調補間電圧Ｖsig１、電源線電圧が電圧Ｖccとなっているタイミングｔ１１において、走査線電圧を電圧Ｖoffから電圧Ｖon２に上げる（図１２（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となり、ゲート電位Ｖｇが電圧Ｖofsから、このときの信号線電圧に対応する電圧（Ｖsig１ｂとする）へと上昇する（図１２（Ｄ））。この段階では、上記第１の実施の形態と同様、有機ＥＬ素子１２はカットオフ状態となっているため、有機ＥＬ素子１２には電流が流れない。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２の素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１ｂだけ上昇し（図１２（Ｅ））、ゲート−ソース間電圧Ｖgsが（Ｖsig１＋Ｖth−ΔＶ１ｂ）となる。

このソース電位Ｖｓの上昇分（電位差ΔＶ１ｂ）は、上記第１の実施の形態と同様、駆動トランジスタＴｒ２における移動度μが大きい程、大きくなる。従って、複数の画素１１間において、移動度μにばらつきがある場合であっても、それによって電流Ｉｄ（発光輝度）がばらつくことを抑制できる。

また、階調補間電圧Ｖsig１の印加後は、ブートストラップ抑制期間Ｔ５に移行し、ブートストラップ動作を抑制（または防止）する。具体的には、走査線駆動回路２３が、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccとなっているタイミングｔ１３において、走査線電圧を電圧Ｖonから電圧Ｖoffに下げる（図１２（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となり、駆動トランジスタＴｒ２のゲートへの書き込みが終了する。

（２．階調補間動作）
（２−１．基本動作）
続いて、本実施の形態における階調補間動作（２ステップ駆動方式による階調補間動作）について説明する。信号線駆動回路２４は、上記第１の実施の形態と同様、各信号線ＤＴＬに対し、その映像信号電圧Ｖsig２の電圧値（階調）毎に、階調補完電圧Ｖsig１の電圧値を複数の電圧値に渡って変化させる駆動を行う。これにより、階調補間書き込み期間Ｔ４では、ソース電位Ｖｓが上昇し、その上昇分（電位差ΔＶ１ｂ）は階調補間電圧Ｖsig１の電圧値に応じて変化する。また、このようなソース電位Ｖｓの上昇に連動するように、ゲート電位Ｖｇも上昇する。一方、映像信号書き込み期間Ｔ６では、駆動トランジスタＴｒ２のソース電位Ｖｓの上昇分は電位差ΔＶ２（一定）となる。従って、上記第１の実施の形態と同様、ある映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１の電圧値を変化させることにより、映像信号書き込み後のゲート−ソース間電圧Ｖgsを変化させることができる。そして、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補完することにより、信号線駆動回路２４において元々設定されている出力階調数よりも多くの階調を表現することが可能となる。

（２−２．ブートストラップ抑制（防止）動作）
そして、本実施の形態においても、上記第１の実施の形態と同様、走査線駆動回路２３が、階調補間書き込み時において、走査線電圧の電圧on２からの電圧offへの切り替えを、電圧Ｖofsの印加期間内に行う。これにより、階調補完電圧Ｖsig１印加後のブートストラップ抑制期間Ｔ５において、ソース電位Ｖｓの上昇が抑制される。ここで、図１３に、本実施の形態（実施例２）と、上記第１の実施の形態（実施例１）の各場合における表示駆動動作のタイミング波形を示す。但し、図１３には、簡便化のため、（Ａ）信号線電圧、（Ｂ）走査線電圧、（Ｃ）ゲート電位Ｖｇおよび（Ｄ）ソース電位Ｖｓについての波形におけるタイミングｔ１１〜ｔ１５付近についてのみ示す。このように、階調補間電圧書き込み時において、映像信号電圧書き込みの場合と同じ電圧Ｖon１を走査線ＷＳＬに印加する実施例１と比べ、電圧Ｖon１よりも低い電圧Ｖon２を印加した実施例２では、ソース電位Ｖｓの上昇分が小さくなる（ΔＶ１ｂ＜ΔＶ１）。これにより、ブートストラップ抑制期間Ｔ５では、ブートストラップ動作は発生せず、ソース電位Ｖｓの上昇が抑制される。この結果、上記実施の形態よりも移動度補正が抑制される（移動度補正量が小さくなる）。また、本実施の形態では、上記実施の形態よりも階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかなものとなる。

（２−３．ガンマカーブ生成動作）
また、本実施の形態においても、上記第１の実施の形態と同様、ある映像信号電圧Ｖsig２における階調補間電圧Ｖsig１の電流変化特性は、階調補間電圧Ｖsig１が大きくなるに従って電流Ｉｄが減少する傾向を示し、その傾きはなだらかなものとなる。これは、上述したように、階調補間書き込み期間Ｔ４後のブートストラップ抑制期間Ｔ５において、ソース電位Ｖｓの上昇が抑えられ、移動度補正量が少なくなるためである。その結果、階調補間電圧Ｖsig１の上昇に伴う電流（発光素子の駆動電流）変化が少なくなり、階調補間電圧Ｖsig１の電流変化特性における傾きがなだらかとなる。

このような電流変化特性を有する階調補間電圧Ｖsig１ａを用いてガンマカーブを作成する際には、上記第１の実施の形態と同様、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間すればよい。この際、階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかであることにより、上記第１の実施の形態と同様、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができる。

以上のように本実施の形態では、走査線電圧を３値化（Ｖon１，Ｖon２，Ｖoff）し、映像信号書き込み時には、走査線ＷＳＬに電圧Ｖon１を印加し、階調補間書き込み時には、走査線ＷＳＬに電圧Ｖon１よりも低い電圧Ｖon２を印加する。これにより、階調補間書き込み後のブートストラップ動作を抑制（防止）することができる。その結果、移動度補正量を少なくして、階調補間電圧Ｖsig１に対する電流変化特性の傾きをなだらかなものにすることができる。更に、本実施の形態では、階調補間書き込み時における走査線電圧の電圧Ｖonから電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間内に行うことによるブートストラップ抑制の効果（上記第１の実施の形態の効果）が重畳され、電流変化特性の傾きを上記第１の実施の形態よりもよりなだらかなものとすることができる。よって、上記第１の実施の形態と同等またはそれ以上の効果を得ることができる。

尚、上記第３の実施の形態における走査線電圧の３値化による駆動方法は、階調補間書き込み時において走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間内に行う場合にのみ適用される訳ではない。即ち、階調補間書き込み時において、走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替えを階調補間電圧Ｖsig１の印加期間内に行うようにしてもよい。このようにした場合であっても、走査線電圧を３値化し、階調補間電圧Ｖsig１の書き込み時の走査線電圧を、映像信号電圧Ｖsig２の書き込み時よりも低い電圧Ｖon２とすることにより、電流変化特性の傾きを十分になだらかなものとすることができるためである。

＜第４の実施の形態＞
（１．表示駆動動作）
本実施の形態においても、上記第１の実施の形態と同様、図１および図２に示したような表示装置１において、駆動回路２０が、映像信号２０Ａおよび同期信号２０Ｂに基づいて、表示パネル１０における各画素１１の表示駆動を行う。各画素１１内の有機ＥＬ素子１２へ駆動電流が注入されることにより発光が起こり、この発光光が外部に取り出されることによって画像表示がなされる。以下、本実施の形態における表示駆動動作について詳細に説明する。

図１４（Ａ）〜（Ｅ）は、本実施の形態の各種タイミング波形を表すものであり、図１４（Ａ）は信号線ＤＴＬ、図１４（Ｂ）は走査線ＷＳＬ、図１４（Ｃ）は電源線ＤＳＬに印加される信号線電圧を表している。図１４（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を表している。本実施の形態においても、上記第１の実施の形態と同様、タイミングｔ１からタイミングｔ１５までの期間が、有機ＥＬ素子１２の消光期間Ｔoffとなっており、駆動回路２０は、その消光期間Ｔoffにおいて、２ステップ駆動方式による表示駆動を行う。具体的には、Ｖth補正準備，Ｖth補正，階調補間書き込みおよび映像信号書き込みをこの順に行うと共に階調補間動作を行う。これらのうち、Ｖth補正準備およびＶth補正については、上記第１の実施の形態と同様の動作を同様のタイミングで行う（Ｖth補正準備期間Ｔ１〜Ｖth補正休止期間Ｔ３）。また、階調補間書き込み期間Ｔ４では、階調補間書き込みと同時に移動度補正を行い、映像信号書き込み期間Ｔ６においても映像信号書き込みと同時に移動度補正を行う。

更に、階調補間書き込み期間Ｔ４と映像信号書き込み期間Ｔ６との間の期間は、ブートストラップ抑制期間Ｔ５となっている。即ち、上記第１の実施の形態と同様、走査線駆動回路２３は、階調補間電圧Ｖsig１の印加期間内に走査線ＷＳＬに対し電圧Ｖonを印加し、その電圧Ｖonからの電圧Ｖoffへの切り替えを、電圧Ｖofsの印加期間内に行う。これにより、階調補間書き込みから映像信号書き込みまでの期間、ブートストラップ動作が抑制される。このブートストラップ抑制期間Ｔ５の後、映像信号電圧Ｖsig２の書き込みがなされ、その後、発光期間Ｔonへ移行する。

但し、本実施の形態では、電源線駆動回路２５が、電源線電圧を３値化し、３つの電圧（Ｖcc１，Ｖcc２，Ｖini；但し、Ｖcc１＞Ｖcc２）を出力可能となっている。即ち、本実施の形態では、信号パルス（信号線電圧）として３値（Ｖsig１（＞Ｖofs），Ｖofs，Ｖsig２）、選択パルス（走査線電圧）として２値（Ｖon，Ｖoff）、制御パルス（電源線電圧）として３値（Ｖcc１，Ｖcc２，Ｖini）の電圧値をそれぞれ切り替えて出力する。電圧Ｖcc１，Ｖcc２は、駆動トランジスタＴｒ２に電流Ｉｄを流すための電圧であり、有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）以上の電圧値（一定値）となるように設定されている。尚、この電圧Ｖcc１および電圧Ｖcc２が、本発明における「第１の高電源電圧」および「第２の高電源電圧」に対応する。

これらの電圧Ｖcc１，Ｖcc２のうち高い方の電圧Ｖcc１は、Ｖth補正期間Ｔ２およびＶth補正休止期間Ｔ３と、ブートストラップ抑制期間Ｔ５および映像信号書き込み期間Ｔ６の期間において、低い方の電圧Ｖon２は、階調補間書き込み期間Ｔ４において、それぞれ電源線ＤＳＬに対して印加されるようになっている。以下では、本実施の形態における階調補間書き込み動作および階調補間動作について説明する。

（階調補間書き込み動作）
本実施の形態では、階調補間電圧Ｖsig１の印加開始前に、電源線駆動回路２５が、電源線電圧を電圧Ｖcc１から電圧Ｖcc２へ下げる（図１４（Ｃ））。この後、走査線駆動回路２３は、信号線電圧が階調補間電圧Ｖsig１、電源線電圧が電圧Ｖcc２となっているタイミングｔ１１において、走査線電圧を電圧Ｖoffから電圧Ｖon２に上げる（図１４（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となり、ゲート電位Ｖｇが電圧Ｖofsから、このときの信号線電圧に対応する電圧（Ｖsig１ｃとする）へと上昇する（図１４（Ｄ））。この段階では、上記第１の実施の形態と同様、有機ＥＬ素子１２はカットオフ状態となっているため、有機ＥＬ素子１２には電流が流れない。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２の素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１ｃだけ上昇し（図１４（Ｅ））、ゲート−ソース間電圧Ｖgsが（Ｖsig１＋Ｖth−ΔＶ１ｃ）となる。

このソース電位Ｖｓの上昇分（電位差ΔＶ１ｃ）は、上記第１の実施の形態と同様、駆動トランジスタＴｒ２における移動度μが大きい程、大きくなる。従って、複数の画素１１間において、移動度μにばらつきがある場合であっても、それによって電流Ｉｄ（発光輝度）がばらつくことを抑制できる。

また、階調補間電圧Ｖsig１の印加後は、ブートストラップ抑制期間Ｔ５に移行し、ブートストラップ動作を抑制（または防止）する。具体的には、走査線駆動回路２３が、信号線電圧が電圧Ｖofs、電源線電圧が電圧Ｖccとなっているタイミングｔ１３において、走査線電圧を電圧Ｖonから電圧Ｖoffに下げる（図１２（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となり、駆動トランジスタＴｒ２のゲートへの書き込みが終了する。

（２．階調補間動作）
（２−１．基本動作）
続いて、本実施の形態における階調補間動作（２ステップ駆動方式による階調補間動作）について説明する。信号線駆動回路２４は、上記第１の実施の形態と同様、各信号線ＤＴＬに対し、その映像信号電圧Ｖsig２の電圧値（階調）毎に、階調補完電圧Ｖsig１の電圧値を複数の電圧値に渡って変化させる駆動を行う。これにより、階調補間書き込み期間Ｔ４では、ソース電位Ｖｓが上昇し、その上昇分（電位差ΔＶ１ｃ）は階調補間電圧Ｖsig１の電圧値に応じて変化する。また、このようなソース電位Ｖｓの上昇に連動するように、ゲート電位Ｖｇも上昇する。一方、映像信号書き込み期間Ｔ６では、駆動トランジスタＴｒ２のソース電位Ｖｓの上昇分は電位差ΔＶ２（一定）となる。従って、上記第１の実施の形態と同様、ある映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１の電圧値を変化させることにより、映像信号書き込み後のゲート−ソース間電圧Ｖgsを変化させることができる。そして、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補完することにより、信号線駆動回路２４において元々設定されている出力階調数よりも多くの階調を表現することが可能となる。

（２−２．ブートストラップ抑制（防止）動作）
そして、本実施の形態においても、上記第１の実施の形態と同様、走査線駆動回路２３が、階調補間書き込み時において、走査線電圧の電圧onからの電圧offへの切り替えを、電圧Ｖofsの印加期間内に行う。これにより、階調補完電圧Ｖsig１印加後のブートストラップ抑制期間Ｔ５において、ソース電位Ｖｓの上昇が抑制される。ここで、図１５に、本実施の形態（実施例３）と、上記第１の実施の形態（実施例１）の各場合における表示駆動動作のタイミング波形を示す。但し、図１５には、簡便化のため、（Ａ）信号線電圧、（Ｂ）走査線電圧、（Ｃ）ゲート電位Ｖｇおよび（Ｄ）ソース電位Ｖｓについての波形におけるタイミングｔ１１〜ｔ１５付近についてのみ示す。このように、階調補間電圧書き込み時において、映像信号電圧書き込みの場合と同じ電圧Ｖcc１を電源線ＤＳＬに印加する実施例１と比べ、電圧Ｖcc１よりも低い電圧Ｖcc２を印加した実施例３では、ソース電位Ｖｓの上昇分が小さくなる（ΔＶ１ｃ＜ΔＶ１）。これにより、ブートストラップ抑制期間Ｔ５では、ブートストラップ動作は発生せず、ソース電位Ｖｓの上昇が抑制される。この結果、上記実施の形態よりも移動度補正が抑制される（移動度補正量が小さくなる）。また、本実施の形態では、上記実施の形態よりも階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかなものとなる。

（２−３．ガンマカーブ生成動作）
また、本実施の形態においても、上記第１の実施の形態と同様、ある映像信号電圧Ｖsig２における階調補間電圧Ｖsig１の電流変化特性は、階調補間電圧Ｖsig１が大きくなるに従って電流Ｉｄが減少する傾向を示し、その傾きはなだらかなものとなる。これは、上述したように、階調補間書き込み期間Ｔ４後のブートストラップ抑制期間Ｔ５において、ソース電位Ｖｓの上昇が抑えられ、移動度補正量が少なくなるためである。その結果、階調補間電圧Ｖsig１の上昇に伴う電流（発光素子の駆動電流）変化が少なくなり、階調補間電圧Ｖsig１の電流変化特性における傾きがなだらかとなる。

このような電流変化特性を有する階調補間電圧Ｖsig１ａを用いてガンマカーブを作成する際には、上記第１の実施の形態と同様、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間すればよい。この際、階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかであることにより、上記第１の実施の形態と同様、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができる。

以上のように本実施の形態では、電源線電圧を３値化（Ｖcc１，Ｖcc２，Ｖini）し、映像信号書き込み時には、電源線ＷＳＬに電圧Ｖcc１を印加し、階調補間書き込み時には、走査線ＷＳＬに電圧Ｖcc１よりも低い電圧Ｖcc２を印加する。これにより、階調補間書き込み後のブートストラップ動作を抑制（防止）することができる。その結果、移動度補正量を少なくして、階調補間電圧Ｖsig１に対する電流変化特性の傾きをなだらかなものにすることができる。更に、本実施の形態では、階調補間書き込み時における走査線電圧の電圧Ｖonから電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間内に行うことによるブートストラップ抑制の効果（上記第１の実施の形態の効果）が重畳され、電流変化特性の傾きを上記第１の実施の形態よりもよりなだらかなものとすることができる。よって、上記第１の実施の形態と同等またはそれ以上の効果を得ることができる。

尚、上記第４の実施の形態における電源線電圧の３値化による駆動方法は、階調補間書き込み時において走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間内に行う場合にのみ適用される訳ではない。即ち、階調補間書き込み時において、走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替えを階調補間電圧Ｖsig１の印加期間内に行うようにしてもよい。このようにした場合であっても、電源線電圧を３値化し、階調補間電圧Ｖsig１の書き込み時の電源線電圧を、映像信号電圧Ｖsig２の書き込み時よりも低い電圧Ｖcc２とすることにより、電流変化特性の傾きを十分になだらかなものとすることができるためである。

＜第５の実施の形態＞
（１．表示駆動動作）
本実施の形態においても、上記第１の実施の形態と同様、図１および図２に示したような表示装置１において、駆動回路２０が、映像信号２０Ａおよび同期信号２０Ｂに基づいて、表示パネル１０における各画素１１の表示駆動を行う。各画素１１内の有機ＥＬ素子１２へ駆動電流が注入されることにより発光が起こり、この発光光が外部に取り出されることによって画像表示がなされる。また、図示はしないが、タイミングｔ１からタイミングｔ１５までの期間が、有機ＥＬ素子１２の消光期間Ｔoffであり、駆動回路２０は、その消光期間Ｔoffにおいて、２ステップ駆動方式による表示駆動を行う。具体的には、Ｖth補正準備，Ｖth補正，階調補間書き込み，映像信号書き込みおよび階調補間を、上記第１の実施の形態と同様のタイミングで行う。即ち、階調補間書き込み時において、走査線電圧の電圧Ｖonから電圧Ｖoffへの切り替えを電圧Ｖofs印加期間内に行うことにより、階調補間書き込み後から映像信号書き込みまでの期間は、ブートストラップ抑制期間Ｔ５となっている。このブートストラップ抑制期間Ｔ５の後、映像信号電圧Ｖsig２の書き込みがなされ、その後、発光期間Ｔonへ移行する。

但し、本実施の形態では、信号線駆動回路２４Ａが、デジタルの入力映像信号から、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２としてのアナログ信号への変換を行う際、上記第１の実施の形態と異なり、階調補間電圧Ｖsig１のダイナミックレンジを映像信号電圧Ｖsig２のそれよりも小さくしつつ出力するようになっている。具体的には、以下のような回路構成によって、そのような出力を行う。

図１６は、本実施の形態の信号線駆動回路２４Ａの回路構成を表すものである。このように、信号線駆動回路２４Ａは、映像信号電圧Ｖsig２の電源であるＶgamＡ２〜Ａ４、階調補間電圧Ｖsig１の電源であるＶgamＢ２〜Ｂ４、ＤＡＣ（デジタル／アナログ変換器）３１、ロジック３２、オペアンプ３３、基準電圧（Ｖofs）電源３４とを備えている。信号線駆動回路２４Ａでは、ＶgamＡ２〜Ａ４およびＶgamＢ２〜Ｂ４が、Ｖgam１（０Ｖ）と共に、スイッチ３５Ａを介してＤＡＣ３１に接続されている。スイッチ３５Ａの切り替えにより、ＶgamＡ２（６Ｖ）とＶgamＢ２（４Ｖ）、ＶgamＡ３（１２Ｖ）とＶgamＢ３（８Ｖ）、ＶgamＡ４（１２Ｖ）とＶgamＢ４（１８Ｖ）のどちらかの電圧値を選択可能となっている。階調補間電圧Ｖsig１および映像信号電圧Ｖsig２は、スイッチ３５Ｂの切り替えにより、電圧Ｖofsはスイッチ３５Ｃの切り替えによって、それぞれ出力可能となっている。

このような信号線駆動回路２４Ａは、上記第１の実施の形態と同様、各信号線ＤＴＬに対し、その映像信号電圧Ｖsig２の電圧値（階調）毎に、階調補完電圧Ｖsig１の電圧値を複数の電圧値に渡って変化させる駆動を行う。そして、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補完することにより、信号線駆動回路２４Ａにおいて元々設定されている出力階調数よりも多くの階調を表現することが可能となる。このとき、上記のように、信号線駆動回路２４Ａが、階調補間電圧Ｖsig１のダイナミックレンジを映像信号電圧Ｖsig２のそれよりも小さくしつつデジタル／アナログ変換を行うことにより、階調補間電圧Ｖsig１の上昇に伴う電流変化が少なくなり、その電流変化特性における傾きがなだらかとなる。また、この電流変化特性は、階調補間電圧Ｖsig１のダイナミックレンジが大きい場合（１ＬＳＢが大）よりも、小さい場合（１ＬＳＢが小）の方がよりなだらかな傾きとなる（図１７）。

また、この階調補間電圧Ｖsig１ａを用いてガンマカーブを作成する際には、上記第１の実施の形態と同様、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間すればよい。この際、階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかであることにより、上記第１の実施の形態と同様、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができる。

以上のように本実施の形態では、デジタルの入力映像信号から、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２としてのアナログ信号への変換を行う際、階調補間電圧Ｖsig１のダイナミックレンジを映像信号電圧Ｖsig２のそれよりも小さくしつつ出力する。これにより、階調補間電圧Ｖsig１に対する電流変化特性の傾きをなだらかなものにすることができる。更に、本実施の形態では、階調補間書き込み時における走査線電圧の電圧Ｖonから電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間内に行うことによるブートストラップ抑制の効果（第１の実施の形態における効果）が重畳され、電流変化特性の傾きを上記第１の実施の形態よりもよりなだらかなものとすることができる。よって、上記第１の実施の形態と同等またはそれ以上の効果を得ることができる。

尚、上記第５の実施の形態における階調補間電圧および映像信号電圧のダイナミックレンジ調整による駆動方法は、階調補間書き込み時において走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替えを電圧Ｖofsの印加期間内に行う場合にのみ適用される訳ではない。即ち、階調補間書き込み時において、走査線電圧の電圧Ｖonからの電圧Ｖoffへの切り替えを階調補間電圧Ｖsig１の印加期間内に行うようにしてもよい。このようにした場合であっても、階調補間電圧のダイナミックレンジを映像信号電圧のそれよりも小さくすることにより、電流変化特性の傾きを十分になだらかなものとすることができるためである。

＜モジュールおよび適用例＞
続いて、図１８〜図２３を参照して、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。

（モジュール）
表示装置１は、例えば、図１８に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。

（適用例１）
図１９は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００に表示装置１が組み込まれている。

（適用例２）
図２０は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０に表示装置１が組み込まれている。

（適用例３）
図２１は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０に表示装置１が組み込まれている。

（適用例４）
図２２は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０に表示装置１が組み込まれている。

（適用例５）
図２３は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。これらのうちのディスプレイ７４０またはサブディスプレイ７５０に表示装置１が組み込まれている。

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、主に、階調補間動作によって、映像信号２０Ａにより設定可能な８ビット階調から２ビット分補間することにより、発光輝度Ｌにおいて１０ビット階調を表現可能とする場合について説明したが、この場合には限られない。例えば、６ビット階調から４ビット分補間して１０ビット階調の表現を実現したり、１０ビット階調から２ビット分補間して１２ビット階調の表現を実現したりすることも可能である。但し、元々ｍビット階調に設定された映像信号に対し、ｎビット分補間する場合には、階調補間電圧Ｖsig１を２ⁿ値間で変化させるようにすればよい。

また、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素１１の回路構成は、上記実施の形態等で説明したものに限られない。即ち、画素１１内に、必要に応じて容量素子やトランジスタ等が設けられていてもよい。

更に、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。

加えて、上記実施の形態等では、画素１１がいわゆる「２Ｔｒ１Ｃ」の回路構成を有する場合について説明したが、画素１１の回路構成はこれには限られない。即ち、トランジスタが有機ＥＬ素子１２に直列に接続されてなる回路構成を含んでいるものであれば、画素１１が「２Ｔｒ１Ｃ」以外の回路構成となっていてもよい。

１…表示装置、１０…表示パネル、１１…画素、１２…有機ＥＬ素子、１３…画素アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線駆動回路、２４，２４Ａ…信号線駆動回路、２５…電源線駆動回路、ＷＳＬ…走査線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｔｒ１…書き込みトランジスタ、Ｔｒ２…駆動トランジスタ、Ｃｓ…保持容量素子、Ｉｄ…電流、Ｖｇ…ゲート電位、Ｖｓ…ソース電位、Ｖｇｓ…ゲート−ソース間電圧、Ｖth…閾値電圧、Ｖsig１，Ｖsig１ａ〜Ｖsig１ｃ…階調補間電圧、ｙ−３〜ｙ…電圧値（階調補間電圧）、Ｖsig２…映像信号電圧、ｘ〜ｘ＋２…電圧値（映像信号電圧）、Ｖofs…電圧（信号線電圧）、Ｖon，Ｖon１，Ｖon２，Ｖoff…電圧（走査線電圧）、Ｖcc，Ｖcc１，Ｖcc２，Ｖini…電圧（電源線電圧）、ΔＶ１，ΔＶ１ａ〜ΔＶ１ｃ，ΔＶ２…電位差、Ｌ…発光輝度、ｔ１〜ｔ１５…タイミング、Ｔon…発光期間、Ｔoff…消光期間、Ｔ１…Ｖth補正準備期間、Ｔ２…Ｖth補正期間、Ｔ３…Ｖth補正休止期間、Ｔ４…階調補間書き込み期間、Ｔ５…ブートストラップ期間、Ｔ６…映像信号書き込み期間。

Claims (14)

1. それぞれが発光素子と、前記発光素子に接続されたトランジスタとを含む複数の画素と、
   各画素に接続された走査線、信号線および電源線と、
   前記走査線に対し、前記複数の画素から１ライン分ずつの画素を順次選択するための選択パルスとしてオン電圧およびオフ電圧を交互に切り替えて印加する走査線駆動回路と、
   前記信号線に対し、信号パルスとして、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加すると共に、前記階調補間電圧を複数の電圧値に渡って変化させることにより前記発光素子における発光輝度の階調補間を行う信号線駆動回路と、
   前記電源線に対し、前記発光素子の発光動作および消光動作を制御するための制御パルスを印加する電源線駆動回路とを備え、
   前記走査線駆動回路、前記信号線駆動回路および前記電源線駆動回路は、前記複数の画素に対し前記トランジスタの閾値電圧補正を行い、
   前記走査線駆動回路は、前記閾値電圧補正の後、
   前記選択パルスが、
   前記階調補間電圧の印加期間内に前記オフ電圧から前記オン電圧へ立ち上がり、前記基準電圧の印加期間内に当該オン電圧から前記オフ電圧へ立ち下がり、かつ
   前記映像信号電圧の印加期間内において、前記オフ電圧から前記オン電圧へと立ち上がると共に前記オン電圧から前記オフ電圧へと立ち下がる
   ように制御を行う
   表示装置。
2. 前記階調補間電圧は前記基準電圧よりも低い
   請求項１に記載の表示装置。
3. 前記走査線駆動回路は、前記選択パルスが、
   前記信号線駆動回路による前記映像信号電圧の印加期間内において、前記オフ電圧から第１のオン電圧へと立ち上がると共に前記第１のオン電圧から前記オフ電圧へと立ち下がり、
   前記階調補間電圧の印加期間内において前記オフ電圧から前記第１のオン電圧よりも低い第２のオン電圧へと立ち上がると共に、前記基準電圧の印加期間内において前記第２のオン電圧から前記オフ電圧へと立ち下がる
   ように制御を行う
   請求項１に記載の表示装置。
4. 前記制御パルスは、高電源電圧および低電源電圧を交互に切り替えることにより生成されると共に、前記高電源電圧として第１および第２の電圧が用いられ、
   前記電源線駆動回路は、前記電源線に対し、前記映像信号電圧の印加期間中は前記第１の電圧を印加し、前記階調補間電圧の印加期間中は前記第１の電圧よりも低い前記第２の電圧を印加する
   請求項１に記載の表示装置。
5. デジタルの入力映像信号から前記階調補間電圧および映像信号電圧としてのアナログ信号への変換を行う際に、前記階調補間電圧のダイナミックレンジを前記映像信号電圧のダイナミックレンジよりも小さくなるようにする
   請求項１に記載の表示装置。
6. それぞれが発光素子と、前記発光素子に接続されたトランジスタとを含む複数の画素と、
   各画素に接続された走査線、信号線および電源線と、
   前記走査線に対し、前記複数の画素から１ライン分ずつの画素を順次選択するための選択パルスとしてオン電圧およびオフ電圧を交互に切り替えて印加する走査線駆動回路と、
   前記信号線に対し、信号パルスとして、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加すると共に、前記階調補間電圧を複数の電圧値に渡って変化させることにより前記発光素子における発光輝度の階調補間を行う信号線駆動回路と、
   前記電源線に対し、前記発光素子の発光動作および消光動作を制御するための制御パルスを印加する電源線駆動回路とを備え、
   前記走査線駆動回路、前記信号線駆動回路および前記電源線駆動回路は、前記複数の画素に対し前記トランジスタの閾値電圧補正を行い、
   前記走査線駆動回路は、
   前記閾値電圧補正の後、
   前記選択パルスが、
   前記信号線駆動回路による前記映像信号電圧の印加期間内において、前記オフ電圧から第１のオン電圧へと立ち上がると共に前記第１のオン電圧から前記オフ電圧へと立ち下がり、
   前記階調補間電圧の印加期間内において前記オフ電圧から前記第１のオン電圧よりも低い第２のオン電圧へと立ち上がると共に、前記基準電圧の印加期間内において前記第２のオン電圧から前記オフ電圧へと立ち下がる
   ように制御を行う
   表示装置。
7. 各画素は、前記発光素子としての有機電界発光素子と、第１および第２のトランジスタと、保持容量素子とを含み、
   前記第１のトランジスタのゲートが前記走査線に接続され、
   前記第１のトランジスタにおけるドレインおよびソースのうち、一方が前記信号線に接続されると共に、他方が前記第２のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
   前記第２のトランジスタにおけるドレインおよびソースのうち、一方が前記電源線に接続されると共に、他方が前記保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
   前記有機電界発光素子のカソードが固定電位に設定されている
   請求項１ないし請求項６のいずれか１項に記載の表示装置。
8. それぞれが発光素子と、前記発光素子に接続されたトランジスタとを含み、走査線、信号線および電源線に接続された複数の画素を表示駆動する際に、
   前記走査線に対し、前記複数の画素から１ライン分ずつの画素を順次選択するための選択パルスとしてオン電圧およびオフ電圧を交互に切り替えて印加し、
   前記信号線に対し、信号パルスとして、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加し、
   前記電源線に対し、前記発光素子の発光動作および消光動作を制御するための制御パルスを印加し、
   前記複数の画素に対し前記トランジスタの閾値電圧補正を行った後、
   前記信号線に印加する階調補間電圧を複数の電圧値に渡って変化させることにより、前記発光素子における発光輝度の階調補間を行い、
   前記選択パルスが、前記階調補間電圧の印加期間内に前記オフ電圧から前記オン電圧へ立ち上がり、その階調補間電圧の印加期間直後の前記基準電圧の印加期間内に当該オン電圧から前記オフ電圧へ立ち下がり、前記映像信号電圧の印加期間内において、前記オフ電圧から前記オン電圧へと立ち上がると共に前記オン電圧から前記オフ電圧へと立ち下がる、ように制御を行う
   表示装置の駆動方法。
9. 前記信号線に対し、前記階調補間電圧として前記基準電圧よりも低い電圧を印加する
   請求項８に記載の表示装置の駆動方法。
10. 前記選択パルスが、前記映像信号電圧の印加期間内において、前記オフ電圧から第１のオン電圧へと立ち上がると共に前記第１のオン電圧から前記オフ電圧へと立ち下がり、前記階調補間電圧の印加期間内において前記オフ電圧から前記第１のオン電圧よりも低い第２のオン電圧へと立ち上がると共に、前記基準電圧の印加期間内において前記第２のオン電圧から前記オフ電圧へと立ち下がる、ように制御を行う
    請求項８に記載の表示装置の駆動方法。
11. 前記制御パルスを、高電源電圧および低電源電圧を交互に切り替えることにより生成すると共に、前記高電源電圧として第１および第２の電圧を用い、前記電源線に対し、前記映像信号電圧の印加期間中は第１の電圧を印加し、前記諧調補間電圧の印加期間中は前記第１の電圧よりも低い第２の電圧を印加する
    請求項８に記載の表示装置の駆動方法。
12. デジタルの入力映像信号から前記階調補間電圧および映像信号電圧としてのアナログ信号への変換を行う際に、前記階調補間電圧のダイナミックレンジを前記映像信号電圧のダイナミックレンジよりも小さくなるようにする
    請求項８に記載の表示装置の駆動方法。
13. それぞれが発光素子と、前記発光素子に接続されたトランジスタとを含み、走査線、信号線および電源線に接続された複数の画素を表示駆動する際に、
    前記走査線に対し、前記複数の画素から１ライン分ずつの画素を順次選択するための選択パルスとしてオン電圧およびオフ電圧を交互に切り替えて印加し、
    前記信号線に対し、信号パルスとして、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加し、
    前記電源線に対し、前記発光素子の発光動作および消光動作を制御するための制御パルスを印加し、
    前記複数の画素に対し前記トランジスタの閾値電圧補正を行った後、
    前記信号線に印加する階調補間電圧を複数の電圧値に渡って変化させることにより、前記発光素子における発光輝度の階調補間を行い、かつ
    前記選択パルスが、前記映像信号電圧の印加期間内において、前記オフ電圧から第１のオン電圧へと立ち上がると共に前記第１のオン電圧から前記オフ電圧へと立ち下がり、前記階調補間電圧の印加期間内において前記オフ電圧から前記第１のオン電圧よりも低い第２のオン電圧へと立ち上がると共に、前記基準電圧の印加期間内において前記第２のオン電圧から前記オフ電圧へと立ち下がる、ように制御を行う
    表示装置の駆動方法。
14. 請求項１ないし請求項７のいずれか１項に記載の表示装置を備えた電子機器。

Images