[go: up one dir, main page]

DE69212383T2 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE69212383T2
DE69212383T2 DE69212383T DE69212383T DE69212383T2 DE 69212383 T2 DE69212383 T2 DE 69212383T2 DE 69212383 T DE69212383 T DE 69212383T DE 69212383 T DE69212383 T DE 69212383T DE 69212383 T2 DE69212383 T2 DE 69212383T2
Authority
DE
Germany
Prior art keywords
gate electrode
thin film
film transistor
insulator
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69212383T
Other languages
English (en)
Other versions
DE69212383D1 (de
Inventor
Takashi Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE69212383D1 publication Critical patent/DE69212383D1/de
Application granted granted Critical
Publication of DE69212383T2 publication Critical patent/DE69212383T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen Dünnfilmtransistor, der beispielsweise für Aktivmatrix-Flüssigkristalldisplays oder integrierte Speicherschaltungen verwendet wird.
  • In dem Dokument "JAPAN DISPLAY" 86, 1986, Seiten 196 bis 199, ist ein Aufbau eines herkömmlichen Dünnfilmtransistors offenbart. Eine Draufsicht und eine Schnittansicht dieses bekannten Aufbaus sind schematisch in den Figuren 2(a) bzw. (b) dargestellt. Fig. 2(b) zeigt den Schnitt längs der Linie A-A in Fig. 2(a). Dieser Dünnfilmtransistor umfaßt auf einem aus Glas, Quarz oder Saphir hergestellten isolierenden Substrat 201 eine Sourcezone 202 und eine Drainzone 203, bei denen es sich um Polysiliziumdünnfilme handelt, die mit Donator oder Akzeptor Dotierstoffen dotiert sind. Eine Datenleitung 204 und eine Pixelelektrode 205 stehen mit der Sourcezone 202 bzw. der Drainzone 203 im Kontakt. Eine Halbleiterschicht 206, bei der es sich um einen Polysilizium-Dünnfilm handelt, steht im Kontakt sowohl mit der Oberseite der Sourcezone 202 als auch der der Drainzone 203 und erstreckt sich zwischen diesen Zonen 202 und 203. Ein Gateisolierfilm 207 bedeckt alle diese Komponenten, und eine Gateelektrode 208 ist auf dem Gateisolierfilm 207 vorgesehen.
  • Dieser herkömmliche Dünnfilmtransistor leidet an Problemen, die unter Bezugnahme auf Fig. 3 erläutert werden.
  • Fig. 3 ist eine graphische Darstellung, die die Kennlinie des Drainstroms Id über der Gatespannung Vgs eines Dünnfilmtransistors mit einem Aufbau zeigt, wie er unter Bezugnahme auf Fig. 2 erläutert wurde. In Fig. 3 stellt die Abszisse die Gatespannung Vgs und die Ordinate den Logarithmus des Drainstroms Id dar. Die dargestellte Kennlinie ist die eines N-Dünnfilmtransistors, dessen Kanallänge und Kanalbreite beide 10 µm betragen, und zwischen dessen Source und Drain eine Spannung von 4 V anliegt. Der Drainstrom Id, der fließt, wenn die Gatespannung Vgs negativ ist, wird als IOFF bezeichnet, während der Drainstrom Id, der fließt, wenn die Gatespannung Vgs positiv ist, als ION bezeichnet wird. Bei einem Polysilizium-Dünnfilmtransistor ist der Drainstrom Id minimal, wenn die Gatespannung Vgs um 0 V liegt. Bei einer negativen Gatespannung Vgs fließt ein Hall-Strom, der IOFF zunehmen läßt und damit das Verhältnis ION/OFF stark reduziert. Wenn daher solch ein Dünnfilmtransistor bei einem Aktivmatrix-Flüssigkristalldisplay eingesetzt wird, bei dem die Gatespannung auf einen negativen Wert vermindert wird, wenn in der Flüssigkristallschicht angesammelte elektrische Ladungen gehalten werden, ist ein ausreichendes Halten der elektrischen Ladungen schwierig, wodurch die Bildqualität des Flüssigkristalldisplays verschlechtert wird.
  • Das Dokument JP-A-1183853/1989 offenbart einen Dünnfilmtransistor und ein Verfahren zu seiner Herstellung. Auf einen Dünnfilm aus amorphem Silizium, welcher auf einem isolierenden Substrat ausgebildet ist, werden ein Gateisolierfilm, eine metallische Gateelektrode und ein isolierender Schutzfilm in dieser Reihenfolge aufgeschichtet. Die aufgeschichteten Filme werden nachfolgend mit Ausnahme eines Bereichs zur Bildung eines Gates weggeätzt. Die freiliegenden Seitenflächen der Gateelektrode werden dann zur Bildung von Metalloxid-Isolierschichten anodisiert. Drain- und Sourcezonen sind seitlich versetzt und überlappen sich nicht mit der Gateelektrode. Der Versatz ist gleich der Dicke der Metalloxidfilme.
  • Das Dokument JP-A-61105873/1986 offenbart einen Transistor und ein Verfahren zu seiner Herstellung. Eine Gateelektrode wird über einem Gateoxidfilm auf einem Substrat ausgebildet. Nach thermischer Oxidation wird eine erste Ionenimplantation ausgeführt, wobei die Gateelektrode als eine Maske benutzt wird. Nachfolgend werden thermische Naß- und Trockenoxidation ausgeführt, was in dicken Oxidfilmen an dem Umfang der Gateelektrode resultiert. Eine zweite Ionenimplantation mit einer höheren Dosis wird unter Verwendung der Gateelektrode und der dicken Oxidfilme als eine Maske ausgeführt. Auf diese Weise werden leicht und stark dotierte Zonen in dem Substrat ausgebildet, wobei die stark dotierten Zonen seitlich gegenüber der Gateelektrode versetzt sind und sich mit ihr nicht überlappen.
  • Das Dokument JP-A-2090683/1990 offenbart einen Dünnfilmtransistor und ein Verfahren zu seiner Herstellung. Drain und Sourcezonen des Dünnfilmtransistors sind seitlich versetzt und überlappen sich nicht mit der Gateelektrode. Dies wird durch Ionenimplantation unter Verwendung eines Photoresists als einer Maske erreicht.
  • Die vorliegende Erfindung beabsichtigt, das oben erläuterte Problem herkömmlicher Dünnfilmtransistoren zu beseitigen, und ihre Aufgabe ist es, einen Dünnfilmtransistor mit einem großen ION/IOFF-Verhältnis zu schaffen. Eine Aufgabe der Erfindung ist es weiter, ein Verfahren zur Herstellung solch eines Dünnfilmtransistors zu schaffen.
  • Diese Aufgaben werden mit einem Dünnfilmtransistor gemäß Anspruch 1 bzw. einem Verfahren gemäß Ansprüchen 6 und 7 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand abhängiger Ansprüche.
  • Wie aus der folgenden detaillierten Beschreibung verschiedener Ausführungsformen der vorliegenden Erfindung besser verständlich, sind mit der Erfindung erzielte spezielle Vorteile die folgenden:
  • Durch Schaffung eines genau steuerbaren Versatzes zwischen der Gateelektrode und jeder von Source und Drainzonen, kann ein Dünnfilmtransistor mit einem ausreichend niedrigen IOFF geschaffen werden.
  • Die Anwendung des Dünnfilmtransistors gemäß der vorliegenden Erfindung auf ein Aktivmatrix- Display eines EL- oder DDLC-Typs, der eine hohe Treiberspannung erfordert, schafft ein ebenes Display mit einer ausgezeichneten Anzeigequalität.
  • Die Anwendung des Dünnfilmtransistors gemäß der vorliegenden Erfindung auf ein Aktivmatrix- Flüssigkristalldisplay reduziert in erheblichem Umfang Kurzschlußfehler und liefert damit ein Flüssigkristalldisplay mit einer ausgezeichneten Anzeigequalität.
  • Da ein einfacher Prozeß anodischer Oxidation eine genaue Steuerung des Versatzes erlaubt, ist die Anlage zur Herstellung des Dünnfilmtransistors nicht kostspielig, weshalb die Herstellungskosten eines Flüssigkristalldisplays verringert werden.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben, in denen:
  • Fig. 1 eine Querschnittsansicht eines Dünnfilmtransistors gemäß einer Ausführungsform der vorliegend Erfindung ist, wobei der Schnitt in Kanallängsrichtung liegt,
  • Fig. 2 (a) und (b) eine Draufsicht bzw. eine Querschnittsansicht sind, die den Aufbau eines herkömmlichen Dünnfilmtransistors zeigen, wobei der Querschnitt von Fig. 2(b) längs der Linie A-A in Fig. 2(a) liegt,
  • Fig. 3 eine graphische Darstellung ist, die eine Kennlinie des herkömmlichen Dünnfilmtransistors zeigt,
  • Fig. 4 eine graphische Darstellung ist, die zeigt, wie die Filmdicke von Tantaloxid sich mit der Spannung bei der anodischen Oxidation von Tantal ändert,
  • Fig. 5 eine graphische Darstellung ist, die eine Kennlinie entsprechend der von Fig. 3 für einen Dünnfilmtransistor gemäß der vorliegenden Erfindung zeigt,
  • Fig. 6 (a), (b) und (c) eine Draufsicht, eine Querschnittsansicht längs der Linie A-A' in Fig. 6(a) bzw. eine Querschnittsansicht längs der Linie B-B' in Fig. 6(a) sind, die ein Aktivmatrix-Flüssigkristalldisplaysubstrat zeigen, bei dem der Dünnfilmtransistor gemäß der vorliegenden Erfindung eingesetzt werden kann,
  • Fig. 7 (a) und (b) ein Ersatzschaltbild des Aktivmatrix-Flüssigkristalldisplays bzw. eine Treibersignalwellenform zeigen,
  • Fig. 8 (a), (b) und (c) Querschnittsansichten sind, die verschiedene Herstellungsstufen eines Dünnfilmtransistors gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigen, und
  • Fig. 9 eine graphische Darstellung ist, die zeigt, wie sich die Filmdicke von Tantaloxid mit der Spannung bei einer anodischen Oxidation von Tantal ändert.
    • ERSTE AUSFÜHRUNGSFORM
  • Fig. 1 ist eine Querschnittsansicht eines Dünnfilmtransistors gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Der Schnitt liegt in der Richtung der Kanallänge des Transistors.
  • Auf einem aus Glas, Quarz, einer Keramik oder Silizium hergestellten Substrat 101 ist eine 25 nm dicke Polysiliziumschicht ausgebildet. Diese Polysiliziumschicht umfaßt einen Abschnitt 102, der die Kanalzone des Transistors bildet, einen Abschnitt 104, der seine Sourcezone bildet, und einen Abschnitt 103, der seine Drainzone bildet. Die Polysiliziumschicht ist vorzugsweise durch Zersetzten von Monosilangas in einer Atmosphäre von 600 ºC durch Niederdruck-CVD ausgebildet. Die Ausbildung der Polysiliziumschicht ist jedoch nicht auf die Niederdruck-CVD-Technik beschränkt. Statt dessen kann die Polysiliziumschicht auch dadurch ausgebildet werden, daß zuerst durch Sputtern oder Plasma-CVD amorphes Silizium ausgebildet wird, welches dann bei einer Temperatur im Bereich von 550 ºC bis 600 ºC für 5 bis 40 Stunden wärmebehandelt wird, um das amorphe Silizium zu Polysilizium umzuwandeln. Amorphes Silizium kann außerdem durch Bestrahlung unter Verwendung eines Argon- oder Excimer-Lasers zu Polysilizium gemacht werden.
  • Als nächstes wird ein Gateisolierfilm 107 aus SiO&sub2; zu einer Dicke von 150 nm durch ECR- Plasma-CVD ausgebildet. ECR-Plasma-CVD gewährleistet die Ausbildung von feinem SiO&sub2;, das weniger Einfangstellen aufweist, bei einer niedrigen Temperatur von 100 ºC oder darunter und ist als Herstellungsverfahren für den Gateisolierfilm optimal. Der Gateisolierfilm 107 kann auch durch thermische Oxidation der Oberfläche der Polysiliziumschicht (102, 103, und 104) in einer Sauerstoffatmosphäre von 1100 ºC ausgebildet werden.
  • Auf dem Gateisolierfum 107 wird durch Sputtern eine 400 nm dicke Gateelektrode 105 aus Tantal ausgebildet. Unter Verwendung dieser Gateelektrode 105 als einer Maske werden dann Phosphorionen in das Polysilizium durch den Gateisolierfilm 107 mit einer Dosis von 3 × 10¹&sup5; cm&supmin;² und einem Energiepegel von 120 keV implantiert, um die Sourcezone 104 und die Drainzone 103 in einer sel bstausrichtenden Weise herzustellen. Wenn Phosphorionen durch die Ionenimplantation implantiert werden, erhält man einen N-Dünnfilmtransistor. Die Implantation von Borionen führt zu einem P-Dünnfilmtransistor. Wenn man die Art der implantierten Ionen selektiv ändert und ein Photoresist oder ähnliches verwendet, kann leicht eine CMOS-Inverterschaltung erhalten werden.
  • Nach der Implantation werden die implantierten Phosphorionen mit einem Argon- der Excimer- Laser bestrahlt und dadurch aktiviert, um den Widerstand des Polysilizium in der Sourcezone 104 und der Drainzone 103 zu verringern.
  • Nachfolgend wird ein Isolator 106 aus Tantaloxid an der Oberfläche der Gateelektrode 105 durch anodische Oxidation ausgebildet. Fig. 4 zeigt, wie sich die Dicke des Tantaloxids bzw. des Tantals mit Änderungen der für die anodische Oxidation verwendeten Spannung ändert. In Fig. 4 stellt die Abszisse die Spannung und die Ordinate die Filmdicke dar. Wie in Fig. 4 gezeigt, nimmt die Filmdicke von Tantaloxid proportional mit der Spannung für die anodische Oxidation zu. Die Filmdicke kann bei einer Rate von 1,7 bis 1,8 nm/V gesteuert werden. Wenn Tantal einer anodischen Oxidation unterzogen wird, wird seine Oberfläche oxidiert, und die Dicke des Tantalfilms nimmt entsprechend ab.
  • Als Folge der Umwandlung eines Oberflächenbereichs der Tantal-Gateelektrode 105 zum Tantaloxidisolator 106, wird ein Versatz ΔL entsprechend der Filmdicke geschaffen, wie durch einen schraffierten Teil in Fig. 4 dargestellt. Wie in Fig. 1 gezeigt, bedeutet der Versatz ΔL einen zusätzlichen Abstand zwischen den Kanten der Gateelektrode 105 und der Kante jeweils der Sourcezone und der Drainzone 104 und 103. Anodische Oxidation bei einer Spannung 250 V erzeugt einen Versatz ΔL von 200 nm. Es ist möglich, den Versatz ΔL durch Steuerung der Spannung für die anodische Oxidation genau zu steuern. Die obere Grenze für die Spannung der anodischen Oxidation, die zur Ausbildung des Tantaloxids angelegt wird, ist die höchste Spannung, der das gebildete Tantaloxid standhalten kann, die etwa 250 V beträgt. Damit kann der Versatz ΔL auf einen beliebigen Wert zwischen 0 und 200 nm gesteuert werden.
  • Schließlich werden Kontaktlöcher 110 und 111 in der Isolierschicht 107 über der Sourcezone 104 und der Drainzone 103 geöffnet, und eine Sourcezwischenverbindung 109 und eine Drainzwischenverbindung 1 08 aus einer Legierung aus Aluminium und Silizium werden jeweils in den Kontaktlöchern 110 und 111 vorgesehen.
  • Die Wirkung des Versatzes ΔL in dem oben beschriebenen Dünnfilmtransistor ist, daß die Spannung zwischen der Gateelektrode und der Drainzone und die Spannung zwischen der Gateelektrode und der Sourcezone, wenn die Gatespannung Vgs negativ ist, wirksam reduziert werden kann.
  • Fig. 5 zeigt die Id-Vgs-Kennlinie eines Dünnfilmtransistors, dessen anodische Oxidationsspannung 150 V beträgt und dessen Versatz ΔL etwa 100 nm beträgt. Wie bei Fig. 3 stellt die Abszisse die Gatespannung Vgs und die Ordinate den Logarithmus des Drainstroms Id dar.
  • Wenn man die Kennlinie von Fig. 3, die einem herkömmlichen Dünnfilmtransistor entspricht, mit der von Fig. 5, die einem Dünnfilmtransistor gemäß der vorliegenden Erfindung entspricht, vergleicht, erkennt man, daß in der Kennlinie von Fig. 5 der Drainstrom Id für negative Werte der Gatespannung bis hin zu etwa 0 V im wesentlichen konstant bleibt. Das bedeutet, daß IOFF erheblich verbessert ist. ION, das heißt der Drainstrom für positive Gatespannungen ist im wesentlichen der gleiche wie derjenige des herkömmlichen Dünnfilmtransistors.
  • Da bei dem Dünnfilmtransistor die Polysiliziumschicht, die die Kanalzone bildet nur 25 nm dünn ist, ist der Bereich einer Verarmungsschicht begrenzt, und eine Inversionsschicht wird leicht gebildet. Wenn somit der Versatz ΔL 200 nm oder weniger beträgt, ist eine Reduzierung von ION gering. Wenn der Versatz ΔL 100 nm oder weniger beträgt, kann IOFF nicht verringert werden, da die Spannung zwischen der Gateelektrode und der Drainzone und die Spannung zwischen der Gateelektrode und der Sourcezone nicht ausreichend reduziert werden. Daher liegt der optimale Wert für den Versatz zwischen 100 und 200 nm, und die optimale anodische Oxidationsspannung liegt zwischen 150 und 250 V. Da die anodische Oxidation ausgezeichnete Reproduktion und gleichförmige Oxidation über eine große Fläche gewährleistet, kann der Dünnfilmtransistor gemäß der vorliegenden Erfindung vorteilhaft bei einem Aktivmatrix-Flüssigkristalldisplay eingesetzt werden.
  • Bei der oben beschriebenen Ausführungsform ist die Gateelektrode aus Tantal gebildet. Sie kann jedoch aus irgendeinem Metall gebildet werden, das in der Lage ist, durch anodische Oxidation ein Oxid zu bilden, wie Aluminium oder Niob.
    • ZWEITE AUSFÜHRUNGSFORM
  • Fig. 6 zeigt einen Dünnfilmtransistor gemäß einer Ausführungsform der vorliegenden Erfindung eingesetzt bei einem Aktivmatrix-Flüssigkristalldisplaysubstrat. Fig. 6(a) ist eine Draufsicht auf das Aktivmatrix-Flüssigkristalldisplaysubstrat. Fig. 6(b) ist eine Schnittansicht des Dünnfilmtransistorabschnitts längs der Linie A-A' von Fig. 6(a). Fig. 6(c) ist eine Schnittansicht längs der Linie B-B' von Fig. 6(a).
  • Siliziumdünnfilme 612 und 613 werden auf einem Glassubstrat 601 ausgebildet, welches aus von der Hoya Corporation hergestelltem NA 35 besteht. Diese Siliziumdünnfilme können durch Plasma-CVD ausgebildete amorphe Siliziumdünnfilme oder durch Niederdruck-CVD ausgebildete Polysiliziumdünnfilme sein. Eine günstige Dicke dieser Filme liegt zwischen 50 und 200 nm.
  • Als nächstes werden wie im Fall der ersten Ausführungsform eine Halbleiterschicht 602, die als eine Kanalzone des Dünnfilmtransistors wirkt, eine Sourcezone 604 und eine Drainzone 603 ausgebildet. Dann wird ein Gateisolierfilm 607 aus SiO&sub2; in Kontakt mit diesen Schichten ausgebildet. Eine günstige Dicke der Halbleiterschichten 602, 603 und 604 liegt zwischen 20 und 50 nm.
  • Danach werden ein erster Isolator 614 aus Tantaloxid und eine Gateelektrode 605 aus Tantal ausgebildet. Der erste Isolierfum 614 wird in einer Atmosphäre aus Argongas oder einem Gasgemisch aus Argongas und Sauerstoffgas durch RF-Sputtern unter Verwendung von Tantaloxidtargets ausgebildet. Die Dicke des ersten Isolierfilms 614 reicht von 20 bis 50 nm. Nachfolgend wird die Gateelektrode 605 mit einer Dicke von 400 nm durch Gleichstrom-Sputtern ausgebildet. Der erste Isolator 614 und die Gateelektrode 605 werden dann unter Verwendung einer photolithographischen oder trockenen Ätztechnik verarbeitet.
  • Die Trockenätzvorrichtung, die zur Verarbeitung der Gateelektrode 605 und des ersten Isolators 614 verwendet wird, enthält eine Plasmakammer, in der ein Gasgemisch aus Freongas und Sauerstoffgas durch eine Plasmaentladung zersetzt wird, um Radikale zu erzeugen, die zum Ätzen beitragen, sowie eine Ätzkammer, wo das Ätzen unter Verwendung der in der Plasmakammer erzeugten und hierhin überführten Radikale stattfindet. Die Ätzrate von Tantal und die von Tantaloxid sind im wesentlichen gleich, während die Ätzrate von SiO&sub2; 1/20-stel oder weniger der des Tantaloxids beträgt.
  • Unter Verwendung solcher Trockenätzvorrichtung wird das Ätzen der Gateelektrode 605 und des ersten Isolators 614 kontinuierlich ausgeführt, bis der Gateisolierfilm 607 aus SiO&sub2; vollständig freigelegt ist. Somit wird nur der Abschnitt des ersten Isolators 614 belassen, der unterhalb der Gateelektrode 605 liegt. Der verbleibende Abschnitt des ersten Isolators dient der Verbesserung der Haftung zwischen dem Gateisolierfum 607 und der Gateelektrode 605, um dadurch die Zuverlässigkeit zu erhöhen.
  • Als nächstes werden Phosphorionen durch Ionenimplantation durch den Gateisolierfilm 607 in die Siliziumschichten 603, 604, 612 und 613 implantiert, um die Sourcezone und die Drainzone in einer selbstausrichtenden Weise zu erzeugen, wie dies bei der ersten Ausführungsform der Fall war.
  • Nachfolgend wird ein 420 nm dicker zweiter Isolator 606 aus Tantaloxid an der Gateelektrode 605 ausgebildet, indem die Oberfläche der letzteren einer anodischen Oxidation in einer Lösung aus 0,01 Gewichtsprozent Zitronensäure bei einer anodischen Oxidationsspannung von 250 V unterzogen wird, wodurch man einen Versatz ΔL von etwa 200 nm erzielt.
  • Anschließend werden die zuvor implantierten Phosphorionen durch Laserbestrahlung wie im Fall der ersten Ausführungsform aktiviert. Danach wird der Gateisolierfilm 607 unter Verwendung einer Flüssigkeitsmischung aus Flußsäure und Ammoniumfluorid geätzt, um Kontaktlöcher 610 und 611 zu öffnen, und dann wird eine Pixelelektrode 608 aus ITO (Indiumzinnoxid) zu einer Dicke von 30 bis 50 nm ausgebildet.
  • Schließlich wird eine Datenleitung 609 aus einer Legierung aus Aluminium und Silizium vorgesehen.
  • Bei dem gemäß obiger Erläuterung ausgebildeten Aktivmatrix-Substrat wird eine Isolation zwischen der Datenleitung 609 und der Gateelektrode 605, die einander kreuzen (bei 615 in Fig. 6(a)) durch den zweiten Isolator 606 geschaffen, was das Vorsehen eines extra Isolierfilms erübrigt.
  • Durch anodische Oxidation ausgebildetes Tantaloxid ist fein und hat wenig Defekte wie Nadellöcher. Folglich ist die Gefahr von Kurzschlußfehlern zwischen der Datenleitung 609 und der Gateelektrode 605 wesentlich verringert.
  • Wenn eine Spannung an Tantaloxid angelegt wird fließt ein Poole-Frenkel-Leitungsstrom in dem Tantaloxid mit einer eine Schwellenspannung aufweisenden Strom-Spannungskennlinie. Da jedoch das Tantatoxid des zweiten Isolierfilms 606 bis zu 420 nm beträgt und die Schwellenspannung ausreichend höher ist als die Spannung von 20 bis 30 V, bei der das Aktivmatrixsubstrat im allgemeinen betrieben wird, erhält man einen Widerstand in Höhe von bis zu 10¹&sup5; Ω, und es tritt kein Problem auf. Wenn der Versatz ΔL 100 nm beträgt, muß die Dicke des Tantaloxids auf 250 nm reduziert werden. Selbst in diesem Fall treten aber keine Probleme auf.
  • Wie in Fig. 6(b) gezeigt befinden sich zwischen der Gateelektrode 605 und der Halbleiterschicht 602 der Gateisolierfilm 607 aus SiO&sub2; und der erste Isolator 614 aus Tantaloxid. Da jedoch die Dielektrizitätskonstante von Tantaloxid groß ist, nämlich zwischen 25 und 28, werden die elektrischen Eigenschaften des Dünnfilmtransistors nicht wesentlich beeinflußt. Eher verringert der Doppelisolierschichtaufbau die Gefahr irgendeines Kurzschlußdefekts zwischen der Gateelektrode 605 und der Halbleiterschicht 602.
  • Fig. 7(a) zeigt ein Ersatzschaltbild des Aktivmatrix-Flüssigkristalldisplays. Fig. 7(b) zeigt eine Treibersignalwellenform für das Aktivmatrix-Flüssigkristalldisplay. In Fig. 7(a) bezeichnet die Bezugszahl 701 eine Halteschaltung und 702 eine Abtastschaltung. Ein Dünnfilmtransistor 705 ist an jedem Matrixpunkt, wo eine Datenleitung 703 eine Gateelektrode 704 kreuzt, vorgesehen. Eine Flüssigkristallschicht 706 ist zwischen einer jeweiligen Pixelelektrode, die mit der Drainzone 707 des jeweiligen Dünnfilmtransistors verbunden ist, und einer gemeinsamen Elektrode G vorgesehen. Ein in Fig. 7(b) gezeigtes Gatesignal 708 wird an die Gateelektrode 704 angelegt, um den daran angeschlossenen Dünnfilmtransistor 705 in einem Intervall von T1 bis T2 einzuschalten. Ein Datensignal 709, das an einer Datenleitung 703 anliegt, wird dadurch über den jeweiligen Dünnfilmtransistor in die Flüssigkristallschicht 706 geschrieben. Während eines Intervalls von T2 bis T4 wird der Dünnfilmtransistor 705 ausgeschaltet, um die in die Flüssigkristallschicht 706 geschriebene elektrische Ladung zu halten. Während dieser Ausschaltzeit ändert sich die Spannung der Drainzone 707, wie bei 710 in Fig. 7(b) angezeigt, und eine durch einen schraffierten Abschnitt angezeigte Effektivspannung wird an die Flüssigkristallschicht 706 angelegt. Zum Zeitpunkt T3 wird an die Gateelektrode eine negative Vorspannung entsprechend -VB relativ zu dem Potential an der Datenleitung 703 angelegt. Wenn ein verdrillter nematischer Flüssigkristall für die Flüssigkristallschicht 706 verwendet wird, ist eine Spannung VD von 1 bis 5 V nötig. Dies verringert VB auf 10 bis 12 V und die Gatespannung Vgs auf -10 bis -12V. Daher ist ein ausreichend niedriger IOFF erforderlich.
  • Wie aus Fig. 5 erkennbar, liefert der Dünnfilmtransistor gemäß der vorliegenden Erfindung einen ausreichend niedrigen IOFF und ermöglicht damit, daß die in die Flüssigkristallschicht geschnebene elektrische Ladung stabil gehalten wird. Daher kann ein Flüssigkristalldisplay mit einem großen Kontrast und einem ausgezeichneten Betrachtungswinkel geschaffen werden.
    • DRITTE AUSFÜHRUNGSFORM
  • Ein Dünnfilmtransistor gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 8 erläutert.
  • Wie in Fig. 8(a) gezeigt sind eine Polysilizium-Halbleiterschicht 802, ein Gateisolierfilm 807 aus SiO&sub2; und eine Tantal-Gateelektrode 805 in dieser Reihenfolge auf einem Substrat 801 ausgebildet, wie dies bei der ersten Ausführungsform der Fall war.
  • Wie in Fig. 8(b) gezeigt, wird die Oberfläche der Gateelektrode 805 als nächstes einer Oxidation durch anodische Oxidation unterzogen, um einen Isolator 806 aus Tantaloxid zu bilden. Danach werden Phosphorionen 808 in die Halbleiterschicht 802 durch den Gateisolierfilm 807 mittels Ionenimplantation oder energiereicher Ionendotierung implantiert, um so eine Sourcezone 804 und eine Drainzone 803 in einer selbstausrichtenden Weise zu schaffen. Fig. 9 zeigt die Beziehung zwischen der anodischen Oxidationsspannung von Tantal und der Filmdicke von Tantaloxid. Die Abszisse stellt die Spannung dar und die Ordinate die Filmdicke. Die Filmdicke von Tantaloxid nimmt proportional zur anodischen Oxidationsspannung zu. Die Filmdicke kann bei einer Rate von 1,7 bis 1,8 nm/V gesteuert werden.
  • Mittels der obigen Herstellungsschritte wird ein Versatz ΔL, wie er in Fig. 8(b) gezeigt ist und der durch einen schraffierten Abschnitt in Fig. 9 gezeigten Filmdicke entspricht, erzeugt. Der Versatz ΔL kann in einem Bereich von 0 bis 450 nm durch Steuern der anodischen Oxidationsspannung gesteuert werden.
  • Bei der ersten Ausführungsform wird die anodische Oxidation nach Implantation von Dotierstoffionen ausgeführt, und der Versatz ΔL kann in einem Bereich zwischen 0 bis 200 nm genau gesteuert werden. Bei der gegenwärtigen dritten Ausführungsform ist dagegen die Reihenfolge der Ionenimplantation und der anodischen Oxidation umgekehrt, und der Versatz kann in einem Bereich gesteuert werden, der größer als derjenige der ersten Ausführungsform ist. Im Vergleich mit der ersten Ausführungsform können daher die Spannung zwischen der Gateelektrode und der Drainzone und die Spannung zwischen der Gateelektrode und der Sourcezone, wenn die Gatespannung Vgs zu einem negativen Bereich reduziert wird, weiter verringert werden, womit die Source-Drain-Spannung Vds weiter erhöht wird und IOFF weiter verringert wird, wenn das Gate negativ vorgespannt wird. Somit kann der Dünnfilmtransistor gemäß der vorliegenden Erfindung auch bei Aktivmatrixdisplays der EL- oder PDLC-Art eingesetzt werden, die eine höhere Treiberspannung als TN-Flüssigkristalldisplayvorrichtungen erfordern.
  • Die Phosphorionen werden nach Implantation mittels eines Argon- oder Excimer-Lasers oder Rampenanlassen aktiviert, um den Widerstand des Polysiliziums, das die Sourcezone 804 und die Drainzone 803 bildet, zu verringern. Es ist wünschenswert, daß diese Aktivierung in einer kurzen Zeit durchgeführt wird. Eine Aktivierung, die eine lange Zeit erfordert, wie etwa Wärmeanlassen, diffundiert die implantierten Phosphorionen in die Halbleiterschicht 802 und verringert damit wirksam den Versatz ΔL.
  • Schließlich werden, wie in Fig. 8(c) gezeigt, Kontaktlöcher 811 und 812 jeweils im Gateisolier film 807 oberhalb der Sourcezone 804 und der Drainzone 803 geöffnet, und eine Sourcezwischenverbindung 810 und eine Drainzwischenverbindung 809 werden dann vorgesehen.

Claims (8)

1. Dünnfilmtransistor, enthaltend,
eine Halbleiterschicht (102, 103, 104), die einen mit Dotierstoff dotierten Abschnitt aufweist,
einen Gateisolierfum (107), und
eine Gateelektrode (105) aus Metall, wobei die Oberfläche der Gateelektrode (105) mit einem Isolator (106) bedeckt ist,
wobei der Isolator (106) aus einem Oxid des Metalls besteht, das dadurch gebildet ist, daß die Oberfläche der Gateelektrode einer anodischen Oxidation unterzogen ist, und der dotierte Abschnitt (103, 104) der Halbleiterschicht seitlich gegenüber der Gateelektrode (105) versetzt ist, um nicht die Gateelektrode zu überlappen, wobei der Versatz nicht mehr als die Dicke des Isolators (106) beträgt.
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Versatz im Bereich von 100 bis 200 nm liegt.
3. Dünnfilmtransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gateelektrode (105) aus Tantal besteht.
4. Dünnfilmtransistor nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschicht (102, 103, 104), der Gateisolierfum (107) und die Gateelektrode (105), deren Oberfläche mit dem Isolator (106) bedeckt ist, aufeinander ausgebildet sind.
5. Dünnfilmtransistor nach Anspruch 4, bei dem ein weiterer Isolator (614) aus Tantaloxid zwischen dem Gateisolierfilm (607) und der Gateelektrode (605) ausgebildet ist.
6. Verfahren der Herstellung eines Dünnfilmtransistors nach Anspruch 1, umfassend die Schritte:
nacheinander erfolgendes Ausbilden einer Halbleiterschicht (102, 103, 104), eines Isolierfilms (107) und einer metallischen Gateelektrode (105),
Ausbilden einer Sourcezone (104) und einer Drainzone (103) durch Zusetzen eines Donator- oder Akzeptordotierstoffs zu der Halbleiterschicht in einer Selbstausrichtungsweise unter Verwendung der Gateelektrode (105) als einer Maske, und
Ausbilden eines Isolators (106) durch Unterziehen der Oberfläche der Gateelektrode (105) einer anodischen Oxidation.
7. Verfahren der Herstellung eines Dünnfilmtransistors gemäß Anspruch 1, umfassend die Schritte:
nacheinander erfolgendes Ausbilden einer Halbleiterschicht (802), eines Gateisolierfilms (807) und einer metallischen Gateelektrode (805),
Ausbilden eines Isolators (806) durch Unterziehen der Oberfläche der Gateelektrode einer anodischen Oxidation, und
Ausbilden einer Sourcezone (804) und einer Drainzone (803) durch Zusetzen eines Donator- oder Akzeptor-Dotierstoffs zu der Halbleiterschicht in einer Selbstausrichtungsweise unter Verwendung der oxidierten Oberfläche der Gateelektrode als einer Maske.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die zur anodischen Oxidation der Gateelektrode verwendete Spannung zwischen 150 und 250 V liegt.
DE69212383T 1991-05-08 1992-04-29 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Lifetime DE69212383T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10266891 1991-05-08
JP26967591 1991-10-17

Publications (2)

Publication Number Publication Date
DE69212383D1 DE69212383D1 (de) 1996-08-29
DE69212383T2 true DE69212383T2 (de) 1997-01-16

Family

ID=26443350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69212383T Expired - Lifetime DE69212383T2 (de) 1991-05-08 1992-04-29 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (4) US5583366A (de)
EP (1) EP0513590B1 (de)
JP (4) JP3277548B2 (de)
KR (3) KR100260668B1 (de)
DE (1) DE69212383T2 (de)
SG (1) SG72617A1 (de)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH06124913A (ja) * 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
EP0588370A3 (en) * 1992-09-18 1994-06-08 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor and semiconductor device utilized for liquid crystal display
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US6683350B1 (en) 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5747355A (en) * 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JP2000150907A (ja) * 1993-09-20 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08148430A (ja) * 1994-11-24 1996-06-07 Sony Corp 多結晶半導体薄膜の作成方法
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
TW345654B (en) 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JPH09148266A (ja) * 1995-11-24 1997-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100192593B1 (ko) * 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법
EP0801427A3 (de) * 1996-04-11 1999-05-06 Matsushita Electric Industrial Co., Ltd. Feldeffekttransistor, Halbleiter-Speicheranordnung, Verfahren zur Herstellung und Verfahren zum Steuern der Halbleiter-Speicheranordnung
KR100219117B1 (ko) * 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP4831850B2 (ja) * 1997-07-08 2011-12-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100386003B1 (ko) * 1998-12-15 2003-10-17 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법_
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6358857B1 (en) 1999-07-23 2002-03-19 Micron Technology, Inc. Methods of etching insulative materials, of forming electrical devices, and of forming capacitors
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7009240B1 (en) * 2000-06-21 2006-03-07 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6566888B1 (en) * 2001-04-11 2003-05-20 Advanced Micro Devices, Inc. Repair of resistive electrical connections in an integrated circuit
JP2003021826A (ja) * 2001-07-10 2003-01-24 Nippon Sheet Glass Co Ltd Ｉｔｏ被膜付き基板及びその製造方法
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
US7524688B2 (en) * 2002-05-22 2009-04-28 Tpo Hong Kong Holding Limited Active matrix display devices and the manufacture thereof
KR100493382B1 (ko) * 2002-08-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP2005051140A (ja) 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
RS20070331A (en) 2005-02-08 2009-03-25 Woodford Asociates Ltd., Non-alcoholic beverage enriched with 1h216o
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20070279231A1 (en) * 2006-06-05 2007-12-06 Hong Kong University Of Science And Technology Asymmetric rfid tag antenna
KR101293566B1 (ko) * 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7569886B2 (en) * 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008311545A (ja) * 2007-06-18 2008-12-25 Hitachi Displays Ltd 表示装置
US7749850B2 (en) * 2007-11-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5503895B2 (ja) * 2008-04-25 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
WO2010064590A1 (en) * 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI419336B (zh) * 2011-08-26 2013-12-11 Au Optronics Corp 半導體元件及其製作方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US9269796B2 (en) * 2013-02-06 2016-02-23 Shenzhen Royole Technologies Co., Ltd. Manufacturing method of a thin film transistor and pixel unit thereof
KR102461212B1 (ko) * 2016-02-17 2022-11-01 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치 및 이의 제조 방법
CN106024638A (zh) * 2016-07-20 2016-10-12 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10276677B2 (en) * 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11177356B2 (en) * 2017-08-31 2021-11-16 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
US10431689B2 (en) * 2017-11-07 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and display device
US11342461B2 (en) 2018-03-07 2022-05-24 Sharp Kabushiki Kaisha Thin film transistor, method for producing same and display device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524420A (en) * 1978-08-10 1980-02-21 Chiyou Lsi Gijutsu Kenkyu Kumiai Insulated gate type filed effect transistor
JPS5787175A (en) * 1980-11-19 1982-05-31 Sumitomo Electric Ind Ltd Semiconductor device and manufacture thereof
JPS5874079A (ja) * 1981-10-28 1983-05-04 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタ
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS61147574A (ja) * 1984-12-21 1986-07-05 Asahi Glass Co Ltd 薄膜トランジスタ
JPS61156885A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 半導体装置の製造方法
JPS61185724A (ja) * 1985-02-13 1986-08-19 Sharp Corp 薄膜トランジスタの製造方法
JPS61252667A (ja) * 1985-05-01 1986-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPS61105873A (ja) * 1985-10-04 1986-05-23 Hitachi Ltd 半導体装置の製造方法
JPS62147574A (ja) * 1985-12-23 1987-07-01 Hitachi Ltd 入力デ−タ変更処理方式
JPH0828510B2 (ja) * 1987-01-20 1996-03-21 富士通株式会社 薄膜トランジスタの形成方法
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
JPS6483853A (en) * 1987-09-25 1989-03-29 Hanshin Electrics Ignition device for internal combustion engine
JPH01183853A (ja) * 1988-01-19 1989-07-21 Toshiba Corp 薄膜電界効果トランジスタとその製造方法
JPH01185522A (ja) * 1988-01-19 1989-07-25 Toshiba Corp 表示装置駆動用基板
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor
JPH0285826A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 表示パネル
JPH0290683A (ja) * 1988-09-28 1990-03-30 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP2880175B2 (ja) * 1988-11-30 1999-04-05 株式会社日立製作所 レーザアニール方法及び薄膜半導体装置
JP2827277B2 (ja) * 1989-05-22 1998-11-25 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH02307273A (ja) * 1989-05-23 1990-12-20 Seiko Epson Corp 薄膜トランジスタ
JPH03108319A (ja) * 1989-09-21 1991-05-08 Seiko Epson Corp 半導体装置の製造方法
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP3430422B2 (ja) * 1992-12-14 2003-07-28 財団法人石油産業活性化センター 窒素酸化物接触還元用触媒
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
KR0169356B1 (ko) * 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
JPH09107102A (ja) * 1995-10-09 1997-04-22 Sharp Corp 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US5583366A (en) 1996-12-10
JP3277548B2 (ja) 2002-04-22
JP3277892B2 (ja) 2002-04-22
JPH1174541A (ja) 1999-03-16
SG72617A1 (en) 2000-05-23
EP0513590A3 (en) 1993-07-21
US6136625A (en) 2000-10-24
KR920022580A (ko) 1992-12-19
US5814539A (en) 1998-09-29
JPH05166837A (ja) 1993-07-02
JP3277895B2 (ja) 2002-04-22
US5561075A (en) 1996-10-01
KR100260667B1 (en) 2000-07-01
JPH11112004A (ja) 1999-04-23
KR100260666B1 (en) 2000-07-01
EP0513590A2 (de) 1992-11-19
JPH1197711A (ja) 1999-04-09
EP0513590B1 (de) 1996-07-24
DE69212383D1 (de) 1996-08-29
KR100260668B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE69128876T2 (de) Dünnfilm-Halbleitervorrichtung
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69224310T2 (de) Gatestruktur einer Feldeffektanordnung und Verfahren zur Herstellung
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE3813665C2 (de) Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur
DE69226666T2 (de) Verfahren zur Herstellung eines Mehrfachgate-Dünnfilmtransistors
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE69119820T2 (de) Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern
DE3602124C2 (de)
DE69113571T2 (de) MIS-Transistor mit Heteroübergang.
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE69518178T2 (de) Dünnfilmtransistor mit einer Drainversatzzone
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3935411A1 (de) Feldeffekthalbleitervorrichtung bzw. feldeffekttransistor und verfahren zu deren bzw. dessen herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE69114906T2 (de) Dünnfilmtransistor mit einer Drainversatzzone.
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R071 Expiry of right

Ref document number: 513590

Country of ref document: EP