[go: up one dir, main page]

KR101293566B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101293566B1
KR101293566B1 KR1020070003537A KR20070003537A KR101293566B1 KR 101293566 B1 KR101293566 B1 KR 101293566B1 KR 1020070003537 A KR1020070003537 A KR 1020070003537A KR 20070003537 A KR20070003537 A KR 20070003537A KR 101293566 B1 KR101293566 B1 KR 101293566B1
Authority
KR
South Korea
Prior art keywords
switching
electrode
semiconductor
driving
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070003537A
Other languages
English (en)
Other versions
KR20080066299A (ko
Inventor
정병성
조규식
최준후
박용환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070003537A priority Critical patent/KR101293566B1/ko
Priority to US11/982,169 priority patent/US7745828B2/en
Priority to EP07025012.1A priority patent/EP1944804B1/en
Priority to CN2008100020315A priority patent/CN101221976B/zh
Publication of KR20080066299A publication Critical patent/KR20080066299A/ko
Application granted granted Critical
Publication of KR101293566B1 publication Critical patent/KR101293566B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 유기 발광 표시 장치는 기판, 기판 위에 형성되어 있는 제1 및 제2 저항성 접촉 부재, 기판과 제1 및 제2 저항성 접촉 부재 위에 형성되어 있으며 다결정 규소를 포함하는 구동 반도체, 제1 저항성 접촉 부재와 전기적으로 연결되어 있는 구동 입력 전극, 제2 저항성 접촉 부재와 전기적으로 연결되어 있는 구동 출력 전극, 구동 반도체, 구동 입력 전극 및 구동 출력 전극 위에 형성되어 있는 제1 게이트 절연막, 그리고 제1 게이트 절연막 위에 형성되어 있으며 구동 반도체와 중첩하는 구동 제어 전극을 포함한다.
다결정반도체, 장벽, 유기발광

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 도 2의 유기 발광 표시 장치를 IV-IV선을 따라 잘라 도시한 단면도이다.
도 5, 도 8, 도 11, 도 14 및 도 17은 도 2 내지 도 4의 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
도 6은 도 5의 VI-VI선을 따라 잘라 도시한 단면도이다.
도 7은 도 5의 VII-VII선을 따라 잘라 도시한 단면도이다.
도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이다.
도 10은 도 8의 X-X선을 따라 잘라 도시한 단면도이다.
도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이다.
도 13은 도 11의 XIII-XIII선을 따라 잘라 도시한 단면도이다.
도 15는 도 14의 XV-XV선을 따라 잘라 도시한 단면도이다.
도 16은 도 14의 XVI-XVI선을 따라 잘라 도시한 단면도이다.
도 18은 도 17의 XVIII-XVIII선을 따라 잘라 도시한 단면도이다.
도 19는 도 17의 XIX-XIX선을 따라 잘라 도시한 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 21은 도 20의 유기 발광 표시 장치를 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
도 22는 도 20의 유기 발광 표시 장치를 XIX-XIX선을 따라 잘라 도시한 단면도이다.
도 23, 도 26, 도 29, 도 32, 도 35, 도 38 및 도 41은 도 20 내지 도 22이 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
도 24는 도 23의 XXIV-XXIV선을 따라 잘라 도시한 단면도이다.
도 25는 도 23의 XXV-XXV선을 따라 잘라 도시한 단면도이다.
도 27은 도 25의 XXVII-XXVII선을 따라 잘라 도시한 단면도이다.
도 28은 도 25의 XXVIII-XXVIII선을 따라 잘라 도시한 단면도이다.
도 30은 도 29의 XXX-XXX선을 따라 잘라 도시한 단면도이다.
도 31은 도 29의 XXXI-XXXI선을 따라 잘라 도시한 단면도이다.
도 33은 도 32의 XXXIII-XXXIII선을 따라 잘라 도시한 단면도이다.
도 34는 도 32의 XXXIV-XXXIV선을 따라 잘라 도시한 단면도이다.
도 36은 도 35의 XXXVI-XXXVI선을 따라 잘라 도시한 단면도이다.
도 37은 도 35의 XXXVII-XXXVII선을 따라 잘라 도시한 단면도이다.
도 39는 도 38의 XXXIX-XXXIX선을 따라 잘라 도시한 단면도이다.
도 40은 도 38의 XL-XL선을 따라 잘라 도시한 단면도이다.
도 42는 도 41의 XLII-XLII선을 따라 잘라 도시한 단면도이다.
도 43은 도 40의 XLIII-XLIII선을 따라 잘라 도시한 단면도이다.
도 44는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 45는 도 44의 유기 발광 표시 장치를 XLIV-XLIV'-XLIV''-XLV''' 선을 따라 잘라 도시한 단면도이다.
도 46은 유기 발광 표시 장치를 본 발명의 다른 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
도 47은 도 46의 유기 발광 표시 장치를 XLVII-XLVII'-XLVII''-XLVII'''선을 따라 잘라 도시한 단면도이다.
도 48은 도 46의 다음 단계에서의 배치도이다.
도 49은 도 48의 유기 발광 표시 장치를 XLIX-XLIX'-XLIX''-XLX''' 선을 따라 잘라 도시한 단면도이다.
도 50은 도 48의 다음 단계에서의 배치도이다.
도 51의 도 50의 유기 발광 표시 장치를 LI-LI'-LI''-LI''' 선을 따라 잘라 도시한 단면도이다.
도 52는 도 50의 다음 단계에서의 배치도이다.
도 53은 도 52의 유기 발광 표시 장치를 LIII-LIII'-LIII''-LIII''' 선을 따라 잘라 도시한 단면도이다.
도 54는 도 52의 다음 단계에서의 배치도이다.
도 55는 도 54의 유기 발광 표시 장치를 LV-LV'-LV''-LV''' 선을 따라 잘라 도시한 단면도이다.
도 56은 도 54의 다음 단계에서의 배치도이다.
도 57은 도 56의 유기 발광 표시 장치를 LVII-LVII'-LVII''-LVII''' 선을 따라 잘라 도시한 단면도이다.
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
최근 모니터 또는 텔레비전 등의 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 액정 표시 장치(liquid crystal display, LCD)로 대체되고 있다.
그러나, 액정 표시 장치는 수발광 소자로서 별도의 백라이트(backlight)가 필요할 뿐만 아니라, 응답 속도 및 시야각 등에서 많은 문제점이 있다.
최근 이러한 문제점을 극복할 수 있는 표시 장치로서, 유기 발광 표시 장치(organic light emitting diode display, OLED display)가 주목 받고 있다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하 며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 자체발광형으로 별도의 광원이 필요 없으므로 소비전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비(contrast ratio)도 우수하다.
유기 발광 표시 장치는 구동 방식에 따라 단순 매트릭스 방식의 유기 발광 표시 장치(passive matrix OLED display)와 능동 매트릭스 방식의 유기 발광 표시 장치(active matrix OLED display)로 나눌 수 있다.
이 중, 능동 매트릭스 방식의 유기 발광 표시 장치는 신호선에 연결되어 데이터 전압을 제어하는 스위칭 박막 트랜지스터(switching thin film transistor)와 이로부터 전달받은 데이터 전압을 게이트 전압으로 인가하여 발광 소자에 전류를 흘리는 구동 박막 트랜지스터(driving thin film transistor)를 포함한다.
박막 트랜지스터의 반도체는 다결정 규소(polycrystalline silicon, polysilicon) 또는 비정질 규소(amorphous silicon)로 이루어진다.
일반적으로 규소는 결정 상태에 따라 비정질 규소와 다결정 규소(polycrystalline silicon, polysilicon)를 포함하는 결정질 규소(crystalline silicon)로 나눌 수 있다. 비정질 규소는 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 낮은 용융점을 가지는 유리를 기판으로 사용하는 표시 장치에 주로 사용하나, 전계 이동도가 작아서 박막 트랜지스터의 성능에 한계 가 있다. 이에 비하여, 다결정 규소는 전계 이동도가 커서 고성능 박막 트랜지스터를 구현할 수 있으나 제조상의 어려움이 있고 누설 전류가 큰 단점이 있다. 특히, 식각 공정 등으로 인하여 반도체 표면이 손상될 경우 누설 전류는 더욱 증가한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 반도체의 표면 손상을 최소화하여 박막 트랜지스터의 전기적 특성을 안정화시키는 것이다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 기판, 기판 위에 형성되어 있는 제1 및 제2 저항성 접촉 부재, 기판과 제1 및 제2 저항성 접촉 부재 위에 형성되어 있으며 다결정 규소를 포함하는 구동 반도체, 제1 저항성 접촉 부재와 전기적으로 연결되어 있는 구동 입력 전극, 제2 저항성 접촉 부재와 전기적으로 연결되어 있는 구동 출력 전극, 구동 반도체, 상기 구동 입력 전극 및 상기 구동 출력 전극 위에 형성되어 있는 제1 게이트 절연막, 그리고 제1 게이트 절연막 위에 형성되어 있으며 상기 구동 반도체와 중첩하는 구동 제어 전극을 포함한다.
기판 위에 형성되어 있는 제3 및 제4 저항성 접촉 부재, 제3 및 제4 저항성 접촉 부재 위에 형성되어 있는 스위칭 반도체, 제3 저항성 접촉 부재와 전기적으로 연결되어 있는 스위칭 입력 전극, 제4 저항성 접촉 부재와 전기적으로 연결되어 있는 스위칭 출력 전극, 그리고 제1 게이트 절연막 위에 형성되며 상기 스위칭 반도 체와 중첩하는 스위칭 제어 전극을 더 포함하고, 스위칭 출력 전극은 상기 구동 입력 전극과 전기적으로 연결될 수 있다.
제1 게이트 절연막 위에 형성되어 있는 스위칭 제어 전극, 스위칭 제어 전극 위에 형성되어 있는 제2 게이트 절연막, 제2 게이트 절연막 위에 형성되어 있으며 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체, 스위칭 반도체 위에 형성되어 있는 제3 및 제4 저항성 접촉 부재, 제3 저항성 접촉 부재 위에 형성되어 있는 스위칭 입력 전극, 그리고 제4 저항성 접촉 부재 위에 형성되어 있는 스위칭 출력 전극을 포함하고, 스위칭 출력 전극은 상기 구동 입력 전극과 전기적으로 연결될 수 있다.
기판 위에 형성되어 있는 스위칭 제어 전극, 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체, 스위칭 반도체 위에 형성되어 있는 제3 및 제4 저항성 접촉 부재, 제3 저항성 접촉 부재 위에 형성되어 있는 스위칭 입력 전극, 그리고 제4 저항성 접촉 부재 위에 형성되어 있는 스위칭 출력 전극을 포함하고, 스위칭 출력 전극은 상기 구동 입력 전극과 전기적으로 연결될 수 있다.
스위칭 반도체는 비정질 규소 또는 다결정 규소로 이루어질 수 있다.
제1 및 제2 저항성 접촉 부재는 다결정 규소로 이루어질 수 있다.
제1 및 제2 저항성 접촉 부재는 상기 구동 입력 전극 및 구동 출력 전극과 동일한 평면 패턴을 가질 수 있다.
구동 출력 전극 및 구동 입력 전극 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있으며 상기 구동 출력 전극과 연결되어 있는 제1 전극, 제1 전극 위에 형성되어 있는 발광 부재, 그리고 발광 부재 위에 형성되어 있는 제2 전극을 더 포함할 수 있다.
기판 위에 형성되어 있는 차단막을 더 포함할 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 제1 및 제2 저항성 접촉 부재를 형성하는 단계, 제1 및 제2 저항성 접촉 부재 위에 비정질 규소로 반도체 패턴을 형성하는 단계, 반도체 패턴을 결정화하여 결정화된 구동 반도체를 형성하는 단계, 저항성 접촉 부재와 구동 반도체 위에 구동 입력 전극 및 구동 출력 전극을 형성하는 단계, 구동 입력 전극 및 구동 출력 전극 위에 제1 게이트 절연막을 형성하는 단계, 그리고 제1 게이트 절연막 위에 제어 전극을 형성하는 단계를 포함한다.
결정화는 고상 결정화 방법으로 시행할 수 있다.
제1 및 제2 저항성 접촉 부재를 형성하는 단계와 구동 입력 전극 및 구동 출력 전극을 형성하는 단계에서 동일한 마스크를 이용하여 패터닝할 수 있다.
기판 위에 제3 및 제4 저항성 접촉 부재를 형성하는 단계, 제3 및 제4 저항성 접촉 부재 위에 스위칭 반도체를 형성하는 단계, 제3 저항성 접촉 부재와 전기적으로 연결되는 스위칭 입력 전극을 형성하는 단계, 제4 저항성 접촉 부재 및 상기 구동 입력 전극과 전기적으로 연결되는 스위칭 출력 전극을 형성하는 단계, 그리고 제1 게이트 절연막 위에 상기 스위칭 반도체와 중첩하는 스위칭 제어 전극을 형성하는 단계를 더 포함할 수 있다.
제1 게이트 절연막 위에 스위칭 제어 전극을 형성하는 단계, 스위칭 제어 전극 위에 제2 게이트 절연막을 형성하는 단계, 제2 게이트 절연막 위에 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체를 형성하는 단계, 스위칭 반도체 위에 제3 및 제4 저항성 접촉 부재를 형성하는 단계, 제3 저항성 접촉 부재 위에 스위칭 입력 전극을 형성하는 단계, 그리고 제4 저항성 접촉 부재 위에 상기 구동 입력 전극과 전기적으로 연결되는 스위칭 출력 전극을 형성하는 단계를 더 포함할 수 있다.
기판 위에 스위칭 제어 전극를 형성하는 단계, 제1 게이트 절연막 위에 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체를 형성하는 단계, 스위칭 반도체 위에 제3 및 제4 저항성 접촉 부재를 형성하는 단계, 제3 저항성 접촉 부재 위에 스위칭 입력 전극을 형성하는 단계, 그리고 제4 저항성 접촉 부재 위에 상기 구동 입력 전극과 전기적으로 연결되는 스위칭 출력 전극을 형성하는 단계를 더 포함할 수 있다.
스위칭 반도체는 비정질 규소 또는 다결정 규소로 형성할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 각각 제어 단자(control terminal), 입력 단 자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 박막 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지 스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 및 도 3을 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이고, 도 4는 도 2의 유기 발광 표시 장치를 IV-IV선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 제1 내지 제4 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a, 163b, 165b)가 형성되어 있다. 제1 및 제2 섬형 저항성 접촉 부재(163a, 165a)는 분리되어 있으며 짝을 이루어 서로 마주하고 있으며, 제3 및 제4 섬형 저항성 접촉 부재(163b, 165b)도 분리되어 있으며 짝을 이루어 서로 마주하고 있다.
섬형 저항성 접촉 부재(163a, 165a, 163b, 165b)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 다결정 규소 따위의 물질로 만들어지거 나 실리사이드(silicide)로 만들어질 수 있다.
제1 및 제2 섬형 저항성 접촉 부재(163a, 165a) 위에는 제1 반도체(154a)가 형성되어 있고, 제3 및 제4 섬형 저항성 접촉 부재(163b, 165b) 위에는 제2 반도체(154b)가 형성되어 있다. 제1 반도체(154a)는 제1 및 제2 섬형 저항성 접촉 부재(163a, 165a)를 연결하고, 제2 반도체(154b)는 제3 및 제4 섬형 저항성 접촉 부재(163a, 165b)를 연결한다.
제1 및 제2 반도체(154a, 154b)는 다결정 규소로 만들어 질 수 있다.
기판(110), 제1 반도체(154a), 제2 반도체(154b) 및 저항성 접촉 부재(163a, 165a, 163b, 165b) 위에는 복수의 데이터선(171), 복수의 구동 전압선(172)과 복수의 제1 및 제2 출력 전극(175a, 175b)을 포함하는 복수의 데이터 도전체(data conductor)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 제1 반도체(154a)를 향하여 뻗은 복수의 제1 입력 전극(input electrode)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
제1 입력 전극(173a)은 제1 반도체(154a) 및 노출된 제1 섬형 저항성 접촉 부재(163a)와 직접 접촉한다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 있다. 각 구동 전압선(172)은 제2 반도체(154b)를 향하여 뻗은 복수의 제2 입력 전극(173b)을 포함한다.
제2 입력 전극(173b)은 제2 반도체(154b) 및 노출된 제3 섬형 저항성 접촉 부재(163b)와 직접 접촉한다.
제1 및 제2 출력 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과 분리되어 있다.
제1 출력 전극(175a)은 제1 반도체(154a) 및 제2 섬형 저항성 접촉 부재(165a)와 직접 접촉하고, 제2 출력 전극(175b)는 제2 반도체(154b) 및 제4 섬형 저항성 접촉 부재(165b)와 직접 접촉한다. 제1 입력 전극(173a)과 제1 출력 전극(175a)은 제1 반도체(154a)를 중심으로 서로 마주하고, 제2 입력 전극(173b)과 제2 출력 전극(175b)은 제2 반도체(154b)를 중심으로 서로 마주한다.
데이터 도전체(171, 172, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다.
데이터 도전체(171, 172, 175a, 175b) 는 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163a, 165a, 163b, 165b)와 데이터 도전체(171 172, 175a, 175b)의 평면 패턴은 다르나, 동일한 마스크를 이용하여 형성할 경우 두 층의 평면 패턴은 실질적으로 동일할 수 있다.
데이터 도전체(171, 172, 175a, 175b), 제1 및 제2 반도체(154a, 154b) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 제어 전극(control electrode)(124a)을 포함하는 게이트선(121) 및 복수의 제2 제어 전극(124b)을 포함하는 복수의 게이트 도전체(gate conductor)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171)과 교차한다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함하며, 제1 제어 전극(124a)은 게이트선(121)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
제2 제어 전극(124b)은 게이트선(121)과 분리되어 있으며, 유지 전극 (storage electrode)(127)을 포함한다. 유지 전극(127)은 구동 전압선(172)과 중첩한다.
게이트 도전체(121, 124b)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121, 124b)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(121, 124b) 위에는 보호막(180)이 형성되어 있다.
보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다.
보호막(180)에는 제2 제어 전극(124b)을 드러내는 복수의 접촉 구멍(184)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 제1 및 제2 출력 전극(175a, 175b)을 각각 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connecting member)(85)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 출력 전극(175b)과 물리적·전기적으로 연결되어 있으며, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 제어 전극(124b) 및 제1 출력 전극(175a)과 연결되어 있다.
화소 전극(191) 위에는 격벽(partition)(361)이 형성되어 있다. 격벽(361)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의하며 유기 절연물 또는 무기 절연물로 만들어 진다. 격벽(361)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(361)은 차광 부재의 역할을 하며 그 형성 공정이 간단하다.
격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365)에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
유기 발광 부재(370) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
이러한 유기 발광 표시 장치에서, 게이트선(121)에 연결되어 있는 제1 제어 전극(124a), 데이터선(171)에 연결되어 있는 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 제1 반도체(154a)와 함께 스위칭 박막 트랜지스터(switching TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(173a)과 제1 출력 전극(175a) 사이의 제1 반도체(154a)에 형성된다.
제1 출력 전극(175a)에 연결되어 있는 제2 제어 전극(124b), 구동 전압선(172)에 연결되어 있는 제2 입력 전극(173b) 및 화소 전극(191)에 연결되어 있는 제2 출력 전극(175b)은 제2 반도체(154b)와 함께 구동 박막 트랜지스터(driving TFT)(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 입력 전극(173b)과 제2 출력 전극(175b) 사이의 제2 반도체(154b)에 형성된다. 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전 극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(127)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.
이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 내보내어 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(270)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(270)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.
그러면 도 2 내지 도 4에 도시한 유기 발광 표시 장치를 제조하는 방법에 대하여 도 5 내지 도 19를 참조하여 상세하게 설명한다.
도 5, 도 8, 도 11, 도 14 및 도 17은 도 2 내지 도 4의 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 6은 도 5의 VI-VI선을 따라 잘라 도시한 단면도이고, 도 7은 도 5의 VII-VII선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 X-X선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이고, 도 13은 도 11의 XIII-XIII선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 XV-XV선을 따라 잘라 도시한 단면도이고, 도 16은 도 14의 XVI-XVI선을 따라 잘라 도시한 단면도이고, 도 18은 도 17의 XVIII-XVIII선을 따라 잘라 도시한 단면도이고, 도 19는 도 17의 XIX-XIX선을 따라 잘라 도시한 단면도이다.
도 5 내지 도 7에 도시한 바와 같이, 기판(110) 위에 산화 규소 따위를 증착하여 차단막(111)을 형성한다. 차단막은 약 5,000Å의 두께로 형성한다.
그리고 차단막(111) 위에 화학 기상 증착(chemical vapor deposition, CVD) 따위로 도핑된 제1 비정질 규소막을 형성하고, 패터닝하여 제1 내지 제4 섬형 저항성 접촉 부재(163a, 165a, 163b, 165b)를 형성한다. 제1 비정질 규소막은 300~500Å의 두께로 형성한다.
다음 도 8 내지 도 10에 도시한 바와 같이, 섬형 저항성 접촉 부재(163a, 165a, 163b, 165b) 위에 화학 기상 증착으로 비정질 규소를 증착하여 제2 비정질 규소막을 형성한다.
그리고, 제2 비정질 규소막을 패터닝하여 제1및 제2 반도체(154a, 154b)를 형성한다.
이후 열처리로 제1및 제2 반도체(154a, 154b)을 결정화한다. 결정화는 고상 결정화(solid phase crystallization, SPC), 엑시머 레이저 결정화(excimer laser annealing, ELA) 또는 금속 유도 측면 결정화(metal induced lateral crystallization, MILC) 따위로 수행할 수 있으며, 이 중 고상 결정화 방법이 바람직하다. 이때 섬형 저항성 접촉 부재(163a, 165a, 163b, 165b)도 함께 결정화 할 수 있다.
다음 도 11 내지 도 13에 도시한 바와 같이, 기판(110) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 제1 입력 전극(173a)을 포함하는 데이터 선(171), 제1 출력 전극(175a), 제2 입력 전극(173b)을 포함하는 구동 전압선(172), 제2 출력 전극(175b)을 포함하는 데이터 도전체를 형성한다.
본 발명의 실시예에서는 저항성 접촉 부재(163a, 165a, 163b, 165b)와 데이터 도전체(171, 172, 175a, 175b)를 별도의 마스크를 이용하여 형성하였으나, 저항성 접촉 부재(163a, 165a, 163b, 165b)와 데이터 도전체(171, 172, 175a, 175b)는 동일한 마스크를 이용하여 형성할 수 있다. 별도의 마스크를 이용하는 경우 저항성 접촉 부재(163a, 165a, 163b, 165b)는 제1 및 제2 입력 전극(173a, 173b)과 제1 및 제2 출력 전극(175a, 175b)과 접촉하는 영역에만 형성할 수 있으나, 동일 마스크를 사용하는 경우 저항성 접촉 부재는 데이터선(171) 및 구동 전압선(172) 아래에도 존재한다.
다음 도 14 내지 도 16에 도시한 바와 같이, 데이터 도전체(171, 172, 175a, 175b) 위에 게이트 절연막(140)을 형성한다.
그리고 게이트 절연막(140) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 제1 제어 전극(124a)을 가지는 게이트선(121) 및 제2 제어 전극(124b)을 포함하는 게이트 도전체를 형성한다.
다음 도 17 내지 도 19에 도시한 바와 같이, 게이트 도전체(121, 124b) 위에 보호막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(184, 185a, 185b)을 형성한다.
그리고 보호막(180) 위에 ITO 등의 투명 도전막을 형성한 후 패터닝하여 복수의 화소 전극(191), 복수의 연결 부재(85)를 형성한다.
다음, 도 2 내지 도 4에 도시한 바와 같이, 유기 절연막 또는 무기 절연막을 도포하고 노광 및 현상하여 화소 전극(191) 위에 개구부(365)를 가지는 격벽(361)을 형성한다.
그리고 개구부(365)에 발광 부재(370)를 형성한다. 발광 부재(370)는 잉크젯 인쇄(inkjet printing) 방법과 같은 용액 공정(solution process) 또는 증착(evaporation)으로 형성할 수 있으며, 그 중 잉크젯 인쇄 방법이 바람직하다.
다음 격벽(361) 및 발광 부재(370) 위에 공통 전극(270)을 형성한다.
다음 본 발명의 다른 실시예에 대해서 도 20 내지 도 22를 참조하여 상세히 설명한다.
도 20은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 21은 도 20의 유기 발광 표시 장치를 XVIII-XVIII 선을 따라 잘라 도시한 단면도이고, 도 22는 도 20의 유기 발광 표시 장치를 XIX-XIX선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 제5 및 제6 섬형 저항성 접촉 부재(163c, 165c)가 형성되어 있다. 제5 및 제6 섬형 저항성 접촉 부재(163c, 165c)는 분리되어 있으며 짝을 이루어 서로 마주하고 있다.
섬형 저항성 접촉 부재(163c, 165c)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 다결정 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
제5 및 제6 섬형 저항성 접촉 부재(163c, 165c) 위에는 제3 반도체(154c)가 형성되어 있다. 제3 반도체(154c)는 제5 및 제6 섬형 저항성 접촉 부재(163c, 165c)를 연결한다.
제3 반도체(154c)는 다결정 규소로 형성된 반도체일 수 있다.
기판(110), 제3 반도체(154c), 제5 및 제6 저항성 접촉 부재(163c, 165c) 위에는 복수의 구동 전압선(171)과 복수의 제3 출력 전극(175c)이 형성되어 있다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 있다. 각 구동 전압선(172)은 제3 반도체(154c)를 향하여 뻗은 복수의 제3 입력 전극(173c)을 포함한다.
제3 입력 전극(173c)은 제3 반도체(154b) 및 노출된 제5 섬형 저항성 접촉 부재(163b)와 직접 접촉한다.
제3 출력 전극(175c)은 구동 전압선(172)과 분리되어 있으며, 제3 반도체(154c) 및 제6 섬형 저항성 접촉 부재(165c)와 직접 접촉한다.
제3 입력 전극(173c)과 제3 출력 전극(175c)은 제3 반도체(154c)를 중심으로 서로 마주한다.
구동 전압선(172) 및 제3 출력 전극(175c)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다.
구동 전압선(172) 및 제3 출력 전극(175c)은 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
구동 전압선(172), 제3 출력 전극(175c) 및 제3 반도체(154c) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위로 만들어진 제1 게이트 절연막(140a)이 형성되어 있다.
게이트 절연막(140a) 위에는 제3 제어 전극(control electrode)(124c)을 포함하는 게이트선(121) 및 복수의 제4 제어 전극(124c)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 구동 전압선(172)과 교차한다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함하며, 제3 제어 전극(124c)은 게이트선(121)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
제4 제어 전극(124d)은 게이트선(121)과 분리되어 있으며, 유지 전극 (storage electrode)(127)을 포함한다. 유지 전극(127)은 구동 전압선(172)과 중첩한다.
게이트 도전체(121, 124d)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121, 124d)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(121, 124d) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위로 만들어진 제2 게이트 절연막(140b)이 형성되어 있다.
제2 게이트 절연막(140b) 위에는 비정질 규소 또는 다결정 규소 등으로 만들 어진 복수의 제4 반도체(154d)가 형성되어 있다. 제4 반도체(154d)는 제3 제어 전극(124c) 위에 위치한다.
제4 반도체(154d) 위에는 복수의 제7 및 제8 섬형 저항성 접촉 부재(163d, 165d)가 형성되어 있다. 저항성 접촉 부재(163d, 165d)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 비정질 규소 따위의 물질로 만들어지거나 실리사이드로 만들어질 수 있다. 저항성 접촉 부재(163d, 165d)는 쌍을 이루어 제4 반도체(154d) 위에 배치되어 있다.
저항성 접촉 부재(163d, 165d) 및 제2 게이트 절연막(140b) 위에는 복수의 데이터선(171)과 복수의 제4 출력 전극(175d)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 제3 제어 전극(124c)을 향하여 뻗은 복수의 제4 입력 전극(173d)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
제4 출력 전극(175d)는 데이터선(171)과 분리되어 있으며, 제3 제어 전극(124c)을 중심으로 제4 입력 전극(173d)과 마주한다.
데이터선(171) 및 제4 출력 전극(175d)도 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171), 제4 출력 전극(175d) 및 제2 게이트 절연막(140b) 위에는 보 호막(180)이 형성되어 있다.
보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다.
보호막(180) 및 제2 게이트 절연막(140b)에는 제4 제어 전극(124b)을 드러내는 복수의 접촉 구멍(184)이 형성되어 있고, 보호막(180), 제1 및 제2 게이트 절연막(140a, 140b)에는 제3 및 제4 출력 전극(175c, 175d)을 각각 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connecting member)(85)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 제3 출력 전극(175c)과 물리적·전기적으로 연결되어 있으며, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제4 제어 전극(124d) 및 제4 출력 전극(175d)과 연결되어 있다.
화소 전극(191) 위에는 제2 내지 제4의 실시예에서와 같이, 개구부(365)를 정의하는 격벽(361)이 형성되어 있고, 개구부(365)에는 유기 발광 부재(370)가 형 성되어 있다. 그리고 유기 발광 부재(370) 위에는 공통 전극(270)이 형성되어 있다.
그러면 도 20 내지 도 22에 도시한 유기 발광 표시 장치를 제조하는 방법에 대하여 도 23 내지 도 43을 참조하여 상세하게 설명한다.
도 23, 도 26, 도 29, 도 32, 도 35, 도 38 및 도 41은 도 20 내지 도 22이 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 24는 도 23의 XXIV-XXIV선을 따라 잘라 도시한 단면도이고, 도 25는 도 23의 XXV-XXV선을 따라 잘라 도시한 단면도이고, 도 27은 도 25의 XXVII-XXVII선을 따라 잘라 도시한 단면도이고, 도 28은 도 25의 XXVIII-XXVIII선을 따라 잘라 도시한 단면도이고, 도 30은 도 29의 XXX-XXX선을 따라 잘라 도시한 단면도이고, 도 31은 도 29의 XXXI-XXXI선을 따라 잘라 도시한 단면도이고, 도 33은 도 32의 XXXIII-XXXIII선을 따라 잘라 도시한 단면도이고, 도 34는 도 32의 XXXIV-XXXIV선을 따라 잘라 도시한 단면도이고, 도 36은 도 35의 XXXVI-XXXVI선을 따라 잘라 도시한 단면도이고, 도 37은 도 35의 XXXVII-XXXVII선을 따라 잘라 도시한 단면도이고, 도 39는 도 38의 XXXIX-XXXIX선을 따라 잘라 도시한 단면도이고, 도 40은 도 38의 XL-XL선을 따라 잘라 도시한 단면도이고, 도 42는 도 41의 XLII-XLII선을 따라 잘라 도시한 단면도이고, 도 43은 도 40의 XLIII-XLIII선을 따라 잘라 도시한 단면도이다.
도 23 내지 도 25에 도시한 바와 같이, 기판(110) 위에 산화 규소 따위를 증착하여 차단막(111)을 형성한다. 차단막은 약 5,000Å의 두께로 형성한다.
그리고 차단막(111) 위에 화학 기상 증착 따위로 도핑된 제1 비정질 규소막을 형성하고, 패터닝하여 제5 및 제6 섬형 저항성 접촉 부재(163c, 165c)를 형성한다. 제1 비정질 규소막은 300~500Å의 두께로 형성한다.
다음 도 26 내지 도 28에 도시한 바와 같이, 제5 및 제6 섬형 저항성 접촉 부재(163c, 165c) 위에 화학 기상 증착으로 비정질 규소를 증착하여 제2 비정질 규소막을 형성한다.
그리고, 제2 비정질 규소막을 패터닝하여 제3 반도체(154c)를 형성한 후 열처리로 제3 반도체(154c)를 결정화한다. 결정화는 도 8 내지 도 10에 도시한 방법과 동일하게 실시할 수 있다. 이때 제5 및 제6 섬형 저항성 접촉 부재(163c, 165c)도 함께 결정화 될 수 있다.
다음 도 29 내지 도 31에 도시한 바와 같이, 기판(110) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 제3 입력 전극(173c)을 포함하는 구동 전압선(172) 및 제3 출력 전극(175c)을 형성한다.
다음 도 32 내지 도 34에 도시한 바와 같이, 기판(110) 위에 산화 규소 또는 질화 규소를 증착하여 제1 게이트 절연막(140a)을 형성한다.
그리고 제1 게이트 절연막(140a) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 제1 제어 전극(124a)을 가지는 게이트선(121) 및 제2 제어 전극(124b)을 포함하는 게이트 도전체를 형성한다.
다음 도 35 내지 도 37에 도시한 바와 같이, 게이트 도전체(121, 124b) 위에 질화 규소 또는 산화 규소를 증착하여 제2 게이트 절연막(140b)을 형성한다.
이후 제2 게이트 절연막(140a) 위에 도핑되지 않은 비정질 규소막과 도핑된 비정질 규소막을 적층한 후 패터닝하여 저항성 접촉 패턴(164) 및 제4 반도체(154d)를 형성한다.
다음 도 38 내지 도 40에 도시한 바와 같이, 저항성 접촉 패턴(164) 위에 스퍼터링 따위로 금속막을 증착한 후 패터닝하여 데이터선(171) 및 제4 출력 전극(175d)을 형성한다.
이후 데이터선(171) 및 제4 출력 전극(175d)을 마스크로 저항성 접촉 패턴(164)을 식각하여 제7 및 제8 섬형 저항성 접촉 부재(163d, 165d)를 형성한다.
다음 도 41 내지 도 43에 도시한 바와 같이, 기판(110) 위에 보호막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(184, 185b, 185a)을 형성한다.
그리고 보호막(180) 위에 ITO 등의 투명 도전막을 형성한 후 패터닝하여 복수의 화소 전극(191), 복수의 연결 부재(85)를 형성한다.
다음, 도 20 내지 도 22에 도시한 바와 같이, 유기 절연막 또는 무기 절연막을 도포하고 노광 및 현상하여 화소 전극(191) 위에 개구부(365)를 가지는 격벽(361)을 형성한다.
그리고 개구부(365)에 발광 부재(370)를 형성한다. 발광 부재(370)는 잉크젯 인쇄(inkjet printing) 방법과 같은 용액 공정(solution process) 또는 증착(evaporation)으로 형성할 수 있으며, 그 중 잉크젯 인쇄 방법이 바람직하다.
다음 격벽(361) 및 발광 부재(370) 위에 공통 전극(270)을 형성한다.
다음 본 발명의 다른 실시예에 대해서 도 44 내지 도 46을 참조하여 상세히 설명한다.
도 44는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 45는 도 44의 유기 발광 표시 장치를 XLIV-XLIV'-XLIV''-XLV''' 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 산화 규소 또는 질화 규소 등으로 이루어진 차단막(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 제9 및 제10 섬형 저항성 접촉 부재(163e, 165e)가 형성되어 있다. 제5 및 제6 섬형 저항성 접촉 부재(163e, 165e)는 분리되어 있으며 짝을 이루어 서로 마주하고 있다.
제9 및 제10 저항성 접촉 부재(163e, 165e)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 다결정 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
제9 및 제10 섬형 저항성 접촉 부재(163e, 165e) 위에는 제5 반도체(154e)가 형성되어 있다. 제5 반도체(154e)는 제9 및 제10 섬형 저항성 접촉 부재(163e, 165e)를 연결한다.
제5 반도체(154e)는 다결정 규소로 만들어질 수 있다.
기판(110), 제5 반도체(154e) 및 저항성 접촉 부재(163e, 165e) 위에는 복수의 제5 출력 전극(175e), 복수의 제5 입력 전극(173e) 및 복수의 게이트선(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 뻗어 있는 제5 제어 전극(124e)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
제5 입력 전극(173e) 및 제5 출력 전극(175e)은 각각 섬형이며, 게이트선(121)과 분리되어 있다. 제5 입력 전극(173e)과 제5 출력 전극(175e)은 제5 반도체(154e)를 중심으로 서로 마주한다.
게이트선(121), 제5 입력 전극(173e) 및 제5 출력 전극(175e)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121), 제5 입력 전극(173e) 및 제5 출력 전극(175e)은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
게이트선(121), 제5 입력 전극(173e) 및 제5 출력 전극(175e) 위에는 산화규소 또는 질화규소 따위로 만들어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 단일 층일 수도 있고, 산화규소로 만들어진 제1 층과 질화규소로 만들어진 제2 층을 포함하는 복수 층일 수도 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소로 만들어진 복수의 제6 반도체(154f)가 형성되어 있다. 제6 반도체(154f)는 섬형이며, 제5 제어 전극(124e)과 중첩되어 있다.
제6 반도체(154f) 위에는 복수의 데이터선(171), 복수의 구동 전압선(172) 및 복수의 전극 부재(176)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제5 제어 전극(124e)을 향하여 뻗은 복수의 제6 입력 전극(173f)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터선(171)과 거의 평행하다. 각 구동 전압선(172)은 돌출부(177)를 포함한다.
전극 부재(176)는 섬형이며 데이터선(171) 및 구동 전압선(172)과 분리되어 있다. 전극 부재(176)는 제6 입력 전극(173f)과 마주하는 부분(175f)(이하, 제6 출력 전극이라 함)과 제5 반도체(154e)와 중첩하는 부분(124f)(이하, 제6 제어 전극이라 함)을 포함한다. 제6 입력 전극(173f)과 제6 출력 전극(175f)은 제6 반도체(154f)를 중심으로 서로 마주한다.
데이터선(171), 구동 전압선(172) 및 전극 부재(176)는 상술한 게이트 선(121)과 동일한 재료로 만들어질 수 있다.
데이터선(171), 구동 전압선(172) 및 전극 부재(176)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
제6 반도체(154f)와 제6 입력 전극(173f) 사이 및 제6 반도체(154f)와 제6 출력 전극(175f) 사이에는 각각 복수 쌍의 제11 및 제12 저항성 접촉 부재(163f, 165f)가 형성되어 있다. 저항성 접촉 부재(163f, 165f)는 섬 모양이며, 인(P) 따위의 불순물이 고동도로 도핑되어 있는 n+ 수소화 비정질 규소 또는 실리사이드 따위로 만들어질 수 있다.
데이터선(171), 구동 전압선(172) 및 전극 부재(176) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 구동 전압선(172)의 돌출부(177) 및 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(contact hole)(185a, 182)이 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129), 구동 입력 전극(173b) 및 구동 출력 전극(175b)을 드러내는 복수의 접촉 구멍(181, 184, 185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(191), 복수의 연결 부재(85) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 제5 출력 전극(175e)과 연결되어 있다.
연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 구동 전압선(172)의 돌출 부(177)와 제5 입력 전극(173e)과 각각 연결되어 있으며, 제6 제어 전극(124f)과 일부 중첩하여 유지 축전기(storage capacitor)(Cst)를 이룬다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면 도 44 및 도 45에 도시한 유기 발광 표시 장치를 제조하는 방법에 대하여 도 46 내지 도 57을 참조하여 상세하게 설명한다.
도 46은 유기 발광 표시 장치를 본 발명의 다른 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 47은 도 46의 유기 발광 표시 장치를 XLVII-XLVII'-XLVII''-XLVII'''선을 따라 잘라 도시한 단면도이고, 도 48은 도 46의 다음 단계에서의 배치도이고, 도 49은 도 48의 유기 발광 표시 장치를 XLIX-XLIX'-XLIX''-XLX''' 선을 따라 잘라 도시한 단면도이고, 도 50은 도 48의 다음 단계에서의 배치도이고, 도 51의 도 50의 유기 발광 표시 장치를 LI-LI'-LI''-LI''' 선을 따라 잘라 도시한 단면도이고, 도 52는 도 50의 다음 단계에서의 배치도이고, 도 53은 도 52의 유기 발광 표시 장치를 LIII-LIII'-LIII''-LIII''' 선을 따라 잘라 도시한 단면도이고, 도 54는 도 52의 다음 단계에서의 배치도이고, 도 55는 도 54의 유기 발광 표시 장치를 LV-LV'-LV''-LV''' 선을 따라 잘라 도시한 단면도이고, 도 56은 도 54의 다음 단계에서의 배치도이고, 도 57은 도 56의 유기 발광 표시 장치를 LVII-LVII'-LVII''-LVII''' 선을 따라 잘라 도시한 단면도이다.
도 46 및 47에 도시한 바와 같이, 기판(110) 위에 산화 규소 따위를 증착하여 차단막(111)을 형성한다. 차단막은 약 5,000Å의 두께로 형성한다.
그리고 차단막(111) 위에 화학 기상 증착 따위로 도핑된 제1 비정질 규소막을 형성하고, 패터닝하여 제9 및 제10 섬형 저항성 접촉 부재(163e, 165e)를 형성한다. 제1 비정질 규소막은 300~500Å의 두께로 형성한다.
다음 도 48 및 49에 도시한 바와 같이, 제9 및 제10 섬형 저항성 접촉 부재(163e, 165e) 위에 화학 기상 증착으로 비정질 규소를 증착하여 제2 비정질 규소막을 형성한다.
그리고, 제2 비정질 규소막을 패터닝하여 제5 반도체(154e)를 형성한 후 열처리로 제5 반도체(154e)를 결정화한다. 결정화는 도 8 내지 도 10에 도시한 방법과 동일하게 실시할 수 있다. 이때 제9 및 제10 섬형 저항성 접촉 부재(163e, 165e)도 함께 결정화 될 수 있다.
다음 도 50 및 51에 도시한 바와 같이, 기판(110) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 제5 입력 전극(173e), 제 5 출력 전극(175e) 및 제5 제어 전극(124e)을 포함하는 게이트선(121)을 형성한다.
다음 도 52 및 도 53에 도시한 바와 같이, 기판(110) 위에 산화 규소 또는 질화 규소를 증착하여 게이트 절연막(140)을 형성한다.
게이트 절연막(140) 위에 도핑되지 않은 비정질 규소막과 도핑된 비정질 규소막을 적층한 후 패터닝하여 저항성 접촉 패턴(164) 및 제6 반도체(154f)를 형성한다.
다음 도 54 및 도 55에 도시한 바와 같이, 저항성 접촉 패턴(164) 위에 스퍼터링 따위로 금속막을 증착한 후 패터닝하여 제6 입력 전극(175f)를 포함하는 데이터선(171), 돌출부(177)를 포함하는 구동 전압선(172) 및 전극 부재(176)를 형성한다.
이후 데이터선(171), 구동 전압선(172) 및 전극 부재(176)를 마스크로 저항성 접촉 패턴(164)을 식각하여 저항성 접촉 부재(163f, 165f)를 형성한다.
다음 도 56 및 도 57에 도시한 바와 같이, 기판(110) 위에 보호막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(184, 185a, 185b)을 형성한다.
그리고 보호막(180) 위에 ITO 등의 투명 도전막을 형성한 후 패터닝하여 복수의 화소 전극(191), 복수의 연결 부재(85)를 형성한다.
다음, 도 44 및 도 45에 도시한 바와 같이, 유기 절연막 또는 무기 절연막을 도포하고 노광 및 현상하여 화소 전극(191) 위에 개구부(365)를 가지는 격벽(361)을 형성한다.
그리고 개구부(365)에 발광 부재(370)를 형성한다. 발광 부재(370)는 잉크젯 인쇄(inkjet printing) 방법과 같은 용액 공정(solution process) 또는 증착(evaporation)으로 형성할 수 있으며, 그 중 잉크젯 인쇄 방법이 바람직하다.
다음 격벽(361) 및 발광 부재(370) 위에 공통 전극(270)을 형성한다.
전술한 바와 같이, 저항성 접촉 부재 형성하기 위해서 채널부에 형성된 규소막을 식각하지 않고, 반도체 형성 전에 저항성 접촉 부재를 형성함으로써 채널이 형성되는 반도체의 표면 손상을 최소화할 수 있다. 따라서 구동 트랜지스터의 문턱 전압 이동 현상등을 방지하여 이미지 고착 및 수명 단축을 방지할 수 있다.
이처럼, 구동 트랜지스터의 반도체를 다결정 규소로 형성하면, 구동 트랜지스터에서 필요한 높은 전하 이동도 및 안정성을 가질 수 있고, 이에 따라 발광 소자에 흐르는 전류량을 늘릴 수 있어서 휘도를 높일 수 있다.
또한, 스위칭 트랜지스터도 다결정 규소로 형성할 수 있으나, 비정질 규소로 형성할 경우 다결정 규소에 비해서 오프 전류를 줄일 수 있어 온/오프 특성이 향상된다.
본 발명의 실시예에서는 스위칭 트랜지스터와 구동 트랜지스터를 각 1개씩 형성하였으나 이들 외에 적어도 하나의 박막 트랜지스터 및 이를 구동하기 위한 복수의 배선을 더 포함함으로써, 장시간 구동하여도 유기 발광 다이오드 및 구동 트랜지스터가 열화되는 것을 방지하거나 보상하여 유기 발광 표시 장치의 수명이 단축되는 것을 방지할 수 있다.
이상 설명한 바와 같이, 본 발명은 저항성 접촉 부재 형성하기 위해서 채널부에 형성된 규소막을 식각하지 않고, 반도체 형성 전에 저항성 접촉 부재를 형성함으로써 채널이 형성되는 반도체의 표면 손상을 최소화할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (16)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 및 제2 저항성 접촉 부재,
    상기 기판과 제1 및 제2 저항성 접촉 부재 위에 형성되어 있으며 다결정 규소를 포함하는 구동 반도체,
    상기 제1 저항성 접촉 부재와 전기적으로 연결되어 있으며, 상기 제1 저항성 접촉 부재와 상기 구동 반도체 위에 위치하는 구동 입력 전극,
    상기 제2 저항성 접촉 부재와 전기적으로 연결되어 있으며, 상기 제2 저항성 접촉 부재와 상기 구동 반도체 위에 위치하는 구동 출력 전극,
    상기 구동 반도체, 상기 구동 입력 전극 및 상기 구동 출력 전극 위에 형성되어 있는 제1 게이트 절연막, 그리고
    상기 제1 게이트 절연막 위에 형성되어 있으며 상기 구동 반도체와 중첩하는 구동 제어 전극
    을 포함하는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 기판 위에 형성되어 있는 제3 및 제4 저항성 접촉 부재,
    상기 제3 및 제4 저항성 접촉 부재 위에 형성되어 있는 스위칭 반도체,
    상기 제3 저항성 접촉 부재와 전기적으로 연결되어 있으며, 상기 제3 저항성 접촉 부재와 상기 스위칭 반도체 위에 위치하는 스위칭 입력 전극,
    상기 제4 저항성 접촉 부재와 전기적으로 연결되어 있으며, 상기 제4 저항성 접촉 부재와 상기 스위칭 반도체 위에 위치하는 는 스위칭 출력 전극, 그리고
    상기 제1 게이트 절연막 위에 형성되며 상기 스위칭 반도체와 중첩하는 스위칭 제어 전극
    을 더 포함하고,
    상기 스위칭 출력 전극은 구동 제어 전극과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  3. 제1항에서,
    상기 제1 게이트 절연막 위에 형성되어 있는 스위칭 제어 전극,
    상기 스위칭 제어 전극 위에 형성되어 있는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 형성되어 있으며 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체,
    상기 스위칭 반도체 위에 형성되어 있는 제3 및 제4 저항성 접촉 부재,
    상기 제3 저항성 접촉 부재 위에 형성되어 있는 스위칭 입력 전극, 그리고
    상기 제4 저항성 접촉 부재 위에 형성되어 있는 스위칭 출력 전극
    을 포함하고,
    상기 스위칭 출력 전극은 구동 제어 전극과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  4. 제1항에서,
    상기 기판 위에 형성되어 있는 스위칭 제어 전극,
    상기 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체,
    상기 스위칭 반도체 위에 형성되어 있는 제3 및 제4 저항성 접촉 부재,
    상기 제3 저항성 접촉 부재 위에 형성되어 있는 스위칭 입력 전극, 그리고
    상기 제4 저항성 접촉 부재 위에 형성되어 있는 스위칭 출력 전극
    을 포함하고,
    상기 스위칭 출력 전극은 구동 제어 전극과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  5. 제2항, 제3항 및 제4항 중 어느 한 항에서,
    상기 스위칭 반도체는 비정질 규소 또는 다결정 규소로 이루어지는 유기 발광 표시 장치.
  6. 제1항에서,
    상기 제1 및 제2 저항성 접촉 부재는 다결정 규소로 이루어지는 유기 발광 표시 장치.
  7. 제1항에서,
    상기 제1 및 제2 저항성 접촉 부재는 상기 구동 입력 전극 및 구동 출력 전극과 동일한 평면 패턴을 가지는 유기 발광 표시 장치.
  8. 제1항에서,
    상기 구동 출력 전극 및 구동 입력 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 구동 출력 전극과 연결되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 발광 부재, 그리고
    상기 발광 부재 위에 형성되어 있는 제2 전극
    을 더 포함하는 유기발광 표시 장치.
  9. 제1항에서,
    상기 기판 위에 형성되어 있는 차단막을 더 포함하는 유기 발광 표시 장치.
  10. 기판 위에 제1 및 제2 저항성 접촉 부재를 형성하는 단계,
    상기 제1 및 제2 저항성 접촉 부재 위에 비정질 규소로 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴을 결정화하여 결정화된 구동 반도체를 형성하는 단계,
    상기 저항성 접촉 부재와 구동 반도체 위에 구동 입력 전극 및 구동 출력 전극을 형성하는 단계,
    상기 구동 입력 전극 및 구동 출력 전극 위에 제1 게이트 절연막을 형성하는 단계, 그리고
    상기 제1 게이트 절연막 위에 구동 제어 전극을 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조방법.
  11. 제10항에서,
    상기 결정화는 고상 결정화 방법으로 시행하는 유기 발광 표시 장치의 제조 방법.
  12. 제10항에서,
    상기 제1 및 제2 저항성 접촉 부재를 형성하는 단계와
    상기 구동 입력 전극 및 구동 출력 전극을 형성하는 단계에서 동일한 마스크를 이용하여 패터닝하는 유기 발광 표시 장치의 제조 방법.
  13. 제10항에서,
    상기 기판 위에 제3 및 제4 저항성 접촉 부재를 형성하는 단계,
    상기 제3 및 제4 저항성 접촉 부재 위에 스위칭 반도체를 형성하는 단계,
    상기 제3 저항성 접촉 부재와 전기적으로 연결되는 스위칭 입력 전극을 형성하는 단계,
    상기 제4 저항성 접촉 부재 및 상기 구동 제어 전극과 전기적으로 연결되는 스위칭 출력 전극을 형성하는 단계, 그리고
    상기 제1 게이트 절연막 위에 상기 스위칭 반도체와 중첩하는 스위칭 제어 전극을 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  14. 제10항에서,
    상기 제1 게이트 절연막 위에 스위칭 제어 전극을 형성하는 단계,
    상기 스위칭 제어 전극 위에 제2 게이트 절연막을 형성하는 단계,
    상기 제2 게이트 절연막 위에 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체를 형성하는 단계,
    상기 스위칭 반도체 위에 제3 및 제4 저항성 접촉 부재를 형성하는 단계,
    상기 제3 저항성 접촉 부재 위에 스위칭 입력 전극을 형성하는 단계, 그리고
    상기 제4 저항성 접촉 부재 위에 상기 구동 제어 전극과 전기적으로 연결되는 스위칭 출력 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  15. 제10항에서,
    상기 기판 위에 스위칭 제어 전극를 형성하는 단계,
    상기 제1 게이트 절연막 위에 상기 스위칭 제어 전극과 중첩하는 스위칭 반도체를 형성하는 단계,
    상기 스위칭 반도체 위에 제3 및 제4 저항성 접촉 부재를 형성하는 단계,
    상기 제3 저항성 접촉 부재 위에 스위칭 입력 전극을 형성하는 단계, 그리고
    상기 제4 저항성 접촉 부재 위에 상기 구동 제어 전극과 전기적으로 연결되는 스위칭 출력 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  16. 제13항, 제14항 및 제15항 중 어느 한 항에서,
    상기 스위칭 반도체는 비정질 규소 또는 다결정 규소로 형성하는 유기 발광 표시 장치의 제조 방법.
KR1020070003537A 2007-01-11 2007-01-11 유기 발광 표시 장치 및 그 제조 방법 Active KR101293566B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070003537A KR101293566B1 (ko) 2007-01-11 2007-01-11 유기 발광 표시 장치 및 그 제조 방법
US11/982,169 US7745828B2 (en) 2007-01-11 2007-10-31 Organic light emitting device and manufacturing method thereof
EP07025012.1A EP1944804B1 (en) 2007-01-11 2007-12-21 Organic light emitting device and manufacturing method thereof
CN2008100020315A CN101221976B (zh) 2007-01-11 2008-01-09 有机发光装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003537A KR101293566B1 (ko) 2007-01-11 2007-01-11 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080066299A KR20080066299A (ko) 2008-07-16
KR101293566B1 true KR101293566B1 (ko) 2013-08-06

Family

ID=39246741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003537A Active KR101293566B1 (ko) 2007-01-11 2007-01-11 유기 발광 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7745828B2 (ko)
EP (1) EP1944804B1 (ko)
KR (1) KR101293566B1 (ko)
CN (1) CN101221976B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146871A1 (en) 2001-04-04 2002-10-10 Minoru Watanabe Semiconductor device, method for manufacturing the same, and radiation detector
US20030141504A1 (en) 2001-11-16 2003-07-31 Hideaki Kuwabara Semiconductor device and manufacturing method thereof
US20050019996A1 (en) 2003-07-24 2005-01-27 Yi-Chang Tsao Method for fabricating a low temperature polysilicon thin film transistor
US20070012919A1 (en) 2005-07-15 2007-01-18 Min-Seok Oh Thin film transistor substrate and method for fabricating the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284865A (ja) * 1987-05-18 1988-11-22 Hitachi Ltd 薄膜半導体素子
JP3486421B2 (ja) 1990-11-16 2004-01-13 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3367108B2 (ja) 1991-11-07 2003-01-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH05160023A (ja) 1991-12-02 1993-06-25 Nippon Sheet Glass Co Ltd 半導体装置の製造方法
KR950003235B1 (ko) 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조
JP2776411B2 (ja) 1995-10-23 1998-07-16 日本電気株式会社 順スタガ型薄膜トランジスタ及びその製造方法
JPH11340469A (ja) 1998-05-27 1999-12-10 Toshiba Corp 薄膜トランジスタ
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
KR100317641B1 (ko) * 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP2001102594A (ja) 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
GB9927287D0 (en) 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP2002033485A (ja) 2000-05-12 2002-01-31 Matsushita Electric Ind Co Ltd Ｔｆｔ型液晶表示装置およびその製造方法
KR20020036916A (ko) 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
JP2002185005A (ja) 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd 混成ｔｆｔアレー基板とその製造方法
US6566687B2 (en) 2001-01-18 2003-05-20 International Business Machines Corporation Metal induced self-aligned crystallization of Si layer for TFT
JP2003023162A (ja) 2002-05-13 2003-01-24 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JP2004095482A (ja) * 2002-09-03 2004-03-25 Chi Mei Electronics Corp 画像表示装置
JP2004128217A (ja) * 2002-10-02 2004-04-22 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
US20040169176A1 (en) 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
WO2005001921A1 (ja) * 2003-06-27 2005-01-06 Nec Corporation 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
JP2005108930A (ja) 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2005183943A (ja) 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP2005159162A (ja) 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
US7915723B2 (en) * 2004-01-29 2011-03-29 Casio Computer Co., Ltd. Transistor array, manufacturing method thereof and image processor
JP2005303265A (ja) 2004-03-17 2005-10-27 Mitsui Eng & Shipbuild Co Ltd 低温ポリシリコンｔｆｔゲート酸化膜の形成方法
JP4906029B2 (ja) 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101133764B1 (ko) 2005-03-14 2012-04-09 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR20080077775A (ko) * 2007-02-21 2008-08-26 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146871A1 (en) 2001-04-04 2002-10-10 Minoru Watanabe Semiconductor device, method for manufacturing the same, and radiation detector
US20030141504A1 (en) 2001-11-16 2003-07-31 Hideaki Kuwabara Semiconductor device and manufacturing method thereof
US20050019996A1 (en) 2003-07-24 2005-01-27 Yi-Chang Tsao Method for fabricating a low temperature polysilicon thin film transistor
US20070012919A1 (en) 2005-07-15 2007-01-18 Min-Seok Oh Thin film transistor substrate and method for fabricating the same

Also Published As

Publication number Publication date
EP1944804A3 (en) 2016-07-13
KR20080066299A (ko) 2008-07-16
US7745828B2 (en) 2010-06-29
US20080169463A1 (en) 2008-07-17
EP1944804B1 (en) 2019-07-10
EP1944804A2 (en) 2008-07-16
CN101221976A (zh) 2008-07-16
CN101221976B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
KR101427581B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101219036B1 (ko) 유기 발광 표시 장치
KR101294260B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101651224B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101251998B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101209038B1 (ko) 유기 발광 표시 장치
KR20070081829A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070037848A (ko) 유기 발광 표시 장치
US20090261712A1 (en) Organic light emitting diode display and method for manufacturing the same
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20070054806A (ko) 유기 발광 표시 장치
KR101293565B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101240648B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR20070095030A (ko) 유기 발광 표시 장치
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
KR20070059559A (ko) 표시 장치 및 그 제조 방법
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
KR101240649B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101293566B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070083003A (ko) 유기 발광 표시 장치
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20080062281A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080054739A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070111

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070111

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130516

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130731

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130731

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160629

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170704

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200701

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210701

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 12

End annual number: 12