JPH08148430A - 多結晶半導体薄膜の作成方法 - Google Patents
多結晶半導体薄膜の作成方法Info
- Publication number
- JPH08148430A JPH08148430A JP6314152A JP31415294A JPH08148430A JP H08148430 A JPH08148430 A JP H08148430A JP 6314152 A JP6314152 A JP 6314152A JP 31415294 A JP31415294 A JP 31415294A JP H08148430 A JPH08148430 A JP H08148430A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- thickness
- substrate
- laser light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims description 33
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 43
- 238000005224 laser annealing Methods 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 20
- 238000002425 crystallisation Methods 0.000 description 15
- 230000008025 crystallization Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 レーザアニールにより均一な多結晶半導体薄
膜を作成する。 【構成】 熱伝導率が比較的低く且つ２０nm以上の厚み
の絶縁層を有する基板５を用意する。次に、熱伝導率が
比較的高い非晶質シリコン薄膜６を３５nm以下の厚みで
絶縁層の上に形成する。この後、非晶質シリコン薄膜６
にレーザ光２を照射して熱エネルギーを加え多結晶シリ
コン薄膜に転換する。非晶質シリコン薄膜６の厚みを３
５nm以下とする事により、均一な粒径を有する多結晶シ
リコンの成長を可能とする。
膜を作成する。 【構成】 熱伝導率が比較的低く且つ２０nm以上の厚み
の絶縁層を有する基板５を用意する。次に、熱伝導率が
比較的高い非晶質シリコン薄膜６を３５nm以下の厚みで
絶縁層の上に形成する。この後、非晶質シリコン薄膜６
にレーザ光２を照射して熱エネルギーを加え多結晶シリ
コン薄膜に転換する。非晶質シリコン薄膜６の厚みを３
５nm以下とする事により、均一な粒径を有する多結晶シ
リコンの成長を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は多結晶半導体薄膜の作成
方法に関する。より詳しくは、レーザ光の照射により非
晶質半導体薄膜を多結晶半導体薄膜に転換する技術に関
する。又、本発明は多結晶半導体薄膜を素子領域として
薄膜トランジスタが集積形成された薄膜半導体装置の製
造方法に関する。さらには、薄膜半導体装置を駆動基板
として組み込んだアクティブマトリクス型液晶表示装置
の製造方法に関する。
方法に関する。より詳しくは、レーザ光の照射により非
晶質半導体薄膜を多結晶半導体薄膜に転換する技術に関
する。又、本発明は多結晶半導体薄膜を素子領域として
薄膜トランジスタが集積形成された薄膜半導体装置の製
造方法に関する。さらには、薄膜半導体装置を駆動基板
として組み込んだアクティブマトリクス型液晶表示装置
の製造方法に関する。
【０００２】
【従来の技術】従来の薄膜半導体装置は石英等高耐熱性
の絶縁基板を使用し、１０００℃以上に及ぶ高温プロセ
スを経て薄膜トランジスタを集積形成していた。この様
な薄膜半導体装置は、例えばアクティブマトリクス型液
晶表示装置の駆動基板として盛んに開発されている。液
晶表示装置の応用を図る上で、薄膜半導体装置の製造コ
スト低減化が望まれており、安価なガスラ基板を採用で
きる低温プロセスへのアプローチがなされている。特
に、大型且つ高精細な液晶表示装置を製造する上で、安
価なガラス基板が利用できる低温プロセスの開発が精力
的に進められている。その一環として、比較的低融点の
ガラス基板上に非晶質シリコンを成膜し、これにレーザ
光を照射して高品質の多結晶シリコンに転換する技術が
研究されている。非晶質シリコンに比べ多結晶シリコン
はキャリアの移動度が大きい為、高性能な薄膜トランジ
スタを集積形成可能である。
の絶縁基板を使用し、１０００℃以上に及ぶ高温プロセ
スを経て薄膜トランジスタを集積形成していた。この様
な薄膜半導体装置は、例えばアクティブマトリクス型液
晶表示装置の駆動基板として盛んに開発されている。液
晶表示装置の応用を図る上で、薄膜半導体装置の製造コ
スト低減化が望まれており、安価なガスラ基板を採用で
きる低温プロセスへのアプローチがなされている。特
に、大型且つ高精細な液晶表示装置を製造する上で、安
価なガラス基板が利用できる低温プロセスの開発が精力
的に進められている。その一環として、比較的低融点の
ガラス基板上に非晶質シリコンを成膜し、これにレーザ
光を照射して高品質の多結晶シリコンに転換する技術が
研究されている。非晶質シリコンに比べ多結晶シリコン
はキャリアの移動度が大きい為、高性能な薄膜トランジ
スタを集積形成可能である。
【０００３】
【発明が解決しようとする課題】レーザ光照射により非
晶質シリコンは一旦溶融した後多結晶化する。従来、こ
の様なレーザアニールによって非晶質シリコンを多結晶
化する際、元の非晶質シリコン薄膜は４０〜５０nmもし
くは１００nm程度の厚みで成膜されていた。この程度の
厚みでレーザアニールを行なうと、結晶は薄膜の厚み方
向にエピタキシャル成長する為に、膜の厚い分だけ結晶
粒径は大きく成長していた。しかしながら、非晶質シリ
コン薄膜が４０〜５０nmもしくはそれ以上の厚みを有す
る場合、主として個々の結晶粒が厚み方向（垂直方向）
に成長し、且つレーザアニールによってできたシリコン
結晶の粒径は照射するレーザエネルギーの強度に大きく
依存していた。この為、レーザ光の断面エネルギー分布
の均一性が悪い場合、シリコンの結晶粒径にむらやばら
つきが発生していた。又、レーザ光の照射領域と非照射
領域の境界部分と、レーザ光の照射領域中心部分では、
シリコンの結晶粒径に差が生じていた。又、比較的小さ
なエネルギーで行なったレーザアニールによって一度出
来上がった小粒径のシリコン結晶は、以後比較的大きな
エネルギーを有するレーザ光を照射しても、最初から比
較的大きなエネルギーのレーザ光を照射して大きく成長
したシリコン結晶ほどまで結晶粒径が拡大する事は非常
に困難である。従って、一度成長した結晶粒は再度レー
ザアニールを行なっても拡大成長する事はなく修正は困
難である。非晶質シリコンを多結晶シリコンに転換する
場合所定の断面積を有するレーザ光を部分的に重なった
状態で順次走査しながらレーザ光の照射を行なう場合が
ある。これにより、大面積の非晶質シリコン薄膜を多結
晶シリコン薄膜に転換できる。この様な場合、非晶質シ
リコン薄膜の厚みが４０nm以上の時、結晶粒径が均一に
成長する様なレーザアニールを行なう事は困難であっ
た。例えば、部分的に重なった照射領域で結晶粒径の連
続性が乱れてしまう。
晶質シリコンは一旦溶融した後多結晶化する。従来、こ
の様なレーザアニールによって非晶質シリコンを多結晶
化する際、元の非晶質シリコン薄膜は４０〜５０nmもし
くは１００nm程度の厚みで成膜されていた。この程度の
厚みでレーザアニールを行なうと、結晶は薄膜の厚み方
向にエピタキシャル成長する為に、膜の厚い分だけ結晶
粒径は大きく成長していた。しかしながら、非晶質シリ
コン薄膜が４０〜５０nmもしくはそれ以上の厚みを有す
る場合、主として個々の結晶粒が厚み方向（垂直方向）
に成長し、且つレーザアニールによってできたシリコン
結晶の粒径は照射するレーザエネルギーの強度に大きく
依存していた。この為、レーザ光の断面エネルギー分布
の均一性が悪い場合、シリコンの結晶粒径にむらやばら
つきが発生していた。又、レーザ光の照射領域と非照射
領域の境界部分と、レーザ光の照射領域中心部分では、
シリコンの結晶粒径に差が生じていた。又、比較的小さ
なエネルギーで行なったレーザアニールによって一度出
来上がった小粒径のシリコン結晶は、以後比較的大きな
エネルギーを有するレーザ光を照射しても、最初から比
較的大きなエネルギーのレーザ光を照射して大きく成長
したシリコン結晶ほどまで結晶粒径が拡大する事は非常
に困難である。従って、一度成長した結晶粒は再度レー
ザアニールを行なっても拡大成長する事はなく修正は困
難である。非晶質シリコンを多結晶シリコンに転換する
場合所定の断面積を有するレーザ光を部分的に重なった
状態で順次走査しながらレーザ光の照射を行なう場合が
ある。これにより、大面積の非晶質シリコン薄膜を多結
晶シリコン薄膜に転換できる。この様な場合、非晶質シ
リコン薄膜の厚みが４０nm以上の時、結晶粒径が均一に
成長する様なレーザアニールを行なう事は困難であっ
た。例えば、部分的に重なった照射領域で結晶粒径の連
続性が乱れてしまう。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は結晶粒径の均一な多結晶半導体薄膜
を作成する事を目的とする。かかる目的を達成する為以
下の手段を講じた。即ち、本発明によれば多結晶半導体
薄膜は以下の工程により作成される。先ず熱伝導率が比
較的低く且つ２０nm以上の厚みの絶縁層を有する基板を
用意する準備工程を行なう。次に、熱伝導率が比較的高
い非晶質半導体薄膜を３５nm以下の厚みで該絶縁層の上
に形成する成膜工程を行なう。最後に、非晶質半導体薄
膜にレーザ光を照射して熱エネルギーを加え多結晶半導
体薄膜に転換するアニール工程を行なう。
題に鑑み、本発明は結晶粒径の均一な多結晶半導体薄膜
を作成する事を目的とする。かかる目的を達成する為以
下の手段を講じた。即ち、本発明によれば多結晶半導体
薄膜は以下の工程により作成される。先ず熱伝導率が比
較的低く且つ２０nm以上の厚みの絶縁層を有する基板を
用意する準備工程を行なう。次に、熱伝導率が比較的高
い非晶質半導体薄膜を３５nm以下の厚みで該絶縁層の上
に形成する成膜工程を行なう。最後に、非晶質半導体薄
膜にレーザ光を照射して熱エネルギーを加え多結晶半導
体薄膜に転換するアニール工程を行なう。
【０００５】本発明にかかる多結晶半導体薄膜の作成方
法は、薄膜半導体装置の製造方法に適用できる。この製
造方法では先ず成膜工程を行ない、低熱伝導性で且つ２
０nm以上の厚みを有する絶縁層の上に高熱伝導性の非晶
質半導体薄膜を３５nm以下の厚みで形成する。次にアニ
ール工程を行ない、該非晶質半導体薄膜にレーザ光を照
射して熱エネルギーを加え多結晶半導体薄膜に転換す
る。最後に加工工程を行ない、該多結晶半導体薄膜を素
子領域として薄膜トランジスタを集積形成する。
法は、薄膜半導体装置の製造方法に適用できる。この製
造方法では先ず成膜工程を行ない、低熱伝導性で且つ２
０nm以上の厚みを有する絶縁層の上に高熱伝導性の非晶
質半導体薄膜を３５nm以下の厚みで形成する。次にアニ
ール工程を行ない、該非晶質半導体薄膜にレーザ光を照
射して熱エネルギーを加え多結晶半導体薄膜に転換す
る。最後に加工工程を行ない、該多結晶半導体薄膜を素
子領域として薄膜トランジスタを集積形成する。
【０００６】上述した薄膜半導体装置の製造方法は、特
にアクティブマトリクス型の液晶表示装置の製造に適用
できる。この製造方法では先ず成膜工程を行ない、低熱
伝導性で且つ２０nm以上の厚みの絶縁層を有する一方の
基板に高熱伝導性の非晶質半導体薄膜を３５nm以下の厚
みで形成する。次いでアニール工程を行ない、該非晶質
半導体薄膜にレーザ光を照射して熱エネルギーを加え多
結晶半導体薄膜に転換する。この後、第１加工工程を行
ない、該多結晶半導体薄膜を素子領域として薄膜トラン
ジスタを集積形成する。さらに第２加工工程を行ない、
個々の薄膜トランジスタに接続して画素電極を集積形成
する。最後に組立工程を行ない、予め対向電極が形成さ
れた他方の基板を所定の間隙を介して該一方の基板に接
合した後該間隙に液晶を封入する。
にアクティブマトリクス型の液晶表示装置の製造に適用
できる。この製造方法では先ず成膜工程を行ない、低熱
伝導性で且つ２０nm以上の厚みの絶縁層を有する一方の
基板に高熱伝導性の非晶質半導体薄膜を３５nm以下の厚
みで形成する。次いでアニール工程を行ない、該非晶質
半導体薄膜にレーザ光を照射して熱エネルギーを加え多
結晶半導体薄膜に転換する。この後、第１加工工程を行
ない、該多結晶半導体薄膜を素子領域として薄膜トラン
ジスタを集積形成する。さらに第２加工工程を行ない、
個々の薄膜トランジスタに接続して画素電極を集積形成
する。最後に組立工程を行ない、予め対向電極が形成さ
れた他方の基板を所定の間隙を介して該一方の基板に接
合した後該間隙に液晶を封入する。
【０００７】
【作用】非晶質半導体薄膜の厚みを３５nm以下としてレ
ーザアニールを行なう事により、膜厚方向（縦方向）の
エピタキシャル成長が制限され、結果として粒径の一様
な多結晶半導体薄膜を得る事が可能になる。この際、比
較的高熱伝導性の非晶質半導体薄膜の下部に比較的低熱
伝導性で且つ２０nm以上の厚みを有する絶縁層を配置す
る事により、熱的分離が可能となりレーザ光照射によっ
て加えられた熱エネルギーを効率的に利用できる。レー
ザアニールによる結晶のエピタキシャル成長は縦方向に
沿って優先的に発生する。次いで横方向にも結晶の成長
が拡大する。本発明では非晶質半導体薄膜の厚みを３５
nm以下に抑えている為、縦方向の結晶成長が規制される
一方、横方向の結晶成長がある程度進行し、結果として
粒径均一化が達成できる。この様にして得られた多結晶
半導体薄膜を素子領域（活性層）として薄膜トランジス
タを形成すると、優れた電気特性が得られる。例えば、
十分に低いオフ電流と十分に高いオン電流が得られる。
この点については、特公平６−６９０９４号公報に記載
があり、１０〜４０nmの厚みを有する多結晶シリコン薄
膜を活性層として形成された薄膜トランジスタは優れた
電気特性を有する事が記載されている。
ーザアニールを行なう事により、膜厚方向（縦方向）の
エピタキシャル成長が制限され、結果として粒径の一様
な多結晶半導体薄膜を得る事が可能になる。この際、比
較的高熱伝導性の非晶質半導体薄膜の下部に比較的低熱
伝導性で且つ２０nm以上の厚みを有する絶縁層を配置す
る事により、熱的分離が可能となりレーザ光照射によっ
て加えられた熱エネルギーを効率的に利用できる。レー
ザアニールによる結晶のエピタキシャル成長は縦方向に
沿って優先的に発生する。次いで横方向にも結晶の成長
が拡大する。本発明では非晶質半導体薄膜の厚みを３５
nm以下に抑えている為、縦方向の結晶成長が規制される
一方、横方向の結晶成長がある程度進行し、結果として
粒径均一化が達成できる。この様にして得られた多結晶
半導体薄膜を素子領域（活性層）として薄膜トランジス
タを形成すると、優れた電気特性が得られる。例えば、
十分に低いオフ電流と十分に高いオン電流が得られる。
この点については、特公平６−６９０９４号公報に記載
があり、１０〜４０nmの厚みを有する多結晶シリコン薄
膜を活性層として形成された薄膜トランジスタは優れた
電気特性を有する事が記載されている。
【０００８】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる多結晶半導体薄
膜作成方法の概要を説明する為の模式図である。（Ａ）
は本作成方法に用いる装置の一例を表わしている。この
装置はレーザ光源１を備えておりレーザ光２をビーム状
に放射する。レーザ光源１としては例えばＸｅＣｌエキ
シマレーザを用いる事ができる。本装置はさらにチャン
バ３を備えておりレーザ光２が導入される。チャンバ３
の内部にはＸＹステージ４が収納されており、その上に
照射対象となる基板５が搭載されている。基板５の上に
非晶質半導体薄膜（例えば非晶質シリコン薄膜）を３５
nmの厚み以下で成膜し、その上からレーザ光２を照射す
る。このレーザ光の熱エネルギーが非晶質シリコン薄膜
に吸収され、その加熱を行ない多結晶化を図るものであ
る。又、レーザ光２を照射しながら基板５を載置してい
るＸＹステージ４を移動する事により、大面積の非晶質
シリコン薄膜でも均一に多結晶化できる。本例では、レ
ーザ光源１としてＸｅＣｌエキシマレーザを使用した
が、非晶質シリコンの光吸収が良く融点まで加熱できる
レーザ光源であればこの限りではない。
詳細に説明する。図１は本発明にかかる多結晶半導体薄
膜作成方法の概要を説明する為の模式図である。（Ａ）
は本作成方法に用いる装置の一例を表わしている。この
装置はレーザ光源１を備えておりレーザ光２をビーム状
に放射する。レーザ光源１としては例えばＸｅＣｌエキ
シマレーザを用いる事ができる。本装置はさらにチャン
バ３を備えておりレーザ光２が導入される。チャンバ３
の内部にはＸＹステージ４が収納されており、その上に
照射対象となる基板５が搭載されている。基板５の上に
非晶質半導体薄膜（例えば非晶質シリコン薄膜）を３５
nmの厚み以下で成膜し、その上からレーザ光２を照射す
る。このレーザ光の熱エネルギーが非晶質シリコン薄膜
に吸収され、その加熱を行ない多結晶化を図るものであ
る。又、レーザ光２を照射しながら基板５を載置してい
るＸＹステージ４を移動する事により、大面積の非晶質
シリコン薄膜でも均一に多結晶化できる。本例では、レ
ーザ光源１としてＸｅＣｌエキシマレーザを使用した
が、非晶質シリコンの光吸収が良く融点まで加熱できる
レーザ光源であればこの限りではない。
【０００９】（Ｂ）は基板５の構成例を表わす模式的な
断面図である。本例ではガラス等透明絶縁材料からなる
基板５の上に非晶質シリコン薄膜６を直接成膜してい
る。例えば、プラズマＣＶＤ法により３００℃の成膜温
度で非晶質シリコン薄膜６を３５nm以下の厚みで成膜す
る。但しこれは一例であり、成膜温度はガラスの耐熱性
を考慮し２００℃〜６００℃の範囲で適切に選べる。
又、プラズマＣＶＤ法に代え低圧ＣＶＤ法で非晶質シリ
コン薄膜６を成膜しても構わない。加えて、基板５はガ
ラスを使用しているがこれに限らず高耐熱性の石英を使
用しても良い。ガラス基板５は非晶質シリコン薄膜６に
比べ熱伝導率が比較的低い。又、基板５自体が２０nm以
上の厚みを有する絶縁層を構成している。
断面図である。本例ではガラス等透明絶縁材料からなる
基板５の上に非晶質シリコン薄膜６を直接成膜してい
る。例えば、プラズマＣＶＤ法により３００℃の成膜温
度で非晶質シリコン薄膜６を３５nm以下の厚みで成膜す
る。但しこれは一例であり、成膜温度はガラスの耐熱性
を考慮し２００℃〜６００℃の範囲で適切に選べる。
又、プラズマＣＶＤ法に代え低圧ＣＶＤ法で非晶質シリ
コン薄膜６を成膜しても構わない。加えて、基板５はガ
ラスを使用しているがこれに限らず高耐熱性の石英を使
用しても良い。ガラス基板５は非晶質シリコン薄膜６に
比べ熱伝導率が比較的低い。又、基板５自体が２０nm以
上の厚みを有する絶縁層を構成している。
【００１０】（Ｃ）は他の基板構成例を表わしている。
本例では基板５はシリコンからなり、その表面は絶縁膜
７で被覆されている。この絶縁膜７は比較的熱伝導率が
低い酸化シリコン等からなり、その膜厚は２０nm以上に
設定されている。従って、この絶縁膜７が低熱伝導性で
且つ２０nm以上の厚みを有する絶縁層を構成している。
この絶縁膜７の上に非晶質シリコン薄膜６が３５nmの厚
み以下で成膜されている。（Ｂ）及び（Ｃ）の何れの場
合でも、成膜した非晶質シリコン薄膜６の下に熱伝導率
の低い絶縁層が介在している。又、基板自体はレーザア
ニール温度で物質的な変化を生じない組成の材料からな
る。非晶質シリコン薄膜６の下に低熱伝導性の絶縁層を
配置する事により、レーザ光により与えられた熱エネル
ギーを外部に放散しない様にしている。又、非晶質シリ
コン薄膜６と基板５との熱的分離を図る様にしている。
本例では基板５はシリコンからなり、その表面は絶縁膜
７で被覆されている。この絶縁膜７は比較的熱伝導率が
低い酸化シリコン等からなり、その膜厚は２０nm以上に
設定されている。従って、この絶縁膜７が低熱伝導性で
且つ２０nm以上の厚みを有する絶縁層を構成している。
この絶縁膜７の上に非晶質シリコン薄膜６が３５nmの厚
み以下で成膜されている。（Ｂ）及び（Ｃ）の何れの場
合でも、成膜した非晶質シリコン薄膜６の下に熱伝導率
の低い絶縁層が介在している。又、基板自体はレーザア
ニール温度で物質的な変化を生じない組成の材料からな
る。非晶質シリコン薄膜６の下に低熱伝導性の絶縁層を
配置する事により、レーザ光により与えられた熱エネル
ギーを外部に放散しない様にしている。又、非晶質シリ
コン薄膜６と基板５との熱的分離を図る様にしている。
【００１１】（Ｄ）に示す様にアニール工程が行なわ
れ、非晶質半導体薄膜６にレーザ光２を照射して熱エネ
ルギーを加え多結晶半導体薄膜に転換する。照射領域８
に包含される非晶質シリコンは一旦溶融した後結晶化す
る。非照射領域９にある非晶質シリコンはそのままの状
態で残される。
れ、非晶質半導体薄膜６にレーザ光２を照射して熱エネ
ルギーを加え多結晶半導体薄膜に転換する。照射領域８
に包含される非晶質シリコンは一旦溶融した後結晶化す
る。非照射領域９にある非晶質シリコンはそのままの状
態で残される。
【００１２】次に図２を参照して結晶化のメカニズムを
詳細に説明する。図示する様に、基板（図示せず）の上
に成膜された非晶質シリコン薄膜６に対しレーザ光２を
照射する。なお、本例では説明の都合上レーザ光２は強
度分布が一様でない状態を表わしており、比較的エネル
ギー強度の高い部分２ａと比較的エネルギー強度の低い
部分２ｂとに分かれている。レーザ光２が非晶質シリコ
ン薄膜６により吸収され、その融点まで加熱される。そ
の後冷却過程で非晶質シリコンは結晶化を起す。本発明
の様に非晶質シリコン薄膜６が３５nm以下の厚みである
場合、縦方向の結晶成長は物理的に制限される。しかし
ながら、エネルギー強度の低い部分２ｂにおいても、縦
方向への結晶成長が速やかに進行する上、レーザ光の熱
エネルギーが３５nmより厚い場合に比べると相対的に十
分加えられる為、矢印１０で示す様に横方向にも結晶化
が進む。その為、レーザ光２のエネルギー分布に多少の
不均一性があっても、結果的に得られるシリコン結晶粒
１１の粒径は数十nm程度の均一なものとなる。又、シリ
コン結晶粒１１の粒径が比較的小さい場合でも、薄膜６
には十分なエネルギーが加えられている為、結晶と結晶
の間の粒界（グレインバウンダリー）１２は電気的な欠
陥が非常に小さく、薄膜トランジスタ等デバイスとして
このシリコンを応用した場合においても、電気的な特性
は非常に良好なものとなる。十分に大きなオン電流と十
分に小さなオフ電流が得られる。この様に、非晶質シリ
コン薄膜６の厚みを３５nm以下とした場合、均一且つ電
気的特性の良好な多結晶シリコン薄膜がレーザアニール
によって得られる。
詳細に説明する。図示する様に、基板（図示せず）の上
に成膜された非晶質シリコン薄膜６に対しレーザ光２を
照射する。なお、本例では説明の都合上レーザ光２は強
度分布が一様でない状態を表わしており、比較的エネル
ギー強度の高い部分２ａと比較的エネルギー強度の低い
部分２ｂとに分かれている。レーザ光２が非晶質シリコ
ン薄膜６により吸収され、その融点まで加熱される。そ
の後冷却過程で非晶質シリコンは結晶化を起す。本発明
の様に非晶質シリコン薄膜６が３５nm以下の厚みである
場合、縦方向の結晶成長は物理的に制限される。しかし
ながら、エネルギー強度の低い部分２ｂにおいても、縦
方向への結晶成長が速やかに進行する上、レーザ光の熱
エネルギーが３５nmより厚い場合に比べると相対的に十
分加えられる為、矢印１０で示す様に横方向にも結晶化
が進む。その為、レーザ光２のエネルギー分布に多少の
不均一性があっても、結果的に得られるシリコン結晶粒
１１の粒径は数十nm程度の均一なものとなる。又、シリ
コン結晶粒１１の粒径が比較的小さい場合でも、薄膜６
には十分なエネルギーが加えられている為、結晶と結晶
の間の粒界（グレインバウンダリー）１２は電気的な欠
陥が非常に小さく、薄膜トランジスタ等デバイスとして
このシリコンを応用した場合においても、電気的な特性
は非常に良好なものとなる。十分に大きなオン電流と十
分に小さなオフ電流が得られる。この様に、非晶質シリ
コン薄膜６の厚みを３５nm以下とした場合、均一且つ電
気的特性の良好な多結晶シリコン薄膜がレーザアニール
によって得られる。
【００１３】図３は、非晶質シリコン薄膜６の厚みが３
５nm以上の場合における結晶化のメカニズムを参考に示
したものである。理解を容易にする為、図２と対応する
部分には対応する参照番号を付してある。非晶質シリコ
ン薄膜６が３５nmを超えて厚くなると、個々の結晶粒１
１が矢印１０に示す様に縦方向に沿って自由に成長し特
に厚みによる物理的な制限を受けない。従って、レーザ
アニールによってできた結晶粒１１の粒径はエネルギー
強度に大きく依存している。図示の様にレーザ光２の断
面エネルギー分布に不均一性がある場合、結晶粒１１の
サイズにむらや差が発生する。例えば、エネルギー強度
の強い部分２ａでは結晶粒１１が比較的大型化し、エネ
ルギー強度の弱い部分２ｂでは結晶粒１１が比較的小さ
いままに止まる傾向にある。即ち、非晶質シリコン薄膜
６が比較的厚いと、縦方向の結晶成長が何等物理的な規
制を受けず比較的自由に進行し、横方向の結晶成長まで
進まない。この結果、エネルギー強度に依存して結晶粒
のばらつきが発生する。
５nm以上の場合における結晶化のメカニズムを参考に示
したものである。理解を容易にする為、図２と対応する
部分には対応する参照番号を付してある。非晶質シリコ
ン薄膜６が３５nmを超えて厚くなると、個々の結晶粒１
１が矢印１０に示す様に縦方向に沿って自由に成長し特
に厚みによる物理的な制限を受けない。従って、レーザ
アニールによってできた結晶粒１１の粒径はエネルギー
強度に大きく依存している。図示の様にレーザ光２の断
面エネルギー分布に不均一性がある場合、結晶粒１１の
サイズにむらや差が発生する。例えば、エネルギー強度
の強い部分２ａでは結晶粒１１が比較的大型化し、エネ
ルギー強度の弱い部分２ｂでは結晶粒１１が比較的小さ
いままに止まる傾向にある。即ち、非晶質シリコン薄膜
６が比較的厚いと、縦方向の結晶成長が何等物理的な規
制を受けず比較的自由に進行し、横方向の結晶成長まで
進まない。この結果、エネルギー強度に依存して結晶粒
のばらつきが発生する。
【００１４】図４は、レーザ光２の断面周辺部２ｃにエ
ネルギー勾配が発生している場合における、結晶化メカ
ニズムを模式的に表わしたものである。本発明の様に、
非晶質シリコン薄膜６の厚みを３５nm以下とした場合、
エネルギー分布の不均一性に対して結晶成長の度合の許
容範囲が広くなるので、周辺部分２ｃにおいても結晶粒
１１の成長が比較的大きくなる。
ネルギー勾配が発生している場合における、結晶化メカ
ニズムを模式的に表わしたものである。本発明の様に、
非晶質シリコン薄膜６の厚みを３５nm以下とした場合、
エネルギー分布の不均一性に対して結晶成長の度合の許
容範囲が広くなるので、周辺部分２ｃにおいても結晶粒
１１の成長が比較的大きくなる。
【００１５】これに対し図５は非晶質シリコン薄膜６の
厚みが３５nm以上の場合における結晶化メカニズムを模
式的に表わしている。レーザ光２の断面エネルギー分布
が小さくなる周辺部２ｃでは、結晶粒１１のサイズが断
面中心部に比べ極端に小さくなっている。
厚みが３５nm以上の場合における結晶化メカニズムを模
式的に表わしている。レーザ光２の断面エネルギー分布
が小さくなる周辺部２ｃでは、結晶粒１１のサイズが断
面中心部に比べ極端に小さくなっている。
【００１６】図６は、レーザ光を移動走査しながら順次
照射した場合における結晶化のメカニズムを模式的に表
わしたものである。前述した様に、レーザ光の断面強度
分布は周辺部に勾配を有している。図示する様に、最初
の１ショット目のレーザ光２１と次の２ショット目のレ
ーザ光２２とは互いに一部重なった部分２ｄを有してい
る。この場合でも、非晶質シリコン薄膜６の厚みを３５
nm以下とする事により、重なった部分２ｄと重なってい
ない部分との間で、結晶粒１１のサイズの差は小さくな
る。最初のレーザ光２１の境界線上に沿った領域Ａを部
分的に拡大して表わしてある。１ショット目のレーザ光
２１の端部照射領域８で生じた結晶化は、中央部で生じ
たものよりやや小さいが、２ショット目のレーザ光２２
の照射エネルギーにより横方向に結晶化が進むので、他
の部分の結晶粒のサイズと同じ様な大きさとなる。
照射した場合における結晶化のメカニズムを模式的に表
わしたものである。前述した様に、レーザ光の断面強度
分布は周辺部に勾配を有している。図示する様に、最初
の１ショット目のレーザ光２１と次の２ショット目のレ
ーザ光２２とは互いに一部重なった部分２ｄを有してい
る。この場合でも、非晶質シリコン薄膜６の厚みを３５
nm以下とする事により、重なった部分２ｄと重なってい
ない部分との間で、結晶粒１１のサイズの差は小さくな
る。最初のレーザ光２１の境界線上に沿った領域Ａを部
分的に拡大して表わしてある。１ショット目のレーザ光
２１の端部照射領域８で生じた結晶化は、中央部で生じ
たものよりやや小さいが、２ショット目のレーザ光２２
の照射エネルギーにより横方向に結晶化が進むので、他
の部分の結晶粒のサイズと同じ様な大きさとなる。
【００１７】図７はレーザ光２を移動走査しながら透明
絶縁基板５の上に成膜された非晶質シリコン薄膜６の多
結晶化を行なう状態を模式的に表わしたものである。上
述した様に、レーザ光２が部分的に重なった部分２ｄで
も、他の部分と同程度のサイズの結晶粒が得られる。そ
して、その様な繰り返しにより大面積領域Ｂの非晶質シ
リコンも均一な多結晶化が可能になる。即ち、レーザ光
を部分的に重なった状態で照射しても、境界部での結晶
粒の連続性が保たれる為、大面積に渡って均一な粒径を
有するシリコン多結晶薄膜が作成可能になる。
絶縁基板５の上に成膜された非晶質シリコン薄膜６の多
結晶化を行なう状態を模式的に表わしたものである。上
述した様に、レーザ光２が部分的に重なった部分２ｄで
も、他の部分と同程度のサイズの結晶粒が得られる。そ
して、その様な繰り返しにより大面積領域Ｂの非晶質シ
リコンも均一な多結晶化が可能になる。即ち、レーザ光
を部分的に重なった状態で照射しても、境界部での結晶
粒の連続性が保たれる為、大面積に渡って均一な粒径を
有するシリコン多結晶薄膜が作成可能になる。
【００１８】次に、図８及び図９を参照して表示用薄膜
半導体装置（駆動基板）の製造方法を説明する。先ず最
初に、図８の工程（Ａ）で透明絶縁基板６１を用意す
る。この透明絶縁基板６１は例えばガラス材料からなり
耐熱温度は６００℃程度である。この透明絶縁基板６１
の上に薄膜トランジスタの活性層となる半導体薄膜６２
を成膜する。例えばプラズマＣＶＤ法で非晶質シリコン
を３５nm以下の厚みで成膜する。次に工程（Ｂ）で半導
体薄膜６２を所定の形状にパタニングし薄膜トランジス
タの素子領域とする。素子領域に対してイオン注入等に
より不純物をドーピングしソース領域Ｓ及びドレイン領
域Ｄを形成する。次に工程（Ｃ）でレーザ光の照射効率
を上げる為反射防止膜６３を予め成膜する。この反射防
止膜は例えばＳｉＯ2 からなり３０nm〜１００nmの厚み
で堆積する。続いて工程（Ｄ）で、反射防止膜６３を介
しレーザ光を照射する。そのエネルギーは１５０mJ／cm
2 〜５００mJ／cm2 程度であり、照射時間は４０nm以上
に設定されている。このレーザ光照射により半導体薄膜
６２のチャネル領域Ｃｈとなる部分が多結晶化すると共
に、ソース領域Ｓ及びドレイン領域Ｄに注入された不純
物の活性化を同時に行なう事ができる。レーザ光のワン
ショット照射により透明絶縁基板６１の耐熱温度以下で
非晶質シリコンの結晶化と不純物の活性化を行なう事が
可能になる。
半導体装置（駆動基板）の製造方法を説明する。先ず最
初に、図８の工程（Ａ）で透明絶縁基板６１を用意す
る。この透明絶縁基板６１は例えばガラス材料からなり
耐熱温度は６００℃程度である。この透明絶縁基板６１
の上に薄膜トランジスタの活性層となる半導体薄膜６２
を成膜する。例えばプラズマＣＶＤ法で非晶質シリコン
を３５nm以下の厚みで成膜する。次に工程（Ｂ）で半導
体薄膜６２を所定の形状にパタニングし薄膜トランジス
タの素子領域とする。素子領域に対してイオン注入等に
より不純物をドーピングしソース領域Ｓ及びドレイン領
域Ｄを形成する。次に工程（Ｃ）でレーザ光の照射効率
を上げる為反射防止膜６３を予め成膜する。この反射防
止膜は例えばＳｉＯ2 からなり３０nm〜１００nmの厚み
で堆積する。続いて工程（Ｄ）で、反射防止膜６３を介
しレーザ光を照射する。そのエネルギーは１５０mJ／cm
2 〜５００mJ／cm2 程度であり、照射時間は４０nm以上
に設定されている。このレーザ光照射により半導体薄膜
６２のチャネル領域Ｃｈとなる部分が多結晶化すると共
に、ソース領域Ｓ及びドレイン領域Ｄに注入された不純
物の活性化を同時に行なう事ができる。レーザ光のワン
ショット照射により透明絶縁基板６１の耐熱温度以下で
非晶質シリコンの結晶化と不純物の活性化を行なう事が
可能になる。
【００１９】次に図９の工程（Ｅ）に移り、レーザ光の
照射後不要となった反射防止膜６３を剥離する。その後
チャネル領域Ｃｈの上にゲート絶縁膜６６を形成する。
このゲート絶縁膜６６はＳｉＯ2 やＰ−ＳｉＮ等からな
り、例えば１５０nmの厚みを有している。ゲート絶縁膜
６６の上にゲート電極６７を形成する。その材料として
ここではアルミニウムを使用しており、６００℃以下で
の加工を可能としている。さらにＰＳＧからなる第１層
間絶縁膜６８を５００nmの厚みで成膜した。この第１層
間絶縁膜６８をエッチングしソース領域Ｓに連通するコ
ンタクトホール６９を開口する。次に工程（Ｆ）でソー
ス領域Ｓに接続する配線７０をパタニング形成する。そ
の上にＰＳＧを５００nmの厚みで成膜し第２層間絶縁膜
７１を形成する。第２層間絶縁膜７１及び第１層間絶縁
膜６８を介してドレイン領域Ｄに連通するコンタクトホ
ール７２を開口する。最後に工程（Ｇ）で第２層間絶縁
膜７１の上にＩＴＯを成膜し所定の形状にパタニングし
て画素電極７３とする。この様にして表示用薄膜半導体
装置が完成する。
照射後不要となった反射防止膜６３を剥離する。その後
チャネル領域Ｃｈの上にゲート絶縁膜６６を形成する。
このゲート絶縁膜６６はＳｉＯ2 やＰ−ＳｉＮ等からな
り、例えば１５０nmの厚みを有している。ゲート絶縁膜
６６の上にゲート電極６７を形成する。その材料として
ここではアルミニウムを使用しており、６００℃以下で
の加工を可能としている。さらにＰＳＧからなる第１層
間絶縁膜６８を５００nmの厚みで成膜した。この第１層
間絶縁膜６８をエッチングしソース領域Ｓに連通するコ
ンタクトホール６９を開口する。次に工程（Ｆ）でソー
ス領域Ｓに接続する配線７０をパタニング形成する。そ
の上にＰＳＧを５００nmの厚みで成膜し第２層間絶縁膜
７１を形成する。第２層間絶縁膜７１及び第１層間絶縁
膜６８を介してドレイン領域Ｄに連通するコンタクトホ
ール７２を開口する。最後に工程（Ｇ）で第２層間絶縁
膜７１の上にＩＴＯを成膜し所定の形状にパタニングし
て画素電極７３とする。この様にして表示用薄膜半導体
装置が完成する。
【００２０】最後に図１０は、表示用薄膜半導体装置を
駆動基板として組み立てられたアクティブマトリクス型
液晶表示装置の一例を示す。図示する様に、本液晶表示
装置は駆動基板１０１と対向基板１０２と両者の間に保
持された液晶１０３とを備えたパネル構造を有する。駆
動基板１０１には画素アレイ１０４と駆動回路部とが集
積形成されている。駆動回路部は垂直走査回路１０５と
水平走査回路１０６とに分かれている。又、駆動基板１
０１の周辺部上端には外部接続用の端子部１０７が形成
されている。端子部１０７は配線１０８を介して垂直走
査回路１０５及び水平走査回路１０６に接続している。
画素アレイ１０４は互いに直交配置したゲートライン１
０９及び信号ライン１１０を含んでいる。両ライン１０
９，１１０の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が設けられている。個々の薄
膜トランジスタ１１２のソース電極は対応する信号ライ
ン１１０に接続され、ゲート電極は対応するゲートライ
ン１０９に接続され、ドレイン電極は対応する画素電極
１１１に接続している。各ゲートライン１０９は垂直走
査回路１０５に接続され、各信号ライン１１０は水平走
査回路１０６に接続されている。
駆動基板として組み立てられたアクティブマトリクス型
液晶表示装置の一例を示す。図示する様に、本液晶表示
装置は駆動基板１０１と対向基板１０２と両者の間に保
持された液晶１０３とを備えたパネル構造を有する。駆
動基板１０１には画素アレイ１０４と駆動回路部とが集
積形成されている。駆動回路部は垂直走査回路１０５と
水平走査回路１０６とに分かれている。又、駆動基板１
０１の周辺部上端には外部接続用の端子部１０７が形成
されている。端子部１０７は配線１０８を介して垂直走
査回路１０５及び水平走査回路１０６に接続している。
画素アレイ１０４は互いに直交配置したゲートライン１
０９及び信号ライン１１０を含んでいる。両ライン１０
９，１１０の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が設けられている。個々の薄
膜トランジスタ１１２のソース電極は対応する信号ライ
ン１１０に接続され、ゲート電極は対応するゲートライ
ン１０９に接続され、ドレイン電極は対応する画素電極
１１１に接続している。各ゲートライン１０９は垂直走
査回路１０５に接続され、各信号ライン１１０は水平走
査回路１０６に接続されている。
【００２１】
【発明の効果】以上説明した様に、本発明によれば、非
晶質半導体薄膜の厚みを３５nm以下としてレーザアニー
ルを行なっている。これにより、縦方向の結晶成長が制
限され、結果として粒径の揃った多結晶を容易に得る事
ができる。非晶質半導体薄膜の厚みを３５nm以下とする
事により、レーザアニールにおける光エネルギーの最適
分布幅が広がる。この為、レーザアニールにおいて光エ
ネルギーの断面内均一性のばらつきに対する、結晶粒径
のばらつきの度合が減少する。又、非晶質半導体薄膜に
対しレーザ光を少しずつシフトしながら重ね合わせ照射
を行なうレーザアニール方法においても、均一な結晶化
を達成する事が可能になる。さらに、非晶質半導体薄膜
の厚みが３５nm以上の場合に比べ、結晶化に必要とする
エネルギーが少ない為、より効率的なレーザアニール処
理が行なわれる事になる。
晶質半導体薄膜の厚みを３５nm以下としてレーザアニー
ルを行なっている。これにより、縦方向の結晶成長が制
限され、結果として粒径の揃った多結晶を容易に得る事
ができる。非晶質半導体薄膜の厚みを３５nm以下とする
事により、レーザアニールにおける光エネルギーの最適
分布幅が広がる。この為、レーザアニールにおいて光エ
ネルギーの断面内均一性のばらつきに対する、結晶粒径
のばらつきの度合が減少する。又、非晶質半導体薄膜に
対しレーザ光を少しずつシフトしながら重ね合わせ照射
を行なうレーザアニール方法においても、均一な結晶化
を達成する事が可能になる。さらに、非晶質半導体薄膜
の厚みが３５nm以上の場合に比べ、結晶化に必要とする
エネルギーが少ない為、より効率的なレーザアニール処
理が行なわれる事になる。
【図１】本発明にかかる多結晶半導体薄膜の作成方法の
模式的な説明図である。
模式的な説明図である。
【図２】本発明による結晶化メカニズムを示す模式図で
ある。
ある。
【図３】結晶化メカニズムの参考例を示す模式図であ
る。
る。
【図４】本発明による結晶化メカニズムの他の例を示す
模式図である。
模式図である。
【図５】結晶化メカニズムの他の参考例を示す模式図で
ある。
ある。
【図６】本発明にかかる結晶化メカニズムの別の例を示
す模式図である。
す模式図である。
【図７】本発明におけるレーザ光の照射方法の一例を示
す斜視図である。
す斜視図である。
【図８】本発明にかかる薄膜半導体装置の製造方法の一
例を示す工程図である。
例を示す工程図である。
【図９】同じく薄膜半導体装置の製造方法の一例を示す
工程図である。
工程図である。
【図１０】本発明に従って製造された薄膜半導体装置を
駆動基板として用いたアクティブマトリクス型液晶表示
装置の一例を示す斜視図である。
駆動基板として用いたアクティブマトリクス型液晶表示
装置の一例を示す斜視図である。
１ レーザ光源 ２ レーザ光 ３ チャンバ ４ ＸＹステージ ５ 基板 ６ 非晶質シリコン薄膜 ７ 絶縁膜 ８ 照射領域 ９ 非照射領域 １１ 結晶粒 １２ 粒界
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 (72)発明者 鈴木 信明 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 九鬼 みどり 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (3)
- 【請求項１】 熱伝導率が比較的低く且つ２０nm以上の
厚みの絶縁層を有する基板を用意する準備工程と、 熱伝導率が比較的高い非晶質半導体薄膜を３５nm以下の
厚みで該絶縁層の上に形成する成膜工程と、 非晶質半導体薄膜にレーザ光を照射して熱エネルギーを
加え多結晶半導体薄膜に転換するアニール工程とを行な
う多結晶半導体薄膜の作成方法。 - 【請求項２】 低熱伝導性で且つ２０nm以上の厚みを有
する絶縁層の上に高熱伝導性の非晶質半導体薄膜を３５
nm以下の厚みで形成する成膜工程と、 該非晶質半導体薄膜にレーザ光を照射して熱エネルギー
を加え多結晶半導体薄膜に転換するアニール工程と、 該多結晶半導体薄膜を素子領域として薄膜トランジスタ
を集積形成する加工工程とを行なう薄膜半導体装置の製
造方法。 - 【請求項３】 低熱伝導性で且つ２０nm以上の厚みの絶
縁層を有する一方の基板に高熱伝導性の非晶質半導体薄
膜を３５nm以下の厚みで形成する成膜工程と、 該非晶質半導体薄膜にレーザ光を照射して熱エネルギー
を加え多結晶半導体薄膜に転換するアニール工程と、 該多結晶半導体薄膜を素子領域として薄膜トランジスタ
を集積形成する第１加工工程と、 個々の薄膜トランジスタに接続して画素電極を集積形成
する第２加工工程と、 予め対向電極が形成された他方の基板を所定の間隙を介
して該一方の基板に接合した後該間隙に液晶を封入する
組立工程とを行なう液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314152A JPH08148430A (ja) | 1994-11-24 | 1994-11-24 | 多結晶半導体薄膜の作成方法 |
| US08/561,246 US6025217A (en) | 1994-11-24 | 1995-11-21 | Method of forming polycrystalline semiconductor thin film |
| KR1019950042777A KR100385693B1 (ko) | 1994-11-24 | 1995-11-22 | 다결정반도체박막의작성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314152A JPH08148430A (ja) | 1994-11-24 | 1994-11-24 | 多結晶半導体薄膜の作成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004247636A Division JP2005026705A (ja) | 2004-08-27 | 2004-08-27 | 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148430A true JPH08148430A (ja) | 1996-06-07 |
Family
ID=18049864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6314152A Pending JPH08148430A (ja) | 1994-11-24 | 1994-11-24 | 多結晶半導体薄膜の作成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6025217A (ja) |
| JP (1) | JPH08148430A (ja) |
| KR (1) | KR100385693B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285896A (ja) * | 2004-03-29 | 2005-10-13 | Japan Steel Works Ltd:The | 照射距離自動調整方法及びその装置 |
| WO2008132862A1 (ja) * | 2007-04-25 | 2008-11-06 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3349355B2 (ja) * | 1996-08-19 | 2002-11-25 | 三洋電機株式会社 | 半導体膜のレーザーアニール方法 |
| KR20010033202A (ko) * | 1997-12-17 | 2001-04-25 | 모리시타 요이찌 | 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 |
| JP4366732B2 (ja) * | 1998-09-30 | 2009-11-18 | ソニー株式会社 | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
| TW457553B (en) | 1999-01-08 | 2001-10-01 | Sony Corp | Process for producing thin film semiconductor device and laser irradiation apparatus |
| US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
| US6359325B1 (en) * | 2000-03-14 | 2002-03-19 | International Business Machines Corporation | Method of forming nano-scale structures from polycrystalline materials and nano-scale structures formed thereby |
| US6635541B1 (en) * | 2000-09-11 | 2003-10-21 | Ultratech Stepper, Inc. | Method for annealing using partial absorber layer exposed to radiant energy and article made with partial absorber layer |
| US20020060322A1 (en) * | 2000-11-20 | 2002-05-23 | Hiroshi Tanabe | Thin film transistor having high mobility and high on-current and method for manufacturing the same |
| TW574448B (en) * | 2002-09-24 | 2004-02-01 | Au Optronics Corp | Method for fabricating a polysilicon layer |
| US20040084679A1 (en) * | 2002-10-30 | 2004-05-06 | Sharp Kabushiki Kaisha | Semiconductor devices and methods of manufacture thereof |
| KR100749010B1 (ko) * | 2005-12-26 | 2007-08-13 | (주)포인트엔지니어링 | 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 |
| CN102969250B (zh) * | 2012-11-22 | 2015-08-19 | 京东方科技集团股份有限公司 | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 |
| CN105097666B (zh) * | 2015-06-15 | 2017-12-01 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
| JP2689596B2 (ja) * | 1989-04-25 | 1997-12-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2973492B2 (ja) * | 1990-08-22 | 1999-11-08 | ソニー株式会社 | 半導体薄膜の結晶化方法 |
| US5365875A (en) * | 1991-03-25 | 1994-11-22 | Fuji Xerox Co., Ltd. | Semiconductor element manufacturing method |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| KR100255689B1 (ko) * | 1993-05-27 | 2000-05-01 | 윤종용 | 반도체 레이져 소자 및 그 제조방법 |
| US5529951A (en) * | 1993-11-02 | 1996-06-25 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation |
-
1994
- 1994-11-24 JP JP6314152A patent/JPH08148430A/ja active Pending
-
1995
- 1995-11-21 US US08/561,246 patent/US6025217A/en not_active Expired - Lifetime
- 1995-11-22 KR KR1019950042777A patent/KR100385693B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285896A (ja) * | 2004-03-29 | 2005-10-13 | Japan Steel Works Ltd:The | 照射距離自動調整方法及びその装置 |
| WO2008132862A1 (ja) * | 2007-04-25 | 2008-11-06 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
| JPWO2008132862A1 (ja) * | 2007-04-25 | 2010-07-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US8575614B2 (en) | 2007-04-25 | 2013-11-05 | Sharp Kabushiki Kaisha | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100385693B1 (ko) | 2003-08-21 |
| KR960019604A (ko) | 1996-06-17 |
| US6025217A (en) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326654B2 (ja) | 表示用半導体チップの製造方法 | |
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| KR100203823B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
| EP0886319A2 (en) | Method for making a thin film transistor | |
| US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| JPH08148430A (ja) | 多結晶半導体薄膜の作成方法 | |
| JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
| JP2000243970A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| JP2507464B2 (ja) | 半導体装置の製造方法 | |
| JP3402030B2 (ja) | 薄膜半導体装置製造方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| KR20050100805A (ko) | 레이저 마스크 및 이를 이용한 결정화방법 | |
| CN100392803C (zh) | 结晶方法及其装置 | |
| JP3284899B2 (ja) | 半導体素子及びその製造方法 | |
| JP2002083768A (ja) | 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置 | |
| JP2005026705A (ja) | 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JP3048829B2 (ja) | 半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| KR20030015618A (ko) | 결정질 실리콘의 제조방법 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| JP2001093854A (ja) | 多結晶膜の製造方法および半導体装置の製造方法 | |
| CN1822334A (zh) | 多晶硅薄膜晶体管的制作方法 |