JP2003092262A - 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 - Google Patents
多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法Info
- Publication number
- JP2003092262A JP2003092262A JP2002215567A JP2002215567A JP2003092262A JP 2003092262 A JP2003092262 A JP 2003092262A JP 2002215567 A JP2002215567 A JP 2002215567A JP 2002215567 A JP2002215567 A JP 2002215567A JP 2003092262 A JP2003092262 A JP 2003092262A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- slit
- thin film
- regions
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 多結晶シリコンのグレーン大きさを均一に形
成することができる多結晶化用マスク及びこれを利用し
た薄膜トランジスタの製造方法を提供、さらに、電子移
動度を等方的に均一に有する多結晶シリコンを形成する
ための多結晶化用マスク及びこれを利用した薄膜トラン
ジスタの製造方法を提供する。 【解決手段】 多結晶化用マスクには縦方向に形成され
ているスリットパターンが横方向に多数配列されている
第１及び第２垂直スリット領域と横方向に形成されてい
るスリットパターンが縦方向に多数配列されている第３
及び第４水平スリット領域を有する。この時、第１垂直
スリット領域のスリットパターンと第２垂直スリット領
域のスリットパターンとはスリットパターンの間の間隔
と同じだけ離れるように配置されており、第３水平スリ
ット領域のスリットパターンと第４水平スリット領域の
スリットパターンもやはりこれらの間の間隔だけ食い違
うように配置されている。
成することができる多結晶化用マスク及びこれを利用し
た薄膜トランジスタの製造方法を提供、さらに、電子移
動度を等方的に均一に有する多結晶シリコンを形成する
ための多結晶化用マスク及びこれを利用した薄膜トラン
ジスタの製造方法を提供する。 【解決手段】 多結晶化用マスクには縦方向に形成され
ているスリットパターンが横方向に多数配列されている
第１及び第２垂直スリット領域と横方向に形成されてい
るスリットパターンが縦方向に多数配列されている第３
及び第４水平スリット領域を有する。この時、第１垂直
スリット領域のスリットパターンと第２垂直スリット領
域のスリットパターンとはスリットパターンの間の間隔
と同じだけ離れるように配置されており、第３水平スリ
ット領域のスリットパターンと第４水平スリット領域の
スリットパターンもやはりこれらの間の間隔だけ食い違
うように配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は多結晶化用マスク及
びこれを利用した多結晶薄膜トランジスタの製造方法に
関し、特に液晶表示装置に適用できるように、非晶質シ
リコンを多結晶シリコンとして結晶化するための多結晶
化用マスク及びこれを利用した多結晶薄膜トランジスタ
の製造方法に関する。
びこれを利用した多結晶薄膜トランジスタの製造方法に
関し、特に液晶表示装置に適用できるように、非晶質シ
リコンを多結晶シリコンとして結晶化するための多結晶
化用マスク及びこれを利用した多結晶薄膜トランジスタ
の製造方法に関する。
【０００２】
【従来の技術】一般に液晶表示装置は、電極が形成され
ている２枚の基板及びその間に注入されている液晶物質
を含んでいる。、二つの基板は、端部に印刷されており
液晶物質を封じ込める封印材で結合されており、二つの
基板の間に散布されている間隔材により支持されてい
る。
ている２枚の基板及びその間に注入されている液晶物質
を含んでいる。、二つの基板は、端部に印刷されており
液晶物質を封じ込める封印材で結合されており、二つの
基板の間に散布されている間隔材により支持されてい
る。
【０００３】このような液晶表示装置は二つの基板の間
に注入されている異方性誘電率を有する液晶物質に電極
を利用して電界を印加し、この電界の強さを調節して基
板を透過する光の量を調節することによって画像を表示
する装置である。この時、電極に伝達される信号を制御
するために薄膜トランジスタを使用する。
に注入されている異方性誘電率を有する液晶物質に電極
を利用して電界を印加し、この電界の強さを調節して基
板を透過する光の量を調節することによって画像を表示
する装置である。この時、電極に伝達される信号を制御
するために薄膜トランジスタを使用する。
【０００４】液晶表示装置に用いられる最も一般的な薄
膜トランジスタは非晶質シリコンを半導体層として使用
する。
膜トランジスタは非晶質シリコンを半導体層として使用
する。
【０００５】このような非晶質シリコン薄膜トランジス
タは０．５乃至１ｃｍ2/Ｖｓｅｃ程度の移動度を有し、
液晶表示装置の画素スイッチング素子としては使用が可
能であるが、移動度が小さいので液晶パネル上に直接駆
動回路を形成することが困難であるという短所を持って
いる。
タは０．５乃至１ｃｍ2/Ｖｓｅｃ程度の移動度を有し、
液晶表示装置の画素スイッチング素子としては使用が可
能であるが、移動度が小さいので液晶パネル上に直接駆
動回路を形成することが困難であるという短所を持って
いる。
【０００６】このような問題点を克服するために、電子
移動度が２０乃至１５０ｃｍ2/Ｖｓｅｃ程度になる多結
晶シリコンを半導体層として使用する多結晶シリコン薄
膜トランジスタ液晶表示装置が開発され、多結晶シリコ
ン薄膜トランジスタを用いた駆動回路を液晶パネルに内
蔵するチップインガラス（Chip In Glass）を実現でき
るようになった。
移動度が２０乃至１５０ｃｍ2/Ｖｓｅｃ程度になる多結
晶シリコンを半導体層として使用する多結晶シリコン薄
膜トランジスタ液晶表示装置が開発され、多結晶シリコ
ン薄膜トランジスタを用いた駆動回路を液晶パネルに内
蔵するチップインガラス（Chip In Glass）を実現でき
るようになった。
【０００７】ところで、多結晶シリコンの薄膜を形成す
る技術としては、基板の上部に直接多結晶シリコンを高
温で蒸着する方法、非晶質シリコンを積層し６００℃程
度の高温で結晶化する固形状結晶化方法、非晶質シリコ
ンを積層しレーザーなどを利用して局部的に熱処理する
方法などが開発された。しかし、このような方法は高温
工程が要求されるため、液晶パネル用ガラス基板に悪影
響を与えるという難しさがあり、不均一な結晶粒径によ
って薄膜トランジスタの間の電気的な特性に対する均一
度を低下させるなどの短所を持っている。
る技術としては、基板の上部に直接多結晶シリコンを高
温で蒸着する方法、非晶質シリコンを積層し６００℃程
度の高温で結晶化する固形状結晶化方法、非晶質シリコ
ンを積層しレーザーなどを利用して局部的に熱処理する
方法などが開発された。しかし、このような方法は高温
工程が要求されるため、液晶パネル用ガラス基板に悪影
響を与えるという難しさがあり、不均一な結晶粒径によ
って薄膜トランジスタの間の電気的な特性に対する均一
度を低下させるなどの短所を持っている。
【０００８】このような問題点を解決するために結晶粒
系の分布を人為的に調節することができる順次的側面固
形状結晶（sequential lateral solidification）工程
（例えばＵＳ Ｐａｔ．６１７７３０１、６２７４８８
８号）が開発された。これは多結晶シリコンのグレーン
が、レーザービームを照射され溶解した液状領域とレー
ザーが照射されていない固形状領域との境界で、その境
界面に対して直交する方向に成長するという事実を利用
した技術である。この時、レーザービームはスリット模
様を有するマスクの透過領域を通過し、照らされた非晶
質シリコンを完全に溶解する。このため、非晶質シリコ
ン層にはスリット模様の液状領域が形成される。次に、
液状の非晶質シリコンは冷却されながら結晶化が進行す
るが、結晶は、レーザーが照射されていない固形状領域
との境界からその境界面に対して直交する方向に成長す
る。通常、グレーンの成長は液状領域の両端から始まっ
て中央部に進むので、中央で互いに会えば停止するよう
になる。このような工程はマスクのスリットパターンを
グレーンの成長方向に移動させながら進行することによ
り、順次的側面固形状結晶が全領域にわたって進行す
る。この時、グレーンの大きさはスリットパターンの幅
と同程度まで成長する。このためにグレーンの成長方向
に対して直交する方向に形成されたスリットパターン
は、隣接する二つ以上の透過領域がスリットパターンの
幅と同程度の距離を隔てて配置されている。順次的側面
固形状結晶工程は、このようなスリットパターンを含む
マスクをスリットパターンが形成された方向、つまりス
リットの幅方向に移動しながら実施される。このように
マスクを一方向に移動しながら紫外線を照射して順次的
固形状結晶工程を進行することをスキャニング段階と定
義する。しかしながら、このような従来の技術による多
結晶シリコン層では、マスクの境界部分におけるグレー
ンの大きさが他の部分に比べて非常に不均一に形成され
る。また、グレーンの成長方向にだけマスクのスリット
を移動し、順次的側面固形状結晶工程を進行する場合に
グレーンの成長方向には数μｍ程度の結晶粒子を得るこ
とができるが、グレーンの成長方向に対して直交する方
向には数千Å程度の小さい結晶粒子が形成される。この
ような結晶粒子の異方性は薄膜トランジスタの特性を異
方性のあるものにする。つまり、グレーンの成長方向と
これに直角の方向に対する薄膜トランジスタの電子移動
度には大きな差が発生し、これは液晶パネルの上部に薄
膜トランジスタを形成する時、薄膜トランジスタを一方
向に配列しなければならない設計上の難しさを生じる。
系の分布を人為的に調節することができる順次的側面固
形状結晶（sequential lateral solidification）工程
（例えばＵＳ Ｐａｔ．６１７７３０１、６２７４８８
８号）が開発された。これは多結晶シリコンのグレーン
が、レーザービームを照射され溶解した液状領域とレー
ザーが照射されていない固形状領域との境界で、その境
界面に対して直交する方向に成長するという事実を利用
した技術である。この時、レーザービームはスリット模
様を有するマスクの透過領域を通過し、照らされた非晶
質シリコンを完全に溶解する。このため、非晶質シリコ
ン層にはスリット模様の液状領域が形成される。次に、
液状の非晶質シリコンは冷却されながら結晶化が進行す
るが、結晶は、レーザーが照射されていない固形状領域
との境界からその境界面に対して直交する方向に成長す
る。通常、グレーンの成長は液状領域の両端から始まっ
て中央部に進むので、中央で互いに会えば停止するよう
になる。このような工程はマスクのスリットパターンを
グレーンの成長方向に移動させながら進行することによ
り、順次的側面固形状結晶が全領域にわたって進行す
る。この時、グレーンの大きさはスリットパターンの幅
と同程度まで成長する。このためにグレーンの成長方向
に対して直交する方向に形成されたスリットパターン
は、隣接する二つ以上の透過領域がスリットパターンの
幅と同程度の距離を隔てて配置されている。順次的側面
固形状結晶工程は、このようなスリットパターンを含む
マスクをスリットパターンが形成された方向、つまりス
リットの幅方向に移動しながら実施される。このように
マスクを一方向に移動しながら紫外線を照射して順次的
固形状結晶工程を進行することをスキャニング段階と定
義する。しかしながら、このような従来の技術による多
結晶シリコン層では、マスクの境界部分におけるグレー
ンの大きさが他の部分に比べて非常に不均一に形成され
る。また、グレーンの成長方向にだけマスクのスリット
を移動し、順次的側面固形状結晶工程を進行する場合に
グレーンの成長方向には数μｍ程度の結晶粒子を得るこ
とができるが、グレーンの成長方向に対して直交する方
向には数千Å程度の小さい結晶粒子が形成される。この
ような結晶粒子の異方性は薄膜トランジスタの特性を異
方性のあるものにする。つまり、グレーンの成長方向と
これに直角の方向に対する薄膜トランジスタの電子移動
度には大きな差が発生し、これは液晶パネルの上部に薄
膜トランジスタを形成する時、薄膜トランジスタを一方
向に配列しなければならない設計上の難しさを生じる。
【０００９】
【発明が解決しようとする課題】本発明の目的は、多結
晶シリコンのグレーンの大きさを均一に形成することが
できる多結晶化用マスク及びこれを利用した薄膜トラン
ジスタの製造方法を提供することにある。
晶シリコンのグレーンの大きさを均一に形成することが
できる多結晶化用マスク及びこれを利用した薄膜トラン
ジスタの製造方法を提供することにある。
【００１０】本発明の他の目的は、電子移動度が等方的
でありかつ均一に有する多結晶シリコンを非晶質シリコ
ンから形成するための多結晶化用マスク及びこれを利用
した薄膜トランジスタの製造方法を提供することにあ
る。
でありかつ均一に有する多結晶シリコンを非晶質シリコ
ンから形成するための多結晶化用マスク及びこれを利用
した薄膜トランジスタの製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】前記のような課題を解決
するために、本発明では、非晶質シリコンを多結晶シリ
コンとして結晶化するために用いる多結晶化用マスクに
グレーンの成長方向と直交する方向に長いスリットパタ
ーンを形成し、マスクをグレーン成長方向に移動させ
て、広い範囲を多結晶させる。
するために、本発明では、非晶質シリコンを多結晶シリ
コンとして結晶化するために用いる多結晶化用マスクに
グレーンの成長方向と直交する方向に長いスリットパタ
ーンを形成し、マスクをグレーン成長方向に移動させ
て、広い範囲を多結晶させる。
【００１２】また、レーザービームの透過領域を定義す
るスリットパターンは多結晶シリコンのグレーンが少な
くとも二つ以上の方向に対して等方的に成長するように
少なくとも二つ以上の領域で第１方向と第１方向に直交
する第２方向に配列されている。
るスリットパターンは多結晶シリコンのグレーンが少な
くとも二つ以上の方向に対して等方的に成長するように
少なくとも二つ以上の領域で第１方向と第１方向に直交
する第２方向に配列されている。
【００１３】この時、二つ以上の領域で第１及び第２方
向に配列されているスリットパターンは互いに交差する
ように配置されているのが好ましく、第１及び第２方向
に配列されている領域は各々二つで構成することも可能
である。この時、第１及び第２方向に配列されているス
リットパターンはスリットパターンの間の間隔と同程度
交差するように配置されているのが好ましい。
向に配列されているスリットパターンは互いに交差する
ように配置されているのが好ましく、第１及び第２方向
に配列されている領域は各々二つで構成することも可能
である。この時、第１及び第２方向に配列されているス
リットパターンはスリットパターンの間の間隔と同程度
交差するように配置されているのが好ましい。
【００１４】これを利用した本発明による薄膜トランジ
スタの製造方法では、まず、絶縁基板の上部に非晶質シ
リコン薄膜を形成した後、透過領域を定義するスリット
パターンが少なくとも二つ以上の領域で第１方向と第１
方向に直交する第２方向に配列されている多結晶化用マ
スクを利用した順次的側面固形状結晶工程によって非晶
質シリコン薄膜を結晶化し半導体層を形成する。次に、
半導体層を覆うゲート絶縁膜を形成し、半導体層のゲー
ト絶縁膜の上部にゲート電極を形成する。次に、半導体
層に不純物を注入してソース及びドレーン領域を形成
し、ゲート電極を覆う層間絶縁膜を形成した後、ゲート
絶縁膜または層間絶縁膜をエッチングしてソース及びド
レーン領域を露出する接触孔を各々形成する。次に、接
触孔を通じてソース及びドレーン電極と各々連結される
ソース及びドレーン電極を各々形成する、
スタの製造方法では、まず、絶縁基板の上部に非晶質シ
リコン薄膜を形成した後、透過領域を定義するスリット
パターンが少なくとも二つ以上の領域で第１方向と第１
方向に直交する第２方向に配列されている多結晶化用マ
スクを利用した順次的側面固形状結晶工程によって非晶
質シリコン薄膜を結晶化し半導体層を形成する。次に、
半導体層を覆うゲート絶縁膜を形成し、半導体層のゲー
ト絶縁膜の上部にゲート電極を形成する。次に、半導体
層に不純物を注入してソース及びドレーン領域を形成
し、ゲート電極を覆う層間絶縁膜を形成した後、ゲート
絶縁膜または層間絶縁膜をエッチングしてソース及びド
レーン領域を露出する接触孔を各々形成する。次に、接
触孔を通じてソース及びドレーン電極と各々連結される
ソース及びドレーン電極を各々形成する、
【００１５】この時、ドレーン電極と連結される画素電
極を形成することができ、画素電極は透明な導電物質ま
たは反射率を有する導電物質で形成するのが好ましい。
極を形成することができ、画素電極は透明な導電物質ま
たは反射率を有する導電物質で形成するのが好ましい。
【００１６】以下、添付した図面を参考として本発明の
実施例による多結晶化用マスク及びこれを利用した薄膜
トランジスタの製造方法について本発明の属する技術分
野における通常の知識を有する者が容易に実施できるよ
うに詳細に説明する。
実施例による多結晶化用マスク及びこれを利用した薄膜
トランジスタの製造方法について本発明の属する技術分
野における通常の知識を有する者が容易に実施できるよ
うに詳細に説明する。
【００１７】図１はレーザビームを照射して非晶質シリ
コンを多結晶シリコンに結晶化する順次的側面固形状結
晶工程を概略的に示した概略図であり、２Ａ乃至図２Ｂ
は順次的側面固形状結晶工程によって非晶質シリコンが
多結晶シリコンに結晶化される過程で多結晶シリコンの
微細構造を示した図面である。
コンを多結晶シリコンに結晶化する順次的側面固形状結
晶工程を概略的に示した概略図であり、２Ａ乃至図２Ｂ
は順次的側面固形状結晶工程によって非晶質シリコンが
多結晶シリコンに結晶化される過程で多結晶シリコンの
微細構造を示した図面である。
【００１８】図１のように、順次的側面固形状結晶工程
はスリットパターンで形成されている透過領域３１０を
有するマスク３００を利用してレーザービームを照射
し、絶縁基板の上部に形成されている非晶質シリコン層
２００を局部的に完全に溶解して透過領域３１０に対応
する非晶質シリコン層２００に液状領域２１０を形成す
る。この時、多結晶シリコンのグレーンはレーザーが照
射された液状領域２１０とレーザーが照射されていない
固形状領域２２０の境界でその境界面に対して直交する
方向に成長する。グレーンの成長は液状領域の中央で互
いに会うと止み、マスクのスリットパターンをグレーン
の成長方向に移動しながらレーザービームを照射する
と、移動の後部は冷却され、前方は加熱されるので、グ
レーンの成長は移動の後部にて継続して進行し、所望の
程度の様々な粒子サイズを決定することができる。図２
Ａはスリットパターンが横方向に形成されているマスク
を利用して順次的側面固形状結晶工程を進行した場合の
多結晶シリコンのグレーン構造を示したものであって、
グレーンはスリットパターンに対して直角、すなわち、
縦方向に成長したことが分かる。図２Ｂはスリットパタ
ーンが縦方向に形成されているマスクを利用して順次的
側面固形状結晶工程を進行した場合の多結晶シリコンの
グレーン構造を示した図面であって、グレーンはスリッ
トパターンに対して横方向に成長したことが分かる。こ
こで、図２Ａ及び図２Ｂのように、横方向または縦方向
に形成されているスリットパターンを有するマスクを利
用してグレーンの大きさをスリットパターンの幅と同程
度に成長させるためには、照射領域を定義するスリット
パターンをグレーンの成長方向にスリットパターンの幅
と同程度交差するように配置し、マスクが移動する時、
非晶質シリコン層に連続的に紫外線を照射する。この
時、連続するスキャニング段階を変更するためにマスク
を移動する時、互いに隣接するスキャニング段階で照射
領域が誤整列されることを防止するために、マスクのス
リットパターンの端部は前のスキャニング段階での照射
領域に重なるようにマスクを配置しなければならない。
しかし、スリットパターンの形成方向とマスクの進行方
向とが同一な場合には、グレーンの境界がマスクの進行
方向に形成され、マスクの端部に対応する多結晶シリコ
ン層にはグレーンの境界が不規則に形成されるため、薄
膜トランジスタの特性を低下させる要因として作用す
る。このような問題を解決するために本発明では、単位
スキャニング段階でマスクが移動する方向に対して直交
する方向に形成されているスリットパターンを有するマ
スクを提供する。これについて図面を参照して具体的に
説明する。
はスリットパターンで形成されている透過領域３１０を
有するマスク３００を利用してレーザービームを照射
し、絶縁基板の上部に形成されている非晶質シリコン層
２００を局部的に完全に溶解して透過領域３１０に対応
する非晶質シリコン層２００に液状領域２１０を形成す
る。この時、多結晶シリコンのグレーンはレーザーが照
射された液状領域２１０とレーザーが照射されていない
固形状領域２２０の境界でその境界面に対して直交する
方向に成長する。グレーンの成長は液状領域の中央で互
いに会うと止み、マスクのスリットパターンをグレーン
の成長方向に移動しながらレーザービームを照射する
と、移動の後部は冷却され、前方は加熱されるので、グ
レーンの成長は移動の後部にて継続して進行し、所望の
程度の様々な粒子サイズを決定することができる。図２
Ａはスリットパターンが横方向に形成されているマスク
を利用して順次的側面固形状結晶工程を進行した場合の
多結晶シリコンのグレーン構造を示したものであって、
グレーンはスリットパターンに対して直角、すなわち、
縦方向に成長したことが分かる。図２Ｂはスリットパタ
ーンが縦方向に形成されているマスクを利用して順次的
側面固形状結晶工程を進行した場合の多結晶シリコンの
グレーン構造を示した図面であって、グレーンはスリッ
トパターンに対して横方向に成長したことが分かる。こ
こで、図２Ａ及び図２Ｂのように、横方向または縦方向
に形成されているスリットパターンを有するマスクを利
用してグレーンの大きさをスリットパターンの幅と同程
度に成長させるためには、照射領域を定義するスリット
パターンをグレーンの成長方向にスリットパターンの幅
と同程度交差するように配置し、マスクが移動する時、
非晶質シリコン層に連続的に紫外線を照射する。この
時、連続するスキャニング段階を変更するためにマスク
を移動する時、互いに隣接するスキャニング段階で照射
領域が誤整列されることを防止するために、マスクのス
リットパターンの端部は前のスキャニング段階での照射
領域に重なるようにマスクを配置しなければならない。
しかし、スリットパターンの形成方向とマスクの進行方
向とが同一な場合には、グレーンの境界がマスクの進行
方向に形成され、マスクの端部に対応する多結晶シリコ
ン層にはグレーンの境界が不規則に形成されるため、薄
膜トランジスタの特性を低下させる要因として作用す
る。このような問題を解決するために本発明では、単位
スキャニング段階でマスクが移動する方向に対して直交
する方向に形成されているスリットパターンを有するマ
スクを提供する。これについて図面を参照して具体的に
説明する。
【００１９】図３Ａは、本発明の第１実施例による非晶
質シリコンを多結晶シリコンに結晶化するための多結晶
化用マスクの構造を示した平面図であり、図３Ｂは、本
発明の第１実施例による多結晶化用マスクを利用した順
次的側面固形状結晶工程によって結晶化された多結晶シ
リコンの微細構造を示した図面である。
質シリコンを多結晶シリコンに結晶化するための多結晶
化用マスクの構造を示した平面図であり、図３Ｂは、本
発明の第１実施例による多結晶化用マスクを利用した順
次的側面固形状結晶工程によって結晶化された多結晶シ
リコンの微細構造を示した図面である。
【００２０】まず、図３Ａのように、本発明の第１実施
例による多結晶化用マスクは第１及び第２垂直スリット
領域１０１、１０２を有する。この時、第１及び第２垂
直スリット領域１０１、１０２に形成されているスリッ
トパターン１１、１２は全て縦方向に形成されており、
各領域１０１、１０２で均一に同一な間隔で配列されて
いる二つの領域１０１、１０２のスリットパターン１
１、１２は互いに一ピッチ離間して配置されている。
例による多結晶化用マスクは第１及び第２垂直スリット
領域１０１、１０２を有する。この時、第１及び第２垂
直スリット領域１０１、１０２に形成されているスリッ
トパターン１１、１２は全て縦方向に形成されており、
各領域１０１、１０２で均一に同一な間隔で配列されて
いる二つの領域１０１、１０２のスリットパターン１
１、１２は互いに一ピッチ離間して配置されている。
【００２１】このような本発明の第１実施例による多結
晶化用マスクは、順次的側面固形状結晶工程を利用した
スキャニング段階でスリットパターン１１、１２が形成
されている方向に対して直交する方向に、つまり、横方
向に移動する。すると、多結晶シリコンのグレーンは、
レーザーが照射された液状領域とレーザーが照射されて
いない固形状領域の境界で、その境界面に対して直交す
る方向に成長し、図３Ｂのようにグレーンはスリットパ
ターン１１、１２の形成方向に対して直交する方向に形
成され、グレーンの境界（Ｇ）は縦方向に形成される。
つまり、本発明の第１実施例のように、スリットパター
ン１１、１２をスキャニング段階でのマスク移動方向に
対して直交する方向に形成すればグレーンの境界（Ｇ）
の境界又はスリットパターン１１、１２形成方向もマス
クの移動方向に対して直交する方向に形成される。する
と、続くその次のスキャニング段階を実施するためにマ
スクを移動する時、マスクの端部を重ねて紫外線を照射
し多結晶シリコンを結晶化しても、互いに異なるスキャ
ニング段階で形成されたグレーンの境界は図３Ｂのよう
に互いに重なることなく形成されるだけであり、グレー
ンの境界は同一の間隔で均一に形成される。したがっ
て、チャンネル領域（Ｃ）をどの位置に設定しても同一
の幅のチャンネル領域（Ｃ）では同一な数のグレーン境
界を含むこととなり均一な薄膜トランジスタ特性を得る
ことができる。また、スリットパターン１１、１２を縦
方向に形成してスリットパターン１１、１２の角部を最
小化することによって多結晶シリコンの結晶化をより均
一にすることができる。
晶化用マスクは、順次的側面固形状結晶工程を利用した
スキャニング段階でスリットパターン１１、１２が形成
されている方向に対して直交する方向に、つまり、横方
向に移動する。すると、多結晶シリコンのグレーンは、
レーザーが照射された液状領域とレーザーが照射されて
いない固形状領域の境界で、その境界面に対して直交す
る方向に成長し、図３Ｂのようにグレーンはスリットパ
ターン１１、１２の形成方向に対して直交する方向に形
成され、グレーンの境界（Ｇ）は縦方向に形成される。
つまり、本発明の第１実施例のように、スリットパター
ン１１、１２をスキャニング段階でのマスク移動方向に
対して直交する方向に形成すればグレーンの境界（Ｇ）
の境界又はスリットパターン１１、１２形成方向もマス
クの移動方向に対して直交する方向に形成される。する
と、続くその次のスキャニング段階を実施するためにマ
スクを移動する時、マスクの端部を重ねて紫外線を照射
し多結晶シリコンを結晶化しても、互いに異なるスキャ
ニング段階で形成されたグレーンの境界は図３Ｂのよう
に互いに重なることなく形成されるだけであり、グレー
ンの境界は同一の間隔で均一に形成される。したがっ
て、チャンネル領域（Ｃ）をどの位置に設定しても同一
の幅のチャンネル領域（Ｃ）では同一な数のグレーン境
界を含むこととなり均一な薄膜トランジスタ特性を得る
ことができる。また、スリットパターン１１、１２を縦
方向に形成してスリットパターン１１、１２の角部を最
小化することによって多結晶シリコンの結晶化をより均
一にすることができる。
【００２２】本発明の第１実施例で多結晶化用マスクに
は二つの領域にだけ分離してスリットパターンを形成し
たが、二つ以上にスリットパターン領域を多数分離する
こともできる。
は二つの領域にだけ分離してスリットパターンを形成し
たが、二つ以上にスリットパターン領域を多数分離する
こともできる。
【００２３】一方、図２Ａ及び図２Ｂのように、グレー
ンを縦及び横のうち一つの方向にだけグレーンを成長さ
せた多結晶シリコンで薄膜トランジスタの半導体層を形
成する場合には、半導体層の電子移動度がグレーンの成
長方向によって異なる。このような問題点を解決するた
めに本発明の第２実施例では、横方向のスリットパター
ンと縦方向のスリットパターンとを利用して順次的側面
固形状結晶工程を進行し、横及び縦方向に対して等方的
にグレーンを成長させる。これについて図面を参照して
具体的に説明する。
ンを縦及び横のうち一つの方向にだけグレーンを成長さ
せた多結晶シリコンで薄膜トランジスタの半導体層を形
成する場合には、半導体層の電子移動度がグレーンの成
長方向によって異なる。このような問題点を解決するた
めに本発明の第２実施例では、横方向のスリットパター
ンと縦方向のスリットパターンとを利用して順次的側面
固形状結晶工程を進行し、横及び縦方向に対して等方的
にグレーンを成長させる。これについて図面を参照して
具体的に説明する。
【００２４】図４Ａは本発明の第２実施例による非晶質
シリコンを多結晶シリコンとして結晶化するための多結
晶化用マスクの構造を示した平面図であり、図４Ｂは本
発明の第２実施例による多結晶化用マスクを利用した順
次的側面固形状結晶工程によって結晶化された多結晶シ
リコンの微細構造を示した図面である。
シリコンを多結晶シリコンとして結晶化するための多結
晶化用マスクの構造を示した平面図であり、図４Ｂは本
発明の第２実施例による多結晶化用マスクを利用した順
次的側面固形状結晶工程によって結晶化された多結晶シ
リコンの微細構造を示した図面である。
【００２５】まず、横方向のスリットパターンと縦方向
のスリットパターンとを共に有する多結晶化用マスクの
構造について詳細に説明する。
のスリットパターンとを共に有する多結晶化用マスクの
構造について詳細に説明する。
【００２６】図４Ａのように、横幅ｄの大領域を横幅
（ｄ／４）の中領域４個に分け、左側の中領域２個を、
更に、横幅（ｄ／４Ｎ）の小領域に分割し、小領域を１
個おきにスリット化する。従って、本実施例による多結
晶化用マスクには縦方向に形成されているスリットパタ
ーン１１、１２が横方向に複数配列されている第１及び
第２垂直スリット領域１０１、１０２と、これらと同じ
幅の小領域が横方向に形成されている第３及び第４水平
スリット領域１０３、１０４にスリットパターン１３、
１４が縦方向に複数配列されている。
（ｄ／４）の中領域４個に分け、左側の中領域２個を、
更に、横幅（ｄ／４Ｎ）の小領域に分割し、小領域を１
個おきにスリット化する。従って、本実施例による多結
晶化用マスクには縦方向に形成されているスリットパタ
ーン１１、１２が横方向に複数配列されている第１及び
第２垂直スリット領域１０１、１０２と、これらと同じ
幅の小領域が横方向に形成されている第３及び第４水平
スリット領域１０３、１０４にスリットパターン１３、
１４が縦方向に複数配列されている。
【００２７】この時、第１垂直スリット領域１０１の左
端小領域をスリットパターン１１とすれば第２垂直スリ
ット領域１０２の右端小領域は非スリットとなり、第３
水平スリット領域１０３のスリットパターン１３と第４
水平スリット領域１０４のスリットパターン１４は、第
３水平スリット領域のスリットの右隣りが第４水平スリ
ット領域の非スリット、また非スリットの右隣りがスリ
ットとなっている。
端小領域をスリットパターン１１とすれば第２垂直スリ
ット領域１０２の右端小領域は非スリットとなり、第３
水平スリット領域１０３のスリットパターン１３と第４
水平スリット領域１０４のスリットパターン１４は、第
３水平スリット領域のスリットの右隣りが第４水平スリ
ット領域の非スリット、また非スリットの右隣りがスリ
ットとなっている。
【００２８】このような本発明の実施例によるマスクを
ｄ/４だけ横移動しながらレーザビームを照射して順次
的側面固形状結晶工程を進行すると、第１及び第２垂直
スリット領域１０１、１０２のスリットパターン１１、
１２による照射が互いに重ならないように配置されてい
て、グレーンは横方向に成長する。
ｄ/４だけ横移動しながらレーザビームを照射して順次
的側面固形状結晶工程を進行すると、第１及び第２垂直
スリット領域１０１、１０２のスリットパターン１１、
１２による照射が互いに重ならないように配置されてい
て、グレーンは横方向に成長する。
【００２９】また、第３及び第４水平スリット領域１０
３、１０４のスリットパターン１３、１４による照射が
互いに重ならないように配置されているため、グレーン
は縦方向に成長して横及び縦方向に対して等方的に大き
さを有するグレーンを成長させることができる。
３、１０４のスリットパターン１３、１４による照射が
互いに重ならないように配置されているため、グレーン
は縦方向に成長して横及び縦方向に対して等方的に大き
さを有するグレーンを成長させることができる。
【００３０】したがって、このようなマスクを利用して
非晶質シリコンを多結晶シリコンを結晶化することによ
って多結晶シリコンからなる半導体層を有する薄膜トラ
ンジスタは縦方向及び横方向に対して等方的な電子移動
度を有することができるので、液晶パネルの上部に薄膜
トランジスタを形成する時、薄膜トランジスタを様々な
方向に配列しても薄膜トランジスタの特性を均一に得る
ことができる。
非晶質シリコンを多結晶シリコンを結晶化することによ
って多結晶シリコンからなる半導体層を有する薄膜トラ
ンジスタは縦方向及び横方向に対して等方的な電子移動
度を有することができるので、液晶パネルの上部に薄膜
トランジスタを形成する時、薄膜トランジスタを様々な
方向に配列しても薄膜トランジスタの特性を均一に得る
ことができる。
【００３１】図４Ａでは、それぞれの方向に対して二回
のレーザービームを照射してグレーンを成長させること
ができるようにマスクを設計したが、それぞれのスリッ
トパターンを交差するように配置して垂直及び水平スリ
ット領域を各々ｎ等分して多数領域に形成することがで
きる。
のレーザービームを照射してグレーンを成長させること
ができるようにマスクを設計したが、それぞれのスリッ
トパターンを交差するように配置して垂直及び水平スリ
ット領域を各々ｎ等分して多数領域に形成することがで
きる。
【００３２】このような本発明の第２実施例による多結
晶化用マスクを利用して順次的側面固形状結晶工程を進
行する時には、まず、一方向のスリットパターンを利用
してグレーンを一方向に成長させた後、他の方向のスリ
ットパターンを利用してグレーンを成長させると、既に
一つのスリットパターンを１次レーザー照射によって成
長したグレーンが種結晶になって残りスリットパターン
を利用した２次レーザー照射では既に１次レーザー照射
でグレーンが成長した方向に対して直交する方向にグレ
ーンが成長するので、図４Ｂのように横方向及び縦方向
にそのグレーンが成長した微細構造を有する多結晶シリ
コンを形成することができる。
晶化用マスクを利用して順次的側面固形状結晶工程を進
行する時には、まず、一方向のスリットパターンを利用
してグレーンを一方向に成長させた後、他の方向のスリ
ットパターンを利用してグレーンを成長させると、既に
一つのスリットパターンを１次レーザー照射によって成
長したグレーンが種結晶になって残りスリットパターン
を利用した２次レーザー照射では既に１次レーザー照射
でグレーンが成長した方向に対して直交する方向にグレ
ーンが成長するので、図４Ｂのように横方向及び縦方向
にそのグレーンが成長した微細構造を有する多結晶シリ
コンを形成することができる。
【００３３】次に、このような本発明の第１及び第２実
施例による多結晶化用マスクを利用した薄膜トランジス
タの製造方法について説明する。
施例による多結晶化用マスクを利用した薄膜トランジス
タの製造方法について説明する。
【００３４】図５は本発明の実施例による多結晶シリコ
ン薄膜トランジスタの構造を示した断面図であり、図６
Ａ乃至図６Ｅは本発明の実施例による多結晶シリコン薄
膜トランジスタの製造方法をその工程順序によって示し
た断面図である。ここで、薄膜トランジスタは画素電極
を共に有する構造で例を挙げたが、本発明の薄膜トラン
ジスタの製造方法は液晶パネルの上部に駆動集積回路を
設計するための半導体素子の製造方法でも適用できる。
ン薄膜トランジスタの構造を示した断面図であり、図６
Ａ乃至図６Ｅは本発明の実施例による多結晶シリコン薄
膜トランジスタの製造方法をその工程順序によって示し
た断面図である。ここで、薄膜トランジスタは画素電極
を共に有する構造で例を挙げたが、本発明の薄膜トラン
ジスタの製造方法は液晶パネルの上部に駆動集積回路を
設計するための半導体素子の製造方法でも適用できる。
【００３５】図５のように、絶縁基板１０のチャンネル
領域２１とチャンネル領域２１を中心に両側に各々形成
されているソース及びドレーン領域２２、２３を有し、
多結晶シリコンからなる半導体層２０が形成されてい
る。ここで、ソース及びドレーン領域２２、２３はｎ形
またはｐ形の不純物がドーピングされており、シリサイ
ド層を含む構成とすることができる。基板１０の上部に
は半導体層２０を覆う酸化ケイ素（ＳｉＯ2）や窒化ケ
イ素（ＳｉＮx）からなるゲート絶縁膜３０が形成され
ており、チャンネル領域２１上部のゲート絶縁膜３０上
部にはゲート電極４０が形成されている。ゲート絶縁膜
３０の上部にはゲート電極４０を覆う層間絶縁膜５０が
形成されており、ゲート絶縁膜３０と層間絶縁膜５０は
半導体層２０のソース及びドレーン領域２２、２３を露
出する接触孔５２、５３を有している。層間絶縁膜５０
の上部には接触孔５２を通じてソース領域２２と連結さ
れているソース電極６２とゲート電極４０を中心にソー
ス電極６２と対向して接触孔５３を通じてドレーン領域
２３と連結されているドレーン電極６３が形成されてい
る。層間絶縁膜５０は保護絶縁膜７０で覆われており、
保護絶縁膜７０にはドレーン電極６３を露出する接触孔
７３が形成されており、保護絶縁膜７０の上部にはＩＴ
Ｏ（indium tin oxide）またはＩＺＯ（indium zinc ox
ide）または反射率を有するアルミニウムのような導電
物質からなる画素電極８０が形成されて接触孔７３を通
じドレーン電極６３と連結されている。
領域２１とチャンネル領域２１を中心に両側に各々形成
されているソース及びドレーン領域２２、２３を有し、
多結晶シリコンからなる半導体層２０が形成されてい
る。ここで、ソース及びドレーン領域２２、２３はｎ形
またはｐ形の不純物がドーピングされており、シリサイ
ド層を含む構成とすることができる。基板１０の上部に
は半導体層２０を覆う酸化ケイ素（ＳｉＯ2）や窒化ケ
イ素（ＳｉＮx）からなるゲート絶縁膜３０が形成され
ており、チャンネル領域２１上部のゲート絶縁膜３０上
部にはゲート電極４０が形成されている。ゲート絶縁膜
３０の上部にはゲート電極４０を覆う層間絶縁膜５０が
形成されており、ゲート絶縁膜３０と層間絶縁膜５０は
半導体層２０のソース及びドレーン領域２２、２３を露
出する接触孔５２、５３を有している。層間絶縁膜５０
の上部には接触孔５２を通じてソース領域２２と連結さ
れているソース電極６２とゲート電極４０を中心にソー
ス電極６２と対向して接触孔５３を通じてドレーン領域
２３と連結されているドレーン電極６３が形成されてい
る。層間絶縁膜５０は保護絶縁膜７０で覆われており、
保護絶縁膜７０にはドレーン電極６３を露出する接触孔
７３が形成されており、保護絶縁膜７０の上部にはＩＴ
Ｏ（indium tin oxide）またはＩＺＯ（indium zinc ox
ide）または反射率を有するアルミニウムのような導電
物質からなる画素電極８０が形成されて接触孔７３を通
じドレーン電極６３と連結されている。
【００３６】このような本発明の実施例による薄膜トラ
ンジスタの製造方法においては、まず図６Ａのように基
板１０の上部に非晶質シリコンを低圧化学気相蒸着また
はプラズマ化学気相蒸着またはスパッタリング方法で積
層して、非晶質シリコン薄膜２５を形成する。
ンジスタの製造方法においては、まず図６Ａのように基
板１０の上部に非晶質シリコンを低圧化学気相蒸着また
はプラズマ化学気相蒸着またはスパッタリング方法で積
層して、非晶質シリコン薄膜２５を形成する。
【００３７】次に、図６Ｂのように、任意の位置にチャ
ンネル領域を設定しても均一にグレーン境界を有したり
水平及び垂直方向に対して等方的にグレーンを成長させ
るために図３Ａまたは図４Ａで説明したように、マスク
の移動方向に対して直交する方向に形成されているスリ
ットパターンを有したり横方向のスリットパターンと直
交する方向のスリットパターンとを共に有する多結晶化
用マスクを利用して非晶質シリコン薄膜２５にレーザー
ビームを照射して液状領域を形成した後、グレーンを成
長させる順次的側面固形状結晶工程を進行して多結晶シ
リコンの半導体層２０を形成する。この時、図３Ａのよ
うな本発明の第１実施例によるマスクを利用して非晶質
シリコンを結晶化する場合には図３Ｂのようにどの位置
でも均一な間隔で形成されているグレーン境界を有する
半導体層２０を得ることができるため、特定の方向に対
してチャンネルを有する薄膜トランジスタに対する特性
を均一に確保できる。また、図４Ａでのように、本発明
の第２実施例によるマスクを利用して非晶質シリコンを
結晶化する場合には、薄膜トランジスタは縦及び横方向
に対して等方的な電子移動度を有することができるの
で、液晶パネルの上部に薄膜トランジスタを形成する
時、薄膜トランジスタを様々な方向に配列しても薄膜ト
ランジスタの特性を均一に得ることができる。
ンネル領域を設定しても均一にグレーン境界を有したり
水平及び垂直方向に対して等方的にグレーンを成長させ
るために図３Ａまたは図４Ａで説明したように、マスク
の移動方向に対して直交する方向に形成されているスリ
ットパターンを有したり横方向のスリットパターンと直
交する方向のスリットパターンとを共に有する多結晶化
用マスクを利用して非晶質シリコン薄膜２５にレーザー
ビームを照射して液状領域を形成した後、グレーンを成
長させる順次的側面固形状結晶工程を進行して多結晶シ
リコンの半導体層２０を形成する。この時、図３Ａのよ
うな本発明の第１実施例によるマスクを利用して非晶質
シリコンを結晶化する場合には図３Ｂのようにどの位置
でも均一な間隔で形成されているグレーン境界を有する
半導体層２０を得ることができるため、特定の方向に対
してチャンネルを有する薄膜トランジスタに対する特性
を均一に確保できる。また、図４Ａでのように、本発明
の第２実施例によるマスクを利用して非晶質シリコンを
結晶化する場合には、薄膜トランジスタは縦及び横方向
に対して等方的な電子移動度を有することができるの
で、液晶パネルの上部に薄膜トランジスタを形成する
時、薄膜トランジスタを様々な方向に配列しても薄膜ト
ランジスタの特性を均一に得ることができる。
【００３８】次に、図６Ｃのように、酸化ケイ素や窒化
ケイ素を蒸着してゲート絶縁膜３０を形成する。また、
ゲート配線用導電性物質を蒸着した後、パターニングし
てゲート電極４０を形成する。
ケイ素を蒸着してゲート絶縁膜３０を形成する。また、
ゲート配線用導電性物質を蒸着した後、パターニングし
てゲート電極４０を形成する。
【００３９】次に、図６Ｃのように、ゲート電極４０を
マスクとして半導体層２０にｎ形またはｐ形の不純物を
イオン注入して活性化し、ソース領域２２とドレーン領
域２３を形成する。この時、ソース及びドレーン領域２
２、２３の間はチャンネル領域２１と定義される。
マスクとして半導体層２０にｎ形またはｐ形の不純物を
イオン注入して活性化し、ソース領域２２とドレーン領
域２３を形成する。この時、ソース及びドレーン領域２
２、２３の間はチャンネル領域２１と定義される。
【００４０】次に、図６Ｄのように、ゲート絶縁膜３０
の上部にゲート電極４０を覆う層間絶縁膜５０を形成し
た後、ゲート絶縁膜３０と共にパターニングして半導体
層２０のソース及びドレーン領域２２、２３を露出する
接触孔５２、５３を形成する。
の上部にゲート電極４０を覆う層間絶縁膜５０を形成し
た後、ゲート絶縁膜３０と共にパターニングして半導体
層２０のソース及びドレーン領域２２、２３を露出する
接触孔５２、５３を形成する。
【００４１】次に、図６Ｅのように、絶縁基板１０の上
部にデータ配線用金属を蒸着してパターニングし、接触
孔５２、５３を通じてソース及びドレーン領域２２、２
３と各々連結されるソース及びドレーン電極６２、６３
を形成する。
部にデータ配線用金属を蒸着してパターニングし、接触
孔５２、５３を通じてソース及びドレーン領域２２、２
３と各々連結されるソース及びドレーン電極６２、６３
を形成する。
【００４２】次に、図５のように、その上部に保護絶縁
膜７０を塗布した後、パターニングしてドレーン電極６
３を露出する接触孔７３を形成する。また、ＩＴＯまた
はＩＺＯのような透明導電物質または優れた反射度を有
する導電物質を積層してパターニングし、画素電極８０
を形成する。
膜７０を塗布した後、パターニングしてドレーン電極６
３を露出する接触孔７３を形成する。また、ＩＴＯまた
はＩＺＯのような透明導電物質または優れた反射度を有
する導電物質を積層してパターニングし、画素電極８０
を形成する。
【００４３】
【発明の効果】このように、本発明では横方向のスリッ
トパターンと縦方向のスリットパターンとを共に有する
多結晶化用マスクを利用して非晶質シリコンを結晶化す
ることによって横及び縦方向に対して等方的に成長した
グレーンを有する多結晶シリコンの半導体層を形成する
ことができる。この結果、多結晶シリコン薄膜トランジ
スタは縦及び横方向に対して等方的な電子移動度を有す
ることができるので、液晶パネルの上部に薄膜トランジ
スタを様々な方向に配列しても薄膜トランジスタの特性
を均一に得ることができる。
トパターンと縦方向のスリットパターンとを共に有する
多結晶化用マスクを利用して非晶質シリコンを結晶化す
ることによって横及び縦方向に対して等方的に成長した
グレーンを有する多結晶シリコンの半導体層を形成する
ことができる。この結果、多結晶シリコン薄膜トランジ
スタは縦及び横方向に対して等方的な電子移動度を有す
ることができるので、液晶パネルの上部に薄膜トランジ
スタを様々な方向に配列しても薄膜トランジスタの特性
を均一に得ることができる。
【図１】 レーザビームを照射して非晶質シリコンを多
結晶シリコンに結晶化する順次的側面固形状結晶工程を
概略的に示した概略図である。
結晶シリコンに結晶化する順次的側面固形状結晶工程を
概略的に示した概略図である。
【図２Ａ】 順次的側面固形状結晶工程によって非晶質
シリコンが多結晶シリコンに結晶化される過程で多結晶
シリコンの微細構造を示した図面である。
シリコンが多結晶シリコンに結晶化される過程で多結晶
シリコンの微細構造を示した図面である。
【図２Ｂ】 順次的側面固形状結晶工程によって非晶質
シリコンが多結晶シリコンに結晶化される過程で多結晶
シリコンの微細構造を示した図面である。
シリコンが多結晶シリコンに結晶化される過程で多結晶
シリコンの微細構造を示した図面である。
【図３Ａ】 本発明の第１実施例による非晶質シリコン
を多結晶シリコンに結晶化するための多結晶化用マスク
の構造を示した平面図である。
を多結晶シリコンに結晶化するための多結晶化用マスク
の構造を示した平面図である。
【図３Ｂ】 本発明の第１実施例による多結晶化用マス
クを利用した順次的側面固形状結晶工程によって結晶化
された多結晶シリコンの微細構造を示した図面である。
クを利用した順次的側面固形状結晶工程によって結晶化
された多結晶シリコンの微細構造を示した図面である。
【図４Ａ】 本発明の第２実施例による非晶質シリコン
を多結晶シリコンに結晶化するための多結晶化用マスク
の構造を示した平面図である。
を多結晶シリコンに結晶化するための多結晶化用マスク
の構造を示した平面図である。
【図４Ｂ】 本発明の第２実施例による多結晶化用マス
クを利用した順次的側面固形状結晶工程によって結晶化
された多結晶シリコンの微細構造を示した図面である。
クを利用した順次的側面固形状結晶工程によって結晶化
された多結晶シリコンの微細構造を示した図面である。
【図５】 本発明の実施例による多結晶シリコン薄膜ト
ランジスタの構造を示した断面図である。
ランジスタの構造を示した断面図である。
【図６Ａ】 本発明の実施例による多結晶シリコン薄膜
トランジスタの製造方法をその工程順によって示した断
面図である。
トランジスタの製造方法をその工程順によって示した断
面図である。
【図６Ｂ】 本発明の実施例による多結晶シリコン薄膜
トランジスタの製造方法をその工程順によって示した断
面図である。
トランジスタの製造方法をその工程順によって示した断
面図である。
【図６Ｃ】 本発明の実施例による多結晶シリコン薄膜
トランジスタの製造方法をその工程順によって示した断
面図である。
トランジスタの製造方法をその工程順によって示した断
面図である。
【図６Ｄ】 本発明の実施例による多結晶シリコン薄膜
トランジスタの製造方法をその工程順によって示した断
面図である。
トランジスタの製造方法をその工程順によって示した断
面図である。
【図６Ｅ】 本発明の実施例による多結晶シリコン薄膜
トランジスタの製造方法をその工程順によって示した断
面図である。
トランジスタの製造方法をその工程順によって示した断
面図である。
１０ 絶縁基板
１１ スリットパターン
１２ スリットパターン
１３ スリットパターン
１４ スリットパターン
２０ 半導体層
２１ チャンネル領域
２２ ソース領域
２３ ドレーン領域
２５ 非晶質シリコン薄膜
３０ ゲート絶縁膜
４０ ゲート電極
５０ 層間絶縁膜
５２ 接触孔
５３ 接触孔
６２ ソース電極
６３ ドレーン電極
７０ 保護絶縁膜
７３ 接触孔
８０ 画素電極
１０１ 第１垂直スリット領域
１０２ 第２垂直スリット領域
１０３ 第３水平スリット領域
１０４ 第４水平スリット領域
２００ 非晶質シリコン層
２１０ 液状領域
２２０ 固形状領域
３１０ 透過領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 キム ヒョン ゼ
大韓民国京畿道城南市盆唐区二梅洞青丘ア
パート602棟1605号
Ｆターム(参考） 5F052 AA02 BA12 CA07 DA02 DB03
DB07 FA19 HA01 JA01
5F110 AA01 AA30 BB02 CC02 DD02
EE43 FF02 FF03 FF27 GG02
GG13 GG45 GG47 HJ13 HJ23
HL02 HL03 HL07 HL22 NN02
PP03 PP05 PP06 PP23 QQ11
Claims (9)
- 【請求項１】照射するレーザービームの透過領域を定義
するスリットパターンの長手方向が、順次的側面固形状
結晶の単位スキャニング工程におけるマスクの移動方向
に対して直交する方向に形成されている多結晶化用マス
ク。 - 【請求項２】前記多結晶化用マスクは、均一な間隔で配
列されている前記スリットパターンが任意のピッチで離
間して配列された二つ以上の領域を有する、請求項１に
記載の多結晶化用マスク。 - 【請求項３】照射するレーザービームの透過領域を定義
するスリットパターンが、グレーンが少なくとも二つ以
上の方向に成長するように少なくとも二つ以上の領域で
第１方向と前記第１方向に直交する第２方向に配列され
ている多結晶化用マスク。 - 【請求項４】二つ以上の前記領域において、前記第１及
び第２方向に配列されているスリットパターンは互いに
交差するように配置されている、請求項３に記載の多結
晶化用マスク。 - 【請求項５】前記第１及び第２方向に配列されている領
域は各々二つである、請求項３に記載の多結晶化用マス
ク。 - 【請求項６】前記第１及び第２方向に配列されている前
記スリットパターンは、前記スリットパターンの間の間
隔と同程度に交差するように配置されている、請求項５
に記載の多結晶化用マスク。 - 【請求項７】絶縁基板上に非晶質シリコン薄膜を形成す
る段階と、 照射するレーザービームの透過領域を定義するスリット
パターンが単位スキャニング工程でマスクの移動方向に
対して直交する方向に形成されている多結晶化用マスク
または透過領域を定義するスリットパターンが少なくと
も二つ以上の領域で第１方向と前記第１方向に直角な第
２方向に配列されている多結晶化用マスクを利用した順
次的側面固形状結晶工程によって前記非晶質シリコン薄
膜を結晶化して半導体層を形成する段階と、 前記半導体層を覆うゲート絶縁膜を形成する段階と、 前記半導体層の前記ゲート絶縁膜の上部にゲート電極を
形成する段階と、 前記半導体層に不純物を注入してソース及びドレーン領
域を形成する段階と、前記ゲート電極を覆う層間絶縁膜
を形成する段階と、 前記ゲート絶縁膜または前記層間絶縁膜をエッチングし
て前記ソース及びドレーン領域を露出する接触孔を各々
形成する段階と、 前記接触孔を通じて前記ソース及びドレーン電極と各々
連結されるソース及びドレーン電極を各々形成する段階
とを含む多結晶薄膜トランジスタの製造方法。 - 【請求項８】前記ドレーン電極と連結される画素電極を
形成する段階をさらに含む、請求項７に記載の多結晶薄
膜トランジスタの製造方法。 - 【請求項９】前記画素電極は透明な導電物質または反射
率を有する導電物質で形成する、請求項８に記載の多結
晶薄膜トランジスタの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-50421 | 2001-08-21 | ||
| KR20010050421 | 2001-08-21 | ||
| KR2002-7365 | 2002-02-08 | ||
| KR1020020007365A KR100816344B1 (ko) | 2001-08-21 | 2002-02-08 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092262A true JP2003092262A (ja) | 2003-03-28 |
Family
ID=27720130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002215567A Pending JP2003092262A (ja) | 2001-08-21 | 2002-07-24 | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US20030040146A1 (ja) |
| JP (1) | JP2003092262A (ja) |
| KR (1) | KR100816344B1 (ja) |
| TW (1) | TW527732B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191560A (ja) * | 2003-12-24 | 2005-07-14 | Lg Phillips Lcd Co Ltd | 結晶化装備及びこれを用いた結晶化方法 |
| JP2005197746A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 |
| JP2007123445A (ja) * | 2005-10-26 | 2007-05-17 | Sharp Corp | レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子 |
| CN100381875C (zh) * | 2003-06-12 | 2008-04-16 | Lg.菲利浦Lcd株式会社 | 硅的结晶方法 |
| JP2009302251A (ja) * | 2008-06-12 | 2009-12-24 | Sharp Corp | レーザ結晶化装置、マスク、レーザ結晶化方法、結晶材、および半導体素子 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663047B2 (ja) * | 1998-07-13 | 2011-03-30 | 株式会社半導体エネルギー研究所 | レーザー照射装置及び半導体装置の作製方法 |
| KR100558678B1 (ko) * | 2001-06-01 | 2006-03-10 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 |
| KR100796758B1 (ko) * | 2001-11-14 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
| KR100878243B1 (ko) * | 2002-10-04 | 2009-01-13 | 삼성전자주식회사 | 다결정 규소 박막 트랜지스터의 제조 방법 |
| KR100508001B1 (ko) * | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR100956339B1 (ko) * | 2003-02-25 | 2010-05-06 | 삼성전자주식회사 | 규소 결정화 시스템 및 규소 결정화 방법 |
| KR100956947B1 (ko) * | 2003-06-12 | 2010-05-12 | 엘지디스플레이 주식회사 | 실리콘 결정화 방법 |
| KR100928053B1 (ko) * | 2003-06-25 | 2009-11-23 | 엘지디스플레이 주식회사 | 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정 |
| KR100720452B1 (ko) * | 2003-06-30 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법 |
| KR100546711B1 (ko) * | 2003-08-18 | 2006-01-26 | 엘지.필립스 엘시디 주식회사 | 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법 |
| KR100543007B1 (ko) | 2003-10-14 | 2006-01-20 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 |
| KR101054339B1 (ko) | 2003-12-04 | 2011-08-04 | 삼성전자주식회사 | 다결정용 마스크 및 이를 이용한 규소 결정화 방법 |
| KR101018749B1 (ko) * | 2003-12-19 | 2011-03-04 | 삼성전자주식회사 | 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법 |
| KR101032943B1 (ko) * | 2003-12-19 | 2011-05-06 | 삼성전자주식회사 | 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법 |
| KR101032944B1 (ko) * | 2003-12-30 | 2011-05-09 | 삼성전자주식회사 | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 |
| CN100372083C (zh) * | 2005-06-02 | 2008-02-27 | 友达光电股份有限公司 | 形成薄膜晶体管的方法 |
| TWI298111B (en) * | 2005-06-03 | 2008-06-21 | Au Optronics Corp | A mask used in a sequential lateral solidification process |
| TW200942935A (en) * | 2007-09-21 | 2009-10-16 | Univ Columbia | Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same |
| KR101432156B1 (ko) * | 2013-06-14 | 2014-08-20 | 에이피시스템 주식회사 | 기판 처리 방법 |
| CN107132727A (zh) * | 2017-05-09 | 2017-09-05 | 京东方科技集团股份有限公司 | 掩模板、薄膜晶体管的制造方法和薄膜晶体管 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349735A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO1997045827A1 (en) | 1996-05-28 | 1997-12-04 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JP3642546B2 (ja) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | 多結晶半導体薄膜の製造方法 |
| US6326286B1 (en) * | 1998-06-09 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method for crystallizing amorphous silicon layer |
| KR100303138B1 (ko) * | 1998-06-09 | 2001-11-30 | 구본준, 론 위라하디락사 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
| JP4403599B2 (ja) * | 1999-04-19 | 2010-01-27 | ソニー株式会社 | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 |
| US6573163B2 (en) * | 2001-01-29 | 2003-06-03 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films |
| TW521310B (en) * | 2001-02-08 | 2003-02-21 | Toshiba Corp | Laser processing method and apparatus |
| KR100379361B1 (ko) | 2001-05-30 | 2003-04-07 | 엘지.필립스 엘시디 주식회사 | 실리콘막의 결정화 방법 |
-
2001
- 2001-11-08 TW TW090127801A patent/TW527732B/zh not_active IP Right Cessation
-
2002
- 2002-02-08 KR KR1020020007365A patent/KR100816344B1/ko not_active Expired - Fee Related
- 2002-04-29 US US10/135,066 patent/US20030040146A1/en not_active Abandoned
- 2002-07-24 JP JP2002215567A patent/JP2003092262A/ja active Pending
-
2004
- 2004-05-26 US US10/854,664 patent/US7335541B2/en not_active Expired - Lifetime
-
2008
- 2008-01-18 US US12/016,430 patent/US7488633B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381875C (zh) * | 2003-06-12 | 2008-04-16 | Lg.菲利浦Lcd株式会社 | 硅的结晶方法 |
| JP2005191560A (ja) * | 2003-12-24 | 2005-07-14 | Lg Phillips Lcd Co Ltd | 結晶化装備及びこれを用いた結晶化方法 |
| US7569793B2 (en) | 2003-12-24 | 2009-08-04 | Lg Display Co., Ltd. | Sequential lateral solidification device and method of crystallizing silicon using the same |
| JP2005197746A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 |
| JP2012064954A (ja) * | 2004-01-06 | 2012-03-29 | Samsung Electronics Co Ltd | 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 |
| JP2007123445A (ja) * | 2005-10-26 | 2007-05-17 | Sharp Corp | レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子 |
| JP2009302251A (ja) * | 2008-06-12 | 2009-12-24 | Sharp Corp | レーザ結晶化装置、マスク、レーザ結晶化方法、結晶材、および半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030040146A1 (en) | 2003-02-27 |
| TW527732B (en) | 2003-04-11 |
| US7488633B2 (en) | 2009-02-10 |
| KR20030017302A (ko) | 2003-03-03 |
| US7335541B2 (en) | 2008-02-26 |
| US20080166892A1 (en) | 2008-07-10 |
| US20040219768A1 (en) | 2004-11-04 |
| KR100816344B1 (ko) | 2008-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| JP4263609B2 (ja) | 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| US20060084204A1 (en) | Method of manufacturing a thin film transistor | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JP2012064954A (ja) | 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 | |
| JP4034732B2 (ja) | 多結晶シリコンを利用した薄膜トランジスタの製造方法 | |
| JP2005513785A5 (ja) | ||
| TW200300570A (en) | A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| KR100878243B1 (ko) | 다결정 규소 박막 트랜지스터의 제조 방법 | |
| KR100767380B1 (ko) | 박막 트랜지스터 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR100796755B1 (ko) | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 | |
| JP2678343C (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |