[go: up one dir, main page]

FR2728390A1 - Procede de formation d'un transistor a film mince - Google Patents

Procede de formation d'un transistor a film mince Download PDF

Info

Publication number
FR2728390A1
FR2728390A1 FR9415630A FR9415630A FR2728390A1 FR 2728390 A1 FR2728390 A1 FR 2728390A1 FR 9415630 A FR9415630 A FR 9415630A FR 9415630 A FR9415630 A FR 9415630A FR 2728390 A1 FR2728390 A1 FR 2728390A1
Authority
FR
France
Prior art keywords
layer
forming
polysilicon
thin film
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9415630A
Other languages
English (en)
Other versions
FR2728390B1 (fr
Inventor
Yoon Ho Song
Kyung Ho Park
Kee Soo Nam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pendragon Electronics And Telecommunications R Us
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Priority to FR9415630A priority Critical patent/FR2728390A1/fr
Priority to DE4445568A priority patent/DE4445568C2/de
Publication of FR2728390A1 publication Critical patent/FR2728390A1/fr
Priority to US08/796,141 priority patent/US5733793A/en
Application granted granted Critical
Publication of FR2728390B1 publication Critical patent/FR2728390B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

Procédé de formation d'un transistor à film mince qui peut être appliqué utilement à un affichage à cristaux liquides à matrice active à haute qualité d'image. En particulier, un procédé de formation d'un transition à film mince en polysilicium amélioré est décrit. Dans le procédé de formation d'un transistor à film mince en polysilicium, la cristallisation en phase solide de silicium non cristallin est effectuée sous atmosphère d'oxygène à haute pression et la durée de la cristallisation en phase solide de silicium non cristallin est donc raccourcie, de sorte à augmenter la productivité, et la taille des grains du polysilicium est rendue uniforme, de manière à améliorer les caractéristiques électriques du TFT (transistor à film mince).

Description

PROCEDE DE FORMATION D'UN TRANSISTOR A FILM MINCE
La présente invention concerne un procédé de formation d'un transistor à film mince qui peut être appliqué utilement à un affichage à cristaux liquides à matrice active à haute qualité d'image. En particulier, la présente invention concerne un procédé de formation d'un transistor
à film mince en polysilicium amélioré.
Généralement, le transistor à film mince en polysilicium est utilisé comme circuit intégré de pilotage de périphérique ou comme commutateur de pixels d'un panneau dans un affichage à cristaux liquides à matrice active à
haute qualité d'image.
La figure 1 est une vue en coupe du transistor à film mince de polysilicium coplanaire du type général qui est
fabriqué par la technique conventionnelle.
Ce transistor à film mince va être brièvement décrit
en se référant à la figure 1.
Un gaz de SiH4 ou Si2H4 est d'abord utilisé pour déposer une couche de silicium non cristallin a-Si sur un substrat transparent 11 (composé de verre ou de quartz) en appliquant un procédé de dépôt chimique en phase vapeur amélioré par plasma (PECVD) ou en appliquant un procédé de
dépôt chimique en phase vapeur à basse pression (LPCVD).
Puis une cristallisation en phase solide ou en phase liquide est effectuée afin de former une couche de polysilicium. Un procédé de photolithographie est alors appliqué pour former un motif sur la couche de polysilicium afin de définir une région de canal 12 et une région de source/drain. La technique générale d'autoréglage est alors appliquée pour former une couche d'oxyde de grille 13, une électrode de grille 14, une source/drain 15, et une couche d'oxyde de protection 16, des électrodes métalliques 17, formant de la sorte un transistor à film mince en polysilicium.
Dans le transistor à film mince coplanaire décrit ci-
dessus, un courant de fuite pendant un état hors conduction devient un problème. Dans une tentative visant à surmonter le problème du courant de fuite, les techniques suivantes ont été proposées. La figure 2 montre un transistor à film mince en polysilicium de type à décalage, dans lequel une électrode 24 et une région 25 de source/drain ne se chevauchent pas verticalement. Cette technique est décrite dans le brevet japonais Sho-60-251667. Ce procédé est similaire à celui de la figure 1, mais
un procédé de formation d'une région décalée est ajouté.
Dans le transistor à film mince de type à décalage décrit ci-dessus, de la région source/drain, seule la
région de drain peut être formée selon le type à décalage.
La figure 3 montre un transistor à film mince en polysilicium dans lequel une région LDD (drain légèrement dopé) 35- est prévue sur un c5té d'une région 35 de
source/drain fortement dopée.
Cette technique a été proposée dans "Lightly Doped Drain TFT Structure for Poly-Si LCDs" par Nakazawa et al.,
(SID 90 Digest).
Cette technique est également similaire à celle de la figure 1, sauf que le procédé de formation de la région LDD
- est ajouté.
La figure 4 est une vue en coupe d'un transistor à film mince en polysilicium dans lequel des électrodes 44 à grilles multiples sont prévues. Cette technique a été décrite dans "Development and Electrical Properties of Undoped Poly-Si TFTs" par Proano et al. (Proc. of SID, vol.
30/2).
Les différentes grilles sont reliées électriquement
entre elles.
Dans ce procédé, si seul le masque de formation d'électrode de grille est remplacé, alors il peut être fabriqué de la même manière que celui de la figure 1. Dans les divers transistors à film mince en polysilicium décrits ci-dessus, les caractéristiques électriques sont déterminées par les états des joints entre les couches 13, 23, 33 et 43 d'oxyde de grille et les couches 12, 22, 32 et 42 de polysilicium, qui sont des
régions de canal.
De plus, des phénomènes désavantageux apparaissent fondamentalement au cours de la formation de la couche de polysilicium. Comme décrit ci-dessus, dans le transistor à film mince, la couche de polysilicium est formée par
cristallisation de silicium non cristallin.
Le silicium non cristallin est fabriqué par dépôt de
type LPCVD ou PECVD à une température inférieure à 580 C.
Il peut également être fabriqué de telle manière qu'un polysilicium fabriqué par dépôt à une température de plus de 600 C soit converti en une forme non cristalline par un
procédé d'auto-implantation ionique de Si.
Le procédé de cristallisation comprend: une cristallisation en phase solide basée sur un recuit en étuve ou un recuit thermique rapide; et une cristallisation
en phase liquide basée sur un recuit par laser.
C'est-à-dire que, dans le procédé de formation conventionnel, la couche de polysilicium, qui est une couche active, est principalement formée de la manière suivante. On applique un procédé de cristallisation en phase solide dans lequel du silicium non cristallin est traité thermiquement pendant plus de 20 heures au-dessous
de la pression normale sous une atmosphère de gaz inerte.
Le polysilicium qui est fabriqué de cette manière a des grains de très grande taille, mais il présente l'inconvénient que des défauts sont fréquents à l'intérieur de tels grains, et que le traitement thermique de
recristallisation dure trop longtemps.
La longueur de la durée de cristallisation entraîne que les durées de germination et de croissance granulaire deviennent variées. En conséquence, les tailles des grains du polysilicium finalement obtenues sont très peu uniformes. Les caractéristiques des joints entre la couche de polysilicium et la couche d'oxyde de grille sont donc dégradées. En conséquence, dans le cas o un transistor à film mince est fabriqué en utilisant le polysilicium basé sur les procédés décrits ci-dessus, la productivité devient faible, les caractéristiques électriques du transistor sont dégradées, et un obstacle est rencontré sur la voie de la
réalisation d'un transistor à film mince de haute densité.
La présente invention vise à surmonter les
désavantages des techniques conventionnelles décrits ci-
dessus. L'objectif de la présente invention est donc de fournir un procédé de formation d'un transistor à film mince en polysilicium, dans lequel la durée de cristallisation en phase solide pour un silicium non cristallin est raccourcie afin d'améliorer la productivité, et la taille des grains du polysilicium est rendue plus uniforme afin d'améliorer les caractéristiques électriques
du TFT (transistor à film mince).
Pour atteindre l'objectif ci-dessus, un premier mode de réalisation du procédé selon la présente invention comprend les étapes consistant à: a) déposer une couche de silicium non cristallin intrinsèque sur un substrat isolant transparent; b) traiter thermiquement la couche de silicium non cristallin sous une atmosphère d'oxygène (02) sous pression élevée dans un four électrique, afin de procéder à une cristallisation en phase solide et à une oxydation pour former une bonne couche de polysilicium et une couche d'oxyde; c) former un motif sur la couche de polysilicium et la couche d'oxyde pour définir une couche d'oxyde de grille et une région active du transistor; d) former des couches d'oxyde de paroi latérale sur les parois latérales de la couche d'oxyde de grille et sur les parois latérales de la couche de polysilicium de la région active définie ci-dessus; e) former une électrode de grille en un emplacement approprié de la couche d'oxyde de grille, et procéder à une implantation ionique en utilisant l'électrode de grille comme masque pour former une région de source/drain sur la région active; et f) effectuer une métallisation pour former des
électrodes métalliques.
Dans un autre aspect de la présente invention, un deuxième mode de réalisation du procédé de formation d'un transistor à film mince en polysilicium selon la présente invention comprend les étapes consistant à: a) déposer une couche de silicium non cristallin intrinsèque sur un substrat isolant transparent; b) traiter thermiquement la couche de silicium non cristallin sous une atmosphère d'oxygène (02) sous pression élevée dans un four électrique, afin de procéder à une cristallisation en phase solide et à une oxydation pour former une bonne couche de polysilicium et une couche d'oxyde; c) former un motif sur la couche de polysilicium et la couche d'oxyde pour définir une région active du transistor, puis éliminer la couche d'oxyde; d) déposer une couche d'oxyde de grille sur toute la surface du substrat sur laquelle la région active est définie; e) former une électrode de grille en un emplacement approprié de la couche d'oxyde de grille, et procéder à une implantation ionique en utilisant l'électrode de grille comme masque pour former une région de source/drain sur la région active; et f) effectuer une métallisation pour former des
électrodes métalliques.
Selon la présente invention, la durée du procédé de formation est raccourcie, de sorte que la productivité sera améliorée. De plus, la taille des grains est rendue plus uniforme, de sorte qu'un meilleur polysilicium peut être obtenu. En particulier, selon le premier mode de réalisation de la présente invention, la couche d'isolation de grille est formée par croissance par oxydation thermique du silicium non cristallin et, ainsi, la propriété d'isolation et les caractéristiques des joints du polysilicium sont
améliorées.
Selon le deuxième mode de réalisation de la présente invention, la limitation d'épaisseur de la couche d'isolation de grille est éliminée, de sorte que la couche d'isolation de grille peut être utilisée pour une tension
élevée.
L'objectif ci-dessus et d'autres avantages de la présente invention apparaîtront plus clairement en décrivant en détail le mode de réalisation préféré de la présente invention en se référant aux dessins annexés, dans lesquels: La figure 1 est une vue en coupe du transistor à film mince en polysilicium coplanaire général; La figure 2 est une vue en coupe du transistor à film mince en polysilicium conventionnel du type à décalage; La figure 3 est une vue en coupe d'un transistor à film mince en polysilicium ayant la région LDD conventionnelle; La figure 4 est une vue en coupe d'un transistor à film mince en polysilicium ayant les grilles multiples conventionnelles; Les figures 5a à 5f sont des vues en coupe montrant le procédé de formation du premier mode de réalisation du transistor à film mince en polysilicium selon la présente invention; Les figures 6a à 6f sont des vues en coupe montrant le procédé de formation du deuxième mode de réalisation du transistor à film mince en polysilicium selon la présente invention; La figure 7a est un histogramme montrant la distribution de hauteur des irrégularités de la surface du polysilicium qui est formé selon un procédé conventionnel; et La figure 7b est un histogramme montrant la distribution de hauteur des irrégularités de la surface du
polysilicium qui est formé selon la présente invention.
La figure 5 montre le procédé de formation d'un premier mode de réalisation du transistor à film mince au polysilicium selon la présente invention, et la figure 6 montre le procédé de formation d'un deuxième mode de réalisation du transistor à film mince au polysilicium
selon la présente invention.
Pour faciliter la description, les mêmes éléments dans
l'art antérieur et dans différents modes de réalisation de la présente invention sont référencés avec des codes de référence dans lesquels le dernier chiffre est le même. De
plus, des descriptions des parties se chevauchant sont
omises. Le premier mode de réalisation de la présente invention va maintenant être décrit en se référant aux
figures 5a à 5f.
Se référant à la figure 5a, une première étape consiste à déposer une couche 52* de silicium non cristallin intrinsèque sur un substrat isolant transparent 51. Le substrat isolant transparent est composé de verre
ou de quartz.
La couche 52* de silicium non cristallin est formée avec une épaisseur de 200 - 1500 A en utilisant un gaz de SiH4 ou de SizH6 et en appliquant un procédé de LPCVD ou de
PECVD.
Une deuxième étape consiste à traiter thermiquement la couche 52* de silicium non cristallin à une pression élevée sous atmosphère d'oxygène dans un four électrique, de manière à former une couche de polysilicium 52 et une
couche d'oxyde 53.
Comme le montre la figure 5b, le silicium non cristallin est soumis à une cristallisation en phase solide et à une oxydation en l'oxydant de manière continue à une température de moins de 600 C à une pression supérieure à la normale, par exemple 100 atm sous atmosphère de 02 dans un four électrique, formant ainsi une couche 52 de
polysilicium et une couche 53 d'oxyde de grille.
La couche 53 d'oxyde de grille qui est formée de la manière décrite ci-dessus présente des propriétés d'isolation supérieures, et son épaisseur peut être contrôlée à un grand niveau de minceur. Cependant, son utilisation est interdite pour une tension élevée, pour
laquelle une épaisseur de plus de 500 A est requise.
Comme le montre la figure 5c, une troisième étape consiste à former un motif sur la couche de polysilicium 52 et la couche d'oxyde 53 en appliquant un procédé de photolithographie, et ainsi une région active du TFT est définie. Comme le montre la figure 5d, une quatrième étape consiste à former des couches d'oxyde 53+ de paroi latérale sur les parois latérales de la couche 53 d'oxyde de grille et sur les parois latérales de la couche de polysilicium 52, sur lesquelles un motif à été formé de la manière
décrite ci-dessus.
La couche 53+ d'oxyde de paroi latérale est formée par un procédé d'oxydation sous pression élevée à une
température de 600 C.
Une cinquième étape consiste à former une région de
grille et une région de source/drain.
Comme le montre la figure 5e, une couche de polysilicium est débord déposée avec une épaisseur de 1000 - 3000 A sur la couche 53 d'oxyde de grille et sur la couche 53+ d'oxyde de paroi latérale, et un procédé de photolithographie est appliqué pour former une électrode de
grille 54.
Alors, en utilisant l'électrode de grille 54 comme masque, une impureté de dopage est implantée par méthode
ionique de manière à former une région 55 de source/drain.
Comme impureté de dopage, des ions As ou P sont implantés par méthode ionique avec une concentration de plus de 5 x 1014 ions/cm2 dans le cas d'un TFT à canal n, alors que des ions B ou BFz sont implantés par méthode ionique avec une concentration de plus de 5 x 1014 ions/cm2 dans le cas d'un TFT à canal p. La cinquième étape, dans laquelle la grille et la source/drain sont formées, peut être effectuée de diverses manières. On va d'abord décrire le cas dans lequel un TFT de type à décalage (se reporter à la figure 2) est formé, dans lequel l'électrode de grille 54 et la région de source/drain 55 ne se chevauchent pas. Dans ce cas, l'électrode de grille 54 n'est pas utilisée comme masque. A la place, un masque qui est plus grand que la largeur du motif de l'électrode de grille et qui est préparé en tenant particulièrement compte de la région de diffusion latérale pendant l'implantation ionique est utilisé pour effectuer
l'implantation ionique.
Dans le cas du TFT à structure LDD de la figure 3, un masque correspondant à la région LDD est utilisé pour effectuer l'implantation ionique. Si une électrode à grilles multiples doit être formée, un masque correspondant au motif à grilles multiples est utilisé. Enfin, comme le montre la figure 5f, une étape de métallisation est effectuée pour former des électrodes
métalliques 57, afin de terminer la formation du TFT.
Un procédé de dépôt chimique en phase vapeur est d'abord utilisé pour déposer une couche protectrice 56 d'une épaisseur de 3000 - 7000 A, puis un procédé de photolithographie est appliqué pour former un orifice de contact. Un métal tel que l'aluminium est alors déposé dans l'orifice de contact pour former une électrode métallique
57, ce qui termine la formation du TFT.
Le deuxième mode de réalisation de la présente invention va maintenant être décrit en se référant aux
figures 6a à 6f.
Le deuxième mode de réalisation de la présente invention diffère du premier mode de réalisation en ce qu'une oxydation thermique est utilisée pour former la couche d'oxyde de grille, de sorte que les propriétés d'isolation seront supérieures et l'épaisseur peut être
contrôlée à un grand niveau de minceur.
Dans le deuxième mode de réalisation, un procédé de dépôt est appliqué pour former une couche d'oxyde de grille, de sorte qu'elle peut être utilisée pour un TFT à
haute tension.
De plus, l'étape de formation de la couche 53+ d'oxyde
de paroi latérale (figure 5d) est supprimée.
Les première et deuxième étapes du deuxième mode de réalisation (figures 6a et 6b) sont les mêmes que les
première et deuxième étapes du premier mode de réalisation.
Une troisième étape, montrée sur la figure 6c, est effectuée de la manière suivante. Un procédé de photolithographie est appliqué pour former un motif sur une couche de polysilicium 62 et une couche d'oxyde 63+. Une région active est ainsi définie, puis la couche d'oxyde
mince 63+ est éliminée par un procédé de gravure humide.
L'agent de gravure qui est souhaitable pour éliminer
la couche d'oxyde 63+ est l'acide fluorhydrique.
Comme le montre la figure 6d, une quatrième étape consiste à déposer une couche 63 d'oxyde de grille sur toute la surface d'un substrat 61 dans lequel une région
active a été définie.
L'épaisseur de la couche 63 d'oxyde de grille déposée doit de préférence être comprise entre 100 et 1000 A, mais il n'y a aucune limite, puisque le procédé de dépôt est utilisé. Les étapes consistant à former une électrode de grille 64 et une région de source/drain 65 sont les mêmes que celles du premier mode de réalisation, l'étape de métallisation pour former des électrodes métalliques 67 étant également la même que celle du premier mode de réalisation. Comme dans le premier mode de réalisation, l'électrode de grille 64 peut être formée selon une structure à grilles multiples, et les structures à décalage et LDD sont
également possibles.
Selon la présente invention, comme décrit précédemment, afin de former le film de polysilicium qui est la région de canal du transistor à film mince, une cristallisation en phase solide de silicium non cristallin est effectuée sous une atmosphère d'oxygène à haute pression. Ainsi, la germination et le processus de formation des grains sont effectués en une brève période de temps, de sorte que la durée globale de cristallisation en phase solide et la durée de traitement thermique sont raccourcies. En conséquence, une région de canal peut être obtenue, qui est composée d'un polysilicium ayant une distribution uniforme des tailles de grain. Les effets de la présente invention apparaissent
clairement en se référant aux figures 7a et 7b.
Les figures 7a et 7b sont des histogrammes montrant les irrégularités de surface des polysilicium qui sont soumis à la cristallisation en phase solide sur la base du procédé conventionnel et sur la base du procédé selon la présente invention, respectivement, la surface étant
observée avec un microscope de puissance atomique.
Dans le cas du traitement thermique du procédé conventionnel (30 heures dans N2 à 1 atm), les irrégularités de surface atteignent jusqu'à 20 A, comme le
montre la figure 7a, ce qui représente une valeur élevée.
D'autre part, selon la présente invention, la couche d'oxyde est éliminée en utilisant de l'acide fluorhydrique (HF), puis, lorsque la surface du polysilicium était observée, la valeur moyenne des irrégularités de surface ne
dépassait pas 10 A, comme le montre la figure 7b.
Ainsi, selon la présente invention, on peut obtenir une couche de polysilicium dans laquelle la planéité est supérieure, et un TFT à hautes performances peut être
fabriqué en utilisant le film mince comme région active.

Claims (13)

REVENDICATIONS
1. Procédé de formation d'un transistor à film mince en polysilicium, comprenant les étapes consistant à: a) déposer une couche de silicium non cristallin intrinsèque sur un substrat isolant transparent; b) traiter thermiquement la couche de silicium non cristallin sous une atmosphère d'oxygène (02) sous pression élevée dans un four électrique, afin de procéder à une cristallisation en phase solide et à une oxydation pour former une bonne couche de polysilicium et une couche d'oxyde; c) former un motif sur la couche de polysilicium et la couche d'oxyde pour définir une couche d'oxyde de grille et une région active du transistor; d) former des couches d'oxyde de paroi latérale sur les parois latérales de la couche d'oxyde de grille et sur les parois latérales de la couche de polysilicium de la région active définie ci-dessus; e) former une électrode de grille en un emplacement approprié de la couche d'oxyde de grille, et procéder à une implantation ionique en utilisant l'électrode de grille comme masque pour former une région de source/drain sur la région active; et f) effectuer une métallisation pour former des
électrodes métalliques.
2. Procédé selon la revendication 1, dans lequel ledit substrat isolant transparent de l'étape (a) est composé de
verre ou de quartz.
3. Procédé selon la revendication 1, dans lequel la pression de l'atmosphère d'oxygène pour le traitement thermique lors de la cristallisation en phase solide est
contrôlée à 1 - 100 atm.
4. Procédé selon la revendication 1, dans lequel la température de traitement thermique pour la cristallisation
en phase solide de l'étape (b) est de 600 C.
5. Procédé selon la revendication 1, dans lequel ladite couche d'oxyde de paroi latérale de l'étape (d) est formée en appliquant une oxydation sous haute pression à une température de moins de 600 C.
6. Procédé selon la revendication 1, dans lequel ladite région de source/drain de l'étape (e) est formée selon une structure à décalage en utilisant un masque plus grand que la largeur du motif de l'électrode de grille (en
tenant compte de la diffusion latérale du dopant).
7. Procédé selon la revendication 1, dans lequel l'étape (e) comprend de plus une sous-étape consistant à former une région LDD (drain légèrement dopé) dans ladite région active en effectuant une implantation ionique en
utilisant un masque séparé.
8. Procédé selon la revendication 1, dans lequel ladite électrode de grille de l'étape (e) est formée sous
la forme d'une électrode à grilles multiples.
9. Procédé de formation d'un transistor à film mince en polysilicium, comprenant les étapes consistant à: a) déposer une couche de silicium non cristallin intrinsèque sur un substrat isolant transparent; b) traiter thermiquement la couche de silicium non cristallin sous une atmosphère d'oxygène (02) sous pression élevée dans un four électrique, afin de procéder à une cristallisation en phase solide et à une oxydation pour former une bonne couche de polysilicium et une couche d'oxyde; c) former un motif sur la couche de polysilicium et la couche d'oxyde pour définir une région active du transistor, puis éliminer la couche d'oxyde; d) déposer une couche d'oxyde de grille sur toute la surface du substrat sur laquelle la région active est définie; e) former une électrode de grille en un emplacement approprié de la couche d'oxyde de grille, et procéder à une implantation ionique en utilisant l'électrode de grille comme masque pour former une région de source/drain sur la région active; et f) effectuer une métallisation pour former des
électrodes métalliques.
10. Procédé selon la revendication 9, dans lequel ladite couche d'oxyde de l'étape (c) est éliminée par un procédé de gravure humide utilisant de l'acide
fluorhydrique.
11. Procédé selon la revendication 9, dans lequel ladite région de source/drain de l'étape (e) est formée selon une structure à décalage en utilisant un masque plus grand que la largeur du motif de l'électrode de grille (en
tenant compte de la diffusion latérale du dopant).
12. Procédé selon la revendication 9, dans lequel l'étape (e) comprend de plus une sous-étape consistant à former une région LDD (drain légèrement dopé) dans ladite région active en effectuant une implantation ionique en
utilisant un masque séparé.
13. Procédé selon la revendication 9, dans lequel ladite électrode de grille de l'étape (e) est formée sous
la forme d'une électrode à grilles multiples.
FR9415630A 1994-12-19 1994-12-19 Procede de formation d'un transistor a film mince Granted FR2728390A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9415630A FR2728390A1 (fr) 1994-12-19 1994-12-19 Procede de formation d'un transistor a film mince
DE4445568A DE4445568C2 (de) 1994-12-19 1994-12-20 Verfahren zur Herstellung eines Dünnfilmtransistors
US08/796,141 US5733793A (en) 1994-12-19 1997-02-06 Process formation of a thin film transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9415630A FR2728390A1 (fr) 1994-12-19 1994-12-19 Procede de formation d'un transistor a film mince
DE4445568A DE4445568C2 (de) 1994-12-19 1994-12-20 Verfahren zur Herstellung eines Dünnfilmtransistors
US08/796,141 US5733793A (en) 1994-12-19 1997-02-06 Process formation of a thin film transistor

Publications (2)

Publication Number Publication Date
FR2728390A1 true FR2728390A1 (fr) 1996-06-21
FR2728390B1 FR2728390B1 (fr) 1997-02-07

Family

ID=27207085

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9415630A Granted FR2728390A1 (fr) 1994-12-19 1994-12-19 Procede de formation d'un transistor a film mince

Country Status (3)

Country Link
US (1) US5733793A (fr)
DE (1) DE4445568C2 (fr)
FR (1) FR2728390A1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
US6431234B1 (en) * 1998-10-30 2002-08-13 Continental Tire North America, Inc. Tire with sloped blocks
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
JP4321111B2 (ja) * 2003-05-16 2009-08-26 日本電気株式会社 光モジュール、光モジュールとケージとのロック状態を解除する方法
JP4426988B2 (ja) * 2005-03-09 2010-03-03 富士通マイクロエレクトロニクス株式会社 ｐチャネルＭＯＳトランジスタの製造方法
US20070026588A1 (en) * 2005-07-28 2007-02-01 Te-Hua Teng Method of fabricating a thin film transistor
CN103199116B (zh) * 2013-03-29 2016-04-27 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
US10276311B2 (en) 2016-08-16 2019-04-30 Electronics And Telecommunications Research Institute Apparatus and method for manufacturing electrodes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
EP0307021A1 (fr) * 1987-08-27 1989-03-15 Koninklijke Philips Electronics N.V. Métallisation auto-alignée de dispositif semi-conducteur, et procédé de dépôt sélectif du tungstène
US4868140A (en) * 1985-06-18 1989-09-19 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH0221663A (ja) * 1988-07-08 1990-01-24 Sharp Corp 薄膜トランジスタの製造方法
EP0457596A2 (fr) * 1990-05-17 1991-11-21 Sharp Kabushiki Kaisha Procédé pour fabriquer un transistor à film mince
EP0513590A2 (fr) * 1991-05-08 1992-11-19 Seiko Epson Corporation Transistor en couche mince et procédé pour sa fabrication
EP0588487A2 (fr) * 1992-08-19 1994-03-23 AT&T Corp. Méthode de fabrication de transistors à couche mince
EP0589478A2 (fr) * 1992-09-25 1994-03-30 Sony Corporation Dispositif d'affichage à cristal liquide

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856467A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS60251667A (ja) * 1984-05-28 1985-12-12 Seiko Epson Corp 薄膜トランジスタ−
JPS63304670A (ja) * 1987-06-04 1988-12-12 Hitachi Ltd 薄膜半導体装置の製造方法
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH01214012A (ja) * 1988-02-22 1989-08-28 Sony Corp 半導体基板
JPH02184076A (ja) * 1989-01-11 1990-07-18 Ricoh Co Ltd 薄膜トランジスタの製造方法
DE69030822T2 (de) * 1989-02-14 1997-11-27 Seiko Epson Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPH034564A (ja) * 1989-06-01 1991-01-10 Seiko Epson Corp 半導体装置の製造方法
US5060035A (en) * 1989-07-13 1991-10-22 Mitsubishi Denki Kabushiki Kaisha Silicon-on-insulator metal oxide semiconductor device having conductive sidewall structure
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2779289B2 (ja) * 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法
US5252502A (en) * 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
JPH0684944A (ja) * 1992-08-31 1994-03-25 Sharp Corp 薄膜トランジスタ
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868140A (en) * 1985-06-18 1989-09-19 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
EP0307021A1 (fr) * 1987-08-27 1989-03-15 Koninklijke Philips Electronics N.V. Métallisation auto-alignée de dispositif semi-conducteur, et procédé de dépôt sélectif du tungstène
JPH0221663A (ja) * 1988-07-08 1990-01-24 Sharp Corp 薄膜トランジスタの製造方法
EP0457596A2 (fr) * 1990-05-17 1991-11-21 Sharp Kabushiki Kaisha Procédé pour fabriquer un transistor à film mince
EP0513590A2 (fr) * 1991-05-08 1992-11-19 Seiko Epson Corporation Transistor en couche mince et procédé pour sa fabrication
EP0588487A2 (fr) * 1992-08-19 1994-03-23 AT&T Corp. Méthode de fabrication de transistors à couche mince
EP0589478A2 (fr) * 1992-09-25 1994-03-30 Sony Corporation Dispositif d'affichage à cristal liquide

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MITRA U: "LOW-TEMPERATURE POLYSILICON TFT WITH GATE OXIDE GROWN BY HIGH-PRESSURE OXIDATION", IEEE ELECTRON DEVICE LETTERS, vol. 12, no. 7, 1 July 1991 (1991-07-01), pages 390 - 392, XP000207954 *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 166 (E - 0911) 30 March 1990 (1990-03-30) *

Also Published As

Publication number Publication date
DE4445568C2 (de) 2002-11-28
DE4445568A1 (de) 1996-06-27
US5733793A (en) 1998-03-31
FR2728390B1 (fr) 1997-02-07

Similar Documents

Publication Publication Date Title
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US8273638B2 (en) Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
KR100605773B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JP2623276B2 (ja) 薄膜半導体装置の製造方法
US20060121657A1 (en) Method for manufacturing a semconductor device
EP0166647B1 (fr) Procédé de fabrication d'au moins un transistor à effet de champ en couche mince, et transistor obtenu par ce procédé
FR2728390A1 (fr) Procede de formation d'un transistor a film mince
JP2005202398A (ja) フレキシブルディスプレイおよびその製造方法
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
JPH05206468A (ja) 薄膜トランジスタおよびその製造方法
US5627085A (en) Method for hydrogenating a polycrystal silicon layer of a thin film transistor
JPH098313A (ja) 半導体装置の製造方法および液晶表示装置の製造方法
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
KR100525527B1 (ko) 박막 트랜지스터 제조 방법
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JPS59205761A (ja) 半導体装置の製造方法
JPH0927624A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び液晶ディスプレイ
JP4443652B2 (ja) 薄膜トランジスタの製造方法
FR2752338A1 (fr) Transistor en couche mince a siliciure
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2930053B2 (ja) 液晶表示装置およびその製造方法
JP4198775B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP2002353139A (ja) 薄膜の形成方法および薄膜トランジスタの製造方法
JPH08186262A (ja) 薄膜トランジスタの製造方法
JP3472233B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
TQ Partial transmission of property
TP Transmission of property

Owner name: PENDRAGON ELECTRONICS AND TELECOMMUNICATIONS R, US

Effective date: 20120730