KR102389537B1 - 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 - Google Patents
박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 Download PDFInfo
- Publication number
- KR102389537B1 KR102389537B1 KR1020197005225A KR20197005225A KR102389537B1 KR 102389537 B1 KR102389537 B1 KR 102389537B1 KR 1020197005225 A KR1020197005225 A KR 1020197005225A KR 20197005225 A KR20197005225 A KR 20197005225A KR 102389537 B1 KR102389537 B1 KR 102389537B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resin layer
- resin
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 157
- 229920005989 resin Polymers 0.000 claims abstract description 642
- 239000011347 resin Substances 0.000 claims abstract description 642
- 239000000758 substrate Substances 0.000 claims abstract description 375
- 238000010438 heat treatment Methods 0.000 claims abstract description 221
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 141
- 239000001301 oxygen Substances 0.000 claims abstract description 141
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 141
- 239000000463 material Substances 0.000 claims abstract description 120
- 239000012298 atmosphere Substances 0.000 claims abstract description 64
- 239000007789 gas Substances 0.000 claims abstract description 59
- 239000002243 precursor Substances 0.000 claims abstract description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 76
- 150000004706 metal oxides Chemical class 0.000 claims description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 35
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 17
- 229910001882 dioxygen Inorganic materials 0.000 claims description 17
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 229910052756 noble gas Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 1315
- 239000010408 film Substances 0.000 description 269
- 238000004519 manufacturing process Methods 0.000 description 121
- 230000006870 function Effects 0.000 description 98
- 239000004973 liquid crystal related substance Substances 0.000 description 92
- 239000004065 semiconductor Substances 0.000 description 86
- 239000012790 adhesive layer Substances 0.000 description 67
- 230000002829 reductive effect Effects 0.000 description 39
- 238000005401 electroluminescence Methods 0.000 description 30
- 229920001721 polyimide Polymers 0.000 description 30
- 239000009719 polyimide resin Substances 0.000 description 29
- 230000004888 barrier function Effects 0.000 description 27
- 238000012545 processing Methods 0.000 description 26
- 239000011241 protective layer Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 21
- 238000005530 etching Methods 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 20
- 230000001070 adhesive effect Effects 0.000 description 20
- 239000012535 impurity Substances 0.000 description 19
- 239000011521 glass Substances 0.000 description 18
- 229910052739 hydrogen Inorganic materials 0.000 description 17
- 239000001257 hydrogen Substances 0.000 description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 16
- 238000000151 deposition Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 239000010409 thin film Substances 0.000 description 15
- 230000008021 deposition Effects 0.000 description 14
- 238000005192 partition Methods 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 9
- 230000001678 irradiating effect Effects 0.000 description 9
- -1 sapphires Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 238000004040 coloring Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002904 solvent Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000000851 scanning transmission electron micrograph Methods 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 230000004580 weight loss Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 206010034972 Photosensitivity reaction Diseases 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005499 laser crystallization Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 230000036211 photosensitivity Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004299 exfoliation Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920006122 polyamide resin Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229920001328 Polyvinylidene chloride Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000001913 cellulose Substances 0.000 description 2
- 229920002678 cellulose Polymers 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 150000001925 cycloalkenes Chemical class 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000002121 nanofiber Substances 0.000 description 2
- 229920001778 nylon Polymers 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920006350 polyacrylonitrile resin Polymers 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920005990 polystyrene resin Polymers 0.000 description 2
- 229920005749 polyurethane resin Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000005033 polyvinylidene chloride Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004838 Heat curing adhesive Substances 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 208000003464 asthenopia Diseases 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000011156 metal matrix composite Substances 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L51/0097—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
-
- H01L27/1218—
-
- H01L27/1225—
-
- H01L27/3262—
-
- H01L29/7869—
-
- H01L51/003—
-
- H01L51/5246—
-
- H01L51/5253—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H01L2227/323—
-
- H01L2227/326—
-
- H01L2251/5338—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
박리 공정의 수율을 향상시킨다. 박리 공정을 통하여 형성된 표시 장치의 양산성을 향상시킨다. 수지 또는 수지 전구체를 포함하는 재료를 사용하여 기판 위에 층을 형성한다. 이어서, 이 층에 가열 처리를 수행함으로써 수지층을 형성한다. 다음으로, 수지층 위에 피박리층을 형성한다. 그 다음, 피박리층과 기판을 서로 박리한다. 가열 처리는 산소를 포함하는 분위기에서 또는 산소를 포함하는 가스를 공급하면서 수행한다.
Description
본 발명의 일 형태는 박리 방법, 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야의 예에는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(터치 센서 등), 입력/출력 장치(터치 패널 등), 이들 중 어느 것의 구동 방법, 및 이들 중 어느 것의 제작 방법이 포함된다.
본 명세서 등에서 반도체 장치는 일반적으로 반도체 특성을 이용함으로써 기능할 수 있는 장치를 의미한다. 트랜지스터, 반도체 회로, 연산 장치, 및 기억 장치 등은 각각 반도체 장치의 일 형태이다. 또한 촬상 장치, 전기 광학 장치, 발전 장치(예를 들어 박막 태양 전지 및 유기 박막 태양 전지), 및 전자 기기는 각각 반도체 장치를 포함하여도 좋다.
유기 일렉트로루미네선스(EL) 소자 또는 액정 소자를 사용한 표시 장치가 알려져 있다. 표시 장치의 예에는, 발광 다이오드(LED) 등의 발광 소자가 제공된 발광 장치, 및 전기 영동 방식 등으로 표시를 수행하는 전자 종이도 포함된다.
유기 EL 소자는 일반적으로 발광성 유기 화합물을 포함하는 층이 한 쌍의 전극 사이에 제공되는 구조를 갖는다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물은 광을 방출할 수 있다. 이러한 유기 EL 소자를 포함하는 표시 장치는, 얇고, 가볍고, 높은 콘트라스트 및 낮은 소비전력을 가질 수 있다.
또한 플렉시블 기판(필름) 위에 트랜지스터 등의 반도체 소자 및 유기 EL 소자 등의 표시 소자를 형성함으로써, 플렉시블 표시 장치를 제공할 수 있다.
특허문헌 1에는 내열성 수지층 및 전자 소자가 제공된 지지 기판(유리 기판)에 희생층을 통하여 레이저 광을 조사한 후에 유리 기판으로부터 내열성 수지층을 박리함으로써 플렉시블 표시 장치를 제작하는 방법이 개시(開示)되어 있다.
본 발명의 일 형태의 과제는 신규 박리 방법 또는 표시 장치의 신규 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 비용이 낮고 양산성이 높은 박리 방법 또는 표시 장치의 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 수율이 높은 박리 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 대형 기판을 사용하여 박리를 수행하는 것이다. 본 발명의 일 형태의 과제는 대형 기판을 사용하여 표시 장치를 제작하는 것이다. 본 발명의 일 형태의 과제는 간략화된 제작 공정을 갖는 표시 장치의 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 낮은 온도에서 표시 장치를 제작하는 것이다.
본 발명의 일 형태의 또 다른 과제는 소비전력이 낮은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 주변 밝기에 상관없이 시인성이 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 전천후(all-weather) 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 편리성이 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 신뢰성이 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 표시 장치의 두께 또는 무게를 줄이는 것이다. 본 발명의 일 형태의 또 다른 과제는 가요성 또는 곡면을 갖는 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 튼튼한(robust) 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 또 다른 과제는 신규 표시 장치, 신규 입력/출력 장치, 또는 신규 전자 기기 등을 제공하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태는 모든 과제를 반드시 달성할 필요는 없다. 또한, 높은 편광도를 갖는 편광판은 비싸다는 것이 문제이다.
본 발명의 일 형태는 수지 또는 수지 전구체를 포함하는 재료를 사용하여 기판 위에 제 1 층을 형성하는 단계, 산소를 포함하는 가스를 공급하면서 제 1 층에 제 1 가열 처리를 수행하여 제 1 수지층을 형성하는 단계, 제 1 수지층 위에 피박리층을 형성하는 단계, 및 이 층과 기판을 서로 박리하는 단계를 포함하는 박리 방법이다.
본 발명의 일 형태는 수지 또는 수지 전구체를 포함하는 재료를 사용하여 기판 위에 제 1 층을 형성하는 단계, 산소를 포함하는 가스를 공급하면서 제 1 층에 제 1 가열 처리를 수행하여 제 1 수지층을 형성하는 단계, 기판 및 제 1 수지층 위에 제 1 수지층의 단부를 덮는 절연층을 형성하는 단계, 절연층을 개재(介在)하여 제 1 수지층 위에, 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 형성하는 단계, 제 1 수지층의 적어도 일부를 기판으로부터 박리하여 박리의 기점을 형성하는 단계, 및 트랜지스터와 기판을 서로 박리하는 단계를 포함하는 박리 방법이다.
본 발명의 일 형태는 수지 또는 수지 전구체를 포함하는 재료를 사용하여 기판 위에 제 1 층을 형성하는 단계, 산소를 포함하는 분위기에서 제 1 층에 제 1 가열 처리를 수행하여 제 1 수지층을 형성하는 단계, 기판 및 제 1 수지층 위에 제 1 수지층의 단부를 덮는 제 2 층을 형성하는 단계, 제 1 처리의 분위기보다 산소를 적게 포함하는 분위기에서 제 2 층에 제 2 가열 처리를 수행하여 제 1 수지층의 단부를 덮는 제 2 수지층을 형성하는 단계, 제 2 수지층을 개재하여 제 1 수지층 위에, 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 형성하는 단계, 제 1 수지층의 적어도 일부를 기판으로부터 박리하여 박리의 기점을 형성하는 단계, 및 트랜지스터와 기판을 서로 박리하는 단계를 포함하는 박리 방법이다.
본 발명의 일 형태는 수지 또는 수지 전구체를 포함하는 재료를 사용하여 기판 위에 제 1 층을 형성하는 단계, 산소를 포함하는 가스를 공급하면서 제 1 층에 제 1 가열 처리를 수행하여 제 1 수지층을 형성하는 단계, 기판 및 제 1 수지층 위에 제 1 수지층의 단부를 덮는 제 2 층을 형성하는 단계, 산소를 포함하는 가스를 공급하지 않거나, 또는 제 1 가열 처리에서 사용된 가스의 비율보다 산소의 비율이 낮은 가스를 공급하면서 제 2 층에 제 2 가열 처리를 수행하는 단계, 제 2 수지층을 개재하여 제 1 수지층 위에, 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 형성하는 단계, 제 1 수지층의 적어도 일부를 기판으로부터 박리하여 박리의 기점을 형성하는 단계, 및 트랜지스터와 기판을 서로 박리하는 단계를 포함하는 박리 방법이다.
질소 가스를 공급하면서 제 2 가열 처리를 수행하여도 좋다.
질소 및 산소를 포함하는 혼합 가스를 공급하면서 제 1 가열 처리의 온도보다 낮은 온도에서 제 2 가열 처리를 수행하여도 좋다.
제 2 가열 처리의 온도가 제 1 가열 처리의 온도보다 낮은 경우, 제 1 가열 처리에서 사용되는 가스 내의 산소의 비율은 제 2 가열 처리에서 사용되는 가스 내의 산소의 비율과 같아도 좋다.
가스 유량 전체에서의 산소 가스 유량의 비율이 5% 이상 50% 이하의 혼합 가스를 공급하면서 제 1 가열 처리를 수행하여도 좋다.
질소 및 산소를 포함하는 혼합 가스를 공급하면서 350℃ 이상 450℃ 이하의 온도에서 제 1 가열 처리를 수행하여도 좋다.
1μm 이상 3μm 이하의 두께로 제 1 수지층을 형성하여도 좋다.
5cP 이상 100cP 미만의 점도(viscosity)를 갖는 용액을 사용하여 제 1 층을 형성하여도 좋다.
스핀 코터를 사용하여 제 1 층을 형성하여도 좋다.
제 1 가열 처리의 온도 이하의 온도에서 트랜지스터를 제작하는 것이 바람직하다.
감광성 수지를 사용하여 제 1 층을 형성하여도 좋다.
본 발명의 일 형태는 제 1 수지층, 제 1 수지층 위의 제 2 수지층, 제 2 수지층 위의 트랜지스터, 및 트랜지스터에 전기적으로 접속되는 표시 소자를 포함하는 표시 장치이다. 제 2 수지층 측의 표면과 반대측의 제 1 수지층의 표면에서 수행되는 XPS(X-ray photoelectron spectroscopy) 분석에 의하여 측정되는 산소 농도는 10atomic% 이상이다. 제 1 수지층은 1μm 이상 3μm 이하의 두께를 갖는 것이 바람직하다. 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다.
본 발명의 일 형태는 상술한 표시 장치 중 어느 것, 및 FPC(flexible printed circuit) 등의 회로 기판을 포함하는 표시 모듈이다.
본 발명의 일 형태는 상술한 표시 모듈, 그리고 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 포함하는 전자 기기이다.
본 발명의 일 형태는 신규 박리 방법 또는 표시 장치의 신규 제작 방법을 제공할 수 있다. 본 발명의 일 형태는 비용이 낮고 양산성이 높은 박리 방법 또는 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태는 수율이 높은 박리 방법을 제공할 수 있다. 본 발명의 일 형태는 대형 기판을 사용하여 박리를 수행할 수 있다. 본 발명의 일 형태는 대형 기판을 사용하여 표시 장치를 제작할 수 있다. 본 발명의 일 형태는 간략화된 제작 공정을 갖는 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태는 낮은 온도에서 표시 장치를 제작할 수 있다.
본 발명의 일 형태는 소비전력이 낮은 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 주변 밝기에 상관없이 시인성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 전천후 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 편리성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 표시 장치의 두께 또는 무게를 줄일 수 있다. 본 발명의 일 형태는 가요성 또는 곡면을 갖는 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 파괴되기 어려운 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 신규 표시 장치, 신규 입력/출력 장치, 또는 신규 전자 기기 등을 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 모든 효과를 반드시 가질 필요는 없다. 명세서, 도면, 및 청구항 등의 기재로부터 다른 효과를 추출할 수 있다.
도 1의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 2의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 3의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 4의 (A), (B), (C), (D1), (D2), 및 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 5의 (A), (B1), 및 (B2)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 6의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 7의 (A) 내지 (C)는 표시 장치의 예를 도시한 상면도 및 단면도이다.
도 8의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 9의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 10의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 11의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 12의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 13의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 14의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 15의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 16의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 17의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 18의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 19의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 20의 (A) 및 (B)는 표시 장치의 예를 도시한 상면도 및 단면도이다.
도 21의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 22의 (A1), (A2), 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 23은 표시 장치의 예를 도시한 사시도이다.
도 24는 표시 장치의 예를 도시한 단면도이다.
도 25는 표시 장치의 예를 도시한 단면도이다.
도 26은 표시 장치의 예를 도시한 단면도이다.
도 27의 (A) 내지 (F)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 28의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 29의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 30의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 31의 (A) 내지 (D)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 32의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 33의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 34의 (A)는 표시 장치의 예를 도시한 것이고, 도 34의 (B1), (B2), (B3), 및 (B4)는 각각 화소의 예를 도시한 것이다.
도 35는 표시 장치의 화소 회로의 예를 도시한 회로도이다.
도 36의 (A)는 표시 장치의 화소 회로의 예를 도시한 회로도이고, 도 36의 (B)는 화소의 예를 도시한 것이다.
도 37은 표시 모듈의 예를 도시한 것이다.
도 38의 (A) 내지 (D)는 전자 기기의 예를 도시한 것이다.
도 39의 (A) 내지 (E)는 전자 기기의 예를 도시한 것이다.
도 40의 (A) 및 (B)는 실시예 1의 박리 결과를 나타낸 외관 사진이다.
도 41은 실시예 1의 박리 결과의 외관을 나타낸 사진이다.
도 42의 (A1), (A2), (B), (C1), (C2), 및 (D)는 실시예 2의 박리 방법을 도시한 단면도 및 상면도이다.
도 43은 실시예 2의 박리 결과의 외관을 나타낸 사진이다.
도 44의 (A)는 실시예 2에서 박리에 필요한 힘의 측정에 사용되는 장치를 도시한 사시도이고, 도 44의 (B)는 실시예 2의 시료를 도시한 단면도이다.
도 45는 실시예 2에서 박리에 필요한 힘의 측정 결과를 나타낸 것이다.
도 46의 (A) 내지 (C)는 각각 실시예 2의 시료 2A의 단면 STEM 이미지이다.
도 47의 (A) 내지 (C)는 각각 실시예 2의 시료 2C의 단면 STEM 이미지이다.
도 48의 (A) 내지 (C)는 각각 실시예 2의 시료 2E의 단면 STEM 이미지이다.
도 49의 (A) 및 (B)는 실시예 4의 시료의 XPS 분석 결과를 나타낸 것이다.
도 2의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 3의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 4의 (A), (B), (C), (D1), (D2), 및 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 5의 (A), (B1), 및 (B2)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 6의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 7의 (A) 내지 (C)는 표시 장치의 예를 도시한 상면도 및 단면도이다.
도 8의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 9의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 10의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 11의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 12의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 13의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 14의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 15의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 16의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 17의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 18의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 19의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 20의 (A) 및 (B)는 표시 장치의 예를 도시한 상면도 및 단면도이다.
도 21의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 22의 (A1), (A2), 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도 및 상면도이다.
도 23은 표시 장치의 예를 도시한 사시도이다.
도 24는 표시 장치의 예를 도시한 단면도이다.
도 25는 표시 장치의 예를 도시한 단면도이다.
도 26은 표시 장치의 예를 도시한 단면도이다.
도 27의 (A) 내지 (F)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 28의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 29의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 30의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 31의 (A) 내지 (D)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 32의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 33의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도이다.
도 34의 (A)는 표시 장치의 예를 도시한 것이고, 도 34의 (B1), (B2), (B3), 및 (B4)는 각각 화소의 예를 도시한 것이다.
도 35는 표시 장치의 화소 회로의 예를 도시한 회로도이다.
도 36의 (A)는 표시 장치의 화소 회로의 예를 도시한 회로도이고, 도 36의 (B)는 화소의 예를 도시한 것이다.
도 37은 표시 모듈의 예를 도시한 것이다.
도 38의 (A) 내지 (D)는 전자 기기의 예를 도시한 것이다.
도 39의 (A) 내지 (E)는 전자 기기의 예를 도시한 것이다.
도 40의 (A) 및 (B)는 실시예 1의 박리 결과를 나타낸 외관 사진이다.
도 41은 실시예 1의 박리 결과의 외관을 나타낸 사진이다.
도 42의 (A1), (A2), (B), (C1), (C2), 및 (D)는 실시예 2의 박리 방법을 도시한 단면도 및 상면도이다.
도 43은 실시예 2의 박리 결과의 외관을 나타낸 사진이다.
도 44의 (A)는 실시예 2에서 박리에 필요한 힘의 측정에 사용되는 장치를 도시한 사시도이고, 도 44의 (B)는 실시예 2의 시료를 도시한 단면도이다.
도 45는 실시예 2에서 박리에 필요한 힘의 측정 결과를 나타낸 것이다.
도 46의 (A) 내지 (C)는 각각 실시예 2의 시료 2A의 단면 STEM 이미지이다.
도 47의 (A) 내지 (C)는 각각 실시예 2의 시료 2C의 단면 STEM 이미지이다.
도 48의 (A) 내지 (C)는 각각 실시예 2의 시료 2E의 단면 STEM 이미지이다.
도 49의 (A) 및 (B)는 실시예 4의 시료의 XPS 분석 결과를 나타낸 것이다.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 또한, 본 발명은 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 범위에서 벗어나지 않고, 본 발명의 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해된다. 따라서, 본 발명은 이하의 실시형태에서의 설명에 한정하여 해석되지 말아야 한다.
또한, 아래에서 설명되는 본 발명의 구성에서, 같은 부분 또는 비슷한 기능을 갖는 부분은 다른 도면에서 같은 부호로 나타내어지며, 그 설명은 반복되지 않는다. 또한, 비슷한 기능을 갖는 부분에는 같은 해칭 패턴을 적용하고, 이 부분을 특별히 부호로 나타내지 않는 경우가 있다.
도면에 도시된 각 구성의 위치, 크기, 또는 범위 등은 이해를 쉽게 하기 위하여 정확하게 나타내어지지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면에 개시된 위치, 크기, 또는 범위 등에 한정되지는 않는다.
또한 "막" 및 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있다. 또한 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
또한 본 명세서 등에서 "기판"은 기능 회로, 기능 소자, 및 기능막 등 중 적어도 하나를 지지하는 기능을 갖는 것이 바람직하다. "기판"은 기능 회로, 기능 소자, 및 기능막 등을 지지하는 기능을 반드시 가질 필요는 없고, 예를 들어 장치의 표면을 보호하는 기능, 또는 기능 회로, 기능 소자, 및 기능막 등 중 적어도 하나를 밀봉하는 기능을 가져도 좋다.
본 명세서 등에서, 금속 산화물이란 넓은 의미에서 금속의 산화물을 뜻한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 반도체층에 사용되는 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 바꿔 말하면, OS FET는 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터이다.
본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물이라고 부르는 경우가 있다. 또한, 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다.
본 명세서 등에서, "CAAC(c-axis aligned crystal)" 또는 "CAC(cloud-aligned composite)"라고 말하는 경우가 있다. CAAC는 결정 구조의 예를 말하고, CAC는 기능 또는 재료 구성의 예를 말한다.
산화물 반도체 또는 금속 산화물의 결정 구조의 예에 대하여 설명한다. 또한, In-Ga-Zn 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])을 사용하여, 스퍼터링법에 의하여 퇴적된 산화물 반도체를 예로 들어 아래에서 설명한다. 기판 온도 100℃ 이상 130℃ 이하에서 상술한 타깃을 사용하는 스퍼터링법에 의하여 형성되는 산화물 반도체를 sIGZO라고 하고, 기판 온도가 실온(R.T.)으로 설정하고 상술한 타깃을 사용하는 스퍼터링법에 의하여 형성되는 산화물 반도체를 tIGZO라고 한다. 상술한 타깃을 사용하여 기판 온도를 실온(R.T.)으로 하고 스퍼터링법에 의하여 형성된 산화물 반도체를 tIGZO라고 한다. 예를 들어, sIGZO는 나노크리스털(nc) 및 CAAC의 결정 구조 중 한쪽 또는 양쪽을 갖는다. 또한 tIGZO는 nc의 결정 구조를 갖는다. 또한, 여기서 실온(R.T.)이란, 기판을 의도적으로 가열하지 않을 때의 온도라고도 한다.
본 명세서 등에서, CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전체의 기능을 갖고, 재료의 다른 일부에서는 유전체(또는 절연체)의 기능을 갖고, 전체로서는 CAC-OS 또는 CAC-metal oxide는 반도체의 기능을 갖는다. CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전체는 캐리어로서 기능하는 전자(또는 정공)를 흘리는 기능을 갖고, 유전체는 캐리어로서 기능하는 전자를 흘리지 않는 기능을 갖는다. 도전체로서의 기능 및 유전체로서의 기능의 상보적인 작용에 의하여, CAC-OS 또는 CAC-metal oxide는 전환 기능(온/오프 기능)을 가질 수 있다. CAC-OS 또는 CAC-metal oxide에서는, 기능을 분리함으로써 각 기능을 최대화시킬 수 있다.
본 명세서 등에서, CAC-OS 또는 CAC-metal oxide는 도전체 영역 및 유전체 영역을 포함한다. 도전체 영역은 상술한 도전체의 기능을 갖고, 유전체 영역은 상술한 유전체의 기능을 갖는다. 재료 내에서 도전체 영역 및 유전체 영역은 나노 입자 레벨로 박리되어 있는 경우가 있다. 도전체 영역 및 유전체 영역은 재료 내에 편재되는 경우가 있다. 관찰 시, 도전체 영역은 그 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되는 경우가 있다.
바꿔 말하면, CAC-OS 또는 CAC-metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수 있다.
또한, CAC-OS 또는 CAC-metal oxide에서, 도전체 영역 및 유전체 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기를 갖고, 재료 내에서 분산되어 있는 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 박리 방법 및 본 발명의 일 형태의 표시 장치의 제작 방법에 대하여, 도 1의 (A) 내지 (E), 도 2의 (A) 내지 (C), 도 3의 (A) 내지 (C), 도 4의 (A), (B), (C), (D1), (D2), 및 (E), 도 5의 (A), (B1), 및 (B2), 도 6의 (A) 및 (B), 도 7의 (A) 내지 (C), 도 8의 (A) 및 (B), 도 9의 (A) 내지 (C), 도 10의 (A) 내지 (C), 도 11의 (A) 내지 (C), 도 12의 (A) 및 (B), 도 13의 (A) 및 (B), 도 14의 (A) 및 (B), 도 15의 (A) 및 (B), 도 16의 (A) 및 (B), 도 17의 (A) 내지 (E), 도 18의 (A) 및 (B), 도 19의 (A) 및 (B), 그리고 도 20의 (A) 및 (B)를 참조하여 설명한다.
본 실시형태에서는, 예로서 트랜지스터 및 유기 EL 소자를 포함하는 표시 장치(액티브 매트릭스형 유기 EL 표시 장치라고도 함)에 대하여 설명한다. 표시 장치는 기판에 플렉시블 재료를 사용함으로써 가요성을 가질 수 있다. 또한, 본 발명의 일 형태는 유기 EL 소자를 포함하는 발광 장치, 표시 장치, 및 입력/출력 장치(예를 들어, 터치 패널)에 한정되지 않고, 다른 종류의 기능 소자를 포함하는 반도체 장치, 발광 장치, 표시 장치, 및 입력/출력 장치 등 다양한 장치에 적용할 수 있다.
본 발명의 일 형태의 박리 방법에서는, 우선 제 1 층으로서 기판 위에 수지 또는 수지 전구체를 포함하는 재료를 형성한다. 다음에, 제 1 층에 제 1 가열 처리를 수행함으로써 제 1 수지층을 형성한다. 그리고, 제 1 수지층 위에 피박리층을 형성한다. 다음에, 피박리층과 기판을 서로 박리한다. 제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 제 1 가열 처리는 산소를 포함하는 가스를 공급하면서 수행하는 것이 바람직하다.
충분한 산소를 포함하는 분위기에서 제 1 층을 가열함으로써 형성된 제 1 수지층은 다량의 산소를 포함하므로, 기판으로부터 쉽게 박리할 수 있다.
본 발명의 일 형태의 박리 방법에서는, 제 1 수지층을 형성하기 위하여 사용되는 가열 조건을 제어함으로써 제 1 수지층을 기판으로부터 쉽게 박리할 수 있다. 즉, 제 1 수지층의 박리성을 높이기 위하여 제 1 수지층의 전체 표면에 레이저 광을 조사하는 단계는 불필요하다.
제 1 수지층의 전체 표면에 레이저 광을 조사하는 경우, 선형 레이저 빔의 사용이 적합하지만, 선형 레이저 빔을 조사하기 위한 레이저 장치는 비싸고, 높은 러닝 코스트(running cost)가 필요하다. 본 발명의 일 형태의 박리 방법에서는, 이 레이저 장치가 불필요하기 때문에, 상당한 비용 절감으로 이어진다. 또한, 이 박리 방법은 대형 기판에 쉽게 적용할 수 있다.
기판을 통하여 제 1 수지층의 전체 표면에 레이저 광을 조사하는 단계는 수행되지 않기 때문에, 기판이 레이저 광의 조사에 의하여 손상되는 것을 방지할 수 있다. 한 번 사용된 후의 기판은 강도가 저하되기 어렵기 때문에, 이 기판을 재사용할 수 있어, 비용 절감으로 이어진다.
본 발명의 일 형태의 또 다른 박리 방법에서는, 우선 제 1 층으로서 기판 위에 수지 또는 수지 전구체를 포함하는 재료를 형성한다. 다음에, 제 1 층에 제 1 가열 처리를 수행함으로써 제 1 수지층을 형성한다. 그리고, 기판 및 제 1 수지층 위에 제 1 수지층의 단부를 덮는 절연층을 형성한다. 다음에, 제 1 수지층과 트랜지스터 사이에 절연층을 개재하여, 채널 형성 영역에 금속 산화물을 포함하는 이 트랜지스터를 제 1 수지층 위에 형성한다. 그 다음, 제 1 수지층의 적어도 일부를 기판으로부터 박리함으로써 박리의 기점을 형성한다. 그리고, 트랜지스터와 기판을 서로 박리한다. 제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 제 1 가열 처리는 산소를 포함하는 가스를 공급하면서 수행하는 것이 바람직하다.
제 1 수지층에 접촉하는 부분 및 절연층에 접촉하는 부분을 기판에 제공한다. 제 1 수지층의 단부를 덮어 절연층을 형성한다. 기판에 대한 절연층의 밀착성은 기판에 대한 제 1 수지층의 밀착성보다 강하다. 제 1 수지층의 단부를 덮는 절연층을 형성함으로써, 제 1 수지층이 높은 박리성을 갖는 경우에도 기판으로부터의 제 1 수지층의 의도하지 않은 박리를 억제할 수 있다. 예를 들어, 기판을 반송할 때에 발생하는 제 1 수지층의 박리를 억제할 수 있다. 또한, 박리의 기점에 의하여 원할 때 기판과 제 1 수지층을 서로 박리할 수 있게 된다. 즉, 본 실시형태의 박리 방법에서는, 박리가 발생할 때를 제어할 수 있고, 높은 박리성을 달성할 수 있다. 이로써, 박리 공정 및 표시 장치의 제작 공정의 수율을 높일 수 있다.
본 발명의 일 형태의 또 다른 박리 방법에서는, 우선 제 1 층으로서 기판 위에 수지 또는 수지 전구체를 포함하는 재료를 형성한다. 그리고, 산소를 포함하는 분위기에서 제 1 층에 제 1 가열 처리를 수행함으로써, 제 1 수지층을 형성한다. 다음에, 기판 및 제 1 수지층 위에 제 1 수지층의 단부를 덮는 제 2 층을 형성한다. 다음에 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 제 2 층에 제 2 가열 처리를 수행함으로써 제 1 수지층의 단부를 덮는 제 2 수지층을 형성한다. 그리고, 제 1 수지층과 트랜지스터 사이에 제 2 수지층을 개재하여, 채널 형성 영역에 금속 산화물을 포함하는 이 트랜지스터를 제 1 수지층 위에 형성한다. 그 다음, 제 1 수지층의 적어도 일부를 기판으로부터 박리함으로써 박리의 기점을 형성한다. 그리고, 트랜지스터와 기판을 서로 박리한다.
제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 제 1 가열 처리는 산소를 포함하는 가스를 공급하면서 수행하는 것이 바람직하다.
제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행하는 것이 바람직하다. 산소를 포함하는 가스를 공급하지 않거나, 또는 제 1 가열 처리에서 사용된 가스의 비율보다 산소의 비율이 낮은 가스를 공급하면서 제 2 가열 처리를 수행하는 것이 바람직하다.
제 2 수지층은, 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 가열함으로써 형성되기 때문에, 제 2 수지층의 박리성은 제 1 수지층의 박리성보다 낮다.
또한, 막의 또는 막 표면의 산소량 또는 산소 농도의 분석을 통하여, 제 1 수지층에 포함되는 산소량이 제 2 수지층에 포함되는 산소량보다 많다는 것을 확인할 수 있는 경우가 있다. 구체적으로는, SIMS(secondary ion mass spectrometry) 또는 XPS 등을 사용한 분석을 사용할 수 있다.
제 1 수지층에 접촉하는 부분 및 제 2 수지층에 접촉하는 부분을 기판에 제공한다. 제 1 수지층의 단부를 덮어 제 2 수지층을 형성한다. 기판에 대한 제 2 수지층의 밀착성은 기판에 대한 제 1 수지층의 밀착성보다 강하다. 제 1 수지층의 단부를 덮는 제 2 수지층을 형성함으로써, 제 1 수지층이 높은 박리성을 갖는 경우에도 의도하지 않을 때 발생되는, 기판으로부터의 제 1 수지층의 박리를 억제할 수 있다. 또한, 박리의 기점은 원할 때 기판과 제 1 수지층을 서로 박리할 수 있게 한다. 즉, 본 실시형태의 박리 방법에서는, 박리가 일어날 때를 제어할 수 있고, 높은 박리성을 달성할 수 있다. 이로써, 박리 공정 및 표시 장치의 제작 공정의 수율을 높일 수 있다.
또한, 제 1 가열 처리의 분위기가 제 2 가열 처리의 분위기와 같을 때에도, 제 1 가열 처리의 온도보다 제 2 가열 처리의 온도를 충분히 낮게 설정함으로써 제 1 수지층의 박리성을 제 2 수지층의 박리성과 다르게 할 수 있는 경우가 있다.
감광성 재료를 사용하여 제 1 층 및 제 2 층을 형성하여도 좋다. 감광성 재료를 사용하면, 원하는 형상을 갖는 수지층을 쉽게 형성할 수 있다.
본 실시형태의 표시 장치는 트랜지스터의 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
트랜지스터의 채널 형성 영역에 LTPS(low temperature polysilicon)를 사용하는 경우, 약 500℃ 내지 550℃의 온도의 열이 가해질 필요가 있기 때문에 제 1 수지층 및 제 2 수지층은 내열성을 갖는 것이 요구된다. 또한, 레이저 결정화의 단계에서의 손상이 저감되도록 제 1 수지층 및 제 2 수지층을 두껍게 할 필요가 있다.
한편으로, 350℃ 이하, 또는 300℃ 이하의 온도에서도 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 형성할 수 있다. 그러므로 제 1 수지층 및 제 2 수지층은 높은 내열성을 갖는 것이 요구되지 않는다. 따라서 제 1 수지층 및 제 2 수지층의 내열 온도를 낮출 수 있어 재료 선택의 범위를 넓힐 수 있다. 또한, 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터는 레이저 결정화 단계가 불필요하기 때문에 제 1 수지층 및 제 2 수지층을 얇게 할 수 있다. 제 1 수지층 및 제 2 수지층은 높은 내열성이 요구되지 않고 얇게 할 수 있기 때문에, 디바이스의 제작 비용을 크게 삭감할 수 있다. 금속 산화물은, LTPS를 사용하는 경우에 비하여 단계를 간략화할 수 있어 바람직하게 사용된다.
제 1 수지층 및 제 2 수지층은 각각 0.1μm 이상 0.3μm 이하의 두께를 가져도 좋다. 제 1 수지층 및 제 2 수지층을 얇게 형성함으로써, 표시 장치를 낮은 비용으로 제작할 수 있다. 표시 장치를 가볍게, 그리고 얇게 할 수 있다. 표시 장치는 더 높은 가요성을 가질 수 있다.
본 실시형태에서는, 제 1 수지층의 내열 온도 이하, 그리고 제 2 수지층의 내열 온도 이하의 온도에서 트랜지스터 등을 형성한다. 수지층의 내열성은 예를 들어 가열로 인한 중량 감소율, 구체적으로는 5% 중량 감소 온도에 의하여 측정할 수 있다. 본 실시형태의 박리 방법 및 표시 장치의 제작 방법에서는, 최대 공정 온도를 낮게 할 수 있다. 예를 들어, 제 1 수지층의 5% 중량 감소 온도 및 제 2 수지층의 5% 중량 감소 온도를 각각 200℃ 이상 550℃ 이하, 200℃ 이상 450℃ 이하, 200℃ 이상 400℃ 이하, 또는 200℃ 이상 350℃ 이하로 할 수 있다. 따라서, 재료 선택의 범위가 넓어진다. 또한 제 1 수지층 또는 제 2 수지층의 5% 중량 감소 온도는 550℃보다 높아도 좋다.
본 실시형태의 표시 장치의 제작 방법에 대하여 아래에서 구체적으로 설명한다.
또한 표시 장치에 포함되는 박막(즉 절연막, 반도체막, 및 도전막 등)은 스퍼터링법, CVD(chemical vapor deposition)법, 진공 증착법, PLD(pulsed laser deposition)법, 및 ALD(atomic layer deposition)법 등 중 어느 것에 의하여 형성할 수 있다. CVD법으로서는 PECVD(plasma-enhanced chemical vapor deposition)법 또는 열 CVD법을 사용하여도 좋다. 열 CVD법의 예로서는 MOCVD(metal organic chemical vapor deposition)법을 사용하여도 좋다.
또는, 표시 장치를 구성하는 박막(즉, 절연막, 반도체막, 및 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 또는 오프셋 인쇄 등의 방법, 또는 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 또는 나이프 코터에 의하여 형성할 수 있다.
표시 장치에 포함되는 박막을 가공할 때, 가공에는 리소그래피법 등을 사용할 수 있다. 또는 차폐 마스크를 사용하는 막 형성법에 의하여 섬 형상의 박막을 형성하여도 좋다. 또는 나노 임프린팅법, 샌드 블라스팅법(sandblasting method), 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공될 박막 위에 레지스트 마스크를 형성하고, 이 박막을 에칭 등에 의하여 가공하고, 레지스트 마스크를 제거하는 방법, 및 감광성 박막을 형성하고, 이 감광성 박막을 광에 노출시키고 현상하여 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서 광을 사용하는 경우, 노광에는, i선(파장 365nm의 광), g선(파장 436nm의 광), h선(파장 405nm의 광), 또는 이들 중 어느 것을 혼합한 광을 사용할 수 있다. 또는 자외광, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수 있다. 노광은 액침 노광 기술에 의하여 수행하여도 좋다. 노광을 위한 광으로서 EUV(extreme ultra-violet light) 또는 X선을 사용하여도 좋다. 노광을 위한 광 대신에 전자 빔을 사용할 수 있다. 매우 미세한 가공을 수행할 수 있기 때문에, EUV, X선, 또는 전자 빔을 사용하는 것이 바람직하다. 또한 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토마스크는 불필요하다.
박막의 에칭에는 드라이 에칭, 웨트 에칭, 또는 샌드 블라스트법 등을 사용할 수 있다.
[제작 방법예 1]
우선, 형성 기판(14) 위에 제 1 층(24a)을 형성한다(도 1의 (A)).
도 1의 (A)에서는, 도포법에 의하여 형성 기판(14)의 전체 표면 위에 제 1 층(24a)을 형성하는 예를 나타낸다. 형성 방법은 도포법에 한정되지 않고, 인쇄법 등에 의하여 형성 기판(14) 위에 제 1 층(24a)을 형성하여도 좋다. 섬 형상의 제 1 층(24a), 또는 개구나 요철 형상을 갖는 제 1 층(24a) 등을 형성 기판(14) 위에 형성하여도 좋다.
다양한 수지 재료(수지 전구체를 포함함) 중 어느 것을 사용하여 제 1 층(24a)을 형성할 수 있다.
열 경화성 재료를 사용하여 제 1 층(24a)을 형성하는 것이 바람직하다.
감광성을 갖는 재료 또는 감광성을 갖지 않는 재료(비감광성 재료라고도 함)를 사용하여 제 1 층(24a)을 형성하여도 좋다.
제 1 층(24a)에 감광성 재료를 사용하는 경우에는, 광을 사용하는 리소그래피법에 의하여 제 1 층(24a)의 일부를 제거할 수 있어 제 1 수지층(23a)을 원하는 형상으로 형성할 수 있다.
폴리이미드 수지 또는 폴리이미드 수지 전구체를 포함하는 재료를 사용하여 제 1 층(24a)을 형성하는 것이 바람직하다. 예를 들어, 폴리이미드 수지 및 용매를 포함하는 재료 또는 폴리아믹산(polyamic acid) 및 용매를 포함하는 재료를 사용하여 제 1 층(24a)을 형성할 수 있다. 폴리이미드는 표시 장치의 평탄화막 등의 형성에 적합하게 사용되는 재료이므로 막 형성 장치 및 재료를 공유할 수 있다. 따라서, 본 발명의 일 형태의 구조를 얻기 위하여 다른 장치 및 다른 재료를 준비할 필요는 없다.
제 1 수지층(24a)을 형성하기 위하여 사용할 수 있는 수지 재료의 예에는 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지, 그리고 어느 것의 전구체 등이 포함된다.
스핀 코터로 제 1 층(24a)을 형성하는 것이 바람직하다. 스핀 코팅법은 대형 기판 위의 균일한 박막의 형성을 가능하게 한다.
제 1 층(24a)은 점도가 5cP 이상 500cP 미만인 용액을 사용하여 형성하는 것이 바람직하고, 5cP 이상 100cP 미만인 것이 더 바람직하고, 10cP 이상 50cP 이하인 것이 더욱 바람직하다. 용액의 점도가 낮을수록 도포가 쉬워진다. 또한 용액의 점도가 낮을수록 기포가 들어가는 것을 억제할 수 있어 양질의 막으로 할 수 있다.
또는, 예를 들어 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 또는 오프셋 인쇄에 의하여, 또는 닥터나이프, 슬릿 코터, 롤 코터, 커튼 코터, 또는 나이프 코터를 사용하여 제 1 층(24a)을 형성할 수 있다.
형성 기판(14)은 쉽게 반송하는 데 충분히 높은 강성(剛性)을 갖고, 제작 공정에서 가해지는 열에 대한 내성을 갖는다. 형성 기판(14)에 사용할 수 있는 재료의 예에는 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속 및 합금이 포함된다. 유리의 예에는 무알칼리 유리, 바륨보로실리케이트 유리, 및 알루미노보로실리케이트 유리가 포함된다.
다음에, 제 1 층(24a)에 제 1 가열 처리를 수행함으로써 제 1 수지층(23a)을 형성한다(도 1의 (B)).
제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다.
제 1 수지층(23a)에 포함되는 산소량이 많을수록, 제 1 수지층(23a)의 박리에 필요한 힘을 작게 할 수 있다. 제 1 가열 처리의 분위기에서의 산소의 비율이 높을수록, 제 1 수지층(23a)에 포함되는 산소량을 많게 할 수 있어 제 1 수지층(23a)의 박리성을 높일 수 있다.
예를 들어 가열 장치의 체임버에서 산소를 포함하는 분위기를 사용하여 제 1 가열 처리를 수행할 수 있다. 또는, 공기 분위기에서 핫 플레이트 등을 사용하여 제 1 가열 처리를 수행할 수 있다.
제 1 가열 처리를 수행할 때의 분위기에서의 산소 분압은, 5% 이상 100% 미만이 바람직하고, 10% 이상 100% 미만이 더 바람직하고, 15% 이상 100% 미만이 더욱 바람직하다.
가열 장치의 체임버로 산소를 포함하는 가스를 공급하면서 제 1 가열 처리를 수행하는 것이 바람직하다. 예를 들어, 산소 가스만 또는 산소 가스를 포함하는 혼합 가스를 공급하면서 제 1 가열 처리를 수행하는 것이 바람직하다. 구체적으로는, 산소와, 질소 또는 희가스(아르곤 등)를 포함하는 혼합 가스를 사용할 수 있다.
일부의 가열 장치는 분위기에서의 산소의 비율이 높은 경우에 열화된다. 그러므로, 산소 가스를 포함하는 혼합 가스를 사용하는 경우, 혼합 가스 전체의 유량에서의 산소 가스의 유량의 비율은 5% 이상 50% 이하로 설정하는 것이 바람직하고, 10% 이상 50% 이하가 더 바람직하고, 15% 이상 50% 이하가 더욱 바람직하다.
제 1 가열 처리의 온도는 200℃ 이상 500℃ 이하가 바람직하고, 250℃ 이상 475℃ 이하가 더 바람직하고, 300℃ 이상 450℃ 이하가 더욱 바람직하다.
제 1 가열 처리의 온도가 높을수록 제 1 수지층(23a)의 박리성을 높일 수 있다.
제 1 가열 처리에 의하여, 제 1 수지층(23a) 내의 탈가스 성분(예를 들어 수소 또는 물)을 저감시킬 수 있다. 특히 제 1 수지층(23a) 위에 형성되는 각 층의 형성 온도 이상의 온도에서 가열하는 것이 바람직하다. 이로써 트랜지스터의 제작 공정에서 제 1 수지층(23a))으로부터 방출되는 가스를 크게 저감할 수 있다.
예를 들어 트랜지스터의 제작 온도가 350℃ 미만인 경우에는, 제 1 수지층(23a)이 되는 막은 350℃ 이상 450℃ 이하의 온도에서 가열되는 것이 바람직하고, 350℃ 이상 400℃ 이하가 더 바람직하고, 350℃ 이상 375℃ 이하가 더욱 바람직하다. 따라서 트랜지스터의 제작 공정에서 제 1 수지층(23a)으로부터 방출되는 가스를 크게 저감시킬 수 있다.
트랜지스터의 제작에서의 최고 온도가 제 1 가열 처리의 온도와 같은 경우, 표시 장치의 제작에서의 최고 온도가 제 1 가열 처리에 의하여 높아지는 것을 방지할 수 있어 바람직하다.
제 1 가열 처리의 가열 시간이 길어질수록 제 1 수지층(23a)의 박리성을 높일 수 있다.
처리의 가열 시간을 길게 함으로써, 가열 온도가 비교적 낮더라도 높은 온도에서 가열할 경우에 얻는 박리성과 동등의 박리성을 얻을 수 있는 경우가 있다. 따라서, 가열 장치의 구조 때문에 가열 온도를 높일 수 없는 경우, 처리의 가열 시간을 길게 하는 것이 바람직하다.
제 1 가열 처리의 가열 시간은 예를 들어, 5분 이상 24시간 이하가 바람직하고, 30분 이상 12시간 이하가 더 바람직하고, 1시간 이상 6시간 이하가 더욱 바람직하다. 또한 제 1 가열 처리의 가열 시간은 이에 한정되지 않는다. 예를 들어 제 1 가열 처리가 RTA(rapid thermal annealing)에 의하여 수행되는 경우에는, 제 1 가열 처리의 가열 시간은 5분 미만으로 하여도 좋다.
가열 장치로서는 예를 들어, 전기로, 또는 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의하여 대상물을 가열하는 장치의, 다양한 장치 중 어느 것을 사용할 수 있다. 예를 들어, GRTA(gas rapid thermal annealing) 장치 또는 LRTA(lamp rapid thermal annealing) 장치 등의 RTA 장치를 사용할 수 있다. LRTA 장치는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 또는 고압 수은 램프 등의 램프로부터 방출된 광(전자파)의 복사에 의하여 대상물을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 사용하는 가열 처리를 위한 장치이다. RTA 장치에 의하여, 프로세스 시간이 단축될 수 있어, RTA 장치는 대량 생산에 적합하다. 또는 인라인형 가열 장치(in-line heating apparatus)를 가열 처리에 사용하여도 좋다.
표시 장치의 평탄화층 등에 수지를 사용하는 경우, 예를 들어 가열은 일반적으로, 산소를 거의 포함하지 않는 조건하, 및 수지가 경화되는 온도 범위의 가장 낮은 온도에서 수행되기 때문에, 산화로 인한 수지의 질의 변화가 방지된다. 한편으로, 본 발명의 일 형태에서는, 제 1 수지층(23a)이 되는 제 1 층(24a)의 표면을 노출시켜 산소를 적극적으로 포함하는 분위기로 하여, 비교적 높은 온도(예를 들어 200℃ 이상의 온도)에서 가열을 수행한다. 따라서 제 1 수지층(23a)은 높은 박리성을 가질 수 있다.
또한 가열 처리에 의하여, 제 1 수지층(23a)의 두께는 제 1 층(24a)의 두께로부터 변화되는 경우가 있다. 예를 들어 제 1 층(24a)에 포함되는 용매의 제거 또는 강성의 증가로 인한 밀도 증가에 의하여 체적이 감소됨으로써, 제 1 수지층(23a)의 두께가 제 1 층(24a)의 두께보다 얇아지는 경우가 있다. 또는 가열 처리 수행할 때 포함되는 산소에 의하여 체적이 증가됨으로써, 제 1 수지층(23a)의 두께는 제 1 층(24a)의 두께보다 두꺼워지는 경우가 있다.
제 1 가열 처리를 수행하기 전에, 제 1 층(24a)에 포함되는 용매를 제거하기 위한 열처리(프리 베이킹 처리라고도 함)를 수행하여도 좋다. 프리 베이킹 처리의 온도는, 사용되는 재료를 고려하여 적절히 결정할 수 있다. 예를 들어 50℃ 이상 180℃ 이하, 80℃ 이상 150℃ 이하, 또는 90℃ 이상 120℃ 이하의 온도에서 프리 베이킹 처리를 수행할 수 있다. 제 1 가열 처리는 프리 베이킹 처리로서 기능하여도 좋고, 즉, 제 1 층(24a)에 포함되는 용매를 제 1 가열 처리에 의하여 제거하여도 좋다.
제 1 수지층(23a)은 가요성을 갖는다. 형성 기판(14)은 제 1 수지층(23a)보다 가요성이 낮다.
제 1 수지층(23a)은 0.01μm 이상 10μm 미만의 두께를 갖는 것이 바람직하고, 0.1μm 이상 3μm 이하가 더 바람직하고, 0.5μm 이상 2μm 이하가 더욱 바람직하다. 점도가 낮은 용액을 사용함으로써 제 1 수지층(23a)을 쉽게 얇게 할 수 있다. 제 1 수지층(23a)이 상술한 범위의 두께를 갖는 경우, 표시 장치는 더 높은 가요성을 가질 수 있다. 제 1 수지층(23a)의 두께가 두꺼운 경우, 제 1 수지층(23a)의 박리에 필요한 힘은 작아진다는 것을 알았다(실시예 2 참조). 이로써, 제 1 수지층(23a)은 1μm 이상의 두께를 갖는 것이 바람직하다. 제 1 수지층(23a)의 두께는 이에 한정되지 않고, 10μm 이상이어도 좋다. 예를 들어, 제 1 수지층(23a)은 10μm 이상 200μm 이하의 두께를 가져도 좋다. 10μm 이상의 두께를 갖는 제 1 수지층(23a)은 표시 장치의 강성을 높일 수 있기 때문에 바람직하다.
제 1 수지층(23a)은 0.1ppm/℃ 이상 50ppm/℃ 이하의 열팽창 계수를 갖는 것이 바람직하고, 0.1ppm/℃ 이상 20ppm/℃ 이하가 더 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하가 더욱 바람직하다. 제 1 수지층(23a)의 열팽창 계수가 낮을수록, 가열 처리에 의하여 일어나는, 트랜지스터 등에 포함되는 층에서의 크랙의 발생 또는 트랜지스터 등의 파손을 더 방지할 수 있다.
표시 장치의 표시면 측에 제 1 수지층(23a)이 위치하는 경우, 제 1 수지층(23a)은 가시광 투광성이 높은 것이 바람직하다.
다음에, 제 1 수지층(23a) 위에 절연층(31)을 형성한다(도 1의 (C)).
제 1 수지층(23a)의 내열 온도 이하의 온도에서 절연층(31)을 형성한다. 절연층(31)은 제 1 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도보다 낮은 온도에서 형성하여도 좋다.
제 1 수지층(23a)에 포함되는 불순물이 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 절연층(31)을 사용할 수 있다. 예를 들어 제 1 수지층(23a)을 가열하였을 때, 절연층(31)은 제 1 수지층(23a)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 그러므로 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)에는 예를 들어 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 또는 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 또는 산화 네오디뮴막 등을 사용하여도 좋다. 상술한 절연막 중 2개 이상을 포함하는 적층을 사용하여도 좋다. 특히, 제 1 수지층(23a) 위에 질화 실리콘막을 형성하고, 이 질화 실리콘막 위에 산화 실리콘막을 형성하는 것이 바람직하다.
또한 본 명세서 등에서, 산화 질화 실리콘은 질소보다 산소를 더 많이 포함하고, 질화 산화 실리콘은 산소보다 질소를 더 많이 포함한다.
무기 절연막은, 퇴적 온도가 높아질수록 막의 밀도 및 배리어성을 높게 할 수 있기 때문에, 높은 온도에서 형성하는 것이 바람직하다.
절연층(31)의 퇴적 중의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 1의 (C)).
표시 장치의 트랜지스터의 구조에 특별한 한정은 없다. 예를 들어, 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역스태거형 트랜지스터를 사용하여도 좋다. 톱 게이트 트랜지스터 또는 보텀 게이트 트랜지스터를 사용하여도 좋다. 채널 상하에 게이트 전극을 제공하여도 좋다.
여기서는 트랜지스터(40)로서 금속 산화물층(44)을 포함하는 보텀 게이트 트랜지스터를 형성하는 경우에 대하여 설명한다. 금속 산화물층(44)은 트랜지스터(40)의 반도체층으로서 기능할 수 있다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
본 실시형태에서는, 산화물 반도체를 트랜지스터의 반도체로서 사용한다. 트랜지스터의 오프 상태 전류를 저감할 수 있기 때문에, 실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 반도체 재료를 사용하는 것이 바람직하다.
트랜지스터(40)는 제 1 수지층(23a)의 내열 온도 이하의 온도에서 형성된다. 트랜지스터(40)는 제 1 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 미만의 온도에서 형성하여도 좋다.
구체적으로는 우선 절연층(31) 위에 도전층(41)을 형성한다. 도전층(41)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
도전막의 퇴적 중의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
표시 장치에 포함되는 도전층은 각각 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속 중 어느 것, 또는 이들 금속 중 어느 것을 주성분으로서 포함하는 합금을 포함하는 단층 구조 또는 적층 구조를 가질 수 있다. 또는 산화 인듐, 인듐 주석 산화물(ITO), 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 인듐 아연 산화물, 산화 아연(ZnO), 갈륨을 포함하는 ZnO, 또는 실리콘을 포함하는 ITO 등의 투광성 도전성 재료를 사용하여도 좋다. 또는 불순물 원소 등을 포함시킴으로써 저항을 저하시킨 산화물 반도체 또는 다결정 실리콘 등의 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 그래핀을 포함하는 막도 사용할 수 있다. 예를 들어, 산화 그래핀을 포함하는 막을 환원함으로써 그래핀을 포함하는 막을 형성할 수 있다. 불순물 원소를 포함하는 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는 은, 탄소, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 그래핀을 포함하는 막을 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
다음에, 절연층(32)을 형성한다. 절연층(32)에 대해서는, 절연층(31)에 사용될 수 있는 무기 절연막의 설명을 참조할 수 있다.
이어서, 금속 산화물층(44)을 형성한다. 금속 산화물층(44)은 금속 산화물막을 형성하고, 레지스트 마스크를 형성하고, 상기 금속 산화물막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
금속 산화물막의 퇴적 중의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다.
불활성 가스 및 산소 가스 중 한쪽 또는 양쪽을 사용하여 금속 산화물막을 형성할 수 있다. 또한 금속 산화물막의 퇴적 중의 산소 유량비(산소 분압)에 특별한 한정은 없다. 높은 전계 효과 이동도를 갖는 트랜지스터를 얻기 위해서는, 금속 산화물막의 퇴적 중의 산소 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
금속 산화물막은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다.
금속 산화물의 에너지 갭은 2eV 이상이 바람직하고, 2.5eV 이상이 더 바람직하고, 3eV 이상이 더욱 바람직하다. 이러한 넓은 에너지 갭을 갖는 금속 산화물을 사용함으로써, 트랜지스터의 오프 상태 전류를 저감할 수 있다.
스퍼터링법에 의하여 이러한 금속 산화물막을 형성할 수 있다. 또는 PLD법, PECVD법, 열 CVD법, ALD법, 또는 진공 증착법 등을 사용하여도 좋다.
다음에, 도전층(43a) 및 도전층(43b)을 형성한다. 도전층(43a 및 43b)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 도전층(43a 및 43b) 각각은 금속 산화물층(44)에 접속된다.
또한 도전층(43a 및 43b)의 가공 중에, 금속 산화물층(44)은, 레지스트 마스크에 의하여 덮이지 않은 영역에서 부분적으로 에칭되어 얇아질 수 있다.
도전막의 퇴적 중의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
상술한 방식으로, 트랜지스터(40)를 형성할 수 있다(도 1의 (C)). 트랜지스터(40)에서는 도전층(41)의 일부가 게이트로서 기능하고, 절연층(32)의 일부가 게이트 절연층으로서 기능하고, 도전층(43a) 및 도전층(43b)이 소스 및 드레인으로서 기능한다.
그 후, 트랜지스터(40)를 덮는 절연층(33)을 형성한다(도 1의 (D)). 절연층(31)의 방식과 비슷한 방식으로 절연층(33)을 형성할 수 있다.
절연층(33)에는 산소를 포함하는 분위기에서 형성된 산화 실리콘막 또는 산화 질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 상기 산화 실리콘막 또는 상기 산화 질화 실리콘막 위에 질화 실리콘막 등의 산소 확산성 및 산소 투과성이 낮은 절연막을 적층시키는 것이 바람직하다. 산소를 포함하는 분위기에서 형성한 산화물 절연막은 가열에 의하여 다량의 산소를 쉽게 방출할 수 있다. 이러한 산소를 방출하는 산화물 절연막 및 산소 확산성 및 산소 투과성이 낮은 절연막을 포함하는 적층을 가열하면 금속 산화물층(44)에 산소를 공급할 수 있다. 결과적으로 금속 산화물층(44) 내의 산소 빈자리를 채우고, 금속 산화물층(44)과 절연층(33) 사이의 계면에서의 결함을 수복(repaired)할 수 있어 결함 준위를 저감할 수 있다. 따라서, 신뢰성이 매우 높은 표시 장치를 제작할 수 있다.
상술한 단계를 거쳐, 제 1 수지층(23a) 위에 절연층(31), 트랜지스터(40), 및 절연층(33)을 형성할 수 있다(도 1의 (D)).
이 단계에서, 후술하는 방법에 의하여 형성 기판(14)과 트랜지스터(40)를 서로 박리하면 표시 소자를 포함하지 않는 디바이스를 제작할 수 있다. 예를 들어 트랜지스터(40)를 형성하고, 트랜지스터(40)에 더하여 용량 소자, 레지스터, 및 배선 등을 형성하고, 후술하는 방법에 의하여 형성 기판(14)과 트랜지스터(40)를 서로 박리함으로써, 반도체 장치를 제작할 수 있다.
다음에, 절연층(33) 위에 절연층(34)을 형성한다(도 1의 (D)). 이후의 단계에서 절연층(34)에 표시 소자가 형성되기 때문에, 절연층(34)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(34)에 대해서는, 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막의 설명을 참조할 수 있다.
제 1 수지층(23a)의 내열 온도 이하의 온도에서 절연층(34)을 형성한다. 절연층(34)은 제 1 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 미만의 온도에서 형성하여도 좋다.
절연층(34)에 유기 절연막을 사용하는 경우, 절연층(34)의 형성 시에 제 1 수지층(23a)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(34)에 무기 절연막을 사용하는 경우, 퇴적 중의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, 도전층(43b)에 도달하는 개구를 절연층(34) 및 절연층(33)에 형성한다.
그 후, 도전층(61)을 형성한다(도 1의 (E)). 도전층(61)의 일부는 발광 소자(60)의 화소 전극으로서 기능한다. 도전층(61)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
제 1 수지층(23a)의 내열 온도 이하의 온도에서 도전층(61)을 형성한다. 도전층(61)은 제 1 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 미만의 온도에서 형성하여도 좋다.
도전막의 퇴적 중의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음에, 도전층(61)의 단부를 덮는 절연층(35)을 형성한다(도 1의 (E)). 절연층(35)에 대해서는, 절연층(31)에 사용될 수 있는 유기 절연막 또는 무기 절연막의 설명을 참조할 수 있다.
제 1 수지층(23a)의 내열 온도 이하의 온도에서 절연층(35)을 형성한다. 절연층(35)은 제 1 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 미만의 온도에서 형성하여도 좋다.
절연층(35)에 유기 절연막을 사용하는 경우, 절연층(35)의 형성 시에 제 1 수지층(23a)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(35)에 무기 절연막을 사용하는 경우, 퇴적 중의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, EL층(62) 및 도전층(63)을 형성한다(도 2의 (A)). 도전층(63)의 일부는 발광 소자(60)의 공통 전극으로서 기능한다.
증착법, 도포법, 인쇄법, 또는 토출법 등에 의하여 EL층(62)을 형성할 수 있다. 각 화소마다 EL층(62)을 형성하는 경우에는, 메탈 마스크 등의 차폐 마스크를 사용한 증착법, 또는 잉크젯법 등을 사용할 수 있다. 일부의 화소가 EL층(62)을 공유하는 경우에는, 메탈 마스크를 사용하지 않는 증착법을 사용할 수 있다.
EL층(62)에는 저분자 화합물 및 고분자 화합물 중 어느 한쪽을 사용할 수 있고, 유기 화합물이 포함되어도 좋다.
증착법 또는 스퍼터링법 등에 의하여 도전층(63)을 형성할 수 있다.
제 1 수지층(23a)의 내열 온도 이하의 온도 및 EL층(62)의 내열 온도 이하의 온도에서 도전층(63)을 형성한다. 도전층(63)은 제 1 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 미만의 온도에서 형성하여도 좋다.
상술한 방식으로 발광 소자(60)가 완성될 수 있다.(도 2의 (A)). 발광 소자(60)에서는 일부가 화소 전극으로서 기능하는 도전층(61), EL층(62), 및 일부가 공통 전극으로서 기능하는 도전층(63)을 적층한다.
여기서는 발광 소자(60)로서 톱 이미션형 발광 소자를 제작하였지만, 본 발명의 일 형태는 이에 한정되지 않는다.
발광 소자는 톱 이미션형, 보텀 이미션형, 또는 듀얼 이미션형이어도 좋다. 광이 추출되는 전극으로서는 가시광을 투과시키는 도전막을 사용한다. 광이 추출되지 않는 전극으로서는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
다음에, 도전층(63)을 덮는 절연층(74)을 형성한다(도 2의 (B)). 절연층(74)은 물 등의 불순물이 발광 소자(60)로 확산되는 것을 방지하는 보호층으로서 기능한다. 절연층(74)을 사용하여 발광 소자(60)를 밀봉한다. 도전층(63)을 형성한 후, 대기에 노출되지 않고 절연층(74)을 형성하는 것이 바람직하다.
제 1 수지층(23a)의 내열 온도 이하, 그리고 발광 소자(60)의 내열 온도 이하의 온도에서 절연층(74)을 형성한다. 제 1 가열 처리의 온도 이하의 온도에서 절연층(74)을 형성하는 것이 바람직하고, 제 1 가열 처리의 온도보다 낮은 온도에서 형성하여도 좋다.
절연층(74)은 절연층(31)에 사용할 수 있는, 배리어성이 높은 무기 절연막을 포함하는 것이 바람직하다. 무기 절연막과 유기 절연막을 포함하는 적층을 사용할 수도 있다.
ALD법 또는 스퍼터링법 등에 의하여 절연층(74)을 사용할 수 있다. ALD법 및 스퍼터링법은 낮은 온도에서 막을 형성할 수 있어 바람직하다. ALD법은 절연층(74)의 피복성이 향상되어 바람직하다.
다음에, 절연층(74) 위에 보호층(75)을 형성한다(도 2의 (C)). 보호층(75)은 표시 장치의 가장 바깥쪽 표면에 위치하는 층으로서 사용할 수 있다. 보호층(75)은 가시광 투과성이 높은 것이 바람직하다.
상술한 절연층(31)에 사용할 수 있는 유기 절연막은, 표시 장치의 표면이 손상되거나 깨지는 것을 방지할 수 있기 때문에, 보호층(75)에 사용하는 것이 바람직하다.
도 3의 (A)는 접착층(75b)을 사용하여 절연층(74)에 기판(75a)을 접합시키는 예를 도시한 것이다.
접착층(75b)으로서는, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제, 및 자외선 경화형 접착제와 같은 광 경화형 접착제 등의 다양한 경화형 접착제 중 어느 것을 사용할 수 있다. 또는 접착 시트 등을 사용하여도 좋다.
기판(75a)에는 예를 들어, 폴리에틸렌테레프탈레이트(PET) 또는 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(예를 들어 나일론 또는 아라미드), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 또는 셀룰로스 나노섬유를 사용할 수 있다. 유리, 석영, 수지, 금속, 합금, 및 반도체 등의 다양한 재료 중 어느 것을 사용하여 형성된 기판(75a)은 가요성을 가질 정도로 얇아도 좋다.
다음에, 형성 기판(14)과 제 1 수지층(23a)을 서로 박리한다(도 3의 (B)).
예를 들어, 제 1 수지층(23a)에 수직의 인장력을 가함으로써 형성 기판(14)으로부터 제 1 수지층(23a)을 박리할 수 있다. 구체적으로는 기판(75a)의 흡착된 상면의 일부에 의하여 기판(75a)을 위로 당김으로써 형성 기판(14)으로부터 제 1 수지층(23a)을 박리할 수 있다.
여기서 물 또는 수용액 등 물을 포함하는 액체를 박리의 계면에 첨가하여 상기 액체를 박리의 계면에 침투시키는 방식으로 박리를 수행하면, 박리를 쉽게 수행할 수 있다. 또한 박리에서 생기는 정전기가 트랜지스터 등의 기능 소자에 악영향(예를 들어 정전기로부터의 반도체 소자에 대한 손상)을 억제할 수 있다.
박리 전에, 제 1 수지층(23a)의 일부를 형성 기판(14)으로부터 박리함으로써 박리의 기점을 형성하여도 좋다. 예를 들어, 형성 기판(14)과 제 1 수지층(23a) 사이에 칼 등의 예리한 기구를 삽입함으로써 박리의 기점을 형성하여도 좋다. 또는 예리한 기구로 기판(75a) 측으로부터 제 1 수지층(23a)을 절단함으로써 박리의 기점을 형성하여도 좋다. 레이저 어블레이션법(laser ablation method) 등의 레이저를 사용하는 방법에 의하여 박리의 기점을 형성하여도 좋다.
제작 방법예 1에서는, 제 1 수지층(23a)을 형성할 때, 산소를 포함하는 분위기에서 제 1 가열 처리를 수행하기 때문에, 제 1 수지층(23a)의 전체 표면에 대한 레이저 조사를 수행하지 않고 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있다. 결과적으로, 표시 장치를 낮은 비용으로 제작할 수 있다.
형성 기판(14)으로부터 박리됨으로써 노출된 제 1 수지층(23a)을 접착층(28)을 사용하여 기판(29)에 접착하여도 좋다(도 3의 (C)). 기판(29)은 표시 장치의 지지 기판으로서 기능할 수 있다.
접착층(28)에는 접착층(75b)에 사용할 수 있는 재료를 사용할 수 있다. 기판(29)에는 기판(75a)에 사용할 수 있는 재료를 사용할 수 있다.
상술한 단계를 거쳐, 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하고, EL 소자에 구분 착색 방법(separate coloring method)을 사용한 표시 장치를 제작할 수 있다.
[제작 방법예 2]
이하에서 제시하는 제작 방법예에서는, 상술한 제작 방법예에서의 설명과 비슷한 부분의 설명을 생략하는 경우가 있다.
우선, 형성 기판(14) 위에 제 1 층(24a)을 형성한다(도 4의 (A)).
제 1 층(24a)을 형성하기 위하여 사용되는 재료 및 방법에 대해서는, 제작 방법예 1을 참조할 수 있다.
본 실시형태에서는, 감광성 및 열 경화성 재료를 사용하여 제 1 층(24a)을 형성한다. 또한, 비감광성 재료를 사용하여 제 1 층(24a)을 사용하여도 좋다.
제 1 층(24a)을 형성한 후, 용매를 제거하기 위한 가열 처리(프리 베이킹 처리)를 수행하고, 그 후에 포토마스크를 사용하여 노광을 수행한다. 다음에, 현상을 수행함으로써 불필요한 부분을 제거할 수 있다. 이어서 원하는 형상으로 가공된 제 1 층(24a)에 제 1 가열 처리를 수행함으로써 제 1 수지층(23a)을 형성한다(도 4의 (B)). 도 4의 (B)에 도시된 예에서는 섬 형상의 제 1 수지층(23a)을 형성한다.
또한 제 1 수지층(23a)은 반드시 하나의 섬으로 형성할 필요는 없고, 예를 들어 복수의 섬으로 형성되거나, 또는 개구를 가져도 좋다. 또한 하프톤 마스크 또는 그레이톤 마스크를 사용한 노광 기술, 또는 다중 노광 기술 등에 의하여 제 1 수지층(23a) 표면에 요철을 형성하여도 좋다.
제 1 층(24a) 또는 제 1 수지층(23a) 위에 레지스트 마스크 또는 하드 마스크 등의 마스크를 형성하고 에칭함으로써, 원하는 형상을 갖는 제 1 수지층(23a)을 형성할 수 있다. 이 방법은 비감광성 재료를 사용하는 경우에 특히 적합하다. 마스크를 매우 얇게 형성하고 에칭과 동시에 마스크를 제거할 수 있는 경우, 마스크를 제거하는 단계를 생략할 수 있어 바람직하다.
제작 방법예 1과 비슷한 방식으로, 산소를 포함하는 분위기에서 제 1 가열 처리를 수행한다. 제 1 가열 처리는 산소를 포함하는 가스를 공급하면서 수행하는 것이 바람직하다.
다음에, 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 층(24b)을 형성한다(도 4의 (C)). 형성 기판(14) 위에는 제 1 수지층(23a)이 제공되지 않은 부분이 존재한다. 따라서, 형성 기판(14) 위에는 제 2 층(24b)과 접촉하는 부분을 형성할 수 있다.
제 1 층(24a)을 형성하기 위하여 사용할 수 있는 재료 및 방법을 사용하여 제 2 층(24b)을 형성할 수 있다.
도포법에 의하여 제 2 층(24b)을 형성하는 경우, 단차 피복성이 향상되고, 후술하는 제 2 수지층(23b)의 표면을 평탄화할 수 있어 바람직하다.
열 경화성 재료를 사용하여 제 2 층(24b)을 형성하는 것이 바람직하다.
감광성을 갖는 재료 또는 감광성을 갖지 않는 재료를 사용하여 제 2 층(24b)을 형성하여도 좋다.
본 실시형태에서는, 감광성 및 열 경화성 재료를 사용하여 제 2 층(24b)을 형성한다.
이어서, 제 2 가열 처리를 제 2 수지층(24b)에 수행함으로써 제 2 수지층(23b)을 형성한다(도 4의 (D1)).
제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행한다. 산소를 포함하는 가스를 공급하지 않거나 또는 제 1 가열 처리에서 사용된 가스의 비율보다 산소의 비율이 낮은 가스를 공급하면서 제 2 가열 처리를 수행하는 것이 바람직하다.
예를 들어 장치의 체임버에서의 분위기가 질소 분위기 또는 희가스 분위기의 상태에서 제 2 가열 처리를 수행할 수 있다.
제 1 가열 처리를 수행할 때의 산소의 분압은 0% 이상 15% 미만이 바람직하고, 0% 이상 10% 이하가 더 바람직하고, 0% 이상 5% 이하가 더욱 바람직하다.
산소를 포함하지 않는 가스 또는 제 1 가열 처리에서 사용된 가스에서의 산소의 비율보다 산소의 비율이 낮은 가스를 장치의 체임버에 공급하면서 제 2 가열 처리를 수행하는 것이 바람직하다. 질소 가스만, 아르곤 가스만, 또는 산소를 포함하는 혼합 가스를 공급하면서 제 2 가열 처리를 수행하는 것이 바람직하다. 구체적으로는, 산소와, 질소 또는 희가스(예를 들어 아르곤)를 포함하는 혼합 가스를 사용할 수 있다. 혼합 가스 전체의 유량에서의 산소 가스의 유량의 비율은 0%보다 크고 15% 미만이 바람직하고, 0%보다 크고 10% 이하가 더 바람직하고, 0%보다 크고 5% 이하가 더욱 바람직하다.
제 2 가열 처리의 온도는 200℃ 이상 500℃ 이하가 바람직하고, 250℃ 이상 475℃ 이하가 더 바람직하고, 300℃ 이상 450℃ 이하가 더욱 바람직하다.
제 2 가열 처리에 의하여, 제 2 수지층(23b)에서의 탈가스 성분(예를 들어 수소 또는 물)을 저감시킬 수 있다. 특히, 제 2 수지층(23b) 위에 형성된 각 층의 형성 온도 이상의 온도에서 가열하는 것이 바람직하다. 따라서 트랜지스터의 제작 공정에서의 제 2 수지층(23b)으로부터 방출된 가스를 크게 저감할 수 있다.
예를 들어 트랜지스터의 제작 온도가 350℃ 미만인 경우에는, 제 2 수지층(23b)이 되는 막은 350℃ 이상 450℃ 이하의 온도에서 가열되는 것이 바람직하고, 350℃ 이상 400℃ 이하가 더 바람직하고, 350℃ 이상 375℃ 이하가 더욱 바람직하다. 따라서 트랜지스터의 제작 공정에서의 제 2 수지층(23b)으로부터 방출되는 가스를 크게 저감할 수 있다.
트랜지스터의 제작에서의 최고 온도가 제 2 가열 처리의 온도와 같은 경우, 장치의 제작에서의 최고 온도가 제 2 가열 처리에 의하여 높아지는 것을 방지할 수 있어 바람직하다.
제 2 가열 처리의 시간이 길어질수록, 제 2 수지층(23b)에서의 탈가스 성분을 충분히 저감할 수 있다.
가열 처리의 가열 시간을 길게 함으로써, 가열 온도가 비교적 낮더라도 높은 온도에서 가열할 경우에 얻는 효과와 동등한 효과를 얻을 수 있는 경우가 있다. 따라서, 장치의 구조 때문에 가열 온도를 높일 수 없는 경우, 처리의 가열 시간을 길게 하는 것이 바람직하다.
제 2 가열 처리의 가열 시간은 예를 들어, 5분 이상 24시간 이하가 바람직하고, 30분 이상 12시간 이하가 더 바람직하고, 1시간 이상 6시간 이하가 더욱 바람직하다. 또한 제 2 가열 처리의 가열 시간은 이에 한정되지 않는다. 예를 들어 RTA에 의하여 제 2 가열 처리를 수행하는 경우에는, 제 2 가열 처리의 가열 시간을 5분 미만으로 하여도 좋다.
또한, 가열 처리에 의하여, 제 2 수지층(23b)의 두께는 제 2 층(24b)의 두께로부터 변화되는 경우가 있다.
제 2 가열 처리를 수행하기 전에, 제 2 층(24b)에 포함되는 용매를 제거하기 위한 열처리(프리 베이킹 처리)를 수행하여도 좋다. 제 2 가열 처리는 프리 베이킹 처리로서 기능하여도 좋고, 즉, 제 2 층(24b)에 포함되는 용매가 제 2 가열 처리에 의하여 제거되어도 좋다.
제 2 수지층(23b)은 가요성을 갖는다. 형성 기판(14)은 제 2 수지층(23b)보다 가요성이 낮다.
제 2 수지층(23b)은 0.01μm 이상 10μm 미만의 두께를 갖는 것이 바람직하고, 0.1μm 이상 3μm 이하가 더 바람직하고, 0.5μm 이상 2μm 이하가 더욱 바람직하다. 점도가 낮은 용액을 사용함으로써 얇은 두께를 갖는 제 2 수지층(23b)을 쉽게 형성할 수 있다. 제 2 수지층(23b)이 상술한 범위의 두께를 갖는 경우, 표시 장치는 더 높은 가요성을 가질 수 있다. 제 2 수지층(23b)의 두께는 제 1 수지층(23a)을 박리에 필요한 힘에 영향을 미치지 않는 것을 알았다(실시예 2 참조). 따라서, 제 2 수지층(23b)을 제 1 수지층(23a)보다 얇게 형성할 수 있다고 생각된다. 이에 한정되지 않고, 제 2 수지층(23b)의 두께는 10μm 이상이어도 좋다. 예를 들어 제 2 수지층(23b)은 10μm 이상 200μm 이하의 두께를 가져도 좋다. 10μm 이상의 두께를 갖는 제 2 수지층(23b)은 표시 장치의 강성을 높일 수 있기 때문에 바람직하다.
제 2 수지층(23b)은 0.1ppm/℃ 이상 50ppm/℃ 이하의 열팽창 계수를 갖는 것이 바람직하고, 0.1ppm/℃ 이상 20ppm/℃ 이하가 더 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하가 더욱 바람직하다. 제 2 수지층(23b)의 열팽창 계수가 낮을수록, 가열 처리로 인하여 일어나는, 트랜지스터 등에 포함되는 층의 크랙 또는 트랜지스터 등의 파손의 발생을 더 방지할 수 있다.
표시 장치의 표시면 측에 제 2 수지층(23b)이 위치하는 경우, 제 2 수지층(23b)은 가시광 투광성이 높은 것이 바람직하다.
평탄화 기능을 갖지 않는 제 2 수지층(23b)을 사용하여도 좋다. 도 4의 (D1)에 나타낸 예에서, 제 2 수지층(23b)은 평탄한 상면을 갖지만, 도 4의 (D2)에 나타낸 바와 같이 제 2 수지층(23b)은 평탄하지 않은 상면을 가져도 좋다.
도 4의 (D1)에 나타낸 제 2 수지층(23b)은 모난 형상(angular shape)을 갖지만, 제 2 수지층(23b)은 제 1 수지층(23a)과 마찬가지로 테이퍼 형상의 단부를 가져도 좋다.
제 1 수지층(23a) 및 제 2 수지층(23b)을 상이한 재료를 사용하여 형성하여도 좋고, 또는 동일한 재료를 사용하여 형성하여도 좋다. 비용을 저감할 수 있기 때문에 동일한 재료를 사용하는 것이 바람직하다. 동일한 재료를 사용하는 경우에도, 제 1 처리와 제 2 가열 처리를 상이한 조건하에서 수행함으로써, 형성 기판(14)과 제 1 수지층(23a) 사이의 밀착도를 형성 기판(14)과 제 2 수지층(23b) 사이의 밀착도와 상이하게 할 수 있다.
다음에, 제 2 수지층(23b) 위에 절연층(31)을 형성한다(도 4의 (E)).
제 1 수지층(23a)의 내열 온도 이하, 그리고 제 2 수지층(23b)의 내열 온도 이하의 온도에서 절연층(31)을 형성한다. 절연층(31)은 제 1 가열 처리의 온도 이하, 그리고 제 2 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 및 제 2 가열 처리의 온도의 양쪽보다 낮은 온도에서 형성하여도 좋다.
제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 불순물이, 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 절연층(31)을 사용할 수 있다. 예를 들어 절연층(31)은 제 1 수지층(23a) 및 제 2 수지층(23b)을 가열하였을 때, 제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 따라서, 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)에는 제작 방법예 1에서 예로 든 재료를 사용할 수 있다.
다음에, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 4의 (E)).
제 1 수지층(23a)의 내열 온도 이하, 그리고 제 2 수지층(23b)의 내열 온도 이하의 온도에서 트랜지스터(40)를 형성한다. 트랜지스터(40)는 제 1 가열 처리의 온도 이하, 그리고 제 2 가열 처리의 온도 이하의 온도에서 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 및 제 2 가열 처리의 온도의 양쪽보다 낮은 온도에서 형성하여도 좋다.
다음에, 제작 방법예 1에서 설명된 것과 비슷한 방식으로, 절연층(33) 내지 보호층(75)의 구성 요소를 형성한다(도 5의 (A)). 또한 제 1 수지층(23a)의 내열 온도 이하, 그리고 제 2 수지층(23b)의 내열 온도 이하의 온도에서 상기 구성 요소를 형성한다. 제 1 가열 처리의 온도 이하, 그리고 제 2 가열 처리의 온도 이하의 온도에서 상기 구성 요소를 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 및 제 2 가열 처리의 온도의 양쪽보다 낮은 온도에서 형성하여도 좋다.
다음에, 제 1 수지층(23a)에 박리의 기점을 형성한다(도 5의 (B1) 및 (B2)).
예를 들어 보호층(75) 측으로부터 제 1 수지층(23a)의 단부보다 내측의 부분으로 칼 등의 예리한 기구(65)를 삽입하여 프레임 형상의 칼금(64)을 형성한다.
제 1 수지층(23a)에 대하여 프레임 형상으로 레이저 광을 조사하여도 좋다.
제작 방법예 2에서는, 제 1 수지층(23a)과 접촉하는 부분 및 제 2 수지층(23b)과 접촉하는 부분을 형성 기판(14)에 제공한다. 산소를 포함하는 분위기에서 수행되는 제 1 가열 처리에 의하여, 제 1 수지층(23a)은 형성 기판(14)으로부터 박리되기 쉬워진다. 한편으로, 제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행되기 때문에, 제 2 수지층(23b)은 형성 기판(14)으로부터 박리되기 어렵다. 따라서, 의도하지 않을 때 일어나는 형성 기판(14)으로부터의 제 1 수지층(23a)의 박리를 억제할 수 있다. 또한, 박리의 기점은 원할 때 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있게 한다. 결과적으로, 박리가 일어날 때를 제어할 수 있고 높은 박리성을 달성할 수 있다. 이로써, 박리 공정 및 표시 장치의 제작 공정의 수율을 향상시킬 수 있다.
다음에, 형성 기판(14)과 트랜지스터(40)를 서로 박리한다(도 6의 (A))
제작 방법예 2에서는, 제 1 수지층(23a)을 형성할 때, 산소를 포함하는 분위기에서 제 1 가열 처리를 수행하기 때문에, 제 1 수지층(23a)의 전체 표면에 대한 레이저 조사를 수행하지 않고 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있다. 결과적으로, 표시 장치를 낮은 비용으로 제작할 수 있다.
다음에, 형성 기판(14)으로부터 박리됨으로써 노출된 제 1 수지층(23a)을, 접착층(28)을 사용하여 기판(29)에 접합한다(도 6의 (B)). 기판(29)은 표시 장치의 지지 기판으로서 기능할 수 있다.
상술한 단계를 거쳐, 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하고, EL 소자에 구분 착색 방법을 사용한 표시 장치를 제작할 수 있다.
[표시 장치의 구조예 1]
도 7의 (A)는 표시 장치(10A)의 상면도이다. 도 7의 (B) 및 (C)는, 표시 장치(10A)에서의 표시부(381)의 단면도 및 FPC(372)와 접속되는 접속부의 단면도의 예를 나타낸 것이다.
제작 방법예 2에 의하여 표시 장치(10A)를 제작할 수 있다. 예를 들어, 표시 장치(10A)를 휘어진 채로 유지할 수 있거나 또는 반복적으로 휘어질 수 있다.
표시 장치(10A)는 보호층(75) 및 기판(29)을 포함한다. 보호층(75) 측은 표시 장치의 표시면 측에 상당한다. 표시 장치(10A)는 표시부(381) 및 구동 회로부(382)를 포함한다. FPC(372)는 표시 장치(10A)에 접합되어 있다.
도전층(43c)은 커넥터(76)를 통하여 FPC(372)와 전기적으로 접속된다(도 7의 (B) 및 (C)). 도전층(43c)은 트랜지스터의 소스 및 드레인을 형성하기 위하여 사용된 것과 같은 재료 및 같은 단계를 사용하여 형성할 수 있다.
커넥터(76)로서는 다양한 이방성 도전 필름(ACF) 및 이방성 도전 페이스트(ACP) 등 중 어느 것을 사용할 수 있다.
도 7의 (C)에 나타낸 표시 장치는, 트랜지스터(40) 대신에 트랜지스터(49)를 포함한다는 점 및 절연층(33) 위에 착색층(97)을 제공한다는 점에서, 도 7의 (B)에 나타낸 표시 장치와 다르다. 발광 소자(60)가 보텀 이미션형 발광 소자인 경우, 착색층(97)을 발광 소자(60)보다 기판(29)에 가깝게 제공할 수 있다.
도 7의 (C)에 나타낸 트랜지스터(49)에서, 게이트로서 기능하는 도전층(45)이 도 7의 (B)에 나타낸 트랜지스터(40)의 구조에 추가된다.
채널이 형성되는 반도체층이 2개의 게이트 사이에 제공되는 구조를 트랜지스터(49)의 예로서 사용한다. 이러한 구조로 함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다. 이 경우, 2개의 게이트를 서로 접속하여도 좋고, 같은 신호를 공급하여 트랜지스터를 동작시켜도 좋다. 이러한 트랜지스터는 다른 트랜지스터보다 전계 효과 이동도를 높게 할 수 있기 때문에, 다른 트랜지스터보다 온 상태 전류를 높게 할 수 있다. 결과적으로, 고속 동작이 가능한 회로를 얻을 수 있다. 또한, 회로부에 의하여 점유되는 면적을 축소할 수 있다. 온 상태 전류가 높은 트랜지스터를 사용하면, 크기를 크게 하거나 해상도를 높임으로써 배선의 수가 증가된 표시 장치에서도 배선의 신호 지연을 저감할 수 있고, 표시의 불균일을 저감할 수 있다.
또는 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동을 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다.
상술한 바와 같이, 산소를 포함하는 분위기에서 수행되는 제 1 가열 처리에 의하여, 제 1 수지층(23a)의 전체 표면에 대한 레이저 조사를 수행하지 않고 제 1 수지층(23a)을 형성 기판으로부터 박리할 수 있다. 그러므로, 본 실시형태의 표시 장치의 제작 방법에 의하여 제작된 표시 장치에 포함되는 제 1 수지층(23a)에는 다량의 산소가 포함되는 것이 분석에 의하여 나타나는 경우가 있다. 구체적으로는, 제 1 수지층(23a)의 박리 표면 측의 표면(이 표면은, 형성 기판 측의 표면이라고도 하고, 도 7의 (B) 및 (C)에서의 접착층(28)과 접촉하는 표면에 상당함)을 XPS를 사용하여 분석함으로써, 산소 농도를 측정할 수 있다. 특히, 제 1 수지층(23a)의 접착층(28) 측의 표면에 수행되는 XPS 분석에 의하여 측정되는 산소 농도는 10atomic% 이상이 바람직하고 15atomic% 이상이 더 바람직하다.
[제작 방법예 3]
제작 방법예 2에서 제 1 수지층(23a) 및 제 2 수지층(23b)을 형성하였지만, 절연층(31)과 형성 기판(14) 사이의 밀착력에 따라서는 제 2 수지층(23b)을 반드시 제공할 필요는 없다.
구체적으로는, 형성 기판(14) 위에 제 1 수지층(23a)을 형성한 후에, 형성 기판(14) 및 제 1 수지층(23a)의 상면에 접하여 절연층(31)을 형성하여도 좋다. 다음에, 트랜지스터(40) 내지 보호층(75)의 구성 요소를 절연층(31) 위에 형성한다(도 8의 (A)).
제작 방법예 3에서는, 제 1 수지층(23a)과 접촉하는 부분 및 절연층(31)과 접촉하는 부분을 형성 기판(14)에 제공한다. 형성 기판(14)과 절연층(31)이 서로 충분히 높은 밀착성으로 밀착될 때, 제 1 수지층(23a)이 높은 박리성을 갖는 경우에도 제 1 수지층(23a)이 형성 기판(14)으로부터 의도하지 않게 박리되는 것을 억제할 수 있다. 또한 박리의 기점을 형성(도 8의 (A)에 나타낸 기구(65) 참조)함으로써, 원할 때 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있다(도 8의 (B)). 결과적으로, 박리가 일어날 때를 제어할 수 있고, 높은 박리성을 달성할 수 있다. 이로써, 박리 공정 및 표시 장치의 제작 공정의 수율을 향상시킬 수 있다.
[제작 방법예 4]
우선, 제작 방법예 2와 비슷한 방식으로, 형성 기판(14) 위에 제 1 수지층(23a) 내지 절연층(35)의 구성 요소를 순차적으로 형성한다(도 9의 (A)).
다음에, 도 9의 (B)에 도시된 바와 같이 보호층(71)을 형성한다.
보호층(71)은 박리 단계에서 절연층(35) 및 도전층(61)의 표면을 보호하는 기능을 갖는다. 보호층(71)은 쉽게 제거할 수 있는 재료를 사용하여 형성할 수 있다.
제거할 수 있는 보호층(71)에는 예를 들어 수용성 수지를 사용할 수 있다. 수용성 수지를 요철 표면에 도포하여 요철을 피복함으로써 표면의 보호가 쉬워진다. 제거할 수 있는 보호층(71)에는 광 또는 열에 의하여 박리할 수 있는 접착제와 수용성 수지의 적층을 사용하여도 좋다.
제거할 수 있는 보호층(71)에는, 보통 상태에서는 밀착성이 강하지만 광이 조사되거나 가열될 때 약해지는 성질을 갖는 기재를 사용하여도 좋다. 예를 들어 가열에 의하여 밀착성이 약해지는 열 박리 테이프 또는 자외선 조사에 의하여 밀착성이 약해지는 UV 박리 테이프 등을 사용하여도 좋다. 또는 보통 상태에서 약한 접착력을 갖는 약접착 테이프(weak adhesion tape) 등을 사용할 수 있다.
이 후, 제작 방법예 2와 비슷한 방식으로 형성 기판(14)과 트랜지스터(40)를 서로 박리한다(도 9의 (C)).
형성 기판(14)과 절연층(31)을 서로 박리한 후, 보호층(71)을 제거한다.
이 후, EL층(62) 및 도전층(63)을 형성함으로써 발광 소자(60)가 얻어진다. 따라서, 발광 소자(60)를 밀봉함으로써 표시 장치를 얻을 수 있다. 발광 소자(60)의 밀봉에는 절연층(74), 보호층(75), 기판(75a) 및 접착층(75b) 등 중 하나 이상을 사용할 수 있다.
제 1 수지층(23a)을 스테이지에 고정하면서 EL층(62) 및 도전층(63)을 형성하여도 좋지만, 테이프 등에 의하여 지지 기판에 제 1 수지층(23a)을 고정하고 지지 기판을 퇴적 장치의 스테이지에 배치하면서 이들을 형성하는 것이 바람직하다. 지지 기판에 제 1 수지층(23a)을 고정함으로써, 장치 내 및 장치 간에서의 제 1 수지층(23a)의 반송을 용이하게 할 수 있다. 형성 기판(14)으로서 사용할 수 있는 기판을, 지지 기판으로서 사용할 수 있다.
제작 방법예 4에서는, 형성 기판(14)의 박리 후에 EL층 등을 형성함으로써 표시 소자를 형성할 수 있다. EL층 등의 적층 구조에 밀착성이 낮은 부분이 포함되는 경우에는, 박리 후에 이들 층을 형성함으로써 박리의 수율 저하를 억제할 수 있다. 따라서, 제작 방법예 4를 사용함으로써 재료를 더 자유로이 선택할 수 있어 더 낮은 비용으로 신뢰성이 높은 표시 장치를 제작할 수 있다.
[제작 방법예 5]
우선, 제작 방법예 2와 비슷한 방식으로, 형성 기판(14) 위에 섬 형상의 제 1 수지층(23a)을 형성한다. 다음에, 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 수지층(23b)을 형성한다(도 10의 (A)).
구체적으로는, 형성 기판(14) 위에 제 1 층(24a)을 형성하고, 원하는 형상을 갖는 제 1 층(24a)에 제 1 가열 처리를 수행함으로써 제 1 수지층(23a)을 형성한다. 제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 이 후, 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 층(24b)을 형성하고, 제 2 층(24b)에 제 2 가열 처리를 수행함으로써 제 2 수지층(23b)을 형성한다. 제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행한다.
다음에, 제작 방법예 2와 비슷한 방식으로 제 2 수지층(23b) 위에 절연층(31)을 형성한다(도 10의 (B)).
다음에, 절연층(31) 위에 트랜지스터(80)를 형성한다(도 10의 (B)).
여기서는 트랜지스터(80)로서 금속 산화물층(83) 및 2개의 게이트를 포함하는 트랜지스터를 형성하는 경우에 대하여 설명한다.
또한 제 1 수지층(23a)의 내열 온도 이하의 온도, 그리고 제 2 수지층(23b)의 내열 온도 이하의 온도에서 트랜지스터(80)를 형성한다. 제 1 가열 처리의 온도 이하의 온도, 그리고 제 2 가열 처리의 온도 이하의 온도에서 트랜지스터(80)를 형성하는 것이 바람직하고, 제 1 가열 처리의 온도와 제 2 가열 처리의 온도의 양쪽보다 낮은 온도에서 형성하여도 좋다.
구체적으로는 우선 절연층(31) 위에 도전층(81)을 형성한다. 도전층(81)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
다음에, 절연층(82)을 형성한다. 절연층(82)에 대해서는, 절연층(31)을 형성하기 위하여 사용될 수 있는 무기 절연막의 설명을 참조할 수 있다.
다음에, 금속 산화물층(83)을 형성한다. 금속 산화물층(83)은 금속 산화물막을 형성하고, 레지스트 마스크를 형성하고, 상기 금속 산화물막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 금속 산화물층(83)에 대해서는, 금속 산화물층(44)에 사용할 수 있는 재료의 설명을 참조할 수 있다.
다음에, 절연층(84) 및 도전층(85)을 형성한다. 절연층(84)에 대해서는, 절연층(31)을 형성하기 위하여 사용할 수 있는 무기 절연막의 설명을 참조할 수 있다. 절연층(84) 및 도전층(85)은 절연층(84)이 되는 절연막과 도전층(85)이 되는 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 절연막 및 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
다음에, 금속 산화물층(83), 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다. 절연층(33)은 절연층(31)의 형성 방법과 비슷한 방식으로 형성할 수 있다.
또한, 절연층(33)은 수소를 포함하는 것이 바람직하다. 절연층(33)에 포함되는 수소가 절연층(33)과 접촉하는 금속 산화물층(83)으로 확산되어 금속 산화물층(83)의 일부의 저항이 저감된다. 절연층(33)과 접촉하는 금속 산화물층(83)은 저저항 영역으로서 기능하고, 따라서 트랜지스터(80)의 온 상태 전류 및 전계 효과 이동도를 향상시킬 수 있다.
다음에, 금속 산화물층(83)에 도달하는 개구를 절연층(33)에 형성한다.
이어서, 도전층(86a) 및 도전층(86b)을 형성한다. 도전층(86a 및 86b)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 도전층(86a 및 86b)은 절연층(33)에 형성된 개구를 통하여 금속 산화물층(83)에 전기적으로 접속된다.
상술한 방식으로, 트랜지스터(80)를 형성할 수 있다(도 10의 (B)). 트랜지스터(80)에서 도전층(81)의 일부는 게이트로서 기능하고, 절연층(84)의 일부는 게이트 절연층으로서 기능하고, 절연층(82)의 일부는 게이트 절연막으로서 기능하고, 도전층(85)의 일부는 게이트로서 기능한다. 금속 산화물층(83)은 채널 영역 및 저저항 영역을 포함한다. 채널 영역은 절연층(84)을 개재하여 도전층(85)과 중첩된다. 저저항 영역은 도전층(86a)과 접속되는 영역 및 도전층(86b)에 접속되는 영역을 포함한다.
다음에, 절연층(33) 위에 절연층(34) 내지 발광 소자(60)의 구성 요소를 형성한다(도 10의 (C)). 이들 단계에 대해서는 제작 방법예 1의 설명을 참조할 수 있다.
또한, 도 10의 (A) 내지 (C)에서 나타낸 단계와는 독립적으로 도 11의 (A) 및 (B)에서 나타낸 단계를 수행한다. 형성 기판(14) 위에 제 1 수지층(23a)을 형성하는 단계와 같이, 형성 기판(91) 위에 섬 형상의 제 1 수지층(93a)을 형성한다. 그 이후에 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 수지층(23b)을 형성하는 단계와 같이, 형성 기판(91) 및 제 1 수지층(93a) 위에 제 2 수지층(93b)을 형성한다(도 11의 (A)).
구체적으로는, 형성 기판(91) 위에 제 1 층을 형성하고, 원하는 형상을 갖는 제 1 층에 제 1 가열 처리를 수행함으로써 제 1 수지층(93a)을 형성한다. 제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 이 후, 형성 기판(91) 및 제 1 수지층(93a) 위에 제 2 층을 형성하고, 제 2 층에 제 2 가열 처리를 수행함으로써 제 2 수지층(93b)을 형성한다. 제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행한다.
제 1 수지층(93a) 및 제 2 수지층(93b)을 상이한 재료를 사용하여 형성하여도 좋고, 또는 동일한 재료를 사용하여 형성하여도 좋다. 비용을 저감할 수 있기 때문에 동일한 재료를 사용하는 것이 바람직하다. 동일한 재료를 사용하는 경우에도, 제 1 처리와 제 2 가열 처리를 상이한 조건하에서 수행함으로써, 형성 기판(91)과 제 1 수지층(93a) 사이의 밀착도를 형성 기판(91)과 제 2 수지층(93b) 사이의 밀착도와 상이하게 할 수 있다.
제 1 수지층(23a), 제 2 수지층(23b), 제 1 수지층(93a), 및 제 2 수지층(93b)을 상이한 재료를 사용하여 형성하여도 좋고, 또는 동일한 재료를 사용하여 형성하여도 좋다. 비용을 저감할 수 있기 때문에 동일한 재료를 사용하는 것이 바람직하다. 동일한 재료를 사용하는 경우에도, 수지층에 대한 가열 처리를 상이한 조건하에서 수행함으로써, 수지층의 박리성을 제어할 수 있다.
다음에, 제 2 수지층(93b) 위에 절연층(95)을 형성한다. 이 후, 절연층(95) 위에 착색층(97) 및 차광층(98)을 형성한다(도 11의 (B)).
절연층(95)에 대해서는 절연층(31)의 설명을 참조할 수 있다.
착색층(97)으로서는 컬러 필터 등을 사용할 수 있다. 발광 소자(60)의 표시 영역과 중첩하여 착색층(97)을 제공한다.
차광층(98)으로서는 블랙 매트릭스 등을 사용할 수 있다. 절연층(35)과 중첩하여 차광층(98)을 제공한다.
다음에, 형성 기판(14)의 트랜지스터(80) 등이 형성된 표면과, 형성 기판(91)의 착색층(97) 등이 형성된 표면을 접착층(99)을 사용하여 서로 접착한다(도 11의 (C)).
다음에, 제 1 수지층(23a)에 박리의 기점을 형성한다(도 12의 (A) 및 (B)). 형성 기판(14) 및 형성 기판(91) 중 어느 쪽을 먼저 박리하여도 좋다. 여기서 나타낸 예에서는, 형성 기판(91)보다 먼저 형성 기판(14)을 박리한다.
예를 들어, 제 1 수지층(23a)에 대하여 형성 기판(14) 측으로부터 프레임 형상으로 레이저 광(66)을 조사한다(도 12의 (B)에서 나타낸 레이저 광 조사 영역(67) 참조). 이 방법은 형성 기판(14) 및 형성 기판(91)으로서 유리 기판 등의 경질 기판을 사용하는 경우에 적합하다.
박리의 기점을 형성하기 위하여 사용되는 레이저에 특별한 한정은 없다. 예를 들어, 연속파 레이저 또는 펄스 발진 레이저(pulsed oscillation laser)를 사용할 수 있다. 또한, 주파수, 파워 밀도, 에너지 밀도, 또는 빔 프로파일 등 레이저 조사 조건은 형성 기판 및 제 1 수지층의 두께, 재료 등을 고려하여 적절히 제어한다.
제작 방법예 5에서는, 제 1 수지층(23a)과 접촉하는 부분 및 제 2 수지층(23b)과 접촉하는 부분을 형성 기판(14)에 제공한다. 산소를 포함하는 분위기에서 수행되는 제 1 가열 처리에 의하여, 제 1 수지층(23a)은 형성 기판(14)으로부터 박리하기 쉬워진다. 한편으로, 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 제 2 가열 처리를 수행하기 때문에 제 2 수지층(23b)은 형성 기판(14)으로부터 박리되기 어렵다. 따라서, 의도하지 않을 때 일어나는 형성 기판(14)으로부터의 제 1 수지층(23a)의 박리를 억제할 수 있다. 마찬가지로, 제 1 수지층(93a)과 접촉하는 부분 및 제 2 수지층(93b)과 접촉하는 부분을 형성 기판(91)에 제공한다. 제 1 수지층(93a)은 형성 기판(91)으로부터 박리되기 쉽고, 제 2 수지층(93b)은 형성 기판(91)으로부터 박리되기 어렵다. 따라서, 의도하지 않을 때 일어나는 형성 기판(91)으로부터의 제 1 수지층(93a)의 박리를 억제할 수 있다.
제 1 수지층(23a) 및 제 1 수지층(93a) 중 어느 한쪽에 박리의 기점을 형성한다. 제 1 수지층(23a)과 제 1 수지층(93a) 사이에서 박리의 기점을 형성하는 타이밍은 다르게 할 수 있어, 형성 기판(14) 및 형성 기판(91)은 상이한 단계에서 박리할 수 있다. 이로써 박리 공정 및 표시 장치의 제작 공정의 수율을 높일 수 있다.
레이저 광(66)의 조사는 제 1 수지층(23a)의 전체 영역(entire area)에 수행할 필요는 없고, 수지층의 일부에 수행한다. 따라서, 높은 러닝 코스트가 요구되는 비싼 레이저 장치는 불필요하다.
다음에, 형성 기판(14)과 트랜지스터(80)를 서로 박리한다(도 13의 (A)). 본 실시예에서는, 형성 기판(14)과 프레임 형상으로 레이저 광(66)이 조사된 영역의 내측 부분(즉, 도 12의 (B)에 도시된 레이저 광 조사 영역(67)의 내측 부분)을 서로 박리한다. 도 13의 (A)에 도시된 예에서는, 프레임 형상으로 레이저 광(66)이 조사된 영역의 외측의 접착층(99)에서 박리(접착층(99)의 응집 파괴)가 일어나지만, 본 발명의 일 형태는 이 예에 한정되지 않는다. 예를 들어, 조사 영역(67)의 외측에서, 접착층(99)과 절연층(95) 사이 또는 접착층(99)과 절연층(93) 사이의 계면에서 박리(계면 파괴 또는 접착 파괴)가 일어날 수 있다.
제작 방법예 5에서는 제 1 수지층(23a)을 형성할 때, 산소를 포함하는 분위기에서 제 1 가열 처리를 수행하기 때문에, 제 1 수지층(23a)의 전체 표면에 레이저 조사를 수행하지 않고 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있다. 결과적으로 표시 장치를 낮은 비용으로 제작할 수 있다.
다음에, 형성 기판(14)으로부터 박리됨으로써 노출된 제 1 수지층(23a)을 접착층(28)을 사용하여 기판(29)에 접착한다(도 13의 (B)). 기판(29)은 표시 장치의 지지 기판으로서 기능할 수 있다.
다음에, 제 1 수지층(93a)에 박리의 기점을 형성한다(도 14의 (A)).
도 14의 (A)에서는, 기판(29) 측으로부터 제 1 수지층(93a)의 단부보다 내측의 부분으로 칼 등의 예리한 기구(65)를 삽입하여 프레임 형상의 칼금을 형성한다. 이 방법은 기판(29)으로서 수지를 사용하는 경우에 적합하다.
또는, 제 1 수지층(23a)에서의 박리의 기점의 형성과 비슷한 방식으로, 형성 기판(91) 측으로부터 프레임 형상으로 레이저 광을 제 1 수지층(93a)에 조사하여도 좋다.
박리의 기점은 원할 때 형성 기판(91)과 제 1 수지층(93a)을 서로 박리할 수 있게 한다. 결과적으로, 박리가 일어날 때를 제어할 수 있고, 높은 박리성을 달성할 수 있다. 이로써, 박리 공정 및 표시 장치의 제작 공정의 수율을 향상시킬 수 있다.
다음에, 형성 기판(91)과 트랜지스터(80)를 서로 박리한다(도 14의 (B)). 여기서 나타낸 예에서는, 프레임 형상의 칼금의 내측 부분을 형성 기판(91)으로부터 박리한다.
제작 방법예 5에서는 제 1 수지층(93a)을 형성할 때 산소를 포함하는 분위기에서 제 1 가열 처리를 수행하기 때문에, 제 1 수지층(93a)의 전체 표면에 레이저 조사를 수행하지 않고 형성 기판(91)과 제 1 수지층(93a)을 서로 박리할 수 있다. 결과적으로 표시 장치를 낮은 비용으로 제작할 수 있다.
다음에, 형성 기판(91)으로부터 박리됨으로써 노출된 제 1 수지층(93a)을 접착층(13)을 사용하여 기판(22)에 접착한다(도 15의 (A)). 기판(22)은 표시 장치의 지지 기판으로서 기능할 수 있다.
도 15의 (A)에서 발광 소자(60)로부터 방출된 광은 착색층(97), 제 2 수지층(93b), 및 제 1 수지층(93a)을 통하여 표시 장치 외부로 추출된다. 또한, 제 1 수지층(93a) 및 제 2 수지층(93b)은 각각 가시광 투과율이 높은 것이 바람직하다. 본 발명의 일 형태의 박리 방법에서는 제 1 수지층(93a) 및 제 2 수지층(93b) 각각의 두께를 저감할 수 있다. 따라서, 제 1 수지층(93a) 및 제 2 수지층(93b)은 각각 높은 가시광 투과율을 가시광 투과율을 가질 수 있고, 발광 소자(60)의 광 추출 효율의 저하를 억제할 수 있다.
제 1 수지층(93a) 및 제 2 수지층(93b) 중 한쪽 또는 양쪽을 제거하여도 좋다. 이로써, 발광 소자(60)의 광 추출 효율을 더 높일 수 있다. 도 15의 (B)에 나타낸 예에서는, 제 1 수지층(93a) 및 제 2 수지층(93b)의 양쪽을 제거하고, 접착층(13)을 사용하여 절연층(95)에 기판(22)을 접합한다.
접착층(75b)에 사용할 수 있는 재료를 접착층(13)에 사용할 수 있다.
기판(75a)에 사용할 수 있는 재료를 기판(22)에 사용할 수 있다.
제작 방법예 5는 본 발명의 일 형태의 박리 방법을 2회 실시하여 표시 장치를 제작하는 예이다. 본 발명의 일 형태에서는, 형성 기판 위에 표시 장치에 포함되는 각 기능 소자 등을 형성하기 때문에, 해상도가 높은 표시 장치를 제작하는 경우에도 플렉시블 기판의 높은 정렬 정확도(alignment accuracy)는 요구되지 않는다. 따라서 플렉시블 기판을 쉽게 접합할 수 있다.
[변형예]
제작 방법예 5(도 11의 (C))에서 접착층(99)은, 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분 및 형성 기판(91)과 제 2 수지층(93b)이 서로 접촉하는 부분의 양쪽과 중첩된다.
형성 기판(14)과 제 2 수지층(23b) 사이의 밀착성은, 형성 기판(14)과 제 1 수지층(23a) 사이의 밀착성보다 높다. 형성 기판(91)과 제 2 수지층(93b) 사이의 밀착성은, 형성 기판(91)과 제 1 수지층(93a) 사이의 밀착성보다 높다.
형성 기판과 제 2 수지층 사이의 계면에서 박리가 일어나면, 예를 들어 박리가 안 되어, 박리의 수율이 저하된다. 또한, 제 1 수지층에 프레임 형상으로 박리의 기점을 형성한 후, 제 1 수지층과 중첩되는 부분만을 형성 기판으로부터 박리하는 공정이 접합하다.
도 16의 (A) 및 (B)에 도시된 바와 같이, 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분 및 형성 기판(91)과 제 2 수지층(93b)이 서로 접촉하는 부분과 접착층(99)이 중첩되지 않는 구조를 채용할 수도 있다.
예를 들어, 유동성이 낮은 접착제 또는 접착 시트를 접착층(99)에 사용하면, 접착층(99)을 용이하게 섬 형상으로 형성할 수 있다.
또는, 프레임 형상의 격벽(98a)을 형성하고, 격벽(98a)에 의하여 둘러싸인 공간에 접착층(99)을 충전하여도 좋다(도 16의 (B)).
격벽(98a)을 표시 장치의 구성 요소로서 사용하는 경우, 격벽(98a)은 경화 수지를 사용하여 형성되는 것이 바람직하다. 이 경우, 격벽(98a)도, 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분 및 형성 기판(91)과 제 2 수지층(93b)이 서로 접촉하는 부분과 중첩되지 않는 것이 바람직하다.
격벽(98a)을 표시 장치의 구성 요소로서 사용하지 않는 경우, 격벽(98a)은 미경화 수지 또는 반경화 수지를 사용하여 형성되는 것이 바람직하다. 이 경우, 격벽(98a)은, 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분 및 형성 기판(91)과 제 2 수지층(93b)이 서로 접촉하는 부분 중 한쪽 또는 양쪽과 중첩되어도 좋다.
본 실시형태에서 설명된 예에서는, 미경화 수지를 사용하여 격벽(98a)을 형성하고, 격벽(98a)은 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분 및 형성 기판(91)과 제 2 수지층(93b)이 서로 접촉하는 부분과 중첩되지 않는다.
접착층(99)이 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분 및 형성 기판(91)과 제 2 수지층(93b)이 서로 접촉하는 부분과 중첩되지 않는 경우의 박리의 기점의 형성 방법을 설명한다. 여기서는, 형성 기판(14)보다 먼저 형성 기판(91)을 박리하는 예를 나타내었다.
도 17의 (A) 내지 (E)는 형성 기판(91)과 제 1 수지층(93a)이 서로 박리되는 경우의 레이저 광(66)의 조사의 위치를 도시한 것이다.
도 17의 (A)에 도시된 바와 같이, 제 1 수지층(93a)과 접착층(99)이 서로 중첩되는 영역의 적어도 한 부분에 레이저 광(66)을 조사함으로써 박리의 기점을 형성할 수 있다.
형성 기판(91)과 제 1 수지층(93a)을 서로 박리하기 위한 힘은, 박리의 기점에 국부적으로 가해지는 것이 바람직하기 때문에, 접착층(99)의 중심부가 아니라 접착층(99)의 단부 근방에 박리의 기점을 형성하는 것이 바람직하다. 특히, 단부 근방에서도 변부(side portion) 근방보다 모서리부 근방에 박리의 기점을 형성하는 것이 바람직하다.
도 17의 (B) 내지 (E)는 레이저 광 조사 영역(67)의 예를 도시한 것이다.
도 17의 (B)에서는, 접착층(99)의 모서리부에 하나의 레이저 광 조사 영역(67)을 제공한다.
연속적 또는 간헐적으로 레이저 광을 조사함으로써 실선 형상 또는 파선 형상의 박리의 기점을 형성할 수 있다. 도 17의 (C)에서는 접착층(99)의 모서리부에 3개의 레이저 광 조사 영역(67)을 제공한다. 도 17의 (D)는 레이저 광 조사 영역(67)이 접착층(99)의 한변에 인접하고, 그리고 접착층(99)의 한변에 따라 연장되는 예를 도시한 것이다. 도 17의 (E)에 도시된 바와 같이, 레이저 광 조사 영역(67)은, 접착층(99)과 제 1 수지층(93a)이 서로 중첩되는 영역뿐만 아니라 경화되지 않은 격벽(98a)과 제 1 수지층(93a)이 중첩되는 영역에 위치하여도 좋다.
다음에, 형성 기판(91)과 제 1 수지층(93a)을 서로 박리할 수 있다(도 18의 (A)). 또한, 형성 기판(14) 측에 격벽(98a)의 일부가 잔존하는 경우가 있다. 격벽(98a)을 제거하여도 좋고, 또는 격벽(98a)을 제거하지 않고 다음 단계를 수행하여도 좋다. 간략화를 위하여 격벽(98a)을 도시하지 않는다.
다음에, 기판(22)과, 형성 기판(91)으로부터 박리됨으로써 노출된 제 1 수지층(93a)을 접착층(13)을 사용하여 서로 접착한다(도 18의 (B)).
접착층(99)과 마찬가지로, 접착층(13)도 형성 기판(14)과 제 2 수지층(23b)이 서로 접촉하는 부분과 중첩하지 않는다.
표시 장치의 구성 요소로서 격벽(98b)을 사용하는 경우, 격벽(98b)에는 경화 수지를 사용하는 것이 바람직하다. 여기서는, 형성 기판(14) 및 제 2 수지층(23b)이 서로 접촉하는 부분과 격벽(98b)이 중첩하지 않는 것이 바람직하다.
표시 장치의 구성 요소로서 격벽(98b)을 사용하지 않는 경우, 격벽(98b)에는 미경화 수지 또는 반경화 수지를 사용하는 것이 바람직하다. 여기서는, 형성 기판(14) 및 제 2 수지층(23b)이 서로 접촉하는 부분과, 격벽(98b)이 중첩하여도 좋다.
본 실시형태에서는, 격벽(98b)에 미경화 수지를 사용하고, 형성 기판(14)이 제 2 수지층(23b)과 접촉하는 부분과 격벽(98b)이 중첩되는 예를 나타낸다.
따라서, 도 19의 (A)에 도시된 바와 같이, 제 1 수지층(23a)과 접착층(13)이 서로 중첩되는 영역의 적어도 한 부분에 레이저 광(66)을 조사함으로써 박리의 기점을 형성할 수 있다.
다음에, 형성 기판(14)과 제 1 수지층(23a)을 서로 박리한다(도 19의 (B)).
[표시 장치의 구조예 2]
도 20의 (A)는 표시 장치(10B)의 상면도이다. 도 20의 (B)는 표시 장치(10B)의 표시부(381)의 단면도 및 FPC(372)에 접속된 부분의 예이다.
표시 장치(10B)는 상술한 제작 방법예 5를 사용하여 제작할 수 있다. 예를 들어 표시 장치(10B)는 휘어진 상태를 유지하거나 반복적으로 휘어질 수 있다.
표시 장치(10B)는 기판(22) 및 기판(29)을 포함한다. 기판(22) 측은 표시 장치(10B)의 표시면 측이다. 표시 장치(10B)는 표시부(381) 및 구동 회로부(382)를 포함한다. FPC(372)는 표시 장치(10B)에 접합되었다.
도전층(86c) 및 FPC(372)는 커넥터(76)를 통하여 전기적으로 접속된다(도 20의 (B)). 트랜지스터의 소스 및 드레인과 같은 재료 및 같은 단계를 사용하여 도전층(86c)을 형성할 수 있다.
상술한 바와 같이, 산소를 포함하는 분위기에서 수행되는 가열 처리에 의하여, 제 1 수지층의 전체 영역에 대한 레이저 조사 없이 제 1 수지층을 형성 기판으로부터 박리할 수 있다. 그러므로, 본 실시형태에서 설명된 표시 장치의 제작 방법에 의하여 제작된 표시 장치의 제 1 수지층에는, 분석에 의하여 다량의 산소가 관찰되는 경우가 있다. 구체적으로는, 제 1 수지층의 박리 표면 측의 표면을 XPS에 의하여 분석함으로써 산소 농도를 얻을 수 있다. 제 1 수지층(23a)의 접착층(28) 측의 표면을 XPS에 의하여 분석함으로써 얻어지는 산소 농도는 10atomic% 이상이 바람직하고 15atomic% 이상인 것이 더 바람직하다. 제 1 수지층(93a)의 접착층(13) 측의 표면을 XPS에 의하여 분석함으로써 얻어지는 산소 농도는 10atomic% 이상이 바람직하고 15atomic% 이상인 것이 더 바람직하다.
상술한 바와 같이, 본 실시형태의 박리 방법에서는, 수지층을 형성하기에 사용되는 가열 조건에 의하여 형성 기판에 대한 수지층의 박리성을 제어한다. 선형 레이저 빔의 조사 등, 비싼 장치를 사용하는 처리가 박리 방법에 불필요하기 때문에, 비용을 저감할 수 있다. 또한, 형성 기판에 대한 박리성이 다른 2개의 수지층의 적층을 사용함으로써, 형성 기판과 수지층을 원할 때 서로 박리할 수 있다. 따라서, 본 실시형태의 박리 방법에 의하여, 표시 장치 등을 낮은 비용으로 양산성 높게 제작할 수 있다.
본 실시형태는 다른 실시형태 중 어느 것과 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서, 본 발명의 일 형태의 박리 방법 및 표시 장치의 제작 방법을 도 21의 (A) 내지 (E) 및 도 22의 (A1), (A2), 및 (B)를 참조하여 설명한다.
본 실시형태에서는, 트랜지스터의 채널 영역에 LTPS(low-temperature polysilicon)를 사용하는 경우에 대하여 설명한다.
LTPS를 사용하는 경우, 제 1 수지층 및 제 2 수지층은 내열성이 높은 재료를 사용하여 형성되는 후막(thick film)인 것이 바람직하다. 따라서, 고온 처리가 가능해지고, 레이저 결정화를 위한 단계에서의 손상을 저감할 수 있다.
우선, 형성 기판(14) 위에 제 1 층(24a)을 형성한다(도 21의 (A)).
제 1 층(24a)의 재료 및 형성 방법에 대해서는 실시형태 1을 참조할 수 있다. 본 실시형태에서 사용되는 제 1 층(24a)의 재료의 내열성은 충분히 높은 것이 바람직하다.
다음에, 원하는 형상을 갖는 제 1 층(24a)에 제 1 가열 처리를 수행함으로써, 제 1 수지층(23a)을 형성한다(도 21의 (B)). 여기서는, 섬 형상을 갖는 제 1 수지층(23a)을 형성한다.
제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다.
제 1 가열 처리의 조건에 대해서는 실시형태 1의 설명을 참조할 수 있다.
본 실시형태에서는, 제 1 층(24a)에 내열성이 높은 재료를 사용하기 때문에, 실시형태 1에서의 가열 온도보다 높은 온도에서 제 1 가열 처리를 수행할 수 있다. 예를 들어, 제 1 가열 처리의 온도는 400℃ 이상 600℃ 이하가 바람직하고, 450℃ 이상 550℃ 이하가 더 바람직하다.
제 1 수지층(23a)의 두께는 10μm 이상 200μm 이하가 바람직하고, 10μm 이상 100μm 이하가 더 바람직하고, 10μm 이상 50μm 이하가 더욱 바람직하다. 제 1 수지층(23a)의 두께가 충분히 크면, 레이저 결정화의 단계에서의 손상을 저감할 수 있다.
제 1 수지층(23a)의 5% 중량 감소 온도는 400℃ 이상 600℃ 이하가 바람직하고, 450℃ 이상 600℃ 이하가 더 바람직하고, 500℃ 이상 600℃ 이하가 더욱 바람직하다.
다음에, 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 층(24b)을 형성한다(도 21의 (C)).
제 1 층(24a)을 형성하기에 사용할 수 있는 재료 및 방법을 사용하여 제 2 층(24b)을 형성할 수 있다. 특히, 본 실시형태에서 사용되는 제 2 층(24b)의 재료의 내열성은 충분히 높은 것이 바람직하다.
이어서, 제 2 수지층(24b)에 제 2 가열 처리를 수행함으로써 제 2 수지층(23b)을 형성한다(도 21의 (D)).
제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행한다.
제 2 가열 처리의 조건에 대해서는, 실시형태 1에서의 설명을 참조할 수 있다.
본 실시형태에서는, 제 2 층(24b)에 내열성이 높은 재료를 사용하기 때문에, 실시형태 1에서의 가열 온도보다 높은 온도에서 제 2 가열 처리를 수행할 수 있다. 예를 들어, 제 2 가열 처리의 온도는 400℃ 이상 600℃ 이하가 바람직하고, 450℃ 이상 550℃ 이하가 더 바람직하다.
제 2 수지층(23b)의 두께는 10μm 이상 200μm 이하가 바람직하고, 10μm 이상 100μm 이하가 더 바람직하고, 10μm 이상 50μm 이하가 더욱 바람직하다. 제 2 수지층(23b)의 두께가 충분히 크면, 레이저 결정화의 단계에서의 손상을 저감할 수 있다.
제 1 수지층(23a) 및 제 2 수지층(23b) 중 한쪽의 두께가 충분히 큰 경우(예를 들어, 20μm 이상), 다른 쪽의 두께는 10μm 미만이어도 좋다.
제 2 수지층(23b)의 5% 중량 감소 온도는 400℃ 이상 600℃ 이하가 바람직하고, 450℃ 이상 600℃ 이하가 더 바람직하고, 500℃ 이상 600℃ 이하가 더욱 바람직하다.
제 1 수지층(23a) 및 제 2 수지층(23b)을 상이한 재료를 사용하여 형성하여도 좋고, 또는 동일한 재료를 사용하여 형성하여도 좋다. 비용을 저감할 수 있기 때문에 동일한 재료를 사용하는 것이 바람직하다. 동일한 재료를 사용하는 경우에도, 제 1 처리와 제 2 가열 처리를 상이한 조건하에서 수행함으로써, 형성 기판(14)과 제 1 수지층(23a) 사이의 밀착도를 형성 기판(14)과 제 2 수지층(23b) 사이의 밀착도와 상이하게 할 수 있다.
다음에, 제 2 수지층(23b) 위에 절연층(31)을 형성한다(도 21의 (E)).
제 1 수지층(23a)의 내열 온도 이하, 그리고 제 2 수지층(23b)의 내열 온도 이하의 온도에서 절연층(31)을 형성한다. 제 1 가열 처리의 온도 이하, 그리고 제 2 가열 처리의 온도 이하의 온도에서 절연층(31)을 형성하는 것이 바람직하고, 제 1 가열 처리의 온도 및 제 2 가열 처리의 온도의 양쪽보다 낮은 온도에서 형성하여도 좋다.
제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 불순물이, 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 절연층(31)을 사용할 수 있다. 예를 들어 절연층(31)은 제 1 수지층(23a) 및 제 2 수지층(23b)을 가열하였을 때, 제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 따라서, 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)에는 실시형태 1에서 설명한 재료 중 어느 것이든 사용할 수 있다.
다음에, 절연층(31) 위에 트랜지스터(90)를 형성한다(도 21의 (E)).
여기서는, 트랜지스터(90)로서 채널 형성 영역에 LTPS를 포함하는 톱 게이트 트랜지스터를 형성하는 경우를 나타낸다.
우선, 스퍼터링법 또는 CVD법 등에 의하여 절연층(31) 위에 반도체막을 형성한다. 본 실시형태에서는, 플라스마 CVD 장치를 사용하여 두께 50nm의 비정질 실리콘막을 형성한다.
다음에, 비정질 실리콘막에 가열 처리를 수행하는 것이 바람직하다. 따라서, 비정질 실리콘막으로부터 수소를 방출시킬 수 있다. 구체적으로는, 비정질 실리콘막을 400℃ 이상 550℃ 이하의 온도에서 가열하는 것이 바람직하다. 예를 들어, 비정질 실리콘막에 포함되는 수소량이 5atomic% 이하인 경우, 결정화 단계에서의 제작 수율을 향상시킬 수 있다. 비정질 실리콘막에 포함되는 수소량이 적은 경우에는 가열 처리를 생략하여도 좋다.
본 실시형태에서, 제 1 수지층(23a) 및 제 2 수지층(23b)은 내열성이 높기 때문에 높은 온도에서 가열 처리를 수행하여 비정질 실리콘막으로부터 수소를 충분히 방출할 수 있다.
다음에, 반도체막을 결정화시켜 결정 구조를 갖는 반도체를 형성한다.
반도체막의 상방으로부터 레이저 광을 조사함으로써 반도체막을 결정화시킬 수 있다. 예를 들어 193nm, 248nm, 308nm, 또는 351nm의 파장을 갖는 레이저 광을 사용할 수 있다. 또는, 금속 촉매 원소를 사용함으로써 반도체막을 결정화시켜도 좋다.
본 실시형태에서는, 제 1 수지층(23a) 및 제 2 수지층(23b)을 두껍게 형성하기 때문에 결정화로 인한 손상을 저감할 수 있다.
다음에, 결정 구조를 갖는 반도체막에 채널 도핑을 수행하여도 좋다.
다음에, 섬 형상의 반도체막을 형성하기 위하여 반도체막을 가공한다.
웨트 에칭법 및/또는 드라이 에칭법에 의하여 반도체막을 가공할 수 있다.
다음에, 절연층(31) 및 반도체막 위에 절연층(84) 및 도전층(85)을 형성한다. 절연층(84)에 대해서는, 절연층(31)에 사용할 수 있는 무기 절연막의 설명을 참조할 수 있다. 절연층(84) 및 도전층(85)은 절연층(84)이 되는 절연막을 형성하고, 도전층(85)이 되는 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 절연막 및 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
반도체막의 일부에 불순물 원소를 첨가함으로써, 채널 영역(83a) 및 저저항 영역(83c)(소스 영역 및 드레인 영역이라고도 함)을 형성한다. LDD(lightly doped drain) 영역(83b)을 형성하기 위하여 불순물 원소를 복수회 첨가하여도 좋다. 절연층(84), 도전층(85), 그리고 이들 층을 형성하기 위한 마스크는 불순물 원소를 첨가하기 위한 마스크로서 기능할 수 있다.
n채널형 트랜지스터를 형성하는 경우, 반도체막에 n형의 도전형을 부여하는 불순물 원소를 사용한다. 예를 들어, P, As, Sb, S, Te, 또는 Se 등의 원소를 사용할 수 있다.
p채널형 트랜지스터를 형성하는 경우, 반도체막에 p형의 도전형을 부여하는 불순물 원소를 사용한다. 예를 들어, B, Al, 또는 Ga 등의 원소를 사용할 수 있다.
다음에, 산화물 반도체층, 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다. 절연층(33)은 절연층(31)과 비슷한 방식으로 형성할 수 있다.
다음으로, 가열 처리를 수행한다. 따라서, 반도체층에 첨가된 불순물 원소를 활성화시킨다. 도전층(85)의 산화를 방지하기 위하여 절연층(33)의 형성 후에 가열 처리는 수행하는 것이 바람직하다.
본 실시형태에서, 제 1 수지층(23a) 및 제 2 수지층(23b)의 내열성은 높기 때문에 불순물 원소의 활성화를 위한 가열 처리를 높은 온도에서 수행할 수 있다. 따라서, 트랜지스터의 특성을 향상시킬 수 있다.
절연층(33)은 수소를 포함하는 절연막을 포함하여도 좋다. 트랜지스터(90) 위에 수소를 포함하는 절연막을 형성한 후에 가열 처리를 수행하면, 수소를 포함하는 절연막으로부터 반도체층(특히, 채널 영역(83a))에 수소가 공급되어, 반도체층의 결함을 수소로 종단시킬 수 있다. 이 가열 처리는 수소를 방출하기 위하여 비정질 실리콘막에 수행한 가열 처리의 온도보다 낮은 온도에서 수행한다.
본 실시형태에서, 제 1 수지층(23a) 및 제 2 수지층(23b)의 내열성은 높기 때문에 수소화를 위한 가열 처리를 높은 온도에서 수행할 수 있다. 따라서, 트랜지스터의 특성을 향상시킬 수 있다.
다음에, 반도체층의 저저항 영역(83c)에 도달하는 개구를 절연층(33)에 형성한다.
이 후, 도전층(86a) 및 도전층(86b)을 형성한다. 도전층(86a) 및 도전층(86b)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 도전층(86a) 및 도전층(86b)은 절연층(33)에 형성된 개구를 통하여 저저항 영역(83c)에 전기적으로 접속된다.
상술한 방식으로, 트랜지스터(90)를 제작한다(도 21의 (E)). 트랜지스터(90)에서 도전층(85)의 일부는 게이트로서 기능하고, 절연층(84)의 일부는 게이트 절연층으로서 기능한다. 반도체층은 채널 영역(83a), LDD 영역(83b), 및 저저항 영역(83c)을 포함한다. 채널 영역(83a)은 절연층(84)을 개재하여 도전층(85)과 중첩한다. 저저항 영역(83c)은 도전층(86a)에 접속되는 영역 및 도전층(86b)에 접속되는 영역을 포함한다.
이 후, 절연층(33) 위에 절연층(34) 내지 보호층(75)의 구성 요소를 형성한다(도 22의 (A1) 참조). 이들 단계에 대해서는 실시형태 1을 참조할 수 있다.
다음에, 제 1 수지층(23a)에 박리의 기점을 형성한다(도 22의 (A1) 및 도 22의 (A2)).
예를 들어 보호층(75) 측으로부터 제 1 수지층(23a)의 단부보다 내측의 부분으로 칼 등의 예리한 기구(65)를 삽입하여 프레임 형상의 칼금(64)을 형성한다.
본 실시형태에서, 제 1 수지층(23a)과 접촉하는 부분 및 제 2 수지층(23b)과 접촉하는 부분을 형성 기판(14)에 제공한다. 따라서, 형성 기판(14)으로부터의 제 1 수지층(23a)의 박리가 의도하지 않을 때 일어나는 것을 억제할 수 있다. 또한 박리의 기점은 원할 때 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있게 한다. 결과적으로, 박리가 일어날 때를 제어할 수 있고, 높은 박리성을 달성할 수 있다. 이로써, 박리 공정 및 표시 장치의 제작 공정의 수율을 향상시킬 수 있다.
다음에, 형성 기판(14)과 트랜지스터(90)를 서로 박리한다(도 22의 (B)).
제 1 수지층(23a)을 형성할 때 산소를 포함하는 분위기에서 제 1 가열 처리를 수행하기 때문에, 제 1 수지층(23a)의 전체 표면에 레이저 조사를 수행하지 않고 형성 기판(14)과 제 1 수지층(23a)을 서로 박리할 수 있다. 결과적으로 표시 장치를 낮은 비용으로 제작할 수 있다.
상술한 바와 같이, 내열성이 높은 재료를 사용하여 제 1 수지층 및 제 2 수지층을 두껍게 형성함으로써, 트랜지스터에 LTPS을 포함하는 표시 장치를 제작할 수 있다.
본 실시형태는 다른 실시형태 중 어느 것과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치 및 그 제작 방법에 대하여 도면을 참조하여 설명한다.
본 실시형태의 표시 장치는 가시광을 반사하는 제 1 표시 소자 및 가시광을 방출하는 제 2 표시 소자를 포함한다.
본 실시형태의 표시 장치는, 제 1 표시 소자에 의하여 반사된 광 및 제 2 표시 소자로부터 방출되는 광 중 한쪽 또는 양쪽을 사용하여 화상을 표시하는 기능으로 갖는다.
제 1 표시 소자로서는, 외광을 반사함으로써 화상을 표시하는 소자를 사용할 수 있다. 이러한 소자는 광원을 포함하지 않기(또는 인공 광원이 필요 없기) 때문에, 화상을 표시할 때의 소비전력을 크게 저잠할 수 있다.
제 1 표시 소자의 대표적인 예로서는 반사형 액정 소자를 들 수 있다. 제 1 표시 소자로서는, MEMS(Micro Electro Mechanical Systems) 셔터 소자 또는 광 간섭형 MEMS 소자 이외의, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder(등록 상표)) 방식 등을 사용한 소자도 사용할 수 있다.
제 2 표시 소자로서는, 발광 소자를 사용하는 것이 바람직하다. 이러한 표시 소자로부터 방출되는 광의 휘도 및 색도는 외광의 영향을 받지 않기 때문에, 높은 색재현성(넓은 색영역) 및 높은 콘트라스트를 갖는 선명한 화상을 표시할 수 있다.
제 2 표시 소자로서는, OLED(organic light-emitting diode), LED(light-emitting diode), 또는 QLED(quantum-dot light-emitting diode) 등의 자기 발광의 발광 소자를 사용할 수 있다.
본 실시형태의 표시 장치는 제 1 표시 소자만을 사용하여 화상을 표시하는 제 1 모드, 제 2 표시 소자만을 사용하여 화상을 표시하는 제 2 모드, 그리고 제 1 표시 소자 및 제 2 표시 소자의 양쪽을 사용하여 화상을 표시하는 제 3 모드를 갖는다. 본 실시형태의 표시 장치는 이들 모드를 자동으로 또는 수동으로 전환할 수 있다.
제 1 모드에서는, 제 1 표시 소자 및 외광을 사용하여 화상을 표시한다. 제 1 모드에서는 광원이 불필요하기 때문에 이 모드에서의 소비전력은 매우 낮다. 예를 들어 충분한 외광이 표시 장치에 들어가면(예를 들어, 밝은 환경), 제 1 표시 소자에 의하여 반사된 광을 사용함으로써 화상을 표시할 수 있다. 예를 들어, 외광이 백색광 또는 백색광에 가까운 광이며 외광이 충분히 강한 경우에 제 1 모드는 효과적이다. 제 1 모드는 문서(text)를 표시하기에 적합하다. 또한, 제 1 모드는 반사된 외광을 사용하기 때문에 눈에 편한 표시(eye-friendly display)가 가능하고, 눈의 피로를 완화시키는 효과로 이어진다.
제 2 모드에서는, 제 2 표시 소자로부터 방출된 광을 사용하여 화상을 표시한다. 그러므로 조도 및 외광의 색도에 상관없이 매우 선명한 화상(콘트라스트가 높고, 색 재현성이 높음)을 표시할 수 있다. 예를 들어, 야간 환경 또는 어두운 실내 등의, 조도가 매우 낮은 경우에 제 2 모드는 효과적이다. 어두운 환경에서 밝은 화상을 표시하면, 사용자가 화상을 눈부시게 느끼는 경우가 있다. 이를 방지하기 위하여, 제 2 모드에서는 휘도를 저감한 화상을 표시하는 것이 바람직하다. 이 경우, 눈부심을 저감할 수 있고, 소비전력도 저감할 수 있다. 제 2 모드는 선명한 화상(정지 화상 및 동영상) 등을 표시하기에 적합하다.
제 3 모드에서는, 제 1 표시 소자에 의하여 반사된 광 및 제 2 표시 소자로부터 방출된 광의 양쪽을 사용하여 화상을 표시한다. 제 3 모드에서 표시되는 화상은, 제 2 모드에서 표시되는 화상보다 소비전력을 더 낮게 하면서, 제 1 모드에서 표시되는 화상보다 더 선명하게 할 수 있다. 예를 들어 실내 조명 아래의 환경, 또는 아침이나 저녁 때의, 조도가 비교적 낮은 경우, 또는 외광의 색도가 백색이 아닌 경우에 제 3 모드는 효과적이다.
이러한 구조에 의하여, 전천후 표시 장치 또는 주변 밝기에 상관없이 시인성이 향상되며 편리성이 높은 표시 장치를 제작할 수 있다.
본 실시형태의 표시 장치는 제 1 표시 소자를 포함하는 복수의 제 1 화소 및 제 2 표시 소자를 포함하는 복수의 제 2 화소를 포함한다. 제 1 화소 및 제 2 화소는 매트릭스로 배치되는 것이 바람직하다.
제 1 화소 및 제 2 화소는 각각 하나 이상의 부화소를 포함할 수 있다. 예를 들어 각 화소는 하나의 부화소(예를 들어 백색(W) 부화소), 3개의 부화소(예를 들어, 적색(R), 녹색(G), 및 청색(B)의 부화소, 또는 황색(Y), 시안(C), 및 마젠타(M)의 부화소), 또는 4개의 부화소(예를 들어 적색(R), 녹색(G), 청색(B), 및 백색(W)의 부화소, 또는 적색(R), 녹색(G), 청색(B), 및 황색(Y)의 부화소)를 포함할 수 있다.
본 실시형태의 표시 장치는 제 1 화소 및 제 2 화소 중 어느 한쪽을 사용하여 풀 컬러 화상을 표시할 수 있다. 또는 본 실시형태의 표시 장치는 제 1 화소를 사용하여 흑백 화상 또는 그레이 스케일 화상을 표시할 수 있고, 제 2 화소를 사용하여 풀 컬러 화상을 표시할 수 있다. 흑백 화상 또는 그레이 스케일 화상의 표시에 사용되는 제 1 화소는, 문서 정보 등, 컬러 표시를 필요로 하지 않는 정보를 표시하기에 적합하다.
본 실시형태의 표시 장치의 구조예에 대하여, 도 23, 도 24, 도 25 및 도 26을 참조하여 설명한다.
<구조예 1>
도 23은 표시 장치(300)의 사시 개략도이다. 표시 장치(300)에서는 기판(351)과 기판(361)이 서로 접착된다. 도 23에서는 기판(361)을 파선으로 나타내었다.
표시 장치(300)는 표시부(362), 회로(364), 및 배선(365) 등을 포함한다. 도 23은, 표시 장치(300)에 IC(integrated circuit)(373) 및 FPC(372)가 제공되는 예를 도시한 것이다. 따라서, 도 23에 도시된 구조는 표시 장치(300), IC, 및 FPC를 포함하는 표시 모듈로 간주할 수 있다.
구동 회로(364)로서는, 예를 들어, 주사선 구동 회로를 사용할 수 있다.
배선(365)은 표시부(362) 및 구동 회로(364)에 신호 및 전력을 공급하는 기능을 갖는다. 이 신호 및 전력은 FPC(372)를 통하여 외부로부터, 또는 IC(373)로부터 배선(365)에 입력된다.
도 23은 COG(chip on glass)법 또는 COF(chip on film) 법 등에 의하여 기판(351)에 IC(373)를 제공하는 예를 도시한 것이다. 예를 들어, 주사선 구동 회로 또는 신호선 구동 회로 등을 포함하는 IC를 IC(373)로서 사용할 수 있다. 또한, 표시 장치(300) 및 표시 모듈에 반드시 IC를 제공할 필요는 없다. 또는, COF법 등에 의하여 FPC 위에 IC를 제공하여도 좋다.
도 23은 표시부(362)의 일부의 확대도를 도시한 것이다. 복수의 표시 소자에 포함되는 전극(311b)은, 표시부(362)에서 매트릭스로 배치된다. 전극(311b)은 가시광을 반사하는 기능을 갖고, 액정 소자(180)의 반사 전극으로서 기능한다.
도 23에 도시된 바와 같이, 전극(311b)은 개구(451)를 포함한다. 또한 표시부(362)는 전극(311b)보다 기판(351) 가까이에 위치한 발광 소자(170)를 포함한다. 전극(311b)의 개구(451)를 통하여, 발광 소자(170)로부터의 광이 기판(361) 측으로 방출된다. 발광 소자(170)의 발광 영역의 면적과 개구(451)의 면적은 같아도 좋다. 발광 소자(170)의 발광 영역의 면적 및 개구(451)의 면적 중 한쪽이 다른 쪽보다 크면, 어긋남(misalignment)에 대한 마진을 크게 할 수 있으므로 바람직하다. 특히, 개구(451)의 면적은 발광 소자(170)의 발광 영역의 면적보다 더 큰 것이 바람직하다. 개구(451)의 면적이 작으면, 발광 소자(170)로부터의 광의 일부가 전극(311b)에 의하여 차폐되어, 외부로 추출될 수 없는 경우가 있다. 충분히 큰 면적을 갖는 개구(451)로 함으로써, 발광 소자(170)로부터 방출되는 광의 낭비를 저감할 수 있다.
도 24는, 도 23에 도시된 표시 장치(300)의, FPC(372)를 포함하는 영역의 일부, 회로(364)를 포함하는 영역의 일부, 및 표시부(362)를 포함하는 영역의 일부의 단면의 예를 도시한 것이다.
도 24에 도시된 표시 장치(300)는, 기판(351)과 기판(361) 사이에 트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 트랜지스터(206), 액정 소자(180), 발광 소자(170), 절연층(220), 착색층(131), 및 착색층(134) 등을 포함한다. 기판(361)과 절연층(220)은 접착층(141)으로 서로 접착된다. 기판(351)과 절연층(220)은 접착층(142)으로 서로 접착된다.
기판(361)에는 착색층(131), 차광층(132), 절연층(121), 및 액정 소자(180)의 공통 전극으로서 기능하는 전극(113), 배향막(133b), 및 절연층(117) 등이 제공된다. 기판(361)의 바깥면에 편광판(135)을 제공한다. 절연층(121)은 평탄화층으로서의 기능을 가져도 좋다. 절연층(121)에 의하여 전극(113)은 거의 평탄한 표면을 갖고, 그 결과 액정층(112)의 배향 상태를 균일하게 할 수 있다. 절연층(117)은 액정 소자(180)의 셀 갭을 유지하기 위한 스페이서로서 기능한다. 절연층(117)이 가시광을 투과시키는 경우에는 절연층(117)을 액정 소자(180)의 표시 영역과 중첩시켜 배치하여도 좋다.
액정 소자(180)는 반사형 액정 소자이다. 액정 소자(180)는 화소 전극으로서 기능하는 전극(311a), 액정층(112), 전극(113)의 적층 구조를 갖는다. 전극(311a)의 기판(351) 측 표면에 접촉하여, 가시광을 반사하는 전극(311b)을 제공한다. 전극(311b)은 개구(451)를 포함한다. 전극(311a) 및 전극(113)은 가시광을 투과시킨다. 액정층(112)과 전극(311a) 사이에 배향막(133a)을 제공한다. 액정층(112)과 전극(113) 사이에 배향막(133b)을 제공한다.
액정 소자(180)에서 전극(311b)은 가시광을 반사하는 기능을 갖고, 전극(113)은 가시광을 투과시키는 기능을 갖는다. 기판(361)으로부터 들어가는 광은, 편광판(135)에 의하여 편광되어, 전극(113) 및 액정층(112)을 통하여 투과되고, 전극(311b)에 의하여 반사된다. 그리고 액정층(112) 및 전극(113)을 통하여 다시 투과하여 편광판(135)에 도달한다. 이 경우, 전극(311b)과 전극(113) 사이에 인가하는 전압으로 액정의 배향을 제어함으로써, 광의 광학 변조를 제어할 수 있다. 바꿔 말하면, 편광판(135)을 통하여 방출되는 광의 강도를 제어할 수 있다. 특정 파장 영역에서의 광을 제외한 광은 착색층(131)에 의하여 흡수되기 때문에, 방출된 광은 예를 들어 적색 광이다.
도 24에 도시된 바와 같이, 가시광을 투과시키는 전극(311a)이 따라서, 개구(451)와 중첩되는 영역에서도 그 이외의 영역과 마찬가지로 액정층(112)의 액정이 배향되는 경우에, 이들 영역의 경계부에서 액정의 배향 불량을 방지하고, 원하지 않는 광 누설을 억제할 수 있다.
접속부(207)에서 전극(311b)은 도전층(221b)을 통하여 트랜지스터(206)에 포함되는 도전층(222a)과 전기적으로 접속된다. 트랜지스터(206)는 액정 소자(180)의 구동을 제어하는 기능을 갖는다.
접착층(141)이 제공되는 영역의 일부에, 접속부(252)를 제공한다. 접속부(252)에서, 전극(311a)과 동일한 도전막을 가공하여 얻어진 도전층은, 커넥터(243)에 의하여 전극(113)의 일부와 전기적으로 접속된다. 따라서, 접속부(252)를 통하여 기판(361) 측에 형성된 전극(113)에, 기판(351) 측에 접속된 FPC(372)로부터 입력되는 신호 또는 전위를 공급할 수 있다.
커넥터(243)로서는, 예를 들어 도전성 입자를 사용할 수 있다. 도전성 입자로서는, 금속 재료로 피복한 유기 수지 또는 실리카 등의 입자를 사용할 수 있다. 금속 재료로서는, 접촉 저항을 저감할 수 있으므로 니켈 또는 금을 사용하는 것이 바람직하다. 또한, 니켈로 피복하고 금으로 더 피복한 입자 등, 2종류 이상의 금속 재료의 층으로 피복한 입자를 사용하는 것이 바람직하다. 탄성 변형 또는 소성(塑性) 변형이 가능한 재료를 커넥터(243)에 사용하는 것이 바람직하다. 도 24에 도시된 바와 같이, 도전성 입자인 커넥터(243)는 수직으로 찌부러진 형상을 갖는 경우가 있다. 찌부러진 형상에 의하여, 커넥터(243)와, 커넥터(243)에 전기적으로 접속되는 도전층의 접촉 면적을 증대시킬 수 있으므로, 접촉 저항이 저감되고 접속 불량 등의 문제의 발생이 억제된다.
접착층(141)으로 피복되도록 커넥터(243)를 제공하는 것이 바람직하다. 예를 들어, 접착층(141)을 경화하기 전에, 접착층(141)에 커넥터(243)를 분산시킨다.
발광 소자(170)는 보텀 이미션 발광 소자이다. 발광 소자(170)는, 화소 전극으로서 기능하는 전극(191), EL층(192), 및 공통 전극으로서 기능하는 전극(193)이 절연층(220) 측으로부터 순차적으로 적층된 구조를 갖는다. 전극(191)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(205)에 포함되는 도전층(222a)에 접속된다. 트랜지스터(205)는 발광 소자(170)의 구동을 제어하는 기능을 갖는다. 절연층(216)은 전극(191)의 단부를 덮는다. 전극(193)은 가시광을 반사하는 재료를 포함하고, 전극(191)은 가시광을 투과하는 재료를 포함한다. 전극(193)을 덮도록 절연층(194)을 제공한다. 광은, 발광 소자(170)로부터 착색층(134), 절연층(220), 개구(451), 및 전극(311a) 등을 통하여 기판(361) 측으로 방출된다.
액정 소자(180) 및 발광 소자(170)는 착색층의 색이 화소마다 다른 경우, 다양한 색을 나타낼 수 있다. 표시 장치(300)는 액정 소자(180)를 사용하여 컬러 화상을 표시할 수 있다. 표시 장치(300)는 발광 소자(170)를 사용하여 컬러 화상을 표시할 수 있다.
트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 및 트랜지스터(206)는 절연층(220)의 기판(351) 측의 평면 위에 형성된다. 이들 트랜지스터는 동일한 공정을 거쳐 제작할 수 있다.
액정 소자(180)와 전기적으로 접속되는 회로 및 발광 소자(170)와 전기적으로 접속 되는 회로를 동일한 평면 위에 형성하는 것이 바람직하다. 이 경우, 2개의 회로가 상이한 평면 위에 형성되는 경우보다 표시 장치의 두께를 작게 할 수 있다. 또한, 동일한 공정으로 2개의 트랜지스터를 형성할 수 있기 때문에, 2개의 트랜지스터를 상이한 표면 위에 형성하는 경우와 비교하여 제작 공정을 간소화할 수 있다.
액정 소자(180)의 화소 전극은, 트랜지스터에 포함되는 게이트 절연층을 개재하여 발광 소자(170)의 화소 전극의 반대측에 위치한다.
채널 형성 영역에 금속 산화물을 포함하고, 상당히 낮은 오프 상태 전류를 갖는 트랜지스터를 트랜지스터(206)로서 사용하는 경우, 또는 트랜지스터(206)에 전기적으로 접속되는 메모리 소자를 사용하는 경우, 액정 소자(180)를 사용하여 정지 화상을 표시할 때, 화소에 대한 기록 동작을 정지되어도 계조를 유지할 수 있다. 바꿔 말하면, 상당히 낮은 프레임 레이트로도 화상을 계속 표시할 수 있다. 본 발명의 일 형태에서, 프레임 레이트를 상당히 낮게 할 수 있고, 낮은 소비전력으로 구동을 수행할 수 있다.
트랜지스터(203)는 화소를 선택할지 여부를 제어하기 위하여 사용된다(이러한 트랜지스터를 스위칭 트랜지스터 또는 선택 트랜지스터라고도 함). 트랜지스터(205)는 발광 소자(170)에 흐르는 전류를 제어하기 위하여 사용된다(이러한 트랜지스터는 구동 트랜지스터라고도 함).
절연층(211), 절연층(212), 절연층(213), 및 절연층(214) 등의 절연층은 절연층(220)의 기판(351) 위에 제공된다. 절연층(211)의 일부는 각 트랜지스터의 게이트 절연층으로서 기능한다. 트랜지스터(206) 등을 덮도록 절연층(212)을 제공한다. 트랜지스터(205) 등을 덮도록 절연층(213)을 제공한다. 절연층(214)은 평탄화층으로서 기능한다. 또한, 트랜지스터를 덮는 절연층의 개수는 한정되지 않고, 단층이어도 또는 2층 이상이어도 좋다.
트랜지스터들을 덮는 절연층 중 적어도 하나에는 물 또는 수소 등의 불순물이 용이하게 확산되지 않는 재료를 사용하는 것이 바람직하다. 이는, 이러한 절연층은 배리어막으로서 기능할 수 있기 때문이다. 이러한 구조에 의하여, 외부로부터 트랜지스터로의 불순물의 확산을 효과적으로 억제할 수 있고, 신뢰성이 높은 표시 장치를 제공할 수 있다.
트랜지스터(201, 203, 205, 및 206)는 각각, 게이트로서 기능하는 도전층(221a), 게이트 절연층으로서 기능하는 절연층(211), 소스 및 드레인으로서 기능하는 도전층(222a 및 222b), 및 반도체층(231)을 포함한다. 여기서, 같은 도전막을 가공함으로써 얻어지는 복수의 층은 같은 해칭 패턴으로 나타낸다.
트랜지스터(201) 및 트랜지스터(205)는 각각 트랜지스터(203) 또는 트랜지스터(206)의 구성 요소에 더하여 게이트로서 기능하는 도전층(223)을 포함한다.
채널이 형성되는 반도체막을 2개의 게이트 사이에 제공하는 구조를, 트랜지스터(201 및 205)의 예로서 사용한다. 이러한 구조로 함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다. 2개의 게이트는 서로 접속하여도 좋고, 같은 신호를 공급하여 트랜지스터를 동작시킨다. 이러한 트랜지스터는 다른 트랜지스터보다 더 높은 전계 효과 이동도를 가질 수 있기 때문에 더 높은 온 상태 전류를 갖는다. 결과적으로, 고속 동작이 가능한 회로를 얻을 수 있다. 또한, 회로부에 의하여 점유되는 면적을 축소할 수 있다. 온 상태 전류가 높은 트랜지스터를 사용하면, 크기를 크게 하거나 해상도를 높임으로써 배선의 개수가 증가된 표시 장치에서도 배선의 신호 지연을 저감할 수 있고, 표시의 불균일을 저감할 수 있다.
또는, 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동하기 위한 전위를 공급함으로써 트랜지스터의 문턱 전압을 제어할 수 있다.
표시 장치에 포함되는 트랜지스터의 구조에 한정은 없다. 회로(364)에 포함되는 트랜지스터 및 표시부(362)에 포함되는 트랜지스터는 같은 구조를 가져도 좋고, 상이한 구조를 가져도 좋다. 회로(364)에 포함되는 복수의 트랜지스터는 같은 구조를 가져도 좋고, 2종류 이상의 구조를 조합하여도 좋다. 마찬가지로, 표시부(362)에 포함되는 복수의 트랜지스터는 같은 구조를 가져도 좋고, 2종류 이상의 구조를 조합하여도 좋다.
도전층(223)에는 산화물을 포함하는 도전성 재료를 사용하는 것이 바람직하다. 산소를 포함하는 분위기에서 도전층(223)에 사용되는 도전막을 형성함으로써, 절연층(212)에 산소를 공급할 수 있다. 퇴적 가스에서의 산소 가스의 비율은 90% 이상 100% 이하인 것이 바람직하다. 절연층(212)에 공급된 산소는 나중의 가열 처리에 의하여 반도체층(231)에 공급되고, 결과적으로 반도체층(231)의 산소 빈자리를 저감할 수 있다.
특히 도전층(223)에는 저저항 금속 산화물을 사용하는 것이 바람직하다. 이 경우, 예를 들어 절연층(213)에는 수소를 방출하는 질화 실리콘막 등의 절연막을 사용하면, 절연층(213)의 형성 중에, 또는 절연층(213)의 형성 후에 수행되는 가열 처리에 의하여 도전층(223)에 수소를 공급할 수 있어, 도전층(223)의 전기 저항의 효과적인 저감으로 이어지기 때문에, 바람직하다.
착색층(134)을 절연층(213)에 접촉하여 제공한다. 착색층(134)은 절연층(214)으로 덮인다.
기판(351)이 기판(361)과 중첩되지 않은 영역에 접속부(204)를 제공한다. 접속부(204)에서는, 배선(365)은 접속층(242)을 통하여 FPC(372)와 전기적으로 접속된다. 접속부(204)는 접속부(207)의 구조와 비슷한 구조를 갖는다. 접속부(204)의 상면에서는, 전극(311a)과 동일한 도전막을 가공하여 얻어진 도전층이 노출된다. 따라서, 접속층(242)을 통하여 접속부(204)와 FPC(372)는 서로 전기적으로 접속될 수 있다.
기판(361)의 바깥면에 제공되는 편광판(135)으로서, 직선 편광판 또는 원 편광판을 사용할 수 있다. 원 편광판의 예는 직선 편광판 및 1/4 파장 위상차판을 포함하는 적층이다. 이러한 구조에 의하여, 외광의 반사를 저감할 수 있다. 액정 소자(180)로서 사용되는 액정 소자의 셀 갭, 배향, 및 구동 전압 등은 원하는 명암비가 얻어지도록, 편광판의 종류에 따라 제어된다.
또한, 기판(361)의 바깥면에는 각종 광학 부재를 배치할 수 있다. 광학 부재의 예에는 편광판, 위상차판, 광 확산층(예를 들어, 확산 필름), 반사 방지층, 및 집광 필름이 포함된다. 또한, 먼지의 부착을 억제하는 대전 방지막, 오염의 부착을 억제하는 발수막, 사용에 따라 생기는 흠을 억제하는 하드 코트막 등을 기판(361)의 바깥면에 배치하여도 좋다.
기판(351 및 361) 각각에는 유리, 석영, 세라믹, 사파이어, 또는 유기 수지 등을 사용할 수 있다. 기판(351 및 361)을 플렉시블 재료를 사용하여 형성하면, 표시 장치의 가요성을 높일 수 있다.
예를 들어, 수직 배향(VA: Vertical Alignment) 모드를 갖는 액정 소자를 액정 소자(180)로서 사용할 수 있다. 수직 배향 모드의 예에는 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드가 포함된다.
각종 모드를 갖는 액정 소자를 액정 소자(180)로서 사용할 수 있다. 예를 들어, VA 모드 대신에, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, 또는 AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 갖는 액정 소자를 사용할 수 있다.
액정 소자는 액정의 광학적 변조 작용을 사용하여 광의 투과 또는 비투과를 제어하는 소자이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용되는 액정으로서는 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이런 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
액정 재료로서는 포지티브형의 액정 또는 네거티브형의 액정을 사용하여도 좋고, 사용되는 모드나 설계에 따라 최적의 액정 재료를 사용할 수 있다.
액정의 배향을 제어하기 위하여 배향막을 제공할 수 있다. 가로 전계 모드를 채용하는 경우, 배향막을 불필요한 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시키면서 콜레스테릭상으로부터 등방상으로 전이(轉移)하기 직전에 발현한다. 블루상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 개선하기 위하여, 수중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 짧고, 광학적 등방성을 갖는다. 또한 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 배향 처리가 불필요하며 시야각 의존성이 작다. 배향막을 제공하지 않아도 되고, 러빙 처리도 불필요하기 때문에, 러빙 처리에 의하여 생기는 정전 파괴를 방지할 수 있어, 제작 공정 중의 액정 표시 장치의 불량이나 손상을 저감할 수 있다.
반사형 액정 소자를 사용하는 경우에는 표시면 측에 편광판(135)을 제공한다. 또한, 표시면 측에 광 확산판을 배치하면, 시인성이 향상되어 바람직하다.
편광판(135)의 외측에 프런트 라이트를 제공하여도 좋다. 프런트 라이트로서는, 에지 라이트형의 프런트 라이트를 사용하는 것이 바람직하다. LED를 포함하는 프런트 라이트를 사용하면, 소비전력을 저감할 수 있어 바람직하다.
발광 소자, 트랜지스터, 절연층, 도전층, 접착층, 및 접속층 등에 사용할 수 있는 재료에 대해서는 실시형태 1의 설명을 참조할 수 있다.
<구조예 2>
도 25에 도시된 표시 장치(300A)는 트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 및 트랜지스터(206) 대신에, 트랜지스터(281), 트랜지스터(284), 트랜지스터(285), 및 트랜지스터(286)를 포함하는 점이 주로 표시 장치(300)와 다르다.
또한, 도 25에서의 절연층(117) 및 접속부(207) 등의 위치는 도 24의 것과 다르다. 도 25는 화소의 단부를 도시한 것이다. 착색층(131)의 단부 및 차광층(132)의 단부와 중첩되도록 절연층(117)을 배치한다. 이 구조와 같이, 표시 영역과 중첩되지 않는 영역(또는 차광층(132)과 중첩되는 영역)에 절연층(117)을 배치하여도 좋다.
트랜지스터(284) 및 트랜지스터(285)와 같이, 표시 장치에 포함되는 2개의 트랜지스터는 서로 부분적으로 중첩되어도 좋다. 이 경우, 화소 회로의 점유 면적을 축소할 수 있어, 해상도의 향상으로 이어진다. 또한, 발광 소자(170)의 발광 면적을 크게 할 수 있어, 개구율의 향상으로 이어진다. 개구율이 높은 발광 소자(170)는 필요한 휘도를 얻기 위하여 낮은 전류 밀도가 요구되기 때문에, 신뢰성이 향상된다.
트랜지스터(281, 284, 및 286) 각각은 도전층(221a), 절연층(211), 반도체층(231), 도전층(222a), 및 도전층(222b)을 포함한다. 도전층(221a)은 절연층(211)을 개재하여 반도체층(231)과 중첩된다. 도전층(222a) 및 도전층(222b)은 반도체층(231)과 전기적으로 접속된다. 트랜지스터(281)는 도전층(223)을 포함한다.
트랜지스터(285)는 도전층(222b), 절연층(217), 반도체층(261), 도전층(223), 절연층(212), 절연층(213), 도전층(263a), 및 도전층(263b)을 포함한다. 도전층(222b)은 절연층(217)을 개재하여 반도체층(261)과 중첩된다. 도전층(223)은 절연층(212) 및 절연층(213)을 개재하여 반도체층(261)과 중첩된다. 도전층(263a) 및 도전층(263b)은 반도체층(261)과 전기적으로 접속된다.
도전층(221a)은 게이트로서 기능한다. 절연층(211)은 게이트 절연층으로서 기능한다. 도전층(222a)은 소스 및 드레인 중 한쪽으로서 기능한다. 트랜지스터(286)에 포함되는 도전층(222b)은 소스 및 드레인 중 다른 쪽으로서 기능한다.
트랜지스터(284)와 트랜지스터(285)가 공유하는 도전층(222b)은, 트랜지스터(284)의 소스 및 드레인 중 다른 쪽으로서 기능하는 부분과, 트랜지스터(285)의 게이트로서 기능하는 부분을 갖는다. 절연층(217), 절연층(212), 및 절연층(213)은 게이트 절연층으로서 기능한다. 도전층(263a) 및 도전층(263b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(223)은 게이트로서 기능한다.
<구조예 3>
도 26은 표시 장치(300B)의 표시부를 도시한 단면도이다.
도 26에 도시된 표시 장치(300B)는 기판(351)과 기판(361) 사이에, 트랜지스터(40), 트랜지스터(80), 액정 소자(180), 발광 소자(170), 절연층(220), 착색층(131), 및 착색층(134) 등을 포함한다.
트랜지스터(40) 및 트랜지스터(80)의 구조 및 제작 방법에 대해서는, 실시형태 1을 참조할 수 있다.
액정 소자(180)에서, 외광은 전극(311b)에 반사되고, 기판(361) 측으로 방출된다. 발광 소자(170)는 기판(361) 측으로 광을 방출한다. 액정 소자(180) 및 발광 소자(170)의 구성에 대해서는 구성예 1을 참조할 수 있다.
기판(361)에는 착색층(131), 절연층(121), 액정 소자(180)의 공통 전극으로서 기능하는 전극(113), 배향막(133b)이 제공된다.
액정층(112)은, 전극(311a)과 액정층(112) 사이에 배향막(133a)을 개재하고, 전극(113)과 액정층(112) 사이에 배향막(133b)을 개재하여, 전극(311a)과 전극(113) 사이에 끼워진다.
트랜지스터(40)는 절연층(212) 및 절연층(213)으로 덮인다. 절연층(213) 및 착색층(134)은 접착층(142)을 사용하여 절연층(194)과 접합된다.
표시 장치(300B)에서는 액정 소자(180)를 구동하기 위한 트랜지스터(40)와, 발광 소자(170)를 구동하기 위한 트랜지스터(80)가 상이한 면 위에 형성되기 때문에, 대응하는 표시 소자를 구동하기에 적합한 구조 및 재료를 사용하여 각 트랜지스터를 쉽게 형성할 수 있다.
<표시 장치(300)의 제작 방법예>
다음에, 본 실시형태의 표시 장치의 제작 방법에 대하여 도 27의 (A) 내지 (F), 도 28의 (A) 내지 (C), 도 29의 (A) 및 (B), 및 도 30의 (A) 및 (B)를 참조하여 구체적으로 설명한다. 도 24에 도시된 표시 장치(300)의 제작 방법의 예에 대하여 아래에서 설명한다. 제작 방법에 대해서는, 표시 장치(300A)의 표시부(362)에 착안하여, 도 27의 (A) 내지 (F), 도 28의 (A) 내지 (C), 도 29의 (A) 및 (B), 및 도 30의 (A) 및 (B)를 참조하여 설명한다. 또한, 도 27의 (A) 내지 (F), 도 28의 (A) 내지 (C), 도 29의 (A) 및 (B), 및 도 30의 (A) 및 (B)에서는 트랜지스터(203)를 도시하지 않았다.
우선, 기판(361) 위에 착색층(131)을 형성한다(도 27의 (A)). 착색층(131)이 감광성 재료를 사용하여 형성되는 경우, 포토리소그래피법 등에 의하여 섬 형상으로 가공할 수 있다. 또한, 도 24에 도시된 회로(364) 등에서는 기판(361) 위에 차광층(132)을 제공한다.
다음에 착색층(131) 및 차광층(132) 위에 절연층(121)을 형성한다.
절연층(121)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(121)에는 아크릴 또는 에폭시 등의 수지를 접합하게 사용한다.
절연층(121)에는 무기 절연막을 사용하여도 좋다. 예를 들어 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 또는 질화 알루미늄막 등의 무기 절연막을 절연층(121)에 사용할 수 있다. 또는, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또는, 상술한 절연막을 2개 이상 포함하는 적층을 사용하여도 좋다.
다음에, 전극(113)을 형성한다. 전극(113)은, 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 가시광을 투과시키는 도전성 재료를 사용하여 전극(113)을 형성한다.
그 후, 전극(113) 위에 절연층(117)을 형성한다. 절연층(117)에는 유기 절연막을 사용하는 것이 바람직하다.
이어서, 전극(113) 및 절연층(117) 위에 배향막(133b)을 형성한다(도 27의 (A)). 배향막(133b)은, 수지 등을 사용하여 박막을 형성한 후에 러빙 처리를 수행하는 방식으로 형성할 수 있다.
또한, 도 27의 (A)를 참조하여 설명한 단계와는 독립하여, 도 27의 (B) 내지 (F), 도 28의 (A) 내지 (C), 도 29의 (A) 및 (B), 도 30의 (A) 및 (B)에서 도시된 단계를 수행한다.
우선, 실시형태 1의 제작 방법예 2와 비슷한 방식으로, 형성 기판(14) 위에 제 1 층(24a)을 형성한다(도 27의 (B)). 이어서 원하는 형상으로 가공된 제 1 층(24a)에 대하여 제 1 가열 처리를 수행함으로써 제 1 수지층(23a)을 형성한다(도 27의 (C)). 도 27의 (C)에 도시된 예에서는, 섬 형상의 제 1 수지층(23a)을 형성한다. 제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 다음에, 제작 기판(14) 및 제 1 수지층(23a) 위에 제 2 층(24b)을 형성한다(도 27의 (D)). 이어서, 제 2 수지층(24b)에 제 2 가열 처리를 수행함으로써 제 2 수지층(23b)을 형성한다(도 27의 (E)). 제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행한다.
다음에 전극(311a)을 제 2 수지층(23b) 위에 형성하고, 전극(311a) 위에 전극(311b)을 형성한다(도 27의 (F)). 전극(311b)은 전극(311a) 위에 개구(451)를 포함한다. 전극(311a) 및 전극(311b)은 각각, 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 가시광을 투과시키는 도전성 재료를 사용하여 전극(311a)을 형성한다. 가시광을 반사하는 도전성 재료를 사용하여 전극(311b)을 형성한다.
제 2 수지층(23b) 위에 형성된 절연막 위에 전극(311a)을 형성하여도 좋다. 절연막으로서는, 절연층(121)을 형성하기 위하여 사용할 수 있는 무기 절연막을 접합하게 사용한다. 절연층은 제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 불순물이 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다.
그 후, 절연층(220)을 형성한다(도 28의 (A)). 그리고 전극(311b)에 도달하는 개구를 절연층(220)에 형성한다.
절연층(220)은 제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 불순물이 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다. 예를 들어 절연층(220)은 제 1 수지층(23a) 및 제 2 수지층(23b)을 가열하였을 때, 제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 그러므로, 절연층(220)은 높은 배리어성을 갖는 것이 바람직하다.
절연층(121)에 사용할 수 있는 무기 절연막 또는 수지 등을 사용하여, 절연층(220)을 형성할 수 있다.
다음에 절연층(220) 위에 트랜지스터(205) 및 트랜지스터(206)를 형성한다.
트랜지스터의 반도체층에 사용하는 반도체 재료는 특별히 한정되지 않고, 예를 들어 제 14족 원소, 화합물 반도체 또는 산화물 반도체를 사용할 수 있다. 대표적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 사용할 수 있다.
여기서는 반도체층(231)으로서 금속 산화물층을 포함하는 보텀 게이트 트랜지스터를 트랜지스터(206)로서 제작하는 경우를 설명한다. 트랜지스터(205)는 트랜지스터(206)의 구성 요소에 추가로 도전층(223) 및 절연층(212)을 포함하고, 2개의 게이트를 갖는다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
구체적으로는 우선, 절연층(220) 위에 도전층(221a) 및 도전층(221b)을 형성한다. 도전층(221a) 및 도전층(221b)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 이때, 절연층(220)의 개구를 통하여 도전층(221b)과 전극(311b)이 서로 접속된다.
다음에, 절연층(211)을 형성한다.
절연층(211)에는, 예를 들어 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 또는 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또는, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 또는 산화 네오디뮴막 등을 사용하여도 좋다. 또는, 상술한 절연막을 2개 이상 포함하는 적층을 사용하여도 좋다.
무기 절연막은 퇴적 온도가 높아질수록 밀도가 높고 배리어성이 높은 막이 되기 때문에 높은 온도에서 형성하는 것이 바람직하다. 무기 절연막의 형성 중의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음에, 반도체층(231)을 형성한다. 본 실시형태에서는, 반도체층(231)으로서 금속 산화물층을 형성한다. 금속 산화물층은 금속 산화물막을 형성하고, 레지스트 마스크를 형성하고, 상기 금속 산화물막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
다음에, 도전층(222a) 및 도전층(222b)을 형성한다. 도전층(222a) 및 도전층(222b)은, 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 도전층(222a) 및 도전층(222b) 각각은 반도체층(231)에 접속된다. 여기서, 트랜지스터(206)가 포함되는 도전층(222a)은 도전층(221b)에 전기적으로 접속된다. 결과적으로, 접속부(207)에서는 전극(311b)과 도전층(222a)이 서로 전기적으로 접속될 수 있다.
또한, 도전층(222a) 및 도전층(222b)의 가공 중에, 레지스트 마스크로 덮이지 않은 영역에서 반도체층(231)을 부분적으로 에칭하여 얇게 하여도 좋다.
상술한 방식으로, 트랜지스터(206)를 제작할 수 있다(도 28의 (A)). 트랜지스터(206)에서, 도전층(221a)의 일부는 게이트로서 기능하고, 절연층(211)의 일부는 게이트 절연층으로서 기능하고, 도전층(222a) 및 도전층(222b)은 소스 및 드레인으로서 기능한다.
다음에, 트랜지스터(206)를 덮는 절연층(212)을 형성한다. 트랜지스터(205) 및 트랜지스터(206) 각각의 반도체층(231), 도전층(222a), 및 도전층(222b)을 덮도록 절연층(212)을 형성한다. 다음에, 절연층(212) 위에 트랜지스터(205)의 도전층(223)을 형성한다.
절연층(211)과 비슷한 방식으로 절연층(212)을 형성할 수 있다.
트랜지스터(205)에 포함되는 도전층(223)은, 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다.
상술한 바와 같이, 트랜지스터(205)를 제작할 수 있다(도 28의 (A)). 트랜지스터(205)에서, 도전층(221a)의 일부 및 도전층(223)의 일부는 게이트로서 기능하고, 절연층(211)의 일부 및 절연층(212)의 일부는 게이트 절연층으로서 기능하고, 도전층(222a) 및 도전층(222b)은 소스 및 드레인으로서 기능한다.
다음에 트랜지스터(205) 및 트랜지스터(206)를 덮는 절연층(213)을 형성한다(도 28의 (A)). 절연층(213)은 절연층(211)과 비슷한 방식으로 형성할 수 있다.
절연층(212)에는, 산소를 포함하는 분위기에서 형성된, 산화 실리콘막이나 산화 질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 상기 산화 실리콘막이나 산화 질화 실리콘막 위에, 절연층(213)으로서, 질화 실리콘막 등 산소 확산성 및 산소 투과성이 낮은 절연막을 적층하는 것이 바람직하다. 산소를 포함하는 분위기에서 형성된 산화물 절연막은 가열에 의하여 많은 산소를 쉽게 방출할 수 있다. 이러한 산소를 방출하는 산화물 절연막과, 이러한 산소 확산성 및 산소 투과성이 낮은 절연막을 포함하는 적층을 가열하면, 금속 산화물에 산소를 공급할 수 있다. 결과적으로 금속 산화물 내의 산소 빈자리를 채우고, 금속 산화물과 절연층(212) 사이의 계면에서의 결함을 수복할 수 있어 결함 준위의 저감으로 이어진다. 따라서, 신뢰성이 상당히 높은 표시 장치를 제작할 수 있다.
다음에, 절연층(213) 위에 착색층(134)을 형성하고(도 28의 (A)), 그 후 절연층(214)을 형성한다(도 28의 (B)). 착색층(134)은 전극(311b)의 개구(451)와 중첩되도록 배치한다.
착색층(131)과 비슷한 방식으로 착색층(134)을 형성할 수 있다. 나중의 단계에서, 절연층(214) 위에 표시 소자를 형성하기 때문에, 절연층(214)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(214)에 대해서는, 절연층(121)에 사용할 수 있는 수지 또는 무기 절연막의 설명을 참조할 수 있다.
다음에, 절연층(212), 절연층(213), 및 절연층(214)에 트랜지스터(205)에 포함되는 도전층(222a)에 도달하는 개구를 형성한다.
다음에 전극(191)을 형성한다(도 28의 (B)). 전극(191)은, 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 여기서는, 트랜지스터(205)에 포함되는 도전층(222a)과 전극(191)이 서로 접속된다. 가시광을 투과시키는 도전성 재료를 사용하여 전극(191)을 형성한다.
다음에, 전극(191)의 단부를 덮는 절연층(216)을 형성한다(도 28의 (B)). 절연층(216)에 대해서는, 절연층(121)에 사용할 수 있는 수지 또는 무기 절연막의 설명을 참조할 수 있다. 절연층(216)은 전극(191)과 중첩되는 영역에 개구를 포함한다.
다음에, EL층(192) 및 전극(193)을 형성한다(도 28의 (B)). 전극(193)의 일부는 발광 소자(170)의 공통 전극으로서 기능한다. 가시광을 반사하는 도전성 재료를 사용하여 전극(193)을 형성한다.
EL층(192)의 상한 온도보다 높은 온도가 EL층(192)에 가해지지 않도록, EL층(192)을 형성한 후의 단계를 수행한다. 증착법 또는 스퍼터링법 등에 의하여 전극(193)을 형성할 수 있다.
상술한 방식으로, 발광 소자(170)를 형성할 수 있다(도 28의 (B)). 발광 소자(170)에서는 일부가 화소 전극으로서 기능하는 전극(191), EL층(192), 및 일부가 공통 전극으로서 기능하는 전극(193)이 적층된다. 발광 소자(170)는, 발광 영역이 전극(311b)의 개구(451) 및 착색층(134)과 중첩되도록 형성된다.
다음에, 전극(193)을 덮도록 절연층(194)을 형성한다(도 28의 (B)). 절연층(194)은 물 등의 불순물이 발광 소자(170)로 확산되는 것을 방지하는 보호층으로서 기능한다. 발광 소자(170)는 절연층(194)에 의하여 밀봉된다. 전극(193)을 형성한 후, 대기에 노출시키지 않고 절연층(194)을 형성하는 것이 바람직하다.
절연층(194)에는, 예를 들어 절연층(121)에 사용할 수 있는 무기 절연막을 사용할 수 있다. 특히, 절연층(194)은 배리어성이 높은 무기 절연막을 포함하는 것이 바람직하다. 무기 절연막 및 유기 절연막을 포함하는 적층을 사용할 수도 있다.
EL층(192)의 상한 온도 이하의 기판 온도에서 절연층(194)을 형성하는 것이 바람직하다. ALD법 또는 스퍼터링법 등에 의하여 절연층(194)을 형성할 수 있다. ALD법 및 스퍼터링법은 낮은 온도에서 막을 형성할 수 있기 때문에 바람직하다. ALD법은 절연층(194)의 피복성이 향상되기 때문에 바람직하다.
다음에, 접착층(142)을 사용하여 절연층(194)의 표면에 기판(351)을 접착한다(도 28의 (C)).
접착층(142)으로서는, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제, 및 자외선 경화형 접착제와 같은 광 경화형 접착제 등의 다양한 경화형 접착제를 사용할 수 있다. 또는 접착 시트 등을 사용하여도 좋다. 또는 접착 시트 등을 사용하여도 좋다.
기판(351)에는 예를 들어, 폴리에틸렌테레프탈레이트(PET) 또는 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(예를 들어, 나일론 또는 아라미드), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리 염화바이닐 수지, 폴리 염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 또는 셀룰로스 나노섬유를 사용할 수 있다. 기판(351)에는 유리, 석영, 수지, 금속, 합금, 및 반도체 등의 다양한 재료 중 어느 것을 사용할 수 있다. 유리, 석영, 수지, 금속, 합금, 및 반도체 등의 다양한 재료 중 어느 것을 사용하여 형성된 기판(351)은 가요성을 가질 정도로 얇아도 좋다.
다음에, 제 1 수지층(23a)에 박리의 기점을 형성하고, 형성 기판(14)과 제 1 수지층(23a)을 서로 박리한다(도 29의 (A)).
다음에, 제 1 수지층(23a) 및 제 2 수지층(23b)을 제거하는 것이 바람직하다. 예를 들어, 드라이 에칭법에 의하여 제 1 수지층(23a) 및 제 2 수지층(23b)을 제거할 수 있다. 따라서, 전극(311a)이 노출된다(도 29의 (B)).
제 2 수지층(23b)과 전극(311a) 사이에 절연막이 위치하는 경우, 절연막을 제거하여도 좋고, 남겨도 좋다. 절연막의 제거에는 예를 들어 드라이 에칭법을 사용할 수 있다.
이어서, 노출된 전극(311a)(또는 절연막)의 표면에 배향막(133a)을 형성한다(도 30의 (A)). 수지 등을 사용하여 박막을 형성한 다음에, 러빙 처리를 수행하는 방식으로 배향막(133a)을 형성할 수 있다.
다음에, 도 27의 (A)를 사용하여 설명된 단계로부터 얻은 기판(361)과 도 30의 (A)에 도시된 단계까지의 단계로부터 얻은 기판(351)은, 액정층(112)을 개재하여 서로 접착된다(도 30의 (B)). 도 30의 (B)에는 도시하지 않았지만, 도 24 및 다른 도면에 도시된 바와 같이, 기판(351)과 기판(361)은 접착층(141)을 사용하여 서로 접착된다. 접착층(141)의 재료에 대해서는 접착층(142)에 사용할 수 있는 재료의 설명을 참조할 수 있다.
도 30의 (B)에 도시된 액정 소자(180)에서는, 일부가 화소 전극으로서 기능하는 전극(311a)(및 전극(311b)), 액정층(112), 및 일부가 공통 전극으로서 기능하는 전극(113)을 적층한다. 액정 소자(180)를 착색층(131)과 중첩되도록 형성한다.
기판(361)의 바깥면에 편광판(135)을 배치한다.
상술한 공정을 거쳐, 표시 장치(300)를 제작할 수 있다.
<표시 장치(300B)의 제작 방법예>
다음에, 본 실시형태의 표시 장치의 제작 방법에 대하여, 도 31의 (A) 내지 (D), 도 32의 (A) 및 (B), 그리고 도 33의 (A) 내지 (C)를 참조하여 구체적으로 설명한다. 도 26에 도시된 표시 장치(300B)의 제작 방법예에 대해서는, 아래에서 설명한다. 또한 표시 장치(300)의 제작 방법예와 비슷한 부분에 대해서는 설명하지 않는 경우가 있다.
우선, 표시 장치(300)의 제작 방법예와 같이, 기판(361) 위에 착색층(131), 절연층(121), 전극(113), 및 배향막(133b)을 순차적으로 형성한다(도 31의 (A)).
또한 도 31의 (A)를 참조하여 설명된 단계와는 독립적으로 도 31의 (B)에 도시된 단계를 수행한다.
먼저, 기판(351) 위에 트랜지스터(80)를 형성한다. 트랜지스터(80)의 구조 및 제작 방법에 대해서는 실시형태 1을 참조할 수 있다.
다음에 절연층(214), 절연층(216), 발광 소자(170), 및 절연층(194)을 형성한다(도 31의 (B)). 절연층(214), 절연층(216), 발광 소자(170), 및 절연층(194)의 구조 및 형성 방법에 대해서는 표시 장치(300)의 제작 방법예를 참조할 수 있다.
또한, 도 31의 (A)를 참조하여 설명된 단계 및 도 31의 (B)를 참조하여 설명된 단계와는 독립적으로, 도 31의 (C) 및 (D)에 도시된 단계를 수행한다.
우선, 실시형태 1에서의 제작 방법예 2의 방식과 비슷한 방식으로 형성 기판(14) 위에 섬 형상을 갖는 제 1 수지층(23a)을 형성한다. 다음에, 제 2 수지층(23b)을 형성 기판(14) 및 제 1 수지층(23a) 위에 형성한다(도 31의 (C)).
구체적으로는, 형성 기판(14) 위에 제 1 층(24a)을 형성하고, 원하는 형상을 갖는 제 1 층(24a)에 제 1 가열 처리를 수행함으로써 제 1 수지층(23a)을 형성한다. 제 1 가열 처리는 산소를 포함하는 분위기에서 수행한다. 이 후, 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 층(24b)을 형성하고, 제 2 층(24b)에 제 2 가열 처리를 수행함으로써 제 2 수지층(23b)을 형성한다. 제 2 가열 처리는 제 1 가열 처리의 분위기보다 산소를 적게 포함하는 분위기에서 수행한다.
다음에, 전극(311a)을 제 2 수지층(23b) 위에 형성하고, 전극(311b)을 전극(311a) 위에 형성한다(도 31의 (D)). 전극(311a) 및 전극(311b)의 각각은 도전막을 형성하고, 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고, 그리고 상기 레지스트 마스크를 제거하는 방식으로 형성할 수 있다. 가시광을 투과시키는 도전성 재료를 사용하여 전극(311a)을 형성한다. 가시광을 반사하는 도전성 재료를 사용하여 전극(311b)을 형성한다.
제 2 수지층(23b) 위에 형성된 절연막 위에 전극(311a)을 형성하여도 좋다. 절연막으로서는 절연층(121)을 형성하기 위하여 사용되는 무기 절연막을 적합하게 사용한다. 제 1 수지층(23a) 및 제 2 수지층(23b)에 포함되는 불순물이 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 절연층을 사용할 수 있다.
그 후, 절연층(220)을 형성한다(도 31의 (D)). 다음으로, 전극(311b)에 도달하는 개구를 절연층(220)에 형성한다.
다음에, 트랜지스터(40)를 절연층(220) 위에 형성한다(도 31의 (D)). 트랜지스터(40)의 구조 및 제작 방법에 대해서는 실시형태 1을 참조할 수 있다.
그 후, 트랜지스터(40)를 덮는 절연층(212)을 형성하고, 절연층(212) 위에 절연층(213)을 형성하고, 절연층(213) 위에 착색층(134)을 형성한다(도 31의 (D)).
도 31의 (B)를 참조하여 설명된 단계로부터 얻은 기판(351)과, 도 31의 (D)에 도시된 단계까지의 단계로부터 얻은 형성 기판(14)은 접착층(142)을 사용하여 서로 접착된다(도 32의 (A)).
다음에, 제 1 수지층(23a)에서 박리의 기점을 형성하고, 형성 기판(14)과 제 1 수지층(23a)을 서로 박리한다(도 32의 (B)).
다음에, 제 1 수지층(23a) 및 제 2 수지층(23b)을 제거하는 것이 바람직하다. 예를 들어 드라이 에칭법에 의하여 제 1 수지층(23a) 및 제 2 수지층(23b)을 제거할 수 있다. 이로써 전극(311a)이 노출된다(도 33의 (A)).
제 2 수지층(23b)과 전극(311a) 사이에 절연막이 위치하는 경우, 절연막을 제거하여도 좋고 남겨도 좋다. 절연막의 제거에는 예를 들어 드라이 에칭법을 사용할 수 있다.
이어서, 노출된 전극(311a)(또는 절연막)의 표면에 배향막(133a)을 형성한다(도 33의 (B)).
다음에, 도 31의 (A)를 사용하여 설명된 단계로부터 얻은 기판(361)과 도 33의 (B)에 도시된 단계까지의 단계로부터 얻은 기판(351)은, 액정층(112)을 개재하여 서로 접착된다(도 33의 (C)). 도 33의 (C)에는 도시하지 않았지만, 기판(351)과 기판(361)은 접착층을 사용하여 서로 접착된다.
도 33의 (C)에 도시된 액정 소자(180)에서는, 일부가 화소 전극으로서 기능하는 전극(311a)(및 전극(311b)), 액정층(112), 및 일부가 공통 전극으로서 기능하는 전극(113)을 적층한다. 액정 소자(180)를 착색층(131)과 중첩되도록 형성한다.
상술한 공정을 거쳐, 표시 장치(300B)를 제작할 수 있다.
상술한 바와 같이, 본 실시형태의 표시 장치는 2가지 종류의 표시 소자를 포함하기 때문에, 복수의 표시 모드 간의 전환이 가능하다. 그러므로 표시 장치는 주변 밝기에 상관없이 시인성을 높게 할 수 있어, 편리성을 높게 할 수 있다.
실시형태 1에서 설명된 방법을 사용하면, 제 1 수지층(23a)의 전체 영역에 레이저 조사를 수행하지 않고 제 1 수지층(23a)을 형성 기판(14)으로부터 박리할 수 있다. 결과적으로, 표시 장치를 낮은 비용으로 제작할 수 있다. 또한 의도하지 않을 때에 형성 기판(14)으로부터 제 1 수지층(23a)이 박리하는 것을 회피할 수 있다. 박리의 타이밍을 제어할 수 있고 높은 박리성을 달성할 수 있기 때문에, 박리 공정 및 표시 장치의 제작 공정의 수율을 향상시킬 수 있다.
본 실시형태는 다른 실시형태 중 어느 것과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 실시형태 3에서 설명된 표시 장치의 더 구체적인 구조예에 대하여 도 34의 (A), (B1), (B2), (B3), 및 (B4), 도 35, 그리고 도 36의 (A) 및 (B)를 참조하여 설명한다.
도 34의 (A)는 표시 장치(400)의 블록도이다. 표시 장치(400)는 표시부(362), 회로(GD), 및 회로(SD)를 포함한다. 표시부(362)는 매트릭스로 배치된 복수의 화소(410)를 포함한다.
표시 장치(400)는 복수의 배선(G1), 복수의 배선(G2), 복수의 배선(ANO), 복수의 배선(CSCOM), 복수의 배선(S1), 및 복수의 배선(S2)을 포함한다. 복수의 배선(G1), 복수의 배선(G2), 복수의 배선(ANO), 및 복수의 배선(CSCOM)은, 회로(GD) 및 화살표(R)로 나타내어진 방향으로 배치된 복수의 화소(410)에 각각 전기적으로 접속된다. 복수의 배선(S1) 및 복수의 배선(S2)은,회로(SD) 및 화살표(C)로 나타내어진 방향으로 배치된 복수의 화소(410)에 각각 전기적으로 접속된다.
여기서는 간략화를 위하여 하나의 회로(GD) 및 하나의 회로(SD)를 포함하는 구조를 도시하였지만, 액정 소자를 구동하기 위한 회로(GD) 및 회로(SD), 그리고 발광 소자를 구동하기 위한 회로(GD) 및 회로(SD)를 따로따로 제공하여도 좋다.
화소(410)는 반사형 액정 소자 및 발광 소자를 각각 포함한다.
도 34의 (B1), (B2), (B3), 및 (B4)는 화소(410)에 포함되는 전극(311)의 구조예를 도시한 것이다. 전극(311)은 액정 소자의 반사형 전극으로서 기능한다. 개구(451)는 도 34의 (B1) 및 (B2)의 전극(311)에 제공된다.
도 34의 (B1) 및 (B2)에서는, 전극(311)과 중첩하는 영역에 위치하는 발광 소자(360)를 파선에 의하여 나타내었다. 발광 소자(360)는 전극(311)에 포함되는 개구(451)와 중첩된다. 따라서 발광 소자(360)로부터의 광은 개구(451)를 통하여 표시면 측으로 방출된다.
도 34의 (B1)에서, 화살표(R)로 나타내어진 방향으로 인접한 화소(410)는, 상이한 색의 광을 방출하는 화소이다. 도 34의 (B1)에 도시된 바와 같이, 화살표(R)로 나타내어진 방향으로 제공된 2개의 인접한 화소에서, 개구(451)가 정렬되지 않도록 전극(311)에서의 상이한 위치에 제공되는 것이 바람직하다. 이에 의하여 2개의 발광 소자(360)를 서로 떨어지게 할 수 있어, 발광 소자(360)로부터 방출된 광이 인접한 화소(410)에서의 착색층에 들어가는 것(이러한 현상을 크로스토크(crosstalk)라고 함)을 방지한다. 또한 2개의 인접한 발광 소자(360)를 서로 떨어져 배치할 수 있기 때문에, 발광 소자(360)의 EL층이 차폐 마스크 등을 사용하여 따로따로 형성되는 경우에도, 해상도가 높은 표시 장치가 실현된다.
도 34의 (B2)에서, 화살표(C)로 나타내어진 방향으로 인접한 화소(410)는, 상이한 색의 광을 방출하는 화소이다. 도 34의 (B2)에서도 화살표(C)로 나타내어진 방향으로 제공된 2개의 인접한 화소에서, 개구(451)가 정렬되지 않도록 전극(311)에서의 상이한 위치에 제공되는 것이 바람직하다.
개구를 제외한 전체 면적에 대한 개구(451)의 전체 면적의 비율이 낮을수록, 액정 소자를 사용하여 표시되는 화상을 밝게 할 수 있다. 또한 개구를 제외한 전체 면적에 대한 개구(451)의 전체 면적의 비율이 높을수록, 발광 소자(360)를 사용하여 표시되는 화상을 밝게 할 수 있다.
개구(451)는 예를 들어 다각형, 사각형, 타원형, 원형, 십자형, 줄무늬 형상, 슬릿 형상, 또는 체크무늬 형상을 가져도 좋다. 개구(451)를 인접한 화소에 가깝게 제공하여도 좋다. 바람직하게는 개구(451)를, 같은 색의 광을 방출하는 다른 화소에 가깝게 제공하고, 이 경우에 크로스토크를 억제할 수 있다.
도 34의 (B3) 및 (B4)에 도시된 바와 같이, 발광 소자(360)의 발광 영역은 전극(311)이 제공되지 않는 영역에 위치하여도 좋고, 이 경우에 발광 소자(360)로부터 방출되는 광은 표시면 측으로 방출된다.
도 34의 (B3)에서는, 화살표(R)로 나타내어진 방향으로 제공된 2개의 인접한 화소(410)에서 발광 소자(360)가 정렬되지 않는다. 도 34의 (B4)에서는, 화살표(R)로 나타내어진 방향으로 제공된 2개의 인접한 화소(410)에서 발광 소자(360)가 정렬된다.
도 34의 (B3)에 도시된 구조는, 상술한 바와 같이, 2개의 인접한 화소(410)에 포함되는 발광 소자(360)가 서로 떨어질 수 있기 때문에 크로스토크를 방지하고 해상도를 높일 수 있다. 도 34의 (B4)에 도시된 구조는, 화살표(C)로 나타내어진 방향에 대하여 평행한 발광 소자(360)의 변을 따라 전극(311)이 위치하지 않기 때문에, 발광 소자(360)로부터 방출된 광이 전극(311)에 의하여 차폐되는 것을 방지할 수 있다. 따라서, 높은 시야각 특성을 달성할 수 있다.
회로(GD)로서는, 시프트 레지스터 등의 다양한 순서 회로 중 어느 것을 사용할 수 있다. 회로(GD)에는 트랜지스터 및 용량 소자 등을 사용할 수 있다. 화소(410)에 포함되는 트랜지스터와 같은 단계에서, 회로(GD)에 포함되는 트랜지스터를 형성할 수 있다.
회로(SD)는 배선(S1)과 전기적으로 접속된다. 예를 들어 집적 회로를 회로(SD)로서 사용할 수 있다. 구체적으로는, 실리콘 기판에 형성된 집적 회로를 회로(SD)로서 사용할 수 있다.
예를 들어 화소(410)에 전기적으로 접속된 패드에 회로(SD)를 실장하기 위하여, COG법 또는 COF법 등을 사용할 수 있다. 구체적으로는, 패드에 집적 회로를 실장하기 위하여 이방성 도전막을 사용할 수 있다.
도 35는 화소(410)의 회로도의 예이다. 도 35는 인접한 2개의 화소(410)를 도시한 것이다.
화소(410)는 스위치(SW1), 용량 소자(C1), 액정 소자(340), 스위치(SW2), 트랜지스터(M), 용량 소자(C2), 및 발광 소자(360) 등을 각각 포함한다. 화소(410)는 배선(G1), 배선(G2), 배선(ANO), 배선(CSCOM), 배선(S1), 및 배선(S2)과 전기적으로 접속된다. 도 35는 액정 소자(340)와 전기적으로 접속된 배선(VCOM1) 및 발광 소자(360)와 전기적으로 접속된 배선(VCOM2)을 도시한 것이다.
도 35는 스위치(SW1 및 SW2)의 각각으로서 사용된 트랜지스터의 예를 도시한 것이다.
스위치(SW1)의 게이트는 배선(G1)과 접속된다. 스위치(SW1)의 소스 및 드레인 중 한쪽은 배선(S1)과 접속되고, 다른 쪽은 용량 소자(C1)의 한쪽 전극 및 액정 소자(340)의 한쪽 전극과 접속된다. 용량 소자(C1)의 다른 쪽 전극은 배선(CSCOM)과 접속된다. 액정 소자(340)의 다른 쪽 전극은 배선(VCOM1)과 접속된다.
스위치(SW2)의 게이트는 배선(G2)과 접속된다. 스위치(SW2)의 소스 및 드레인 중 한쪽은 배선(S2)과 접속되고, 다른 쪽은 용량 소자(C2)의 한쪽 전극 및 트랜지스터(M)의 게이트와 접속된다. 용량 소자(C2)의 다른 쪽 전극은 트랜지스터(M)의 소스 및 드레인 중 한쪽, 및 배선(ANO)과 접속된다. 트랜지스터(M)의 소스 및 드레인 중 다른 쪽은 발광 소자(360)의 한쪽 전극과 접속된다. 또한, 발광 소자(360)의 다른 쪽 전극은 배선(VCOM2)과 접속된다.
도 35는, 사이에 반도체를 제공하고, 서로 접속되는 2개의 게이트를 트랜지스터(M)가 포함하는 예를 도시한 것이다. 이 구조는 트랜지스터(M)를 통하여 흐르는 전류량을 증가시킬 수 있다.
배선(G1)에는 스위치(SW1)의 온/오프 상태를 변경하기 위한 신호를 공급할 수 있다. 배선(VCOM1)에는 소정의 전위를 공급할 수 있다. 배선(S1)에는 액정 소자(340)의 액정 배향을 변경하기 위한 신호를 공급할 수 있다. 배선(CSCOM)에는 소정의 전위를 공급할 수 있다.
배선(G2)에는 스위치(SW2)의 온/오프 상태를 변경하기 위한 신호를 공급할 수 있다. 배선(VCOM2) 및 배선(ANO)에는, 발광 소자(360)가 광을 방출할 정도의 큰 차이를 갖는 전위를 공급할 수 있다. 배선(S2)에는 트랜지스터(M)의 도통 상태를 변경하기 위한 신호를 공급할 수 있다.
도 35의 화소(410)에서는 예를 들어, 배선(G1) 및 배선(S1)에 공급되는 신호에 의하여 화소를 구동하고 액정 소자(340)의 광학 변조를 이용함으로써, 반사 모드에서 화상을 표시할 수 있다. 화상을 투과 모드에서 표시하는 경우, 배선(G2) 및 배선(S2)에 공급되는 신호에 의하여 화소를 구동하고 발광 소자(360)가 광을 방출한다. 양쪽 모드가 동시에 수행되는 경우, 배선(G1), 배선(G2), 배선(S1), 및 배선(S2)에 공급되는 신호에 의하여 화소를 구동할 수 있다.
도 35에는, 하나의 화소(410)에 하나의 액정 소자(340) 및 하나의 발광 소자(360)가 제공되는 예를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도 36의 (A)에는, 하나의 화소(410)에 하나의 액정 소자(340) 및 4개의 발광 소자(360)(발광 소자(360r, 360g, 360b, 및 360w))가 제공되는 예를 도시하였다. 도 36의 (A)에 도시된 화소(410)는 도 35에 도시된 것과 달리, 하나의 화소에 의하여 발광 소자를 사용하여, 풀 컬러 화상을 표시할 수 있다.
도 36의 (A)에서는, 도 35에서의 배선에 더하여, 배선(G3) 및 배선(S3)이 화소(410)와 접속된다.
도 36의 (A)의 예에서는, 예를 들어 4개의 발광 소자(360)로서 적색(R), 녹색(G), 청색(B), 및 백색(W)을 방출하는 발광 소자를 사용할 수 있다. 또한, 액정 소자(340)로서는 백색을 방출하는 반사형 액정 소자를 사용할 수 있다. 이로써, 반사 모드에서 화상을 표시하는 경우에는, 백색 화상을 높은 반사율로 표시할 수 있다. 투과 모드에서 화상을 표시하는 경우에는, 화상을 저소비전력으로 연색성이 높게 표시할 수 있다.
도 36의 (B)는, 도 36의 (A)에 대응하는 화소(410)의 구조예를 도시한 것이다. 화소(410)는 전극(311)에 포함되는 개구와 중첩되는 발광 소자(360w), 전극(311)의 주위에 배치된 발광 소자(360r), 발광 소자(360g), 및 발광 소자(360b)를 갖는다. 발광 소자(360r), 발광 소자(360g), 및 발광 소자(360b)는 발광 면적이 거의 동등한 것이 바람직하다.
본 실시형태는 다른 실시형태 중 어느 것과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 표시 모듈 및 전자 기기에 대하여 설명한다.
도 37의 표시 모듈(8000)에서는, FPC(8003)와 접속되는 터치 패널(8004), FPC(8005)와 접속된 표시 패널(8006), 프레임(8009), 인쇄 회로 기판(8010), 및 배터리(8011)를 상부 커버(8001)와 하부 커버(8002) 사이에 제공한다.
본 발명의 일 형태의 박리 방법을 사용하여 제작된 표시 장치는 예를 들어 표시 패널(8006)에 사용될 수 있다. 그러므로, 표시 모듈을 높은 수율로 제작할 수 있다.
상부 커버(8001) 및 하부 커버(8002)의 형상 및 크기는, 터치 패널(8004) 및 표시 패널(8006)의 크기에 따라 적절히 변경될 수 있다.
터치 패널(8004)은, 저항막 방식 터치 패널 또는 정전 용량 방식 터치 패널일 수 있고, 표시 패널(8006)과 중첩하여 형성될 수 있다. 터치 패널(8004)을 제공하는 대신에, 표시 패널(8006)이 터치 패널 기능을 가져도 좋다.
프레임(8009)은 표시 패널(8006)을 보호하고, 인쇄 회로 기판(8010)의 동작에 의하여 발생되는 전자기파를 차단하기 위한 전자기 실드로서 기능한다. 프레임(8009)은 방열판(radiator plate)으로서 기능할 수도 있다.
인쇄 회로 기판(8010)은 전원 회로와, 비디오 신호 및 클럭 신호를 출력하기 위한 신호 처리 회로를 포함한다. 전원 회로에 전력을 공급하기 위한 전원으로서는, 외부 상용 전원 또는 별도로 제공된 배터리(8011)를 사용하여도 좋다. 상용 전원을 사용하는 경우에는 배터리(8011)를 생략할 수 있다.
표시 모듈(8000)에, 편광판, 위상차판, 또는 프리즘 시트 등의 부재를 추가적으로 제공하여도 좋다.
본 발명의 일 형태에 따르면, 곡면을 갖고 신뢰성이 높은 전자 기기를 제작할 수 있다. 본 발명의 일 형태에 따르면, 가요성이 있고 신뢰성이 높은 전자 기기를 제작할 수 있다.
전자 기기의 예에는, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대 게임기, 휴대 정보 단말기, 음향 재생 장치, 및 파친코기 등의 대형 게임기가 포함된다.
또한, 본 발명의 일 형태의 표시 장치는 외광의 강도에 상관없이 높은 시인성을 달성할 수 있다. 그러므로 본 발명의 일 형태의 표시 장치는 휴대형 전자 기기, 장착형 전자 기기(웨어러블 기기), 또는 전자 서적 단말기 등에 적합하게 사용할 수 있다.
도 38의 (A) 및 (B)에 도시된 휴대 정보 단말기(800)는 하우징(801), 하우징(802), 표시부(803), 표시부(804), 및 힌지부(805) 등을 포함한다.
하우징(801)과 하우징(802)은 힌지부(805)로 결합된다. 휴대 정보 단말기(800)는, 닫은 상태(도 38의 (A))로부터 도 38의 (B)에 도시된 바와 같이 펼칠 수 있다.
본 발명의 일 형태의 박리 방법을 사용하여 제작된 표시 장치는 표시부(803) 및 표시부(804) 중 적어도 한쪽에 사용될 수 있다. 그러므로 휴대 정보 단말기를 높은 수율로 제작할 수 있다.
표시부(803) 및 표시부(804)는 각각 문서, 정시 화상, 및 동영상 등 중 적어도 하나를 표시할 수 있다. 표시부에 문서를 표시하는 경우, 휴대 정보 단말기(800)를 전자 서적 단말로서 사용할 수 있다.
휴대 정보 단말기(800)는 접힐 수 있기 때문에, 휴대 정보 단말기(800)는 가반성(可搬性)이 높고 범용성이 우수하다.
전원 버튼, 조작 버튼, 외부 접속 포트, 스피커, 또는 마이크로폰 등을 하우징(801) 및 하우징(802)에 제공하여도 좋다.
도 38 (C)에 도시된 휴대 정보 단말기(810)는 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816), 및 카메라(817) 등을 포함한다.
본 발명의 일 형태의 박리 방법을 사용하여 제작된 표시 장치를 표시부(812)에 사용할 수 있다. 그러므로 휴대 정보 단말기를 높은 수율로 제작할 수 있다.
휴대 정보 단말기(810)는 표시부(812)에 터치 센서를 포함한다. 전화를 걸거나 문자를 입력하는 등의 조작은 손가락 또는 스타일러스 등으로 표시부(812)를 터치함으로써 수행할 수 있다.
조작 버튼(813)에 의하여 전원을 온 또는 오프로 할 수 있다. 또한, 표시부(812)에 표시되는 화상의 종류를 전환할 수 있고, 예를 들어 조작 버튼(813)으로 메일 작성 화면으로부터 메인 메뉴 화면으로의 화상 전환을 수행한다.
휴대 정보 단말기(810) 내부에 자이로스코프 센서 또는 가속도 센서 등의 검출 장치를 제공하면, 휴대 정보 단말기(810)의 방향(휴대 정보 단말기(810)가 수평으로 위치하는지 또는 수직으로 위치하는지)을 판단함으로써, 표시부(812)의 화면의 표시 방향을 자동적으로 변화시킬 수 있다. 또한 표시부(812)의 터치, 조작 버튼(813)으로의 조작, 또는 마이크로폰(816)을 사용한 음성 입력 등에 의하여, 스크린에서의 표시 방향을 변경할 수 있다.
휴대 정보 단말기(810)는 예를 들어, 전화기, 노트, 및 정보 열람 시스템 중 하나 이상으로서 기능한다. 구체적으로는, 휴대 정보 단말기(810)는 스마트폰으로서 사용할 수 있다. 휴대 정보 단말기(810)는 예를 들어 이동 전화, 이메일, 텍스트의 열람 및 편집, 음악 재생, 동영상 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
도 38의 (D)에 도시된 카메라(820)는 하우징(821), 표시부(822), 조작 버튼(823), 및 셔터 버튼(824) 등을 포함한다. 또한, 탈착 가능한 렌즈(826)가 카메라(820)에 장착된다.
본 발명의 일 형태의 박리 방법을 사용하여 제작된 표시 장치를 표시부(822)에 사용할 수 있다. 그러므로 카메라를 높은 수율로 제작할 수 있다.
여기서는 카메라(820)의 렌즈(826)는 교환을 위하여 하우징(821)으로부터 박리할 수 있지만, 렌즈(826)는 하우징에 통합되어도 좋다.
셔터 버튼(824)을 눌러 카메라(820)로 정지 화상 또는 동영상을 촬상할 수 있다. 또한 터치 패널의 기능을 갖는 표시부(822)의 터치에 의하여 화상을 촬상할 수도 있다.
또한 카메라(820)에는 스트로보스코프 또는 뷰파인더 등이 추가로 장착될 수 있다. 또는 이들은 하우징(821)에 통합되어도 좋다.
도 39의 (A) 내지 (E)는 전자 기기를 도시한 것이다. 이들 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 센서), 및 마이크로폰(9008) 등을 각각 포함한다.
본 발명의 일 형태의 박리 방법을 사용하여 제작된 표시 장치를 표시부(9001)에 바람직하게 사용할 수 있다. 그러므로 전자 기기를 높은 수율로 제작할 수 있다.
도 39의 (A) 내지 (E)에 도시된 전자 기기는, 예를 들어 다양한 정보(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시간 등을 표시하는 기능, 다양한 소프트웨어(프로그램)로 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능으로 다양한 컴퓨터 네트워크에 접속되는 기능, 무선 통신 기능으로 다양한 데이터를 송수신하는 기능, 및 기억 매체에 저장된 프로그램 또는 데이터를 판독하고 표시부에 프로그램 또는 데이터를 표시하는 기능 등의 다양한 기능을 가질 수 있다. 또한 도 39의 (A) 내지 (E)에 도시된 전자 기기의 기능은 상술한 것에 한정되지 않고, 전자 기기는 다른 기능을 가져도 좋다.
도 39의 (A)는 손목시계형 휴대 정보 단말기(9200)의 사시도이다. 도 39의 (B)는 손목시계형 휴대 정보 단말기(9201)의 사시도이다.
도 39의 (A)에 도시된 휴대 정보 단말기(9200)는 이동 전화, 이메일, 문장의 열람 및 편집, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 표시부(9001)의 표시면이 휘어져 있고, 휘어진 표시면에 화상을 표시할 수 있다. 휴대 정보 단말기(9200)는, 통신 표준에 맞는 근거리 무선 통신을 채용할 수 있다. 이 경우, 예를 들어, 휴대 정보 단말기(9200)와 무선 통신이 가능한 헤드셋 간의 상호 통신을 수행할 수 있어 핸즈프리(hands-free) 통화가 가능하다. 휴대 정보 단말기(9200)는 접속 단자(9006)를 포함하고, 커넥터를 통하여 다른 정보 단말기에 데이터를 직접 송신하거나, 다른 정보 단말기로부터 데이터를 직접 수신할 수 있다. 접속 단자(9006)를 통한 충전도 가능하다. 또한, 접속 단자(9006)를 사용하지 않고 무선 급전에 의하여 충전 동작을 수행하여도 좋다.
도 39의 (A)에 도시된 휴대 정보 단말기와는 달리, 도 39의 (B)에 도시된 휴대 정보 단말기(9201)에서 표시부(9001)의 표시면은 만곡되어 있지 않다. 또한 휴대 정보 단말기(9201)의 표시부의 외부 상태는 비(非)직사각형(도 39의 (B)에서는 원형)이다.
도 39의 (C) 내지 (E)는 폴더블 휴대 정보 단말기(9202)의 사시도이다. 도 39의 (C)는 펼친 휴대 정보 단말기(9202)를 도시한 사시도이다. 도 39의 (D)는 펼치고 있는 중 또는 접고 있는 중의 휴대 정보 단말기(9202)를 도시한 사시도이다. 도 39의 (E)는 접은 휴대 정보 단말기(9202)를 도시한 사시도이다.
접힌 휴대 정보 단말기(9202)는 휴대성이 높고, 펼친 휴대 정보 단말기(9202)는 이음매가 없는 넓은 표시 영역에 의하여 열람성이 높다. 휴대 정보 단말기(9202)의 표시부(9001)는, 힌지(9055)에 의하여 연결된 3개의 하우징(9000)에 의하여 지지된다. 힌지(9055)를 사용하여 2개의 하우징(9000) 사이의 연결부에서 휴대 정보 단말기(9202)를 접음으로써, 휴대 정보 단말기(9202)를, 펼친 형태에서 접은 형태로 가역적으로 변형할 수 있다. 예를 들어, 휴대 정보 단말기(9202)는 곡률 반경 1mm 이상 150mm 이하로 휘어질 수 있다.
본 실시형태는 다른 실시형태 중 어느 것과 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는, 형성 기판 위에 수지층을 형성하기에 사용되는 베이킹 조건(baking conditions)이 수지층의 박리성에 미치는 영향을 평가하였다.
<1. 베이킹 분위기>
우선, 수지층을 형성하기 위하여 상이한 베이킹 분위기에서 제작된 2개의 시료를 비교하였다.
각 시료의 형성 기판으로서, 두께 0.7mm의 유리 기판을 사용하였다. 수지층으로서, 각 시료의 형성 기판 위에 폴리이미드 수지막을 형성하였다. 폴리이미드 수지막은 폴리이미드 수지 전구체를 포함하는 감광성 재료를 사용하여 형성하였다. 재료를 도포할 때의 폴리이미드 수지막의 두께는 약 2.0μm였다. 베이킹을 수행한 후의 폴리이미드 수지막의 두께는 약 1.5μm였다.
시료 1A에는 질소 가스와 산소 가스의 혼합 가스(산소 농도 20%, 유량 580NL/min)를 공급하면서 1시간 450℃에서 베이킹을 수행하였다.
시료 1B에는 질소 가스(유량 600NL/min)를 공급하면서 1시간 450℃에서 베이킹을 수행하였다. 베이킹 중의 장치의 산소 농도는 약 0.01% 내지 0.02%였다.
다음에, 수지층 각각에 UV 박리 테이프를 접착하고, 손으로 당김으로써 형성 기판으로부터 박리하였다.
도 40의 (A)는 시료 1A의 박리 결과를 나타낸 것이다. 도 40의 (B)는 시료 1B의 박리 결과를 나타낸 것이다. 각 사진에서, 실선 상방의 부분은 테이프 측이고, 실선 아래의 부분은 유리 측이다.
도 40의 (A)에 나타낸 바와 같이, 시료 1A에서는 수지층(23)이 테이프 측에 남아 있어, 형성 기판(14)과 수지층(23) 사이의 계면에서 박리가 일어날 수 있었다.
도 40의 (B)에 나타낸 바와 같이, 시료 1B에서는, 박리 후에 수지층(23)이 형성 기판(14) 측에 남아 있어, 형성 기판(14)과 수지층(23) 사이의 계면에서 박리가 일어날 수 없었다.
시료 1A 및 시료 1B는 수지층(23)을 형성하기 위한 베이킹 분위기가 서로 다르다. 따라서, 충분한 양의 산소를 포함하는 분위기에서의 베이킹을 통하여 수지층(23)을 형성하는 경우, 형성 기판(14)으로부터 수지층(23)을 용이하게 박리할 수 있다고 생각된다. 적은 양의 산소를 포함하는 분위기에서의 베이킹을 통하여 수지층(23)을 형성함으로써 형성 기판(14)으로부터의 수지층(23)의 의도하지 않는 박리를 회피할 수 있다고 생각된다.
<2. 베이킹 온도 및 수지층의 두께>
다음에, 9개의 시료를 비교하였다. 9개의 시료의 수지층은 상이한 베이킹 온도에서 형성되고, 상이한 두께를 갖는다.
각 시료의 형성 기판으로서, 두께 약 0.7mm의 유리 기판을 사용하였다. 수지층으로서, 각 시료의 형성 기판 위에 폴리이미드 수지막을 형성하였다. 폴리이미드 수지막은 폴리이미드 수지 전구체를 포함하는 감광성 재료를 사용하여 형성하였다. 재료를 도포한 후, 580NL/min의, 질소 가스와 산소 가스의 혼합 가스(산소 농도 20%)를 공급하면서 1시간의 베이킹을 통하여 수지층을 형성하였다.
표 1은 각 시료의 재료의 도포 시의 베이킹 온도 및 수지층의 두께를 나타낸 것이다. 예를 들어, 표 1에서, 두께 2.0μm란 수지층의 재료(폴리이미드 수지 전구체를 포함하는 재료)를 두께 2.0μm가 되도록 도포한 것을 의미한다. 또한, 베이킹 후의 수지층의 두께는 2.0μm 미만이었다.
다음에, 접착층을 사용하여 수지층 및 막을 서로 접착한다.
접착층으로서는 두께가 약 5μm의 열 경화성 에폭시 수지를 사용하였다. 막은 두께 약 23μm의 막과 두께 약 100μm의 보호막을 포함하는 적층 구조를 갖는다.
다음에, 막 측으로부터, 수지층의 단부보다 내측에 위치하는 부분으로 커터를 삽입하여 프레임 형상으로 칼금을 만들었다. 이후에 막을 손으로 당겨 형성 기판으로부터 박리하였다.
표 2는 시료의 박리 결과를 나타낸 것이다. 형성 기판과 수지층 사이의 계면에서 박리가 일어난 시료는 원(circles)으로 표시된다. 형성 기판과 수지층 사이의 계면에서 박리가 일어나지 않은 시료는 십자로 표시된다.
도 41은 시료 1E(도포 시의 수지층의 두께 2.0μm, 베이킹 온도 450℃)의 박리 결과를 나타낸 것이다. 커터로 만들어진 프레임 형상의 칼금의 내측 부분에서, 수지층(23)은 형성 기판(14)으로부터 박리할 수 있다.
본 실시예에서는, 450℃에서 베이킹을 수행한 시료의 어느 것에서도, 수지층의 두께에 상관없이 형성 기판으로부터 수지층을 박리할 수 있었다. 350℃ 또는 400℃에서 베이킹을 수행한 시료의 어느 것에서도, 수지층의 두께에 상관없이 형성 기판으로부터 수지층을 박리할 수 없었다.
상술한 결과는 높은 온도에서 충분한 양의 산소를 포함하는 분위기에서 수행한 베이킹은, 수지층의 두께에 상관없이, 형성 기판으로부터 수지층을 용이하게 박리할 수 있다는 것을 나타낸다. 또한, 충분한 양의 산소를 포함하는 분위기에서도 낮은 온도에서의 베이킹을 통한 수지층의 형성이, 형성 기판으로부터의 수지층의 의도하지 않는 박리를 억제한다는 것도 나타낸다.
[실시예 2]
본 실시예에서는 본 발명의 일 형태의 박리 방법에 의하여 형성 기판으로부터의 수지층의 박리 결과에 대하여 설명한다.
우선, 도 42의 (A1) 및 (A2)에 도시된 바와 같이, 형성 기판(14) 위에 포토리소그래피법에 의하여 섬 형상의 제 1 수지층(23a)을 형성한다. 다음에, 형성 기판(14) 및 제 1 수지층(23a) 위에 제 2 수지층(23b)을 형성한다. 제 1 수지층(23a)을 덮도록 제 2 수지층(23b)을 형성한다. 형성 기판(14)은 제 1 수지층(23a)과 접촉하는 부분 및 제 2 수지층(23b)과 접촉하는 부분을 포함한다.
형성 기판(14)으로서는, 두께 약 0.7mm의 5인치×5인치의 유리 기판을 사용하였다.
폴리이미드 수지 전구체를 포함하는 감광성 재료를 도포하고, 섬 형상으로 가공하고, 유량 580NL/mi의, 질소 가스와 산소 가스의 혼합 가스(산소 농도 20%)를 공급하면서 1시간 450℃에서 베이킹을 수행함으로써 제 1 수지층(23a)을 형성하였다. 상기 재료의 도포 시의 수지층의 두께는, 시료들 사이에서 다르다(표 3 참조).
폴리이미드 수지 전구체를 포함하는 감광성 재료를 도포하고, 질소와 산소의 혼합 분위기에서 1시간 450℃에서 베이킹을 수행함으로써 제 2 수지층(23b)을 형성하였다. 상기 재료의 도포 시의 수지층이 되는 층의 두께는, 시료들 사이에서 다르다(표 3 참조).
다음에, 접착층(26)을 사용하여 제 2 수지층(23b) 및 막(27)을 서로 부착시킨다(도 42의 (B) 참조).
접착층으로서는, 두께 약 5μm의 열 경화성 에폭시 수지를 사용하였다. 상기 막은 두께 약 23μm의 막과 두께 약 100μm의 보호막을 포함하는 적층 구조를 갖는다.
다음에, 막(27) 측으로부터 제 1 수지층(23a)의 단부보다 내측에 위치한 부분으로 기구(65)(여기서는, 커터)를 삽입하여 프레임 형상의 칼금(64)을 만들었다(도 42의 (C1) 및 (C2)). 이후에 막(27)을 손으로 당겨, 형성 기판(14)으로부터 박리한다(도 42의 (D)).
도 43은 박리 후의 각 시료를 나타낸 외관 사진을 나타낸 것이다. 수지층(23)의 칼금(64)의 내측의 부분에서는, 잔존한 막 없이 수지층(23)을 형성 기판(14)으로부터 박리할 수 있었다.
[박리 시험]
실시예 1의 각 시료에서, 형성 기판(14)으로부터 피박리층을 박리하기 위하여 필요한 힘을 평가하였다. 도 44의 (A)에 도시된 지그를 평가에 사용하였다. 도 44의 (A)에 도시된 지그는 복수의 가이드 롤러(154) 및 서포트 롤러(153)를 포함한다. 우선, 미리 형성 기판(14) 위에 형성된 피박리층(150) 위에 테이프(151)를 부착시키고, 테이프(151)의 단부를 부분적으로 박리한다. 그리고, 테이프(151)가 서포트 롤러(153)에 걸리도록 형성 기판(14)을 지그에 고정하고, 형성 기판(14)에 대하여 수직으로 테이프(151) 및 피박리층(150)을 배치한다. 형성 기판(14)에 대하여 수직 방향으로 테이프(151)를 20mm/min의 속도로 당겨 형성 기판(14)으로부터 피박리층(150)을 박리할 때, 수직 방향으로 당기는 힘을 측정함으로써, 박리에 필요한 힘을 측정할 수 있다. 지지 기판(101)에 대하여 수직으로 테이프(151)를 당겨 피박리층(150)을 지지 기판(101)으로부터 박리할 때에, 수직 방향으로 당기기 위하여 필요한 힘을 측정함으로써, 박리에 필요한 힘을 측정할 수 있다. 박리 중, 제 1 수지층(23a)이 노출된 상태에서 형성 기판(14)은 가이드 롤러(154)를 따라 면 방향으로 이동한다. 서포트 롤러(153) 및 가이드 롤러(154)는, 형성 기판(14) 및 피박리층(150)이 이동 중의 마찰에 영향을 받지 않도록 회전할 수 있다.
박리 시험에는 SHIMADZU CORPORATION 제조의 소형 탁상 시험기(EZ-TEST EZ-S-50N) 및 일본 공업 규격(JIS)의 규격 번호 JIS Z0237에 준거한 접착 테이프/접착 시트 시험 방법을 채용하였다. 각 시료의 치수는 126mm×25mm로 하였다.
도 44의 (B)는 피박리층(150)의 적층 구조를 나타낸 것이다.
피박리층(150)은 형성 기판(14) 위의 제 1 수지층(23a), 제 1 수지층(23a) 위의 제 2 수지층(23b), 제 2 수지층(23b) 위의 접착층(26) 및 접착층(26) 위의 막(27)을 포함한다. 도포 시의 제 1 수지층(23a) 및 제 2 수지층(23b)의 두께는 시료들 사이에서 서로 다르고, 자세한 사항은 표 3에서 나타내었다.
도 45는 박리 시험의 결과를 나타낸 것이다. 도 45에 나타낸 바와 같이, 제 1 수지층(23a)의 두께가 두꺼울수록 박리에 필요한 힘이 작아지는 경향이 있다. 제 2 수지층(23b)의 두께가 변화되어도 박리에 필요한 힘은 변화되지 않는다.
도 46의 (A) 내지 (C), 도 47의 (A) 내지 (C), 도 48의 (A) 내지 (C)는 각각 박리 전 및 박리 후의 시료 2A, 시료 2C, 및 시료 2E의 단면 STEM 이미지를 나타낸 것이다.
도 46의 (A), 도 47의 (A), 및 도 48의 (A)는 각각 시료 2A, 시료 2C, 및 시료 2E의 단면 STEM 이미지를 나타낸 것이다. 이 이미지는 박리 전의 시료를 나타낸 것이다.
도 46의 (A)에 도시된 바와 같이, 시료 2A에서는 제 1 수지층(23a) 및 제 2 수지층(23b)을 포함하는 적층 구조의 두께는 약 2.58μm이다.
도 47의 (A)에 도시된 바와 같이, 시료 2C에서는 제 1 수지층(23a) 및 제 2 수지층(23b)을 포함하는 적층 구조의 두께는 약 1.82μm이다.
도 48의 (A)에 도시된 바와 같이, 시료 2E에서는 제 1 수지층(23a) 및 제 2 수지층(23b)을 포함하는 적층 구조의 두께는 약 1.40μm이다.
도 46의 (B), 도 47의 (B), 및 도 48의 (B)는 각각 시료 2A, 시료 2C, 및 시료 2E의 형성 기판(14) 측의 단면 STEM 이미지를 나타낸 것이다. 이 이미지는 박리 후의 시료를 나타낸 것이다.
각 시료에서, 박리 후의 유리 표면에 수지층은 관찰되지 않았다.
도 46의 (C), 도 47의 (C), 및 도 48의 (C)는 각각 시료 2A, 시료 2C, 및 시료 2E의 막(27) 측의 단면 STEM 이미지를 나타낸 것이다. 이 이미지는 박리 후의 시료를 나타낸 것이다.
도 46의 (C)에 나타낸 바와 같이, 시료 2A에서는 제 1 수지층(23a) 및 제 2 수지층(23b)을 포함하는, 두께 약 2.50μm의 적층 구조는 막(27) 측에 있는 것을 알았다.
도 47의 (C)에 나타낸 바와 같이, 시료 2C에서는 제 1 수지층(23a) 및 제 2 수지층(23b)을 포함하는, 두께 약 1.85μm의 적층 구조는 막(27) 측에 있는 것을 알았다.
도 48의 (C)에 나타낸 바와 같이, 시료 2E에서는 제 1 수지층(23a) 및 제 2 수지층(23b)을 포함하는, 두께 약 1.40μm의 적층 구조는 막(27) 측에 있는 것을 알았다.
단면 관찰의 결과에 따르면, 형성 기판(14)과 제 1 수지층(23a) 사이의 계면에서 박리가 수행되는 것이 나타내어졌다.
(실시예 3)
본 실시예에서는, 형성 기판 위에 수지층을 형성하기 위하여 사용되는 베이킹 조건이 수지층의 박리성에 미치는 영향을 평가하였다. 본 실시예에서는, 실시예 1의 재료와 다른 재료를 사용하여 수지층을 형성한 결과에 대하여 설명한다.
각 시료의 형성 기판으로서는, 두께 약 0.7mm의 유리 기판을 사용하였다. 수지층으로서는, 각 시료의 형성 기판 위에 폴리이미드 수지막을 형성하였다. 폴리이미드 수지막을 스핀 코팅법에 의하여 형성하였다. 폴리이미드 수지막을, 온도는 실온, 도포량 40ml, 도포 시간 12.5초의 조건하에서 형성하였다. 시료 3A에서의 도포 시의 회전 수는 500rpm였다. 시료 3B 및 시료 3C에서의 도포 시의 회전 수는 각각 1000rpm였다. 베이킹 후, 3개의 시료의 수지층이 대략 동일한 두께를 갖도록 퇴적 조건을 결정하였다. 가용성 폴리이미드 수지를 포함하는 비감광성 재료를 사용하여 폴리이미드 수지막을 형성하였다.
시료 3A에는, 질소 가스와 산소 가스의 혼합 가스(580NL/min, 산소 농도 20%)를 공급하면서, 30분 180℃에서 베이킹을 수행한 후, 같은 혼합 가스를 공급하면서 1시간 450℃에서 베이킹을 수행하였다. 베이킹 후의 수지층의 두께는 약 1.11μm였다.
시료 3B에는, 질소 가스와 산소 가스의 혼합 가스(580NL/min, 산소 농도 20%)를 공급하면서, 30분 180℃에서 베이킹을 수행한 후, 같은 혼합 가스를 공급하면서 1시간 400℃에서 베이킹을 수행하였다. 베이킹 후의 수지층의 두께는 약 1.01μm였다.
시료 3C에는, 질소 가스와 산소 가스의 혼합 가스(580NL/min, 산소 농도 20%)를 공급하면서, 30분 180℃에서 베이킹을 수행한 후, 같은 혼합 가스를 공급하면서 1시간 350℃에서 베이킹을 수행하였다. 베이킹 후의 수지층의 두께는 약 1.07μm였다.
시료 3A, 3B, 및 3C 각각에서, 실시예 2와 비슷한 방식으로 박리 시험을 수행한 경우에, 형성 기판과 수지층 사이의 계면에서 박리시킬 수 있었다.
시료 3A에서 박리에 필요한 힘은 0.091N이었다. 시료 3B에서 박리에 필요한 힘은 0.169N이었다. 시료 3A와 시료 3B의 두께에 큰 차이는 없기 때문에, 높은 온도에서의 베이킹에 의하여 시료 A에서의 박리에 필요한 힘이 저감되는 것으로 추정할 수 있다.
본 실시예에서는, 비감광성 재료를 사용하여 수지층을 형성하였다. 한편으로, 실시예 1에서는 감광성 재료를 사용하여 수지층을 형성하였다. 이 실시예의 결과로부터, 충분히 산소를 포함하는 분위기에서의 높은 온도의 베이킹을 통하여 수지층을 형성하는 경우, 수지층의 재료의 감광성에 상관없이 형성 기판으로부터 수지층을 박리할 수 있다는 것이 밝혀졌다.
실시예 1에서는, 450℃에서 베이킹을 수행한 시료에서만, 형성 기판과 수지층 사이의 계면에서 박리시킬 수 있었다. 350℃ 또는 400℃에서 베이킹을 수행한 시료에서는 계면에서 박리를 시킬 수 없었다.
한편으로, 본 실시예에서는, 450℃에서 베이킹을 수행한 시료에 한정되지 않고, 350℃ 또는 400℃에서 수행한 재료에서도 형성 기판과 수지층 사이의 계면에서 박리시킬 수 있었다. 이는 수지층에 사용되는 재료에 따라 바람직한 베이킹 온도의 범위가 상이함을 시사한다.
상기 결과는, 충분한 산소를 포함하는 분위기에서 높은 온도에서의 베이킹을 통하여 수지층을 형성함으로써, 형성 기판으로부터 수지층을 박리할 수 있다는 것을 나타낸다.
(실시예 4)
본 실시예에서는, 형성 기판 위에 형성된 수지층의 형성 기판 측의 표면의 XPS 분석 결과에 대하여 설명한다.
수지층의 형성 기판 측의 표면은 박리 공정에 의하여 노출되는 표면에 상당한다.
본 실시예에서는, 6개의 시료(시료 4A 내지 4F) 및 비교 시료를 제작하였다.
시료 4A 내지 4F에서는, 특별한 처리(예를 들어, 수지층의 전체 표면에 레이저 광을 조사하는 처리)가 수행되지 않는 경우에도, 형성 기판과 수지층 사이의 계면에서 박리시킬 수 있다. 비교 시료에서는, 상기 특별한 처리가 수행되지 않는 경우, 형성 기판과 수지층 사이의 계면에서 박리시킬 수 없다.
각 시료의 형성 기판으로서는, 두께 약 0.7mm의 유리 기판을 사용하였다.
수지층으로서는, 각 시료의 형성 기판 위에 폴리이미드 수지막을 형성하였다. 폴리이미드 수지막을 스핀 코팅법에 의하여 형성하였다.
시료 4A, 4B, 및 4C, 그리고 비교 시료의 각각에서는, 폴리이미드 수지 전구체를 포함하는 감광성 재료를 사용하여 폴리이미드 수지막을 형성하였다. 상기 재료를 도포할 때, 약 2.0μm의 두께를 갖도록 폴리이미드 수지막을 형성하였다.
시료 4A, 시료 4B, 및 시료 4C에는 유량 580NL/min의, 질소 가스와 산소 가스의 혼합 가스(산소 농도 20%)를 공급하면서 450℃에서 베이킹을 수행하였다. 시료 4A, 시료 4B, 및 시료 4C에 수행하는 베이킹의 시간은 각각 1시간, 2시간, 및 3시간이었다.
비교 시료에는 유량 600NL/min의 질소 가스를 공급하면서 1시간 450℃에서 베이킹을 수행하였다. 베이킹 중의 장치 내의 산소 농도는 약 0.01% 내지 0.02%였다.
베이킹 후의 3개의 시료의 수지층이 대략 동일한 두께를 갖도록 시료 4D, 시료 4E, 및 시료 4F의 퇴적 조건을 결정하였다. 구체적으로는 폴리이미드 수지막을, 온도는 실온, 도포량 40ml, 도포 시간 12.5초의 조건하에서 형성하였다. 시료 4D 및 시료 4E에서의 도포 시의 회전 수는 각각 1000rpm였다. 시료 4F에서의 도포 시의 회전 수는 500rpm였다. 가용성 폴리이미드 수지를 포함하는 비감광성 재료를 사용하여 폴리이미드 수지막을 형성하였다.
시료 4D, 시료 4E, 및 시료 4F에는 질소 가스와 산소 가스의 혼합 가스(산소 농도 20%, 유량 580NL/min)를 공급하면서 30분 180℃에서 베이킹을 수행한 다음에, 동일한 혼합 가스를 공급하면서 1시간 베이킹을 수행하였다. 1시간 베이킹의 온도는, 시료 4D에는 350℃, 시료 4E에는 400℃, 그리고 시료 4F에는 450℃였다.
각 시료에서는, 형성 기판 측의 표면에 XPS 분석을 수행하였다.
도 49의 (A) 및 (B)는 각 시료의 산소 농도를 나타낸 것이다.
비교 시료의 산소 농도는 약 6.8atomic%였다. 시료 4A 내지 4F의 산소 농도는 각각 15atomic%를 초과하였다. 시료 4A 내지 4F의 산소 농도는 각각 비교 시료의 산소 농도보다 높았다.
베이킹된 후의, 시료의 수지층이 대략 동일한 막 두께를 갖도록 시료 4D 내지 4F를 형성하였다. 시료 4D 내지 시료 4F와 동일한 구조를 갖는 시료에서 박리에 필요한 힘을 평가하였다. 이 평가는, 시료 4D의 구조가 박리를 위하여 가장 큰 힘을 필요로 하고, 시료 4F의 구조가 박리를 위하여 가장 작은 힘을 필요로 한 것을 나타낸다. 이것과 도 49의 (B)에 나타낸 결과에 따르면, 산소 농도가 높을수록 박리에 필요한 힘은 작아지는 경향이 있다. 이는, 수지층의 박리 표면 측의 표면에 수행되는 XPS 분석에 의하여 측정되는 산소 농도는 높은 것이 바람직하다는 것을 시사한다.
10A: 표시 장치, 10B: 표시 장치, 13: 접착층, 14: 형성 기판, 22: 기판, 23: 수지층, 23a: 제 1 수지층, 23b: 제 2 수지층, 24a: 제 1 층, 24b: 제 2 층, 26: 접착층, 27: 막, 28: 접착층, 29: 기판, 31: 절연층, 32: 절연층, 33: 절연층, 34: 절연층, 35: 절연층, 40: 트랜지스터, 41: 도전층, 43a: 도전층, 43b: 도전층, 43c: 도전층, 44: 금속 산화물층, 45: 도전층, 49: 트랜지스터, 60: 발광 소자, 61: 도전층, 62: EL층, 63: 도전층, 64: 칼금, 65: 기구, 66: 레이저 광, 67: 조사 영역, 71: 보호층, 74: 절연층, 75: 보호층, 75a: 기판, 75b: 접착층, 76: 커넥터, 80: 트랜지스터, 81: 도전층, 82: 절연층, 83: 금속 산화물층, 83a: 채널 영역, 83b: LDD 영역, 83c: 저저항 영역, 84: 절연층, 85: 도전층, 86a: 도전층, 86b: 도전층, 86c: 도전층, 90: 트랜지스터, 91: 형성 기판, 93a: 제 1 수지층, 93b: 제 2 수지층, 95: 절연층, 97: 착색층, 98: 차광층, 98a: 격벽, 98b: 격벽, 99: 접착층, 112: 액정층, 113: 전극, 117: 절연층, 121: 절연층, 131: 착색층, 132: 차광층, 133a: 배향막, 133b: 배향막, 134: 착색층, 135: 편광판, 141: 접착층, 142: 접착층, 150: 피박리층, 151: 테이프, 153: 서포트 롤러, 154: 가이드 롤러, 170: 발광 소자, 180: 액정 소자, 191: 전극, 192: EL층, 193: 전극, 194: 절연층, 201: 트랜지스터, 203: 트랜지스터, 204: 접속부, 205: 트랜지스터, 206: 트랜지스터, 207: 접속부, 211: 절연층, 212: 절연층, 213: 절연층, 214: 절연층, 216: 절연층, 217: 절연층, 220: 절연층, 221a: 도전층, 221b: 도전층, 222a: 도전층, 222b: 도전층, 223: 도전층, 231: 반도체층, 242: 접속층, 243: 커넥터, 252: 접속부, 261: 반도체층, 263a: 도전층, 263b: 도전층, 281: 트랜지스터, 284: 트랜지스터, 285: 트랜지스터, 286: 트랜지스터, 300: 표시 장치, 300A: 표시 장치, 300B: 표시 장치, 311: 전극, 311a: 전극, 311b: 전극, 340: 액정 소자, 351: 기판, 360: 발광 소자, 360b: 발광 소자, 360g: 발광 소자, 360r: 발광 소자, 360w: 발광 소자, 361: 기판, 362: 표시부, 364: 회로, 365: 배선, 372: FPC, 373: IC, 381: 표시부, 382: 드라이버 회로부, 400: 표시 장치, 410: 화소, 451: 개구, 800: 휴대 정보 단말기, 801: 하우징, 802: 하우징, 803: 표시부, 804: 표시부, 805: 힌지부, 810: 휴대 정보 단말기, 811: 하우징, 812: 표시부, 813: 조작 버튼, 814: 외부 접속 포트, 815: 스피커, 816: 마이크로폰, 817: 카메라, 820: 카메라, 821: 하우징, 822: 표시부, 823: 조작 버튼, 824: 셔터 버튼, 826: 렌즈, 8000: 표시 모듈, 8001: 상부 커버, 8002: 하부 커버, 8003: FPC, 8004: 터치 패널, 8005: FPC, 8006: 표시 패널, 8009: 프레임, 8010: 인쇄 회로 기판, 8011: 배터리, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9055: 힌지, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기, 및 9202: 휴대 정보 단말기.
본 출원은 2016년 7월 29일에 일본 특허청에 출원된 일련 번호 2016-149840의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.
본 출원은 2016년 7월 29일에 일본 특허청에 출원된 일련 번호 2016-149840의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.
Claims (26)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 박리 방법으로서,
수지 또는 수지 전구체를 포함하는 재료를 사용하여 기판의 표면과 접촉하는 층을 형성하는 단계;
산소와, 질소 및 희가스 중 적어도 하나를 포함하는 혼합 가스를 공급하면서 산소를 포함하는 분위기에서 상기 층에 제 1 가열 처리를 수행하여 수지층을 형성하는 단계;
상기 기판 및 상기 수지층 위에 상기 수지층의 단부를 덮는 절연층을 형성하는 단계로서, 상기 절연층은 상기 기판의 표면의 부분과 접촉하는 단계;
상기 혼합 가스의 산소의 비율보다 산소의 비율이 낮은 가스를 공급하면서 상기 절연층에 제 2 가열 처리를 수행하는 단계;
상기 절연층을 개재하여 상기 수지층 위에, 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 형성하는 단계;
상기 수지층의 적어도 일부를 상기 기판으로부터 박리하여 박리의 기점을 형성하는 단계; 및
상기 트랜지스터와 상기 기판을 서로 박리하는 단계를 포함하는, 박리 방법. - 삭제
- 제 9 항에 있어서,
상기 혼합 가스의 가스 유량 전체에서의 산소 가스 유량의 비율이 5% 이상 50% 이하인, 박리 방법. - 제 9 항에 있어서,
상기 제 1 가열 처리는 350℃ 이상 450℃ 이하의 온도에서 수행되는, 박리 방법. - 제 9 항에 있어서,
상기 수지층은 1μm 이상 3μm 이하의 두께로 형성되는, 박리 방법. - 제 9 항에 있어서,
상기 층은 5cP 이상 100cP 미만의 점도를 갖는 용액을 사용하여 형성되는, 박리 방법. - 제 9 항에 있어서,
상기 층은 스핀 코터를 사용하여 형성되는, 박리 방법. - 제 9 항에 있어서,
상기 트랜지스터는 상기 제 1 가열 처리의 온도 이하의 온도에서 형성되는, 박리 방법. - 제 9 항에 있어서,
상기 층은 감광성 수지를 사용하여 형성되는, 박리 방법. - 제 9 항에 있어서,
상기 절연층은 제 2 수지층인, 박리 방법. - 삭제
- 제 9 항에 있어서,
상기 제 2 가열 처리는 질소 가스를 공급하면서 수행되는, 박리 방법. - 제 9 항에 있어서,
상기 제 2 가열 처리는 질소 및 산소를 포함하는 제 2 혼합 가스를 공급하면서 상기 제 1 가열 처리의 온도보다 낮은 온도에서 수행되는, 박리 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020227012983A KR102554183B1 (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2016-149840 | 2016-07-29 | ||
| JP2016149840 | 2016-07-29 | ||
| PCT/IB2017/052918 WO2018020333A1 (en) | 2016-07-29 | 2017-05-18 | Separation method, display device, display module, and electronic device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227012983A Division KR102554183B1 (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190033078A KR20190033078A (ko) | 2019-03-28 |
| KR102389537B1 true KR102389537B1 (ko) | 2022-04-25 |
Family
ID=61010079
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237022938A Ceased KR20230106750A (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
| KR1020197005225A Active KR102389537B1 (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
| KR1020227012983A Active KR102554183B1 (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237022938A Ceased KR20230106750A (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227012983A Active KR102554183B1 (ko) | 2016-07-29 | 2017-05-18 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US10629831B2 (ko) |
| JP (2) | JP7076959B2 (ko) |
| KR (3) | KR20230106750A (ko) |
| WO (1) | WO2018020333A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI753868B (zh) | 2016-08-05 | 2022-02-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、顯示裝置、顯示模組及電子裝置 |
| TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| TWI794812B (zh) | 2016-08-29 | 2023-03-01 | 日商半導體能源研究所股份有限公司 | 顯示裝置及控制程式 |
| CN106585069A (zh) * | 2016-12-23 | 2017-04-26 | 武汉华星光电技术有限公司 | 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法 |
| US11125157B2 (en) | 2017-09-22 | 2021-09-21 | The Boeing Company | Advanced inlet design |
| US10507548B2 (en) | 2017-09-29 | 2019-12-17 | The Boeing Company | Method for additive manufacturing nacelle inlet lipskins |
| US11239453B2 (en) * | 2017-10-12 | 2022-02-01 | Sharp Kabushiki Kaisha | Non-flexible substrate having base layer including inorganic film between resin layers, flexible display device and method for producing same |
| KR20210013152A (ko) | 2018-05-24 | 2021-02-03 | 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕 | 정전 용량 센서 |
| JP6914227B2 (ja) * | 2018-06-15 | 2021-08-04 | 信越化学工業株式会社 | マイクロディスプレイ用基板の製造方法 |
| KR102696647B1 (ko) * | 2018-11-09 | 2024-08-22 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 및 그 제조 방법 |
| CN110600516B (zh) * | 2019-09-10 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板、显示模组以及显示装置 |
| CN110890411A (zh) * | 2019-11-29 | 2020-03-17 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| KR20210088044A (ko) * | 2020-01-03 | 2021-07-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20220003692A (ko) * | 2020-07-01 | 2022-01-11 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 재작업 방법 및 표시 장치의 분리 장치 |
| KR102758493B1 (ko) | 2021-03-05 | 2025-01-22 | 고려대학교 세종산학협력단 | 기판 탈착용 박막 및 그 제조방법 |
| BR102022003769A2 (pt) | 2021-05-04 | 2022-11-16 | The Boeing Company | Estrutura de entrada de nacele de um conjunto de motor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000306441A (ja) * | 1999-04-19 | 2000-11-02 | Kyodo Printing Co Ltd | 透明導電膜の転写方法 |
| JP2015078254A (ja) * | 2013-10-15 | 2015-04-23 | 東レ株式会社 | 樹脂組成物、それを用いたポリイミド樹脂膜、それを含むカラーフィルタ、ｔｆｔ基板、表示デバイスおよびそれらの製造方法 |
Family Cites Families (158)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| JPS601846A (ja) | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
| CN1143394A (zh) | 1994-03-08 | 1997-02-19 | Rgc矿砂有限公司 | 含钛物料的浸提 |
| US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| TW439003B (en) | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
| TW309633B (ko) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| EP0818882A3 (en) | 1996-07-10 | 1999-12-15 | Matsushita Electric Industrial Co., Ltd. | Energy trapping piezoelectric device and producing method thereof |
| EP1351308B1 (en) | 1996-08-27 | 2009-04-22 | Seiko Epson Corporation | Exfoliating method and transferring method of thin film device |
| US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| ATE261612T1 (de) | 1996-12-18 | 2004-03-15 | Canon Kk | Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht |
| JPH1126733A (ja) | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP4126747B2 (ja) | 1998-02-27 | 2008-07-30 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| US6335479B1 (en) | 1998-10-13 | 2002-01-01 | Dai Nippon Printing Co., Ltd. | Protective sheet for solar battery module, method of fabricating the same and solar battery module |
| JP3679943B2 (ja) | 1999-03-02 | 2005-08-03 | 大日本印刷株式会社 | パターン形成体の製造方法 |
| US6468638B2 (en) | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
| JP2001019933A (ja) | 1999-07-09 | 2001-01-23 | Dow Corning Toray Silicone Co Ltd | シリコーン系接着性シート、およびその製造方法 |
| JP4627843B2 (ja) | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3767264B2 (ja) | 1999-08-25 | 2006-04-19 | セイコーエプソン株式会社 | 液晶表示装置および電子機器 |
| TW468283B (en) | 1999-10-12 | 2001-12-11 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
| JP4161574B2 (ja) | 2000-05-24 | 2008-10-08 | 株式会社日立製作所 | カラー／白黒切換可能携帯端末及び表示装置 |
| FR2817395B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP2002196702A (ja) | 2000-12-25 | 2002-07-12 | Sony Corp | 画像表示装置 |
| JP4202030B2 (ja) | 2001-02-20 | 2008-12-24 | シャープ株式会社 | 表示装置 |
| TW558861B (en) | 2001-06-15 | 2003-10-21 | Semiconductor Energy Lab | Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device |
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP2003017667A (ja) | 2001-06-29 | 2003-01-17 | Canon Inc | 部材の分離方法及び分離装置 |
| US8415208B2 (en) | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
| TW554398B (en) | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| JP4785300B2 (ja) | 2001-09-07 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 電気泳動型表示装置、表示装置、及び電子機器 |
| US7248235B2 (en) | 2001-09-14 | 2007-07-24 | Sharp Kabushiki Kaisha | Display, method of manufacturing the same, and method of driving the same |
| JP2003098977A (ja) | 2001-09-19 | 2003-04-04 | Sony Corp | 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法 |
| JP4397571B2 (ja) | 2001-09-25 | 2010-01-13 | 株式会社半導体エネルギー研究所 | レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法 |
| JP4236081B2 (ja) | 2001-10-16 | 2009-03-11 | 大日本印刷株式会社 | パターン形成体の製造方法 |
| TWI264121B (en) | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
| JP2003168820A (ja) | 2001-12-03 | 2003-06-13 | Sony Corp | 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法 |
| US7050835B2 (en) | 2001-12-12 | 2006-05-23 | Universal Display Corporation | Intelligent multi-media display communication system |
| JP2003228304A (ja) | 2002-01-31 | 2003-08-15 | Toyota Industries Corp | 表示装置 |
| US7803393B2 (en) | 2002-03-08 | 2010-09-28 | Board Of Regents, The University Of Texas System | Preparing an implant by gas-plasma treatment of a substrate to couple cells |
| US6885146B2 (en) | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| TW544944B (en) | 2002-04-16 | 2003-08-01 | Ind Tech Res Inst | Pixel element structure of sunlight-readable display |
| JP4122828B2 (ja) | 2002-04-30 | 2008-07-23 | 日本電気株式会社 | 表示装置及びその駆動方法 |
| EP1363319B1 (en) | 2002-05-17 | 2009-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of transferring an object and method of manufacturing a semiconductor device |
| JP2004047791A (ja) | 2002-07-12 | 2004-02-12 | Pioneer Electronic Corp | 有機薄膜スイッチングメモリ素子及びメモリ装置 |
| US7078737B2 (en) | 2002-09-02 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device |
| JP5022552B2 (ja) | 2002-09-26 | 2012-09-12 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
| JP3918708B2 (ja) | 2002-10-08 | 2007-05-23 | セイコーエプソン株式会社 | 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器 |
| JP2004140267A (ja) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US20060072047A1 (en) | 2002-12-06 | 2006-04-06 | Kanetaka Sekiguchi | Liquid crystal display |
| JP4373085B2 (ja) | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| JP4637588B2 (ja) | 2003-01-15 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP4151421B2 (ja) | 2003-01-23 | 2008-09-17 | セイコーエプソン株式会社 | デバイスの製造方法 |
| JP3852931B2 (ja) | 2003-03-26 | 2006-12-06 | 株式会社東芝 | 発光表示装置 |
| EP2273307B1 (en) | 2003-03-27 | 2012-08-22 | E Ink Corporation | Electrophoretic medium for an electrophoretic display |
| KR101124999B1 (ko) | 2003-12-02 | 2012-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제조 방법 |
| US7084045B2 (en) | 2003-12-12 | 2006-08-01 | Seminconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP4100351B2 (ja) | 2004-02-09 | 2008-06-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2005239042A (ja) | 2004-02-27 | 2005-09-08 | Nippon Seiki Co Ltd | 車両用情報表示装置及び車両用情報表示方法 |
| JP2006049800A (ja) | 2004-03-10 | 2006-02-16 | Seiko Epson Corp | 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器 |
| US7052924B2 (en) | 2004-03-29 | 2006-05-30 | Articulated Technologies, Llc | Light active sheet and methods for making the same |
| US7547866B2 (en) | 2004-04-28 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method for manufacturing semiconductor device including an autofocusing mechanism using the same |
| US7521368B2 (en) | 2004-05-07 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101226260B1 (ko) | 2004-06-02 | 2013-01-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| US20050287871A1 (en) | 2004-06-25 | 2005-12-29 | Matsushita Electric Industrial Co., Ltd. | Device, method, and program for computer aided design of flexible substrates |
| US7591863B2 (en) | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| WO2006011665A1 (en) | 2004-07-30 | 2006-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| JP2007110064A (ja) | 2005-09-14 | 2007-04-26 | Ishikawajima Harima Heavy Ind Co Ltd | レーザアニール方法及び装置 |
| WO2007046290A1 (en) | 2005-10-18 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101319468B1 (ko) | 2005-12-02 | 2013-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| US7572667B2 (en) | 2006-01-20 | 2009-08-11 | Samsung Electronics Co., Ltd. | Method of forming an organic semiconductor pattern and method of manufacturing an organic thin film transistor using the same |
| JP2007232882A (ja) | 2006-02-28 | 2007-09-13 | Casio Comput Co Ltd | 表示装置及び電子機器 |
| US8222116B2 (en) | 2006-03-03 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8173519B2 (en) | 2006-03-03 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI424499B (zh) | 2006-06-30 | 2014-01-21 | Semiconductor Energy Lab | 製造半導體裝置的方法 |
| US20090269621A1 (en) | 2006-08-08 | 2009-10-29 | Koninklijke Philips Electronics N.V. | Integrated device |
| JP5110830B2 (ja) | 2006-08-31 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI433306B (zh) | 2006-09-29 | 2014-04-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| US20100196683A1 (en) | 2006-10-27 | 2010-08-05 | Konnklijke Philips Electronics N.V. | Electronic device having a plastic substrate |
| JP5408848B2 (ja) | 2007-07-11 | 2014-02-05 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
| US7968388B2 (en) | 2007-08-31 | 2011-06-28 | Seiko Epson Corporation | Thin-film device, method for manufacturing thin-film device, and display |
| WO2009037797A1 (ja) | 2007-09-20 | 2009-03-26 | Sharp Kabushiki Kaisha | 表示装置の製造方法及び積層構造体 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5368014B2 (ja) | 2008-06-24 | 2013-12-18 | 共同印刷株式会社 | フレキシブル有機ｅｌディスプレイの製造方法 |
| JP2010072529A (ja) | 2008-09-22 | 2010-04-02 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| TWI549198B (zh) | 2008-12-26 | 2016-09-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI393950B (zh) | 2009-01-08 | 2013-04-21 | Au Optronics Corp | 半穿反型顯示面板 |
| CN102576735B (zh) | 2009-09-30 | 2016-01-20 | 大日本印刷株式会社 | 挠性装置用基板、挠性装置用薄膜晶体管基板、挠性装置、薄膜元件用基板、薄膜元件、薄膜晶体管、薄膜元件用基板的制造方法、薄膜元件的制造方法及薄膜晶体管的制造方法 |
| WO2011043194A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101108161B1 (ko) | 2009-12-24 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| TWI589042B (zh) | 2010-01-20 | 2017-06-21 | 半導體能源研究所股份有限公司 | 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法 |
| KR102172343B1 (ko) | 2010-02-05 | 2020-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
| KR101097344B1 (ko) | 2010-03-09 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 플렉서블 디스플레이 장치의 제조 방법 |
| EP2571043A1 (en) | 2010-05-14 | 2013-03-20 | Panasonic Corporation | Flexible semiconductor device, manufacturing method for same, and image display device |
| JP2011248072A (ja) | 2010-05-26 | 2011-12-08 | Hitachi Displays Ltd | 画像表示装置の製造方法 |
| US8852391B2 (en) | 2010-06-21 | 2014-10-07 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
| KR101793047B1 (ko) | 2010-08-03 | 2017-11-03 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 및 이의 제조 방법 |
| US8647919B2 (en) | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| JP2012138547A (ja) * | 2010-12-28 | 2012-07-19 | Fujifilm Corp | フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材 |
| CN103329625B (zh) | 2011-02-07 | 2015-11-25 | 夏普株式会社 | 有机el显示装置及其制造方法 |
| US20120213929A1 (en) | 2011-02-18 | 2012-08-23 | Tokyo Electron Limited | Method of operating filament assisted chemical vapor deposition system |
| JP5355618B2 (ja) | 2011-03-10 | 2013-11-27 | 三星ディスプレイ株式會社 | 可撓性表示装置及びこの製造方法 |
| KR102040242B1 (ko) | 2011-05-12 | 2019-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 이용한 전자 기기 |
| US8663804B2 (en) | 2011-06-24 | 2014-03-04 | E I Du Pont De Nemours And Company | Printed wiring board encapsulated by adhesive laminate comprising a di-isoimide, and process for preparing same |
| JP2013038229A (ja) | 2011-08-08 | 2013-02-21 | Seiko Epson Corp | 電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器 |
| WO2013035298A1 (ja) | 2011-09-08 | 2013-03-14 | シャープ株式会社 | 表示装置及びその製造方法 |
| JP5891693B2 (ja) | 2011-10-05 | 2016-03-23 | Jsr株式会社 | 基板の製造方法および基板 |
| KR101391774B1 (ko) | 2012-03-13 | 2014-05-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 유기전계발광표시장치의 제조방법 |
| JP2013221965A (ja) | 2012-04-13 | 2013-10-28 | Seiko Epson Corp | 電気光学装置 |
| US9403947B2 (en) | 2012-06-19 | 2016-08-02 | Nippon Steel & Sumikin Chemical Co., Ltd. | Display device, method for manufacturing same, polyimide film for display device supporting bases, and method for producing polyimide film for display device supporting bases |
| TWI718484B (zh) | 2012-09-27 | 2021-02-11 | 日商日鐵化學材料股份有限公司 | 顯示裝置之製造方法 |
| EP2927982B1 (en) | 2012-11-30 | 2024-05-08 | LG Display Co., Ltd. | Organic light-emitting device including flexible substrate, and method for manufacturing same |
| JP6047007B2 (ja) * | 2012-12-25 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 評価サンプルの作製方法及び膜の評価方法 |
| WO2014129519A1 (en) | 2013-02-20 | 2014-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
| KR101802558B1 (ko) | 2013-04-09 | 2017-11-29 | 주식회사 엘지화학 | 디스플레이 소자의 제조방법 및 이를 이용하여 제조된 디스플레이 소자 |
| KR102104608B1 (ko) | 2013-05-16 | 2020-04-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법 |
| US9876064B2 (en) | 2013-08-30 | 2018-01-23 | Lg Display Co., Ltd. | Flexible organic electroluminescent device and method for fabricating the same |
| KR20150029429A (ko) | 2013-09-10 | 2015-03-18 | 삼성디스플레이 주식회사 | 표시 패널 및 그의 제조 방법 |
| US9828469B2 (en) | 2013-09-27 | 2017-11-28 | Toray Industries, Inc. | Polyimide precursor, polyimide resin film produced from said polyimide precursor, display element, optical element, light-receiving element, touch panel and circuit board each equipped with said polyimide resin film, organic EL display, and methods respectively for producing organic EL element and color filter |
| JP6513929B2 (ja) * | 2013-11-06 | 2019-05-15 | 株式会社半導体エネルギー研究所 | 剥離方法 |
| US20150151514A1 (en) | 2013-11-29 | 2015-06-04 | Samsung Electronics Co., Ltd. | Laminated Structure, Method of Preparing Same, and Method of Fabricating Electronic Device Using Laminated Structure |
| WO2015083029A1 (en) | 2013-12-02 | 2015-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US9427949B2 (en) | 2013-12-03 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and stack manufacturing apparatus |
| KR20150077969A (ko) * | 2013-12-30 | 2015-07-08 | 삼성디스플레이 주식회사 | 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 |
| WO2015125046A1 (en) | 2014-02-19 | 2015-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and peeling method |
| JP6234391B2 (ja) * | 2014-02-28 | 2017-11-22 | 新日鉄住金化学株式会社 | 表示装置の製造方法及び表示装置用樹脂溶液 |
| CN104910400B (zh) | 2014-03-12 | 2020-03-13 | 日铁化学材料株式会社 | 显示装置及其制造方法、以及显示装置用的聚酰亚胺膜 |
| EP3125308A4 (en) | 2014-03-25 | 2017-11-22 | Kaneka Corporation | Method for manufacturing compound semiconductor solar cell |
| CN106133077B (zh) * | 2014-03-31 | 2018-11-06 | 日产化学工业株式会社 | 剥离层形成用组合物 |
| JP6354338B2 (ja) | 2014-05-30 | 2018-07-11 | 東レ株式会社 | 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法 |
| US9437839B2 (en) | 2014-06-19 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Method for manufacturing electronic device and electronic device manufactured thereby |
| CN106537555B (zh) | 2014-07-16 | 2020-09-22 | 网络技术服务株式会社 | 薄型基板及其制造方法、以及基板的输送方法 |
| US9799829B2 (en) | 2014-07-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
| KR102296917B1 (ko) | 2014-09-15 | 2021-09-02 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치 및 그 제조방법 |
| JP6503674B2 (ja) * | 2014-09-30 | 2019-04-24 | 東レ株式会社 | 樹脂積層体、それを用いた有機ｅｌ素子基板、カラーフィルター基板及びそれらの製造方法ならびにフレキシブル有機ｅｌディスプレイ |
| US10431753B2 (en) | 2014-09-30 | 2019-10-01 | Toray Industries, Inc. | Substrate for display, color filter using the same and method for the production thereof, organic EL element and method for the production thereof, and flexible organic EL display |
| JP6427201B2 (ja) | 2014-10-03 | 2018-11-21 | 三井化学東セロ株式会社 | 輸液バッグ用外装袋および輸液バッグ包装体 |
| KR102510370B1 (ko) | 2014-10-06 | 2023-03-17 | 도레이 카부시키가이샤 | 수지 조성물, 내열성 수지막의 제조 방법, 및 표시 장치 |
| US9515272B2 (en) | 2014-11-12 | 2016-12-06 | Rohm And Haas Electronic Materials Llc | Display device manufacture using a sacrificial layer interposed between a carrier and a display device substrate |
| KR102004195B1 (ko) | 2015-03-23 | 2019-07-26 | 후지필름 가부시키가이샤 | 키트 및 적층체 |
| WO2016152906A1 (ja) | 2015-03-26 | 2016-09-29 | 東レ株式会社 | 樹脂積層膜、それを含む積層体、ｔｆｔ基板、有機ｅｌ素子カラーフィルターならびにそれらの製造方法。 |
| CN107710313B (zh) | 2015-06-18 | 2020-01-10 | 夏普株式会社 | 柔性电子器件和柔性电子器件的制造方法 |
| TWI567110B (zh) | 2015-12-04 | 2017-01-21 | 張綺蘭 | 樹脂組合物、以及包含此樹脂組合物之絕緣基材及電路板 |
| US10586817B2 (en) | 2016-03-24 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and separation apparatus |
| KR102340066B1 (ko) | 2016-04-07 | 2021-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
| JP6863803B2 (ja) | 2016-04-07 | 2021-04-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10181424B2 (en) | 2016-04-12 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
| US10003023B2 (en) | 2016-04-15 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| CN109075079B (zh) | 2016-04-22 | 2022-04-15 | 株式会社半导体能源研究所 | 剥离方法及柔性装置的制造方法 |
| US10279576B2 (en) | 2016-04-26 | 2019-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
| JP2017207744A (ja) | 2016-05-11 | 2017-11-24 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール、及び電子機器 |
| TWI753868B (zh) * | 2016-08-05 | 2022-02-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、顯示裝置、顯示模組及電子裝置 |
| TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| TW201808628A (zh) | 2016-08-09 | 2018-03-16 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| JP6981812B2 (ja) | 2016-08-31 | 2021-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN109564851A (zh) | 2016-08-31 | 2019-04-02 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US10369664B2 (en) | 2016-09-23 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
2017
- 2017-05-18 WO PCT/IB2017/052918 patent/WO2018020333A1/en active Application Filing
- 2017-05-18 KR KR1020237022938A patent/KR20230106750A/ko not_active Ceased
- 2017-05-18 KR KR1020197005225A patent/KR102389537B1/ko active Active
- 2017-05-18 KR KR1020227012983A patent/KR102554183B1/ko active Active
- 2017-07-24 JP JP2017142616A patent/JP7076959B2/ja active Active
- 2017-07-24 US US15/657,259 patent/US10629831B2/en active Active
-
2020
- 2020-04-08 US US16/842,820 patent/US10930870B2/en active Active
-
2021
- 2021-02-17 US US17/177,457 patent/US11616206B2/en active Active
-
2022
- 2022-05-18 JP JP2022081479A patent/JP2022116093A/ja not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000306441A (ja) * | 1999-04-19 | 2000-11-02 | Kyodo Printing Co Ltd | 透明導電膜の転写方法 |
| JP2015078254A (ja) * | 2013-10-15 | 2015-04-23 | 東レ株式会社 | 樹脂組成物、それを用いたポリイミド樹脂膜、それを含むカラーフィルタ、ｔｆｔ基板、表示デバイスおよびそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210175447A1 (en) | 2021-06-10 |
| WO2018020333A1 (en) | 2018-02-01 |
| US11616206B2 (en) | 2023-03-28 |
| KR20220054890A (ko) | 2022-05-03 |
| JP7076959B2 (ja) | 2022-05-30 |
| JP2018026549A (ja) | 2018-02-15 |
| US20180033978A1 (en) | 2018-02-01 |
| KR102554183B1 (ko) | 2023-07-10 |
| US10629831B2 (en) | 2020-04-21 |
| US10930870B2 (en) | 2021-02-23 |
| KR20230106750A (ko) | 2023-07-13 |
| US20200235323A1 (en) | 2020-07-23 |
| KR20190033078A (ko) | 2019-03-28 |
| JP2022116093A (ja) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102389537B1 (ko) | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 | |
| JP6983569B2 (ja) | 半導体装置の作製方法 | |
| JP6961419B2 (ja) | 半導体装置の作製方法 | |
| KR102499027B1 (ko) | 반도체 장치의 제작 방법 | |
| JP2024123168A (ja) | 半導体装置の作製方法 | |
| KR102332962B1 (ko) | 표시 장치의 제작 방법, 표시 장치, 표시 모듈 및 전자 기기 | |
| JP2024050630A (ja) | 半導体装置 | |
| TW201824216A (zh) | 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法 | |
| JP6999315B2 (ja) | 表示装置の作製方法 | |
| JP6799405B2 (ja) | 表示装置の作製方法 | |
| JP2018013725A (ja) | 表示装置の作製方法、表示装置、表示モジュールおよび電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20190221 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| AMND | Amendment | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20200514 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20210528 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20211125 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20210528 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20211125 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20210727 Comment text: Amendment to Specification, etc. Patent event code: PX09012R01I Patent event date: 20200514 Comment text: Amendment to Specification, etc. |
|
| PX0701 | Decision of registration after re-examination |
Patent event date: 20220118 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20211220 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20211125 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20210727 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20200514 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PA0104 | Divisional application for international application |
Comment text: Divisional Application for International Patent Patent event code: PA01041R01D Patent event date: 20220419 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20220419 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20220420 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20250317 Start annual number: 4 End annual number: 4 |