[go: up one dir, main page]

JP2003017667A - 部材の分離方法及び分離装置 - Google Patents

部材の分離方法及び分離装置

Info

Publication number
JP2003017667A
JP2003017667A JP2001199344A JP2001199344A JP2003017667A JP 2003017667 A JP2003017667 A JP 2003017667A JP 2001199344 A JP2001199344 A JP 2001199344A JP 2001199344 A JP2001199344 A JP 2001199344A JP 2003017667 A JP2003017667 A JP 2003017667A
Authority
JP
Japan
Prior art keywords
separation
layer
substrate
jet flow
trajectory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001199344A
Other languages
English (en)
Inventor
Kazutaka Yanagida
一隆 柳田
Kiyobumi Sakaguchi
清文 坂口
Mitsuharu Eda
光治 江田
Akira Fujimoto
亮 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001199344A priority Critical patent/JP2003017667A/ja
Priority to TW091113676A priority patent/TW569299B/zh
Priority to US10/178,746 priority patent/US6825099B2/en
Priority to EP02014354A priority patent/EP1271622A2/en
Priority to KR10-2002-0037374A priority patent/KR100483909B1/ko
Publication of JP2003017667A publication Critical patent/JP2003017667A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】貼り合わせ基板のゆがみや等に関らず、貼り合
わせ基板を適正に分離する。 【解決手段】この分離装置は、流体を噴射するノズル１
２０の位置を調整する位置調節機構１４０を備えてい
る。貼り合わせ基板が所定範囲内のゆがみを有すること
を前提として予め設定されたプログラムに従って、位置
調整機構１４０によりノズル１２０の高さを段階的に変
更しながら、貼り合わせ基板５０を分離する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、貼り合わせ基板等
の部材の分離装置及び処理方法、半導体基板の製造方
法、並びに、半導体装置の製造方法に関する。
【０００２】
【従来の技術】絶縁層上に単結晶Ｓｉ層を有する基板と
して、ＳＯＩ（silicon on insulator)構造を有する基
板（ＳＯＩ基板）が知られている。このＳＯＩ基板を採
用したデバイスは、通常のＳｉ基板では到達し得ない数
々の優位点を有する。この優位点としては、例えば、以
下のものが挙げられる。 （１）誘電体分離が容易で高集積化に適している。 （２）放射線耐性に優れている。 （３）浮遊容量が小さく、素子の動作速度の高速化が可
能である。 （４）ウェル工程が不要である。 （５）ラッチアップを防止できる。 （６）薄膜化による完全な空乏型電界効果トランジスタ
の形成が可能である。
【０００３】ＳＯＩ構造は、上記のような様々な優位点
を有するため、ここ数十年、その形成方法に関する研究
が進められている。
【０００４】単結晶Ｓｉ基板を、熱酸化した別の単結晶
Ｓｉ基板に、熱処理又は接着剤により貼り合わせて、Ｓ
ＯＩ構造を形成する方法がある。この方法では、デバイ
スを形成するための活性層を均一に薄膜化する必要があ
る。すなわち、数百ミクロンもの厚さを有する単結晶Ｓ
ｉ基板をミクロンオーダー或いはそれ以下に薄膜化する
必要がある。
【０００５】薄膜化の方法としては、研磨による方法
と、選択エッチングによる方法とがある。
【０００６】研磨による方法では、単結晶Ｓｉを均一に
薄膜化することが困難である。特にサブミクロンオーダ
ーへの薄膜化では、ばらつきが数十％になる。ウェハの
大口径化が進めば、その困難性は増す一方である。
【０００７】本出願人は、特開平５−２１３３８号公報
において、新たなＳＯＩ技術を開示した。この技術は、
単結晶Ｓｉ基板に多孔質層を形成し、その上に非多孔質
層単結晶層を形成した第１の基板を、絶縁層を介して第
２の基板に貼り合わせ、その後、貼り合わせ基板を多孔
質層の部分で２枚に分離することにより、第２の基板に
非多孔質単結晶層を移し取るものである。この技術は、
ＳＯＩ層の膜厚均一性が優れていること、ＳＯＩ層の結
晶欠陥密度を低減し得ること、ＳＯＩ層の表面平坦性が
良好であること、高価な特殊仕様の製造装置が不要であ
ること、数１００Å〜１０μｍ程度の範囲のＳＯＩ膜を
有するＳＯＩ基板を同一の製造装置で製造可能なこと等
の点で優れている。
【０００８】貼り合わせられた第１及び第２の基板の双
方を破壊することなく２枚に分離する方法としては、例
えば、貼り合わせ面に対して垂直な方向に力が加わるよ
うにして両基板を互いに反対方向に引っ張る方法、貼り
合わせ面に対して平行に剪断応力を加える方法（例え
ば、貼り合わせ面に平行な面内で両基板を互いに反対方
向に移動させる方法や、円周方向に力が加わるようにし
て両基板を反対方向に回転させる方法など）、貼り合わ
せ面に対して垂直な方向に加圧する方法、分離領域に超
音波などの波動エネルギーを印加する方法、分離領域に
対して貼り合わせ基板の側面側から貼り合わせ面に平行
に剥離用部材（例えばナイフのような鋭利なブレード）
を挿入する方法、分離領域として機能する多孔質層に染
み込ませた物質の膨張エネルギーを利用する方法、分離
領域として機能する多孔質層を貼り合わせ基板の側面か
ら熱酸化させることにより、該多孔質層を体積膨張させ
て分離する方法、分離領域として機能する多孔質層を貼
り合わせ基板の側面から選択的にエッチングして分離す
る方法などがある。
【０００９】貼り合わせ基板の分離方法として、本出願
人は、特開平１０−７７３４７号公報（特許第２８７７
８００号）において画期的な技術を開示した。特開平１
０−７７３４７号公報に記載された分離方法では、分離
層として機能する多孔質層やイオン注入層を有する貼り
合わせ基板の側面に流体を吹き付けることにより該貼り
合わせ基板を２枚の基板に分離する方法である。
【００１０】より具体的な例を挙げると、特開平１０−
７７３４７号公報に記載された分離方法では、例えば、
貼り合わせ基板よりも径が小さい一対のホルダ（基板保
持部）で該貼り合わせ基板を保持し、該貼り合わせ基板
を回転させながら該貼り合わせ基板の側面に流体を吹き
付けることにより、該貼り合わせ基板を多孔質層の部分
で２枚の基板に分離する。
【００１１】
【発明が解決しようとする課題】貼り合わせ基板よりも
径が小さい一対のホルダで該貼り合わせ基板を保持した
場合に、自重等により外周部に歪みが生じたり、貼り合
わせ基板の製造工程で生じたゆがみが矯正されない状態
で保持される可能性がある。ホルダによって保持された
貼り合わせ基板にゆがみが存在すると、該貼り合わせ基
板を回転させながらその全周に対して流体を打ち込む際
に、該貼り合わせ基板に流体が打ち込まれる位置が適正
な位置（例えば、貼り合わせ界面又は分離層）からずれ
る箇所が生じ得る。
【００１２】理解を容易にするために極端な例を挙げる
と、例えば、貼り合わせ基板のゆがみが大きいと、ゆが
みがないことを想定して位置が調整されたノズルから噴
射された流体は、貼り合わせ基板の分離層又は貼り合わ
せ界面に打ち込まれず、このため分離が全く進まないこ
とが予想される。これを図１３を参照して説明する。
【００１３】図１３は、ゆがみの大きな貼り合わせ基板
５０を分離層１２の部分で２枚の基板に分離する様子を
示す図である。図１３に示す例では、ゆがみがない状態
の分離層の位置（理想的な分離層の位置）から実際の分
離層１２の位置が大きくずれている。この場合におい
て、分離層１２が理想的な位置にあることを想定してノ
ズル１２０の位置を調整し、その状態で分離を実施する
と、ノズル１２０から噴射された流体は、分離層１２に
打ち込まれず、分離が円滑に進まない。このようなゆが
みが大きい部分が貼り合わせ基板５０の外周上に存在す
ると、その部分の分離が速やかに進まず、分離不良が発
生する可能性がある。
【００１４】以上のような分離不良の可能性は、要求さ
れるＳＯＩ基板の大口径化に伴って貼り合わせ基板が大
口径化することによって一層顕著になると考えられる。
【００１５】また、貼り合わせ基板をホルダによって保
持する際に該貼り合わせ基板とホルダとの間に異物が挟
まる可能性がある。この場合においても、ノズルから噴
射された流体は、貼り合わせ基板の分離層又は貼り合わ
せ界面からずれた位置に吹き付けられる可能性がある。
【００１６】本発明は、上記の背景に鑑みてなされたも
のであり、例えば、貼り合わせ基板等の、分離層を有す
る部材の分離において、例えば、該部材のゆがみや、該
部材を保持する際の精度の不足等に関らず、該部材が適
正に分離されることを保証することを目的とする。
【００１７】
【課題を解決するための手段】本発明の分離方法は、内
部に分離層を有する部材を噴流により分離する分離方法
に係り、前記部材の分離処理の途中で、前記噴流の軌道
と前記部材との位置関係を、前記分離処理の開始前に予
め設定されたプログラムに従って変更する制御工程を有
することを特徴とする。
【００１８】本発明の好適な実施の形態によれば、前記
制御工程では、前記プログラムに従って、前記噴流の軌
道と前記部材との位置関係を段階的に変更することが好
ましい。
【００１９】本発明の好適な実施の形態によれば、前記
プログラムは、複数の部材の分離に適用するために予め
設定された単一のプログラムであることが好ましい。
【００２０】本発明の好適な実施の形態によれば、前記
制御工程では、例えば、前記分離処理の途中で、前記部
材の分離層に直交する方向に、前記噴流の軌道又は前記
部材の位置を変更する。
【００２１】本発明の好適な実施の形態によれば、前記
制御工程では、例えば、前記分離処理の途中で前記噴流
の方向を変更する。
【００２２】本発明の好適な実施の形態によれば、前記
制御工程では、例えば、複数の噴射部のうち前記部材に
対して流体を打ち込む噴射部を切り替えることにより、
前記分離処理の途中で前記噴流の軌道と前記部材との位
置関係を変更する。
【００２３】本発明の好適な実施の形態によれば、この
分離方法は、例えば、前記分離層の外側に凹部を有し、
且つ、所定範囲内のゆがみを有する部材の分離に適合し
ており、前記制御工程では、前記分離処理が終了するま
でに実質的に前記凹部の全周に対して前記噴流が当たる
ように、前記分離処理の途中で前記噴流の軌道と前記部
材との位置関係を変更する。
【００２４】或いは、この分離方法は、前記分離層の外
側に凹部を有し、且つ、所定範囲内のゆがみを有する部
材の分離に適合しており、前記制御工程では、実質的に
前記凹部の全周に対して前記噴流が当たるまで、前記噴
流の軌道と前記部材との位置関係の変更を繰り返す。
【００２５】本発明の好適な実施の形態によれば、前記
制御工程は、実質的に前記凹部の全周に対して前記噴流
が当たった後に、前記噴流の軌道と前記部材との位置関
係を固定する工程を有することが好ましい。
【００２６】本発明の好適な実施の形態によれば、前記
分離処理中に前記分離層に直交する軸を中心として前記
部材を回転させることが好ましい。
【００２７】本発明の好適な実施の形態によれば、この
分離方法は、分離層上に半導体層を有するシード基板
と、ハンドル基板とを、絶縁層を介在させて貼り合わせ
て得られる貼り合わせ基板を該分離層で分離することに
適合されている。
【００２８】本発明の好適な実施の形態によれば、前記
噴流は、例えば、噴射部から液体又は気体を噴射させて
得られる。
【００２９】本発明の分離装置は、内部に分離層を有す
る部材を噴流により分離する分離装置に係り、部材を保
持する保持部と、噴流を形成する噴射ノズルと、前記保
持部によって保持された部材の分離処理の途中で、前記
噴流の軌道と前記部材との位置関係を予め設定されたプ
ログラムに従って変更する制御部とを備えることを特徴
とする。
【００３０】本発明の好適な実施の形態によれば、前記
制御部は、前記プログラムに従って、前記噴流の軌道と
前記部材との位置関係を段階的に変更することが好まし
い。
【００３１】本発明の好適な実施の形態によれば、前記
プログラムは、複数の部材の分離に適用するために予め
設定された単一のプログラムであることが好ましい。
【００３２】本発明の好適な実施の形態によれば、前記
制御部は、例えば、前記分離処理の途中で、前記部材の
分離層に直交する方向に、前記噴流の軌道又は前記部材
の位置を変更する。
【００３３】本発明の好適な実施の形態によれば、前記
制御部は、例えば、前記分離処理の途中で前記噴流の方
向を変更する。
【００３４】本発明の好適な実施の形態によれば、前記
制御部は、例えば、複数の噴射部のうち前記部材に対し
て流体を打ち込む噴射部を切り替えることにより、前記
分離処理の途中で前記噴流の軌道と前記部材との位置関
係を変更する。
【００３５】本発明の好適な実施の形態によれば、この
分離装置は、前記分離層の外側に凹部を有し、且つ、所
定範囲内のゆがみを有する部材の分離に適合しており、
前記制御部は、前記分離処理が終了するまでに実質的に
前記凹部の全周に対して前記噴流が当たるように、前記
分離処理の途中で前記噴流の軌道と前記部材との位置関
係を変更することが好ましい。
【００３６】或いは、この分離装置は、前記分離層の外
側に凹部を有し、且つ、所定範囲内のゆがみを有する部
材の分離に適合しており、前記制御部は、実質的に前記
凹部の全周に対して前記噴流が当たるまで、前記噴流の
軌道と前記部材との位置関係の変更を繰り返すことが好
ましい。
【００３７】本発明の好適な実施の形態によれば、前記
制御部は、実質的に前記凹部の全周に対して前記噴流が
当たった後に、前記噴流の軌道と前記部材との位置関係
を固定することが好ましい。
【００３８】本発明の好適な実施の形態によれば、前記
分離処理中に前記分離層に直交する軸を中心として前記
部材を回転させる回転機構を更に備えることが好まし
い。
【００３９】本発明の好適な実施の形態によれば、この
分離装置は、分離層上に半導体層を有するシード基板
と、ハンドル基板とを、絶縁層を介在させて貼り合わせ
て得られる貼り合わせ基板の分離に適合している。
【００４０】本発明の好適な実施の形態によれば、前記
噴流は、例えば、噴射部から液体又は気体を噴射させて
得られる。
【００４１】本発明の半導体基板の製造方法は、内部に
分離層を有し、その上に移設層を有する第１の基板の表
面と、第２の基板とを貼り合わせて、分離対象の部材と
しての貼り合わせ基板を作成する工程と、上記の分離方
法を適用して前記貼り合わせ基板を分離層の部分で分離
する工程とを含むことを特徴とする。
【００４２】本発明の半導体装置の製造方法は、上記の
製造方法を適用して製造されたＳＯＩ基板を準備する工
程と、前記ＳＯＩ基板のＳＯＩ層を素子分離して、素子
分離されたＳＯＩ層にトランジスタを作り込む工程とを
含むことを特徴とする。
【００４３】ここで、前記トランジスタは、部分空乏型
のＦＥＴであってもよいし、完全空乏型のＦＥＴであっ
てもよい。
【００４４】本発明の他の分離方法は、内部に分離層を
有する部材を噴流により分離する分離方法であって、分
離処理の開始前に予め定められ、且つ前記部材の厚さ方
向に対する位置が互いに異なる第1の噴流の軌道と、第2
の噴流の軌道とを含み分離が行われることを特徴とす
る。
【００４５】
【発明の実施の形態】以下、図面を参照しながら本発明
の好適な実施の形態を説明する。
【００４６】本発明の好適な実施の形態に係る分離装置
は、流体を噴射する噴射部（ノズル）と、内部に分離層
を有する部材（例えば、貼り合わせ基板）を保持する基
板保持部（ホルダ）とを備える。この分離装置は、更
に、基板保持部によって保持された貼り合わせ基板の分
離処理の途中で、例えば、噴射部の位置若しくは角度を
変更することにより、又は、基板保持部の位置を変更す
ることにより、噴射部から噴射される流体（噴流）の軌
道と貼り合わせ基板との位置関係を例えば段階的に変更
する。この変更は、分離処理の開始前（即ち、貼り合わ
せ部材の実際の分離が進行する前）に予め設定されたプ
ログラムに従って行うことができる。たとえば、第１の
ステップでは、噴流の軌道が貼り合わせ基板の貼り合わ
せ界面に位置するように流体を噴き付け、当該基板を１
周以上回転させた後、第２のステップでは、基板の厚さ
方向に対して噴流の軌道を変更し、当該基板を１周以上
回転させるのである。勿論、第３のステップとして更に
噴流の軌道を変更しても良い。また、分離処理の開始前
から予め定められ、且つ部材の厚さ方向に対する位置が
互いに異なる第1の噴流の軌道と第2の噴流の軌道を有す
る複数のノズル（２つ以上）を用いてもよい。
【００４７】噴流の軌道としては、３つの噴流軌道を用
いる場合には、貼り合わせ界面を第１の噴流軌道とし、
該第１の噴流軌道から基板の厚さ方向に対して、＋△h
ずらした第２の噴流軌道、−△hずらした第３の噴流軌
道とすることができる。２つの噴流の軌道を用いる場合
には、貼り合わせ界面（あるいは分離層）の位置から基
板の厚さ方向に対して、＋△ｈの位置である第１の噴流
軌道と−△ｈの位置である第２の噴流軌道を用いること
ができる。△ｈとしては、後述の値を用いることができ
る。
【００４８】また、このプログラムは、貼り合わせ基板
が有するゆがみ、或いは、貼り合わせ基板の保持の際の
精度の不足が所定範囲（例えば、設計上の位置から±
０．１ｍｍ）内であることを前提として、そのような貼
り合わせ基板をその分離層の部分で確実に分離すること
ができるように設定される。このような前提は、貼り合
わせ基板の製造プロセス、或いは、貼り合わせ基板の保
持の際の精度に応じて適宜修正しうる。また、このプロ
グラムは、例えばロット単位或いは同一製品群単位で、
貼り合わせ基板の製造プロセス等を勘案して、当該単位
の貼り合わせ基板の全部について共通に適用されるプロ
グラムとして決定されうる。分離対象の貼り合わせ基板
はその外周側面に凹部を有することが好ましく、上記位
置関係の変更は、貼り合わせ基板の全周にわたって、凹
部に流体が打ち込まれるようになされる。べべリング部
が断面形状において丸くなっているウェハを利用して第
１の基板（seedwafer）及び第２の基板（handle wafe
r）を利用して貼り合わせ基板を作製することにより、
上記凹部を形成することができる。貼り合わせによって
のみでは、凹部が形成されていなかったり、流体が内部
に入り込み分離力として当該貼り合わせ基板に働くのに
十分な凹形状が得られていない場合には、エッチング等
により貼り合わせ基板の側面に凹部を形成してもよい。
あるいは、鋭利なブレード等を挿入しても良い。
【００４９】なお、貼り合わせ部材の厚さ方向に対する
噴流の軌道の変更幅△ｈは、貼り合わせ界面（あるい
は、分離層）の位置を基準として１０μｍ〜１００μm
の間、好ましくは２５μm〜７５μmの間で設定できる。
以下の説明では、変更幅として５０μm、即ち０．０５m
mと設定した例を示すが上記変更幅を適用できることは
勿論である。
【００５０】また、貼り合わせ基板の水平方向について
の噴流の軌道は、該貼り合わせ基板の中心方向に向かっ
ていても、中心方向に向かっていなくてもよい。貼り合
わせ基板の外周部をより効率的に分離するには、上記軌
道は、貼り合わせ基板の中心から外れた方向に向かって
いることが好ましい。
【００５１】図２は、本発明の好適な実施の形態に係る
分離装置の構成を示す図である。この分離装置１００
は、分離対象の板部材である貼り合わせ基板５０を水平
に保持し、これを回転させながら、貼り合わせ基板５０
の外周側面に向けて流体（例えば、水等の液体、空気等
の気体）を噴射することによって、貼り合わせ基板５０
を多孔質層（分離層）の部分で２枚の基板に分離する。
【００５２】貼り合わせ基板５０は、中心軸が共通の一
対の基板保持部１０５及び１０６によって保持される。
貼り合わせ基板５０は、一対の基板保持部１０５及び１
０６に吸着機構を設け、これにより保持されてもよい
し、一対の基板保持部１０５及び１０６によって挟持さ
れてもよい。
【００５３】上方の基板保持部１０５は、回転シャフト
１０３及びカップリング１０２を介してモータ１０１に
連結されている。モータ１０１は、コントローラ１６０
により回転速度が任意に制御される。回転シャフト１０
３は、ベアリング１０４を介して上部テーブル１１３に
よって軸支されている。
【００５４】下方の基板保持部１０６は、回転シャフト
１０８及びカップリング１０９を介してエアシリンダ１
１０に連結されている。したがって、下方の基板保持部
１０６は、エアシリンダ１１０によって昇降される。エ
アシリンダ１１０は、貼り合わせ基板５０を本分離装置
１００にセットする際及び分離された基板を本分離装置
１００から取り外す際に駆動される他、分離処理の際に
必要に応じて貼り合わせ基板５０に押圧力又は引張力
（貼り合わせ基板を吸着している場合）を印加するため
にも駆動され得る。エアシリンダ１１０は、コントロー
ラ１６０により制御される。回転シャフト１０８は、ベ
アリング１０７を介して下部テーブル１１４によって軸
支されている。
【００５５】下部テーブル１１４上には、流体を噴射す
るノズル（噴射部）１２０が配置されている。ノズル１
２０は、位置調整機構１４０により、例えば、貼り合わ
せ基板５０の軸方向に平行な方向（上下方向）及び／又
は貼り合わせ基板５０の面方向に平行な方向（水平方
向）に位置を調整される。
【００５６】ノズル１２０は、耐高圧ホース１２１、バ
ルブ１２３、高圧配管１２４を介してサーボ駆動式ポン
プ２００の出口に接続されている。サーボ駆動式ポンプ
２００は、出口における流体の圧力を検知する圧力計２
１０を有し、圧力計２１０の出力に基づいて、流体の圧
力変動を所定値（例えば、目標圧力の１０％）以内に抑
える。
【００５７】この実施の形態の分離装置１００では、貼
り合わせ基板５０にゆがみがある場合や、基板保持部と
貼り合わせ基板との間に異物が挟まることに起因して貼
り合わせ基板５０が理想位置からずれた位置に保持され
た場合などにおいて貼り合わせ基板５０の凹部からずれ
た位置に流体が打ち込まれることによる分離処理の不具
合を次のような方法で解決する。すなわち、この分離装
置１００では、分離処理の途中で、ノズル１２０の上下
方向の位置（貼り合わせ基板の分離層に直交する方向の
位置）を位置調整機構１４０により段階的に変更する。
これは、分離処理の途中で、ノズル１２０から噴射され
る流体（噴流）の軌道と貼り合わせ基板との位置関係を
変更することを意味する。このような変更は、分離対象
の貼り合わせ基板５０のゆがみが所定範囲内であること
を前提として予め設定されたプログラムに従って動作す
るコントローラ１６０による制御の下、貼り合わせ基板
５０の外周部の全周にわたってその凹部に流体が打ち込
まれるように、例えば貼り合わせ基板５０を１回転させ
るごとに段階的になされる。上記噴流軌道の変更は、噴
射される流体を途中で一旦止めて変更しても良いし、一
旦圧力を下げて噴流軌道の変更（例えば、部材の厚さ方
向に対するノズルの位置の変更）を行ってもよい。勿
論、変更時に噴射される流体の圧力は維持したままでも
よい。
【００５８】以下に、図３〜図７を参照しながら、貼り
合わせ基板５０を１回転させるごとにノズル１２０の位
置を段階的に変更しながら分離処理を進める分離方法の
一例を説明する。図３は、第１段階の分離処理、図４
は、第２段階の分離処理、図５は、第３段階の分離処理
を示す図である。図６は、第２段階の分離処理の後の貼
り合わせ基板５０の分離の進捗を示す図、図７は、第３
段階の分離処理の後の貼り合わせ基板５０の分離の進捗
を示す図である。この例では、第１〜第３段階の分離処
理で貼り合わせ基板５０の外周部の全周が分離され、そ
の後の分離処理で貼り合わせ基板が分離層の全領域で２
枚の基板に分割される。なお、以下の処理において、コ
ントローラ１６０は、分離対象の貼り合わせ基板５０の
ゆがみが所定範囲内であることを前提として予め設定さ
れたプログラムに従って分離処理を制御する。
【００５９】まず、第１段階の分離処理（Ｓ１）では、
図３に示すように、ノズル１２０の上下方向の位置は、
コントローラ１６０による制御の下、基準高さ（基準位
置）に位置決めされる。ここで、基準高さは、例えば、
ゆがみのない貼り合わせ基板５０を基板保持部１０５及
び１０６によって適正に保持した場合において、該貼り
合わせ基板の凹部（特に、貼り合わせ界面又は分離層）
に流体を打ち込むことができるノズル１２０の高さとす
ることができる。図３では、基準高さは、「Δｈ＝０」
として記載されている。この第１段階の分離処理によ
り、ゆがみを有する貼り合わせ基板５０は、例えば図６
に示すＳ１の部分が分離される。図６において、貼り合
わせ基板５０の外周部の全周のうちＳ１を付した部分以
外の部分は、貼り合わせ基板５０のゆがみにより、又
は、異物等による貼り合わせ基板５０の保持の不良によ
り、凹部に適正に流体が打ち込まれず、そのために分離
が行われなかった部分である。
【００６０】次いで、第２段階の分離処理（Ｓ２）で
は、図４に示すように、ノズル１２０の上下方向の位置
は、コントローラ１６０による制御の下、基準高さ（Δ
ｈ＝０）からプラス方向（ここでは、上方）に０．０５
ｍｍだけ変位させた位置（Δｈ＝＋０．０５ｍｍ）に位
置決めされる。なお、このような変位量（ここでは、Δ
ｈ＝＋０．０５ｍｍ）は、例えば、ロット単位或いは同
一仕様の製品群単位で、貼り合わせ基板の製造プロセス
等を勘案して決定することができる。この例では、少な
くとも、基準位置（設計上の位置）から±０．０５ｍｍ
のゆがみを有する貼り合わせ基板の分離処理を保証す
る。ただし、実際には、ノズル１２０から噴射される流
体は相応の径（例えば、０．１ｍｍ）を有するので、ノ
ズル１２０の変位量を越えるようなゆがみを有する貼り
合わせ基板であっても、その超過量が小さい限り適正に
分離することができる。この第２段階の分離処理によ
り、ゆがみを有する貼り合わせ基板５０は、例えば図６
に示すＳ２の部分が分離される。図６において、貼り合
わせ基板５０の外周部の全周のうちＳ１及びＳ２を付し
た部分以外の部分は、貼り合わせ基板５０のゆがみによ
り、又は、異物等による貼り合わせ基板５０の保持の不
良により、凹部に適正に流体が打ち込まれず、そのため
に第１及び第２段階の分離処理では分離が行われなかっ
た部分である。
【００６１】次いで、第３段階の分離処理（Ｓ３）で
は、図５に示すように、ノズル１２０の上下方向の位置
は、コントローラ１６０による制御の下、基準高さ（Δ
ｈ＝０）からマイナス方向（ここでは、下方）に０．０
５ｍｍだけ変位させた位置（Δｈ＝−０．０５ｍｍ）に
位置決めされる。この第３段階の分離処理により、ゆが
みを有する貼り合わせ基板５０は、例えば図７に示すＳ
３の部分が分離される。すなわち、第１〜第３段階の分
離処理により、貼り合わせ基板５０の外周部の全周が分
離される。
【００６２】次いで、第４段階の分離処理では、典型的
には、図３に示すように、ノズル１２０の上下方向の位
置は、コントローラ１６０による制御の下、基準高さ
（基準位置）に固定的に位置決めされうる。すなわち、
第４段階の分離処理は、典型的には、ノズル１２０の位
置を変更することなく実施されうる。そして、この状態
で、貼り合わせ基板５０は、その分離層の全域で２枚の
基板に完全に分離される。なお、第４段階の分離処理に
おいても、ノズル１２０の位置を段階的に変更してもよ
い。ただし、第４段階においては既に貼り合わせ基板５
０の外周部の全周が分離されているので、貼り合わせ基
板５０の内部に流体が注入され易い。また、貼り合わせ
基板５０の中心部の方が外周部に比べてゆがみが小さ
い。したがって、第４段階の分離処理では、ノズル１２
０を基準高さに位置決めした状態であっても、典型的に
は不具合なく分離を進めることができる。なお、ロット
単位あるいは同一仕様の製品群単位の中から、１枚ある
いはそれ以上の貼り合わせ基板を抜き取り、当該抜き取
られた基板の周辺の歪みを測定して変位量を決定しても
よい。
【００６３】ここまで述べた図２に示す分離装置１００
では、貼り合わせ基板５０の軸方向（鉛直方向）の位置
を固定した状態で、予め設定されたプログラムに従って
ノズル１２０の位置を段階的に変更する。勿論、ノズル
１２０の位置を変更する代わりに、図８に示すように、
ノズル１２０の位置を固定した状態で、予め設定された
プログラムに従って、貼り合わせ基板５０（基板保持部
１０５及び１０６）の位置を段階的に変更してもよい。
また、予め設定されたプログラムに従って、ノズル１２
０及び貼り合わせ基板５０の双方の位置を例えば段階的
に変更してもよい。
【００６４】また、ノズル１２０の仰角を変更する機能
を位置調整機構１４０に追加して、予め設定されたプロ
グラムに従って、ノズル１２０の仰角（又は仰角及び位
置）を変更してもよい。図９は、ノズル１２０の仰角及
び位置を調整する機構を備えた位置調整機構１４０の一
例を示す図である。図９に示す位置調整機構１４０は、
ノズル１２０の鉛直方向（及び面方向位置）を調整する
第１調整機構１４１と、ノズル１２０の仰角を調整する
第２調整機構１４２とを有する。
【００６５】また、図２に示す分離装置１００では、貼
り合わせ基板５０を水平に保持するが、貼り合わせ基板
５０は、例えば、垂直に保持されてもよい。ただし、貼
り合わせ基板５０を水平に保持する場合、他の装置との
間での貼り合わせ基板５０の受渡が容易である。
【００６６】次に、分離装置１００を使用した分離方法
の全体的な流れについて説明する。
【００６７】まず、エアシリンダ１１０を作動させて、
下方の基板保持部１０６を降下させ、搬送ロボット等に
より一対の基板保持部１０５及び１０６の間の所定位置
に貼り合わせ基板５０を搬送する。そして、エアシリン
ダ１１０を作動させて下方の基板保持部１０６を上昇さ
せて、一対の基板保持部１０５及び１０６に貼り合わせ
基板５０を保持させる。この際、一対の基板保持部１０
５及び１０６に吸着機構が備えられている場合には、そ
れを作動させて貼り合わせ基板５０を吸着してもよい
し、これに加えて、エアシリンダ１１０により貼り合わ
せ基板５０に対して押圧力又は引張力を印加してもよ
い。また、貼り合わせ基板５０を吸着することなく、エ
アシリンダ１１０により該貼り合わせ基板５０に押圧力
を印加することにより、貼り合わせ基板５０を保持して
もよい。
【００６８】次いで、コントローラ１６０による制御の
下、ノズル１２０から流体を噴射させると共に、モータ
１０１を駆動することにより貼り合わせ基板５０を回転
させる。また、これと並行して、前述のように、コント
ローラ１６０による制御の下、ノズル１２０から噴射さ
れる流体（噴流）の軌道と貼り合わせ基板５０との位置
関係を段階的に変更しながら、貼り合わせ基板５０の外
周部を分離する。これにより、例えば貼り合わせ基板５
０が所定範囲内のゆがみを有する場合であっても、図７
に示すように、その外周部の全周が分離される。
【００６９】貼り合わせ基板５０は、典型的には、その
外周部が全周にわたって分離された後、数回転した後に
中心部まで完全に２枚の基板に分離される。
【００７０】貼り合わせ基板５０が分離されたら、エア
シリンダ１１０を作動させて下方の基板保持部１０６を
降下させる。そして、搬送ロボット等により、分離され
た２枚の基板を基板保持部１０５及び１０６から受け取
る。
【００７１】図１０は、ノズル１２０及び貼り合わせ基
板（外周部）５０を拡大して示した図である。図１０に
示すように、分離対象の貼り合わせ基板５０は、断面に
おいてγ形状の凹部５１を有することが好ましい。貼り
合わせ基板５０に凹部５１を設けることにより、ノズル
１２０から噴射された流体が効率的に多孔質層１２に打
ち込まれ、多孔質層１２での分離を円滑に進めることが
できる。前述のように、このような凹部５１は、べべリ
ング部が断面形状において丸くなっている一般的なウェ
ハを利用して第１の基板（seedwafer）及び第２の基板
（handle wafer）を利用して貼り合わせ基板を作成する
ことによりに形成される。
【００７２】貼り合わせ基板５０を構成する第１の基板
１０及び第２の基板２０の厚さは、それぞれ、100〜200
0μｍであることが好ましく、典型的には７００μｍ程
度である。第１の基板１０及び第２の基板２０の厚さが
それぞれ７００μｍである場合に形成される凹部５１の
幅Ｇは約７００μｍである。ノズル１２０から噴射させ
る流体の径Ｄは、50〜1000μｍであることが好ましく、
典型的には１００μｍ程度である。ここで、流体の径
（幅）Ｄは、凹部の幅Ｇの１／20〜１／2であることが
好ましい。
【００７３】図１１は、図２に示す分離装置の変形例を
示す図である。なお、図１１では、基板保持部及びノズ
ルのみが示されているが、他の構成要素は、図２に示す
分離装置と同様である。
【００７４】図１１に示す分離装置は、複数のノズル１
２０Ａ〜１２０Ｃを備えている。複数のノズル１２０Ａ
〜１２０Ｃは、貼り合わせ基板５０の分離層に直交する
方向（上下方向）の位置が互いに異なる。具体的には、
ノズル１２０Ａは基準高さ（Δｈ＝０）の位置に配置さ
れている。ノズル１２０Ｂは基準高さからプラス方向に
所定距離（ここでは、０．０５ｍｍ）の位置（Δｈ＝＋
０．０５ｍｍ）に配置されている。ノズル１２０Ｃは基
準高さからマイナス方向に所定距離（ここでは、０．０
５ｍｍ）の位置（Δｈ＝−０．０５ｍｍ）に配置されて
いる。複数のノズル１２０Ａ〜１２０Ｃは、必要に応じ
て（例えば、プログラムに応じて）、各々前述の位置調
整機構１４０と同様の位置調整機構により位置を調整さ
れうる。
【００７５】この変形例では、コントローラ１６０によ
る制御の下、第１段階の分離処理（Ｓ１）では、ノズル
１２０Ａから選択的に流体を噴射させて貼り合わせ基板
５０の外周部の分離を行い、第２段階の分離処理（Ｓ
２）では、ノズル１２０Ｂから選択的に流体を噴射させ
て貼り合わせ基板５０の外周部の分離を行い、第３段階
の分離処理（Ｓ３）では、ノズル１２０Ｃから選択的に
流体を噴射させて貼り合わせ基板５０の外周部の分離を
行う。これにより、例えば図７に示すように、貼り合わ
せ基板５０の外周部が全周にわたって分離される。な
お、前記複数のノズルから選択的に流体を噴射すること
なく、例えば同時に上記３つのノズルから流体を噴射さ
せてもよい。
【００７６】さらに、第４段階の分離処理では、典型的
には、コントローラ１６０による制御の下、ノズル１２
０Ａから流体を噴射させて、貼り合わせ基板５０をその
分離層の全域で完全に分離する。
【００７７】なお、本発明において、流体としては、
水、エッチング液等の液体、空気、窒素、アルゴン等の
気体、あるいは液体と気体の混合流体などを用いること
ができる。
【００７８】次に上記の分離方法の適用例として基板の
製造方法を説明する。図１は、本発明の好適な実施の形
態に係るＳＯＩ構造等を有する基板の製造方法を説明す
る図である。
【００７９】まず、図１（ａ）に示す工程では、第１の
基板（seed wafer）１０を形成するための単結晶Ｓｉ基
板１１を用意して、その主表面上に分離層としての多孔
質Ｓｉ層１２を形成する。多孔質Ｓｉ層１２は、例え
ば、電解質溶液（化成液）中で単結晶Ｓｉ基板１１に陽
極化成処理を施すことによって形成することができる。
【００８０】ここで、電解質溶液としては、例えば、弗
化水素を含む溶液、弗化水素及びエタノールを含む溶
液、弗化水素及びイソプロピルアルコールを含む溶液等
が好適である。より具体的な例を挙げると、電解質溶液
としては、例えば、ＨＦ水溶液（ＨＦ濃度＝４９ｗｔ
％）とエタノールを体積比２：１で混合した混合液が好
適である。
【００８１】また、多孔質Ｓｉ層１２を互いに多孔度の
異なる２層以上の層からなる多層構造としてもよい。こ
こで、多層構造の多孔質Ｓｉ層１２は、表面側に第１の
多孔度を有する第１の多孔質Ｓｉ層、その下に、第１の
多孔度より大きい第２の多孔度を有する第２の多孔質Ｓ
ｉ層を含むことが好ましい。このような多層構造を採用
することにより、後の非多孔質層１３の形成工程におい
て、第１の多孔質Ｓｉ層上に、欠陥等の少ない非多孔質
層１３を形成することができると共に、後の分離工程に
おいて、所望の位置で貼り合わせ基板を分離することが
できる。ここで、第１の多孔度としては、１０％〜３０
％が好ましく、１５％〜２５％が更に好ましい。また、
第２の多孔度としては、３５％〜７０％が好ましく、４
０％〜６０％が更に好ましい。
【００８２】電解質溶液として上記の混合液（ＨＦ濃度
が４９ｗｔ％の弗化水素酸：エタノール＝２：１）を利
用する場合は、例えば、電流密度８ｍＡ／ｃｍ２、処理
時間５〜１１ｍｉｎの条件で第１層（表面側）を生成
し、次いで、電流密度２３〜３３ｍＡ／ｃｍ２、処理時
間８０ｓｅｃ〜２ｍｉｎの条件で第２層（内部側）を生
成することが好ましい。
【００８３】次いで、次の（１）〜（４）の少なくとも
１つの工程を実施することが好ましい。ここで、
（１）、（２）を順に実施することが好ましく、
（１）、（２）、（３）を順に実施すること、或いは、
（１）、（２）、（４）を順に実施することが更に好ま
しく、（１）、（２）、（３）、（４）を順に実施する
ことが最も好ましい。
【００８４】（１）多孔質Ｓｉ層の孔壁に保護膜を形成
する工程（プリ酸化工程） この工程では、多孔質Ｓｉ層１２の孔壁に酸化膜や窒化
膜等の保護膜を形成し、これにより、後の熱処理による
孔の粗大化を防止する。保護膜は、例えば、酸素雰囲気
中で熱処理（例えば、２００℃〜７００℃が好ましく、
３００℃〜５００℃が更に好ましい）を実施することに
より形成され得る。その後、多孔質Ｓｉ層１２の表面に
形成された酸化膜等を除去することが好ましい。これ
は、例えば、弗化水素を含む溶液に多孔質Ｓｉ層１２の
表面を晒すことによって実施され得る。
【００８５】（２）水素ベ−キング工程（プリベーキン
グ工程） この工程では、水素を含む還元性雰囲気中において８０
０℃〜１２００℃で、多孔質Ｓｉ層１２が形成された第
１の基板１に熱処理を実施する。この熱処理により、多
孔質Ｓｉ層１２の表面の孔をある程度封止することがで
きると共に、多孔質Ｓｉ層１２の表面に自然酸化膜が存
在する場合には、それを除去することができる。
【００８６】（３）微量原料供給工程（プリインジェク
ション工程） 多孔質Ｓｉ層１２上に非多孔質層１３を成長させる場合
は、成長の初期段階で非多孔質層１３の原料物質の供給
を微少量として、低速度で非多孔質膜１３を成長させる
ことが好ましい。このような成長方法により、多孔質Ｓ
ｉ層１２の表面の原子のマイグレーションが促進され、
多孔質Ｓｉ層１２の表面の孔を封止することができる。
具体的には、成長速度が２０ｎｍ／ｍｉｎ以下、好まし
くは１０ｎｍ／ｍｉｎ以下、より好ましくは２ｎｍ／ｍ
ｉｎ以下になるように原料の供給を制御する。
【００８７】（４）高温ベーキング工程（中間ベーキン
グ工程） 上記の水素ベーキング工程及び／又は微量原料供給工程
における処理温度よりも高い温度で、水素を含む還元性
雰囲気中で熱処理を実施することにより、多孔質Ｓｉ層
１２の更なる封止及び平坦化が実現することができる。
【００８８】次いで、図１（ｂ）に示す工程の第１段階
では、多孔質Ｓｉ層１２上に第１の非多孔質層１３を形
成する。第１の非多孔質層１３としては、単結晶Ｓｉ
層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、
ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、
ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ
層等が好適である。勿論、第1の非多孔質層１３として
は必要に応じて上記材料層を組み合せて用いることもで
きる。例えば、多孔質Ｓｉ層１２上に非多孔質単結晶Ｓ
ｉ層、その上にＳｉＧｅ層、更にその上に非多孔質単結
晶Ｓｉ層を形成してもよい。
【００８９】次いで、図１（ｂ）に示す工程の第２段階
では、第１の非多孔質層１３の上に第２の非多孔質層と
してＳｉＯ２層（絶縁層）１４を形成する。これにより
第１の基板１０が得られる。ＳｉＯ２層１４は、例え
ば、Ｏ２／Ｈ２雰囲気、１１００℃、１０〜３３ｍｉｎ
の条件で生成され得る。
【００９０】次いで、図１（ｃ）に示す工程では、第２
の基板（handle wafer）２０を準備し、第１の基板１０
と第２の基板２０とを、第２の基板２０と絶縁層１４と
が面するように室温で密着させて貼り合わせ基板３０を
作成する。
【００９１】なお、絶縁層１４は、上記のように単結晶
Ｓｉ層１３側に形成しても良いし、第２の基板２０上に
形成しても良く、両者に形成しても良く、結果として、
第１の基板と第２の基板を密着させた際に、図１（ｃ）
に示す状態になれば良い。しかしながら、上記のよう
に、絶縁層１４を活性層となる第１の非多孔質層（例え
ば、単結晶Ｓｉ層）１３側に形成することにより、第１
の基板１０と第２の基板２０との貼り合せの界面を活性
層から遠ざけることができるため、より高品位のＳＯＩ
基板等の半導体基板を得ることができる。
【００９２】基板１０、２０が完全に密着した後、両者
の結合を強固にする処理を実施することが好ましい。こ
の処理の一例としては、例えば、１）Ｎ２雰囲気、１１
００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ２
／Ｈ２雰囲気、１１００℃、５０〜１００ｍｉｎの条件
で熱処理（酸化処理）を実施する処理が好適である。こ
の処理に加えて、或いは、この処理に代えて、陽極接合
処理及び／又は加圧処理を実施してもよい。
【００９３】第２の基板２０としては、Ｓｉ基板、Ｓｉ
基板上にＳｉＯ２層を形成した基板、石英等の光透過性
の基板、サファイヤ等が好適である。しかし、第２の基
板２０は、貼り合わせに供される面が十分に平坦であれ
ば十分であり、他の種類の基板であってもよい。
【００９４】次いで、図１（ｄ）に示す工程では、上記
の分離方法を適用して貼り合わせ基板３０を機械的強度
が脆弱な多孔質層１２の部分で分離する。
【００９５】図１（ｅ）に示す工程では、分離後の第１
の基板１０’の単結晶Ｓｉ基板１１上の多孔質層１２ｂ
をエッチング等により選択的に除去する。このようにし
て得られる単結晶Ｓｉ基板１１は、再び第１の基板１０
を形成するための基板、又は第２の基板２０として利用
され得る。
【００９６】貼り合わせ基板としては、次のような方法
により作成されたものを採用してもよい。まず、ミラー
ウェハやエピタキシャルウェハ等の単結晶Ｓｉ基板に代
表される半導体を準備する。ここで、必要に応じて、該
基板の表面に熱酸化シリコン等の絶縁膜を形成する。次
いで、ラインビームによるイオン打ち込み法、プラズマ
イマージョン法等により、正あるいは負の水素イオン、
希ガスイオン等のイオンを該基板に注入し、表面から所
定の深さに、分離層として、比較的高濃度のイオン注入
層を形成する。このようにして第１の基板を得る。
【００９７】次いで、上記と同様の方法により作成され
た第２の基板を前述の貼り合わせ方法に従って第１の基
板と貼り合せる。これにより、移設すべき層（移設層）
を内部に有する貼り合わせ基板が得られる。
【００９８】このイオン注入層は、ひずみが生じたり、
欠陥が生じたり、或いは、注入イオンによる微小気泡が
生じて多孔質体となっていたりする。このようなイオン
注入層は、機械的強度が相対的に弱いため、分離層とし
て機能する。なお、貼り合わせ部材の分離が完全に進行
してしまわない程度に当該貼り合わせ基板を熱処理した
後、上記のような流体による分離を行ってもよい。この
場合、熱処理により貼り合わせ界面における貼り合わせ
力を高めることができる。
【００９９】ここで、分離層が貼り合わせ基板の外周に
露出していなくても、貼り合わせ基板に流体を噴きつけ
ることで分離層に引っ張り力が働くので、張り合わせ基
板は分離層を境にして分離される。
【０１００】本発明の好適な実施の形態に係る分離装置
は、上記のように、例えば陽極化成により形成された多
孔質層やイオン注入により形成されたイオン注入層のよ
うな分離層を有する貼り合わせ基板（分離対象部材の一
例）を該分離層の部分で２枚の基板に分離するために有
用である。なお、図１（ｄ）では、分離が分離層内部で
起こるように描かれているが、１２と１３の界面、及び
／又は、１１と１２の界面で分離されることもある。勿
論、分離層の層構成等を制御することにより、ほぼ１２
と１３の界面で分割されるようにすることも好ましい。
第２の基板上に移設された層１３の表面を、必要に応じ
て研磨及び／又は水素を含む雰囲気中での熱処理（水素
アニール）により表面平坦化処理することも好ましいも
のである。
【０１０１】［半導体装置の例］次いで、上記の基板の
製造方法（図１参照）により製造され得る半導体基板を
利用した半導体装置及びその製造方法について図１２を
参照しながら説明する。
【０１０２】図１２は、本発明の好適な実施の形態に係
る基板の製造方法を適用して製造され得る半導体基板を
利用した半導体装置の製造方法を示す図である。
【０１０３】まず、非多孔質層１３として半導体層、非
多孔質層１４として絶縁層を有するＳＯＩ基板を上記の
基板の製造方法を適用して製造する。そして、埋め込み
絶縁膜１４上の非多孔質半導体層（ＳＯＩ層）１３を島
状にパタニングする方法、又は、ＬＯＣＯＳと呼ばれる
酸化法等により、トランジスタを形成すべき活性領域１
３’及び素子分離領域５４を形成する（図１２（ａ）参
照）。
【０１０４】次いで、ＳＯＩ層の表面にゲート絶縁膜５
６を形成する（図１２（ａ）参照）。ゲート絶縁膜５６
の材料としては、例えば、酸化シリコン、窒化シリコ
ン、酸化窒化シリコン、酸化アルミニウム、酸化タンタ
ル、酸化ハフニウム、酸化チタン、酸化スカンジウム、
酸化イットリウム、酸化ガドリニウム、酸化ランタン、
酸化ジルコニウム、及びこれらの混合物ガラス等が好適
である。ゲート酸化膜５６は、例えば、ＳＯＩ層の表面
を酸化させたり、ＣＶＤ法又はＰＶＤ法によりＳＯＩ層
の表面に該当する物質を堆積させたりすることにより形
成され得る。
【０１０５】次いで、ゲート絶縁膜５６上にゲート電極
５５を形成する（図１２（ａ）参照）。ゲート電極５５
は、例えば、Ｐ型又はＮ型不純物がドープされた多結晶
シリコンや、タングステン、モリブデン、チタン、タン
タル、アルミニウム、銅などの金属又はこれらの少なく
とも１種を含む合金や、モリブデンシリサイド、タング
ステンシリサイド、コバルトシリサイドなどの金属珪化
物や、チタンナイトライド、タングステンナイトライ
ド、タンタルナイトライドなどの金属窒化物などで構成
され得る。ゲート絶縁膜５６は、例えばポリサイドゲー
トのように、互いに異なる材料からなる複数の層を積層
して形成されてもよい。ゲート電極５５は、例えば、サ
リサイド（セルフアラインシリサイド）と呼ばれる方法
で形成されてもよいし、ダマシンゲートプロセスと呼ば
れる方法で形成してもよいし、他の方法で形成してもよ
い。以上の工程により図１２（ａ）に示す構造体が得ら
れる。
【０１０６】次いで、燐、砒素、アンチモンなどのＮ型
不純物又はボロンなどのＰ型不純物を活性領域１３’に
導入することにより、比較的低濃度のソース、ドレイン
領域５８を形成する（図１２（ｂ）参照）。不純物は、
例えば、イオン打ち込み及び熱処理などにより導入する
ことができる。
【０１０７】次いで、ゲート電極５５を覆うようにして
絶縁膜を形成した後に、これをエッチバックすることに
より、ゲート電極５９の側部にサイドウォール５９を形
成する。
【０１０８】次いで、再び上記と同一の導電型の不純物
を活性領域１３’に導入し、比較的高濃度のソース、ド
レイン領域５７を形成する。以上の工程により図１２
（ｂ）に示す構造体が得られる。
【０１０９】次いで、ゲート電極５５の上面並びにソー
ス及びドレイン領域５７の上面に金属珪化物層６０を形
成する。金属珪化物層６０の材料としては、例えば、ニ
ッケルシリサイド、チタンシリサイド、コバルトシリサ
イド、モリブデンシリサイド、タングステンシリサイド
などが好適である。これらの珪化物は、ゲート電極５５
の上面並びにソース及びドレイン領域５７の上面を覆う
ように金属を堆積させて、その後、熱処理を施すことに
よって、該金属とその下部のシリコンとを反応させた後
に、該金属のうち未反応部分を硫酸などのエッチャント
で除去することによって形成することができる。ここ
で、必要に応じて、珪化物層の表面を窒化させてもよ
い。以上の工程により図１２（ｃ）に示す構造体が得ら
れる。
【０１１０】次いで、シリサイド化したゲート電極の上
面並びにソース及びドレイン領域の上面を覆うように絶
縁膜６１を形成する（図１２（ｄ）参照）。絶縁膜６１
の材料としては、燐及び／又はボロンを含む酸化シリコ
ンなどが好適である。
【０１１１】次いで、必要に応じて、ＣＭＰ法により絶
縁膜６１にコンタクトホールを形成する。ＫｒＦエキシ
マレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレー
ザ、電子ビーム、Ｘ線等を利用したフォトリソグラフィ
ー技術を適用すると、一辺が０．２５ミクロン未満の矩
形のコンタクトホール、又は、直径が０．２５ミクロン
未満の円形のコンタクトホールを形成することができ
る。
【０１１２】次いで、コンタクトホール内に導電体を充
填する。導電体の充填方法としては、バリアメタル６２
となる高融点金属やその窒化物の膜をコンタクトホール
の内壁に形成した後に、タングステン合金、アルミニウ
ム、アルミニウム合金、銅、銅合金などの導電体６３
を、ＣＶＤ法、ＰＶＤ法、めっき法などを利用して堆積
させる方法が好適である。ここで、絶縁膜６１の上面よ
りも高く堆積した導電体をエッチバック法やＣＭＰ法に
より除去してもよい。また、導電体の充填に先立って、
コンタクトホールの底部に露出したソース及びドレイン
領域の珪化物層の表面を窒化させてもよい。以上の工程
によりＳＯＩ層にＦＥＴ等のトランジスタを作り込むこ
とができ、図１２（ｄ）に示す構造のトランジスタを有
する半導体装置が得られる。
【０１１３】ここで、ゲート電極に電圧を印加してゲー
ト絶縁膜下に広がる空乏層が埋め込み絶縁膜１４の上面
に届くように活性層（ＳＯＩ層）１０’の厚さ及び不純
物濃度を定めると、形成されたトランジスタは、完全空
乏型トランジスタとして動作する。また、空乏層が埋め
込み酸化膜１４の上面に届かないように活性層（ＳＯＩ
層）１０’の厚さ及び不純物濃度を定めると、形成され
たトランジスタは、部分空乏型トランジスタとして動作
する。
【０１１４】
【発明の効果】本発明によれば、例えば、貼り合わせ基
板等の、分離層を有する部材の分離において、例えば、
該部材のゆがみや、該部材を保持する際の精度の不足等
に関らず、該部材が適正に分離されることを保証するこ
とができる。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係るＳＯＩ構造等
を有する基板の製造方法を説明する図である。
【図２】本発明の好適な実施の形態に係る分離装置の構
成を示す図である。
【図３】第１段階の分離処理を示す図である。
【図４】第２段階の分離処理を示す図である。
【図５】第３段階の分離処理を示す図である。
【図６】第２段階の分離処理の後の貼り合わせ基板の分
離の進捗を示す図である。
【図７】第３段階の分離処理の後の貼り合わせ基板５０
の分離の進捗を示す図である。
【図８】予め設定されたプログラムに従って基板保持部
（貼り合わせ基板）の位置を変更しながら貼り合わせ基
板を分離する様子を示す図である。
【図９】ノズルの仰角及び位置を調整する機構を備えた
位置調整機構の一例を示す図である。
【図１０】ノズル及び貼り合わせ基板（外周部）を拡大
して示した図である。
【図１１】図２に示す分離装置の変形例を示す図であ
る。
【図１２】本発明の好適な実施の形態に係る基板の製造
方法を適用して製造され得る半導体基板を利用した半導
体装置の製造方法を示す図である。
【図１３】ゆがみの大きな貼り合わせ基板を多孔質層の
部分で２枚の基板に分離する様子を示す図である。
【符号の説明】
１０ 第１の基板 １１ 単結晶Ｓｉ基板 １２ 多孔質Ｓｉ層 １３ 第１の非多孔質層 １４ 第２の非多孔質層 ２０ 第２の基板 ５０ 貼り合わせ基板 １４０ 位置調整機構
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江田 光治 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 藤本 亮 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5F032 AA06 AA13 CA09 CA17 DA41 DA53 DA60 DA71 DA74 5F110 AA30 CC02 DD05 DD13 EE01 EE02 EE03 EE04 EE05 EE09 EE32 FF01 FF02 FF03 FF04 FF22 FF29 GG02 GG12 HJ01 HJ13 HK05 HL02 HL04 HL21 HL24 HM15 NN02 NN25 NN26 NN62 QQ17 QQ19

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 内部に分離層を有する部材を噴流により
    分離する分離方法であって、 前記部材の分離処理の途中で、前記噴流の軌道と前記部
    材との位置関係を、前記分離処理の開始前に予め設定さ
    れたプログラムに従って変更する制御工程を有すること
    を特徴とする分離方法。
  2. 【請求項２】 前記制御工程では、前記プログラムに従
    って、前記噴流の軌道と前記部材との位置関係を段階的
    に変更することを特徴とする請求項１に記載の分離方
    法。
  3. 【請求項３】 前記プログラムは、複数の部材の分離に
    適用するために予め設定された単一のプログラムである
    ことを特徴とする請求項１又は請求項２に記載の分離方
    法。
  4. 【請求項４】 前記制御工程では、前記分離処理の途中
    で、前記部材の分離層に直交する方向に、前記噴流の軌
    道又は前記部材の位置を変更することを特徴とする請求
    項１乃至請求項３のいずれか１項に記載の分離方法。
  5. 【請求項５】 前記制御工程では、前記分離処理の途中
    で前記噴流の方向を変更することを特徴とする請求項１
    乃至請求項３のいずれか１項に記載の分離方法。
  6. 【請求項６】 前記制御工程では、複数の噴射部のうち
    前記部材に対して流体を打ち込む噴射部を切り替えるこ
    とにより、前記分離処理の途中で前記噴流の軌道と前記
    部材との位置関係を変更することを特徴とする請求項１
    乃至請求項３のいずれか１項に記載の分離方法。
  7. 【請求項７】 前記部材は、前記分離層の外側に凹部を
    有し、且つ、所定範囲内のゆがみを有し、 前記制御工程では、前記分離処理が終了するまでに実質
    的に前記凹部の全周に対して前記噴流が当たるように、
    前記分離処理の途中で前記噴流の軌道と前記部材との位
    置関係を変更することを特徴とする請求項１乃至請求項
    ６のいずれか１項に記載の分離方法。
  8. 【請求項８】 前記部材は、前記分離層の外側に凹部を
    有し、且つ、所定範囲内のゆがみを有し、 前記制御工程では、実質的に前記凹部の全周に対して前
    記噴流が当たるまで、前記噴流の軌道と前記部材との位
    置関係の変更を繰り返すことを特徴とする請求項１乃至
    請求項６のいずれか１項に記載の分離方法。
  9. 【請求項９】 前記制御工程は、実質的に前記凹部の全
    周に対して前記噴流が当たった後に、前記噴流の軌道と
    前記部材との位置関係を固定する工程を有することを特
    徴とする請求項８に記載の分離方法。
  10. 【請求項１０】 前記分離処理中に前記分離層に直交す
    る軸を中心として前記部材を回転させることを特徴とす
    る請求項１乃至請求項９のいずれか１項に記載の分離方
    法。
  11. 【請求項１１】 前記部材は、分離層上に半導体層を有
    するシード基板と、ハンドル基板とを、絶縁層を介在さ
    せて貼り合わせて得られる貼り合わせ基板であることを
    特徴とする請求項１乃至請求項１０のいずれか１項に記
    載の分離方法。
  12. 【請求項１２】 前記噴流は、噴射部から液体又は気体
    を噴射させて得られることを特徴とする請求項１乃至請
    求項１１に記載の分離方法。
  13. 【請求項１３】 内部に分離層を有する部材を噴流によ
    り分離する分離装置であって、 部材を保持する保持部と、 噴流を形成する噴射ノズルと、 前記保持部によって保持された部材の分離処理の途中
    で、前記噴流の軌道と前記部材との位置関係を予め設定
    されたプログラムに従って変更する制御部と、 を備えることを特徴とする分離装置。
  14. 【請求項１４】 前記制御部は、前記プログラムに従っ
    て、前記噴流の軌道と前記部材との位置関係を段階的に
    変更することを特徴とする請求項１３に記載の分離装
    置。
  15. 【請求項１５】 前記プログラムは、複数の部材の分離
    に適用するために予め設定された単一のプログラムであ
    ることを特徴とする請求項１３又は請求項１４に記載の
    分離装置。
  16. 【請求項１６】 前記制御部は、前記分離処理の途中
    で、前記部材の分離層に直交する方向に、前記噴流の軌
    道又は前記部材の位置を変更することを特徴とする請求
    項１３乃至請求項１５のいずれか１項に記載の分離装
    置。
  17. 【請求項１７】 前記制御部は、前記分離処理の途中で
    前記噴流の方向を変更することを特徴とする請求項１３
    乃至請求項１５のいずれか１項に記載の分離装置。
  18. 【請求項１８】 前記制御部は、複数の噴射部のうち前
    記部材に対して流体を打ち込む噴射部を切り替えること
    により、前記分離処理の途中で前記噴流の軌道と前記部
    材との位置関係を変更することを特徴とする請求項１３
    乃至請求項１５のいずれか１項に記載の分離装置。
  19. 【請求項１９】 前記部材は、前記分離層の外側に凹部
    を有し、且つ、所定範囲内のゆがみを有し、 前記制御部は、前記分離処理が終了するまでに実質的に
    前記凹部の全周に対して前記噴流が当たるように、前記
    分離処理の途中で前記噴流の軌道と前記部材との位置関
    係を変更することを特徴とする請求項１３乃至請求項１
    ８のいずれか１項に記載の分離装置。
  20. 【請求項２０】 前記部材は、前記分離層の外側に凹部
    を有し、且つ、所定範囲内のゆがみを有し、 前記制御部は、実質的に前記凹部の全周に対して前記噴
    流が当たるまで、前記噴流の軌道と前記部材との位置関
    係の変更を繰り返すことを特徴とする請求項１３乃至請
    求項１９のいずれか１項に記載の分離装置。
  21. 【請求項２１】 前記制御部は、実質的に前記凹部の全
    周に対して前記噴流が当たった後に、前記噴流の軌道と
    前記部材との位置関係を固定することを特徴とする請求
    項２０に記載の分離装置。
  22. 【請求項２２】 前記分離処理中に前記分離層に直交す
    る軸を中心として前記部材を回転させる回転機構を更に
    備えることを特徴とする請求項１３乃至請求項２１のい
    ずれか１項に記載の分離装置。
  23. 【請求項２３】 前記部材は、分離層上に半導体層を有
    するシード基板と、ハンドル基板とを、絶縁層を介在さ
    せて貼り合わせて得られる貼り合わせ基板であることを
    特徴とする請求項１３乃至請求項２２のいずれか１項に
    記載の分離装置。
  24. 【請求項２４】 前記噴流は、噴射部から液体又は気体
    を噴射させて得られることを特徴とする請求項１３乃至
    請求項２３に記載の分離装置。
  25. 【請求項２５】 半導体基板の製造方法であって、 内部に分離層を有し、その上に移設層を有する第１の基
    板の表面と、第２の基板とを貼り合わせて、分離対象の
    部材としての貼り合わせ基板を作成する工程と、 請求項１乃至請求項１２のいずれか１項に記載の分離方
    法を適用して前記貼り合わせ基板を分離層の部分で分離
    する工程と、 を含むことを特徴とする半導体基板の製造方法。
  26. 【請求項２６】 半導体装置の製造方法であって、 請求項２５に記載の製造方法を適用して製造されたＳＯ
    Ｉ基板を準備する工程と、 前記ＳＯＩ基板のＳＯＩ層を素子分離して、素子分離さ
    れたＳＯＩ層にトランジスタを作り込む工程と、 を含むことを特徴とする半導体装置の製造方法。
  27. 【請求項２７】 前記トランジスタは、部分空乏型のＦ
    ＥＴであることを特徴とする請求項２６に記載の半導体
    装置の製造方法。
  28. 【請求項２８】 前記トランジスタは、完全空乏型のＦ
    ＥＴであることを特徴とする請求項２６に記載の半導体
    装置の製造方法。
  29. 【請求項２９】 内部に分離層を有する部材を噴流によ
    り分離する分離方法であって、分離処理の開始前に予め
    定められ、且つ前記部材の厚さ方向に対する位置が互い
    に異なる第1の噴流の軌道と、第2の噴流の軌道とを含み
    分離が行われることを特徴とする分離方法。
JP2001199344A 2001-06-29 2001-06-29 部材の分離方法及び分離装置 Withdrawn JP2003017667A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001199344A JP2003017667A (ja) 2001-06-29 2001-06-29 部材の分離方法及び分離装置
TW091113676A TW569299B (en) 2001-06-29 2002-06-21 Method and apparatus for separating member
US10/178,746 US6825099B2 (en) 2001-06-29 2002-06-25 Method and apparatus for separating member
EP02014354A EP1271622A2 (en) 2001-06-29 2002-06-27 Method and apparatus for separating member
KR10-2002-0037374A KR100483909B1 (ko) 2001-06-29 2002-06-29 부재의 분리방법 및 분리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001199344A JP2003017667A (ja) 2001-06-29 2001-06-29 部材の分離方法及び分離装置

Publications (1)

Publication Number Publication Date
JP2003017667A true JP2003017667A (ja) 2003-01-17

Family

ID=19036646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001199344A Withdrawn JP2003017667A (ja) 2001-06-29 2001-06-29 部材の分離方法及び分離装置

Country Status (5)

Country Link
US (1) US6825099B2 (ja)
EP (1) EP1271622A2 (ja)
JP (1) JP2003017667A (ja)
KR (1) KR100483909B1 (ja)
TW (1) TW569299B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123875A (ja) * 2005-10-26 2007-05-17 Internatl Business Mach Corp <Ibm> 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
WO2008072543A1 (ja) * 2006-12-15 2008-06-19 Tokyo Electron Limited 貼り合せ基板の分離方法、貼り合せ基板の分離装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP6070968B2 (ja) * 2013-07-01 2017-02-01 旭硝子株式会社 剥離起点作成装置及び方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
JP2015111603A (ja) * 2012-03-22 2015-06-18 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
US8916451B2 (en) * 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
CN103280423A (zh) * 2013-05-29 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺及系统
DE102015101897A1 (de) * 2015-02-10 2016-08-11 Ev Group E. Thallner Gmbh Vorrichtung und Verfahren zum zumindest teilweisen Lösen einer Verbindungsschicht eines temporär verbondeten Substratstapels
US10348943B2 (en) * 2016-07-25 2019-07-09 Apple Inc. Electronic device structures with oleophobic coatings
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11034057B2 (en) * 2019-08-15 2021-06-15 Canon Kabushiki Kaisha Planarization process, apparatus and method of manufacturing an article

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1661672A (en) 1927-09-03 1928-03-06 Edgar H Morrison Apparatus for hydraulic drilling
DE2348431A1 (de) 1972-10-03 1974-04-25 Atlas Copco Ab Verfahren zum schneiden splitternder materialien, insbesondere gesteine und mineralien, sowie vorrichtungen zur durchfuehrung des verfahrens
US3924698A (en) 1974-04-08 1975-12-09 Gulf Research Development Co Drill bit and method of drilling
US4119160A (en) 1977-01-31 1978-10-10 The Curators Of The University Of Missouri Method and apparatus for water jet drilling of rock
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
ATE259098T1 (de) * 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
DE4440631C2 (de) 1994-11-14 1998-07-09 Trumpf Gmbh & Co Verfahren und Bearbeitungsmaschine zum Strahlschneiden von Werkstücken mittels wenigstens zweier Schneidstrahlen
US6372608B1 (en) * 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
CA2233127C (en) * 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JPH11195563A (ja) * 1997-12-26 1999-07-21 Canon Inc 試料の分離装置及びその方法並びに基板の製造方法
JP4323577B2 (ja) * 1997-12-26 2009-09-02 キヤノン株式会社 分離方法および半導体基板の製造方法
JP2000068172A (ja) * 1998-08-26 2000-03-03 Canon Inc 試料の分離装置及び分離方法
EP1107295A3 (en) 1999-12-08 2005-04-13 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US6629692B2 (en) 2000-02-25 2003-10-07 Nexpress Solutions Llc Device for separating an uppermost sheet from a supply stack by means of air blowers
JP2002353423A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
JP2003017668A (ja) 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123875A (ja) * 2005-10-26 2007-05-17 Internatl Business Mach Corp <Ibm> 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
WO2008072543A1 (ja) * 2006-12-15 2008-06-19 Tokyo Electron Limited 貼り合せ基板の分離方法、貼り合せ基板の分離装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2008153337A (ja) * 2006-12-15 2008-07-03 Tokyo Electron Ltd 貼り合せ基板の分離方法、貼り合せ基板の分離装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP6070968B2 (ja) * 2013-07-01 2017-02-01 旭硝子株式会社 剥離起点作成装置及び方法

Also Published As

Publication number Publication date
EP1271622A2 (en) 2003-01-02
KR20030003112A (ko) 2003-01-09
US20030003687A1 (en) 2003-01-02
KR100483909B1 (ko) 2005-04-18
TW569299B (en) 2004-01-01
US6825099B2 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
JP2003017667A (ja) 部材の分離方法及び分離装置
US6867110B2 (en) Separating apparatus and processing method for plate member
JP4365920B2 (ja) 分離方法及び半導体基板の製造方法
JP2003017668A (ja) 部材の分離方法及び分離装置
US6833312B2 (en) Plate member separating apparatus and method
EP0938129A1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP2002075917A (ja) 試料の分離装置及び分離方法
JPH11195569A (ja) 物体の分離装置及びその方法並びに半導体基体の製造方法
JP2002075915A (ja) 試料の分離装置及び分離方法
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2003017669A (ja) 部材の分離方法及び分離装置
JP2002016239A (ja) 基板の処理方法及び製造方法
JP2002075916A (ja) 試料の分離装置及び分離方法
JP2001177080A (ja) 複合部材の分離方法および貼り合わせ部材の製造方法
JPH11195570A (ja) 物体の分離装置及びその方法並びに半導体基体の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902