[go: up one dir, main page]

KR100897490B1 - 반도체 발광 소자 및 반도체 발광 소자의 제조 방법 - Google Patents

반도체 발광 소자 및 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR100897490B1
KR100897490B1 KR1020037000656A KR20037000656A KR100897490B1 KR 100897490 B1 KR100897490 B1 KR 100897490B1 KR 1020037000656 A KR1020037000656 A KR 1020037000656A KR 20037000656 A KR20037000656 A KR 20037000656A KR 100897490 B1 KR100897490 B1 KR 100897490B1
Authority
KR
South Korea
Prior art keywords
layer
growth
crystal
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020037000656A
Other languages
English (en)
Other versions
KR20030017636A (ko
Inventor
오쿠야마히로유키
도이마사토
비와고시
오오하타도요하루
기쿠타니도모유키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030017636A publication Critical patent/KR20030017636A/ko
Application granted granted Critical
Publication of KR100897490B1 publication Critical patent/KR100897490B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02409—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02411—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

기판측으로부터의 관통 전위 등을 억제하면서, 또한 공정의 증가도 없고 양호한 결정성을 갖고 제조 가능하며 동시에, 칩 구조의 미세화도 가능하게 하는 반도체 발광 소자를 제공한다. 기판 상에 상기 기판의 주면에 대하여 경사진 경사 결정면(예를 들면, S면)을 갖는 결정층을 형성하고, 경사 결정면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 결정층에 형성한다. 이 때, 경사 결정면에 평행한 면 내로 연장하는 반사면을 형성하여도 좋다. 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층은 결정성이 양호하고, 또한 경사져 있기 때문에, 관통 전위를 방지하여 소자의 미세화나 소자 사이를 분리하는 것도 용이하다.
Figure R1020037000656
반도체 발광 소자, 기판, 경사 결정면, 도전형층, 활성층

Description

반도체 발광 소자 및 반도체 발광 소자의 제조 방법{Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device}
본 발명은 제 1 도전형층, 활성층, 제 2 도전형층을 적층시킨 더블 헤테로 구조를 갖는 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 특히, 질화물 반도체로 이루어지는 결정층을 이용하여 발광 영역을 구성하는 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
반도체 발광 소자로서, 지금까지 사파이어 기판 상에 전체면에 저온 버퍼층, Si를 도프한(dope) GaN으로 이루어지는 n측 콘택트층을 형성하고, 그 위에 Si를 도프한 GaN으로 이루어지는 n측 클래드층, Si를 도프한 InGaN으로 이루어지는 활성층, Mg를 도프한 AlGaN으로 이루어지는 p측 클래드층과, Mg를 도프한 GaN으로 이루어지는 p측 콘택트층 등을 적층한 소자가 알려져 있다. 이러한 구조를 갖고 시판되고 있는 제품으로서, 450nm에서 530nm을 포함하는 청색, 녹색 LED(Light Emitting Diode)가 양산되고 있다.
또한, 질화갈륨을 성장시키고자 하는 경우, 사파이어 기판이 사용되는 경우가 많이 행해지고 있다. 사파이어 기판으로부터 질화갈륨을 결정 성장시키는 경 우, 통상적으로는 C면을 주면으로 하는 사파이어 기판이 사용되고, 주면 상에 형성되는 질화갈륨층의 표면도 C면을 갖고, 필연적으로 기판 주면과 평행한 면에 형성되는 활성층이나 그것을 끼우는 클래드층도 C면에 평행한 면에 연장된다. 이와 같이 기판 주면을 기준으로 각 결정층을 적층한 구조의 반도체 발광 소자에서는 기판 주면의 평활성을 살려 전극 형성 등에 필요한 평활성이 얻어지고 있다.
그런데, 사파이어 기판과 성장시키는 질화갈륨 사이의 격자 부정합으로 인해, 결정 내에 고밀도의 전위가 내재하는 경우가 있다. 이 때문에 기판 상에 저온 버퍼층을 형성하는 기술은 성장시키는 결정에서 발생하는 결함을 억제하기 위한 하나의 수단이고, 또한, 결정 결함을 저감시킬 목적으로 일본 특개평10-312971호 공보에서는 가로 방향으로의 선택 결정 성장(ELO: epitaxial lateral overgrowth)을 결합시키고 있다.
또한, 일본 특개평10-321910호 공보는 기판 주면 상에 수직인 (10-10) 또는 (1-100)m면으로 이루어지는 측면을 갖는 육각 기둥형 구조가 형성되고, 그 육각 기둥형 구조 부분에 기판 주면에 대하여 수직으로 연장되는 발광 영역이 형성된 반도체 발광 소자를 개시한다. 기판 주면 상에 수직으로 연장되는 활성층 등을 형성함으로써, 기판과의 격자 부정합에 의한 결함이나 전위를 억제할 수 있고, 열팽창 계수의 차이에 의한 왜곡의 악영향도 적게 할 수 있다.
또한, 일본 특개평8-255929호 공보는 기판 상에 질화갈륨계 화합물 반도체로 이루어지는 한쪽의 도전형층을 성막하고, 그 한쪽의 도전형층의 일부를 마스크로 덮고, 덮여 있지 않는 부분에 선택 성장에 의해서 다른 쪽의 도전형층을 포함하는 질화갈륨계 화합물 반도체층을 형성한 후 p 전극 및 n 전극을 형성하는 제조 방법을 개시한다.
그런데, 일본 특개평10-321910호 공보에 기재되는 바와 같이 기판 주면 상에 수직으로 연장되는 육각 기둥형 구조를 형성하는 기술로서는 HVPE(Hydride Vapor Phase Epitaxy)로 성막한 후, (10-10) 또는 (1-101)m면으로 이루어지는 측면이 얻어지도록 드라이 에칭을 실시하고 있다. 그런데, 드라이 에칭을 실시하는 경우에는 일반적으로 결정면에 대한 손상을 피할 수 없고, 따라서 기판측으로부터의 관통 전위 등을 억제하면서도 반대로 드라이 에칭에 의해 결정의 특성이 열화된다. 또한, 드라이 에칭을 실시하는 경우에는 그 분만큼 공정도 증가되어 버린다.
사파이어 기판의 C+면 상에 선택 성장시킨 경우에는 (1-101)면, 즉 S면으로 둘러싸인 선단이 뾰족한 형상의 결정층이 형성되지만(예를 들면, 일본 특허 제2830814호의 명세서 단락 0009 참조), 전극 형성에 필요한 평탄면이 얻어지지 않게 되고, 적극적으로 전자 장치나 발광 장치로서 이용되고 있는 예는 없으며, 더욱이 선택 성장으로부터 결정 구조의 하지층으로서 이용되고 있는 것에 불과하다.
또한, 기판 주면에 평행한 면을 형성하는 소자는 결정성을 양호하게 유지하기 위해서 평탄한 면의 작성이 중요하게 되고, 결과로서 전극 등의 평면적으로 넓어진 소자 구조를 갖는 경향이 있다. 따라서 각 소자의 사이를 분리하는 경우에는 예를 들면 칩을 다이서 등을 사용하여 절단하지 않으면 안 되기 때문에, 막대한 노동력이 드는 동시에 평면적으로 넓어진 전극 등을 피하면서 미소하게 절단하는 것은 극단적으로 어렵게 되고 있다. 또한, 사파이어 기판 및 GaN 등의 질화물은 경 도가 높아 절단하기 어렵기 때문에, 다이싱 시에 적어도 20㎛ 정도의 절단할 부분이 필요하게 되어, 미소한 칩의 절단이 더욱 곤란하게 된다. 또한, 기판 주면을 C+면으로서, 기판 주면에 평행한 면에 질화물 갈륨계의 활성층을 형성하는 발광 소자에 있어서는 C+면에서는 질소원자에 대한 본드의 수가 Ga로부터 1개밖에 나와 있지 않기 때문에, C+면의 결정면으로부터 질소 원자는 해리되기 쉽고, 실효적인 V/III 비를 크게 할 수 없기 때문에, 발광 소자를 구성하기 위한 결정질이 고성능화를 도모하기 위해서는 충분하지 않다는 문제가 발생하고 있다.
일본 특개평8-255929호 공보에 기재된 기술에서는 선택 성장을 사용함으로써 반응성 이온 에칭 등의 에칭을 사용하지 않아도 좋다는 이점이 있지만, n 전극을 형성하기 위해서, 마스크층을 제거하고 있어, 전극 근방에서의 단차가 확대되어 버려 정밀도 높게 전극을 형성하는 것이 어렵다는 문제가 생긴다. 또한, 일본 특개평8-255929호 공보에 개시되는 발광 소자처럼, 기판의 주면에 평행한 활성층을 형성하는 경우에는 그 끝부가 공기 중에 노출됨으로써 활성층이 산화되어 버리는 경우가 있고, 활성층이 열화되는 문제도 생긴다.
한편, 예를 들면 프로젝션형 디스플레이 광원 용도 등 대형 디스플레이용 광원으로서, LED 소자를 응용하는 것이 생각되고 있고, LED 소자의 고휘도화, 고신뢰성, 및 저가격화를 도모하는 것은 중요한 개발 항목으로 되어 있다. LED 소자의 고휘도화에 지배적인 인자는 활성층의 결정성 등에 의존한 내부 양자 효율과, 광으로 변환되고 나서 소자 외부로 발광하는 비율인 광 추출 효율의 2개이다.
여기서, 발광 다이오드의 전형적인 발광 영역의 주요부 구조를 도 1에 도시 한다. 예를 들면 InGaN 등에 의해 형성된 활성층(400)을 끼워 제 1 도전층(401)과 제 2 도전층(402)이 적층하도록 형성되고, 제 2 도전층(402)의 활성층(400)과 반대측에는 전극으로서도 기능하는 반사막(403)이 형성되고, 반사막(403)과 제 2 도전층(402)의 계면이 반사면(404)으로 되어 있다. 활성층(400)에서 발생한 광의 일부는 직접 제 1 도전층(401)의 광 추출창(405)으로부터 사출되지만, 제 2 도전층(402)측으로 나온 광의 일부는 반사면(404)에서 반사하고, 제 1 도전층(401)의 광 추출창(405)측으로 향한다.
그런데, 상술한 바와 같은 통상의 발광 다이오드의 구조에서는 활성층(400)이 효율 높게 발광하였다고 해도, 소자와 외부, 소자와 투명 기판, 또는 투명 기판과 외부의 계면에서 광이 전반사함으로써 광이 밖으로 추출할 수 없다는 문제가 생긴다. 즉, 계면을 형성하는 2개의 재료층의 굴절율에 의존하여, 그 계면에서의 임계각이 결정되고, 임계각보다도 작은 각도로 계면에 입사한 광은 상기 계면에서 전반사되어 버린다. 면 발광하는 발광 다이오드에 있어서, 상술한 도 1과 같이 반사면(404)이 광 추출창(405)과 평행한 면끼리의 구성을 취하는 경우에는 임계각보다 작은 입사각으로 전반사한 광은 반사면(404)이 광 추출창(405)의 사이에서 전반사를 계속하게 되어, 유효한 출력으로서 추출할 수 없다.
광 추출 효율을 개선하기 위해서, 소자에 광로를 변환할 수 있는 볼록부 또는 경사면을 형성하여 반사면으로 하고, 광을 효율이 좋게 외부로 추출하는 것도 생각된다. 단, 청색 또는 녹색 LED의 재료로서 사용되고 있는 GaN계 반도체의 가공은 매우 곤란하고, 고도의 형상을 미세한 영역에 형성할 수 없는 것이 현상이다.
또한, 도 2는 면발광형의 반도체 발광 소자의 일 예의 단면도이다. 성장 기판(500)으로서의 사파이어 기판이 사용되고, 그 성장 기판(500)상에 예를 들면 질화갈륨계 반도체층으로 이루어지는 제 1 도전층(501)이 성장되고, 그 제 1 도전층(501)상에 질화갈륨계 반도체층으로 이루어지는 활성층(502)과 제 2 도전층(503)이 기판 주면에 평행하게 적층된다. 이들 활성층(92)과 제 2 도전층(503)은 그 일부가 깎이고 개구부(506)가 밑바닥부에 제 1 도전층(501)이 닿도록 형성된다. 이 개구부(506)에는 제 1 전극(504)이 제 1 도전층(501)과 접속하도록 형성되고, 제 2 도전층(503)상에는 상기 제 2 도전층(503)과 접속하는 제 2 전극(505)이 형성된다.
대형 디스플레이용의 광원을 제조하기 위해서는 간단하게는 고휘도화에 따라서 소자 사이즈를 크게 하는 것이 생각된다. 그러나, 광학 설계의 요청으로부터 발광 영역의 사이즈에는 한계가 있고, 고휘도로 커다란 발광 영역을 갖는 소자는 제조하는 것이 곤란하다. 또한, 소자 내부에 필요한 광 추출창과 전류를 효율 높게 주입하기 위한 전극 배치 등으로부터, 소자 내의 활성 영역에도 제한이 있다. 따라서 실장치에 있어서는 규격치 이상의 전류 주입 등에 의해 고휘도화에 대응하는 것이 현상이고, 그와 같이 전류 주입량을 높게 한 경우에는 소자의 신뢰성이 저하되어 버리는 문제가 발생한다.
또한, 발광 다이오드의 소자 사이즈를 작게 하는 것은 수율(收率) 개선에 의한 저가격화를 기대할 수 있기 때문에, 특히 발광 다이오드를 화소마다 배치하는 디스플레이에 응용하는 경우 등에 그 필요성이 높은 것으로 되어 있다. 단 소자 사이즈를 작게 하는 것은 단위 면적당의 부하를 크게 하기 때문에, 상술한 발광 소자의 고휘도화 및 고신뢰성에 대하여 통상 상반하게 된다.
더욱이, 소자 사이즈를 수십 미크론 정도이든 그 이하로 할 필요가 있는 경우, 도 2에 도시한 전극(504, 505) 등의 전극 영역이나 소자 분리홈의 형성 영역이, 소자의 활성층을 형성할 수 있는 영역을 크게 제한하여 버린다. 특히 도전층(503, 501)과 전극(505, 504)이 접촉하는 영역은 저항이 높아지지 않도록, 가능하면 크게 할 필요가 있다. 그런데, 전극의 사이즈를 크게 한 경우에는 반대로 면발광에 의해 광을 도출할 수 있는 영역이 좁아지고, 그 만큼 발광의 휘도가 저하하게 된다.
그래서, 본 발명은 상술한 기술적인 과제를 감안하여, 기판측으로부터의 관통 전위 등을 억제하고 또한 공정의 증가도 없이 양호한 결정성을 갖고 제조 가능하고, 동시에, 칩 구조의 미세화도 가능하게 하는 반도체 발광 소자의 제공을 목적으로 한다. 또한, 본 발명의 다른 목적은 결정성도 양호하여 공정의 증가를 초래하지 않고서 소자의 미세화도 가능한 반도체 발광 소자의 제조 방법의 제공에 있다. 또한, 본 발명은 광을 효율 높게 외부로 추출하기 위한 형상을 미세한 영역에 양호한 결정성을 갖고 형성 가능하게 하고, 광 추출 효율을 개선하여 휘도가 높은 반도체 발광 소자나 그 반도체 발광 소자의 제조 방법을 제공하는 것을 목적으로 한다.
더욱이, 본 발명은 기판측으로부터의 관통 전위 등을 억제하면서 또한 공정의 증가도 없이 양호한 결정성을 갖고 제조 가능하며, 동시에, 전극 근방에서의 단 차의 완화를 도모하여 활성층의 열화도 방지하는 구조의 반도체 발광 소자의 제공을 목적으로 한다. 또한, 결정성도 양호하고 공정의 증가를 초래하지 않고서 전극근방에서의 단차의 완화를 도모하여 활성층의 열화도 방지할 수 있는 반도체 발광 소자의 제조 방법의 제공을 다른 목적으로 한다. 그리고 또한, 본 발명은 발광 영역으로 되는 활성층으로 되도록 부하를 가하지 않고서 소자의 신뢰성을 유지하고, 또한, 광 추출 효율을 개선하여 휘도가 높은 반도체 발광 소자를 제공하는 것을 목적으로 한다.
본원 발명에 따른 첫번째의 반도체 발광 소자는 기판 상에 상기 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 형성하고, 상기 경사 결정면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하여 이루어지는 것을 특징으로 한다.
경사 결정면을 갖는 결정층은 일 예로서, 섬유아연석(wurtzite)형의 결정 구조를 갖고, 질화물 반도체를 사용하여 구성할 수 있으며, 또한 마스크층에 설치된 개구부나 기판 상에 배치된 하지 성장층으로부터의 선택 성장에 의해서 형성할 수 있다. 이 경우에 있어서, 기판 주면은 C면에 설정할 수 있다.
또한, 본 발명에 있어서는 상술한 반도체 발광 소자가 다수개 배열된 구조로, 각 반도체 발광 소자가 화소를 구성하는 화상 형성 장치나 조명 장치를 구성할 수 있다.
또한, 본 발명의 반도체 발광 소자의 제조 방법은 기판 상에 개구부를 갖는 마스크층 또는 결정종층을 형성하고, 상기 마스크층의 개구부 또는 상기 결정종층으로 상기 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 선택적으로 형성하고, 상기 경사 결정면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하는 것을 특징으로 한다.
기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 형성함으로써, 기판으로부터의 관통 전위를 억제하는 것도 가능하고, 또한, 기판의 주면에 대하여 경사진 경사 결정면은 선택 성장에 의해서 나타나기 쉬운 면이므로, 에칭 등의 공정 증가를 초래하지 않고 양호한 결정을 얻을 수 있다.
특히 결정층이 질화갈륨(GaN)으로 구성되는 경우, C+면을 사용하여 결정층을 형성하는 경우와 비교하여, 그 질소원자로부터 갈륨원자로의 본드의 수가 증대하게 되고, 실효적인 V/III 비를 높게 하는 것이 가능하다. 따라서, 양질의 결정 부분에 활성층을 형성할 수 있고, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다.
본원 발명에 따른 두번째의 반도체 발광 소자는 기판 상에 상기 기판의 주면에 대하여 경사진 S면 또는 상기 S면에 실질적으로 등가인 면을 갖는 결정층을 형성하고, 상기 S면 또는 상기 S면에 실질적으로 등가인 면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하는 것을 특징으로 한다.
또한, S면 또는 상기 S면에 실질적으로 등가인 면은 대략 육각뿔 형상의 경사면을 각각 구성하여 결정층을 형성하는 구성으로 하여도 좋고, 또한 C+면 또는 상기 C+면에 실질적으로 등가인 면이 상기 대략 육각뿔사다리꼴의 상측 평면부를 구성하도록 결정층을 형성하여도 좋다. 이 경우에 있어서, 기판 주면은 C+면에 설정할 수 있다.
또한, 본 발명에 있어서는 상술한 반도체 발광 소자는 다수개 배열된 구조로, 각 반도체 발광 소자가 화소를 구성하는 화상 형성 장치나 조명 장치를 구성할 수 있다.
또한, 본 발명의 반도체 발광 소자의 제조 방법은 기판 상에 소요의 개구부를 갖는 마스크층을 형성하고, 상기 마스크층의 개구부에 S면 또는 상기 S면에 실질적으로 등가인 면을 갖는 결정층을 선택적으로 형성하고, 상기 S면 또는 상기 S면에 실질적으로 등가인 면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하는 것을 특징으로 한다.
전극 형성 등의 관점에서, 선택적인 결정 성장이 미숙한 단계로서 파악되어 있는 S면을, 발상을 바꾸어, 그대로 S면을 이용하여 제 1 도전형층, 활성층, 및 제 2 도전형층이 S면 또는 상기 S면에 실질적으로 등가인 면에 평행하게 연장되는 형상으로 소자를 형성한다. S면 등은 기판에 대하여 경사져 있기 때문에, 가로 방향 성장에 의해 기판으로부터의 관통 전위를 억제하는 것도 가능하고, S면은 선택 성장에 의해서 나타나기 쉬운 면이므로, 에칭 등의 공정 증가를 초래하지 않고 양호한 결정을 얻을 수 있다.
또한, S면 상에서는 예를 들면 결정층이 질화갈륨(GaN)으로 구성되는 경우, 그 질소 원자로부터 갈륨 원자로의 본드의 수가 C+면 상과 비교하여 증대하게 되 고, 실효적인 V/III 비를 높게 하는 것이 가능하고, 형성되는 반도체 발광 소자의 고성능화를 도모할 수도 있다.
본원 발명에 따른 세번째의 반도체 발광 소자는 선택 성장에 의해 형성되어 성장 기판의 기판 주면에 대하여 경사져 이루어지는 경사 결정면을 갖는 결정 성장층과, 상기 결정 성장층에 형성되어 소요의 전류가 주입되어 광을 발생시키는 활성층을 갖고, 상기 활성층으로부터 소자 밖으로 출력되는 광의 일부는 상기 경사 결정면과 거의 평행하게 연장된 반사면에서 반사한 것인 것을 특징으로 한다.
또한, 본 발명의 반도체 발광 소자의 제조 방법은 성장 기판 상에 선택 성장에 의해서 상기 성장 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정 성장층을 형성하고, 그 상기 경사 결정면과 거의 평행하게 연장되는 활성층 및 반사면을 형성하는 것을 특징으로 한다.
활성층에서 발생한 광은 성장 기판의 주면에 대하여 경사진 경사 결정층에 거의 평행하게 연장된 반사면에서 반사한다. 반사면은 경사 결정층에 거의 평행이므로, 성장 기판의 주면에 대하여 경사져 있고, 성장 기판의 주면에 거의 평행한 면을 광 추출창으로 함으로써, 한번 광 추출 부분에서 전반사한 경우라도 경사 결정층을 진행하는 동안에 반사면에서 반사하고, 광로가 변환되어 광을 보다 외부로 추출하기 쉽게 한다. 선택 성장을 이용함으로써, 성장 기판에 대하여 경사진 경사 결정층은 자기 형성적으로 형성되고, 특히 에칭 등의 미세 가공은 불필요하다.
본원 발명에 따른 네번째의 반도체 발광 소자는 기판 상에 제 1 도전형의 제 1 성장층을 형성하고, 상기 제 1 성장층 상에 마스크층을 형성하며, 상기 마스크층 에 설치된 개구부로부터 제 1 도전형의 제 2 성장층을 선택 성장시켜 형성하고, 상기 제 2 성장층의 결정면에 평행한 면 내로 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 일부 또는 전부를 상기 개구부의 주위의 마스크층 상까지 연장되도록 형성하여 이루어지는 것을 특징으로 한다.
상기 제 1 성장층 및 제 2 성장층은 일 예로서, 섬유아연석형의 결정 구조를 갖고, 질화물 반도체를 사용하여 구성할 수 있다. 또한, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사면으로 할 수 있다. 이 경우에 있어서, 기판 주면은 C면에 설정할 수 있다.
상기 네번째의 반도체 발광 소자의 다른 구성으로서는 기판 상에 제 1 도전형의 제 1 성장층을 형성하고, 상기 제 1 성장층 상에 마스크층을 형성하며, 상기 마스크층에 설치된 개구부로부터 제 1 도전형의 제 2 성장층을 선택 성장시켜 형성하고, 상기 제 2 성장층의 결정면에 평행한 면 내로 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층에 의해서 상기 제 2 성장층의 전체가 피복되도록 상기 제 1 도전형 클래드층, 상기 활성층, 및 상기 제 2 도전형 클래드층을 형성하여 이루어지는 것을 특징으로 한다.
상기 네번째의 반도체 발광 소자의 또 다른 구성으로서는 기판 상에 제 1 도전형의 제 1 성장층을 형성하고, 상기 제 1 성장층 상에 마스크층을 형성하며, 상기 마스크층에 설치된 개구부에서 제 1 도전형의 제 2 성장층을 선택 성장시켜 형성하고, 상기 제 2 성장층의 결정면에 평행한 면 내로 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 각 층단부가 상기 마스크층에 직접 접촉 하도록 상기 제 1 도전형 클래드층, 상기 활성층, 및 상기 제 2 도전형 클래드층을 형성하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 있어서는 상술한 반도체 발광 소자가 다수개 배열된 구조로, 각 반도체 발광 소자가 화소를 구성하는 화상 형성 장치나 조명 장치를 구성할 수 있다.
또, 본 발명의 반도체 발광 소자의 제조 방법은 기판 상에 적층한 제 1 성장층 상에 개구부를 갖는 마스크층을 형성하고, 상기 마스크층의 개구부로 제 2 성장층을 선택적으로 형성하고, 상기 제 2 성장층의 결정면에 평행한 면 내에 연장되고 또한 상기 개구부의 주위의 마스크층 상까지 연장되도록 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층을 형성하는 것을 특징으로 한다.
제 2 성장층의 결정면에 평행한 면 내로 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층을 개구부의 주위의 마스크층 상까지 연장시킴으로써, 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층으로 이루어지는 부분과 기판이나 제 1 성장층과의 사이에 마스크층이 존재하게 되고, 개구부의 주위의 마스크층의 부분에서는 단차가 완화되고, 다음에 형성되는 전극 등을 미세 가공하는 경우의 정밀도를 높게 할 수 있다. 또한, 제 2 성장층을 선택 성장시킴으로써, 기판의 주면에 대하여 경사진 경사 결정면을 용이하게 형성할 수 있고, 기판으로부터의 관통 전위를 억제하여, 에칭 등의 공정 증가를 초래하지 않고 양호한 결정을 얻을 수 있게 된다.
본원 발명의 다섯번째의 반도체 발광 소자는 제 1 도전층과 제 2 도전층에 끼워지고, 선택 성장에 의해 성장 기판의 주면에 평행이 아니게 연장되는 활성층을 갖고, 상기 활성층의 면적은 상기 성장 기판 상의 상기 선택 성장 시에 사용한 창 영역의 면적보다 크게 되거나, 또는 상기 선택 성장에 의해 결정 성장한 결정 성장층을 상기 성장 기판의 법선 방향으로 투영한 경우의 사상 면적보다도 크게 하는 것을 특징으로 한다.
또한, 본 발명에 있어서, 활성층의 면적은 상기 선택 성장에 의해 결정 성장한 결정 성장층을 상기 성장 기판의 법선 방향으로 투영한 경우의 사상 면적과 적어도 한 쪽의 상기 도전층과 그 전극이 접촉하는 면적의 합보다도 크거나 또는 동등하게 할 수 있다.
활성층은 제 1 도전층과 제 2 도전층에 끼워지고, 이들 제 1 도전층과 제 2 도전층을 거쳐서 전류가 주입되어 발광한다. 그리고, 이와 같이 활성층의 면적을 성장 기판 상의 선택 성장 시에 사용한 창 영역의 면적보다 크게 하고, 또는 선택 성장한 성장층의 사상 면적보다도 크게 함으로써, 활성층에 주입되는 전류가 국소적인 전류 밀도를 낮출 수 있다. 또한, 활성층의 면적은 상기 사상 면적에 전극의 면적을 더한 것보다도 더욱 큰 사이즈로 할 수도 있다. 활성층의 면적을 크게 함으로써 활성층에 주입해야 할 전류 밀도를 낮출 수 있다.
도 1은 반도체 발광 소자의 구조예를 도시하는 단면도.
도 2는 반도체 발광 소자의 다른 구조예를 도시하는 단면도.
도 3a는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 단면도.
도 3b는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 사시도.
도 4a는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 실리콘 도프의 GaN층의 형성 공정을 도시하는 제조 공정 단면도.
도 4b는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 실리콘 도프의 GaN층의 형성 공정을 도시하는 제조 공정 사시도.
도 5a는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에 있어서의 결정 성장용의 창 개방 공정을 도시하는 제조 공정 단면도.
도 5b는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에 있어서의 결정 성장용의 창 개방 공정을 도시하는 제조 공정 사시도.
도 6a는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 활성층 등의 형성 공정을 도시하는 제조 공정 단면도.
도 6b는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 활성층 등의 형성 공정을 도시하는 제조 공정 사시도.
도 7a는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 전극 형성 공정을 도시하는 제조 공정 단면도.
도 7b는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 전극 형성 공정을 도시하는 제조 공정 사시도.
도 8a는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 소자의 분리의 공정을 도시하는 제조 공정 단면도.
도 8b는 본 발명의 실시예 1의 반도체 발광 소자의 제조 공정에서의 소자의 분리의 공정을 도시하는 제조 공정 사시도.
도 9는 본 발명의 실시예 1의 반도체 발광 소자의 구조를 도시하는 단면도.
도 10a는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 단면도.
도 10b는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 사시도.
도 11a는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 선택 제거 공정을 도시하는 제조 공정 단면도.
도 11b는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 선택 제거 공정을 도시하는 제조 공정 사시도.
도 12a는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 단면도.
도 12b는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 사시도.
도 13a는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 단면도.
도 13b는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 사시도.
도 14a는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 14b는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 15a는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 소자의 분리의 공정을 도시하는 제조 공정 단면도.
도 15b는 본 발명의 실시예 2의 반도체 발광 소자의 제조 공정에서의 소자의 분리의 공정을 도시하는 제조 공정 사시도.
도 16은 본 발명의 실시예 2의 반도체 발광 소자의 단면도.
도 17a는 본 발명의 실시예 2의 반도체 발광 소자의 소자 분리의 공정에 있어서의 변형예를 도시하는 제조 공정 단면도.
도 17b는 본 발명의 실시예 2의 반도체 발광 소자의 소자 분리의 공정에 있어서의 변형예를 제조 공정 사시도.
도 18a는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에 있어서의 마스크 형성 공정을 도시하는 제조 공정 단면도.
도 18b는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에 있어서의 마스크 형성 공정을 도시하는 제조 공정 사시도.
도 19a는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 단면도.
도 19b는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에서의 결정층 의 형성 공정을 도시하는 제조 공정 사시도.
도 20a는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 단면도.
도 20b는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 사시도.
도 21a는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 21b는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 22a는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에 있어서의 소자의 분리 공정을 도시하는 제조 공정 단면도.
도 22b는 본 발명의 실시예 3의 반도체 발광 소자의 제조 공정에 있어서의 소자의 분리 공정을 도시하는 제조 공정 사시도.
도 23은 본 발명의 실시예 3의 반도체 발광 소자의 단면도.
도 24a는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 단면도.
도 24b는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 사시도.
도 25a는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 단면도.
도 25b는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 사시도.
도 26a는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 단면도.
도 26b는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 사시도.
도 27a는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 27b는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 28a는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제조 공정 단면도.
도 28b는 본 발명의 실시예 4의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제조 공정 사시도.
도 29는 본 발명의 실시예 4의 반도체 발광 소자의 단면도.
도 30a는 본 발명의 실시예 5의 반도체 발광 소자의 제조 공정에 있어서의 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 30b는 본 발명의 실시예 5의 반도체 발광 소자의 제조 공정에 있어서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 31a는 본 발명의 실시예 5의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제조 공정 단면도.
도 31b 본 발명의 실시예 5의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제조 공정 사시도.
도 32는 본 발명의 실시예 5의 반도체 발광 소자의 단면도.
도 33a는 본 발명의 실시예 6의 반도체 발광 소자의 제조 공정에서의 p 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 33b는 본 발명의 실시예 6의 반도체 발광 소자의 제조 공정에서의 p 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 34a는 본 발명의 실시예 6의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제조 공정 단면도.
도 34b는 본 발명의 실시예 6의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제조 공정 사시도.
도 35a는 본 발명의 실시예 6의 반도체 발광 소자의 제조 공정에서의 n 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 35b는 본 발명의 실시예 6의 반도체 발광 소자의 제조 공정에서의 n 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 36은 n 전극의 다른 형성 공정을 도시하는 도면으로서, 도 36a는 레이저 어브레이션(abrasion) 공정을 도시하는 개략 단면도이고, 도 36b는 RIE 공정을 도시하는 개략 단면도이며, 도 36c는 n 전극 형성 공정을 도시하는 개략 단면도.
도 37은 본 발명의 실시예 6의 반도체 발광 소자의 단면도.
도 38은 본 발명의 실시예 6의 반도체 발광 소자의 다른 구조의 이면 사시도.
도 39a는 본 발명의 실시예 6의 반도체 발광 소자의 변형예의 제조 공정에서의 투명 전극의 형성 공정을 도시하는 제조 공정 단면도(A).
도 39b는 본 발명의 실시예 6의 반도체 발광 소자의 변형예의 제조 공정에서의 투명 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 40은 본 발명의 실시예 6의 반도체 발광 소자의 변형예의 단면도.
도 41a는 본 발명의 실시예 7의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 단면도.
도 41b는 본 발명의 실시예 7의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 사시도.
도 42a는 본 발명의 실시예 7의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 단면도.
도 42b는 본 발명의 실시예 7의 반도체 발광 소자의 제조 공정에서의 활성층의 형성 공정을 도시하는 제조 공정 사시도.
도 43a는 본 발명의 실시예 7의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 43b는 본 발명의 실시예 7의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 44는 본 발명의 실시예 7의 반도체 발광 소자의 단면도.
도 45a는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 단면도.
도 45b는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 마스크 형성 공정을 도시하는 제조 공정 사시도.
도 46a는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 단면도.
도 46b는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 결정층의 형성 공정을 도시하는 제조 공정 사시도.
도 47a는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에 있어서의 활성층의 형성 공정을 도시하는 제조 공정 단면도.
도 47b는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에 있어서의 활성층의 형성 공정을 도시하는 제조 공정 사시도.
도 48a는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 단면도.
도 48b는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 49a는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제 1 제조 공정 단면도.
도 49b는 본 발명의 실시예 8의 반도체 발광 소자의 제조 공정에서의 소자의 분리 공정을 도시하는 제 1 제조 공정 사시도.
도 50은 본 발명의 실시예 8의 반도체 발광 소자의 단면도.
도 51a는 본 발명의 실시예 8의 반도체 발광 소자의 변형예의 제조 공정에서의 전극 형성 공정을 도시하는 제조 공정 단면도.
도 51b는 본 발명의 실시예 8의 반도체 발광 소자의 변형예의 제조 공정에서의 전극 형성 공정을 도시하는 제조 공정 사시도.
도 52는 본 발명의 실시예 8의 반도체 발광 소자의 변형예의 단면도.
도 53a는 본 발명의 실시예 9의 반도체 발광 소자의 제조 공정에서의 전극 형성 공정을 도시하는 제조 공정 단면도.
도 53b는 본 발명의 실시예 9의 반도체 발광 소자의 제조 공정에서의 전극 형성 공정을 도시하는 제조 공정 사시도.
도 54는 본 발명의 실시예 10의 반도체 발광 소자를 사용한 장치의 부분 사시도.
도 55는 본 발명의 실시예 11의 반도체 발광 소자의 구조를 도시하는 단면도.
도 56은 본 발명의 실시예 11의 반도체 발광 소자에 있어서의 창 영역의 면적 W1을 도시하기 위한 소자 단면도.
도 57은 본 발명의 실시예 11의 반도체 발광 소자에 대한 결정 성장층의 사상 면적 W2를 도시하기 위한 소자 단면도.
도 58은 본 발명의 실시예 12의 스트라이프형의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 59는 본 발명의 실시예 13의 장방사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 60은 본 발명의 실시예 14의 사각뿔사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 61은 본 발명의 실시예 15의 육각뿔형의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도,
도 62는 본 발명의 실시예 16의 육각뿔사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 63은 본 발명의 실시예 17의 반도체 발광 소자의 제조 공정에서의 하지 성장층의 형성 공정을 도시하는 제조 공정 사시도.
도 64는 본 발명의 실시예 17의 반도체 발광 소자의 제조 공정에서의 창 영역의 형성 공정을 도시하는 제조 공정 사시도.
도 65는 본 발명의 실시예 17의 반도체 발광 소자의 제조 공정에서의 결정 성장층의 형성 공정을 도시하는 제조 공정 사시도.
도 66은 본 발명의 실시예 17의 반도체 발광 소자의 제조 공정에 있어서의 제 2 도전층의 형성 공정을 도시하는 제조 공정 사시도.
도 67은 본 발명의 실시예 17의 반도체 발광 소자의 제조 공정에서의 콘택트영역의 형성 공정을 도시하는 제조 공정 사시도.
도 68은 본 발명의 실시예 17의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 69는 본 발명의 실시예 18의 반도체 발광 소자의 단면도.
도 70은 본 발명의 실시예 19의 반도체 발광 소자의 구조를 도시하는 단면도.
도 71은 본 발명의 실시예 19의 반도체 발광 소자에 대한 오목부 단면도.
도 72는 본 발명의 실시예의 반도체 발광 소자에 대한 계산의 기초로 되는 결정 성장층의 모델을 도시하는 사시도.
도 73은 본 발명의 실시예의 반도체 발광 소자에 대한 계산에 있어서의 각도의존성을 계산하기 위한 모델을 도시하는 도면.
도 74는 상기 계산의 결과로서의 광 추출 효율의 각도 의존성을 도시하는 도면.
도 75는 본 발명의 실시예의 반도체 발광 소자에 대한 계산에 있어서의 높이 의존성을 계산하기 위한 모델을 도시하는 도면.
도 76은 상기 계산의 결과로서의 광 추출 효율의 높이 의존성을 도시하는 도면.
도 77은 본 발명의 실시예 20의 스트라이프형의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 78은 본 발명의 실시예 21의 장방사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 79는 본 발명의 실시예 22의 사각뿔사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 80은 본 발명의 실시예 23의 육각뿔형의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 81은 본 발명의 실시예 24의 육각뿔사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 82는 본 발명의 실시예 25의 육각뿔형의 결정 성장층과 사각뿔사다리꼴의 결정 성장층을 형성한 반도체 발광 소자의 구조를 도시하는 사시도.
도 83은 본 발명의 실시예 25의 반도체 발광 소자의 제조 공정에 있어서의 하지 성장층의 형성 공정을 도시하는 제조 공정 사시도.
도 84는 본 발명의 실시예 25의 반도체 발광 소자의 제조 공정에서의 창 영역의 형성 공정을 도시하는 제조 공정 사시도.
도 85는 본 발명의 실시예 25의 반도체 발광 소자의 제조 공정에서의 결정 성장층의 형성 공정을 도시하는 제조 공정 사시도.
도 86은 본 발명의 실시예 25의 반도체 발광 소자의 제조 공정에서의 제 2 도전층의 형성 공정을 도시하는 제조 공정 사시도.
도 87은 본 발명의 실시예 25의 반도체 발광 소자의 제조 공정에서의 콘택트영역의 형성 공정을 도시하는 제조 공정 사시도.
도 88은 본 발명의 실시예 25의 반도체 발광 소자의 제조 공정에서의 전극의 형성 공정을 도시하는 제조 공정 사시도.
도 89는 본 발명의 실시예 26의 반도체 발광 소자의 단면도.
이하에 있어서, 본 발명을 적용한 반도체 발광 소자에 관해서 도면을 참조하여 상세하게 설명한다.
[반도체 발광 소자(1)]
본 발명의 첫번째의 반도체 발광 소자는 기판 상에 상기 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 형성하고, 상기 경사 결정면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하여 이루어지는 것을 특징으로 한다.
본 발명에 사용되는 기판은 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 형성할 수 있는 것이면 특히 한정되지 않고, 여러 가지를 사용할 수 있다. 예시하면, 기판으로서 사용할 수 있는 것은 사파이어(Al2O3, A면, R면, C면을 포함한다.) SiC(6H, 4H, 3C를 포함한다.) GaN, Si, ZnS, ZnO, AlN, LiMgO, GaAs, MgAl2O4, InAlGaN 등으로 이루어지는 기판이고, 바람직하게는 이들의 재료로 이루어지는 육방정계 기판 또는 입방정계 기판이고, 보다 바람직하게는 육방정계 기판이다. 예를 들면, 사파이어 기판을 사용하는 경우에는 질화갈륨(GaN)계 화합물 반도체의 재료를 성장시키는 경우에 많이 이용되고 있는 C면을 주면으로 한 사파이어 기판을 사용할 수 있다. 이 경우의 기판 주면으로서의 C면은 5도 내지 6도의 범위로 기운 면 방위를 포함하는 것이다. 기판 자체는 제품으로서의 발광 소자에는 포함되지 않는 구조도 가능하고, 제조 도중에서 소자 부분을 보유시키기 위해서 사용되고, 완성전에 분리되는 구조라도 좋다.
상기 기판 상에 형성되는 결정층은 기판의 주면에 대하여 경사진 경사 결정면을 갖고 있다. 이 결정층은 후술하는 기판의 주면에 대하여 경사진 경사 결정면에 평행한 면에 제 1 도전형층, 활성층, 및 제 2 도전형층으로 이루어지는 발광 영역을 형성 가능한 재료층이면 좋고, 특히 한정되는 것이 아니지만, 그 중에서도 섬유아연석형의 결정 구조를 갖는 것이 바람직하다. 이러한 결정층으로서는 예를 들면 III족계 화합물 반도체나 BeMgZnCdS계 화합물 반도체, BeMgZnCdO계 화합물 반도체를 사용할 수 있고, 또한 질화갈륨(GaN)계 화합물 반도체, 질화알루미늄(AlN)계 화합물 반도체, 질화인듐(InN)계 화합물 반도체, 질화인듐갈륨(InGaN)계 화합물 반도체, 질화알루미늄갈륨(AlGaN)계 화합물 반도체를 바람직하게 형성할 수 있고, 특히 질화갈륨계 화합물 반도체 등의 질화물 반도체가 바람직하다. 또한, 본 발명에 있어서, InGaN, AlGaN, GaN 등은 반드시, 3원 혼정만, 2원 혼정만의 질화물 반도체를 나타내는 것은 아니고, 예를 들면 InGaN에서는 InGaN의 작용을 변화시키지 않는 범위에서의 미량의 Al, 그 밖의 불순물을 포함하고 있더라도 본 발명의 범위인 것은 말할 필요도 없다. 또한, S면이나 (11-22)면에 실질적으로 등가인 면이란 S면이나 (11-22)면에 대하여 각각 5도 내지 6도의 범위로 기운 면 방위를 포함하는 것이다.
이 결정층의 성장 방법으로서는 여러 가지의 기상 성장법을 들 수 있고, 예를 들면 유기 금속 화합물 기상 성장법(MOCVD(MOVPE)법)이나 분자선 에피택시법(MBE 법) 등의 기상 성장법이나, 하이드라이드 기상 성장법(HVPE 법) 등을 사용할 수 있다. 그 중에서도 MOCVD법에 의하면, 신속하게 결정성이 좋은 것이 얻어진다. MOCVD법에서는 Ga 소스로서 TMG(트리메틸갈륨), TEG(트리에틸갈륨), Al 소스로서는 TMA(트리메틸알루미늄), TEA(트리에틸알루미늄), In 소스로서는 TMI(트리메틸인듐), TEI(트리에텔인듐) 등의 알킬 금속 화합물이 많이 사용되고, 질소원으로서는 암모니아, 하이드라진 등의 가스가 사용된다. 또한, 불순물 소스로서는 Si 이면 실란가스, Ge 이면 게르만 가스, Mg 이면 Cp2Mg(사이클로펜타디에닐마그네슘), Zn이면 DEZ(디에틸징크) 등의 가스가 사용된다. 일반적인 MOVPE 법으로서는 이들의 가스를 예를 들면 600℃ 이상으로 가열된 기판의 표면에 공급하여, 가스를 분해함으로써, InAlGaN계 화합물 반도체를 에피택시얼 성장시킬 수 있다.
결정층을 형성하기 전에, 하지 성장층을 기판 상에 형성하는 것이 바람직하다. 이 하지 성장층은 예를 들면 질화갈륨층이나 질화 알루미늄층으로 이루어지고, 하지 성장층은 저온 버퍼층과 고온 버퍼층과의 조합 또는 버퍼층과 결정종으로서 기능하는 결정종층과의 조합으로 이루어지는 구조라도 좋다. 이 하지 성장층도 결정층과 마찬가지로, 여러 가지의 기상 성장법으로 형성할 수 있고, 예를 들면 유기금속 화합물 기상 성장법(MOVPE법)이나 분자선 에피택시법(MBE법), 하이드라이드 기상 성장법(HVPE법) 등의 기상 성장법을 사용할 수 있다. 결정층의 성장을 저온 버퍼층으로부터 시작하면 마스크 상에 폴리결정이 석출되기 쉽게 되고, 그것이 문제가 된다. 그래서, 결정종층을 포함시킨 후 그 위에 기판과 다른 면을 성장함으로써, 결정성이 더욱 좋은 결정을 성장할 수 있다. 또한, 선택 성장을 사용하여 결정 성장을 하기 위해서는 결정종층이 없으면 버퍼층으로부터 형성할 필요가 있지만, 만약 버퍼층으로부터 선택 성장을 하면 성장이 저해된 성장하지 않아도 좋은 부분에 성장이 일어나기 쉬워진다. 따라서, 결정종층을 사용함으로써, 성장이 필요한 영역에 선택성 좋게 결정을 성장시킬 수 있게 된다. 버퍼층은 기판과 질화물 반도체의 격자 부정합을 완화시키는 목적도 있다. 따라서, 질화물 반도체와 격자 정수가 가까운 기판, 격자 정수가 일치한 기판을 사용하는 경우에는 버퍼층이 형성되지 않는 경우도 있다. 예를 들면, SiC 상에는 AlN을 저온으로 하지 않고 버퍼층을 붙이는 경우도 있고, Si 기판 상에는 AlN, GaN을 역시 저온으로 하지 않고 버퍼층으로서 성장하는 것도 있고, 그래도 양질의 GaN을 형성할 수 있다. 또한, 버퍼층을 특히 설치하지 않는 구조라도 좋고, GaN 기판을 사용하여도 좋다.
그리고, 본 발명에 있어서는 기판의 주면에 대하여 경사진 경사 결정면을 형성하기 위해서, 선택 성장법을 사용할 수 있다. 기판의 주면에 대하여 경사진 경사 결정면은 그 기판 주면의 선택에도 의존하지만, 섬유아연석형의 (0001)면[C면]을 기판 주면으로 한 경우에는 (1-100)면[M면], (1-101)면[S면], (11-20)면[A면], (1-102)면[R면], (1-123)면[N면], (11-22)면 및 이들에 등가인 결정면 중에서 선택된 경사 결정면을 들 수 있고, 특히 S면이나 (11-22)면 및 이것에 등가인 결정면에서 사용하는 것이 바람직하다. 이들에 등가인 결정면이란 상술한 바와 같이, 5도 내지 6도의 범위로 기운 면 방위를 포함하는 것이다. 특히 S면은 C+면의 위에 선택 성장하였을 때에 보이는 안정면이고, 비교적 얻기 쉬운 면으로서 육방정계의 면지수로서는 (1-101)이다. C면에 C+면과 C-면이 존재하는 것과, S면에 관해서는 S+면과 S-면이 존재하지만, 본 명세서에 있어서는 특히 제한하지 않는 경우는, C+면 GaN 상에 S+면을 성장하고 있고, 이것을 S면으로서 설명하고 있다. 또, S면에 대 해서는 S+면이 안정면이다. 또한 C+면의 면 지수는 (0001)이다. 이 S면에 관해서는 상술한 바와 같이 질화갈륨계 화합물 반도체로 결정층을 구성한 경우에는 S면 상, Ga에서 N으로의 본드수가 2 또는 3과 C면의 다음으로 많아진다. 여기서 C-면은 C+면의 위에는 사실상 얻을 수 없기 때문에, S면에서의 본드수는 가장 많아진다. 예를 들면, C면을 주면에 갖는 사파이어 기판에 질화물을 성장한 경우, 일반에 섬유아연석형의 질화물의 표면은 C+면이 되지만, 선택 성장을 이용함으로써 S면을 형성할 수 있고, C면에 평행한 면에서는 탈리하기 쉬운 경향을 갖는 N의 본드가 Ga에서 1개의 본드로 결합하고 있는 것에 대하여, 기운 S면에서는 적어도 1개이상의 본드로 결합하게 된다. 따라서, 실효적으로 V/III 비가 상승하게 되고, 적층 구조의 결정성의 향상에 유리하다. 또한, 기판과 다른 방향으로 성장하면 기판으로부터 위로 신장된 전위가 굴곡하는 경우도 있어, 결함의 저감에도 유리하게 된다.
본 발명의 반도체 발광 소자에 있어서는 결정층은 기판의 주면에 대하여 경사진 경사 결정면을 갖는 구조를 갖고 있지만, 특히, 결정층은 S면 또는 상기 S면에 실질적으로 등가인 면이 대략 육각뿔 형상인 경사면을 각각 구성하는 구조라도 좋고, 또는, S면 또는 상기 S면에 실질적으로 등가인 면이 대략 육각뿔사다리꼴인 경사면을 각각 구성하는 동시에 C면 또는 상기 C면에 실질적으로 등가인 면이 상기 대략 육각뿔사다리꼴인 상측 평면부를 구성하는 구조, 소위 대략 육각뿔사다리꼴이라도 좋다. 이들 대략 육각뿔 형상이나 대략 육각뿔사다리꼴은 정확하게 육각뿔인 것을 필요로 하지 않고, 그 중의 몇개인가의 면이 소실된 것도 포함한다. 양호한 일 예에 있어서는 경사 결정면은 육면에서 거의 대칭으로 배치된다. 거의 대칭이란 완전하게 대칭 형상으로 되어 있는 경우 외에, 다소 대칭 형상으로부터 어긋나 있는 경우도 포함한다. 또한, 결정층의 결정면간의 능선은 반드시 직선이 아니어도 좋다. 또한, 거의 육각뿔 형상이나 대략 육각뿔사다리꼴은 직선형으로 연장된 형상이라도 좋다.
구체적인 선택 성장법으로서는 그와 같은 선택 성장은 하지 성장층의 일부를 선택적으로 제거하는 것을 이용하여 행해지거나, 또는, 선택적으로 상기 하지 성장층 상에 또는 상기 하지 성장층 형성전에 형성된 마스크층의 개구된 부분을 이용하여 행해지기도 한다. 예를 들면, 상기 하지 성장층이 버퍼층과 결정종층으로 이루어지는 경우, 버퍼층 상의 결정종층을 점재(点在)하는 10㎛ 직경 정도의 소영역으로 세분화하여, 각각의 부분으로부터의 결정 성장에 의해서 S면 등을 갖는 결정층을 형성하는 것이 가능하다. 예를 들면, 세분화된 결정종층은 발광 소자로서 분리하기 위한 마진을 예상하여 사이가 떨어지도록 배열할 수 있고, 개개의 소영역으로서는 띠형, 격자형, 원형상, 정방형상, 육각형상, 삼각형상, 직사각형상, 마름모형상 및 이들의 변형 형상 등의 형상으로 할 수 있다. 하지 성장층의 위에 마스크층을 형성하고, 그 마스크층을 선택적으로 개구하여 창 영역을 형성하는 것도, 선택 성장이 가능하다. 마스크층은 예를 들면 산화실리콘층 또는 질화실리콘층에 의해서 구성할 수 있다. 상술한 바와 같이 대략 육각뿔사다리꼴이나 대략 육각뿔 형상이 직선형으로 연장된 형상인 경우, 한 방향을 긴쪽 방향으로 하는 각뿔대나 각뿔 형상은 마스크층의 창 영역을 띠형으로 하거나, 결정종층을 띠형으로 하는 것으로 가능하다.
선택 성장을 사용하여 마스크층의 창 영역을 10㎛ 정도의 원형(또는 변이 1-100 방향의 육각형, 또는 변이 11-20 방향의 육각형 등)으로 함으로써 그 약 2배정도의 선택 성장 영역까지 간단하게 제작할 수 있다. 또한 S면이 기판과 다른 방향이면 전위를 굴곡하는 효과, 및 전위를 차폐하는 효과가 있기 때문에, 전위밀도의 저감에도 도움이 된다.
본 발명자들이 한 실험에 있어서, 캐소드 루미네선스를 사용하여 성장한 육각뿔사다리꼴을 관측하여 보면, S면의 결정은 양질이고 C+면과 비교하여 발광 효율이 높아지고 있는 것이 나타나 있다. 특히 InGaN 활성층의 성장 온도는 700 내지 800℃이기 때문에, 암모니아의 분해 효율이 낮고, N종이 더욱 필요하게 된다. 또한 AFM에서 표면을 본 바 스텝이 일치하여 InGaN 혼잡에 적합한 면이 관측되었다. 그리고 또한, Mg 도프층의 성장 표면은 일반적으로 AFM 레벨에서의 표면 상태가 나쁘지만, S면의 성장에 의해 이 Mg 도프층도 좋은 표면 상태로 성장하고, 게다가 도핑 조건이 상당히 다른 것을 알 수 있다. 또한, 현미포토루미네선스 맵핑을 행하면, 0.5 내지 1㎛ 정도의 분해능으로 측정할 수 있지만, C+면의 위에 성장한 통상 방법에서는 1㎛ 피치 정도의 얼룩이 존재하여, 선택 성장으로 S면을 얻은 시료에 대해서는 균일한 결과가 얻어졌다. 또한, SEM에서 본 경사면의 평탄성도 C+면보다 매끄러운 모양으로 되어 있다.
또한, 선택 성장 마스크를 사용하여 선택 성장하는 경우로서, 선택 마스크 개구부의 위로만 성장할 때는 가로 방향 성장이 존재하지 않기 때문에, 마이크로채 널 에피택시를 사용하여 가로 방향 성장시켜 창 영역보다 확대된 형상으로 하는 것이 가능하다. 이러한 마이크로채널 에피택시를 사용하여 가로 방향 성장을 한 쪽이 관통 전위를 피하기 쉽워지고, 전위가 감소되는 것을 알 수 있다. 또한 이러한 가로 방향 성장에 의해 발광 영역도 증대하고, 더욱 전류의 균일화, 전류 집중의 회피, 및 전류 밀도의 저감을 도모할 수 있다.
본 발명의 반도체 발광 소자는 기판의 주면에 대하여 경사진 경사 결정면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 결정층에 형성한다. 제 1 도전형은 p 형 또는 n 형의 클래드층이고, 제 2 도전형은 그 반대의 도전형이다. 예를 들면 S면을 구성하는 결정층을 실리콘 도프의 질화갈륨계 화합물 반도체층에 의해서 구성한 경우에는 n 형 클래드층을 실리콘 도프의 질화갈륨계 화합물 반도체층에 의해서 구성하고, 또한 InGaN 층을 활성층으로서 형성하고, 더욱이 p 형 클래드층으로서 마그네슘 도프의 질화갈륨계 화합물 반도체층을 형성하여 더블 헤테로 구조를 취할 수 있다. 활성층인 InGaN 층을 AlGaN 층으로 끼우는 구조로 하는 것도 가능하다. 또한, 활성층은 단일의 벌크 활성층으로 구성하는 것도 가능하지만, 단일 양자 우물(SQW) 구조, 2중 양자 우물(DQW) 구조, 다중 양자 우물(MQW) 구조 등의 양자 우물 구조를 형성한 것이라도 좋다. 양자 우물 구조에는 필요에 따라서 양자 우물의 분리를 위해 장벽층이 병용된다. 활성층을 InGaN 층으로 한 경우에는 특히 제조 공정 상도 제조하기 쉬운 구조가 되어, 소자의 발광 특성을 좋게 할 수 있다. 더욱이 이 InGaN 층은 질소원자의 탈리하기 어려운 구조인 S면의 위에서의 성장에서는 특히 결정화하기 쉽고 결정성도 더욱 좋아지고, 발 광 효율을 높일 수 있다. 또, 질화물 반도체는 논도프라도 결정 중에 생길 수 있는 질소 구멍 때문에 n 형으로 되는 성질이 있지만, 통상적으로 Si, Ge, Se 등의 도너 불순물을 결정 성장 중에 도프함으로써, 캐리어 농도를 바람직한 n 형으로 할 수 있다. 또한, 질화물 반도체를 p 형으로 하기 위해서는 결정 중에 Mg, Zn, C, Be, Ca, Ba 등의 억셉터 불순물을 도프함으로써 얻어지지만, 고캐리어 농도의 p 층을 얻기 위해서는 억셉터 불순물을 도프한 후, 질소, 아르곤 등의 불활성 가스 분위기로 400℃ 이상에서 어닐링하는 것이 바람직하고, 전자선 조사 등에 의해 활성화하는 방법도 있으며, 마이크로파 조사, 광 조사 등으로 활성화하는 방법도 있다.
이들 제 1 도전형층, 활성층, 및 제 2 도전형층은 기판의 주면에 대하여 경사진 경사 결정면에 평행한 면 내에 연장되지만, 이러한 면 내로의 연장은 경사 결정면이 형성되어 있는 부분에서 계속하여 결정 성장시키면 용이하게 행할 수 있다. 결정층이 대략 육각뿔 형상이나 대략 육각뿔사다리꼴이 되고, 각 경사 결정면이 S면 등으로 되는 경우에는 제 1 도전형층, 활성층, 및 제 2 도전형층으로 이루어지는 발광 영역을 전부 또는 일부의 S면 상에 형성할 수 있다. 대략 육각뿔사다리꼴인 경우에는 기판 주면에 평행한 상면 상에도 제 1 도전형층, 활성층, 및 제 2 도전형층을 형성할 수 있다. 경사진 S면을 이용하여 발광시킴으로써, 평행평판으로서는 다중 반사에 의해 광이 감쇠되어 가지만, 기운 면이 있으면 광은 다중 반사의 영향을 벗어나 반도체 밖으로 나갈 수 있다는 이점이 있다. 제 1 도전형층 즉 클래드층은 S면을 구성하는 결정층과 동일한 재료로 동일한 도전형으로 할 수 있고, S면을 구성하는 결정층을 형성한 후, 연속적으로 농도를 조정하면서 형성할 수도 있으며, 또한 다른 예로서, S면의 구성하는 결정층의 일부가 제 1 도전형층으로서 기능하는 구조라도 좋다. 또한, 기판에 대하여 면이 수직이 아닌 쪽이 광 추출이 개선되게 된다.
본 발명의 반도체 발광 소자에서는 경사진 경사 결정면의 결정성의 장점을 이용하여, 발광 효율을 높일 수 있다. 특히, 결정성이 좋은 S면에만 전류를 주입하면, S면은 In의 혼잡도 좋고 결정성도 좋기 때문에 발광 효율을 높게 할 수 있다. 또한, 활성층이 실질적인 S면에 평행한 면 내로 연장하는 면적은 상기 활성층을 기판 또는 상기 하지 성장층의 주면에 투영한 경우의 면적보다 큰 것으로 할 수 있다. 이와 같이 활성층의 면적을 큰 것으로 함으로써, 소자의 발광하는 면적이 커져, 그 만큼 전류 밀도를 저감할 수 있다. 또한, 활성층의 면적을 크게 잡음으로써, 휘도 포화의 저감에 도움을 주어, 이로써 발광 효율을 높일 수 있다.
육각뿔 형상의 결정층을 생각한 경우, S면의 특히 꼭지점 가까운 부분이 스텝의 상태가 나빠지고, 꼭지점부는 발광 효율이 낮아져 있다. 이것은 육각뿔 형상의 소자로서는 각각의 면의 거의 중심 부분을 중심으로 꼭지점측, 측변 좌측, 측변 우측, 바닥면측으로 4개소로 구분되고, 특히 꼭지점측 부분은 가장 스텝의 상태가 굽이치고 있어, 정상 부근이 되면 이상 성장이 일어나기 쉽게 되기 때문이다. 이에 대하여, 측변측의 2개소는 어느쪽도 스텝이 거의 직선형으로 게다가 스텝이 밀집되어 있어 극히 양호한 성장 상태로 되어 있고, 또한, 바닥면에 가까운 부분은 약간 물결치는 스텝이지만, 꼭지점측만큼의 이상 성장은 일어나고 있지 않다. 그래서 본 발명의 반도체 발광 소자에서는 활성층으로의 전류 주입은 꼭지점 근방측 에서 주위측보다도 저밀도로 되도록 제어하는 것이 가능하다. 이러한 꼭지점 근방측에서 저밀도의 전류를 흘리기 위해서는 전극을 경사면의 측부에는 형성하지만, 꼭지점 부분으로서는 전극을 형성하지 않는 구조로 하거나, 또는 꼭지점 부분에 전극 형성전에 전류 블록 영역을 형성하는 구조로 할 수 있다.
결정층과 제 2 도전형층에는 각각 전극이 형성된다. 접촉 저항을 낮추기 위해서, 콘택트층을 형성한 후에 전극을 콘택트층 상에 형성하여도 좋다. 이들의 전극을 증착법에 의해 형성하는 경우, p 전극, n 전극이 결정층과 마스크의 아래에 형성된 결정종층과의 쌍방에 붙어버리면 단락하여 버리는 경우가 있고, 각각 정밀도 높게 증착하는 것이 필요해진다.
본 발명의 반도체 발광 소자는 다수개를 배열하여 화상 표시 장치나 조명 장치를 구성하는 것이 가능하다. 각 소자를 3원색분 갖추어지게 하여, 주사 가능하게 배열함으로써, S면을 이용하여 전극 면적을 억제할 수 있기 때문에, 작은 면적으로 디스플레이로서 이용할 수 있다.
[반도체 발광 소자(2)]
본 발명의 반도체 발광 소자는 기판 상에 상기 기판의 주면에 대하여 경사진 S면 또는 상기 S면에 실질적으로 등가인 면을 갖는 결정층을 형성하고, 상기 S면 또는 상기 S면에 실질적으로 등가인 면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하여 이루어지는 것을 특징으로 한다. 여기서, 사용되는 기판은 후술하는 S면 또는 S면에 등가인 면을 갖는 결정층을 형성할 수 있는 것이면 특히 한정되지 않고, 여러 가지를 사용할 수 있으며, 앞 서의 반도체 발광 소자(1)에 있어서 예시한 것과 동일한 것을 사용할 수 있다.
이 기판 상에 형성되는 결정층은 기판의 주면에 대하여 경사진 S면 또는 상기 S면에 실질적으로 등가인 면을 갖고 있다. 이 결정층은 후술하는 S면 또는 상기 S면에 실질적으로 등가인 면에 평행한 면에 제 1 도전형층, 활성층, 및 제 2 도전형층으로 이루어지는 발광 영역을 형성 가능한 재료층이면 좋고, 역시 앞서의 반도체 발광 소자(1)에 있어서 예시한 것과 동일한 것을 사용할 수 있다. 결정층의 성장 방법, 결정층을 성장할 때에 형성하는 하지 성장층도 앞서의 반도체 발광 소자(1)와 동일하다. 또, S면에 실질적으로 등가인 면과는 S면에 대하여 5도 내지 6도의 범위로 기운 면 방위를 포함하는 것이다.
그리고, 본 발명에 있어서는 S면 또는 S면에 실질적으로 등가인 면을 형성하기 위해서, 선택 성장법을 사용할 수 있다. S면은 C+면의 위에 선택 성장하였을 때에 나타나는 안정면이고, 비교적 얻기 쉬운 면이고 육방정계의 면 지수로서는 (1-101)이다. C면에 C+면과 C-면이 존재하는 것과 마찬가지로, S면에 관해서는 S+면과 S-면이 존재하지만, 본 예에 있어서도, 특히 제한하지 않는 경우는, C+면 GaN 상에 S+면을 성장하고 있고, 이것을 S면으로서 설명하고 있다.
본 발명의 반도체 발광 소자에 있어서는 결정층은 적어도 S면 또는 S면에 실질적으로 등가인 면을 갖는 구조를 갖고 있지만, 특히, 결정층은 S면 또는 상기 S면에 실질적으로 등가인 면이 대략 육각뿔 형상의 경사면을 각각 구성하는 구조라도 좋고, 또는, S면 또는 상기 S면에 실질적으로 등가인 면이 대략 육각뿔사다리꼴의 경사면을 각각 구성하는 동시에 C면 또는 상기 C면에 실질적으로 등가인 면이 상기 대략 육각뿔사다리꼴의 상측 평면부를 구성하는 구조, 소위 대략 육각뿔사다리꼴이라도 좋다. 이들 대략 육각뿔 형상이나 대략 육각뿔사다리꼴은 정확하게 육각뿔인 것을 필요로 하지 않고, 그 중의 몇개인가의 면이 소실된 것도 포함한다. 또한, 결정층의 결정면간의 능선은 반드시 직선이 아니어도 좋다. 또한, 대략 육각뿔 형상이나 대략 육각뿔사다리꼴은 직선형으로 연장된 형상이라도 좋다. 구체적인 선택 성장법은 앞서의 반도체 발광 소자(1)의 경우와 동일하다.
본 발명의 반도체 발광 소자는 S면 또는 상기 S면에 실질적으로 등가인 면에 평행한 면 내로 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 결정층에 형성한다. 이들 제 1 도전형층, 활성층, 및 제 2 도전형층에 대해서는 앞서의 반도체 발광 소자(1)의 항에 있어서 설명한 바와 같다.
이들 제 1 도전형층, 활성층, 및 제 2 도전형층은 S면 또는 상기 S면에 실질적으로 등가인 면에 평행한 면 내에 연장되지만, 이러한 면 내로의 연장은 S면 등이 형성되어 있는 부분에서 계속하여 결정 성장시키면 용이하게 행할 수 있다. 결정층이 대략 육각뿔 형상이나 대략 육각뿔사다리꼴이 되고, 각 경사면이 S면 등으로 되는 경우에는 제 1 도전형층, 활성층, 및 제 2 도전형층으로 이루어지는 발광 영역을 전부 또는 일부의 S면 상에 형성할 수 있다. 대략 육각뿔사다리꼴인 경우에는 기판 주면에 평행한 상면 상에도 제 1 도전형층, 활성층, 및 제 2 도전형층을 형성할 수 있다. 경사진 S면을 이용하여 발광시킴으로써, 평행평판으로서는 다중 반사에 의해 광이 감쇠되어 가지만, 기운 면이 있으면 광은 다중 반사의 영향을 벗어나 반도체의 밖으로 나갈 수 있다는 이점이 있다. 제 1 도전형층 즉 클래드층은 S면을 구성하는 결정층과 동일한 재료로 동일한 도전형으로 할 수 있고, S면을 구성하는 결정층을 형성한 후, 연속적으로 농도를 조정하면서 형성할 수도 있고, 또한 다른 예로서, S면의 구성하는 결정층의 일부가 제 1 도전형층으로서 기능하는 구조라도 좋다.
본 발명의 반도체 발광 소자에서는 경사진 S면의 결정성의 장점을 이용하여, 발광 효율을 높일 수 있다. 특히, 결정성이 좋은 S면에만 전류를 주입하면, S면은 In의 혼잡도 좋고 결정성도 좋기 때문에 발광 효율을 높게 할 수 있다. 또한, 활성층이 실질적인 S면에 평행한 면 내로 연장하는 면적은 상기 활성층을 기판 또는 상기 하지 성장층의 주면에 투영한 경우의 면적보다 큰 것으로 할 수 있다. 이와 같이 활성층의 면적을 큰 것으로 함으로써, 소자가 발광하는 면적이 커지고, 그 만큼 전류 밀도를 저감할 수 있다. 또한, 활성층의 면적을 크게 잡음으로써, 휘도 포화의 저감에 도움이 되고, 이로써 발광 효율을 높일 수 있다.
육각뿔 형상의 결정층을 생각한 경우, S면의 특히 꼭지점 가까이 부분이 스텝의 상태가 나빠지고, 꼭지점부는 발광 효율이 낮아져 있다. 이것은 육각뿔 형상의 소자로서는 각각의 면의 거의 중심부분을 중심으로 꼭지점측, 측변좌측, 측변우측, 바닥면측에 4개소로 구분되고, 특히 꼭지점측 부분은 스텝의 상태가 가장 물결치고 있고, 정상 부근이 되면 이상 성장이 일어나기 쉽게 되기 때문이다. 이에 대하여, 측변측의 2개소는 어느쪽도 스텝이 거의 직선형으로 게다가 스텝이 밀집하고 있어 극히 양호한 성장 상태로 되어 있고, 또한, 바닥면에 가까운 부분은 약간 물결치는 스텝이지만, 꼭지점측만큼의 이상 성장은 일어나고 있지 않다. 그래서 본 발명의 반도체 발광 소자에서는 활성층으로의 전류 주입은 꼭지점 근방측에서 주위측보다도 저밀도로 되도록 제어하는 것이 가능하다. 이러한 꼭지점 근방측에서 저밀도의 전류를 흘리기 위해서는 전극을 경사면의 측부에는 형성하지만, 꼭지점 부분으로서는 전극을 형성하지 않는 구조로 하거나, 또는 꼭지점 부분에 전극 형성전에 전류 블록 영역을 형성하는 구조로 할 수 있다.
결정층과 제 2 도전형층에는 각각 전극이 형성된다. 접촉 저항을 낮추기 위해서, 콘택트층을 형성하고, 그 후에 전극을 콘택트층 상에 형성하여도 좋다. 이들의 전극을 증착법에 의해 형성하는 경우, p 전극, n 전극이 결정층과 마스크의 아래에 형성된 결정종층과의 쌍방에 붙어버리면 단락하여 버리는 경우가 있고, 각각 정밀도 높게 증착하는 것이 필요해진다.
본 발명의 반도체 발광 소자는 다수개를 모두 화상 표시 장치나 조명 장치를 구성하는 것이 가능하다. 각 소자를 3원색분 갖추어지게 하여, 주사 가능하게 배열함으로써, S면을 이용하여 전극 면적을 억제할 수 있기 때문에, 적은 면적으로 디스플레이로서 이용할 수 있다.
[반도체 발광 소자(3)]
본 발명의 반도체 발광 소자는 선택 성장에 의해 형성되어 성장 기판의 기판 주면에 대하여 경사지게 이루어지는 경사 결정면을 갖는 결정 성장층과, 상기 결정 성장층에 형성되어 소요의 전류가 주입되어 광을 발생시키는 활성층을 갖고, 상기 활성층으로부터 소자 밖으로 출력되는 광의 일부는 상기 경사 결정면에 거의 평행하게 연장된 반사면에서 반사한 것을 특징으로 한다. 기판이나 결정층, 결정층의 선택 성장 방법, 제 1 도전형층, 활성층, 제 2 도전형층 등, 반도체 발광 소자의 기본 구성에 대해서는 앞서의 반도체 발광 소자(1)와 동일하다.
본 발명의 반도체 발광 소자에 있어서의 반사면은 그 구조로서 특히 한정되는 것이 아니지만, 활성층으로 발생한 광을 실질적으로 전반사 또는 다소의 광 투과가 있어도 유효한 반사가 가능한 면이라면 좋다. 이 반사면은 그 적어도 일부가 경사 결정면에 거의 평행하게 연장된다. 반사면이 경사 결정면과 거의 평행하다는 것은 실질적으로 평행한 경우와 완전하게 평행한 면에서 약간의 경사를 갖고 연장되어 있는 경우의 양쪽을 포함한다. 반사면은 단일의 면으로 하는 것도 가능하지만, 각각 활성층으로 발생한 광을 반사하는 기능을 갖는 경사 결정면에 평행하게 연장되는 2면 이상의 면이라도 좋고, 경사 결정면의 법선 방향에서 중복한 구조라도 좋다. 본 발명의 반도체 발광 소자로서는 결정면 자체를 반사면으로 하는 것이 가능하고, 반사면에 결정면을 사용하면, 산란 성분이 작아지기 때문에, 보다 효율 높게 광이 추출된다. 또한, 결정면을 반사면으로 하는 경우에는 활성층 등의 각 반도체층을 형성한 후, 전극으로서 금속막을 형성하는 구조로 할 수 있기 때문에, 그 전극이 반사막을 구성하는 구조로 할 수 있다. 활성층 상에 형성된 전극이 반사막으로서 사용되는 경우, 활성층 등을 경사 결정층에 적층하는 형으로 형성하면, 전극도 결정 성장층의 형상으로 자기형성적으로 형성할 수 있고, 에칭 등의 가공은 반사막의 형성에 대해서는 불필요해진다.
상기 경사 결정면에 평행하게 연장된 반사면은 그 일 예로서 180°보다도 작은 각도로 대향하는 적어도 2면 이상의 반사면을 갖는 구조로 할 수 있다. 이들 180°보다도 작은 각도로 대향하는 적어도 2면 이상의 반사면은 직접 대향하는 2면 이상의 면이라도 좋고, 사이에 다른 각도로 배치되는 반사면이나 결정면을 끼워 대향하는 면이라도 좋다. 예를 들면 S면을 측면으로 하는 육각뿔 구조의 결정 성장층을 형성하는 소자로서는 육각뿔의 꼭지점에서 약 60도 전후의 각도로 대향하게 된다.
결정 성장층 또는 제 1 도전층과 제 2 도전형층에는 각각 전극이 형성된다. 접촉 저항을 낮추기 위해서, 콘택트층을 형성한 후에 전극을 콘택트층 상에 형성하여도 좋다. 이들의 전극을 증착법에 의해 형성하는 경우, p 전극, n 전극이 결정층과 마스크의 아래에 형성된 결정종층과의 쌍방에 붙어버리면 단락하여 버리는 경우가 있고, 각각 정밀도 높게 증착하는 것이 필요해진다. 본 발명의 기본 구조를 발광 다이오드로 하기 위해서는 제 1, 제 2 도전층에 각각 전극을 형성하면 좋고, 어느쪽의 구조에 대해서도, 광을 추출하는 방향은 필요에 따라서 표면이나 이면 어느쪽이나 가능하다. 즉, 투명 기판이면 어느 구조라도 기판의 이면으로부터 광을 추출할 수 있고, 투명 전극을 사용하면 어느 구조라도 표면으로부터 광을 추출할 수 있다.
본 발명의 반도체 발광 소자의 요지의 하나는 출력으로서 추출되는 광의 일부는 선택 성장에 의해서 형성된 경사 결정면과 평행하게 연장된 반사면에서 반사한 것인 점이고, 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스 상 용이하게 형성되기 때문에, 자기 형성적으로 특히 에칭 등의 공정을 추가하지 않아도 얻을 수 있다.
본 발명의 반도체 발광 소자의 요지의 또 다른 하나는 선택 성장을 이용하여, 활성층을 성장 기판에 대하여 경사진 평면 상에도 형성하는 경우에는 활성층의 면적을 크게 할 수 있다는 점이다. 소자 사이즈가 한정되어 있는 경우, 소자 내에서의 활성층의 유효 면적이 큰 쪽이, 같은 휘도를 얻기 위해서 필요한 단위 면적당의 전류 주입 밀도를 작게 할 수 있다. 따라서, 유효 면적이 큰 구조쪽이, 동일한 휘도를 얻기 위해서는 신뢰성이 향상되고, 활성층에 같은 부하를 거는 것이라면 휘도를 향상시킬 수 있다. 특히 활성층의 총면적과 선택 성장 영역의 성장 기판에 차지하는 면적과의 차가, 적어도 한 쪽의 전극과의 콘택트에 필요한 면적보다 커지면, 콘택트 영역에 의해서 제한된 활성층 영역분이 보상되게 된다. 따라서, 본 발명의 반도체 발광 소자를 사용하여, 활성층을 경사 결정면에 형성함으로써, 상기 발광 소자의 소자 사이즈를 필요한 만큼 작게 하더라도, 구조 상의 부담 즉 전류가 집중하여 버리는 사태가 경감된다.
또한, 본 발명의 반도체 발광 소자는 다수개를 모두 화상 표시 장치나 조명 장치를 구성하는 것이 가능하다. 각 소자를 3원색분 갖추어지게 하여, 주사 가능하게 배열함으로써, S면을 이용하여 전극 면적을 억제할 수 있기 때문에, 적은 면적으로 디스플레이로서 이용할 수 있다.
[반도체 발광 소자(4)]
본 발명의 반도체 발광 소자는 기판 상에 제 1 도전형의 제 1 성장층을 형성하고, 상기 제 1 성장층 상에 마스크층을 형성하며, 상기 마스크층에 설치된 개구 부에서 제 1 도전형의 제 2 성장층을 선택 성장시켜 형성하고, 상기 제 2 성장층의 결정면에 평행한 면 내로 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 일부 또는 전부를 상기 개구부의 주위의 마스크층 상까지 연장되도록 형성하여 이루어지는 것을 특징으로 한다. 본 발명에 사용되는 기판은 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 형성할 수 있는 것이면 특히 한정되지 않고, 앞서의 반도체 발광 소자(1 내지 3)와 동일한 것을 사용할 수 있다.
이 기판 상에 형성되는 성장층은 후술하는 마스크층의 하부에 배치되는 제 1 성장층과, 마스크층의 개구부로부터 성장하여 형성되는 제 2 성장층으로 이루어진다. 이들 제 1 성장층과 제 2 성장층은 모두 제 1 도전형으로 되고, 특히 한정되는 것이 아니지만, 제 2 성장층의 결정면에 평행한 면에 제 1 도전형층, 활성층, 및 제 2 도전형층으로 이루어지는 발광 영역을 형성 가능한 재료층이면 좋다. 제 1 및 제 2 성장층의 층형성 재료로서, 화합물 반도체 재료가 사용되고, 그 중에서도 섬유아연석형의 결정 구조를 갖는 것이 바람직하다.
이러한 성장층으로서는 예를 들면 III족계 화합물 반도체나 BeMgZnCdS계 화합물 반도체, BeMgZnCd0계 화합물 반도체를 사용할 수 있고, 게다가 또한 질화갈륨(GaN)계 화합물 반도체, 질화 알루미늄(AlN)계 화합물 반도체, 질화인듐(InN)계 화합물 반도체, 질화인듐갈륨(InGaN)계 화합물 반도체, 질화알루미늄갈륨(AlGaN)계 화합물 반도체 등을 바람직하게는 형성할 수 있고, 특히 질화갈륨계 화합물 반도체등의 질화물 반도체가 바람직하다. 또, 본 발명에 있어서, InGaN, AlGaN, GaN 등은 반드시, 3원 혼정만, 2원 혼정만의 질화물 반도체를 나타내는 것은 아니고, 예를 들면 InGaN에서는 InGaN의 작용을 변화시키지 않는 범위에서의 미량의 Al, 그 밖의 불순물을 포함하고 있어도 본 발명의 범위인 것은 말할 필요도 없다. 또한, 본 명세서에 있어서, 질화물이란 III 족에 B, Al, Ga, In, Ta 중 어느 하나를 사용하고, V족에는 주로 N을 사용하는 것을 특징으로 하는 것이다. 그러나, 본 명세서에 있어서, 미량의 As, P를 사용하여 밴드 갭을 저감시킨 재료라도 질화물에 포함된다.
이 성장층의 성장 방법으로서는 여러 가지의 기상 성장법을 들 수 있고, 예를 들면 유기금속 화합물 기상 성장법(MOCVD(MOVPE)법)이나 분자선 에피택시법(MBE 법) 등의 기상 성장법이나, 하이드라이드 기상 성장법(HVPE 법) 등을 사용할 수 있다. 그 중에서도 MOVPE 법에 의하면, 신속하게 결정성이 좋은 것이 얻어진다. MOCVD법으로서는 Ga 소스로서 TMG(트리메틸갈륨), TEG(트리에틸갈륨), Al 소스로서는 TMA(트리메틸알루미늄), TEA(트리에틸알루미늄), In 소스로서는 TMI(트리메틸인듐), TEI(트리에틸인듐) 등의 알킬금속 화합물이 많이 사용되고, 질소원으로서는 암모니아, 하이드라진 등의 가스가 사용된다. 또한, 불순물소스로서는 Si 이면 실란가스, Ge 이면 게르만 가스, Mg 이면 Cp2Mg(사이클로펜타디에닐마그네슘), Zn 이면 DEZ(디에틸징크) 등의 가스가 사용된다. MOCVD법으로서는 이들의 가스를 예를 들면 600℃ 이상으로 가열된 기판의 표면에 공급하여, 가스를 분해함으로써, InAlGaN계 화합물 반도체를 에피택시얼 성장시킬 수 있다.
상기 제 1 성장층은 예를 들면 질화갈륨층이나 질화 알루미늄층으로 이루어져, 제 1 성장층은 저온 버퍼층과 고온 버퍼층과의 조합 또는 버퍼층과 결정종으로 서 기능하는 결정종층과의 조합으로 이루어지는 구조라도 좋다. 성장층의 성장을 저온 버퍼층으로부터 시작하면 마스크 상에 폴리결정이 석출되기 쉬워지고, 그것이 문제가 된다. 그래서, 결정종층을 포함시킨 후 그 위에 기판과 다른 면을 성장함으로써, 결정성이 더욱 좋은 결정을 성장할 수 있다. 또한, 선택 성장을 사용하여 결정 성장을 하기 위해서는 결정종층이 없으면 버퍼층으로부터 형성할 필요가 있지만, 혹시 버퍼층으로부터 선택 성장을 하면 성장의 저해된 성장하지 않아도 좋은 부분에 성장이 일어나기 쉽게 된다. 따라서, 결정종층을 사용함으로써, 성장이 필요한 영역에 선택성 좋게 결정을 성장시킬 수 있게 된다. 버퍼층은 기판과 질화물 반도체의 격자 부정합을 완화시키는 목적도 있다. 따라서, 질화물 반도체와 격자 정수가 가까운 기판, 격자 정수가 일치한 기판을 사용하는 경우에는 버퍼층이 형성되지 않는 경우도 있다. 예를 들면, SiC 상에는 AlN을 저온으로 하지 않고 버퍼층을 형성하는 것도 있고, Si 기판 상에는 AlN, GaN을 역시 저온으로 하지 않고 버퍼층으로서 성장하는 것도 있고, 그래도 양질의 GaN 층이 얻어진다. 또한, 버퍼층에 대해서는 특히 설치하지 않는 구조로 하는 것도 가능하고, GaN 기판을 사용하여도 좋다.
그리고, 본 발명에 있어서는 선택 성장에 의해 제 2 성장층을 형성하기 때문에, 기판의 주면에 대하여 경사진 경사면을 얻을 수 있다. 일반적으로, 기판 주면의 선택에도 의존하지만, 섬유아연석형의 (0001)면[C면]을 기판 주면으로 한 경우로서는 (1-100)면[M면], (1-101)면[S면], (11-20)면[A면],(1-102)면[R면], (1-123)면[N면], (11-22)면 및 이들에 등가인 결정면중에서 선택된 경사면을 형성할 수 있 고, 특히 S면이나 (11-22)면 및 이것에 등가인 결정면을 사용하는 것이 바람직하다. 이들에 등가인 결정면이란 상술한 바와 같이, 5도 내지 6도의 범위로 기운 면 방위를 포함하는 것이다. 특히 S면은 C+면의 위에 선택 성장하였을 때에 보이는 안정면이고, 비교적 얻기 쉬운 면이고 육방정계의 면지수로서는(1, -1, 0, 1)면이다. C면에 C+면과 C-면이 존재하는 것과 마찬가지로, S면에 대해서는 S+면과 S-면이 존재하지만, 본 명세서에 있어서는 특히 제한하지 않은 경우는 C+면 GaN 상에 S+면을 성장하고 있고, 이것을 S면으로서 설명하고 있다. 또, S면에 관해서는 S+면이 안정면이다.
상술한 바와 같이 질화갈륨계 화합물 반도체로 결정층을 구성한 경우에는 S면 즉 S+면 상, Ga로부터 N으로의 본드수가 2 또는 3으로 C면의 다음으로 많아진다. 여기서 C-면은 C+면의 위에는 사실상 얻을 수 없기 때문에, S면에서의 본드수는 가장 많은 것으로 된다. 예를 들면, C면을 주면에 갖는 사파이어 기판에 질화물을 성장한 경우, 일반에 섬유아연석형의 질화물의 표면은 C+면이 되지만, 선택 성장을 이용함으로써 S면을 형성할 수 있고, C면에 평행한 면에서는 탈리하기 쉬운 경향을 갖는 N의 본드가 Ga에서 1개의 본드로 결합하고 있는 것에 대하여, 기운 S면에서는 적어도 1개 이상의 본드로 결합하게 된다. 따라서, 실효적으로 V/III비가 상승하게 되고, 적층 구조의 결정성의 향상에 유리하다. 또한, 기판과 다른 방향으로 성장하면 기판으로부터 위로 신장한 전위가 굴곡하는 경우도 있어, 결함의 저감에도 유리하게 된다.
본 발명의 반도체 발광 소자에 있어서는 선택 성장에 의해서 제 2 성장층은 기판의 주면에 대하여 경사진 구조로 하는 것이 가능하지만, 특히, 제 2 성장층은 S면 또는 상기 S면에 실질적으로 등가인 면이 대략 육각뿔 형상의 경사면을 각각 구성하는 구조라도 좋고, 또는, S면 또는 상기 S면에 실질적으로 등가인 면이 대략 육각뿔사다리꼴의 경사면을 각각 구성하더라도 C면 또는 상기 C면에 실질적으로 등가인 면이 상기 대략 육각뿔사다리꼴의 상측 평면부를 구성하는 구조, 소위 대략 육각뿔사다리꼴이라도 좋다. 이들 대략 육각뿔 형상이나 대략 육각뿔사다리꼴은 정확하게 육각뿔인 것을 필요로 하지 않고, 그 중의 몇개인가의 면이 소실된 것도 포함한다. 또한, 결정층의 결정면간의 능선은 반드시 직선이 아니어도 좋다. 또한, 대략 육각뿔 형상이나 대략 육각뿔사다리꼴은 직선형으로 연장된 형상이라도 좋다.
구체적인 선택 성장법으로서는 선택적으로 제 1 성장층 상에 형성된 마스크층의 개구된 부분을 이용하여 행해진다. 마스크층의 개구부의 형상으로서는 원형상, 정방형상, 육각형상, 삼각형상, 직사각형상, 마름모형, 띠형, 격자형 및 이들의 변형 형상 등의 형상으로 할 수 있다. 마스크층은 예를 들면 절연 재료로 이루어지고, 예를 들면 산화실리콘층 또는 질화실리콘층에 의해서 구성할 수 있다. 마스크층의 두께는 활성층 근방이나 전극 근방의 단차를 완화시킬 목적으로, 0.1 내지 5㎛의 범위로 형성할 수 있고, 보다 바람직하게는 0.1 내지 1.O㎛의 정도이다. 상술한 바와 같은 대략 육각뿔사다리꼴이나 대략 육각뿔 형상이 직선형으로 연장된 형상인 경우, 한 방향을 긴쪽 방향으로 하는 각뿔대나 사다리꼴 형상은 마스크층의 개구부(창 영역)를 띠형으로 하는 것으로 가능하다.
선택 성장을 사용하여 마스크층의 개구부를 10㎛ 정도의 원형(또는 변이 1-100 방향의 육각형, 또는 변이 11-20 방향의 육각형 등)으로 하는 것으로 그 약 2배 정도의 선택 성장 영역까지 간단하게 제작할 수 있다. 또한 S면이 기판과 다른 방향이면 전위를 굴곡하는 효과, 및 전위를 차폐하는 효과가 있기 때문에, 전위 밀도의 저감에도 도움이 된다.
본 발명자들이 행한 실험에 있어서, 캐소드 루미네선스를 사용하여 성장한 육각뿔사다리꼴을 관측해 보면, 제 2 성장층으로서 형성된 S면의 결정은 양질이고 C+면과 비교하여 발광 효율이 높아지고 있는 것이 나타나고 있다. 특히 InGaN 활성층의 성장 온도는 700 내지 800℃ 이기 때문에, 암모니아의 분해 효율이 낮고, 보다 N종이 필요하게 된다. 또한 AFM에서 표면을 본 바 스텝이 일치하여 InGaN 혼잡에 적합한 면이 관측되었다. 더욱이, Mg 도프층의 성장 표면은 일반적으로 AFM 레벨에서의 표면 상태가 나쁘지만, S면의 성장에 의해 이 Mg 도프층도 좋은 표면 상태로 성장하고, 게다가 도핑 조건이 상당히 다른 것을 알고 있다. 또한, 현미 포토루미네선스 맵핑을 행하면, 0.5-1㎛ 정도의 분해능으로 측정할 수 있지만, C+면의 위에 성장한 통상 방법에서는 1㎛ 피치 정도의 얼룩이 존재하여, 선택 성장으로 S면을 얻은 시료에 관해서는 균일한 결과가 얻어졌다. 또한, SEM에서 본 경사면의 평탄성도 C+면보다 매끄러운 모양으로 되어 있다.
또한, 선택 성장 마스크를 사용하여 선택 성장하는 경우로서, 선택 마스크 개구부의 위로만 성장할 때는 가로 방향 성장이 존재하지 않기 때문에, 마이크로 채널 에피택시를 사용하여 가로 방향 성장시켜 창 영역보다 확대된 형상으로 하는 것이 가능하다. 이러한 마이크로 채널 에피택시를 사용하여 가로 방향 성장을 한 쪽이 관통 전위를 피하기 쉽게 되어, 전위가 감소되는 것을 알 수 있다. 또한 이러한 가로 방향 성장에 의해 발광 영역도 증대하고, 더욱이 전류의 균일화, 전류 집중의 회피, 및 전류 밀도의 저감을 도모할 수 있다.
본 발명의 반도체 발광 소자는 제 2 성장층의 결정면에 평행한 면 내로 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층을 제 2 성장층에 형성한다. 제 1 도전형층, 활성층, 제 2 도전형층의 기본 구성에 대해서는 앞서의 반도체 발광 소자(1)와 동일하다.
본 발명의 반도체 발광 소자에 있어서는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 전부 또는 일부가 개구부의 주위의 마스크층 상으로까지 연장된다. 이와 같이 마스크를 제거하지 않는 구조로 하기 때문에, 가로 방향으로 성장한 부분의 하부의 지지가 없어지는 일도 없고, 또한 전부 마스크층을 남긴 상태로 하면, 선택 성장 구조의 단차가 완화되어, 레이저 조사 등에 의해서 기판을 벗긴 경우라도, 마스크층이 제 1 성장층의 지지층으로서 기능하면서 n 전극과 p 전극을 확실하게 분리하여 단락을 방지할 수 있다.
또한, 본 발명의 다른 반도체 발광 소자에 있어서는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층에 의해서, 제 2 성장층의 전체가 피복되는 구조가 된다. 우선, 이러한 구조는 선택 성장에 의해서 경사진 결정면을 제 2 성장층이 나타내기 위해서 용이하게 구성할 수 있다. 즉, 기판 주면에 평행하게 연장하는 활성층 등을 형성한 경우에는 끝부가 공기 중에 노출할 수 있지만, 경사진 결정 면을 이용함으로써 끝부까지도 피복할 수 있다. 제 2 성장층의 전체가 피복됨으로써, 활성층의 산화 등의 열화가 미연에 방지되어, 발광 면적이 더욱 증대한 효과도 얻어진다.
또한, 본 발명의 또 다른 반도체 발광 소자에 있어서는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 각 끝부가 직접 마스크층에 접촉하는 구조로 할 수 있다. 이러한 구조는 선택 성장에 의해서 경사진 결정면을 제 2 성장층이 나타내기 위해서 용이하게 구성할 수 있고, 각 끝부가 직접 마스크층에 접촉하여 활성층 등을 피복하기 때문에, 활성층의 산화 등의 열화가 미연에 방지되어, 발광 면적이 더욱 증대한 효과도 얻어진다.
본 발명의 반도체 발광 소자에서는 결정면의 결정성의 장점을 이용하여, 발광 효율을 높일 수 있다. 특히, 결정성이 좋은 S면에만 전류를 주입하면, S면은 In의 혼잡도 좋고 결정성도 좋기 때문에 발광 효율을 높게 할 수 있다. 또한, 활성층이 실질적인 S면에 평행한 면 내로 연장하는 면적은 상기 활성층을 기판 또는 상기 제 1 성장층의 주면에 투영한 경우의 면적보다 큰 것으로 할 수 있다. 이와 같이 활성층의 면적을 큰 것으로 함으로써, 소자의 발광하는 면적이 커져, 그 만큼 전류 밀도를 저감할 수 있다. 또한, 활성층의 면적을 크게 잡음으로써, 휘도 포화의 저감에 도움이 되고, 이로써 발광 효율을 높일 수 있다.
제 2 성장층과 제 2 도전형 클래드층에는 각각 전극이 형성된다. 접촉 저항을 낮추기 위해서, 콘택트층을 형성하고, 그 후에 전극을 콘택트층 상에 형성하여도 좋다. 이들의 전극을 증착법에 의해 형성하는 경우, p 전극, n 전극이 층과 마 스크의 아래에 형성된 제 1 성장층과의 쌍방에 붙어버리면 단락하여 버리는 경우가 있어, 각각 정밀도 높게 증착하는 것이 필요해진다.
본 발명의 반도체 발광 소자는 다수개를 모두 화상 표시 장치나 조명 장치를 구성하는 것이 가능하다. 각 소자를 3원색분 갖추어지게 하여, 주사 가능하게 배열 함으로써, S면을 이용하여 전극 면적을 억제할 수 있기 때문에, 적은 면적으로 디스플레이로서 이용할 수 있다.
[반도체 발광 소자(5)]
본 발명의 반도체 발광 소자는 제 1 도전층과 제 2 도전층에 끼워지고, 선택 성장에 의해 성장 기판의 주면에 평행이 아니게 연장되는 활성층을 갖고, 상기 활성층의 면적은 상기 성장 기판 상의 상기 선택 성장 시에 사용한 창 영역의 면적보다 크게 되고, 또는 상기 선택 성장에 의해 결정 성장한 결정 성장층을 상기 성장 기판의 법선 방향으로 투영한 경우의 사상 면적보다도 크게 되는 것을 특징으로 한다. 기판이나 결정층, 결정층의 선택 성장 방법, 제 1 도전형층, 활성층, 제 2 도전형층 등, 반도체 발광 소자의 기본 구성에 대해서는 앞서의 반도체 발광 소자(1)와 동일하다.
본 발명은 선택 성장에 의해 활성층을 경사면에 형성한다는 기본 구조이므로, 본 발명의 효과를 충분히 얻기 위해서는 기본으로 되는 소자 사이즈가 결정 성장층의 층 두께와 동등한 사이즈, 즉 크더라도 50 미크론 정도의 크기인 것이 바람직하고, 또한 소자 사이즈가 작은 경우일수록 효과적이다. 그러나, 기본 구조의 1차원, 또는 2차원 배열을 하나의 소자에 내포하면 어떠한 사이즈의 소자에 대해서 도 적용할 수 있다. 특히 도전층의 저항치가 높기 때문에 전극 배선이 필요한 제 1 도전층에 대하여 고밀도의 콘택트를 필요로 하거나, 제 2 도전층의 가능하면 큰 면적의 콘택트를 필요로 하는 경우에 있어서, 본 발명의 반도체 발광 소자는 효과적이다.
본 발명의 반도체 발광 소자는 제 1 도전층과 제 2 도전층에 끼워진 구조의 활성층을 갖고 있고, 활성층은 성장 기판의 주면에 대하여 평행이 아닌 면 내에 연장된다. 제 1 도전형은 p 형 또는 n 형의 클래드층이고, 제 2 도전형은 그 반대의 도전형이다. 예를 들면 C면을 구성하는 결정층을 실리콘 도프의 질화갈륨계 화합물 반도체층에 의해서 구성한 경우에는 n 형 클래드층을 실리콘 도프의 질화갈륨계 화합물 반도체층에 의해서 구성하고, 그 위에 InGaN 층을 활성층으로서 형성하며, 더욱이 그 위에 p 형 클래드층으로서 마그네슘 도프의 질화갈륨계 화합물 반도체층을 형성하여 더블 헤테로 구조를 취할 수 있다. 활성층인 InGaN 층을 AlGaN 층으로 끼우는 구조로 하는 것도 가능하다. 또한, 활성층은 단일의 벌크 활성층으로 구성하는 것도 가능하지만, 단일 양자 우물(SQW) 구조, 2중 양자 우물(DQW) 구조, 다중 양자 우물(MQW) 구조 등의 양자 우물 구조를 형성한 것이라도 좋다. 양자 우물 구조에는 필요에 따라서 양자 우물의 분리를 위해 장벽층이 병용된다. 활성층을 InGaN 층으로 한 경우에는 특히 제조 공정 상도 제조하기 쉬운 구조로 되고, 소자의 발광 특성을 좋게 할 수 있다. 더욱이 이 InGaN 층은 질소원자의 탈리하기 어려운 구조인 S면의 위에서의 성장으로서는 특히 결정화되기 쉽고 게다가 결정성도 좋아져서, 발광 효율을 높일 수 있다. 또, 질화물 반도체는 논도프라도 결 정 중에 생기는 질소 구멍 때문에 n 형으로 되는 성질이 있지만, 통상 Si, Ge, Se 등의 도너 불순물을 결정 성장 중에 도프함으로써, 캐리어 농도를 바람직한 n 형 으로 할 수 있다. 또한, 질화물 반도체를 p 형으로 하기 위해서는 결정 중에 Mg, Zn, C, Be, Ca, Ba 등의 억셉터 불순물을 도프함으로써 얻어진다.
이들 제 1 도전형층, 활성층, 및 제 2 도전형층은 성장 기판의 주면에 대하여 경사진 결정 성장층에 형성되지만, 이러한 성장 기판의 주면과 평행이 아닌 면 내로의 활성층의 연장은 경사진 결정면이 형성되어 있는 부분에서 계속하여 결정 성장시키면 용이하게 행할 수 있다. 또한, 결정면이 능선의 양측으로 연장되는 부분에 활성층을 형성함으로써, 활성층은 굴곡부를 포함하여 연장된다. 결정 성장층이 대략 육각뿔 형상이나 대략 육각뿔사다리꼴이 되고, 각 경사진 결정 성장층의 표면이 S면 등으로 되는 경우에는 제 1 도전형층, 활성층, 및 제 2 도전형층으로 이루어지는 발광 영역을 전부 또는 일부의 S면 상에 형성할 수 있다.
대략 육각뿔사다리꼴인 경우에는 기판 주면에 평행한 상면 상, 예를 들면 C면 상에도 제 1 도전형층, 활성층, 및 제 2 도전형층을 형성할 수 있다. 경사진 S면을 이용하여 발광시킴으로써, 평행 평판에서는 다중 반사에 의해 광이 감쇠되어 가지만, 기운 면이 있으면 광은 다중 반사의 영향을 벗어나 반도체의 밖으로 나갈 수 있다는 이점이 있다. 제 1 도전형층 즉 클래드층은 S면을 구성하는 결정층과 동일한 재료로 동일한 도전형으로 할 수 있고, S면을 구성하는 결정층을 형성한 후, 연속적으로 농도를 조정하면서 형성하는 것도 가능하게 되고, 또한 다른 예로서, S면의 구성하는 결정층의 일부가 제 1 도전형층으로서 기능하는 구조라도 좋 다.
본 발명의 반도체 발광 소자로에서는 경사진 경사 결정면의 결정성의 장점을 이용하여, 발광 효율을 높일 수 있다. 특히, 결정성이 좋은 S면에만 전류를 주입하면, S면은 In의 혼잡도 좋고 결정성도 좋기 때문에 발광 효율을 높게 할 수 있다. 또한, 활성층의 실질적인 S면에 평행한 면 내로 연장하는 면적은 상기 활성층을 기판 또는 상기 하지 성장층의 주면에 투영한 경우의 면적보다 큰 것으로 할 수 있다. 이와 같이 활성층의 면적을 큰 것으로 함으로써, 소자가 발광하는 면적이 커지고, 그 만큼 전류 밀도를 저감할 수 있다. 또한, 활성층의 면적을 크게 잡음으로써, 휘도 포화의 저감에 도움이 되어, 이로써 발광 효율을 높일 수 있다.
결정 성장층 또는 제 1 도전층과 제 2 도전형층에는 각각 전극이 형성된다. 접촉 저항을 낮추기 위해서, 콘택트층을 형성하고, 그 후에 전극을 콘택트층 상에 형성하여도 좋다. 이들의 전극을 증착법에 의해 형성하는 경우, p 전극, n 전극이 결정층과 마스크의 아래에 형성된 결정종층과의 쌍방에 붙어버리면 단락하여 버리는 경우가 있어, 각각 정밀도 높게 증착하는 것이 필요해진다. 본 발명의 기본 구조를 발광 다이오드로 하기 위해서는 제 1, 제 2 도전층에 각각 전극을 형성하면 좋고, 어느쪽의 구조에 대해서도 광을 추출하는 방향은 필요에 따라서 표면이나 이면 어느쪽이나 가능하다. 즉, 투명 기판이면 어느쪽의 구조이라도 기판의 이면으로부터 광을 추출할 수 있고, 투명전극을 사용하면 어느쪽의 구조라도 표면으로부터 광을 추출할 수 있다.
본 발명의 반도체 발광 소자의 요지의 하나는 선택 성장함으로써, 활성층을 성장 기판에 대하여 평행이 아닌 평면 상에도 형성함으로써 활성층의 면적을 크게 한다는 점이다. 소자 사이즈가 한정되어 있는 경우, 소자 내에서의 활성층의 유효 면적이 큰 쪽이, 같은 휘도를 얻기 위해서 필요한 단위 면적당의 전류 주입 밀도를 작게 할 수 있다. 따라서, 유효 면적이 큰 구조쪽이, 동일한 휘도를 얻기 위해서는 신뢰성이 향상되고, 활성층에 같은 동일한 부하를 가하는 것이면 휘도를 향상할 수 있다. 특히 활성층의 총면적과 선택 성장 영역의 성장 기판에 차지하는 면적과의 차가, 적어도 한 쪽의 전극과의 콘택트에 필요한 면적보다 커지면, 콘택트 영역에 의해서 제한된 활성층 영역분이 보상되게 된다. 따라서, 본 발명의 반도체 발광 소자를 사용함으로써, 상기 발광 소자의 소자 사이즈를 필요한 만큼 작게 하더라도, 구조 상의 부담 즉 전류가 집중되어 버리는 사태가 경감된다.
여기서, 예를 들면 단면이 삼각형인 스트라이프 패턴의 결정 성장층이 깊이 방향으로 계속되고 있다고 가정하고, 기판 주면과 결정 성장층의 경사면의 경사 각을 θ로 하면, 활성층의 전영역에 대하여 성장 기판의 법선 벡터 방향으로 투영한 사상의 사상 면적과 비교하면, 활성층의 유효 면적은 최대 1/cosθ배 커지는 것을 알 수 있다. 단면이 삼각형인 스트라이프 패턴의 구조에 한정되지 않고, 선택 성장에 의해 다각 사다리꼴이나, 다각뿔 등을 형성한 후, 그 표면에 기판에 평행이 아닌 활성층을 형성할 수 있으면, 유효 면적은 거의 필연적으로 커진다. 또, 사상 면적이란 기판 주면에서의 점유 면적과 같고, 기판 주면에 수직인 법선 벡터 방향으로 광을 가상적으로 조사한 경우에 결정 성장층에 의해서 형성되는 그림자 부분의 면적과 동일하다.
더욱이 비성장 영역을 작게 하고, 또한 성장 저해막 즉 마스크층 등에 의해 분리되고, 인접하는 안정면끼리를 빠듯하게 접촉하지 않을 때까지 성장하면, 성장 기판의 면적보다 활성층 면적을 크게 하는 것도 가능하다. 단 도 18에 도시하는 발광 소자에서는 일회의 성장에서의 최대 면적은 성장 기판의 성장면의 면적과 동일하고, 또한 전극이나 소자 분리홈을 부가하면 활성층의 유효 면적은 더욱 작아지기 때문에, 반드시 활성층의 총합 면적이 성장 기판의 면적보다 커지지 않아도 충분히 효과가 있다.
활성층의 유효 면적을, 성장 기판 상의 선택 성장 시에 사용한 창 영역의 면적보다 크게 하거나, 또는 선택 성장에 의해 결정 성장한 결정 성장층을 성장 기판의 법선 방향으로 투영한 경우의 사상 면적보다도 크게 함으로써, 활성층에 주입되는 전류의 밀도를 낮출 수 있고, 소자의 신뢰성을 향상할 수 있다. 또한, 활성층의 유효 면적이, 선택 성장 영역을 성장 기판으로 법선 벡터 방향으로 투영한 사상의 면적과 적어도 한 쪽의 전극과 도전층과의 접촉 면적의 합보다도 크게 하는 것이라도, 활성층에 주입되는 전류의 밀도를 낮출 수 있고, 소자의 신뢰성을 향상시킬 수 있다. 특히 활성층의 총면적과 선택 성장 영역의 성장 기판 상에 차지하는 사상 면적의 차가, 적어도 한 쪽의 전극과의 콘택트에 필요한 면적보다 커지면, 콘택트 영역에 의해서 제한된 활성층 영역분이 보상된다.
예를 들면 30㎛ 각의 발광 다이오드 소자의 제조에 대하여 생각하면, 제 1 전극과 제 1 도전층인 하지 도전층이 접촉하는 영역은 20㎛×5㎛ 정도, 활성층을 배치할 수 있는 선택 성장 영역은 크더라도 20㎛각 정도이다. 따라서, 활성층의 총면적을 500㎛2 이상으로 설정함으로써, 본 발명의 소자 구조가 얻어지게 된다. 실제로, 선택 성장 영역에 저변이 20㎛ 각으로 경사면의 각도 45°의 사각뿔을 형성하고, 활성층이 그 경사면에 균일하게 형성되면, 활성층의 총면적은 20㎛×20㎛/cos45°=566㎛2이 되고, 접촉 면적과 비교하여 활성층의 유효 면적을 충분히 증대시킬 수 있다. 또한, 경사면의 각도가 크면 더욱 효과적인 것도 분명하다. 예를 들면, 섬유아연석형의 (0001)면에 대한 안정면(1-101)면은 약 62°이고, 섬아연형의 (001)면에 대한 안정면(111)면은 54.7°이므로, 본 발명의 활성층의 영역을 확대하여 신뢰성을 확보한다는 효과를 충분히 얻을 수 있다.
또, 본 발명의 반도체 발광 소자는 다수개를 모두 화상 표시 장치나 조명 장치를 구성하는 것이 가능하다. 각 소자를 3원색분 갖추어지게 하여, 주사 가능하게 배열함으로써, S면을 이용하여 전극 면적을 억제할 수 있기 때문에, 적은 면적으로 디스플레이로서 이용할 수 있다.
실시예
이하, 본 발명을 각 실시예를 참조하여 더욱 상세하게 설명한다. 각 실시예는 각각 제조 방법에 대응하고 있고, 그 제조 방법에 의해서 완성한 소자가 본 발명의 구조를 갖는 반도체 발광 소자이다. 따라서, 각 실시예에서는 처음에 제조 공정에 관해서 설명하고, 이어서 제조된 소자 자체에 관해서 설명한다. 또, 본 발명의 반도체 발광 소자는 그 요지를 일탈하지 않는 범위에서 변형이나 변경 등이 가능하고, 본 발명은 이하의 실시예에 한정되는 것이 아니다.
실시예 1
본 실시예는 사파이어 기판 상에 직접 선택 성장으로 경사 결정면으로서 S면을 갖는 결정층을 형성하는 반도체 발광 소자의 예이고, 도 3 내지 도 9를 참조하면서, 그 제조 공정과 함께 소자 구조를 설명한다.
C+면을 기판 주면(11)으로 하는 사파이어 기판(10)상에, SiO2 또는 SiN을 사용한 마스크층(12)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 100㎛ 정도의 개구부(13)를 포토리소그래피와 불산계 부식제(etchant)를 사용하여 형성한다(도 3). 이 개구부(13)는 본 실시예에 있어서는 대략 직사각형상이고, 크기는 작성해야 할 발광 소자의 특성에 따라서 바꿀 수 있다.
다음에, 선택 성장으로서 또 한번 결정 성장을 한다. 이것은 저온 500℃에서 얇은(20 내지 30nm) GaN 층(저온 버퍼층)을 성장하고, 도 4에 도시하는 바와 같이, 그 후 성장 온도를 1000℃ 정도로 상승시켜 실리콘 도프의 GaN 층(14)을 형성한다. 이 실리콘 도프의 GaN 층(14)은 마스크의 개구부(13)에 성장하지만, 수소 분위기에서, 이 성장 온도 1000℃를 유지하면서 잠시 성장을 계속하면 가로 방향으로 약간 넓어진다.
또한 그 위에 마스크층(15)을 형성하고, 또한 포토리소그래피와 에칭으로 대략 원형의 개구부(16)를 설치하고(도 5), 또한 개구부(16)의 내측에서 성장을 계속하여 실리콘 도프의 GaN 층(17)으로 이루어지는 육각뿔 형상의 결정층을 성장시킨다. 그 때, 육각뿔 형상의 결정층의 표면은 S(1-101)면으로 덮인다. 성장 시간이 부족한 등의 성장 조건이 다르면, 상면측이 기판 주면과 평행한 C+면을 갖는 육각사다리꼴이 되지만, 이 실시예에서는 육각뿔이 될 때까지 실리콘 도프의 GaN 층(17)으로 이루어지는 결정층을 성장한다. 충분한 성장 시간을 경과한 후에는 실리콘 도프의 GaN 층(17)의 표면은 육각뿔 형상의 각 경사면이 S면으로 덮이게 된다. 이 때, 개구부(16)의 피치는 충분히 떼어놓을 필요가 있다.
육각뿔 형상을 실리콘 도프의 GaN 층(17)으로 형성한 후, 얼마간 성장하고 육각뿔의 크기가 폭 15 내지 20㎛ 정도(1변이 7.5 내지 10㎛ 정도)가 되었을 때, 높이는 육각뿔로서 그 1변의 1.6배 정도가 되고, 따라서 10 내지 16㎛ 정도가 된다. 또, 이 10 내지 16㎛ 정도의 사이즈는 예시이며, 폭 10㎛ 이하의 사이즈라도 좋다. 거기까지 성장하고 닫힌 육각뿔이 형성된 후, 또한 실리콘 도프의 GaN 층(17)을 성장하고, 그 후 성장 온도를 저감하여 InGaN 층(18)을 성장한다. 그 후 성장 온도를 상승하여, 도 6에 도시하는 바와 같이 마그네슘 도프의 GaN 층(19)을 성장한다. 그 때의 InGaN 층(18)의 두께는 0.5nm에서 3nm 정도이다. 더욱이(Al) GaN/InGaN의 양자 우물층이나 다중 양자 우물층 등으로 하는 경우도 있고, 가이드층으로서 기능하는 GaN 또는 InGaN을 사용하여 다중 구조로 하는 경우도 있다. 그 때, InGaN의 바로 위의 층에는 AlGaN 층을 성장하는 것이 바람직하다.
그 후, 그 에피층의 일부를 실리콘 도프의 GaN 층(14)이 노출할 때까지 에칭하고, 또한 제거한 부분(21)에 Ti/Al/Pt/Au 전극을 증착한다. 이것이 n 전극(20)이 된다. 더욱이 육각뿔 상에 성장한 최표층에 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이 증착에 의해 p 전극(22)이 완성된다(도 7). 이들의 증착 시, p 전극(22), n 전극(20)이 육각뿔 형상의 실리콘 도프의 GaN 층(17)과 마스크의 아래에 형성된 실리콘 도프의 GaN 층(14)과의 쌍방에 붙어버리면 단락하여 버리기 때문에, 각각 정밀도 높게 증착하는 것이 필요하다. 그 후, 도 8에 도시하는 바와 같이, 상기 발광 소자를 RIE(반응성 이온 에칭) 또는 다이서 등으로 분리한다(도 8). 이로써 본 실시예에 따른 발광 소자가 완성된다.
이러한 제조 공정에서 제조된 본 실시예의 발광 소자는 도 9에 도시하는 소자 구조를 갖고 있다. 그 주된 구성은 C+면을 기판 주면으로 하는 사파이어 기판(10)상에 결정종층으로 되는 실리콘 도프의 GaN 층(14)을 거쳐서 성장한 결정층으로서의 실리콘 도프의 GaN 층(17)을 갖고 있다. 이 실리콘 도프의 GaN 층(17)은 기판 주면과는 경사져 이루어지는 S면을 갖고 있고, 이 S면에 평행하게 연장하여 이루어지는 형상으로 활성층인 InGaN 층(18)이 형성되고, 또한 그 InGaN 층(18)상에 클래드층으로서 마그네슘 도프의 GaN 층(19)이 형성되어 있다. p 전극(22)은 마그네슘 도프의 GaN 층(19)의 상면에 형성되어 있고, n 전극(20)은 육각뿔 부분의 측부에서 개구된 영역에 형성되어 있고, 실리콘 도프의 GaN 층(14)을 거쳐서 실리콘 도프의 GaN 층(17)에 접속하고 있다.
이러한 구조를 갖는 본 실시예의 반도체 발광 소자는 기판 주면에 대하여 경사진 S면을 이용하기 때문에, 그 질소원자로부터 갈륨원자로의 본드의 수가 증대하게 되고, 실효적인 V/III 비를 높게 할 수 있고, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다. 또한, 기판 주면은 C+면이고, S면은 기판 주면과 다른 면이기 때문에, 기판으로부터 위로 연장된 전위가 굴곡되는 경우가 있어, 결함을 저감하는 것도 가능해진다. 더욱이, 기판의 주면에 대하여 경사진 경사 결정면을 사용함으로써, 다중 반사를 방지할 수도 있게 되어, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다.
실시예 2
본 실시예는 사파이어 기판 상에 분리한 결정종을 형성하고, 기판의 주면에 대하여 경사진 경사 결정면으로서 S면을 갖는 결정층을 형성하는 반도체 발광 소자의 예이고, 도 10 내지 도 17을 참조하면서, 그 제조 공정과 함께 소자 구조를 설명한다.
기판 주면을 C+면으로 하는 사파이어 기판(30)상에, 우선 500℃에서의 저온으로 AlN 또는 GaN 중 어느 하나의 버퍼층을 형성한다. 그 후 승온하여 1000℃ 실리콘 도프의 GaN 층(31)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 도 10에 도시하는 바와 같이, 포토리소그래피와 불산계 부식제를 사용하여 10㎛ 정도의 원형상의 마스크부(32)를 남겨, 도 11에 도시하는 바와 같이 사파이어 기판(30)의 주면이 노정하기 까지 에칭한다. 그 결과, 마스크부(32)의 형상을 반영하여 원통형의 실리콘 도프의 GaN 층(31)이 남겨진다.
다음에, 마스크부(32)를 제거하여 또 한번 결정 성장을 하지만, 이 때는 1000℃ 정도로 성장 온도를 상승하고, 실리콘 도프의 GaN 층(33)을 성장한다. 실리콘 도프의 CaN 층(33)은 남아 있던 실리콘 도프의 GaN 층(31)상에 성장하지만, 잠시 성장을 계속하면 기판 주면에 대하여 경사진 S면에 의해서 주위가 둘러싸인 육각뿔 형상이 되어 간다. 성장에 시간이 걸릴수록 육각뿔 형상의 실리콘도프의 GaN 층(33)이 크게 성장하지만, 충분히 성장한 경우라도 GaN 층(33)끼리가 간섭하지 않고, 또한 소자간의 분리를 위한 마진을 확보하도록 GaN 층(31)의 피치는 충분히 떼어 둘 필요가 있다.
육각뿔의 크기가 실시예 1과 동일하게 폭 15 내지 20㎛ 정도(1변이 75 내지 15㎛ 정도)가 되었을 때, 높이는 육각뿔로서 그 1변의 1.6배 정도로 즉 10 내지 16㎛ 정도가 된다. 또, 육각뿔의 크기가 폭15 내지 20㎛ 정도는 예시이고, 예를 들면 육각뿔의 크기를 폭 10㎛ 정도 또는 그 이하로 하는 것도 가능하다. 도 12에 도시하는 바와 같이, 성장하여 경사진 S면으로 둘러싸인 육각뿔이 형성된 후, 또한 실리콘도프의 GaN 층을 성장하고, 그 후 성장 온도를 저감하여 InGaN 층(34)을 성장한다. 그 후, 성장 온도를 상승하여, 도 13에 도시하는 바와 같이, 마그네슘 도프의 GaN 층(35)을 성장한다. 그 때의 InGaN 층(34)의 두께는 0.5 nm에서 3nm 정도이다. 더욱이 활성층을 (Al)GaN/InGaN의 양자 우물층이나 다중 양자 우물층 등으로 하는 경우도 있고, 가이드층으로서 기능하는 GaN 또는 InGaN을 사용하여 다중 구조로 하는 경우도 있다. 그 때, InGaN의 바로 위의 층에는 AlGaN 층을 성장하는 것이 바람직하다.
그 후, 활성층인 InGaN 층(34) 및 p 형 클래드층인 마그네슘 도프의 GaN 층(35)의 일부를 기판에 가까운 측에서 제거하여 실리콘도프의 GaN 층(33)의 일부를 노출시킨다. 또한 그 제거한 기판에 가까운 부분에 Ti/A1/Pt/Au 전극을 증착한 다. 이것이 n 전극(36)이 된다. 더욱이 육각뿔 상에 성장한 최표층에 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이 증착에 의해 p 전극(37)이 완성된다(도 14). 이들의 증착 시는 전극끼리의 단락을 방지하기 위해서, 정밀도가 높은 증착이 필요한 것은 실시예 1과 동일하다.
소요의 전극(36, 37)을 형성한 후, 도 15에 도시하는 바와 같이, 상기 발광 소자를 RIE(반응성 이온 에칭) 또는 다이서 등으로 소자마다 분리한다. 이로써 본 실시예에 따른 발광 소자가 완성된다.
이러한 제조 공정에서 제조된 본 실시예의 발광 소자는 도 16에 도시하는 소자 구조를 갖고 있다. 그 주된 구성은 C+면을 기판 주면으로 하는 사파이어 기판(30)상에 결정층으로서의 실리콘 도프의 GaN 층(33)을 갖고 있다. 이 실리콘 도프의 GaN 층(33)은 기판 주면과는 경사져 이루어지는 S면을 갖고 있고, 이 S면에 평행하게 연장하여 이루어지는 형상으로 활성층인 InGaN 층(34)이 형성되고, 더욱이 그 InGaN 층(34)상에 클래드층으로서 마그네슘 도프의 GaN 층(35)이 형성되어 있다. p 전극(37)은 마그네슘 도프의 GaN 층(35)의 상면에 형성되어 있고, n 전극(36)은 육각뿔의 S면 상에서 기판 근방으로 개구된 영역에 형성되어 있고, 실리콘 도프의 GaN 층(33)에 직접 접속하고 있다.
이러한 구조를 갖는 본 실시예의 반도체 발광 소자는 실시예 1의 발광 소자와 동일하게, 기판 주면에 대하여 경사진 S면을 이용하기 때문에, 그 질소원자로부터 갈륨원자로의 본드의 수가 증대하게 되고, 실효적인 V/III 비를 높게 하는 것이 가능하고, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다. 또한, 기판 주면은 C+면이고, S면은 기판 주면과 다른 면이기 때문에, 기판으로부터 위로 연장된 전위가 굴곡하는 경우가 있고, 결함을 저감하는 것도 가능해진다. 더욱이 기판의 주면에 대하여 경사진 S면을 사용함으로써, 다중 반사를 방지하는 것도 가능하고, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다.
또, 본 실시예에서는 최초에 실리콘 도프의 GaN 층을 에칭하여 사파이어 기판(30)까지 노출하였지만, 충분한 단차만 있으면, 실리콘 도프의 GaN 내에서 단차를 만들기 위해서 에칭하면 좋다. 그와 같이 하여 생성된 결정종층의 실리콘 도프의 GaN 층 상에 성장하면 간단하게 육각뿔 형상을 얻을 수 있다. 도 17에 그와 같은 제조 방법으로 제조된 소자의 구조를 도시한다. 사파이어 기판(30)상에 형성된 실리콘 도프의 GaN 층(38)에 단차(39)가 형성되고, 그 볼록부분으로부터의 결정 성장으로 육각뿔 형상의 결정층인 실리콘 도프의 GaN 층이 형성되어, InGaN 층(34)으로 이루어지는 활성층, 마그네슘 도프의 GaN 층(35)으로 이루어지는 p 형 클래드층, p 전극(37), n 전극이 형성되어, InGaN 층(34)으로부터 소요의 파장의 광이 추출된다.
실시예 3
본 실시예는 기판의 주면에 대하여 경사진 경사 결정면으로서 S면을 갖는 육각뿔 형상의 결정층을 선택 마스크 즉 창 영역 내에 남아 형성하는 반도체 발광 소자의 예이고, 도 18 내지 도 23을 참조하여, 그 제조 공정과 함께 소자 구조를 설명한다.
기판 주면을 C+면으로 하는 사파이어 기판(40)상에, 우선 500℃의 저온에서 AlN 또는 GaN 중 어느 하나의 버퍼층을 형성한다. 그 후 승온하여 1000℃ 실리콘 도프의 GaN 층(41)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층(42)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 도 18에 도시하는 바와 같이, 포토리소그래피와 불산계 부식제를 사용하여 10㎛ 정도의 원형상의 개구부로 이루어지는 창 영역(43)을 형성한다. 이 개구부의 크기는 만들고자 하는 소자의 특성에 따라 바꾼다.
다음에 다시, 성장 온도 1000℃에서 실리콘 도프의 GaN 층(44)의 결정 성장을 행한다. 당초, 실리콘 도프의 GaN 층(44)은 원형의 창 영역(43)으로부터 성장하지만, 잠시 성장을 계속하면 주위가 S면(1-101)으로 이루어지는 육각뿔의 형상을 띤다. 성장 조건이 다른 경우는 육각뿔사다리꼴이 되지만, 성장 조건을 제어 함으로써 S면에서 덮이는 육각뿔이 선택 마스크의 테두리내 거의 꽉 차는 실리콘 도프의 GaN 층(44)이 형성된다. 그 후 성장 온도를 저감하여 활성층으로 되는 InGaN 층(45)을 성장한다. 그 후, 도 20에 도시하는 바와 같이, 성장 온도를 재차 상승시켜, p 형 클래드층으로서의 마그네슘 도프의 GaN 층(46)을 성장시킨다. 그 때의 InGaN 층(45)의 두께는 0.5nm에서 3nm 정도이다. 더욱이 상술한 실시예 1, 2와 동일하게, 활성층을(AT) GaN/In GaN의 양자 우물층이나 다중 양자 우물층 등으로 하는 경우도 있고, 가이드층으로서 기능하는 GaN 또는 InGaN을 사용하여 다중 구조로 하는 경우도 있다. 그 때, InGaN의 바로 위의 층에는 AlGaN 층을 성장하는 것이 바람직한 점은 상술한 실시예 1, 2와 동일하다. 선택 성장 시에는 선택 마스크의 창 영역(43)의 속에 전결정층의 가로 방향이 포함되도록 하는 것이 바람직하다. 이 방법으로서는 각 발광 소자의 크기를 균일하게 하는 것이 용이하게 된다.
그 후, 마스크층의 일부를 개구하여 GaN 층(41)을 노출시키고, 더욱이 그 제거한 부분(47)에 Ti/Al/Pt/Au 전극을 증착한다. 이것이 n 전극(48)이 된다. 또한 육각뿔 상에 성장한 최표층에 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이 증착에 의해 p 전극(49)이 완성된다(도 21). 이들의 증착 시, p 전극(49), n 전극(48)은 각각 정밀도 높게 증착하는 것이 필요하다. 그 후, 도 22에 도시하는 바와 같이, 상기 발광 소자를 RIE(반응성 이온 에칭) 또는 다이서 등으로 분리한다. 이로써 본 실시예에 따른 발광 소자가 완성된다.
이러한 제조 공정에서 제조된 본 실시예의 발광 소자는 도 23에 도시하는 소자 구조를 갖고 있다. 그 주된 구성은 C+면을 기판 주면으로 하는 사파이어 기판(40)상에 결정종층으로 되는 실리콘 도프의 GaN 층(41)을 거쳐서 성장한 결정층으로서의 실리콘 도프의 GaN 층(44)을 갖고 있다. 이 실리콘 도프의 GaN 층(44)은 기판 주면과는 경사져서 이루어지는 S면에 덮인 주면을 갖고 있고, 이 S면에 평행하게 연장하여 이루어지는 형상으로 활성층인 InGaN 층(45)이 형성되고, 더욱이 그 InGaN 층(45)상에 클래드층으로서 마그네슘 도프의 GaN 층(46)이 형성되어 있다. p 전극(49)은 마그네슘 도프의 GaN 층(46)의 상면에 형성되어 있고, n 전극(48)은 육각뿔 부분의 측부에서 개구된 영역(47)에 형성되어 있고, 실리콘 도프의 GaN 층(41)을 거쳐서 실리콘 도프의 GaN 층(44)에 접속하고 있다.
이러한 구조를 갖는 본 실시예의 반도체 발광 소자는 상술한 실시예 1, 2와 동일하게, 기판 주면에 대하여 경사진 S면을 이용하기 때문에, 그 질소원자로부터 갈륨원자로의 본드 수가 증대하게 되고, 실효적인 V/III 비를 높게 하는 것이 가능하며, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다. 또한, 기판 주면은 C+면이고, S면은 기판 주면과 다른 면이기 때문에, 기판으로부터 상에 연장된 전위가 굴곡하는 경우가 있어, 결함을 저감하는 것도 가능해진다. 또한, 본 실시예에서는 선택 성장이 창 영역(43)의 범위 내에 머물기 때문에, 각 소자의 사이즈를 균일하게 제어하는 것이 용이하다. 기판의 주면에 대하여 경사진 경사 결정면을 사용함으로써, 다중 반사를 방지할 수 있고, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다.
실시예 4
본 실시예는 선택 마스크 즉 창 영역보다도 큰 사이즈로 육각뿔 형상의 결정층을 성장시켜 형성하는 반도체 발광 소자의 예로서, 도 24 내지 도 29를 참조하면서, 그 제조 공정과 함께 소자 구조를 설명한다.
기판 주면을 C+면으로 하는 사파이어 기판(50)상에, 상술한 각 실시예와 동일하게, 저온 버퍼층을 형성하고, 그 후 승온하여 1000℃에서 제 1 성장층으로서의 실리콘 도프의 GaN 층(51)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층(52)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 도 24에 도시하는 바와 같이, 포토리소그래피와 불산계 부식제를 사용하여 10㎛ 정도의 원형상의 개구부로 이루어지는 창 영역(53)을 마스크층(52)에 형성한다. 이 때의 1변의 방 향은 1-100 방향에 수직으로 한다. 이 개구부의 크기는 만들고자 하는 소자의 특성에 따라 바꾼다.
다음에 다시, 성장 온도 1000℃에서 실리콘 도프의 GaN 층(54)의 결정 성장을 행한다. 당초, 실리콘 도프의 GaN 층(54)은 원형의 창 영역(53)으로부터 성장하지만, 잠시 성장을 계속하면 주위가 S면(1-101)으로 이루어지는 육각뿔의 형상을 띤다. 성장 시간이 부족한 경우는 육각뿔사다리꼴이 되지만, 육각뿔을 실리콘 도프의 GaN 층(54)을 형성한 후 잠시 성장을 계속하여, 육각뿔의 크기가 폭 20㎛ 정도(1변이 10㎛ 정도)가 되었을 때, 높이는 육각뿔로서 그 1변의 1.6배 정도가 된다. 그렇게 하면 도 25에 도시하는 바와 같이, 16㎛ 정도의 창 영역(53)보다도 바닥면이 넓어진 실리콘 도프의 GaN 층(54)이 형성된다. 또, 육각뿔의 크기가 폭 20㎛ 정도는 예시이고, 예를 들면 육각뿔의 크기는 폭 10㎛ 정도로 하는 것도 가능하다.
더욱이 실리콘 도프의 GaN을 성장하고, 그 후 성장 온도를 저감하여 활성층으로 되는 InGaN 층(55)을 성장한다. 그 후, 도 26에 도시하는 바와 같이, 성장 온도를 재차 상승시켜, p 형 클래드층으로서의 마그네슘의 GaN 층(56)을 성장시킨다. 그 때의 InGaN 층(55)의 두께는 0.5nm에서 3nm 정도이다. 활성층을(Al) GaN/InGaN의 양자 우물층이나 다중 양자 우물층 등으로 하는 경우도 있고, 가이드층으로서 기능하는 GaN 또는 InGaN을 사용하여 다중 구조로 하는 경우도 있다. 그 때, InGaN의 바로 위의 층에는 AlGaN 층을 성장하는 것이 바람직하다. 이 단계에서, InGaN 층(55)이나 마그네슘 도프의 GaN 층(56)은 창 영역(53)의 주위의 마스크층(52)의 위까지 연장되어, 제 2 성장층인 실리콘 도프의 GaN 층(54)의 전체가 피복되어, 활성층인 InGaN 층(55), 마그네슘 도프의 GaN 층(56)의 끝부가 형성되지 않기 때문에, 활성층의 열화를 미연에 방지할 수 있다.
그 후, 마스크층의 일부를 개구하여 GaN 층(51)을 노출시키고, 더욱이 그 제거한 부분(57)에 Ti/Al/Pt/Au 전극을 증착한다. 이것이 n 전극(58)이 된다. 더욱이 육각뿔 상에 성장한 최표층에 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이 증착에 의해 p 전극(59)이 완성된다(도 27). 이들의 증착 시, p 전극(59), n 전극(58)은 각각 정밀도 높게 증착하는 것이 필요하다. 그 후, 도 28에 도시하는 바와 같이, 상기 발광 소자를 RIE(반응성 이온 에칭) 또는 다이서 등으로 분리한다. 이로써 본 실시예에 따른 발광 소자가 완성된다.
이러한 제조 공정에서 제조된 본 실시예의 반도체 발광 소자는 도 29에 도시하는 소자 구조를 갖고 있다. 그 주된 구성은 C+면을 기판 주면으로 하는 사파이어 기판(50)상에 결정종층으로 되는 실리콘 도프의 GaN 층(51)을 거쳐서 성장한 제 2 성장층으로서의 실리콘 도프의 GaN 층(54)을 갖고 있다. 이 실리콘 도프의 GaN 층(54)은 기판 주면과는 경사져서 이루어지는 S면에 덮어진 주면을 갖고 있고, 창 영역(53)의 면적보다 큰 바닥면을 갖도록 형성되어 있다.
더욱이, 본 소자에는 이 S면에 평행하게 연장하여 이루어지는 형상으로 활성층인 InGaN 층(55)이 형성되고, 더욱이그 InGaN 층(55)상에 클래드층으로서 마그네슘 도프의 GaN 층(56)이 형성되어 있다. p 전극(59)은 마그네슘 도프의 GaN 층(56)의 상면에 형성되어 있고, n 전극(58)은 육각뿔 부분의 측부에서 개구된 영 역(57)에 형성되어 있고, 실리콘 도프의 GaN 층(51)을 거쳐서 실리콘 도프의 GaN 층(54)에 접속하고 있다.
이러한 구조를 갖는 본 실시예의 반도체 발광 소자는 실리콘 도프의 GaN 층(54), InGaN 층(55)및 마그네슘 도프의 GaN 층(56)의 전부 또는 일부가 창 영역(53)의 주위의 마스터층(52)상에까지 연장된다. 이와 같이 마스크를 제거하지않는 구조로 하기 때문에, 가로 방향으로 성장한 부분의 하부의 지지가 없어지는 일도 없고, 또한 마스크층(52)을 남긴 상태로 하면, 선택 성장 구조의 단차가 완화되어, 레이저 조사 등에 의해서 기판을 벗긴 경우라도, 마스크층(52)이 제 1 성장층(51)의 지지층으로서 기능하면서 n 전극(58)과 p 전극(59)을 확실하게 분리하여 단락을 방지할 수 있다.
또한, InGaN 층(55) 및 마그네슘 도프의 GaN 층(56)에 의해서, 실리콘 도프의 GaN 층(54)의 전체가 피복되는 구조가 되고, 각 층(55, 56)의 끝부가 직접 마스크층에 접촉하는 구조로 할 수 있다. 따라서, 각 끝부가 직접 마스크층(52)에 접촉하여 활성층 등을 피복하기 때문에, 활성층의 산화 등의 열화가 미연에 방지되고, 발광 면적이 더욱 증대한다는 효과도 얻어진다.
또한, 기판 주면에 대하여 경사진 S면을 이용하기 때문에, 그 질소 원자로부터 갈륨 원자로의 본드의 수가 증대하게 되어, 실효적인 V/III 비를 높게 하는 것이 가능하고, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다. 또한, 기판 주면은 C+면이고, S면은 기판 주면과 다른 면이기 때문에, 기판으로부터 상에 연기된 전위가 굴곡하는 경우가 있어, 결함을 저감하는 것도 가능해진다. 기판의 주면에 대하여 경사진 경사 결정면을 사용함으로써, 다중 반사를 방지하는 것도 가능하게 되어, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다. 본 실시예에서는 큰 면적의 활성층에 전류를 주입하기 때문에, 전류의 균일화, 전류집중의 회피, 및 전류 밀도의 저감을 도모할 수 있다.
실시예 5
본 실시예는 선택 마스크보다 크게 형성된 S면으로 이루어지는 육각뿔 형상의 결정층의 꼭지점 부분에는 p 전극을 형성하지 않는 반도체 발광 소자의 예로서, 도 30 내지 도 32를 참조하여 그 구조를 설명한다.
본 실시예는 실시예 4와 동일하게, 기판 주면을 C+면으로 하는 사파이어 기판(50)상에, 상술한 각 실시예와 동일하게, 저온 버퍼층을 형성하고, 그 후 승온하여 1000℃에서 제 1 성장층으로서의 실리콘 도프의 GaN 층(51)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층(52)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 포토리소그래피와 불산계 부식제를 사용하여 10㎛ 정도의 원형상의 개구부로 이루어지는 창 영역을 마스크층(52)에 형성한다. 이 때의 1변의 방향은 1-100 방향에 수직으로 한다. 이 개구부의 크기는 만들고자 하는 소자의 특성에 따라 바꾼다.
다음에 다시, 성장 온도 1000℃에서 실리콘 도프의 GaN 층(54)의 결정 성장을 한다. 당초, 실리콘 도프의 GaN 층(54)은 원형의 창 영역(53)으로부터 성장하지만, 잠시 성장을 계속하면 주위가 S면(1-101)으로 이루어지는 육각뿔의 형상을 띤다. 성장 시간이 부족한 경우는 육각뿔사다리꼴이 되지만, 육각뿔을 실리콘 도프의 GaN 층(54)을 형성한 후 잠시 성장을 계속하여, 육각뿔의 크기가 폭 20㎛ 정도(1변이 10㎛ 정도)가 되었을 때, 높이는 육각뿔로서 그 1변의 1.6배 정도로 된다. 16㎛ 정도의 창 영역(53)보다도 바닥면이 넓어진 실리콘 도프의 GaN 층(54)이 형성된다. 또, 육각뿔의 크기가 폭 20㎛ 정도는 예시에 지나지 않고, 예를 들면 육각뿔의 크기를 폭 10㎛ 정도로 하는 것도 가능하다.
더욱이 실리콘 도프의 GaN을 성장하고, 그 후 성장 온도를 저감하여 활성층으로 되는 InGaN 층(55)을 성장한다. 그 후, 성장 온도를 재차 상승시켜, p 형 클래드층으로서의 마그네슘 도프의 GaN 층(56)을 성장시킨다. 이들 InGaN 층(55)이나 마그네슘 도프의 GaN 층(56)에 대해서는 실시예 4와 동일하다. 이 단계에서, InGaN 층(55)이나 마그네슘 도프의 GaN 층(56)은 창 영역(53)의 주위의 마스크층(52)의 위까지 연장되고, 제 2 성장층인 실리콘 도프의 GaN 층(54)의 전체가 피복되고, 활성층인 InGaN 층(55), 마그네슘 도프의 GaN 층(56)의 끝부가 형성되지 않기 때문에, 활성층의 열화를 미연에 방지할 수 있다.
기판(50)상의 실리콘 도프의 GaN 층(51)의 일부 제거한 부분에 Ti/Al/Pt/Au 전극을 증착한다. 이것이 n 전극(61)이 된다. 더욱이 육각뿔 상에 성장한 최표층의 S면 부분에서 또한 AFM 측정의 결과, 스텝을 충분히 볼 수 있던 부위를 찾아 그 부분만에 전극으로서 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이로써 p 전극(62)이 완성된다(도 30). 일반적으로, AFM에서 보인 스텝 등의 형상으로 이루지는 육각뿔의 꼭지점에 가까운 부분은 비교적 결정성이 나빠져 있다. 이 때문에, 이 정 상의 부분을 제외하고 p 전극(62)을 설치한다. 이들의 증착 시, p 전극(62), n 전극(61)이 결정층인 실리콘 도프의 GaN 층(54)과 마스크의 아래에 형성된 실리콘 도프의 GaN 층(51)과의 쌍방에 붙어버리면 단락하여 버리기 때문에, 각각 정밀도 높게 증착하는 것이 필요하다. 그 후, 이 장치를 RIE 또는 다이서 등으로 분리한다(도 31). 이로써 본 발명에 따른 발광 소자가 완성된다. 그 소자 단면을 도 32에 도시한다.
이러한 구조의 반도체 발광 소자에서는 실리콘 도프의 GaN 층(54), InGaN 층(55)및 마그네슘 도프의 GaN 층(56)의 전부 또는 일부가 창 영역(53)의 주위의 마스크층(52)상에까지 연장된다. 이와 같이 마스크를 제거하지 않는 구조로 하기 때문에, 가로 방향으로 성장한 부분의 하부의 지지가 없어지는 일도 없고, 또한 마스크층(52)을 남긴 상태로 하면, 선택 성장 구조의 단차가 완화되어, n 전극(61)과 p 전극(62)을 확실하게 분리되어 단락을 방지할 수 있다.
또한, InGaN 층(55) 및 마그네슘 도프의 GaN 층(56)에 의해서, 실리콘 도프의 GaN 층(54)의 전체가 피복되는 구조가 되어, 각 층(55, 56)의 끝부가 직접 마스크층에 접촉하는 구조로 할 수 있다. 따라서, 각 끝부가 직접 마스크층(52)에 접촉하여 활성층 등을 피복하기 때문에, 활성층의 산화 등의 열화가 미연에 방지되고, 또한 발광 면적이 더욱 증대하는 효과도 얻어진다.
또한, 활성층으로의 전류 주입은 꼭지점 근방측에서 주위측보다도 저밀도가 되어, 결정성이 나쁜 부분을 발광 영역으로부터 벗어나, 전체적인 발광 효율을 높일 수 있다.
실시예 6
본 실시예는 n 전극을 기판 이면에 형성하는 반도체 발광 소자의 예이고, 도 33 내지 도 39를 참조하여 그 구조를 설명한다.
실시예 4와 동일하게, 기판 주면을 C+면으로 하는 사파이어 기판(50)상에, 상술한 각 실시예와 동일하게, 저온 버퍼층을 형성하고, 그 후 승온하여 1000℃에서 제 1 성장층으로서의 실리콘 도프의 GaN 층(51)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층(52)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 포토리소그래피와 불산계 부식제를 사용하여 10㎛ 정도의 원형상의 개구부로 이루어지는 창 영역을 마스크층(52)에 형성한다. 이 때의 1변의 방향은 1-100 방향에 수직으로 한다. 이 개구부의 크기는 만들고자 하는 소자의 특성에 따라 바꾼다.
다음에 다시, 성장 온도 1000℃에서 실리콘 도프의 GaN 층(54)의 결정 성장을 한다. 당초, 실리콘 도프의 GaN 층(54)은 원형의 개구부에서 성장하지만, 잠시 성장을 계속하면 주위가 S면(1-101)으로 이루어지는 육각뿔의 형상을 띤다. 성장 시간이 부족한 경우는 육각뿔사다리꼴이 되지만, 육각뿔을 실리콘 도프의 GaN 층(54)을 형성한 후 잠시 성장을 계속하여, 16㎛ 정도의 창 영역보다도 바닥면이 넓어진 실리콘 도프의 GaN 층(54)이 형성된다.
더욱이 실리콘 도프의 GaN을 성장하고, 그 후 성장 온도를 저감하여 활성층으로 되는 InGaN 층(55)을 성장한다. 그 후, 성장 온도를 재차 상승시켜, p 형 클래드층으로서의 마그네슘 도프의 GaN 층(56)을 성장시킨다. 이들 InGaN 층(55)이 나 마그네슘 도프의 GaN 층(56)에 대해서는 실시예 4와 동일하다. 이 단계에서, InGaN 층(55)이나 마그네슘 도프의 GaN 층(56)은 창 영역의 주위의 마스크층(52)의 위까지 연장되고, 제 2 성장층인 실리콘 도프의 GaN 층(54)의 전체가 피복되어, 활성층인 InGaN 층(55),마그네슘 도프의 GaN 층(56)의 끝부가 형성되지 않기 때문에, 활성층의 열화를 미연에 방지할 수 있다.
도 33에 도시하는 바와 같이, n 전극을 형성하기 전에, 마그네슘 도프의 GaN 층(56)의 최표층의 S면 부분에 p 전극(71)을 형성한다. p 전극(71)을 형성한 후, 사파이어 기판(50)의 주면까지 RIE 또는 다이서 등으로 분리홈(72)을 형성하여 분리하고, 사파이어 기판(50)상에서 소자마다 분리한다(도 34). 다음에, 엑시머 레이저 등을 사용하여, 사파이어 기판(50)으로부터 소자 부분으로 되는 영역을 제거하여, 남은 Ga 등을 에칭으로 제거한 후, 소자측의 이면 부분에 최후에 Ti/Al/Pt/Au 전극을 증착한다. 도 35에 도시하는 바와 같이, 이 전극이 소자 이면에 배치된 n 전극(73)으로서 기능한다.
도 36은 n 전극을 이면에 형성하는 다른 방법을 도시하는 것이다. 이 예에서는 사파이어 기판을 제 2 기판(77)으로서 준비하고, 이 위에 접착제층(78)을 거쳐서 형성되는 수지층(79)중에 도 33에 도시하는 상태의 소자를 매립한다. 그 후, 도 36a에 도시하는 바와 같이, 사파이어 기판(50)은, 레이저 어브레이션에 의해 제거한다. 조사하는 레이저는 예를 들면 엑시머레이저(파장 248nm)이다.
이어서, 표면에 잔존하는 Ga를 제거한 후, 도 36b에 도시하는 바와 같이, 사파이어 기판(50)을 박리한 면에 Ni 마스크 등의 마스크 M을 형성하고, 예를 들면 염소 가스계를 사용한 RIE에 의해 소자간을 분리한다. 상기 마스크 M을 제거한 후, 소자측의 이면 부분에 Ti/Pt/Au 또는 Ti/Au 등으로 이루어지는 전극(76)을 형성한다.
도 37은 완성한 반도체 발광 소자의 단면을 도시한다. 상기 n 전극(73)은 광을 차단하지 않도록 하기 위해서 가능하면 각부(角部)에 배치하는 것이 바람직하다. 또한, 도 38은 완성한 반도체 발광 소자의 일 예의 이면을 도시한다. 이 예에서는 제 2 성장층인 실리콘 도프의 GaN 층(54)의 육각의 바닥면을 따라서 육각형의 개구부(75)를 n 전극(74)에 갖는다. 이러한 구조에 의해서, 발광한 광을 유효하게 외부로 유도할 수 있다.
또한, 본 실시예의 일 예로서 n 전극을 투명전극으로 한 구조로 하는 것도 가능하다. 도 39는 기판으로부터 소자 부분으로 되는 영역을 엑시머 레이저 등을 사용하여 분리하고, 소자의 이면측에 투명전극(76)을 형성한 곳을 나타내는 것이다. 또, 소자 부분은 도 37에 도시하는 구조인 것과 동일하게, 실리콘 도프의 GaN 층(51)의 위에 남겨진 마스크층(52)의 창 영역에서, 육각뿔 형상에 성장한 결정 부분에 실리콘 도프의 GaN 층(54), InGaN 층(55), 및 마그네슘 도프의 GaN 층(56)이 형성되고, 최외부에 p 전극(71)이 형성되어 있다. 투명전극(76)은 기판이 벗겨진 실리콘 도프의 GaN 층(51)의 이면에 리프트 오프 등에 의해서 형성된 IT0(Indium Tin 0xide) 등의 재료층이다.
도 40은 완성한 투명전극(76)을 구비한 반도체 발광 소자를 도시하는 단면도이다. 이러한 구조로 함으로써, 실리콘 도프의 GaN 층(54) 및 마그네슘 도프의 GaN 층(56)에 끼워진 활성층으로서의 InGaN 층(55)으로부터 발생한 광은 투명전극(76)을 투과하여 사출한다. 도 40의 반도체 발광 소자는 그 구조 상, 마스크층(52)이 잔존하기 때문에, 가로 방향으로 성장한 부분의 하부의 지지가 없어지는 일도 없고, 선택 성장 구조의 단차가 완화되어, 레이저 조사 등에 의해서 기판을 벗긴 경우라도, p 전극(71)과 투명전극(76)의 단락 등의 문제는 생기지 않는다. 더욱이, 활성층으로부터 발생한 광은 투명전극(76)을 투과하여 사출하기 때문에, 전극을 광로를 피하도록 형성할 필요는 없고, 제조상도 용이하게 형성할 수 있고, 또한, 실리콘 도프의 GaN 층(51)의 이면으로부터 광을 추출하는 것으로, 경사진 결정면에서 반사한 광도 출력되어, 광의 꺼내기 효율이 개선되고 있다. 또한, p 전극(71)은 육각뿔의 꼭지점측에 배치되기 때문에, 투명전극(76)은 실리콘 도프의 GaN 층(51)의 이면에 비교적 넓은 면적으로 형성할 수 있다. 이 때문에, 투명전극(76)의 접촉 저항을 낮출 수 있고, 동시에 n 전극 추출을 위한 마스크층의 가공은 불필요하기 때문에, 상기 소자는 용이하게 제조할 수 있게 된다.
실시예 7
본 실시예는 띠형의 창 영역을 형성하여 선택 성장시키는 반도체 발광 소자의 예이고, 도 41 내지 도 44를 참조하면서 그 구조를 설명한다.
도 41에 도시하는 바와 같이, 기판 주면을 C+면으로 하는 사파이어 기판(80)상에, 우선 500℃에서의 저온으로 AlN 또는 GaN 중 어느 하나의 버퍼층을 형성한다. 그 후 승온하여 1000℃에서 실리콘 도프의 GaN 층(81)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층(82)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 포토리소그래피와 불산계 부식제를 사용하여 10㎛×50㎛ 정도의 직사각형상의 개구부로 이루어지는 창 영역(83)을 형성한다. 이 때의 장변의 방향은 1-100 방향으로 잡는다. 그 후 또 한번 결정 성장을 하지만, 이 때는 1000℃ 정도에 상승하여, 실리콘 도프의 GaN 층(84)을 형성한다. 실리콘 도프의 GaN 층(84)은 마스크의 창 영역(83)에 성장하지만, 잠시 성장을 계속하면 도 42에 도시하는 배 밑바닥과 같은 형상을 띤다. 그 때 돌출 바의 육각뿔의 표면은 S면과 11-22면으로 덮이도록 한다.
적어도 충분한 시간이 경과하여 최상부의 C면이 거의 평평하게 되거나 또는 없어진 부분에서, 또한 실리콘 도프의 GaN 층을 형성한다. 그 후 성장 온도를 저감하여, 활성층으로 되는 InGaN 층(85)을 성장한다. 이어서 성장 온도를 재차 상승시켜, p 형 클래드층으로서의 마그네슘 도프의 GaN 층(86)을 성장시킨다. 그 때의 InGaN 층(85)의 두께는 0.5nm에서 3nm 정도이다. 더욱이 상술한 실시예 1, 2와 동일하게, 활성층을(Al) GaN/InGaN의 양자 우물층이나 다중 양자 우물층 등으로 하는 경우도 있고, 가이드층으로서 기능하는 GaN 또는 InGaN을 사용하여 다중 구조로 하는 경우도 있다. 그 때, InGaN의 바로 위의 층에는 AlGaN 층을 성장하는 것이 바람직한 점은 상술한 실시예 1, 2와 동일하다.
그 후, 마스크층의 일부를 개구하여 GaN 층(81)을 노출시키고, 또한 그 제거한 부분에 Ti/Al/Pt/Au 전극을 증착한다. 이것이 n 전극(87)이 된다. 더욱이 육각뿔 상에 성장한 최표층에 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이 증착에 의해 p 전극(88)이 완성된다(도 43). 이들의 증착 시, p 전극(88), n 전극(87)은 각각 정밀도 높게 증착하는 것이 필요하다. 그 후, 상기 발광 소자를 RIE(반응성 이온 에칭) 또는 다이서 등으로 분리하여, 본 실시예에 따른 발광 소자가 완성된다.
이러한 제조 공정에서 제조된 본 실시예의 발광 소자는 도 44에 도시하는 소자 구조를 갖고 있고, S면뿐만 아니라, 11-22면도 형성된 실리콘 도프의 GaN 층(84)을 갖고 있다. 이러한 구조로 함으로써, 널리 영역에서 활성 영역을 구성하는 것이 가능해지고, 따라서, 전류의 균일화, 전류 집중의 회피, 및 전류 밀도의 저감을 도모할 수 있다.
실시예 8
본 실시예는 선택 마스크 즉 창 영역보다도 큰 사이즈로 육각뿔사다리꼴의 결정층을 성장시켜 형성하는 반도체 발광 소자의 예이고, 도 45 내지 도 50을 참조하면서, 그 제조 공정과 함께 소자 구조를 설명한다.
기판 주면을 C+면으로 하는 사파이어 기판(90)상에, 상술한 각 실시예와 동일하게, 저온 버퍼층을 형성하고, 그 후 승온하여 1000℃에서 실리콘 도프의 GaN 층(91)을 형성한다. 그 후, SiO2 또는 SiN을 사용한 마스크층(92)을 전체면에 두께 100 내지 500nm의 범위로 형성하고, 도 45에 도시하는 바와 같이, 포토리소그래피와 불산계 부식제를 사용하여 10㎛ 정도의 원형상의 개구부로 이루어지는 창 영역(93)을 마스크층(92)에 형성한다. 이 개구부의 크기는 만들고자 하는 소자의 특성에 따라 바꾼다.
다음에 다시, 성장 온도 1000℃에서 실리콘 도프의 GaN 층(94)의 결정 성장을 한다. 당초, 실리콘 도프의 GaN 층(94)은 원형의 창 영역(93)으로부터 성장하지만, 잠시 성장을 계속하면 주위가 S면(1-101)으로 이루어지고 또한 상면이 기판 주면과 평행한 C면을 갖는 육각뿔대의 형상을 띤다. 충분한 시간만 결정 성장을 하여, 상면의 C면이 평탄하게 넓어진 형상으로 실리콘 도프의 GaN 층(94)의 형상을 제어한다(도 46). 이 위에 면이 평탄한 육각뿔대의 형상은 상술한 육각뿔 형상인 것과 비교하여 짧은 시간으로 형성할 수 있다.
더욱이 실리콘 도프의 GaN을 성장하고, 그 후 성장 온도를 저감하여 활성층으로 되는 InGaN 층(95)을 성장한다. 그 후, 도 47에 도시하는 바와 같이, 성장 온도를 재차 상승시켜, p 형 클래드층으로서의 마그네슘 도프의 GaN 층(96)을 성장시킨다. 그 때의 InGaN 층(95)의 두께는 0.5nm에서 3nm 정도이고, 양자 우물층이나 다중 양자 우물층 등을 형성하여도 좋다. 가이드층 등도 형성할 수 있는 점은 상술한 각 실시예와 동일하다.
그 후, 마스크층의 일부를 개구하여 GaN 층(91)을 노출시키고, 또한 그 제거한 부분(97)에 Ti/Al/Pt/Au 전극을 증착한다. 이것이 n 전극(98)이 된다. 더욱이 육각뿔 상에 성장한 최표층에 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au를 증착한다. 이 증착에 의해 p 전극(99)이 완성된다(도 48). 이들의 증착 시, p 전극(99), n 전극(98)은 각각 정밀도 높게 증착하는 것이 필요하다. 그 후, 도 49에 도시하는 바와 같이, 상기 발광 소자를 RIE(반응성 이온 에칭) 또는 다이서 등으로 분리한다. 이로써 본 실시예에 따른 발광 소자가 완성된다.
이러한 제조 공정에서 제조된 본 실시예의 발광 소자는 도 50에 도시하는 소자 구조를 갖고 있다. 그 주된 구성은 C+면을 기판 주면으로 하는 사파이어 기판(90)상에 형성되는 실리콘 도프의 GaN 층(94)은 상면이 평탄한 육각뿔사다리꼴이고, 결정 상태가 좋지 않은 꼭지점부를 처음부터 형성하지 않는 구조로 되어 있다. 따라서, 발광 특성에 있어서의 손실을 미연에 방지하는 것이 가능하고, 더구나, 육각뿔사다리꼴은 비교적으로 단시간에 형성할 수 있기 때문에, 프로세스상도 유리하다.
또한, 실리콘 도프의 GaN 층(94), InGaN 층(95) 및 마그네슘 도프의 GaN 층(96)의 전부 또는 일부가 창 영역(93)의 주위의 마스크층(92)상에까지 연장되고, 마스크를 제거하지 않는 구조로 하기 때문에, 선택 성장 구조의 단차가 완화되고, n 전극(98)과 p 전극(99)을 확실하게 분리하여 단락을 방지할 수 있다. 또한, InGaN 층(35) 및 마그네슘 도프의 GaN 층(36)의 끝부가 직접 마스크층(92)에 접촉하는 구조로 할 수 있다. 따라서, 각 끝부가 직접 마스크층(32)에 접촉하여 활성층 등을 피복하기 때문에, 활성층의 산화 등의 열화가 미연에 방지되고, 발광 면적이 더욱 증대한다는 효과도 얻어진다.
도 51 및 도 52는 육각뿔대 구조의 반도체 발광 소자의 다른 구조예를 도시한다. 도 51은 상기 소자의 전극 형성 공정을 도시하는 도면이다. 도 51 및 도 52에 도시하는 반도체 발광 소자는 도 50의 반도체 발광 소자의 변형예이고, 사파이어 기판(90)을 엑시머레이저 등의 조사에 의해서 제거하여, 실리콘 도프의 GaN 층(91)의 이면에 n 전극(98b)을 형성한 예이다. 상면이 평탄한 육각뿔사다리꼴의 성장층의 영역에는 실리콘 도프의 GaN 층(94), InGaN 층(95) 및 마그네슘 도프의 GaN 층(96)의 전부 또는 일부가 창 영역의 주위의 마스크층(92)상에까지 연장되고, 그 최외부에는 p 전극(99)이 형성되어 있다.
이 도 51 및 도 52에 도시하는 구조예에 있어서는 n 전극(98b)이 실리콘 도프의 GaN 층(91)의 이면에 광의 추출부로 되는 마스크층(92)의 창 영역의 바로 아래를 벗어나면서 형성되어 있다. 이러한 구조로 함으로써, 반도체 발광 소자의 사이즈를 작게 할 수 있고, 또한, 마스크층(92)을 개구하여 콘택트 영역을 형성할 필요도 없기 때문에, 용이하게 제조할 수 있는 동시에 미세화에 적합하다. 또, 이 육각뿔대 구조의 반도체 발광 소자에 있어서도, n 전극(98b)의 대신에 ITO 막 등으로 이루어지는 투명 전극을 형성할 수 있고, 콘택트 면적을 넓게 잡을 수 있기 때문에, 제조가 더욱 용이해진다.
실시예 9
본 실시예는 p 전극을 기판 표면의 면적을 크게 차지하도록 형성한 반도체 발광 소자의 예이고, 도 53을 참조하여 그 구조를 설명한다.
이 반도체 발광 소자는 실시예 6과 마그네슘 도프의 GaN 층(56)을 성장하는 곳까지는 같은 성장 방법을 취한다. 따라서, 거기까지의 각 부분에 대해서는 동일한 참조 부호를 붙이고, 중복된 설명은 생략한다. n 전극(100)은 사파이어 기판(50)의 측부의 마스크층(52)을 개구한 영역에, Ti/Al/Pt/Au 전극을 증착함으로써 형성된다. 이 n 전극(100)은 복수의 육각뿔로 이루어지는 영역에 전류를 공급 할 수 있는 것이다. 또한, Ni/Pt/Au 또는 Ni(Pd)/Pt/Au 전극을 증착하여 p 전극(101)을 형성한다. 이 p 전극(101)도 넓은 범위를 덮기 때문에, 하나의 소자로 고출력을 얻는 소자를 얻을 수 있다. 이들의 각 소자에 동전위를 줌으로써, 조명 장치로서 사용할 수 있고, 또한 p 전극(101)을 개별로 형성하여 독립한 신호를 공급하여, 화상 표시 장치로서 사용할 수도 있다. 각 소자를 3원색에 대응한 것으로 함으로써, 다색이나 풀컬러의 화상 표시 장치를 구성할 수 있다. 또, 각 반도체 발광 소자는 동일한 것을 배열시켜 구성할 수 있지만, 다른 방법으로 작성한 각 반도체 발광 소자를 부분적으로 혼합하여 화상 표시 장치 또는 조명 장치를 구성하여도 좋다.
실리콘 도프의 GaN 층(54), InGaN 층(55) 및 마그네슘 도프의 GaN 층(56)의 전부 또는 일부가 창 영역(53)의 주위의 마스크층(52)상에까지 연장되어, 마스크를 제거하지 않는 구조로 하기 때문에, 선택 성장 구조의 단차가 완화되고, n 전극(100)과 p 전극(101)을 확실하게 분리하여 단락을 방지할 수 있다. 또한, InGaN 층(55) 및 마그네슘 도프의 GaN 층(56)의 끝부가 직접 마스크층(52)에 접촉하는 구조로 할 수 있다. 따라서, 각 끝부가 직접 마스크층(52)에 접촉하여 활성층 등을 피복하기 때문에, 활성층의 산화 등의 열화가 미연에 방지되고, 발광 면적이 더욱 증대하는 효과도 얻어진다.
실시예 10
본 실시예는 상술한 실시예에서 얻어진 반도체 발광 소자를 단순 매트릭스 방식으로 되도록 배열하여 배선함으로써, 화상 표시 장치 또는 조명 장치를 구성한 것이다. 도 54는 그와 같은 화상 표시 장치 또는 조명 장치의 실시예이고, 각 반도체 발광 소자는 기판(120)상에, 적색 발광 영역, 청색 발광 영역 및 녹색 발광 영역의 부분이 직선형으로 나란하도록 배열되어 있고, 적색 발광 영역, 청색 발광 영역 및 녹색 발광 영역의 p 전극(124)에 전류를 공급하기 위한 배선(126R, 126G, 126B)이 배치되어 있다. 또, n 전극(122)은 공통으로 되고, 필요에 따라서 화소마다의 제어를 하기 위한 선택 트랜지스터 등도 형성된다. 기판(120)상에는 마스크층(125)이 제거되지 않고서 남겨져 있고, 그 하부의 실리콘 도프의 GaN 층(121)과의 단차를 완화하는 구조로 되어 있다.
이러한 화상 표시 장치 또는 조명 장치에는 적색 발광 영역, 청색 발광 영역 및 녹색 발광 영역으로서 기능하는 제 1 내지 제 3 발광 파장 영역이 각각 활성층에 형성된 구조를 갖고 있다. 각 배선(126R, 126G, 126B)에 독립된 신호를 줌으로써, 화상 표시 장치로서 2차원의 화상을 표시하는 것이 가능하고, 각 배선(126R, 126G, 126B)에 동일 신호를 줌으로써, 조명 장치로서 이용하는 것도 가능하다.
또, 상술한 각 실시예 중, 사파이어 기판 상에 저온 버퍼층을 형성한 후, GaN 층을 성장시키고, 그 후에 선택 마스크를 형성하여 선택 성장을 하는 방법에 관해서 설명하였지만, 이것에 한정되지 않고, 사파이어 기판 상에 적층할 뿐만 아니라, Si 상에 직접 약 900℃에서 GaN 층을 형성하거나, SiC 상에 1000℃에서 AlN을 5nm 성장시킨 후 GaN을 성장시키거나, GaN 기판을 사용하고 그 후 선택 마스크를 형성하는 것이라도 좋다.
실시예 11
본 실시예의 반도체 발광 소자는 예를 들면 C(0001)면 사파이어 기판과 같은 성장 기판(131)상에 n 형 GaN 층으로 이루어지는 하지 성장층(132)을 MOCVD(MOVPE)법 등에 의해 결정 성장하고, 실리콘 산화막, 실리콘 질화막, 또는 텅스텐막 등으로 이루어지는 성장 저해막으로서의 마스크층(133)을 형성한다.
이 마스크층(133)에는 육각형상의 개구부인 창 영역(134)이 형성되고, 그 창 영역(134)으로부터 선택 성장에 의해서 형성된 단면 삼각형상의 결정 성장층(135)이 형성되어 있다. 이 결정 성장층(135)은 예를 들면 n 형 GaN 층이나 AlGaN 층으로 이루어지고, 그 단면은 대략 정삼각형상이 되지만, 위에서 본 경우에는 육각형이고, 전체로서는 육각뿔의 형상을 갖는다.
결정 성장층(135)의 기판 주면에 대하여 경사진 결정 표면은 S면 또는 S면과 등가인 면을 갖고 있고, 결정 성장층(135)의 최외부의 농도 등을 조정하여 형성된 n 형 클래드층의 위에 활성층(136) 및 p 형 클래드층으로서 기능하는 제 2 도전층(137)이 적층되어 있다. 이들 활성층(136) 및 p 형 클래드층으로서 기능하는 제 2 도전층(137)은 결정 성장층(135)의 S면을 피복하도록 형성되어 있고, 활성층(136)은 선택 성장에 의해 형성된 결정 성장층(135)의 S면을 따라 성장 기판(131)의 주면에 평행이 아니게 연장되어 있다. 제 2 도전층(137)은 예를 들면 p 형 GaN 층이나 AlGaN 층으로 이루어진다. 활성층(136)상에는 소위 AlGaN 층을 형성하여도 좋다.
제 2 도전층(137)상에는 p 전극으로서 기능하는 제 2 전극(139)이 예를 들면 Ni/Pt/Au 또는 Ni(Pd)/Pt/Au 등의 다층 금속막에 의해서 구성되어 있고, n 전극으 로서 기능하는 제 1 전극(138)이 예를 들면 Ti/Al/Pt/Au 등의 다층 금속막에 의해서 마스크층(133)을 개구한 부분에 형성되어 있다. 제 1 전극(138) 및 제 2 전극(139)은 예를 들면 증착이나 리프트오프 등의 수법을 사용하여 형성된다.
본 실시예의 반도체 발광 소자는 그 활성층(136)의 면적이 크기 때문에, 활성층(136)에 주입되는 전류 밀도를 완화시키는 것이 가능하지만, 특히 활성층(6)은 결정 성장층(135)의 S면을 따라 성장 기판(131)의 주면에 평행이 아니게 연장되어 있기 때문에, 그 활성층(136)의 면적 S는 충분한 넓이를 갖고 형성되어 있다. 우선, 활성층(6)의 면적 S가 가장 큰 경우에는 도 55에 도시하는 바와 같이, 활성층(136)의 면적 S를 제 1 전극(138)의 면적 S2와 결정 성장층(135)을 기판 주면에 사상한 사상 면적 S1의 합(S1+S2)보다도 더 큰 면적을 갖는 것으로 할 수 있다.
예를 들면, 본 실시예에 소자가 30㎛ 각의 발광 다이오드소자인 경우로서는 제 1 전극과 제 1 도전층인 하지 도전층이 접촉하는 영역 즉 S2는 20㎛× 5㎛ 정도(100㎛ 정도), 활성층을 배치한 사상 영역 S1은 크더라도 20㎛ 각 정도의 (400㎛ 정도)이다. 한편, 선택 성장에 의해 형성된 결정 성장층(5)에 저변이 20㎛ 각으로 경사면의 각도가 45°인 사각뿔을 형성하고, 활성층(136)이 그 경사면에 균일하게 형성되면, 활성층(6)의 총 면적은 20㎛×20㎛/cos45°=566㎛2이 되고, S면을 사용한 육각뿔 형상인 경우(각도 약 62°)에는 활성층의 면적 S가 더욱 증대한다.
도 56과 도 57은 휘도 포화를 완화시킬 목적으로 활성층(136)의 면적 S를 확 대한 경우에는 각각 창 영역(133)의 면적 W1(도 56 참조)이나 결정 성장층의 기판 주면에의 법선 벡터 방향으로의 사상 면적 W2(도 57 참조)보다 커지는 것을 나타내고, 상술한 바와 같이 활성층(136)이 결정 성장층(135)의 S면을 따라 성장 기판(131)의 주면에 평행이 아니게 연장되는 경우에는 그 활성층(136)의 면적 S는 면적 W1이나 사상 면적 W2보다는 커져, 충분한 넓이를 갖고 형성되어 있다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
도 55의 소자 구조의 반도체 발광 소자에서는 활성층의 면적 확대에 의한 효과에 더하여, 기판 주면에 대하여 경사진 S면을 이용하기 때문에, 그 질소원자로부터 갈륨원자로의 본드의 수가 증대하게 되어, 실효적인 V/III 비를 높게 하는 것이 가능하고, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다. 또한, 기판으로부터 위로 연장된 전위가 굴곡되는 경우가 있어, 결함을 저감하는 것도 가능해진다. 더욱이, 기판의 주면에 대하여 경사진 경사 결정면을 사용함으로써, 다중 반사를 방지하는 것도 가능하고, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다. 또한, 활성층(136)이 섬형(island)으로 분리되어 있는 구조를 잡기 위해서, 활성층(136)을 에칭할 필요가 없어진다. 따라서 활성층에 대하여 쓸데없는 대미지가 없어진다. 또한, 전극에 의해서 활성층(136)의 유효 면적이 작아지는 일도 없다는 이점도 얻어진다.
실시예 12
본 실시예는 스트라이프형의 결정 성장층(154)을 성장 기판(150)상에 형성하는 예이고, 도 58에 도시하는 바와 같이, 성장 기판(150)상에 형성된 하지 성장층(151)상의 마스크층(152)의 창 영역에서 스트라이프형의 결정 성장층(154)이 형성되어 있다. 스트라이프형의 결정 성장층(154)은 그 측면(156)이 S면으로 되고, 경사진 측면(156)에도 활성층(155)이 연장되어 있기 때문에, 활성층(155)의 면적은 결정 성장층(154)의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 13
본 실시예는 장방사다리꼴상의 결정 성장층(164)을 성장 기판(160)상에 형성하는 예이고, 도 59에 도시하는 바와 같이, 성장 기판(160)상 형성된 하지 성장층(161)상의 마스크층(162)의 창 영역에서 스트라이프형이고 또한 장방사다리꼴상의 결정 성장층(164)이 형성되어 있다. 장방사다리꼴상의 결정 성장층(164)은 그 측면(163S)이 S면으로 되고, 긴쪽 방향의 끝부의 면(164)은 (11-22)면으로 된다. 결정 성장층(164)의 상면(163C)은 기판 주면과 동일한 C면으로 된다. 활성층은 도시를 생략하고 있지만, 경사진 측면(163S), 면(164), 상면(163C)에도 연장되어, 활성층의 면적은 결정 성장층(164)의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 14
본 실시예는 도 60에 도시하는 바와 같이, 사각사다리꼴형의 결정 성장층(174)을 성장 기판(170)상에 형성하는 예이고, 성장 기판(170)상 형성된 하지 성장층(171)상의 마스크층(172)의 창 영역에서 매트릭스형으로 배열된 패턴으로 사각뿔사다리꼴형의 결정 성장층(173)이 형성되어 있다.사각뿔사다리꼴형의 결정 성장층(173)은 그 경사진 일측면(173S)이 S면으로 되고, 다른 경사진 일 측면(174)은 (11-22)면으로 된다. 결정 성장층(173)의 상면(173C)은 기판 주면과 동일한 C면으로 된다. 활성층은 도시를 생략하고 있지만, 경사진 측면(173S), 면(174), 상면(173C)으로도 연장되고, 활성층의 면적은 결정 성장층(173)의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 15
본 실시예는 도 61에 도시하는 바와 같이, 육각뿔 형상의 결정 성장층(183)을 성장 기판(180)상에 형성하는 예이고, 성장 기판(180)상 형성된 하지 성장층(181)상의 마스크층(182)의 창 영역에서 매트릭스형으로 배열된 패턴으로 육각뿔 형상의 결정 성장층(183)이 형성되어 있다. 육각뿔 형상의 결정 성장층(183)은 그 경사진 각 측면이 S면으로 되고, 활성층은 도시를 생략하고 있지만, 그 단면은 도 54와 같이 되어, 경사진 각 S면을 따라 연장되고, 활성층의 면적은 결정 성장층(183)의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 16
본 실시예는 도 62에 도시하는 바와 같이, 육각뿔사다리꼴의 결정 성장층(193)을 성장 기판(190)상에 형성하는 예이고, 성장 기판(190)상 형성된 하지 성장층(191)상의 마스크층(192)의 창 영역에서 매트릭스형으로 배열된 패턴으로 육각뿔사다리꼴의 결정 성장층(193)이 형성되어 있다. 육각뿔 형상의 결정 성장층(193)은 그 경사진 각 측면(193S)이 S면으로 되고, 상면(193C)이 기판 주면과 동일한 C면으로 되어 있다. 또한, 육각뿔 형상의 결정 성장층(193)의 바닥면측에는 M면(1-100)면도 낮은 높이로 형성된다. 활성층은 도시를 생략하고 있지만, 그 단면은 도 54와 같이 되어, 경사진 각 S면 및 C면을 따라 연장되고, 활성층의 면적은 결정 성장층(193)의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 17
본 실시예는 도 55에 도시한 반도체 발광 소자를 제조하는 방법으로서, 도 63 내지 도 68을 참조하여 그 제조 방법을 공정순으로 설명한다.
도 63에 도시하는 바와 같이, 사파이어 기판 등의 성장 기판(200)상에, n 형 GaN 층(201)을 하지 성장층으로서 예를 들면 MOCVD법 등에 의해 형성한다. 이 때, n 형 GaN 층(201)은 처음부터 n 형일 필요는 없고, 최상면이 n 형 이면 좋다. 일 예로서, 실리콘을 도프함으로써 n 형의 GaN 층(201)을 형성할 수 있다.
다음에 도 64에 도시하는 바와 같이, CVD 등에 의해 실리콘산화막, 실리콘질화막, 또는 텅스텐막 등으로 이루어지는 성장 저해막으로서의 마스크층(202)을 n 형의 GaN 층(201)상의 전체면에 형성하고, 더욱이 소자를 형성하는 영역에 대응하여 마스크층(202)을 제거하여 육각형상의 창 영역(203)을 복수 형성한다.
계속해서, 도 65에 도시하는 바와 같이, 선택 성장이 행하여져, 창 영역(203)으로부터 결정 성장에 의해 결정 성장층인 n 형 (Al)GaN 층(204)이 형성된다. 이 n 형 (Al) GaN 층(204)은 클래드층으로서도 기능하고, 대략 육각뿔 형상 을 나타낸다. 경사진 측면은 S면으로 된다.
이 경사진 측면에 대하여 또한 활성층으로 되는 InGaN 층(205)과 p 형(Al) GaN 층(206)을 도 66과 같이 적층한다. 활성층으로 되는 InGaN 층(205)은 결정 성장층인 (Al)GaN 층(204)의 S면을 따라 성장 기판(200)의 주면에 평행이 아니게 연장되고, 그 활성층의 면적 S는 창 영역(203)의 면적이나 결정 성장층의 사상 면적보다는 커져, 충분한 넓이를 갖고 형성된다. InGaN 층(205)상에는 AlGaN 층을 형성하여도 좋다.
다음에 도 67에 도시하는 바와 같이, 마스크층 상에 예를 들면 poly-GaN이 성장한 경우에는 여분의 부분을 에칭으로 제거하여, 마스크층(202)을 전부 또는 일부 제거하여 n 측의 콘택트 영역(207)을 형성한다. 이어서, 증착 등에 의해 p 전극(209)으로 되는 Ni/Pt/Au나 Ni(Pd)/Pt/Au 등, n 전극(78)으로 되는 Ti/Al/Pt/Au 등을 콘택트 영역(207)에 리프트 오프 등에 의해 형성하고(도 68), 얼로이화(alloy) 함으로써 기판 상에 있어서의 소자가 완성된다.
그 후, 소자간의 분리가 필요한 경우, 기본 구조의 사이즈가 상술한 바와 같이 음으로 작기 때문에, 각각의 분리는 곤란하지만, 소자의 기본 구조를 1차원 또는 2차원 배열한 영역을 다이싱이나 벽개(cleavage) 등에 의해 분리하는 것만으로도 충분하다. 내부의 기본 구조는 각각 독립으로 구동하거나 하지 않아도 좋다. 또한, 사파이어 상에 결정 성장한 GaN 결정은, 사파이어/GaN 계면을 UV 레이저의 사파이어측으로부터의 어브레이션에 의해 사파이어 기판으로부터 박리할 수 있다는 보고(APL-75-10,1360-2, W.SWong etc.)도 있다. 이것을 이용하면 어브레이션 전이 나 후에 에칭에 의해 1회째의 성장막(제 1 도전막)을 분리함으로써, 본 발명의 기본 구조를 단일의 반도체 발광 소자로 할 수 있다.
이와 같이 본 실시예의 반도체 발광 소자의 제조 방법에서는 선택 성장에 의해 S면이 용이하게 형성되고, 그 S면을 측면으로 하는 결정 성장층에 활성층을 형성함으로써, 큰 면적의 활성층을 얻을 수 있다.
실시예 18
도 69에 실시예 18의 반도체 발광 소자의 구조를 도시한다. 성장 기판(210)상에 부분적으로 제 2 성장층(211)이 형성되고, 상기 제 2 성장층(211)을 덮도록 제 1 도전층(211), 활성층(213), 제 2 도전층(219)이 형성된다. 본 예에서는 마스크층과 창 영역을 갖고 있지 않지만, 선택 성장에 의해, 활성층(213)의 면적은 결정 성장층의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다. 즉, 마스크층 등의 성장 저해막을 사용하지 않는 경우라도, 에칭 등에 의해 성장 기판이나 한번 성장한 결정막에 요철을 형성하는 등의 미세 가공에 의해, 결정 성장함으로써 동일한 안정면을 형성할 수 있고, 동등한 효과를 얻을 수 있다.
또한, 본 발명에 있어서는 창 영역으로서 육각뿔을 형성하기 위해서는 육각형개구가 가장 바람직하지만, 원형 개구에 있어서도 최종적으로는 안정면이 자기 형성되기 때문에, 개구 형상이나 경계의 방향은 임의라도 상관없다. 또한 섬유아연석형 결정으로서는 (1-101)면 이외에도 (11-22)면이나 (1-100)면 등의 안정면이 있어, 이들을 자기 형성한 구조에 대해서도 본 발명을 적용할 수 있다.
현재 적색 LED 재료로서 일반적인 AlGaInP계 화합물은 섬아연형 결정이지만, (001)기판에 대하여 (011)면, (111)면, (11-1)면 등의 안정면이 있고, 적당한 조건으로 성장함으로써, 그 안정면과 그 위의 활성층을 형성하는 것은 가능하다.
실시예 19
본 실시예의 반도체 발광 소자는 도 70에 도시하는 바와 같이, 예를 들면 C(0001)면 사파이어 기판의 같은 성장 기판(221)상에 n 형 GaN 층으로 이루어지는 하지 성장층(222)을 MOCVD(MOVPE)법 등에 의해 결정 성장한다.
하지 성장층(222)을 형성한 후, 실리콘산화막, 실리콘질화막, 또는 텅스텐막 등으로 이루어지는 성장저해막으로서의 마스크층(223)을 형성한다. 이 마스크층(223)에는 육각형상의 개구부인 창 영역(224)이 형성되고, 그 창 영역(224)으로부터 선택 성장에 의해서 형성된 단면 삼각형상의 결정 성장층(225)이 형성되어 있다. 이 결정 성장층(225)은 예를 들면 n 형 GaN 층이나 AlGaN 층으로 이루어지고, 그 단면은 대략 정삼각형상이 되지만, 위에서 본 경우에는 육각형이고, 전체로서는 육각뿔의 형상을 갖는다.
결정 성장층(225)의 기판 주면에 대하여 경사진 결정 표면은 S면 또는 S면과 등가인 면을 갖고 있고, 결정 성장층(225)의 최외부의 농도 등을 조정하여 형성된 n 형 클래드층의 위에 활성층(226) 및 p 형 클래드층으로서 기능하는 제 2 도전층(227)이 적층되어 있다. 이들 활성층(226) 및 p 형 클래드층으로서 기능하는 제 2 도전층(227)은 결정 성장층(225)의 S면을 피복하도록 형성되어 있고, 활성층(226)은 선택 성장에 의해 형성된 결정 성장층(225)의 S면을 따라서 성장 기판(221)의 주면에 평행이 아니게 연장되어 있다. 제 2 도전층(227)은 예를 들면 p 형 GaN 층이나 AlGaN 층으로 이루어진다. 활성층(226)상에는 소위 AlGaN 캡층을 형성하여도 좋다. 본 실시예에 있어서는 제 2 도전층(227)의 표면이 다음에 형성하는 제 2 전극과의 계면이 되고, 이 계면이 활성층(226)에서 발생한 광의 반사면(240)으로 된다.
제 2 도전층(227)상에는 도 70에 있어서 그 도시를 생략하고 있지만, p 전극으로서 기능하는 제 2 전극이 예를 들면 Ni/Pt/Au 등의 다층 금속막에 의해서 구성되고, n 전극으로서 기능하는 제 1 전극이 예를 들면 Ti/Al/Pt/Au 등의 다층 금속막에 의해서 마스크층을 개구한 부분에 형성된다. 제 1 전극 및 제 2 전극은 예를 들면 증착이나 리프트 오프 등의 수법을 사용하여 형성된다.
본 실시예의 반도체 발광 소자는 출력으로서 추출되는 광의 일부는 선택 성장에 의해서 형성된 경사 결정면과 평행하게 연장된 반사면(240)에서 반사한 것으로, 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면(240)의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성되기 때문에, 자기형성적으로 특히 에칭 등의 공정을 추가하지 않아도 얻을 수 있다.
도 71은 반도체 발광 소자의 주요부를 도시하는 단면도이다. 이 도면에 있어서는 성장 기판(221)을 이면에서의 엑시머레이저의 조사 등에 의해서 분리한 구조로 되어 있고, 하지 성장층(222)의 바닥면이 광 추출창(228)으로서 기능한다. 또, 하지 성장층(222)은 실리콘 등이 도프된 GaN 층이고, 도시를 생략하고 있지만 n 전극에 접속된다. 도 70에 도시하는 바와 같이, 활성층(226)으로부터 제 2 도전층(227)측에 출력된 광은 반사면(240)으로 반사하여, 광 추출창(228)으로부터 사출한다. 또한, 활성층(226)으로부터 광 추출창(228)에 대하여 사출하고, 광 추출창(228)의 면에서 전반사한 경우라도, 반대측의 반사면(240)에서 반사한 시점에서 광로가 입사각에 대한 반사각의 관계로 변환되어, 다시 광 추출창(228)에 입사하였을 때에 임계각을 넘고 있지 않으면 광 추출창(228)으로부터 사출한다.
이에 대하여 상술하면, 소자 내부의 굴절율은 외부의 굴절율보다 크기 때문에, 계면에 대하여 얕은 각도의 광은 전반사한다. 여기서 전반사 조건은 다음식과 같다.
ψC= Sin-1(n1/n2)
(ψC는 계면으로의 입사의 임계각이고, n1, n2는 각각 외부이며, 내부의 굴절율이고, n1=1, n2= 2.4에 있어서 ψC=24.6°이다)
활성층에서 발생한 광은 도 1에 도시는 구조에 있어서는 광 추출창 영역에서 한번 전반사에 의해서 나가지 않는 광은 계속 전반사를 하기 때문에, 두번 다시 외부로 추출할 수 없지만, 본 실시예에서는 경사 반사면(240)을 갖기 때문에 한번 전반사한 광 중, 다음에 별도의 각도를 가진 반사면에 접촉하였을 때에 광로가 변환되어 다른 방향으로 반사한다. 그 때문에 광 추출창(228)의 영역에서 전반사 조건이 아니게 되는 경우가 발생하기 때문에 광이 외부로 추출된다. 따라서 그 만큼의 취득 효율이 향상되어, 휘도가 커진다. 이와 같이 본 실시예의 반도체 발광 소자에 있어서는 확실하게 광 추출 효율이 개선되어, 소자의 고휘도화를 진행할 수 있다.
도 72 내지 도 76은 반사면의 효과에 대하여 시뮬레이션한 것을 도시하는 도면이고, 도 72는 계산이 원인으로 되는 결정 성장층의 모델을 도시하는 사시도이며, 도 73은 각도 의존성을 계산하기 위한 모델을 도시하는 도면이고, 도 74는 광 추출 효율의 각도 의존성을 도시하는 도면이며, 도 75는 높이 의존성을 계산하기 위한 모델을 도시하는 도면이고, 도 76은 광 추출 효율의 높이 의존성을 도시하는 도면이다.
이 시뮬레이션에 있어서는 도 72에 도시하는 바와 같이, 꼭지점 부분에는 평탄한 C면으로 이루어지는 면이 형성되고, 간단하게 하기 위해서 결정 성장층에 형성되는 활성층을 성장 기판에 대하여 평행하게 연장되는 것으로 하고 있지만, 광 추출 효율에 대하여 본질적인 차이는 없다. 우선, 도 73에 도시하는 바와 같이, 각도 의존성으로서, 기판을 굴절율 n=1.65의 사파이어 기판으로 하여, 활성층이 기판상 5㎛의 높이에 20㎛ 폭으로 존재하고, 결정 성장층은 굴절율 n=2.4,반사면의 반사율 70%로 높이 10㎛로 설정하고, 여기서 반사면이 형성되는 각도에 대하여 계산하였다. 그렇게 하면, 결과는 도 74에 도시되어 있고, 각도가 50도 내지 90도의 범위에 있어서는 50도에 가까운 측의 각도로보다 광 추출 효율이 개선되어 있는 것을 알 수 있다.
또한, 도 75에 도시하는 바와 같이, 높이 의존성으로서, 기판을 굴절율 n= 1.65인 사파이어 기판으로 하여, 활성층이 높이 d/2의 위치로 기판 20㎛ 폭으로 존 재하고, 결정 성장층은 굴절율 n=2.4로, 반사면의 반사율 70%로 설정하고, 여기서 반사면(S면)이 형성되는 각도는 62도로 설정하여 계산을 하였다. 그렇게 하면, 결과는 도 76에 도시하는 바와 같이 되고, 높이 d가 높아질수록 광 추출 효율이 더욱 개선되고 있음을 알 수 있다. 즉, 이들 도 74와 도 76에 도시하는 시뮬레이션의 결과로부터 측면의 각도 θ를 작게 하면 광 추출 효율이 개선되고, 소자의 폭에 대한 높이 d가 클수록(애스팩트(aspect)비가 크다) 광 추출 효율 개선하는 경향에 있는 것을 알 수 있다. 이것은 바꿔 말하면, 작은 사이즈이면 성장 시간이 적어도 되고, 반도체 발광 소자의 소자 사이즈가 작을 수록 효과적이다.
본 실시예의 반도체 발광 소자는 출력으로서 추출되는 광의 일부는 경사 결정면과 평행하게 연장된 반사면(240)에서 반사한 것으로, 그 반사면(240)에서의 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면(240)의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성되기 때문에, 자기형성적으로 특히 에칭 등의 공정을 추가하지 않아도 얻을 수 있다.
도 70의 소자 구조의 반도체 발광 소자에서는 활성층의 면적 확대에 의한 효과에 더하여, 기판 주면에 대하여 경사진 S면을 이용하기 때문에, 그 질소원자로부터 갈륨원자로의 본드의 수가 증대하게 되고, 실효적인 V/III비를 높게 하는 것이 가능하며, 형성되는 반도체 발광 소자의 고성능화를 도모할 수 있다. 또한, 기판으로부터 상에 연장된 전위가 굴곡되는 경우가 있어, 결함을 저감하는 것도 가능해진다. 더욱이, 기판의 주면에 대하여 경사진 경사 결정면을 사용함으로써, 다중 반사를 방지하는 것도 가능하고, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다. 또한, 활성층(226)이 섬형으로 분리되어 있는 구조를 취하기 때문에, 활성층(226)을 에칭할 필요가 없어진다. 따라서 활성층에 대하여 쓸데없는 대미지가 없어진다. 또한, 전극에 의해서 활성층(226)의 유효 면적이 작아지는 경우도 없다는 이점도 얻어진다.
실시예 20
본 실시예는 스트라이프형의 결정 성장층(254)을 성장 기판(250)상에 형성하는 예이고, 도 77에 도시하는 바와 같이, 성장 기판(250)상 형성된 하지 성장층(251)상의 마스크층(252)의 창 영역에서 스트라이프형의 결정 성장층(254)이 형성되어 있다. 스트라이프형의 결정 성장층(254)은 그 측면(256)이 S면으로 되고, 경사진 측면(256)에도 활성층(255)이 연장되어 있다. 상기 반도체 발광 소자로부터 추출되는 광은 S면과 평행하게 연장된 반사면에서 반사하게 되고, 그 반사면에서의 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있고, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스 상 용이하게 형성된다. 또한, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 21
본 실시예는 장방사다리꼴상의 결정 성장층(264)을 성장 기판(260)상에 형성하는 예이고, 도 78에 도시하는 바와 같이, 성장 기판(260)상 형성된 하지 성장층(261)상의 마스크층(262)의 창 영역에서 스트라이프형으로 또한 장방사다리 꼴상의 결정 성장층(264)이 형성되어 있다. 장방사다리꼴상의 결정 성장층(264)은 그 측면(263S)이 S면으로 되고, 긴쪽 방향의 끝부의 면(264)은 (11-22)면으로 된다. 결정 성장층(264)의 상면(263C)은 기판 주면과 같은 C면으로 된다. 활성층은 도시를 생략하고 있지만, 경사진 측면(263S), 면(264), 상면(263C)으로도 연장되고, 상기 반도체 발광 소자로부터 추출되는 광은 S면과 평행하게 연장된 반사면에서 반사하게 된다. 본 실시예에 있어서는 반도체 발광 소자의 반사면에서의 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있고, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성된다. 또한, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 22
본 실시예는 도 79에 도시하는 바와 같이, 사각대형의 결정 성장층(274)을 성장 기판(270)상에 형성하는 예이고, 성장 기판(270)상 형성된 하지 성장층(271)상의 마스크층(272)의 창 영역에서 매트릭스형으로 배열된 패턴으로 사각뿔사다리꼴의 결정 성장층(273)이 형성되어 있다. 사각뿔사다리꼴의 결정 성장층(273)은 그 경사진 일측면(273S)이 S면으로 되고, 다른 경사진 일측면(274)은 (11-22)면으로 된다. 결정 성장층(273)의 상면(273C)은 기판 주면과 동일한 C면으로 된다. 활성층은 도시를 생략하고 있지만, 경사진 측면(273S), 면(274), 상면(273C)에도 연장되고, 상기 반도체 발광 소자로부터 추출되는 광은 S면과 평행하게 연장된 반사면에서 반사하게 되고, 그 반사면에서의 반사에 의해서 광 추출 효율이 향상된 다. 따라서, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있어, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성된다. 또한, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 23
본 실시예는 도 80에 도시하는 바와 같이, 육각뿔 형상의 결정 성장층(283)을 성장 기판(280)상에 형성하는 예이고, 성장 기판(280)상 형성된 하지 성장층(281)상의 마스크층(282)의 창 영역에서 매트릭스형으로 배열된 패턴으로 육각뿔 형상의 결정 성장층(283)이 형성되어 있다. 육각뿔 형상의 결정 성장층(283)은 그 경사진 각 측면이 S면으로 되고, 활성층은 도시를 생략하고 있지만, 그 단면은 도 69와 같아지고, 경사진 각 S면을 따라 연장되고, 상기 반도체 발광 소자로부터 추출되는 광은 S면과 평행하게 연장된 반사면에서 반사하게 되어, 그 반사면에서의 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성된다. 또한, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 24
본 실시예는 도 81에 도시하는 바와 같이, 육각뿔사다리꼴의 결정 성장층(293)을 성장 기판(290)상에 형성하는 예이고, 성장 기판(290)상에 형성된 하지 성장층(291)상의 마스크층(292)의 창 영역에서 매트릭스형으로 배열된 패턴으로 육각뿔사다리꼴의 결정 성장층(293)이 형성되어 있다. 육각뿔사다리꼴의 결정 성장층(293)은 그 경사진 각 측면(293S)이 S면으로 되고, 상면(293C)이 기판 주면과 동일한 C면으로 되어 있다. 또한, 육각뿔 형상의 결정 성장층(293)의 바닥면측에는 M면(1-100)면도 낮은 높이로 형성된다. 활성층은 도시를 생략하고 있지만, 그 단면은 도 69와 같아지고, 경사진 각 S면 및 C면을 따라 연장되고, 상기 반도체 발광 소자로부터 추출되는 광은 S면과 평행하게 연장된 반사면에서 반사하게 되고, 그 반사면에서의 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성된다. 또한, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 25
본 실시예는 도 82에 도시하는 바와 같이, 육각뿔 형상의 결정 성장층(298)과 사각사다리꼴형의 결정 성장층(299)을 성장 기판(295)상에 형성하는 예이고, 성장 기판(295)상 형성된 하지 성장층(296)상의 마스크층(297)의 창 영역에서 매트릭스형으로 배열된 패턴으로 사각뿔사다리꼴의 결정 성장층(299)과 육각뿔 형상의 결정 성장층(298)이 교대로 각각의 형상이 일렬로 나란히 배열되도록 형성되어 있다. 사각뿔사다리꼴의 결정 성장층(299)은 그 경사진 일 측면(299S)이 S면으로 되고, 다른 경사진 일 측면(299Z)는 (11-22)면이 된다. 결정 성장층(299)의 상면(299C)은 기판 주면과 동일한 C면으로 된다. 육각뿔 형상의 결정 성장층(298)은 그 경사진 각 측면(298S)이 S면이 된다. 활성층은 도시를 생략하고 있지만, 그 단면은 도 69와 같아지고, 경사진 각 S면 및 C면을 따라 연장되고, 상기 반도체 발광 소자로 부터 추출되는 광은 S면과 평행하게 연장된 반사면에서 반사하게 되고, 그 반사면에서의 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성된다. 또한, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
실시예 26
본 실시예는 상술한 반도체 발광 소자를 제조하는 방법으로서, 도 83 내지 도 88을 참조하여 그 제조 방법을 공정순으로 설명한다.
도 83에 도시하는 바와 같이, 사파이어 기판 등의 성장 기판(300)상에, n 형 GaN 층(301)을 하지 성장층으로서 예를 들면 MOCVD법 등에 의해 형성한다. 이 때, n 형 GaN 층(301)은 처음부터 n 형일 필요는 없고, 최상면이 n 형이면 좋다. 일례로서, 실리콘을 도프함으로써 n 형의 GaN 층(301)을 형성할 수 있다.다음에 도 84에 도시하는 바와 같이, CVD 등에 의해 실리콘산화막, 실리콘질화막, 또는 텅스텐막 등으로 이루어지는 성장 저해막으로서의 마스터층(302)을 n 형의 GaN 층(301)상의 전체면에 형성하고, 더욱이 소자를 형성하는 영역에 대응하여 마스크층(302)을 제거하여 육각형상의 창 영역(303)을 복수 형성한다.
계속해서, 도 85에 도시하는 바와 같이, 선택 성장이 행해지고, 창 영역(303)으로부터 결정 성장에 의해 결정 성장층인 n 형 (Al) GaN 층(304)이 형성된다. 이 n 형 (Al) GaN 층(304)은 클래드층으로서도 기능하여, 대략 육각뿔 형상을 나타낸다. 경사진 측면은 S면이 된다.
이 경사진 측면에 대하여 또한 활성층으로 되는 InGaN 층(305)과 p 형(Al) GaN 층(306)을 도 86과 동일하게 적층한다. 활성층으로 되는 InGaN 층(305)은 결정 성장층인 (Al)GaN 층(304)의 S면을 따라 성장 기판(300)의 주면에 평행이 아니게 연장되고, 그 활성층의 면적 S는 창 영역(303)의 면적이나 결정 성장층의 사상 면적보다는 커져, 충분한 넓이를 갖고 형성된다. InGaN 층(305)상에는 AlGaN 캡층을 형성하여도 좋다. p 형(Al) GaN 층(306)의 경사진 결정 표면이 반사면이 된다.
다음에 도 87에 도시하는 바와 같이, 마스크층 상에 예를 들면 poly-GaN이 성장한 경우에는 여분인 부분을 에칭으로 제거하고, 마스크층(302)을 전부 또는 일부 제거하여 n 측의 콘택트 영역(307)을 형성한다. 이어서, 증착 등에 의해 p 전극(309)으로 되는 Ni/Pt/Au등, n 전극(308)으로 되는 Ti/Al/Pt/Au 등을 콘택트 영역(307)에 리프트 내지 오프 등에 의해 형성하고(도 88), 얼로이화 함으로써 기판 상에 있어서의 소자가 완성된다. 특히 p 전극(309)은 반사면으로서 기능하는 p 형 (Al)GaN 층(306)의 위에 형성되기 때문에, p 전극(309) 자체는 반사막이나 광차폐막으로서도 기능하게 된다.
그 후, 소자간의 분리가 필요한 경우, 기본 구조의 사이즈가 상술한 바와 같이 음으로 작기 때문에, 각각의 분리는 곤란하지만, 소자의 기본 구조를 1차원 또는 2차원 배열한 영역을 다이싱이나 벽개 등에 의해 분리하는 것만으로도 충분하다. 내부의 기본 구조는 각각 독립으로 구동하거나 하지 않아도 좋다. 또한, 사파이어상에 결정 성장한 GaN 결정은 사파이어/GaN 계면을 UV 레이저의 사파이어측에서의 어브레이션에 의해 사파이어 기판으로부터 박리할 수 있다는 보고(APL-75- 10,1360-2, W.SWongetc.)도 있다. 이것을 이용하면 어브레이션 전이나 후에 에칭에 의해 1회째의 성장막(제 1 도전막)을 분리함으로써, 본 발명의 기본 구조를 단일한 반도체 발광 소자로 할 수 있다.
이와 같이 본 실시예의 반도체 발광 소자의 제조 방법에서는 선택 성장에 의해 S면이 용이하게 형성되어, 그 S면을 측면으로 하는 결정 성장층에 활성층이나 반사면을 형성함으로써, 자기형성적으로 반사면을 형성할 수 있다. 또한 출력으로서 추출되는 광의 일부는 선택 성장에 의해서 형성된 경사 결정면과 평행하게 연장된 반사면에서 반사한 것으로, 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다.
실시예 27
도 89에 실시예 27의 반도체 발광 소자의 구조를 도시한다. 성장 기판(310)상에 부분적으로 제 2 성장층(311)이 형성되고, 그것을 덮도록 제 1 도전층(311), 활성층(313), 제 2 도전층(319)이 형성된다. 본 예에서는 마스크층과 창 영역을 갖고 있지 않지만, 선택 성장에 의해, 활성층(313)의 면적은 결정 성장층의 사상 면적보다도 큰 사이즈가 된다. 따라서, 유효하게 휘도 포화를 완화할 수 있고, 소자의 신뢰성을 개선할 수 있다.
즉, 마스크층 등의 성장 저해막을 사용하지 않는 경우라도, 에칭 등에 의해 성장 기판이나 한번 성장한 결정막에 요철을 형성하는 등의 미세 가공에 의해, 결정 성장함으로써 동일한 안정면을 형성할 수 있고, 동등한 효과를 얻을 수 있다.
또, 본 발명에 있어서는 창 영역으로서 육각뿔을 형성하기 위해서는 육각형 개구가 가장 바람직하지만, 원형 개구에 있어서도 최종적으로는 안정면이 자기 형성되기 때문에, 개구형상이나 경계의 방향은 임의로 상관없다. 또한 섬유아연석형 결정으로서는 (1-101)면 이외에도 (11-22)면이나 (1-100)면 등의 안정면이 있고, 이들을 자기 형성한 구조에 대해서도 본 발명을 적용할 수 있다.
현재 적색 LED 재료로서 일반적인 AlGaInP계 화합물은 섬아연형 결정이지만, (001)기판에 대하여 (011)면, (111)면 등의 안정면이 있고, 적당한 조건으로 성장함으로써, 그 안정면과 그 위의 활성층을 형성하는 것은 가능하다.
본 발명의 반도체 발광 소자와 그 제조 방법에 의하면, 기판의 주면에 대하여 경사진 경사 결정면을 이용함으로써 실효적 V/III비를 증대시킬 수 있고, 혼정구성원자의 혼잡도 증대하고, 발광의 얼룩을 더욱 저감할 수 있다. 게다가 질소원자의 해리를 억제할 수 있고, 결정성을 더욱 향상하여 점 결함 농도를 저감할 수 있다. 이로써 발광 소자에 강전류를 흘렸을 때의 휘도의 포화 현상을 억제할 수 있다. 또한, 기판의 주면에 대하여 경사진 경사 결정면을 사용함으로써, 다중 반사를 방지할 수도 있게 되어, 발생한 광을 효율 높게 소자 외부로 유도할 수 있다.
더욱이 선택 성장 등을 이용하여, 경사진 경사 결정면(예를 들면 S면)으로 이루어지는 결정층을 사용하여, 작은 범위로 미세한 소자를 만들기 위해서, 고밀도화 등도 용이하고, 다이싱 등의 소자마다의 분리도 용이하다. 또한, 선택 성장의 안정면의 일부는 원자 스케일로 보아 평평하게 되어 있고, 휘도의 얼룩도 없고, 그 부분을 이용하는 것으로 반값 폭이 좁은 발광을 얻을 수 있다. 따라서 반도체 발광 다이오드뿐만 아니라 이 면을 사용한 반도체 레이저도 제작할 수도 있다.
또한, 본 발명의 반도체 발광 소자에 있어서는 출력으로서 추출되는 광의 일부는 선택 성장에 의해서 형성된 경사 결정면과 평행하게 연장된 반사면에서 반사한 것인 점이고, 반사에 의해서 광 추출 효율이 향상되기 때문에, 상기 반도체 발광 소자의 고휘도화를 도모할 수 있다. 또한, 반사면의 기초로 되는 경사 결정면은 선택 성장을 이용하여 프로세스상 용이하게 형성되기 때문에, 자기형성적으로 특히 에칭 등의 공정을 추가하지 않아도 얻을 수 있다. 또한, 경사진 결정면에 평행하게 활성층을 연장시킴으로써, 활성층의 유효 면적을 크게 잡을 수 있고, 저항저하, 발열 저하, 신뢰성 향상을 기대할 수 있고, 또한, 활성층으로의 단위 면적당의 부하를 경감시킬 수 있기 때문에, 고휘도화, 고신뢰성을 기대할 수 있는 소자 사이즈를 작게 한 경우, 특히 유효하다. 또한, 본 발명의 반도체 발광 소자에 있어서는 활성층과 동시에 도전층 면적이나 전극과의 콘택트 면적을 크게 할 수 있고, 결정층의 결정면이 경사면을 가지기 때문에, 광 추출 효율을 개선하는 것도 가능하다.
그리고 또한, 본 발명의 반도체 발광 소자와 그 제조 방법에 의하면, 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 전부 또는 일부가 개구부의 주위의 마스크층 상에까지 연장된다. 이와 같이 마스크를 제거하지 않는 구조로 하기 때문에, 가로 방향으로 성장한 부분의 하부의 지지가 없어지는 일도 없고, 또한 전부 마스크층을 남긴 상태로 하면, 선택 성장 구조의 단차가 완화되어, 레이저 조사 등에 의해서 기판을 벗긴 경우라도, 마스크층이 제 1 성장층의 지지층으로서 기능하면서 n 전극과 p 전극을 확실하게 분리하여 단락을 방지할 수 있다.
또한, 본 발명의 반도체 발광 소자에 있어서는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층에 의해서, 제 2 성장층의 전체가 피복되는 구조로 되고, 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 각 끝부가 직접 마스크층에 접촉하는 구조로 할 수 있다. 따라서, 활성층의 산화 등의 열화가 미연에 방지되고, 발광 면적이 더욱 증대하는 효과도 얻어진다.
더욱이, 본 발명의 반도체 발광 소자에 있어서는 선택 성장 등을 이용하여, 경사진 경사 결정면으로 이루어지는 결정층을 사용하여, 작은 범위로 미세한 소자를 만들기 때문에, 고밀도화 등도 용이하고, 다이싱 등의 소자마다의 분리도 용이하다. 또한, 선택 성장의 안정면의 일부는 원자 스케일로 보아 평평하게 되어 있고, 휘도의 얼룩도 없고, 그 부분을 이용함으로써 반값 폭이 좁은 발광을 얻을 수 있다. 따라서 반도체 발광 다이오드뿐만 아니라 이 면을 사용한 반도체 레이저도 제작하는 것도 가능하다.
그리고 또한, 본 발명의 반도체 발광 소자에 있어서는 활성층의 유효 면적을 크게 잡을 수 있고, 저항 저하, 발열 저하, 신뢰성 향상을 기대할 수 있고, 활성층에의 단위 면적당의 부하를 경감시킬 수 있기 때문에, 고휘도화, 고신뢰성을 기대할 수 있다. 소자 사이즈를 작게 한 경우, 특히 유효하다. 또한, 본 발명의 반도체 발광 소자에 있어서는 활성층과 동시에 도전층 면적이나 전극과의 콘택트 면적을 크게 할 수 있고, 결정층의 결정면이 경사면을 가지기 때문에, 광 추출 효율을 개선하는 것도 가능하다.

Claims (98)

  1. 성장층의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 형성하고,
    상기 경사 결정면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하고,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  2. 제 1 항에 있어서, 상기 결정층은 섬유아연석형의 결정 구조를 갖는 것을 특징으로 하는 반도체 발광 소자.
  3. 제 1 항에 있어서, 상기 결정층은 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  4. 제 1 항에 있어서, 상기 결정층은 하지 성장층을 거쳐서 기판 상에 선택 성장에 의해 설치되는 것을 특징으로 하는 반도체 발광 소자.
  5. 제 4 항에 있어서, 상기 선택 성장은 상기 하지 성장층을 선택적으로 제거하는 것을 이용하여 행해지는 것을 특징으로 하는 반도체 발광 소자.
  6. 제 4 항에 있어서, 상기 선택 성장은 선택적으로 형성된 마스크층의 개구부 를 이용하여 행해지는 것을 특징으로 하는 반도체 발광 소자.
  7. 제 6 항에 있어서, 상기 결정층은 상기 마스크층의 개구부보다도 가로 방향으로 넓어져 선택 성장한 것을 특징으로 하는 반도체 발광 소자.
  8. 제 1 항에 있어서, 상기 성장층의 주면은 C면인 것을 특징으로 하는 반도체 발광 소자.
  9. 제 1 항에 있어서, 상기 경사 결정면은 S면 및 (11-22)면중 적어도 한쪽을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  10. 삭제
  11. 제 1 항에 있어서, 상기 활성층은 InGaN을 사용하여 구성되는 것을 특징으로 하는 반도체 발광 소자.
  12. 제 1 항에 있어서, 상기 경사 결정면은 육면으로 대칭으로 되도록 배치되는 것을 특징으로 하는 반도체 발광 소자.
  13. 제 1 항에 있어서, 상기 결정층은 상기 결정층의 성장층 주면측과 반대측의 중심부에 C면으로 이루어지는 평탄면을 갖는 것을 특징으로 하는 반도체 발광 소자.
  14. 성장층의 주면에 대하여 경사진 경사 결정면을 갖는 결정층,
    상기 결정층에 형성되고 상기 경사 결정면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖고 이루어지고, 나란히 배열되고, 신호에 따라 각각 발광하도록 구성되는 복수의 반도체 발광 소자를 포함하는 것을 특징으로 하는 화상 표시 장치.
  15. 성장층의 주면에 대하여 경사진 경사 결정면을 갖는 결정층,
    상기 결정층에 형성되고 상기 경사 결정면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖고 이루어지고, 나란히 배열되고, 신호에 따라 각각 발광하도록 구성되는 복수의 반도체 발광 소자를 포함하는 것을 특징으로 하는 조명 장치.
  16. 성장층 상의 마스크층의 개구부로부터 상기 성장층의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 선택적으로 형성하고,
    상기 경사 결정면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하고,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  17. 제 16 항에 있어서, 상기 성장층의 주면은 C면인 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  18. 제 16 항에 있어서, 상기 성장층 상에 복수의 반도체 발광 소자를 형성한 후, 각 반도체 발광 소자마다 분리하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  19. 제 18 항에 있어서, 분리한 각 반도체 발광 소자의 이면에 한쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  20. 성장층의 주면에 대하여 경사진 S면 또는 상기 S면에 등가인 면을 갖는 결정층,
    상기 결정층에 형성되고 상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 한쪽의 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  21. 제 20 항에 있어서, 상기 결정층은 섬유아연석형의 결정 구조를 갖는 것을 특징으로 하는 반도체 발광 소자.
  22. 제 20 항에 있어서, 상기 결정층은 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  23. 제 20 항에 있어서, 상기 결정층은 하지 성장층을 거쳐서 상기 기판 상에 선택 성장에 의해 설치되는 것을 특징으로 하는 반도체 발광 소자.
  24. 제 23 항에 있어서, 상기 선택 성장은 상기 하지 성장층을 선택적으로 제거하는 것을 이용하여 행해지는 것을 특징으로 하는 반도체 발광 소자.
  25. 제 23 항에 있어서, 상기 선택 성장은 선택적으로 형성된 마스크층의 개구부를 이용하여 행해지는 것을 특징으로 하는 반도체 발광 소자.
  26. 제 25 항에 있어서, 상기 결정층은 상기 마스크층의 개구부보다도 가로 방향으로 넓어져 선택 성장한 것을 특징으로 하는 반도체 발광 소자.
  27. 제 20 항에 있어서, 상기 성장층의 주면은 C+면인 것을 특징으로 하는 반도체 발광 소자.
  28. 제 20 항에 있어서, 상기 성장층 상에 형성된 상기 S면 또는 상기 S면에 등가인 면이 상기 결정층의 일부인 경우에, 상기 활성층으로의 전류 주입은 상기 S면에 대해서만 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  29. 성장층 상에 형성한 S면 또는 상기 S면에 등가인 면이 육각뿔 형상의 경사면을 각각 구성하는 결정층,
    상기 결정층에 형성되고 각 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 한쪽의 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  30. 제 29 항에 있어서, 상기 활성층으로의 전류 주입은 꼭지점 근방측에서 주위측보다도 저밀도로 되는 것을 특징으로 하는 반도체 발광 소자.
  31. 성장층 상에 형성한 S면 또는 상기 S면에 등가인 면이 육각뿔사다리꼴의 경사면을 각각 구성함과 동시에 상기 성장층 상에 형성한 C면 또는 상기 C면에 등가인 면이 상기 육각뿔사다리꼴의 상측 평면부를 구성하는 결정층,
    상기 결정층에 형성되고 각 S면 또는 상기 S면에 등가인 면에 평행한 면 및 상기 C면 또는 상기 C면에 등가인 면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 한쪽의 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  32. 성장층의 주면에 대하여 경사진 S면 또는 상기 S면에 등가인 면을 갖는 결정층,
    상기 결정층에 형성되고 상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖고 이루어지고, 나란히 배열되고, 신호에 따라 각각 발광하도록 구성되는 복수의 반도체 발광 소자를 포함하는 것을 특징으로 하는 화상 표시 장치.
  33. 성장층의 주면에 대하여 경사진 S면 또는 상기 S면에 등가인 면을 갖는 결정층,
    상기 결정층에 형성되고 상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖고 이루어지는 복수의 반도체 발광 소자를 포함하는 것을 특징으로 하는 조명 장치.
  34. 성장층 상의 마스크층의 개구부에 S면 또는 상기 S면에 등가인 면을 갖는 결정층을 선택적으로 형성하고,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성하고,
    상기 S면 또는 상기 S면에 등가인 면에 평행한 면을 따라 연장하는 한쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  35. 제 34 항에 있어서, 상기 성장층의 주면은 C+면인 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  36. 제 34 항에 있어서, 상기 성장층 상에 복수의 반도체 발광 소자를 형성한 후, 각 반도체 발광 소자마다 분리하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  37. 제 36 항에 있어서, 분리한 각 반도체 발광 소자의 이면에 한쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  38. 선택 성장에 의해 형성되어 성장층의 주면에 대하여 경사져서 이루어지는 경사 결정면을 갖는 결정 성장층과,
    상기 결정 성장층에 형성되어 미리 정해진 전류가 주입되어 광을 발생시키는 활성층을 갖고,
    상기 활성층으로부터 소자 밖으로 출력되는 광의 일부는 상기 경사 결정면에 평행하게 연장된 반사면에서 반사하고,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  39. 제 38 항에 있어서, 상기 활성층은 섬유아연석형의 결정 구조를 갖는 화합물반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  40. 제 38 항에 있어서, 상기 활성층은 상기 경사 결정면에 평행하게 연장되어 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  41. 제 38 항에 있어서, 상기 활성층은 S면 또는 S면에 등가인 면에 평행하게 연장되는 것을 특징으로 하는 반도체 발광 소자.
  42. 제 38 항에 있어서, 상기 경사 결정면에 평행하게 연장된 반사면은 180°보다도 작은 각도로 대향하는 적어도 2면 이상의 반사면을 갖는 것을 특징으로 하는 반도체 발광 소자.
  43. 제 38 항에 있어서, 상기 활성층은 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  44. 제 43 항에 있어서, 상기 활성층은 질화물 갈륨계 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  45. 제 38 항에 있어서, 상기 활성층은 In을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  46. 제 38 항에 있어서, 상기 활성층은 각 소자마다 분리되어 있는 것을 특징으로 하는 반도체 발광 소자.
  47. 제 38 항에 있어서, 상기 선택 성장은 성장 기판 상에 형성된 하지 성장층으로부터 행해지는 것을 특징으로 하는 반도체 발광 소자.
  48. 선택 성장에 의해서 성장층의 주면에 대하여 경사진 경사 결정면을 갖는 결정 성장층을 형성하고,
    상기 결정 성장층의 상기 경사 결정면에 평행하게 연장되는 활성층 및 반사면을 형성하고,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  49. 기판 상에 형성된 제 1 도전형의 제 1 성장층 및 상기 제 1 성장층 상에 형성된 마스크층,
    상기 마스크층에 설치된 개구부에서 선택 성장시켜서 형성된 제 1 도전형의 제 2 성장층으로서, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사 결정면인, 상기 제 2 성장층,
    상기 제 2 성장층의 결정면에 평행한 면을 따라 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층으로서, 상기 제 1 도전형 클래드층, 상기 활성층, 및 상기 제 2 도전형 클래드층의 일부 또는 전부는 상기 개구부의 주위의 마스크층 상까지 연장하도록 형성되는, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  50. 삭제
  51. 제 49 항에 있어서, 상기 제 1 성장층 및 제 2 성장층은 섬유아연석형의 결정 구조를 갖는 것을 특징으로 하는 반도체 발광 소자.
  52. 제 49 항에 있어서, 상기 제 2 성장층은 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  53. 제 49 항에 있어서, 상기 기판의 주면은 C면인 것을 특징으로 하는 반도체 발광 소자.
  54. 기판 상에 형성된 제 1 도전형의 제 1 성장층 및 상기 제 1 성장층 상에 형성된 마스크층,
    상기 마스크층에 설치된 개구부에서 선택 성장시켜서 형성된 제 1 도전형의 제 2 성장층으로서, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사 결정면인, 상기 제 2 성장층,
    상기 제 2 성장층의 결정면에 평행한 면을 따라 연장하고, 상기 제 2 성장층의 전체를 피복하도록 형성된 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  55. 기판 상에 형성된 제 1 도전형의 제 1 성장층 및 상기 제 1 성장층 상에 형성된 마스크층,
    상기 마스크층에 설치된 개구부에서 선택 성장시켜서 형성된 제 1 도전형의 제 2 성장층으로서, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사 결정면, 상기 제 2 성장층,
    상기 제 2 성장층의 결정면에 평행한 면을 따라 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층으로서, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 각 층단부가 상기 마스크층에 직접 접촉하도록 형성된, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  56. 기판 상에 형성된 제 1 도전형의 제 1 성장층 및 상기 제 1 성장층 상에 형성된 마스크층,
    상기 마스크층에 설치된 개구부에서 선택 성장시켜서 형성된 제 1 도전형의 제 2 성장층으로서, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사 결정면,
    상기 제 2 성장층의 결정면에 평행한 면을 따라 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층으로서, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 일부 또는 전부가 상기 개구부의 주위의 마스크층 상까지 연장하도록 형성된, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖고 이루어지고, 나란히 배열되고, 신호에 따라서 각각 발광하도록 구성된, 복수의 반도체 소자를 포함하는 것을 특징으로 하는 화상 표시 장치.
  57. 기판 상에 형성된 제 1 도전형의 제 1 성장층 및 상기 제 1 성장층 상에 형성된 마스크층,
    상기 마스크층에 설치된 개구부로부터 선택 성장시켜서 형성된 제 1 도전형의 제 2 성장층으로서, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사 결정면인, 상기 제 2 성장층,
    상기 제 2 성장층의 결정면에 평행한 면을 따라 연장하는 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층으로서, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층의 일부 또는 전부가 상기 개구부의 주위의 마스크층 상까지 연장하도록 형성된, 상기 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층,
    상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 갖고 이루어지고, 나란히 배열되고, 같은 신호가 공급되어 각각 한결같이 발광하도록 구성된, 복수의 반도체 소자를 포함하는 것을 특징으로 하는 조명 장치.
  58. 기판 상에 적층한 제 1 성장층 상에 개구부를 갖는 마스크층을 형성하고, 상기 마스크층의 개구부에서 제 2 성장층을 선택적으로 형성하고,
    상기 제 2 성장층의 결정면에 평행한 면을 따라 연장하고 또한 상기 개구부의 주위의 마스크층 상까지 연장되도록 제 1 도전형 클래드층, 활성층, 및 제 2 도전형 클래드층을 형성하고, 상기 제 2 성장층의 결정면은 기판의 주면에 대하여 경사진 경사 결정면이고, 상기 경사 결정면에 평행한 면을 따라 연장하는 한쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  59. 삭제
  60. 제 1 도전층과 제 2 도전층에 끼워지고, 선택 성장에 의해 성장 기판의 주면에 평행하지 않게 연장되는 활성층을 갖고, 상기 활성층의 면적은 상기 성장 기판 상의 상기 선택 성장 시에 사용한 창 영역의 면적보다 크게 되거나, 또는 상기 선택 성장에 의해 결정 성장한 결정 성장층을 상기 성장 기판의 법선 방향으로 투영한 경우의 사상 면적보다도 크게 되는 것을 특징으로 하는 반도체 발광 소자.
  61. 제 60 항에 있어서, 상기 활성층은 섬유아연석형의 결정 구조를 갖는 화합물반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  62. 제 61 항에 있어서, 상기 성장 기판의 주면에 평행하지 않게 연장하는 상기 활성층은 S면 또는 S면에 등가인 면에 평행하게 연장되는 것을 특징으로 하는 반도체 발광 소자.
  63. 제 62 항에 있어서, 상기 S면 또는 S면에 등가인 면에 평행하게 연장되는 상 기 활성층은 상기 창 영역보다도 가로 방향으로 넓어져 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  64. 제 60 항에 있어서, 상기 성장 기판의 주면에 평행하지 않게 연장되는 상기 활성층에만 전류의 주입이 가능한 한 쌍의 전극이 상기 제 1 도전층과 상기 제 2 도전층에 각각 접속하여 형성되어 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  65. 제 60 항에 있어서, 상기 활성층은 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  66. 제 65 항에 있어서, 상기 활성층은 질화물갈륨계 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  67. 제 60 항에 있어서, 상기 활성층은 In을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  68. 제 60 항에 있어서, 상기 활성층은 각 소자마다 분리되어 있는 것을 특징으로 하는 반도체 발광 소자.
  69. 제 60 항에 있어서, 상기 선택 성장은 상기 성장 기판 상에 형성된 하지 성장층으로부터 행하는 것을 특징으로 하는 반도체 발광 소자.
  70. 제 1 도전층 및 제 2 도전층에 끼워지고, 선택 성장에 의해 성장 기판의 주면에 평행하지 않게 연장되고 또한 그 연장되는 면 내에 굴곡부를 포함하는 활성층이 형성되어 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  71. 제 1 도전층과 제 2 도전층에 끼워지고, 선택 성장에 의해 성장 기판의 주면에 평행하지 않게 연장되는 활성층을 갖고, 상기 활성층의 면적은 상기 선택 성장에 의해 결정 성장한 결정 성장층을 상기 성장 기판의 법선 방향으로 투영한 경우의 사상 면적과 적어도 한 쪽의 상기 도전층과 그 전극이 접촉하는 면적의 합보다도 크거나 또는 동등한 것을 특징으로 하는 반도체 발광 소자.
  72. 성장 기판 상에 하지 성장층을 형성하고, 상기 하지 성장층 상에 창 영역을 갖는 마스크층을 형성하며, 상기 마스크층으로부터의 선택 성장에 의해 상기 성장 기판의 법선 방향으로 투영한 경우의 사상 면적보다도 큰 결정 표면을 갖는 결정 성장층을 형성하고, 상기 결정 성장층의 상기 결정 표면에 제 1 도전층, 활성층 및 제 2 도전층을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  73. 제 49 항 또는 제 60 항에 있어서,
    상기 기판을 박리한 면에 전극이 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  74. 기판 상에 개구부를 갖는 마스크층 또는 결정종층을 형성하고, 상기 마스크층의 개구부 또는 상기 결정종층으로부터 상기 기판의 주면에 대하여 경사진 경사 결정면을 갖는 결정층을 선택적으로 형성하며, 상기 경사 결정면에 평행한 면을 따라 연장하는 제 1 도전형층, 활성층, 및 제 2 도전형층을 상기 결정층에 형성한 후, 제 2 기판 상에 형성된 수지층에 매립하고, 상기 기판을 레이저 어브레이션(abrasion)에 의해 제거하며, 상기 결정종층 및 마스크층을 에칭에 의해 각 반도체 발광 소자마다 분리하여, 상기 분리된 결정종층의 기판 박리면에 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  75. 제 1 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  76. 제 75 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  77. 제 16 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 다른쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  78. 제 77 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  79. 제 20 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  80. 제 79 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  81. 제 29 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  82. 제 81 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  83. 제 31 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  84. 제 83 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  85. 제 34 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 다른쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  86. 제 85 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  87. 제 38 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  88. 제 87 항에 있어서, 상기 다른쪽의 전극이 상기 결정 성장층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  89. 제 48 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 다른쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  90. 제 89 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  91. 제 49 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  92. 제 91 항에 있어서, 상기 다른쪽의 전극이 상기 성장층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  93. 제 54 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  94. 제 93 항에 있어서, 상기 다른쪽의 전극이 상기 성장층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  95. 제 55 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 형성된 다른쪽의 전극을 갖는 것을 특징으로 하는 반도체 발광 소자.
  96. 제 95 항에 있어서, 상기 다른쪽의 전극이 상기 성장층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  97. 제 58 항에 있어서, 상기 성장층의 주면에 평행한 면 내에 다른쪽의 전극을 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  98. 제 97 항에 있어서, 상기 다른쪽의 전극이 상기 결정층의 이면에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
KR1020037000656A 2000-07-18 2001-07-18 반도체 발광 소자 및 반도체 발광 소자의 제조 방법 Expired - Fee Related KR100897490B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00218034 2000-07-18
JP2000218034 2000-07-18
JP2000217663 2000-07-18
JPJP-P-2000-00217799 2000-07-18
JP2000217799 2000-07-18
JP2000217508 2000-07-18
JPJP-P-2000-00218101 2000-07-18
JP2000218101 2000-07-18
JPJP-P-2000-00217663 2000-07-18
JPJP-P-2000-00217508 2000-07-18
JPJP-P-2001-00200183 2001-06-29
JP2001200183A JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置
PCT/JP2001/006212 WO2002007231A1 (fr) 2000-07-18 2001-07-18 Dispositif luminescent a semi-conducteur et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
KR20030017636A KR20030017636A (ko) 2003-03-03
KR100897490B1 true KR100897490B1 (ko) 2009-05-15

Family

ID=27554818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037000656A Expired - Fee Related KR100897490B1 (ko) 2000-07-18 2001-07-18 반도체 발광 소자 및 반도체 발광 소자의 제조 방법

Country Status (7)

Country Link
US (10) US6924500B2 (ko)
EP (1) EP1311002A4 (ko)
JP (1) JP3882539B2 (ko)
KR (1) KR100897490B1 (ko)
CN (1) CN1269230C (ko)
AU (1) AU2001272739A1 (ko)
WO (1) WO2002007231A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101733350B1 (ko) * 2016-04-26 2017-05-24 한국과학기술원 양자광 소자 및 이의 제조방법

Families Citing this family (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI228323B (en) 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
CN1317774C (zh) * 2003-02-12 2007-05-23 财团法人工业技术研究院 发光二极管组件及其制造方法
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
DE602004028115D1 (de) * 2003-05-02 2010-08-26 Univ College Cork Nat Univ Ie Lichtemittierende mesastrukturen mit hohem höhe-zu-breite-verhältnis und quasi-parabolischen seitenwänden und ihre herstellung
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP4766845B2 (ja) 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US6863082B1 (en) * 2003-08-13 2005-03-08 Eaton Corporation Mounting a fuel vapor management valve internally to a gas tank
WO2005022654A2 (en) 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7064356B2 (en) 2004-04-16 2006-06-20 Gelcore, Llc Flip chip light emitting diode with micromesas and a conductive mesh
JP5336075B2 (ja) * 2004-04-28 2013-11-06 バーティクル，インク 縦構造半導体装置
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US20050287698A1 (en) * 2004-06-28 2005-12-29 Zhiyong Li Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
CN100440447C (zh) * 2004-09-15 2008-12-03 泰勒工程有限公司 应用于半导体制备工艺中的斜面制造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
WO2007103310A2 (en) 2006-03-07 2007-09-13 Qd Vision, Inc. An article including semiconductor nanocrystals
US8718437B2 (en) 2006-03-07 2014-05-06 Qd Vision, Inc. Compositions, optical component, system including an optical component, devices, and other products
KR100661716B1 (ko) * 2005-06-16 2006-12-26 엘지전자 주식회사 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법
US7847279B2 (en) * 2005-07-06 2010-12-07 Lg Innotek Co., Ltd. Nitride semiconductor LED and fabrication method thereof
KR100682877B1 (ko) * 2005-07-12 2007-02-15 삼성전기주식회사 발광다이오드 및 그 제조방법
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
KR100714626B1 (ko) 2005-10-11 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100716646B1 (ko) * 2005-11-04 2007-05-09 서울옵토디바이스주식회사 경사진 광 방출면을 갖는 발광소자 및 그것을 제조하는방법
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
EP1798781B1 (en) 2005-12-15 2009-08-05 LG Electronics Inc. LED having vertical structure and method for fabricating the same
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
WO2007095137A2 (en) 2006-02-10 2007-08-23 The Regents Of The University Of California Method for conductivity control of (al,in,ga,b)n
US9874674B2 (en) 2006-03-07 2018-01-23 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
JP4797793B2 (ja) * 2006-05-23 2011-10-19 三菱化学株式会社 窒化物半導体結晶の製造方法
USD566303S1 (en) * 2006-06-20 2008-04-08 Matsushita Electric Industrial Co., Ltd. Lighting apparatus
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
KR100786102B1 (ko) * 2006-09-26 2007-12-18 엘지전자 주식회사 발광 다이오드
JP5271489B2 (ja) * 2006-10-02 2013-08-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US8836212B2 (en) 2007-01-11 2014-09-16 Qd Vision, Inc. Light emissive printed article printed with quantum dot ink
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US8128249B2 (en) 2007-08-28 2012-03-06 Qd Vision, Inc. Apparatus for selectively backlighting a material
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
CN101409315B (zh) * 2007-10-08 2011-07-20 杨文明 一种倒装发光二极管芯片
KR100900288B1 (ko) 2007-10-29 2009-05-29 엘지전자 주식회사 발광 소자
WO2009081762A1 (ja) * 2007-12-21 2009-07-02 Sanyo Electric Co., Ltd. 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法
KR101425167B1 (ko) * 2008-01-07 2014-07-31 삼성전자주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP4979810B2 (ja) * 2008-03-05 2012-07-18 パナソニック株式会社 発光素子
KR101019134B1 (ko) * 2008-03-25 2011-03-03 우리엘에스티 주식회사 발광소자 및 이의 제조방법
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
WO2009151515A1 (en) 2008-05-06 2009-12-17 Qd Vision, Inc. Solid state lighting devices including quantum confined semiconductor nanoparticles
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
WO2010005914A1 (en) * 2008-07-07 2010-01-14 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
JP5438107B2 (ja) * 2008-07-25 2014-03-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 発光デバイス
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
JP2011530194A (ja) 2008-08-04 2011-12-15 ソラア インコーポレーテッド 物質および蛍光体を含んだ非分極性あるいは半極性のガリウムを用いた白色灯デバイス
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) * 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8021481B2 (en) * 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
TWI399869B (zh) * 2009-02-05 2013-06-21 Huga Optotech Inc 發光二極體
KR101461684B1 (ko) * 2009-02-24 2014-11-20 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
JP5430217B2 (ja) * 2009-05-07 2014-02-26 キヤノン株式会社 面発光レーザアレイ
JP5257231B2 (ja) 2009-05-13 2013-08-07 ソニー株式会社 発光ダイオードおよびその製造方法
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
JP2010278274A (ja) 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
WO2011046003A1 (en) * 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4912454B2 (ja) * 2009-12-07 2012-04-11 シャープ株式会社 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
KR101178468B1 (ko) 2009-10-19 2012-09-06 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
JP5066164B2 (ja) * 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
JP5328682B2 (ja) * 2010-01-13 2013-10-30 日立電線株式会社 Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP5512877B2 (ja) * 2010-03-31 2014-06-04 シーエスソリューション・カンパニー・リミッテド 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN103228980B (zh) * 2010-09-01 2016-11-09 无限科技全球公司 二极体、二极体或其他二端积体电路的液体或胶体悬浮液的可印组成物及其制备方法
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
KR101042561B1 (ko) * 2011-02-28 2011-06-20 박건 결정성 및 휘도가 우수한 질화물계 발광소자 및 그 제조 방법
KR101136882B1 (ko) * 2011-03-15 2012-04-20 광주과학기술원 질화물 반도체 기반의 태양전지 및 그 제조방법
WO2012144212A1 (ja) * 2011-04-20 2012-10-26 パナソニック株式会社 半導体積層基板、半導体チップおよび半導体積層基板の製造方法
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
KR101964890B1 (ko) * 2011-07-12 2019-04-03 삼성전자주식회사 나노구조의 발광소자
CN102280550B (zh) * 2011-08-16 2015-05-20 苏州纳方科技发展有限公司 具有改良出光结构的led芯片及其制备方法
TWI466323B (zh) * 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
US20140001509A1 (en) * 2012-06-27 2014-01-02 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
CN104769732A (zh) * 2012-09-18 2015-07-08 Glo公司 纳米角锥体大小的光电子结构及其制造方法
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US20140183579A1 (en) * 2013-01-02 2014-07-03 Japan Science And Technology Agency Miscut semipolar optoelectronic device
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
KR101977677B1 (ko) * 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
JP5328999B2 (ja) * 2013-02-22 2013-10-30 日立電線株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
KR102037863B1 (ko) * 2013-03-15 2019-10-29 삼성전자주식회사 반도체 발광소자 및 이를 포함하는 조명 장치
CN105449053B (zh) * 2014-09-19 2018-04-03 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
CN104465929B (zh) * 2014-11-07 2017-09-12 中山大学 内嵌有源层的三族氮化物微纳发光器件及制备方法
CN107004706B (zh) * 2014-12-17 2021-03-09 英特尔公司 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
US10236413B2 (en) * 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US10069037B2 (en) 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
CN105720157A (zh) * 2016-02-26 2016-06-29 中国科学院半导体研究所 氮化镓基微纳米锥结构发光二极管及其制备方法
CN106099641A (zh) * 2016-07-08 2016-11-09 燕山大学 一种半导体激光器的制备方法
CN106784226A (zh) * 2017-01-24 2017-05-31 广东工业大学 一种倒装结构的三族氮化物微纳发光器件及其制备方法
CN107316922B (zh) * 2017-05-24 2018-12-25 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
KR102395993B1 (ko) * 2017-06-05 2022-05-11 삼성전자주식회사 디스플레이 장치
JP2019040982A (ja) * 2017-08-24 2019-03-14 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
JP7205820B2 (ja) * 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
JP7351546B2 (ja) 2018-10-31 2023-11-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
CN109411583B (zh) 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
JP7447028B2 (ja) * 2019-01-30 2024-03-11 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子
EP3942595A1 (en) * 2019-03-18 2022-01-26 Hexagem AB Semiconductor template and fabrication method
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
CN111048635B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
US12237439B2 (en) 2020-04-23 2025-02-25 Samsung Electronics Co., Ltd. Display device
KR20220058113A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 질화물 반도체 발광소자 및 이를 이용한 디스플레이 장치
CN113097350B (zh) * 2021-03-31 2022-07-22 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法
JP2022184248A (ja) * 2021-05-31 2022-12-13 豊田合成株式会社 発光素子および発光素子の製造方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法
WO2024180704A1 (ja) * 2023-03-01 2024-09-06 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JPH1126883A (ja) 1997-07-04 1999-01-29 Toshiba Electron Eng Corp 窒化ガリウム系半導体発光素子およびその製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54175279U (ko) 1978-05-31 1979-12-11
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS57143880A (en) 1981-03-02 1982-09-06 Fujitsu Ltd Semiconductor light emitting element and its manufacture
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
DE69033837T2 (de) 1989-07-25 2002-05-29 Nippon Sheet Glass Co., Ltd. Lichtemittierende Vorrichtung
US5312484A (en) * 1989-10-12 1994-05-17 Industrial Progress, Inc. TiO2 -containing composite pigment products
JP2799372B2 (ja) * 1991-03-28 1998-09-17 光技術研究開発株式会社 量子細線レーザ及びその製造方法
JP3149030B2 (ja) 1991-06-13 2001-03-26 富士通株式会社 半導体量子箱装置及びその製造方法
JPH05327012A (ja) 1992-05-15 1993-12-10 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード
JPH0621564A (ja) * 1992-06-30 1994-01-28 Fuji Xerox Co Ltd 半導体レーザ装置の製造方法
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH06163930A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体装置とその製造方法
JPH0779018A (ja) 1993-09-06 1995-03-20 Sanken Electric Co Ltd 半導体発光素子
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
EP0898683B1 (de) 1996-05-23 2003-03-19 Siemens Aktiengesellschaft Leuchteinrichtung zur signalabgabe, kennzeichnung oder markierung
JP3164016B2 (ja) 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10308560A (ja) 1997-05-08 1998-11-17 Toshiba Corp 半導体発光素子および発光装置
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) * 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JPH1126883A (ja) 1997-07-04 1999-01-29 Toshiba Electron Eng Corp 窒化ガリウム系半導体発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101733350B1 (ko) * 2016-04-26 2017-05-24 한국과학기술원 양자광 소자 및 이의 제조방법

Also Published As

Publication number Publication date
CN1447990A (zh) 2003-10-08
US7129514B2 (en) 2006-10-31
US7221001B2 (en) 2007-05-22
US20020117677A1 (en) 2002-08-29
CN1269230C (zh) 2006-08-09
WO2002007231A1 (fr) 2002-01-24
EP1311002A1 (en) 2003-05-14
EP1311002A4 (en) 2009-03-11
US7129515B2 (en) 2006-10-31
US20050179025A1 (en) 2005-08-18
US7129107B2 (en) 2006-10-31
AU2001272739A1 (en) 2002-01-30
US20050167677A1 (en) 2005-08-04
US20050167675A1 (en) 2005-08-04
US7501663B2 (en) 2009-03-10
US7122826B2 (en) 2006-10-17
US7122394B2 (en) 2006-10-17
US20070085087A1 (en) 2007-04-19
KR20030017636A (ko) 2003-03-03
US7122825B2 (en) 2006-10-17
US20050167678A1 (en) 2005-08-04
JP2002100805A (ja) 2002-04-05
US20050145859A1 (en) 2005-07-07
JP3882539B2 (ja) 2007-02-21
US20070077674A1 (en) 2007-04-05
US20050170538A1 (en) 2005-08-04
US20050167676A1 (en) 2005-08-04
US6924500B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
KR100897490B1 (ko) 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
JP3906654B2 (ja) 半導体発光素子及び半導体発光装置
JP3815335B2 (ja) 半導体発光素子及びその製造方法
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
TWI437732B (zh) 半導體發光元件
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR20060118349A (ko) 발광 다이오드 및 그 제조 방법, 집적형 발광 다이오드 및그 제조 방법, 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법, 광원 셀 유닛, 발광 다이오드 백라이트, 발광다이오드 디스플레이, 및 전자 기기
JP2003218389A (ja) 半導体発光素子及びその製造方法
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2024050867A (ja) 発光装置
JP2011060917A (ja) 半導体発光素子
JP2003031844A (ja) 半導体発光素子の製造方法
KR100586973B1 (ko) 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자
JP5094488B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2003124510A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2003115605A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20030116

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060714

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070928

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080902

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090312

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090507

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090508

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120430

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130426

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140425

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150428

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180427

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210218