[go: up one dir, main page]

WO2024180704A1 - 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス - Google Patents

発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス Download PDF

Info

Publication number
WO2024180704A1
WO2024180704A1 PCT/JP2023/007484 JP2023007484W WO2024180704A1 WO 2024180704 A1 WO2024180704 A1 WO 2024180704A1 JP 2023007484 W JP2023007484 W JP 2023007484W WO 2024180704 A1 WO2024180704 A1 WO 2024180704A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
emitting diode
semiconductor layer
type semiconductor
light emitting
Prior art date
Application number
PCT/JP2023/007484
Other languages
English (en)
French (fr)
Inventor
元伸 竹谷
Original Assignee
アルディーテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルディーテック株式会社 filed Critical アルディーテック株式会社
Priority to PCT/JP2023/007484 priority Critical patent/WO2024180704A1/ja
Publication of WO2024180704A1 publication Critical patent/WO2024180704A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Definitions

  • This invention relates to light-emitting diode chips, light-emitting diode chip integrated devices, optical data communications devices, light-emitting devices, and XR glasses, and is suitable for use in, for example, micro-LED displays in which a large number of miniaturized micro light-emitting diode (LED) chips are integrated on a substrate, optical data communications devices that use this light-emitting diode chip integrated device as a light source, and high-performance XR (Cross Reality) glasses that use this light-emitting diode chip integrated device as a display.
  • LED micro light-LED displays
  • optical data communications devices that use this light-emitting diode chip integrated device as a light source
  • high-performance XR Cross Reality
  • LCDs liquid crystal displays
  • OLEDs organic light-emitting diode displays
  • Micro-LED displays are attracting attention as displays with high brightness and high efficiency (low power consumption) that far surpass LCD and OLED.
  • Direct-emitting micro-LED displays are highly efficient, but to realize a micro-LED display, it is necessary to arrange tens of millions of micro-LED chips, each measuring on the order of a few micrometers to a few tens of micrometers, on a mounting substrate.
  • Micro LED chips generally use GaN-based semiconductors.
  • conventional GaN-based micro LED chips have an issue with reduced light emission efficiency due to miniaturization of the chips. This is because wet etching is difficult with GaN-based semiconductors, and dry etching such as reactive ion etching (RIE) is used to separate the chips.
  • RIE reactive ion etching
  • the defect density of the sidewalls created by dry etching is high, and even if the chips are covered by regrowth, a considerable number of defects remain.
  • Patent Documents 5 to 8 a micro LED display is manufactured by discharging ink in which a micro LED chip configured so that the p-side electrode side is more strongly attracted to a magnetic field than the n-side electrode side is dispersed in a liquid onto a chip bonding section on the main surface of a substrate, and then applying an external magnetic field from below the substrate to bond the p-side electrode side of the micro LED chip to the chip bonding section.
  • a micro LED display is manufactured by bonding a vertical micro LED chip having multiple p-side electrodes and one n-side electrode on the top and bottom, or a horizontal micro LED chip having multiple p-side electrodes and one n-side electrode on one surface side to the chip bonding section by a multi-chip transfer method.
  • the problem that this invention aims to solve is to provide an AlGaInN, AlGaInP, or InGaAsP light-emitting diode chip that can achieve high light-emitting efficiency even when miniaturized and can be easily manufactured.
  • Another problem that the present invention aims to solve is to provide various high-performance light-emitting diode chip integrated devices, including micro LED displays, using the above-mentioned high-performance light-emitting diode chips, a high-performance optical data communication device using this light-emitting diode chip integrated device, a light-emitting device using this light-emitting diode chip integrated device, and high-performance XR glasses using this light-emitting device.
  • the present invention provides: An n-type semiconductor layer; an insulating film having a plurality of openings on the n-type semiconductor layer; a plurality of polygonal truncated pyramid-shaped semiconductor layers provided separately from one another on the n-type semiconductor layer in the openings of the insulating film; a plurality of light emitting layers provided along the upper surface and the side surface of each of the polygonal truncated pyramid-shaped semiconductor layers; a plurality of p-type semiconductor layers provided separately from one another so as to cover the light emitting layers, At least one n-side electrode in contact with the n-type semiconductor layer; a plurality of p-side electrodes in contact with each of the p-type semiconductor layers, a thickness of the p-type semiconductor layer above a top surface of the truncated pyramidal semiconductor layer is smaller than a thickness of the p-type semiconductor layer above a side surface of the truncated pyramidal semiconductor layer;
  • the truncated polygonal pyramid-shaped semiconductor layer may be provided so as to extend onto the insulating film on the n-type semiconductor layer in the portion of each opening of the insulating film, or may be provided only on the n-type semiconductor layer in the portion of each opening.
  • the truncated polygonal pyramid-shaped semiconductor layer is typically, but is not limited to, a hexagonal pyramid-shaped semiconductor layer.
  • a light-emitting layer is provided for each truncated polygonal pyramid-shaped semiconductor layer, and there are multiple light-emitting layers due to the presence of multiple semiconductor layers. This semiconductor layer may be undoped or n-type.
  • the number of openings in the insulating film is the same as the number of light-emitting layers in the light-emitting diode chip.
  • the arrangement of the multiple openings in the insulating film is selected as needed, but typically they are provided at equal intervals in one or multiple rows.
  • the shape of the openings in the insulating film is selected as needed, but is, for example, a circle or a polygon similar to the polygonal truncated pyramid-shaped semiconductor layer.
  • the insulating film is selected as needed, but for example, an oxide film (SiO 2 film, etc.), a nitride film (Si 3 N 4 film, etc.), an oxynitride film (SiON film, etc.), etc. are used.
  • the light-emitting diode chip is an AlGaInN-based light-emitting diode chip
  • a part of the n-type semiconductor layer is formed by lateral growth, and the openings in the insulating film are formed on the n-type semiconductor layer in the part formed by the lateral growth.
  • the threading dislocation density of the polygonal truncated pyramid-shaped semiconductor layer provided on the n-type semiconductor layer in the openings in the insulating film can be significantly reduced, and thereby the decrease in light-emitting efficiency due to non-radiative recombination in the threading dislocation part propagating from the polygonal truncated pyramid-shaped semiconductor layer to the light-emitting layer and the leakage current due to the threading dislocation can be suppressed.
  • the material of the p-side electrode is not particularly limited and is selected as necessary, but in order to increase the light reflectance of the p-side electrode and increase the amount of extracted light, a highly reflective material such as silver (Ag) is preferably used.
  • a transparent electrode material such as ITO is used as the material of the p-side electrode.
  • the light-emitting diode chip may be either vertical or horizontal.
  • the p-side electrode is provided on the upper surface of the p-type semiconductor layer, and the n-side electrode is provided on the surface (back surface) of the n-type semiconductor layer opposite the truncated pyramidal semiconductor layer.
  • the p-side electrode is provided on the upper surface of each p-type semiconductor layer, and the n-side electrode is provided on the n-type semiconductor layer in a portion where no truncated pyramidal semiconductor layer is provided.
  • the p-side electrodes are provided separately from each other on the upper surface of the p-type semiconductor layer in a portion corresponding to the upper surface of each truncated pyramidal semiconductor layer.
  • AlGaInN light-emitting diode chips are used to obtain light emission in the near ultraviolet, blue-violet, blue to green wavelength bands (wavelengths 365 nm to 550 nm).
  • AlGaInP light-emitting diode chips are used to obtain light emission in the red wavelength band (wavelengths 600 nm to 650 nm).
  • an AlGaInN light-emitting diode chip may be combined with a phosphor.
  • InGaAsP light-emitting diode chips are used to obtain light emission in the infrared wavelength range of 1300 nm to 1600 nm, and are suitable for short-distance optical communication (optical interconnection between devices).
  • the chip size of the light-emitting diode chip is selected as needed, and varies depending on whether the light-emitting diode chip is vertical or horizontal, but is generally selected to be 20 ⁇ m x 20 ⁇ m or less, typically 10 ⁇ m x 10 ⁇ m or less, most typically 5 ⁇ m x 5 ⁇ m or less, and typically 0.1 ⁇ m x 0.1 ⁇ m or more.
  • the thickness of the light-emitting diode chip is also selected as needed, but is typically 1 ⁇ m or more and 6 ⁇ m or less.
  • the light-emitting diode chip is a chip obtained by performing crystal growth of a semiconductor layer constituting a light-emitting diode on a substrate, and then separating the substrate from the semiconductor layer.
  • the overall shape of the light-emitting diode chip is selected as needed, and is not particularly limited, but is typically a rectangular parallelepiped shape.
  • the side surface of the light-emitting diode chip is formed so that the upper surface portion of the semiconductor layer of at least one or more polygonal truncated pyramidal semiconductor layers provided along the upper surface and side surface is not exposed to the side surface.
  • the semiconductor layer is separated into chips by dry etching such as RIE, and even if there are defects on the side formed by this chipping, these defects are located far enough away from the light-emitting layer on the top surface of the polygonal truncated pyramid-shaped semiconductor layer where light emission mainly occurs, and therefore have almost no effect on light emission.
  • the present invention also provides a drive circuit board on which a plurality of drive circuits that can be controlled and driven independently of each other are arranged in a two-dimensional array; At least one first wiring and at least one second wiring provided in each of the drive circuits of the drive circuit board; a plurality of light emitting diode chips respectively coupled to sections of the drive circuit board each including a group of the drive circuits adjacent to each other;
  • the light emitting diode chip is An n-type semiconductor layer; an insulating film having a plurality of openings on the n-type semiconductor layer; a plurality of polygonal truncated pyramid-shaped semiconductor layers provided separately from one another on the n-type semiconductor layer in the openings of the insulating film; a plurality of light emitting layers provided along the upper surface and the side surface of each of the polygonal truncated pyramid-shaped semiconductor layers; a plurality of p-type semiconductor layers provided separately from one another so as to cover the light emitting layers, At least one n-side
  • the drive circuit board can be of any type and is selected as necessary, but for example, a Si-CMOS IC is used.
  • the light-emitting diode chip integrated device may be basically any type, and is appropriately designed according to the type of light-emitting diode chip.
  • the light-emitting diode chip integrated device may be not only one that integrates one type of light-emitting diode chip, but also one that integrates two or more types of light-emitting diode chips or one that is combined with a phosphor.
  • the light-emitting diode chip integrated device may be, for example, a light-emitting diode lighting device, a light-emitting diode backlight, a light-emitting diode display, etc., but is not limited to these. The size, planar shape, etc.
  • the light-emitting diode chip integrated device is, for example, a light-emitting diode display in which a light-emitting diode chip is one subpixel, and three or more adjacent light-emitting diode chips are one pixel.
  • the light-emitting diode chip integrated device is a color display, it is possible to emit light in three colors, red, green, and blue, by selecting the type of light-emitting diode chip that constitutes one pixel and selecting the phosphor.
  • the color display may be any of a passive matrix driving method, an active matrix driving method, a pulse width modulation (PWM) driving method, etc.
  • the present invention also provides a drive circuit board on which a plurality of drive circuits that can be controlled and driven independently of each other are arranged in a two-dimensional array; a plurality of first wirings and at least one second wiring provided in each of the drive circuits of the drive circuit board; a plurality of light emitting diode chips each coupled to a section of the drive circuit board, the section comprising one of the drive circuits; the first wirings are connected to each other by wiring,
  • the light emitting diode chip is An n-type semiconductor layer; an insulating film having a plurality of openings on the n-type semiconductor layer; a plurality of polygonal truncated pyramid-shaped semiconductor layers provided separately from one another on the n-type semiconductor layer in the openings of the insulating film; a plurality of light emitting layers provided along the upper surface and the side surface of each of the polygonal truncated pyramid-shaped semiconductor layers; a plurality of p-type semiconductor layers provided separately from one another so as to
  • the multiple first wirings are connected to each other by wiring, and the p-side electrode and each of the first wirings provided in the drive circuit are electrically connected to each other. If the wiring that connects the above wirings to each other is considered to be a main wiring, then the multiple first wirings can be said to be branch wirings that branch off from this main wiring.
  • the present invention also provides a first optical communication terminal having a first integrated circuit unit, a first light emitting unit, and a first light receiving unit; a second optical communication terminal having a second integrated circuit unit, a second light emitting unit, and a second light receiving unit; an optical waveguide interconnection that connects the first light emitting unit of the first optical communication terminal and the second light receiving unit of the second optical communication terminal, and also connects the second light emitting unit of the second optical communication terminal and the first light receiving unit of the first optical communication terminal;
  • the first light emitting unit of the first optical communication terminal is constituted by a first light emitting diode chip integrated device;
  • the second light emitting unit of the second optical communication terminal is constituted by a second light emitting diode chip integrated device,
  • the first light emitting diode chip integrated device and the second light emitting diode chip integrated device a drive circuit board on which a plurality of drive circuits that can be controlled and driven independently of each other are arranged in a two-dimensional array; At least one
  • the first integrated circuit unit and the first light receiving unit of the first optical communication terminal are mounted on a mounting board together with the drive circuit board of the first light emitting diode chip integrated device, and the second integrated circuit unit and the second light receiving unit of the second optical communication terminal are mounted on another mounting board together with the drive circuit board of the second light emitting diode chip integrated device.
  • the optical waveguide wiring can basically be of any type and is selected as needed, and can be planar or curved, and can be flexible or inflexible.
  • the overall shape of the optical waveguide wiring is also selected as needed, but typically has a quadrilateral shape, for example a rectangular or square shape.
  • the present invention also provides a first optical communication terminal having a first integrated circuit unit, a first light emitting unit, and a first light receiving unit; a second optical communication terminal having a second integrated circuit unit, a second light emitting unit, and a second light receiving unit; an optical waveguide interconnection that connects the first light emitting unit of the first optical communication terminal and the second light receiving unit of the second optical communication terminal, and also connects the second light emitting unit of the second optical communication terminal and the first light receiving unit of the first optical communication terminal;
  • the first light emitting unit of the first optical communication terminal is constituted by a first light emitting diode chip integrated device;
  • the second light emitting unit of the second optical communication terminal is constituted by a second light emitting diode chip integrated device,
  • the first light emitting diode chip integrated device and the second light emitting diode chip integrated device a drive circuit board on which a plurality of drive circuits that can be controlled and driven independently of each other are arranged in a two-dimensional array; a pluralit
  • the present invention also provides a light emitting diode chip integrated device in which a plurality of light emitting diode chips are mounted in a two-dimensional array; a drive circuit board on which a plurality of drive circuits that can be controlled and driven independently of each other are arranged in a two-dimensional array; a flexible printed circuit for wiring the light emitting diode chip integrated device and the driving circuit board;
  • the light emitting diode chip is An n-type semiconductor layer; an insulating film having a plurality of openings on the n-type semiconductor layer; a plurality of polygonal truncated pyramid-shaped semiconductor layers provided separately from one another on the n-type semiconductor layer in the openings of the insulating film; a plurality of light emitting layers provided along the upper surface and the side surface of each of the polygonal truncated pyramid-shaped semiconductor layers; a plurality of p-type semiconductor layers provided separately from one another so as to cover the light emitting layers, At least one n-side electrode in contact
  • the size relationship (area relationship) between the drive circuit board and the light-emitting diode chip integrated device is not particularly limited, and the drive circuit board may be larger than the light-emitting diode chip integrated device, or the light-emitting diode chip integrated device may be larger than the drive circuit board.
  • the light-emitting diode chip integrated device of this light-emitting device is, like the light-emitting diode chip integrated device invention described above, for example, a light-emitting diode lighting device, a light-emitting diode backlight, a light-emitting diode display, etc., but is not limited to these.
  • the present invention also provides A display is provided.
  • the above display is a light emitting diode chip integrated device in which a plurality of light emitting diode chips are mounted in a two-dimensional array as a display unit; a drive circuit board on which a plurality of drive circuits that can be controlled and driven independently of each other are arranged in a two-dimensional array; a flexible printed circuit for wiring the light emitting diode chip integrated device and the driving circuit board;
  • the light emitting diode chip is An n-type semiconductor layer; an insulating film having a plurality of openings on the n-type semiconductor layer; a plurality of polygonal truncated pyramid-shaped semiconductor layers provided separately from one another on the n-type semiconductor layer in the openings of the insulating film; a plurality of light emitting layers provided along the upper surface and the side surface of each of the polygonal truncated pyramid-shaped semiconductor layers; a plurality of p-type semiconductor layers provided separately from one another so as to cover
  • XR glasses is a general term for VR (Virtual Reality) glasses, AR (Augmented Reality) glasses, MR (Mixed Reality) glasses, SR (Substitutional Reality) glasses, etc., and is an image display device that creates a space that provides a simulated experience by blending the real and virtual worlds.
  • VR Virtual Reality
  • AR Augmented Reality
  • MR Magnetic Reality
  • SR Substitutional Reality
  • the light-emitting diode chip has a light-emitting layer provided along the upper and side surfaces of each of the polygonal truncated pyramid-shaped semiconductor layers, and light is mainly emitted from the light-emitting layer on the upper surface of the polygonal truncated pyramid-shaped semiconductor layer. Therefore, even if there are defects on the side surface of the light-emitting diode chip caused by dry etching or the like, the effect of the defects on the light emission is almost nonexistent, so that high light-emitting efficiency can be obtained even if the chip is miniaturized, and the structure is simple, so that the chip can be easily manufactured.
  • This high-performance light-emitting diode chip can be used to realize various high-performance light-emitting diode chip integrated devices, including micro LED displays. Furthermore, for example, by providing a light-emitting section consisting of a polygonal truncated pyramid-shaped semiconductor layer, a light-emitting layer, and a p-type semiconductor layer in a two-dimensional array, a large-area or high-density light-emitting diode chip integrated device, such as a light-emitting diode lighting device, a large-area light-emitting diode backlight, or a large-screen light-emitting diode display, can be easily realized.
  • an optical data communication device that can efficiently perform optical data communication between terminals can be realized.
  • the light-emitting diode chip integrated device and the drive circuit board can be designed independently of each other, so that both the light-emitting diode chip integrated device and the drive circuit board can be optimally configured.
  • this light-emitting device to XR glasses, high-performance XR glasses can be realized.
  • FIG. 1 is a cross-sectional view showing a micro LED chip according to a first embodiment of the present invention
  • FIG. 1 is a plan view showing a micro LED chip according to a first embodiment of the present invention.
  • 1 is a cross-sectional view for explaining the operation of the micro LED chip according to the first embodiment of the present invention
  • FIG. 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • FIG. 2 is a perspective view for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • FIG. 2 is a perspective view for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • FIG. 2 is a perspective view for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • FIG. 2 is a perspective view for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • 1A to 1C are cross-sectional views for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • FIG. 2 is a perspective view for explaining a manufacturing method of the micro LED chip according to the first embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing a micro LED chip integrated device according to a second embodiment of the present invention.
  • 11A to 11C are cross-sectional views for explaining a manufacturing method of a micro LED chip integrated device according to a second embodiment of the present invention.
  • 11A to 11C are cross-sectional views for explaining a manufacturing method of a micro LED chip integrated device according to a second embodiment of the present invention.
  • 11A to 11C are cross-sectional views for explaining a manufacturing method of a micro LED chip integrated device according to a second embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a micro LED chip integrated device according to a third embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a color micro-LED display according to a fourth embodiment of the present invention.
  • FIG. 13 is a plan view showing an arrangement of micro LED chips in a color micro LED display according to a fourth embodiment of the present invention.
  • FIG. 13 is a plan view showing an arrangement of pixels in a color micro-LED display according to a fourth embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing an optical data communication device according to a fifth embodiment of the present invention.
  • FIG. 13 is a plan view showing an optical data communication device according to a fifth embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a main part of an optical data communication device according to a fifth embodiment of the present invention.
  • FIG. 13 is a plan view showing a light emitting device according to a sixth embodiment of the present invention.
  • FIG. 13 is a plan view showing a part of a light-emitting portion of a light-emitting device according to a sixth embodiment of the present invention.
  • FIG. 13 is a plan view showing a micro LED chip mounted on a light emitting portion of a light emitting device according to a sixth embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a micro LED chip mounted on a light-emitting portion of a light-emitting device according to a sixth embodiment of the present invention.
  • FIG. 13 is a plan view showing a state in which a micro LED chip is mounted on a light-emitting portion of a light-emitting device according to a sixth embodiment of the present invention.
  • FIG. 13 is a plan view showing a state in which a micro LED chip is mounted on a light-emitting portion of a light-emitting device according to a sixth embodiment of the present invention.
  • 13 is a cross-sectional view showing a state in which a micro LED chip is mounted on a light-emitting portion of a light-emitting device according to a sixth embodiment of the present invention.
  • FIG. FIG. 13 is a perspective view showing XR glasses according to a seventh embodiment of the present invention.
  • FIG. 23 is a plan view showing a light emitting device according to an eighth embodiment of the present invention.
  • FIG. 23 is a plan view showing a wavelength conversion film used for colorizing the light-emitting part in the light-emitting device according to the eighth embodiment of the present invention.
  • FIG. 13 is a perspective view showing XR glasses according to a ninth embodiment of the present invention.
  • FIGS. 1A and 1B A micro LED chip 10 according to a first embodiment is shown in FIGS. 1A and 1B.
  • This micro LED chip 10 is a horizontal type.
  • FIG. 1A is a cross-sectional view
  • FIG. 1B is a plan view.
  • a SiO 2 film 12 is provided as an insulating film on an n-type GaN layer 11.
  • the n-type GaN layer 11 is grown laterally by a conventionally known ELO (Epitaxial Lateral Overgrowth) method, and partially has threading dislocations 11a.
  • ELO Epi- Lateral Overgrowth
  • the threading dislocations 11a are mainly present in a region of the n-type GaN layer 11 corresponding to a seed (seed crystal) during lateral growth and a region where layers grown laterally from adjacent seeds meet, with the former being a high dislocation density region and the region between the two being a low dislocation density region.
  • the SiO 2 film 12 has a plurality of circular openings 12a (three in this example) on the low dislocation density region of the n-type GaN layer 11.
  • the thickness of the SiO 2 film 12 is selected as necessary, for example, 10 to 30 nm.
  • the diameter of the openings 12a is selected as necessary, typically 100 to 1000 nm.
  • island-shaped hexagonal truncated pyramidal GaN layers 13 are provided so as to extend on the SiO 2 film 12 and be separated from each other.
  • the GaN layers 13 may be undoped or n-type.
  • a light-emitting layer 14 is provided in an island shape along the upper surface and side surfaces (slope) of the GaN layer 13.
  • the light emitting layer 14 has, for example, an InxGa1 -xN /InyGa1- yN multiple quantum well (MQW) structure (x ⁇ y, 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) in which InxGa1 - xN layers as barrier layers and InyGa1 - yN layers as well layers are alternately stacked.
  • P-type GaN layers 15 are provided separately from each other so as to cover each light emitting layer 14.
  • the growth of the p-type GaN layer 15 in the lateral (horizontal) direction relative to the longitudinal (vertical) direction is promoted, and the p-type GaN layer 15 above the top surface of the GaN layer 13 and part or all of the p-type GaN layer 15 above the side surface (slope) of the GaN layer 13 is flattened. Therefore, the thickness of the p-type GaN layer 15 above the top surface of the GaN layer 13 is smaller than the thickness of the p-type GaN layer 15 above the side surfaces (slope surfaces) of the GaN layer 13 .
  • a p-side electrode 16 is provided on the p-type GaN layer 15.
  • the p-side electrode 16 is made of a multi-layered film such as an ITO/Ag/Ti/Au film.
  • Ag is used to increase the reflectance of light by the p-side electrode 16 when light is extracted from the n-type GaN layer 11 side of the micro LED chip 10.
  • a plurality of p-side electrodes 16 are provided on each p-type GaN layer 15 at positions corresponding to each light-emitting layer 14 and separated from each other.
  • At least one (four in this example) substantially semicircular contact hole 12b is provided in a portion of the SiO 2 film 12 away from the GaN layer 13, and two right-angled triangular n-side electrodes 17 are provided with a part of the contact hole 12b in contact with the n-type GaN layer 11.
  • the n-side electrode 17 is made of a multi-layered film such as a Ti/Al/Ti/Ni/Au film.
  • the n-type GaN layer 11, the light-emitting layer 14, and the p-type GaN layer 15 typically have a C-plane orientation.
  • the resistivities of the n-type GaN layer 11 and the GaN layer 13 are, for example, about 0.01 ⁇ cm, but are not limited thereto.
  • the resistivity of the light-emitting layer 14 is, for example, about 0.1 to 0.3 ⁇ cm, but are not limited thereto.
  • the resistivity of the p-type GaN layer 15 is, for example, about 1 to 3 ⁇ cm, but are not limited thereto.
  • the thickness of the n-type GaN layer 11 is, for example, 1 to 5 ⁇ m
  • the thickness of the GaN layer 13 is, for example, 100 to 1500 nm
  • the thickness of the light-emitting layer 14 is, for example, 30 to 100 nm
  • the thickness of the portion of the p-type GaN layer 15 above the upper surface of the GaN layer 13 is, for example, 100 to 200 nm, but are not limited thereto.
  • the total thickness of the n-type GaN layer 11, the GaN layer 13, the light-emitting layer 14, and the p-type GaN layer 15 is, for example, 1.2 to 6.8 ⁇ m, but is not limited thereto.
  • the In composition ratios x and y of the In x Ga 1-x N/In y Ga 1-y N MQW structure constituting the light-emitting layer 14 are selected according to the emission wavelength of the micro LED chip 10.
  • the In composition of the light-emitting layer 14 formed in a hexagonal pyramid shape following the hexagonal pyramid shape of the GaN layer 13 is larger in the portion on the top surface of the GaN layer 13 than in the portion on the side surface of the GaN layer 13.
  • the band gap of the portion of the light-emitting layer 14 on the side surface of the GaN layer 13 is larger than the band gap of the portion on the top surface of the GaN layer 13.
  • the thickness of the p-type GaN layer 15 having a high resistivity is smaller in the upper portion of the upper surface of the GaN layer 13 than in the upper portion of the side surface (slope) of the GaN layer 13, the current flowing between the p-side electrode 16 and the n-side electrode 17 mainly passes through the p-type GaN layer 15 in the upper portion of the upper surface of the GaN layer 13, which has a lower resistance, and the current passing through the p-type GaN layer 15 in the upper portion of the side surface of the GaN layer 13 is small.
  • the In composition ratios x, y of the MQW structure of the light-emitting layer 14 are smaller in the upper part of the side of the GaN layer 13 than in the upper part of the upper surface of the GaN layer 13, so that the band gap of the light-emitting layer 14 is smaller in the upper part of the upper surface of the GaN layer 13 than in the upper part of the side of the GaN layer 13, but carriers (electrons, holes) tend to gather in the light-emitting layer 14 in the upper part of the upper surface of the GaN layer 13, which has a smaller band gap.
  • the path of the current flowing between the p-side electrode 16 and the n-side electrode 17 is as shown in FIG. 2.
  • the current flowing between the p-side electrode 16 and the n-side electrode 17 in this way causes light emission in the light-emitting layer 14, and light is mainly emitted from the light-emitting layer 14 in the upper part of the upper surface of the GaN layer 13, and this light is extracted to the outside through the n-type GaN layer 11.
  • a GaN layer 21 is epitaxially grown on a C-plane oriented sapphire substrate 20 by, for example, metal-organic chemical vapor deposition (MOCVD).
  • MOCVD metal-organic chemical vapor deposition
  • the GaN layer 21 is patterned by a conventional method to form seeds 21a.
  • an n-type GaN layer 11 is grown by lateral growth from the seed 21a using the ELO method based on the conventionally known MOCVD method. Then, as shown in FIG. 3D, the growth is stopped when the island-shaped n-type GaN layer 11 collides with an adjacent island-shaped n-type GaN layer 11. In some cases, the growth may continue even after the adjacent island-shaped n-type GaN layers 11 collide with each other, or the growth may be stopped without the n-type GaN layers 11 colliding with each other by appropriately designing the position of the seed 21a and the lateral growth distance.
  • a SiO2 film 12 is formed on the n-type GaN layer 11 by chemical vapor deposition (CVD) or sputtering, and then the SiO2 film 12 is patterned by a conventional method to form an opening 12a.
  • Figure 4A is a cross-sectional view
  • Figure 4B is a perspective view.
  • the opening 12a is formed in a laterally grown region of the n-type GaN layer 11 having a low threading dislocation density as shown in Figure 3D.
  • the GaN layer 13 is grown in the shape of a hexagonal pyramid island in each opening 12a by the ELO method using the conventional MOCVD method.
  • Figure 5A is a cross-sectional view
  • Figure 5B is a perspective view.
  • GaN is selectively grown on the surface of the n-type GaN layer 11 exposed in the opening 12a of the SiO2 film 12, and then the GaN layer 13 is grown on the SiO2 film 12 by laterally growing on the SiO2 film 12.
  • the light-emitting layer 14 having an InxGa1 -xN / InyGa1 -yN MQW structure is epitaxially grown on the island-shaped GaN layer 13 thus grown.
  • the growth rate of the InGaN layer growing on the side surface of the GaN layer 13 is slower than that of the InGaN layer growing on the top surface of the GaN layer 13, so that the thickness of the light emitting layer 14 is smaller on the side surface of the GaN layer 13 than on the top surface of the GaN layer 13.
  • the In composition of the InGaN layer growing on the top surface of the GaN layer 13 is also smaller than that of the InGaN layer growing on the side surface.
  • a p-type GaN layer 15 is epitaxially grown on the entire surface so as to cover the light emitting layer 14.
  • the thickness of the p-type GaN layer 15 in the portion above the top surface of the GaN layer 13 is smaller than the thickness of the p-type GaN layer 15 in the portion above the side surface of the GaN layer 13.
  • the growth of the GaN layer 13, the light emitting layer 14, and the p-type GaN layer 15 is performed continuously in an MOCVD furnace.
  • the SiO2 film 12 is patterned by a conventional method to form a circular contact hole 12b for an n-side electrode in the SiO2 film 12 in a portion corresponding to the portion surrounded by the four hexagonal truncated pyramidal semiconductor layers, and the n-type GaN layer 11 is exposed in the contact hole 12b.
  • FIG. 6A is a cross-sectional view
  • FIG. 6B is a perspective view.
  • a p-side electrode 16 is formed on the p-type GaN layer 15.
  • Figure 7A is a cross-sectional view
  • Figure 7B is a perspective view.
  • the p-side electrode 16 can be formed, for example, as follows.
  • a resist pattern (not shown) having openings in parts other than the part corresponding to the p-side electrode 16 is formed, and then an ITO film, an Ag film, a Ti film, and an Au film are sequentially formed on the entire surface of the substrate by, for example, a sputtering method or a vacuum deposition method, and then the resist pattern is removed together with the laminated film consisting of the ITO film, the Ag film, the Ti film, and the Au film formed thereon (lift-off). This forms the p-side electrode 16.
  • the thicknesses of the ITO film, the Ag film, the Ti film, and the Au film constituting this p-side electrode 16 are, for example, 50 nm, 100 nm, 20 nm, and 50 nm, respectively.
  • four right-angled triangular n-side electrodes 17 are formed so as to surround each contact hole 12b and to contact the n-type GaN layer 11 by partially overlapping the contact hole 12b.
  • the shape of the n-side electrodes 17 is determined freely according to the design, taking into consideration the subsequent etching of the n-type GaN layer 11.
  • the n-side electrodes 17 can be formed, for example, as follows.
  • a resist pattern (not shown) having openings in parts other than the parts corresponding to the n-side electrodes 17 is formed, and then a Ti film, an Al film, a Ti film, a Ni film, and an Au film are sequentially formed on the entire surface of the substrate by, for example, a vacuum deposition method, and then the resist pattern is removed together with the laminated film formed thereon, which is made of a Ti film, an Al film, a Ti film, a Ni film, and an Au film (lift-off). In this way, the n-side electrodes 17 are formed.
  • the thicknesses of the Ti film, the Al film, the Ti film, the Ni film, and the Au film constituting the n-side electrodes 17 are, for example, 5 nm, 100 nm, 20 nm, 300 nm, and 50 nm, respectively.
  • an alloy process is performed to make ohmic contact between the n-side electrode 17 and the n-type GaN layer 11.
  • an etching mask (not shown) for chip separation is formed, and then this etching mask is used to etch the sapphire substrate 10 in the vertical direction by RIE until it reaches the sapphire substrate 20. In this way, the separation grooves 22 are formed.
  • a coating material such as polydimethylsiloxane (PDMS) is applied to the entire surface of the substrate, and then a support substrate such as a film or a Si substrate is bonded on top of it.
  • PDMS polydimethylsiloxane
  • a laser beam is applied from the back side of the sapphire substrate 20 to cause peeling at the interface between the n-type GaN layer 11 and the sapphire substrate 20.
  • the sapphire substrate 20 is separated from the n-type GaN layer 11 (laser lift-off).
  • the supporting substrate on which the covering material, the n-side electrode 17, the p-side electrode 16, the p-type GaN layer 15, the light-emitting layer 14, the hexagonal truncated GaN layer 13, the SiO2 film 12 and the n-type GaN layer 11 are formed is immersed in a solvent to dissolve the covering material. In this manner, a plurality of micro LED chips 10 are simultaneously obtained.
  • the light-emitting layer 14 on the upper surface of the GaN layer 13 where light is mainly emitted is completely separated from the dry-etched portion when forming the micro LED chip 10, and is not affected by etching damage. Furthermore, the current flowing between the p-side electrode 16 and the n-side electrode 17 also flows intensively in the light-emitting layer 14 portion on the upper surface of the GaN layer 13 due to the shape of the p-type GaN layer 15, so that the probability of electron-hole recombination in the light-emitting layer 14 portion on the upper surface of the GaN layer 13 can be maintained high, thereby achieving high light-emitting efficiency. Furthermore, this micro LED chip 10 can be manufactured easily and at low cost using conventionally known techniques.
  • FIG. 9 shows a micro LED chip integrated device according to the second embodiment.
  • a large number of drive circuits 110 are provided in a two-dimensional array on a drive circuit board 100.
  • the drive circuit board 100 is composed of, for example, a Si-CMOSIC.
  • the drive circuits 110 can be manufactured by a Si-CMOS process.
  • a plurality of (here, three) of these drive circuits 110 that are adjacent to each other form one section.
  • the micro LED chip integrated device is a color micro LED display
  • one section is one sub-pixel, and three or more sub-pixels form one pixel.
  • the micro LED chip 10 is mounted with the p-side electrode 16 side down.
  • a SiO 2 film 111 is provided on the drive circuit 110 as an insulating film.
  • An opening 111a is provided in this SiO 2 film 111 for each drive circuit 110, and a p-side wiring 112 connected to each drive circuit 110 through this opening 111a is provided.
  • the p-side electrode 16 of the micro LED chip 10 is connected to this p-side wiring 112.
  • a pillar-shaped n-side wiring 113 made of a conductive material such as metal is provided on the SiO2 film 111 at a portion corresponding to the n-side electrode 17, and the n-side electrode 17 is electrically connected to this n-side wiring 113.
  • the n-side wiring 113 is connected to each driving circuit 110.
  • the smallest drive unit that can be controlled and driven independently is composed of multiple (here, three) drive circuits 110 in one section of the drive circuit board 100 and one micro LED chip 10 having multiple light-emitting parts (here, three polygonal pyramid light-emitting parts) mounted in this section.
  • the effects of the defective part can be avoided by not supplying power to the drive circuit 110 connected to that defective part. If there is a defect on the drive circuit 110 side, that drive circuit 110 will not be used. If there is even one combination that operates normally, it is possible to ensure the necessary amount of light, and by increasing the number of combinations of the light-emitting parts of the micro LED chip 10 and the drive circuit 110, the probability that all of the minimum drive units will be defective can be dramatically reduced, making it possible to increase the manufacturing yield of micro LED chip integrated devices.
  • a drive circuit board 100 having a SiO 2 film 111, a p-side wiring 112, an n-side wiring 113, etc. provided on a drive circuit 110 is provided, and each micro LED chip 10 on a sapphire substrate 20 that has been subjected to the steps shown in FIG. 8A and FIG. 8B is placed opposite one section of the drive circuit 110.
  • each micro LED chip 10 on the sapphire substrate 20 is bonded to the drive circuit board 100 so that the p-side electrode 16 and the p-side wiring 112 are connected to each other, and the n-side electrode 17 and the n-side wiring 113 are connected to each other.
  • the sapphire substrate 20 is laser lifted off. In this way, the micro LED chip integrated device shown in FIG. 9 is manufactured.
  • a high-performance micro LED chip integrated device can be realized using a high-performance micro LED chip 10.
  • Fig. 13 shows a micro LED chip integrated device according to the third embodiment.
  • this micro LED chip integrated device one section of a drive circuit board 100 is formed by one drive circuit 110.
  • a micro LED chip 10 according to the first embodiment is mounted with the p-side electrode 16 side down.
  • the p-side wiring 112 is a branch wiring branched from a main wiring not shown. If some of the multiple light emitting parts of the micro LED chip 10 have a defect such as a leak, the influence of the defective part can be avoided by cutting the branch wiring connected to the defective part.
  • the smallest drive unit that can be controlled and driven independently is composed of a drive circuit 110 in one section of the drive circuit board 100 and one micro LED chip 10 mounted in this section.
  • this micro LED chip integration device is the same as that of the micro LED chip integration device according to the second embodiment.
  • the third embodiment provides the same advantages as the second embodiment.
  • FIG. 14 shows a color micro LED display according to the fourth embodiment.
  • one minimum driving unit of a micro LED chip integrated device similar to that of the second embodiment is one sub-pixel, and three adjacent minimum driving units are one pixel. That is, these three minimum driving units are light emitting regions of red (R), green (G), and blue (B), respectively, and an RGB-1 pixel is configured.
  • a phosphor 120 is provided on the n-type GaN layer 11 of each micro LED chip 10.
  • a quantum dot (QD) phosphor is used as the phosphor 120, but is not limited thereto.
  • a color filter 131 for R, a color filter 132 for G, and a color filter 133 for B are provided on the phosphor 120, respectively.
  • a transparent film 140 is provided on these color filters 131, 132, and 133.
  • the spaces between the pixels and the gaps between the micro LED chip 10 and the SiO 2 film 111 are filled with a black resin 150.
  • Figure 15 shows the arrangement of the micro LED chips 10 in this color micro LED display. Also, Figure 16 shows the arrangement of RGB-1 pixels.
  • a high-performance color micro-LED display can be realized using a high-performance micro-LED chip 10.
  • FIG. 17A and 17B show an optical data communication device according to the fifth embodiment.
  • FIG. 17A is a cross-sectional view
  • FIG. 17B is a plan view.
  • an IC 210, an I/O input/output device 220, a micro LED chip integrated device 230 similar to that of the second embodiment, and a photodiode array 240 are mounted on a printed wiring board 200 to configure a first optical communication terminal
  • an IC 310, an I/O input/output device 320, a micro LED chip integrated device 330 similar to that of the second embodiment, and a photodiode array 340 are mounted on a printed wiring board 300 to configure a second optical communication terminal.
  • the micro LED chip 10 of the micro LED chip integrated devices 230 and 330 an InGaAsP-based micro LED chip that can emit light with a wavelength of 1300 nm to 1600 nm is used.
  • the photodiode arrays 240 and 340 a large number of photodiodes 241 and 341 are arranged in a two-dimensional array, respectively.
  • the micro LED chip integrated device 230 constitutes a first light emitting unit
  • the photodiode array 240 constitutes a first light receiving unit
  • the micro LED chip integrated device 320 constitutes a second light emitting unit
  • the photodiode array 340 constitutes a second light receiving unit.
  • the micro LED chip integrated device 230 of the first optical communication terminal and the photodiode array 340 of the second optical communication terminal, and the micro LED chip integrated device 330 of the second optical communication terminal and the photodiode array 240 of the first optical communication terminal are connected to each other by the optical waveguide wiring 400.
  • optical data communication can be performed between the IC 210 of the first optical communication terminal and the IC 310 of the second optical communication terminal.
  • the length of the optical waveguide wiring 400 is, for example, several centimeters to several meters.
  • a film 410 is provided on the surface of the optical waveguide wiring 400.
  • FIG. 17A shows a schematic diagram of the micro LED chips 10 of the micro LED chip integrated device 230 of the first optical communication terminal and the photodiodes 341 of the photodiode array 340 of the second optical communication terminal being connected by optical waveguide wirings 401-404.
  • the optical waveguide wirings 401-404 are made of a transparent material with a refractive index n 1
  • a portion 405 of the optical waveguide wiring 400 surrounding the optical waveguide wirings 401-404 is made of a transparent material with a refractive index n 2 ( ⁇ n 1 ).
  • FIG. 18 shows the details of the portion where the micro LED chips 10 of the micro LED chip integrated device 230 of the first optical communication terminal are connected to the optical waveguide wiring 400.
  • FIG. 18 shows the details of the portion where the micro LED chips 10 of the micro LED chip integrated device 230 of the first optical communication terminal are connected to the optical waveguide wiring 400.
  • each micro LED chip 10 of the micro LED chip integrated device 330 of the second optical communication terminal and the photodiode 241 of the photodiode array 240 of the first optical communication terminal are also connected by optical waveguide wiring other than the optical waveguide wirings 401 to 404.
  • a high-performance optical data communication device can be realized inexpensively and easily.
  • Fig. 19 shows a light emitting device according to the sixth embodiment.
  • a drive circuit board 100 made of a Si-CMOSIC mounted on a printed circuit board 500 and a light emitting section 600 on which a large number of micro LED chips 10 are mounted in a two-dimensional array are connected to each other by a flexible printed circuit 700.
  • the drive circuit board 100 is larger than the light emitting section 600, for example, several times larger.
  • the drive circuit board 100 has drive circuits 110, which are configured with CMOS circuits, arranged in a two-dimensional array.
  • drive circuits 110 are configured with CMOS circuits, arranged in a two-dimensional array.
  • the light-emitting section 600 is a display section
  • one pixel drive circuit is configured with three adjacent drive circuits 110 shown by dashed lines on the drive circuit board 100 in FIG. 19.
  • the size of the drive circuit 110 is selected as needed and is not particularly limited, but is, for example, about 24 ⁇ m square.
  • FIG. 20A shows the details of the wiring in the light-emitting section 600.
  • a micro LED chip 10 is used in which four structures each consisting of a GaN layer 13, a light-emitting layer 14, a p-type GaN layer 15, and a p-side electrode 16 are arranged in a row.
  • FIG. 20B shows a plan view of the micro LED chip 10
  • FIG. 20C shows a cross-sectional view.
  • the SiO 2 film 12 at both ends of the micro LED chip 10 is removed to expose the n-type GaN layer 11, and an n-side electrode 17 is provided on the exposed n-type GaN layer 11.
  • An example of the size of the micro LED chip 10 is 0.7 ⁇ m ⁇ 3.5 ⁇ m and a thickness of 1 to 2 ⁇ m.
  • branch wirings 812 branched from a p-side wiring 811 connected to the drive circuit 110 of the drive circuit board 100 via a flexible printed circuit 700 per micro LED chip 10 are connected to each p-side electrode 16.
  • a thin film fuse is provided in the middle of the branch wiring 812, and when an excessive current is applied, the thin film fuse melts to cut off the branch wiring 812.
  • two branch wirings 822 branched from an n-side wiring 821 connected to the drive circuit 110 of the drive circuit board 100 via a flexible printed circuit 700 are connected to the n-side electrodes 17 at both ends of the micro LED chip 10. The size of the part surrounded by the dashed line in FIG.
  • FIGS. 21A, 21B, and 21C show a state in which the micro LED chip 10 is mounted on the light emitting unit 600.
  • the drive circuit board 100 and the light emitting section 600 are connected via the flexible printed circuit 700, and therefore the drive circuit board 100 and the light emitting section 600 can be designed independently of each other, allowing both the drive circuit board 100 and the light emitting section 600 to be optimized.
  • the light emitting section 600 can be freely positioned according to the object and location where the light emitting device is to be installed.
  • FIG. 22 shows XR glasses according to the seventh embodiment. These XR glasses use the light-emitting device according to the sixth embodiment.
  • the light-emitting unit 600 of this light-emitting device constitutes a display unit.
  • the light-emitting unit 600 as a display unit is attached to the inner surface of the part of the windshield units 901 and 902 for both eyes that faces the pupils of both eyes when the user wears the XR glasses.
  • the material of the windshield units 901 and 902 is generally glass or plastic, but it may have a lens prescription or not depending on the case.
  • At least one lens for adjusting the focal length is attached between the pupils and the light-emitting surface of the light-emitting unit 600, and it is adjusted so that each pixel is focused at a distance that does not strain the eyes.
  • the lens may be a convex lens or a Fresnel lens that covers the entire light-emitting unit 600, or a microlens may be installed for each pixel.
  • not only one lens but also a combination of multiple lenses may be used to configure an optical system.
  • the light emitting unit 600 is configured to be smaller than the windshield units 901 and 902.
  • the flexible printed circuit 700 and the printed circuit board 500 are mounted on a frame 903.
  • the printed circuit board 500 is mounted in a state where it is wrapped around the ear hook portion of the frame 903.
  • displays for XR glasses generally enlarge the screen (pixels) to display them, so that the PPD (Pixels per degree), which is the number of pixels contained per degree of angle, becomes smaller according to the degree of enlargement.
  • PPD Pixel per degree
  • the so-called screen door phenomenon in which the boundaries of pixels appear as a mesh pattern, is observed.
  • the micro LED chip 10 can be easily manufactured to a minute size of several ⁇ m ⁇ or less, a pixel density of tens of thousands of PPI can be easily realized, but it is not easy to manufacture the array of the drive circuit 110 of the drive circuit board 100 that drives the micro LED chip 10 at a density of tens of thousands of PPI, that is, to manufacture the drive circuit for one pixel at a size of several ⁇ m ⁇ or less.
  • the printed circuit board 500 on which the drive circuit board 100 is mounted and the light-emitting unit 600 as a display are connected to each other by a flexible printed circuit 700, so there is no such restriction since it is sufficient to manufacture the array of the drive circuits 110 of the drive circuit board 100 at a lower density. This makes it easy to realize high-performance XR glasses.
  • Fig. 23 shows a light-emitting device according to the eighth embodiment.
  • this light-emitting device has a drive circuit board 100 and a light-emitting section 600 connected by a flexible printed circuit 700, similar to the light-emitting device according to the sixth embodiment, but differs from the light-emitting device according to the sixth embodiment in that the light-emitting section 600 is larger than the drive circuit board 100, for example, by several times or more.
  • a wavelength conversion film 1000 As shown in FIG. 24 to the surface of the light-emitting part 600, there is a method of attaching a wavelength conversion film 1000 as shown in FIG. 24 to the surface of the light-emitting part 600.
  • the wavelength conversion film 1000 is provided with wavelength conversion parts 1001, 1002, 1003 for red (R), green (G), and blue (B) in the parts of the light-emitting part 600 surrounded by a dashed line in FIG. 23 that correspond to the three micro LED chips 10.
  • As the wavelength conversion part of the wavelength conversion film 1000 a combination of a quantum dot phosphor and a color filter is used, for example.
  • this eighth embodiment has the advantage that, when the light-emitting unit 600 is used as a display, it can flexibly accommodate applications such as widening the field of view of the display by increasing the area of the light-emitting unit 600 and the aperture ratio of each pixel, or making the real world easier to see by taking in more external light into the display.
  • FIG. 25 shows XR glasses according to the ninth embodiment. These XR glasses use the light emitting device according to the eighth embodiment.
  • the light emitting part 600 of this light emitting device constitutes a display part.
  • the light emitting part 600 as a display part is attached over almost the entire inner surface of the windshield parts 901 and 902 for both eyes.
  • the flexible printed circuit 700 and the printed circuit board 500 are attached on a frame 903.
  • the microlens is provided in the part corresponding to the wavelength conversion parts 1001, 1002, and 1003 of the wavelength conversion film 1000 shown in FIG. 24.
  • these XR glasses are the same as the XR glasses according to the seventh embodiment.
  • high-performance XR glasses can be realized.
  • Reference Signs List 10 micro LED chip, 11: n-type GaN layer, 12: SiO2 film, 12a: opening, 12b: contact hole, 13: GaN layer, 14: light-emitting layer, 15: p-type GaN layer, 16: p-side electrode, 17: n-side electrode

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)

Abstract

ＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップは、ｎ型半導体層（１１）、その上の複数の開口（１２ａ）を有する絶縁膜（１２）、絶縁膜のそれぞれの開口の部分のｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層（１３）、それぞれの多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層（１４）、それぞれの発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層（１５）、ｎ型半導体層に接触した少なくとも一つのｎ側電極（１７）およびそれぞれのｐ型半導体層にそれぞれ接触した複数のｐ側電極（１６）を有する。多角錐台状の半導体層の上面の上方のｐ型半導体層の厚さは多角錐台状の半導体層の側面の上方のｐ型半導体層の厚さより小さく、主として多角錐台状の半導体層の上面の発光層から光が発せられる。

Description

発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびＸＲグラス
　この発明は、発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびＸＲグラスに関し、例えば、微小化したマイクロ発光ダイオード（ＬＥＤ）チップを基板上に多数集積したマイクロＬＥＤディスプレイ、この発光ダイオードチップ集積装置を光源に用いた光データ通信装置、この発光ダイオードチップ集積装置をディスプレイに用いた高性能のＸＲ（Cross Reality)グラスなどに適用して好適なものである。
　現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
　ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
　マイクロＬＥＤチップとしてはＧａＮ系半導体を用いたものが一般的である。しかしながら、従来のＧａＮ系マイクロＬＥＤチップでは、チップの微細化による発光効率の低下が問題となっている。その理由は、ＧａＮ系半導体では、ウェットエッチングが困難であり、チップの分離には反応性イオンエッチング（ＲＩＥ）などのドライエッチングが行われるが、ドライエッチングで生じた側壁の欠陥密度は高く、再成長による被覆を行っても相当数の欠陥が残るためである。
　マイクロＬＥＤチップの発光効率の向上を図るために、発光層をバンドギャップがより広い層で囲う構造が提案されている（特許文献１～４参照）。しかしながら、この構造によっても、発光効率の低下を十分に防ぐことは難しく、あるいは、結晶成長工程や加工の煩雑さがあったり、リーク電流対策が不十分であったりする。
　一方、本発明者は、マイクロＬＥＤディスプレイを低コストで実現することが可能なマイクロＬＥＤディスプレイの製造方法を提案した（特許文献５～８参照）。特許文献５～７では、例えばｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたマイクロＬＥＤチップを液体に分散させたインクを基板の主面のチップ結合部に吐出し、基板の下方から外部磁場を印加することによりマイクロＬＥＤチップのｐ側電極側をチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。特許文献８では、上下に複数のｐ側電極および一つのｎ側電極を有する縦型のマイクロＬＥＤチップまたは一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型のマイクロＬＥＤチップをマルチチップ転写方式でチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。
米国特許第９６０１６５９号明細書 米国特許第９４５０１４７号明細書 米国特許第１０９２３６２６号明細書 米国特許出願公開第２０２１／０３６７０９９号明細書 特許第６６９４２２２号公報 特許第６８４２７８３号公報 特許第６８８６２１３号公報 特許第６８０３５９５号公報
　上述のように、従来のＧａＮ系マイクロＬＥＤチップでは十分に高い発光効率を容易に得ることができなかった。
　一方、特許文献５～８に記載のマイクロＬＥＤディスプレイの製造方法によれば、マイクロＬＥＤディスプレイを低コストかつ高歩留まりで実現することが可能である。しかしながら、チップの微細化による発光効率の低下のために、高効率であるはずのマイクロＬＥＤディスプレイの特性を十分生かし切れておらず、改善の余地があった。
　そこで、この発明が解決しようとする課題は、微細化しても高い発光効率を得ることができ、しかも容易に製造することができるＡｌＧａＩｎＮ系、さらにはＡｌＧａＩｎＰ系あるいはＩｎＧａＡｓＰ系の発光ダイオードチップを提供することである。
　この発明が解決しようとする他の課題は、上記の高性能の発光ダイオードチップを用いた、マイクロＬＥＤディスプレイをはじめとする各種の高性能の発光ダイオードチップ集積装置、この発光ダイオードチップ集積装置を用いた高性能の光データ通信装置、この発光ダイオードチップ集積装置を用いた発光装置およびこの発光装置を用いた高性能のＸＲグラスを提供することである。
　上記課題を解決するために、この発明は、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップである。
　多角錐台状の半導体層は、絶縁膜のそれぞれの開口の部分のｎ型半導体層上に絶縁膜上に延在するように設けられてもよいし、それぞれの開口の部分のｎ型半導体層上にのみ設けられてもよい。多角錐台状の半導体層は、典型的には、六角錐台状であるが、これに限定されるものではない。発光層は、一つの多角錐台状の半導体層毎に設けられ、この半導体層が複数あることにより発光層も複数ある。この半導体層は、アンドープであってもｎ型であってもよい。
　絶縁膜が有する開口の数は発光ダイオードチップが有する発光層の数と同じである。絶縁膜の複数の開口の配列は必要に応じて選択されるが、典型的には、一列または複数列に等間隔に設けられる。絶縁膜の開口の形状は必要に応じて選択されるが、例えば円形あるいは多角錐台状の半導体層と相似な多角形である。絶縁膜は必要に応じて選択されるが、例えば、酸化膜（ＳｉＯ2 膜など）、窒化膜（Ｓｉ3 Ｎ4 膜など）、酸窒化膜（ＳｉＯＮ膜など）などが用いられる。特に発光ダイオードチップがＡｌＧａＩｎＮ系である場合には、好適には、ｎ型半導体層の一部は横方向成長により形成され、この絶縁膜の開口はその横方向成長により形成された部分のｎ型半導体層上に形成される。こうすることで、この絶縁膜の開口の部分のｎ型半導体層上に設けられる多角錐台状の半導体層の貫通転位密度の大幅な低減を図ることができ、それによってこの多角錐台状の半導体層から発光層に伝播する貫通転位部分における非発光再結合による発光効率の低下や貫通転位によるリーク電流を抑えることができる。
　発光層からの光をｎ型半導体層側から外部に取り出す場合、ｐ側電極の材料は特に限定されず、必要に応じて選択されるが、ｐ側電極による光の反射率を高めて光の取り出し量を増やすためには、好適には銀（Ａｇ）などの高反射率材料が用いられる。発光層からの光をｐ側電極を通して外部に取り出す場合、ｐ側電極の材料としてはＩＴＯなどの透明電極材料が用いられる。
　発光ダイオードチップは縦型であっても横型であってもよい。縦型の発光ダイオードチップにおいては、ｐ側電極はｐ型半導体層の上面に設けられ、ｎ側電極はｎ型半導体層の多角錐台状の半導体層と反対側の面（裏面）に設けられる。横型の発光ダイオードチップにおいては、ｐ側電極はそれぞれのｐ型半導体層の上面に設けられ、ｎ側電極は多角錐台状の半導体層が設けられていない部分のｎ型半導体層上に設けられる。ｐ側電極はそれぞれの多角錐台状の半導体層の上面に対応する部分のｐ型半導体層の上面に互いに分離して設けられる。
　ＡｌＧａＩｎＮ系の発光ダイオードチップは、近紫外帯、青紫、青色から緑色の波長帯（波長３６５ｎｍ～５５０ｎｍ）の発光を得る場合に使用される。また、ＡｌＧａＩｎＰ系の発光ダイオードチップは、赤色の波長帯（波長６００ｎｍ～６５０ｎｍ）の発光を得る場合に使用される。青色、緑色、赤色の波長帯を得るためにはＡｌＧａＩｎＮ系の発光ダイオードチップと蛍光体とを組み合わせて実現してもよい。ＩｎＧａＡｓＰ系の発光ダイオードチップは、赤外域の波長１３００ｎｍ～１６００ｎｍの発光を得る場合に使用され、短距離の光通信（デバイス間の光インターコネクション）に用いて好適なものである。
　発光ダイオードチップのチップサイズは必要に応じて選ばれ、発光ダイオードチップが縦型であるか横型であるかによっても異なるが、一般的には２０μｍ×２０μｍ以下、典型的には１０μｍ×１０μｍ以下、最も典型的には５μｍ×５μｍ以下に選ばれ、典型的には０．１μｍ×０．１μｍ以上である。また、発光ダイオードチップの厚さも必要に応じて選ばれるが、典型的には１μｍ以上６μｍ以下である。発光ダイオードチップは、基板上に発光ダイオードを構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましい。発光ダイオードチップの全体形状は必要に応じて選ばれ、特に限定されないが、典型的には、直方体形状である。発光ダイオードチップの側面は、少なくとも一つ以上の多角錐台状の半導体層の上面および側面に沿って設けられた発光層のうちのこの半導体層の上面の部分がこの側面に露出しないように形成される。こうすることで、基板上に発光ダイオードを構成する半導体層の結晶成長を行った後、この半導体層をＲＩＥなどのドライエッチングで分離してチップ化した場合にこのチップ化により形成される側面に欠陥が存在しても、この欠陥は、主として発光が起きる多角錐台状の半導体層の上面の発光層から十分に離れた位置にあるため、発光に及ぼす影響はほとんどない。
　また、この発明は、
　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた少なくとも一つの第１配線および少なくとも一つの第２配線と、
　上記駆動回路基板の互いに隣接する一群の上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられた上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介してそれぞれ接続された複数の上記駆動回路とにより最小駆動単位が構成されている発光ダイオードチップ集積装置である。
　駆動回路基板は、基本的にはどのようなものであってもよく、必要に応じて選択されるが、例えば、Ｓｉ－ＣＭＯＳＩＣが用いられる。
　発光ダイオードチップ集積装置は、基本的にはどのようなものであってもよく、発光ダイオードチップの種類に応じて適宜設計される。発光ダイオードチップ集積装置は、一種類の発光ダイオードチップを集積したものだけでなく、二種類以上の発光ダイオードチップを集積したものや蛍光体と組み合わせたものであってもよい。発光ダイオードチップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。発光ダイオードチップ集積装置の大きさ、平面形状などは、発光ダイオードチップ集積装置の用途、発光ダイオードチップ集積装置に要求される機能などに応じて適宜選択される。発光ダイオードチップ集積装置は、例えば、発光ダイオードチップを一つの副画素（サブピクセル）とし、互いに隣接する三つ以上の発光ダイオードチップを一つの画素（ピクセル）とした発光ダイオードディスプレイである。特に、発光ダイオードチップ集積装置がカラーディスプレイである場合には、一つの画素を構成する発光ダイオードチップの種類の選択や蛍光体の選択などにより、赤色、緑色、青色の３色の発光が行われるようにすることができる。カラーディスプレイは、パッシブマトリクス駆動方式、アクティブマトリクス駆動方式、パルス幅変調（ＰＷＭ）駆動方式などのいずれであってもよい。
　この発光ダイオードチップ集積装置の発明においては、上記以外のことは、その性質に反しない限り、上記の発光ダイオードチップの発明に関連して説明したことが成立する。
　また、この発明は、
　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた複数の第１配線および少なくとも一つの第２配線と、
　上記駆動回路基板の一つの上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
　上記複数の第１配線は互いに配線により接続され、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられたそれぞれの上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介して接続された上記駆動回路とにより最小駆動単位が構成されている発光ダイオードチップ集積装置である。
　複数の第１配線は互いに配線により接続され、ｐ側電極と駆動回路に設けられたそれぞれの第１配線とが互いに電気的に接続されているが、この様子は、上記の配線を互いに接続する配線を幹線配線と考えれば、複数の第１配線をこの幹線配線から分岐した支線部配線と言うことができる。
　この発光ダイオードチップ集積装置の発明においては、上記以外のことは、その性質に反しない限り、上記の発光ダイオードチップ集積装置の発明に関連して説明したことが成立する。
　また、この発明は、
　第１集積回路部、第１発光部および第１受光部を有する第１光通信端末と、
　第２集積回路部、第２発光部および第２受光部を有する第２光通信端末と、
　上記第１光通信端末の上記第１発光部と上記第２光通信端末の上記第２受光部とを接続するとともに上記第２光通信端末の上記第２発光部と上記第１光通信端末の上記第１受光部とを接続する光導波路配線とを有し、
　上記第１光通信端末の上記第１発光部は第１発光ダイオードチップ集積装置により構成され、
　上記第２光通信端末の上記第２発光部は第２発光ダイオードチップ集積装置により構成され、
　上記第１発光ダイオードチップ集積装置および上記第２発光ダイオードチップ集積装置は、
　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた少なくとも一つの第１配線および少なくとも一つの第２配線と、
　上記駆動回路基板の互いに隣接する一群の上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられた上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介してそれぞれ接続された複数の上記駆動回路とにより最小駆動単位が構成されている光データ通信装置である。
　この光データ通信装置の発明においては、典型的には、第１光通信端末の第１集積回路部および第１受光部は第１発光ダイオードチップ集積装置の駆動回路基板とともに実装基板上に実装され、第２光通信端末の第２集積回路部および第２受光部は第２発光ダイオードチップ集積装置の駆動回路基板とともに別の実装基板上に実装される。光導波路配線は、基本的にはどのようなものであってもよく、必要に応じて選択され、平面状であっても曲面状であってもよく、フレキシブルであってもフレキシブルでなくてもよい。また、光導波路配線の全体形状も必要に応じて選ばれるが、典型的には、四角形、例えば長方形または正方形の形状を有する。この光データ通信装置の発明においては、上記以外のことは、その性質に反しない限り、上記の発光ダイオードチップ集積装置の発明に関連して説明したことが成立する。
　また、この発明は、
　第１集積回路部、第１発光部および第１受光部を有する第１光通信端末と、
　第２集積回路部、第２発光部および第２受光部を有する第２光通信端末と、
　上記第１光通信端末の上記第１発光部と上記第２光通信端末の上記第２受光部とを接続するとともに上記第２光通信端末の上記第２発光部と上記第１光通信端末の上記第１受光部とを接続する光導波路配線とを有し、
　上記第１光通信端末の上記第１発光部は第１発光ダイオードチップ集積装置により構成され、
　上記第２光通信端末の上記第２発光部は第２発光ダイオードチップ集積装置により構成され、
　上記第１発光ダイオードチップ集積装置および上記第２発光ダイオードチップ集積装置は、
　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた複数の第１配線および少なくとも一つの第２配線と、
　上記駆動回路基板の一つの上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
　上記複数の第１配線は互いに配線により接続され、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられたそれぞれの上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介して接続された上記駆動回路とにより最小駆動単位が構成されている光データ通信装置である。
　この光データ通信装置の発明においては、その性質に反しない限り、上記の光データ通信装置の発明に関連して説明したことが成立する。
　また、この発明は、
　複数の発光ダイオードチップが２次元アレイ状に実装された発光ダイオードチップ集積装置と、
　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
　上記発光ダイオードチップ集積装置と上記駆動回路基板とを配線するフレキシブルプリント回路とを有し、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
　それぞれの上記発光ダイオードチップは、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第１幹線配線から分岐した複数の支線部配線のそれぞれとそれぞれの上記ｐ側電極とが互いに電気的に接続され、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第２幹線配線と上記ｎ側電極とが互いに電気的に接続されている発光装置である。
　この発光装置の発明においては、駆動回路基板と発光ダイオードチップ集積装置との大小関係（面積の大小関係）は特に限定されず、駆動回路基板が発光ダイオードチップ集積装置より大きくても、発光ダイオードチップ集積装置が駆動回路基板より大きくてもよい。この発光装置の発光ダイオードチップ集積装置は、上記の発光ダイオードチップ集積装置の発明と同様、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。
　また、この発明は、
　ディスプレイを有し、
　上記ディスプレイは、
　ディスプレイ部としての、複数の発光ダイオードチップが２次元アレイ状に実装された発光ダイオードチップ集積装置と、
　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
　上記発光ダイオードチップ集積装置と上記駆動回路基板とを配線するフレキシブルプリント回路とを有し、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップであり、
　それぞれの上記発光ダイオードチップは、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第１幹線配線から分岐した複数の支線部配線のそれぞれとそれぞれの上記ｐ側電極とが互いに電気的に接続され、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第２幹線配線と上記ｎ側電極とが互いに電気的に接続され、
　上記発光ダイオードチップ集積装置は風防部の内側の面に装着され、
　上記発光ダイオードチップ集積装置の発光面側に少なくとも一つのレンズを有し、
　上記駆動回路基板はフレームの耳掛け部に装着され、
　上記フレキシブルプリント回路はフレームに装着されているＸＲグラスである。
　ＸＲグラスはＶＲ（Virtual Reality)グラス、ＡＲ（Augmented Reality)グラス、ＭＲ（Mixed Reality)グラス、ＳＲ（Substitutional Reality) グラスなどの総称であり、現実と仮想の世界とを融合して疑似体験を提供する空間を創り出す映像表示装置である。このＸＲグラスの発明においては、特にその性質に反しない限り、上記の発光装置の発明に関連して説明したことが成立する。
　この発明によれば、発光ダイオードチップは、それぞれの多角錐台状の半導体層の上面および側面に沿って発光層が設けられ、主として多角錐台状の半導体層の上面の発光層から光が発せられるため、発光ダイオードチップの側面にドライエッチングなどにより発生した欠陥が存在しても、その影響が発光に及ぶことはほとんどないことから、微細化しても高い発光効率を得ることができ、しかも構造が簡単であるため容易に製造することができる。そして、この高性能の発光ダイオードチップを用いてマイクロＬＥＤディスプレイをはじめとする各種の高性能の発光ダイオードチップ集積装置を実現することができる。さらに、例えば、多角錐台状の半導体層、発光層およびｐ型半導体層からなる発光部を二次元アレイ状に設けることにより、大面積あるいは高集積密度の発光ダイオードチップ集積装置、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイなどを容易に実現することができる。また、高性能の発光ダイオードチップ集積装置を光源に用いていることにより、端末間の光データ通信を効率的に行うことができる光データ通信装置を実現することができる。また、発光ダイオードチップ集積装置と駆動回路基板とがフレキシブルプリント回路により配線された発光装置においては、発光ダイオードチップ集積装置と駆動回路基板とを互いに独立に設計することができるため、発光ダイオードチップ集積装置と駆動回路基板との双方を最適に構成することができる。さらに、この発光装置をＸＲグラスに適用することにより、高性能のＸＲグラスを実現することができる。
この発明の第１の実施の形態によるマイクロＬＥＤチップを示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップを示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの動作を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤチップの製造方法を説明するための斜視図である。 この発明の第２の実施の形態によるマイクロＬＥＤチップ集積装置を示す断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤチップ集積装置を示す断面図である。 この発明の第４の実施の形態によるカラーマイクロＬＥＤディスプレイを示す断面図である。 この発明の第４の実施の形態によるカラーマイクロＬＥＤディスプレイにおけるマイクロＬＥＤチップの配列を示す平面図である。 この発明の第４の実施の形態によるカラーマイクロＬＥＤディスプレイにおける画素の配列を示す平面図である。 この発明の第５の実施の形態による光データ通信装置を示す断面図である。 この発明の第５の実施の形態による光データ通信装置を示す平面図である。 この発明の第５の実施の形態による光データ通信装置の要部を示す断面図である。 この発明の第６の実施の形態による発光装置を示す平面図である。 この発明の第６の実施の形態による発光装置の発光部の一部を示す平面図である。 この発明の第６の実施の形態による発光装置の発光部に実装されるマイクロＬＥＤチップを示す平面図である。 この発明の第６の実施の形態による発光装置の発光部に実装されるマイクロＬＥＤチップを示す断面図である。 この発明の第６の実施の形態による発光装置の発光部にマイクロＬＥＤチップが実装された様子を示す平面図である。 この発明の第６の実施の形態による発光装置の発光部にマイクロＬＥＤチップが実装された様子を示す平面図である。 この発明の第６の実施の形態による発光装置の発光部にマイクロＬＥＤチップが実装された様子を示す断面図である。 この発明の第７の実施の形態によるＸＲグラスを示す斜視図である。 この発明の第８の実施の形態による発光装置を示す平面図である。 この発明の第８の実施の形態による発光装置において発光部をカラー化するために用いられる波長変換フィルムを示す平面図である。 この発明の第９の実施の形態によるＸＲグラスを示す斜視図である。
　以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
〈第１の実施の形態〉
［マイクロＬＥＤチップ］
　第１の実施の形態によるマイクロＬＥＤチップ１０を図１Ａおよび図１Ｂに示す。このマイクロＬＥＤチップ１０は横型である。図１Ａは断面図、図１Ｂは平面図である。図１Ａおよび図１Ｂに示すように、このマイクロＬＥＤチップ１０においては、ｎ型ＧａＮ層１１上に絶縁膜としてＳｉＯ2 膜１２が設けられている。ｎ型ＧａＮ層１１は従来公知のＥＬＯ（Epitaxial Lateral Overgrowth) 法により横方向成長されたものであり、部分的に貫通転位１１ａを有する。貫通転位１１ａは主として、ｎ型ＧａＮ層１１のうちの横方向成長させる際のシード（種結晶）に対応する領域と互いに隣接したシードから横方向成長した層同士が会合する領域とに存在し、前者が高転位密度領域、両者の間の領域は低転位密度領域となっている。
　ＳｉＯ2 膜１２には、ｎ型ＧａＮ層１１のうちの低転位密度領域上に円形の開口１２ａが複数（この例では３つ）設けられている。ＳｉＯ2 膜１２の厚さは必要に応じて選択されるが、例えば１０～３０ｎｍである。開口１２ａの径は必要に応じて選択されるが、典型的には１００～１０００ｎｍである。各開口１２ａの部分におけるｎ型ＧａＮ層１１上に、島状の六角錐台状のＧａＮ層１３がＳｉＯ2 膜１２上に互いに分離して延在するように設けられている。このＧａＮ層１３はアンドープであってもｎ型であってもよい。このＧａＮ層１３の上面および側面（斜面）に沿って発光層１４が島状に設けられている。発光層１４は、例えば、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する。各発光層１４を覆うようにｐ型ＧａＮ層１５が互いに分離して設けられている。ｐ型ＧａＮ層１５の結晶成長時の温度、成長速度、圧力などの条件を適切に選択することによってｐ型ＧａＮ層１５の縦（垂直）方向に対する横（水平）方向の成長を促進させ、ＧａＮ層１３の上面の上方およびＧａＮ層１３の側面（斜面）の上方の一部または全部のｐ型ＧａＮ層１５を平坦化している。従って、ＧａＮ層１３の上面の上方のｐ型ＧａＮ層１５の厚さは、ＧａＮ層１３の側面（斜面）の上方のｐ型ＧａＮ層１５の厚さより小さくなっている。
　ｐ型ＧａＮ層１５上にｐ側電極１６が設けられている。ｐ側電極１６は、例えば、ＩＴＯ／Ａｇ／Ｔｉ／Ａｕ膜などの多重積層膜からなる。ここで、Ａｇは、マイクロＬＥＤチップ１０のｎ型ＧａＮ層１１側から光を取り出す際に、ｐ側電極１６による光の反射率を高めるために使用される。ｐ側電極１６は各ｐ型ＧａＮ層１５上に各発光層１４に対応する位置に互いに分離して複数設けられている。ＳｉＯ2 膜１２のうちのＧａＮ層１３から離れた部分に少なくとも一つ以上（この例では四つ）のほぼ半円形のコンタクトホール１２ｂが設けられており、このコンタクトホール１２ｂを通じて一部がｎ型ＧａＮ層１１とコンタクトした状態で二つの直角三角形状のｎ側電極１７が設けられている。ｎ側電極１７は、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ａｕ膜などの多重積層膜からなる。ｎ型ＧａＮ層１１、発光層１４およびｐ型ＧａＮ層１５は典型的にはＣ面方位を有する。ｎ型ＧａＮ層１１およびＧａＮ層１３の抵抗率は例えば０．０１Ωｃｍ程度であるが、これに限定されるものではない。発光層１４の抵抗率は例えば０．１～０．３Ωｃｍ程度であるが、これに限定されるものではない。ｐ型ＧａＮ層１５の抵抗率は例えば１～３Ωｃｍ程度であるが、これに限定されるものではない。ｎ型ＧａＮ層１１の厚さは例えば１～５μｍ、ＧａＮ層１３の厚さは例えば１００～１５００ｎｍ、発光層１４の厚さは例えば３０～１００ｎｍ、ｐ型ＧａＮ層１５のＧａＮ層１３の上面の上方の部分の厚さは例えば１００～２００ｎｍであるが、これに限定されるものではない。ｎ型ＧａＮ層１１、ＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の合計の厚さは例えば１．２～６．８μｍであるが、これに限定されるものではない。発光層１４を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ　ＭＱＷ構造のＩｎ組成比ｘ、ｙは、マイクロＬＥＤチップ１０の発光波長に応じて選ばれる。六角錐台状のＧａＮ層１３に倣って六角錐台状に形成された発光層１４のＩｎ組成は、ＧａＮ層１３の上面にある部分の方がＧａＮ層１３の側面にある部分より大きくなる。これは、極性面であるＣ面上のＩｎＧａＮ成長に比べて、非極性面および半極性面上のＩｎＧａＮ成長では、同一温度においてＩｎ組成が低くなる性質があるためである。従って、発光層１４のうちＧａＮ層１３の側面にある部分のバンドギャップはＧａＮ層１３の上面にある部分のバンドギャップより大きい。
［マイクロＬＥＤチップの動作］
　このマイクロＬＥＤチップ１０において、ｐ側電極１６とｎ側電極１７との間に順方向バイアスを印加する。この場合、ｎ型ＧａＮ層１１とｐ型ＧａＮ層１５との間は開口１２ａ以外の部分ではＳｉＯ2 膜１２により分離されているため、動作時にリーク電流が発生するのを効果的に抑制することができる。また、抵抗率が高いｐ型ＧａＮ層１５の厚さはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面（斜面）の上方の部分より小さいため、ｐ側電極１６とｎ側電極１７との間に流れる電流は、より抵抗が低い、ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５を主として通り、ＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５を通る電流は少ない。また、発光層１４のＭＱＷ構造のＩｎ組成比ｘ、ｙは、発光層１４のうちＧａＮ層１３の上面の上方の部分よりＧａＮ層１３の側面の上方の部分の方が小さいため、発光層１４のバンドギャップはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面の上方の部分より小さいが、キャリア（電子、ホール）はバンドギャップが小さいＧａＮ層１３の上面の上方の部分の発光層１４に集まりやすい。この結果、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図２に示すようになる。そして、こうしてｐ側電極１６とｎ側電極１７との間に電流が流れることにより発光層１４で発光が起き、主として、ＧａＮ層１３の上面の上方の部分の発光層１４から光が発せられ、この光がｎ型ＧａＮ層１１を通して外部に取り出される。
［マイクロＬＥＤチップの製造方法］
　図３Ａに示すように、Ｃ面方位のサファイア基板２０上に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によりＧａＮ層２１をエピタキシャル成長させる。
　次に、図３Ｂに示すように、従来公知の方法によりＧａＮ層２１をパターニングすることによりシード２１ａを形成する。
　次に、図３Ｃに示すように、従来公知のＭＯＣＶＤ法によるＥＬＯ法を用いてシード２１ａから横方向成長によりｎ型ＧａＮ層１１を成長させる。そして、図３Ｄに示すように、島状のｎ型ＧａＮ層１１が隣接する島状のｎ型ＧａＮ層１１と衝突した時点で成長を停止させる。場合によっては、隣接する島状のｎ型ＧａＮ層１１同士が衝突後も成長を続けてもよいし、シード２１ａの位置や横方向成長距離を適宜設計することでｎ型ＧａＮ層１１同士が衝突しない状態で成長を停止させることも可能である。
　次に、図４Ａおよび図４Ｂに示すように、ｎ型ＧａＮ層１１上に化学気相成長（ＣＶＤ）法やスパッタリング法などによりＳｉＯ2 膜１２を形成した後、従来公知の方法によりＳｉＯ2 膜１２をパターニングすることにより開口１２ａを形成する。ここで、図４Ａは断面図、図４Ｂは斜視図である。開口１２ａは、ｎ型ＧａＮ層１１の、図３Ｄで示したような貫通転位密度の低い横方向成長した領域に形成される。
　次に、図５Ａおよび図５Ｂに示すように、ＳｉＯ2 膜１２を成長マスクとして、従来公知のＭＯＣＶＤ法によるＥＬＯ法により、各開口１２ａの部分にＧａＮ層１３を六角錐台の島状に成長させる。ここで、図５Ａは断面図、図５Ｂは斜視図である。この場合、まず、ＳｉＯ2 膜１２の開口１２ａの部分に露出したｎ型ＧａＮ層１１の表面にＧａＮが選択成長し、引き続いてＳｉＯ2 膜１２上に横方向成長することによりＳｉＯ2 膜１２上にＧａＮ層１３が成長する。次に、こうして成長させた島状のＧａＮ層１３上にＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ　ＭＱＷ構造を有する発光層１４をエピタキシャル成長させる。この場合、ＧａＮ層１３の上面に成長するＩｎＧａＮ層の成長速度に比べて側面に成長するＩｎＧａＮ層の成長速度の方が小さいため、発光層１４の厚さは、ＧａＮ層１３の側面ではＧａＮ層１３の上面に比べて小さい。ＧａＮ層１３の上面に成長するＩｎＧａＮ層のＩｎ組成も側面に成長するＩｎＧａＮ層のＩｎ組成より小さい。次に、発光層１４を覆うように全面にｐ型ＧａＮ層１５をエピタキシャル成長させる。ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５の厚さはＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５の厚さより小さい。これらのＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の成長はＭＯＣＶＤ炉内で連続的に行われる。
　次に、図６Ａおよび図６Ｂに示すように、従来公知の方法によりＳｉＯ2 膜１２をパターニングすることにより、四つの六角錐台状半導体層によって囲まれた部分に対応する部分のＳｉＯ2 膜１２にｎ側電極用の円形のコンタクトホール１２ｂを形成し、このコンタクトホール１２ｂの内部にｎ型ＧａＮ層１１を露出させる。ここで、図６Ａは断面図、図６Ｂは斜視図である。
　次に、図７Ａおよび図７Ｂに示すように、ｐ型ＧａＮ層１５上のｐ側電極１６を形成する。ここで、図７Ａは断面図、図７Ｂは斜視図である。ｐ側電極１６は例えば次のように形成することができる。すなわち、ｐ側電極１６に対応する部分以外の部分に開口を有するレジストパターン（図示せず）を形成し、続いて基板全面に例えばスパッタリング法や真空蒸着法により、ＩＴＯ膜、Ａｇ膜、Ｔｉ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＩＴＯ膜、Ａｇ膜、Ｔｉ膜およびＡｕ膜からなる積層膜とともに除去する（リフトオフ）。これによって、ｐ側電極１６が形成される。ここで、このｐ側電極１６を構成するＩＴＯ膜、Ａｇ膜、Ｔｉ膜およびＡｕ膜の厚さは例えばそれぞれ５０ｎｍ、１００ｎｍ、２０ｎｍおよび５０ｎｍである。次に、それぞれのコンタクトホール１２ｂを囲み、かつコンタクトホール１２ｂに一部が重なってｎ型ＧａＮ層１１にコンタクトするように直角三角形のｎ側電極１７を四つ形成する。ここで、ｎ側電極１７の形状は後のｎ型ＧａＮ層１１のエッチングを考慮したものであり、設計に応じて自由に決定される。ｎ側電極１７は例えば次のように形成することができる。すなわち、ｎ側電極１７に対応する部分以外の部分に開口を有するレジストパターン（図示せず）を形成し、続いて基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜からなる積層膜とともに除去する（リフトオフ）。これによって、ｎ側電極１７が形成される。ここで、このｎ側電極１７を構成するＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜の厚さは例えばそれぞれ５ｎｍ、１００ｎｍ、２０ｎｍ、３００ｎｍおよび５０ｎｍである。次に、ｎ側電極１７をｎ型ＧａＮ層１１にオーミック接触させるためのアロイ処理を行う。
　次に、図８Ａおよび図８Ｂに示すように、チップ分離用のエッチングマスク（図示せず）を形成した後、このエッチングマスクを用いてサファイア基板２０に達するまでＲＩＥ法によりサファイア基板１０に垂直方向にエッチングする。こうして分離溝２２を形成する。
　次に、図示は省略するが、基板全面に例えばポリジメチルシロキサン（ＰＤＭＳ）などの被覆材を塗布した後、その上にフィルムやＳｉ基板などの支持基板を接合する。
　次に、サファイア基板２０の裏面側からレーザービームを照射することによりｎ型ＧａＮ層１１とサファイア基板２０との界面で剥離を生じさせる。こうして、ｎ型ＧａＮ層１１からサファイア基板２０を分離する（レーザーリフトオフ）。
　次に、支持基板上に被覆材、ｎ側電極１７、ｐ側電極１６、ｐ型ＧａＮ層１５、発光層１４、六角錐台状のＧａＮ層１３、ＳｉＯ2 膜１２およびｎ型ＧａＮ層１１が形成されたものを溶剤に漬けることにより被覆材を溶かす。こうして、マイクロＬＥＤチップ１０が複数、同時に得られる。
　以上のように、この第１の実施の形態によれば、主として発光が行われるＧａＮ層１３の上面の発光層１４はマイクロＬＥＤチップ１０を形成する際のドライエッチング部分と完全に分離されており、エッチングダメージの影響を受けない。そして、ｐ側電極１６とｎ側電極１７との間に流れる電流も、ｐ型ＧａＮ層１５の形状により、ＧａＮ層１３の上面の発光層１４の部分に集中して流れるため、ＧａＮ層１３の上面の発光層１４の部分での電子－ホール再結合確率を高く維持することができ、それによって高い発光効率を得ることができる。また、このマイクロＬＥＤチップ１０は従来公知の技術を用いて容易かつ低コストで製造することができる。
〈第２の実施の形態〉
［マイクロＬＥＤチップ集積装置］
　図９は第２の実施の形態によるマイクロＬＥＤチップ集積装置を示す。図９に示すように、このマイクロＬＥＤチップ集積装置においては、駆動回路基板１００に駆動回路１１０が二次元アレイ状に多数設けられている。駆動回路基板１００は、例えばＳｉ－ＣＭＯＳＩＣにより構成される。駆動回路１１０はＳｉ－ＣＭＯＳプロセスで製造することができる。これらの駆動回路１１０のうちの互いに隣接する複数（ここでは３）の駆動回路１１０により１区画が形成されている。１区画は、例えば、マイクロＬＥＤチップ集積装置がカラーマイクロＬＥＤディスプレイである場合には１つの副画素であり、３つ以上の副画素により１画素が構成される。各区画に、第１の実施の形態によるマイクロＬＥＤチップ１０がｐ側電極１６側を下にして実装されている。駆動回路１１０上には絶縁膜としてＳｉＯ2 膜１１１が設けられている。このＳｉＯ2 膜１１１には各駆動回路１１０毎に開口１１１ａが設けられており、この開口１１１ａを通して各駆動回路１１０に接続されたｐ側配線１１２が設けられている。マイクロＬＥＤチップ１０のｐ側電極１６はこのｐ側配線１１２に接続されている。ＳｉＯ2 膜１１１上にはｎ側電極１７に対応する部分に金属などの導電材料からなるピラー状のｎ側配線１１３が設けられており、ｎ側電極１７はこのｎ側配線１１３と電気的に接続されている。ｎ側配線１１３は各駆動回路１１０に接続されている。
　このマイクロＬＥＤチップ集積装置においては、駆動回路基板１００の１区画の複数（ここでは３）の駆動回路１１０とこの区画に実装された、複数の発光部（ここでは３つの多角錐台発光部）を有する一つのマイクロＬＥＤチップ１０とにより、独立制御駆動可能な最小駆動単位が構成されている。
　マイクロＬＥＤチップ１０の複数の発光部のうちの一部にリークなどの不良がある場合、その不良個所に接続された駆動回路１１０への電力供給を行わないことで不良部分の影響を回避することができる。駆動回路１１０側に不良がある場合は、その駆動回路１１０の使用を行わない。一つでも正常動作する組み合わせがあれば、必要な光量を確保することが可能であり、マイクロＬＥＤチップ１０の発光部と駆動回路１１０との組み合わせの数を増やすことで、最小駆動単位の全てが不良となる確率を劇的に低減でき、マイクロＬＥＤチップ集積装置の製造歩留まりを高めることが可能である。
［マイクロＬＥＤチップ集積装置の製造方法］
　図１０に示すように、まず、駆動回路１１０上にＳｉＯ2 膜１１１、ｐ側配線１１２、ｎ側配線１１３などが設けられた駆動回路基板１００に対して、図８Ａおよび図８Ｂに示す工程まで進めたサファイア基板２０上の各マイクロＬＥＤチップ１０を１区画の駆動回路１１０に対向させる。
　次に、図１１に示すように、サファイア基板２０上の各マイクロＬＥＤチップ１０と駆動回路基板１００とを、ｐ側電極１６とｐ側配線１１２とが互いに接続され、ｎ側電極１７とｎ側配線１１３とが互いに接続されるように貼り合わせる。
　次に、図１２に示すように、サファイア基板２０をレーザーリフトオフする。こうして図９に示すマイクロＬＥＤチップ集積装置が製造される。
　第２の実施の形態によれば、高性能のマイクロＬＥＤチップ１０を用いて高性能のマイクロＬＥＤチップ集積装置を実現することができる。
〈第３の実施の形態〉
［マイクロＬＥＤチップ集積装置］
　図１３は第３の実施の形態によるマイクロＬＥＤチップ集積装置を示す。図１３に示すように、このマイクロＬＥＤチップ集積装置においては、駆動回路基板１００の１区画が一つの駆動回路１１０により形成されている。そして、各区画に、第１の実施の形態によるマイクロＬＥＤチップ１０がｐ側電極１６側を下にして実装されている。ｐ側配線１１２は図示省略した幹線配線から分岐した支線部配線となっている。マイクロＬＥＤチップ１０の複数の発光部のうちの一部にリークなどの不良がある場合、その不良個所に接続された支線部配線を切断することで不良部分の影響を回避することができる。
　このマイクロＬＥＤチップ集積装置においては、駆動回路基板１００の１区画の駆動回路１１０とこの区画に実装された一つのマイクロＬＥＤチップ１０とにより、独立制御駆動可能な最小駆動単位が構成されている。
　このマイクロＬＥＤチップ集積装置の上記以外の構成は第２の実施の形態によるマイクロＬＥＤチップ集積装置と同様である。
［マイクロＬＥＤチップ集積装置の製造方法］
　このマイクロＬＥＤチップ集積装置の製造方法は第２の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法と同様である。
　第３の実施の形態によれば、第２の実施の形態と同様な利点を得ることができる。
〈第４の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
　図１４は第４の実施の形態によるカラーマイクロＬＥＤディスプレイを示す。図１４に示すように、このカラーマイクロＬＥＤディスプレイにおいては、第２の実施の形態と同様なマイクロＬＥＤチップ集積装置の一つの最小駆動単位を一つの副画素とし、互いに隣接する三つの最小駆動単位を一つの画素としている。すなわち、これらの三つの最小駆動単位がそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の発光領域となってＲＧＢ－１画素が構成されている。各マイクロＬＥＤチップ１０のｎ型ＧａＮ層１１上には蛍光体１２０が設けられている。蛍光体１２０としては例えば量子ドット（ＱＤ）蛍光体が用いられるが、これに限定されるものではない。そして、Ｒ、Ｇ、Ｂの発光領域ではそれぞれ蛍光体１２０上にＲ用のカラーフィルター１３１、Ｇ用のカラーフィルター１３２、Ｂ用のカラーフィルター１３３が設けられている。これらのカラーフィルター１３１、１３２、１３３上には透明フィルム１４０が設けられている。各画素の間の空間やマイクロＬＥＤチップ１０とＳｉＯ2 膜１１１との間の隙間などは黒色の樹脂１５０により充填されている。
　図１５にこのカラーマイクロＬＥＤディスプレイにおけるマイクロＬＥＤチップ１０の配列の様子を示す。また、図１６に、ＲＧＢ－１画素の配列の様子を示す。
　第４の実施の形態によれば、高性能のマイクロＬＥＤチップ１０を用いて高性能のカラーマイクロＬＥＤディスプレイを実現することができる。
〈第５の実施の形態〉
［光データ通信装置］
　図１７Ａおよび図１７Ｂは第５の実施の形態による光データ通信装置を示す。ここで、図１７Ａは断面図、図１７Ｂは平面図である。図１７Ａおよび図１７Ｂに示すように、この光データ通信装置においては、プリント配線基板２００上にＩＣ２１０、Ｉ／Ｏ入出力デバイス２２０、第２の実施の形態と同様なマイクロＬＥＤチップ集積装置２３０およびフォトダイオードアレイ２４０が実装されて第１光通信端末が構成されているとともに、プリント配線基板３００上にＩＣ３１０、Ｉ／Ｏ入出力デバイス３２０、第２の実施の形態と同様なマイクロＬＥＤチップ集積装置３３０およびフォトダイオードアレイ３４０が実装されて第２光通信端末が構成されている。マイクロＬＥＤチップ集積装置２３０、３３０のマイクロＬＥＤチップ１０としては、波長１３００ｎｍ～１６００ｎｍの発光が得られるＩｎＧａＡｓＰ系のマイクロＬＥＤチップが用いられる。フォトダイオードアレイ２４０、３４０においては、それぞれフォトダイオード２４１、３４１が二次元アレイ状に多数配列されている。ここで、マイクロＬＥＤチップ集積装置２３０は第１発光部、フォトダイオードアレイ２４０は第１受光部、マイクロＬＥＤチップ集積装置３２０は第２発光部、フォトダイオードアレイ３４０は第２受光部を構成する。そして、第１光通信端末のマイクロＬＥＤチップ集積装置２３０と第２光通信端末のフォトダイオードアレイ３４０との間および第２光通信端末のマイクロＬＥＤチップ集積装置３３０と第１光通信端末のフォトダイオードアレイ２４０との間が光導波路配線４００により互いに接続されている。こうすることで、第１光通信端末のＩＣ２１０と第２光通信端末のＩＣ３１０との間で光データ通信を行うことができる。光導波路配線４００の長さは例えば数ｃｍから数ｍである。光導波路配線４００の表面にはフィルム４１０が設けられている。
　図１７Ａに、第１光通信端末のマイクロＬＥＤチップ集積装置２３０の各マイクロＬＥＤチップ１０と第２光通信端末のフォトダイオードアレイ３４０のフォトダイオード３４１とが光導波路配線４０１～４０４により接続されている様子を模式的に示す。光導波路配線４０１～４０４は屈折率ｎ1 の透明材料により構成され、光導波路配線４００のうちの光導波路配線４０１～４０４を囲む部分４０５は屈折率ｎ2 （＜ｎ1 ）の透明材料により構成されている。図１８に第１光通信端末のマイクロＬＥＤチップ集積装置２３０の各マイクロＬＥＤチップ１０と光導波路配線４００とが接続されている部分の詳細を示す。図１７Ａにおいては、マイクロＬＥＤチップ集積装置２３０のうちのマイクロＬＥＤチップ１０以外の部分は図示を省略している。図示は省略するが、第２光通信端末のマイクロＬＥＤチップ集積装置３３０の各マイクロＬＥＤチップ１０と第１光通信端末のフォトダイオードアレイ２４０のフォトダイオード２４１との間も光導波路配線４０１～４０４とは別の光導波路配線により接続されている。
　第５の実施の形態によれば、高性能のマイクロＬＥＤチップ集積装置２３０、３３０を用いることにより、高性能の光データ通信装置を安価かつ容易に実現することができる。
〈第６の実施の形態〉
［発光装置］
　図１９は第６の実施の形態による発光装置を示す。図１９に示すように、この発光装置においては、プリント回路基板５００に実装されたＳｉ－ＣＭＯＳＩＣからなる駆動回路基板１００とマイクロＬＥＤチップ１０が二次元アレイ状に多数実装された発光部６００とがフレキシブルプリント回路７００により互いに接続されている。駆動回路基板１００は発光部６００に比べて大きく、例えば数倍程度大きく構成されている。
　駆動回路基板１００には、ＣＭＯＳ回路により構成された駆動回路１１０が二次元アレイ状に設けられている。例えば、発光部６００がディスプレイ部である場合には、図１９において駆動回路基板１００に一点鎖線で示した互いに隣接する三つの駆動回路１１０により１画素駆動回路が構成される。駆動回路１１０の大きさは必要に応じて選択され、特に限定されないが、例えば２４μｍ□程度である。
　発光部６００における配線の詳細を図２０Ａに示す。ここでは、ＧａＮ層１３、発光層１４、ｐ型ＧａＮ層１５およびｐ側電極１６からなる構造が一列に四つ設けられているマイクロＬＥＤチップ１０を用いる。マイクロＬＥＤチップ１０の平面図を図２０Ｂに、断面図を図２０Ｃに示す。マイクロＬＥＤチップ１０の両端部のＳｉＯ2 膜１２は除去されてｎ型ＧａＮ層１１が露出しており、この露出したｎ型ＧａＮ層１１上にｎ側電極１７が設けられている。マイクロＬＥＤチップ１０の大きさの一例を挙げると、０．７μｍ×３．５μｍ、厚さは１～２μｍである。図２０Ａに示すように、フレキシブルプリント回路７００を介して駆動回路基板１００の駆動回路１１０に接続されたｐ側配線８１１から一つのマイクロＬＥＤチップ１０当たり４本分岐した支線部配線８１２が各ｐ側電極１６と接続されている。図示は省略するが、支線部配線８１２の途中には薄膜ヒューズが設けられており、過大な通電があったときに薄膜ヒューズが溶断することにより支線部配線８１２を切断することができるようになっている。同じくフレキシブルプリント回路７００を介して駆動回路基板１００の駆動回路１１０に接続されたｎ側配線８２１から分岐した２本の支線部配線８２２がマイクロＬＥＤチップ１０の両端部のｎ側電極１７に接続されている。図２０Ａにおいて一点鎖線で囲んだ部分の大きさは、例えば、１．６μｍ×４．８μｍである。発光部６００がディスプレイ部である場合には、図１９において発光部６００に一点鎖線で示した部分により１画素が構成される。図２１Ａ、図２１Ｂおよび図２１Ｃに、発光部６００にマイクロＬＥＤチップ１０が実装された状態を示す。
　第６の実施の形態によれば、フレキシブルプリント回路７００を介して駆動回路基板１００と発光部６００とが接続されているため、駆動回路基板１００と発光部６００とを互いに独立に設計することができることにより、駆動回路基板１００と発光部６００との双方を最適化することができる。また、フレキシブルプリント回路７００の長さを選択することにより、発光装置を設置する対象や設置場所に応じて発光部６００を自在に配置することができる。
〈第７の実施の形態〉
［ＸＲグラス］
　図２２は第７の実施の形態によるＸＲグラスを示す。このＸＲグラスは第６の実施の形態による発光装置を用いたものである。この発光装置の発光部６００はディスプレイ部を構成する。図２２に示すように、このＸＲグラスにおいては、両目の風防部９０１、９０２のうちのユーザーがこのＸＲグラスを装着したときにユーザーの両目の瞳に対向する部分の内側の面にディスプレイ部としての発光部６００が装着されている。風防部９０１、９０２の材質はガラスまたはプラスチックが一般的であるが、場合に応じてレンズとしての度があってもなくてもよい。ディスプレイ部としての発光部６００とユーザーがこのＸＲグラスを装着したときのユーザーの両目の瞳との間の距離は十数ｍｍと短いため、瞳と発光部６００の発光面との間には焦点距離を合わせるためのレンズ（図示せず）が少なくとも一つ装着され、目に負担のない距離で各画素に焦点が合うように調節される。レンズは発光部６００の全体をカバーする凸レンズやフレネルレンズであってもよいし、画素毎にマイクロレンズを設置してもよい。また、レンズは一つのみならず、複数のレンズを組み合わせて光学系を構成してもよい。発光部６００は風防部９０１、９０２に比べて小さく構成されている。フレキシブルプリント回路７００およびプリント回路基板５００はフレーム９０３上に装着されている。プリント回路基板５００はフレーム９０３の耳掛け部に巻き付けられた状態で装着されている。
　第７の実施の形態によれば、次のような利点を得ることができる。すなわち、ＸＲグラス用のディスプレイは、一般的に画面（画素）を拡大して表示させるため、角度１度当たりに含まれる画素数であるＰＰＤ（Pixel per degree) が拡大度合いに応じて小さくなる。画素密度が小さい場合は、画素の境界が網目模様に見える、いわゆるスクリーンドア現象が見られる。こういった課題を解消し、更なる画質の向上を図るために画素密度を上げたいという要求がある。その際、マイクロＬＥＤチップ１０は数μｍ□以下の微細な大きさに容易に作製することができるため数万ＰＰＩの画素密度も容易に実現することができるが、マイクロＬＥＤチップ１０を駆動する駆動回路基板１００の駆動回路１１０のアレイを数万ＰＰＩの密度、すなわち１画素の駆動回路を数μｍ□以下で製作することは容易ではない。これに対し、このＸＲグラスでは、駆動回路基板１００が搭載されたプリント回路基板５００とディスプレイとしての発光部６００とがフレキシブルプリント回路７００により互いに接続されているため、駆動回路基板１００の駆動回路１１０のアレイをより低い密度で製作すれば足りることから、このような制約がない。このため、高性能のＸＲグラスを容易に実現することができる。
〈第８の実施の形態〉
［発光装置］
　図２３は第８の実施の形態による発光装置を示す。図２３に示すように、この発光装置は、第６の実施の形態による発光装置と同様に駆動回路基板１００と発光部６００とがフレキシブルプリント回路７００により接続されているが、駆動回路基板１００に比べて発光部６００が大きく、例えば数倍程度以上大きく構成されていることが第６の実施の形態による発光装置と異なる。
　発光部６００をカラー化するために、図２４に示すような波長変換フィルム１０００を発光部６００の表面に貼り付ける方法がある。波長変換フィルム１０００には、発光部６００の図２３中一点鎖線で囲んだ部分の三つの各マイクロＬＥＤチップ１０に対応する部分にそれぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）用の波長変換部１００１、１００２、１００３が設けられている。波長変換フィルム１０００の波長変換部としては、量子ドット蛍光体とカラーフィルターとを組み合わせたものなどが用いられる。
　この第８の実施の形態によれば、第６の実施の形態と同様な利点を得ることができることに加えて、発光部６００をディスプレイとする場合には、発光部６００の面積と各画素の開口率とを大きくしてディスプレイの視野を広げたり、ディスプレイの中に外光を多く取り入れて現実世界をより見やすくしたりする用途などに柔軟に対応することができるという利点を得ることができる。
〈第９の実施の形態〉
［ＸＲグラス］
　図２５は第９の実施の形態によるＸＲグラスを示す。このＸＲグラスは第８の実施の形態による発光装置を用いたものである。この発光装置の発光部６００はディスプレイ部を構成する。図２５に示すように、このＸＲグラスにおいては、両目の風防部９０１、９０２の内側の面にほぼ全面にわたってディスプレイ部としての発光部６００が装着されている。フレキシブルプリント回路７００およびプリント回路基板５００はフレーム９０３上に装着されている。画素毎にマイクロレンズを設置する場合、マイクロレンズは、図２４に示す波長変換フィルム１０００の波長変換部１００１、１００２、１００３に対応する部分に設けられる。このＸＲグラスの上記以外のことは第７の実施の形態によるＸＲグラスと同様である。
　第９の実施の形態によれば、高性能のＸＲグラスを実現することができる。
　以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
　例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
　１０…マイクロＬＥＤチップ、１１…ｎ型ＧａＮ層、１２…ＳｉＯ2 膜、１２ａ…開口、１２ｂ…コンタクトホール、１３…ＧａＮ層、１４…発光層、１５…ｐ型ＧａＮ層、１６…ｐ側電極、１７…ｎ側電極

Claims (13)

  1. 　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップ。
  2. 　上記ｎ型半導体層の一部は横方向成長により形成され、上記絶縁膜の上記開口は上記横方向成長により形成された部分の上記ｎ型半導体層上に形成されている請求項１記載の発光ダイオードチップ。
  3. 　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
    　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた少なくとも一つの第１配線および少なくとも一つの第２配線と、
    　上記駆動回路基板の互いに隣接する一群の上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
    　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられた上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
    　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介してそれぞれ接続された複数の上記駆動回路とにより最小駆動単位が構成されている発光ダイオードチップ集積装置。
  4. 　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
    　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた複数の第１配線および少なくとも一つの第２配線と、
    　上記駆動回路基板の一つの上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
    　上記複数の第１配線は互いに配線により接続され、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
    　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられたそれぞれの上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
    　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介して接続された上記駆動回路とにより最小駆動単位が構成されている発光ダイオードチップ集積装置。
  5. 　上記駆動回路基板はＳｉ－ＣＭＯＳＩＣにより構成されている請求項３または４記載の発光ダイオードチップ集積装置。
  6. 　上記発光ダイオードチップ集積装置は、上記発光ダイオードチップを一つのサブピクセルとし、互いに隣接する三つ以上の上記発光ダイオードチップを一つのピクセルとした発光ダイオードディスプレイである請求項３または４記載の発光ダイオードチップ集積装置。
  7. 　第１集積回路部、第１発光部および第１受光部を有する第１光通信端末と、
    　第２集積回路部、第２発光部および第２受光部を有する第２光通信端末と、
    　上記第１光通信端末の上記第１発光部と上記第２光通信端末の上記第２受光部とを接続するとともに上記第２光通信端末の上記第２発光部と上記第１光通信端末の上記第１受光部とを接続する光導波路配線とを有し、
    　上記第１光通信端末の上記第１発光部は第１発光ダイオードチップ集積装置により構成され、
    　上記第２光通信端末の上記第２発光部は第２発光ダイオードチップ集積装置により構成され、
    　上記第１発光ダイオードチップ集積装置および上記第２発光ダイオードチップ集積装置は、
    　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
    　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた少なくとも一つの第１配線および少なくとも一つの第２配線と、
    　上記駆動回路基板の互いに隣接する一群の上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
    　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられた上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
    　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介してそれぞれ接続された複数の上記駆動回路とにより最小駆動単位が構成されている光データ通信装置。
  8. 　第１集積回路部、第１発光部および第１受光部を有する第１光通信端末と、
    　第２集積回路部、第２発光部および第２受光部を有する第２光通信端末と、
    　上記第１光通信端末の上記第１発光部と上記第２光通信端末の上記第２受光部とを接続するとともに上記第２光通信端末の上記第２発光部と上記第１光通信端末の上記第１受光部とを接続する光導波路配線とを有し、
    　上記第１光通信端末の上記第１発光部は第１発光ダイオードチップ集積装置により構成され、
    　上記第２光通信端末の上記第２発光部は第２発光ダイオードチップ集積装置により構成され、
    　上記第１発光ダイオードチップ集積装置および上記第２発光ダイオードチップ集積装置は、
    　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
    　上記駆動回路基板のそれぞれの上記駆動回路にそれぞれ設けられた複数の第１配線および少なくとも一つの第２配線と、
    　上記駆動回路基板の一つの上記駆動回路からなる区画にそれぞれ結合した複数の発光ダイオードチップとを有し、
    　上記複数の第１配線は互いに配線により接続され、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
    　それぞれの上記発光ダイオードチップは、それぞれの上記ｐ側電極と上記駆動回路に設けられたそれぞれの上記第１配線とが互いに電気的に接続され、上記ｎ側電極と上記駆動回路に設けられた上記第２配線とが互いに電気的に接続され、
    　一つの上記発光ダイオードチップと当該発光ダイオードチップのそれぞれの上記ｐ側電極に上記第１配線を介して接続された上記駆動回路とにより最小駆動単位が構成されている光データ通信装置。
  9. 　上記第１光通信端末の上記第１集積回路部および上記第１受光部は上記第１発光ダイオードチップ集積装置の上記駆動回路基板上に設けられ、上記第２光通信端末の上記第２集積回路部および上記第２受光部は上記第２発光ダイオードチップ集積装置の上記駆動回路基板上に設けられている請求項７または８記載の光データ通信装置。
  10. 　複数の発光ダイオードチップが２次元アレイ状に実装された発光ダイオードチップ集積装置と、
    　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
    　上記発光ダイオードチップ集積装置と上記駆動回路基板とを配線するフレキシブルプリント回路とを有し、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系、ＡｌＧａＩｎＰ系またはＩｎＧａＡｓＰ系の発光ダイオードチップであり、
    　それぞれの上記発光ダイオードチップは、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第１幹線配線から分岐した複数の支線部配線のそれぞれとそれぞれの上記ｐ側電極とが互いに電気的に接続され、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第２幹線配線と上記ｎ側電極とが互いに電気的に接続されている発光装置。
  11. 　上記駆動回路基板が上記発光ダイオードチップ集積装置より大きい請求項１０記載の発光装置。
  12. 　上記発光ダイオードチップ集積装置が上記駆動回路基板より大きい請求項１０記載の発光装置。
  13. 　ディスプレイを有し、
    　上記ディスプレイは、
    　ディスプレイ部としての、複数の発光ダイオードチップが２次元アレイ状に実装された発光ダイオードチップ集積装置と、
    　互いに独立制御駆動可能な複数の駆動回路が２次元アレイ状に設けられた駆動回路基板と、
    　上記発光ダイオードチップ集積装置と上記駆動回路基板とを配線するフレキシブルプリント回路とを有し、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の、複数の開口を有する絶縁膜と、
    　上記絶縁膜のそれぞれの上記開口の部分の上記ｎ型半導体層上に互いに分離してそれぞれ設けられた複数の多角錐台状の半導体層と、
    　それぞれの上記多角錐台状の半導体層の上面および側面に沿ってそれぞれ設けられた複数の発光層と、
    　それぞれの上記発光層を覆うように互いに分離してそれぞれ設けられた複数のｐ型半導体層と、
    　上記ｎ型半導体層に接触した少なくとも一つのｎ側電極と、
    　それぞれの上記ｐ型半導体層にそれぞれ接触した複数のｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップであり、
    　それぞれの上記発光ダイオードチップは、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第１幹線配線から分岐した複数の支線部配線のそれぞれとそれぞれの上記ｐ側電極とが互いに電気的に接続され、上記フレキシブルプリント回路の配線を介して上記駆動回路基板の上記駆動回路に接続された第２幹線配線と上記ｎ側電極とが互いに電気的に接続され、
    　上記発光ダイオードチップ集積装置は風防部の内側の面に装着され、
    　上記発光ダイオードチップ集積装置の発光面側に少なくとも一つのレンズを有し、
    　上記駆動回路基板はフレームの耳掛け部に装着され、
    　上記フレキシブルプリント回路はフレームに装着されているＸＲグラス。
PCT/JP2023/007484 2023-03-01 2023-03-01 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス WO2024180704A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/007484 WO2024180704A1 (ja) 2023-03-01 2023-03-01 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/007484 WO2024180704A1 (ja) 2023-03-01 2023-03-01 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Publications (1)

Publication Number Publication Date
WO2024180704A1 true WO2024180704A1 (ja) 2024-09-06

Family

ID=92589383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/007484 WO2024180704A1 (ja) 2023-03-01 2023-03-01 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Country Status (1)

Country Link
WO (1) WO2024180704A1 (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541536A (ja) * 1991-05-30 1993-02-19 Kyocera Corp 半導体発光装置の製造方法
JPH06188450A (ja) * 1992-12-16 1994-07-08 Sharp Corp 発光ダイオード
JP2000068609A (ja) * 1998-08-24 2000-03-03 Ricoh Co Ltd 半導体基板および半導体レーザ
WO2002007232A1 (fr) * 2000-07-18 2002-01-24 Sony Corporation Dispositif électroluminescent à semi-conducteur
WO2002007231A1 (fr) * 2000-07-18 2002-01-24 Sony Corporation Dispositif luminescent a semi-conducteur et procede de fabrication correspondant
US20180315659A1 (en) * 2014-12-17 2018-11-01 Intel Corporation Integrated circuit die having reduced defect group iii-nitride structures and methods associated therewith
CN109994579A (zh) * 2019-04-30 2019-07-09 云谷（固安）科技有限公司 微型led显示面板的制备方法和微型led显示面板
JP2020515040A (ja) * 2016-12-27 2020-05-21 アレディア 成長基板の裏面をエッチングするステップを含む光電子デバイスの製造方法
JP2021513741A (ja) * 2018-02-07 2021-05-27 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
US20210226091A1 (en) * 2018-11-01 2021-07-22 Boe Technology Group Co., Ltd. Light-emitting unit and method for manufacturing the same
WO2021245389A1 (en) * 2020-06-03 2021-12-09 Plessey Semiconductors Ltd Monolithic led array and a precursor thereto
JP2022523081A (ja) * 2019-01-29 2022-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング μ－ＬＥＤ、μ－ＬＥＤ配置構造、ディスプレイおよびそれらに関する方法
JP2022141079A (ja) * 2021-03-15 2022-09-29 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
WO2023282177A1 (ja) * 2021-07-08 2023-01-12 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
JP2023507445A (ja) * 2019-12-18 2023-02-22 プレッシー・セミコンダクターズ・リミテッド 発光ダイオード前駆体およびその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541536A (ja) * 1991-05-30 1993-02-19 Kyocera Corp 半導体発光装置の製造方法
JPH06188450A (ja) * 1992-12-16 1994-07-08 Sharp Corp 発光ダイオード
JP2000068609A (ja) * 1998-08-24 2000-03-03 Ricoh Co Ltd 半導体基板および半導体レーザ
WO2002007232A1 (fr) * 2000-07-18 2002-01-24 Sony Corporation Dispositif électroluminescent à semi-conducteur
WO2002007231A1 (fr) * 2000-07-18 2002-01-24 Sony Corporation Dispositif luminescent a semi-conducteur et procede de fabrication correspondant
US20180315659A1 (en) * 2014-12-17 2018-11-01 Intel Corporation Integrated circuit die having reduced defect group iii-nitride structures and methods associated therewith
JP2020515040A (ja) * 2016-12-27 2020-05-21 アレディア 成長基板の裏面をエッチングするステップを含む光電子デバイスの製造方法
JP2021513741A (ja) * 2018-02-07 2021-05-27 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
US20210226091A1 (en) * 2018-11-01 2021-07-22 Boe Technology Group Co., Ltd. Light-emitting unit and method for manufacturing the same
JP2022523081A (ja) * 2019-01-29 2022-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング μ－ＬＥＤ、μ－ＬＥＤ配置構造、ディスプレイおよびそれらに関する方法
CN109994579A (zh) * 2019-04-30 2019-07-09 云谷（固安）科技有限公司 微型led显示面板的制备方法和微型led显示面板
JP2023507445A (ja) * 2019-12-18 2023-02-22 プレッシー・セミコンダクターズ・リミテッド 発光ダイオード前駆体およびその製造方法
WO2021245389A1 (en) * 2020-06-03 2021-12-09 Plessey Semiconductors Ltd Monolithic led array and a precursor thereto
JP2022141079A (ja) * 2021-03-15 2022-09-29 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
WO2023282177A1 (ja) * 2021-07-08 2023-01-12 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法

Similar Documents

Publication Publication Date Title
US11610939B2 (en) Light emitting diode (LED) stack for a display
US12040351B2 (en) Light emitting diode stack including organic and inorganic layers
US12142602B2 (en) Light emitting diode for display and display apparatus having the same
US11355686B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
US9831387B2 (en) Light engine array
CN111525006A (zh) 发光堆叠件和具有该发光堆叠件的显示装置
US20230387179A1 (en) Light emitting device for display and display apparatus having the same
US12113151B2 (en) Unit pixel having light emitting device and displaying apparatus
US20220285578A1 (en) Light-emitting diode and display device including the same
JP7406292B1 (ja) マイクロ発光ダイオードチップ、マイクロ発光ダイオードチップの製造方法、マイクロ発光ダイオードチップ転写用基板、マイクロ発光ダイオードチップ転写用基板の製造方法、マイクロ発光ダイオードディスプレイおよびｘｒグラス
WO2024180704A1 (ja) 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス
KR20240125793A (ko) 표시 장치 및 그 제조 방법
KR20240024401A (ko) 표시 장치 및 그 제조 방법
JP7682508B1 (ja) マイクロ発光ダイオード基板、マイクロ発光ダイオードディスプレイおよびｘｒグラス
KR20230053015A (ko) 표시 장치
KR20240157805A (ko) 표시 장치
KR20230053031A (ko) 표시 장치와 그의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23925261

Country of ref document: EP

Kind code of ref document: A1