[go: up one dir, main page]

JP2002100805A - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法

Info

Publication number
JP2002100805A
JP2002100805A JP2001200183A JP2001200183A JP2002100805A JP 2002100805 A JP2002100805 A JP 2002100805A JP 2001200183 A JP2001200183 A JP 2001200183A JP 2001200183 A JP2001200183 A JP 2001200183A JP 2002100805 A JP2002100805 A JP 2002100805A
Authority
JP
Japan
Prior art keywords
layer
plane
growth
crystal
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001200183A
Other languages
English (en)
Other versions
JP3882539B2 (ja
Inventor
Hiroyuki Okuyama
浩之 奥山
Masato Doi
正人 土居
Tsuyoshi Biwa
剛志 琵琶
Toyoji Ohata
豊治 大畑
Tomoyuki Kikutani
友志 菊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001200183A priority Critical patent/JP3882539B2/ja
Priority to EP01951900A priority patent/EP1311002A4/en
Priority to CNB018143083A priority patent/CN1269230C/zh
Priority to PCT/JP2001/006212 priority patent/WO2002007231A1/ja
Priority to KR1020037000656A priority patent/KR100897490B1/ko
Priority to AU2001272739A priority patent/AU2001272739A1/en
Priority to US10/062,687 priority patent/US6924500B2/en
Publication of JP2002100805A publication Critical patent/JP2002100805A/ja
Priority to US11/066,699 priority patent/US7221001B2/en
Priority to US11/093,795 priority patent/US7122825B2/en
Priority to US11/093,885 priority patent/US7122826B2/en
Priority to US11/093,807 priority patent/US7122394B2/en
Priority to US11/096,381 priority patent/US7129107B2/en
Priority to US11/098,302 priority patent/US7129515B2/en
Priority to US11/097,732 priority patent/US7129514B2/en
Priority to US11/558,115 priority patent/US20070077674A1/en
Priority to US11/558,176 priority patent/US7501663B2/en
Application granted granted Critical
Publication of JP3882539B2 publication Critical patent/JP3882539B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02409—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02411—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 基板側からの貫通転位などを抑制しつつ且つ
工程の増加もなく良好な結晶性を以って製造可能であ
り、同時に、チップ構造の微細化も可能とする半導体発
光素子を提供する。 【解決手段】 基板上に該基板の主面に対して傾斜した
傾斜結晶面（例えばＳ面）を有する結晶層を形成し、傾
斜結晶面に平行な面内に延在する第１導電型層、活性
層、及び第２導電型層を結晶層に形成する。このとき、
傾斜結晶面に平行な面内に延在する反射面を形成しても
よい。基板の主面に対して傾斜した傾斜結晶面を有する
結晶層は結晶性が良好であり、また傾斜していることか
ら、貫通転位を防止し素子の微細化や素子の間を分離す
るのも容易である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は第１導電型層、活性
層、第２導電型層を積層させたダブルヘテロ構造を有す
る半導体発光素子及びその製造方法に関し、特に、窒化
物半導体からなる結晶層を利用して発光領域を構成する
半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】半導体発光素子として、これまでサファ
イア基板上に全面に低温バッファ層、Ｓｉをドープした
ＧａＮからなるｎ側コンタクト層を形成し、その上にＳ
ｉをドープしたＧａＮからなるｎ側クラッド層，Ｓｉを
ドープしたＩｎＧａＮからなる活性層、 Ｍｇをドープ
したＡｌＧａＮからなるｐ側クラッド層と、Ｍｇをドー
プしたＧａＮよりなるｐ側コンタクト層などを積層した
素子が知られている。このような構造を有し市販されて
いる製品として、４５０ｎｍから５３０ｎｍを含む青
色、緑色ＬＥＤ（Light Emitting Diode）が量産されて
いる。
【０００３】また、窒化ガリウムを成長させようとする
場合、サファイヤ基板が使用されることが多く行われて
いる。サファイア基板から窒化ガリウムを結晶成長させ
る場合、通常はＣ面を主面とするサファイア基板が使用
され、主面上に形成される窒化ガリウム層の表面もＣ面
を有し、必然的に基板主面と平行な面に形成される活性
層やそれを挟むクラッド層もＣ面に平行な面に延在され
る。このように基板主面を基準に各結晶層を積層した構
造の半導体発光素子では、基板主面の平滑性を生かして
電極形成などに必要な平滑性が得られている。
【０００４】ところが、サファイヤ基板と成長させる窒
化ガリウムの間の格子不整合から、結晶内に高密度の転
位が内在することがある。このため基板上に低温バッフ
ァ層を形成する技術は、成長させる結晶に発生する欠陥
を抑制するための１つの手段であり、また、結晶欠陥を
低減する目的で特開平１０−３１２９７１号公報では、
横方向への選択結晶成長（ＥＬＯ：epitaxial lateral
overgrowth）を組合わせている。
【０００５】また、特開平１０−３２１９１０号公報
は、基板主面上に垂直な（１０−１０）または（１−１
００）ｍ面からなる側面を有する六角柱状構造が形成さ
れ、その六角柱状構造部分に基板主面に対して垂直に延
在する発光領域が形成された半導体発光素子を開示す
る。基板主面上に垂直に延在する活性層などを形成する
ことで、基板との格子不整合による欠陥や転位を抑制で
き、熱膨張係数の違いによる歪みの悪影響も少なくでき
る。
【０００６】さらに、特開平８−２５５９２９号公報
は、基板上に窒化ガリウム系化合物半導体からなる一方
の導電型層を成膜し、その一方の導電型層の一部をマス
クで覆って、覆われていない部分に選択成長によって他
方の導電型層を含む窒化ガリウム系化合物半導体層を形
成してからｐ電極及びｎ電極を形成する製造方法を開示
する。
【０００７】
【発明が解決しようとする課題】ところが、特開平１０
−３２１９１０号公報に記載されるように基板主面上に
垂直に延在する六角柱状構造を形成する技術では、ＨＶ
ＰＥ（Hydride Vapor Phase Epitaxy）で成膜した後、
（１０−１０）または（１−１０１）ｍ面からなる側面
が得られるようにドライエッチングを施している。とこ
ろが、ドライエッチングを施す場合には、一般的に結晶
面に対する損傷を避けることができず、従って基板側か
らの貫通転位などを抑制しつつも逆にドライエッチング
により結晶の特性が劣化する。また、ドライエッチング
を施す場合では、その分だけ工程も増加してしまう。
【０００８】サファイヤ基板のＣ＋面上に選択成長させ
た場合には、（１−１０１）面すなわちＳ面で囲まれた
先端のとがった形状の結晶層が形成される（たとえば、
特許第２８３０８１４号の明細書段落０００９参照）
が、電極形成に必要な平坦面が得られていないものとさ
れ、積極的に電子デバイスや発光デバイスとして利用さ
れている例はなく、さらなる選択成長から結晶構造の下
地層として利用されているに過ぎない。
【０００９】また、基板主面に平行な面を形成する素子
は、結晶性を良好に維持するために平坦な面の作成が重
要となり、結果として電極などが平面的に広がった素子
構造と有する傾向がある。したがって各素子の間を分離
する場合には、たとえばチップをダイサーなどを用いて
切り出さなければならないため、多大な労力がかかると
ともに平面的に広がった電極などを避けながら微小に切
り出すことは極端に難しくなっている。また、サファイ
ア基板およびＧａＮなどの窒化物は硬度が高く切り出し
が難しいことから、ダイシングの際に少なくとも２０μ
ｍ程度の切りしろが必要になり、微小なチップの切り出
しがさらに困難となっている。また、基板主面をＣ＋面
として、基板主面に平行な面に窒化物ガリウム系の活性
層を形成する発光素子においては、Ｃ＋面では窒素原子
に対するボンドの数がＧａから１つしか出ていないた
め、Ｃ＋面の結晶面から窒素原子は解離しやすく、実効
的なＶ／ＩＩＩ比が大きくできないでいる。そのため、
発光素子を構成するための結晶質が高性能化を図るには
十分でないといった問題が生じている。
【００１０】特開平８−２５５９２９号公報記載の技術
では、選択成長を用いることで反応性イオンエッチング
などエッチングを使用しなくとも良いという利点がある
が、ｎ電極を形成するために、マスク層を除去してお
り、電極近傍での段差が拡大してしまい精度良く電極を
形成するのが難しいという問題が生ずる。また、特開平
８−２５５９２９号公報に開示される発光素子のよう
に、基板の主面に平行な活性層を形成する場合には、そ
の端部が空気中に露出することで活性層が酸化してしま
うことがあり、活性層が劣化するといった問題も生ず
る。
【００１１】一方、例えばプロジェクション型ディスプ
レイ光源用途など大型ディスプレイ用光源として、ＬＥ
Ｄ素子を応用することが考えられており、ＬＥＤ素子の
高輝度化、高信頼性、および低価格化を図ることは重要
な開発項目となっている。ＬＥＤ素子の高輝度化に支配
的な因子は活性層の結晶性などに依存した内部量子効率
と、光に変換されてから素子外部に発光する割合である
光取り出し効率の２つである。
【００１２】ここで、発光ダイオードの典型的な発光領
域の要部構造を図８８に示す。例えばＩｎＧａＮなどに
より形成された活性層４００を挟んで第１導電層４０１
と第２導電層４０２が積層するように形成され、第２導
電層４０２の活性層４００と反対側には電極としても機
能する反射膜４０３が形成され、反射膜４０３と第２導
電層４０２の界面が反射面４０４とされている。活性層
４００で発生した光の一部は直接第１導電層４０１の光
取り出し窓４０５から射出するが、第２導電層４０２側
に出た光の一部は反射面４０４で反射して、第１導電層
４０１の光取り出し窓４０５側へ向かう。
【００１３】ところが、上述の如き通常の発光ダイオー
ドの構造では活性層４００が効率よく発光したとして
も、素子と外部、素子と透明基板、あるいは透明基板と
外部の界面において光が全反射することで光が外に取り
出せないという問題が生じている。すなわち、界面を形
成する２つの材料層の屈折率に依存して、その界面にお
ける臨界角が決まり、臨界角よりも小さな角度で界面に
入射した光は当該界面で全反射してしまう。面発光する
発光ダイオードにおいて、前述の図８８のように反射面
４０４が光取り出し窓４０５と平行した面同士の構成を
とる場合では、臨界角より小さな入射角で全反射した光
は、反射面４０４が光取り出し窓４０５の間で全反射を
続けることになり、有効な出力として取り出すことがで
きない。
【００１４】光取り出し効率を改善するために、素子に
光路を変換できるような凸部または斜面を形成して反射
面とし、光を効率よく外部に取り出すことも考えられ
る。ただし、青あるいは緑色ＬＥＤの材料として用いら
れているＧａＮ系半導体の加工はかなり困難であり、高
度な形状を微細な領域に形成することができないのが現
状である。
【００１５】また、図８９は面発光型の半導体発光素子
の一例の断面図である。成長基板５００としてのサファ
イヤ基板が使用され、その成長基板５００上に例えば窒
化ガリウム系半導体層からなる第１導電層５０１が成長
され、その第１導電層５０１上に窒化ガリウム系半導体
層からなる活性層５０２と第２導電層５０３が基板主面
に平行に積層される。これら活性層９２と第２導電層５
０３はその一部が削られて開口部５０６が底部に第１導
電層５０１が臨むように形成される。この開口部５０６
には第１電極５０４が第１導電層５０１と接続するよう
に形成され、第２導電層５０３上には当該第２導電層５
０３と接続する第２電極５０５が形成される。
【００１６】大型ディスプレイ用の光源を製造するため
には、簡単には高輝度化に応じて素子サイズを大きくす
ることが考えられる。しかしながら、光学設計の要請か
ら発光領域のサイズには限界があり、高輝度で大きな発
光領域を有する素子は製造するのが困難である。また、
素子内部に必要な光取り出し窓と電流を効率よく注入す
るための電極配置などから、素子内の活性領域にも制限
がある。したがって実デバイスにおいては、規格値以上
の電流注入などにより高輝度化に対応するのが現状であ
り、そのように電流注入量を高くした場合では素子の信
頼性が低下してしまうと言った問題が発生する。
【００１７】また、発光ダイオードの素子サイズを小さ
くすることは、収率改善による低価格化が期待できるた
め、特に発光ダイオードを画素ごとに配置するディスプ
レイに応用する場合などにその必要性が高いものとなっ
ている。ただし素子サイズを小さくすることは単位面積
あたりの負荷を大きくすることから、前述の発光素子の
高輝度化および高信頼性に対して通常相反することにな
る。
【００１８】さらに、素子サイズを数十ミクロン程度か
それ以下にする必要がある場合、図８９に示した電極５
０４、５０５などの電極領域や素子分離溝の形成領域
が、素子の活性層を形成できる領域を大きく制限してし
まう。特に導電層５０３、５０１と電極５０５、５０４
とが接触する領域は、抵抗が高くならないように、なる
べく大きくする必要がある。ところが、電極のサイズを
大きくした場合では、逆に面発光により光を導出できる
領域が狭くなることになり、それだけ発光の輝度が低下
してしまうことになる。
【００１９】そこで本発明は上述の技術的な課題に鑑
み、基板側からの貫通転位などを抑制しつつ且つ工程の
増加もなく良好な結晶性を以って製造可能であり、同時
に、チップ構造の微細化も可能とする半導体発光素子の
提供を目的とする。また本発明の他の目的は結晶性も良
好で工程の増加を招かずに素子の微細化も可能な半導体
発光素子の製造方法の提供にある。また、本発明は、光
を効率よく外部に取り出すための形状を微細な領域に良
好な結晶性を以って形成可能とし、光取り出し効率を改
善して輝度の高い半導体発光素子やその半導体発光素子
の製造方法を提供することを目的とする。
【００２０】さらに、本発明は、基板側からの貫通転位
などを抑制しつつ且つ工程の増加もなく良好な結晶性を
以って製造可能であり、同時に、電極近傍での段差の緩
和を図り活性層の劣化も防止する構造の半導体発光素子
の提供を目的とする。また、結晶性も良好で工程の増加
を招かずに電極近傍での段差の緩和を図り活性層の劣化
も防止することのできる半導体発光素子の製造方法の提
供を他の目的とする。さらにまた、本発明は、発光領域
となる活性層になるべく負荷をかけずに素子の信頼性を
保ち、また、光取り出し効率を改善して輝度の高い半導
体発光素子を提供することを目的とする。
【００２１】
【課題を解決するための手段】本願発明に係る１番目の
半導体発光素子は、基板上に該基板の主面に対して傾斜
した傾斜結晶面を有する結晶層を形成し、前記傾斜結晶
面に平行な面内に延在する第１導電型層、活性層、及び
第２導電型層を前記結晶層に形成してなることを特徴と
する。
【００２２】傾斜結晶面を有する結晶層は、一例とし
て、ウルツ鉱型の結晶構造を有し、窒化物半導体を用い
て構成することができ、更にマスク層に設けられた開口
部や基板上に配設された下地成長層からの選択成長によ
って形成することが可能である。この場合において、基
板主面はＣ面に設定することができる。
【００２３】また、本発明においては、上述の半導体発
光素子が複数個配列された構造から、各半導体発光素子
が画素を構成する画像形成装置や照明装置を構成するこ
とができる。
【００２４】また、本発明の半導体発光素子の製造方法
は、基板上に開口部を有するマスク層もしくは結晶種層
を形成し、該マスク層の開口部もしくは前記結晶種層か
ら該基板の主面に対して傾斜した傾斜結晶面を有する結
晶層を選択的に形成し、前記傾斜結晶面に平行な面内に
延在する第１導電型層、活性層、及び第２導電型層を前
記結晶層に形成することを特徴とする。
【００２５】基板の主面に対して傾斜した傾斜結晶面を
有する結晶層を形成することで、基板からの貫通転位を
押さえることも可能であり、また、基板の主面に対して
傾斜した傾斜結晶面は選択成長によって現れ易い面であ
ることから、エッチングなどの工程増加を招かず良好な
結晶を得ることができる。
【００２６】特に結晶層が窒化ガリウム（ＧａＮ）で構
成される場合、Ｃ＋面を用いて結晶層を形成する場合に
比べて、その窒素原子からガリウム原子へのボンドの数
が増大することになり、実効的なＶ／ＩＩＩ比を高くす
ることが可能である。したがって良質な結晶部分に活性
層を形成することができ、形成される半導体発光素子の
高性能化を図ることもできる。
【００２７】本願発明に係る２番目の半導体発光素子
は、基板上に該基板の主面に対して傾斜したＳ面または
該Ｓ面に実質的に等価な面を有する結晶層を形成し、該
Ｓ面または該Ｓ面に実質的に等価な面に平行な面内に延
在する第１導電型層、活性層、及び第２導電型層を前記
結晶層に形成することを特徴とする。
【００２８】また、Ｓ面または該Ｓ面に実質的に等価な
面は略六角錐形状の斜面をそれぞれ構成して結晶層を形
成する構成としても良く、さらにＣ＋面または該Ｃ＋面
に実質的に等価な面が前記略六角錐台形状の上平面部を
構成するように結晶層を形成しても良い。この場合にお
いて、基板主面はＣ＋面に設定することができる。
【００２９】また、本発明においては、上述の半導体発
光素子は複数個配列された構造から、各半導体発光素子
が画素を構成する画像形成装置や照明装置を構成するこ
とができる。
【００３０】また、本発明の半導体発光素子の製造方法
は、基板上に所要の開口部を有するマスク層を形成し、
該マスク層の開口部にＳ面または該Ｓ面に実質的に等価
な面を有する結晶層を選択的に形成し、該Ｓ面または該
Ｓ面に実質的に等価な面に平行な面内に延在する第１導
電型層、活性層、及び第２導電型層を前記結晶層に形成
することを特徴とする。
【００３１】電極形成などの観点から、選択的な結晶成
長の未熟な段階として把握されているＳ面を、発想を変
え、そのままＳ面を利用し第１導電型層、活性層、及び
第２導電型層がＳ面または該Ｓ面に実質的に等価な面に
平行に延在される形状で素子を形成する。Ｓ面等は基板
に対して傾斜していることから、横方向成長により基板
からの貫通転位を押さえることも可能であり、Ｓ面は選
択成長によって現れ易い面であることから、エッチング
などの工程増加を招かず良好な結晶を得ることができ
る。
【００３２】また、Ｓ面上では例えば結晶層が窒化ガリ
ウム（ＧａＮ）で構成される場合、その窒素原子からガ
リウム原子へのボンドの数がＣ＋面上に比べて増大する
ことになり、実効的なＶ／ＩＩＩ比を高くすることが可
能であって、形成される半導体発光素子の高性能化を図
ることもできる。
【００３３】本願発明に係る３番目の半導体発光素子
は、選択成長により形成され成長基板の基板主面に対し
て傾斜してなる傾斜結晶面を有する結晶成長層と、前記
結晶成長層に形成され所要の電流が注入されて光を発生
させる活性層とを有し、前記活性層から素子外に出力さ
れる光の一部は前記傾斜結晶面にほぼ平行に延在された
反射面で反射したものであることを特徴とする。
【００３４】また、本発明の半導体発光素子の製造方法
は、成長基板上に選択成長によって該成長基板の主面に
対して傾斜した傾斜結晶面を有する結晶成長層を形成
し、その前記傾斜結晶面にほぼ平行に延在される活性層
及び反射面を形成することを特徴とする。
【００３５】活性層で発生した光は、成長基板の主面に
対して傾斜した傾斜結晶層にほぼ平行に延在された反射
面で反射する。反射面は傾斜結晶層にほぼ平行であるこ
とから、成長基板の主面に対して傾斜しており、成長基
板の主面にほぼ平行な面を光取り出し窓とすることで、
一度光取り出し部分で全反射した場合でも傾斜結晶層を
進むうちに反射面で反射し、光路が変換されて光をより
外部に取り出し易くする。選択成長を利用することで、
成長基板に対して傾斜した傾斜結晶層は自己形成的に形
成され、特にエッチングなどの微細加工は不要である。
【００３６】本願発明に係る４番目の半導体発光素子
は、基板上に第１導電型の第１成長層を形成し、該第１
成長層上にマスク層を形成し、該マスク層に設けられた
開口部から第１導電型の第２成長層を選択成長させて形
成し、該第２成長層の結晶面に平行な面内に延在する第
１導電型クラッド層、活性層、及び第２導電型クラッド
層の一部または全部を前記開口部の周囲のマスク層上ま
で延在されるように形成してなることを特徴とする。
【００３７】前記第１成長層及び第２成長層は、一例と
して、ウルツ鉱型の結晶構造を有し、窒化物半導体を用
いて構成することができる。また、前記第２成長層の結
晶面は基板の主面に対して傾斜した傾斜面とすることが
できる。この場合において、基板主面はＣ面に設定する
ことができる。
【００３８】上記４番目の半導体発光素子の他の構成と
しては、基板上に第１導電型の第１成長層を形成し、該
第１成長層上にマスク層を形成し、該マスク層に設けら
れた開口部から第１導電型の第２成長層を選択成長させ
て形成し、該第２成長層の結晶面に平行な面内に延在す
る第１導電型クラッド層、活性層、及び第２導電型クラ
ッド層によって前記第２成長層の全体が被覆されるよう
に前記第１導電型クラッド層、前記活性層、及び前記第
２導電型クラッド層を形成してなることを特徴とする。
【００３９】上記４番目の半導体発光素子の更に他の構
成としては、基板上に第１導電型の第１成長層を形成
し、該第１成長層上にマスク層を形成し、該マスク層に
設けられた開口部から第１導電型の第２成長層を選択成
長させて形成し、該第２成長層の結晶面に平行な面内に
延在する第１導電型クラッド層、活性層、及び第２導電
型クラッド層の各層端部が前記マスク層に直接接するよ
うに前記第１導電型クラッド層、前記活性層、及び前記
第２導電型クラッド層を形成してなることを特徴とす
る。
【００４０】また、本発明においては、上述の半導体発
光素子が複数個配列された構造から、各半導体発光素子
が画素を構成する画像形成装置や照明装置を構成するこ
とができる。
【００４１】また、本発明の半導体発光素子の製造方法
は、基板上に積層した第１成長層上に開口部を有するマ
スク層を形成し、該マスク層の開口部から第２成長層を
選択的に形成し、前記第２成長層の結晶面に平行な面内
に延在され且つ前記開口部の周囲のマスク層上まで延在
されるように第１導電型クラッド層、活性層、及び第２
導電型クラッド層を形成することを特徴とする。
【００４２】第２成長層の結晶面に平行な面内に延在す
る第１導電型クラッド層、活性層、及び第２導電型クラ
ッド層を開口部の周囲のマスク層上まで延在させること
で、第１導電型クラッド層、活性層、及び第２導電型ク
ラッド層からなる部分と基板や第１成長層との間にマス
ク層が存在することになり、開口部の周囲のマスク層の
部分では段差が緩和されて、次に形成される電極等を微
細加工する場合の精度を高くすることができる。また、
第2成長層を選択成長させることで、基板の主面に対し
て傾斜した傾斜結晶面を容易に形成することができ、基
板からの貫通転位を押さえて、エッチングなどの工程増
加を招かず良好な結晶を得ることができる。
【００４３】本願発明の５番目の半導体発光素子は、第
１導電層と第２導電層に挟まれ、選択成長により成長基
板の主面に平行でなく延在される活性層を有し、前記活
性層の面積は前記成長基板上の前記選択成長の際に用い
た窓領域の面積より大きくされ、若しくは前記選択成長
により結晶成長した結晶成長層を前記成長基板の法線方
向に投影した場合の写像面積よりも大きくされることを
特徴とする。
【００４４】また、本発明において、活性層の面積は、
前記選択成長により結晶成長した結晶成長層を前記成長
基板の法線方向に投影した場合の写像面積と少なくとも
片側の前記導電層とその電極が接する面積の和よりも大
きくもしくは同等とすることができる。
【００４５】活性層は第１導電層と第２導電層に挟ま
れ、これら第１導電層と第２導電層を介して電流が注入
されて発光する。そして、このように活性層の面積を成
長基板上の選択成長の際に用いた窓領域の面積より大き
くし、或いは選択成長した成長層の写像面積よりも大き
くすることで、活性層に注入される電流の局所的な電流
密度を下げることができる。また、活性層の面積は前記
写像面積に電極の面積を加えたものよりも更に大きなサ
イズとすることも可能である。活性層の面積を大きくす
ることで活性層に注入すべき電流密度を下げることがで
きる。
【００４６】
【発明の実施の形態】以下において、本発明を適用した
半導体発光素子について図面を参照しながら詳細に説明
する。
【００４７】［半導体発光素子１］本発明の１番目の半
導体発光素子は、基板上に該基板の主面に対して傾斜し
た傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面
に平行な面内に延在する第１導電型層、活性層、及び第
２導電型層を前記結晶層に形成してなることを特徴とす
る。
【００４８】本発明に用いられる基板は、基板の主面に
対して傾斜した傾斜結晶面を有する結晶層を形成し得る
ものであれば特に限定されず、種々のものを使用でき
る。例示すると、基板として用いることができるのは、
サファイア（Ａｌ２Ｏ３、Ａ面、Ｒ面、Ｃ面を含む。）
ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む。）ＧａＮ、Ｓｉ、Ｚ
ｎＳ、ＺｎＯ、ＡｌＮ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡ
ｌ２Ｏ４、ＩｎＡｌＧａＮなどからなる基板であり、好
ましくはこれらの材料からなる六方晶系基板または立方
晶系基板であり、より好ましくは六方晶系基板である。
例えば、サファイヤ基板を用いる場合では、窒化ガリウ
ム（ＧａＮ）系化合物半導体の材料を成長させる場合に
多く利用されているＣ面を主面としたサファイヤ基板を
用いることができる。この場合の基板主面としてのＣ面
は、５乃至６度の範囲で傾いた面方位を含むものであ
る。基板自体は製品としての発光素子には含まれない構
造も可能であり、製造の途中で素子部分を保持させるた
めに使用され、完成前に取り外しされる構造であっても
良い。
【００４９】この基板上に形成される結晶層は基板の主
面に対して傾斜した傾斜結晶面を有している。この結晶
層は後述の基板の主面に対して傾斜した傾斜結晶面に平
行な面に第１導電型層、活性層、及び第２導電型層から
なる発光領域を形成可能な材料層であれば良く、特に限
定されるものではないが、その中でもウルツ鉱型の結晶
構造を有することが好ましい。このような結晶層として
は、例えばＩＩＩ族系化合物半導体やＢｅＭｇＺｎＣｄ
Ｓ系化合物半導体、ＢｅＭｇＺｎＣｄＯ系化合物半導体
を用いることができ、更には窒化ガリウム（ＧａＮ）系
化合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半
導体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化
インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒
化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体
を好ましくは形成することができ、特に窒化ガリウム系
化合物半導体などの窒化物半導体が好ましい。なお、本
発明において、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは
必ずしも、３元混晶のみ、２元混晶のみの窒化物半導体
を指すのではなく、例えばＩｎＧａＮでは、ＩｎＧａＮ
の作用を変化させない範囲での微量のＡｌ、その他の不
純物を含んでいても本発明の範囲であることはいうまで
もない。また、Ｓ面や（１１−２２）面に実質的に等価
な面とは、Ｓ面や（１１−２２）面に対してそれぞれ５
乃至６度の範囲で傾いた面方位を含むものである。
【００５０】この結晶層の成長方法としては、種々の気
相成長法を挙げることができ、例えば有機金属化合物気
相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）や分子線エピ
タキシー法（ＭＢＥ法）などの気相成長法や、ハイドラ
イド気相成長法（ＨＶＰＥ法）などを用いることができ
る。その中でもＭＯＣＶＤ法によると、迅速に結晶性の
良いものが得られる。ＭＯＣＶＤ法では、Ｇａソースと
してＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチ
ルガリウム）、ＡｌソースとしてはＴＭＡ（トリメチル
アルミニウム）、ＴＥＡ（トリエチルアルミニウム）、
Ｉｎソースとしては、ＴＭＩ（トリメチルインジウ
ム）、ＴＥＩ（トリエチルインジウム）などのアルキル
金属化合物が多く使用され、窒素源としてはアンモニ
ア、ヒドラジンなどのガスが使用される。また、不純物
ソースとしてはＳｉであればシランガス、Ｇｅであれば
ゲルマンガス、ＭｇであればＣｐ２Ｍｇ（シクロペンタ
ジエニルマグネシウム）、ＺｎであればＤＥＺ（ジエチ
ルジンク）などのガスが使用される。一般的なＭＯＶＰ
Ｅ法では、これらのガスを例えば６００°Ｃ以上に加熱
された基板の表面に供給して、ガスを分解することによ
り、ＩｎＡｌＧａＮ系化合物半導体をエピタキシャル成
長させることができる。
【００５１】結晶層を形成する前に、下地成長層を基板
上に形成することが好ましい。この下地成長層は例えば
窒化ガリウム層や窒化アルミニウム層からなり、下地成
長層は低温バッファ層と高温バッファ層との組合せ或い
はバッファ層と結晶種として機能する結晶種層との組合
せからなる構造であっても良い。この下地成長層も結晶
層と同様に、種々の気相成長法で形成することができ、
例えば有機金属化合物気相成長法（ＭＯＶＰＥ法）や分
子線エピタキシー法（ＭＢＥ法）、ハイドライド気相成
長法（ＨＶＰＥ法）などの気相成長法を用いることがで
きる。結晶層の成長を低温バッファ層から始めるとマス
ク上にポリ結晶が析出しやすくなって、それが問題とな
る。そこで、結晶種層を含んでからその上に基板と異な
る面を成長することで、さらに結晶性のよい結晶が成長
できる。また、選択成長を用いて結晶成長を行うには結
晶種層がないとバッファ層から形成する必要があるが、
もしバッファ層から選択成長を行うと成長の阻害された
成長しなくても良い部分に成長が起こりやすくなる。従
って、結晶種層を用いることで、成長が必要な領域に選
択性良く結晶を成長させることができることになる。バ
ッファ層は基板と窒化物半導体の格子不整合を緩和する
という目的もある。したがって、窒化物半導体と格子定
数の近い基板、格子定数が一致した基板を用いる場合に
はバッファ層が形成されない場合もある。たとえば、Ｓ
ｉＣ上にはＡｌＮを低温にしないでバッファ層をつける
こともあり、Ｓｉ基板上にはＡｌＮ、ＧａＮをやはり低
温にしないでバッファ層として成長することもあり、そ
れでも良質のＧａＮを形成できる。また、バッファ層を
特に設けない構造であっても良く、ＧａＮ基板を使用し
ても良い。
【００５２】そして、本発明においては、基板の主面に
対して傾斜した傾斜結晶面を形成するために、選択成長
法を用いることができる。基板の主面に対して傾斜した
傾斜結晶面は、その基板主面の選択にも依存するが、ウ
ルツ鉱型の（０００１）面[Ｃ面]を基板主面とした場合
では、（１−１００）面[Ｍ面]、（１−１０１）面[Ｓ
面]、（１１−２０）面[Ａ面]、（１−１０２）面[Ｒ
面]、（１−１２３）面[Ｎ面]、（１１−２２）面およ
びこれらに等価な結晶面のうちから選ばれた傾斜結晶面
を挙げることができ、特にＳ面や（１１−２２）面およ
びでこれらに等価な結晶面で用いることが好ましい。こ
れらに等価な結晶面とは前述のように、５乃至６度の範
囲で傾いた面方位を含むものである。特にＳ面はＣ＋面
の上に選択成長した際に見られる安定面であり、比較的
得やすい面であって六方晶系の面指数では（１−１０
１）である。Ｃ面にＣ＋面とＣ−面が存在するのと同様
に、Ｓ面についてはＳ＋面とＳ−面が存在するが、本明
細書においては、特に断らない場合は、Ｃ＋面ＧａＮ上
にＳ＋面を成長しており、これをＳ面として説明してい
る。なお、Ｓ面についてはＳ＋面が安定面である。また
Ｃ＋面の面指数は（０００１）である。このＳ面につい
ては、前述のように窒化ガリウム系化合物半導体で結晶
層を構成した場合には、Ｓ面上、ＧａからＮへのボンド
数が２または３とＣ面の次に多くなる。ここでＣ−面は
Ｃ＋面の上には事実上得ることができないので、Ｓ面で
のボンド数は最も多いものとなる。例えば、Ｃ面を主面
に有するサファイア基板に窒化物を成長した場合、一般
にウルツ鉱型の窒化物の表面はＣ＋面になるが、選択成
長を利用することでＳ面を形成することができ、Ｃ面に
平行な面では脱離しやすい傾向をもつＮのボンドがＧａ
から一本のボンドで結合しているのに対し、傾いたＳ面
では少なくとも一本以上のポンドで結合することにな
る。従って、実効的にＶ／III 比が上昇することにな
り、積層構造の結晶性の向上に有利である。また、基板
と異なる方位に成長すると基板から上に伸びた転位が曲
がることもあり、欠陥の低減にも有利となる。
【００５３】本発明の半導体発光素子においては、結晶
層は基板の主面に対して傾斜した傾斜結晶面を有する構
造を有しているが、特に、結晶層はＳ面または該Ｓ面に
実質的に等価な面が略六角錐形状の斜面をそれぞれ構成
する構造であっても良く、或いは、Ｓ面または該Ｓ面に
実質的に等価な面が略六角錐台形状の斜面をそれぞれ構
成する共にＣ面または該Ｃ面に実質的に等価な面が前記
略六角錐台形状の上平面部を構成する構造、所謂略六角
錐台形状であっても良い。これら略六角錐形状や略六角
錐台形状は、正確に六角錐であることを必要とせず、そ
の中の幾つかの面が消失したようなものも含む。好適な
一例においては傾斜結晶面は六面でほぼ対称となるよう
に配設される。ほぼ対称とは、完全に対称形状になって
いる場合の他、多少対称形状よりずれている場合も含
む。また、結晶層の結晶面間の稜線は必ずしも直線でな
くとも良い。また、略六角錐形状や略六角錐台形状は直
線状に延在された形状であっても良い。
【００５４】具体的な選択成長法としては、そのような
選択成長は下地成長層の一部を選択的に除去することを
利用して行われたり、あるいは、選択的に前記下地成長
層上にまたは前記下地成長層形成前に形成されたマスク
層の開口された部分を利用して行われる。例えば、前記
下地成長層がバッファ層と結晶種層とからなる場合、バ
ッファ層上の結晶種層を点在する１０μｍ径程度の小領
域に細分化し、それぞれの部分からの結晶成長によって
Ｓ面等を有する結晶層を形成することが可能である。例
えば、細分化された結晶種層は、発光素子として分離す
るためのマージンを見込んで離間するように配列するこ
とができ、個々の小領域としては、帯状、格子状、円形
状、正方形状、六角形状、三角形状、矩形状、菱形およ
びこれらの変形形状などの形状にすることができる。下
地成長層の上にマスク層を形成し、そのマスク層を選択
的に開口して窓領域を形成することでも、選択成長が可
能である。マスク層は例えば酸化シリコン層或いは窒化
シリコン層によって構成することができる。前述のよう
な略六角錐台形状や略六角錐形状が直線状に延在された
形状である場合、一方向を長手方向とするような角錐台
や角錐形状はマスク層の窓領域を帯状にしたり、結晶種
層を帯状にすることで可能である。
【００５５】選択成長を用いマスク層の窓領域を１０μ
ｍ程度の円形（或いは辺が１−１００方向の六角形、ま
たは辺が１１−２０方向の六角形など）にすることでそ
の約２倍程度の選択成長領域まで簡単に作製できる。ま
たＳ面が基板と異なる方向であれば転位を曲げる効果、
および転位を遮蔽する効果があるために、転位密度の低
減にも役立つ。
【００５６】本発明者らの行った実験において、カソー
ドルミネッセンスを用いて成長した六角錐台形状を観測
してみると、Ｓ面の結晶は良質でありＣ＋面に比較して
発光効率が高くなっていることが示されている。特にＩ
ｎＧａＮ活性層の成長温度は７００〜８００°Ｃである
ため、アンモニアの分解効率が低く、よりＮ種が必要と
される。またＡＦＭで表面を見たところステップが揃っ
てＩｎＧａＮ取り込みに適した面が観測された。さらに
その上、Ｍｇドープ層の成長表面は一般にＡＦＭレベル
での表面状態が悪いが、Ｓ面の成長によりこのＭｇドー
プ層も良い表面状態で成長し、しかもドーピング条件が
かなり異なることがわかっている。また、顕微フォトル
ミネッセンスマッピングを行うと、０. ５〜１μｍ程度
の分解能で測定することができるが、Ｃ＋面の上に成長
した通常の方法では、１μｍピッチ程度のむらが存在
し、選択成長でＳ面を得た試料については均一な結果が
得られた。また、ＳＥＭで見た斜面の平坦性もＣ＋面よ
り滑らかに成っている。
【００５７】また、選択成長マスクを用いて選択成長す
る場合であって、選択マスク開口部の上だけに成長する
際には横方向成長が存在しないため、マイクロチャネル
エピタキシーを用いて横方向成長させ窓領域より拡大し
た形状にすることが可能である。このようなマイクロチ
ャネルエピタキシーを用いて横方向成長をした方が貫通
転位を避けやすくなり、転位が減ることがわかってい
る。またこのような横方向成長により発光領域も増大
し、さらに電流の均一化、電流集中の回避、および電流
密度の低減を図ることができる。
【００５８】本発明の半導体発光素子は、基板の主面に
対して傾斜した傾斜結晶面に平行な面内に延在する第１
導電型層、活性層、及び第２導電型層を結晶層に形成す
る。第１導電型はｐ型又はｎ型のクラッド層であり、第
２導電型はその反対の導電型である。例えばＳ面を構成
する結晶層をシリコンドープの窒化ガリウム系化合物半
導体層によって構成した場合では、ｎ型クラッド層をシ
リコンドープの窒化ガリウム系化合物半導体層によって
構成し、その上にＩｎＧａＮ層を活性層として形成し、
さらにその上にｐ型クラッド層としてマグネシウムドー
プの窒化ガリウム系化合物半導体層を形成してダブルヘ
テロ構造をとることができる。活性層であるＩｎＧａＮ
層をＡｌＧａＮ層で挟む構造とすることも可能である。
また、活性層は単一のバルク活性層で構成することも可
能であるが、単一量子井戸（ＳＱＷ）構造、二重量子井
戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造などの
量子井戸構造を形成したものであっても良い。量子井戸
構造には必要に応じて量子井戸の分離のために障壁層が
併用される。活性層をＩｎＧａＮ層とした場合には、特
に製造工程上も製造し易い構造となり、素子の発光特性
を良くすることができる。さらにこのＩｎＧａＮ層は、
窒素原子の脱離しにくい構造であるＳ面の上での成長で
は特に結晶化しやすくしかも結晶性も良くなり、発光効
率を上げることが出来る。なお、窒化物半導体はノンド
ープでも結晶中にできる窒素空孔のためにｎ型となる性
質があるが、通常Ｓｉ、Ｇｅ、Ｓｅなどのドナー不純物
を結晶成長中にドープすることで、キャリア濃度の好ま
しいｎ型とすることができる。また、窒化物半導体をｐ
型とするには、結晶中にＭｇ、Ｚｎ、Ｃ、Ｂｅ、Ｃａ、
Ｂａなどのアクセプター不純物をドープすることによっ
て得られるが、高キャリア濃度のｐ層を得るためには、
アクセプター不純物のドープ後、窒素、アルゴンなどの
不活性ガス雰囲気で４００℃以上でアニーリングを行う
ことが好ましく、電子線照射などにより活性化する方法
もあり、マイクロ波照射、光照射などで活性化する方法
もある。
【００５９】これら第１導電型層、活性層、及び第２導
電型層は基板の主面に対して傾斜した傾斜結晶面に平行
な面内に延在されるが、このような面内への延在は傾斜
結晶面が形成されているところで続けて結晶成長させれ
ば容易に行うことができる。結晶層が略六角錐形状や略
六角錐台形状となり、各傾斜結晶面がＳ面等とされる場
合では、第１導電型層、活性層、及び第２導電型層から
なる発光領域を全部又は一部のＳ面上に形成することが
できる。略六角錐台形状の場合には、基板主面に平行な
上面上にも第１導電型層、活性層、及び第２導電型層を
形成できる。傾斜したＳ面を利用して発光させること
で、平行平板では多重反射により光が減衰していくが、
傾いた面があると光は多重反射の影響を免れて半導体の
外にでることができるという利点がある。第１導電型層
すなわちクラッド層はＳ面を構成する結晶層と同じ材料
で同じ導電型とすることができ、Ｓ面を構成する結晶層
を形成した後、連続的に濃度を調整しながら形成するこ
ともでき、また他の例として、Ｓ面の構成する結晶層の
一部が第１導電型層として機能する構造であっても良
い。また、基板に対して面が垂直でない方が光取出しが
改善されることになる。
【００６０】本発明の半導体発光素子では、傾斜した傾
斜結晶面の結晶性の良さを利用して、発光効率を高める
ことができる。特に、結晶性が良いＳ面にのみ電流を注
入すると、Ｓ面はＩｎの取り込みもよく結晶性も良いの
で発光効率を高くすることができる。また、活性層の実
質的なＳ面に平行な面内に延在する面積は該活性層を基
板又は前記下地成長層の主面に投影した場合の面積より
大きいものとすることができる。このように活性層の面
積を大きなものとすることで、素子の発光する面積が大
きくなり、それだけで電流密度を低減することが出来
る。また、活性層の面積を大きくとることで、輝度飽和
の低減に役立ち、これにより発光効率を上げることが出
来る。
【００６１】六角錐形状の結晶層を考えた場合、Ｓ面の
特に頂点近く部分がステップの状態が悪くなり、頂点部
は発光効率が低くなっている。これは六角錐形状の素子
では、それぞれの面のほぼ中心部分を中心に頂点側、側
辺左側、側辺右側、底面側に4 箇所に区分され、特に頂
点側部分は最もステップの状態が波打っていて、頂上付
近になると異常成長が起こりやすくなっているためであ
る。これに対して、側辺側の二箇所はどちらもステップ
がほぼ直線状でしかもステップが密集しており極めて良
好な成長状態になっており、また、底面に近い部分はや
や波打つステップであるが、頂点側ほどの異常成長は起
こっていない。そこで本発明の半導体発光素子では、活
性層への電流注入は頂点近傍側で周囲側よりも低密度と
なるように制御することが可能である。このような頂点
近傍側で低密度の電流を流すためには、電極を斜面の側
部には形成するが、頂点部分では電極を形成しないよう
な構造としたり、或いは頂点部分に電極形成前に電流ブ
ロック領域を形成する構造とすることができる。
【００６２】結晶層と第２導電型層には、それぞれ電極
が形成される。接触抵抗を下げるために、コンタクト層
を形成し、その後で電極をコンタクト層上に形成しても
良い。これらの電極を蒸着法により形成する場合、ｐ電
極、ｎ電極が結晶層とマスクの下に形成された結晶種層
との双方についてしまうと短絡してしまうことがあり、
それぞれ精度よく蒸着することが必要となる。
【００６３】本発明の半導体発光素子は複数個を並べて
画像表示装置や照明装置を構成することが可能である。
各素子を３原色分揃え、走査可能に配列することで、Ｓ
面を利用して電極面積を抑えることができるため、少な
い面積でディスプレーとして利用できる。
【００６４】［半導体発光素子２］本発明の半導体発光
素子は、基板上に該基板の主面に対して傾斜したＳ面ま
たは該Ｓ面に実質的に等価な面を有する結晶層を形成
し、該Ｓ面または該Ｓ面に実質的に等価な面に平行な面
内に延在する第１導電型層、活性層、及び第２導電型層
を前記結晶層に形成してなることを特徴とする。ここ
で、用いられる基板は、後述のＳ面またはそのＳ面に等
価な面を有する結晶層を形成し得るものであれば特に限
定されず、種々のものを使用でき、先の半導体発光素子
１において例示したものと同様のものを用いることがで
きる。
【００６５】この基板上に形成される結晶層は基板の主
面に対して傾斜したＳ面または該Ｓ面に実質的に等価な
面を有している。この結晶層は後述のＳ面または該Ｓ面
に実質的に等価な面に平行な面に第１導電型層、活性
層、及び第２導電型層からなる発光領域を形成可能な材
料層であれば良く、やはり先の半導体発光素子１におい
て例示したものと同様のものを用いることができる。結
晶層の成長方法、結晶層を成長する際に形成する下地成
長層も先の半導体発光素子１と同様である。なお、Ｓ面
に実質的に等価な面とは、Ｓ面に対して５乃至６度の範
囲で傾いた面方位を含むものである。
【００６６】そして、本発明においては、Ｓ面またはＳ
面に実質的に等価な面を形成するために、選択成長法を
用いることができる。Ｓ面はＣ＋面の上に選択成長した
際に見られる安定面であり、比較的得やすい面であって
六方晶系の面指数では（１−１０１）である。Ｃ面にＣ
＋面とＣ−面が存在するのと同様に、Ｓ面についてはＳ
＋面とＳ−面が存在するが、本例においても、特に断ら
ない場合は、Ｃ＋面ＧａＮ上にＳ＋面を成長しており、
これをＳ面として説明している。
【００６７】本発明の半導体発光素子においては、結晶
層は少なくともＳ面又はＳ面に実質的に等価な面を有す
る構造を有しているが、特に、結晶層はＳ面または該Ｓ
面に実質的に等価な面が略六角錐形状の斜面をそれぞれ
構成する構造であっても良く、或いは、Ｓ面または該Ｓ
面に実質的に等価な面が略六角錐台形状の斜面をそれぞ
れ構成する共にＣ面または該Ｃ面に実質的に等価な面が
前記略六角錐台形状の上平面部を構成する構造、所謂略
六角錐台形状であっても良い。これら略六角錐形状や略
六角錐台形状は、正確に六角錐であることを必要とせ
ず、その中の幾つかの面が消失したようなものも含む。
また、結晶層の結晶面間の稜線は必ずしも直線でなくと
も良い。また、略六角錐形状や略六角錐台形状は直線状
に延在された形状であっても良い。具体的な選択成長法
は、先の半導体発光素子１の場合と同様である。
【００６８】本発明の半導体発光素子は、Ｓ面または該
Ｓ面に実質的に等価な面に平行な面内に延在する第１導
電型層、活性層、及び第２導電型層を結晶層に形成す
る。これら第１導電型層、活性層、及び第２導電型層に
ついては、先の半導体発光素子１の項において説明した
通りである。
【００６９】これら第１導電型層、活性層、及び第２導
電型層はＳ面または該Ｓ面に実質的に等価な面に平行な
面内に延在されるが、このような面内への延在はＳ面等
が形成されているところで続けて結晶成長させれば容易
に行うことができる。結晶層が略六角錐形状や略六角錐
台形状となり、各傾斜面がＳ面等とされる場合では、第
１導電型層、活性層、及び第２導電型層からなる発光領
域を全部又は一部のＳ面上に形成することができる。略
六角錐台形状の場合には、基板主面に平行な上面上にも
第１導電型層、活性層、及び第２導電型層を形成でき
る。傾斜したＳ面を利用して発光させることで、平行平
板では多重反射により光が減衰していくが、傾いた面が
あると光は多重反射の影響を免れて半導体の外にでるこ
とができるという利点がある。第１導電型層すなわちク
ラッド層はＳ面を構成する結晶層と同じ材料で同じ導電
型とすることができ、Ｓ面を構成する結晶層を形成した
後、連続的に濃度を調整しながら形成することもでき、
また他の例として、Ｓ面の構成する結晶層の一部が第１
導電型層として機能する構造であっても良い。
【００７０】本発明の半導体発光素子では、傾斜したＳ
面の結晶性の良さを利用して、発光効率を高めることが
できる。特に、結晶性が良いＳ面にのみ電流を注入する
と、Ｓ面はＩｎの取り込みもよく結晶性も良いので発光
効率を高くすることができる。また、活性層の実質的な
Ｓ面に平行な面内に延在する面積は該活性層を基板又は
前記下地成長層の主面に投影した場合の面積より大きい
ものとすることができる。このように活性層の面積を大
きなものとすることで、素子の発光する面積が大きくな
り、それだけで電流密度を低減することが出来る。ま
た、活性層の面積を大きくとることで、輝度飽和の低減
に役立ち、これにより発光効率を上げることが出来る。
【００７１】六角錐形状の結晶層を考えた場合、Ｓ面の
特に頂点近く部分がステップの状態が悪くなり、頂点部
は発光効率が低くなっている。これは六角錐形状の素子
では、それぞれの面のほぼ中心部分を中心に頂点側、側
辺左側、側辺右側、底面側に4 箇所に区分され、特に頂
点側部分は最もステップの状態が波打っていて、頂上付
近になると異常成長が起こりやすくなっているためであ
る。これに対して、側辺側の二箇所はどちらもステップ
がほぼ直線状でしかもステップが密集しており極めて良
好な成長状態になっており、また、底面に近い部分はや
や波打つステップであるが、頂点側ほどの異常成長は起
こっていない。そこで本発明の半導体発光素子では、活
性層への電流注入は頂点近傍側で周囲側よりも低密度と
なるように制御することが可能である。このような頂点
近傍側で低密度の電流を流すためには、電極を斜面の側
部には形成するが、頂点部分では電極を形成しないよう
な構造としたり、或いは頂点部分に電極形成前に電流ブ
ロック領域を形成する構造とすることができる。
【００７２】結晶層と第２導電型層には、それぞれ電極
が形成される。接触抵抗を下げるために、コンタクト層
を形成し、その後で電極をコンタクト層上に形成しても
良い。これらの電極を蒸着法により形成する場合、ｐ電
極、ｎ電極が結晶層とマスクの下に形成された結晶種層
との双方についてしまうと短絡してしまうことがあり、
それぞれ精度よく蒸着することが必要となる。
【００７３】本発明の半導体発光素子は複数個を並べて
画像表示装置や照明装置を構成することが可能である。
各素子を３原色分揃え、走査可能に配列することで、Ｓ
面を利用して電極面積を抑えることができるため、少な
い面積でディスプレーとして利用できる。
【００７４】［半導体発光素子３］本発明の半導体発光
素子は、選択成長により形成され成長基板の基板主面に
対して傾斜してなる傾斜結晶面を有する結晶成長層と、
前記結晶成長層に形成され所要の電流が注入されて光を
発生させる活性層とを有し、前記活性層から素子外に出
力される光の一部は前記傾斜結晶面にほぼ平行に延在さ
れた反射面で反射したものであることを特徴とする。基
板や結晶層、結晶層の選択成長方法、第１導電型層、活
性層、第２導電型層など、半導体発光素子の基本構成に
ついては、先の半導体発光素子１と同様である。
【００７５】本発明の半導体発光素子における反射面
は、その構造として特に限定されるものではないが、活
性層で発生した光を実質的に全反射または多少の光透過
があっても有効な反射が可能な面であれば良い。この反
射面はその少なくとも一部が傾斜結晶面にほぼ平行に延
在される。反射面が傾斜結晶面にほぼ平行とは、実質的
に平行である場合と完全の平行な面からすこしの傾きを
有して延在している場合の両方を含む。反射面は単一の
面とすることも可能であるが、それぞれ活性層で発生し
た光を反射する機能を有する傾斜結晶面に平行に延在さ
れる２面以上の面であっても良く、傾斜結晶面の法線方
向で重複した構造であっても良い。本発明の半導体発光
素子では結晶面自体を反射面とすることが可能であり、
反射面に結晶面を用いれば、散乱成分が小さくなるた
め、より効率良く光が取り出される。また、結晶面を反
射面とする場合には、活性層などの各半導体層を形成し
た後、電極として金属膜を形成する構造にできるため、
その電極が反射膜を構成する構造にすることができる。
活性層上に形成された電極が反射膜として用いられる場
合、活性層などを傾斜結晶層に積層する形で形成すれ
ば、電極も結晶成長層の形状に自己形成的に形成でき、
エッチングなどの加工は反射膜の形成については不要と
なる。
【００７６】前記傾斜結晶面に平行に延在された反射面
は、その一例として１８０°よりも小さな角度で対向す
る少なくとも２面以上の反射面を有する構造とすること
ができる。これら１８０°よりも小さな角度で対向する
少なくとも2面以上の反射面は直接対向する２面以上の
面であっても良く、間に他の角度で配される反射面や結
晶面を挟んで対向する面であっても良い。例えばＳ面を
側面とする六角錐構造の結晶成長層を形成する素子で
は、六角錐の頂点で約６０度前後の角度で対向すること
になる。
【００７７】結晶成長層もしくは第１導電層と第２導電
型層には、それぞれ電極が形成される。接触抵抗を下げ
るために、コンタクト層を形成し、その後で電極をコン
タクト層上に形成しても良い。これらの電極を蒸着法に
より形成する場合、ｐ電極、ｎ電極が結晶層とマスクの
下に形成された結晶種層との双方についてしまうと短絡
してしまうことがあり、それぞれ精度よく蒸着すること
が必要となる。本発明の基本構造を発光ダイオードとす
るには第１、第２導電層にそれぞれ電極を形成すれば良
く、どちらの構造に対しても、光を取り出す方向は必要
に応じて表裏どちらでも可能である。すなわち、透明基
板であればどちらの構造であっても基板の裏側から光を
取り出すことができ、透明電極を用いればどちらの構造
でも表側から光を取り出すことができる。
【００７８】本発明の半導体発光素子の要旨の１つは、
出力として取り出される光の一部は選択成長によって形
成された傾斜結晶面と平行に延在された反射面で反射し
たものである点であり、反射によって光取り出し効率が
向上することから、当該半導体発光素子の高輝度化を図
ることができる。また、反射面の基礎となる傾斜結晶面
は選択成長を利用してプロセス上容易に形成されること
から、自己形成的に特にエッチングなどの工程を追加し
なくとも得ることができる。
【００７９】本発明の半導体発光素子の要旨のさらに他
の１つは、選択成長を利用し、活性層を成長基板に対し
て傾斜した平面上にも形成する場合には、活性層の面積
を大きくできるという点である。素子サイズが限定され
ている場合、素子内での活性層の有効面積が大きいほう
が、同じ輝度を得るために必要な単位面積あたりの電流
注入密度を小さくすることができる。したがって、有効
面積が大きい構造の方が、同じ輝度を得るには信頼性が
向上し、活性層に同じ負荷をかけるのであれば輝度を向
上できる。特に活性層の総面積と選択成長領域の成長基
板に占める面積との差が、少なくとも片側の電極とのコ
ンタクトに必要な面積より大きくなれば、コンタクト領
域によって制限された活性層領域分が補償されることに
なる。したがって、本発明の半導体発光素子を用いて、
活性層を傾斜結晶面に形成することで、該発光素子の素
子サイズを必要なだけ小さくしても、構造上の負担すな
わち電流が集中してしまうような事態が軽減されること
になる。
【００８０】なお、本発明の半導体発光素子は複数個を
並べて画像表示装置や照明装置を構成することが可能で
ある。各素子を３原色分揃え、走査可能に配列すること
で、Ｓ面を利用して電極面積を抑えることができるた
め、少ない面積でディスプレーとして利用できる。
【００８１】［半導体発光素子４］本発明の半導体発光
素子は、基板上に第１導電型の第１成長層を形成し、該
第１成長層上にマスク層を形成し、該マスク層に設けら
れた開口部から第１導電型の第２成長層を選択成長させ
て形成し、該第２成長層の結晶面に平行な面内に延在す
る第１導電型クラッド層、活性層、及び第２導電型クラ
ッド層の一部または全部を前記開口部の周囲のマスク層
上まで延在されるように形成してなることを特徴とす
る。 本発明に用いられる基板は、基板の主面に対して
傾斜した傾斜結晶面を有する結晶層を形成し得るもので
あれば特に限定されず、先の半導体発光素子１〜３と同
様のものを用いることができる。
【００８２】この基板上に形成される成長層は後述する
マスク層の下部に配される第１成長層と、マスク層の開
口部から成長して形成される第２成長層とからなる。こ
れら第１成長層と第２成長層は共に第１導電型とされ、
特に限定されるものではないが、第２成長層の結晶面に
平行な面に第１導電型層、活性層、及び第２導電型層か
らなる発光領域を形成可能な材料層であれば良い。第１
及び第２成長層の層形成材料として、化合物半導体材料
が使用され、その中でもウルツ鉱型の結晶構造を有する
ことが好ましい。
【００８３】このような成長層としては、例えばＩＩＩ
族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化合物半導
体、ＢｅＭｇＺｎＣｄＯ系化合物半導体を用いることが
でき、更には窒化ガリウム（ＧａＮ）系化合物半導体、
窒化アルミニウム（ＡｌＮ）系化合物半導体、窒化イン
ジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリ
ウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウム
ガリウム（ＡｌＧａＮ）系化合物半導体などを好ましく
は形成することができ、特に窒化ガリウム系化合物半導
体などの窒化物半導体が好ましい。なお、本発明におい
て、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは必ずしも、
３元混晶のみ、２元混晶のみの窒化物半導体を指すので
はなく、例えばＩｎＧａＮでは、ＩｎＧａＮの作用を変
化させない範囲での微量のＡｌ、その他の不純物を含ん
でいても本発明の範囲であることはいうまでもない。ま
た、本明細書において、窒化物とはＩＩＩ族にＢ、Ａ
ｌ、Ｇａ、Ｉｎ、Ｔａの中のいずれかひとつを用い、Ｖ
族には主にＮを用いることを特徴とするものである。し
かしながら、本明細書において、微量のＡｓ、Ｐを用い
てバンドギャップを低減した材料であっても窒化物に含
められる。
【００８４】この成長層の成長方法としては、種々の気
相成長法を挙げることができ、例えば有機金属化合物気
相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）や分子線エピ
タキシー法（ＭＢＥ法）などの気相成長法や、ハイドラ
イド気相成長法（ＨＶＰＥ法）などを用いることができ
る。その中でもＭＯＶＰＥ法によると、迅速に結晶性の
良いものが得られる。ＭＯＣＶＤ法では、Ｇａソースと
してＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチ
ルガリウム）、ＡｌソースとしてはＴＭＡ（トリメチル
アルミニウム）、ＴＥＡ（トリエチルアルミニウム）、
Ｉｎソースとしては、ＴＭＩ（トリメチルインジウ
ム）、ＴＥＩ（トリエチルインジウム）などのアルキル
金属化合物が多く使用され、窒素源としてはアンモニ
ア、ヒドラジンなどのガスが使用される。また、不純物
ソースとしてはＳｉであればシランガス、Ｇｅであれば
ゲルマンガス、ＭｇであればＣｐ２Ｍｇ（シクロペンタ
ジエニルマグネシウム）、ＺｎであればＤＥＺ（ジエチ
ルジンク）などのガスが使用される。ＭＯＣＶＤ法で
は、これらのガスを例えば６００°Ｃ以上に加熱された
基板の表面に供給して、ガスを分解することにより、Ｉ
ｎＡｌＧａＮ系化合物半導体をエピタキシャル成長させ
ることができる。
【００８５】前記第１成長層は例えば窒化ガリウム層や
窒化アルミニウム層からなり、第１成長層は低温バッフ
ァ層と高温バッファ層との組合せ或いはバッファ層と結
晶種として機能する結晶種層との組合せからなる構造で
あっても良い。成長層の成長を低温バッファ層から始め
るとマスク上にポリ結晶が析出しやすくなって、それが
問題となる。そこで、結晶種層を含んでからその上に基
板と異なる面を成長することで、さらに結晶性のよい結
晶が成長できる。また、選択成長を用いて結晶成長を行
うには結晶種層がないとバッファ層から形成する必要が
あるが、もしバッファ層から選択成長を行うと成長の阻
害された成長しなくても良い部分に成長が起こりやすく
なる。従って、結晶種層を用いることで、成長が必要な
領域に選択性良く結晶を成長させることができることに
なる。バッファ層は基板と窒化物半導体の格子不整合を
緩和するという目的もある。したがって、窒化物半導体
と格子定数の近い基板、格子定数が一致した基板を用い
る場合にはバッファ層が形成されない場合もある。たと
えば、ＳｉＣ上にはＡｌＮを低温にしないでバッファ層
を形成することもあり、Ｓｉ基板上にはＡｌＮ、ＧａＮ
をやはり低温にしないでバッファ層として成長すること
もあり、それでも良質のＧａＮ層が得られる。また、バ
ッファ層については、特に設けない構造とすることもで
き、ＧａＮ基板を使用しても良い。
【００８６】そして、本発明においては、選択成長によ
り第２成長層を形成することから、基板の主面に対して
傾斜した傾斜面を得ることができる。一般に、基板主面
の選択にも依存するが、ウルツ鉱型の（０００１）面
[Ｃ面]を基板主面とした場合では、（１−１００）面
[Ｍ面]、（１−１０１）面[Ｓ面]、（１１−２０）面
[Ａ面]、（１−１０２）面[Ｒ面]、（１−１２３）面
[Ｎ面]、（１１−２２）面およびこれらに等価な結晶面
のうちから選ばれた傾斜面を形成することができ、特に
Ｓ面や（１１−２２）面およびでこれらに等価な結晶面
を用いることが好ましい。これらに等価な結晶面とは前
述のように、５乃至６度の範囲で傾いた面方位を含むも
のである。特にＳ面はＣ＋面の上に選択成長した際に見
られる安定面であり、比較的得やすい面であって六方晶
系の面指数では（１，−１，０，１）面である。Ｃ面に
Ｃ＋面とＣ−面が存在するのと同様に、Ｓ面については
Ｓ＋面とＳ−面が存在するが、本明細書においては、特
に断らない場合は、Ｃ＋面ＧａＮ上にＳ＋面を成長して
おり、これをＳ面として説明している。なお、Ｓ面につ
いてはＳ＋面が安定面である。
【００８７】前述のように窒化ガリウム系化合物半導体
で結晶層を構成した場合には、Ｓ面すなわちＳ＋面上、
ＧａからＮへのボンド数が２または３とＣ面の次に多く
なる。ここでＣ−面はＣ＋面の上には事実上得ることが
できないので、Ｓ面でのボンド数は最も多いものとな
る。例えば、Ｃ面を主面に有するサファイア基板に窒化
物を成長した場合、一般にウルツ鉱型の窒化物の表面は
Ｃ＋面になるが、選択成長を利用することでＳ面を形成
することができ、Ｃ面に平行な面では脱離しやすい傾向
をもつＮのボンドがＧａから一本のボンドで結合してい
るのに対し、傾いたＳ面では少なくとも一本以上のボン
ドで結合することになる。従って、実効的にＶ／III 比
が上昇することになり、積層構造の結晶性の向上に有利
である。また、基板と異なる方位に成長すると基板から
上に伸びた転位が曲がることもあり、欠陥の低減にも有
利となる。
【００８８】本発明の半導体発光素子においては、選択
成長によって第２成長層は基板の主面に対して傾斜した
構造とすることが可能であるが、特に、第２成長層はＳ
面または該Ｓ面に実質的に等価な面が略六角錐形状の斜
面をそれぞれ構成する構造であっても良く、或いは、Ｓ
面または該Ｓ面に実質的に等価な面が略六角錐台形状の
斜面をそれぞれ構成する共にＣ面または該Ｃ面に実質的
に等価な面が前記略六角錐台形状の上平面部を構成する
構造、所謂略六角錐台形状であっても良い。これら略六
角錐形状や略六角錐台形状は、正確に六角錐であること
を必要とせず、その中の幾つかの面が消失したようなも
のも含む。また、結晶層の結晶面間の稜線は必ずしも直
線でなくとも良い。また、略六角錐形状や略六角錐台形
状は直線状に延在された形状であっても良い。
【００８９】具体的な選択成長法としては、選択的に第
１成長層上に形成されたマスク層の開口された部分を利
用して行われる。マスク層の開口部の形状としては、円
形状、正方形状、六角形状、三角形状、矩形状、菱形、
帯状、格子状およびこれらの変形形状などの形状にする
ことができる。マスク層は例えば絶縁材料からなり、例
えば酸化シリコン層或いは窒化シリコン層によって構成
することができる。マスク層の厚みは、活性層近傍や電
極近傍の段差を緩和する目的で、０．１乃至５μｍの範
囲で形成することができ、より好ましくは０．１乃至
１．０μｍの程度である。前述のような略六角錐台形状
や略六角錐形状が直線状に延在された形状である場合、
一方向を長手方向とするような角錐台や台形形状はマク
ス層の開口部（窓領域）を帯状にすることで可能であ
る。
【００９０】選択成長を用いマスク層の開口部を１０μ
ｍ程度の円形（或いは辺が１−１００方向の六角形、ま
たは辺が１１−２０方向の六角形など）にすることでそ
の約２倍程度の選択成長領域まで簡単に作製できる。ま
たＳ面が基板と異なる方向であれば転位を曲げる効果、
および転位を遮蔽する効果があるために、転位密度の低
減にも役立つ。
【００９１】本発明者らの行った実験において、カソー
ドルミネッセンスを用いて成長した六角錐台形状を観測
してみると、第２成長層として形成されたＳ面の結晶は
良質でありＣ＋面に比較して発光効率が高くなっている
ことが示されている。特にＩｎＧａＮ活性層の成長温度
は７００〜８００°Ｃであるため、アンモニアの分解効
率が低く、よりＮ種が必要とされる。またＡＦＭで表面
を見たところステップが揃ってＩｎＧａＮ取り込みに適
した面が観測された。さらにその上、Ｍｇドープ層の成
長表面は一般にＡＦＭレベルでの表面状態が悪いが、Ｓ
面の成長によりこのＭｇドープ層も良い表面状態で成長
し、しかもドーピング条件がかなり異なることがわかっ
ている。また、顕微フォトルミネッセンスマッピングを
行うと、０. ５- １μｍ程度の分解能で測定することが
できるが、Ｃ＋面の上に成長した通常の方法では、１μ
ｍピッチ程度のむらが存在し、選択成長でＳ面を得た試
料については均一な結果が得られた。また、ＳＥＭで見
た斜面の平坦性もＣ＋面より滑らかに成っている。
【００９２】また、選択成長マスクを用いて選択成長す
る場合であって、選択マスク開口部の上だけに成長する
際には横方向成長が存在しないため、マイクロチャネル
エピタキシーを用いて横方向成長させ窓領域より拡大し
た形状にすることが可能である。このようなマイクロチ
ャネルエピタキシーを用いて横方向成長をした方が貫通
転位を避けやすくなり、転位が減ることがわかってい
る。またこのような横方向成長により発光領域も増大
し、さらに電流の均一化、電流集中の回避、および電流
密度の低減を図ることができる。
【００９３】本発明の半導体発光素子は、第２成長層の
結晶面に平行な面内に延在する第１導電型クラッド層、
活性層、及び第２導電型クラッド層を第２成長層に形成
する。第１導電型層、活性層、第２導電型層の基本構成
については、先の半導体発光素子１と同様である。
【００９４】本発明の半導体発光素子においては、第１
導電型クラッド層、活性層、及び第２導電型クラッド層
の全部または一部が開口部の周囲のマスク層上にまで延
在される。このようにマスクを除去しない構造とするた
め、横方向に成長した部分の下部の支えがなくなること
もなく、また全部マスク層を残した状態にすれば、選択
成長構造の段差が緩和され、レーザ照射などによって基
板を剥がした場合でも、マスク層が第１成長層の支持層
として機能しながらｎ電極とｐ電極を確実に分離して短
絡を防止できる。
【００９５】また、本発明の他の半導体発光素子におい
ては、第１導電型クラッド層、活性層、及び第２導電型
クラッド層によって、第２成長層の全体が被覆される構
造となる。まず、このような構造は、選択成長によって
傾斜した結晶面を第２成長層が呈するために容易に構成
できる。すなわち、基板主面に平行に延在する活性層な
どを形成した場合では、端部が空気中に露出し得るが、
傾斜した結晶面を利用することで端部までも被覆するこ
とができる。第２成長層の全体が被覆されることで、活
性層の酸化などの劣化が未然に防止されることになり、
さらに発光面積が増大するといった効果も得られる。
【００９６】また、本発明の更に他の半導体発光素子に
おいては、第１導電型クラッド層、活性層、及び第２導
電型クラッド層の各端部が直接マスク層に接する構造に
することができる。このような構造は、選択成長によっ
て傾斜した結晶面を第２成長層が呈するために容易に構
成でき、各端部が直接マスク層に接して活性層等を被覆
することから、活性層の酸化などの劣化が未然に防止さ
れることになり、さらに発光面積が増大するといった効
果も得られる。
【００９７】本発明の半導体発光素子では、結晶面の結
晶性の良さを利用して、発光効率を高めることができ
る。特に、結晶性が良いＳ面にのみ電流を注入すると、
Ｓ面はＩｎの取り込みもよく結晶性も良いので発光効率
を高くすることができる。また、活性層の実質的なＳ面
に平行な面内に延在する面積は該活性層を基板又は前記
第１成長層の主面に投影した場合の面積より大きいもの
とすることができる。このように活性層の面積を大きな
ものとすることで、素子の発光する面積が大きくなり、
それだけで電流密度を低減することが出来る。また、活
性層の面積を大きくとることで、輝度飽和の低減に役立
ち、これにより発光効率を上げることが出来る。
【００９８】第２成長層と第２導電型クラッド層には、
それぞれ電極が形成される。接触抵抗を下げるために、
コンタクト層を形成し、その後で電極をコンタクト層上
に形成しても良い。これらの電極を蒸着法により形成す
る場合、ｐ電極、ｎ電極が層とマスクの下に形成された
第１成長層との双方についてしまうと短絡してしまうこ
とがあり、それぞれ精度よく蒸着することが必要とな
る。
【００９９】本発明の半導体発光素子は複数個を並べて
画像表示装置や照明装置を構成することが可能である。
各素子を３原色分揃え、走査可能に配列することで、Ｓ
面を利用して電極面積を抑えることができるため、少な
い面積でディスプレーとして利用できる。
【０１００】［半導体発光素子５］本発明の半導体発光
素子は、第１導電層と第２導電層に挟まれ、選択成長に
より成長基板の主面に平行でなく延在される活性層を有
し、前記活性層の面積は前記成長基板上の前記選択成長
の際に用いた窓領域の面積より大きくされ、若しくは前
記選択成長により結晶成長した結晶成長層を前記成長基
板の法線方向に投影した場合の写像面積よりも大きくさ
れることを特徴とする。基板や結晶層、結晶層の選択成
長方法、第１導電型層、活性層、第２導電型層など、半
導体発光素子の基本構成については、先の半導体発光素
子１と同様である。
【０１０１】本発明は選択成長により活性層を斜面に形
成するという基本構造であることから、本発明の効果を
十分得るには基本となる素子サイズが結晶成長層の層厚
と同等のサイズ、すなわち大きくとも５０ミクロン程度
の大きさであることが好ましく、かつ素子サイズが小さ
い場合ほど効果的である。しかし、基本構造の１次元、
あるいは２次元配列を一つの素子に内包すればどのよう
なサイズの素子についても適用可能である。特に導電層
の抵抗値が高いために電極引き回しの必要な第１導電層
について高密度のコンタクトを必要としたり、第２導電
層のなるべく大きな面積のコンタクトを必要とする場合
において本発明の半導体発光素子は効果的である。
【０１０２】本発明の半導体発光素子は、第１導電層と
第２導電層に挟まれた構造の活性層を有しており、活性
層は成長基板の主面に対して平行でない面内に延在され
る。第１導電型はｐ型又はｎ型のクラッド層であり、第
２導電型はその反対の導電型である。例えばＣ面を構成
する結晶層をシリコンドープの窒化ガリウム系化合物半
導体層によって構成した場合では、ｎ型クラッド層をシ
リコンドープの窒化ガリウム系化合物半導体層によって
構成し、その上にＩｎＧａＮ層を活性層として形成し、
さらにその上にｐ型クラッド層としてマグネシウムドー
プの窒化ガリウム系化合物半導体層を形成してダブルヘ
テロ構造をとることができる。活性層であるＩｎＧａＮ
層をＡｌＧａＮ層で挟む構造とすることも可能である。
また、活性層は単一のバルク活性層で構成することも可
能であるが、単一量子井戸（ＳＱＷ）構造、二重量子井
戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造などの
量子井戸構造を形成したものであっても良い。量子井戸
構造には必要に応じて量子井戸の分離のために障壁層が
併用される。活性層をＩｎＧａＮ層とした場合には、特
に製造工程上も製造し易い構造となり、素子の発光特性
を良くすることができる。さらにこのＩｎＧａＮ層は、
窒素原子の脱離しにくい構造であるＳ面の上での成長で
は特に結晶化しやすくしかも結晶性も良くなり、発光効
率を上げることが出来る。なお、窒化物半導体はノンド
ープでも結晶中にできる窒素空孔のためにｎ型となる性
質があるが、通常Ｓｉ、Ｇｅ、Ｓｅなどのドナー不純物
を結晶成長中にドープすることで、キャリア濃度の好ま
しいｎ型とすることができる。また、窒化物半導体をｐ
型とするには、結晶中にＭｇ、Ｚｎ、Ｃ、Ｂｅ、Ｃａ、
Ｂａなどのアクセプター不純物をドープすることによっ
て得られる。
【０１０３】これら第１導電型層、活性層、及び第２導
電型層は成長基板の主面に対して傾斜した結晶成長層に
形成されるが、このような成長基板の主面と平行でない
面内への活性層の延在は傾斜した結晶面が形成されてい
るところで続けて結晶成長させれば容易に行うことがで
きる。また、結晶面が稜線の両側に延在するところに活
性層を形成することで、活性層は屈曲部を含んで延在さ
れる。結晶成長層が略六角錐形状や略六角錐台形状とな
り、各傾斜した結晶成長層の表面がＳ面等とされる場合
では、第１導電型層、活性層、及び第２導電型層からな
る発光領域を全部又は一部のＳ面上に形成することがで
きる。
【０１０４】略六角錐台形状の場合には、基板主面に平
行な上面上、例えばＣ面上にも第１導電型層、活性層、
及び第２導電型層を形成できる。傾斜したＳ面を利用し
て発光させることで、平行平板では多重反射により光が
減衰していくが、傾いた面があると光は多重反射の影響
を免れて半導体の外にでることができるという利点があ
る。第１導電型層すなわちクラッド層はＳ面を構成する
結晶層と同じ材料で同じ導電型とすることができ、Ｓ面
を構成する結晶層を形成した後、連続的に濃度を調整し
ながら形成することもでき、また他の例として、Ｓ面の
構成する結晶層の一部が第１導電型層として機能する構
造であっても良い。
【０１０５】本発明の半導体発光素子では、傾斜した傾
斜結晶面の結晶性の良さを利用して、発光効率を高める
ことができる。特に、結晶性が良いＳ面にのみ電流を注
入すると、Ｓ面はＩｎの取り込みもよく結晶性も良いの
で発光効率を高くすることができる。また、活性層の実
質的なＳ面に平行な面内に延在する面積は該活性層を基
板又は前記下地成長層の主面に投影した場合の面積より
大きいものとすることができる。このように活性層の面
積を大きなものとすることで、素子の発光する面積が大
きくなり、それだけで電流密度を低減することが出来
る。また、活性層の面積を大きくとることで、輝度飽和
の低減に役立ち、これにより発光効率を上げることが出
来る。
【０１０６】結晶成長層もしくは第１導電層と第２導電
型層には、それぞれ電極が形成される。接触抵抗を下げ
るために、コンタクト層を形成し、その後で電極をコン
タクト層上に形成しても良い。これらの電極を蒸着法に
より形成する場合、ｐ電極、ｎ電極が結晶層とマスクの
下に形成された結晶種層との双方についてしまうと短絡
してしまうことがあり、それぞれ精度よく蒸着すること
が必要となる。本発明の基本構造を発光ダイオードとす
るには第１、第２導電層にそれぞれ電極を形成すれば良
く、どちらの構造に対しても、光を取り出す方向は必要
に応じて表裏どちらでも可能である。すなわち、透明基
板であればどちらの構造であっても基板の裏側から光を
取り出せるし、透明電極を用いればどちらの構造でも表
側から光を取り出すことができる。
【０１０７】本発明の半導体発光素子の要旨の１つは、
選択成長することによって、活性層を成長基板に対して
平行でない平面上にも形成することで活性層の面積を大
きくするという点である。素子サイズが限定されている
場合、素子内での活性層の有効面積が大きいほうが、同
じ輝度を得るために必要な単位面積あたりの電流注入密
度を小さくすることができる。したがって、有効面積が
大きい構造の方が、同じ輝度を得るには信頼性が向上
し、活性層に同じ負荷をかけるのであれば輝度を向上で
きる。特に活性層の総面積と選択成長領域の成長基板に
占める面積との差が、少なくとも片側の電極とのコンタ
クトに必要な面積より大きくなれば、コンタクト領域に
よって制限された活性層領域分が補償されることにな
る。したがって、本発明の半導体発光素子を用いること
で、該発光素子の素子サイズを必要なだけ小さくして
も、構造上の負担すなわち電流が集中してしまうような
事態が軽減されることになる。
【０１０８】ここで、例えば断面三角形のストライプパ
ターンの結晶成長層が奥行き方向に続いていると仮定
し、基板主面と結晶成長層の傾斜面の傾き角をθとする
と、活性層の全領域について成長基板の法線ベクトル方
向に投影した写像の写像面積と比較すると、活性層の有
効面積は最大1/cosθ倍大きくなることがわかる。断面
三角形のストライプパターンの構造に限らず、選択成長
により多角台形や、多角錐などを形成後、その表面に基
板に平行でない活性層が形成できれば、有効面積はほぼ
必然的に大きくなる。なお、写像面積とは、基板主面に
おける占有面積に等しく、基板主面に垂直な法線ベクト
ル方向に光を仮想的に照射した場合に結晶成長層によっ
て形成される影部分の面積に等しい。
【０１０９】さらに非成長領域を小さくし、かつ成長阻
害膜すなわちマスク層などにより分離され、隣り合った
安定面同士を接触しないぎりぎりまで成長すれば、成長
基板の面積より活性層面積を大きくすることも可能であ
る。ただし図１６に示す発光素子では、一回の成長での
最大面積は成長基板の成長面の面積に等しく、また電極
や素子分離溝を付加するとさらに活性層の有効面積は小
さくなるため、かならずしも活性層の総和面積が成長基
板の面積より大きくならなくても十分効果がある。
【０１１０】活性層の有効面積を、成長基板上の選択成
長の際に用いた窓領域の面積より大きくし、若しくは選
択成長により結晶成長した結晶成長層を成長基板の法線
方向に投影した場合の写像面積よりも大きくすること
で、活性層に注入される電流の密度を下げることがで
き、素子の信頼性を向上できる。また、活性層の有効面
積が、選択成長領域を成長基板へ法線ベクトル方向に投
影した写像の面積と少なくとも片側の電極と導電層との
接触面積の和よりも大きくすることでも、活性層に注入
される電流の密度を下げることができ、素子の信頼性を
向上できる。特に活性層の総面積と選択成長領域の成長
基板上に占める写像面積との差が、少なくとも片側の電
極とのコンタクトに必要な面積より大きくなれば、コン
タクト領域によって制限された活性層領域分が補償され
る。
【０１１１】例えば３０μｍ角の発光ダイオード素子の
製造について考えると、第１電極と第１導電層である下
地導電層が接触する領域は２０μｍ×５μｍ程度、活性
層を配置できる選択成長領域は大きくとも２０μｍ角程
度である。したがって、活性層の総面積を５００μｍ2
以上に設定することで、本発明の素子構造が得られるこ
とになる。実際に、選択成長領域に底辺が２０μｍ角で
斜面の角度４５°の四角錐を形成し、活性層がその斜面
に均一に形成されると、活性層の総面積は２０μｍ×２
０μｍ／cos４５°＝５６６μｍ2となり、接触面積に比
べて活性層の有効面積を十分増大することができる。ま
た、斜面の角度が大きければさらに効果的であることも
明らかである。例えば、ウルツ鉱型の（０００１）面に
対する安定面（１−１０１）面は約６２°、せん亜鉛型
の（００１）面に対する安定面（１１１）面は５４．７
°であるから、本発明の活性層の領域を広げて信頼性を
確保するという効果を十分に得ることができる。
【０１１２】なお、本発明の半導体発光素子は複数個を
並べて画像表示装置や照明装置を構成することが可能で
ある。各素子を３原色分揃え、走査可能に配列すること
で、Ｓ面を利用して電極面積を抑えることができるた
め、少ない面積でディスプレーとして利用できる。
【０１１３】
【実施例】以下、本発明を各実施例を参照しながら更に
詳細に説明する。各実施例はそれぞれ製造方法に対応し
ており、その製造方法によって完成した素子が本発明の
構造を有する半導体発光素子である。従って、各実施例
では初めに製造工程について説明を行い、次いで製造さ
れた素子自体について説明する。なお、本発明の半導体
発光素子は、その要旨を逸脱しない範囲で変形、変更な
どが可能であり、本発明は以下の実施例に限定されるも
のではない。
【０１１４】実施例１ 本実施例はサファイア基板上に直接選択成長で傾斜結晶
面としてＳ面を有する結晶層を形成する半導体発光素子
の例であり、図１乃至図７を参照しながら、その製造工
程と共に素子構造を説明する。
【０１１５】Ｃ＋面を基板主面１１とするサファイア基
板１０上に、ＳｉＯ２またはＳｉＮを用いたマスク層１
２を全面に厚さ１００〜５００ｎｍの範囲で形成し、１
００μｍ程度の開口部１３をフォトリソグラフィーとフ
ッ酸系エッチャントを用いて形成する（図１）。この開
口部１３は本実施例においては略矩形状であり、大きさ
は作成すべき発光素子の特性に応じて変えることができ
る。
【０１１６】次に、選択成長としてもう一度結晶成長を
行う。これは低温５００℃で薄い（２０〜３０ｎｍ）の
ＧａＮ層（低温バッファ層）を成長し、図２に示すよう
に、その後成長温度を１０００°Ｃ程度に上昇させてシ
リコンドープのＧａＮ層１４を形成する。このシリコン
ドープのＧａＮ層１４はマスクの開口部１３に成長する
が、水素雰囲気で、この成長温度１０００°Ｃを維持し
ながらしばらく成長を続けると横方向にやや広がる。
【０１１７】さらにその上にマスク層１５を形成し、さ
らにフォトリソグラフィーとエッチングで略円形の開口
部１６を設け（図３）、さらに開口部１６の内側で成長
を続けシリコンドープのＧａＮ層１７からなる六角錐形
状の結晶層を成長させる。その際、六角錐形状の結晶層
の表面はＳ（１−１０１）面で覆われる。成長時間が足
りないなどの成長条件が異なると、上面側が基板主面と
平行なＣ＋面を有する六角台形状になるが、この実施例
では六角錐になるまでシリコンドープのＧａＮ層１７か
らなる結晶層を成長する。十分な成長時間を経過した後
は、シリコンドープのＧａＮ層１７の表面は、六角錐形
状の各斜面がＳ面で覆われるようになる。この際、開口
部１６のピッチは十分に離しておく必要がある。
【０１１８】六角錐形状をシリコンドープのＧａＮ層１
７で形成した後、しばらく成長を行い六角錐の大きさが
幅１５〜２０μｍ程度（一辺が７．５〜１０μｍ程度）
になった際、高さは六角錐としてその一辺の１．６倍程
度になり、従って１０〜１６μｍ程度になる。なお、こ
の１０〜１６μｍ程度のサイズは例示であり、幅１０μ
ｍ以下のサイズであっても良い。そこまで成長して閉じ
た六角錐が形成された後、さらにシリコンドープのＧａ
Ｎ層１７を成長し、その後成長温度を低減しＩｎＧａＮ
層１８を成長する。その後成長温度を上昇し、図４に示
すようにマグネシウムドープのＧａＮ層１９を成長す
る。その際のＩｎＧａＮ層１８の厚さは０．５ｎｍから
３ｎｍ程度である。さらに（Ａｌ）ＧａＮ／ＩｎＧａＮ
の量子井戸層や多重量子井戸層などにすることもあり、
ガイド層として機能するＧａＮまたはＩｎＧａＮを用い
て多重構造とすることもある。その際、ＩｎＧａＮのす
ぐ上の層にはＡｌＧａＮ層を成長することが望ましい。
【０１１９】その後、そのエピ層の一部をシリコンドー
プのＧａＮ層１４が露出するまでエッチングし、さらに
その除去した部分２１にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を
蒸着する。これがｎ電極２０となる。さらに六角錐上に
成長した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）
／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極２２が
完成する（図５）。これらの蒸着の際、ｐ電極２２、ｎ
電極２０が六角錐形状のシリコンドープのＧａＮ層１７
とマスクの下に形成されたシリコンドープのＧａＮ層１
４との双方についてしまうと短絡してしまうので、それ
ぞれ精度よく蒸着することが必要である。その後、図６
に示すように、当該発光素子をＲＩＥ（反応性イオンエ
ッチング）またはダイサーなどで分離する（図６）。こ
れにより本実施例による発光素子が完成する。
【０１２０】このような製造工程で製造された本実施例
の発光素子は、図７に示す素子構造を有している。その
主な構成はＣ＋面を基板主面とするサファイヤ基板１０
上に結晶種層となるシリコンドープのＧａＮ層１４を介
して成長した結晶層としてのシリコンドープのＧａＮ層
１７を有している。このシリコンドープのＧａＮ層１７
は基板主面とは傾斜してなるＳ面を有しており、このＳ
面に平行に延在してなる形状で活性層であるＩｎＧａＮ
層１８が形成され、さらにそのＩｎＧａＮ層１８上にク
ラッド層としてマグネシウムドープのＧａＮ層１９が形
成されている。ｐ電極２２はマグネシウムドープのＧａ
Ｎ層１９の上面に形成されており、ｎ電極２０は、六角
錐部分の側部で開口された領域に形成されており、シリ
コンドープのＧａＮ層１４を介してシリコンドープのＧ
ａＮ層１７に接続している。
【０１２１】このような構造を有する本実施例の半導体
発光素子は、基板主面に対して傾斜したＳ面を利用する
ことから、その窒素原子からガリウム原子へのボンドの
数が増大することになり、実効的なＶ／ＩＩＩ比を高く
することが可能であり、形成される半導体発光素子の高
性能化を図ることができる。また、基板主面はＣ＋面で
あり、Ｓ面は基板主面と異なる面であるために、基板か
ら上に延びた転位が曲がることがあり、欠陥を低減する
ことも可能となる。さらに、基板の主面に対して傾斜し
た傾斜結晶面を用いることで、多重反射を防止すること
もでき、発生した光を効率良く素子外部に導くことがで
きる。
【０１２２】実施例２ 本実施例は、サファイア基板上に分離した結晶種を形成
し、基板の主面に対して傾斜した傾斜結晶面としてＳ面
を有する結晶層を形成する半導体発光素子の例であり、
図８乃至図１５を参照しながら、その製造工程と共に素
子構造を説明する。
【０１２３】基板主面をＣ＋面とするサファイア基板３
０上に、まず５００°Ｃの低温でＡｌＮまたはＧａＮの
いずれかのバッファ層を形成する。その後昇温し１００
０°ＣにしてシリコンドープのＧａＮ層３１を形成す
る。その後、ＳｉＯ２またはＳｉＮを用いたマスク層を
全面に厚さ１００〜５００ｎｍの範囲で形成し、図８に
示すように、フォトリソグラフィーとフッ酸系エッチャ
ントを用いて１０μｍ程度の円形状のマスク部３２を残
し、図９に示すようにサファイア基板３０の主面が露呈
するまでエッチングする。その結果、マスク部３２の形
状を反映して円筒状のシリコンドープのＧａＮ層３１が
残される。
【０１２４】次に、マスク部３２を除去してもう一度結
晶成長を行うが、このときは１０００°Ｃ程度に成長温
度を上昇し、シリコンドープのＧａＮ層３３を成長す
る。シリコンドープのＧａＮ層３３は残っていたシリコ
ンドープのＧａＮ層３１上に成長するが、しばらく成長
を続けると基板主面に対して傾斜したＳ面によって周囲
が囲まれた六角錐形状となって行く。成長に時間をかけ
るだけ、六角錐形状のシリコンドープのＧａＮ層３３が
大きく成長するが、十分に成長した場合でもＧａＮ層３
３同士が干渉せず、且つ素子間の分離のためのマージン
を確保するようにＧａＮ層３１のピッチは十分に離して
おく必要がある。
【０１２５】六角錐の大きさが実施例１と同様に幅１５
〜２０μｍ程度（一辺が７．５〜１５μｍ程度）になっ
た際、高さは六角錐としてその一辺の１．６倍程度にす
なわち１０〜１６μｍ程度になる。なお、六角錐の大き
さが幅１５〜２０μｍ程度は例示であり、例えば六角錐
の大きさを幅１０μｍ程度またはそれ以下とすることも
可能である。図１０に示すように、成長して傾斜したＳ
面で囲まれた六角錐が形成された後、さらにシリコンド
ープのＧａＮ層を成長し、その後成長温度を低減しＩｎ
ＧａＮ層３４を成長する。その後、成長温度を上昇し、
図１１に示すように、マグネシウムドープのＧａＮ層３
５を成長する。その際のＩｎＧａＮ層３４の厚さは０．
５ｎｍから３ｎｍ程度である。さらに活性層を（Ａｌ）
ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層など
にすることもあり、ガイド層として機能するＧａＮまた
はＩｎＧａＮを用いて多重構造とすることもある。その
際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長す
ることが望ましい。
【０１２６】その後、活性層であるＩｎＧａＮ層３４お
よびｐ型クラッド層であるマグネシウムドープのＧａＮ
層３５の一部を基板に近い側で除去してシリコンドープ
のＧａＮ層３３の一部を露出させる。さらにその除去し
た基板に近い部分にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着
する。これがｎ電極３６となる。さらに六角錐上に成長
した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐ
ｔ／Ａｕを蒸着する。この蒸着によりｐ電極３７が完成
する（図１２）。これらの蒸着の際には、電極同士の短
絡を防止するために、精度の高い蒸着が必要であること
は、実施例１と同様である。
【０１２７】所要の電極３６、３７を形成した後、図１
３に示すように、当該発光素子をＲＩＥ（反応性イオン
エッチング）またはダイサーなどで素子毎に分離する。
これにより本実施例による発光素子が完成する。
【０１２８】このような製造工程で製造された本実施例
の発光素子は、図１４に示す素子構造を有している。そ
の主な構成はＣ＋面を基板主面とするサファイヤ基板３
０上に結晶層としてのシリコンドープのＧａＮ層３３を
有している。このシリコンドープのＧａＮ層３３は基板
主面とは傾斜してなるＳ面を有しており、このＳ面に平
行に延在してなる形状で活性層であるＩｎＧａＮ層３４
が形成され、さらにそのＩｎＧａＮ層３４上にクラッド
層としてマグネシウムドープのＧａＮ層３５が形成され
ている。ｐ電極３７はマグネシウムドープのＧａＮ層３
５の上面に形成されており、ｎ電極３６は、六角錐のＳ
面上で基板近傍で開口された領域に形成されており、シ
リコンドープのＧａＮ層３３に直接接続している。
【０１２９】このような構造を有する本実施例の半導体
発光素子は、実施例１の発光素子と同様に、基板主面に
対して傾斜したＳ面を利用することから、その窒素原子
からガリウム原子へのボンドの数が増大することにな
り、実効的なＶ／ＩＩＩ比を高くすることが可能であ
り、形成される半導体発光素子の高性能化を図ることが
できる。また、基板主面はＣ＋面であり、Ｓ面は基板主
面と異なる面であるために、基板から上に延びた転位が
曲がることがあり、欠陥を低減することも可能となる。
さらに基板の主面に対して傾斜したＳ面を用いること
で、多重反射を防止することもでき、発生した光を効率
良く素子外部に導くことができる。
【０１３０】なお、本実施例では最初にシリコンドープ
のＧａＮ層をエッチングしてサファイア基板３０まで露
出したが、十分な段差さえあれば、シリコンドープのＧ
ａＮの中で段差を作るためにエッチングすれば良い。そ
のようにして出来た結晶種層のシリコンドープのＧａＮ
層上に成長すると簡単に六角錐形状を得ることができ
る。図１５にそのような製造方法で製造された素子の構
造を示す。サファイヤ基板３０上に形成されたシリコン
ドープのＧａＮ層３８に段差３９が形成され、その凸部
分からの結晶成長で六角錐形状の結晶層であるシリコン
ドープのＧａＮ層が形成され、ＩｎＧａＮ層３４からな
る活性層、マグネシウムドープのＧａＮ層３５からなる
ｐ型クラッド層、ｐ電極３７、ｎ電極が形成され、Ｉｎ
ＧａＮ層３４から所要の波長の光が取り出される。
【０１３１】実施例３ 本実施例は、基板の主面に対して傾斜した傾斜結晶面と
してＳ面を有する六角錐形状の結晶層を選択マスクすな
わち窓領域内にとどめて形成する半導体発光素子の例で
あり、図１６乃至図２１を参照しながら、その製造工程
と共に素子構造を説明する。
【０１３２】基板主面をＣ＋面とするサファイア基板４
０上に、まず５００°Ｃの低温でＡｌＮまたはＧａＮの
いずれかのバッファ層を形成する。その後昇温し１００
０°ＣにしてシリコンドープのＧａＮ層４１を形成す
る。その後、ＳｉＯ２またはＳｉＮを用いたマスク層４
２を全面に厚さ１００〜５００ｎｍの範囲で形成し、図
１６に示すように、フォトリソグラフィーとフッ酸系エ
ッチャントを用いて１０μｍ程度の円形状の開口部から
なる窓領域４３を形成する。この開口部の大きさは作り
たい素子の特性により変える。
【０１３３】次に再度、成長温度１０００°Ｃでシリコ
ンドープのＧａＮ層４４の結晶成長を行う。当初、シリ
コンドープのＧａＮ層４４は円形の窓領域４３から成長
するが、しばらく成長を続けると周囲がＳ面（１−１０
１）よりなる六角錐の形状を露呈してくる。成長条件が
異なる場合は六角錐台形状になるが、成長条件を制御す
ることでＳ面で覆われる六角錐が選択マスクの枠内ほぼ
いっぱいになるシリコンドープのＧａＮ層４４が形成さ
れる。その後成長温度を低減し活性層となるＩｎＧａＮ
層４５を成長する。その後、図１８に示すように、成長
温度を再び上昇させ、ｐ型クラッド層としてのマグネシ
ウムドープのＧａＮ層４６を成長させる。その際のＩｎ
ＧａＮ層４５の厚さは０．５ｎｍから３ｎｍ程度であ
る。さらに前述の実施例１、２と同様に、活性層を（Ａ
ｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層
などにすることもあり、ガイド層として機能するＧａＮ
またはＩｎＧａＮを用いて多重構造とすることもある。
その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成
長することが望ましい点は、前述の実施例１、２と同様
である。選択成長時には、選択マスクの窓領域４３の中
に全結晶層の横方向が含まれるようにすることが好まし
い。この方法では各発光素子の大きさを均一にすること
が容易となる。
【０１３４】その後、マスク層の一部を開口してＧａＮ
層４１を露出させ、さらにその除去した部分４７にＴｉ
／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極４８
となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。こ
の蒸着によりｐ電極４９が完成する（図１９）。これら
の蒸着の際、ｐ電極４９、ｎ電極４８はそれぞれ精度よ
く蒸着することが必要である。その後、図２０に示すよ
うに、当該発光素子をＲＩＥ（反応性イオンエッチン
グ）またはダイサーなどで分離する。これにより本実施
例による発光素子が完成する。
【０１３５】このような製造工程で製造された本実施例
の発光素子は、図２１に示す素子構造を有している。そ
の主な構成はＣ＋面を基板主面とするサファイヤ基板４
０上に結晶種層となるシリコンドープのＧａＮ層４１を
介して成長した結晶層としてのシリコンドープのＧａＮ
層４４を有している。このシリコンドープのＧａＮ層４
４は基板主面とは傾斜してなるＳ面に覆われた周面を有
しており、このＳ面に平行に延在してなる形状で活性層
であるＩｎＧａＮ層４５が形成され、さらにそのＩｎＧ
ａＮ層４５上にクラッド層としてマグネシウムドープの
ＧａＮ層４６が形成されている。ｐ電極４９はマグネシ
ウムドープのＧａＮ層４６の上面に形成されており、ｎ
電極４８は、六角錐部分の側部で開口された領域４７に
形成されており、シリコンドープのＧａＮ層４１を介し
てシリコンドープのＧａＮ層４４に接続している。
【０１３６】このような構造を有する本実施例の半導体
発光素子は、前述の実施例１、２と同様に、基板主面に
対して傾斜したＳ面を利用することから、その窒素原子
からガリウム原子へのボンドの数が増大することにな
り、実効的なＶ／ＩＩＩ比を高くすることが可能であ
り、形成される半導体発光素子の高性能化を図ることが
できる。また、基板主面はＣ＋面であり、Ｓ面は基板主
面と異なる面であるために、基板から上に延びた転位が
曲がることがあり、欠陥を低減することも可能となる。
また、本実施例では、選択成長が窓領域４３の範囲内に
とどまるため、各素子のサイズを均一に制御することが
容易である。基板の主面に対して傾斜した傾斜結晶面を
用いることで、多重反射を防止することもでき、発生し
た光を効率良く素子外部に導くことができる。
【０１３７】実施例４ 本実施例は、選択マスクすなわち窓領域よりも大きなサ
イズで六角錐形状の結晶層を成長させて形成する半導体
発光素子の例であり、図２２乃至図２７を参照しなが
ら、その製造工程と共に素子構造を説明する。
【０１３８】基板主面をＣ＋面とするサファイア基板５
０上に、前述の各実施例と同様に、低温バッファ層を形
成し、その後昇温し１０００°Ｃで第１成長層としての
シリコンドープのＧａＮ層５１を形成する。その後、Ｓ
ｉＯ２またはＳｉＮを用いたマスク層５２を全面に厚さ
１００〜５００ｎｍの範囲で形成し、図２２に示すよう
に、フォトリソグラフィーとフッ酸系エッチャントを用
いて１０μｍ程度の円形状の開口部からなる窓領域５３
をマスク層５２に形成する。このときの一辺の方向は１
−１００方向に垂直とする。この開口部の大きさは作り
たい素子の特性により変える。
【０１３９】次に再度、成長温度１０００°Ｃでシリコ
ンドープのＧａＮ層５４の結晶成長を行う。当初、シリ
コンドープのＧａＮ層５４は円形の窓領域５３から成長
するが、しばらく成長を続けると周囲がＳ面（１−１０
１）よりなる六角錐の形状を露呈してくる。成長時間が
足りない場合は六角錐台形状になるが、六角錐をシリコ
ンドープのＧａＮ層５４を形成した後しばらく成長を続
け、六角錐の大きさが幅２０μｍ程度（一辺が１０μｍ
程度）になった際、高さは六角錐としてその一辺の１．
６倍程度となる。すると図２３に示すように、１６μｍ
程度の窓領域５３よりも底面が広がったシリコンドープ
のＧａＮ層５４が形成される。なお、六角錐の大きさが
幅２０μｍ程度は例示であり、例えば六角錐の大きさを
幅１０μｍ程度とすることも可能である。
【０１４０】さらにシリコンドープのＧａＮを成長し、
その後成長温度を低減し活性層となるＩｎＧａＮ層５５
を成長する。その後、図２４に示すように、成長温度を
再び上昇させ、ｐ型クラッド層としてのマグネシウムド
ープのＧａＮ層５６を成長させる。その際のＩｎＧａＮ
層５５の厚さは０．５ｎｍから３ｎｍ程度である。活性
層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量
子井戸層などにすることもあり、ガイド層として機能す
るＧａＮまたはＩｎＧａＮを用いて多重構造とすること
もある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａ
Ｎ層を成長することが望ましい。この段階で、ＩｎＧａ
Ｎ層１５やマグネシウムドープのＧａＮ層５６は窓領域
５３の周囲のマスク層５２の上まで延在され、第２成長
層であるシリコンドープのＧａＮ層５４の全体が被覆さ
れ、活性層であるＩｎＧａＮ層５５、マグネシウムドー
プのＧａＮ層５６の端部が形成されないことから、活性
層の劣化を未然に防止することができる。
【０１４１】その後、マスク層の一部を開口してＧａＮ
層５１を露出させ、さらにその除去した部分５７にＴｉ
／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極５８
となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。こ
の蒸着によりｐ電極５９が完成する（図２５）。これら
の蒸着の際、ｐ電極５９、ｎ電極５８はそれぞれ精度よ
く蒸着することが必要である。その後、図２６に示すよ
うに、当該発光素子をＲＩＥ（反応性イオンエッチン
グ）またはダイサーなどで分離する。これにより本実施
例による発光素子が完成する。
【０１４２】このような製造工程で製造された本実施例
の半導体発光素子は、図２７に示す素子構造を有してい
る。その主な構成はＣ＋面を基板主面とするサファイヤ
基板５０上に結晶種層となるシリコンドープのＧａＮ層
５１を介して成長した第２成長層としてのシリコンドー
プのＧａＮ層５４を有している。このシリコンドープの
ＧａＮ層５４は基板主面とは傾斜してなるＳ面に覆われ
た周面を有しており、窓領域５３の面積より大きな底面
を有するように形成されている。
【０１４３】さらに、本素子には、このＳ面に平行に延
在してなる形状で活性層であるＩｎＧａＮ層５５が形成
され、さらにそのＩｎＧａＮ層５５上にクラッド層とし
てマグネシウムドープのＧａＮ層５６が形成されてい
る。ｐ電極５９はマグネシウムドープのＧａＮ層５６の
上面に形成されており、ｎ電極５８は、六角錐部分の側
部で開口された領域５７に形成されており、シリコンド
ープのＧａＮ層５１を介してシリコンドープのＧａＮ層
５４に接続している。
【０１４４】このような構造を有する本実施例の半導体
発光素子は、シリコンドープのＧａＮ層５４、ＩｎＧａ
Ｎ層５５及びマグネシウムドープのＧａＮ層５６の全部
または一部が窓領域５３の周囲のマスク層５２上にまで
延在される。このようにマスクを除去しない構造とする
ため、横方向に成長した部分の下部の支えがなくなるこ
ともなく、またマスク層５２を残した状態にすれば、選
択成長構造の段差が緩和され、レーザ照射などによって
基板を剥がした場合でも、マスク層５２が第１成長層５
１の支持層として機能しながらｎ電極５８とｐ電極５９
を確実に分離して短絡を防止できる。
【０１４５】また、ＩｎＧａＮ層５５及びマグネシウム
ドープのＧａＮ層５６によって、シリコンドープのＧａ
Ｎ層５４の全体が被覆される構造となり、各層５５，５
６の端部が直接マスク層に接する構造にすることができ
る。したがって、各端部が直接マスク層５２に接して活
性層等を被覆することから、活性層の酸化などの劣化が
未然に防止されることになり、さらに発光面積が増大す
るといった効果も得られる。
【０１４６】また、基板主面に対して傾斜したＳ面を利
用することから、その窒素原子からガリウム原子へのボ
ンドの数が増大することになり、実効的なＶ／ＩＩＩ比
を高くすることが可能であり、形成される半導体発光素
子の高性能化を図ることができる。また、基板主面はＣ
＋面であり、Ｓ面は基板主面と異なる面であるために、
基板から上に延びた転位が曲がることがあり、欠陥を低
減することも可能となる。基板の主面に対して傾斜した
傾斜結晶面を用いることで、多重反射を防止することも
でき、発生した光を効率良く素子外部に導くことができ
る。本実施例では、大きな面積の活性層に電流を注入す
るため、電流の均一化、電流集中の回避、および電流密
度の低減を図ることができる。
【０１４７】実施例５ 本実施例は、選択マスクより大きく形成されたＳ面から
なる六角錐形状の結晶層の頂点部分にはｐ電極を形成し
ない半導体発光素子の例であり、図２８乃至図３０を参
照しながらその構造を説明する。
【０１４８】本実施例は、実施例４と同様に、基板主面
をＣ＋面とするサファイア基板５０上に、前述の各実施
例と同様に、低温バッファ層を形成し、その後昇温し１
０００°Ｃで第１成長層としてのシリコンドープのＧａ
Ｎ層５１を形成する。その後、ＳｉＯ２またはＳｉＮを
用いたマスク層５２を全面に厚さ１００〜５００ｎｍの
範囲で形成し、フォトリソグラフィーとフッ酸系エッチ
ャントを用いて１０μｍ程度の円形状の開口部からなる
窓領域をマスク層５２に形成する。このときの一辺の方
向は１−１００方向に垂直とする。この開口部の大きさ
は作りたい素子の特性により変える。
【０１４９】次に再度、成長温度１０００°Ｃでシリコ
ンドープのＧａＮ層５４の結晶成長を行う。当初、シリ
コンドープのＧａＮ層５４は円形の窓領域５３から成長
するが、しばらく成長を続けると周囲がＳ面（１−１０
１）よりなる六角錐の形状を露呈してくる。成長時間が
足りない場合は六角錐台形状になるが、六角錐をシリコ
ンドープのＧａＮ層５４を形成した後しばらく成長を続
け、六角錐の大きさが幅２０μｍ程度（一辺が１０μｍ
程度）になった際、高さは六角錐としてその一辺の１．
６倍程度となる。１６μｍ程度の窓領域５３よりも底面
が広がったシリコンドープのＧａＮ層５４が形成され
る。なお、六角錐の大きさが幅２０μｍ程度は例示に過
ぎず、例えば六角錐の大きさを幅１０μｍ程度とするこ
とも可能である。
【０１５０】さらにシリコンドープのＧａＮを成長し、
その後成長温度を低減し活性層となるＩｎＧａＮ層５５
を成長する。その後、成長温度を再び上昇させ、ｐ型ク
ラッド層としてのマグネシウムドープのＧａＮ層５６を
成長させる。これらＩｎＧａＮ層５５やマグネシウムド
ープのＧａＮ層５６については実施例４と同様である。
この段階で、ＩｎＧａＮ層５５やマグネシウムドープの
ＧａＮ層５６は窓領域５３の周囲のマスク層５２の上ま
で延在され、第２成長層であるシリコンドープのＧａＮ
層５４の全体が被覆され、活性層であるＩｎＧａＮ層５
５、マグネシウムドープのＧａＮ層５６の端部が形成さ
れないことから、活性層の劣化を未然に防止することが
できる。
【０１５１】基板５０上のシリコンドープのＧａＮ層５
１の一部除去した部分にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を
蒸着する。これがｎ電極６１となる。さらに六角錐上に
成長した最表層のＳ面部分でなおかつＡＦＭ測定の結
果、ステップが十分にみられた部位を探してその部分の
みに電極としてＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／
Ｐｔ／Ａｕを蒸着する。これによりｐ電極６２が完成す
る( 図２８)。一般に、ＡＦＭで見られたステップなど
の形状からは六角錐の頂点に近い部分は比較的結晶性が
悪くなっている。このため、この頂上の部分を除いてｐ
電極６２を設ける。これらの蒸着の際、ｐ電極６２、ｎ
電極６１が結晶層であるシリコンドープのＧａＮ層５４
とマスクの下に形成されたシリコンドープのＧａＮ層５
１との双方についてしまうと短絡してしまうので、それ
ぞれ精度よく蒸着することが必要である。その後、この
デバイスをＲＩＥまたはダイサーなどで分離する（図２
９）。これにより本発明による発光素子が完成する。そ
の素子断面を図３０に示す。
【０１５２】このような構造の半導体発光素子では、シ
リコンドープのＧａＮ層５４、ＩｎＧａＮ層５５及びマ
グネシウムドープのＧａＮ層５６の全部または一部が窓
領域５３の周囲のマスク層５２上にまで延在される。こ
のようにマスクを除去しない構造とするため、横方向に
成長した部分の下部の支えがなくなることもなく、また
マスク層５２を残した状態にすれば、選択成長構造の段
差が緩和され、ｎ電極６１とｐ電極６２を確実に分離し
て短絡を防止できる。
【０１５３】また、ＩｎＧａＮ層５５及びマグネシウム
ドープのＧａＮ層５６によって、シリコンドープのＧａ
Ｎ層５４の全体が被覆される構造となり、各層５５，５
６の端部が直接マスク層に接する構造にすることができ
る。したがって、各端部が直接マスク層５２に接して活
性層等を被覆することから、活性層の酸化などの劣化が
未然に防止されることになり、さらに発光面積が増大す
るといった効果も得られる。
【０１５４】また、活性層への電流注入は頂点近傍側で
周囲側よりも低密度となり、結晶性の悪い部分を発光領
域から外して、全体的な発光効率を高めることができ
る。
【０１５５】実施例６ 本実施例は、ｎ電極を基板裏面に形成する半導体発光素
子の例であり、図３１乃至図３７を参照しながらその構
造を説明する。
【０１５６】実施例４と同様に、基板主面をＣ＋面とす
るサファイア基板５０上に、前述の各実施例と同様に、
低温バッファ層を形成し、その後昇温し１０００°Ｃで
第１成長層としてのシリコンドープのＧａＮ層５１を形
成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク
層５２を全面に厚さ１００〜５００ｎｍの範囲で形成
し、フォトリソグラフィーとフッ酸系エッチャントを用
いて１０μｍ程度の円形状の開口部からなる窓領域をマ
スク層５２に形成する。このときの一辺の方向は１−１
００方向に垂直とする。この開口部の大きさは作りたい
素子の特性により変える。
【０１５７】次に再度、成長温度１０００°Ｃでシリコ
ンドープのＧａＮ層５４の結晶成長を行う。当初、シリ
コンドープのＧａＮ層５４は円形の開口部から成長する
が、しばらく成長を続けると周囲がＳ面（１−１０１）
よりなる六角錐の形状を露呈してくる。成長時間が足り
ない場合は六角錐台形状になるが、六角錐をシリコンド
ープのＧａＮ層５４を形成した後しばらく成長を続け、
１６μｍ程度の窓領域よりも底面が広がったシリコンド
ープのＧａＮ層５４が形成される。
【０１５８】さらにシリコンドープのＧａＮを成長し、
その後成長温度を低減し活性層となるＩｎＧａＮ層５５
を成長する。その後、成長温度を再び上昇させ、ｐ型ク
ラッド層としてのマグネシウムドープのＧａＮ層５６を
成長させる。これらＩｎＧａＮ層５５やマグネシウムド
ープのＧａＮ層５６については実施例４と同様である。
この段階で、ＩｎＧａＮ層５５やマグネシウムドープの
ＧａＮ層５６は窓領域の周囲のマスク層５２の上まで延
在され、第２成長層であるシリコンドープのＧａＮ層５
４の全体が被覆され、活性層であるＩｎＧａＮ層５５、
マグネシウムドープのＧａＮ層５６の端部が形成されな
いことから、活性層の劣化を未然に防止することができ
る。
【０１５９】図３１に示すように、ｎ電極を形成する前
に、マグネシウムドープのＧａＮ層５６の最表層のＳ面
部分にｐ電極７１を形成する。ｐ電極７１を形成した
後、サファイヤ基板５０の主面までＲＩＥまたはダイサ
ーなどで分離溝７２を形成して分離し、サファイヤ基板
５０上で素子ごとに分離をする（図３２）。次に、エキ
シマレーザー等を用いて、サファイア基板５０から素子
部分となる領域を除去し、残ったＧａなどをエッチング
で除去した後、素子側の裏面部分に最後にＴｉ／Ａｌ／
Ｐｔ／Ａｕ電極を蒸着する。図３３に示すように、この
電極が素子裏面に配設されたｎ電極７３として機能す
る。
【０１６０】図３４は、ｎ電極を裏面に形成する他の方
法を示すものである。この例では、サファイア基板を第
２の基板７７として用意し、この上に接着剤層７８を介
して形成される樹脂層７９中に図３１に示す状態の素子
を埋め込む。その後、図３４の（ａ）に示すように、サ
ファイア基板５０は、レーザアブレーションにより除去
する。照射するレーザは、例えばエキシマレーザ（波長
２４８ｎｍ）である。
【０１６１】次いで、表面に残存するＧａを除去した
後、図３４の（ｂ）に示すように、サファイア基板５０
を剥離した面にＮｉマスクなどのマスクＭを形成し、例
えば塩素ガス系を用いたＲＩＥにより素子間を分離す
る。上記マスクＭを除去した後、素子側の裏面部分にＴ
ｉ／Ｐｔ／ＡｕあるいはＴｉ／Ａｕなどからなる電極７
６を形成する。
【０１６２】図３５は完成した半導体発光素子の断面を
示す。前記ｎ電極７３は光をさえぎらないようにするた
めなるべく角部に配設することが好ましい。また、図３
６は完成した半導体発光素子の一例の裏面を示す。この
例では、第２成長層であるシリコンドープのＧａＮ層５
４の六角の底面に応じて六角形の開口部７５をｎ電極７
４に有する。このような構造によって、発光した光を有
効に外部に導くことができる。
【０１６３】また、本実施例の一例としてｎ電極を透明
電極とした構造とすることもできる。図３７は基板から
素子部分となる領域をエキシマレーザー等を用いて分離
し、素子の裏面側に透明電極７６を形成したところを示
すものである。なお、素子部分は図３５に示す構造のも
のと同様に、シリコンドープのＧａＮ層５１の上に残さ
れたマスク層５２の窓領域から、六角錐形状に成長した
結晶部分にシリコンドープのＧａＮ層５４、ＩｎＧａＮ
層５５、及びマグネシウムドープのＧａＮ層５６が形成
され、最外部にｐ電極７１が形成されている。透明電極
７６は基板の剥がされたシリコンドープのＧａＮ層５１
の裏面にリフトオフなどによって形成されたＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの材料層であ
る。
【０１６４】図３８は完成した透明電極７６を備えた半
導体発光素子を示す断面図である。このような構造とす
ることで、シリコンドープのＧａＮ層５４及びマグネシ
ウムドープのＧａＮ層５６に挟まれた活性層としてのＩ
ｎＧａＮ層５５から発生した光は透明電極７６を透過し
て射出する。図３８の半導体発光素子は、その構造上、
マスク層５２が残存するため、横方向に成長した部分の
下部の支えがなくなることもなく、選択成長構造の段差
が緩和され、レーザ照射などによって基板を剥がした場
合でも、ｐ電極７１と透明電極７６の短絡などの問題は
生じない。更に、活性層から発生した光は透明電極７６
を透過して射出することから、電極を光路を避けるよう
に形成する必要はなく、製造上も容易に形成でき、ま
た、シリコンドープのＧａＮ層５１の裏面から光を取り
出すことで、傾斜した結晶面で反射した光も出力され、
光の取出し効率が改善される。また、ｐ電極７１は六角
錐の頂点側に配設されることから、透明電極７６はシリ
コンドープのＧａＮ層５１の裏面に比較的広い面積で形
成することができる。このため、透明電極７６の接触抵
抗を下げることができ、同時にｎ電極取り出しのための
マスク層の加工は不要であるため、当該素子は容易に製
造できることとなる。
【０１６５】実施例７ 本実施例は、帯状の窓領域を形成して選択成長させる半
導体発光素子の例であり、図３９乃至図４２を参照しな
がらその構造を説明する。
【０１６６】図３９に示すように、基板主面をＣ＋面と
するサファイア基板８０上に、まず５００°Ｃの低温で
ＡｌＮまたはＧａＮのいずれかのバッファ層を形成す
る。その後昇温し１０００°Ｃにしてシリコンドープの
ＧａＮ層８１を形成する。その後、ＳｉＯ２またはＳｉ
Ｎを用いたマスク層８２を全面に厚さ１００〜５００ｎ
ｍの範囲で形成し、フォトリソグラフィーとフッ酸系エ
ッチャントを用いて１０μｍ×５０μｍ程度の矩形状の
開口部からなる窓領域８３を形成する。このときの長辺
の方向は１−１００方向にとる。その後もう一度結晶成
長を行うが、このときは１０００°Ｃ程度に上昇し、シ
リコンドープのＧａＮ層８４を形成する。シリコンドー
プのＧａＮ層８４はマスクの窓領域８３に成長するが、
しばらく成長を続けると図４０に示す船底の如き形状を
露呈してくる。その際突条の六角錐の表面はＳ面と１１
−２２面で覆われるようにする。
【０１６７】少なくとも十分な時間が経過して最上部の
Ｃ面がほぼ平らになり或いはなくなったところで、さら
にシリコンドープのＧａＮ層を形成する。その後成長温
度を低減して、活性層となるＩｎＧａＮ層８５を成長す
る。次いで成長温度を再び上昇させ、ｐ型クラッド層と
してのマグネシウムドープのＧａＮ層８６を成長させ
る。その際のＩｎＧａＮ層８５の厚さは０．５ｎｍから
３ｎｍ程度である。さらに前述の実施例１、２と同様
に、活性層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層
や多重量子井戸層などにすることもあり、ガイド層とし
て機能するＧａＮまたはＩｎＧａＮを用いて多重構造と
することもある。その際、ＩｎＧａＮのすぐ上の層には
ＡｌＧａＮ層を成長することが望ましい点は、前述の実
施例１、２と同様である。
【０１６８】その後、マスク層の一部を開口してＧａＮ
層８１を露出させ、さらにその除去した部分にＴｉ／Ａ
ｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極８７とな
る。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ／Ａ
ｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸
着によりｐ電極８８が完成する（図４１）。これらの蒸
着の際、ｐ電極８８、ｎ電極８７はそれぞれ精度よく蒸
着することが必要である。その後、当該発光素子をＲＩ
Ｅ（反応性イオンエッチング）またはダイサーなどで分
離して、本実施例による発光素子が完成する。
【０１６９】このような製造工程で製造された本実施例
の発光素子は、図４２に示す素子構造を有しており、Ｓ
面だけではなく、１１−２２面も形成されたシリコンド
ープのＧａＮ層８４を有している。このような構造とす
ることで、広く領域で活性領域を構成することが可能と
なり、従って、電流の均一化、電流集中の回避、および
電流密度の低減を図ることができる。
【０１７０】実施例８ 本実施例は、選択マスクすなわち窓領域よりも大きなサ
イズで六角錐台形状の結晶層を成長させて形成する半導
体発光素子の例であり、図４３乃至図４８を参照しなが
ら、その製造工程と共に素子構造を説明する。
【０１７１】基板主面をＣ＋面とするサファイア基板９
０上に、前述の各実施例と同様に、低温バッファ層を形
成し、その後昇温し１０００°ＣでシリコンドープのＧ
ａＮ層９１を形成する。その後、ＳｉＯ２またはＳｉＮ
を用いたマスク層９２を全面に厚さ１００〜５００ｎｍ
の範囲で形成し、図４３に示すように、フォトリソグラ
フィーとフッ酸系エッチャントを用いて１０μｍ程度の
円形状の開口部からなる窓領域９３をマスク層９２に形
成する。この開口部の大きさは作りたい素子の特性によ
り変える。
【０１７２】次に再度、成長温度１０００°Ｃでシリコ
ンドープのＧａＮ層９４の結晶成長を行う。当初、シリ
コンドープのＧａＮ層９４は円形の窓領域９３から成長
するが、しばらく成長を続けると周囲がＳ面（１−１０
１）よりなり且つ上面が基板主面と平行なＣ面を有する
六角錐台の形状を露呈してくる。十分な時間だけ結晶成
長を行い、上面のＣ面が平坦に広がった形状にシリコン
ドープのＧａＮ層９４の形状を制御する（図４４）。こ
の上面が平坦な六角錐台の形状は、前述の六角錐形状の
ものと比較して短い時間で形成することができる。
【０１７３】さらにシリコンドープのＧａＮを成長し、
その後成長温度を低減し活性層となるＩｎＧａＮ層９５
を成長する。その後、図４５に示すように、成長温度を
再び上昇させ、ｐ型クラッド層としてのマグネシウムド
ープのＧａＮ層９６を成長させる。その際のＩｎＧａＮ
層９５の厚さは０．５ｎｍから３ｎｍ程度であり、量子
井戸層や多重量子井戸層などを形成しても良い。ガイド
層なども形成できる点は前述の各実施例と同様である。
【０１７４】その後、マスク層の一部を開口してＧａＮ
層９１を露出させ、さらにその除去した部分９７にＴｉ
／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極９８
となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。こ
の蒸着によりｐ電極９９が完成する（図４６）。これら
の蒸着の際、ｐ電極９９、ｎ電極９８はそれぞれ精度よ
く蒸着することが必要である。その後、図４７に示すよ
うに、当該発光素子をＲＩＥ（反応性イオンエッチン
グ）またはダイサーなどで分離する。これにより本実施
例による発光素子が完成する。
【０１７５】このような製造工程で製造された本実施例
の発光素子は、図４８に示す素子構造を有している。そ
の主な構成はＣ＋面を基板主面とするサファイヤ基板９
０上に形成されるシリコンドープのＧａＮ層９４は、上
面が平坦な六角錐台形状であり、結晶状態の良くない頂
点部を初めから形成しない構造となっている。従って、
発光特性における損失を未然に防止することが可能であ
り、しかも、六角錐台形状は比較的に短時間で形成でき
るために、プロセス上も有利である。
【０１７６】また、シリコンドープのＧａＮ層９４、Ｉ
ｎＧａＮ層９５及びマグネシウムドープのＧａＮ層９６
の全部または一部が窓領域９３の周囲のマスク層９２上
にまで延在され、マスクを除去しない構造とするため、
選択成長構造の段差が緩和され、ｎ電極９８とｐ電極９
９を確実に分離して短絡を防止できる。また、ＩｎＧａ
Ｎ層３５及びマグネシウムドープのＧａＮ層３６の端部
が直接マスク層９２に接する構造にすることができる。
したがって、各端部が直接マスク層３２に接して活性層
等を被覆することから、活性層の酸化などの劣化が未然
に防止されることになり、さらに発光面積が増大すると
いった効果も得られる。
【０１７７】図４９および図５０は六角錐台形構造の半
導体発光素子の他の構造例を示す。図４９は該素子の電
極形成工程を示す図である。図４９および図５０に示す
半導体発光素子は図４８の半導体発光素子の変形例であ
り、サファイヤ基板９０をエキシマレーザーなどの照射
によって除去し、シリコンドープのＧａＮ層９１の裏面
にｎ電極９８ｂを形成した例である。上面が平坦な六角
錐台形状の成長層の領域には、シリコンドープのＧａＮ
層９４、ＩｎＧａＮ層９５及びマグネシウムドープのＧ
ａＮ層９６の全部または一部が窓領域の周囲のマスク層
９２上にまで延在され、その最外部にはｐ電極９９が形
成されている。
【０１７８】この図４９および図５０に示す構造例にお
いては、ｎ電極９８ｂがシリコンドープのＧａＮ層９１
の裏面に光の取出し部となるマスク層９２の窓領域の直
下を外しながら形成されている。このような構造にする
ことで、半導体発光素子のサイズを小さくすることがで
き、また、マスク層９２を開口してコンタクト領域を形
成する必要もないため、容易に製造できると共に微細化
に好適である。なお、この六角錐台形構造の半導体発光
素子においても、ｎ電極９８ｂの代わりにＩＴＯ膜など
からなる透明電極を形成することができ、コンタクト面
積を広くとることができるため、さらに製造が容易とな
る。
【０１７９】実施例９ 本実施例は、ｐ電極を基板表面の面積を大きく占めるよ
うに形成した半導体発光素子の例であり、図５１を参照
しながらその構造を説明する。
【０１８０】この半導体発光素子は、実施例６とマグネ
シウムドープのＧａＮ層５６を成長するところまでは同
じ成長方法をとる。従って、そこまでの各部分について
は同じ参照符号を与え、その重複した説明は省略する。
ｎ電極１００はサファイヤ基板５０の側部のマスク層５
２を開口した領域に、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸
着することで形成される。このｎ電極１００は複数の六
角錐からなる領域に電流を供給することができるもので
ある。また、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐ
ｔ／Ａｕ電極を蒸着してｐ電極１０１を形成する。この
ｐ電極１０１も広い範囲を覆うため、一つの素子で高出
力を得る素子を得ることができる。これらの各素子に同
電位を与えることで、照明装置として使用することがで
き、またｐ電極１０１を個別に形成して独立した信号を
供給して、画像表示装置として使用することもできる。
各素子を３原色に対応したものとすることで、多色やフ
ルカラーの画像表示装置を構成できる。なお、各半導体
発光素子は同じものを配列させて構成することができる
が、他の方法で作成した各半導体発光素子を部分的に混
ぜ合わせて画像表示装置又は照明装置を構成しても良
い。
【０１８１】シリコンドープのＧａＮ層５４、ＩｎＧａ
Ｎ層５５及びマグネシウムドープのＧａＮ層５６の全部
または一部が窓領域５３の周囲のマスク層５２上にまで
延在され、マスクを除去しない構造とするため、選択成
長構造の段差が緩和され、ｎ電極１００とｐ電極１０１
を確実に分離して短絡を防止できる。また、ＩｎＧａＮ
層５５及びマグネシウムドープのＧａＮ層５６の端部が
直接マスク層５２に接する構造にすることができる。し
たがって、各端部が直接マスク層５２に接して活性層等
を被覆することから、活性層の酸化などの劣化が未然に
防止されることになり、さらに発光面積が増大するとい
った効果も得られる。
【０１８２】実施例１０ 本実施例は、前述の実施例で得られた半導体発光素子を
単純マトリックス方式となるように配列して配線するこ
とで、画像表示装置又は照明装置を構成したものであ
る。図５２は、そのような画像表示装置又は照明装置の
実施例であり、各半導体発光素子は基板１２０上に、赤
色発光領域、青色発光領域及び緑色発光領域の部分が直
線状に並ぶように配列されていて、赤色発光領域、青色
発光領域及び緑色発光領域のｐ電極１２４に電流を供給
するための配線１２６Ｒ、１２６Ｇ、１２６Ｂが配され
ている。なお、ｎ電極１２２は共通とされ、必要に応じ
て画素ごとの制御を行うための選択トランジスタなども
形成される。基板１２０上にはマスク層１２５が除去さ
れずに残されており、その下部のシリコンドープのＧａ
Ｎ層１２１との段差を緩和する構造とされている。
【０１８３】このような画像表示装置又は照明装置に
は、赤色発光領域、青色発光領域及び緑色発光領域とし
て機能する第１乃至第３発光波長領域がそれぞれ活性層
に形成された構造を有している。各配線１２６Ｒ、１２
６Ｇ、１２６Ｂに独立した信号を与えることで、画像表
示装置として２次元の画像を表示することが可能であ
り、各配線１２６Ｒ、１２６Ｇ、１２６Ｂに同信号を与
えることで、照明装置として利用することもできる。
【０１８４】なお、上述の各実施例中、サファイヤ基板
上に低温バッファ層を形成してから、ＧａＮ層を成長さ
せ、その後に選択マスクを形成して選択成長を行う方法
について説明したが、これに限定されず、サファイヤ基
板上に積層するだけではなく、Ｓｉ上に直接約９００℃
でＧａＮ層を形成したり、ＳｉＣ上に１０００℃でＡｌ
Ｎを５nm成長させた後ＧａＮを成長させたり、ＧａＮ基
板を使用してその後選択マスクを形成することでも良
い。
【０１８５】実施例１１ 本実施例の半導体発光素子は、例えばＣ（０００１）面
サファイア基板の如き成長基板１３１上にn型ＧａＮ層
からなる下地成長層１３２をＭＯＣＶＤ（ＭＯＶＰＥ）
法などにより結晶成長し、シリコン酸化膜、シリコン窒
化膜、あるいはタングステン膜などからなる成長阻害膜
としてのマスク層１３３を形成する。
【０１８６】このマスク層１３３には六角形状の開口部
である窓領域１３４が形成され、その窓領域１３４から
選択成長によって形成された断面三角形状の結晶成長層
１３５が形成されている。この結晶成長層１３５は例え
ばｎ型ＧａＮ層やＡｌＧａＮ層からなり、その断面は略
正三角形状となるが、上から見た場合には六角形であ
り、全体としては六角錐の形状を有する。
【０１８７】結晶成長層１３５の基板主面に対して傾斜
した結晶表面はＳ面またはＳ面と等価な面を有してお
り、結晶成長層１３５の最外部の濃度などを調整して形
成されたｎ型クラッド層の上に活性層１３６及びｐ型ク
ラッド層として機能する第２導電層１３７が積層されて
いる。これら活性層１３６及びｐ型クラッド層として機
能する第２導電層１３７は結晶成長層１３５のＳ面を被
覆するように形成されており、活性層１３６は選択成長
により形成された結晶成長層１３５のＳ面に沿って成長
基板１３１の主面に平行でなく延在されている。第２導
電層１３７は例えばｐ型ＧａＮ層やＡｌＧａＮ層からな
る。活性層１３６上にはいわゆるＡｌＧａＮ層を形成し
ても良い。
【０１８８】第２導電層１３７上には、ｐ電極として機
能する第２電極１３９が例えばＮｉ／Ｐｔ／Ａｕまたは
Ｎｉ（Ｐｄ）／Ｐｔ／Ａｕなどの多層金属膜によって構
成されており、ｎ電極として機能する第１電極１３８が
例えばＴｉ／Ａｌ／Ｐｔ／Ａｕなどの多層金属膜によっ
てマスク層１３３を開口した部分に形成されている。第
１電極１３８および第２電極１３９は例えば蒸着やリフ
トオフなどの手法を用いて形成される。
【０１８９】本実施例の半導体発光素子は、その活性層
１３６の面積が大きいことから、活性層１３６に注入さ
れる電流密度を緩和させることが可能であるが、特に活
性層６は結晶成長層１３５のＳ面に沿って成長基板１３
１の主面に平行でなく延在されているために、その活性
層１３６の面積Ｓは十分な広がりを以って形成されてい
る。まず、活性層６の面積Ｓが最も大きい場合には、図
５３に示すように、活性層１３６の面積Ｓを第１電極１
３８の面積Ｓ２と結晶成長層１３５を基板主面に写像し
た写像面積Ｓ１の和（Ｓ１＋Ｓ２）よりもさらに大きな
面積を有しているものとすることができる。
【０１９０】例えば、本実施例に素子が30μm角の発光
ダイオード素子である場合では、第１電極と第１導電層
である下地導電層が接触する領域すなわちＳ２は20μm
×5μm程度（100μm程度）、活性層を配置した写像領域
Ｓ１は大きくとも20μm角程度の（400μm程度）であ
る。一方、選択成長により形成された結晶成長層５に底
辺が20μm角で斜面の角度45°の四角錐を形成し、活性
層１３６がその斜面に均一に形成されると、活性層６の
総面積は20μm×20μm/cos45°= 566μm2となり、Ｓ面
を用いた六角錐形状の場合（角度約６２°）には更に活
性層の面積Ｓが増大する。
【０１９１】図５４と図５５は輝度飽和を緩和する目的
で活性層１３６の面積Ｓを拡大した場合には、それぞれ
窓領域１３３の面積Ｗ１（図５４参照）や結晶成長層の
基板主面への法線ベクトル方向への写像面積Ｗ２（図５
５参照）より大きくなることを示したものであり、前述
のように活性層１３６が結晶成長層１３５のＳ面に沿っ
て成長基板１３１の主面に平行でなく延在される場合で
は、その活性層１３６の面積Ｓは、面積Ｗ１や写像面積
Ｗ２よりは大きくなり、十分な広がりを以って形成され
ている。従って、有効に輝度飽和を緩和することがで
き、素子の信頼性を改善できる。
【０１９２】図５３の素子構造の半導体発光素子では、
活性層の面積拡大による効果に加えて、基板主面に対し
て傾斜したＳ面を利用することから、その窒素原子から
ガリウム原子へのボンドの数が増大することになり、実
効的なＶ／ＩＩＩ比を高くすることが可能であり、形成
される半導体発光素子の高性能化を図ることができる。
また、基板から上に延びた転位が曲がることがあり、欠
陥を低減することも可能となる。さらに、基板の主面に
対して傾斜した傾斜結晶面を用いることで、多重反射を
防止することもでき、発生した光を効率良く素子外部に
導くことができる。また、活性層１３６が島状に分離し
ている構造をとるため、活性層１３６をエッチングする
ことの必要がなくなる。したがって活性層に対して余計
なダメージがなくなる。また、電極によって活性層１３
６の有効面積が小さくなることもないという利点も得ら
れる。
【０１９３】実施例１２ 本実施例は、ストライプ状の結晶成長層１５４を成長基
板１５０上に形成する例であり、図５６に示すように、
成長基板１５０上形成された下地成長層１５１上のマス
ク層１５２の窓領域からストライプ状の結晶成長層１５
４が形成されている。ストライプ状の結晶成長層１５４
はその側面１５６がＳ面とされ、傾斜した側面１５６に
も活性層１５５が延在されていることから、活性層１５
５の面積は結晶成長層１５４の写像面積よりも大きなサ
イズとなる。従って、有効に輝度飽和を緩和することが
でき、素子の信頼性を改善できる。
【０１９４】実施例１３ 本実施例は、長方台形状の結晶成長層１６４を成長基板
１６０上に形成する例であり、図５７に示すように、成
長基板１６０上形成された下地成長層１６１上のマスク
層１６２の窓領域からストライプ状で且つ長方台形状の
結晶成長層１６４が形成されている。長方台形状の結晶
成長層１６４はその側面１６３ＳがＳ面とされ、長手方
向の端部の面１６４は（１１−２２）面とされる。結晶
成長層１６４の上面１６３Ｃは基板主面と同じＣ面とさ
れる。活性層は図示を省略しているが、傾斜した側面１
６３Ｓ、面１６４、上面１６３Ｃにも延在され、活性層
の面積は結晶成長層１６４の写像面積よりも大きなサイ
ズとなる。従って、有効に輝度飽和を緩和することがで
き、素子の信頼性を改善できる。
【０１９５】実施例１４ 本実施例は、図５８に示すように、四角台形状の結晶成
長層１７４を成長基板１７０上に形成する例であり、成
長基板１７０上形成された下地成長層１７１上のマスク
層１７２の窓領域からマトリクス状に配列されたパター
ンで四角錐台形状の結晶成長層１７３が形成されてい
る。四角錐台形状の結晶成長層１７３はその傾斜した一
側面１７３ＳがＳ面とされ、他の傾斜した一側面１７４
は（１１−２２）面とされる。結晶成長層１７３の上面
１７３Ｃは基板主面と同じＣ面とされる。活性層は図示
を省略しているが、傾斜した側面１７３Ｓ、面１７４、
上面１７３Ｃにも延在され、活性層の面積は結晶成長層
１７３の写像面積よりも大きなサイズとなる。従って、
有効に輝度飽和を緩和することができ、素子の信頼性を
改善できる。
【０１９６】実施例１５ 本実施例は、図５９に示すように、六角錐形状の結晶成
長層１８３を成長基板１８０上に形成する例であり、成
長基板１８０上形成された下地成長層１８１上のマスク
層１８２の窓領域からマトリクス状に配列されたパター
ンで六角錐形状の結晶成長層１８３が形成されている。
六角錐形状の結晶成長層１８３はその傾斜した各側面が
Ｓ面とされ、活性層は図示を省略しているが、その断面
は図５２のようになり、傾斜した各Ｓ面に沿って延在さ
れ、活性層の面積は結晶成長層１８３の写像面積よりも
大きなサイズとなる。従って、有効に輝度飽和を緩和す
ることができ、素子の信頼性を改善できる。
【０１９７】実施例１６ 本実施例は、図６０に示すように、六角錐台形状の結晶
成長層１９３を成長基板１９０上に形成する例であり、
成長基板１９０上形成された下地成長層１９１上のマス
ク層１９２の窓領域からマトリクス状に配列されたパタ
ーンで六角錐台形状の結晶成長層１９３が形成されてい
る。六角錐形状の結晶成長層１９３はその傾斜した各側
面１９３ＳがＳ面とされ、上面１９３Ｃが基板主面と同
じＣ面とされている。また、六角錐形状の結晶成長層１
９３の底面側にはＭ面（１−１００）面も低い高さで形
成される。活性層は図示を省略しているが、その断面は
図５２のようになり、傾斜した各Ｓ面およびＣ面に沿っ
て延在され、活性層の面積は結晶成長層１９３の写像面
積よりも大きなサイズとなる。従って、有効に輝度飽和
を緩和することができ、素子の信頼性を改善できる。
【０１９８】実施例１７ 本実施例は図５３に示した半導体発光素子を製造する方
法であり、図６１乃至図６６を参照してその製造方法を
工程順に説明する。
【０１９９】図６１に示すように、サファイヤ基板など
の成長基板２００上に、ｎ型ＧａＮ層２０１を下地成長
層として例えばＭＯＣＶＤ法などにより形成する。この
とき、ｎ型ＧａＮ層２０１は最初からｎ型である必要は
なく、最上面がｎ型であれば良い。一例として、シリコ
ンをドープすることでｎ型のＧａＮ層２０１を形成する
ことができる。
【０２００】次に図６２に示すように、ＣＶＤなどによ
りシリコン酸化膜、シリコン窒化膜、あるいはタングス
テン膜などからなる成長阻害膜としてのマスク層２０２
をｎ型のＧａＮ層２０１上の全面に形成し、さらに素子
を形成する領域に対応してマスク層２０２を除去して六
角形状の窓領域２０３を複数形成する。
【０２０１】続いて、図６３に示すように、選択成長が
行われ、窓領域２０３から結晶成長により結晶成長層で
あるｎ型（Ａｌ）ＧａＮ層２０４が形成される。このｎ
型（Ａｌ）ＧａＮ層２０４はクラッド層としても機能
し、略六角錐形状を呈する。傾斜した側面はＳ面とされ
る。
【０２０２】この傾斜した側面に対してさらに活性層と
なるＩｎＧａＮ層２０５とｐ型（Ａｌ）ＧａＮ層２０６
を図６４のように積層する。活性層となるＩｎＧａＮ層
２０５は結晶成長層である（Ａｌ）ＧａＮ層２０４のＳ
面に沿って成長基板２００の主面に平行でなく延在さ
れ、その活性層の面積Ｓは、窓領域２０３の面積や結晶
成長層の写像面積よりは大きくなり、十分な広がりを以
って形成される。ＩｎＧａＮ層２０５上にはＡｌＧａＮ
層を形成しても良い。
【０２０３】次に図６５に示すように、マスク層上に例
えばpoly-GaNが成長した場合には余分な部分をエッチン
グで除去し、マスク層２０２を全部または一部除去して
ｎ側のコンタクト領域２０７を形成する。次いで、蒸着
などによりp電極２０９となるNi/Pt/AuやNi（Pd）/Pt/A
uなど、n電極７８となるTi/Al/Pt/Auなどをコンタクト
領域２０７にリフトオフなどにより形成し（図６６）、
アロイ化することで基板上における素子が完成する。
【０２０４】この後、素子間の分離が必要な場合、基本
構造のサイズが前述のように陰に小さいことから、それ
ぞれの分離は困難であるが、素子の基本構造を１次元あ
るいは2次元配列した領域をダイシングやへき開などに
より分離するだけでもよい。内部の基本構造は各々独立
に駆動してもしなくてもよい。また、サファイア上に結
晶成長したGaN結晶は、サファイア/GaN界面をUVレーザ
のサファイア側からのアブレーションによりサファイア
基板から剥離できるという報告（APL-75-10,1360-2,W.
S.Wong etc.）もある。これを利用すればアブレーショ
ン前か後にエッチングにより一回目の成長膜（第１導電
膜）を分離することで、本発明の基本構造を単一の半導
体発光素子とすることができる。
【０２０５】このように本実施例の半導体発光素子の製
造方法では、選択成長によりＳ面が容易に形成され、そ
のＳ面を側面とする結晶成長層に活性層を形成すること
で、大きい面積の活性層を得ることができる。
【０２０６】実施例１８ 図６７に実施例１８の半導体発光素子の構造を示す。成
長基板２１０上に部分的に第２成長層２１１が形成さ
れ、該第２成長層２１１を覆うように第１導電層２１
１、活性層２１３、第２導電層２１９が形成される。本
例ではマスク層と窓領域を有していないが、選択成長に
より、活性層２１３の面積は結晶成長層の写像面積より
も大きなサイズとなる。従って、有効に輝度飽和を緩和
することができ、素子の信頼性を改善できる。すなわ
ち、マスク層などの成長阻害膜を用いない場合でも、エ
ッチングなどにより成長基板や一度成長した結晶膜に凹
凸を形成するなどの微細加工により、結晶成長すること
で同様の安定面を形成でき、同等の効果を得られる。
【０２０７】なお、本発明においては、窓領域として六
角錐を形成するには六角形開口がもっとも望ましいが、
円形開口においても最終的には安定面が自己形成される
ため、開口形状や境界の方向は任意でかまわない。また
ウルツ鉱型結晶では、(1-101)面以外にも(11-22)面や(1
-100)面などの安定面があり、これらを自己形成した構
造についても本発明を適用できる。
【０２０８】現在赤色LED材料として一般的なAlGaInP系
化合物はせん亜鉛型結晶であるが、(001)基板に対して
(011)面、(111)面、（11‐1）面などの安定面があり、
適当な条件で成長することにより、その安定面とその上
の活性層を形成することは可能である。
【０２０９】実施例１９ 本実施例の半導体発光素子は、図６８に示すように、例
えばＣ（０００１）面サファイア基板の如き成長基板２
２１上にｎ型ＧａＮ層からなる下地成長層２２２をＭＯ
ＣＶＤ（ＭＯＶＰＥ）法などにより結晶成長する。
【０２１０】下地成長層２２２の形成後、シリコン酸化
膜、シリコン窒化膜、あるいはタングステン膜などから
なる成長阻害膜としてのマスク層２２３を形成する。こ
のマスク層２２３には六角形状の開口部である窓領域２
２４が形成され、その窓領域２２４から選択成長によっ
て形成された断面三角形状の結晶成長層２２５が形成さ
れている。この結晶成長層２２５は例えばｎ型ＧａＮ層
やＡｌＧａＮ層からなり、その断面は略正三角形状とな
るが、上から見た場合には六角形であり、全体としては
六角錐の形状を有する。
【０２１１】結晶成長層２２５の基板主面に対して傾斜
した結晶表面はＳ面またはＳ面と等価な面を有してお
り、結晶成長層２２５の最外部の濃度などを調整して形
成されたｎ型クラッド層の上に活性層２２６及びｐ型ク
ラッド層として機能する第２導電層２２７が積層されて
いる。これら活性層２２６及びｐ型クラッド層として機
能する第２導電層２２７は結晶成長層２２５のＳ面を被
覆するように形成されており、活性層２２６は選択成長
により形成された結晶成長層２２５のＳ面に沿って成長
基板２２１の主面に平行でなく延在されている。第２導
電層２２７は例えばｐ型ＧａＮ層やＡｌＧａＮ層からな
る。活性層２２６上にはいわゆるＡｌＧａＮキャップ層
を形成しても良い。本実施例においては、第２導電層２
２７の表面が次に形成する第２電極との界面となり、こ
の界面が活性層２２６で発生した光の反射面２４０とさ
れる。
【０２１２】第２導電層２２７上には、図６８において
その図示を省略しているが、ｐ電極として機能する第２
電極が例えばＮｉ／Ｐｔ／Ａｕなどの多層金属膜によっ
て構成され、ｎ電極として機能する第１電極が例えばＴ
ｉ／Ａｌ／Ｐｔ／Ａｕなどの多層金属膜によってマスク
層を開口した部分に形成される。第１電極および第２電
極は例えば蒸着やリフトオフなどの手法を用いて形成さ
れる。
【０２１３】本実施例の半導体発光素子は、出力として
取り出される光の一部は選択成長によって形成された傾
斜結晶面と平行に延在された反射面２４０で反射したも
のであり、反射によって光取り出し効率が向上すること
から、当該半導体発光素子の高輝度化を図ることができ
る。また、反射面２４０の基礎となる傾斜結晶面は選択
成長を利用してプロセス上容易に形成されることから、
自己形成的に特にエッチングなどの工程を追加しなくと
も得ることができる。
【０２１４】図６９は半導体発光素子の要部を示す断面
図である。この図においては、成長基板２２１を裏面か
らのエキシマレーザーの照射などによって取り外した構
造となっており、下地成長層２２２の底面が光取り出し
窓２２８として機能する。なお、下地成長層２２２はシ
リコンなどがドープされたＧａＮ層であり、図示を省略
しているがｎ電極に接続される。図６８に示すように、
活性層２２６から第２導電層２２７側に出力された光は
反射面２４０で反射し、光取り出し窓２２８から射出す
る。また、活性層２２６から光取り出し窓２２８に対し
て射出し、光取り出し窓２２８の面で全反射した場合で
も、反対側の反射面２４０で反射した時点で光路が入射
角に対する反射角の関係で変換され、再度光取り出し窓
２２８に入射した際に臨界角を超えていなければ光取り
出し窓２２８から射出する。
【０２１５】これについて詳述すると、素子内部の屈折
率は外部の屈折率より大きいため、界面に対して浅い角
度の光は全反射する。ここで全反射条件は次式のとおり
である。
【０２１６】φc=Sin-1(n1/n2)
【０２１７】（ただし、φcは界面への入射の臨界角、n
1, n2は外部、内部の屈折率であり、n 1=1, n2=2.4にお
いてφc=24.6°である。）
【０２１８】活性層で発生した光は図８８に示す構造に
おいては、光取り出し窓領域において一度全反射によっ
て出なかった光は全反射しつづけるため、二度と外部に
取り出せないが、本実施例では斜め反射面２４０をもつ
ために一度全反射した光のうち、次に別の角度を持った
反射面に当たったときに光路が変換されて別の方向に反
射する。そのため光取り出し窓２２８の領域で全反射条
件ではなくなる場合が発生するので光が外部に取り出さ
れる。したがってその分の取り出し効率が向上し、輝度
が大きくなる。このように本実施例の半導体発光素子に
おいては、確実に光取り出し効率が改善され、素子の高
輝度化をすすめることができる。
【０２１９】図７０乃至図７４は反射面の効果について
シミュレーションしたものを示す図であり、図７０は計
算の元になる結晶成長層のモデルを示す斜視図であり、
図７１は角度依存性を計算するためのモデルを示す図で
あり、図７２は光取り出し効率の角度依存性を示す図で
あり、図７３は高さ依存性を計算するためのモデルを示
す図であり、図７４は光取り出し効率の高さ依存性を示
す図である。
【０２２０】このシミュレーションにおいては、図７０
に示すように、頂点部分には平坦なＣ面からなる面が形
成され、簡単のため結晶成長層に形成される活性層を成
長基板に対して平行に延在されるものとしているが、光
取り出し効率に対して本質的な違いはない。まず、図７
１に示すように、角度依存性として、基板を屈折率ｎ＝
１．６５のサファイヤ基板とし、活性層が基板上５μｍ
の高さに２０μｍ幅で存在し、結晶成長層は屈折率ｎ＝
２．４、反射面の反射率７０％で高さ１０μｍと設定
し、ここで反射面が形成される角度について計算を行っ
た。すると、結果は図７２に示すようになっており、角
度が５０乃至９０度の範囲においては、５０度に近い側
の角度でより光取り出し効率が改善されていることがわ
かる。
【０２２１】また、図７３に示すように、高さ依存性と
して、基板を屈折率ｎ＝１．６５のサファイヤ基板と
し、活性層が高さｄ／２の位置で基板２０μｍ幅で存在
し、結晶成長層は屈折率ｎ＝２．４、反射面の反射率７
０％と設定し、ここで反射面(S面)が形成される角度は
６２度と設定して計算を行った。すると、結果は図７４
に示すようになっており、高さｄが高くなるほどより光
取り出し効率が改善されていることがわかる。すなわ
ち、これら図７２と図７４に示すシミュレーションの結
果から側面の角度θを小さくすると光取り出し効率が改
善し、素子の幅に対する高さｄが大きい（アスペクト比
が大きい）ほど光取り出し効率改善する傾向にあること
がわかる。これは言い換えると、小さいサイズであれば
成長時間が少なくて済み、半導体発光素子の素子サイズ
が小さいほど効果的である。
【０２２２】本実施例の半導体発光素子は、出力として
取り出される光の一部は傾斜結晶面と平行に延在された
反射面２４０で反射したものであり、その反射面２４０
での反射によって光取り出し効率が向上することから、
当該半導体発光素子の高輝度化を図ることができる。ま
た、反射面２４０の基礎となる傾斜結晶面は選択成長を
利用してプロセス上容易に形成されることから、自己形
成的に特にエッチングなどの工程を追加しなくとも得る
ことができる。
【０２２３】図６８の素子構造の半導体発光素子では、
活性層の面積拡大による効果に加えて、基板主面に対し
て傾斜したＳ面を利用することから、その窒素原子から
ガリウム原子へのボンドの数が増大することになり、実
効的なＶ／ＩＩＩ比を高くすることが可能であり、形成
される半導体発光素子の高性能化を図ることができる。
また、基板から上に延びた転位が曲がることがあり、欠
陥を低減することも可能となる。さらに、基板の主面に
対して傾斜した傾斜結晶面を用いることで、多重反射を
防止することもでき、発生した光を効率良く素子外部に
導くことができる。また、活性層２２６が島状に分離し
ている構造をとるため、活性層２２６をエッチングする
ことの必要がなくなる。したがって活性層に対して余計
なダメージがなくなる。また、電極によって活性層２２
６の有効面積が小さくなることもないという利点も得ら
れる。
【０２２４】実施例２０ 本実施例は、ストライプ状の結晶成長層２５４を成長基
板２５０上に形成する例であり、図７５に示すように、
成長基板２５０上形成された下地成長層２５１上のマス
ク層２５２の窓領域からストライプ状の結晶成長層２５
４が形成されている。ストライプ状の結晶成長層２５４
はその側面２５６がＳ面とされ、傾斜した側面２５６に
も活性層２５５が延在されている。当該半導体発光素子
から取り出される光はＳ面と平行に延在された反射面で
反射することになり、その反射面での反射によって光取
り出し効率が向上することから、当該半導体発光素子の
高輝度化を図ることができ、反射面の基礎となる傾斜結
晶面は選択成長を利用してプロセス上容易に形成され
る。また、有効に輝度飽和を緩和することができ、素子
の信頼性を改善できる。
【０２２５】実施例２１ 本実施例は、長方台形状の結晶成長層２６４を成長基板
２６０上に形成する例であり、図７６に示すように、成
長基板２６０上形成された下地成長層２６１上のマスク
層２６２の窓領域からストライプ状で且つ長方台形状の
結晶成長層２６４が形成されている。長方台形状の結晶
成長層２６４はその側面２６３ＳがＳ面とされ、長手方
向の端部の面２６４は（１１−２２）面とされる。結晶
成長層２６４の上面２６３Ｃは基板主面と同じＣ面とさ
れる。活性層は図示を省略しているが、傾斜した側面２
６３Ｓ、面２６４、上面２６３Ｃにも延在され、当該半
導体発光素子から取り出される光はＳ面と平行に延在さ
れた反射面で反射することになる。本実施例において
は、半導体発光素子の反射面での反射によって光取り出
し効率が向上することから、当該半導体発光素子の高輝
度化を図ることができ、反射面の基礎となる傾斜結晶面
は選択成長を利用してプロセス上容易に形成される。ま
た、有効に輝度飽和を緩和することができ、素子の信頼
性を改善できる。
【０２２６】実施例２２ 本実施例は、図７７に示すように、四角台形状の結晶成
長層２７４を成長基板２７０上に形成する例であり、成
長基板２７０上形成された下地成長層２７１上のマスク
層２７２の窓領域からマトリクス状に配列されたパター
ンで四角錐台形状の結晶成長層２７３が形成されてい
る。四角錐台形状の結晶成長層２７３はその傾斜した一
側面２７３ＳがＳ面とされ、他の傾斜した一側面２７４
は（１１−２２）面とされる。結晶成長層２７３の上面
２７５３Ｃは基板主面と同じＣ面とされる。活性層は図
示を省略しているが、傾斜した側面２７３Ｓ、面２７
４、上面２７３Ｃにも延在され、当該半導体発光素子か
ら取り出される光はＳ面と平行に延在された反射面で反
射することになり、その反射面での反射によって光取り
出し効率が向上する。従って、当該半導体発光素子の高
輝度化を図ることができ、反射面の基礎となる傾斜結晶
面は選択成長を利用してプロセス上容易に形成される。
また、有効に輝度飽和を緩和することができ、素子の信
頼性を改善できる。
【０２２７】実施例２３ 本実施例は、図７８に示すように、六角錐形状の結晶成
長層２８３を成長基板２８０上に形成する例であり、成
長基板２８０上形成された下地成長層２８１上のマスク
層２８２の窓領域からマトリクス状に配列されたパター
ンで六角錐形状の結晶成長層２８３が形成されている。
六角錐形状の結晶成長層２８３はその傾斜した各側面が
Ｓ面とされ、活性層は図示を省略しているが、その断面
は図６７のようになり、傾斜した各Ｓ面に沿って延在さ
れ、当該半導体発光素子から取り出される光はＳ面と平
行に延在された反射面で反射することになり、その反射
面での反射によって光取り出し効率が向上することか
ら、当該半導体発光素子の高輝度化を図ることができ
る。また、反射面の基礎となる傾斜結晶面は選択成長を
利用してプロセス上容易に形成される。また、有効に輝
度飽和を緩和することができ、素子の信頼性を改善でき
る。
【０２２８】実施例２４ 本実施例は、図７９に示すように、六角錐台形状の結晶
成長層２９３を成長基板２９０上に形成する例であり、
成長基板２９０上形成された下地成長層２９１上のマス
ク層２９２の窓領域からマトリクス状に配列されたパタ
ーンで六角錐台形状の結晶成長層２９３が形成されてい
る。六角錐台形状の結晶成長層２９３はその傾斜した各
側面２９３ＳがＳ面とされ、上面２９３Ｃが基板主面と
同じＣ面とされている。また、六角錐形状の結晶成長層
２９３の底面側にはＭ面（１−１００）面も低い高さで
形成される。活性層は図示を省略しているが、その断面
は図６７のようになり、傾斜した各Ｓ面およびＣ面に沿
って延在され、当該半導体発光素子から取り出される光
はＳ面と平行に延在された反射面で反射することにな
り、その反射面での反射によって光取り出し効率が向上
することから、当該半導体発光素子の高輝度化を図るこ
とができる。また、反射面の基礎となる傾斜結晶面は選
択成長を利用してプロセス上容易に形成される。また、
有効に輝度飽和を緩和することができ、素子の信頼性を
改善できる。
【０２２９】実施例２５ 本実施例は、図８０に示すように、六角錐形状の結晶成
長層２９８と四角台形状の結晶成長層２９９を成長基板
２９５上に形成する例であり、成長基板２９５上形成さ
れた下地成長層２９６上のマスク層２９７の窓領域から
マトリクス状に配列されたパターンで四角錐台形状の結
晶成長層２９９と六角錐形状の結晶成長層２９８とが交
互にそれぞれの形状が一列に並ぶように形成されてい
る。四角錐台形状の結晶成長層２９９はその傾斜した一
側面２９９ＳがＳ面とされ、他の傾斜した一側面２９９
Ｚは（１１−２２）面とされる。結晶成長層２９９の上
面２９９Ｃは基板主面と同じＣ面とされる。六角錐形状
の結晶成長層２９８はその傾斜した各側面２９８ＳがＳ
面とされる。活性層は図示を省略しているが、その断面
は図６７のようになり、傾斜した各Ｓ面およびＣ面に沿
って延在され、当該半導体発光素子から取り出される光
はＳ面と平行に延在された反射面で反射することにな
り、その反射面での反射によって光取り出し効率が向上
することから、当該半導体発光素子の高輝度化を図るこ
とができる。また、反射面の基礎となる傾斜結晶面は選
択成長を利用してプロセス上容易に形成される。また、
有効に輝度飽和を緩和することができ、素子の信頼性を
改善できる。
【０２３０】実施例２６ 本実施例は前述の半導体発光素子を製造する方法であ
り、図８１乃至図８６を参照してその製造方法を工程順
に説明する。
【０２３１】図８１に示すように、サファイヤ基板など
の成長基板３００上に、ｎ型ＧａＮ層３０１を下地成長
層として例えばＭＯＣＶＤ法などにより形成する。この
とき、ｎ型ＧａＮ層３０１は最初からｎ型である必要は
なく、最上面がｎ型であれば良い。一例として、シリコ
ンをドープすることでｎ型のＧａＮ層３０１を形成する
ことができる。
【０２３２】次に図８２に示すように、ＣＶＤなどによ
りシリコン酸化膜、シリコン窒化膜、あるいはタングス
テン膜などからなる成長阻害膜としてのマスク層３０２
をｎ型のＧａＮ層３０１上の全面に形成し、さらに素子
を形成する領域に対応してマスク層３０２を除去して六
角形状の窓領域３０３を複数形成する。
【０２３３】続いて、図８３に示すように、選択成長が
行われ、窓領域３０３から結晶成長により結晶成長層で
あるｎ型（Ａｌ）ＧａＮ層３０４が形成される。このｎ
型（Ａｌ）ＧａＮ層３０４はクラッド層としても機能
し、略六角錐形状を呈する。傾斜した側面はＳ面とされ
る。
【０２３４】この傾斜した側面に対してさらに活性層と
なるＩｎＧａＮ層３０５とｐ型（Ａｌ）ＧａＮ層３０６
を図８４のように積層する。活性層となるＩｎＧａＮ層
３０５は結晶成長層である（Ａｌ）ＧａＮ層３０４のＳ
面に沿って成長基板３００の主面に平行でなく延在さ
れ、その活性層の面積Ｓは、窓領域３０３の面積や結晶
成長層の写像面積よりは大きくなり、十分な広がりを以
って形成される。ＩｎＧａＮ層３０５上にはＡｌＧａＮ
キャップ層を形成しても良い。ｐ型（Ａｌ）ＧａＮ層３
０６の傾斜した結晶表面が反射面となる。
【０２３５】次に図８５に示すように、マスク層上に例
えばpoly-GaNが成長した場合には余分な部分をエッチン
グで除去し、マスク層３０２を全部または一部除去して
ｎ側のコンタクト領域３０７を形成する。次いで、蒸着
などによりｐ電極３０９となるＮｉ／Ｐｔ／Ａｕなど、
n電極３０８となるＴｉ／Ａｌ／Ｐｔ／Ａｕなどをコン
タクト領域３０７にリフトオフなどにより形成し（図８
６）、アロイ化することで基板上における素子が完成す
る。特にｐ電極３０９は反射面として機能するｐ型（Ａ
ｌ）ＧａＮ層３０６の上に形成されるため、p電極３０
９自体は反射膜や光遮蔽膜としても機能することにな
る。
【０２３６】この後、素子間の分離が必要な場合、基本
構造のサイズが前述のように陰に小さいことから、それ
ぞれの分離は困難であるが、素子の基本構造を１次元あ
るいは2次元配列した領域をダイシングやへき開などに
より分離するだけでもよい。内部の基本構造は各々独立
に駆動してもしなくてもよい。また、サファイア上に結
晶成長したＧａＮ結晶は、サファイア／ＧａＮ界面をＵ
Ｖレーザのサファイア側からのアブレーションによりサ
ファイア基板から剥離できるという報告（APL-75-10,13
60-2,W.S.Wong etc.）もある。これを利用すればアブレ
ーション前か後にエッチングにより一回目の成長膜（第
１導電膜）を分離することで、本発明の基本構造を単一
の半導体発光素子とすることができる。
【０２３７】このように本実施例の半導体発光素子の製
造方法では、選択成長によりＳ面が容易に形成され、そ
のＳ面を側面とする結晶成長層に活性層や反射面を形成
することで、自己形成的に反射面を形成できる。また出
力として取り出される光の一部は選択成長によって形成
された傾斜結晶面と平行に延在された反射面で反射した
ものであり、反射によって光取り出し効率が向上するこ
とから、当該半導体発光素子の高輝度化を図ることがで
きる。
【０２３８】実施例２７ 図８７に実施例２７の半導体発光素子の構造を示す。成
長基板３１０上に部分的に第２成長層３１１が形成さ
れ、それを覆うように第１導電層３１１、活性層３１
３、第２導電層３１９が形成される。本例ではマスク層
と窓領域を有していないが、選択成長により、活性層３
１３の面積は結晶成長層の写像面積よりも大きなサイズ
となる。従って、有効に輝度飽和を緩和することがで
き、素子の信頼性を改善できる。
【０２３９】すなわち、マスク層などの成長阻害膜を用
いない場合でも、エッチングなどにより成長基板や一度
成長した結晶膜に凹凸を形成するなどの微細加工によ
り、結晶成長することで同様の安定面を形成でき、同等
の効果を得られる。
【０２４０】なお、本発明においては、窓領域として六
角錐を形成するには六角形開口がもっとも望ましいが、
円形開口においても最終的には安定面が自己形成される
ため、開口形状や境界の方向は任意でかまわない。また
ウルツ鉱型結晶では、（１−１０１）面以外にも（１１
−２２）面や（１−１００）面などの安定面があり、こ
れらを自己形成した構造についても本発明を適用でき
る。
【０２４１】現在赤色ＬＥＤ材料として一般的なＡｌＧ
ａＩｎＰ系化合物はせん亜鉛型結晶であるが、（００
１）基板に対して（０１１）面、（１１１）面などの安
定面があり、適当な条件で成長することにより、その安
定面とその上の活性層を形成することは可能である。
【０２４２】
【発明の効果】本発明の半導体発光素子とその製造方法
によれば、基板の主面に対して傾斜した傾斜結晶面を利
用することで実効的Ｖ／ＩＩＩ比を増大させることが出
来、混晶構成原子の取り込みも増大し、さらに発光のむ
らを低減することが出来る。さらに窒素原子の解離を抑
えることが出来、さらに結晶性を向上して点欠陥濃度を
低減することが出来る。これにより発光素子に強電流を
流した際の輝度の飽和現象を抑えることが出来る。ま
た、基板の主面に対して傾斜した傾斜結晶面を用いるこ
とで、多重反射を防止することもでき、発生した光を効
率良く素子外部に導くことができる。
【０２４３】さらに選択成長などを利用し、傾斜した傾
斜結晶面（たとえばＳ面）からなる結晶層を用いて、小
さい範囲で微細な素子を作るため、高密度化なども容易
であり、ダイシングなどの素子毎の分離も容易である。
また、選択成長の安定面の一部は原子スケールで見て平
らになっており、輝度のむらもなく、その部分をもちい
ることで半値幅の狭い発光を得ることが出来る。従って
半導体発光ダイオードだけでなくこの面を用いた半導体
レーザーも作製することも出来る。
【０２４４】また、本発明の半導体発光素子において
は、出力として取り出される光の一部は選択成長によっ
て形成された傾斜結晶面と平行に延在された反射面で反
射したものである点であり、反射によって光取り出し効
率が向上することから、当該半導体発光素子の高輝度化
を図ることができる。また、反射面の基礎となる傾斜結
晶面は選択成長を利用してプロセス上容易に形成される
ことから、自己形成的に特にエッチングなどの工程を追
加しなくとも得ることができる。また、傾斜した結晶面
に平行に活性層を延在させることで、活性層の有効面積
を大きくとることができ、抵抗低下、発熱低下、信頼性
向上が期待でき、また、活性層への単位面積あたりの負
荷を軽減できるため、高輝度化、高信頼性が期待でき
る。素子サイズを小さくした場合、特に有効である。ま
た、本発明の半導体発光素子においては、活性層と同時
に導電層面積や電極とのコンタクト面積を大きくするこ
とができ、結晶層の結晶面が斜面を持つため、光取り出
し効率を改善することも可能である。
【０２４５】さらにまた、本発明の半導体発光素子とそ
の製造方法によれば、第１導電型クラッド層、活性層、
及び第２導電型クラッド層の全部または一部が開口部の
周囲のマスク層上にまで延在される。このようにマスク
を除去しない構造とするため、横方向に成長した部分の
下部の支えがなくなることもなく、また全部マスク層を
残した状態にすれば、選択成長構造の段差が緩和され、
レーザ照射などによって基板を剥がした場合でも、マス
ク層が第１成長層の支持層として機能しながらｎ電極と
ｐ電極を確実に分離して短絡を防止できる。
【０２４６】また、本発明の半導体発光素子において
は、第１導電型クラッド層、活性層、及び第２導電型ク
ラッド層によって、第２成長層の全体が被覆される構造
とされ、第１導電型クラッド層、活性層、及び第２導電
型クラッド層の各端部が直接マスク層に接する構造にす
ることができる。したがって、活性層の酸化などの劣化
が未然に防止されることになり、さらに発光面積が増大
するといった効果も得られる。
【０２４７】さらに本発明の半導体発光素子において
は、選択成長などを利用し、傾斜した傾斜結晶面からな
る結晶層を用いて、小さい範囲で微細な素子を作るた
め、高密度化なども容易であり、ダイシングなどの素子
毎の分離も容易である。また、選択成長の安定面の一部
は原子スケールで見て平らになっており、輝度のむらも
なく、その部分をもちいることで半値幅の狭い発光を得
ることが出来る。従って半導体発光ダイオードだけでな
くこの面を用いた半導体レーザーも作製することも出来
る。
【０２４８】さらにまた、本発明の半導体発光素子にお
いては、活性層の有効面積を大きくとることができ、抵
抗低下、発熱低下、信頼性向上が期待でき、活性層への
単位面積あたりの負荷を軽減できるため、高輝度化、高
信頼性が期待できる。素子サイズを小さくした場合、特
に有効である。また、本発明の半導体発光素子において
は、活性層と同時に導電層面積や電極とのコンタクト面
積を大きくすることができ、結晶層の結晶面が斜面を持
つため、光取り出し効率を改善することも可能である。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体発光素子の製造工程
におけるマスク形成工程を示す図であって、製造工程断
面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２】本発明の実施例１の半導体発光素子の製造工程
におけるシリコンドープのＧａＮ層の形成工程を示す図
であって、製造工程断面図（Ａ）と製造工程斜視図
（Ｂ）である。
【図３】本発明の実施例１の半導体発光素子の製造工程
における結晶成長用の窓開け工程を示す図であって、製
造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４】本発明の実施例１の半導体発光素子の製造工程
における活性層等の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図５】本発明の実施例１の半導体発光素子の製造工程
における電極形成工程を示す図であって、製造工程断面
図（Ａ）と製造工程斜視図（Ｂ）である。
【図６】本発明の実施例１の半導体発光素子の製造工程
における素子の分離の工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図７】本発明の実施例１の半導体発光素子の構造を示
す断面図である。
【図８】本発明の実施例２の半導体発光素子の製造工程
におけるマスク形成工程を示す図であって、製造工程断
面図（Ａ）と製造工程斜視図（Ｂ）である。
【図９】本発明の実施例２の半導体発光素子の製造工程
における選択除去工程を示す図であって、製造工程断面
図（Ａ）と製造工程斜視図（Ｂ）である。
【図１０】本発明の実施例２の半導体発光素子の製造工
程における結晶層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１１】本発明の実施例２の半導体発光素子の製造工
程における活性層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１２】本発明の実施例２の半導体発光素子の製造工
程における電極の形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１３】本発明の実施例２の半導体発光素子の製造工
程における素子の分離の工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１４】本発明の実施例２の半導体発光素子の断面図
である。
【図１５】本発明の実施例２の半導体発光素子の素子の
分離の工程おける変形例を示す図であって、製造工程断
面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１６】本発明の実施例３の半導体発光素子の製造工
程におけるマスク形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１７】本発明の実施例３の半導体発光素子の製造工
程における結晶層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１８】本発明の実施例３の半導体発光素子の製造工
程における活性層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１９】本発明の実施例３の半導体発光素子の製造工
程における電極の形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２０】本発明の実施例３の半導体発光素子の製造工
程における素子の分離工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２１】本発明の実施例３の半導体発光素子の断面図
である。
【図２２】本発明の実施例４の半導体発光素子の製造工
程におけるマスク形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２３】本発明の実施例４の半導体発光素子の製造工
程における結晶層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２４】本発明の実施例４の半導体発光素子の製造工
程における活性層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２５】本発明の実施例４の半導体発光素子の製造工
程における電極の形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２６】本発明の実施例４の半導体発光素子の製造工
程における素子の分離工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２７】本発明の実施例４の半導体発光素子の断面図
である。
【図２８】本発明の実施例５の半導体発光素子の製造工
程における電極の形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２９】本発明の実施例５の半導体発光素子の製造工
程における素子の分離工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３０】本発明の実施例５の半導体発光素子の断面図
である。
【図３１】本発明の実施例６の半導体発光素子の製造工
程におけるｐ電極の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３２】本発明の実施例６の半導体発光素子の製造工
程における素子の分離工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３３】本発明の実施例６の半導体発光素子の製造工
程におけるｎ電極の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３４】ｎ電極の他の形成工程を示す図であり、
（ａ）はレーザアブレーション工程を示す概略断面図、
（ｂ）はＲＩＥ工程を示す概略断面図、（ｃ）はｎ電極
形成工程を示す概略断面図である。
【図３５】本発明の実施例６の半導体発光素子の断面図
である。
【図３６】本発明の実施例６の半導体発光素子の他の構
造の裏面斜視図である。
【図３７】本発明の実施例６の半導体発光素子の変形例
の製造工程における透明電極の形成工程を示す図であっ
て、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）であ
る。
【図３８】本発明の実施例６の半導体発光素子の変形例
の断面図である。
【図３９】本発明の実施例７の半導体発光素子の製造工
程におけるマスク形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４０】本発明の実施例７の半導体発光素子の製造工
程における活性層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４１】本発明の実施例７の半導体発光素子の製造工
程における電極の形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４２】本発明の実施例７の半導体発光素子の断面図
である。
【図４３】本発明の実施例８の半導体発光素子の製造工
程におけるマスク形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４４】本発明の実施例８の半導体発光素子の製造工
程における結晶層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４５】本発明の実施例８の半導体発光素子の製造工
程における活性層の形成工程を示す図であって、製造工
程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４６】本発明の実施例８の半導体発光素子の製造工
程における電極の形成工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４７】本発明の実施例８の半導体発光素子の製造工
程における素子の分離工程を示す図であって、製造工程
断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４８】本発明の実施例８の半導体発光素子の断面図
である。
【図４９】本発明の実施例８の半導体発光素子の変形例
の製造工程における電極形成工程を示す図であって、製
造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図５０】本発明の実施例８の半導体発光素子の変形例
の断面図である。
【図５１】本発明の実施例９の半導体発光素子の製造工
程における電極形成工程を示す図であって、製造工程断
面図（Ａ）と製造工程斜視図（Ｂ）である。
【図５２】本発明の実施例１０の半導体発光素子を用い
た装置の部分斜視図である。
【図５３】本発明の実施例１１の半導体発光素子の構造
を示す断面図である。
【図５４】本発明の実施例１１の半導体発光素子につい
ての窓領域の面積Ｗ１を示すための素子断面図である。
【図５５】本発明の実施例１１の半導体発光素子につい
ての結晶成長層の写像面積Ｗ２を示すための素子断面図
である。
【図５６】本発明の実施例１２のストライプ状の結晶成
長層を形成した半導体発光素子の構造を示す斜視図であ
る。
【図５７】本発明の実施例１３の長方台状の結晶成長層
を形成した半導体発光素子の構造を示す斜視図である。
【図５８】本発明の実施例１４の四角錐台状の結晶成長
層を形成した半導体発光素子の構造を示す斜視図であ
る。
【図５９】本発明の実施例１５の六角錐状の結晶成長層
を形成した半導体発光素子の構造を示す斜視図である。
【図６０】本発明の実施例１６の六角錐台状の結晶成長
層を形成した半導体発光素子の構造を示す斜視図であ
る。
【図６１】本発明の実施例１７の半導体発光素子の製造
工程における下地成長層の形成工程を示す製造工程斜視
図である。
【図６２】本発明の実施例１７の半導体発光素子の製造
工程における窓領域の形成工程を示す製造工程斜視図で
ある。
【図６３】本発明の実施例１７の半導体発光素子の製造
工程における結晶成長層の形成工程を示す製造工程斜視
図である。
【図６４】本発明の実施例１７の半導体発光素子の製造
工程における第２導電層の形成工程を示す製造工程斜視
図である。
【図６５】本発明の実施例１７の半導体発光素子の製造
工程におけるコンタクト領域の形成工程を示す製造工程
斜視図である。
【図６６】本発明の実施例１７の半導体発光素子の製造
工程における電極の形成工程を示す製造工程斜視図であ
る。
【図６７】本発明の実施例１８の半導体発光素子の断面
図である。
【図６８】本発明の実施例１９の半導体発光素子の構造
を示す断面図である。
【図６９】本発明の実施例１９の半導体発光素子につい
ての要部断面図である。
【図７０】本発明の実施例の半導体発光素子についての
計算の基礎になる結晶成長層のモデルを示す斜視図であ
る。
【図７１】本発明の実施例の半導体発光素子についての
計算における角度依存性を計算するためのモデルを示す
図である。
【図７２】前記計算の結果としての光取り出し効率の角
度依存性を示す図である。
【図７３】本発明の実施例の半導体発光素子についての
計算における高さ依存性を計算するためのモデルを示す
図である。
【図７４】前記計算の結果としての光取り出し効率の高
さ依存性を示す図である。
【図７５】本発明の実施例２０のストライプ状の結晶成
長層を形成した半導体発光素子の構造を示す斜視図であ
る。
【図７６】本発明の実施例２１の長方台状の結晶成長層
を形成した半導体発光素子の構造を示す斜視図である。
【図７７】本発明の実施例２２の四角錐台状の結晶成長
層を形成した半導体発光素子の構造を示す斜視図であ
る。
【図７８】本発明の実施例２３の六角錐状の結晶成長層
を形成した半導体発光素子の構造を示す斜視図である。
【図７９】本発明の実施例２４の六角錐台状の結晶成長
層を形成した半導体発光素子の構造を示す斜視図であ
る。
【図８０】本発明の実施例２５の六角錐状の結晶成長層
と四角錐台状の結晶成長層を形成した半導体発光素子の
構造を示す斜視図である。
【図８１】本発明の実施例２５の半導体発光素子の製造
工程における下地成長層の形成工程を示す製造工程斜視
図である。
【図８２】本発明の実施例２５の半導体発光素子の製造
工程における窓領域の形成工程を示す製造工程斜視図で
ある。
【図８３】本発明の実施例２５の半導体発光素子の製造
工程における結晶成長層の形成工程を示す製造工程斜視
図である。
【図８４】本発明の実施例２５の半導体発光素子の製造
工程における第２導電層の形成工程を示す製造工程斜視
図である。
【図８５】本発明の実施例２５の半導体発光素子の製造
工程におけるコンタクト領域の形成工程を示す製造工程
斜視図である。
【図８６】本発明の実施例２５の半導体発光素子の製造
工程における電極の形成工程を示す製造工程斜視図であ
る。
【図８７】本発明の実施例２６の半導体発光素子の断面
図である。
【図８８】半導体発光素子の構造例を示す断面図であ
る。
【図８９】半導体発光素子の他の構造例を示す断面図で
ある。
【符号の説明】
１０、３０、４０、５０、８０、９０ サファイヤ基
板 １４、１７、３３、４４、５４、８４、９４ シリコ
ンドープのＧａＮ層 １８、３４、４５、５５、８５、９５ ＩｎＧａＮ層
（活性層） １９、３５、４６、５６、８６、９６ マグネシウム
ドープのＧａＮ層 ２０、３６、４８、５８、６１、７３、８７、９８、１
００ ｎ電極 ２２、３７、４９、５９、６２、７１、８８、９９、１
０１ ｐ電極 １３１、１５０、１６０，１７０，１８０，１９０，２
００ 成長基板 １３２、１５１、１６１、１７１、１８１、１９１ 下
地成長層 １３３ １５２、１６２、１７２、１８２、１９２、２
０２マスク層 １３４ 窓領域 １３５ 結晶成長層 １３６ 活性層 １３７ 第２導電層 １３８ 第１電極 １３９ 第２電極 ２０５ ＩｎＧａＮ層（活性層）
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願2000−217799(P2000−217799) (32)優先日 平成12年７月18日(2000．7．18) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願2000−218101(P2000−218101) (32)優先日 平成12年７月18日(2000．7．18) (33)優先権主張国 日本（ＪＰ） (72)発明者 琵琶 剛志 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大畑 豊治 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 菊谷 友志 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F041 AA40 CA03 CA23 CA34 CA40 CA65 CA77 CA93 CB15 5F045 AA04 AB09 AB14 AB17 AB32 AB33 AC08 AC09 AC12 AC19 AD09 AD11 AD12 AD14 AF02 AF03 AF04 AF05 AF06 AF09 AF13 AF20 BB12 CA10 DA53 DA55 DA58 DB01 HA16 HA18 HA19

Claims (74)

    【特許請求の範囲】
  1. 【請求項１】 基板上に該基板の主面に対して傾斜した
    傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面に
    平行な面内に延在する第１導電型層、活性層、及び第２
    導電型層を前記結晶層に形成してなることを特徴とする
    半導体発光素子。
  2. 【請求項２】 前記結晶層はウルツ鉱型の結晶構造を有
    することを特徴とする請求項１記載の半導体発光素子。
  3. 【請求項３】 前記結晶層は窒化物半導体からなること
    を特徴とする請求項１記載の半導体発光素子。
  4. 【請求項４】 前記結晶層は下地成長層を介して前記基
    板上に選択成長により設けられることを特徴とする請求
    項１記載の半導体発光素子。
  5. 【請求項５】 前記選択成長は前記下地成長層を選択的
    に除去することを利用して行われることを特徴とする請
    求項４記載の半導体発光素子。
  6. 【請求項６】 前記選択成長は選択的に形成されたマス
    ク層の開口部を利用して行われることを特徴とする請求
    項４記載の半導体発光素子。
  7. 【請求項７】 前記結晶層は前記マスク層の開口部より
    も横方向に広がって選択成長したものであることを特徴
    とする請求項６記載の半導体発光素子。
  8. 【請求項８】 前記基板の主面はＣ面であることを特徴
    とする請求項１記載の半導体発光素子。
  9. 【請求項９】 前記傾斜結晶面はＳ面及び（１１−２
    ２）面の少なくとも一方を含むことを特徴とする請求項
    １記載の半導体発光素子。
  10. 【請求項１０】 前記傾斜結晶面のみに電流注入される
    ことを特徴とする請求項１記載の半導体発光素子。
  11. 【請求項１１】 前記活性層はＩｎＧａＮを用いて構成
    されることを特徴とする請求項１記載の半導体発光素
    子。
  12. 【請求項１２】 前記傾斜結晶面は六面でほぼ対称とな
    るように配設されることを特徴とする請求項１記載の半
    導体発光素子。
  13. 【請求項１３】 前記結晶層は該結晶層の基板主面側と
    反対側の略中心部にＣ面からなる平坦面を有することを
    特徴とする請求項１記載の半導体発光素子。
  14. 【請求項１４】 基板上に該基板の主面に対して傾斜し
    た傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面
    に平行な面内に延在する第１導電型層、活性層、及び第
    ２導電型層を前記結晶層に形成してなる構成を有する半
    導体発光素子を並べ、信号に応じて各素子が発光するよ
    うに構成されてなることを特徴とする画像表示装置。
  15. 【請求項１５】 基板上に該基板の主面に対して傾斜し
    た傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面
    に平行な面内に延在する第１導電型層、活性層、及び第
    ２導電型層を前記結晶層に形成してなる構成を有する半
    導体発光素子を並べ、信号に応じて各素子が発光するよ
    うに構成されてなることを特徴とする照明装置。
  16. 【請求項１６】 基板上に開口部を有するマスク層もし
    くは結晶種層を形成し、該マスク層の開口部もしくは前
    記結晶種層から該基板の主面に対して傾斜した傾斜結晶
    面を有する結晶層を選択的に形成し、前記傾斜結晶面に
    平行な面内に延在する第１導電型層、活性層、及び第２
    導電型層を前記結晶層に形成することを特徴とする半導
    体発光素子の製造方法。
  17. 【請求項１７】 前記基板の主面はＣ面であることを特
    徴とする請求項１６記載の半導体発光素子の製造方法。
  18. 【請求項１８】 前記基板上に複数の半導体発光素子を
    形成した後、各半導体発光素子毎に分離することを特徴
    とする請求項１６記載の半導体発光素子の製造方法。
  19. 【請求項１９】 分離した各半導体発光素子の裏面に一
    方の電極を形成することを特徴とする請求項１８記載の
    半導体発光素子の製造方法。
  20. 【請求項２０】 基板上に該基板の主面に対して傾斜し
    たＳ面または該Ｓ面に実質的に等価な面を有する結晶層
    を形成し、該Ｓ面または該Ｓ面に実質的に等価な面に平
    行な面内に延在する第１導電型層、活性層、及び第２導
    電型層を前記結晶層に形成してなることを特徴とする半
    導体発光素子。
  21. 【請求項２１】 前記結晶層はウルツ鉱型の結晶構造を
    有することを特徴とする請求項２０記載の半導体発光素
    子。
  22. 【請求項２２】 前記結晶層は窒化物半導体からなるこ
    とを特徴とする請求項２０記載の半導体発光素子。
  23. 【請求項２３】 前記結晶層は下地成長層を介して前記
    基板上に選択成長により設けられることを特徴とする請
    求項２０記載の半導体発光素子。
  24. 【請求項２４】 前記選択成長は前記下地成長層を選択
    的に除去することを利用して行われることを特徴とする
    請求項２３記載の半導体発光素子。
  25. 【請求項２５】 前記選択成長は選択的に形成されたマ
    スク層の開口部を利用して行われることを特徴とする請
    求項２３記載の半導体発光素子。
  26. 【請求項２６】 前記結晶層は前記マスク層の開口部よ
    りも横方向に広がって選択成長したものであることを特
    徴とする請求項２５記載の半導体発光素子。
  27. 【請求項２７】 前記基板の主面はＣ＋面であることを
    特徴とする請求項２０記載の半導体発光素子。
  28. 【請求項２８】 前記基板上に形成された前記Ｓ面また
    は該Ｓ面に実質的に等価な面が前記結晶層の一部である
    場合に、前記活性層への電流注入は前記Ｓ面についてだ
    けなされることを特徴とする請求項２０記載の半導体発
    光素子。
  29. 【請求項２９】 基板上に形成したＳ面または該Ｓ面に
    実質的に等価な面が略六角錐形状の斜面をそれぞれ構成
    して結晶層を形成し、各Ｓ面または該Ｓ面に実質的に等
    価な面に平行な面内に延在する第１導電型層、活性層、
    及び第２導電型層を前記結晶層に形成してなることを特
    徴とする半導体発光素子。
  30. 【請求項３０】 前記活性層への電流注入は頂点近傍側
    で周囲側よりも低密度となることを特徴とする請求項２
    ９記載の半導体発光素子。
  31. 【請求項３１】 基板上に形成したＳ面または該Ｓ面に
    実質的に等価な面が略六角錐台形状の斜面をそれぞれ構
    成すると共に前記基板上に形成したＣ面または該Ｃ面に
    実質的に等価な面が前記略六角錐台形状の上平面部を構
    成する結晶層を形成し、各Ｓ面または該Ｓ面に実質的に
    等価な面に平行な面および前記Ｃ面または該Ｃ面に実質
    的に等価な面に平行な面内に延在する第１導電型層、活
    性層、及び第２導電型層を前記結晶層に形成してなるこ
    とを特徴とする半導体発光素子。
  32. 【請求項３２】 基板上に該基板の主面に対して傾斜し
    たＳ面または該Ｓ面に実質的に等価な面を有する結晶層
    を形成し、該Ｓ面または該Ｓ面に実質的に等価な面に平
    行な面内に延在する第１導電型層、活性層、及び第２導
    電型層を前記結晶層に形成して構成された半導体発光素
    子を並べ、信号に応じて各素子が発光するように構成さ
    れてなることを特徴とする画像表示装置。
  33. 【請求項３３】 基板上に該基板の主面に対して傾斜し
    たＳ面または該Ｓ面に実質的に等価な面を有する結晶層
    を形成し、該Ｓ面または該Ｓ面に実質的に等価な面に平
    行な面内に延在する第１導電型層、活性層、及び第２導
    電型層を前記結晶層に形成して構成された半導体発光素
    子を複数個配列したことを特徴とする照明装置。
  34. 【請求項３４】 基板上に所要の開口部を有するマスク
    層を形成し、該マスク層の開口部にＳ面または該Ｓ面に
    実質的に等価な面を有する結晶層を選択的に形成し、該
    Ｓ面または該Ｓ面に実質的に等価な面に平行な面内に延
    在する第１導電型層、活性層、及び第２導電型層を前記
    結晶層に形成することを特徴とする半導体発光素子の製
    造方法。
  35. 【請求項３５】 前記基板の主面はＣ＋面であることを
    特徴とする請求項３４記載の半導体発光素子の製造方
    法。
  36. 【請求項３６】 前記基板上に複数の半導体発光素子を
    形成した後、各半導体発光素子毎に分離することを特徴
    とする請求項３４記載の半導体発光素子の製造方法。
  37. 【請求項３７】 分離した各半導体発光素子の裏面に一
    方の電極を形成することを特徴とする請求項３６記載の
    半導体発光素子の製造方法。
  38. 【請求項３８】 選択成長により形成され成長基板の基
    板主面に対して傾斜してなる傾斜結晶面を有する結晶成
    長層と、前記結晶成長層に形成され所要の電流が注入さ
    れて光を発生させる活性層とを有し、前記活性層から素
    子外に出力される光の一部は前記傾斜結晶面にほぼ平行
    に延在された反射面で反射したものであることを特徴と
    する半導体発光素子。
  39. 【請求項３９】 前記活性層はウルツ鉱型の結晶構造を
    有する化合物半導体からなることを特徴とする請求項３
    ８記載の半導体発光素子。
  40. 【請求項４０】 前記活性層は前記傾斜結晶面にほぼ平
    行に延在されてなることを特徴とする請求項３８記載の
    半導体発光素子。
  41. 【請求項４１】 前記活性層はＳ面またはＳ面に等価な
    面にほぼ平行に延在されることを特徴とする請求項３８
    記載の半導体発光素子。
  42. 【請求項４２】 前記傾斜結晶面に平行に延在された反
    射面は１８０°よりも小さな角度で対向する少なくとも
    ２面以上の反射面を有することを特徴とする請求項３８
    記載の半導体発光素子。
  43. 【請求項４３】 前記活性層は窒化物半導体からなるこ
    とを特徴とする請求項３８記載の半導体発光素子。
  44. 【請求項４４】 前記活性層は窒化物ガリウム系半導体
    からなることを特徴とする請求項４３記載の半導体発光
    素子。
  45. 【請求項４５】 前記活性層はＩｎを含むことを特徴と
    する請求項３８記載の半導体発光素子。
  46. 【請求項４６】 前記活性層は各素子毎に分離されてい
    ることを特徴とする請求項３８記載の半導体発光素子。
  47. 【請求項４７】 前記選択成長は前記成長基板上に形成
    された下地成長層から行われることを特徴とする請求項
    ３８記載の半導体発光素子。
  48. 【請求項４８】 成長基板上に選択成長によって該成長
    基板の主面に対して傾斜した傾斜結晶面を有する結晶成
    長層を形成し、前記結晶成長層の前記傾斜結晶面に平行
    に延在される活性層及び反射面を形成することを特徴と
    する半導体発光素子の製造方法。
  49. 【請求項４９】 基板上に第１導電型の第１成長層を形
    成し、該第１成長層上にマスク層を形成し、該マスク層
    に設けられた開口部から第１導電型の第２成長層を選択
    成長させて形成し、該第２成長層の結晶面に平行な面内
    に延在する第１導電型クラッド層、活性層、及び第２導
    電型クラッド層の一部または全部を前記開口部の周囲の
    マスク層上まで延在されるように形成してなることを特
    徴とする半導体発光素子。
  50. 【請求項５０】 前記第２成長層の結晶面は基板の主面
    に対して傾斜した傾斜面であることを特徴とする請求項
    ４９記載の半導体発光素子。
  51. 【請求項５１】 前記第１成長層および第２成長層はウ
    ルツ鉱型の結晶構造を有することを特徴とする請求項４
    ９記載の半導体発光素子。
  52. 【請求項５２】 前記第２成長層は窒化物半導体からな
    ることを特徴とする請求項４９記載の半導体発光素子。
  53. 【請求項５３】 前記基板の主面はＣ面であることを
    特徴とする請求項４９記載の半導体発光素子。
  54. 【請求項５４】 基板上に第１導電型の第１成長層を形
    成し、該第１成長層上にマスク層を形成し、該マスク層
    に設けられた開口部から第１導電型の第２成長層を選択
    成長させて形成し、該第２成長層の結晶面に平行な面内
    に延在する第１導電型クラッド層、活性層、及び第２導
    電型クラッド層によって前記第２成長層の全体が被覆さ
    れるように前記第１導電型クラッド層、前記活性層、及
    び前記第２導電型クラッド層を形成してなることを特徴
    とする半導体発光素子。
  55. 【請求項５５】 基板上に第１導電型の第１成長層を形
    成し、該第１成長層上にマスク層を形成し、該マスク層
    に設けられた開口部から第１導電型の第２成長層を選択
    成長させて形成し、該第２成長層の結晶面に平行な面内
    に延在する第１導電型クラッド層、活性層、及び第２導
    電型クラッド層の各層端部が前記マスク層に直接接する
    ように前記第１導電型クラッド層、前記活性層、及び前
    記第２導電型クラッド層を形成してなることを特徴とす
    る半導体発光素子。
  56. 【請求項５６】 基板上に第１導電型の第１成長層を形
    成し、該第１成長層上にマスク層を形成し、該マスク層
    に設けられた開口部から第１導電型の第２成長層を選択
    成長させて形成し、該第２成長層の結晶面に平行な面内
    に延在する第１導電型クラッド層、活性層、及び第２導
    電型クラッド層の一部または全部を前記開口部の周囲の
    マスク層上まで延在されるように形成してなる構造を有
    する半導体素子を並べ、信号に応じて各素子が発光する
    ように構成されてなることを特徴とする画像表示装置。
  57. 【請求項５７】 基板上に第１導電型の第１成長層を形
    成し、該第１成長層上にマスク層を形成し、該マスク層
    に設けられた開口部から第１導電型の第２成長層を選択
    成長させて形成し、該第２成長層の結晶面に平行な面内
    に延在する第１導電型クラッド層、活性層、及び第２導
    電型クラッド層の一部または全部を前記開口部の周囲の
    マスク層上まで延在されるように形成してなる構造を有
    する半導体素子を並べ、実質的に同じ信号が供給されて
    各素子が一様に発光するように構成されてなることを特
    徴とする照明装置。
  58. 【請求項５８】 基板上に積層した第１成長層上に開口
    部を有するマスク層を形成し、該マスク層の開口部から
    第２成長層を選択的に形成し、前記第２成長層の結晶面
    に平行な面内に延在され且つ前記開口部の周囲のマスク
    層上まで延在されるように第１導電型クラッド層、活性
    層、及び第２導電型クラッド層を形成することを特徴と
    する半導体発光素子の製造方法。
  59. 【請求項５９】 前記第２成長層の結晶面は基板主面に
    対して傾斜した傾斜面であることを特徴とする請求項５
    ８記載の半導体発光素子の製造方法。
  60. 【請求項６０】 第１導電層と第２導電層に挟まれ、選
    択成長により成長基板の主面に平行でなく延在される活
    性層を有し、前記活性層の面積は前記成長基板上の前記
    選択成長の際に用いた窓領域の面積より大きくされ、若
    しくは前記選択成長により結晶成長した結晶成長層を前
    記成長基板の法線方向に投影した場合の写像面積よりも
    大きくされることを特徴とする半導体発光素子。
  61. 【請求項６１】 前記活性層はウルツ鉱型の結晶構造を
    有する化合物半導体からなることを特徴とする請求項６
    ０記載の半導体発光素子。
  62. 【請求項６２】 前記成長基板の主面に平行でなく延在
    される前記活性層は、Ｓ面またはＳ面に等価な面に平行
    に延在されることを特徴とする請求項６１記載の半導体
    発光素子。
  63. 【請求項６３】 前記Ｓ面またはＳ面に等価な面に平行
    に延在される前記活性層は前記窓領域よりも横方向に広
    がって形成されていることを特徴とする請求項６２記載
    の半導体発光素子。
  64. 【請求項６４】 前記成長基板の主面に平行でなく延在
    される前記活性層にのみ電流の注入が可能である一対の
    電極が前記第１導電層と前記第２導電層にそれぞれ接続
    して形成されてなることを特徴とする請求項６０記載の
    半導体発光素子。
  65. 【請求項６５】 前記活性層は窒化物半導体からなるこ
    とを特徴とする請求項６０記載の半導体発光素子。
  66. 【請求項６６】 前記活性層は窒化物ガリウム系半導体
    からなることを特徴とする請求項６５記載の半導体発光
    素子。
  67. 【請求項６７】 前記活性層はＩｎを含むことを特徴と
    する請求項６０記載の半導体発光素子。
  68. 【請求項６８】 前記活性層は各素子毎に分離されてい
    ることを特徴とする請求項６０記載の半導体発光素子。
  69. 【請求項６９】 前記選択成長は前記成長基板上に形成
    された下地成長層から行われることを特徴とする請求項
    ６０記載の半導体発光素子。
  70. 【請求項７０】 第１導電層及び第２導電層に挟まれ、
    選択成長により成長基板の主面に平行でなく延在され且
    つその延在される面内に屈曲部を含む活性層が形成され
    てなることを特徴とする半導体発光素子。
  71. 【請求項７１】 第１導電層と第２導電層に挟まれ、選
    択成長により成長基板の主面に平行でなく延在される活
    性層を有し、前記活性層の面積は、前記選択成長により
    結晶成長した結晶成長層を前記成長基板の法線方向に投
    影した場合の写像面積と少なくとも片側の前記導電層と
    その電極が接する面積の和よりも大きくもしくは同等で
    あることを特徴とする半導体発光素子。
  72. 【請求項７２】 成長基板上に下地成長層を形成し、前
    記下地成長層上に窓領域を有するマスク層を形成し、前
    記マスク層からの選択成長により前記成長基板の法線方
    向に投影した場合の写像面積よりも大きな結晶表面を有
    する結晶成長層を形成し、前記結晶成長層の前記結晶表
    面に第１導電層、活性層及び第２導電層を形成すること
    を特徴とする半導体発光素子の製造方法。
  73. 【請求項７３】 上記基板を剥離した面に電極が形成さ
    れていることを特徴とする請求項１，２０，３８，４
    ９，６０のいずれか１項記載の半導体発光素子。
  74. 【請求項７４】 基板上に開口部を有するマスク層もし
    くは結晶種層を形成し、該マスク層の開口部もしくは前
    記結晶種層から該基板の主面に対して傾斜した傾斜結晶
    面を有する結晶層を選択的に形成し、前記傾斜結晶面に
    平行な面内に延在する第１導電型層、活性層、及び第２
    導電型層を前記結晶層に形成した後、第２の基板上に形
    成された樹脂層に埋め込み、上記基板をレーザアブレー
    ションにより除去し、上記結晶種層及びマスク層をエッ
    チングにより各半導体発光素子毎に分離し、上記分離さ
    れた結晶種層の基板剥離面に電極を形成することを特徴
    とする半導体発光素子の製造方法。
JP2001200183A 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置 Expired - Fee Related JP3882539B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP2001200183A JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置
EP01951900A EP1311002A4 (en) 2000-07-18 2001-07-18 SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
CNB018143083A CN1269230C (zh) 2000-07-18 2001-07-18 半导体发光器件及其制造工艺
PCT/JP2001/006212 WO2002007231A1 (fr) 2000-07-18 2001-07-18 Dispositif luminescent a semi-conducteur et procede de fabrication correspondant
KR1020037000656A KR100897490B1 (ko) 2000-07-18 2001-07-18 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
AU2001272739A AU2001272739A1 (en) 2000-07-18 2001-07-18 Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US10/062,687 US6924500B2 (en) 2000-07-18 2002-01-30 Semiconductor light-emitting device and process for producing the same
US11/066,699 US7221001B2 (en) 2000-07-18 2005-02-24 Semiconductor light-emitting device and process for producing the same
US11/093,795 US7122825B2 (en) 2000-07-18 2005-03-30 Lighting system
US11/093,885 US7122826B2 (en) 2000-07-18 2005-03-30 Image display unit
US11/093,807 US7122394B2 (en) 2000-07-18 2005-03-30 Process for producing a semiconductor light-emitting device
US11/096,381 US7129107B2 (en) 2000-07-18 2005-03-31 Process for producing a semiconductor light-emitting device
US11/098,302 US7129515B2 (en) 2000-07-18 2005-03-31 Lighting system
US11/097,732 US7129514B2 (en) 2000-07-18 2005-03-31 Image display unit
US11/558,115 US20070077674A1 (en) 2000-07-18 2006-11-09 Process for producing semiconductor light-emitting device
US11/558,176 US7501663B2 (en) 2000-07-18 2006-11-09 Semiconductor light-emitting device, and image display device and lighting unit comprising same

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2000218034 2000-07-18
JP2000217663 2000-07-18
JP2000-217663 2000-07-18
JP2000-217799 2000-07-18
JP2000217799 2000-07-18
JP2000-217508 2000-07-18
JP2000-218034 2000-07-18
JP2000217508 2000-07-18
JP2000218101 2000-07-18
JP2000-218101 2000-07-18
JP2001200183A JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006162774A Division JP4345776B2 (ja) 2000-07-18 2006-06-12 半導体発光素子およびその製造方法、並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP2002100805A true JP2002100805A (ja) 2002-04-05
JP3882539B2 JP3882539B2 (ja) 2007-02-21

Family

ID=27554818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200183A Expired - Fee Related JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置

Country Status (7)

Country Link
US (10) US6924500B2 (ja)
EP (1) EP1311002A4 (ja)
JP (1) JP3882539B2 (ja)
KR (1) KR100897490B1 (ja)
CN (1) CN1269230C (ja)
AU (1) AU2001272739A1 (ja)
WO (1) WO2002007231A1 (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
WO2004084318A1 (ja) * 2003-03-20 2004-09-30 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP2005064475A (ja) * 2003-07-25 2005-03-10 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2006525669A (ja) * 2003-05-02 2006-11-09 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド，コーク 発光ダイオード及びその製造方法
JP2007500935A (ja) * 2003-07-31 2007-01-18 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
JP2007500934A (ja) * 2003-07-31 2007-01-18 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
JP2007027724A (ja) * 2005-07-12 2007-02-01 Samsung Electro Mech Co Ltd 発光ダイオード及びその製造方法
KR100714626B1 (ko) 2005-10-11 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100716646B1 (ko) * 2005-11-04 2007-05-09 서울옵토디바이스주식회사 경사진 광 방출면을 갖는 발광소자 및 그것을 제조하는방법
CN1317774C (zh) * 2003-02-12 2007-05-23 财团法人工业技术研究院 发光二极管组件及其制造方法
JP2007165908A (ja) * 2005-12-15 2007-06-28 Lg Electronics Inc 垂直型発光素子及びその製造方法
JP2007314357A (ja) * 2006-05-23 2007-12-06 Mitsubishi Chemicals Corp 窒化物半導体結晶とその製造方法
JP2008042176A (ja) * 2006-08-09 2008-02-21 Samsung Electro Mech Co Ltd 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
JP2008091598A (ja) * 2006-10-02 2008-04-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2008515180A (ja) * 2004-09-28 2008-05-08 ナン ワン ワン テクスチャード発光ダイオード
KR100950903B1 (ko) * 2002-07-24 2010-04-06 뤼미로그 (에스.에이.) 증기상 에피택시에 의한 저결함 밀도를 갖는 질화갈륨필름의 제조 방법
KR101019134B1 (ko) * 2008-03-25 2011-03-03 우리엘에스티 주식회사 발광소자 및 이의 제조방법
JP2011119612A (ja) * 2009-12-07 2011-06-16 Sharp Corp 半導体素子の製造方法および半導体素子
JP2011119618A (ja) * 2009-12-07 2011-06-16 Sharp Corp 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
JP2011144059A (ja) * 2010-01-13 2011-07-28 Hitachi Cable Ltd Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US8222056B2 (en) 2009-05-13 2012-07-17 Sony Corporation Manufacturing method of light-emitting diode
KR101178468B1 (ko) 2009-10-19 2012-09-06 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
WO2012144212A1 (ja) * 2011-04-20 2012-10-26 パナソニック株式会社 半導体積層基板、半導体チップおよび半導体積層基板の製造方法
JP2012238883A (ja) * 2006-06-30 2012-12-06 Samsung Led Co Ltd 窒化物半導体発光素子アレイ
JP2013116849A (ja) * 2013-02-22 2013-06-13 Hitachi Cable Ltd Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP2015529005A (ja) * 2012-06-26 2015-10-01 ポーラー・ライト・テクノロジーズ・アーベー Ｉｉｉ族窒化物構造体
US9178112B2 (en) 2007-10-29 2015-11-03 Lg Electronics Inc. Light emitting device having light extraction structure
JP2018205741A (ja) * 2017-06-05 2018-12-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ディスプレイ装置、電子機器、発光素子
JP2020017731A (ja) * 2018-07-27 2020-01-30 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
JP2020025020A (ja) * 2018-08-07 2020-02-13 豊田合成株式会社 半導体レーザー素子とその製造方法
JP2022526676A (ja) * 2019-04-12 2022-05-25 ラキシウム インコーポレイテッド 同一基板上への異なる発光構造体の一体的な構成
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法
JP2022184248A (ja) * 2021-05-31 2022-12-13 豊田合成株式会社 発光素子および発光素子の製造方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
US11664384B2 (en) 2017-06-05 2023-05-30 Samsung Electronics Co., Ltd. Display apparatus including array of inorganic light emitting elements
KR102836431B1 (ko) 2018-12-25 2025-07-18 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 표시 장치

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI228323B (en) 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
US6863082B1 (en) * 2003-08-13 2005-03-08 Eaton Corporation Mounting a fuel vapor management valve internally to a gas tank
WO2005022654A2 (en) 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7064356B2 (en) 2004-04-16 2006-06-20 Gelcore, Llc Flip chip light emitting diode with micromesas and a conductive mesh
JP5336075B2 (ja) * 2004-04-28 2013-11-06 バーティクル，インク 縦構造半導体装置
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US20050287698A1 (en) * 2004-06-28 2005-12-29 Zhiyong Li Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
CN100440447C (zh) * 2004-09-15 2008-12-03 泰勒工程有限公司 应用于半导体制备工艺中的斜面制造方法
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
WO2007103310A2 (en) 2006-03-07 2007-09-13 Qd Vision, Inc. An article including semiconductor nanocrystals
US8718437B2 (en) 2006-03-07 2014-05-06 Qd Vision, Inc. Compositions, optical component, system including an optical component, devices, and other products
KR100661716B1 (ko) * 2005-06-16 2006-12-26 엘지전자 주식회사 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법
US7847279B2 (en) * 2005-07-06 2010-12-07 Lg Innotek Co., Ltd. Nitride semiconductor LED and fabrication method thereof
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
WO2007095137A2 (en) 2006-02-10 2007-08-23 The Regents Of The University Of California Method for conductivity control of (al,in,ga,b)n
US9874674B2 (en) 2006-03-07 2018-01-23 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
USD566303S1 (en) * 2006-06-20 2008-04-08 Matsushita Electric Industrial Co., Ltd. Lighting apparatus
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
KR100786102B1 (ko) * 2006-09-26 2007-12-18 엘지전자 주식회사 발광 다이오드
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US8836212B2 (en) 2007-01-11 2014-09-16 Qd Vision, Inc. Light emissive printed article printed with quantum dot ink
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US8128249B2 (en) 2007-08-28 2012-03-06 Qd Vision, Inc. Apparatus for selectively backlighting a material
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
CN101409315B (zh) * 2007-10-08 2011-07-20 杨文明 一种倒装发光二极管芯片
WO2009081762A1 (ja) * 2007-12-21 2009-07-02 Sanyo Electric Co., Ltd. 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法
KR101425167B1 (ko) * 2008-01-07 2014-07-31 삼성전자주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP4979810B2 (ja) * 2008-03-05 2012-07-18 パナソニック株式会社 発光素子
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
WO2009151515A1 (en) 2008-05-06 2009-12-17 Qd Vision, Inc. Solid state lighting devices including quantum confined semiconductor nanoparticles
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
WO2010005914A1 (en) * 2008-07-07 2010-01-14 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
JP5438107B2 (ja) * 2008-07-25 2014-03-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 発光デバイス
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
JP2011530194A (ja) 2008-08-04 2011-12-15 ソラア インコーポレーテッド 物質および蛍光体を含んだ非分極性あるいは半極性のガリウムを用いた白色灯デバイス
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) * 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8021481B2 (en) * 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
TWI399869B (zh) * 2009-02-05 2013-06-21 Huga Optotech Inc 發光二極體
KR101461684B1 (ko) * 2009-02-24 2014-11-20 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
JP5430217B2 (ja) * 2009-05-07 2014-02-26 キヤノン株式会社 面発光レーザアレイ
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
JP2010278274A (ja) 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
WO2011046003A1 (en) * 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP5512877B2 (ja) * 2010-03-31 2014-06-04 シーエスソリューション・カンパニー・リミッテド 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN103228980B (zh) * 2010-09-01 2016-11-09 无限科技全球公司 二极体、二极体或其他二端积体电路的液体或胶体悬浮液的可印组成物及其制备方法
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
KR101042561B1 (ko) * 2011-02-28 2011-06-20 박건 결정성 및 휘도가 우수한 질화물계 발광소자 및 그 제조 방법
KR101136882B1 (ko) * 2011-03-15 2012-04-20 광주과학기술원 질화물 반도체 기반의 태양전지 및 그 제조방법
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
KR101964890B1 (ko) * 2011-07-12 2019-04-03 삼성전자주식회사 나노구조의 발광소자
CN102280550B (zh) * 2011-08-16 2015-05-20 苏州纳方科技发展有限公司 具有改良出光结构的led芯片及其制备方法
TWI466323B (zh) * 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US20140001509A1 (en) * 2012-06-27 2014-01-02 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
CN104769732A (zh) * 2012-09-18 2015-07-08 Glo公司 纳米角锥体大小的光电子结构及其制造方法
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US20140183579A1 (en) * 2013-01-02 2014-07-03 Japan Science And Technology Agency Miscut semipolar optoelectronic device
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
KR101977677B1 (ko) * 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
KR102037863B1 (ko) * 2013-03-15 2019-10-29 삼성전자주식회사 반도체 발광소자 및 이를 포함하는 조명 장치
CN105449053B (zh) * 2014-09-19 2018-04-03 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
CN104465929B (zh) * 2014-11-07 2017-09-12 中山大学 内嵌有源层的三族氮化物微纳发光器件及制备方法
CN107004706B (zh) * 2014-12-17 2021-03-09 英特尔公司 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
US10236413B2 (en) * 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US10069037B2 (en) 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
CN105720157A (zh) * 2016-02-26 2016-06-29 中国科学院半导体研究所 氮化镓基微纳米锥结构发光二极管及其制备方法
KR101733350B1 (ko) * 2016-04-26 2017-05-24 한국과학기술원 양자광 소자 및 이의 제조방법
CN106099641A (zh) * 2016-07-08 2016-11-09 燕山大学 一种半导体激光器的制备方法
CN106784226A (zh) * 2017-01-24 2017-05-31 广东工业大学 一种倒装结构的三族氮化物微纳发光器件及其制备方法
CN107316922B (zh) * 2017-05-24 2018-12-25 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
JP2019040982A (ja) * 2017-08-24 2019-03-14 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
JP7351546B2 (ja) 2018-10-31 2023-11-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
CN109411583B (zh) 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
JP7447028B2 (ja) * 2019-01-30 2024-03-11 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子
EP3942595A1 (en) * 2019-03-18 2022-01-26 Hexagem AB Semiconductor template and fabrication method
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
CN111048635B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
US12237439B2 (en) 2020-04-23 2025-02-25 Samsung Electronics Co., Ltd. Display device
KR20220058113A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 질화물 반도체 발광소자 및 이를 이용한 디스플레이 장치
CN113097350B (zh) * 2021-03-31 2022-07-22 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法
WO2024180704A1 (ja) * 2023-03-01 2024-09-06 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54175279U (ja) 1978-05-31 1979-12-11
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS57143880A (en) 1981-03-02 1982-09-06 Fujitsu Ltd Semiconductor light emitting element and its manufacture
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
DE69033837T2 (de) 1989-07-25 2002-05-29 Nippon Sheet Glass Co., Ltd. Lichtemittierende Vorrichtung
US5312484A (en) * 1989-10-12 1994-05-17 Industrial Progress, Inc. TiO2 -containing composite pigment products
JP2799372B2 (ja) * 1991-03-28 1998-09-17 光技術研究開発株式会社 量子細線レーザ及びその製造方法
JP3149030B2 (ja) 1991-06-13 2001-03-26 富士通株式会社 半導体量子箱装置及びその製造方法
JPH05327012A (ja) 1992-05-15 1993-12-10 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード
JPH0621564A (ja) * 1992-06-30 1994-01-28 Fuji Xerox Co Ltd 半導体レーザ装置の製造方法
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH06163930A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体装置とその製造方法
JPH0779018A (ja) 1993-09-06 1995-03-20 Sanken Electric Co Ltd 半導体発光素子
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
EP0898683B1 (de) 1996-05-23 2003-03-19 Siemens Aktiengesellschaft Leuchteinrichtung zur signalabgabe, kennzeichnung oder markierung
JP3164016B2 (ja) 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10308560A (ja) 1997-05-08 1998-11-17 Toshiba Corp 半導体発光素子および発光装置
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) * 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950903B1 (ko) * 2002-07-24 2010-04-06 뤼미로그 (에스.에이.) 증기상 에피택시에 의한 저결함 밀도를 갖는 질화갈륨필름의 제조 방법
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
CN1317774C (zh) * 2003-02-12 2007-05-23 财团法人工业技术研究院 发光二极管组件及其制造方法
WO2004084318A1 (ja) * 2003-03-20 2004-09-30 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US7250320B2 (en) 2003-03-20 2007-07-31 Sony Corporation Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
JP2006525669A (ja) * 2003-05-02 2006-11-09 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド，コーク 発光ダイオード及びその製造方法
JP2005064475A (ja) * 2003-07-25 2005-03-10 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
US8022430B2 (en) 2003-07-25 2011-09-20 Sharp Kabushiki Kaisha Nitride-based compound semiconductor light-emitting device
JP2007500935A (ja) * 2003-07-31 2007-01-18 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
JP2007500934A (ja) * 2003-07-31 2007-01-18 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
JP2008515180A (ja) * 2004-09-28 2008-05-08 ナン ワン ワン テクスチャード発光ダイオード
JP2007027724A (ja) * 2005-07-12 2007-02-01 Samsung Electro Mech Co Ltd 発光ダイオード及びその製造方法
KR100714626B1 (ko) 2005-10-11 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100716646B1 (ko) * 2005-11-04 2007-05-09 서울옵토디바이스주식회사 경사진 광 방출면을 갖는 발광소자 및 그것을 제조하는방법
JP2007165908A (ja) * 2005-12-15 2007-06-28 Lg Electronics Inc 垂直型発光素子及びその製造方法
US8202753B2 (en) 2005-12-15 2012-06-19 Lg Electronics Inc. LED having vertical structure and method for fabricating the same
JP2007314357A (ja) * 2006-05-23 2007-12-06 Mitsubishi Chemicals Corp 窒化物半導体結晶とその製造方法
US8587005B2 (en) 2006-06-30 2013-11-19 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device array
JP2012238883A (ja) * 2006-06-30 2012-12-06 Samsung Led Co Ltd 窒化物半導体発光素子アレイ
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
US8536026B2 (en) 2006-08-09 2013-09-17 Samsung Electronics Co., Ltd. Selective growth method, nitride semiconductor light emitting device and manufacturing method of the same
JP2008042176A (ja) * 2006-08-09 2008-02-21 Samsung Electro Mech Co Ltd 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
JP2008091598A (ja) * 2006-10-02 2008-04-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板及びその製造方法
US9178112B2 (en) 2007-10-29 2015-11-03 Lg Electronics Inc. Light emitting device having light extraction structure
KR101019134B1 (ko) * 2008-03-25 2011-03-03 우리엘에스티 주식회사 발광소자 및 이의 제조방법
US8222056B2 (en) 2009-05-13 2012-07-17 Sony Corporation Manufacturing method of light-emitting diode
KR101178468B1 (ko) 2009-10-19 2012-09-06 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP2011119618A (ja) * 2009-12-07 2011-06-16 Sharp Corp 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
JP2011119612A (ja) * 2009-12-07 2011-06-16 Sharp Corp 半導体素子の製造方法および半導体素子
JP2011144059A (ja) * 2010-01-13 2011-07-28 Hitachi Cable Ltd Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US8715413B2 (en) 2010-01-13 2014-05-06 Hitachi Cable, Ltd. Method for manufacturing a group III nitride semiconductor crystal and method for manufacturing a group III nitride semiconductor substrate
WO2012144212A1 (ja) * 2011-04-20 2012-10-26 パナソニック株式会社 半導体積層基板、半導体チップおよび半導体積層基板の製造方法
JP5146626B2 (ja) * 2011-04-20 2013-02-20 パナソニック株式会社 半導体積層基板、半導体チップおよび半導体積層基板の製造方法
JP2015529005A (ja) * 2012-06-26 2015-10-01 ポーラー・ライト・テクノロジーズ・アーベー Ｉｉｉ族窒化物構造体
JP2013116849A (ja) * 2013-02-22 2013-06-13 Hitachi Cable Ltd Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US11664384B2 (en) 2017-06-05 2023-05-30 Samsung Electronics Co., Ltd. Display apparatus including array of inorganic light emitting elements
JP7107751B2 (ja) 2017-06-05 2022-07-27 三星電子株式会社 ディスプレイ装置、電子機器、発光素子
JP2018205741A (ja) * 2017-06-05 2018-12-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ディスプレイ装置、電子機器、発光素子
JP7389985B2 (ja) 2018-07-27 2023-12-01 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
JP2020017731A (ja) * 2018-07-27 2020-01-30 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
JP7205820B2 (ja) 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法
JP2020025020A (ja) * 2018-08-07 2020-02-13 豊田合成株式会社 半導体レーザー素子とその製造方法
KR102836431B1 (ko) 2018-12-25 2025-07-18 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 표시 장치
JP2022526676A (ja) * 2019-04-12 2022-05-25 ラキシウム インコーポレイテッド 同一基板上への異なる発光構造体の一体的な構成
JP7534324B2 (ja) 2019-04-12 2024-08-14 グーグル エルエルシー 同一基板上への異なる発光構造体の一体的な構成
US12191418B2 (en) 2019-04-12 2025-01-07 Google Llc Monolithic integration of different light emitting structures on a same substrate
JP2022184248A (ja) * 2021-05-31 2022-12-13 豊田合成株式会社 発光素子および発光素子の製造方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP2023082874A (ja) * 2021-12-03 2023-06-15 信越半導体株式会社 接合型半導体ウェーハの製造方法
WO2023136003A1 (ja) * 2022-01-12 2023-07-20 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法
JP2023102639A (ja) * 2022-01-12 2023-07-25 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Also Published As

Publication number Publication date
CN1447990A (zh) 2003-10-08
US7129514B2 (en) 2006-10-31
US7221001B2 (en) 2007-05-22
US20020117677A1 (en) 2002-08-29
CN1269230C (zh) 2006-08-09
WO2002007231A1 (fr) 2002-01-24
EP1311002A1 (en) 2003-05-14
EP1311002A4 (en) 2009-03-11
US7129515B2 (en) 2006-10-31
KR100897490B1 (ko) 2009-05-15
US20050179025A1 (en) 2005-08-18
US7129107B2 (en) 2006-10-31
AU2001272739A1 (en) 2002-01-30
US20050167677A1 (en) 2005-08-04
US20050167675A1 (en) 2005-08-04
US7501663B2 (en) 2009-03-10
US7122826B2 (en) 2006-10-17
US7122394B2 (en) 2006-10-17
US20070085087A1 (en) 2007-04-19
KR20030017636A (ko) 2003-03-03
US7122825B2 (en) 2006-10-17
US20050167678A1 (en) 2005-08-04
US20050145859A1 (en) 2005-07-07
JP3882539B2 (ja) 2007-02-21
US20070077674A1 (en) 2007-04-05
US20050170538A1 (en) 2005-08-04
US20050167676A1 (en) 2005-08-04
US6924500B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
JP3899936B2 (ja) 半導体発光素子及びその製造方法
US20030168666A1 (en) Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
US20040129929A1 (en) Semiconductor light emitting device and fabrication method thereof, integral type semiconductor light emitting unit and fabrication method thereof, image display unit and fabrication method thereof, and illuminating unit and fabrication method thereof
JP2002185040A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2002100804A (ja) 半導体発光素子及び半導体発光装置
JP2003218034A (ja) 選択成長方法、半導体発光素子及びその製造方法
US20020145150A1 (en) Semiconductor light emitting device, display unit, method of fabricating semiconductor light emitting device, and method of fabricating semiconductor laser
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2003031844A (ja) 半導体発光素子の製造方法
JP3985488B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3948236B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R151 Written notification of patent or utility model registration

Ref document number: 3882539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees