[go: up one dir, main page]

CN104795324A - 一种三族氮化物肖特基势垒二极管的生长及制备方法 - Google Patents

一种三族氮化物肖特基势垒二极管的生长及制备方法 Download PDF

Info

Publication number
CN104795324A
CN104795324A CN201510064188.0A CN201510064188A CN104795324A CN 104795324 A CN104795324 A CN 104795324A CN 201510064188 A CN201510064188 A CN 201510064188A CN 104795324 A CN104795324 A CN 104795324A
Authority
CN
China
Prior art keywords
layer
iii
nitride
group
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510064188.0A
Other languages
English (en)
Inventor
张佰君
陈杰
刘扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201510064188.0A priority Critical patent/CN104795324A/zh
Publication of CN104795324A publication Critical patent/CN104795324A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种厚膜、低缺陷密度、高耐压的三族氮化物肖特基势垒二极管(SBD)的制备方法,该三族氮化物SBD利用了选择区域外延生长的方法,其结构由下到上依次包括:底层衬底,带有选择区域生长窗口的介质层,以及利用选择性外延生长获得的三族氮化物三维结构,用于防止漏电的侧壁阻挡层,肖特基接触层和欧姆接触层。本发明利用选择性外延生长方法获得的三维三族氮化物结构具有大的厚度和更低的缺陷密度,使得SBD具有更低的反向漏电流和更高的反向击穿电压,同时,本发明结构简单,易于实现多器件的并联封装,在大电流高耐压SBD器件方面具有广泛前景。

Description

一种三族氮化物肖特基势垒二极管的生长及制备方法
技术领域
本发明涉及半导体器件制造领域,尤其涉及基于低缺陷密度三族氮化物三维结构的肖特基势垒二极管器件的制作方法。
背景技术
经过半个世纪的发展,半导体工业经历了第一代硅(Si)、锗(Ge)元素半导体材料,第二代砷化镓(GaAs)、磷化铟(InP)化合物半导体材料,进入了第三代宽禁带半导体材料时代。作为第三代半导体材料的典型代表,三族氮化物材料(包括氮化铟、氮化稼、氮化铝及其多元合金构成)具有优良的物理性质和电学性质。与目前绝大多数的半导体材料相比,三族氮化物材料具有禁带宽度大、饱和漂移速度高、击穿电场强以及优良的热稳定性,使得它在高温、高压、高频和大功率等电子器件领域具有极大的应用前景,并逐渐取代传统半导体材料在高温、高功率器件上的应用。此外,三族氮化物具有较大的能带偏移量,使得利用制备出的异质结、量子阱、超晶格等具有优异的特性,对于发展新型半导体器件有重要意义。
基于三族氮化物材料在高频和大功率器件方面的优势,使得三族氮化物材料成为半导体器件研究领域的热点。但是,由于三族氮化同质单晶衬底材料的生长十分困难,且价格昂贵,使得同质外延生长基本难以实现。目前,主要采用三种异质衬底,通过外延生长的方法获得三族氮化物材料。第一种是在蓝宝石衬底上生长三族氮化物材料。但由于晶格失配和热失配,使得三族氮化物材料的缺陷密度比较高,很难在大功率器件方面广泛运用。同时,蓝宝石衬底的导热性较差,不利于散热,进一步限制了大功率器件的制备。此外,蓝宝石具有较大的电阻,当采用蓝宝石做衬底时,极大地限制了器件在垂直导通结构中的应用。第二种是在SiC衬底上生长三族氮化物材料。这种方法虽然具有较高的热导率以及较小的缺陷密度,但SiC衬底价格昂贵,很难实现大规模商业化。第三种是采用Si作为衬底异质外延三族氮化物材料。由于Si材料的制作工艺成熟,价格低廉,热导性好,并且通过Si掺杂技术可以实现低阻特性,这些优良特性使得Si衬底三族氮化物电子器件的研究受到越来越多科研工作者的关注。
肖特基势垒二极管是利用金属与半导体相接处形成具有整流特性的肖特基结的半导体器件。肖特基势垒二极管是多数载流子器件,与普通PN结二极管相比,具有功耗低、开关速度快、反向恢复电流小等优点。然而传统的Si基肖特基势垒二极管已经很难满足人们对大功率器件的需求。因此,三族氮化物基肖特基势垒二极管以其在高温、高频、高压以及大功率方面的优势逐渐成为研究热点。
然而,肖特基势垒二极管的电学特性与半导体材料自身的性质有很大关系,由于晶格失配和热失配等原因的影响,使得异质外延三族氮化物基材料不可避免的存在较高密度的缺陷,这些缺陷使得三族氮化物基肖特基势垒二极管在制备过程中不可避免的引入漏电通道,进而大大的降低了肖特基二极管的性能。因此如何降低缺陷密度,尤其是材料表面的缺陷密度,成为制备三族氮化物基肖特基二极管以及大功率器件亟待解决的关键技术。
发明内容
为了克服上述现有技术的不足,本发明提出一种制造反向漏电流低、耐压高的大功率三族氮化物肖特基势垒二极管的生长及制备方法,该方法利用选择区域外延三维结构的三族氮化物材料具有较低缺陷密度的特点。
为了实现上述目的,本发明的技术方案为:
一种三族氮化物肖特基势垒二极管的生长及制备方法,肖特基接触制备在选择区域外延方法生长出的三维结构的低位错区,包括以下步骤:
步骤1:在衬底上沉积掩膜介质层;
步骤2:在掩膜介质层上选择性刻蚀出用于选择生长的窗口;
步骤3:在窗口中外延生长三维三族氮化物结构;
步骤4:在三维三族氮化物结构的侧壁及掩膜介质层的上表面沉积阻挡层;
步骤5:在三维三族氮化物结构顶端的低位错区沉积肖特基接触层;
步骤6:制作欧姆接触电极,其制作方式为:在衬底的背面沉积金属欧姆接触层,该结构具有纵向导通特性,或在阻挡层上刻蚀通孔并沉积金属欧姆接触层,该结构结合了纵向和横向导通特性。
通过上述制备步骤,可以制备出具有插指结构的肖特基势垒二极管,该二极管兼顾横向和纵向导通特性,此外,该肖特基势垒二极管的金属半导体接触面具有较低的缺陷密度,同时表面缺陷是构成肖特基势垒二极管反向漏电的主要通道,因此制备的肖特基势垒二极管能够大大的改善器件的漏电,使得该器件具有高耐压、低漏电等良好的电学特性。阻挡层位于三族氮化物三维结构的侧壁和掩膜介质层的上表面,防止三维结构底端高位错区的侧向漏电。
优选的,当在阻挡层(5)上刻蚀通孔(7)并沉积金属欧姆接触层(8)时,所述步骤5中沉积的肖特基接触层还与阻挡层形成部分交叠,制备的肖特基势垒二极管具有场板结构,有效地避免了电流的集边效应,有利于导通更大的正向电流。
优选的,当欧姆接触电极(8)位于衬底(1)的背面时,所述步骤5中沉积的肖特基接触层覆盖在包括三族氮化物三维结构和阻挡层的整个上表面;其欧姆接触电极的制作方式为在衬底的背面沉积金属欧姆接触层。该结构的优势在于沉积肖特基接触层的过程中不必利用掩膜工艺,进一步简化了工艺过程。
优选的,底层衬底是Si、GaN、ZnO、AlN、Al2O3、金刚石或SiC体材料中任意一种,或在上述体材料衬底上生长的单层或多层三族氮化物材料或ZnO材料形成的复合衬底材料。
优选的,所述三族氮化物是AlN、GaN、InN或由不同组分的AlGaN、InGaN、AlInN、AlInGaN构成的单层或复合层结构,生长方法为MOCVD、CVD、MBE或LPCVD方法。
优选的,掩膜介质层和阻挡层的材料选用SiO2、SiN或Al2O3高阻特性材料,沉积方法选用PECVD或磁控溅射。
优选的,所述窗口选用多边形结构或圆形结构。
与现有技术相比,本发明的有益效果为:本发明公开了一种厚膜、低缺陷密度、高耐压的三族氮化物肖特基势垒二极管(SBD)的生长及制备方法,该三族氮化物SBD利用了选择区域外延生长的方法,其结构由下到上依次包括:底层衬底,带有选择区域生长窗口的介质层,以及利用选择性外延生长获得的三族氮化物三维结构,用于防止漏电的侧壁阻挡层,肖特基接触层和欧姆接触层。本发明利用选择性外延生长方法获得的三维三族氮化物结构具有大的厚度和更低的缺陷密度,使得SBD具有更低的反向漏电流和更高的反向击穿电压,同时,本发明结构简单,易于实现多器件的并联封装,在大电流高耐压SBD器件方面具有广泛前景。利用选择性外延生长的三族氮化物三维结构的顶端位错较底端位错低1至2个数量级,将肖特基电极沉积在顶端低位错区域能有效的降低肖特基接触层的表面态密度,从而降低肖特基势垒二极管的反向电流,提高耐压特性,同时该肖特基势垒二极管结构简单,可实现多器件的并联封装。
附图说明
图1是本发明的实施例1中的一种结合了纵向和横向导通结构的三族氮化物肖特基势垒二极管的横截面视图。
图2a—2e是实施例1的制备流程示意图。
图3是利用四边形生长窗口(3)外延出具有不同横截面的三维结构的立体视图:图3(a)表示三角形,图3(b)表示梯形,图3(c)表示矩形。
图4是利用圆形生长窗口(3)外延出具有不同横截面的三维结构的立体视图:图4(a)表示三角形,图4(b)表示梯形,图4(c)表示矩形。
图5是具有条状三维结构的实施例1的立体视图;图5(a)单颗器件,图5(b)多器件并联结构。
图6是本发明的实施例2,另一种结合了纵向和横向导通结构的三族氮化物肖特基势垒二极管的横截面视图。
图7是结合了六角金字结构的实施例2的立体视图;图7(a)单颗器件,图7(b)多器件并联结构。
图8是本发明的实施例3,一种纵向导通结构的三维三族氮化物肖特基势垒二极管的横截面视图。
图9是具有条状三维结构的第三实施例的立体视图;图9(a)单颗器件,图9(b)多器件并联结构。
图10是本发明的实施例4,另一种纵向导通结构的三维三族氮化物肖特基势垒二极管的横截面视图。
图11是基于实施例4制备的器件的立体视图;图11(a)具有条状三维结构的单颗器件,图11(b)具有条状三维结构的多颗并联器件,图11(c)具有六角金字塔结构的单颗器件,图11(d)具有六角金字塔结构的多颗并联器件。
具体实施方式
下面结合附图对本发明做进一步的描述,但本发明的实施方式并不限于此。
实施例1
附图1为实施例1的设计示意图,该实施例结合了纵向和横向导电结构。基本结构依次包括:衬底1,掩膜层2,选择性生长窗口3,外延生长的三族氮化物三维结构4,阻挡层5,肖特基接触层6,欧姆接触层7。下面结合图2a—2e对实施例1的制造流程做详细说明。
参见图2a,提供一底层衬底1,底层衬底1的材料可以是Si、GaN、ZnO、AlN、AlGaN、Al2O3、金刚石、SiC等体材料,也可以选用上述体材料衬底上生长的单层或多层三族氮化物材料或ZnO材料形成的复合衬底材料。然后在衬底1上沉积掩膜层2。掩膜层2的材料可以选用SiO2、SiN,Al2O3等高阻特性材料,沉积方法可以选用PECVD、磁控溅射等。接着在掩膜层2的上表面涂覆光刻胶层,并通过光刻选择性刻蚀掩膜层2形成选择生长的窗口3。刻蚀窗口3的形状根据需要可考虑为矩形,圆形,六边形等多边形结构。
参见图2b,在生长窗口3的位置外延生长三族氮化物三维结构4,并通过调节生长条件控制三维结构4的横截面成矩形,梯形或者三角形。这种选择性外延生长方法的巨大优势在于能够生长出具有低位错密度的三族氮化物材料。通过测量可得三维结构顶端的缺陷密度相比较于底端的缺陷密度低1—2个数量级。三族氮化物材料可以是AlN、GaN、InN、不同组分的AlGaN、InGaN、AlInN、AlInGaN的单层或它们的复合层结构,生长方法为MOCVD、CVD、MBE,LPCVD等方法。
参见图2c,在三族氮化物三维结构4的侧壁和掩膜层2的上表面沉积阻挡层5;制作方法是:首先在整个结构的上表面沉积阻挡层,沉积方法同掩膜层2的方法一致,然后刻蚀掉沉积在三维结构4顶端的阻挡层,只留下侧壁阻挡层5。由于三族氮化物三维结构4的底端相对于顶端具有较大的缺陷密度,因此阻挡层5能有效地保护三维结构4的底端,防止形成大的反向漏电流。
参见图2d,在三族氮化物三维结构4的顶端沉积肖特基金属层6,使得肖特基金属层6与三族氮化物三维结构4形成良好的肖特基接触,肖特基金属层6材料为金、铂、镍、钯、钴、铜、银、钨、钛等金属或合金。
参见图2e,在阻挡层5的适当位置刻蚀通孔7,然后在开孔位置沉积欧姆接触层8,使得欧姆接触层8与衬底层形成良好的欧姆接触。
通过上述制备步骤,可以制备出具有插指结构的肖特基势垒二极管,该二极管兼顾横向和纵向导通特性,此外,由该实例制备的肖特基势垒二极管的金属半导体接触面具有较低的缺陷密度,同时表面缺陷是构成肖特基势垒二极管反向漏电的主要通道,因此制备的肖特基势垒二极管能够大大的改善器件的漏电,使得该器件具有高耐压、低漏电等良好的电学特性。优化的,当衬底层中存在二维电子气导电沟道时,有利于肖特基势垒二极管的横向电流运输。附图5是基于实施例1制备的一种具有条形三维结构的三族氮化物肖特基势垒二极管的立体视图。
实施例2
如附图6所示,为本发明的另一种结合了纵向和横向导电结构的三族氮化物肖特基势垒二极管的横截面视图。本实施例中的结构与实施例1基本相同,不同之处在于将肖特基接触层6的金属层扩展至整个三维结构4的顶端,并与阻挡层5形成交叠。实施例2相比较于实施例1的好处在实施例2具有场板结构,有效地避免了电流的集边效应,有利于导通更大的正向电流。附图7是基于实施例2制备的一种具有六角金字塔结构的三族氮化物肖特基势垒二极管的立体视图。
实施例3
如附图8所示,为本发明的实施例3,一种纵向导通结构的三族氮化物肖特基势垒二极管的横截面视图。本实施例中的结构与实施例1基本相同,不同之处在于欧姆接触层8位于衬底1的背面并与衬底1形成良好的欧姆接触。实施例3不必要刻蚀通孔结构7,工艺相对简单,并且该结构的肖特基接触层和欧姆接触层位于器件的上下表面,使得该器件具有纵向导通特性,避免了电流的集边效应,便于实现多个器件的并联封装。附图9是基于实施例3制备的一种具有条形三维结构的三族氮化物肖特基势垒二极管的立体视图。
实施例4
如附图10所示,为本发明的实施例4,另一种纵向导通结构的三族氮化物肖特基势垒二极管的横截面视图。本实施例中的结构与实施例2基本相同,不同之处在于肖特基接触层6不仅仅只覆盖三族氮化物三维结构4的顶端,而是覆盖在包括三族氮化物三维结构4和阻挡层5的整个上表面。该结构的优势在于沉积肖特基接触层6的过程中不必利用掩膜工艺,进一步简化了工艺过程。附图11是基于第三实施例制备的三族氮化物肖特基势垒二极管的立体视图,其中图11(a)、(b)具有条形三维结构,图11(c)、(d)具有条形三维结构。
因为选择生长窗口3可以为四边形、圆形或六边形等多边形图形,因此可以外延生长出具有不同形状的三族氮化物三维结构。同时可以通过调节外延生长条件沉积出横截面为三角形、梯形或矩形结构的三族氮化物材料,更进一步制备出相应的肖特基势垒二极管。图3是利用四边形的选择生长窗口3沉积的具有不同横截面的三维结构的立体视图,其中图3(a)表示三角形,图3(b)表示梯形,图3(c)表示四边形。图4是利用圆形的选择生长窗口3沉积的具有不同横截面的三维结构的立体视图,其中图4(a)表示三角形,图4(b)表示梯形,图4(c)表示四边形。结合以上材料生长的形状,相应三维结构的肖特基势垒二极管可以被制备并在本专利的保护范围。
综上所述,本发明所提供的三族氮化物肖特基势垒二极管的优势在于:利用选择区域外延技术生长出具有低位错密度的厚膜三族氮化物三维结构,并利用低缺陷密度的厚膜三族氮化物三维结构制造出具有高耐压、低漏电的三族氮化物肖特基势垒二极管。本发明同时提供了横向和纵向导电结构的三族氮化物肖特基势垒二极管,便于多个器件的并联封装,具有实现大功率肖特基器件的可行性。
以上对本发明所提供的三族氮化物肖特基势垒二极管的典型实施例进行了公开。显然,并非每个实施例都仅包含一个技术方案,本领域技术人员可以通过各实施例中的技术方案组合出多种变化和修正方案,这些方案同样在本发明的保护范围。因此本说明书不应理解为对本发明的限制。

Claims (7)

1.一种三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,肖特基接触制备在选择区域外延方法生长出的三维结构的低位错区,包括以下步骤:
步骤1:在衬底(1)上沉积掩膜介质层(2);
步骤2:在掩膜介质层(2)上选择性刻蚀出用于选择生长的窗口(3);
步骤3:在窗口(3)中外延生长三维三族氮化物结构(4);
步骤4:在三维三族氮化物结构(4)的侧壁及掩膜介质层(2)的上表面沉积阻挡层(5);
步骤5:在三维三族氮化物结构(4)顶端的低位错区沉积肖特基接触层(6);
步骤6:制作欧姆接触电极,其制作方式为:在衬底(1)的背面沉积金属欧姆接触层(8),该结构具有纵向导通特性,或在阻挡层(5)上刻蚀通孔(7)并沉积金属欧姆接触层(8),该结构结合了纵向和横向导通特性。
2.根据权利要求1所述的三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,当在阻挡层(5)上刻蚀通孔(7)并沉积金属欧姆接触层(8)时,所述步骤5中沉积的肖特基接触层(6)与阻挡层(5)形成部分交叠。
3.根据权利要求1所述的三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,当欧姆接触电极(8)位于衬底(1)的背面时,所述步骤5中沉积的肖特基接触层(6)覆盖在包括三族氮化物三维结构(4)和阻挡层(5)的整个上表面。
4.根据权利要求1至3任一项所述的三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,底层衬底是Si、GaN、ZnO、AlN、Al2O3、金刚石或SiC体材料中任意一种,或在上述体材料衬底上生长的单层或多层三族氮化物材料或ZnO材料形成的复合衬底材料。
5.根据权利要求1至3任一项所述的三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,所述三族氮化物是AlN、GaN、InN或由不同组分的AlGaN、InGaN、AlInN、AlInGaN构成的单层或复合层结构,生长方法为MOCVD、CVD、MBE或LPCVD方法。
6.根据权利要求1至3任一项所述的三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,掩膜介质层(2)和阻挡层(5)的材料选用SiO2、SiN或Al2O3高阻特性材料,沉积方法选用PECVD或磁控溅射。
7.根据权利要求1至3任一项所述的三族氮化物肖特基势垒二极管的生长及制备方法,其特征在于,所述窗口(3)选用多边形结构或圆形结构。
CN201510064188.0A 2015-02-06 2015-02-06 一种三族氮化物肖特基势垒二极管的生长及制备方法 Pending CN104795324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510064188.0A CN104795324A (zh) 2015-02-06 2015-02-06 一种三族氮化物肖特基势垒二极管的生长及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510064188.0A CN104795324A (zh) 2015-02-06 2015-02-06 一种三族氮化物肖特基势垒二极管的生长及制备方法

Publications (1)

Publication Number Publication Date
CN104795324A true CN104795324A (zh) 2015-07-22

Family

ID=53560042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510064188.0A Pending CN104795324A (zh) 2015-02-06 2015-02-06 一种三族氮化物肖特基势垒二极管的生长及制备方法

Country Status (1)

Country Link
CN (1) CN104795324A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447990A (zh) * 2000-07-18 2003-10-08 索尼株式会社 半导体发光器件及其制造工艺
CN1476642A (zh) * 2001-08-22 2004-02-18 ���ṫ˾ 氮化物半导体器件及其制造方法
CN1698213A (zh) * 2003-03-20 2005-11-16 索尼株式会社 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法
US20080142837A1 (en) * 2006-11-09 2008-06-19 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
CN102694093A (zh) * 2012-06-19 2012-09-26 中国科学院半导体研究所 制作微纳金字塔氮化镓基垂直结构发光二极管阵列的方法
US20130015469A1 (en) * 2011-07-14 2013-01-17 Sumitomo Electric Industries, Ltd. Method for manufacturing diode, and diode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447990A (zh) * 2000-07-18 2003-10-08 索尼株式会社 半导体发光器件及其制造工艺
CN1476642A (zh) * 2001-08-22 2004-02-18 ���ṫ˾ 氮化物半导体器件及其制造方法
CN1698213A (zh) * 2003-03-20 2005-11-16 索尼株式会社 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法
US20080142837A1 (en) * 2006-11-09 2008-06-19 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
US20130015469A1 (en) * 2011-07-14 2013-01-17 Sumitomo Electric Industries, Ltd. Method for manufacturing diode, and diode
CN102694093A (zh) * 2012-06-19 2012-09-26 中国科学院半导体研究所 制作微纳金字塔氮化镓基垂直结构发光二极管阵列的方法

Similar Documents

Publication Publication Date Title
CN105405897B (zh) 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN110783168A (zh) 一种具有三维结构的hemt器件的制备方法
KR20150046450A (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN101694842B (zh) 一种功率型AlGaN/GaN肖特基二极管及其制作方法
US12142643B2 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
CN105679823B (zh) 一种纵向型氮化镓基异质结半导体器件及其制造方法
WO2022094966A1 (zh) 半导体结构及其制作方法
CN204067372U (zh) 一种异质结构整流二极管
CN104795324A (zh) 一种三族氮化物肖特基势垒二极管的生长及制备方法
CN115775730A (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
RU2534442C1 (ru) Способ изготовления мощного свч-транзистора
CN108831932A (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
CN210378970U (zh) 半导体结构及器件
CN210837767U (zh) 一种GaN基HEMT器件
CN108365017A (zh) 一种横向氮化镓功率整流器件及其制作方法
CN114823851A (zh) 氮化镓反向导通晶体管
CN209056498U (zh) 半导体器件
CN221977863U (zh) 基于衬底剥离工艺的氮化镓器件
CN116936645B (zh) 一种p沟道肖特基势垒二极管及其制作方法
CN104008972A (zh) 纵向导通GaN电力电子器件的制作方法
CN219393401U (zh) 高集成度增强型GaN-HEMT
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
CN102891232A (zh) 半导体发光器件及其制造方法
CN108198865B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150722

RJ01 Rejection of invention patent application after publication