KR102395993B1 - 디스플레이 장치 - Google Patents
디스플레이 장치 Download PDFInfo
- Publication number
- KR102395993B1 KR102395993B1 KR1020170091719A KR20170091719A KR102395993B1 KR 102395993 B1 KR102395993 B1 KR 102395993B1 KR 1020170091719 A KR1020170091719 A KR 1020170091719A KR 20170091719 A KR20170091719 A KR 20170091719A KR 102395993 B1 KR102395993 B1 KR 102395993B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting elements
- light
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 239000002086 nanomaterial Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 194
- 238000000034 method Methods 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 239000012788 optical film Substances 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000000149 argon plasma sintering Methods 0.000 claims description 18
- 239000002070 nanowire Substances 0.000 claims description 15
- 239000011258 core-shell material Substances 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 7
- 238000004064 recycling Methods 0.000 claims description 7
- 230000003190 augmentative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 292
- 101150027645 SUB10 gene Proteins 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000002096 quantum dot Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 20
- 101710083129 50S ribosomal protein L10, chloroplastic Proteins 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 101710114762 50S ribosomal protein L11, chloroplastic Proteins 0.000 description 13
- 238000002161 passivation Methods 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 101710082414 50S ribosomal protein L12, chloroplastic Proteins 0.000 description 6
- 101001057156 Homo sapiens Melanoma-associated antigen C2 Proteins 0.000 description 6
- 102100027252 Melanoma-associated antigen C2 Human genes 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 101000798429 Pinus strobus Putative 2-Cys peroxiredoxin BAS1 Proteins 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910002796 Si–Al Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910005265 GaInZnO Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 229910021474 group 7 element Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013110 organic ligand Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
- H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
-
- H01L27/3244—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
- H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Optical Filters (AREA)
Abstract
디스플레이 장치에 관해 개시되어 있다. 개시된 디스플레이 장치는 하나의 기판 상에 발광요소 어레이, 트랜지스터 어레이 및 칼라제어부재를 모놀리식(monolithic)하게 구비시킨 모놀리식 소자를 포함할 수 있다. 상기 디스플레이 장치는 상기 발광요소 어레이를 포함하는 제1 층구조체, 상기 트랜지스터 어레이를 포함하는 제2 층구조체 및 상기 칼라제어부재를 포함하는 제3 층구조체를 구비할 수 있고, 상기 제2 층구조체는 상기 제1 층구조체와 상기 제3 층구조체 사이에 배치될 수 있다. 상기 발광요소 어레이는 무기물 기반의 복수의 발광요소를 포함할 수 있다. 상기 복수의 발광요소는 수직형 나노구조를 가질 수 있다.
Description
개시된 실시예들은 디스플레이 장치에 관한 것이다.
디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이가 널리 사용되고 있다. 그런데, LCOS(liquid crystal on silicon) 디스플레이와 같은 LCD는 폼 팩터(form factor)가 크고, OLED는 수명이 짧은 단점이 있다. LCOS나 OLED와 비교해서, 무기물 기반의 LED(iLED)는 휘도, 해상도, 명암비, 수명, 다중-심도(multi-depth), 폼 팩터, 색순도 등 다양한 측면에서 비교 우위를 가질 수 있다.
고해상도 구현에 적합한 디스플레이 장치를 제공한다.
작은 사이즈로 제조될 수 있고, 휘도, 해상도, 명암비, 수명, 다중-심도, 폼 팩터, 색순도, 전력 효율 등 다양한 측면에서 우수한 특성을 가질 수 있는 디스플레이 장치를 제공한다.
상기 디스플레이 장치에 적용될 수 있는 발광요소(발광소자)를 제공한다.
일 측면(aspect)에 따르면, 기판; 상기 기판 상에 구비된 것으로, 무기물 기반의 복수의 발광요소가 어레이된 구조를 포함하는 제1 층구조체; 상기 복수의 발광요소와 전기적으로 연결된 복수의 트랜지스터가 어레이된 구조를 포함하는 제2 층구조체; 및 상기 복수의 발광요소에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재를 포함하는 제3 층구조체;를 구비하고, 상기 제2 층구조체는 상기 제1 층구조체와 상기 제3 층구조체 사이에 배치된 디스플레이 장치가 제공된다.
상기 복수의 발광요소는 상기 기판에 수직한 수직형 나노구조체를 포함할 수 있고, 상기 수직형 나노구조체는 제1 도전형 반도체, 활성층 및 제2 도전형 반도체를 포함하는 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 기판 상에 상기 복수의 발광요소 중 제1 그룹의 발광요소와 전기적으로 콘택된 제1 전극이 구비될 수 있고, 상기 기판 상에 상기 제1 전극 및 상기 제1 그룹의 발광요소를 덮는 제1 절연층이 구비될 수 있고, 상기 제1 절연층 상에 상기 복수의 트랜지스터가 구비될 수 있고, 상기 제1 절연층 상에 상기 복수의 트랜지스터 및 복수의 발광요소를 덮는 제2 절연층이 구비될 수 있고, 상기 제2 절연층 상에 상기 복수의 발광요소와 전기적으로 연결된 제2 전극이 구비될 수 있으며, 상기 제1 전극은 상기 제1 절연층을 관통하도록 형성된 제1 도전플러그를 통해서 상기 복수의 트랜지스터 중 하나와 연결될 수 있고, 상기 제2 전극은 상기 제1 및 제2 절연층을 관통하도록 형성된 제2 도전플러그를 통해서 상기 복수의 발광요소와 연결될 수 있다.
상기 기판의 상면에 상기 복수의 발광요소 중 제1 그룹의 발광요소와 전기적으로 콘택된 제1 전극이 구비될 수 있고, 상기 기판의 상면에 상기 제1 전극 및 상기 제1 그룹의 발광요소를 덮는 제1 절연층이 구비될 수 있고, 상기 제1 절연층 상에 상기 복수의 트랜지스터가 구비되고, 상기 제1 전극은 상기 제1 절연층을 관통하도록 형성된 제1 도전플러그를 통해서 상기 복수의 트랜지스터 중 하나와 연결될 수 있고, 상기 기판의 하면에 상기 복수의 발광요소와 전기적으로 연결된 제2 전극이 구비될 수 있다.
상기 제2 층구조체는 상기 복수의 발광요소 및 복수의 트랜지스터를 덮는 절연층을 포함할 수 있고, 상기 절연층은 실질적으로 평탄한 표면을 가질 수 있고, 상기 절연층의 평탄한 표면 상에 상기 제3 층구조체가 구비될 수 있으며, 상기 제3 층구조체는 실질적으로 평탄한 층 구조를 가질 수 있다.
상기 복수의 발광요소는 청색(blue) 발광요소일 수 있고, 상기 복수의 발광요소는 제1 서브 픽셀에 대응하는 제1 그룹의 발광요소; 제2 서브 픽셀에 대응하는 제2 그룹의 발광요소; 및 제3 서브 픽셀에 대응하는 제3 그룹의 발광요소;를 포함할 수 있고, 상기 칼라제어부재는 상기 제2 서브 픽셀에 대응하는 청-녹(blue-to-green) 색변환요소; 및 상기 제3 서브 픽셀에 대응하는 청-적(blue-to-red) 색변환요소;를 포함할 수 있다. 상기 칼라제어부재는 상기 제1 서브 픽셀에 대응하는 광산란요소를 더 포함할 수 있다.
상기 제2 층구조체와 상기 제3 층구조체 사이에 구비된 YRF(yellow recycling film); 및 상기 제3 층구조체 상에 상기 청-녹 색변환요소 및 상기 청-적 색변환요소를 덮도록 구비된 BCF(blue cut filter);를 더 포함할 수 있다.
다른 측면에 따르면, 기판 상에 구비된 것으로, 무기물 기반의 복수의 발광요소를 포함하는 발광요소 어레이; 상기 복수의 발광요소와 전기적으로 연결된 복수의 트랜지스터를 포함하는 트랜지스터 어레이; 상기 복수의 발광요소에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재; 상기 칼라제어부재와 상기 발광요소 어레이 사이에 구비된 것으로, 제1 파장 대역의 광은 투과시키고 제2 파장 대역의 광은 반사시키는 제1 광학 필름; 및 상기 칼라제어부재를 사이에 두고 상기 제1 광학 필름과 마주하도록 구비된 것으로, 상기 제1 파장 대역의 광은 차단하고 상기 제2 파장 대역의 광은 투과시키는 제2 광학 필름;을 포함하고, 상기 발광요소 어레이, 상기 트랜지스터 어레이, 상기 제1 광학 필름, 상기 칼라제어부재 및 상기 제2 광학 필름은 상기 기판에 모놀리식(monolithic)하게 구비되어 모놀리식 소자를 구성하는 디스플레이 장치가 제공된다.
상기 제1 광학 필름은 YRF(yellow recycling film)를 포함할 수 있고, 상기 제2 광학 필름은 BCF(blue cut filter)를 포함할 수 있다.
다른 측면에 따르면, 전술한 디스플레이 장치를 포함하는 기기(전자기기)가 제공된다. 상기 기기는 웨어러블(wearable) 기기 또는 포터블(portable) 기기일 수 있다. 예컨대, 상기 기기는 AR(augmented reality) 디스플레이, VR(virtual reality) 디스플레이 또는 프로젝션(projection) 디스플레이일 수 있다.
다른 측면에 따르면, 적어도 하나의 수직형 발광구조체를 포함하는 발광소자에 있어서, 상기 적어도 하나의 수직형 발광구조체는, 기판에 수직한 제1 부분과 상기 제1 부분 상에 제2 부분을 구비하고, 상기 제1 부분은 제1폭을 갖고 상기 제2 부분은 상기 제1폭보다 큰 제2폭을 갖는 제1 도전형 반도체; 상기 제1 도전형 반도체의 상기 제2 부분을 덮는 활성층; 및 상기 활성층을 덮는 제2 도전형 반도체;를 포함하는 발광소자가 제공된다. 상기 제1 부분은 나노와이어(nanowire) 형상을 가질 수 있고, 상기 제2 부분은 나노피라미드(nanopyramid) 형상을 가질 수 있다. 상기 제1 부분은 약 600 ㎚ 이하의 폭 및 약 1 ㎛ 이상의 높이를 가질 수 있다. 상기 제2 부분의 표면은 (10-11)의 s-plane을 포함할 수 있다.
다른 측면에 따르면, 기판 상에 복수의 발광요소가 어레이된 구조를 포함하는 제1 층구조체를 형성하는 단계; 상기 제1 층구조체 상에 상기 복수의 발광요소와 전기적으로 연결된 복수의 트랜지스터가 어레이된 구조를 포함하는 제2 층구조체를 형성하는 단계; 및 상기 제2 층구조체 상에 상기 복수의 발광요소에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재를 포함하는 제3 층구조체를 형성하는 단계;를 포함하고, 상기 제2 층구조체는 상기 제1 층구조체와 상기 제3 층구조체 사이에 배치되는 디스플레이 장치의 제조방법이 제공된다.
고해상도를 갖고, 휘도, 해상도, 명암비, 수명, 다중-심도, 폼 팩터, 색순도, 전력 효율 등 다양한 측면에서 우수한 특성을 갖는 디스플레이 장치를 구현할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치를 보여주는 단면도이다.
도 2는 일 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 3a는 일 실시예에 따른 디스플레이 장치의 단위영역을 보여주는 단면도이다.
도 3b는 도 3a의 실시예에 따른 디스플레이 장치의 단위영역의 평면 구조를 예시적으로 보여주는 평면도이다.
도 4a는 다른 실시예에 따른 디스플레이 장치의 단위영역을 보여주는 단면도이다.
도 4b는 도 4a의 실시예에 따른 디스플레이 장치의 단위영역의 평면 구조를 예시적으로 보여주는 평면도이다.
도 5는 일 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소 및 전극 구조를 보여주는 단면도이다.
도 6은 일 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성을 보여주는 회로도이다.
도 7은 다른 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성을 보여주는 회로도이다.
도 8은 일 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 9는 다른 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 10은 다른 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 11은 다른 실시예에 따른 디스플레이 장치를 보여주는 단면도이다.
도 12는 다른 실시예에 따른 디스플레이 장치를 보여주는 단면도이다.
도 13은 비교예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 14는 다른 비교예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 15는 다른 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 16은 다른 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 17은 일 실시예에 따른 디스플레이 장치의 제조방법을 설명하기 위한 흐름도(flowchart)이다.
도 18 내지 도 22는 일 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 도면이다.
도 23 내지 도 26은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 도면이다.
도 27 내지 도 30은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 단면도이다.
도 31 내지 도 35는 일 실시예에 따른 디스플레이 장치의 제조방법에서 트랜지스터 어레이를 형성하는 방법을 설명하기 위한 평면도이다.
도 36 및 도 37은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 트랜지스터 어레이를 형성하는 방법을 설명하기 위한 평면도이다.
도 38 내지 도 41은 일 실시예에 따른 디스플레이 장치의 제조방법에서 칼라제어부재를 형성하는 방법을 설명하기 위한 단면도이다.
도 2는 일 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 3a는 일 실시예에 따른 디스플레이 장치의 단위영역을 보여주는 단면도이다.
도 3b는 도 3a의 실시예에 따른 디스플레이 장치의 단위영역의 평면 구조를 예시적으로 보여주는 평면도이다.
도 4a는 다른 실시예에 따른 디스플레이 장치의 단위영역을 보여주는 단면도이다.
도 4b는 도 4a의 실시예에 따른 디스플레이 장치의 단위영역의 평면 구조를 예시적으로 보여주는 평면도이다.
도 5는 일 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소 및 전극 구조를 보여주는 단면도이다.
도 6은 일 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성을 보여주는 회로도이다.
도 7은 다른 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성을 보여주는 회로도이다.
도 8은 일 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 9는 다른 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 10은 다른 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 11은 다른 실시예에 따른 디스플레이 장치를 보여주는 단면도이다.
도 12는 다른 실시예에 따른 디스플레이 장치를 보여주는 단면도이다.
도 13은 비교예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 14는 다른 비교예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 15는 다른 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 16은 다른 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 17은 일 실시예에 따른 디스플레이 장치의 제조방법을 설명하기 위한 흐름도(flowchart)이다.
도 18 내지 도 22는 일 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 도면이다.
도 23 내지 도 26은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 도면이다.
도 27 내지 도 30은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 단면도이다.
도 31 내지 도 35는 일 실시예에 따른 디스플레이 장치의 제조방법에서 트랜지스터 어레이를 형성하는 방법을 설명하기 위한 평면도이다.
도 36 및 도 37은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 트랜지스터 어레이를 형성하는 방법을 설명하기 위한 평면도이다.
도 38 내지 도 41은 일 실시예에 따른 디스플레이 장치의 제조방법에서 칼라제어부재를 형성하는 방법을 설명하기 위한 단면도이다.
이하, 실시예들에 따른 디스플레이 장치를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1 및 도 2는 일 실시예에 따른 디스플레이 장치를 보여주는 단면도 및 평면도이다.
도 1 및 도 2를 참조하면, 기판(SUB10) 상에 복수의 발광요소(LE10)를 포함하는 발광요소 어레이(LA10) 및 복수의 발광요소(LE10)와 전기적으로 연결된 복수의 트랜지스터(TR10)를 포함하는 트랜지스터 어레이(TA10)가 구비될 수 있다. 또한, 복수의 발광요소(LE10)에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재(CL10)가 더 구비될 수 있다. 칼라제어부재(CL10)는 전체적으로 평탄한 층 구조(실질적으로 평탄한 층 구조)를 가질 수 있다. 발광요소 어레이(LA10), 트랜지스터 어레이(TA10) 및 칼라제어부재(CL10)는 하나의 기판(SUB10) 상에 모놀리식(monolithic)하게 구비될 수 있다. 다시 말해, 발광요소 어레이(LA10), 트랜지스터 어레이(TA10) 및 칼라제어부재(CL10)는 다른 기판으로부터 기판(SUB10)으로 전사(transfer)되는 일없이, 하나의 기판(SUB10) 상에 모놀리식(monolithic)하게 형성된 것일 수 있다.
기판(SUB10)에 대하여 트랜지스터 어레이(TA10)는 발광요소 어레이(LA10)보다 높은 위치에 배치될 수 있다. 다시 말해, 발광요소 어레이(LA10)는 트랜지스터 어레이(TA10)보다 기판(SUB10)에 더 가까이 배치될 수 있고, 트랜지스터 어레이(TA10)는 발광요소 어레이(LA10)보다 칼라제어부재(CL10)에 더 가까이 배치될 수 있다. 디스플레이 장치는 발광요소 어레이(LA10)를 포함하는 제1 층구조체(first layered structure) 및 트랜지스터 어레이(TA10)를 포함하는 제2 층구조체(second layered structure)를 구비할 수 있고, 제2 층구조체는 제1 층구조체와 칼라제어부재(CL10) 사이에 배치될 수 있다.
복수의 트랜지스터(TR10) 각각은 그에 대응하는 발광요소(LE10)와 오버랩(overlap)되지 않도록 기판(SUB10)에 평행한 방향으로 이격되게 배치될 수 있다. 따라서, 발광요소(LE10)에서 발생된 광이 트랜지스터(TR10)에 의해 방해받지 않고 칼라제어부재(CL10)로 조사될 수 있다. 그러나, 트랜지스터(TR10)의 적어도 일부가 투명한 경우, 발광요소(LE10)는 그에 대응하는 트랜지스터(TR10)와 적어도 부분적으로 오버랩(overlap)될 수도 있다.
복수의 발광요소(LE10)는 무기물 기반의 LED(light emitting device)일 수 있다. 다시 말해, 복수의 발광요소(LE10) 각각은 무기물 기반의 발광 물질(반도체 발광 물질)을 포함할 수 있다. 예컨대, 무기물 기반의 발광 물질은 Ⅲ-Ⅴ족 계열의 반도체를 포함할 수 있다. Ⅲ-Ⅴ족 계열의 반도체는 GaN 계열의 반도체를 포함할 수 있다. 그러나, 발광요소(LE10)의 발광 물질은 전술한 바에 한정되지 않고 다양하게 변화될 수 있다.
복수의 트랜지스터(TR10)는 박막 트랜지스터(thin film transistor)(TFT)일 수 있다. 따라서, 트랜지스터 어레이(TA10)는 TFT 기반의 구동부라고 할 수 있다. 복수의 트랜지스터(TR10)의 채널층은 다결정 실리콘(poly-Si) 또는 비정질 실리콘(a-Si)을 포함할 수 있다. 또는, 채널층은 산화물 반도체(oxide semiconductor), 질화물 반도체(nitride semiconductor) 및 질산화물 반도체(oxynitride semiconductor) 중 적어도 하나를 포함할 수 있다. 예컨대, 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다. 이 경우, 채널층은 추가원소 X를 더 포함할 수 있다. 추가원소 X는 Ⅰ족 원소, Ⅱ족 원소, Ⅲ족 원소, Ⅳ족 원소, Ⅴ족 원소, 전이금속 원소 및 란탄(Ln) 계열 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중 적어도 하나를 포함할 수 있다. 또는, 추가원소 X는 Ⅵ족 원소 및 Ⅶ족 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 추가원소 X는 F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다. ZnO 계열 반도체는, 예컨대, GaInZnO 및 HfInZnO 등을 포함할 수 있다. 그러나, 전술한 채널층 물질은 예시적인 것이고 다양하게 변화될 수 있다. 예를 들어, 채널층 물질로 Ⅲ-Ⅴ족 계열의 반도체(ex, GaN 등)를 사용하거나, 단결정 실리콘을 사용할 수도 있다. 또한, 채널층 물질로 유기 반도체를 사용할 수도 있다.
칼라제어부재(CL10)는 양자점(quantum dots)(QD)에 기반한 색변환기(color converter) 또는 칼라필터(color filter)를 포함할 수 있다. 색변환기는 통과하는 광의 색(파장)을 변화시키는 역할을 할 수 있고, 칼라필터는 소정 파장 대역을 갖는 광을 선택적으로 통과시키는 역할을 할 수 있다. 색변환기는 포토레지스트(photoresist)(PR) 물질과 소정의 양자점들 및 광산란제를 혼합하여 구성할 수 있다. 칼라필터 또한 복수의 양자점으로 구성된 양자점층을 포함할 수 있다. 색변환기나 칼라필터에 포함된 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 갖거나, 쉘(shell; 껍질부)이 없는 입자 구조를 가질 수 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 멀티-쉘(multi-shell)은, 예컨대, 더블-쉘(double-shell)일 수 있다. 양자점은, 예컨대, Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 각각의 양자점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다. 양자점의 표면에는 유기 리간드(organic ligand)나 무기 리간드(inorganic ligand)가 존재할 수 있다. 색변환기나 칼라필터에 포함된 양자점의 물질, 구성 및/또는 크기에 따라, 색변환기나 칼라필터의 특성이 달라질 수 있다. 여기서는, 칼라제어부재(CL10)가 양자점을 포함하는 경우에 대해서 설명하였지만, 경우에 따라, 칼라제어부재(CL10)는 양자점을 포함하지 않는 다른 구성을 가질 수도 있다. 또한, 도시하지는 않았지만, 칼라제어부재(CL10)의 상면 및 하면 중 적어도 하나에 광학 필름 또는 광학 필터를 더 구비시킬 수 있다.
본 실시예의 디스플레이 장치는 복수의 단위영역(SP1, SP2, SP3)을 포함할 수 있다. 도 1에서는 세 개의 단위영역(SP1, SP2, SP3)을 도시한다. 복수의 단위영역(SP1, SP2, SP3) 각각은 서브 픽셀 영역에 대응될 수 있다. 복수의 단위영역(SP1, SP2, SP3) 각각은 일 그룹의 발광요소(LE10)를 포함할 수 있고, 일 그룹의 발광요소(LE10)에 전기적으로 연결된 적어도 하나의 트랜지스터(TR10)를 포함할 수 있다. 일 그룹의 발광요소(LE10)와 이에 연결된 트랜지스터(TR10)는 서로 오버랩(overlap)되지 않도록 기판(SUB10)에 평행한 방향으로 상호 이격하여 배치될 수 있다. 복수의 단위영역(SP1, SP2, SP3) 중 적어도 두 개의 영역에서 칼라제어부재(CL10)는 서로 다른 구성을 가질 수 있다. 이를 위해, 칼라제어부재(CL10)는 서로 다른 복수의 칼라제어영역을 포함할 수 있다. 칼라제어부재(CL10)는 패턴화된 층 구조를 가질 수 있다.
도 1 및 도 2에서 발광요소 어레이(LA10)와 칼라제어부재(CL10)를 합하여 하나의 "RGB 발광부"라 할 수 있다. 또한, 복수의 트랜지스터(TR10)는 트랜지스터 기반의 "구동부"를 구성한다고 할 수 있다. 복수의 발광요소(LE10), 복수의 트랜지스터(TR10) 및 칼라제어부재(CL10)의 구체적인 구성 및 이들 사이의 연결 관계는 도 3a 내지 도 12를 참조하여 보다 자세히 설명한다.
도 3a는 일 실시예에 따른 디스플레이 장치의 단위영역을 보여주는 단면도이다. 도 3b는 도 3a에 대응하는 평면도의 일례이다.
도 3a를 참조하면, 기판(SUB10-1) 상에 반도체층(SL10)이 구비될 수 있다. 기판(SUB10-1)은 일반적인 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 예컨대, 기판(SUB10-1)은 사파이어(Al2O3)와 같은 절연체를 포함할 수 있다. 그러나, 기판(SUB10-1)은 사파이어(Al2O3) 이외에 다른 물질로 구성될 수도 있다. 반도체층(SL10)은, 예컨대, n형 반도체층일 수 있지만, 경우에 따라서는 p형 반도체층일 수도 있다. 반도체층(SL10)은 단층 또는 다층 구조를 가질 수 있다. 반도체층(SL10)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다.
반도체층(SL10) 상에는 적어도 하나의 개구를 갖는 마스크층(ML10)이 구비될 수 있다. 마스크층(ML10)의 개구에 의해 노출된 반도체층(SL10) 영역으로부터 적어도 하나의 발광요소(LE10a)가 형성될 수 있다. 하나의 단위영역 내에 복수의 발광요소(LE10a)가 구비될 수 있고, 이는 제1 발광요소 그룹이라 할 수 있다. 각각의 발광요소(LE10a)는, 상단의 확대 도면에 도시된 바와 같이, 제1 도전형 반도체(SC1), 제2 도전형 반도체(SC2) 및 이들 사이에 활성층(AL1)을 포함할 수 있다.
복수의 발광요소(LE10a)는 기판(SUB10-1)에 수직한 구조를 갖는 수직형 발광구조체일 수 있다. 수직형 발광구조체는, 예컨대, 나노와이어(nanowire) 형상을 가질 수 있다. 수직형 발광구조체(LE10a)는 나노기둥 형상의 제1 도전형 반도체(SC1)와 그 둘레를 감싸는 활성층(AL1) 및 제2 도전형 반도체(SC2)를 포함할 수 있다. 제1 도전형 반도체(SC1)는 반도체층(SL10)과 연결된 코어부라 할 수 있고, 활성층(AL1) 및 제2 도전형 반도체(SC2)는 껍질부라 할 수 있다. 그러므로 수직형 발광구조체는 코어-쉘(core-shell) 구조를 갖는다고 할 수 있다.
제1 도전형 반도체(SC1)는 n형이고, 제2 도전형 반도체(SC2)는 p형이거나, 그 반대일 수 있다. 활성층(AL1)은 전자와 정공이 결합하면서 빛을 방출하는 발광층을 포함할 수 있다. 제1 도전형 반도체(SC1), 활성층(AL1) 및 제2 도전형 반도체(SC2)는 다양한 변형 구조를 가질 수 있다. 예컨대, 제1 도전형 반도체(SC1) 및 제2 도전형 반도체(SC2)는 다층 구조를 가질 수 있다. 활성층(AL1)은 양자우물층과 장벽층이 1회 이상 교대로 적층된 구조를 가질 수 있다. 이때, 양자우물층은 단일양자우물(single quantum well)(SQW) 구조 또는 다중양자우물(multi-quantum well)(MQW) 구조를 가질 수 있다. 제1 도전형 반도체(SC1), 활성층(AL1) 및 제2 도전형 반도체(SC2) 중 적어도 하나는 Ⅲ-Ⅴ족 계열의 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체(SC1)는 n-GaN 기반의 물질을 포함할 수 있고, 제2 도전형 반도체(SC2)는 p-GaN 기반의 물질을 포함할 수 있으며, 활성층(AL1)은 GaN 기반의 MQW 구조를 가질 수 있다. 또한, 도시하지는 않았지만, 발광요소(LE10a)는 초격자구조층(superlattice structure layer)을 더 포함할 수도 있다. 또한, 활성층(AL1) 및 제2 도전형 반도체(SC2) 중 적어도 하나는 각각의 발광요소(LE10a) 단위로 패터닝되지 않고, 복수의 발광요소(LE10a) 영역을 커버하도록 연속된 층 구조를 가질 수 있다. 이 경우, 복수의 발광요소(LE10a)가 전기적으로 서로 아이솔레이션(isolation) 되지 않고, 연결된 구조를 갖는다고 할 수 있다.
복수의 발광요소(LE10a)의 제1 영역과 콘택된 제1 전극(E10)이 마스크층(ML10) 상에 구비될 수 있다. 제1 전극(E10)은 발광요소(LE10a)의 제2 도전형 반도체(SC2)와 콘택될 수 있다. 예컨대, 제1 전극(E10)은 p형 전극일 수 있다. 또한, 제1 전극(E10)은 일종의 애노드(anode)일 수 있으며, 투명한 도전성 물질로 형성될 수 있다.
마스크층(ML10) 상에 복수의 발광요소(LE10a)를 덮거나 그 주위 영역을 매립하는 제1 절연층(NL10)이 구비될 수 있다. 제1 절연층(NL10)은 투명한 물질로 형성될 수 있고, 복수의 발광요소(LE10a) 및 제1 전극(E10)을 대부분 또는 적어도 부분적으로 커버할 수 있다. 제1 절연층(NL10)은 발광요소(LE10a)와 같은 높이 또는 유사한 높이를 가질 수 있다. 발광요소(LE10a)의 상부 일부는 제1 절연층(NL10) 위로 다소 돌출될 수 있다. 그러나 이는 예시적인 것이고, 경우에 따라, 돌출되지 않을 수도 있다.
제1 절연층(NL10) 상에 제1 트랜지스터(TR10a)가 구비될 수 있다. 제1 트랜지스터(TR10a)는 제1 채널층(C1), 제1 소오스전극(S1), 제1 드레인전극(D1), 제1 게이트전극(G1) 및 게이트절연층(GI1)을 포함할 수 있다. 제1 절연층(NL10) 상에 제1 채널층(C1)이 구비될 수 있고, 제1 채널층(C1)을 덮는 게이트절연층(GI1)이 구비될 수 있다. 게이트절연층(GI1) 상에 제1 채널층(C1)에 대응하는 제1 게이트전극(G1)이 구비될 수 있다. 제1 게이트전극(G1) 양측에 제1 채널층(C1)과 전기적으로 연결된 제1 소오스전극(S1) 및 제1 드레인전극(D1)이 구비될 수 있다. 게이트절연층(GI1) 상에 제1 게이트전극(G1)을 덮는 중간절연층(층간절연층)(NL15)이 구비될 수 있고, 중간절연층(NL15) 상에 제1 채널층(C1)과 전기적으로 연결된 제1 소오스전극(S1) 및 제1 드레인전극(D1)이 구비될 수 있다.
제1 트랜지스터(TR10a)는 복수의 발광요소(LE10a)와 전기적으로 연결될 수 있다. 제1 트랜지스터(TR10a)는 제1 절연층(NL10) 내에 구비된 제1 도전플러그(CP10)를 통해서 제1 전극(E10)과 연결될 수 있다. 제1 도전플러그(CP10)는 중간절연층(NL15), 게이트절연층(GI1) 및 제1 절연층(NL10)을 관통하도록 형성될 수 있다. 다시 말해, 중간절연층(NL15), 게이트절연층(GI1) 및 제1 절연층(NL10)을 관통하여 제1 전극(E10)을 노출시키는 제1홀(H1)이 형성될 수 있고, 제1홀(H1) 내에 제1 도전플러그(CP10)가 구비될 수 있다. 제1 도전플러그(CP10)는 제1홀(H1)을 적어도 부분적으로 채울 수 있다. 제1 도전플러그(CP10)는 제1홀(H1)을 대부분 채우거나 완전히 채울 수 있다.
기판(SUB10-1) 상에 제1 트랜지스터(TR10a)와 복수의 발광요소(LE10a)를 덮는 투명한 제2 절연층(NL20)이 구비될 수 있다. 제2 절연층(NL20)의 상면은 평탄한 면이거나 실질적으로 평탄한 면일 수 있다. 예컨대, 제2 절연층(NL20)의 상면은 CMP(chemical mechanical polishing) 공정에 의해 평탄화된 면일 수 있다. 제2 절연층(NL20) 상에 복수의 발광요소(LE10a)의 제2 영역과 전기적으로 연결된 제2 전극(E20)이 구비될 수 있다. 제2 전극(E20)은 복수의 발광요소(LE10a)의 제1 도전형 반도체(SC1)와 전기적으로 연결될 수 있다. 예컨대, 제2 전극(E20)은 n형 전극일 수 있다. 또한, 제2 전극(E20)은 공통 캐소드(common cathode)라고 할 수 있다. 제2 전극(E20)은 투명한 도전성 물질로 형성될 수 있고, 접지되거나 접지 전극에 연결될 수 있다.
제2 전극(E20)은 제1 및 제2 절연층(NL10, NL20)을 관통하도록 형성된 제2 도전플러그(CP20)를 통해서 복수의 발광요소(LE10a)와 연결될 수 있다. 제2 절연층(NL20), 중간절연층(NL15), 게이트절연층(GI1), 제1 절연층(NL10) 및 마스크층(ML10)을 관통하여 반도체층(SL10)을 노출시키는 제2홀(H2)이 형성될 수 있고, 제2홀(H2) 내에 제2 도전플러그(CP20)가 구비될 수 있다. 제2 도전플러그(CP20)는 제2홀(H2)을 부분적으로 또는 완전히 채울 수 있다. 제2 도전플러그(CP20)는 반도체층(SL10)을 통해서 복수의 발광요소(LE10a)의 제1 도전형 반도체(SC1)와 전기적으로 연결될 수 있다.
도 3b는 도 3a의 실시예에 따른 디스플레이 장치의 단위영역의 평면 구조를 예시적으로 보여주는 평면도이다.
도 3b를 참조하면, 기판(SUB10-1) 상에 소정 방향, 예컨대, X축 방향으로 연장된 스캔라인(scan line)(SL1)이 구비될 수 있다. 스캔라인(SL1)과 교차하는 방향, 예컨대, Y축 방향으로 연장된 데이터라인(data line)(DL1) 및 전원라인(voltage source line)(VL1)이 구비될 수 있다. 데이터라인(DL1)과 전원라인(VL1)은 X축 방향으로 상호 이격하여 배치될 수 있다. 데이터라인(DL1)과 전원라인(VL1) 사이에 제1 그룹의 발광요소(LE10a)가 구비될 수 있다.
전원라인(VL1)과 복수의 발광요소(LE10a) 사이에 연결된 제1 트랜지스터(TR10a)가 구비될 수 있다. 스캔라인(SL1)과 데이터라인(DL1)의 교차부 혹은 그 근방에 제2 트랜지스터(TR10b)가 구비될 수 있다. 또한, 전원라인(VL1)과 제1 및 제2 트랜지스터(TR10a, TR10b) 사이에 연결된 커패시터(CT10)가 더 구비될 수 있다.
제1 트랜지스터(TR10a)는 제1 채널층(C1), 제1 게이트전극(G1), 제1 소오스전극(S1) 및 제1 드레인전극(D1)을 포함할 수 있다. 여기서, 제1 소오스전극(S1)은 전원라인(VL1)으로부터 그와 수직한 방향으로 돌출된 부분일 수 있다. 제1 드레인전극(D1)은 제1 소오스전극(S1)과 이격하여 배치될 수 있고, 이들 사이에 제1 게이트전극(G1)이 배치될 수 있다. 제1 트랜지스터(TR10a)는 구동(driving) 트랜지스터일 수 있다.
제2 트랜지스터(TR10b)는 제2 채널층(C2), 제2 게이트전극(G2), 제2 소오스전극(S2) 및 제2 드레인전극(D2)을 포함할 수 있다. 제2 게이트전극(G2)은 스캔라인(SL1)으로부터 그와 수직한 방향으로 돌출된 부분일 수 있다. 제2 소오스전극(S2)은 데이터라인(DL1)으로부터 그와 수직한 방향으로 돌출된 부분일 수 있다. 제2 드레인전극(D2)은 제2 소오스전극(S2)과 이격하여 배치될 수 있고, 이들 사이에 제2 게이트전극(G2)이 배치될 수 있다. 제2 트랜지스터(TR10b)는 스위칭(switching) 트랜지스터일 수 있다.
커패시터(CT10)는 제1 도전체(CD1) 및 제2 도전체(CD2)를 포함할 수 있고, 이들 사이에 절연층(유전층)이 구비될 수 있다. 제1 도전체(CD1)는 제1 및 제2 게이트전극(G1, G2)과 동일 레벨에 구비된 층일 수 있고, 제2 드레인전극(D2)과 전기적으로 연결될 수 있다. 또한, 제1 도전체(CD1)는 제1 게이트전극(G1)과 연결될 수 있다. 제1 도전체(CD1)와 제1 게이트전극(G1)은 하나의 절곡된 구조(예를 들어, ㄱ자 구조)를 형성할 수 있다. 제2 도전체(CD2)는 전원라인(VL1)으로부터 그와 수직한 방향으로 돌출된 부분일 수 있고, 제1 도전체(CD1) 위쪽으로 연장될 수 있다.
제1 및 제2 채널층(C1, C2)은 다결정 실리콘(poly-Si) 또는 비정질 실리콘(a-Si)을 포함하거나, 산화물 반도체(oxide semiconductor), 질화물 반도체(nitride semiconductor) 및 질산화물 반도체(oxynitride semiconductor) 중 적어도 하나를 포함할 수 있다. 그러나, 전술한 채널층 물질은 예시적인 것이고, 다른 물질을 사용할 수도 있다. 예를 들어, 제1 및 제2 채널층(C1, C2)은 Ⅲ-Ⅴ족 계열의 반도체(ex, GaN 등)를 포함하거나, 단결정 실리콘을 포함하거나, 유기 반도체를 포함할 수도 있다.
제1 전극(E10)은 제1 도전플러그(CP10)를 통해 제1 드레인전극(D1)에 연결될 수 있다. 제2 전극(E20)은 제2 도전플러그(CP20)를 통해 반도체층(도 3a의 SL10)에 연결될 수 있다. 제1 전극(E10)은 복수의 발광요소(LE10a)의 제1 영역에 전기적으로 연결된다고 할 수 있고, 제2 전극(E20)은 복수의 발광요소(LE10a)의 제2 영역에 전기적으로 연결된다고 할 수 있다. 한편, 참조번호 c11, c12는 제1 채널층(C1)과 제1 소오스전극(S1) 및 제1 드레인전극(D1)을 연결하는 콘택부를 나타내고, 참조번호 c13, c14는 제2 채널층(C2)과 제2 소오스전극(S2) 및 제2 드레인전극(D2)을 연결하는 콘택부를 나타내며, 참조번호 c15는 제1 도전체(CD1)와 제2 드레인전극(D2)을 연결하는 콘택부를 나타낸다.
제1 트랜지스터(TR10a)는 n형 트랜지스터(예를 들어, NMOS transistor)이거나 p형 트랜지스터(예를 들어, PMOS transistor)일 수 있고, 그 종류에 따라, 제1 소오스전극(S1) 및 제1 드레인전극(D1)의 역할은 뒤바뀔 수 있다. 이와 유사하게, 제2 트랜지스터(TR10b)는 n형 트랜지스터이거나 p형 트랜지스터일 수 있고, 그 종류에 따라, 제2 소오스전극(S2) 및 제2 드레인전극(D2)의 역할은 뒤바뀔 수 있다.
도 4a는 다른 실시예에 따른 디스플레이 장치의 단위영역을 보여주는 단면도이다. 도 4b는 도 4a에 대응하는 평면도의 일례이다.
도 4a 및 도 4b를 참조하면, 본 실시예에서는 제2 전극(E22)이 기판(SUB10-2)의 하면(배면)에 구비될 수 있다. 여기서, 기판(SUB10-2)은 반도체 기판이거나 도전성 기판일 수 있다. 이 경우, 제2 전극(E22)을 기판(SUB10-2)의 하면에 구비시키더라도, 제2 전극(E22)은 기판(SUB10-2)과 반도체층(SL10)을 통해서 복수의 발광요소(LE10a)에 전기적으로 연결될 수 있다. 제2 전극(E22)은 투명한 전극이거나 불투명한 전극일 수 있다.
본 실시예의 기판(SUB10-2)은, 예컨대, Si 기판일 수 있다. Si 기판은 Si (111) 기판일 수 있고, 필요에 따라, 소정의 도전성 불순물로 도핑될 수 있다. 그러나 기판(SUB10-2)의 종류/물질은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 도 3a의 기판(SUB10-1) 또는 도 4a의 기판(SUB10-2)으로 사파이어(Al2O3) 기판, Si 기판, SiC 기판, 비정질 AlN 기판, Si-Al 기판 등 다양한 기판을 사용할 수 있다. 도 4a 및 도 4b와 같이, 제2 전극(E22)을 기판(SUB10-2)의 하면에 구비시키는 경우, 그 크기를 작게 만들 수 있다. 또한, 제2 도전플러그(도 3a, 도 3b의 CP20)를 형성할 필요가 없기 때문에, 공정이 단순화될 수 있다. 경우에 따라서는, 제2 전극(E22)을 별도로 형성하지 않고, 기판(SUB10-2) 자체를 전극(제2 전극)으로 사용할 수도 있다.
도 4a 및 도 4b에서 제2 전극(E22)의 위치/크기 및 제2 도전플러그(도 3a, 도 3b의 CP20)가 형성되지 않은 점을 제외한 나머지 구성은 도 3a 및 도 3b를 참조하여 설명한 바와 동일하거나 유사할 수 있다.
도 3b 및 도 4b에서는 하나의 단위영역에서 일 그룹의 발광요소(LE10a)가 차지하는 영역의 면적은 두 개의 트랜지스터(TR10a, TR10b)와 하나의 커패시터(CT10)가 차지하는 영역의 면적보다 상대적으로 작게 도시되어 있지만, 실제 소자에서 이 영역들의 상대적인 비율은 달라질 수 있다. 하나의 단위영역(서브 픽셀)에서 일 그룹의 발광요소(LE10a)와 콘택된 제1 전극(E10)의 면적은 단위영역의 약 40% 이상 또는 약 50% 이상을 차지할 수 있다. 실제 소자에서, 트랜지스터(TR10a, TR10b)와 커패시터(CT10)는 도 3b 및 도 4b에 도시된 것보다 작은 사이즈로 형성될 수 있다. 하나의 단위영역에 포함된 발광요소(LE10a)의 개수는 약 4개 정도이거나 그 이상일 수 있다.
도 3a 및 도 4a에서는 제1 전극(E10)이 복수의 발광요소(LE10a)를 전체적으로 커버하고 있는 경우를 도시하고 설명하였지만, 복수의 발광요소(LE10a)의 일부, 예를 들어, 상부의 끝 부분은 제1 전극(E10)에 의해 커버되지 않을 수 있다. 그 일례가 도 5에 도시되어 있다.
도 5를 참조하면, 복수의 발광요소(LE10a) 상부의 끝 부분은 제1 전극(E11)에 의해 커버되지 않을 수 있다. 복수의 발광요소(LE10a)를 전체적으로 덮는 전극물질층을 형성한 후, 그 일부를 제거함으로써, 제1 전극(E11)을 얻을 수 있다. 복수의 발광요소(LE10a)의 상부 영역이 제1 전극(E11)에 의해 커버되지 않을 경우, 복수의 발광요소(LE10a)로부터 위쪽으로 방출되는 광의 발광 효율이 개선될 수 있다. 제1 전극(E11)의 형태를 제외한 나머지 구성은 도 3a 또는 도 4a를 참조하여 설명한 바와 동일할 수 있다.
도 3b 및 도 3b는 디스플레이 장치의 단위영역이 2T(transistor)-1C(capacitor) 구성을 갖는 경우를 예시적으로 보여준다. 이 경우, 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성은 도 6에 도시된 바와 같을 수 있다.
도 6은 일 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성을 보여주는 회로도이다.
도 6을 참조하면, 스캔라인(SL11)이 구비될 수 있고, 스캔라인(SL11)과 교차하는 데이터라인(DL11) 및 전원라인(VL11)이 구비될 수 있다. 전원라인(VL11)과 제1 그룹의 발광요소(L11) 사이에 연결된 제1 트랜지스터(T11)가 구비될 수 있다. 스캔라인(SL11)과 데이터라인(DL11)의 교차부에 구비된 제2 트랜지스터(T21)가 구비될 수 있다. 전원라인(VL11)과 제1 및 제2 트랜지스터(T11, T21) 사이에 연결된 커패시터(C11)가 구비될 수 있다. 스캔라인(SL11), 데이터라인(DL11), 전원라인(VL11), 발광요소(L11), 제1 트랜지스터(T11), 제2 트랜지스터(T21) 및 커패시터(C11)는 각각 도 3b의 스캔라인(SL1), 데이터라인(DL1), 전원라인(VL1), 발광요소(LE10a), 제1 트랜지스터(TR10a), 제2 트랜지스터(TR10b) 및 커패시터(CT10)에 대응될 수 있다.
다른 실시예에 따르면, 디스플레이 장치의 단위영역은 3개 이상의 트랜지스터와 1개 이상의 커패시터가 조합된 구성을 가질 수 있다. 예컨대, 도 7에 도시된 바와 같이, 디스플레이 장치의 단위영역은 4T(transistor)-2C(capacitor) 구성을 가질 수 있다.
도 7은 다른 실시예에 따른 디스플레이 장치의 단위영역의 회로 구성을 보여주는 회로도이다.
도 7을 참조하면, 스캔라인(SL12)이 구비될 수 있고, 스캔라인(SL12)과 교차하는 데이터라인(DL12) 및 전원라인(VL12)이 구비될 수 있다. 전원라인(VL12)과 제1 그룹의 발광요소(L12) 사이에 연결된 제1 트랜지스터(T12)가 구비될 수 있다. 스캔라인(SL12)과 데이터라인(DL12)의 교차부에 구비된 제2 트랜지스터(T22)가 구비될 수 있다. 제2 트랜지스터(T22)와 전원라인(VL12) 사이에 연결된 제3 트랜지스터(T32)가 구비될 수 있다. 전원라인(VL12)과 제3 트랜지스터(T32) 사이에 연결된 제1 커패시터(C12)가 구비될 수 있다. 제1 커패시터(C12)와 제3 트랜지스터(T32) 사이에 연결된 제4 트랜지스터(T42)가 구비될 수 있다. 제2 트랜지스터(T22)와 제3 트랜지스터(T32) 사이에 연결된 제2 커패시터(C22)가 구비될 수 있다. 제4 트랜지스터(T42)의 게이트에 연결된 제1 추가 배선(LN12)이 더 구비될 수 있고, 제1 트랜지스터(T12)의 게이트에 연결된 제2 추가 배선(LN22)이 더 구비될 수 있다.
도 6 및 도 7을 참조하여 설명한 단위영역의 회로 구성은 예시적인 것이고, 다양하게 변화될 수 있다. 경우에 따라, 디스플레이 장치의 단위영역은 4개 이상의 트랜지스터 및/또는 2개 이상의 커패시터를 포함할 수 있다.
도 8은 일 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 8을 참조하면, 발광요소(LE11)는 수직형 발광구조체일 수 있고, 수직형 발광구조체는 코어-쉘(core-shell) 구조 및 나노와이어(nanowire) 형상을 가질 수 있다. 수직형 발광구조체(LE11)는 나노기둥 형상의 제1 도전형 반도체(SC11)와 그 둘레를 감싸는 활성층(AL11) 및 제2 도전형 반도체(SC21)를 포함할 수 있다. 제1 도전형 반도체(SC11)는 코어부라 할 수 있고, 활성층(AL11) 및 제2 도전형 반도체(SC21)는 껍질부라 할 수 있다. 제1 도전형 반도체(SC11), 활성층(AL11) 및 제2 도전형 반도체(SC21)의 물질/구성은 도 3a를 참조하여 설명한 바와 동일하거나 유사할 수 있다. 일례로, 제1 도전형 반도체(SC11)는 n-GaN 기반의 물질을 포함할 수 있고, 제2 도전형 반도체(SC21)는 p-GaN 기반의 물질을 포함할 수 있으며, 활성층(AL11)은 GaN 기반의 MQW 구조를 가질 수 있다.
제1 도전형 반도체(SC11)의 측면(수직면)은 (10-10)의 m-plane 일 수 있다. 제1 도전형 반도체(SC11)의 상부의 경사면은 (10-11)의 s-plane 또는 (10-12)의 r-plane 일 수 있다. 이러한 결정면을 갖는 제1 도전형 반도체(SC11)의 표면에 MQW 구조를 갖는 활성층(AL11)을 형성하는 것이 발광 특성 개선에 유리할 수 있다. (10-10)의 m-plane, (10-11)의 s-plane, (10-12)의 r-plane 및 (0001)의 c-plane 이외에 다른 결정면에 형성된 MQW 구조에서는 인듐(indium) 조성이 변화되어 피크 스펙트럼(peak spectrum)의 반치폭이 커지고 색순도가 저하되는 문제가 발생할 수 있다. 본 실시예의 발광요소(LE11)를 사용하면, 이러한 문제를 억제 또는 방지할 수 있다. 본 실시예의 발광요소(LE11)는 비극성(non-polar) 코어-쉘(core-shell) 구조를 갖는다고 할 수 있다.
도 9는 다른 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 9를 참조하면, 발광요소(LE12)는 수직형 발광구조체일 수 있고, 수직형 발광구조체는 코어-쉘(core-shell) 구조를 가질 수 있다. 수직형 발광구조체는 나노와이어(nanowire)와 나노피라미드(nanopyramid) 구조가 결합된 형상을 가질 수 있다. 예컨대, 제1 도전형 반도체(SC12)는 기판에 수직한 제1 부부(P1) 및 제1 부분(P1) 상에 구비된 제2 부분(P2)을 포함할 수 있다. 여기서, 제1 부분(P1)은 제1폭을 가질 수 있고, 제2 부분(P2)은 상기 제1폭보다 큰 제2폭을 가질 수 있다. 제1 부분(P1)은 나노와이어 형상을 가질 수 있고, 제2 부분(P2)은 나노피라미드 형상 또는 그와 유사한 형상을 가질 수 있다. 제1 부분(P1)은 약 600 ㎚ 이하, 예컨대, 약 100 ㎚ ∼ 500 ㎚ 정도의 폭을 가질 수 있고, 약 1 ㎛ 이상의 높이(길이)를 가질 수 있다. 제2 부분(P2)의 표면(경사면)은 (10-11)의 s-plane 일 수 있다.
발광요소(LE12)는 제1 도전형 반도체(SC12)의 제2 부분(P2)을 감싸는 활성층(AL12) 및 활성층(AL12)을 감싸는 제2 도전형 반도체(SC22)를 포함할 수 있다. 제1 도전형 반도체(SC12)의 제2 부분(P2)은 코어부일 수 있고, 활성층(AL12) 및 제2 도전형 반도체(SC22)는 껍질부일 수 있다. 제1 도전형 반도체(SC12), 활성층(AL12) 및 제2 도전형 반도체(SC12) 중 적어도 하나는 Ⅲ-Ⅴ족 계열의 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체(SC12)는 n-GaN 기반의 물질을 포함할 수 있고, 제2 도전형 반도체(SC22)는 p-GaN 기반의 물질을 포함할 수 있으며, 활성층(AL12)은 GaN 기반의 MQW 구조를 가질 수 있다.
본 실시예에서와 같이, 좁은 폭을 갖는 나노와이어부를 형성하고(성장시키고), 그 위에 나노피라미드부를 형성하면(성장시키면), 나노피라미드부는 결정학적으로 매우 우수한 특성을 가질 수 있다. 폭이 좁은 제1 부분(P1)이 성장하면서, 선결함(dislocation) 등 다양한 결함이 제거 또는 억제될 수 있고, 결과적으로, 제2 부분(P2)은 결함이 없거나 거의 없는 우수한 결정 특성을 가질 수 있다. 따라서, 제2 부분(P2) 상에 형성되는 활성층(AL12) 및 제2 도전형 반도체(SC22)도 우수한 결정 특성을 가질 수 있다. 더욱이, 제2 부분(P2)이 그 표면에 (10-11)의 s-plane을 갖는 경우, 발광 특성 개선에 더욱 유리할 수 있다. 본 실시예의 발광요소(LE12)는 반극성(semi-polar) 코어-쉘(core-shell) 구조를 갖는다고 할 수 있다.
도 8 및 도 9와 같이 수직형 나노구조를 갖는 발광요소(LE11, LE12)를 사용하면, 고집적 소자 구현 및 고해상도 구현에 유리할 수 있다.
도 10은 다른 실시예에 따른 디스플레이 장치에 적용될 수 있는 발광요소를 보여주는 단면도이다.
도 10을 참조하면, 발광요소(LE13)는 메사형(mesa-type) 발광구조체를 포함할 수 있다. 메사형(mesa-type) 발광구조체는 제1 도전형 반도체(SC13), 활성층(AL13) 및 제2 도전형 반도체(SC23)를 포함할 수 있다. 제1 도전형 반도체(SC13), 활성층(AL13) 및 제2 도전형 반도체(SC23)는 기판에 평행한 층 구조를 가질 수 있다. 제1 도전형 반도체(SC13)의 적어도 일부는 활성층(AL13) 및 제2 도전형 반도체(SC23)보다 큰 폭을 갖고, 옆으로 돌출된 형태를 가질 수 있다. 따라서, 제1 도전형 반도체(SC13)의 돌출부의 상면은 활성층(AL13) 및 제2 도전형 반도체(SC23)에 의해 커버되지 않을 수 있다. 제1 도전형 반도체(SC13), 활성층(AL13) 및 제2 도전형 반도체(SC23) 각각의 물질은 도 3a를 참조하여 설명한 제1 도전형 반도체(SC1), 활성층(AL1) 및 제2 도전형 반도체(SC2)의 물질과 동일하거나 유사할 수 있다.
발광요소(LE13)는 메사형(mesa-type) 발광구조체의 측면을 덮는 패시베이션층(passivation layer)(PS13)을 더 포함할 수 있다. 패시베이션층(PS13)은 p-GaN, SiO2, Si3N4, Al2O3와 같은 반도체나 절연체로 형성될 수 있다. 메사형(mesa-type) 발광구조체는 식각(etching) 방식으로 형성되기 때문에, 활성층(AL13)의 측면(식각면)이 노출되는 경우, 그로 인해 비발광 표면 재결합(non-radiative surface recombination) 문제가 발생할 수 있다. 픽셀(서브 픽셀)의 크기가 약 60 ㎛ 이하인 고해상도 구현을 위해 메사형(mesa-type) 발광구조체의 크기가 작아질수록, 비발광 표면 재결합으로 인해 발광 효율이 급격히 감소할 수 있다. 본 실시예에서는 비발광 표면 재결합 문제를 억제/방지하기 위해, 활성층(AL13)의 측면을 커버하는 패시베이션층(PS13)을 사용할 수 있다.
도 11은 다른 실시예에 따른 디스플레이 장치를 보여주는 단면도이다. 본 실시예는 도 1에서 변형된 것이고, 칼라제어부재(CL11)의 구체적인 실시 형태를 보여준다.
도 11을 참조하면, 기판(SUB10) 상에 복수의 발광요소(LE10)를 포함하는 발광요소 어레이(LA10), 복수의 발광요소(LE10)와 전기적으로 연결된 복수의 트랜지스터(TR10)를 포함하는 트랜지스터 어레이(TA10) 및 복수의 발광요소(LE10)에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재(CL11)가 구비될 수 있다. 또한, 본 실시예의 디스플레이 장치는 복수의 단위영역(SP1, SP2, SP3)으로 구획될 수 있다. 복수의 단위영역(SP1, SP2, SP3) 각각은 서브 픽셀에 대응될 수 있다. 이하에서는, 제1 단위영역(SP1)을 제1 서브 픽셀이라 하고, 제2 단위영역(SP2)을 제2 서브 픽셀이라 하며, 제3 단위영역(SP3)을 제3 서브 픽셀이라 한다.
본 실시예에서 복수의 발광요소(LE10)는 모두 청색(blue) 발광요소, 예를 들어, blue-LED 일 수 있다. 이 경우, 칼라제어부재(CL11)는 제1 내지 제3 서브 픽셀(SP1∼SP3) 중 어느 하나, 예컨대, 제2 서브 픽셀(SP2)에 대응하는 영역에 청-녹(blue-to-green) 색변환요소(CC1)를 포함할 수 있다. 또한, 칼라제어부재(CL11)는 제1 내지 제3 서브 픽셀(SP1∼SP3) 중 다른 하나, 예컨대, 제3 서브 픽셀(SP3)에 대응하는 영역에 청-적(blue-to-red) 색변환요소(CC2)를 포함할 수 있다. 또한, 칼라제어부재(CL11)는 제1 내지 제3 서브 픽셀(SP1∼SP3) 중 다른 하나, 예컨대, 제1 서브 픽셀(SP1)에 대응하는 영역에 광산란요소(LS1)를 더 포함할 수 있다. 청-녹 색변환요소(CC1)는 포토레지스트(photoresist)(PR), 제1 양자점(QD) 및 광산란제를 포함할 수 있고, 청-적 색변환요소(CC2)는 포토레지스트(PR), 제2 양자점(QD) 및 광산란제를 포함할 수 있다. 광산란요소(LS1)는 포토레지스트(PR)와 광산란제를 포함할 수 있다. 칼라제어부재(CL11)는 색변환요소들(CC1, CC2) 및 광산란요소(LS1) 사이에 블랙 매트릭스(black matrix)(BM) 패턴을 포함할 수 있다. 블랙 매트릭스(BM) 패턴은 일종의 격벽과 같은 역할을 할 수 있다.
결과적으로, 제1 서브 픽셀(SP1)은 청색(B) 서브 픽셀일 수 있고, 제2 서브 픽셀(SP2)은 녹색(G) 서브 픽셀일 수 있으며, 제3 서브 픽셀(SP3)은 적색(R) 서브 픽셀일 수 있다. 따라서, R/G/B를 이용해서 풀칼라(full color) 디스플레이를 구현할 수 있다.
본 실시예의 디스플레이 장치는 칼라제어부재(CL11) 상에 청-녹 색변환요소(CC1) 및 청-적 색변환요소(CC2)를 덮는 BCF(blue cut filter)(FT11)를 더 포함할 수 있다. BCF(FT11)는 청색 파장(약 400∼500 ㎚)은 통과시키지 않고(예를 들어, 반사시키고), 청색 이외의 파장 대역만 통과시키는 역할을 할 수 있다. 따라서, 제2 및 제3 서브 픽셀(SP2, SP3) 영역에서는 BCF(FT11)에 의해 색변환요소(CC1, CC2)와 반응하지 않은 청색 광의 방출이 보다 확실하게 차단될 수 있다.
또한, 디스플레이 장치는 칼라제어부재(CL11)와 발광요소 어레이(LA10) 사이에 구비된 YRF(yellow recycling film)(FL11)를 더 포함할 수 있다. YRF(FL11)는 트랜지스터 어레이(TA10) 상에 구비될 수 있고, 제1 내지 제3 서브 픽셀(SP1∼SP3) 영역에 걸쳐 전체적으로 형성될 수 있다. YRF(FL11)는 청색 파장은 통과시키고, 녹색 파장 및 적색 파장은 반사시키는 역할을 할 수 있다. 예컨대, YRF(FL11)는 약 500 ㎚ 이하의 파장 대역은 투과시키고, 약 500∼790 ㎚ 정도의 파장 대역은 반사시키는 역할을 할 수 있다. 따라서, 복수의 발광요소(LE10)에서 발생된 청색 광은 YRF(FL11)를 통과하여 광산란요소(LS1), 청-녹 색변환요소(CC1) 및 청-적 색변환요소(CC2)으로 조사될 수 있다. 또한, 청-녹 색변환요소(CC1) 및 청-적 색변환요소(CC2)에서 아래쪽으로 방출되는 녹색 광 및 적색 광은 YRF(FL11)에 의해 반사되어 위쪽으로 방출될 수 있다. YRF(FL11)에 의해 광 효율이 개선될 수 있다.
BCF(FT11) 및 YRF(FL11) 중 적어도 하나는, 예컨대, DBR(distributed Bragg reflector) 구조로 형성할 수 있다. 굴절률이 다른 두 개의 물질층(유전체)을 반복 적층하되, 물질층의 두께 및 적층수를 조절함으로써, 원하는 파장 대역만 통과시키거나 반사시키는 DBR 구조를 만들 수 있고, 이를 BCF(FT11) 또는 YRF(FL11)에 적용할 수 있다. 예를 들어, SiO2층과 TiO2층을 λ/4 조건(여기서, λ는 빛의 파장)으로 반복 적층할 수 있고, 층들의 두께 및 적층수를 조절하여 원하는 파장 대역의 반사율 또는 투과율을 높일 수 있다. DBR 구조는 잘 알려진바, 이에 대한 자세한 설명은 배제한다. 또한, BCF(FT11) 및 YRF(FL11) 중 적어도 하나는 DBR 구조가 아닌 다른 구조, 예컨대, HCG(high-contrast grating) 구조를 가질 수도 있다. 그 밖에도 BCF(FT11) 및 YRF(FL11)의 구성은 다양하게 변화될 수 있다.
YRF(FL11) 및 BCF(FT11) 각각은 실질적으로 평탄한 층 구조를 가질 수 있다. 이들 사이에 존재하는 칼라제어부재(CL11)도 실질적으로 평탄한 층 구조를 가질 수 있다. YRF(FL11) 및 BCF(FT11)가 실질적으로 평탄한 층 구조를 갖는다는 것은 이들의 유효한 영역에서 높이의 편차(단차)가 약 20 nm 이내 혹은 약 10 nm 이내 혹은 약 5 nm 이내라는 것을 의미할 수 있다. 이는 칼라제어부재(CL11)에 대해서도 마찬가지일 수 있다. YRF(FL11) 및 BCF(FT11)이 평탄한 층 구조를 갖는 경우, 우수한 특성 구현에 유리할 수 있다. 특히, YRF(FL11) 및 BCF(FT11)를 DBR 구조와 같은 다층 구조로 형성하는 경우, 이들이 평탄한 층 구조를 가질 때, 목적하는 특성들이 잘 구현될 수 있다. 이와 유사하게, 칼라제어부재(CL11)가 평탄한 층 구조를 갖는 경우, 우수한 칼라 제어 특성을 구현하는데 유리할 수 있다. 본원의 실시예 전반에서 칼라제어부재 및 그 상하에 구비되는 광학 필름/필터는 평탄한 층 구조를 가질 수 있고, 따라서, 우수한 특성을 구현하는데 유리할 수 있다.
YRF(FL11)는 제1 파장 대역의 광은 투과시키고 제2 파장 대역의 광은 반사시키는 기능을 갖는 제1 광학 필름이라고 할 수 있고, BCF(FT11)는 YRF(FL11)가 투과시키는 제1 파장 대역의 광은 차단하고 YRF(FL11)가 반사시키는 제2 파장 대역의 광은 투과시키는 제2 광학 필름이라고 할 수 있다.
도 12는 다른 실시예에 따른 디스플레이 장치를 보여주는 단면도이다.
도 12를 참조하면, 복수의 발광요소(LE10)는 모두 백색(white) 발광요소, 예를 들어, white-LED 일 수 있다. 이 경우, 칼라제어부재(CL12)는 제1 내지 제3 서브 픽셀(SP1∼SP3) 중 어느 하나, 예컨대, 제1 서브 픽셀(SP1)에 대응하는 영역에 청색(blue) 칼라필터(CF1)를 포함할 수 있다. 또한, 칼라제어부재(CL12)는 제1 내지 제3 서브 픽셀(SP1∼SP3) 중 다른 하나, 예컨대, 제2 서브 픽셀(SP2)에 대응하는 영역에 녹색(green) 칼라필터(CF2)를 포함할 수 있다. 또한, 칼라제어부재(CL12)는 제1 내지 제3 서브 픽셀(SP1∼SP3) 중 다른 하나, 예컨대, 제3 서브 픽셀(SP3)에 대응하는 영역에 적색(red) 칼라필터(CF3)를 포함할 수 있다. 청색 칼라필터(CF1)는 청색 광을 선택적으로 투과시키는 역할을 할 수 있고, 이와 유사하게, 녹색 칼라필터(CF2) 및 적색 칼라필터(CF3)는 각각 녹색 광 및 적색 광을 선택적으로 투과시키는 역할을 할 수 있다. 칼라필터들(CF1∼CF3) 사이 및 주위에는 블랙 매트릭스(black matrix)(BM) 패턴이 구비될 수 있다.
도 11에서는 청색 발광요소를 사용하는 경우, RGB를 구현하기 위한 칼라제어부재(CL11)의 구성 및 조합을 설명하였고, 도 12에서는 백색 발광요소를 사용하는 경우, RGB를 구현하기 위한 칼라제어부재(CL12)의 구성 및 조합을 설명하였다. 그러나, 도 11 및 도 12를 참조하여 설명한 바는 예시적인 것이고, 다양하게 변화될 수 있다. 복수의 발광요소에서 발생되는 광의 칼라는 달라질 수 있고, 칼라제어부재에 의한 서브 픽셀들의 배열 방식이나 조합 방식은 다양하게 변화될 수 있다.
도 13은 비교예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 13을 참조하면, 비교예에 따르면, 적색(R) 서브 픽셀, 청색(G) 서브 픽셀 및 청색(B) 서브 픽셀 각각을 TFT 어레이 기판 상에 전사(transfer)할 수 있다. 전사(transfer) 공정을 진행하기 때문에, 고해상도 구현이 어렵고 공정이 어려운 문제가 있다. 약 250 ㎛ 정도의 픽셀 해상도가 예상된다.
도 14는 다른 비교예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 14를 참조하면, 제1 기판(웨이퍼) 상에 RGB 픽셀들을 형성한 후, RGB 픽셀 단위로 TFT 어레이 기판 상에 전사(transfer)할 수 있다. 이 비교예도 기본적으로 전사(transfer) 공정을 사용하므로, 고해상도 구현이 어려울 수 있다.
본원의 실시예에서는 발광요소 어레이(LA10), 트랜지스터 어레이(TA10) 및 칼라제어부재(CL10)를 하나의 기판(SUB10) 상에 모놀리식(monolithic)하게 구비시킬 수 있다. 따라서, 전사(transfer) 공정 없이 고해상도를 갖는 디스플레이 장치를 용이하게 제조할 수 있다. 예컨대, 100 PPI(pixels per inch) 이상의 높은 해상도를 갖는 디스플레이 장치를 용이하게 구현할 수 있다. 발광요소 어레이(LA10)를 나노사이즈의 무기물 기반의 발광요소로 구성할 수 있기 때문에, 작은 사이즈에서도 휘도, 해상도, 명암비, 수명, 다중-심도, 폼 팩터, 색순도, 전력 효율 등 다양한 측면에서 우수한 특성을 갖는 디스플레이 장치를 구현할 수 있다.
도 15는 다른 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 15를 참조하면, 디스플레이 장치는 기판(SUB100) 상에 구비된 액티브 영역(AA10)을 포함할 수 있다. 액티브 영역(AA10)은 발광요소 어레이, 트랜지스터 어레이 및 칼라제어부재를 포함할 수 있다. 기판(SUB100) 및 액티브 영역(AA10)은 도 1, 도 11 및 도 12 등을 참조하여 설명한 구조를 가질 수 있다. 일례로, 기판(SUB100)은 도 1의 기판(SUB10)에 대응될 수 있고, 액티브 영역(AA10)은 도 1의 발광요소 어레이(LA10), 트랜지스터 어레이(TA10) 및 칼라제어부재(CL10)를 포함할 수 있다.
본 실시예의 디스플레이 장치는 액티브 영역(AA10)에 연결된 스캔 드라이버(scan driver)(SD10) 및 데이터 드라이버(data driver)(DD10)를 더 포함할 수 있다. 스캔 드라이버(SD10) 및 데이터 드라이버(DD10)는 액티브 영역(AA10)과 함께 기판(SUB100) 상에 모놀리식(monolithic)하게 구비될 수 있다. 하나의 기판(SUB100) 상에 액티브 영역(AA10), 스캔 드라이버(SD10) 및 데이터 드라이버(DD10)를 모놀리식(monolithic)하게 형성할 수 있기 때문에, 디스플레이 장치의 전체적인 구조 및 시스템이 단순화될 수 있고, 제조공정도 단순화될 수 있다.
부가해서, 디스플레이 장치에 전기적으로 연결된 영상신호처리장치(image signal processor)(미도시)가 더 구비될 수 있다. 영상신호처리장치는 디스플레이 장치와 별도의 칩(chip)으로 구비될 수 있고, 이들은 전기적으로 상호 연결될 수 있다. 디스플레이 장치와 영상신호처리장치 사이에 영상 신호가 입출력될 수 있다.
다른 실시예에 따르면, 상기한 영상신호처리장치를 기판(SUB100) 상에 구비시킬 수도 있다. 그 일례가 도 16에 도시되어 있다.
도 16은 다른 실시예에 따른 디스플레이 장치를 보여주는 평면도이다.
도 16을 참조하면, 디스플레이 장치는 기판(SUB100) 상에 구비된 영상신호처리부(ISP10)를 더 포함할 수 있다. 또한, 디스플레이 장치는 기판(SUB100) 상에 구비된 통신부(communication unit or communicator)(CM10)를 더 포함할 수 있다. 영상신호처리부(ISP10) 및 통신부(CM10)는 액티브 영역(AA10), 스캔 드라이버(SD10) 및 데이터 드라이버(DD10)와 함께 기판(SUB100)에 모놀리식(monolithic)하게 구비될 수 있다. 통신부(CM10)는 외부 장치(미도시)와 신호를 통신하는 역할을 수행할 수 있다. 통신부(CM10)는 RF(radio frequency) 신호 수신부, 안테나, 블루투스(bluetooth), 와이파이(Wi-Fi) 장치 중 적어도 하나를 포함할 수 있다.
도 15 및 도 16을 참조하여 설명한 바와 같이, 실시예들에 따른 디스플레이 장치는 거의 완전히 모놀리식(almost fully monolithic)한 구성 또는 완전히 모놀리식(fully monolithic)한 구성을 가질 수 있다. 따라서, 디스플레이 장치의 전체적인 구조 및 시스템이 단순화될 수 있다. 또한, 제조공정이 단순화될 수 있다.
이상에서 설명한 실시예들에 따른 디스플레이 장치는 다양한 기기, 예를 들어, 웨어러블(wearable) 기기 또는 포터블(portable) 기기에 유용하게 적용될 수 있다. 예컨대, 설명한 디스플레이 장치는 안경형 디스플레이(glasses-type display) 또는 고글형 디스플레이(goggle-type display) 등 헤드 장착형 디스플레이(head mounted display)(HMD)에 적용될 수 있다. 또한, 고해상도 및 고휘도를 갖는 마이크로-디스플레이(micro-display)가 요구되는 증강 현실(augmented reality)(AR) 디스플레이 또는 가상 현실(virtual reality)(VR) 디스플레이에도 적용될 수 있다.
마이크로-디스플레이(micro-display)는 약 6 인치(inch) 이하의 사이즈를 가질 수 있다. 본원 실시예에 따른 디스플레이 장치는 작은 사이즈/부피로 용이하게 제조될 수 있고, 작은 사이즈에서도 고해상도 및 고휘도 성능을 나타낼 수 있으므로, AR 또는 VR 등의 구현을 위한 마이크로-디스플레이에 유용하게 적용될 수 있고, 2차원 영상은 물론이고 3차원 영상을 구현하기 위한 디스플레이 장치에도 유용하게 적용될 수 있다. 부가해서, LCOS(liquid crystal on silicon) 디스플레이 보다 부피가 작은 프로젝션(projection) 디스플레이 등에도 설명한 디스플레이 장치가 적용될 수 있다.
도 17은 일 실시예에 따른 디스플레이 장치의 제조방법을 설명하기 위한 흐름도(flowchart)이다.
도 17을 참조하면, 기판 상에 복수의 발광요소를 포함하는 발광요소 어레이를 형성할 수 있다(S100 단계). 복수의 발광요소는 코어-쉘(core-shell) 구조를 갖는 수직형 발광구조체(나노구조체)를 포함하거나, 측면에 패시베이션층을 갖는 메사형(mesa-type) 발광구조체를 포함할 수 있다.
다음, 기판 상에 복수의 트랜지스터를 포함하는 트랜지스터 어레이를 형성할 수 있다(S200 단계). 복수의 트랜지스터는 상기 복수의 발광요소와 전기적으로 연결되는 박막 트랜지스터(TFT)일 수 있다.
다음, 기판 상에 칼라제어부재를 형성할 수 있다(S300 단계). 칼라제어부재는 복수의 발광요소 및 복수의 트랜지스터 상에 구비될 수 있고, 복수의 발광요소에서 발생된 광의 칼라를 조절하기 위한 구성을 가질 수 있다. 칼라제어부재는 양자점(QD)에 기반한 색변환기(color converter) 또는 칼라필터(color filter)를 포함할 수 있다.
발광요소 어레이, 트랜지스터 어레이 및 칼라제어부재는 하나의 기판 상에 모놀리식(monolithic)하게 형성될 수 있다. 전사(transfer) 공정이 없기 때문에, 픽셀의 크기 및 픽셀 간 간격을 용이하게 줄일 수 있고, 제조 공정이 단순화되고, 고해상도를 갖는 디스플레이 장치를 용이하게 제조할 수 있다.
도 18 내지 도 22는 일 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 도면이다. 도 18 내지 도 22에서 (A)도면은 단면도이고, (B)도면은 (A)도면에 대응하는 평면도이다.
도 18을 참조하면, 기판(100) 상에 반도체층(200)을 형성할 수 있다. 기판(100)은 사파이어(Al2O3) 기판, Si 기판, SiC 기판, 비정질 AlN 기판, Si-Al 기판 등 다양한 기판 중 하나일 수 있다. 반도체층(200)은, 예컨대, n형 반도체층일 수 있지만, 경우에 따라서는 p형 반도체층일 수도 있다. 반도체층(200)은 단층 또는 다층 구조를 가질 수 있다. 반도체층(200)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다.
반도체층(200) 상에 제1 절연층(210)을 형성할 수 있고, 제1 절연층(210) 상에 제2 절연층(220)을 형성할 수 있다. 제1 절연층(210)과 제2 절연층(220)은 서로 다른 물질로 형성할 수 있다. 일례로, 제1 절연층(210)은 실리콘 질화물로 형성할 수 있고, 제2 절연층(220)은 실리콘 산화물로 형성할 수 있다. 그러나 이는 예시적인 것이고, 제1 및 제2 절연층(220)의 물질은 다양하게 변화될 수 있다. 제2 절연층(220)의 두께는 제1 절연층(210)의 두께보다 클 수 있다. 필요한 경우, 제2 절연층(220)의 표면부(상면부)에 대한 CMP(chemical mechanical polishing) 공정을 수행할 수 있다.
도 19를 참조하면, 제2 절연층(220) 및 제1 절연층(210)의 소정 영역들을 식각하여 반도체층(200)을 노출시키는 복수의 홀(hole)(h1)을 형성할 수 있고, 복수의 홀(h1)에 의해 노출된 반도체층(200)으로부터 제1 도전형 반도체(20)를 성장시킬 수 있다. 따라서, 복수의 홀(h1) 내에 제1 도전형 반도체(20)가 채워질 수 있다. 다음, 제2 절연층(220)을 제거할 수 있다. 제2 절연층(220)과 제1 절연층(210) 사이의 식각선택비에 의해 제2 절연층(220)만 선택적으로 제거할 수 있다. 그 결과물이 도 20에 도시되어 있다.
도 20을 참조하면, 복수의 제1 도전형 반도체(20)가 어레이를 이루도록 배열될 수 있다. 복수의 제1 도전형 반도체(20)는 복수의 그룹으로 구획될 수 있고, 각 그룹은 적어도 하나의 제1 도전형 반도체(20)를 포함할 수 있다. 각 그룹에 복수의 제1 도전형 반도체(20)가 구비될 수 있다.
도 21을 참조하면, 각각의 제1 도전형 반도체(20)를 감싸는 활성층(30)을 형성할 수 있고, 활성층(30)을 감싸는 제2 도전형 반도체(40)를 형성할 수 있다. 제1 도전형 반도체(20)는 n형이고, 제2 도전형 반도체(40)는 p형이거나, 그 반대일 수 있다. 활성층(30)은 발광층을 포함할 수 있다. 활성층(30)은 단일양자우물(SQW) 구조 또는 다중양자우물(MQW) 구조를 가질 수 있다. 제1 도전형 반도체(20), 활성층(30) 및 제2 도전형 반도체(40) 중 적어도 하나는 Ⅲ-Ⅴ족 계열의 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체(20)는 n-GaN 기반의 물질을 포함할 수 있고, 제2 도전형 반도체(40)는 p-GaN 기반의 물질을 포함할 수 있으며, 활성층(30)은 GaN 기반의 MQW 구조를 가질 수 있다. 이때, 제1 도전형 반도체(20), 활성층(30) 및 제2 도전형 반도체(40)는 에피택시(epitaxy) 공정으로 형성할 수 있다. 각각의 제1 도전형 반도체(20)와 이를 감싸는 활성층(30) 및 제2 도전형 반도체(40)는 하나의 발광요소(LE1)를 구성한다고 할 수 있다. 발광요소(LE1)는 도 8을 참조하여 설명한 발광요소(LE11)에 대응될 수 있다.
복수의 발광요소(LE1)가 어레이를 이루도록 형성될 수 있다. 복수의 발광요소(LE1)는 복수의 그룹으로 구획될 수 있고, 각 그룹은 두 개 이상의 발광요소(LE1)를 포함할 수 있다. 각 그룹의 발광요소(LE1)에 콘택된 제1 전극(80)을 형성할 수 있다. 제1 전극(80)은 투명한 도전성 물질로 형성할 수 있다. 예컨대, 제1 전극(80)은 ITO(indium tin oxide)와 같은 투명 도전성 산화물로 형성할 수 있다.
도 22를 참조하면, 복수의 발광요소(LE1) 및 제1 전극(80)을 덮는 제3 절연층(300)을 형성할 수 있다. 제1 절연층(210) 상에 복수의 발광요소(LE1) 및 제1 전극(80)을 덮는 절연물질층을 형성한 후, 절연물질층에 대한 CMP(chemical mechanical polishing) 공정을 진행하여, 평탄한 표면(실질적으로 평탄한 표면)을 갖는 제3 절연층(300)을 얻을 수 있다. 제3 절연층(300)은, 예컨대, 실리콘 산화물로 형성할 수 있지만, 그 물질은 달라질 수 있다. 제3 절연층(300)의 표면(상면)은 복수의 발광요소(LE1) 상에 형성된 제1 전극(80) 부분과 동일하거나 유사한 높이를 가질 수 있다. 경우에 따라서는, 제1 전극(80)의 끝부분 일부가 제3 절연층(300)에 대해서 다소 돌출될 수 있다. 또는, 제3 절연층(300)이 제1 전극(80)을 완전히 커버하도록 제1 전극(80)보다 높은 높이를 가질 수 있다.
도 23 내지 도 26은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 도면이다. 도 23 내지 도 26에서 (A)도면은 단면도이고, (B)도면은 (A)도면에 대응하는 평면도이다.
도 23을 참조하면, 기판(101) 상에 반도체층(201)을 형성할 수 있다. 기판(101) 및 반도체층(201)은 도 18을 참조하여 설명한 기판(100) 및 반도체층(200)과 동일하거나 유사할 수 있다. 반도체층(201) 상에 제1 절연층(211)을 형성할 수 있다. 예컨대, 제1 절연층(211)은 실리콘 산화물로 형성할 수 있지만, 그 물질은 이에 한정되지 않는다. 또한, 제1 절연층(211)은 단층 구조로 도시하였지만, 경우에 따라, 다층 구조로 형성할 수도 있다. 일례로, 제1 절연층(211)은 서로 다른 절연물질로 구성된 이중층 구조를 가질 수 있다. 이 경우, 제1 절연층(211)은 순차로 적층된 실리콘 질화물층 및 실리콘 산화물층을 포함할 수 있다.
도 24를 참조하면, 제1 절연층(211)의 소정 영역들을 식각하여 반도체층(201)을 노출시키는 복수의 홀(h2)을 형성할 수 있고, 복수의 홀(h2)에 의해 노출된 반도체층(201)으로부터 제1 도전형 반도체(21)를 성장시킬 수 있다. 이때, 제1 도전형 반도체(21)는 홀(h2)의 높이 이상으로 성장될 수 있다.
제1 도전형 반도체(21)는 홀(h2) 내에 구비된 제1 부분(21A)과 홀(h2) 위쪽으로 돌출된 제2 부분(21B)을 포함할 수 있다. 제2 부분(21B)은 제1 부분(21A)으로부터 위쪽으로 성장된 것일 수 있다. 제1 부분(21A)은 나노와이어 형상을 가질 수 있고, 제2 부분(21B)은 나노피라미드 형상 또는 그와 유사한 형상을 가질 수 있다.
도 25를 참조하면, 각각의 제1 도전형 반도체(21)의 제2 부분(21B)을 감싸는 활성층(31)을 형성할 수 있고, 활성층(31)을 감싸는 제2 도전형 반도체(41)를 형성할 수 있다. 제1 도전형 반도체(21), 활성층(31) 및 제2 도전형 반도체(41) 각각의 물질은 도 21을 참조하여 설명한 제1 도전형 반도체(20), 활성층(30) 및 제2 도전형 반도체(40)의 물질과 동일하거나 유사할 수 있다. 각각의 제1 도전형 반도체(21)와 이를 감싸는 활성층(31) 및 제2 도전형 반도체(41)는 하나의 발광요소(LE2)를 구성한다고 할 수 있다. 발광요소(LE2)는 도 9를 참조하여 설명한 발광요소(LE12)에 대응될 수 있다.
복수의 발광요소(LE2)가 어레이를 이루도록 형성될 수 있다. 복수의 발광요소(LE2)는 복수의 그룹으로 구획될 수 있고, 각각의 그룹은 두 개 이상의 발광요소(LE2)를 포함할 수 있다. 각 그룹의 발광요소(LE2)에 콘택된 제1 전극(81)을 형성할 수 있다.
도 26을 참조하면, 복수의 발광요소(LE2) 및 제1 전극(81)을 덮는 제2 절연층(301)을 형성할 수 있다. 제1 절연층(211) 상에 복수의 발광요소(LE2) 및 제1 전극(81)을 덮는 절연물질층을 형성한 후, 절연물질층에 대한 CMP 공정을 진행하여, 평탄한 표면(실질적으로 평탄한 표면)을 갖는 제2 절연층(301)을 얻을 수 있다. 제2 절연층(301)의 표면(상면)은 복수의 발광요소(LE2) 상부의 제1 전극(81) 부분과 동일하거나 유사한 높이를 가질 수 있다. 제2 절연층(301)은, 예컨대, 실리콘 산화물로 형성할 수 있지만, 그 물질은 달라질 수 있다.
도 27 내지 도 30은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 복수의 발광요소를 형성하는 방법을 설명하기 위한 단면도이다.
도 27을 참조하면, 기판(102) 상에 반도체층(202)을 형성할 수 있다. 반도체층(202) 상에 제1 도전형 반도체(22L), 활성층(32L) 및 제2 도전형 반도체(42L)를 순차로 형성할 수 있다. 제1 도전형 반도체(22L), 활성층(32L) 및 제2 도전형 반도체(42L)는 반도체층(202)과 평행한 층 구조를 가질 수 있다.
도 28을 참조하면, 제2 도전형 반도체(42L), 활성층(32L) 및 제1 도전형 반도체(22L)를 패터닝하여 복수의 메사형(mesa-type) 발광요소(LE3)를 형성할 수 있다. 참조번호 22, 32, 42는 패터닝된 제1 도전형 반도체, 패터닝된 활성층 및 패터닝된 제2 도전형 반도체를 나타낸다.
다음, 메사형(mesa-type) 발광요소(LE3)의 측면을 덮는 패시베이션층(62)을 형성할 수 있다. 패시베이션층(62)은 p-GaN, SiO2, Si3N4, Al2O3와 같은 반도체나 절연체로 형성할 수 있다. 활성층(32)의 측면을 커버하는 패시베이션층(62)에 의해 비발광 표면 재결합(non-radiative surface recombination) 문제가 억제 또는 방지될 수 있다. 측면에 패시베이션층(62)을 갖는 메사형(mesa-type) 발광요소(LE3)는 도 10을 참조하여 설명한 발광요소(LE13)에 대응될 수 있다.
도 29를 참조하면, 제2 도전성 반도체(42)에 콘택된 제1 전극(82)을 형성할 수 있다. 제1 전극(82)은 투명한 도전성 물질로 형성할 수 있고, 발광요소(LE3)의 일측으로 연장되도록 형성할 수 있다.
도 30을 참조하면, 복수의 발광요소(LE3) 및 제1 전극(82)을 덮는 절연층(302)을 형성할 수 있다. 절연층(302)의 형성방법은 도 26의 제2 절연층(301)의 형성방법과 유사할 수 있다.
본 실시예에서 제1 전극(82)의 형상이나 형성 범위는 달라질 수 있고, 경우에 따라, 제1 전극(82)을 형성하지 않을 수도 있다. 제1 전극(82)을 형성하지 않을 경우, 후속 공정에서 제2 도전형 반도체(42)에 직접 콘택된 도전플러그(미도시)를 형성할 수 있다.
도 18 내지 도 22, 도 23 내지 도 26 및 도 27 내지 도 30을 참조하여 설명한 복수의 발광요소의 형성방법에서 적어도 두 개의 발광요소가 서로 이어진(연속된) 구조를 갖도록 만들 수도 있다. 예컨대, 도 21에서 활성층(30) 및 제2 도전형 반도체(40)는 각각의 발광요소(LE1) 단위로 패터닝되지 않고, 복수의 발광요소(LE1) 영역을 커버하도록 연속된 층 구조를 가질 수 있다. 이와 유사하게, 도 25에서 활성층(31) 및 제2 도전형 반도체(41)는 복수의 발광요소(LE2) 영역을 커버하도록 연속된 층 구조를 가질 수 있다. 또한, 도 28의 메사형(mesa-type) 발광요소(LE3)의 경우, 제1 도전형 반도체(22)는 복수의 발광요소(LE3) 영역을 연결하도록 연속된 층 구조를 가질 수 있다. 예컨대, 도 27의 제1 도전형 반도체(22L)를 패터닝하지 않거나 혹은 그 상부 일부만 패터닝(식각)하여 연속된 층 구조를 갖는 제1 도전형 반도체 상에 패터닝된 활성층(32) 및 패터닝된 제2 도전형 반도체(42)를 형성할 수 있다. 이 경우, 반도체층(202)은 형성하지 않을 수도 있다.
도 31 내지 도 35는 일 실시예에 따른 디스플레이 장치의 제조방법에서 트랜지스터 어레이를 형성하는 방법을 설명하기 위한 평면도이다.
도 31을 참조하면, 도 22의 (B)도면에서 하나의 단위영역에 해당하는 영역이 마련될 수 있다. 따라서, 제1 그룹의 발광요소(LE1) 및 이를 덮는 제1 전극(80)이 구비될 수 있고, 제1 그룹의 발광요소(LE1) 및 제1 전극(80)을 커버하는 제3 절연층(300)이 구비될 수 있다.
도 32를 참조하면, 제3 절연층(300) 상에 제1 채널층(401) 및 제2 채널층(402)을 형성할 수 있다. 제1 및 제2 채널층(401, 402)은 제1 전극(80)과 이격하여 배치될 수 있다. 제1 및 제2 채널층(401, 402)은 다결정 실리콘(poly-Si) 또는 비정질 실리콘(a-Si)을 포함하거나, 산화물 반도체(oxide semiconductor), 질화물 반도체(nitride semiconductor) 및 질산화물 반도체(oxynitride semiconductor) 중 적어도 하나를 포함할 수 있다. 그러나, 전술한 채널층 물질은 예시적인 것이고, 다른 물질을 사용할 수도 있다. 예를 들어, 제1 및 제2 채널층(401, 402)은 Ⅲ-Ⅴ족 계열의 반도체(예를 들어, GaN 등)를 포함하거나, 단결정 실리콘을 포함하거나, 유기 반도체를 포함할 수도 있다.
도 33을 참조하면, 제3 절연층(도 32의 300) 상에 제1 및 제2 채널층(401, 402)을 덮는 제4 절연층(450)을 형성할 수 있다. 제4 절연층(450)은 게이트절연층일 수 있다. 다음, 제4 절연층(450) 상에 제1 도전 라인 패턴(500)을 형성할 수 있다. 제1 도전 라인 패턴(500)은 스캔라인(501), 제1 게이트전극(503), 제2 게이트전극(502) 및 제1 도전체(504)를 포함할 수 있다. 제1 게이트전극(503)은 제1 채널층(401) 위에 배치될 수 있고, 제2 게이트전극(502)은 제2 채널층(402) 위에 배치될 수 있다. 제2 게이트전극(502)은 스캔라인(501)으로부터 그와 수직한 방향으로 돌출된 부분일 수 있다. 제1 도전체(504)는 제2 채널층(402) 옆에 배치될 수 있고, 제1 게이트전극(503)과 연결될 수 있다. 제1 도전체(504)와 제1 게이트전극(503)은 하나의 절곡된 구조(예를 들어, ㄱ자 구조)를 이룰 수 있다.
도 34를 참조하면, 제4 절연층(도 33의 450) 상에 제1 도전 라인 패턴(500)을 덮는 제5 절연층(550)을 형성할 수 있다. 제5 절연층(550) 상에 제2 도전 라인 패턴(600)을 형성할 수 있다. 제2 도전 라인 패턴(600)은 데이터라인(601), 전원라인(604), 제1 소오스전극(605), 제1 드레인전극(606), 제2 소오스전극(602), 제2 드레인전극(603) 및 제2 도전체(607)를 포함할 수 있다. 데이터라인(601), 전원라인(604), 제1 소오스전극(605), 제1 드레인전극(606), 제2 소오스전극(602), 제2 드레인전극(603) 및 제2 도전체(607)의 배치 관계는 도 3b를 참조하여 설명한 바와 동일할 수 있다.
제1 드레인전극(606)은 제1 도전플러그(CP10)를 통해서 제1 전극(80)에 연결될 수 있다. 제1 도전플러그(CP10)는 비아홀(via hole) 내에 구비될 수 있다. 한편, 참조번호 c11, c12는 제1 채널층(401)과 제1 소오스전극(605) 및 제1 드레인전극(606)을 연결하는 콘택부를 나타내고, 참조번호 c13, c14는 제2 채널층(402)과 제2 소오스전극(602) 및 제2 드레인전극(603)을 연결하는 콘택부를 나타내며, 참조번호 c15는 제1 도전체(504)와 제2 드레인전극(603)을 연결하는 콘택부를 나타낸다.
도 35를 참조하면, 제5 절연층(도 34의 550) 상에 제2 도전 라인 패턴(600)을 덮는 제6 절연층(650)을 형성할 수 있다. 제2 도전 라인 패턴(600)을 덮는 절연물질층을 형성한 후 CMP 공정을 진행하여, 평탄한 표면(실질적으로 평탄한 표면)을 갖는 제6 절연층(650)을 얻을 수 있다. 제6 절연층(650)이 실질적으로 평탄한 표면을 갖는다는 것은 그 표면의 높이 편차(단차)가 약 20 nm 이내 또는 약 10 nm 이내 또는 약 5 nm 이내라는 것을 의미할 수 있다. 제6 절연층(650) 상에 제2 전극(700)을 형성할 수 있다. 제2 전극(700)은 제2 도전플러그(CP20)를 통해서 발광요소(LE1)와 전기적으로 연결될 수 있다. 제2 전극(700) 및 제2 도전플러그(CP20)는 도 3a 및 도 3b의 제2 전극(E20) 및 제2 도전플러그(CP20)에 대응될 수 있다.
도 36 및 도 37은 다른 실시예에 따른 디스플레이 장치의 제조방법에서 트랜지스터 어레이를 형성하는 방법을 설명하기 위한 평면도이다.
도 36을 참조하면, 도 34와 동일한 구조의 소자부를 형성할 수 있다. 본 실시예에서 기판의 물질은 반도체이거나 도전체일 수 있다. 그리고, 기판 상에 복수의 발광요소 및 복수의 트랜지스터를 덮는 제6 절연층(650)을 형성할 수 있다.
도 37을 참조하면, 기판의 하면(배면)에 제2 전극(710)을 형성할 수 있다. 제2 전극(710)은 기판을 통해서 발광요소(LE1)와 전기적으로 연결될 수 있다. 제2 전극(710)은 도 4a 및 도 4b의 제2 전극(E22)에 대응될 수 있다.
도 38 내지 도 41은 일 실시예에 따른 디스플레이 장치의 제조방법에서 칼라제어부재를 형성하는 방법을 설명하기 위한 단면도이다.
도 38을 참조하면, 기판(SUB10) 상에 복수의 발광요소(LE10)를 포함하는 발광요소 어레이(LA10) 및 복수의 트랜지스터(TR10)를 포함하는 트랜지스터 어레이(TA10)가 구비될 수 있다. 기판(SUB10), 발광요소 어레이(LA10) 및 트랜지스터 어레이(TA10)는 도 1을 참조하여 설명한 바와 동일할 수 있다. 본 실시예에서 복수의 발광요소(LE10)는 청색(blue) 발광요소(예를 들어, blue-LED)일 수 있다.
도 39를 참조하면, 발광요소 어레이(LA10) 및 트랜지스터 어레이(TA10) 상에 제1 광학 필름(FL11)을 형성할 수 있다. 제1 광학 필름(FL11)은, 예컨대, YRF(yellow recycling film)일 수 있다. YRF는 청색 파장은 통과시키고, 녹색 파장 및 적색 파장은 반사시키는 역할을 할 수 있다.
다음, 제1 광학 필름(FL11) 상에 블랙 매트릭스 패턴(BM)을 형성할 수 있다. 블랙 매트릭스 패턴(BM)은 트랜지스터(TR10) 위쪽에 배치될 수 있다.
도 40을 참조하면, 블랙 매트릭스 패턴(BM)에 의해 정의된 공간 내에 색변환요소(CC1, CC2)를 형성할 수 있다. 예컨대, 제2 서브 픽셀(SP2)에 대응하는 영역에 청-녹(blue-to-green) 색변환요소(CC1)를 형성할 수 있고, 제3 서브 픽셀(SP3)에 대응하는 영역에 청-적(blue-to-red) 색변환요소(CC2)를 형성할 수 있다. 또한, 제1 서브 픽셀(SP1)에 대응하는 영역에 광산란요소(LS1)를 형성할 수 있다. 청-녹 색변환요소(CC1)는 포토레지스트(PR), 제1 양자점(QD) 및 광산란제를 포함할 수 있고, 청-적 색변환요소(CC2)는 포토레지스트(PR), 제2 양자점(QD) 및 광산란제를 포함할 수 있다. 광산란요소(LS1)는 포토레지스트(PR)와 광산란제를 포함할 수 있다. 색변환요소(CC1, CC2) 및 광산란요소(LS1)는 기존의 반도체 공정에서 사용되는 네거티브(negative) 포토레지스트 공정을 이용해서 형성할 수 있다.
도 41을 참조하면, 칼라제어부재(CL11) 상에 제2 광학 필름(FT11)을 형성할 수 있다. 제2 광학 필름(FT11)은 청-녹 색변환요소(CC1) 및 청-적 색변환요소(CC2)를 덮도록 형성될 수 있고, 광산란요소(LS1)는 커버하지 않을 수 있다. 제2 광학 필름(FT11)은 BCF(blue cut filter)일 수 있다. BCF는 청색 파장(약 400∼500 ㎚)은 통과시키지 않고 청색 이외의 파장 대역만 통과시키는 역할을 할 수 있다.
도 41의 장치는 도 11의 장치에 대응될 수 있다. 만약, 복수의 발광요소(LE10)가 백색(white) 발광요소인 경우, 도 12와 같은 칼라제어부재(CL12)를 형성하여, 풀칼라(full color) 디스플레이를 구현할 수 있다. 그 밖에도, 서브 픽셀들의 조합 및 배열 방식과 발광요소의 발광 칼라에 따라서, 칼라제어부재의 구성 및 형성 방법은 다양하게 변화될 수 있다.
또한, 도 31 내지 도 41에서는 도 22의 구조를 베이스 구조로 하여 디스플레이 장치를 제조하는 경우를 도시하고 설명하였지만, 도 26 또는 도 30의 구조를 베이스 구조로 하여 디스플레이 장치를 제조할 수 있다. 이는 당업자가 용이하게 알 수 있는 바, 이에 대한 자세한 설명은 생략한다.
또한, 도 15 및 도 16을 참조하여 설명한 바와 같이, 하나의 기판 상에 액티브 영역, 스캔 드라이버, 데이터 드라이버, 영상신호처리부, 통신부 등을 모놀리식(monolithic) 하게 형성할 수 있다. 따라서, 실시예들에 따른 디스플레이 장치는 거의 완전히 모놀리식(almost fully monolithic)한 구성 또는 완전히 모놀리식(fully monolithic)한 구성을 가질 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 권리 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 12를 참조하여 설명한 발광요소, 발광요소 어레이, 트랜지스터, 트랜지스터 어레이, 트랜지스터 어레이를 포함하는 구동부 및 칼라제어부재의 구성 및 이들 사이의 연결 관계 등은 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 트랜지스터는 탑-게이트(top-gate) 구조가 아닌 바텀-게이트(bottom-gate) 구조를 가질 수 있고, 발광요소는 일반적인 LED 구조를 가질 수도 있으며, 발광요소와 그에 대응하는 트랜지스터의 상대적인 위치 및 연결 관계도 달라질 수 있음을 알 수 있을 것이다. 또한, 도 17 내지 도 41을 참조하여 설명한 발광요소 제조방법, 트랜지스터 제조방법, 칼라제어부재 제조방법 및 이들을 적용한 디스플레이 장치의 제조방법은 다양하게 변화될 수 있음을 알 수 있을 것이다. 아울러, 실시예들에 따른 디스플레이 장치의 적용 분야도 다양하게 변화될 수 있음을 알 수 있을 것이다. 때문에 권리 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 청구항에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
AA10 : 액티브 영역 AL1, AL11∼AL13 : 활성층
BM : 블랙 매트릭스 C1, C2 : 채널층
c11∼c15 : 콘택부 CC1 : 청-녹 색변환요소
CC2 : 청-적 색변환요소 CD1, CD2 : 도전체
CL10∼CL12 : 칼라제어부재 CF1∼CF3 : 칼라필터
CM10 : 통신부 CP10 : 제1 도전플러그
CP20 : 제2 도전플러그 CT10 : 커패시터
D1, D2 : 드레인전극 DD10 : 데이터 드라이버
DL1 : 데이터라인 E10, E11 : 제1 전극
E20, E22 : 제2 전극 FL11 : YRF
FT11 : BCF G1, G2 : 게이트전극
GI1 : 게이트절연층 H1, H2 : 홀(hole)
ISP10 : 영상신호처리부 LA10 : 발광요소 어레이
LE10, LE10a : 발광요소 ML10 : 마스크층
NL10 : 제1 절연층 NL15 : 중간절연층
NL20 : 제2 절연층 P1 : 제1 부분
P2 : 제2 부분 PS13 : 패시베이션층
S1, S2 : 소오스전극 SC1 : 제1 도전형 반도체
SC2 : 제2 도전형 반도체 SD10 : 스캔 드라이버
SL1 : 스캔라인 SL10 : 반도체층
SP1∼SP3 : 단위영역 SUB10, SUB10-1, SUB10-2 : 기판
TA10 : 트랜지스터 어레이 TR10, TR10a, TR10b : 트랜지스터
VL1 : 전원라인
AA10 : 액티브 영역 AL1, AL11∼AL13 : 활성층
BM : 블랙 매트릭스 C1, C2 : 채널층
c11∼c15 : 콘택부 CC1 : 청-녹 색변환요소
CC2 : 청-적 색변환요소 CD1, CD2 : 도전체
CL10∼CL12 : 칼라제어부재 CF1∼CF3 : 칼라필터
CM10 : 통신부 CP10 : 제1 도전플러그
CP20 : 제2 도전플러그 CT10 : 커패시터
D1, D2 : 드레인전극 DD10 : 데이터 드라이버
DL1 : 데이터라인 E10, E11 : 제1 전극
E20, E22 : 제2 전극 FL11 : YRF
FT11 : BCF G1, G2 : 게이트전극
GI1 : 게이트절연층 H1, H2 : 홀(hole)
ISP10 : 영상신호처리부 LA10 : 발광요소 어레이
LE10, LE10a : 발광요소 ML10 : 마스크층
NL10 : 제1 절연층 NL15 : 중간절연층
NL20 : 제2 절연층 P1 : 제1 부분
P2 : 제2 부분 PS13 : 패시베이션층
S1, S2 : 소오스전극 SC1 : 제1 도전형 반도체
SC2 : 제2 도전형 반도체 SD10 : 스캔 드라이버
SL1 : 스캔라인 SL10 : 반도체층
SP1∼SP3 : 단위영역 SUB10, SUB10-1, SUB10-2 : 기판
TA10 : 트랜지스터 어레이 TR10, TR10a, TR10b : 트랜지스터
VL1 : 전원라인
Claims (42)
- 기판;
상기 기판 상에 구비된 것으로, 무기물 기반의 복수의 발광요소가 어레이된 구조를 포함하는 제1 층구조체;
상기 복수의 발광요소와 전기적으로 연결된 복수의 트랜지스터가 어레이된 구조를 포함하는 제2 층구조체; 및
상기 복수의 발광요소에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재를 포함하는 제3 층구조체;를 구비하고,
상기 제1 내지 제3 층 구조체는 모놀리틱(monolithic)하게 구비되어 모놀리식 소자를 구성하는 디스플레이 장치. - 제 1 항에 있어서,
상기 복수의 발광요소는 상기 기판에 수직한 수직형 나노구조체를 포함하고,
상기 수직형 나노구조체는 제1 도전형 반도체, 활성층 및 제2 도전형 반도체를 포함하는 코어-쉘(core-shell) 구조를 갖는 디스플레이 장치. - 제 2 항에 있어서,
상기 수직형 나노구조체는 나노와이어(nanowire) 구조를 포함하는 디스플레이 장치. - 제 2 항에 있어서,
상기 수직형 나노구조체는 나노피라미드(nanopyramid) 구조를 포함하는 디스플레이 장치. - 제 2 항에 있어서,
상기 수직형 나노구조체는 나노와이어부 및 상기 나노와이어부 상에 구비된 나노피라미드부를 포함하는 디스플레이 장치. - 제 5 항에 있어서,
상기 나노와이어부는 600 ㎚ 이하의 폭 및 1 ㎛ 이상의 높이를 갖고,
상기 나노피라미드부는 상기 나노와이어부 보다 큰 폭을 갖는 디스플레이 장치. - 제 2 항에 있어서,
상기 제1 도전형 반도체, 상기 활성층 및 상기 제2 도전형 반도체 중 적어도 하나는 GaN 계열의 물질을 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 복수의 트랜지스터 각각은 그에 대응하는 발광요소와 오버랩(overlap)되지 않도록 상기 기판에 평행한 방향으로 상기 발광요소와 이격하여 배치된 디스플레이 장치. - 제 1 항에 있어서,
상기 기판 상에 상기 복수의 발광요소 중 제1 그룹의 발광요소와 전기적으로 콘택된 제1 전극이 구비되고,
상기 기판 상에 상기 제1 전극 및 상기 제1 그룹의 발광요소를 덮는 제1 절연층이 구비되고,
상기 제1 절연층 상에 상기 복수의 트랜지스터가 구비되고,
상기 제1 절연층 상에 상기 복수의 트랜지스터 및 복수의 발광요소를 덮는 제2 절연층이 구비되고,
상기 제2 절연층 상에 상기 복수의 발광요소와 전기적으로 연결된 제2 전극이 구비되며,
상기 제1 전극은 상기 제1 절연층을 관통하도록 형성된 제1 도전플러그를 통해서 상기 복수의 트랜지스터 중 하나와 연결되고,
상기 제2 전극은 상기 제1 및 제2 절연층을 관통하도록 형성된 제2 도전플러그를 통해서 상기 복수의 발광요소와 연결된 디스플레이 장치. - 제 1 항에 있어서,
상기 기판의 상면에 상기 복수의 발광요소 중 제1 그룹의 발광요소와 전기적으로 콘택된 제1 전극이 구비되고,
상기 기판의 상면에 상기 제1 전극 및 상기 제1 그룹의 발광요소를 덮는 제1 절연층이 구비되고,
상기 제1 절연층 상에 상기 복수의 트랜지스터가 구비되고, 상기 제1 전극은 상기 제1 절연층을 관통하도록 형성된 제1 도전플러그를 통해서 상기 복수의 트랜지스터 중 하나와 연결되고,
상기 기판의 하면에 상기 복수의 발광요소와 전기적으로 연결된 제2 전극이 구비된 디스플레이 장치. - 제 1 항에 있어서,
상기 디스플레이 장치는 복수의 단위영역을 포함하고,
상기 복수의 단위영역 각각은 2T(transistor)-1C(capacitor) 구성을 갖는 디스플레이 장치. - 제 1 항에 있어서,
상기 디스플레이 장치는 복수의 단위영역을 포함하고,
상기 복수의 단위영역 각각은 3개 이상의 트랜지스터와 1개 이상의 커패시터가 조합된 구성을 갖는 디스플레이 장치. - 제 1 항에 있어서, 상기 디스플레이 장치의 단위영역은,
스캔라인;
상기 스캔라인과 교차하는 데이터라인;
상기 데이터라인과 이격된 전원라인;
상기 스캔라인과 데이터라인의 교차부에 구비된 제1 트랜지스터;
상기 전원라인과 제1 그룹의 발광요소 사이에 연결된 제2 트랜지스터; 및
상기 전원라인과 상기 제1 및 제2 트랜지스터 사이에 연결된 커패시터;를 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 디스플레이 장치는 복수의 단위영역을 포함하고,
상기 복수의 단위영역 중 어느 하나는 구동 트랜지스터 및 이에 연결된 커패시터를 포함하고,
상기 구동 트랜지스터는 제1 방향으로 연장된 게이트전극을 포함하고,
상기 커패시터는 상기 게이트전극의 단부에서 상기 제1 방향과 수직한 제2 방향으로 연장된 도전층을 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 제2 층구조체는 상기 복수의 발광요소 및 복수의 트랜지스터를 덮는 절연층을 포함하고, 상기 절연층은 실질적으로 평탄한 표면을 갖고,
상기 절연층의 평탄한 표면 상에 상기 제3 층구조체가 구비되며,
상기 제3 층구조체는 실질적으로 평탄한 층 구조를 갖는 디스플레이 장치. - 제 15 항에 있어서,
상기 제2 층구조체와 상기 제3 층구조체 사이에 구비된 YRF(yellow recycling film); 및
상기 제3 층구조체 상에 구비된 BCF(blue cut filter);를 더 포함하고,
상기 YRF 및 상기 BCF 각각은 실질적으로 평탄한 층 구조를 갖는 디스플레이 장치. - 제 1 항에 있어서,
상기 복수의 발광요소는 청색(blue) 발광요소이고,
상기 복수의 발광요소는 제1 서브 픽셀에 대응하는 제1 그룹의 발광요소; 제2 서브 픽셀에 대응하는 제2 그룹의 발광요소; 및 제3 서브 픽셀에 대응하는 제3 그룹의 발광요소;를 포함하고,
상기 칼라제어부재는 상기 제2 서브 픽셀에 대응하는 청-녹(blue-to-green) 색변환요소; 및 상기 제3 서브 픽셀에 대응하는 청-적(blue-to-red) 색변환요소;를 포함하는 디스플레이 장치. - 제 17 항에 있어서,
상기 칼라제어부재는 상기 제1 서브 픽셀에 대응하는 광산란요소를 더 포함하는 디스플레이 장치. - 제 17 항 또는 제 18 항에 있어서,
상기 제2 층구조체와 상기 제3 층구조체 사이에 구비된 YRF(yellow recycling film); 및
상기 제3 층구조체 상에 상기 청-녹 색변환요소 및 상기 청-적 색변환요소를 덮도록 구비된 BCF(blue cut filter);를 더 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 디스플레이 장치는 상기 복수의 발광요소, 상기 복수의 트랜지스터 및 상기 칼라제어부재를 구비하는 액티브 영역을 포함하고, 상기 액티브 영역에 연결된 스캔 드라이버(scan driver) 및 데이터 드라이버(data driver)를 더 포함하며,
상기 액티브 영역, 상기 스캔 드라이버 및 상기 데이터 드라이버는 상기 기판에 모놀리식(monolithic)하게 구비된 디스플레이 장치. - 제 20 항에 있어서,
상기 디스플레이 장치는 영상신호처리부 및 통신부를 더 포함하고,
상기 영상신호처리부 및 상기 통신부는 상기 액티브 영역, 상기 스캔 드라이버 및 상기 데이터 드라이버와 함께 상기 기판에 모놀리식(monolithic)하게 구비된 디스플레이 장치. - 제 1 항에 있어서,
상기 디스플레이 장치는 6 인치(inch) 이하의 사이즈를 갖는 마이크로-디스플레이(micro-display) 장치인 디스플레이 장치. - 기판 상에 구비된 것으로, 무기물 기반의 복수의 발광요소를 포함하는 발광요소 어레이;
상기 복수의 발광요소와 전기적으로 연결된 복수의 트랜지스터를 포함하는 트랜지스터 어레이;
상기 복수의 발광요소에서 발생된 광의 칼라를 조절하기 위한 칼라제어부재;
상기 칼라제어부재와 상기 발광요소 어레이 사이에 구비된 것으로, 제1 파장 대역의 광은 투과시키고 제2 파장 대역의 광은 반사시키는 제1 광학 필름; 및
상기 칼라제어부재를 사이에 두고 상기 제1 광학 필름과 마주하도록 구비된 것으로, 상기 제1 파장 대역의 광은 차단하고 상기 제2 파장 대역의 광은 투과시키는 제2 광학 필름;을 포함하고,
상기 발광요소 어레이, 상기 트랜지스터 어레이, 상기 제1 광학 필름, 상기 칼라제어부재 및 상기 제2 광학 필름은 상기 기판에 모놀리식(monolithic)하게 구비되어 모놀리식 소자를 구성하는 디스플레이 장치. - 제 23 항에 있어서,
상기 디스플레이 장치는 상기 발광요소 어레이를 포함하는 제1 층구조체; 상기 트랜지스터 어레이를 포함하는 제2 층구조체; 및 상기 칼라제어부재를 포함하는 제3 층구조체;를 구비하고,
상기 제2 층구조체는 상기 제1 층구조체와 상기 제3 층구조체 사이에 배치된 디스플레이 장치. - 제 24 항에 있어서,
상기 제1 광학 필름은 상기 제2 층구조체와 상기 제3 층구조체 사이에 구비되고,
상기 제3 층구조체는 상기 제1 광학 필름과 상기 제2 광학 필름 사이에 구비되는 디스플레이 장치. - 제 24 항에 있어서,
상기 제2 층구조체는 실질적으로 평탄한 표면을 갖고,
상기 평탄한 표면 상에 상기 제1 광학 필름, 상기 제3 층구조체 및 상기 제2 광학 필름이 구비된 디스플레이 장치. - 제 23 항에 있어서,
상기 복수의 발광요소는 청색(blue) 발광요소이고,
상기 복수의 발광요소는 제1 서브 픽셀에 대응하는 제1 그룹의 발광요소; 제2 서브 픽셀에 대응하는 제2 그룹의 발광요소; 및 제3 서브 픽셀에 대응하는 제3 그룹의 발광요소;를 포함하고,
상기 칼라제어부재는 상기 제1 서브 픽셀에 대응하는 광산란요소; 상기 제2 서브 픽셀에 대응하는 청-녹(blue-to-green) 색변환요소; 및 상기 제3 서브 픽셀에 대응하는 청-적(blue-to-red) 색변환요소;를 포함하는 디스플레이 장치. - 제 27 항에 있어서,
상기 제1 광학 필름은 YRF(yellow recycling film)를 포함하고,
상기 제2 광학 필름은 BCF(blue cut filter)를 포함하며, 상기 BCF는 상기 청-녹 색변환요소 및 상기 청-적 색변환요소를 덮도록 구비된 디스플레이 장치. - 제 23 항에 있어서,
상기 복수의 발광요소는 상기 기판에 수직한 수직형 나노구조체를 포함하고,
상기 수직형 나노구조체는 제1 도전형 반도체, 활성층 및 제2 도전형 반도체를 포함하는 코어-쉘(core-shell) 구조를 갖는 디스플레이 장치. - 제 29 항에 있어서,
상기 수직형 나노구조체는 나노와이어 형상을 갖거나, 나노와이어와 나노피라미드가 결합된 형상을 갖는 디스플레이 장치. - 제 23 항에 있어서,
상기 기판 상에 상기 복수의 발광요소 중 제1 그룹의 발광요소와 전기적으로 콘택된 제1 전극이 구비되고,
상기 기판 상에 상기 제1 전극 및 상기 제1 그룹의 발광요소를 덮는 제1 절연층이 구비되고,
상기 제1 절연층 상에 상기 복수의 트랜지스터가 구비되고,
상기 제1 절연층 상에 상기 복수의 트랜지스터 및 복수의 발광요소를 덮는 제2 절연층이 구비되고,
상기 제2 절연층 상에 상기 복수의 발광요소와 전기적으로 연결된 제2 전극이 구비되며,
상기 제1 전극은 상기 제1 절연층을 관통하도록 형성된 제1 도전플러그를 통해서 상기 복수의 트랜지스터 중 하나와 연결되고,
상기 제2 전극은 상기 제1 및 제2 절연층을 관통하도록 형성된 제2 도전플러그를 통해서 상기 복수의 발광요소와 연결된 디스플레이 장치. - 제 23 항에 있어서,
상기 기판의 상면에 상기 복수의 발광요소 중 제1 그룹의 발광요소와 전기적으로 콘택된 제1 전극이 구비되고,
상기 기판의 상면에 상기 제1 전극 및 상기 제1 그룹의 발광요소를 덮는 제1 절연층이 구비되고,
상기 제1 절연층 상에 상기 복수의 트랜지스터가 구비되고, 상기 제1 전극은 상기 제1 절연층을 관통하도록 형성된 제1 도전플러그를 통해서 상기 복수의 트랜지스터 중 하나와 연결되고,
상기 기판의 하면에 상기 복수의 발광요소와 전기적으로 연결된 제2 전극이 구비된 디스플레이 장치. - 제 23 항에 있어서,
상기 디스플레이 장치는 복수의 단위영역을 포함하고,
상기 복수의 단위영역 각각은 2T(transistor)-1C(capacitor) 구성 또는 4T(transistor)-2C(capacitor) 구성을 갖는 디스플레이 장치. - 청구항 1에 기재된 디스플레이 장치를 포함하는 전자기기.
- 제 34 항에 있어서,
상기 전자기기는 웨어러블(wearable) 기기 또는 포터블(portable) 기기인 전자기기. - 제 34 항에 있어서,
상기 전자기기는 AR(augmented reality) 디스플레이, VR(virtual reality) 디스플레이 또는 프로젝션(projection) 디스플레이인 전자기기. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018104574A JP7107751B2 (ja) | 2017-06-05 | 2018-05-31 | ディスプレイ装置、電子機器、発光素子 |
| CN201810567852.7A CN108987423B (zh) | 2017-06-05 | 2018-06-04 | 显示装置 |
| US16/000,336 US10516077B2 (en) | 2017-06-05 | 2018-06-05 | Display apparatus including layered structures |
| EP18176092.7A EP3413350A1 (en) | 2017-06-05 | 2018-06-05 | Display apparatus |
| US16/677,285 US11018158B2 (en) | 2017-06-05 | 2019-11-07 | Display apparatus |
| US17/219,131 US11664384B2 (en) | 2017-06-05 | 2021-03-31 | Display apparatus including array of inorganic light emitting elements |
| KR1020220014463A KR20220020322A (ko) | 2017-06-05 | 2022-02-03 | 디스플레이 장치 |
| JP2022112982A JP7410231B2 (ja) | 2017-06-05 | 2022-07-14 | ディスプレイ装置、電子機器 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762515161P | 2017-06-05 | 2017-06-05 | |
| KR20170069526 | 2017-06-05 | ||
| KR1020170069526 | 2017-06-05 | ||
| US62/515,161 | 2017-06-05 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220014463A Division KR20220020322A (ko) | 2017-06-05 | 2022-02-03 | 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180133192A KR20180133192A (ko) | 2018-12-13 |
| KR102395993B1 true KR102395993B1 (ko) | 2022-05-11 |
Family
ID=64671132
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170091719A Active KR102395993B1 (ko) | 2017-06-05 | 2017-07-19 | 디스플레이 장치 |
| KR1020220014463A Ceased KR20220020322A (ko) | 2017-06-05 | 2022-02-03 | 디스플레이 장치 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220014463A Ceased KR20220020322A (ko) | 2017-06-05 | 2022-02-03 | 디스플레이 장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JP7107751B2 (ko) |
| KR (2) | KR102395993B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6999877B2 (ja) * | 2017-07-31 | 2022-01-19 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
| KR102688059B1 (ko) * | 2018-12-19 | 2024-07-25 | 삼성전자주식회사 | 디스플레이 장치의 제조 방법 및 그 디스플레이 장치 |
| KR102816514B1 (ko) * | 2018-12-28 | 2025-06-05 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP7264694B2 (ja) * | 2019-03-29 | 2023-04-25 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102708645B1 (ko) * | 2019-07-08 | 2024-09-24 | (주)포인트엔지니어링 | 마이크로 led 그룹 기판 및 이의 제조 방법 및 마이크로 led 디스플레이 패널 및 이의 제조 방법 |
| KR102800329B1 (ko) | 2019-10-08 | 2025-04-29 | 삼성전자주식회사 | 평판형 광결합기를 포함하는 증강 현실 장치 및 이를 포함하는 전자 장치 |
| KR20210095012A (ko) * | 2020-01-22 | 2021-07-30 | 삼성전자주식회사 | 반도체 발광 다이오드 및 그 제조 방법 |
| EP3855513A3 (en) * | 2020-01-22 | 2021-11-03 | Samsung Electronics Co., Ltd. | Semiconductor led and method of manufacturing the same |
| KR20220045477A (ko) | 2020-10-05 | 2022-04-12 | 삼성전자주식회사 | 마이크로 발광 디스플레이 장치 및 그 제조 방법 |
| CN116897383A (zh) * | 2021-03-30 | 2023-10-17 | 日亚化学工业株式会社 | 图像显示装置的制造方法和图像显示装置 |
| EP4325473A4 (en) | 2021-07-14 | 2024-10-02 | Samsung Electronics Co., Ltd. | Display device |
| WO2023287069A1 (ko) * | 2021-07-14 | 2023-01-19 | 삼성전자주식회사 | 디스플레이 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150303350A1 (en) * | 2013-10-31 | 2015-10-22 | Samsung Electronics Co., Ltd. | Nano-structure semiconductor light emitting device |
| US20160093665A1 (en) * | 2014-09-26 | 2016-03-31 | Glo Ab | Monolithic image chip for near-to-eye display |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3882539B2 (ja) * | 2000-07-18 | 2007-02-21 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに画像表示装置 |
| JP4916859B2 (ja) | 2005-12-20 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、電子機器、及び半導体装置の製造方法 |
| JP2007265973A (ja) * | 2006-03-03 | 2007-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US20090140279A1 (en) * | 2007-12-03 | 2009-06-04 | Goldeneye, Inc. | Substrate-free light emitting diode chip |
| US8455903B2 (en) | 2009-04-20 | 2013-06-04 | 3M Innovative Properties Company | Non-radiatively pumped wavelength converter |
| CN102437170B (zh) * | 2011-11-18 | 2014-03-26 | 贵州大学 | 一种蓝光激发tft-led阵列显示基板及其制造方法 |
| JP2015064391A (ja) * | 2012-01-23 | 2015-04-09 | シャープ株式会社 | 蛍光体基板、表示装置および電子機器 |
| KR20130092896A (ko) * | 2012-02-13 | 2013-08-21 | 엘지전자 주식회사 | Ｌｅｄ 디스플레이 장치 및 그것의 제조 방법 |
| KR101898679B1 (ko) * | 2012-12-14 | 2018-10-04 | 삼성전자주식회사 | 나노구조 발광소자 |
| FR3023066B1 (fr) | 2014-06-30 | 2017-10-27 | Aledia | Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande |
| FR3023669A1 (fr) * | 2014-07-11 | 2016-01-15 | Aledia | Circuit optoelectronique a diodes electroluminescentes a scintillement reduit |
| GB201420452D0 (en) * | 2014-11-18 | 2014-12-31 | Mled Ltd | Integrated colour led micro-display |
| KR102609932B1 (ko) | 2015-09-09 | 2023-12-04 | 이노럭스 코포레이션 | 디스플레이 디바이스 |
-
2017
- 2017-07-19 KR KR1020170091719A patent/KR102395993B1/ko active Active
-
2018
- 2018-05-31 JP JP2018104574A patent/JP7107751B2/ja active Active
-
2022
- 2022-02-03 KR KR1020220014463A patent/KR20220020322A/ko not_active Ceased
- 2022-07-14 JP JP2022112982A patent/JP7410231B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150303350A1 (en) * | 2013-10-31 | 2015-10-22 | Samsung Electronics Co., Ltd. | Nano-structure semiconductor light emitting device |
| US20160093665A1 (en) * | 2014-09-26 | 2016-03-31 | Glo Ab | Monolithic image chip for near-to-eye display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018205741A (ja) | 2018-12-27 |
| KR20220020322A (ko) | 2022-02-18 |
| JP7410231B2 (ja) | 2024-01-09 |
| JP7107751B2 (ja) | 2022-07-27 |
| KR20180133192A (ko) | 2018-12-13 |
| JP2022163025A (ja) | 2022-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664384B2 (en) | Display apparatus including array of inorganic light emitting elements | |
| KR102395993B1 (ko) | 디스플레이 장치 | |
| KR20180063810A (ko) | 표시 장치 | |
| KR102384663B1 (ko) | 발광 소자를 포함하는 표시 장치 | |
| WO2020115851A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100302A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| CN115244697B (zh) | 发光器件及包括其的显示装置 | |
| WO2020100300A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| US20220376144A1 (en) | Light-emitting diode and display device comprising same | |
| WO2020100294A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| CN114365289A (zh) | 发光器件、用于其的制造方法和包括其的显示装置 | |
| WO2020100291A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100301A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100290A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100292A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100298A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100293A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100295A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020121449A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100297A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100303A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| EP3955325A1 (en) | Light-emitting element, method of fabricating the light-emitting element, and display device | |
| KR102753978B1 (ko) | 발광 소자, 이의 제조 방법 및 표시 장치 | |
| WO2020100296A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 | |
| WO2020100299A1 (ja) | マイクロｌｅｄデバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170719 |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20200710 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20170719 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20210729 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20211129 Patent event code: PE09021S02D |
|
| PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20220203 Patent event code: PA01071R01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20220225 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20220504 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20220506 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |