[go: up one dir, main page]

JP4648096B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4648096B2
JP4648096B2 JP2005164210A JP2005164210A JP4648096B2 JP 4648096 B2 JP4648096 B2 JP 4648096B2 JP 2005164210 A JP2005164210 A JP 2005164210A JP 2005164210 A JP2005164210 A JP 2005164210A JP 4648096 B2 JP4648096 B2 JP 4648096B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
insulating film
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005164210A
Other languages
English (en)
Other versions
JP2006339514A (ja
Inventor
淳 史 八木下
子 明 生 金
丸 一 成 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005164210A priority Critical patent/JP4648096B2/ja
Priority to US11/404,772 priority patent/US7371644B2/en
Priority to TW095115576A priority patent/TW200707577A/zh
Priority to CNB2006100885299A priority patent/CN100440481C/zh
Publication of JP2006339514A publication Critical patent/JP2006339514A/ja
Priority to US12/078,585 priority patent/US7723171B2/en
Application granted granted Critical
Publication of JP4648096B2 publication Critical patent/JP4648096B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、いわゆる縦型ダブルゲート構造のＭＯＳＦＥＴが開発されており、なかでも半導体層がＦｉｎ状に形成されたＭＯＳＦＥＴは、ＦｉｎＦＥＴと呼ばれている。かかるＦｉｎＦＥＴは、製造コストが低く、カットオフ特性が良好なデバイスであるため、次世代のトランジスタ構造として有望視されている。
しかし、ゲート閾値電圧が高いデバイスの実現や、アナログデバイスの対応には、ＦｉｎＦＥＴよりプレーナ型（平面型）ＭＯＳＦＥＴの方が優れている。このため、実際のＬＳＩでは、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載することが必要とされ、これらプレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載するための簡易な製造プロセスが求められている。
しかし、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載しようとすると、ゲート電極材を堆積した際に、当該ゲート電極材の表面に凹凸が形成され、これにより微細なゲートパターンを形成することができないという問題があった。
以下、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載する半導体装置の製造方法に関する文献名を記載する。
特開２００５−１９９９６号公報
本発明は、微細な回路パターンを形成することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
半導体基板上にマスク材を堆積するステップと、
前記マスク材にパターニングを行い、さらに前記半導体基板の表面部分にエッチングを行って溝を形成することにより、第１の領域には第１の凸部を形成すると共に、第２の領域には前記第１の凸部より広い幅を有する第２の凸部を形成するステップと、
前記溝を素子分離絶縁膜で埋め込むステップと、
前記第１の領域に形成された前記素子分離絶縁膜にエッチングを行うことにより、所定量除去するステップと、
前記第２の領域に形成された前記マスク材にエッチングを行ってこれを除去するステップと、
前記第１の凸部のうち、対向する１組の両側面に第１のゲート絶縁膜を形成すると共に、前記第２の凸部の上面に第２のゲート絶縁膜を形成するステップと、
前記素子分離絶縁膜、前記マスク材及び前記第２のゲート絶縁膜上に第１のゲート電極材を堆積するステップと、
前記第１の領域に形成された前記マスク材と、前記第２の領域に形成された前記素子分離絶縁膜とをストッパとして、前記第１のゲート電極材を平坦化するステップと、
前記マスク材、前記第１のゲート電極材及び前記素子分離絶縁膜上に第２のゲート電極材を堆積するステップと、
前記第１及び第２のゲート電極材にパターニングを行うことにより、前記第１の領域に第１のゲート電極を形成すると共に、前記第２の領域に第２のゲート電極を形成するステップと
を備えることを特徴とする。
また本発明の一態様による半導体装置の製造方法は、
半導体基板上にマスク材を堆積するステップと、
前記マスク材にパターニングを行い、さらに前記半導体基板の表面部分にエッチングを行って溝を形成することにより、第１の領域に第１の凸部を形成すると共に、第２の領域に前記第１の凸部より広い幅を有する第２の凸部を形成するステップと、
前記溝を素子分離絶縁膜で埋め込むステップと、
前記第１の領域に形成された前記素子分離絶縁膜にエッチングを行うことにより、所定量除去するステップと、
前記第１の凸部のうち、対向する１組の両側面に第１のゲート絶縁膜を形成するステップと、
前記マスク材及び前記素子分離絶縁膜上に第１のゲート電極材を堆積するステップと、
前記マスク材及び前記素子分離絶縁膜をストッパとして、前記第１のゲート電極材を平坦化するステップと、
前記第２の領域に形成された前記マスク材にエッチングを行ってこれを除去するステップと、
前記第１及び第２の領域に第２のゲート絶縁膜を形成するステップと、
前記第１の領域に形成された前記第２のゲート絶縁膜を除去するステップと、
前記第１及び第２の領域上に第２のゲート電極材を堆積するステップと、
前記第１及び第２のゲート電極材にパターニングを行うことにより、前記第１の領域に第１のゲート電極を形成すると共に、前記第２の領域に第２のゲート電極を形成するステップと
を備えることを特徴とする。
本発明は、微細な回路パターンを形成することができる半導体装置及びその製造方法を提供することを目的とする。
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１〜図９に、本発明の第１の実施の形態による半導体装置の製造方法を示す。なお、図１（ａ）〜図９（ａ）は、半導体基板１０上のプレーナ型ＭＯＳＦＥＴ領域（すなわち第２の領域）２０にプレーナ型ＭＯＳＦＥＴを形成する場合を示し、図１（ｂ）〜図９（ｂ）は、半導体基板１０上のＦｉｎＦＥＴ領域（すなわち第１の領域）３０にＦｉｎＦＥＴを形成する場合を示す。
図１（ａ）及び（ｂ）に示すように、半導体基板１０上にシリコン酸化（ＳｉＯ２）膜４０を２ｎｍ程度形成した後、例えばシリコン窒化（ＳｉＮ）膜からなるマスク材５０を１００ｎｍ程度堆積する。なお、マスク材５０としては、シリコン窒化（ＳｉＮ）膜に限らず、例えばシリコン酸化膜などの他の絶縁膜を用いることも可能である。
リソグラフィ及びＲＩＥによって、マスク材５０及びシリコン酸化膜４０に順次パターニングを行う。さらにマスク材５０をマスクとして、半導体基板１０にエッチングを行うことにより、半導体基板１０の表面からの深さが２００ｎｍ程度の素子分離溝６０を形成すると共に、プレーナ型ＭＯＳＦＥＴ領域２０には凸部１０Ａを形成し、ＦｉｎＦＥＴ領域３０にはフィン１０Ｂを形成する。
高密度プラズマ（High Density Plasma：ＨＤＰ）ＣＶＤ法を用いて、素子分離溝６０を埋め込むように、半導体基板１０及びマスク材５０の全面に、例えばシリコン酸化膜からなる素子分離絶縁膜７０を堆積する。マスク材５０をストッパとして、ＣＭＰ法によって素子分離絶縁膜７０を平坦化することにより、マスク材５０の上面を露出させる。
図２（ａ）及び（ｂ）に示すように、マスク材５０及び素子分離絶縁膜７０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちＦｉｎＦＥＴ領域３０が開口するパターンを有するレジストマスク８０を形成し、プレーナ型ＭＯＳＦＥＴ領域２０をレジストマスク８０で覆う。
マスク材５０及びレジストマスク８０をマスクとして、ＲＩＥによって、ＦｉｎＦＥＴ領域３０に形成された素子分離絶縁膜７０にエッチングを行うことにより、素子分離絶縁膜７０の膜厚を１００ｎｍ程度にする。なお、ＲＩＥではなく、フッ酸（ＨＦ）を用いたウエットエッチングを行っても良い。
図３（ａ）及び（ｂ）に示すように、レジストマスク８０を除去した後、さらにマスク材５０及び素子分離絶縁膜７０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちプレーナ型ＭＯＳＦＥＴ領域２０が開口するパターンを有するレジストマスク９０を形成し、ＦｉｎＦＥＴ領域３０をレジストマスク９０で覆う。
レジストマスク９０をマスクとして、ＲＩＥによって、プレーナ型ＭＯＳＦＥＴ領域２０に形成されたマスク材５０を除去した後、さらにフッ酸（ＨＦ）を用いたウエットエッチングによって、プレーナ型ＭＯＳＦＥＴ２０に形成されたシリコン酸化膜４０を除去する。
その際、素子分離絶縁膜７０の高さが、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０の凸部１０Ａの表面を基準として７０ｎｍ程度になるように、プロセス条件を調整した上でエッチングを行う。これにより、素子分離絶縁膜７０の表面部分にエッチングが行われることを抑制し、素子分離絶縁膜７０及びマスク材５０それぞれの上面の高さを略同一にすることができる。
図４（ａ）及び（ｂ）に示すように、レジストマスク９０を除去した後、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０の凸部１０Ａの表面上に、例えばシリコン酸窒化（ＳｉＯＮ）膜からなるゲート絶縁膜１００Ａを１ｎｍ程度形成する。
これと共に、ＦｉｎＦＥＴ領域３０のフィン１０Ｂの対向する一組の両側面に、それぞれ例えばシリコン酸窒化（ＳｉＯＮ）膜からなるゲート絶縁膜１００Ｂ及び１００Ｃを１ｎｍ程度形成する。
図５（ａ）及び（ｂ）に示すように、ＣＶＤ法などによって、１層目として、例えばポリシリコンからなるゲート電極材１１０を３００ｎｍ程度堆積する。図６（ａ）及び（ｂ）に示すように、プレーナ型ＭＯＳＦＥＴ領域２０の素子分離絶縁膜７０と、ＦｉｎＦＥＴ領域３０のマスク材５０とをストッパとして、ＣＭＰ法によって、ゲート電極材１１０を平坦化する。この場合、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材１１０を平坦化することができる。
図７（ａ）及び（ｂ）に示すように、ＣＶＤ法などによって、２層目として、例えばポリシリコンからなるゲート電極材１２０を堆積する。図８（ａ）及び（ｂ）に示すように、リソグラフィ及びＲＩＥによって、ゲート電極材１１０及び１２０にパターニングを行うことにより、ゲートパターンを形成する。
なお、この場合、いわゆるサイドウォール・パターン・トランスファー・プロセスを用いてゲートパターンを形成しても良い。このサイドウォール・パターン・トランスファー・プロセスとは、まずゲート電極材１２０上にダミーパターンを形成し、当該ダミーパターンの側面に側壁絶縁膜（サイドウォール）を形成する。そして、ダミーパターンを除去した後、側壁絶縁膜をマスクとして、ゲート電極材１１０及び１２０にパターニングを行うことにより、ゲートパターンを形成する方法である。
その後、ゲート電極材１１０及び１２０からなるゲート電極の側面に側壁絶縁膜（図示せず）を形成する。図９（ａ）及び（ｂ）に示すように、イオン注入によって、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０の凸部１０Ａの表面部分に、ソース領域１３０及びドレイン領域（図示せず）を形成し、ＦｉｎＦＥＴ領域３０のフィン１０Ｂに、ソース領域１４０及びドレイン領域（図示せず）を形成する。なお、ＦｉｎＦＥＴ領域３０のフィン１０Ｂへのイオン注入には、斜めイオン注入法やプラズマドーピング法を使用すれば良い。
そして、シリサイド膜（図示せず）を形成した後、図示しない層間絶縁膜及びコンタクトプラグを順次形成して配線を行うことにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を形成する。
このように本実施の形態によれば、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材１２０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
すなわち、ゲート電極材１２０の表面を平坦化することができれば、リソグラフィのＤＯＰ（Depth of Focus：焦点深度）に対する要求を緩和することができ、よって解像度（形成することが可能な最小線幅）を向上させて、微細なゲートパターンを形成することができる。
また、ゲート電極材１２０の表面を平坦化することができれば、サイドウォール・パターン・トランスファー・プロセスを用いることができる。このサイドウォール・パターン・トランスファー・プロセスによれば、リソグラフィによっては形成することができない程度の狭い幅すなわち微細で、かつＬＥＲ（Line Edge Roughness）すなわち凹凸が小さい（幅のばらつきが小さい均一な）ゲートパターンを形成することができる。
なお、ＣＭＰ法によって素子分離絶縁膜７０を平坦化し、素子分離絶縁膜７０及びマスク材５０それぞれの上面の高さを略同一にしたこと（図１）、ＣＭＰ法によってゲート電極材１１０を平坦化したこと（図６）、及びゲート電極を２層構造にしたことにより、プレーナ型ＭＯＳＦＥＴ領域２０のゲート電極材１１０及び１２０の基板深さ方向における厚さと、ＦｉｎＦＥＴ領域３０（特にフィン１０Ｂの両側面の近傍付近）のゲート電極材１１０及び１２０の基板深さ方向における厚さとの差は、素子分離絶縁膜７０の上面がマスク材５０の上面の高さより低く、かつゲート電極を平坦化しない場合と比較して小さい。
これにより、ＦｉｎＦＥＴ領域３０のゲート電極材１１０及び１２０にパターニングを行う際、プレーナ型ＭＯＳＦＥＴ領域２０のゲート絶縁膜１００Ａにオーバーエッチングを行う時間を短縮することができる。従って、ゲート絶縁膜１００Ａに対するオーバーエッチング量を低減することができ、当該ゲート絶縁膜１００Ａの信頼性を向上させることができる。
（２）第２の実施の形態
図１０〜図１２に、本発明の第２の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図９における工程は、第２の実施の形態と同一であるため、説明を省略する。
但し、本実施の形態の場合、ゲート電極材１１０及び１２０からなるゲート電極は、後に除去されるダミーゲート電極であり、また同様に、ゲート絶縁膜１００Ａ〜１００Ｃも、後に除去されるダミーゲート絶縁膜であり、これらの点について、第１の実施の形態と相違する。
図１０（ａ）及び（ｂ）に示すように、高密度プラズマＣＶＤ法を用いて、例えばシリコン酸化膜からなる層間絶縁膜１５０を堆積した後、ＣＭＰ法によってこの層間絶縁膜１５０を平坦化することにより、ゲート電極材１２０の上面を露出させる。
図１１（ａ）及び（ｂ）に示すように、ＲＩＥによって、ゲート電極材１１０及び１２０からなるダミーゲート電極を除去する。なお、この場合、ＲＩＥではなく、ウエットエッチングやＣＤＥ（Chemical Dry Etching）を用いても良い。
図１２（ａ）及び（ｂ）に示すように、ダミーゲート絶縁膜であるゲート絶縁膜１００Ａ〜１００Ｃを除去した後、例えば高誘電率膜からなるゲート絶縁膜１６０Ａ〜１６０Ｃを形成する。続いて、ＣＶＤ法などによって、金属からなるメタルゲート電極材１７０を全面に堆積した後、層間絶縁膜１５０をストッパとして、ＣＭＰ法によって、メタルゲート電極材１７０を平坦化することにより、メタルゲート電極を形成する。
これ以降、第１の実施の形態と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材１２０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、第１の実施の形態と同様に、ダミーゲート絶縁膜であるゲート絶縁膜１００Ａに対するオーバーエッチング量を低減することができ、これにより半導体基板１０の凸部１０Ａにオーバーエッチングを行うことを防止することができる。
さらに、上述したように、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ダミーゲート電極であるゲート電極材１２０の表面を平坦化することができるため、本実施の形態のように、いわゆるダマシンプロセスを行うことが可能になる。
さらに、本実施の形態によれば、高い温度の熱処理工程を行って、ソース領域１３０及び１４０並びにドレイン領域（図示せず）を形成した後に、メタルゲート電極材１７０からなるメタルゲート電極を形成することができ、これによりゲート絶縁膜１６０Ａ〜１６０Ｃの耐圧や信頼性を向上させることができる。
さらに、メタルゲート電極材１７０の仕事関数（電子を外側に取り出すのに必要な最小エネルギー）を変化させれば、ゲート閾値電圧を調整することができる。
なお上述の第２の実施の形態は一例であって、本発明を限定するものではない。例えばダミーゲート電極であるゲート電極材１１０及び１２０の全てをメタルゲート電極材１７０に置き換えるのではなく、ゲート電極材１１０及び１２０の一部のみをメタルゲート電極材１７０に置き換えても良い。具体的には、ＦｉｎＦＥＴ領域３０のゲート電極材１１０及び１２０のみをメタルゲート電極材１７０に置き換え、プレーナ型ＭＯＳＦＥＴ２０のゲート電極材１１０及び１２０は置き換えなくても良い。
（３）第３の実施の形態
図１３に、本発明の第３の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図９における工程と、第２の実施の形態の図１０における工程は、第３の実施の形態と同一であるため、説明を省略する。
図１３（ａ）及び（ｂ）に示すように、例えばポリシリコンからなるゲート電極材１２０及び層間絶縁膜１５０の全面に、例えばニッケルなどのシリサイド材料を堆積する。そして、熱処理工程を行って、ゲート電極材１１０及び１２０とシリサイド材料とを完全に反応させてシリサイド化した後、未反応のシリサイド材料をウエットエッチングによって除去することにより、フルシリサイドゲート電極１８０を形成する。
これ以降、第１の実施の形態と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材１２０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、第１の実施の形態と同様に、ゲート絶縁膜１００Ａに対するオーバーエッチング量を低減することができ、当該ゲート絶縁膜１００Ａの信頼性を向上させることができる。
さらに、上述したように、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ダミーゲート電極であるゲート電極材１２０の表面を平坦化することができるため、本実施の形態のように、いわゆるＦＵＳＩ（フルシリサイデーション）プロセスを行うことが可能になる。
さらに、本実施の形態によれば、第２の実施の形態と同様に、高い温度の熱処理工程を行って、ソース領域１３０及び１４０並びにドレイン領域（図示せず）を形成した後に、メタルゲート電極材１７０からなるフルシリサイドゲート電極１８０を形成することができ、これによりゲート絶縁膜１００Ａ〜１００Ｃの耐圧や信頼性を向上させることができる。
さらに、第２の実施の形態と同様に、ゲート電極材１１０及び１２０をシリサイド化する前に、予め当該ゲート電極材１１０及び１２０にイオン注入を行うと、フルシリサイドゲート電極１８０の仕事関数を変化させることができ、これによりゲート閾値電圧を調整することができる。
なお上述の第３の実施の形態は一例であって、本発明を限定するものではない。例えばゲート電極材１１０及び１２０の全てをシリサイド化するのではなく、ゲート電極材１１０及び１２０の一部のみをシリサイド化しても良い。具体的には、プレーナ型ＭＯＳＦＥＴ領域２０のゲート電極材１２０上に堆積されたシリサイド材料を除去した上で、シリサイド化することにより、ＦｉｎＦＥＴ領域３０のゲート電極材１１０及び１２０のみをシリサイド化し、プレーナ型ＭＯＳＦＥＴ２０のゲート電極材１１０及び１２０はシリサイド化しなくても良い。
（４）第４の実施の形態
図１４〜図１５に、本発明の第４の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図４における工程は、第４の実施の形態と同一であるため、説明を省略する。
但し、本実施の形態の場合、図１４（ａ）及び（ｂ）に示すように、ＦｉｎＦＥＴ領域３０の周辺に位置する素子分離領域１９０に、実際にはＦｉｎＦＥＴとして使用しないダミーフィン２００Ａ〜２００Ｃが複数形成されており、この点について、第１の実施の形態と相違する。なお、ダミーフィン２００Ａ〜２００Ｃの形状や寸法は、高さを除き、ＦｉｎＦＥＴ領域３０に形成されるフィン１０Ｂと同一である必要はない。
この場合、ＣＶＤ法などによって、例えばポリシリコンからなるゲート電極材１１０を３００ｎｍ程度堆積する。図１５（ａ）及び（ｂ）に示すように、プレーナ型ＭＯＳＦＥＴ領域２０の素子分離絶縁膜７０と、ＦｉｎＦＥＴ領域３０のマスク材５０と、素子分離領域１９０のマスク材２１０Ａ〜２１０Ｃとをストッパとして、ＣＭＰ法によって、ゲート電極材１１０を平坦化する。
このように、複数のダミーフィン２００Ａ〜２００Ｃをストッパとして別途設けることにより、ＣＭＰ法による平坦化処理を容易に行うことができる。
これ以降、第１の実施の形態の図７〜図９における工程と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材１２０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、第１の実施の形態と同様に、ゲート絶縁膜１００Ａに対するオーバーエッチング量を低減することができ、当該ゲート絶縁膜１００Ａの信頼性を向上させることができる。
（５）第５の実施の形態
図１６〜図２４に、本発明の第５の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１及び図２における工程は、第５の実施の形態と同一であるため、説明を省略する。
なお、第１〜第４の実施の形態は、プレーナ型ＭＯＳＦＥＴのゲート絶縁膜と、ＦｉｎＦＥＴのゲート絶縁膜とを同時に（すなわち同一工程で）形成するのに対して、第５〜第８の実施の形態は、プレーナ型ＭＯＳＦＥＴのゲート絶縁膜と、ＦｉｎＦＥＴのゲート絶縁膜とを別々に（すなわち別工程で）形成する。
図１６（ａ）及び（ｂ）に示すように、レジスト８０を除去した後、ＦｉｎＦＥＴ領域３０のフィン１０Ｂの４つの側面における対向する一組の両側面に、それぞれ例えばシリコン酸窒化（ＳｉＯＮ）膜からなるゲート絶縁膜２２０Ａ及び２２０Ｂを１.２ｎｍ程度形成する。
図１７（ａ）及び（ｂ）に示すように、ＣＶＤ法などによって、１層目として、例えばポリシリコンからなるゲート電極材２３０を３００ｎｍ程度堆積する。図１８（ａ）及び（ｂ）に示すように、プレーナ型ＭＯＳＦＥＴ領域２０のマスク材５０及び素子分離絶縁膜７０と、ＦｉｎＦＥＴ領域３０のマスク材５０とをストッパとして、ＣＭＰ法によって、ゲート電極材２３０を平坦化する。
図１９（ａ）及び（ｂ）に示すように、マスク材５０、素子分離絶縁膜７０及びゲート電極材２３０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちプレーナ型ＭＯＳＦＥＴ領域２０が開口するパターンを有するレジストマスク２４０を形成し、ＦｉｎＦＥＴ領域３０をレジストマスク２４０で覆う。
レジストマスク２４０をマスクとして、ＲＩＥによって、プレーナ型ＭＯＳＦＥＴ領域２０に形成されたマスク材５０を除去した後、さらにフッ酸（ＨＦ）を用いたウエットエッチングによって、プレーナ型ＭＯＳＦＥＴ２０に形成されたシリコン酸化膜４０を除去する。
図２０（ａ）及び（ｂ）に示すように、レジストマスク２４０を除去した後、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０の凸部１０Ａの表面上に、例えばシリコン酸窒化（ＳｉＯＮ）膜からなるゲート絶縁膜２５０を１ｎｍ程度形成する。なお、その際、ＦｉｎＦＥＴ領域３０のゲート電極材２３０及びマスク材５０上にも、ゲート絶縁膜２５０が形成される。
図２１（ａ）及び（ｂ）に示すように、素子分離絶縁膜７０及びゲート絶縁膜２５０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちＦｉｎＦＥＴ領域３０が開口するパターンを有するレジストマスク２６０を形成し、プレーナ型ＭＯＳＦＥＴ領域２０をレジストマスク２６０で覆う。レジストマスク２６０をマスクとして、ＲＩＥ又はフッ酸（ＨＦ）を用いたウエットエッチングによって、ＦｉｎＦＥＴ領域３０に形成されたゲート絶縁膜２５０を除去する。
図２２（ａ）及び（ｂ）に示すように、レジストマスク２６０を除去した後、ＣＶＤ法などによって、２層目として、例えばポリシリコンからなるゲート電極材２７０を堆積する。図２３（ａ）及び（ｂ）に示すように、ＣＭＰ法によって、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材２７０を平坦化する。
図２４（ａ）及び（ｂ）に示すように、ゲート電極材２７０上にマスク材２８０を７０ｎｍ程度堆積した後、リソグラフィ及びＲＩＥによって、マスク材２８０並びにゲート電極材２３０及び２７０に順次パターニングを行うことにより、ゲートパターンを形成する。なお、この場合、いわゆるサイドウォール・パターン・トランスファー・プロセスを用いてゲートパターンを形成しても良い。
これ以降、第１の実施の形態の図９における工程と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材２７０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、本実施の形態によれば、プレーナ型ＭＯＳＦＥＴのゲート絶縁膜２５０と、ＦｉｎＦＥＴのゲート絶縁膜２２０Ａ及び２２０Ｂとを別々に（すなわち別工程で）形成することができる。これにより、それぞれのゲート絶縁膜に最適な材料やプロセス条件を適用することができ、従ってプレーナ型ＭＯＳＦＥＴ及びＦｉｎＦＥＴを高性能化することが可能となる。
（６）第６の実施の形態
図２５〜図２８に、本発明の第６の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１及び図２における工程と、第５の実施の形態の図１６〜図２０における工程は、第６の実施の形態と同一であるため、説明を省略する。
図２５（ａ）及び（ｂ）に示すように、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０のゲート絶縁膜２５０及び素子分離絶縁膜７０上に、２層目として、例えばポリシリコンからなるゲート電極材２９０を堆積する。
なお、その際、ＦｉｎＦＥＴ領域３０のゲート絶縁膜２５０上にも、ゲート電極材２９０が堆積される。すなわち、本実施の形態の場合、ＦｉｎＦＥＴ領域３０のゲート電極材２３０及びマスク材５０上に、プレーナ型ＭＯＳＦＥＴ形成用のゲート絶縁膜２５０及びゲート電極材２９０が形成される。
図２６（ａ）及び（ｂ）に示すように、ゲート電極材２９０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちＦｉｎＦＥＴ領域３０が開口するパターンを有するレジストマスク３００を形成し、プレーナ型ＭＯＳＦＥＴ領域２０をレジストマスク３００で覆う。レジストマスク３００をマスクとして、ＲＩＥによって、ＦｉｎＦＥＴ領域３０に形成されたゲート絶縁膜２５０及びゲート電極材２９０を除去する。なお、ゲート絶縁膜２５０の除去は、ＲＩＥではなく、フッ酸（ＨＦ）を用いたウエットエッチングによって行っても良い。
図２７（ａ）及び（ｂ）に示すように、過酸化水素水と硫酸の混合液（ＳＨ）を用いた処理によって、レジストマスク３００を除去するが、その際、プレーナ型ＭＯＳＦＥＴ領域２０のゲート電極材２９０と、ＦｉｎＦＥＴ領域３０のゲート電極材２３０との上面に、図示しない薄い酸化膜からなる絶縁膜が形成される。フッ酸（ＨＦ）を用いて、プレーナ型ＭＯＳＦＥＴ領域２０のゲート電極材２９０と、ＦｉｎＦＥＴ領域３０のゲート電極材２３０との上面を処理することにより、かかる絶縁膜を除去する。
そして、ＣＶＤ法などによって、３層目として、例えばポリシリコンからなるゲート電極材３１０を全面に７０ｎｍ程度堆積し、必要に応じて、ＣＭＰ法によって当該ゲート電極材３１０を平坦化する。
図２８（ａ）及び（ｂ）に示すように、ゲート電極材３１０上にマスク材３２０を７０ｎｍ程度堆積した後、リソグラフィ及びＲＩＥによって、マスク材３２０、ゲート電極材２３０、２９０及び３１０に順次パターニングを行うことにより、ゲートパターンを形成する。なお、この場合、いわゆるサイドウォール・パターン・トランスファー・プロセスを用いてゲートパターンを形成しても良い。
これ以降、第１の実施の形態の図９における工程と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材３１０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、第５の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴのゲート絶縁膜２５０と、ＦｉｎＦＥＴのゲート絶縁膜２２０Ａ及び２２０Ｂとを別々に（すなわち別工程で）形成することができる。これにより、それぞれのゲート絶縁膜に最適な材料やプロセス条件を適用することができ、従ってプレーナ型ＭＯＳＦＥＴ及びＦｉｎＦＥＴを高性能化することが可能となる。
さらに、本実施の形態によれば、レジストマスク３００を除去する際に、プレーナ型ＭＯＳＦＥＴ領域２０のゲート電極材２９０と、ＦｉｎＦＥＴ領域３０のゲート電極材２３０との上面に形成された絶縁膜を、ゲート電極材３１０を堆積する前に除去する。
これにより、プレーナ型ＭＯＳＦＥＴ領域２０におけるゲート電極材２９０及び３１０の間と、ＦｉｎＦＥＴ領域３０におけるゲート電極材２３０及び３１０の間とに、界面絶縁膜は形成されない。
従って、ゲート電極材３１０にドーピングされた不純物を、下層のゲート電極材２３０及び２９０に十分拡散させることができ、またゲート電極材２３０、２９０及び３１０にエッチングを行う際、界面絶縁膜によってエッチングが停止することを防止することができ、さらに例えばＦＵＳＩプロセスにおいて、ゲート電極材２３０、２９０及び３１０の全てをシリサイド化する際、界面絶縁膜によってシリサイド反応が停止することを防止することができる。
（７）第７の実施の形態
図２９〜図３４に、本発明の第７の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１及び図２における工程と、第５の実施の形態の図１６〜図１８における工程は、第７の実施の形態と同一であるため、説明を省略する。
図２９（ａ）及び（ｂ）に示すように、ＣＭＰ法によってゲート電極材２３０を平坦化する際、ＦｉｎＦＥＴ領域３０のゲート電極材２３０の上面に、図示しない薄い酸化膜からなる絶縁膜が形成される。フッ酸（ＨＦ）を用いて、ＦｉｎＦＥＴ領域３０のゲート電極材２３０の上面を処理することにより、かかる絶縁膜を除去する。
半導体基板１０のうち、ＦｉｎＦＥＴ領域３０のゲート電極材２３０及びマスク材５０上に、２層目として、例えばポリシリコンからなるゲート電極材３３０を７０ｎｍ程度堆積する。なお、その際、プレーナ型ＭＯＳＦＥＴ領域２０のマスク材５０及び素子分離絶縁膜７０上にも、ゲート電極材３３０が堆積される。
図３０（ａ）及び（ｂ）に示すように、ゲート電極材３３０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちプレーナ型ＭＯＳＦＥＴ領域２０が開口するパターンを有するレジストマスク３４０を形成し、ＦｉｎＦＥＴ領域３０をレジストマスク３４０で覆う。レジストマスク３４０をマスクとして、ＲＩＥによって、プレーナ型ＭＯＳＦＥＴ領域２０に堆積されたゲート電極材３３０を除去する。
図３１（ａ）及び（ｂ）に示すように、レジストマスク３４０を除去した後、リン酸を加熱したホットリン酸を用いて、プレーナ型ＭＯＳＦＥＴ領域２０に形成されたマスク材５０を除去した後、さらにフッ酸（ＨＦ）を用いたウエットエッチングによって、プレーナ型ＭＯＳＦＥＴ２０に形成されたシリコン酸化膜４０を除去する。
続いて、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０の凸部１０Ａの表面上に、例えば窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜からなるゲート絶縁膜３５０を１ｎｍ程度形成する。なお、その際、ＦｉｎＦＥＴ領域３０のゲート電極材３３０上にも、ゲート絶縁膜３５０が形成される。
図３２（ａ）及び（ｂ）に示すように、半導体基板１０のうち、プレーナ型ＭＯＳＦＥＴ領域２０のゲート絶縁膜３５０及び素子分離絶縁膜７０上に、３層目として、例えばポリシリコンからなるゲート電極材３６０を堆積する。
なお、その際、ＦｉｎＦＥＴ領域３０のゲート絶縁膜３５０上にも、ゲート電極材３６０が堆積される。すなわち、本実施の形態の場合、ＦｉｎＦＥＴ領域３０のゲート電極材３３０上に、プレーナ型ＭＯＳＦＥＴ形成用のゲート絶縁膜３５０及びゲート電極材３６０が形成される。
図３３（ａ）及び（ｂ）に示すように、ゲート電極材３６０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちＦｉｎＦＥＴ領域３０が開口するパターンを有するレジストマスク３７０を形成し、プレーナ型ＭＯＳＦＥＴ領域２０をレジストマスク３７０で覆う。レジストマスク３７０をマスクとして、ＲＩＥによって、ＦｉｎＦＥＴ領域３０に形成されたゲート絶縁膜３５０及びゲート電極材３６０を除去する。なお、ゲート絶縁膜３５０の除去は、ＲＩＥではなく、フッ酸（ＨＦ）を用いたウエットエッチングによって行っても良い。
図３４（ａ）及び（ｂ）に示すように、レジストマスク３７０を除去した後、必要に応じて、ＣＭＰ法によってゲート電極材３６０を平坦化する（図示せず）。ゲート電極材３６０上にマスク材３８０を７０ｎｍ程度堆積した後、リソグラフィ及びＲＩＥによって、マスク材３８０、ゲート電極材２３０、３３０及び３６０に順次パターニングを行うことにより、ゲートパターンを形成する。なお、この場合、いわゆるサイドウォール・パターン・トランスファー・プロセスを用いてゲートパターンを形成しても良い。
これ以降、第１の実施の形態の図９における工程と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材３３０及び３６０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、第５の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴのゲート絶縁膜３５０と、ＦｉｎＦＥＴのゲート絶縁膜２２０Ａ及び２２０Ｂとを別々に（すなわち別工程で）形成することができる。これにより、それぞれのゲート絶縁膜に最適な材料やプロセス条件を適用することができ、従ってプレーナ型ＭＯＳＦＥＴ及びＦｉｎＦＥＴを高性能化することが可能となる。
さらに、本実施の形態によれば、ＣＭＰ法によってゲート電極材２３０を平坦化する際に、ＦｉｎＦＥＴ領域３０のゲート電極材２３０の上面に形成された絶縁膜を、ゲート電極材３３０を堆積する前に除去する。これにより、ＦｉｎＦＥＴ領域３０におけるゲート電極材２３０及び３３０の間に、界面絶縁膜は形成されない。
従って、第６の実施の形態と同様に、ゲート電極材３３０にドーピングされた不純物を、下層のゲート電極材２３０に十分拡散させることができ、またゲート電極材２３０及び３３０にエッチングを行う際、界面絶縁膜によってエッチングが停止することを防止することができ、さらに例えばＦＵＳＩプロセスにおいて、ゲート電極材２３０及び３３０の全てをシリサイド化する際、界面絶縁膜によってシリサイド反応が停止することを防止することができる。
さらに、本実施の形態によれば、プレーナ型ＭＯＳＦＥＴ領域２０に形成されたマスク材５０を除去する際（図３１（ａ）及び（ｂ））、ＦｉｎＦＥＴ領域３０にレジスト３４０が形成されていないため、ホットリン酸を使用することができ、これにより下層のシリコン酸化膜４０を除去することなく、容易にマスク材５０のみを除去することができる。
（８）第８の実施の形態
図３５〜図３６に、本発明の第８の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１及び図２における工程と、第５の実施の形態の図１６〜図１８における工程は、第８の実施の形態と同一であるため、説明を省略する。
図３５（ａ）及び（ｂ）に示すように、ＣＭＰ法によってゲート電極材２３０を平坦化する際、ＦｉｎＦＥＴ領域３０のゲート電極材２３０の上面に、図示しない薄い酸化膜からなる絶縁膜が形成される。フッ酸（ＨＦ）を用いて、ＦｉｎＦＥＴ領域３０のゲート電極材２３０の上面を処理することにより、かかる絶縁膜を除去する。
選択堆積技術又は選択エピタキシャル成長技術によって、半導体基板１０のうち、ＦｉｎＦＥＴ領域３０のゲート電極材２３０及びマスク材５０上のみに、２層目として、例えばポリシリコンからなるゲート電極材３９０を７０ｎｍ程度堆積する。その際、プレーナ型ＭＯＳＦＥＴ領域２０のマスク材５０及び素子分離絶縁膜７０上には、ゲート電極材３９０は堆積されない。なお、フィン１０Ｂの幅は細く、また選択エピタキシャル成長技術によって形成される膜は、横方向にも成長することにより、ゲート電極材３９０は、左右方向から成長してマスク材５０上付近でつながる。
図３６（ａ）及び（ｂ）に示すように、リン酸を加熱したホットリン酸を用いて、プレーナ型ＭＯＳＦＥＴ領域２０に形成されたマスク材５０を除去する。
これ以降、第７の実施の形態の図３１〜図３４における工程、及び第１の実施の形態の図９における工程と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、第１の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を簡易なプロセスで製造することができる。特に、プレーナ型ＭＯＳＦＥＴ領域２０及びＦｉｎＦＥＴ領域３０の全面にわたって、ゲート電極材３６０及び３９０の表面を平坦化することができ、これにより微細なゲートパターンを形成することができる。
また、第５の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴのゲート絶縁膜３５０と、ＦｉｎＦＥＴのゲート絶縁膜２２０Ａ及び２２０Ｂとを別々に（すなわち別工程で）形成することができる。これにより、それぞれのゲート絶縁膜に最適な材料やプロセス条件を適用することができ、従ってプレーナ型ＭＯＳＦＥＴ及びＦｉｎＦＥＴを高性能化することが可能となる。
さらに、本実施の形態によれば、ＣＭＰ法によってゲート電極材２３０を平坦化する際に、ＦｉｎＦＥＴ領域３０のゲート電極材２３０の上面に形成された絶縁膜を、ゲート電極材３９０を堆積する前に除去する。これにより、ＦｉｎＦＥＴ領域３０におけるゲート電極材２３０及び３９０の間に、界面絶縁膜は形成されない。
従って、第６の実施の形態と同様に、ゲート電極材３９０にドーピングされた不純物を、下層のゲート電極材２３０に十分拡散させることができ、またゲート電極材２３０及び３９０にエッチングを行う際、界面絶縁膜によってエッチングが停止することを防止することができ、さらに例えばＦＵＳＩプロセスにおいて、ゲート電極材２３０及び３９０の全てをシリサイド化する際、界面絶縁膜によってシリサイド反応が停止することを防止することができる。
さらに、第７の実施の形態と同様に、プレーナ型ＭＯＳＦＥＴ領域２０に形成されたマスク材５０を除去する際（図３６（ａ）及び（ｂ））、ＦｉｎＦＥＴ領域３０にレジストが形成されていないため、ホットリン酸を使用することができ、これにより下層のシリコン酸化膜４０を除去することなく、容易にマスク材５０のみを除去することができる。
なお上述の第５〜第８の実施の形態は一例であって、本発明を限定するものではない。例えば第２の実施の形態のようにダマシンプロセスを行うことにより、ゲートパターンに形成されたゲート電極材をメタルゲート電極材に置き換えても良く、また第３の実施の形態のようにＦＵＳＩプロセスを行うことにより、ゲートパターンに形成されたゲート電極材をシリサイド化しても良い。
（９）第９の実施の形態
図３７〜図４７に、本発明の第９の実施の形態による半導体装置の製造方法を示す。本実施の形態の場合、半導体基板上に埋め込み絶縁膜及び半導体層が積層されたＳＯＩ（Silicon on Insulator）基板を用意し、当該ＳＯＩ基板上にプレーナ型ＭＯＳＦＥＴ及びＦｉｎＦＥＴを形成する。ここでは、第８の実施の形態と同様の工程をＳＯＩ基板上で実行する。
図３７（ａ）及び（ｂ）に示すように、半導体基板４００上に埋め込み絶縁膜４１０及び半導体層４２０が積層されたＳＯＩ基板を用意する。半導体層４２０上にシリコン酸化（ＳｉＯ２）膜４０を２ｎｍ程度形成した後、例えばシリコン窒化（ＳｉＮ）膜からなるマスク材５０を１００ｎｍ程度堆積する。
リソグラフィ及びＲＩＥによって、マスク材５０及びシリコン酸化膜４０に順次パターニングを行う。さらにマスク材５０をマスクとして、半導体層４２０にエッチングを行うことにより、埋め込み絶縁膜４１０の上面を露出させる。
高密度プラズマＣＶＤ法を用いて、埋め込み絶縁膜４１０及びマスク材５０の全面に、例えばシリコン酸化膜からなる素子分離絶縁膜７０を堆積する。マスク材５０をストッパとして、ＣＭＰ法によって素子分離絶縁膜７０を平坦化することにより、マスク材５０の上面を露出させる。
図３８（ａ）及び（ｂ）に示すように、マスク材５０及び素子分離絶縁膜７０上にフォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうちＦｉｎＦＥＴ領域３０が開口するパターンを有するレジストマスク８０を形成し、プレーナ型ＭＯＳＦＥＴ領域２０をレジストマスク８０で覆う。
マスク材５０及びレジストマスク８０をマスクとして、ＲＩＥによって、ＦｉｎＦＥＴ領域３０に形成された素子分離絶縁膜７０にエッチングを行うことにより、ＦｉｎＦＥＴ３０の埋め込み絶縁膜４１０の上面を露出させる。
これ以降、第５の実施の形態の図１６〜図１８における工程と、第８の実施の形態における図３５及び図３６の工程と、第７の実施の形態の図３１〜図３４における工程と同一の工程である、図３９〜図４７における工程、及び第１の実施の形態の図９における工程と同一の工程を実行することにより、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載した半導体装置を製造する。
このように本実施の形態によれば、上述した第８の実施の形態と同様の効果を得ることができる。
なお上述の第９の実施の形態は一例であって、本発明を限定するものではない。例えば第８の実施の形態と同様の工程をＳＯＩ基板上で実行するのではなく、第１〜第７の実施の形態のいずれかの実施の形態と同様の工程をＳＯＩ基板上で実行しても良い。
（１０）第１０の実施の形態
第１〜第９の実施の形態では、プレーナ型ＭＯＳＦＥＴとＦｉｎＦＥＴとを混載する半導体装置を製造する際における、微細なゲートパターンの形成方法について説明したが、第１０の実施の形態では、ＦｉｎＦＥＴにおける微細なフィンの形成方法について説明する。
図４８〜図５０に、本発明の第１０の実施の形態によるＦｉｎＦＥＴのフィン形成方法を示す。なお、図４８〜図５０は、各工程別素子を上方から視認した場合の平面図を示す。
図４８に示すように、表面の面方位（すなわち結晶方向）が（１１０）である半導体基板４３０上にレジストを塗布し、電子ビーム描画技術によって、電子ビームの照射及び現像を行うことにより、レジスト４４０Ａ及び４４０Ｂからなるレジストマスク４４０を形成する。なお、（１１０）は、表面の面方位を３次元ベクトルによって表したものである。
このレジストマスク４４０は、フィン形成領域４５０の幅Ｒ１０より広い幅を有するレジスト４４０Ａ及び４４０Ｂが、フィン形成領域４５０を覆うように、図中矢印ａ１０に示す＜１１２＞の方向（後に形成されるフィンの長さ方向）に沿って形成され、かつ＜１１２＞の方向と直交する方向にずれたように形成されたパターンを有する。なお、＜１１２＞は３次元ベクトルを示す。
図４９に示すように、レジストマスク４４０をマスクとして、例えばＴＭＡＨ（テトラ・メチル・アンモニウム・ハイドロオキサイド）を用いたウエットエッチングによって、半導体基板４３０にエッチングを行う。
このＴＭＡＨを用いたウエットエッチングは、面方位によってエッチング速度が異なる面方位依存性を有する。例えば面方位が（１１１）である（１１１）面Ｐ１０に対するエッチング速度は遅い。
従って、この場合、半導体基板４３０の深さ方向にエッチングが進行し、半導体基板１０上に凸部４６０が形成されると共に、レジストマスク４４０の下側に位置する凸部４６０のうち、フィン形成領域４５０を除く領域に対して、図中矢印ａ２０及びａ３０に示す方向にエッチングが進行する。これにより、図５０に示すように、面方位が（１１１）である側面Ｐ１０を有する微細なフィン４７０が半導体基板１０上に形成される。
このように本実施の形態によれば、リソグラフィによっては形成することができない程度の狭い幅すなわち微細で、かつＬＥＲすなわち凹凸が小さい（幅のばらつきが小さい均一な）フィン４７０を形成することができ、またフィン４７０の形状をテーパ形状でなく矩形にすることができる。
（１１）第１１の実施の形態
図５１〜図５６に、本発明の第１１の実施の形態によるＦｉｎＦＥＴの製造方法を示す。本実施の形態では、第１０の実施の形態によるフィンの形成方法を用いて、複数のフィンを有するＦｉｎＦＥＴを製造する方法について説明する。
なお、図５１（ａ）〜図５６（ａ）は、各工程別素子を上方から視認した場合の平面図を示し、図５１（ｂ）〜図５６（ｂ）は、各工程別素子を、図５１（ａ）に示すＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図５１（ａ）及び（ｂ）に示すように、半導体基板（図示せず）上に埋め込み絶縁膜４８０及び半導体層４９０が積層され、表面の面方位が（１１０）であるＳＯＩ基板５００を用意し、ＣＶＤ法などによって、半導体層４９０上に例えばシリコン窒化（ＳｉＮ）膜からなるマスク材５１０を７０ｎｍ程度堆積する。
このマスク材５１０上にレジストを塗布し、電子ビーム描画技術によって、電子ビームの照射及び現像を行うことにより、レジストマスク５２０を形成する。このレジストマスク５２０は、フィン形成領域には、第１０の実施の形態と同様に、フィン幅より広い幅を有するレジスト５２０Ｂ及び５２０Ｃがずれたように形成され、さらにソース／ドレイン形成領域にはレジスト５２０Ａ及び５２０Ｄが形成されたパターンを有する。
図５２（ａ）及び（ｂ）に示すように、レジストマスク５２０をマスクとして、ＲＩＥによって、マスク材５１０にエッチングを行った後、図５３（ａ）及び（ｂ）に示すように、レジストマスク５２０を除去することにより、マスク材５１０からなるハードマスクを形成する。
図５４（ａ）及び（ｂ）に示すように、第１０の実施の形態と同様に、マスク材５１０をマスクとして、例えばＴＭＡＨ（テトラ・メチル・アンモニウム・ハイドロオキサイド）を用いた、面方位依存性を有するウエットエッチングによって、半導体層４９０にエッチングを行うことにより、側面の面方位が（１１１）であるフィン４９０Ｂを形成する。
すなわち、図５４（ｃ）に示すように、マスク材５１０Ｂ及び５１０Ｃの下側に位置する半導体層４９０のうち、フィン形成領域を除く領域に対してエッチングを行うことにより、側面の凹凸が小さいフィン４９０Ｂを形成する。なお、この場合、マスク材５１０Ｂ及び５１０Ｃが重なる部分の幅Ｒ２０が、フィン４９０Ｂの幅と等しくなるように、プロセス条件を調整する。その後、図５５（ａ）及び（ｂ）に示すように、マスク材５１０を除去する。
図５６（ａ）及び（ｂ）に示すように、フィン４９０Ｂの側面及び上面に、例えば窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜からなるゲート絶縁膜（図示せず）を形成した後、ゲート電極５３０を形成する。
イオン注入によって、半導体層４９０Ａ及び４９０Ｃにソース領域５６０及びドレイン領域５７０を形成した後、ゲート電極５３０の側面に側壁絶縁膜（図示せず）を形成する。ゲート電極５３０、ソース領域５６０及びドレイン領域５７０の表面部分にシリサイド膜（図示せず）を形成する。なお、イオン注入には、斜めイオン注入法やプラズマドーピング法を使用すれば良い。またゲート電極５３０の全てをシリサイド化しても良い。
その後、層間絶縁膜５８０及びコンタクトプラグ５９０を順次形成して配線を行うことにより、ＦｉｎＦＥＴを製造する。
このように本実施の形態によれば、リソグラフィによっては形成することができない程度の狭い幅すなわち微細で、かつＬＥＲすなわち凹凸が小さい（幅のばらつきが小さい均一な）フィン４９０Ｂを形成することができ、またフィン４９０Ｂの形状をテーパ形状でなく矩形にすることができる。さらに本実施の形態によれば、ゲート閾値電圧のばらつきを低減することができる。
（１２）第１２の実施の形態
図５７〜図６５に、本発明の第１２の実施の形態によるＦｉｎＦＥＴの製造方法を示す。本実施の形態では、第１１の実施の形態のように、電子ビーム描画技術を用いてマスクパターンを形成するのではなく、上述したサイドウォール・パターン・トランスファー・プロセスを用いてマスクパターンを形成し、その後は、第１１の実施の形態と同様に、面方位依存性を有するウエットエッチングを用いてフィンを形成することにより、複数のフィンを有するＦｉｎＦＥＴを製造する。
なお、図５７（ａ）〜図６５（ａ）は、各工程別素子を上方から視認した場合の平面図を示し、図５７（ｂ）〜図６５（ｂ）は、各工程別素子を、図５８（ａ）に示すＡ−Ａ線に沿って切断した場合の縦断面図を示す。
図５７（ａ）及び（ｂ）に示すように、半導体基板（図示せず）上に埋め込み絶縁膜６００及び半導体層６１０が積層され、表面の面方位が（１１０）であるＳＯＩ基板６２０を用意し、ＣＶＤ法などによって、半導体層６１０上に例えばシリコン窒化（ＳｉＮ）膜からなるマスク材６３０を７０ｎｍ程度堆積する。
図５８（ａ）及び（ｂ）に示すように、マスク材６３０上にアモルファス（非結晶）シリコン膜を１００ｎｍ程度堆積し、リソグラフィ及びＲＩＥによって、アモルファスシリコン膜にパターニングを行うことにより、後に除去するダミーのアモルファスシリコン膜６４０を形成する。
ＣＶＤ法によって、例えばＴＥＯＳ（Tetraethoxysilane）膜からなる絶縁膜を２０ｎｍ程度堆積した後、ＲＩＥによって、アモルファスシリコン膜６４０の側面に側壁絶縁膜６５０を形成する。
この場合、図５８（ｃ）に示すように、アモルファスシリコン膜６４０の側面には、２〜４ｎｍ程度のＬＥＲすなわち凹凸が形成され、これにより側壁絶縁膜６５０の側面にも、アモルファスシリコン膜６４０の側面に形成された凹凸に応じた凹凸が形成される。
図５９（ａ）及び（ｂ）に示すように、ウエットエッチング又はＲＩＥによって、アモルファスシリコン膜６４０を除去する。なお、この場合、図５９（ｃ）に示すように、側壁絶縁膜６５０の側面には、アモルファスシリコン膜６４０の側面に形成された凹凸に応じた凹凸が形成される。
図６０（ａ）及び（ｂ）に示すように、マスク材６３０上にフォトレジストを塗布し、露光及び現像を行うことにより、ソース／ドレイン形成領域にレジスト６６０Ａ及び６６０Ｂからなるレジストマスク６６０を形成する。
図６１（ａ）及び（ｂ）に示すように、側壁絶縁膜６５０及びレジストマスク６６０をマスクとして、ＲＩＥによって、マスク材６３０にエッチングを行った後、図６２（ａ）及び（ｂ）に示すように、アッシャー及びウエットエッチングによって、側壁絶縁膜６５０及びレジストマスク６６０を除去することにより、マスク材６３０Ａ〜６３０Ｃからなるハードマスクを形成する。なお、この場合、図６２（ｃ）に示すように、マスク材６３０の側面には、側壁絶縁膜６５０の側面に形成された凹凸に応じた凹凸が形成される。
図６３（ａ）及び（ｂ）に示すように、第１０の実施の形態と同様に、マスク材６３０をマスクとして、例えばＴＭＡＨ（テトラ・メチル・アンモニウム・ハイドロオキサイド）を用いた、面方位依存性を有するウエットエッチングによって、半導体層６１０にエッチングを行うことにより、マスク材６３０Ｂの下側には、側面の面方位が（１１１）であるフィン６１０Ｂを形成する。
すなわち、図６３（ｃ）及び（ｄ）に示すように、マスク材６３０Ｂの下側に位置する半導体層６１０のうち、フィン形成領域を除く領域に対してエッチングを行うことにより、側面の凹凸が小さいフィン６１０Ｂを形成する。なお、この場合、マスク材６３０Ｂの幅（すなわち側壁絶縁膜６５０の堆積厚さ）が、フィン６１０の幅Ｒ３０と凹凸の幅Ｒ４０とを加算した長さと等しくなるように、プロセス条件を調整する。また、アモルファスシリコン膜６４０の凹凸の幅を測定し、その測定結果に基づいて側壁絶縁膜６５０の堆積厚さを決定しても良い。
図６４（ａ）及び（ｂ）に示すように、フィン６１０Ｂの側面に、例えば窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜からなるゲート絶縁膜（図示せず）を形成した後、ゲート電極６４０を形成する。その後、第１１の実施の形態と同様に、図示しないソース領域及びドレイン領域、側壁絶縁膜、シリサイド膜を順次形成する。図６５（ａ）及び（ｂ）に示すように、層間絶縁膜６５０及びコンタクトプラグ６６０を順次形成して配線を行うことにより、ＦｉｎＦＥＴを製造する。
このように本実施の形態によれば、第１１の実施の形態と同様に、リソグラフィによっては形成することができない程度の狭い幅すなわち微細で、かつＬＥＲすなわち凹凸が小さい（幅のばらつきが小さい均一な）フィン６１０Ｂを形成することができ、またフィン６１０Ｂの形状をテーパ形状でなく矩形にすることができ、さらにゲート閾値電圧のばらつきを低減することができる。
また本実施の形態によれば、電子ビーム描画技術ではなく、サイドウォール・パターン・トランスファー・プロセスを用いてマスクパターンを形成することにより、短時間にフィン６１０Ｂを形成することができ、またフィン６１０Ｂの幅を正確に制御することができる。
（１３）第１３の実施の形態
図６６に、キャリアの移動度の面方位依存性を示す。チャネル領域で伝導に寄与するキャリアの移動度（粒子の運動のしやすさの指標）は、チャネル領域が形成される表面の面方位によって異なる面方位依存性を有する。
図６６（ａ）及び（ｂ）のうち、図６６（ａ）に、電子（エレクトロン）の移動度の面方位依存性を示し、図６６（ｂ）に、正孔（ホール）の移動度の面方位依存性を示す。これ以降、チャネル領域が形成される表面の面方位が例えば（１００）である面を（１００）面とする。なお、横軸は電界の強さを示す。
図６６（ａ）に示すように、電子の移動度は、チャネル領域が形成される表面が（１００）面である場合に最も高く、次に（１１１）面、（１１０）面の順に続く。一方、図６６（ｂ）に示すように、正孔の移動度は、チャネル領域が形成される表面が（１１０）面である場合に最も高く、次に（１１１）面、（１００）面の順に高い。
従って、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴとからなるＣＭＯＳインバータを製造する際、上面が（１１０）面であるＳＯＩ基板を用意し、ＰＭＯＳＦＥＴを、（１１０）面にチャネル領域が形成されるプレーナ型ＭＯＳＦＥＴによって形成し、ＮＭＯＳＦＥＴを、（１１１）面にチャネル領域が形成されるＦｉｎＦＥＴによって形成すれば、ＰＭＯＳＦＥＴにおける正孔の移動度を向上させることができる。
ここで図６７に、第９の実施の形態と同様の工程を実行することによって形成されたＣＭＯＳインバータ７００の構成を示し、当該ＣＭＯＳインバータ７００は、ＰＭＯＳＦＥＴであるプレーナ型ＭＯＳＦＥＴ７１０と、ＮＭＯＳＦＥＴであるＦｉｎＦＥＴ７２０とからなる。
なお、図６７（ａ）は、ＣＯＭＳインバータ７００を上方から視認した場合の平面図を示し、図６７（ｂ）は、プレーナ型ＭＯＳＦＥＴ７１０をＡ−Ａ線に沿って切断した場合の縦断面図を示し、図６７（ｃ）は、ＦｉｎＦＥＴ７２０をＡ−Ａ線に沿って切断した場合の縦断面図を示す。
プレーナ型ＭＯＳＦＥＴ７１０は、半導体基板７３０の表面上に埋め込み絶縁膜７４０が形成され、当該埋め込み絶縁膜７４０上には半導体層７５０が形成されている。半導体層７５０の中央部付近には、ゲート絶縁膜７６０を介してゲート電極７７０が形成されている。
ゲート電極７７０の下方に位置し、かつ半導体層７５０の表面付近にはチャネル領域７５０Ａが形成され、当該チャネル領域７５０Ａの両側にはソース領域７８０及びドレイン領域７９０が形成されている。
ＦｉｎＦＥＴ７２０は、半導体基板７３０の表面上に埋め込み絶縁膜７４０が形成され、当該埋め込み絶縁膜７４０上には、複数のフィン８１０を有する半導体層８００が形成されている。
なお、ＦｉｎＦＥＴ７２０のフィン８１０については、第１１及び第１２の実施の形態のいずれかの実施の形態と同様の工程を実行して形成すれば良い。
すなわち、第１１の実施の形態のように、電子ビーム描画技術を用いてマスクパターンを形成した後、面方位依存性を有するウエットエッチングを行ってフィン８１０を形成しても良く、また第１２の実施の形態のように、サイドウォール・パターン・トランスファー・プロセスを用いてマスクパターンを形成した後、面方位依存性を有するウエットエッチングを行ってフィン８１０を形成しても良い。
半導体層８００が有するフィン８１０の中央部付近における、対向する一組の両側面付近には、チャネル領域８１０Ａ及び８１０Ｂが形成され、半導体層８００及びフィン８１０内において、チャネル領域８１０Ａ及び８１０Ｂの両側にはソース領域８４０及びドレイン領域８５０が形成されている。
フィン８１０のうち、チャネル領域８１０Ａ及び８１０Ｂ付近の両側面には、ゲート絶縁膜８６０Ａ及び８６０Ｂが形成されると共に、当該フィン８１０の上面には、マスク材８７０が形成されている。
フィン８１０の両側面及び上面には、ゲート絶縁膜８６０Ａ及び８６０Ｂ並びにマスク材８７０を介してコ字状のゲート電極７７０が当該フィン８１０をまたぐように形成されている。なお、このゲート電極７７０は、プレーナ型ＭＯＳＦＥＴ７１０とＦｉｎＦＥＴ７２０との間で共有されている。
ところで、ＦｉｎＦＥＴ７２０は、縦型ダブルゲート構造を有し、プレーナ型ＭＯＳＦＥＴ７１０と比較して駆動能力が高いという性質を有する。従って、本実施の形態では、ＣＭＯＳインバータ７００を製造する際、正孔の移動度が最も高い（１１０）面にチャネル領域７５０Ａが形成されるプレーナ型ＭＯＳＦＥＴ７１０によって、ＰＭＯＳＦＥＴを形成すると共に、電子の移動度が比較的高い（１１１）面にチャネル領域８１０Ａ及び８１０Ｂが形成されるＦｉｎＦＥＴ７２０によって、ＮＭＯＳＦＥＴを形成する。
これにより、表面が（１００）面である半導体基板上にプレーナ型のＰＭＯＳＦＥＴとＮＭＯＳＦＥＴを形成する場合と比較して、ＰＭＯＳＦＥＴの移動度を向上させることができる。
また本実施の形態によれば、第１１の実施の形態と同様に、リソグラフィによっては形成することができない程度の狭い幅すなわち微細で、かつＬＥＲすなわち凹凸が小さい（幅のばらつきが小さい均一な）フィン８１０を形成することができ、またフィン８１０の形状をテーパ形状でなく矩形にすることができ、さらにゲート閾値電圧のばらつきを低減することができる。
なお上述の第１３の実施の形態は一例であって、本発明を限定するものではない。例えば第９の実施の形態と同様の工程を実行するのではなく、第１〜第８の実施の形態のいずれかの実施の形態と同様の工程を実行してＣＭＯＳインバータを製造しても良い。
本発明の第１の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の斜視図である。 本発明の第２の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第３の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第４の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第５の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第６の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第７の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第８の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第９の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第１０の実施の形態による半導体装置の製造方法における工程別素子の平面図である。 同半導体装置の製造方法における工程別素子の平面図である。 同半導体装置の製造方法における工程別素子の平面図である。 本発明の第１１の実施の形態による半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 本発明の第１２の実施の形態による半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の平面図及び断面構造を示す縦断面図である。 キャリアの移動度の面方位依存性を示すグラフである。 本発明の第１３の実施の形態による半導体装置の平面図及び断面構造を示す縦断面図である。
符号の説明
１０、４００、４３０ 半導体基板
１０Ａ 凸部
１０Ｂ、４７０、４９０Ｂ、８１０ フィン
２０ プレーナ型ＭＯＳＦＥＴ領域
３０ ＦｉｎＦＥＴ領域
５０、２１０、５１０、６３０、８７０ マスク材
７０ 素子分離絶縁膜
１００、２２０、２５０、３５０、８６０ ゲート絶縁膜
１１０、１２０、２３０、２７０、２９０、３１０、３３０、３６０、３９０ ゲート電極材
１５０ 層間絶縁膜
１７０ メタルゲート電極材
１８０ フルシリサイドゲート電極
２００ ダミーフィン
４１０、４８０、６００ 埋め込み絶縁膜
４２０、４９０、６１０、７５０、８００ 半導体層
４４０、５２０、６６０ レジストマスク
５３０、６４０、７７０ ゲート電極
６４０ アモルファスシリコン膜
６５０ 側壁絶縁膜
７００ ＣＭＯＳインバータ
７１０ プレーナ型ＭＯＳＦＥＴ
７２０ ＦｉｎＦＥＴ
７８０、８４０ ソース領域
７９０、８５０ ドレイン領域

Claims (3)

  1. 半導体基板上にマスク材を堆積するステップと、
    前記マスク材にパターニングを行い、さらに前記半導体基板の表面部分にエッチングを行って溝を形成することにより、第１の領域には第１の凸部を形成すると共に、第２の領域には前記第１の凸部より広い幅を有する第２の凸部を形成するステップと、
    前記溝を素子分離絶縁膜で埋め込むステップと、
    前記第１の領域に形成された前記素子分離絶縁膜にエッチングを行うことにより、所定量除去するステップと、
    前記第２の領域に形成された前記マスク材にエッチングを行ってこれを除去するステップと、
    前記第１の凸部のうち、対向する１組の両側面に第１のゲート絶縁膜を形成すると共に、前記第２の凸部の上面に第２のゲート絶縁膜を形成するステップと、
    前記素子分離絶縁膜、前記マスク材及び前記第２のゲート絶縁膜上に第１のゲート電極材を堆積するステップと、
    前記第１の領域に形成された前記マスク材と、前記第２の領域に形成された前記素子分離絶縁膜とをストッパとして、前記第１のゲート電極材を平坦化するステップと、
    前記マスク材、前記第１のゲート電極材及び前記素子分離絶縁膜上に第２のゲート電極材を堆積するステップと、
    前記第１及び第２のゲート電極材にパターニングを行うことにより、前記第１の領域に第１のゲート電極を形成すると共に、前記第２の領域に第２のゲート電極を形成するステップと
    を備えることを特徴とする半導体装置の製造方法。
  2. 半導体基板上にマスク材を堆積するステップと、
    前記マスク材にパターニングを行い、さらに前記半導体基板の表面部分にエッチングを行って溝を形成することにより、第１の領域に第１の凸部を形成すると共に、第２の領域に前記第１の凸部より広い幅を有する第２の凸部を形成するステップと、
    前記溝を素子分離絶縁膜で埋め込むステップと、
    前記第１の領域に形成された前記素子分離絶縁膜にエッチングを行うことにより、所定量除去するステップと、
    前記第１の凸部のうち、対向する１組の両側面に第１のゲート絶縁膜を形成するステップと、
    前記マスク材及び前記素子分離絶縁膜上に第１のゲート電極材を堆積するステップと、
    前記マスク材及び前記素子分離絶縁膜をストッパとして、前記第１のゲート電極材を平坦化するステップと、
    前記第２の領域に形成された前記マスク材にエッチングを行ってこれを除去するステップと、
    前記第１及び第２の領域に第２のゲート絶縁膜を形成するステップと、
    前記第１の領域に形成された前記第２のゲート絶縁膜を除去するステップと、
    前記第１及び第２の領域上に第２のゲート電極材を堆積するステップと、
    前記第１及び第２のゲート電極材にパターニングを行うことにより、前記第１の領域に第１のゲート電極を形成すると共に、前記第２の領域に第２のゲート電極を形成するステップと
    を備えることを特徴とする半導体装置の製造方法。
  3. 半導体基板上にマスク材を堆積するステップと、
    前記マスク材にパターニングを行い、さらに前記半導体基板の表面部分にエッチングを行って溝を形成することにより、第１の領域に第１の凸部を形成すると共に、第２の領域に前記第１の凸部より広い幅を有する第２の凸部を形成するステップと、
    前記溝を素子分離絶縁膜で埋め込むステップと、
    前記第１の領域に形成された前記素子分離絶縁膜にエッチングを行うことにより、所定量除去するステップと、
    前記第１の凸部のうち、対向する１組の両側面に第１のゲート絶縁膜を形成するステップと、
    前記マスク材及び前記素子分離絶縁膜上に第１のゲート電極材を堆積するステップと、
    前記マスク材及び前記素子分離絶縁膜をストッパとして、前記第１のゲート電極材を平坦化するステップと、
    前記第１の領域に形成された前記マスク材及び前記第１のゲート電極材上に、第２のゲート電極材を形成するステップと、
    前記第２の領域に形成された前記マスク材にエッチングを行ってこれを除去するステップと、
    前記第１及び第２の領域に第２のゲート絶縁膜を形成するステップと、
    前記第２のゲート絶縁膜及び前記素子分離絶縁膜上に、第３のゲート電極材を堆積するステップと、
    前記第１の領域に形成された前記第２のゲート絶縁膜及び前記第３のゲート電極材を除去するステップと、
    前記第１乃至第３のゲート電極材にパターニングを行うことにより、前記第１の領域に第１のゲート電極を形成すると共に、前記第２の領域に第２のゲート電極を形成するステップと
    を備えることを特徴とする半導体装置の製造方法。
JP2005164210A 2005-06-03 2005-06-03 半導体装置の製造方法 Expired - Fee Related JP4648096B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005164210A JP4648096B2 (ja) 2005-06-03 2005-06-03 半導体装置の製造方法
US11/404,772 US7371644B2 (en) 2005-06-03 2006-04-17 Semiconductor device and method of fabricating the same
TW095115576A TW200707577A (en) 2005-06-03 2006-05-02 Semiconductor device and method of fabricating the same
CNB2006100885299A CN100440481C (zh) 2005-06-03 2006-06-01 半导体元件及其制造方法
US12/078,585 US7723171B2 (en) 2005-06-03 2008-04-02 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005164210A JP4648096B2 (ja) 2005-06-03 2005-06-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006339514A JP2006339514A (ja) 2006-12-14
JP4648096B2 true JP4648096B2 (ja) 2011-03-09

Family

ID=37484333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005164210A Expired - Fee Related JP4648096B2 (ja) 2005-06-03 2005-06-03 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7371644B2 (ja)
JP (1) JP4648096B2 (ja)
CN (1) CN100440481C (ja)
TW (1) TW200707577A (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4648096B2 (ja) * 2005-06-03 2011-03-09 株式会社東芝 半導体装置の製造方法
US7521775B2 (en) * 2006-06-13 2009-04-21 Intel Corporation Protection of three dimensional transistor structures during gate stack etch
JP2008172082A (ja) * 2007-01-12 2008-07-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7699996B2 (en) * 2007-02-28 2010-04-20 International Business Machines Corporation Sidewall image transfer processes for forming multiple line-widths
CN101711426A (zh) * 2007-03-14 2010-05-19 Nxp股份有限公司 具有两个独立栅极的鳍片场效应管以及制造它的方法
US8927353B2 (en) * 2007-05-07 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method of forming the same
JP4459257B2 (ja) 2007-06-27 2010-04-28 株式会社東芝 半導体装置
US7888736B2 (en) * 2007-08-29 2011-02-15 International Business Machines Corporation MUGFET with optimized fill structures
JP2009076575A (ja) 2007-09-19 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP5410666B2 (ja) * 2007-10-22 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5602340B2 (ja) * 2007-10-30 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP4518180B2 (ja) * 2008-04-16 2010-08-04 ソニー株式会社 半導体装置、および、その製造方法
JP5135250B2 (ja) 2009-02-12 2013-02-06 株式会社東芝 半導体装置の製造方法
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
JP2010258124A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8278173B2 (en) 2010-06-30 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures
US8354319B2 (en) * 2010-10-15 2013-01-15 International Business Machines Corporation Integrated planar and multiple gate FETs
KR101797961B1 (ko) 2011-06-09 2017-11-16 삼성전자주식회사 반도체 장치의 제조 방법
KR101964262B1 (ko) 2011-11-25 2019-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103187260B (zh) * 2011-12-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9105744B2 (en) * 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US10515956B2 (en) 2012-03-01 2019-12-24 Taiwan Semiconductor Manufacturing Company Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof
US8697515B2 (en) 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
CN103779226B (zh) * 2012-10-23 2016-08-10 中国科学院微电子研究所 准纳米线晶体管及其制造方法
CN103811344B (zh) * 2012-11-09 2016-08-10 中国科学院微电子研究所 半导体器件及其制造方法
CN103839818B (zh) * 2012-11-25 2018-01-02 中国科学院微电子研究所 半导体器件制造方法
US9385198B2 (en) * 2013-03-12 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructures for semiconductor devices and methods of forming the same
TWI587375B (zh) * 2013-03-27 2017-06-11 聯華電子股份有限公司 形成鰭狀結構的方法
US9418902B2 (en) * 2013-10-10 2016-08-16 Globalfoundries Inc. Forming isolated fins from a substrate
US9147612B2 (en) * 2013-11-25 2015-09-29 United Microelectronics Corp. Method for forming a semiconductor structure
CN105765703B (zh) 2013-12-23 2021-02-23 英特尔公司 在多个鳍状物间距结构当中的笔直、高和一致的鳍状物的蚀刻技术
US9299705B2 (en) 2014-02-17 2016-03-29 International Business Machines Corporation Method of forming semiconductor fins and insulating fence fins on a same substrate
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
KR20160033865A (ko) * 2014-09-18 2016-03-29 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
US10541143B2 (en) * 2016-03-30 2020-01-21 Intel Corporation Self-aligned build-up of topographic features
US9799570B1 (en) * 2017-02-13 2017-10-24 International Business Machines Corporation Fabrication of vertical field effect transistors with uniform structural profiles
US11728335B2 (en) * 2019-01-25 2023-08-15 Intel Corporation Buried channel structure integrated with non-planar structures
DE102020112203B4 (de) 2020-03-13 2024-08-08 Taiwan Semiconductor Manufacturing Co. Ltd. Integrierte schaltung und verfahren zum einbetten planarer fets mit finfets

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229575A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法
WO2005022637A1 (ja) * 2003-08-28 2005-03-10 Nec Corporation フィン型電界効果トランジスタを有する半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557454A (en) * 1992-12-25 1996-09-17 Olympus Optical Co., Ltd. Stereoscopic endoscope
US5976071A (en) * 1994-11-29 1999-11-02 Asahi Kogaku Kogyo Kabushiki Kaisha Stereoscopic endoscope
JP3390589B2 (ja) * 1995-09-29 2003-03-24 ユー・エム・シー・ジャパン株式会社 半導体記憶装置の製造方法
CN1241257C (zh) * 2002-04-30 2006-02-08 中芯国际集成电路制造(上海)有限公司 自动对准漂浮栅极的电可擦除可编程只读存储器的制造方法
JP4281309B2 (ja) * 2002-08-23 2009-06-17 ソニー株式会社 画像処理装置、画像処理方法、および画像フレームデータ記憶媒体、並びにコンピュータ・プログラム
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6787439B2 (en) * 2002-11-08 2004-09-07 Advanced Micro Devices, Inc. Method using planarizing gate material to improve gate critical dimension in semiconductor devices
US6885055B2 (en) * 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
JP4922753B2 (ja) * 2003-03-20 2012-04-25 パナソニック株式会社 半導体装置およびその製造方法
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
JP3860582B2 (ja) * 2003-07-31 2006-12-20 株式会社東芝 半導体装置の製造方法
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
KR100578130B1 (ko) * 2003-10-14 2006-05-10 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
JP4648096B2 (ja) * 2005-06-03 2011-03-09 株式会社東芝 半導体装置の製造方法
JP4686795B2 (ja) * 2006-12-27 2011-05-25 富士フイルム株式会社 画像生成装置及び画像再生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229575A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法
WO2005022637A1 (ja) * 2003-08-28 2005-03-10 Nec Corporation フィン型電界効果トランジスタを有する半導体装置

Also Published As

Publication number Publication date
TW200707577A (en) 2007-02-16
CN1873953A (zh) 2006-12-06
JP2006339514A (ja) 2006-12-14
US20060275988A1 (en) 2006-12-07
US7371644B2 (en) 2008-05-13
US7723171B2 (en) 2010-05-25
TWI306627B (ja) 2009-02-21
US20080220582A1 (en) 2008-09-11
CN100440481C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
JP4648096B2 (ja) 半導体装置の製造方法
US7488650B2 (en) Method of forming trench-gate electrode for FinFET device
US9337304B2 (en) Method of making semiconductor device
CN100552885C (zh) 晶体管及半导体装置的制作方法
TWI758890B (zh) 在芯軸上具有包括二維材料的通道區的場效電晶體
US8994116B2 (en) Hybrid gate process for fabricating FinFET device
KR101404918B1 (ko) Ｆｉｎｆｅｔ 구조물들에서의 ｆｉｎ 높이 제어
US20180061988A1 (en) FETs and Methods for Forming the Same
JP5723546B2 (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法
KR100545863B1 (ko) 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
US20210249533A1 (en) Semiconductor device and fabrication method thereof
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
TWI807067B (zh) 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構
KR102480002B1 (ko) 반도체 소자 및 그 제조방법, 그리고 패턴 형성 방법
TW202410163A (zh) 奈米結構場效電晶體及其製造方法
KR20170013722A (ko) 반도체 소자 및 그 제조 방법
US7573106B2 (en) Semiconductor device and manufacturing method therefor
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US20090085075A1 (en) Method of fabricating mos transistor and mos transistor fabricated thereby
JP5146326B2 (ja) Ｐ型ｍｏｓトランジスタの製造方法、そのｐ型ｍｏｓトランジスタを含むｃｍｏｓ型の半導体装置の製造方法、及び、その製造方法によって製造されたｃｍｏｓ型の半導体装置
CN105762187A (zh) 半导体器件及其制造方法
KR100840789B1 (ko) 리세스 트랜지스터 및 그 제조 방법
KR20100001747A (ko) 도전 구조물, 이의 형성 방법, 수직 필러 트랜지스터 및이의 제조 방법.
KR20070007451A (ko) 리세스 게이트를 갖는 반도체 장치 및 이의 제조 방법
KR102584048B1 (ko) 불균일한 게이트 프로파일을 갖는 반도체 디바이스 구조물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees