DE69528298T2

DE69528298T2 - Analog MISFET mit einstellbarer Schwellspannung

Info

Publication number: DE69528298T2
Application number: DE69528298T
Authority: DE
Inventors: Asao Hirota
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-07-15
Filing date: 1995-07-13
Publication date: 2003-05-28
Anticipated expiration: 2015-07-14
Also published as: EP0886321B1; DE69519001T2; DE69528298D1; EP1003224A1; US6084273A; EP0692825A3; KR960006100A; EP0692825B1; DE69519001D1; MY118479A; JP3635681B2; KR100423916B1; EP1003224B1; DE69533523T2; JPH0832065A; DE69533523D1; US6104072A; EP0886321A1; US6198138B1; EP0692825A2

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft eine Festkörper-Bilderzeugungsvorrichtung wie beispielsweise eine CCD-Festkörper-Bilderzeugungsvorrichtung.
Dokument WO-A-82/04162 offenbart einen MISFET, dessen Tunnelpotential durch inizierte Ladungsträger geändert wird. Jedoch betrifft dieses Dokoment eine Dauerspeichervorrichtung, die durch die injizierten Träger ein-/ausgeschaltet wird, um einen von zwei Speicherzuständen anzunemhmen, d. h. eine digitale Vorrichtung.
Weiterhin offenbart Dokument FR-A-2153055 eine CCD Vorrichtung, in der das Tunnelpotential im Ladungsverschiebungsabschnitt durch Ladungsträger, die in den Isolator injiziert werden, modifiziert wird.
CCD-Festkörper-Bilderzeugungsvorrichtungen (CCD-Vorrichtungen) weisen ein Bilderzeugungsgebiet, bestehend aus einem n-Halbleitersubstrat, einem auf dem n-Halbleitersubstrat gebildeten p-Vertiefungs bzw. -Wannengebiet und einer Vielzahl von n-fotoelektrischen Konvertierungsabschnitten, d. h. lichtempfangenden Abschnitten, die auf dem p-Wannengebiet matrixartig gebildet sind, auf.
In obiger CCD-Bilderzeugungsvorrichtung wird die Größe einer zulässigen Menge an Signalladungen e, die bei Auftreffen von Licht auf den lichtempfangenden Abschnitt in dem lichtempfangenden Abschnitt gesammelt werden, d. h. die Große einer von dem lichtempfangenden Abschnitt behandelten Menge an Signalladungen festgelegt durch eine Höhe einer Potentialbarriere φa einer Überlaufbarriere OFB, die aus dem p-Wannengebiet, wie in dem Potentialverteilungsdiagramm der Fig. 1A und 1B gezeigt ist, besteht. Wenn die in dem lichtempfangenden Abschnitt gespeicherte Menge an Signalladungen e die Menge der dort behandelten Signalladungen übersteigt, so findet ein Überlauf von Überschussladungen durch die Potentialbarriere φa der Überlaufbarriere OFB statt, und die Überschussladungen fließen zu dem n-Substrat ab, welches einen Überlauf-Drain OFD bildet.
Die Menge der von dem lichtempfangenden Abschnitt behandelten Signalladungen, d. h. die Höhe der Potentialbarriere φa der Überlaufbarriere, wird durch eine Vorspannung, d. h. durch eine sogenannte Substrat-Spannung Vsub, geregelt, die das den Überlauf-Drain OFD bildende n-Substrat beaufschlagt. Da jedoch der Herstellungsprozess solcher Vorrichtungen Schwankungen unterliegt, fluktuiert auch die Höhe der Potentialbarriere φa der Überlaufbarriere OFB häufig, wie durch die in Fig. 1A gestrichelt eingezeichnete Höhe φa' angedeutet ist. Deshalb müssen bei der Herstellung von Vorrichtungen jeweils unterschiedliche Substrat- Spannungen Vsub, Vsub' festgesetzt werden.
In der in Fig. 2 gezeigten CCD-Vorrichtung wird ein potentialfreies Diffusionsgebiet FD zum Konvertieren von elektrischen Ladungen in Spannungen bei der nachfolgenden Stufe eines Horizontalschieberegisters 1 durch einen horizontalen Gate-Ausgangsabschnitt HOG gebildet. Es sind ein Ruckstell-Gateabschnitt 2 und ein Rückstell-Draingebiet 3 zum Rückstellen der in das potentialfreie Diffusionsgebiet FD verschobenen Ladungen bei jedem Pixel vorgesehen.
Das Horizontalschieberegister 1 besteht aus einem n-Verschiebekanalgebiet 5, das beispielsweise auf der Oberfläche des p-Wannengebietes 4 gebildet ist, einem Gate-Isollerfilm und einer Vielzahl von Verschiebeelektroden 6 [6A, 6B]. Die beiden nebeneinanderliegenden Verschiebeelektroden 6A und 6B bilden ein Paar miteinander. Zwei-Phasen-Steuerimpulse φH&sub1; und φH&sub2; beaufschlagen jedes Paar von Verschiebeelektroden 6 [6A, 6B] und jedes weitere Paar von Verschiebeelektroden 6A, 6B. Beispielsweise wird ein p-dotiertes Gebiet 7 auf dem Verschiebekanalgebiet unter jeder zweiten Verschiebeelektrode 6B durch Implantation von Ionen gebildet, um einen Verschiebeabschnitt mit einer durch die erste Verschiebeelektrode 6A gebildeten Speicherelektrode und einen weiteren Verschiebebschnitt, der durch die zweite Verschiebeelektrode 6B gebildet wird, zu bilden.
Der horizontale Gate-Ausgangsabschnitt HOG besteht aus dem Gate-Isolierfilm (nicht gezeigt) und einer auf dem Gate-Isolierfilm gebildeten Gate-Elektrode 8. Ein Massepotential liegt an der Gate-Elektrode 8. Das potentialfreie Diffusionsgebiet FD ist beispielsweise aus einem n-Typ-Halbleitergebiet gebildet und mit einem Ladungsdetektor 9 verbunden, dessen detektiertes Ausgangssignal an einem Ausgangsanschluss t&sub1; erhalten wird. Das Rückstell-Draingebiet 3 ist beispielsweise aus einem n-Typ-Halbleitergebiet gebildet, und eine Rückstellspannung VRD, beispielsweise eine Versorgungsspannung VDD, beaufschlagt das Rückstell-Draingebiet 3.
Der Rückstell-Gateabschnitt 2 wird gebildet aus dem Gate-Isolierflim (nicht gezeigt) und einer auf dem Gate-Isolierflim gebildeten Gate-Elektrode 10. Ein Rückstellimpuls φRG wird an die Gate-Elektrode 10 angelegt.
Bei neueren CCD-Vorrichtungen ist eine Ansteuerschaltung zum Anlegen der Ansteuerimpulse φH&sub1;, H&sub2; in das Horizontalschieberegister 1 eingebaut, und eine Ansteuerschaltung zum Anlegen des Rückstellimpulses φRG ist in einen Takt- bzw. Timing-Generator eingebaut. Weiterhin wird zur Reduzierung des Energieverbrauchs eine Amplitude eines Impulses abgesenkt.
Da ein Arbeitspunkt des Rückstellimpulses φRG in Abhängigkeit der Versorgungsspannung VDD, die tue Rückstellspannung VRD ist, festgesetzt wird, tritt das Problem auf, dass ein Potential unter dem Rückstell-Gateabschnitt 2 Fluktuationen unterliegt (angedeutet durch eine gestrichelte Linie in Fig. 2). Um dieses Problem zu lösen, muss ein DC-Vorspannungswert des Rückstellimpulses φRG bei jeder Vorrichtung auf einen gewünschten Wert festgesetzt werden. Der DC-Vorspannungswert des Rückstellimpulses φRG wird durch eine externe Schaltung (d. h. eine sogenannte Vorspannungsschaltung) festgesetzt. Wenn die Ansteuerschaltung zum Anlegen des Rückstellimpulses φRG innerhalb des Timing-Generators eingebaut ist, wird der Gleichstrom-Vorspannungswert des Rückstellimpulses φRG in einem sogenannten Phasenschnitt digital festgesetzt.
Weiterhin ist eine verstärkende Festkörper-Bilderzeugungsvorrichtung als eine Festkörper-Bilderzeugungsvorrichtung bekannt. Die verstärkende Festkörper-Bilderzeugungsvorrichtung speichert fotoelektrisch konvertierte Löcher (Signalladungen) in einem p-Typ- Wannengebiet eines n-Kanal-MOS-(Metall-Oxid-Halbleiter-)Transistors und gibt einen Wechsel eines Kanal- bzw. Tunnel-Stromes, welcher auf einer Potentialfluktuation (Potentialänderung in dem Ruck-Gate) in dem p-Typ-Wannengebiet basiert, in Form eines Pixelsignals aus. Ein n-Typ-Wannengebiet wird auf einem p-Typ-Substrat und dem p-Typ-Wannengebiet, in dem Signalladungen gespeichert werden, gebildet. Diese verstärkende Festkörper-Bilderzeugungsvorrichtung muss auch eine Substrat-Spannung festsetzen.
Weiterhin ist ein Ultraviolett-Licht-Lösch-ROM (Nur-Lese- bzw. Festspeicher) bekannt, der einen aus einem SiN-Film gebildeten Gate-Isolierfilm zur Datenspeicherung mittels Steuerung eines Potentlales aufweist. Fig. 3 zeigt ein Beispiel eines solchen Ultraviolett-Licht- Lösch-ROM. Wie in Fig. 3 gezeigt, weist ein p-Typ-Gebiet 11 ein n-Typ-Source-Gebiet 12 und ein n-Typ-Drain-Gebiet 13 auf, die auf dessen Oberfläche gebildet sind. Eine bei spielsweise aus polykristallinem Silizium hergestellte Gate-Elektrode 17 wird zwischen dem n-Typ-Sourcegebiet 12 und dem n-Typ-Drain-Gebiet 13 auf einem Gate-Isolierfilm 16 gebildet, der aus einem Siliziumoxid-Film 14 und einem Siliziumnitrid-Film 15 besteht. Elektronen oder Löcher werden in dem Siliziumnitrid-Film 15 gespeichert, um einen Memory-Effekt zu erreichen. Dieses ROM kann jedoch digital an- und ausgeschaltet werden. Deswegen neigen die injizierten elektrischen Ladungen e dazu, zum Gate-Abschnitt durchgelassen zu werden, falls die SiN-Schicht und die Gate-Elektrode einander kontaktieren, und eine DC-Vorspannung dieses ROM kann deshalb nicht analog gesteuert werden.
Obwohl CCD-Vorrichtungen Produkte sind, die ein Potential einer sogenannten MIS(Metall-Isolator-Halbleiter)-Vorrichtung benutzen, ist das Potential der MIS-Vorrichtung schwierig steuerbar und deswegen sind hergestellte CCD-Vorrichtungsprodukte nicht einheitlich, was das Potential anbelangt. Die Potentialverschiebung wurde bisher durch Steuerung einer Vorspannung vermieden, die von außen angelegt wurde. Derselbe Anmelder wie der dieser Anmeldung hat kürzlich ein Verfahren vorgeschlagen, in dem eine Potentialfluktuation gemessen und selektiv zwangsweise eingestellt wird. Das erwähnte ROM ist als MIS-Vorrichtung bekannt, dessen Arbeitspunkt später verändert werden kann. Dieses ROM kann digital betrieben werden und deswegen kann ein Potential nicht analog eingestellt werden.

ZUSAMMENFASSUNG DER ERFINDUNG

In einer Metall-Isolator-Halbleiter(MIS)-Vorrichtung und eine Festkörper-Bilderzeugungsvorrichtung, die die MIS-Vorrichtung verwendet, muß ein Potential nicht von außen eingestellt werden, ein Festsetzen einer DC-Vorspannung, die beim Zurücksetzen verwendet wird, muß nicht von außen eingestellt werden, und ein Festsetzen einer Substralspannung muß nicht von außen eingestellt werden.
Die der Erfindung zugrunde liegende Aufgabe ist es, eine Vorspannungsschaltung bereit zu stellen, die obige MIS-Vorrichtung verwendet, die einen Vorspannungswert einer Festkörper-Bilderzeugungsvorrichtung festsetzen kann.
In einem Spannungsschwellenwert-Korrekturverfahren können unter Verwendung der MIS-Vorrichtung Fluktuationen von Schwellenwerten zwischen den MIS-Vorrichtungen eingestellt werden, und in einem Tunnelpotential-Einstellungsverfahren, dass die MIS-Vorrichtung verwendet, kann ein Tunnelpotential der MIS-Vorrichtung eingestellt werden.
Gemäß eines ersten Aspektes weist eine Metall-Isolator-Halbleiter- (MIS-)Vorrichtung eine Halbleiterschicht, eine auf der Halbleiterschicht gebildete Gate-Elektrode und einen zwischen der Halbleiterschicht und der Gate-Elektrode geformten Gate-Isolierfilm auf, wobei der Gate-Isolierfilm elektrische Ladungen zum Einstellen eine Spannungs-Schwellenwertes oder eines Kanal- bzw. Tunnel- Potentials enthält.
Gemäß eines zweiten Aspektes weist ein Verfahren zum Einstellen eines Spannungs-Schwellenwertes bei einer MIS-Vorrichtung einer integrierten Halbleiterschaltung, die aus einer Vielzahl von MIS-Vorrichtungen besteht, den Verfahrensschritt der Injizierung von elektrischen Ladungen in einen Gate-Isolierfilm auf, um Fluktuationen von Spannungs-Schwellenwerten zwischen den MIS-Vorrichtungen zu korrigieren.
Gemäß eines dritten Aspektes weist ein Verfahren zum Einstellen eines Tunnel- Potentials einer MIS-Vorrichtung die Verfahrensschritte des Vergleichens eines Kanal- bzw. Tunnel-Potentials einer MIS-Vorrichtung mit einem Referenzwert, sowie das Injizieren von elektrischen Ladungen in einen Gate-Isolierfilm der MIS- Vorrichtung zur Korrektur einer Differenz zwischen dem Kanal- bzw. Tunnel- Potential und dem Referenzwert auf.
Gemäß eines Aspektes ist eine Vorspannungsschaltung aus einem Lastwiderstand und einem MIS-Feldeffekttransistor, welcher zwischen ersten und zweiten Potentialen in Reihe geschaltet ist, gebildet, wobei der MIS-Feldeffekttransistor einen Gate-Isolierfilm aufweist, in den elektrische Ladungen zum Einstellen eines Kanal- bzw. Tunnel-Potentials injiziert werden, um dadurch einen Spannungsschwellenwert des MIS-Feldeffekttransistors einzustellen.
Gemäß eines vierten Aspektes weist ein Verfahren zum Einstellen einer Vorspannungsschaltung mit einem Lastwiderstand und einem zwischen ersten und zweiten Potentialen geschalteten MIS-Feldeffekttransistor die Verfahrensschritte des Einstellens eines Kanal- bzw. Tunnel-Potentials durch Injizieren von elektrischen Ladungen in einen Gate-Isolierfilm eines MIS-Feldeffekttransistors, sowie des Versetzens des MIS-Feldeffekttransistors in den Anreicherungsmodus nach dem Einstellungsprozess auf.
Gemäß eines fünften Aspekts wird eine Ladungsverschiebungsvorrichtung bereit gestellt, die aufweist: einen Ladungsverschiebungeabschnitt, einen Floating(potentialfreier)-Kondensator zum Ansammeln von elektrischen Ladungen, die durch den Ladungsverschiebeabschnitt übertragen werden, einen Rückstelltransistor zum Festsetzen eines Potentials des Floating-Kondensators auf ein bestimmtes Potential. und eine Vorspannungsschaltung zum Erzeugen einer Vorspannung, die an eine Steuerelektode des Rückstelltransistors angelegt wird, wobei die Vorspannungsschaltung eine Last und einen MIS-Feldeffekttransistor beeinhaltet, die zwischen ersten und zweiten Potentialen in Reihe geschaltet sind, wobei der MIS-Feldeffekttransistor einen Gateisolierfilm aufweist, in den elektrische Ladungen zum Einstellen eines Tunnelpotentiats injiziert werden.
In Übereinstimmung mit einem sechsten Aspekt wird eine Festkörper- Bilderzeugungsvorrichtung bereitgestellt, die eine Mehrzahl von Pixeln, Einrichtungen für von den Pixeln erhaltene Ausgangssignale, eine Entladungseinrichtung zum Entladen unnötiger Signale der Pixel sowie eine Vorspannungsschaltung zum Erzeugen einer Steuerspannung zum Steuern eines Entladungsvorganges der Entladungseinrichtung aufweist, wobei die Vorspannungsschaltung einen Lastwiderstand und einen zwischen ersten und zweiten Potentialen geschalteten MIS- Feldeffekttransistor aufweist, und der MIS-Feldeffekttransistor einen Gate-Isolierfilm hat, in den elektrische Ladungen zum Einstellen eines Tunnel-Potentials injiziert werden.
Gemäß eines siebten Aspektes wird eine Ladungsdetektiervorrichtung bereitgestellt, bestehend aus einem potentialfreien Kondensator zum Ansammeln von Signalladungen, einer Detektierschaltung zum Delektieren von Signalladungen, die in dem potentialfreien Kondensator gespeichert sind, und einem MIS- Feldeffekttransistor zum Rückstellen eines Potentiales des potentialfreien Kondensators auf ein vorgegebenes Potential, wobei der MIS-Feldeffekttransistor einen Gate-Isolierfilm aufweist, in den elektrische Ladungen einer vorbestimmten Menge injiziert werden.

KURZBESCHREIBUNG DER FIGUREN

Es zeigen:
Fig. 1A ein Potentialdiagramm mit in dem Substrat gesammelten Signal ladungen, wenn ein lichtempfangender Abschnitt einer CCD-Vorrichtung Licht empfängt, sowie Messergebnisse bezüglich einer Höhe einer Potentialschwelle vor dem Einstellen einer Substrat- Spannung;
Fig. 1B eine Potentialdiagramm mit Messergebnissen bezüglich einer Höhe einer Potentialschwelle nach dem Einstellen einer Substrat- Spannung;
Fig. 2 ein schematisches Schaubild eines Hauptabschnittes einer CCD- Vorrichtung;
Fig. 3 eine schematische Querschnittsdarstellung eines Beispieles eines Ultraviolett-Licht-Lösch-Nur-Lese-Speichers (ROM);
Fig. 4 eine schematische Querschnittsdarstellung einer Metall-Isolator- Halblelter-(MIS-)Vorrichtung;
Fig. 5 eine schematische Querschnittsdarstellung zur Veranschaulichung eines Potentialverschiebeprozesses einer n-Kanal-MIS-Vorrichtung;
Fig. 6 eine schematische Querschnittsdarstellung zur Veranschaulichung eines Potentialverschiebeprozesses einer p-Kanal-MIS-Vorrichtung;
Fig. 7 eine schematische Skizze eines Beispieles einer CCD-Festkörper- Bilderzeugungsvorrichtung;
Fig. 8 eine Querschnittsdarstellung entlang der Linie VIII-VIII in Fig. 7;
Fig. 9 eine Querschnittsdarstellung entlang der Linie IX-IX in Fig. 7;
Fig. 10 ein schematisches Schaubild mit einem Potentialverteilungsdiagramm zur Veranschaulichung, wie ein Potential in einem Gate- Rückstellabschnitt der CCD-Vorrichtung eingestellt wird;
Fig. 11A ein Schaltungsdiagramm mit einem Beispiel einer Source-Folger- Vorspannungsschaltung, dei in der erfindungsgemäßen Festkörper- Bilderzeugungsvorrichtung verwendet wird.
Fig. 11B ein Schaltungsdiagramm mit einem weiteren Beispiel einer Source- Folger-Vorspannungsschaltung, dei in der erfindungsgemäßen Festkörper-Bilderzeugungsvorrichtung verwendet wird.
Fig. 12 ein schematisches Schaubild eines erfindungsgemäßen Hauptabschnittes einer CCD-Vorrichtung, die die Vorspannungsschaltung gemäß Fig. 11A oder 11B benutzt;
Fig. 13 ein Schaltungsdiagramm zur Veranschaulichung der Erfindung;
Fig. 14 eine Ersatzschaltung, die erhalten wird, nachdem ein Potential in der in Fig. 13 gezeigten Schaltung eingestellt worden ist;
Fig. 15 ein Kennliniendiagramm mit Messergebnissen von Spannungs-Stromkennlinien der in Fig. 14 gezeigten Ersatzschaltung;
Fig. 16 ein Beispiel einer Vorspannungsschaltung, die aus einer Anzahl an in Serie geschalteten MIS-Transistoren besteht;
Fig. 17 ein Beispiel einer Inverter-Vorspannungsschaltung;
Fig. 18 ein weiteres Beispiel einer Inverter-Vorspannungsschaltung;
Fig. 19 eine Vorspannungsschaltung;
Fig. 20 eine andere Vorspannungsschaltung;
Fig. 21 eine noch andere Vorspannungsschaltung;
Fig. 22 ein Flussdiagramm, auf das Bezug genommen wird bei der Erläuterung einer Funktionsweise eines Potential-Einstellsystems, das eine Puls-Amplitudenmodulation benutzt;
Fig. 23 ein Flussdiagramm auf das Bezug genommen wird bei der Erläuterung einer Funktionsweise eines Potential-Einstellsystems, das ein Pulsbreiten-Modulationssystem benutzt;
Fig. 24 eine Querschnittsdarstellung eines Beispiels eines Pixel- Metalloxid-Halblelter-(MOS-)Transistors in einer Verstärker-Festkörper-Bilderzeugungsvorrichtung; und
Fig. 25 ein Potentialverteilungsdiagramm mit Potentialen, die beim Auslesen und Rückstellen der in Fig. 24 gezeigten Verstärker-Festkörper-Bilderzeugungsvorrichtung erhalten werden.

DETAILIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Im Folgenden werden unter Bezugnahme auf die Zeichnungen Ausführungsformen der Erfindung erläutert.
Zu Anfang soll eine Vorrichtung, die eine Metall-(Elektroden-)Isolator-Halbleiter- Struktur aufweist, d. h. eine sogenannte MIS-Vorrichtung gemäß einer Ausführungsform beschrieben werden. Die MIS-Vorrichtung gemäß dieser Ausführungsform kann ein Potential oder einen Spannungs-Schwellenwert Vth unter dem Gate analog einstellen, indem eine Menge von Signalladungen, wie beispielsweise Elektronen und Löcher, die in einem Gate Isolierfilm, insbesondere einem Nitridfilm akkumuliert sind, analog gesteuert wird.
Fig. 4 ist eine Querschnittsdarstellung, die eine MIS-Vorrichtung, angewandt auf einen MISFET als Beispiel, zeigt.
Wie in Fig. 4 gezeigt, weist ein MISFET 21 gemäß dieser Ausführungsform ein erstes leitendes (z. B. n-Typ oder p-Typ) Halbleitergebiet (Halbleiterwanne und Halbleiterbase) 22 auf, auf dessen Haupt-Oberfläche ein zweites leitendes (p-Typ oder n-Typ) Source-Gebiet 23 und Drain-Gebiet 24 gebildet werden. Dann wird ein Gate-Isolierfilm 25 gebildet, der einen Dreischicht-Aufbau aufweist, indem ein Oxid-Film, z. B. ein Siliziumoxid-Film (SiO&sub2;) 26, ein Nitrid-Film, z. B. ein Siliziumnitrid-Film (SiN) 27, und ein Oxid-Film, z. B. ein Siliziumoxid-Film (SiO&sub2;) 28 in dieser Reihenfolge übereinandergeschichtet werden. Dieser Gate-Isolierfilm 25 wird auf dem Halbleitergebiet 22 an dessen Hauptoberfläche, die dem Halbleitergebiet zwischen dem Source-Gebiet 23 und dem Drain-Gebiet 24 entspricht, gebildet. Eine Gate-Elektrode 30, welche beispielsweise aus einem polykristallinen Silizium hergestellt ist, wird auf dem Gate-Isolierfilm 25 aufgebracht. Eine Source-Elektrode 31 und eine Drain-Elektrode 32 werden jeweils auf dem Source- Gebiet 23 und dem Drain-Gebiet 24 gebildet.
Wenn in dem MISFET 21, der einen sogenannten MONOS-(Metalloxid-Nitridoxid- Halbleiter-)Aufbau aufweist, Elektronen in dem Siliziumnitrid-Film 27 des Gate- Isolierfilms 25 akkumuliert werden, so ist dies gleichbedeutend mit einer Addition eines Offset eines vorbestimmten negativen Potentials zu einer Gate-Spannung VG. Deswegen werden Potentiale unter dem Gate in die sogenannte Anreicherungsrichtung (Richtung, in der das Potential flach wird) verschoben, wenn der MISFET 21 von der n-Typ-Kanal Bauart ist. Wenn andererseits der MISFET 21 von der n- Typ-Kanal Bauart ist, so werden Potentiale unter dem Gate in die sogenannte Erschöpfungsrichtung (Richtung, in der das Potential tief wird) bewegt bzw. verschoben. Umgekehrt ist die Ansammlung von Löchern im Siliziumnitrid-Film 27 im Gate-Isolierfilm 25 äquivalent dazu, dass ein Offset eines vorbestimmten positiven Potentials zu der Gate-Spannung VG addiert wird. Deswegen werden Potentiale unter dem Gate in die Erschöpfungsrichtung bewegt, wenn der MISFET 21 von der n-Typ-Kanal Bauart ist. Wenn andererseits der MISFET 21 von der p-Typ- Kanal Bauart ist, so werden Potentiale unter dem Gate in die Anreicherungsrichtung bewegt. Wenn der MISFET 21 als ein n-Typ-Kanal MISFET 21 N realisiert wird, der den in Fig. 5 gezeigten MONOS-Aufbau aufweist, so werden, wenn eine Hochspannung an ein Interface zwischen der Gate-Elektrode 30 und einem neben der Gate-Elektrode gebildeten Kanalgebiet angelegt wird, beispielsweise wenn eine Source-Spannung VS und eine Drain-Spannung VD beide auf 0 V gesetzt werden (p-Typ-Halbleitergebiet 22 ist jedoch geerdet), und eine positive (+) Gate-Hochspannung (Spannung höher als eine normale Ansteuerspannung) an die Gate-Elektrode 30 für eine vorbestimmte Zeitperiode angelegt wird, Elektronen e einer bestimmten, konstanten Menge von den n&spplus;-Schichten, welche das Source-Gebiet 23 und das Drain-Gebiet 24 bilden, in den Silizium-Film 27 injiziert. Die injizierte Menge an Elektronen e hängt von der Spannung VG ab, die an die Gate-Elektrode 30 angelegt wird, und einer Zeit, während der die Spannung VG an die Gate-Elektrode 30 angelegt wird. Deswegen ist es möglich, durch Steuerung der Spannung VG, die an die Gate-Elektrode 30 angelegt wird, sowie der Zeit, während der die Spannung VG an die Gate-Elektrode 30 angelegt wird, eine bestimmte Menge an Elektronen e in den Siliziumnitrid-Film 27 zu Injizieren. Genauer gesagt werden die Potentiale in die Anreicherungsrichtung bewegt, und deshalb kann das gewünschte Potential oder die Schwellenspannung Vth erhalten werden.
Umgekehrt werden, falls eine p-Typ-Lochversorgungsquelle nahe dem Gate bereitgestellt wird, bei Anliegen einer negativen (-)Gate-Hochspannung VG an der Gate- Elektrode 30 des n-Typ-Kanal MISFET 2 IN Löcher h von der p-Typ-Lochversorgungsquelle in den Siliziumnitrid-Film 27 injiziert, so dass Potentiale in die Verarmungsrichtung bewegt werden.
Wenn der MISFET 21 als ein p-Typ-Kanal MISFET 21P mit einem in Fig. 6 gezeigten MONOS-Aufbau realisiert ist, und wenn die Hochspannung in ähnlicher Weise an das Interface zwischen der Gate-Elektrode 30 und dem neben der Gate- Elektrode 30 gebildeten Kanalgebiet angelegt wird, beispielsweise wenn die Source-Spannung Vs und die Drain-Spannung VD beide auf 0 V (an das n-Typ- Halbleltergebiet 22 ist jedoch eine vorbestimmte positive Spannung angelegt) festgesetzt werden, und eine - (negative) Gate-Hochspannung VG (Spannung ist höher als eine normale Ansteuerspannung) an die Gate-Elektrode 30 angelegt wird, dann werden Löcher h von den p&spplus;-Schichten, die das Source-Gebiet 23 und das Drain- Gebiet 24 bilden, in den Siliziumnitrid-Film 27 in dem Gate-Isolierfilm 25 injiziert, und Potentiale werden in die Anreicherungsrichtung bewegt, so dass die gewünschen Potentiale oder der Spannungs-Schwellenwert Vth erhalten werden kann. Ferner werden in diesem p-Kanal MISFET 21P, falls die + (positive) Gate-Hochspannung VG an die Gate-Typ-Elektrode 30 angelegt wird, und eine n-Typ-Elektronenversorgungsquelle nahe dem Gate angeordnet ist, Elektronen e von der p-Typ- Elektronenversorgungsquelle in den Siliziumnitrid-Film 27 Injiziert, so dass Potentiale in die Verarmungsrichtung bewegt werden.
Signalladungen, wie beispielsweise Elektronen und Löcher, die in den Siliziumnitrid-Film 27 injiziert wurden, sind durch den unteren und oberen Siliziumoxid- Film 26 und 28 des Siliziumnitrid-Films 27 eingeschlossen und können nur schwer aus dem Siliziumnitrid-Film 27 entkommen. Wenn der MISFET 21 mit einer normalen Ansteuerspannung angesteuert wird, können die Signalladungen, welche in den Siliziumnitrid-Film 27 Injiziert sind, die Potentialbarriere nicht überwinden und werden dauerhaft im Siliziumnitrid-Film 27 gehalten.
Ein derartiger MISFET 21 kann das Tunnel- bzw. Kanalpotential oder die Schwellenspannung Vth analog einstellen, indem die Menge an Signalladungen, die in den Siliziumnitrid-Film 27 des Gate-Isolierfilms 25 injiziert wird, kontrolliert wird.
Damit wird es möglich, den MISFET 21 in einer analogen Schaltung als analogen MISFET zu benutzen.
Die MIS-Vorrichtung mit MONOS-Aufbau, in der das Potential oder Spannungsschwellenspannung Vth analog eingestellt werden kann, ist in der Anwendung nicht auf den MISFET begrenzt und kann auf eine Analogspeichervorrichtung, eine Vorspannungsschaltung zum Erzielen einer gewünschten Ausgangs-Vorspannung eines gewünschten Wertes, oder Ähnliches, angewandt werden.
Die MIS-Vorrichtung mit MONOS-Aufbau kann angewendet werden auf einen Rückstell-Gateabschnitt einer Festkörper-Bilderzeugungsvorrichtung, eine Ladungsverschiebevorrichtung, eine Ladungsdetektiervorichtung oder einen Verschiebeabschnitt eines CCD-Verschieberegisters.
Ferner kann die MIS-Vorrichtung mit MONOS-Aufbau angewandt werden auf das Einstellen einer Substrat-Spannung und einer Rückstell-Gatevorspannung in der Festkörper-Bilderzeugungsvorrichtung, der Ladungsverschiebevorrichtung und der Ladungsdetektiervorrichtung.
Fig. 7, 8 und 9 zeigen ein Beispiel einer CCD-Festkörper-Bilderzeugungsvorrichtung (im Folgenden CCD-Vorrichtung genannt). Bei dieser Ausführungsform wird ein Potential eines Rückstell-Gateabschnittes gesteuert speziell durch die Verwendung einer MIS-Vorrichtung, d. h. einer MIS-Vorrichtung mit MONOS-Aufbau.
Fig. 7, 8 und 9 zeigen den Fall der Anwendung der MIS-Vorrichtung mit dem MONOS-Aufbau auf eine CCD-Vorrichtung eines Zwischenzeilentransfersystems. Diese CCD-Vorrichtung weist einen sogenannten vertikalen Überlaufaufbau auf, bei dem gesättigte elektrische Ladungen in die Substratrichtung, d. h. in die longitudinale Richtung, entladen werden.
Wie in Fig. 7 gezeigt, umfasst eine CCD-Vorrichtung 41 ein Bilderzeugungsgebiet 44, bestehend aus einer Vielzahl an lichtempfangenden Abschnitten (Pixel) 42, die matrixartig angeordnet sind, und einem Vertikalverschieberegister 43, welches einen CCD-Aufbau aufweist und an einer Seite jeder Spalte des lichtempfangenden Abschnittes 42 angeordnet ist, ein Horizontalschieberegister 45, welches einen CCD-Aufbau aufweist und welches mit der jeweiligen Endstufe aller Vertikalschieberegister 43 verbunden ist, und einer mit der Ausgangsseite des Horizontalschie beregisters 45 verbundenen Ausgangsschaltung, d. h., einer Ladungsdetektorschaltung 46, deren detektiertes Ausgangssignal an einem Ausgangs-Anschluss t&sub2; erhalten wird.
Wie in Fig. 8 gezeigt, werden in dem Bilderzeugungsgebiet 44 durch Eindiffundieren von Fremdatomen ein n-Typ-Gebiet 50, welches den lichtempfangenden Abschnitt 42 bildet, ein n-Typ-Verschiebekanalgebiet 51, welches das Vertikalschieberegister 43 bildet, und ein p-Typ-Kanalgebiet 52 gebildet innerhalb eines zweiten leitenden, d. h., einem p-Typ-Wannengebiet 49, das auf einem ersten leitenden, z. B. einem n-Typ-Silizium-Halbleitersubstrat 48, gebildet ist. Auf dem durch Eindiffundieren von Fremdatomen entstandenen, n-Typ-dotierten Gebiet 50 wird ein p-Typ-dotiertes Gebiet 53 zum Ansammeln positiver Ladungen gebildet, und unter dem n-Typ-dotierten Verschiebekanalgebiet 51 wird ein zweites p-Typ-dotiertes Wannengebiet 54 gebildet.
Der lichtempfangende Abschnitt (photoelektrischer Umwandlungsabschnitt) 42 ist aus einer Photodiode PD gebildet, die aus einem zwischen dem n-Typ-dotierten Gebiet 50 und dem p-Typ-dotierten Wannengebiet 49 gebildeten pn-Übergang besteht. Ein Gate-Isolierfilm 59 mit Dreischicht-Aufbau wird gebildet durch Übereinanderschichten eines Siliziumoxid-Films (SiO&sub2;) 56, eines Siliziumnitrid-Films (Si&sub3;N&sub4;) 57 und eines Siliziumoxid-Films (SiO&sub2;) 58 in genannter Reihenfolge. Dieser Gate-Isolierfilm 59 wird über dem das Vertikalschieberegister 43 bildende Verschiebekanalgebiet 51, über einem Channel- bzw. Kanalstoppergebiet 52 und über einem Gate-Ausleseabschnitt 47 gebildet. Eine Vielzahl von aus ersten und zweiten polykristallinen Siliziumschichten gebildeten Verschiebeelektroden 61 sind auf dem Gate-Isolierfilm 59 entlang der Verschieberichtung angeordnet. Das Verschiebekanalgebiet 51, der Gate-Isolierfilm 59 und die Verschiebeelektrode 61 bilden das Vertikalschieberegister 43.
Das Vertikalschieberegister 43 wird durch vierphasige, vertikale Ansteuerimpulse φV&sub1;, φV&sub2;, φV&sub3;, und φV&sub4; angesteuert.
Andererseits besteht das Horizontalschieberegister 45, wie in Fig. 9 gezeigt, aus einem n-Typ-Verschiebekanalgebiet 51, dem Gate-Isolierfilm 59 mit einem Dreischicht-Aufbau, bestehend aus dem Siliziumoxid-Film (SiO&sub2;) 56, dem Siliziumnitrid-Film (Si&sub3;N&sub4;) 57 und dem Siliziumoxid-Film (SiO&sub2;), einer Vielzahl von ersten Verschiebeelektroden 65A, die jeweils aus einer ersten polykristallinen Silizium- Schicht gebildet sind, und einer Vielzahl von zweiten Verschiebeelektroden 65B, die jeweils aus einer zweiten polykristallinen Silizium-Schicht bestehen. Die ersten und die zweiten Elektroden 65A und 65B sind dabei jeweils abwechselnd auf dem n-Kanalverschiebegebiet 51 über dem Gate-Isolierfilm 59 entlang der Verschieberichtung angeordnet.
In diesem Horizontalschieberegister 45 bilden die beiden nebeneinanderliegenden Verschiebeelektroden 65A und 65B Paare, und Zweiphasen-Horizontalansteuerpulse φH&sub1;, φH&sub2; werden an jedes Paar der Verschiebeelektroden 65 [65A, 65B] und an jedes weitere Paar der Verschiebeelektroden 65 [65A, 65B] angelegt. In dem Verschiebekanalgebiet 51, welches unter jeder zweiten Verschiebeelektrode 65B ausgebildet ist, werden zweite, leitende, d. h. p-Typ-dotierte Halbleitergebiete 66 durch Implantation von Ionen gebildet, wodurch ein Verschiebeabschnitt entsteht. Dieser umfasst einen Speicherabschnitt, der die erste Verschiebeelektrode 65A als Speicherelektrode verwendet, sowie einen Verschiebeabschnitt, der die zweite Verschiebeelektrode 65B als Verschiebeelektrode verwendet.
Der Siliziumoxid-Film 58 im Gate-Isolierfilm 59 verhindert, dass im Normalbetrieb elektrische Ladungen von der polykristallmen Silizium-Elektrode in den Siliziumnitrid-Film 57 injiziert werden, womit das Auftreten einer Potentialverschiebung vermieden wird.
Wie in Fig. 9 gezeigt, wird ein Horizontalausgangsgateabschnitt HOG mit einer Gate-Elektrode hinter dem Verschiebeabschnitt der Endstufe des Horizontalverschieberegisters 45 gebildet, wobei die Gate-Elektrode 67 aus einer zweiten Schicht von polykristallinem Silizium auf dem Gate-Isolierfilm 59 gebildet ist. Eine feste Ausgangsgatespannung, z. B. ein Erdungspotential (GND), wird an den Gate-Horizontalausgangsgateabschnitt HOG angelegt. Eine Ladungsdetektiervorrichtung 80 wird an der dem Horizontalausgangsgateabschnitt HOG folgenden Stufe gebildet. Die Ladungsdetektlervorrichtung 80 umfasst ein potentialfreies Diffusionsgebiet FD, das an den Horizontalausgangsgateabschnitt HOG angrenzt, und das aus einem n-Typ-Halbleitergebiet zum Ansammeln von Signalladungen gebildet ist, einen Rückstell-Gateabschnitt 82, der an das potentialfreie Diffusionsgebiet FD angrenzt, um die in dem potentialfreien Diffusionsgebiet FD angesammelten Ladungen rückzustellen, ein Rückstell-Draingebiet 81 und eine Ausgangsschaltung (Detektierschaltung) 46, die mit dem potentialfreien Diffusionsgebiet FD verbunden ist, um in dem potentialfreien Diffusionsgebiet FD gespeicherte Signal ladungen zu detektieren. Ein durch die Ausgangsschaltung 46 detektiertes Ausgangssignal wird dem Ausgangs-Anschluss t&sub2; zugeführt.
Das Rückstell-Draingebiet 81 ist aus einer n-Typ-dotlerten Halbleiterschicht gebildet, an die eine Rückstellspannung VRD (z. B. eine Stromversorgungsspannung VDD) angelegt wird. Ein Rückstellpuls φRG wird an den Rückstell-Gateabschnitt 82 angelegt.
Bei dieser Ausführungsform wird der Rückstell-Gateabschnitt 82 gebildet aus dem p-Typ-Wannengebiet 49, einem Gate-Isolierfilm 84 mit Dreischicht-Aufbau, der durch Übereinanderschichten des Siliziumoxid-Films (SiO&sub2;) 56, des Siliziumnitrid-Films (Si&sub3;N&sub4;) 57 und des Siliziumoxid-Films (SiO&sub2;) 58 in dieser Reihenfolge gebildet wird, wobei der Rückstell-Gateabschnitt 82 zur gleichen Zeit wie der Gate-Isolierfilm 59 des Vertikal- und Horizontalschieberegisters 43, 45 gebildet wird, und einer Gate-Elektrode 85 aus polykristallinem Siliziumfilm, die auf dem p-Typ-Wannengebiet 49 auf dem Gate-Isolierfilm ausgebildet ist. Genauer gesagt wird der Rückstellgateabschnitt in Form einer MIS-Vorrichtung mit MONOS-Aufbau gebildet. In diesem Fall bilden der Rückstellgateabschnitt 82, das potentialfreie Diffusionsgebiet FD und der Rückstell-Drainabschnitt 81 die MIS-Vorrichtung mit MONOS-Aufbau, d. h. den MISFET.
In der CCD-Festkörper-Vorrichtung 41 wird eine Signalladung, die fotoelektrisch durch die lichtempfangenden Abschnitte 42 mittels dort auftreffenden Lichts erzeugt wird, durch das Vertikalschieberegister 43 ausgelesen und durch das Vertikalschieberegister 43 zu dem Horizontalschieberegister 45 verschoben. Die zu dem Horizontalschieberegister 45 verschobene Signalladung wird bei jedem Pixel zum potentialfreien Diffusionsgebiet FD verschoben und durch die Ausgangsschaltung 46 in eine Spannung umgewandelt, die von dem Ausgangs-Anschluss als CCD-Ausgangssignal ausgelesen wird.
Nachdem die Signalladung eines Pixels ausgelesen worden ist, wird die Signalladung in dem potentialfreien Diffusionsgebiet FD unter Verwendung des Rückstellpulses φRG durch den Rückstell-Gateabschnitt 82 zu dem Rückstell-Draingebiet 81 entladen. Dann wird das Potential des potentialfreien Diffusionsgebietes FD auf das Potential des Rückstell-Draingebietes 81 zurückgestellt.
In der CCD-Festkörper-Vorrichtung 41 gemäß dieser Ausführungsform wird das Potential, wie durch die Potentialverteilung 89 gezeigt (Fig. 10), eingestellt, wobei die Potentialverteilung 89 diejenige Potentialverteilung ist, die erhalten wird, bevor eine Potentialverschiebung durchgeführt wird. Wenn ein Potential φm unter dem Rückstell-Gateabschnitt 82 aufgrund der Potentialverschiebung im erzeugten Produkt tief wird, wird das Potential folgendermaßen eingestellt.
Insbesondere wird das Potential φm, (φm1) unter dem Rückstell-Gateabschnitt 82 ermittelt, und das ermittelte Potential φm1 wird mit einem Referenzwert φm2 (d. h. dem einzustellenden Potentialwert) verglichen.
Dann wird eine Menge elektrischer Ladungen, die groß genug ist, um einen Unterschied zwischen dem ermittelten Potential φm1 und dem Referenzwert φm2 zu korrigieren, in den Siliziumnitrid-Film 57 des Gate-Isolierfilms 84 injiziert. Genauer gesagt wird die Rückstellspannung VRD des Rückstell-Draingebletes 81 auf 0 V gesetzt, eine vorbestimmte + (positive) Hochspannung VRD, welche entsprechend des Unterschiedes festgesetzt wird, an die Gate-Elektrode 85 des Rückstell- Gateabschnittes 82 für eine vorbestimmte Zeitdauer angelegt, wonach Elektronen in einer Menge, die geeignet ist, um den Unterschied zwischen dem detektierten Potential φm1 und dem Referenzwert φm2 zu korrigieren, in den Silizium-Nitridfilms 57 des Gate-Isolierfilms 84 injiziert und dort gespeichert werden.
In der Praxis werden unter Beobachtung einer Wellenform eines Bild-Outputs solange elektrische Ladungen in den Siliziumnitrid-Film 57 injiziert, bis die Wellenform des Bild-Outputs korrekt wird.
Durch Sammeln von Elektronen in dem Siliziumnitrid-Film 57 können die dadurch erhaltenen Potentiale unter dem Rückstell-Gateabschnitt 82 in die Anreicherungsrichtung bewegt werden, wie durch eine Potentialverteilung 90 (Fig. 10) gezeigt ist. Diese wird erhalten nachdem das Potential φm1 eingestellt wurde, wobei die Anreicherungsrichtung der Richtung entspricht, indem das Potential aufgrund des Potentials φm1, welches unmittelbar nach Beendigung der Herstellung der CCD-Festkörper-Bilderzeugungsvorrichtung erhalten wird bevor ein Potential eingestellt wird, flach wird. Somit kann das Potential φm1 auf ein Normalpotential φm2 eingestellt werden.
Da der Anschluss des Rückstell-Draingebietes 81 und der Anschluss des Rückstell-Gategebietes 82 externe Anschlüsse sind, ist es notwendig, eine Verschie bung des Potentials aufgrund von Elektrostatik zu vermeiden. Es ist üblich, dass Schutzvorrichtungen (z. B. Dioden und Transistoren) zu diesen externen Anschlussklemmen hinzugefügt werden, um das Anliegen einer Hochspannung an den externen Anschlüssen zu vermeiden. Potentiale können nicht eingestellt werden, wenn die Schutzvorrichtungen zu den externen Ausgangs-Anschlüssen hinzugefügt sind.
Deswegen wird nur bei Einstellung des Potentiales die Schutzvorrichtung von den externen Ausgangs-Anschlüssen abgenommen bzw. wird eine Blockierungsspannung zum Entregen der Schutzvorrichtung hergestellt, womit das Einstellen des Potentials möglich ist. Nachdem das Potential eingestellt wurde, wird die Schutzvorrichtung erregt, indem die Schutzvorrichtung ein weiteres Mal mit den externen Ausgangs-Anschlüssen verbunden wird. Danach muß der eingestellte Wert in diesem Zustand gehalten werden.
Ein spezifisches Beispiel einer solchen Schutzschaltung wird nun unter Bezugnahme auf Fig. 10 beschrieben. Wie in Fig. 10 gezeigt, wird eine Schutzvorrichtung 86 auf dem gleichen Halbleiterwafer zusammen mit einem Bilderzeugungsvorrichtungsrumpf gebildet. Die Schutzvorrichtung 86 besteht aus einem Paar von in Serie geschalteten Dioden FD. Das eine Ende der Schutzvorrichtung 86 ist mit einer Spannungsversorgung VDD verbunden, das andere Ende ist geerdet (GND). Eine Verbindung zwischen den beiden Fotodioden PD ist mit einem externen Ausgangs- Anschluss 87 verbunden. Während des Waferstadiums werden der externe Ausgangs-Anschluss 87, welcher mit einer Gate-Elektrode 85 des Rückstell-Gateabschnittes 82 verbunden ist, sowie die Schutzvorrichtung 86 voneinander getrennt. Das Potential φm wird während des Prüfens der CCD-Vorrichtung im Waferstadium eingestellt. Der externe Ausgangs-Anschluss 87 und die Schutzvorrichtung 86 werden während der Montage der CCD-Vorrichtung durch eine Drahtverbindung 88 verbunden. Deshalb kann die Schutzvorrichtung 86 das Anliegen einer statischen Elektrizität an dem Rückstell-Gateabschnitt 82 verhindern, selbst wenn eine statische Elektrizität an dem externen Ausgangs-Anschluss 85 nach Transport der CCD-Vorrichtung anliegt. Somit ist es möglich, die CCD-Vorrichtungen vor nach dem Transport auftretenden Problemen zu schützen.
Gemäß der in Fig. 7 bis 10 gezeigten CCD-Vorrichtung 41 umfasst der Rückstell- Gateabschnitt 82 mit dem MONOS-Aufbau den Gate-Isolierfilm 84 mit Dreischicht-Aufbau, bestehend aus dem Siliziumoxid-Film 56, dem Siliziumnitrid-Film 57 und dem Siliziumoxid-Film 58. Elektrische Ladungen einer bestimmten Menge werden in den Siliziumnitrid-Film 57 des Gate-Isolierfilms 84 analog injiziert und dort gespeichert, wobei das Potential φm unter dem Ruckstell-Gateab schnitt 82 analog eingestellt werden kann.
Deshalb muß nach Fertigstellung der CCD-Vorrichtung das Potential nicht eingestellt werden. Im Gegensatz dazu muss im Stand der Technik das Potential durch eine externe Schaltung oder Ähnliches nach Fertigstellung der CCD-Vorrichtung eingestellt werden. Des Weiteren kann die Amplitude des Rückstellimpulses φRG verkleinert werden, um den Energieverbrauch zu reduzieren.
Wenn die Substrat-Spannung Vsub der CCD-Vorrichtung festgesetzt wird, kann das Potential im Gegensatz zum Rückstell-Gateabschnitt 82 nicht direkt eingestellt werden, da das Substrat der CCD-Vorrichtung den pn-Übergang aufweist und nicht als MIS-Transistor ausgebildet ist.
In diesem Fall wird eine Einstellschaltung, d. h. eine Vorspannungsschaltung zum Einstellen eines Potentials, zusätzlich bereitgestellt. Diese Vorspannungsschaltung ist aus der MIS-Vorrichtung mit dem MONOS-Aufbau gebildet. Ein Ausgangs-Vorspannungswert der Vorspannungsschaltung wird durch Einstellen eines Tunnel- bzw. Kanal-Potentials der MIS-Vorrichtung eingestellt. Anschießend wird dieser Ausgangs-Vorspannungswert an das Substrat 48 der CCD-Vorrichtung angelegt.
Die Erfindung ist nicht darauf beschränkt, dass das Potential φm unter dem Rückstell-Gateabschnitt 82, wie oben beschrieben, direkt eingestellt wird, das Potential φm kann auch indirekt eingestellt werden. Da die Potentialverschiebung φm als gleichbedeutend mit der Verschiebung der DC-Vorspannung VRG angesehen werden kann, welche an die Gate-Elektrode 85 angelegt wird, kann die DC-Vorspannung VRG, welche an die Gate-Elektrode 85 des Rückstell-Gateabschnittes 72 angelegt ist, durch obige Vorspannungsschaltung gesteuert werden.
Fig. 11A zeigt ein Beispiel einer Vorspannungsschaltung 91, die von der Bauart einer Source-Folgerschaltung, gebildet aus einem Ansteuer-MIS-Transistor 92 und einem Lastwiderstand 93, ist.
Der Ansteuer-MIS-Transistor 92 ist aus einem MISFET mit dem in Fig. 4 gezeigten MONOS-Aufbau gebildet, z. B. der n-Kanal MISFET 21 N, wie in Fig. 5 gezeigt.
Der Drain D des Ansteuer-MIS-Transistors 92 ist mit einem Stromversorgungsanschluss 96 verbunden, an dem die Versorgungsspannung VDD angelegt wird. Das andere Ende des Lastwiderstandes 93 ist geerdet (GND). Ein Ausgangs-Anschluss t&sub3; dieser Vorspannungsschaltung 91 wird von der Source S des Ansteuer-MIS- Transistors 92 herausgeführt.
Das Gate G des Ansteuer-MIS-Transistors 92 ist über einen Widerstand R&sub1; mit der Drain D (Stromversorgung) derart verbunden, dass dadurch eine spezielle Gate-Vorspannung an das Gate G angelegt wird.
Fig. 11B zeigt ein weiteres Beispiel einer Vorspannungsschaltung 91'. Hier ist das Gate G eines Ansteuer-MISFET-Transistors 92' über einen Widerstand R&sub1;' mit der Erdung (GND) verbunden, so dass dadurch eine spezielle Gate-Vorspannung an dem Gate G angelegt wird.
Da die in Fig. 11A und 11B gezeigten Vorspannungsschaltungen 91 und 91' sich voneinander nur in der Verbindung der Widerstände R&sub1; und R&sub1;' unterscheiden, sind in Fig. 11B ähnliche Teile, welche zu denen von Fig. 11A korrespondieren, mit denselben, gestrichenen Bezugszeichen gekennzeichnet und müssen deswegen nicht im Detail beschrieben werden.
Obwohl es üblich ist, dass das Gate G direkt mit einer Stromversorgungsquelle und der Erdung (GND) ohne einen Widerstand verbunden ist, wenn eine Schaltung auf einem Halbleiterchip gebildet wird, wird, wenn eine Hochspannung an das Gate G angelegt wird, der Drain D bei 0 V gehalten, und eine Hochspannung wird an einen Gate-Anschluss 95, wie später beschrieben, angelegt. Um den MIS-Transistor 92 vor Zerstörung zu schützen, ist deshalb, selbst wenn eine Hochspannung an den MIS-Transistor 92 angelegt wird, der Widerstand R&sub1; erforderlich.
Wenn der Widerstand R&sub1; eine Hochspannung aushalten kann, kann der Widerstand R&sub1; aus einer Vielzahl von Widerständen gebildet sein, so wie beispielsweise ein polykristalliner Siliziumwiderstand, ein Diffusionswiderstand oder ein MIS- Widerstand.
In der Vorspannungsschaltung 91 wird ein Anfangs-Ausgangssignal (Potential) des Ansteuer-MIS-Transistors 92 so gesetzt, dass die Gate-Spannung VG annähernd gleich der Source-Spannung VS ist (d. h., die Schwellenspannung Vth wird bei 0 V gehalten).
In der Vorspannungsschaltung 91' wird ein Anfangs-Ausgangssignal des Ansteuer- MIS-Transitors 92' annähernd gleich der Versorgungsspannung (VDD) (Vth = - VDD) gesetzt, wenn die Gate-Spannung VG gleich 0 V ist. Dann ist VDD = Vsub (oder VRG) = 0 V (d. h., die Stromversorgungs-Anschlüsse 96, 96' und die Ausgangs-Anschlüsse t&sub3;, t&sub3;' werden bei 0 V gehalten), und die Hochspannung wird an die Gate-Anschlüsse 95, 95' angelegt, wonach das Potential unter dem Gate auf einen gewünschten Wert eingestellt werden kann, indem elektrische Ladungen in den Siliziumnitrid-Film 27 des Gate-Isolierfilms 25 injiziert werden.
Eine Ausgangs-Vorspannung, die an den Ausgangs-Anschluss t&sub3;' der Vorspannungsschaltung 91' anliegt, beaufschlagt das Substrat als Substrat- Spannung Vsub er CCD-Vorrichtung. Folglich kann der Wert der Substrat-Spannung Vsub in einem Bereich von VDD (Versorgungsspannung) bis zu einer Spannung von +αV variiert werden. Insbesondere wird das Ausgangssignal des Ansteuer-MIS-Transistors 92' gleich der Versorgungsspannung VDD, wenn der Ansteuer- MIS-Transistor 92' in den Verarmungszustand versetzt wird, wo Vth = VDD gilt. Anschließend wird das Ausgangssignal schrittweise abgesenkt, indem das Potential in Anreicherungsrichtung eingestellt wird. Wenn das Potential auf der Si-(Silizium-)Oberfläche des Ansteuer-MIS-Transistors 92' festegehalten wird, dann nähert sich das Ausgangssignal +αV und kann in einem Bereich von ungefähr VDD bis + αV variiert werden.
Die Ausgangs-Vorspannung, die dem Ausgangs-Anschluss t&sub3; der Vorspannungsschaltung 91 zugeführt wird, wird an die Rückstell-Gateelektrode als die DC- Vorspannung VRG es Rückstell-Gateabschnittes der CCD-Vorrichtung angelegt.
Daher kann der Wert der DC-Vorspannung VRG, die an dem Rückstell-Gateabschnitt angelegt wird, in einem Bereich von der Versorgungsspanung VDD bis 0 V variiert werden. Insbesondere wird das Ausgangssignal des Ansteuer-MIS-Transistors, falls dieser in den Verarmungszustand versetzt und eingeschaltet wird, gleich der Versorgungsspannung VDD. Dann wird durch Einstellen des Potentials in die Anreichungsrichtung das Ausgangssingal des Ansteuer-MIS-Transistors 92 (im Folgenden als Steuertransistor bezeichnet) abgesenkt. Falls der Steuertran sistor 92 komplett ausgeschaltet wird, wird dessen Ausgangsspannung 0 V und kann in einem Bereich von der Versorgungsspannung VDD bis 0 V variiert werden.
Die Lastwiderstände 93, 93', die die Source-Folgerschaltung bilden, können beispielsweise auch aus Konstantspannungsquellen 97, 97' gebildet werden, wie durch die gestrichelten Linien in Fig. 11A, 11 B gezeigt. Falls die Lastwiderstände 93, 93' aus Konstantspannungsquellen gebildet sind, kann eine Linearität von Ein- und Ausgangscharakteristika weiter verbessert werden.
Wenn die Einstellungsschaltungen, d. h. die Vorspannungsschaltungen 91, 91', in den Halbleiterchip der CCD-Vorrichtung eingebaut werden, müssen die Gate- Anschlüsse 95, 95' des Steuertransistors 92, dessen Potential eingestellt werden muss, nicht nach außen herausgeführt werden. Deswegen müssen, wenn die Potentiale unter den Gates des Steuertransistors 92, 92' bei Prüfung des Halbleiterwafers eingestellt werden, die Schutzvorrichtungen bei oder nach der Fertigung der CCD-Vorrichtung nicht zu den Gate-Anschlüssen 95, 95' hinzugefügt werden. In diesem Fall brauchen die Stromversorgungsanschlüsse 96, 96' jedoch Schutzvorrichtungen.
Wenn das Eingangs-Gate der Vorspannungschaltung 91' geerdet ist, so dass ein Ausgangssignal der Vorspannungsschaltung 91' kaum fluktuiert, so ist die Vorspannungsschaltung 91' dazu geeignet, die CCD-Vorrichtung mit der Substrat- Spannung Vsub zu beaufschlagen, selbst wenn die Versorgungsspannung fluktuiert.
In der obigen Vorspannungsschaltung 91 fluktuiert die Ausgangs-Vorspannung im Wesentlichen ähnlich wie die Fluktuation der Versorgungsspannung VDD. Somit fluktuiert, wenn die Vorspannungsschaltung 91 zur Versorgung der CCD-Vorrichtung mit dem Substrat-Potential Vsub verwendet wird, und wenn die Versorgungsspannung VDD fluktuiert, auch die Substrat-Spannung Vsub, was in einer fluktuierenden Höhe einer Überlaufschranke resultiert. Dabei besteht dann die Gefahr, dass die Menge an elektrischen Ladungen, die bei dem lichtempfangenden Abschnitt behandelt werden, erheblich verändert wird.
Wenn andererseits die Vorspannungsschaltung 91 zum Einstellen der DC- Vorspannung VRG des Rückstell-Gateabschnittes 82 benutzt wird, und die Versor gungsspannung VDD, welche die Rückstell-Drainspannung VRD wird, fluktuiert, fluktuiert auch die Gate-Spannung VG des Steuertransistors 92 der Vorspannungsschaltung 91. Dies führt dazu, dass der Ausgangs-Vorspannungswert, folglich der DC-Vorspannungswert des Rückstell-Gates mit der gleichen Quantität fluktuiert, wie der der Versorgungsspannung VDD, was einen Vorteil mit sich bringt.
Insbesondere kann die Vorspannungsschaltung der Versorgungsspannung besser folgen, und die Source-Folger-Vorspannungsschaltung 91 wird die geeignetste Vorspannungsschaltung für das Beaufschlagen des Rückstell-Gateabschnittes mit einer Potentialeinstellungs-DC-Vorspannung.
Fig. 12 zeigt ein teilweise in Querschnittsform dargestelltes Schaltungsdiagramm, in dem die obige Vorspannungsschaltung 91 auf den Fall angewendet wird, dass ein Potential des Rückstell-Gateabschnittes 82 der CDD-Vorrichtung eingestellt wird (d. h. die CDD-Vorspannung wird eingestellt). In Fig. 12 sind Elemente und Teile, die denen von Fig. 7 bis 9 identisch sind, mit den gleichen Bezugszeichen gegenzeichnet und brauchen deshalb nicht im Detail beschrieben zu werden.
In eine CDD-Vorrichtung 101 gemäß dieser Ausführungsform ist, wie in Fig. 12 gezeigt, ein Halbleiterschip 97, der die CCD-Vorrichtung 101 bildet, die obige Sourcefolger-Typ-Vorspannungsschaltung 91 beinhaltet. Der Drain des Steuertransistors 92 ist mit dem Stromversorgungs-Anschluss 96 verbunden, der seinerseits mit dem Rückstell-Draingebiet 81 verbunden ist. Die Versorgungsspannung VDD, die zur Rückstell-Drainspannung VRD wird, wird mittels des Stromversorgungs-Anschlusses 96 an das Rückstell-Draingebiet 81 angelegt.
Die Source des Steuertransistors 92 ist mit der Gate-Elektrode 85 des Gate-Rückstellabschnittes 82 und ferner mittels eines externen Kondensators 99, welcher außerhalb des Halbleiterchips 97 angeordnet ist, mit einem Rückstellpulsgenerator 100 verbunden. Bezugszeichen 98 in Fig. 12 bezeichnet einen externen Anschluss.
Der Rückstell-Gateabschnitt 82 benötigt keinen speziellen Gate-Isolierfilm, da die elektrischen Ladungen nicht in den Gate-Isolierfilm injiziert werden müssen. Deshalb kann der Gate-Isolierfilm ein Isolierfilm mit dem obigen Dreischicht- Aufbau oder ein Isolierfilm mit anderem Aufbau sein.
Gemäß der in Fig. 12 gezeigten Ausführungsform wird beim Prüfen des Wavers das Potential φm unter dem Gate-Rückstellabschnitt 82 gemessen. Wenn sich das gemessene Potential φm von dem Referenzwert φm&sub2; unterscheidet, dann wird das Tunnel-Potential des Steuertransistors 92 eingestellt, indem elektrische Ladungen in einer Menge, die ausreichend für die Korrektur einer solchen Potentialdifferenz ist, in den Gate-Isolierfilm des Steuertransistors 92 der Vorspannungsschaltung 91 mittels oben erwähnter Methode injiziert werden. Somit kann eine Ausgangs- Vorspannung eines gewünschten Wertes aus der Vorspannungsschaltung 91 ausgegeben werden und an den Rückstell-Gateabschnitt 82 als die DC-Vorspannung VRG angelegt werden, was eine Einstellung des Potentials φm unter dem Gate- Rückstellabschnitt zur Folge hat.
Die Rückstell-Gateelektrode 85 wird mit einem Rückstellimpuls φRG beaufschlagt, wobei der Rückstellimpuls φRG mit einer durch den Rückstellpulsgenerator 100 erzeugten Rückstellimpuls-Hochfrequenzkomponente überlagert ist.
Wenn der Steuertransistor 92 nach Einstellung des Potentials φm im Anreicherungszustand angesteuert wird, ist, falls ein Ladungsstrom 1 minimiert wird, die Vorspannungsschaltung 91 äquivalent zu einer Niedrig-Blockierschaltung 98, welche aus einer Diode D von dem Anschluss t&sub3; aus gesehen besteht (siehe Fig. 13 und 14). Fig. 15 zeigt eine Kennlinie der in Fig. 14 gezeigten Äquivalenzschaltung 98, wobei die Spannung gegenüber dem Strom aufgetragen ist. Falls der Steuertransistor 92 im Verarmungszustand betrieben wird, verhält sich dieser nicht wie die Diode D und weist eine Widerstandscharakteristik auf. Folglich verhält sich der Steuertransistor 92 wie eine Durchschnittswert-Blockierschaltung, so dass bei Fluktuation der Amplitude und der Leistungsrate des Rückstellimpulses eine Rückstell-Gatespannung fluktuiert. Dann gibt es die Probleme, dass das potentialfreie Diffusionsgebiet FD an der nicht ausreichenden Menge von Übersteuerungssignalen leidet, und dass der Rückstell-Gateimpuls unbefriedigend wird. Falls jedoch die Niedrig-Blockierschaltung 98 als Vorspannungsschaltung 91 verwendet wird, dann wird selbst bei Fluktuation der Amplitude und der Leistungsrate des Rückstell-Gateimpulses die Niedrigspannung des Rückstell-Gateimpulses konstant, wodurch vermieden wird, dass die Menge an Übersteuerungssignalen nicht ausreichend ist.
Da gemäß der CCD-Vorrichtung 101 das Potential unter dem Rückstell-Gate abschnitt 82 bei Fluktuation der Versorgungsspannung VDD auch verschoben wird, so kann selbst bei Fluktuation der Versorgungsspannung VDD eine Potentialdifferenz zwischen dem Potential unter dem Rückstell-Gateabschnitt 82 und dem Potential im Rückstell-Draingebiet 81 vor einer Verschiebung bewahrt werden.
Wenn in der Vorspannungsschaltung 91 der Betrag der Potentialverschiebung groß ist, dann ist VG > VS. Deshalb steigt eine Gate-Source-Potentialdifferenz, und es tritt das Problem auf, ob die Vorspannungsschaltung 91 bei Echtbetrieb der Hochspannung Stand hält. In der Vorspannungsschaltung 91' ist im Anfangszustand VG < VD, eine Gate-Drain-Potentialdifferenz steigt und es gibt ein ähnliches Problem, nämlich ob die Vorspannungsschaltung 91' einer Hochspannung standhalten kann. Eine Fluktuation der Substrat-Spannung Vsub ist beispielsweise mehrere Volt groß und muss in einem Intervall von fast 10 V eingestellt werden.
Fig. 16 zeigt ein Beispiel einer Vorspannungsschaltung, die das oben erwähnte Problem lösen kann. Wie in Fig. 16 gezeigt, wird eine Vorspannungsschaltung 102 von einer Source-Folger-Bauart gebildet aus einer Anzahl an in Reihe geschalteten (drei in dieser Ausführungsform) Steuertransistoren 92 mit MONOS-Aufbau, und dem Lastwiderstand 93, welcher mit der Source des Steuertransistors 92 der Endstufe verbunden ist. Diese Vorspannungsschaltung 102 führt deren Ausgangssignal zu einem Ausgangs-Anschluss t&sub3;. Der Widerstand R&sub1; ist zwischen dem Gate und dem Drain jedes Steuertransistors 92 geschaltet. Gate-Anschlüsse 95 [95A, 95B, 95C] werden vom jeweiligen Gate der Steuertransistoren 92 nach außen geführt.
Wenn ein Tunnel-Potential eines jeden Steuertransistors 92 eingestellt wird, so werden der Drain jedes Steuertransistors 92, der Stromversorgungsanschluss VDD und der Ausgangs-Anschluss t&sub3; geerdet, wie mit der gestrichelten Linie angedeutet ist. Damit wird jedes der Gateanschlüsse 95 [95A, 95B, 95C] mit einer gewünschten Hochspannung beaufschlagt, wodurch das Tunnel-Potential jedes Steuertransistors 92 eingestellt wird.
Mit einer derartigen Vorspannungsschaltung kann ein Betrag einer Potentialverschiebung des Steuertransistors 92 jeder Stufe verringert werden, d. h. der Einstellungsbereich kann verringert werden. Dies hat zur Folge, dass ein Gesamt betrag einer Potentialverschiebung, also der Einstellbereich, erweitert werden kann.
Gleichzeitig ist es möglich, eine Verschlechterung des Steuertransistors 92 bezüglich dem Standhaltevermögen gegenüber einer Hochspannung bei dem Gate-Source und Drain bei Betreiben des Steuertransistors 92 im Echtbetrieb zu vermeiden.
Insbesondere ist bei Versetzung aller Steuertransistoren 92 in den Verarmungszustand und Anschalten derselben das Anfangs-Ausgangssignal des Ausgangs-Anschlusses t&sub3; gleich der Versorgungsspanung VDD. Dann wird die Ausgangsspannung schrittweise abgesenkt, indem das Potential in Anreicherungsrichtung eingestellt wird (Richtung, in der das Potential flach wird). Wenn jeder Steuertransistor 92 komplett ausgeschaltet ist, wird das Ausgangssignal 0 V. Deswegen kann das Potential über einem großen Bereich von der Versorgungsspannung VDD bis 0 V, eingestellt werden, und das Problem der Standfestigkeit des Steuertransistors 92 gegenüber einer Hochspannung kann gelöst werden.
Die in Fig. 11A gezeigte Vorspannungsschaltung 91 der ersten Stufe des Steuertransistors 92 ist dazu geeignet, ein Potential des Rückstell-Gateabschnittes, wo eine Potentialfluktuation und ein Potentialverschiebungsbetrag klein sind, einzustellen.
Die Vorspannungsschaltung 102, die aus zu verschiedenen Stufen verbundenen Steuertransistoren 92 besteht, ist dazu geeignet, ein Potential eines Abschnittes, in dem eine Potentialfluktuation groß ist, wie beispielsweise die Substrat-Spannung Vsub, einzustellen. Jedoch kann das Problem der Spannungsfluktuation noch nicht vermieden werden.
Fig. 17 zeigt ein weiteres Beispiel einer Vorspannungsschaltung. Diese Vorspannungsschaltung kann ein Potential über einen weiten Bereich einstellen. Insbesondere ist diese Vorspannungsschaltung eine Verstärker-Vorspannungsschaltung, die eine große Änderung eines Augangssignals mit kleinem Potentialverschiebungsbetrag erhalten kann.
Die Vorspannungsschaltung 105 gemäß dieser Ausführungsform ist eine Inverter- Typ-Vorspannungsschaltung, die einen Steuertransistor 106 und einen Lastwiderstand 107 aufweist. Ein Drain D eines Steuertransistors 106 ist über den Lastwi derstand 107 mit einem Stromversorgungs-Anschluss 109 verbunden, an die eine Versorgungsspannung VDD angelegt wird. Die Source S des Steuertransistors 106 ist geerdet. Das Gate G des Steuertransistors 106 wird als eine Eingangs- bzw. Input-Seite benutzt, und ein Ausgangs-Anschluss t&sub4; wird von dem Drain D des Steuertransistors 106 nach außen geführt.
Der Steuertransistor 106 kann aus dem MISFET mit MONOS-Aufbau gebildet sein, z. B. dem n-Kanal MISFET 21 N, wie in Fig. 4 gezeigt. Zwischen dem Gate G und der Source S des Steuertransistors 106 ist ein dem Widerstand R&sub1; ähnlicher Widerstand 122 geschaltet.
In dieser Inverter-Typ-Vorspannungsschaltung 105 wird der Steuertransistor 106 im Anfangszustand in seinen eingeschalteten Zustand versetzt. Dann wird, wenn der Steuertransistor 106 in der Anreicherungsrichtung angesteuert wird und vollständig ausgeschaltet ist, eine Ausgangs-Vorspannung des Ausgangs-Anschlusses t&sub4; über einen Bereich von 0 V bis zur Versorgungsspannung VDD geändert, indem die Potentialverschiebung relativ zum Steuertransistor 106 gemäß dem oben erwähnten Beispiel wirksam genutzt wird. Die Vorspannungsschaltung 105 ist von der Inverter-Bauart, womit ein großer Einstellungsbereich durch einen kleinen Potentialverschiebebetrag erhalten wird. Die Vorspannungsschaltung 105 kann jedoch nicht den Einfluss beseitigen, der bei Spannungsfluktuation auftritt.
Fig. 18 zeigt ein weiteres Beispiel einer Inverter-Vorspannungsschaltung, die vor der Auswirkung der Spannungsfluktuation geschützt werden kann.
Eine Vorspannungsschaltung 110 gemäß dieser Ausführungsform ist von der Inverter-Bauart, d. h. die Vorspannungsschaltung 110 weist den Steuertransistor 106 und den Lastwiderstand 107 auf. Der Drain D des Steuertransistors 106 ist über den Lastwiderstand 107 mit der Spannungsversorgung VDD verbunden, und die Source S des Steuertransistors 106 ist geerdet. Das Gate G des Steuertransistors wird als Eingangsseite genutzt, und der Ausgangs-Anschluss t&sub4; wird auf der Seite des Drains D herausgeführt. In dieser Ausführungsform sind zusätzlich zu der oben erwähnten Schaltungsanordnung Widerstände Ra und Rb vorgesehen, die die Versorgungsspannung VDD teilen. Die sich daraus ergebenden geteilten Spannungen werden an das Gate G des Steuertransistors 106 angelegt. Eine Teilungsrate wird einem Verstärkungsfaktor des Inverters gleichgesetzt. Der Steuertransistor 106 ist beispielsweise der MISFET mit MONOS-Aufbau, z. B. der n- Kanal MISFET 2 IN, der in Fig. 4 gezeigt ist.
Die Source des Inverters muss nicht direkt mit der Erdung (GND) verbunden werden, kann aber mittels eines Rückkopplungswiderstands R geerdet werden, wie in einem Vergrößerungskreis 111 der Fig. 17 und 18 gezeigt ist. Es ist wünschenswert, dass der Rückkopplungswiderstand R als Antwort auf eine benötigte Verstärkung vorgesehen ist. Falls die Verstärkung geeignet abgesenkt wird, kann das Potential φm leichter eingestellt werden. Der Rückkopplungswiderstand R kann der polykristalline Siliziumwiderstand, der MIS-Widerstand und der Diffusionswiderstand sein.
Der Lastwiderstand 107 kann eine Konstantspannüngsquelle ähnlich der Source- Folger-Vorspannungsschaltung sein. Die Widerstände 122, Ra und Rb können aus irgendeinem von dem polykristallinen Siliziumwiderstand, dem MIS-Widerstand und dem Diffusionswiderstand gebildet werden, insofern sie der Hochspannung standhalten.
Gemäß der Vorspannungsschaltung 110 fluktuiert die an das Gate angelegte Gate-Vorspannung (Gate-Vorspannung an einem Punkt a in Fig. 18) durch einen Verschiebebetrag von (1/Gain) der Versorgungsspannung VDD wenn die Versorgungsspannung VDD fluktuiert. Dieser Fluktuationsbetrag der Gate- Vorspannung wird verstärkt, mit dem Verstärkungsbetrag invertiert und dann zu der Ausgangsseite zugeführt, so dass der an dem Drain angelegte Fluktuationsbetrag der Versorgungsspannung VDD absorbiert wird, um den Fluktuationsbetrag aufzuheben.
In der Vorspannungsschaltung 110 wird die Ausgangsspannung im Anfangszustand 0 V, und der Steuertransistor 106 wird im Anreicherungszustand durch das Injizieren von Elektronen gesteuert, wenn der Steuertransistor 106 durch die an dem Gate des Steuertransistros 106 anliegende Gate-Vorspannung angeschaltet wird. Deshalb kann die Ausgangsspannung bis hin zu der Versorgungsspannung VDD variiert werden.
Somit kann die Vorspannungsschaltung 110 eine große Änderung der Ausgangsspannung durch einen kleinen Verschiebebetrag erfahren und vom Einfluss der Fluktuation der Versorgungsspannung VDD geschützt werden. Deswegen ist die Vorspannungsschaltung 110 die beste Einstellschaltung zum Festsetzen der Substrat-Spannung Vsub der CCD-Vorrichtung.
Fig. 19, 20 und 21 zeigen weitere Beispiele von Vorspannungsschaltungen. Eine in Fig. 19 gezeigte Vorspannungsschaltung 125 unterscheidet sich von der in Fig. 18 gezeigten Inverter-Vorspannungsschaltung 110 dahingehend, dass eine durch einen Steuertransistor 126 und einen Lastwiderstand 127 gebildete Source-Folgerschaltung mit dem Ausgang der Inverter-Vorspannungsschaltung 110 verbunden ist, und dass ein Ausgangs-Anschluss t&sub5; von der Source des Steuertransistors 126 herausgeführt wird, um damit die Ausgangsimpedanz herabzusetzen.
Die in Fig. 20 gezeigte Vorspannungsschaltung 130 unterscheidet sich von der in Fig. 18 gezeigten Inverter-Vorspannungsschaltung 110 dahingehend, dass eine aus einem bipolaren Aristeuertransistor 131 und einem Lastwiderstand 132 gebildete Emitter-Folgerschaltung mit dem Ausgang der in Fig. 18 gezeigten Inverter- Vorspannungsschaltung 110 verbunden ist, und dass ein Ausgangs-Anschluss t&sub6; von dem Emitter des bipolaren Transistors 131 nach außen geführt ist. Gemäß der Vorspannungsschaltung 130 kann die Ausgangsimpedanz abgesenkt werden und die Bilderzeugungsvorrichtung kann höheren Spannungen standhalten, wenn ein Shutter-Impuls die Bilderzeugungsvorrichtung beaufschlagt, um eine Belichtung zu starten.
Eine in Fig. 21 gezeigte Vorspannungsschaltung 140 unterscheidet sich von der in Fig. 19 gezeigten Vorspannungsschaltung 125 dahingehend, dass eine aus einem bipolaren Ansteuertransistor 131 und einem Lastwiderstand 132 gebildete Emitter-Folgerschaltung mit dem Ausgang der in Fig. 19 gezeigten Vorspannungsschaltung 125 verbunden ist, und dass ein Ausgangs-Anschluss t&sub7; von dem Emitter des bipolaren Ansteuertransistors 131 nach außen geführt ist. Gemäß dieser Vorspannungsschaltung 140 kann, da die Emitter-Folgerschaltung zusätzlich mit der Ausgangs-Endstufe verbunden ist, die Ausgangsimpedanz herabgesetzt werden, und die Bilderzeugungsvorrichtung kann höheren Spannung standhalten, wenn ein Shutter-Impuls die Bilderzeugungsvorrichtung beaufschlagt, um beispielsweise eine Belichtung zu starten.
Spezielle Verfahren zum Verschieben eines Potentials des MIS-Elementes werden später beschrieben. In diesem Fall wird ein Beispiel dafür gegeben, wie das Potential in der n-Kanal-MIS-Vorrichtung verschoben wird.
Wie bereits früher im Zusammenhang mit Fig. 5 erläutert wurde, werden die Elektronen e auf der Kanaloberfläche angereichert durch das Halten beider oder eines des Source-Gebietes 23 und des Drain-Gebietes 24 bei 0 V, womit das Tunnel-Potential bei 0 V gehalten wird. In diesem Zustand wird, wenn die (+) positive Hochspannung VG an die Gate-Elektrode 30 angelegt wird, ein starkes elektrisches Feld an den Gate-Isolierfilm 25 angelegt, und die Elektronen e an der Siliziumoberfläche werden durch die Barriere des Siliziumoxid-Films 26 bewegt und in den Siliziumnitrid-Film 27 eingebracht. Eine Gesamtmenge an in den Siliziumnitrid-Film 27 eingetretenen Elektronen e wird auf der Basis des an den Siliziumoxid-Film 26 angelegten elektrischen Feldes sowie der Zeitspanne, in der das elekrische Feld an den Siliziumoxid-Film 26 angelegt wird, festgelegt. Ein Spannungsbetrag, der an den Gate-Isolierfilm 25 angelegt wird, sollte in entsprechendem Verhältnis zu einer Filmdicke d&sub1; des Gate-Isolierfilms 25 gewählt werden.
Demgemäß wird, um ein gewünschtes Potential zu erhalten, die an den Gate- Isolierfilm 25 angelegte Spannung, oder die Zeltspanne, während der die Spannung an den Gate-Isolierfilm 25 angelegt wird, gesteuert.
Da der Wert des Potentials annähernd gleich der Ausgangsspannung der Source- Folger-(oder der Inverter-)Schaltung ist, wird ein Ausgangswert durch Anlegen einer Impulsspannung an das Gate ausgelesen und dann beurteilt. Dieses Verfahren wird wiederholt.
Unter den Systemen zum Einstellen eines Potentials einer MIS-Vorrichtung mit einem MONOS-Aufbau sind zwei Systeme bekannt, die eine Pulsamplituden-Modulation und eine Pulsbreiten-Modulation benutzen. Fig. 22 zeigt ein teilweise in Schaltungsform dargestelltes Flussdiagramm, welches ein Beispiel eines Potentialeinstellsystems gibt, das eine Impulsamplituden-Modulation benutzt. Ähnlich wie in Fig. 11A und 11B wird das MIS-Element mit MONOS-Aufbau als Steuertransistor 92 verwendet, wobei der Steuertransistor 92 sowie der Lastwiderstand 93 die Source-Folgerschaltung bilden.
Wie in Fig. 22 dargestellt, wird eine Ausgangsspannung Vout der Source-Folgerschaltung im Schritt I ermittelt. Das Verfahren wird mit Schritt II, dem Vergleichsschritt, fortgesetzt, bei dem der ermittelte Ausgangsspannung Vout ml einem Referenzwert (gewünschter Spannungswert) verglichen wird. Wenn die Ausgangs- Spannung Vout mit dem Referenzwert (d. h. Vout dem Referenzwert) übereinstimmt, dann wird entschieden, dass das Potential der MIS-Vorrichtung bereits auf den gewünschten Potentialwert gesetzt ist. Anschließend fährt das Verfahren mit Schritt III fort, bei dem eine Potentialeinstellung gestoppt wird.
Wenn andererseits im Vergleichsschritt II festgestellt wird, dass die ermittelte Ausgangsspannung Vout nicht mit dem Referenzwert (d. h. Vout > Referenzwert) übereinstimmt, dann fährt das Verfahren mit Schritt IV fort, bei dem der Stromversorgungs-Anschluss 96 der Drain-Seite bei 0 V gehalten wird, und eine Hochspannung (d. h. eine Impulsspannung, dessen Amplitude mit einer konstanten Pulsbreite moduliert wird) φRG, die der Differenz zwischen dem Referenzwert und der ermittelten Ausgangsspannung Vout proportional ist, an das Gate des Steuertransistors 92 angelegt wird, um Elektronen einer gewünschten Menge in den Gate-Isolierfilm zu injizieren.
Dann kehrt das Verfahren zu Schritt I zurück, bei dem die Ausgangsspannung Vout der Source-Folgerschaltung ermittelt wird. Das Verfahren fährt mit dem nächsten Vergleichschritt II fort, bei dem die ermittelte Ausgangsspannung Vout mit dem Referenzwert verglichen wird. Schritte I und II werden solange wiederholt, bis die Ausgangsspannung Vout ml dem Referenzwert übereinstimmt.
Fig. 23 zeigt ein teilweise in Schaltungsform dargestelltes Flussdiagramm, das ein Beispiel eines Potential-Einstellverfahrens gemäß dem Pulsbreiten-Modulationssystem gibt.
Ähnlich wie in Fig. 22 ist der Steuertransistor 92 aus der MIS-Vorrichtung mit MONOS-Aufbau gebildet, wobei der Steuertransistor 92 und der Lastwiderstand 93 die Source-Folgerschaltung bilden.
Bezugnehmend auf Fig. 23 wird die Ausgangsspannung Vout der Source-Folgerschaltung in dem ersten Schritt I ermittelt.
Dann fährt das Verfahren mit dem nächsten Schritt, dem Vergleichsschritt II fort, bei dem die ermittelte Ausgangsspannung Vout mit dem Referenzwert (gewünschter Spannungswert) verglichen wird. Wenn die ermittelte Ausgangsspannung Vout mit dem Referenzwert (d. h. Vout ≤ Referenzwert) übereinstimmt, dann wird festgestellt, dass das Potential des MIS-Transistors 92 bereits korrekt auf das gewünschte Potential gesetzt ist. Das Verfahren fährt dann mit Schritt III fort, bei dem die Potentialeinstellung gestoppt wird.
Wenn andererseits im Vergleichsschritt H festgestellt wird, dass die ermittelte Ausgangsspannung Vout nicht mit dem Referenzwert (d. h. Vout > Referenzwert) übereinstimmt, dann fährt das Verfahren mit dem Schritt IV fort, bei dem der Stromversorgungs-Anschluss 96 der Drain-Seite bei 0 V gehalten wird, und bei dem die Impulsspannung φVG an das Gate für eine Zeitspanne angelegt wird, die der Differenz zwischen dem Referenzwert und der Ausgangsspannung Vout proportional ist, d. h. die Impulsspannung φVG, deren Impulsdicke durch eine konstante Spannung (Amplitude) eingestellt wird, wird an das Gate angelegt, um Elektronen einer bestimmten Menge in den Gate-Isolierfilm zu injizieren.
Dann kehrt das Verfahren zu Schritt I zurück, bei dem die Ausgangsspannung Vout der Source-Folgerschaltung ermittelt wird. Dann fährt das Verfahren mit dem nächsten Vergleichsschritt II fort, bei dem die ermittelte Ausgangsspannung Vout mit dem Referenzwert verglichen wird. Schritte I und II werden solange durchgeführt, bis die ermittelte Ausgangsspannung Vout mit dem Referenzwert übereinstimmt.
Auf diese Art und Weise kann das Potential der MIS-Vorrichtung mit MONOS- Aufbau auf einen gewünschten Wert festgesetzt werden.
Wenn die Inverter-Schaltung verwendet wird, ist es möglich, ein Potential auf ein gewünschtes Potential zu setzen, indem ähnliche Schritte durchgeführt werden, nachdem eine Ausgangsspannung der Inverter-Schaltung ermittelt worden ist.
Während die Vorspannungsschaltung auf die CCD-Vorrichtung des obig beschriebenen Zwischenzeilen-Transfer- bzw. Verschiebesystems angewandt wird, ist es selbstverständlich, dass die Vorspannungsschaltung auch auf eine CCD-Vorrichtung eines Vollbild- bzw. Frame-Zwischenzeilen-Verschiebesystems angewandt werden kann.
Während die Vorspannungsschaltung zum Festsetzen der Substrat-Spannung der CCD-Vorrichtung und der Rückstell-Gatevorspannung wie obig beschrieben verwendet wird, kann die obige Vorspannungsschaltung eine Steuerspannung festsetzen, die das Substrat einer anderen Verstärker-Typ Bilderzeugungsvorrichtung be aufschlagt. Die Verstärker-Typ Bilderzeugungsvorrichtung sammelt fotoelektrisch umgewandelte Löcher (Signalladungen) in einem p-Potentialtopf eines n-Kanal- MOS-Transistors und gibt die Änderung eines Tunnel-Stroms, die auf einer Potentialfluktuation (d. h. einer Potentialverschiebung in dem sogenannten Back-Gate) in dem p-Potentialtopf beruht, aus.
Fig. 24 zeigt eine schematische Querschnittsdarstellung mit einem Halbleiteraufbau eines Einheitspixels einer Verstärker-Typ-Festkörper-Bilderzeügungsvorrichtung. In Fig. 24 bezeichnet Bezugsziffer 120 ein p-Substrat, 121 ein n-Typ- Wannengebiet und 122 ein p-Typ-Wannengebiet, In dem fotoelektrisch umgewandelte Löcher (Signalladungen) 123 gesammelt werden. Ein n-Source-Gebiet 125 und n-Drain-Gebiet 125 sind auf dem p-Typ-Wannengebiet 122 ausgebildet. Zwischen den zwei Gebieten 124 und 125 ist eine Gate-Elektrode 126 über einem Gate-Isolierfilm (nicht gezeigt) ausgebildet. Eine Mehrzahl der obigen Einheitspixel ist in einer matrixartigen Form angeordnet. Dann werden (nicht gezeigt), die Gates der Einheitspixel mit einer Vertikal-Abtastleitung einer Vertikal-Abtastschaltung verbunden und die Sources werden mit einer Signalleltung verbunden. Ein Ende der Signalleitung wird mit einem Last-MOS-Transistor verbunden, und das andere Ende der Signalleitung wird mit einer Horizontal-Signalleitung mittels einer Abtast-Halte-Schaltung zum Abtasten und Halten eines Pixelsignals und eines MOS-Schalttransistors verbunden. Ein Gate jedes MOS-Schalttransistors ist mit einer Horizontal-Abtastschaltung verbunden. Ein Drain jedes Einheitspixels ist mit einer Stromversorgung verbunden, und ein MOS-Schalttransistor zum Rückstellen ist mit der Stromversorgung sowie der Signalleitung verbunden, was hier nicht gezeigt ist.
Die in dem p-Wannengebiet 122 des Einheitspixels gesammelten Löcher 123 steuern das Kanal-Gebiet, das benutzt wird, wenn ein Signal ausgelesen wird, wodurch ein Potential an dem Source-Anschluss der Source-Folgerschaltung geändert wird, die durch den Einheitspixel und den MOS-Lasttransistor gebildet wird. Diese Potentialänderung wird als das Pixelsignal mittels der Abtast- und Halteschaltung zu der Horizontal-Signalleitung ausgegeben.
Fig. 25 zeigt ein Potentialdiagramm. In dieser Verstärker-Biderzeugungsvorrichtung wird bei Abtasten des Pixels eine Substrat-Spannung Vsub (z. B. 0 V) an einen Substrat-Anschluss Sub angelegt, wie mit der durchgezogenen Linie in Fig. 25 gezeigt ist. Wenn die Verstärker-Bilderzeugungsvorrichtung so rückgestellt wird, dass eine Belichtung gestartet werden kann (oder wenn eine Belichtung gestartet wird, die auf der Tätigkeit eines elektronischen Shutters beruht), wie mit einer gestrichelten Linie in Fig. 25 angedeutet ist, so wird dieselbe Gate- Spannung, die beim Scannen des Pixels an das Gate angelegt ist, sowie eine gewünschte Substrat-Spannung VsubR(z. B. ca. -6 V bis -10 V) an den Substrat- Anschluss Sub angelegt. Die Löcher (Signalladungen) 123 fließen zum Substrat 120 ab. Die beschriebenen Vorspannungsschaltungen 91, 102, 105 oder 110 können zum Festsetzen der Substrat-Spannung VsubR beim Rückstellen der Verstärker-Typ-Bilderzeugungsvorrichtung benutzt werden (oder bei der Erregung des elektronischen Shutters).
Wie bereits beschrieben, kann der Wert des Potentials oder der Gate-Vorspannung der MIS-Vorrichtung analog genau festgesetzt werden.
Im Fall der CCD-Bilderzeugungsvorrichtung müssen insbesondere der Rückstell- Gateabschnitt sowie die Substrat-Spannung nicht eingestellt werden, und die Amplitude des Rückstellimpulses kann herabgesetzt werden, wodurch der Energieverbrauch reduziert wird.
Bei Benutzung der Vorspannungsschaltung kann ein Teil einer Schutzvorrichtung vorteilhafterweise bewegt werden.
Des Weiteren ist die Source-Folger-Vorspannungsschaltung dafür geeignet, die DC-Vorspannung VRG es Rückstel-Gatelabschnittes der CCD-Vorrichtung zu erzeugen. Die Inverter-Typ-Vorspannungsschaltung ist für die Vorspannungsschaltung dazu geeignet, die Substrat-Spannung der Festkörper-Bilderzeugungsvorichtung zu erzeugen.
Gemäß dem analogen MISFET kann ein Schwellenwert analog genau festgesetzt werden. Deswegen ist der analoge MISFET zum Einsatz mit einer analogen Schaltung oder Ähnlichem geeignet.
Gemäß der MIS-Vorrichtung kann ein Schwellenwert oder ein Tunnel-Potential analog genau festgesetzt werden. Deswegen ist die MIS-Vorrichtung für den Einsatz mit einem MISFET und einem CCD-Aufbau (mit einer Festkörper-Bilderzeugungsvorrichtung oder Ähnlichem) oder Ähnlichem gedacht. Wenn die MIS-Vorrichtung auf eine CCD-Vorrichtung angewandt wird, muss beispielsweise ein Po tential unter dem Rückstell-Gateabschnitt nicht von außen eingestellt werden.
Gemäß des Verfahrens zum Korrigieren eines Schwellenwertes ist es möglich, Fluktuationen der Schwellenwerte zu korrigieren/die bei MIS-Vorrichtungen erhalten werden, wenn eine Menge von elektrischen Ladungen, die mit einer Differenz zwischen den Fluktuationen der Schwellenspannungen korrespondiert, in den Gate-Isolierfilm Injiziert wird.
Dann ist der Gate-Isolierfilm von der Dreischicht-Struktur eines Oxid-Films, eines Nitrid-Films und eines Oxid-Films. Wenn der Spannungsschwellenwert korrigiert wird, wird ein Tunnel-Potential der MIS-Vorrichtung ermittelt und mit einem Referenzwert verglichen. Danach kann eine Fluktuation eines Spannungswertes zwischen den MIS-Vorrichtungen mit einer hohen Genauigkeit leicht korrigiert werden, indem eine Menge von elektrischen Ladungen, die der Differenz entspricht, in den Nitrid-Film des Gate-Isolierfilms injiziert werden.
Gemäß eines Verfahrens zum Einstellen eines Tunnel-Potentials einer MIS-Vorrichtung wird ein Tunnel-Potential einer MIS-Vorrichtung mit einem Referenzwert verglichen, und das Tunnel-Potential kann analog genau eingestellt werden, indem eine Menge von elektrischen Ladungen, die zum Korrigieren einer Differenz zwischen dem Tunnel-Potential und dem Referenzwert geeignet ist, injiziert wird.
Eine Vorspannungsschaltung weist einen Schaltungsaufbau auf, bei dem ein Lastwiderstand und ein MISFET zwischen ersten und zweiten Potentialen in Reihe geschaltet sind. Da der MISFET aus einem MISFET gebildet ist, dessen Spannungsschwellenwert durch in den Gate-Isoilerfilm injizierte elektrische Ladungen gesteuert wird, kann eine Ausgangs-Vorspannung analog genau festgesetzt werden.
Da ein MISFET im Anreicherungs-Zustand betrieben wird, nachdem sein Tunnel- Potential durch Injizieren von elektrischen Ladungen in den Gate-Isolierfilm des MISFET eingestellt worden ist, dient eine Vorspannungsschaltung als Niedrig- Blockierschaltung, die eine Dioden-Kennlinie aufweist, wenn ein Laststrom reduziert wird. Deswegen wird bei Festsetzten einer Vorspannung dieser Vorspannungsschaltung auf eine DC-Vorspannung VRG des Rückstell-Gates eine Niedrig-Spannung des Rückstell-Gates konstant gehalten, und ein Übersteuerungssignal kann vor Verschlechterung bewahrt werden, sogar wenn eine Amplitude eines Rückstellimpulses und eine Leistungsverhältnis fluktuieren.
Gemäß einer Ladungsverschiebevorrichtung kann eine gewünschte Vorspannung an die Steuerelektrode des Rückstelltransistors angelegt werden, und der Rückstelltransistor kann eine geeeignete Rückstelloperation ausführen, da eine an eine Steuerelektrode eines Rückstelltransistors angelegte Vorspannung durch die obige Vorspannungsschaltung erzeugt wird, wobei der Transistor ein Potential eines potentialfreien Kondensators zurückstellt.
Weiterhin kann gemäß einer Festkörper-Bilderzeugungsvorrichtung eine gewünschte Steuerspannung der Pixelsignal-Entladungsvorrichtung bereitgestellt werden, und die Pixelsignal-Entladungsvorrichtung kann ein Pixelsignal in befriedigender Weise entladen, da eine einer Vorrichtung zum Entladen eines Pixelsignales zur Verfügung gestellte Steuerspannung mittels der obigen Vorspannungsschaltung erzeugt wird. Beispielsweise muss eine DC-Vorspannung, die an den Rückstell-Gateabschnitt angelegt ist, sowie die Substrat-Spannung nicht von außen eingestellt werden. Überdies ist es möglich, den Energieverbrauch zu reduzieren, da die Amplitude des Rückstellimpulses herabgesetzt ist. Das Festsetzen einer Substrat-Spannung in einer Verstärker-Bilderzeugungsvorrichtung muss nicht eingestellt werden. Da die beschriebene Vorspannungsschaltung in einen Chip einer Festkörper-Bilderzeugungsvorrichtung integriert wird, kann ein Teil der Schutzvorrichtungen reduziert werden.
Weiterhin ist es gemäß einer Ladungsermittlungsvorrichtung möglich, ein Potential unter dem Gate auf einen geeigneten Wert festzusetzen, indem elektrische Ladungen in einen Gateisolierfilm eines Rückstell-MISFET injiziert werden. Dieser stellt ein Potential eines potentialfreien Kondensators, in dem Signalladungen gespeichert sind, zurück. Insbesondere weist der Gateisolierfilm einen Mehrschichtaufbau auf, der aus einem Oxid-Film einen Nitrid-Film und einen Oxid- Film gebildet ist.

Claims

1. Festkörper-Bilderzeugungsvorrichtung, mit

- einem Substrat, an das eine Vorspannung angelegt wird;

- einer Mehrzahl von Elementen, die in einer Fläche des Substrats ausgebildet sind; und

- einer Vorspannungsschaltung zum Erzeugen der Vorspannung, wobei die Vorspannungsschaltung (82) eine Last und einen MIS-Feldeffekttransistor aufweist, die zwischen ersten und zweiten Potentialen in Reihe geschaltet sind, und der MIS-Feldeffekttransistor einen Gateisolierfilm (84) aufweist, in den elektrische Ladungen zum Einstellen eines Tunnelpotentials injiziert werden.

2. Festkörper-Bilderzeugungsvorrichtung nach Anspruch 1, wobei der Gateisolierfilm (59) aus einer Dreischichtstruktur (56, 57, 58) besteht.

3. Festkörper-Bilderzeugungsvorrichtung nach Anspruch 2, wobei die Dreischichtstruktur aus einem Siliziumoxidfilm (56), einem Siliziumnitridfilm (57) und einem Siliziumoxidfilm (58) gebildet ist.